Fitter report for LHCF_FC_SCALER
Wed May 13 12:12:50 2015
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Ignored Assignments
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Wed May 13 12:12:50 2015         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; LHCF_FC_SCALER                                ;
; Top-level Entity Name ; LHCF_FC_SCALER                                ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C20F400C6                                  ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 1,780 / 20,060 ( 9 % )                        ;
; Total pins            ; 259 / 301 ( 86 % )                            ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 294,912 ( 0 % )                           ;
; Total PLLs            ; 1 / 2 ( 50 % )                                ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C20F400C6                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+------------------+----------------+--------------+------------+-----------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value   ; Ignored Source ;
+------------------+----------------+--------------+------------+-----------------+----------------+
; Location         ;                ;              ; FPGA[0]    ; PIN_E4          ; QSF Assignment ;
; Location         ;                ;              ; FPGA[1]    ; PIN_E3          ; QSF Assignment ;
; Location         ;                ;              ; FPGA[2]    ; PIN_B3          ; QSF Assignment ;
; Location         ;                ;              ; FPGA[3]    ; PIN_B8          ; QSF Assignment ;
; Location         ;                ;              ; SPARE[0]   ; PIN_U19         ; QSF Assignment ;
; Location         ;                ;              ; SPARE[10]  ; PIN_J7          ; QSF Assignment ;
; Location         ;                ;              ; SPARE[11]  ; PIN_H7          ; QSF Assignment ;
; Location         ;                ;              ; SPARE[1]   ; PIN_W18         ; QSF Assignment ;
; Location         ;                ;              ; SPARE[2]   ; PIN_U20         ; QSF Assignment ;
; Location         ;                ;              ; SPARE[3]   ; PIN_V19         ; QSF Assignment ;
; Location         ;                ;              ; SPARE[4]   ; PIN_P19         ; QSF Assignment ;
; Location         ;                ;              ; SPARE[5]   ; PIN_N20         ; QSF Assignment ;
; Location         ;                ;              ; SPARE[6]   ; PIN_D3          ; QSF Assignment ;
; Location         ;                ;              ; SPARE[7]   ; PIN_D2          ; QSF Assignment ;
; Location         ;                ;              ; SPARE[8]   ; PIN_U4          ; QSF Assignment ;
; Location         ;                ;              ; SPARE[9]   ; PIN_N5          ; QSF Assignment ;
; Current Strength ; LHCF_FC_SCALER ;              ; D          ; MINIMUM CURRENT ; QSF Assignment ;
; Slow Slew Rate   ; LHCF_FC_SCALER ;              ; D          ; ON              ; QSF Assignment ;
+------------------+----------------+--------------+------------+-----------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2044 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2044 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2040    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/FPGA/TriggerSystem/Quartus2/LHCF_13TeV_MAIN_ver1/FIT/LHCF_FC_SCALER.pin.


+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+---------------------------------------------+----------------------------------------------+
; Resource                                    ; Usage                                        ;
+---------------------------------------------+----------------------------------------------+
; Total logic elements                        ; 1,780 / 20,060 ( 9 % )                       ;
;     -- Combinational with no register       ; 439                                          ;
;     -- Register only                        ; 160                                          ;
;     -- Combinational with a register        ; 1181                                         ;
;                                             ;                                              ;
; Logic element usage by number of LUT inputs ;                                              ;
;     -- 4 input functions                    ; 688                                          ;
;     -- 3 input functions                    ; 258                                          ;
;     -- 2 input functions                    ; 671                                          ;
;     -- 1 input functions                    ; 3                                            ;
;     -- 0 input functions                    ; 0                                            ;
;                                             ;                                              ;
; Logic elements by mode                      ;                                              ;
;     -- normal mode                          ; 1226                                         ;
;     -- arithmetic mode                      ; 554                                          ;
;     -- qfbk mode                            ; 232                                          ;
;     -- register cascade mode                ; 0                                            ;
;     -- synchronous clear/load mode          ; 988                                          ;
;     -- asynchronous clear/load mode         ; 87                                           ;
;                                             ;                                              ;
; Total registers                             ; 1,341 / 20,951 ( 6 % )                       ;
; Total LABs                                  ; 242 / 2,006 ( 12 % )                         ;
; Logic elements in carry chains              ; 642                                          ;
; User inserted logic elements                ; 0                                            ;
; Virtual pins                                ; 0                                            ;
; I/O pins                                    ; 259 / 301 ( 86 % )                           ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                              ;
; Global signals                              ; 5                                            ;
; M4Ks                                        ; 0 / 64 ( 0 % )                               ;
; Total memory bits                           ; 0 / 294,912 ( 0 % )                          ;
; Total RAM block bits                        ; 0 / 294,912 ( 0 % )                          ;
; PLLs                                        ; 1 / 2 ( 50 % )                               ;
; Global clocks                               ; 5 / 8 ( 63 % )                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                                 ;
; Peak interconnect usage (total/H/V)         ; 11% / 11% / 11%                              ;
; Maximum fan-out node                        ; PLL:CLK_40to80|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 1162                                         ;
; Highest non-global fan-out signal           ; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBREADL  ;
; Highest non-global fan-out                  ; 35                                           ;
; Total fan-out                               ; 8084                                         ;
; Average fan-out                             ; 3.96                                         ;
+---------------------------------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1780                  ; 0                              ;
;     -- Combinational with no register       ; 439                   ; 0                              ;
;     -- Register only                        ; 160                   ; 0                              ;
;     -- Combinational with a register        ; 1181                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 0                     ; 0                              ;
;     -- 3 input functions                    ; 0                     ; 0                              ;
;     -- 2 input functions                    ; 0                     ; 0                              ;
;     -- 1 input functions                    ; 0                     ; 0                              ;
;     -- 0 input functions                    ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 0                     ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;     -- qfbk mode                            ; 0                     ; 0                              ;
;     -- register cascade mode                ; 0                     ; 0                              ;
;     -- synchronous clear/load mode          ; 0                     ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1341 / 10030 ( 13 % ) ; 0 / 10030 ( 0 % )              ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 259                   ; 0                              ;
; DSP block 9-bit elements                    ; 0                     ; 0                              ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1162                  ; 1                              ;
;     -- Registered Input Connections         ; 1156                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 1162                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 8596                  ; 1163                           ;
;     -- Registered Connections               ; 4465                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 1163                           ;
;     -- hard_block:auto_generated_inst       ; 1163                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 116                   ; 1                              ;
;     -- Output Ports                         ; 55                    ; 2                              ;
;     -- Bidir Ports                          ; 88                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0]     ; G3    ; 1        ; 0            ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[10]    ; C8    ; 2        ; 24           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[11]    ; H1    ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[12]    ; H2    ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[13]    ; H3    ; 1        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[14]    ; G5    ; 1        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[15]    ; C5    ; 2        ; 8            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[16]    ; D5    ; 2        ; 6            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[17]    ; F7    ; 2        ; 12           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[18]    ; H6    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[19]    ; C9    ; 2        ; 28           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[1]     ; F2    ; 1        ; 0            ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[20]    ; D6    ; 2        ; 6            ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[21]    ; D9    ; 2        ; 28           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[22]    ; E5    ; 1        ; 0            ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[23]    ; A12   ; 2        ; 40           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[24]    ; A9    ; 2        ; 26           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[25]    ; C14   ; 2        ; 48           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[26]    ; F5    ; 1        ; 0            ; 28           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[27]    ; B12   ; 2        ; 40           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[28]    ; B6    ; 2        ; 10           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[29]    ; J3    ; 1        ; 0            ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[2]     ; C2    ; 1        ; 0            ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[30]    ; C12   ; 2        ; 38           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[31]    ; A13   ; 2        ; 46           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[3]     ; F6    ; 1        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[4]     ; D8    ; 2        ; 24           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[5]     ; C4    ; 2        ; 2            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[6]     ; A8    ; 2        ; 22           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[7]     ; B11   ; 2        ; 36           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[8]     ; J5    ; 1        ; 0            ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[9]     ; D1    ; 1        ; 0            ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[0]     ; P5    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[10]    ; G6    ; 1        ; 0            ; 26           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[11]    ; B4    ; 2        ; 4            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[12]    ; C11   ; 2        ; 34           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[13]    ; D11   ; 2        ; 36           ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[14]    ; C10   ; 2        ; 34           ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[15]    ; D10   ; 2        ; 34           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[16]    ; P3    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[17]    ; V3    ; 1        ; 0            ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[18]    ; W8    ; 4        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[19]    ; W9    ; 4        ; 30           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[1]     ; P2    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[20]    ; P6    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[21]    ; M7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[22]    ; N3    ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[23]    ; M1    ; 1        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[24]    ; H4    ; 1        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[25]    ; G4    ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[26]    ; F4    ; 1        ; 0            ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[27]    ; G2    ; 1        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[28]    ; F8    ; 2        ; 18           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[29]    ; E7    ; 2        ; 14           ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[2]     ; W6    ; 4        ; 10           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[30]    ; D7    ; 2        ; 16           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[31]    ; C7    ; 2        ; 16           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[3]     ; Y8    ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[4]     ; U8    ; 4        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[5]     ; U6    ; 4        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[6]     ; M4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[7]     ; M2    ; 1        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[8]     ; J14   ; 3        ; 69           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[9]     ; H5    ; 1        ; 0            ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[0]     ; E14   ; 2        ; 52           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[10]    ; D16   ; 2        ; 62           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[11]    ; E10   ; 2        ; 30           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[12]    ; C19   ; 3        ; 69           ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[13]    ; C18   ; 3        ; 69           ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[14]    ; E15   ; 2        ; 56           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[15]    ; D14   ; 2        ; 48           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[16]    ; G14   ; 3        ; 69           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[17]    ; G17   ; 3        ; 69           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[18]    ; G16   ; 3        ; 69           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[19]    ; F17   ; 3        ; 69           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[1]     ; E13   ; 2        ; 52           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[20]    ; D19   ; 3        ; 69           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[21]    ; E17   ; 3        ; 69           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[22]    ; D20   ; 3        ; 69           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[23]    ; F20   ; 3        ; 69           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[24]    ; E18   ; 3        ; 69           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[25]    ; E19   ; 3        ; 69           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[26]    ; J18   ; 3        ; 69           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[27]    ; K15   ; 3        ; 69           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[28]    ; J16   ; 3        ; 69           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[29]    ; M15   ; 3        ; 69           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[2]     ; D12   ; 2        ; 38           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[30]    ; K16   ; 3        ; 69           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[31]    ; J17   ; 3        ; 69           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[3]     ; F12   ; 2        ; 42           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[4]     ; E9    ; 2        ; 30           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[5]     ; C13   ; 2        ; 44           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[6]     ; F14   ; 2        ; 56           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[7]     ; F16   ; 3        ; 69           ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[8]     ; F19   ; 3        ; 69           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; D[9]     ; H15   ; 3        ; 69           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GIN[0]   ; L14   ; 3        ; 69           ; 18           ; 1           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GIN[1]   ; F18   ; 3        ; 69           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[0]   ; E16   ; 2        ; 62           ; 33           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[1]   ; J6    ; 1        ; 0            ; 20           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[2]   ; C17   ; 2        ; 68           ; 33           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[0]   ; H16   ; 3        ; 69           ; 24           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[1]   ; J13   ; 3        ; 69           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[2]   ; M14   ; 3        ; 69           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[0]   ; W12   ; 4        ; 38           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[1]   ; R18   ; 3        ; 69           ; 6            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[2]   ; V12   ; 4        ; 42           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; LCLK     ; K5    ; 1        ; 0            ; 18           ; 2           ; 185                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[0] ; F3    ; 1        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[1] ; C6    ; 2        ; 10           ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[2] ; T4    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[3] ; C15   ; 2        ; 60           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; WnR      ; A4    ; 2        ; 4            ; 33           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nADS     ; A10   ; 2        ; 32           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nBLAST   ; A15   ; 2        ; 58           ; 33           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLBRES   ; A14   ; 2        ; 54           ; 33           ; 0           ; 89                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; C[0]      ; U13   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[10]     ; R1    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[11]     ; V2    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[12]     ; T5    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[13]     ; U5    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[14]     ; R5    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[15]     ; Y7    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[16]     ; V5    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[17]     ; R4    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[18]     ; N4    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[19]     ; Y6    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[1]      ; Y4    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[20]     ; V6    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[21]     ; Y9    ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[22]     ; U3    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[23]     ; R3    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[24]     ; U9    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[25]     ; W10   ; 4        ; 34           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[26]     ; P4    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[27]     ; W3    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[28]     ; U7    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[29]     ; V7    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[2]      ; V8    ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[30]     ; Y10   ; 4        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[31]     ; M5    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[3]      ; W7    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[4]      ; M3    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[5]      ; U2    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[6]      ; R6    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[7]      ; R2    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[8]      ; R7    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[9]      ; T16   ; 4        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; DIRDDLY   ; W14   ; 4        ; 54           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; GOUT[0]   ; P20   ; 3        ; 69           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; GOUT[1]   ; L13   ; 3        ; 69           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELD      ; F15   ; 3        ; 69           ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELE      ; T18   ; 3        ; 69           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELF      ; W5    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELG      ; P16   ; 3        ; 69           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; START[0]  ; V17   ; 4        ; 66           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; START[1]  ; V16   ; 4        ; 64           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; WR_DLY0   ; Y17   ; 4        ; 68           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; WR_DLY1   ; W17   ; 4        ; 68           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nINT      ; A7    ; 2        ; 14           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nLEDG     ; K19   ; 3        ; 69           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nLEDR     ; D17   ; 3        ; 69           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOED      ; J2    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEDDLY0  ; P17   ; 3        ; 69           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEDDLY1  ; R15   ; 3        ; 69           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEE      ; N14   ; 3        ; 69           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEF      ; Y13   ; 4        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEG      ; P15   ; 3        ; 69           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nREADY    ; A6    ; 2        ; 12           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nSTART[2] ; R20   ; 3        ; 69           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nSTART[3] ; R19   ; 3        ; 69           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+-----------------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source              ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+-----------------------------------+---------------------+
; DDLY[0] ; U15   ; 4        ; 58           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; DDLY[1] ; M16   ; 3        ; 69           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; DDLY[2] ; N17   ; 3        ; 69           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; DDLY[3] ; W16   ; 4        ; 64           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; DDLY[4] ; D18   ; 3        ; 69           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; DDLY[5] ; N16   ; 3        ; 69           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; DDLY[6] ; U16   ; 4        ; 66           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; DDLY[7] ; V15   ; 4        ; 58           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[0]    ; V10   ; 4        ; 32           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[10]   ; H18   ; 3        ; 69           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[11]   ; G19   ; 3        ; 69           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[12]   ; H17   ; 3        ; 69           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[13]   ; G20   ; 3        ; 69           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[14]   ; J4    ; 1        ; 0            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[15]   ; G18   ; 3        ; 69           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[16]   ; V4    ; 4        ; 4            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[17]   ; P7    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[18]   ; U10   ; 4        ; 32           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[19]   ; W4    ; 4        ; 4            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[1]    ; Y15   ; 4        ; 60           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[20]   ; V13   ; 4        ; 48           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[21]   ; T3    ; 1        ; 0            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[22]   ; N2    ; 1        ; 0            ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[23]   ; N1    ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[24]   ; F1    ; 1        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[25]   ; G1    ; 1        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[26]   ; E2    ; 1        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[27]   ; A17   ; 2        ; 66           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[28]   ; J15   ; 3        ; 69           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[29]   ; D13   ; 2        ; 44           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[2]    ; T6    ; 4        ; 10           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[30]   ; C16   ; 2        ; 64           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[31]   ; E12   ; 2        ; 42           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[3]    ; W15   ; 4        ; 60           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[4]    ; R11   ; 4        ; 38           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[5]    ; U12   ; 4        ; 42           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[6]    ; R13   ; 4        ; 44           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[7]    ; P1    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[8]    ; G15   ; 3        ; 69           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; E[9]    ; H19   ; 3        ; 69           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[0]    ; T13   ; 4        ; 44           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[10]   ; N7    ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[11]   ; N6    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[12]   ; V18   ; 3        ; 69           ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[13]   ; U18   ; 3        ; 69           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[14]   ; N15   ; 3        ; 69           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[15]   ; T2    ; 1        ; 0            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[16]   ; U14   ; 4        ; 56           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[17]   ; T15   ; 4        ; 62           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[18]   ; V14   ; 4        ; 56           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[19]   ; R14   ; 4        ; 52           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[1]    ; Y12   ; 4        ; 38           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[20]   ; T11   ; 4        ; 40           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[21]   ; U11   ; 4        ; 36           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[22]   ; V11   ; 4        ; 34           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[23]   ; R9    ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[24]   ; T14   ; 4        ; 52           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[25]   ; Y14   ; 4        ; 54           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[26]   ; W11   ; 4        ; 36           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[27]   ; Y11   ; 4        ; 36           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[28]   ; T9    ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[29]   ; T12   ; 4        ; 40           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[2]    ; M6    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[30]   ; V9    ; 4        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[31]   ; T8    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[3]    ; W13   ; 4        ; 46           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[4]    ; T17   ; 3        ; 69           ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[5]    ; R16   ; 3        ; 69           ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[6]    ; T10   ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[7]    ; P14   ; 3        ; 69           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[8]    ; P18   ; 3        ; 69           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; F[9]    ; R17   ; 3        ; 69           ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; yes            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                 ; -                   ;
; LAD[0]  ; B17   ; 2        ; 66           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[10] ; B7    ; 2        ; 14           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[11] ; E8    ; 2        ; 18           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[12] ; E11   ; 2        ; 38           ; 33           ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[13] ; H14   ; 3        ; 69           ; 21           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[14] ; B9    ; 2        ; 26           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[15] ; B16   ; 2        ; 64           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[1]  ; B15   ; 2        ; 58           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[2]  ; B18   ; 2        ; 68           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[3]  ; J1    ; 1        ; 0            ; 22           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[4]  ; B5    ; 2        ; 8            ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[5]  ; A11   ; 2        ; 36           ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[6]  ; B14   ; 2        ; 54           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[7]  ; B10   ; 2        ; 32           ; 33           ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[8]  ; B13   ; 2        ; 46           ; 33           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
; LAD[9]  ; G7    ; 1        ; 0            ; 25           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; LB_INT_FC_SCALER:VME_LB_INT|LADoe ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+-----------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 66 / 80 ( 83 % ) ; 3.3V          ; --           ;
; 2        ; 65 / 70 ( 93 % ) ; 3.3V          ; --           ;
; 3        ; 62 / 81 ( 77 % ) ; 3.3V          ; --           ;
; 4        ; 69 / 70 ( 99 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; WnR                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 302        ; 2        ; nREADY                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 298        ; 2        ; nINT                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 292        ; 2        ; A[6]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 288        ; 2        ; A[24]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 282        ; 2        ; nADS                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 275        ; 2        ; LAD[5]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 270        ; 2        ; A[23]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 264        ; 2        ; A[31]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 258        ; 2        ; nLBRES                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 255        ; 2        ; nBLAST                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 247        ; 2        ; E[27]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 2        ; B[11]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 2        ; LAD[4]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 303        ; 2        ; A[28]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 2        ; LAD[10]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 293        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 289        ; 2        ; LAD[14]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 283        ; 2        ; LAD[7]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 276        ; 2        ; A[7]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 271        ; 2        ; A[27]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 265        ; 2        ; LAD[8]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 259        ; 2        ; LAD[6]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 254        ; 2        ; LAD[1]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 249        ; 2        ; LAD[15]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 246        ; 2        ; LAD[0]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 245        ; 2        ; LAD[2]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; A[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~LVDS31p/INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 313        ; 2        ; A[5]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 307        ; 2        ; A[15]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 305        ; 2        ; PULSE[1]                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 296        ; 2        ; B[31]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 290        ; 2        ; A[10]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 286        ; 2        ; A[19]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 280        ; 2        ; B[14]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 278        ; 2        ; B[12]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 273        ; 2        ; A[30]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 266        ; 2        ; D[5]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 262        ; 2        ; A[25]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 252        ; 2        ; PULSE[3]                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 248        ; 2        ; E[30]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 244        ; 2        ; IDD[2]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C18      ; 243        ; 3        ; D[13]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C19      ; 242        ; 3        ; D[12]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; A[9]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 3          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 4          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; A[16]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 308        ; 2        ; A[20]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 297        ; 2        ; B[30]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 291        ; 2        ; A[4]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 287        ; 2        ; A[21]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 279        ; 2        ; B[15]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 277        ; 2        ; B[13]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 272        ; 2        ; D[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 267        ; 2        ; E[29]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 263        ; 2        ; D[15]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 253        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 250        ; 2        ; D[10]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 239        ; 3        ; nLEDR                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 241        ; 3        ; DDLY[4]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 240        ; 3        ; D[20]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 238        ; 3        ; D[22]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; 1        ; E[26]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 9          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 6          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 7          ; 1        ; A[22]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 304        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 300        ; 2        ; B[29]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 294        ; 2        ; LAD[11]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 285        ; 2        ; D[4]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 284        ; 2        ; D[11]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 274        ; 2        ; LAD[12]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 268        ; 2        ; E[31]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 261        ; 2        ; D[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 260        ; 2        ; D[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 2        ; D[14]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 251        ; 2        ; IDD[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E17      ; 237        ; 3        ; D[21]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 234        ; 3        ; D[24]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 233        ; 3        ; D[25]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; E[24]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; A[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; PULSE[0]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; B[26]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ; 12         ; 1        ; A[26]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 15         ; 1        ; A[3]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 301        ; 2        ; A[17]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 295        ; 2        ; B[28]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ; 281        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ; 269        ; 2        ; D[3]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 257        ; 2        ; D[6]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 231        ; 3        ; SELD                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 232        ; 3        ; D[7]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F17      ; 236        ; 3        ; D[19]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 235        ; 3        ; GIN[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 230        ; 3        ; D[8]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 229        ; 3        ; D[23]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 17         ; 1        ; E[25]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 18         ; 1        ; B[27]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 21         ; 1        ; A[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 22         ; 1        ; B[25]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 16         ; 1        ; A[14]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 19         ; 1        ; B[10]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 20         ; 1        ; LAD[9]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 224        ; 3        ; D[16]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G15      ; 227        ; 3        ; E[8]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 228        ; 3        ; D[18]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G17      ; 221        ; 3        ; D[17]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 222        ; 3        ; E[15]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ; 225        ; 3        ; E[11]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 226        ; 3        ; E[13]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 1        ; A[11]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; A[12]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 26         ; 1        ; A[13]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 27         ; 1        ; B[24]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 30         ; 1        ; B[9]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 31         ; 1        ; A[18]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 23         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 211        ; 3        ; LAD[13]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H15      ; 223        ; 3        ; D[9]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 220        ; 3        ; IDE[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H17      ; 218        ; 3        ; E[12]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 219        ; 3        ; E[10]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 217        ; 3        ; E[9]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 216        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 28         ; 1        ; LAD[3]                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 1        ; nOED                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 32         ; 1        ; A[29]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 33         ; 1        ; E[14]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 34         ; 1        ; A[8]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; IDD[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J7       ; 36         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 37         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 205        ; 3        ; IDE[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J14      ; 210        ; 3        ; B[8]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 214        ; 3        ; E[28]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 215        ; 3        ; D[28]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J17      ; 209        ; 3        ; D[31]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 208        ; 3        ; D[26]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 213        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 212        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 40         ; 1        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 38         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ; 39         ; 1        ; ^DATA0                                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; VCCA_PLL1                                        ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 41         ; 1        ; LCLK                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 42         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K7       ;            ;          ; GNDA_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K13      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K15      ; 207        ; 3        ; D[27]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 206        ; 3        ; D[30]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K17      ;            ;          ; VCCA_PLL2                                        ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 203        ; 3        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 3        ; nLEDG                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GNDA_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 45         ; 1        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 43         ; 1        ; ^nCEO                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 47         ; 1        ; ^DCLK                                            ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 48         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ; 44         ; 1        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 46         ; 1        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GNDG_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 49         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 195        ; 3        ; GOUT[1]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 202        ; 3        ; GIN[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ;            ;          ; GNDG_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ; 199        ; 3        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 197        ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 196        ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 198        ; 3        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 200        ; 3        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 52         ; 1        ; B[23]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 51         ; 1        ; B[7]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 56         ; 1        ; C[4]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 55         ; 1        ; B[6]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 1        ; C[31]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 54         ; 1        ; F[2]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 57         ; 1        ; B[21]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 50         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M13      ; 194        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 193        ; 3        ; IDE[2]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; M15      ; 189        ; 3        ; D[29]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 190        ; 3        ; DDLY[1]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 188        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 187        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 192        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 191        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 59         ; 1        ; E[23]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 60         ; 1        ; E[22]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 1        ; B[22]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 61         ; 1        ; C[18]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 63         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 58         ; 1        ; F[11]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 64         ; 1        ; F[10]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N14      ; 180        ; 3        ; nOEE                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 186        ; 3        ; F[14]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 185        ; 3        ; DDLY[5]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 182        ; 3        ; DDLY[2]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 181        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 183        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 184        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 67         ; 1        ; E[7]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 66         ; 1        ; B[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 70         ; 1        ; B[16]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 71         ; 1        ; C[26]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 69         ; 1        ; B[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 68         ; 1        ; B[20]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 65         ; 1        ; E[17]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 173        ; 3        ; F[7]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 177        ; 3        ; nOEG                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 176        ; 3        ; SELG                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 175        ; 3        ; nOEDDLY0                                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 174        ; 3        ; F[8]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 178        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 179        ; 3        ; GOUT[0]                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 72         ; 1        ; C[10]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 73         ; 1        ; C[7]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 76         ; 1        ; C[23]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 77         ; 1        ; C[17]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 75         ; 1        ; C[14]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 74         ; 1        ; C[6]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 103        ; 4        ; C[8]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R9       ; 114        ; 4        ; F[23]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ; 126        ; 4        ; E[4]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ; 134        ; 4        ; E[6]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 139        ; 4        ; F[19]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 172        ; 3        ; nOEDDLY1                                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R16      ; 167        ; 3        ; F[5]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R17      ; 170        ; 3        ; F[9]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 171        ; 3        ; IDF[1]                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; R19      ; 168        ; 3        ; nSTART[3]                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 169        ; 3        ; nSTART[2]                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; F[15]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; E[21]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 78         ; 1        ; PULSE[2]                                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 91         ; 4        ; C[12]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 95         ; 4        ; E[2]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 96         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 104        ; 4        ; F[31]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 113        ; 4        ; F[28]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 117        ; 4        ; F[6]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 129        ; 4        ; F[20]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 130        ; 4        ; F[29]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 133        ; 4        ; F[0]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 140        ; 4        ; F[24]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 149        ; 4        ; F[17]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 150        ; 4        ; C[9]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 166        ; 3        ; F[4]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 164        ; 3        ; SELE                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 165        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 81         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 83         ; 1        ; C[5]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 84         ; 1        ; C[22]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 82         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 92         ; 4        ; C[13]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U6       ; 99         ; 4        ; B[5]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U7       ; 106        ; 4        ; C[28]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 108        ; 4        ; B[4]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 111        ; 4        ; C[24]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 118        ; 4        ; E[18]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 4        ; F[21]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 131        ; 4        ; E[5]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 137        ; 4        ; C[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 143        ; 4        ; F[16]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 146        ; 4        ; DDLY[0]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 154        ; 4        ; DDLY[6]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ; 163        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 161        ; 3        ; F[13]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 162        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 160        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 85         ; 1        ; C[11]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 86         ; 1        ; B[17]                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 89         ; 4        ; E[16]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V5       ; 93         ; 4        ; C[16]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 100        ; 4        ; C[20]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 4        ; C[29]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 107        ; 4        ; C[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 112        ; 4        ; F[30]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 119        ; 4        ; E[0]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 122        ; 4        ; F[22]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 132        ; 4        ; IDF[2]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V13      ; 138        ; 4        ; E[20]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 144        ; 4        ; F[18]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 145        ; 4        ; DDLY[7]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 152        ; 4        ; START[1]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 153        ; 4        ; START[0]                                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 158        ; 3        ; F[12]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ; 159        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ; 87         ; 4        ; C[27]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W4       ; 90         ; 4        ; E[19]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W5       ; 94         ; 4        ; SELF                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 97         ; 4        ; B[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 101        ; 4        ; C[3]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 109        ; 4        ; B[18]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 116        ; 4        ; B[19]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 120        ; 4        ; C[25]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 124        ; 4        ; F[26]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 128        ; 4        ; IDF[0]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W13      ; 136        ; 4        ; F[3]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 141        ; 4        ; DIRDDLY                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 148        ; 4        ; E[3]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 151        ; 4        ; DDLY[3]                                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 156        ; 4        ; WR_DLY1                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ; 157        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W19      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 88         ; 4        ; C[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y6       ; 98         ; 4        ; C[19]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 102        ; 4        ; C[15]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 110        ; 4        ; B[3]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ; 115        ; 4        ; C[21]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 121        ; 4        ; C[30]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 125        ; 4        ; F[27]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 127        ; 4        ; F[1]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 135        ; 4        ; nOEF                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 142        ; 4        ; F[25]                                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 147        ; 4        ; E[1]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y17      ; 155        ; 4        ; WR_DLY0                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------+
; PLL Summary                                                                ;
+-------------------------------+--------------------------------------------+
; Name                          ; PLL:CLK_40to80|altpll:altpll_component|pll ;
+-------------------------------+--------------------------------------------+
; SDC pin name                  ; CLK_40to80|altpll_component|pll            ;
; PLL type                      ; -                                          ;
; Scan chain                    ; None                                       ;
; PLL mode                      ; Normal                                     ;
; Feedback source               ; --                                         ;
; Compensate clock              ; clock0                                     ;
; Compensated input/output pins ; --                                         ;
; Switchover on loss of clock   ; --                                         ;
; Switchover counter            ; --                                         ;
; Primary clock                 ; --                                         ;
; Input frequency 0             ; 40.0 MHz                                   ;
; Input frequency 1             ; --                                         ;
; Nominal PFD frequency         ; 40.0 MHz                                   ;
; Nominal VCO frequency         ; 800.0 MHz                                  ;
; Freq min lock                 ; 24.55 MHz                                  ;
; Freq max lock                 ; 50.0 MHz                                   ;
; Clock Offset                  ; 0 ps                                       ;
; M VCO Tap                     ; 0                                          ;
; M Initial                     ; 1                                          ;
; M value                       ; 20                                         ;
; N value                       ; 1                                          ;
; M counter delay               ; --                                         ;
; N counter delay               ; --                                         ;
; M2 value                      ; --                                         ;
; N2 value                      ; --                                         ;
; SS counter                    ; --                                         ;
; Downspread                    ; --                                         ;
; Spread frequency              ; --                                         ;
; enable0 counter               ; --                                         ;
; enable1 counter               ; --                                         ;
; Real time reconfigurable      ; --                                         ;
; Scan chain MIF file           ; --                                         ;
; Preserve PLL counter order    ; Off                                        ;
; PLL location                  ; PLL_2                                      ;
; Inclk0 signal                 ; GIN[0]                                     ;
; Inclk1 signal                 ; --                                         ;
; Inclk0 signal type            ; Dedicated Pin                              ;
; Inclk1 signal type            ; --                                         ;
+-------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                          ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                           ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------+
; PLL:CLK_40to80|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 80.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 10            ; 5/5 Even   ; 1       ; 0       ; CLK_40to80|altpll_component|pll|clk[0] ;
; PLL:CLK_40to80|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 40.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G0      ; --            ; 20            ; 10/10 Even ; 1       ; 0       ; CLK_40to80|altpll_component|pll|clk[1] ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                          ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                ; Library Name ;
+-----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------+--------------+
; |LHCF_FC_SCALER                                     ; 1780 (17)   ; 1341         ; 0           ; 0    ; 259  ; 0            ; 439 (17)     ; 160 (0)           ; 1181 (0)         ; 642 (0)         ; 231 (0)    ; |LHCF_FC_SCALER                                                                    ;              ;
;    |CLKMHZ:L_CLK1MHz|                               ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 6 (6)           ; 0 (0)      ; |LHCF_FC_SCALER|CLKMHZ:L_CLK1MHz                                                   ;              ;
;    |FC_MODULE:ARM1_FC|                              ; 77 (0)      ; 55           ; 0           ; 0    ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 55 (0)           ; 36 (0)          ; 4 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC                                                  ;              ;
;       |INTERNALCOUNTER:FC2_WIDTH|                   ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH                        ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|      ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC           ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|      ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC           ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|      ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC           ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|      ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC           ;              ;
;       |LOGIC_FC:L_FC|                               ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|LOGIC_FC:L_FC                                    ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC                 ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC                 ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC                 ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC                 ;              ;
;    |FC_MODULE:ARM2_FC|                              ; 77 (0)      ; 55           ; 0           ; 0    ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 55 (0)           ; 36 (0)          ; 4 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC                                                  ;              ;
;       |INTERNALCOUNTER:FC2_WIDTH|                   ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH                        ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|      ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC           ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|      ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC           ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|      ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC           ;              ;
;       |INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|      ; 16 (16)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC           ;              ;
;       |LOGIC_FC:L_FC|                               ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|LOGIC_FC:L_FC                                    ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC                 ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC                 ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC                 ;              ;
;       |SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC|            ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC                 ;              ;
;    |INTERNALCOUNTER:BPTX1_WIDTH|                    ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:BPTX1_WIDTH                                        ;              ;
;    |INTERNALCOUNTER:BPTX2_WIDTH|                    ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:BPTX2_WIDTH                                        ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|            ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR                                ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|            ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG                                ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|      ; 15 (15)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 16 (16)    ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC                          ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|        ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG                            ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|            ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR                                ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|            ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG                                ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|      ; 15 (15)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 16 (16)    ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC                          ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|        ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG                            ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_BPTX1|                ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_BPTX1                                    ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_BPTX2|                ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_BPTX2                                    ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_FCL_OR|               ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_FCL_OR                                   ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_FC_AND|               ; 10 (10)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_FC_AND                                   ;              ;
;    |INTERNALCOUNTER:WIDHT_OUT_FC_TRG|               ; 11 (11)     ; 7            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 4 (4)           ; 0 (0)      ; |LHCF_FC_SCALER|INTERNALCOUNTER:WIDHT_OUT_FC_TRG                                   ;              ;
;    |LB_INT_FC_SCALER:VME_LB_INT|                    ; 200 (200)   ; 183          ; 0           ; 0    ; 0    ; 0            ; 17 (17)      ; 74 (74)           ; 109 (109)        ; 0 (0)           ; 52 (52)    ; |LHCF_FC_SCALER|LB_INT_FC_SCALER:VME_LB_INT                                        ;              ;
;    |LINEDELAY:LDELAYBPTX1|                          ; 101 (101)   ; 87           ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 43 (43)           ; 44 (44)          ; 0 (0)           ; 46 (46)    ; |LHCF_FC_SCALER|LINEDELAY:LDELAYBPTX1                                              ;              ;
;    |LINEDELAY:LDELAYBPTX2|                          ; 96 (96)     ; 87           ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 43 (43)           ; 44 (44)          ; 0 (0)           ; 49 (49)    ; |LHCF_FC_SCALER|LINEDELAY:LDELAYBPTX2                                              ;              ;
;    |PLL:CLK_40to80|                                 ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|PLL:CLK_40to80                                                     ;              ;
;       |altpll:altpll_component|                     ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|PLL:CLK_40to80|altpll:altpll_component                             ;              ;
;    |SYC_WIDTH:A1_DSC_WIDTH|                         ; 496 (0)     ; 384          ; 0           ; 0    ; 0    ; 0            ; 112 (0)      ; 0 (0)             ; 384 (0)          ; 256 (0)         ; 16 (0)     ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH                                             ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC  ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC        ;              ;
;    |SYC_WIDTH:A2_DSC_WIDTH|                         ; 496 (0)     ; 384          ; 0           ; 0    ; 0    ; 0            ; 112 (0)      ; 0 (0)             ; 384 (0)          ; 256 (0)         ; 16 (0)     ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH                                             ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC| ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC| ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|  ; 14 (14)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 1 (1)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC  ;              ;
;       |INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|  ; 15 (15)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 8 (8)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC  ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC       ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|       ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC       ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC        ;              ;
;       |SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|        ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC        ;              ;
;    |SYNCHRONIZE:SYC_BPTX1|                          ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYNCHRONIZE:SYC_BPTX1                                              ;              ;
;    |SYNCHRONIZE:SYC_BPTX2|                          ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |LHCF_FC_SCALER|SYNCHRONIZE:SYC_BPTX2                                              ;              ;
;    |TESTOUT_FC_SCALER:LTESTOUT1|                    ; 28 (28)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 6 (6)      ; |LHCF_FC_SCALER|TESTOUT_FC_SCALER:LTESTOUT1                                        ;              ;
;    |TESTOUT_FC_SCALER:LTESTOUT2|                    ; 28 (28)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 6 (6)      ; |LHCF_FC_SCALER|TESTOUT_FC_SCALER:LTESTOUT2                                        ;              ;
+-----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; E[3]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[4]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[5]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[6]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[7]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[8]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[9]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[10]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[11]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[14]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[15]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[19]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[20]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[21]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[22]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[23]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[24]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[25]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[26]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[27]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[30]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[31]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[0]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[1]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[2]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[3]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[4]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[5]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[6]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; DDLY[7]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[0]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[1]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[2]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[12]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[13]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[16]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[17]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[18]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[28]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; E[29]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[0]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[1]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[2]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[3]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[4]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[5]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[6]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[7]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[8]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[9]      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[10]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[11]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[12]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[13]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[14]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[15]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[16]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[17]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[18]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[19]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[20]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[21]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[22]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[23]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[24]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[25]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[26]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[27]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[28]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[29]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[30]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; F[31]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LAD[0]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[1]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[2]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[3]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[4]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[5]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[6]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[7]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[8]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[9]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[10]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[11]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[12]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[13]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[14]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; LAD[15]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; C[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[18]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[19]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[20]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[21]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[22]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[23]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[24]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[25]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[26]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[27]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[28]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[29]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[30]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[31]     ; Output   ; --            ; --            ; --                    ; --  ;
; D[8]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[9]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[10]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[11]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[12]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[13]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[14]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[15]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[16]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[17]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[18]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[19]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[20]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[21]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[22]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[23]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[24]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[25]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[26]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[27]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[28]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[29]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[30]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; D[31]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; GIN[1]    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; GOUT[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; GOUT[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; nOED      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEE      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEF      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEG      ; Output   ; --            ; --            ; --                    ; --  ;
; SELD      ; Output   ; --            ; --            ; --                    ; --  ;
; SELE      ; Output   ; --            ; --            ; --                    ; --  ;
; SELF      ; Output   ; --            ; --            ; --                    ; --  ;
; SELG      ; Output   ; --            ; --            ; --                    ; --  ;
; PULSE[0]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[1]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[2]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[3]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nSTART[2] ; Output   ; --            ; --            ; --                    ; --  ;
; nSTART[3] ; Output   ; --            ; --            ; --                    ; --  ;
; START[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; START[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; WR_DLY0   ; Output   ; --            ; --            ; --                    ; --  ;
; WR_DLY1   ; Output   ; --            ; --            ; --                    ; --  ;
; DIRDDLY   ; Output   ; --            ; --            ; --                    ; --  ;
; nOEDDLY0  ; Output   ; --            ; --            ; --                    ; --  ;
; nOEDDLY1  ; Output   ; --            ; --            ; --                    ; --  ;
; nLEDG     ; Output   ; --            ; --            ; --                    ; --  ;
; nLEDR     ; Output   ; --            ; --            ; --                    ; --  ;
; nREADY    ; Output   ; --            ; --            ; --                    ; --  ;
; nINT      ; Output   ; --            ; --            ; --                    ; --  ;
; nADS      ; Input    ; ON            ; ON            ; --                    ; --  ;
; WnR       ; Input    ; ON            ; ON            ; --                    ; --  ;
; nBLAST    ; Input    ; ON            ; ON            ; --                    ; --  ;
; LCLK      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nLBRES    ; Input    ; OFF           ; ON            ; --                    ; --  ;
; D[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; GIN[0]    ; Input    ; --            ; --            ; --                    ; --  ;
; D[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; D[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[16]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[12]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[13]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[14]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[15]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[17]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[18]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[19]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[20]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[21]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[22]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[23]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[24]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[25]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[26]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[27]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[28]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[29]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[30]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[31]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[16]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[12]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[13]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[14]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[15]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[17]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[18]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[19]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[20]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[21]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[22]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[23]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[24]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[25]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[26]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[27]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[28]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[29]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[30]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[31]     ; Input    ; ON            ; ON            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                           ;
+----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------+-------------------+---------+
; E[3]                                                                       ;                   ;         ;
; E[4]                                                                       ;                   ;         ;
; E[5]                                                                       ;                   ;         ;
; E[6]                                                                       ;                   ;         ;
; E[7]                                                                       ;                   ;         ;
; E[8]                                                                       ;                   ;         ;
; E[9]                                                                       ;                   ;         ;
; E[10]                                                                      ;                   ;         ;
; E[11]                                                                      ;                   ;         ;
; E[14]                                                                      ;                   ;         ;
; E[15]                                                                      ;                   ;         ;
; E[19]                                                                      ;                   ;         ;
; E[20]                                                                      ;                   ;         ;
; E[21]                                                                      ;                   ;         ;
; E[22]                                                                      ;                   ;         ;
; E[23]                                                                      ;                   ;         ;
; E[24]                                                                      ;                   ;         ;
; E[25]                                                                      ;                   ;         ;
; E[26]                                                                      ;                   ;         ;
; E[27]                                                                      ;                   ;         ;
; E[30]                                                                      ;                   ;         ;
; E[31]                                                                      ;                   ;         ;
; DDLY[0]                                                                    ;                   ;         ;
; DDLY[1]                                                                    ;                   ;         ;
; DDLY[2]                                                                    ;                   ;         ;
; DDLY[3]                                                                    ;                   ;         ;
; DDLY[4]                                                                    ;                   ;         ;
; DDLY[5]                                                                    ;                   ;         ;
; DDLY[6]                                                                    ;                   ;         ;
; DDLY[7]                                                                    ;                   ;         ;
; E[0]                                                                       ;                   ;         ;
; E[1]                                                                       ;                   ;         ;
; E[2]                                                                       ;                   ;         ;
;      - E_Expan[2]~1                                                        ; 0                 ; ON      ;
; E[12]                                                                      ;                   ;         ;
; E[13]                                                                      ;                   ;         ;
; E[16]                                                                      ;                   ;         ;
; E[17]                                                                      ;                   ;         ;
; E[18]                                                                      ;                   ;         ;
;      - E_Expan[18]~0                                                       ; 0                 ; ON      ;
; E[28]                                                                      ;                   ;         ;
; E[29]                                                                      ;                   ;         ;
; F[0]                                                                       ;                   ;         ;
; F[1]                                                                       ;                   ;         ;
; F[2]                                                                       ;                   ;         ;
; F[3]                                                                       ;                   ;         ;
; F[4]                                                                       ;                   ;         ;
; F[5]                                                                       ;                   ;         ;
; F[6]                                                                       ;                   ;         ;
; F[7]                                                                       ;                   ;         ;
; F[8]                                                                       ;                   ;         ;
; F[9]                                                                       ;                   ;         ;
; F[10]                                                                      ;                   ;         ;
; F[11]                                                                      ;                   ;         ;
; F[12]                                                                      ;                   ;         ;
; F[13]                                                                      ;                   ;         ;
; F[14]                                                                      ;                   ;         ;
; F[15]                                                                      ;                   ;         ;
; F[16]                                                                      ;                   ;         ;
; F[17]                                                                      ;                   ;         ;
; F[18]                                                                      ;                   ;         ;
; F[19]                                                                      ;                   ;         ;
; F[20]                                                                      ;                   ;         ;
; F[21]                                                                      ;                   ;         ;
; F[22]                                                                      ;                   ;         ;
; F[23]                                                                      ;                   ;         ;
; F[24]                                                                      ;                   ;         ;
; F[25]                                                                      ;                   ;         ;
; F[26]                                                                      ;                   ;         ;
; F[27]                                                                      ;                   ;         ;
; F[28]                                                                      ;                   ;         ;
; F[29]                                                                      ;                   ;         ;
; F[30]                                                                      ;                   ;         ;
; F[31]                                                                      ;                   ;         ;
; LAD[0]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[0]                                 ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[0]                                  ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[16]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[16]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[16]                     ; 0                 ; ON      ;
; LAD[1]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[1]                                  ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[17]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[17]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[1]                                 ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[17]                     ; 0                 ; ON      ;
; LAD[2]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[2]                                  ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[18]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[18]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[18]                     ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[2]                                 ; 1                 ; ON      ;
; LAD[3]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[3]                                 ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[3]                                  ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[19]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[19]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[19]                     ; 0                 ; ON      ;
; LAD[4]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[4]                                 ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[4]                                  ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[20]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[20]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[20]                     ; 1                 ; ON      ;
; LAD[5]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[5]                                 ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[5]                                  ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[21]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[21]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[21]                     ; 1                 ; ON      ;
; LAD[6]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[6]                                  ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[22]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[22]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[22]                     ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[6]                                 ; 0                 ; ON      ;
; LAD[7]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[7]                                  ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[23]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[23]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[23]                     ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[7]                                 ; 0                 ; ON      ;
; LAD[8]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[8]                                  ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[24]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[24]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[8]                                 ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[24]                     ; 0                 ; ON      ;
; LAD[9]                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[9]                                 ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[9]                                  ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[25]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[25]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[25]                     ; 0                 ; ON      ;
; LAD[10]                                                                    ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[10]                                 ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[26]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[26]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[10]                                ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[26]                     ; 0                 ; ON      ;
; LAD[11]                                                                    ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[11]                                 ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[27]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[27]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[27]                     ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[11]                                ; 1                 ; ON      ;
; LAD[12]                                                                    ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[12]                                 ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[28]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[28]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[28]                     ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[12]                                ; 0                 ; ON      ;
; LAD[13]                                                                    ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[13]                                 ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[29]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[29]                   ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[29]                     ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[13]                                ; 1                 ; ON      ;
; LAD[14]                                                                    ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[14]                                ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[14]                                 ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[30]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[30]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[30]                     ; 0                 ; ON      ;
; LAD[15]                                                                    ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[15]                                ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[15]                                 ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[31]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[31]                   ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[31]                     ; 0                 ; ON      ;
; D[8]                                                                       ;                   ;         ;
; D[9]                                                                       ;                   ;         ;
; D[10]                                                                      ;                   ;         ;
; D[11]                                                                      ;                   ;         ;
; D[12]                                                                      ;                   ;         ;
; D[13]                                                                      ;                   ;         ;
; D[14]                                                                      ;                   ;         ;
; D[15]                                                                      ;                   ;         ;
; D[16]                                                                      ;                   ;         ;
; D[17]                                                                      ;                   ;         ;
; D[18]                                                                      ;                   ;         ;
; D[19]                                                                      ;                   ;         ;
; D[20]                                                                      ;                   ;         ;
; D[21]                                                                      ;                   ;         ;
; D[22]                                                                      ;                   ;         ;
; D[23]                                                                      ;                   ;         ;
; D[24]                                                                      ;                   ;         ;
; D[25]                                                                      ;                   ;         ;
; D[26]                                                                      ;                   ;         ;
; D[27]                                                                      ;                   ;         ;
; D[28]                                                                      ;                   ;         ;
; D[29]                                                                      ;                   ;         ;
; D[30]                                                                      ;                   ;         ;
; D[31]                                                                      ;                   ;         ;
; GIN[1]                                                                     ;                   ;         ;
; PULSE[0]                                                                   ;                   ;         ;
; PULSE[1]                                                                   ;                   ;         ;
; PULSE[2]                                                                   ;                   ;         ;
; PULSE[3]                                                                   ;                   ;         ;
; nADS                                                                       ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBIDLE                          ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBWRITEL                        ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|Selector33~0                            ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBREADL                         ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE~16                              ; 0                 ; ON      ;
; WnR                                                                        ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBWRITEL                        ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|Selector33~0                            ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBREADL                         ; 1                 ; ON      ;
; nBLAST                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBWRITEH                        ; 0                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|Selector34~0                            ; 0                 ; ON      ;
; LCLK                                                                       ;                   ;         ;
; nLBRES                                                                     ;                   ;         ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[0]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[1]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[2]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[3]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[4]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[5]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[6]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[7]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[8]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[9]                               ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[10]                              ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[11]                              ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[12]                              ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[13]                              ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[14]                              ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADout[15]                              ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBIDLE                          ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBWRITEL                        ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBWRITEH                        ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBREADH                         ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBREADL                         ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|LADoe                                   ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[1]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[15]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[14]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[9]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[5]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[4]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[3]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[0]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[2]                                 ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[0]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[3]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[2]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[6]~0                    ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[4]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[5]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[6]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[7]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[1]~0                  ; 1                 ; ON      ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[16]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[17]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[18]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[19]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[20]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[21]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[22]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[23]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[8]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[24]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[9]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[25]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[10]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[26]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[11]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[27]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[12]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[28]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[13]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[29]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[14]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[30]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[15]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[31]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[8]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[9]                                  ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[10]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[11]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[12]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[13]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[14]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|DTL[15]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|SUB_nREADY                              ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[10]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[8]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[1]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[0]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[1]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[2]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[3]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[4]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[5]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[6]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|rreg[7]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[6]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[13]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[12]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[7]                                 ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[11]                                ; 0                 ; OFF     ;
;      - LB_INT_FC_SCALER:VME_LB_INT|ADDR[2]                                 ; 0                 ; OFF     ;
; D[7]                                                                       ;                   ;         ;
;      - PULSES[17]~0                                                        ; 0                 ; ON      ;
; IDD[0]                                                                     ;                   ;         ;
;      - PULSES[17]~0                                                        ; 1                 ; ON      ;
;      - PULSES[16]~1                                                        ; 1                 ; ON      ;
;      - PULSES[13]~2                                                        ; 1                 ; ON      ;
;      - PULSES[10]~3                                                        ; 1                 ; ON      ;
;      - PULSES[14]~4                                                        ; 1                 ; ON      ;
;      - PULSES[12]~5                                                        ; 1                 ; ON      ;
;      - PULSES[11]~6                                                        ; 1                 ; ON      ;
;      - PULSES[15]~7                                                        ; 1                 ; ON      ;
; IDD[1]                                                                     ;                   ;         ;
;      - PULSES[17]~0                                                        ; 1                 ; ON      ;
;      - PULSES[16]~1                                                        ; 1                 ; ON      ;
;      - PULSES[13]~2                                                        ; 1                 ; ON      ;
;      - PULSES[10]~3                                                        ; 1                 ; ON      ;
;      - PULSES[14]~4                                                        ; 1                 ; ON      ;
;      - PULSES[12]~5                                                        ; 1                 ; ON      ;
;      - PULSES[11]~6                                                        ; 1                 ; ON      ;
;      - PULSES[15]~7                                                        ; 1                 ; ON      ;
; IDD[2]                                                                     ;                   ;         ;
;      - PULSES[17]~0                                                        ; 0                 ; ON      ;
;      - PULSES[16]~1                                                        ; 0                 ; ON      ;
;      - PULSES[13]~2                                                        ; 0                 ; ON      ;
;      - PULSES[10]~3                                                        ; 0                 ; ON      ;
;      - PULSES[14]~4                                                        ; 0                 ; ON      ;
;      - PULSES[12]~5                                                        ; 0                 ; ON      ;
;      - PULSES[11]~6                                                        ; 0                 ; ON      ;
;      - PULSES[15]~7                                                        ; 0                 ; ON      ;
; D[6]                                                                       ;                   ;         ;
;      - PULSES[16]~1                                                        ; 1                 ; ON      ;
; GIN[0]                                                                     ;                   ;         ;
; D[3]                                                                       ;                   ;         ;
;      - PULSES[13]~2                                                        ; 0                 ; ON      ;
; IDE[0]                                                                     ;                   ;         ;
;      - E_Expan[18]~0                                                       ; 0                 ; ON      ;
;      - E_Expan[2]~1                                                        ; 0                 ; ON      ;
; IDE[1]                                                                     ;                   ;         ;
;      - E_Expan[18]~0                                                       ; 1                 ; ON      ;
;      - E_Expan[2]~1                                                        ; 1                 ; ON      ;
; IDE[2]                                                                     ;                   ;         ;
;      - E_Expan[18]~0                                                       ; 0                 ; ON      ;
;      - E_Expan[2]~1                                                        ; 0                 ; ON      ;
; D[0]                                                                       ;                   ;         ;
;      - PULSES[10]~3                                                        ; 0                 ; ON      ;
; D[4]                                                                       ;                   ;         ;
;      - PULSES[14]~4                                                        ; 0                 ; ON      ;
; D[2]                                                                       ;                   ;         ;
;      - PULSES[12]~5                                                        ; 0                 ; ON      ;
; D[1]                                                                       ;                   ;         ;
;      - PULSES[11]~6                                                        ; 1                 ; ON      ;
; D[5]                                                                       ;                   ;         ;
;      - PULSES[15]~7                                                        ; 1                 ; ON      ;
; IDF[0]                                                                     ;                   ;         ;
;      - F~64                                                                ; 0                 ; ON      ;
;      - F~65                                                                ; 0                 ; ON      ;
;      - F~66                                                                ; 0                 ; ON      ;
;      - F~67                                                                ; 0                 ; ON      ;
;      - F~68                                                                ; 0                 ; ON      ;
;      - F~69                                                                ; 0                 ; ON      ;
; IDF[1]                                                                     ;                   ;         ;
;      - F~64                                                                ; 0                 ; ON      ;
;      - F~65                                                                ; 0                 ; ON      ;
;      - F~66                                                                ; 0                 ; ON      ;
;      - F~67                                                                ; 0                 ; ON      ;
;      - F~68                                                                ; 0                 ; ON      ;
;      - F~69                                                                ; 0                 ; ON      ;
; IDF[2]                                                                     ;                   ;         ;
;      - F~64                                                                ; 1                 ; ON      ;
;      - F~65                                                                ; 1                 ; ON      ;
;      - F~66                                                                ; 1                 ; ON      ;
;      - F~67                                                                ; 1                 ; ON      ;
;      - F~68                                                                ; 1                 ; ON      ;
;      - F~69                                                                ; 1                 ; ON      ;
; A[0]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[16]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; A[1]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; A[2]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[3]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[4]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; A[5]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; A[6]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[7]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; A[8]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; A[9]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; A[10]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; A[11]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|OUTPUT ; 1                 ; ON      ;
; A[12]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; A[13]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|OUTPUT ; 1                 ; ON      ;
; A[14]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; A[15]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|OUTPUT ; 1                 ; ON      ;
; A[17]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; A[18]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; A[19]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[20]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; A[21]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[22]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; A[23]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[24]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; A[25]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; A[26]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; A[27]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; A[28]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; A[29]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; A[30]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; A[31]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; B[0]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; B[16]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; B[1]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[2]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; B[3]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; B[4]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[5]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[6]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|OUTPUT  ; 1                 ; ON      ;
; B[7]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[8]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[9]                                                                       ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|OUTPUT  ; 0                 ; ON      ;
; B[10]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; B[11]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|OUTPUT ; 1                 ; ON      ;
; B[12]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; B[13]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; B[14]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; B[15]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|OUTPUT ; 0                 ; ON      ;
; B[17]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[18]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[19]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[20]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; B[21]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[22]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; B[23]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[24]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|OUTPUT  ; 1                 ; ON      ;
; B[25]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|OUTPUT  ; 0                 ; ON      ;
; B[26]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; B[27]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; B[28]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; B[29]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|OUTPUT ; 0                 ; ON      ;
; B[30]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
; B[31]                                                                      ;                   ;         ;
;      - SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|OUTPUT ; 1                 ; ON      ;
+----------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                         ;
+--------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                           ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; CLKMHZ:L_CLK1MHz|COUNT[0]~13                                                   ; LC_X38_Y23_N0 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|COUNT[0]~8                         ; LC_X36_Y21_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|process_0~0                        ; LC_X36_Y21_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[7]~12           ; LC_X40_Y23_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|process_0~0           ; LC_X40_Y23_N4 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[5]~12           ; LC_X41_Y24_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|process_0~0           ; LC_X41_Y24_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[0]~12           ; LC_X40_Y20_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|process_0~0           ; LC_X40_Y20_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[7]~12           ; LC_X39_Y23_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|process_0~0           ; LC_X40_Y23_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|COUNT[0]~8                         ; LC_X38_Y22_N4 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|process_0~0                        ; LC_X36_Y22_N4 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[0]~12           ; LC_X39_Y25_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|process_0~0           ; LC_X39_Y25_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[5]~12           ; LC_X39_Y27_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|process_0~0           ; LC_X39_Y27_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[0]~12           ; LC_X39_Y18_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|process_0~0           ; LC_X39_Y18_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[7]~12           ; LC_X39_Y26_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|process_0~0           ; LC_X39_Y25_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; GIN[0]                                                                         ; PIN_L14       ; 3       ; Clock                     ; yes    ; Global Clock         ; GCLK6            ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|COUNT[3]~4                                 ; LC_X35_Y23_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|process_0~0                                ; LC_X35_Y23_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|COUNT[3]~4                                 ; LC_X36_Y20_N4 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|process_0~0                                ; LC_X36_Y20_N1 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|COUNT[3]~4                           ; LC_X34_Y22_N4 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|process_0~0                          ; LC_X34_Y22_N6 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|COUNT[3]~4                             ; LC_X34_Y22_N8 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|process_0~0                            ; LC_X34_Y22_N7 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|COUNT[1]~4                                 ; LC_X39_Y21_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|process_0~0                                ; LC_X39_Y21_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|COUNT[2]~4                                 ; LC_X37_Y22_N4 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|process_0~0                                ; LC_X37_Y22_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|COUNT[0]~4                           ; LC_X35_Y19_N8 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|process_0~0                          ; LC_X35_Y19_N9 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|COUNT[0]~4                             ; LC_X35_Y19_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|process_0~0                            ; LC_X35_Y19_N0 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|COUNT[0]~4                                     ; LC_X36_Y18_N2 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|process_0~0                                    ; LC_X36_Y18_N4 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|COUNT[1]~4                                     ; LC_X38_Y18_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|process_0~0                                    ; LC_X38_Y18_N5 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|COUNT[0]~4                                    ; LC_X37_Y21_N5 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|process_0~0                                   ; LC_X37_Y21_N1 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|COUNT[3]~4                                    ; LC_X38_Y21_N5 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|process_0~0                                   ; LC_X38_Y21_N4 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|COUNT[0]~4                                    ; LC_X36_Y22_N7 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|process_0~0                                   ; LC_X36_Y22_N8 ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; LB_INT_FC_SCALER:VME_LB_INT|LADoe                                              ; LC_X35_Y30_N4 ; 17      ; Output enable             ; no     ; --                   ; --               ;
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBREADH                                    ; LC_X35_Y28_N6 ; 18      ; Sync. load                ; no     ; --                   ; --               ;
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBREADL                                    ; LC_X35_Y30_N3 ; 35      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBWRITEL                                   ; LC_X35_Y30_N0 ; 19      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE~16                                         ; LC_X35_Y30_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[6]~0                               ; LC_X35_Y27_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[0]~0                             ; LC_X35_Y27_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[1]~0                             ; LC_X35_Y26_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; LB_INT_FC_SCALER:VME_LB_INT|rreg[16]~0                                         ; LC_X35_Y29_N2 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; LCLK                                                                           ; PIN_K5        ; 185     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ;
; PLL:CLK_40to80|altpll:altpll_component|_clk0                                   ; PLL_2         ; 1054    ; Clock                     ; yes    ; Global Clock         ; GCLK4            ;
; PLL:CLK_40to80|altpll:altpll_component|_clk1                                   ; PLL_2         ; 108     ; Clock                     ; yes    ; Global Clock         ; GCLK5            ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[7]~12  ; LC_X32_Y16_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|process_0~0  ; LC_X32_Y17_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[0]~12 ; LC_X30_Y18_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|process_0~0 ; LC_X30_Y18_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[1]~12 ; LC_X30_Y17_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|process_0~0 ; LC_X30_Y18_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[7]~12 ; LC_X27_Y21_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|process_0~0 ; LC_X27_Y21_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[1]~12 ; LC_X28_Y21_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|process_0~0 ; LC_X27_Y21_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[2]~12 ; LC_X58_Y17_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|process_0~0 ; LC_X58_Y17_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[4]~12 ; LC_X58_Y16_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|process_0~0 ; LC_X58_Y17_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[5]~12  ; LC_X17_Y32_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|process_0~0  ; LC_X18_Y32_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[6]~12  ; LC_X36_Y31_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|process_0~0  ; LC_X36_Y31_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[0]~12  ; LC_X37_Y31_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|process_0~0  ; LC_X36_Y31_N4 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[7]~12  ; LC_X26_Y26_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|process_0~0  ; LC_X26_Y26_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[7]~12  ; LC_X25_Y26_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|process_0~0  ; LC_X26_Y26_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[1]~12  ; LC_X53_Y17_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|process_0~0  ; LC_X53_Y17_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[2]~12  ; LC_X53_Y16_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|process_0~0  ; LC_X53_Y17_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[5]~12  ; LC_X37_Y16_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|process_0~0  ; LC_X37_Y16_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[4]~12  ; LC_X38_Y16_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|process_0~0  ; LC_X37_Y16_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[4]~12  ; LC_X32_Y17_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|process_0~0  ; LC_X32_Y17_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[0]~12 ; LC_X33_Y19_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|process_0~0 ; LC_X33_Y20_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[7]~12 ; LC_X11_Y24_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|process_0~0 ; LC_X11_Y24_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[3]~12 ; LC_X11_Y23_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|process_0~0 ; LC_X11_Y24_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[4]~12 ; LC_X8_Y19_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|process_0~0 ; LC_X8_Y19_N2  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[6]~12 ; LC_X8_Y18_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|process_0~0 ; LC_X8_Y19_N1  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[0]~12 ; LC_X18_Y32_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|process_0~0 ; LC_X18_Y32_N6 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[2]~12  ; LC_X15_Y24_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|process_0~0  ; LC_X15_Y24_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[5]~12  ; LC_X16_Y24_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|process_0~0  ; LC_X15_Y24_N4 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[4]~12  ; LC_X13_Y25_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|process_0~0  ; LC_X13_Y25_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[3]~12  ; LC_X12_Y25_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|process_0~0  ; LC_X13_Y25_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[7]~12  ; LC_X22_Y21_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|process_0~0  ; LC_X22_Y21_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[4]~12  ; LC_X22_Y20_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|process_0~0  ; LC_X22_Y21_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[6]~12  ; LC_X41_Y21_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|process_0~0  ; LC_X41_Y21_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[2]~12  ; LC_X42_Y21_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|process_0~0  ; LC_X41_Y21_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[1]~12  ; LC_X33_Y20_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|process_0~0  ; LC_X33_Y20_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[4]~12  ; LC_X8_Y8_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|process_0~0  ; LC_X7_Y8_N9   ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[7]~12 ; LC_X10_Y19_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|process_0~0 ; LC_X10_Y19_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[7]~12 ; LC_X10_Y18_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|process_0~0 ; LC_X10_Y19_N3 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[7]~12 ; LC_X22_Y32_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|process_0~0 ; LC_X22_Y32_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[2]~12 ; LC_X22_Y31_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|process_0~0 ; LC_X22_Y32_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[5]~12 ; LC_X22_Y26_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|process_0~0 ; LC_X22_Y26_N0 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[7]~12 ; LC_X22_Y25_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|process_0~0 ; LC_X22_Y26_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[5]~12  ; LC_X29_Y14_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|process_0~0  ; LC_X29_Y13_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[2]~12  ; LC_X27_Y10_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|process_0~0  ; LC_X27_Y10_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[3]~12  ; LC_X28_Y10_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|process_0~0  ; LC_X27_Y10_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[7]~12  ; LC_X16_Y8_N1  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|process_0~0  ; LC_X16_Y8_N2  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[7]~12  ; LC_X17_Y8_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|process_0~0  ; LC_X16_Y8_N0  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[4]~12  ; LC_X27_Y7_N1  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|process_0~0  ; LC_X27_Y7_N2  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[7]~12  ; LC_X27_Y6_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|process_0~0  ; LC_X27_Y7_N6  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[2]~12  ; LC_X21_Y27_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|process_0~0  ; LC_X21_Y27_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[7]~12  ; LC_X21_Y28_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|process_0~0  ; LC_X21_Y27_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[1]~12  ; LC_X7_Y8_N7   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|process_0~0  ; LC_X7_Y8_N6   ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[7]~12 ; LC_X7_Y23_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|process_0~0 ; LC_X6_Y23_N5  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[3]~12 ; LC_X32_Y31_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|process_0~0 ; LC_X32_Y31_N7 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[4]~12 ; LC_X32_Y30_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|process_0~0 ; LC_X32_Y31_N1 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[5]~12 ; LC_X27_Y23_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|process_0~0 ; LC_X27_Y23_N9 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[1]~12 ; LC_X26_Y23_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|process_0~0 ; LC_X27_Y23_N8 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[2]~12 ; LC_X29_Y13_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|process_0~0 ; LC_X29_Y13_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[3]~12  ; LC_X11_Y10_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|process_0~0  ; LC_X11_Y10_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[4]~12  ; LC_X11_Y11_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|process_0~0  ; LC_X11_Y10_N4 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[0]~12  ; LC_X23_Y4_N1  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|process_0~0  ; LC_X23_Y4_N2  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[7]~12  ; LC_X22_Y4_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|process_0~0  ; LC_X23_Y4_N6  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[7]~12  ; LC_X12_Y5_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|process_0~0  ; LC_X12_Y5_N2  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[7]~12  ; LC_X12_Y4_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|process_0~0  ; LC_X12_Y5_N5  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[0]~12  ; LC_X37_Y14_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|process_0~0  ; LC_X37_Y14_N2 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[7]~12  ; LC_X37_Y13_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|process_0~0  ; LC_X37_Y14_N5 ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[5]~12  ; LC_X6_Y23_N1  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|process_0~0  ; LC_X6_Y23_N2  ; 10      ; Sync. clear               ; no     ; --                   ; --               ;
; nLBRES                                                                         ; PIN_A14       ; 89      ; Async. clear, Async. load ; yes    ; Global Clock         ; GCLK7            ;
+--------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                 ;
+----------------------------------------------+----------+---------+----------------------+------------------+
; Name                                         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------------------------------------------+----------+---------+----------------------+------------------+
; GIN[0]                                       ; PIN_L14  ; 3       ; Global Clock         ; GCLK6            ;
; LCLK                                         ; PIN_K5   ; 185     ; Global Clock         ; GCLK2            ;
; PLL:CLK_40to80|altpll:altpll_component|_clk0 ; PLL_2    ; 1054    ; Global Clock         ; GCLK4            ;
; PLL:CLK_40to80|altpll:altpll_component|_clk1 ; PLL_2    ; 108     ; Global Clock         ; GCLK5            ;
; nLBRES                                       ; PIN_A14  ; 89      ; Global Clock         ; GCLK7            ;
+----------------------------------------------+----------+---------+----------------------+------------------+


+------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                          ;
+--------------------------------------------------------------------------------+---------+
; Name                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------+---------+
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBREADL                                    ; 35      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[0]                                 ; 33      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[1]~0                             ; 32      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[6]~0                               ; 32      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[0]~0                             ; 32      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[5]                                 ; 31      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[4]                                 ; 31      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[3]                                 ; 27      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[2]                                 ; 27      ;
; LB_INT_FC_SCALER:VME_LB_INT|ADDR[2]                                            ; 23      ;
; LB_INT_FC_SCALER:VME_LB_INT|Equal1~1                                           ; 22      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[1]                                 ; 20      ;
; LB_INT_FC_SCALER:VME_LB_INT|WideNor0~0                                         ; 19      ;
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBWRITEL                                   ; 19      ;
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBREADH                                    ; 18      ;
; LB_INT_FC_SCALER:VME_LB_INT|Equal2~0                                           ; 17      ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector16~1                                       ; 17      ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector16~0                                       ; 17      ;
; LB_INT_FC_SCALER:VME_LB_INT|LADoe                                              ; 17      ;
; LB_INT_FC_SCALER:VME_LB_INT|rreg[16]~0                                         ; 16      ;
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE~16                                         ; 16      ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector16~2                                       ; 16      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[0]                               ; 14      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[1]                               ; 14      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[3]                               ; 13      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[1]                               ; 13      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[0]                               ; 11      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[2]                               ; 11      ;
; FC_MODULE:ARM2_FC|LOGIC_FC:L_FC|TTRG2~1                                        ; 11      ;
; FC_MODULE:ARM1_FC|LOGIC_FC:L_FC|TTRG2~1                                        ; 11      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|process_0~0 ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|process_0~0  ; 10      ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|process_0~0  ; 10      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|process_0~0           ; 10      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|process_0~0           ; 10      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|process_0~0           ; 10      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|process_0~0           ; 10      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|process_0~0           ; 10      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|process_0~0           ; 10      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|process_0~0           ; 10      ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|process_0~0           ; 10      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[2]                               ; 10      ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[3]                               ; 10      ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|TSTAT                              ; 9       ;
; IDD[2]                                                                         ; 8       ;
; IDD[1]                                                                         ; 8       ;
; IDD[0]                                                                         ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[7]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[5]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[2]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[7]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[7]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[7]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[2]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[4]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[3]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[2]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[5]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[2]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[1]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[5]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[4]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[3]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[7]~12 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[5]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[0]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[0]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[4]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[3]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[4]~12  ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[1]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[4]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[2]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[1]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[7]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[1]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[0]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[4]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[5]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[2]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[1]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[0]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[6]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[5]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[0]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[6]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[4]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[3]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[7]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[0]~12 ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[1]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[2]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[6]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[4]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[3]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[4]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[5]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[2]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[7]~12  ; 8       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[4]~12  ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[0]~12           ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[7]~12           ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[5]~12           ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[0]~12           ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[0]~12           ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[7]~12           ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[5]~12           ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[7]~12           ; 8       ;
; INTERNALCOUNTER:BPTX2_WIDTH|TENDMARK                                           ; 8       ;
; INTERNALCOUNTER:BPTX1_WIDTH|TENDMARK                                           ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|TSTAT                 ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|TSTAT                 ; 8       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|TSTAT                 ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|TSTAT                              ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|TSTAT                 ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|TSTAT                 ; 8       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|TSTAT                 ; 8       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|TSTAT       ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|TSTAT        ; 7       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|TSTAT        ; 7       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|TENDMARK                                      ; 7       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|TSTAT                 ; 7       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|TSTAT                 ; 7       ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|TENDMARK                                      ; 7       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|TENDMARK                                      ; 7       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|TENDMARK                                       ; 7       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|TENDMARK                                       ; 7       ;
; IDF[2]                                                                         ; 6       ;
; IDF[1]                                                                         ; 6       ;
; IDF[0]                                                                         ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|process_0~0                            ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|process_0~0                          ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|process_0~0                          ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|process_0~0                            ; 6       ;
; CLKMHZ:L_CLK1MHz|COUNT[0]~13                                                   ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|process_0~0                                ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|process_0~0                                   ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|process_0~0                                ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|process_0~0                                   ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|process_0~0                                   ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|process_0~0                                ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|process_0~0                                    ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|process_0~0                                    ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|process_0~0                                ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|TSTAT                                  ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|TSTAT                                ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|TSTAT                                ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|TSTAT                                  ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|TSTAT                                      ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|TSTAT                                         ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|TSTAT                                      ; 6       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|process_0~0                        ; 6       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|process_0~0                        ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|TSTAT                                         ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|TSTAT                                         ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|TSTAT                                      ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|TSTAT                                          ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|TSTAT                                          ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|TSTAT                                      ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|TENDMARK                               ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|TENDMARK                             ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|TENDMARK                             ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|TENDMARK                               ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|TENDMARK                                   ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|TENDMARK                                   ; 6       ;
; LINEDELAY:LDELAYBPTX1|Mux0~59                                                  ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|CHECK~0                                    ; 6       ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[6]                                 ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|TENDMARK                                   ; 6       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|TENDMARK                                   ; 6       ;
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBIDLE                                     ; 6       ;
; nADS                                                                           ; 5       ;
; LAD[15]~15                                                                     ; 5       ;
; LAD[14]~14                                                                     ; 5       ;
; LAD[13]~13                                                                     ; 5       ;
; LAD[12]~12                                                                     ; 5       ;
; LAD[11]~11                                                                     ; 5       ;
; LAD[10]~10                                                                     ; 5       ;
; LAD[9]~9                                                                       ; 5       ;
; LAD[8]~8                                                                       ; 5       ;
; LAD[7]~7                                                                       ; 5       ;
; LAD[6]~6                                                                       ; 5       ;
; LAD[5]~5                                                                       ; 5       ;
; LAD[4]~4                                                                       ; 5       ;
; LAD[3]~3                                                                       ; 5       ;
; LAD[2]~2                                                                       ; 5       ;
; LAD[1]~1                                                                       ; 5       ;
; LAD[0]~0                                                                       ; 5       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|CHECK~0                                    ; 5       ;
; LINEDELAY:LDELAYBPTX2|Mux0~57                                                  ; 5       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|TENDMARK    ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|TENDMARK     ; 4       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|TENDMARK     ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|COUNT[0]~4                             ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|COUNT[3]~4                           ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|COUNT[0]~4                           ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|CHECK~20                             ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|COUNT[3]~4                             ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|CHECK~20                             ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|COUNT[3]~4                                 ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|COUNT[3]~4                                    ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|COUNT[2]~4                                 ; 4       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|COUNT[0]~8                         ; 4       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|COUNT[0]~8                         ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|COUNT[0]~4                                    ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|COUNT[0]~4                                    ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|COUNT[1]~4                                 ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|COUNT[0]~4                                     ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|COUNT[1]~4                                     ; 4       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|COUNT[3]~4                                 ; 4       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|TENDMARK                           ; 4       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|TENDMARK              ; 4       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|TENDMARK              ; 4       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|TENDMARK              ; 4       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|TENDMARK              ; 4       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|TENDMARK                           ; 4       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|TENDMARK              ; 4       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|TENDMARK              ; 4       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|TENDMARK              ; 4       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|TENDMARK              ; 4       ;
; LB_INT_FC_SCALER:VME_LB_INT|Equal3~1                                           ; 4       ;
; CLKMHZ:L_CLK1MHz|TOUT                                                          ; 4       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|CHECK~0               ; 4       ;
; LB_INT_FC_SCALER:VME_LB_INT|LBSTATE.LBWRITEH                                   ; 4       ;
; WnR                                                                            ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|TSTAT~1     ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|TSTAT~1      ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|TSTAT~1      ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[15]                                            ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[14]                                            ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[13]                                            ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[12]                                            ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[11]                                            ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[10]                                            ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[9]                                             ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[8]                                             ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|Equal3~2                                           ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[7]                                             ; 3       ;
; INTERNALCOUNTER:BPTX2_WIDTH|TSTAT                                              ; 3       ;
; INTERNALCOUNTER:BPTX1_WIDTH|TSTAT                                              ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|LessThan0~0                        ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|TSTAT~1               ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|TSTAT~1               ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|TSTAT~1               ; 3       ;
; FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC|OUTPUT                      ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|TSTAT~1               ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|LessThan0~0                        ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|TSTAT~1               ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|TSTAT~1               ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|TSTAT~1               ; 3       ;
; FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:1:SYC_FC|OUTPUT                      ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|TSTAT~1               ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[6]                                             ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[5]                                             ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[4]                                             ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|Equal0~3                                           ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[2]                                             ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[3]                                             ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[0]                                             ; 3       ;
; LB_INT_FC_SCALER:VME_LB_INT|DTL[1]                                             ; 3       ;
; PULSES[15]~7                                                                   ; 3       ;
; PULSES[11]~6                                                                   ; 3       ;
; PULSES[12]~5                                                                   ; 3       ;
; E_Expan[2]~1                                                                   ; 3       ;
; PULSES[14]~4                                                                   ; 3       ;
; PULSES[10]~3                                                                   ; 3       ;
; E_Expan[18]~0                                                                  ; 3       ;
; PULSES[13]~2                                                                   ; 3       ;
; PULSES[31]                                                                     ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|CHECK~0                                       ; 3       ;
; PULSES[16]~1                                                                   ; 3       ;
; PULSES[17]~0                                                                   ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|CHECK~0               ; 3       ;
; FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC|OUTPUT                      ; 3       ;
; FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC|OUTPUT                      ; 3       ;
; LINEDELAY:LDELAYBPTX1|Mux0~58                                                  ; 3       ;
; LINEDELAY:LDELAYBPTX1|Mux0~16                                                  ; 3       ;
; FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:3:SYC_FC|OUTPUT                      ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|CHECK~0               ; 3       ;
; FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:0:SYC_FC|OUTPUT                      ; 3       ;
; LINEDELAY:LDELAYBPTX2|Mux0~56                                                  ; 3       ;
; LINEDELAY:LDELAYBPTX2|Mux0~14                                                  ; 3       ;
; LINEDELAY:LDELAYBPTX1|Mux0~1                                                   ; 3       ;
; LINEDELAY:LDELAYBPTX1|Mux0~0                                                   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|COUNT[4]~5  ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|COUNT[4]~5   ; 3       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|COUNT[4]~5   ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|COUNT[3]                               ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|COUNT[2]                               ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|COUNT[3]                             ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|COUNT[2]                             ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|COUNT[3]                             ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|COUNT[2]                             ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|COUNT[3]                               ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|COUNT[2]                               ; 3       ;
; CLKMHZ:L_CLK1MHz|COUNT[5]                                                      ; 3       ;
; CLKMHZ:L_CLK1MHz|COUNT[1]                                                      ; 3       ;
; CLKMHZ:L_CLK1MHz|COUNT[3]                                                      ; 3       ;
; CLKMHZ:L_CLK1MHz|COUNT[0]                                                      ; 3       ;
; CLKMHZ:L_CLK1MHz|COUNT[4]                                                      ; 3       ;
; CLKMHZ:L_CLK1MHz|COUNT[2]                                                      ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|COUNT[3]                                   ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|COUNT[2]                                   ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|COUNT[3]                                      ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|COUNT[2]                                      ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|COUNT[3]                                   ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|COUNT[2]                                   ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[4]~5            ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[4]~5            ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[4]~5            ; 3       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[4]~5            ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|COUNT[4]~5            ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|COUNT[4]~5            ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|COUNT[4]~5            ; 3       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|COUNT[4]~5            ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|COUNT[3]                                      ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|COUNT[2]                                      ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|COUNT[3]                                      ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|COUNT[2]                                      ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|COUNT[3]                                   ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|COUNT[2]                                   ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|COUNT[3]                                       ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|COUNT[2]                                       ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|COUNT[3]                                       ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|COUNT[2]                                       ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|COUNT[3]                                   ; 3       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|COUNT[2]                                   ; 3       ;
; IDE[2]                                                                         ; 2       ;
; IDE[1]                                                                         ; 2       ;
; IDE[0]                                                                         ; 2       ;
; nBLAST                                                                         ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:15:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:13:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:11:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:9:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:7:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:5:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:4:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:3:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:3:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:2:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:1:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:1:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:15:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:14:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:14:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:13:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:12:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:12:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:11:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:10:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:10:WIDTH_SDSC|CHECK       ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:9:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:8:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:8:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:7:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:6:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:6:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:5:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:4:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:4:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:3:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:2:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:2:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:1:WIDTH_SDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:0:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:0:WIDTH_LDSC|CHECK        ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|INTERNALCOUNTER:\Syc_SDSC_GEN:0:WIDTH_SDSC|CHECK        ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|TENDMARK~1                             ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_TRG|CHECK                                  ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|TENDMARK~1                           ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_LOGIC|CHECK                                ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|TENDMARK~1                           ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_SHOWER_LOGIC|CHECK                                ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|OUTPUT             ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|TENDMARK~1                             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:14:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:12:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:10:SYC_LDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:8:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:6:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:4:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\SYC_LDSC_GEN:2:SYC_LDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:15:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:13:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:11:SYC_SDSC|OUTPUT            ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:9:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:7:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:5:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:3:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:1:SYC_SDSC|OUTPUT             ; 2       ;
; SYC_WIDTH:A1_DSC_WIDTH|SYNCHRONIZE:\Syc_SDSC_GEN:0:SYC_SDSC|OUTPUT             ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_SHOWER_TRG|CHECK                                  ; 2       ;
; INTERNALCOUNTER:BPTX2_WIDTH|CHECK                                              ; 2       ;
; SYNCHRONIZE:SYC_BPTX2|OUTPUT                                                   ; 2       ;
; INTERNALCOUNTER:BPTX1_WIDTH|CHECK                                              ; 2       ;
; SYNCHRONIZE:SYC_BPTX1|OUTPUT                                                   ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|TENDMARK~1                                 ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FC_TRG|CHECK                                      ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|TENDMARK~1                                    ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_AND|CHECK                                         ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|TENDMARK~1                                 ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FC_TRG|CHECK                                      ; 2       ;
; FC_MODULE:ARM2_FC|LOGIC_FC:L_FC|TRG2                                           ; 2       ;
; FC_MODULE:ARM1_FC|LOGIC_FC:L_FC|TRG2                                           ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|TENDMARK~1                                    ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_FCL_OR|CHECK                                         ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|TENDMARK~1                                    ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|CHECK                                         ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|TENDMARK~1                                 ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A2_FCL_OR|CHECK                                      ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|TENDMARK~1                                     ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX1|CHECK                                          ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|TENDMARK~1                                     ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_BPTX2|CHECK                                          ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|TENDMARK~1                                 ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_A1_FCL_OR|CHECK                                      ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector16                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector17                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector18                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector19                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector20                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector21                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector22                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector23                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector24                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector25                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector26                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector27                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector28                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector29                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector30                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector31                                         ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|ADDR[11]                                           ; 2       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:FC2_WIDTH|CHECK                              ; 2       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|CHECK                 ; 2       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|CHECK                 ; 2       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|CHECK                 ; 2       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|CHECK                 ; 2       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:FC2_WIDTH|CHECK                              ; 2       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:2:WIDTH_FC|CHECK                 ; 2       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|CHECK                 ; 2       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|CHECK                 ; 2       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|CHECK                 ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Equal3~0                                           ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Equal0~2                                           ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[6]                               ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[5]                               ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[4]                               ; 2       ;
; INTERNALCOUNTER:WIDHT_OUT_FC_TRG|CHECK~0                                       ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[5]                               ; 2       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|CHECK~0               ; 2       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|CHECK~0               ; 2       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:1:WIDTH_FC|CHECK~0               ; 2       ;
; FC_MODULE:ARM2_FC|INTERNALCOUNTER:\GEN_SYC_FC:0:WIDTH_FC|CHECK~0               ; 2       ;
; FC_MODULE:ARM1_FC|INTERNALCOUNTER:\GEN_SYC_FC:3:WIDTH_FC|CHECK~0               ; 2       ;
; FC_MODULE:ARM2_FC|SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC|OUTPUT                      ; 2       ;
; FC_MODULE:ARM2_FC|LOGIC_FC:L_FC|TTRG2~0                                        ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[63]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[39]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[27]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[3]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[59]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[35]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[31]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[7]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[60]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[12]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[48]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[0]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[56]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[8]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[52]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[4]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[61]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[13]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[49]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[1]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[57]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[9]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[53]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[5]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[62]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[26]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[38]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[2]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[54]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[18]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[46]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[10]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[79]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[67]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[76]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[64]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[77]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[65]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[78]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[66]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[83]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[80]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX1|DELAY_LINE[85]                                           ; 2       ;
; FC_MODULE:ARM1_FC|SYNCHRONIZE:\GEN_SYC_FC:2:SYC_FC|OUTPUT                      ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[63]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[30]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[39]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[6]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[55]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[22]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[47]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[14]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[57]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[24]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[33]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[0]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[49]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[16]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[41]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[8]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[61]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[44]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[21]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[4]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[29]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[12]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[53]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[36]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[59]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[50]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[11]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[2]                                            ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[43]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[34]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[27]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[18]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[79]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[76]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[67]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[64]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[75]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[72]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[71]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[68]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[84]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[83]                                           ; 2       ;
; LINEDELAY:LDELAYBPTX2|DELAY_LINE[80]                                           ; 2       ;
; LB_INT_FC_SCALER:VME_LB_INT|Selector34~0                                       ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[7]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[6]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[5]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[4]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[3]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:15:WIDTH_LDSC|COUNT[2]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[7]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[6]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[5]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[4]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[3]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:14:WIDTH_LDSC|COUNT[2]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[7]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[6]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[5]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[4]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[3]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:13:WIDTH_LDSC|COUNT[2]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[7]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[6]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[5]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[4]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[3]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:12:WIDTH_LDSC|COUNT[2]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[7]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[6]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[5]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[4]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[3]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:11:WIDTH_LDSC|COUNT[2]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[7]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[6]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[5]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[4]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[3]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:10:WIDTH_LDSC|COUNT[2]    ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[7]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[6]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[5]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[4]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[3]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:9:WIDTH_LDSC|COUNT[2]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[7]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[6]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[5]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[4]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[3]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:8:WIDTH_LDSC|COUNT[2]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[7]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[6]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[5]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[4]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[3]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:7:WIDTH_LDSC|COUNT[2]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[7]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[6]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[5]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[4]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[3]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:6:WIDTH_LDSC|COUNT[2]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[7]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[6]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[5]     ; 2       ;
; SYC_WIDTH:A2_DSC_WIDTH|INTERNALCOUNTER:\SYC_LDSC_GEN:5:WIDTH_LDSC|COUNT[4]     ; 2       ;
+--------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 1,011 / 48,240 ( 2 % ) ;
; Direct links               ; 310 / 69,520 ( < 1 % ) ;
; Global clocks              ; 5 / 8 ( 63 % )         ;
; LAB clocks                 ; 78 / 384 ( 20 % )      ;
; LUT chains                 ; 78 / 18,054 ( < 1 % )  ;
; Local interconnects        ; 1,537 / 69,520 ( 2 % ) ;
; M4K buffers                ; 0 / 2,304 ( 0 % )      ;
; R4s                        ; 1,118 / 45,520 ( 2 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.36) ; Number of LABs  (Total = 242) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 62                            ;
; 2                                          ; 3                             ;
; 3                                          ; 0                             ;
; 4                                          ; 2                             ;
; 5                                          ; 1                             ;
; 6                                          ; 7                             ;
; 7                                          ; 1                             ;
; 8                                          ; 4                             ;
; 9                                          ; 2                             ;
; 10                                         ; 160                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.64) ; Number of LABs  (Total = 242) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 15                            ;
; 1 Clock                            ; 187                           ;
; 1 Clock enable                     ; 91                            ;
; 1 Sync. clear                      ; 75                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 14                            ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.12) ; Number of LABs  (Total = 242) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 62                            ;
; 2                                           ; 2                             ;
; 3                                           ; 1                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 5                             ;
; 8                                           ; 4                             ;
; 9                                           ; 1                             ;
; 10                                          ; 101                           ;
; 11                                          ; 6                             ;
; 12                                          ; 37                            ;
; 13                                          ; 2                             ;
; 14                                          ; 1                             ;
; 15                                          ; 6                             ;
; 16                                          ; 8                             ;
; 17                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 3.25) ; Number of LABs  (Total = 242) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 143                           ;
; 2                                               ; 3                             ;
; 3                                               ; 2                             ;
; 4                                               ; 9                             ;
; 5                                               ; 10                            ;
; 6                                               ; 12                            ;
; 7                                               ; 45                            ;
; 8                                               ; 9                             ;
; 9                                               ; 4                             ;
; 10                                              ; 4                             ;
; 11                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 6.36) ; Number of LABs  (Total = 242) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 1                             ;
; 2                                           ; 25                            ;
; 3                                           ; 5                             ;
; 4                                           ; 122                           ;
; 5                                           ; 33                            ;
; 6                                           ; 1                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 4                             ;
; 10                                          ; 4                             ;
; 11                                          ; 3                             ;
; 12                                          ; 3                             ;
; 13                                          ; 6                             ;
; 14                                          ; 3                             ;
; 15                                          ; 2                             ;
; 16                                          ; 2                             ;
; 17                                          ; 4                             ;
; 18                                          ; 2                             ;
; 19                                          ; 5                             ;
; 20                                          ; 5                             ;
; 21                                          ; 4                             ;
; 22                                          ; 3                             ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; On                  ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 13 12:12:42 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off LHCF_LOGIC_MAIN -c LHCF_FC_SCALER
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C20F400C6 for design "LHCF_FC_SCALER"
Info: Implementing parameter values for PLL "PLL:CLK_40to80|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:CLK_40to80|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:CLK_40to80|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C4F400C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~LVDS31p/INIT_DONE~ is reserved at location C3
    Info: Pin ~nCSO~ is reserved at location K2
    Info: Pin ~ASDO~ is reserved at location L4
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'LHCF_LOGIC_MAIN.sdc'
Info:  You called derive_pll_clocks. User-defined clock found on pll: CLK_40to80|altpll_component|pll|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info:  You called derive_pll_clocks. User-defined clock found on pll: CLK_40to80|altpll_component|pll|clk[1]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Warning: Node: LCLK was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 3 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   12.500 CLK_40to80|altpll_component|pll|clk[0]
    Info:   25.000 CLK_40to80|altpll_component|pll|clk[1]
    Info:   25.000       LHCCLK
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "GIN[0]" to use global clock
    Info: Promoted signal "PLL:CLK_40to80|altpll:altpll_component|_clk0" to use global clock (user assigned)
    Info: Promoted signal "PLL:CLK_40to80|altpll:altpll_component|_clk1" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "LCLK" to use Global clock in PIN K5
    Info: Destination "TESTOUT_FC_SCALER:LTESTOUT1|output~22" may be non-global or may not use global clock
    Info: Destination "TESTOUT_FC_SCALER:LTESTOUT2|output~22" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "nLBRES" to use Global clock
    Info: Destination "LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT1_MASK[0]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT_FC_SCALER:VME_LB_INT|REG_DL1T_DL3T_P[6]~0" may be non-global or may not use global clock
    Info: Destination "LB_INT_FC_SCALER:VME_LB_INT|REG_TESTOUT2_MASK[1]~0" may be non-global or may not use global clock
Info: Pin "nLBRES" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "FPGA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SPARE[9]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X35_Y22 to location X45_Y33
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 72 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin E[3] has a permanently disabled output enable
    Info: Pin E[4] has a permanently disabled output enable
    Info: Pin E[5] has a permanently disabled output enable
    Info: Pin E[6] has a permanently disabled output enable
    Info: Pin E[7] has a permanently disabled output enable
    Info: Pin E[8] has a permanently disabled output enable
    Info: Pin E[9] has a permanently disabled output enable
    Info: Pin E[10] has a permanently disabled output enable
    Info: Pin E[11] has a permanently disabled output enable
    Info: Pin E[14] has a permanently disabled output enable
    Info: Pin E[15] has a permanently disabled output enable
    Info: Pin E[19] has a permanently disabled output enable
    Info: Pin E[20] has a permanently disabled output enable
    Info: Pin E[21] has a permanently disabled output enable
    Info: Pin E[22] has a permanently disabled output enable
    Info: Pin E[23] has a permanently disabled output enable
    Info: Pin E[24] has a permanently disabled output enable
    Info: Pin E[25] has a permanently disabled output enable
    Info: Pin E[26] has a permanently disabled output enable
    Info: Pin E[27] has a permanently disabled output enable
    Info: Pin E[30] has a permanently disabled output enable
    Info: Pin E[31] has a permanently disabled output enable
    Info: Pin DDLY[0] has a permanently disabled output enable
    Info: Pin DDLY[1] has a permanently disabled output enable
    Info: Pin DDLY[2] has a permanently disabled output enable
    Info: Pin DDLY[3] has a permanently disabled output enable
    Info: Pin DDLY[4] has a permanently disabled output enable
    Info: Pin DDLY[5] has a permanently disabled output enable
    Info: Pin DDLY[6] has a permanently disabled output enable
    Info: Pin DDLY[7] has a permanently disabled output enable
    Info: Pin E[0] has a permanently enabled output enable
    Info: Pin E[1] has a permanently enabled output enable
    Info: Pin E[2] has a permanently disabled output enable
    Info: Pin E[12] has a permanently enabled output enable
    Info: Pin E[13] has a permanently enabled output enable
    Info: Pin E[16] has a permanently enabled output enable
    Info: Pin E[17] has a permanently enabled output enable
    Info: Pin E[18] has a permanently disabled output enable
    Info: Pin E[28] has a permanently enabled output enable
    Info: Pin E[29] has a permanently enabled output enable
    Info: Pin F[0] has a permanently enabled output enable
    Info: Pin F[1] has a permanently enabled output enable
    Info: Pin F[2] has a permanently enabled output enable
    Info: Pin F[3] has a permanently enabled output enable
    Info: Pin F[4] has a permanently enabled output enable
    Info: Pin F[5] has a permanently enabled output enable
    Info: Pin F[6] has a permanently enabled output enable
    Info: Pin F[7] has a permanently enabled output enable
    Info: Pin F[8] has a permanently enabled output enable
    Info: Pin F[9] has a permanently enabled output enable
    Info: Pin F[10] has a permanently enabled output enable
    Info: Pin F[11] has a permanently enabled output enable
    Info: Pin F[12] has a permanently enabled output enable
    Info: Pin F[13] has a permanently enabled output enable
    Info: Pin F[14] has a permanently enabled output enable
    Info: Pin F[15] has a permanently enabled output enable
    Info: Pin F[16] has a permanently enabled output enable
    Info: Pin F[17] has a permanently enabled output enable
    Info: Pin F[18] has a permanently enabled output enable
    Info: Pin F[19] has a permanently enabled output enable
    Info: Pin F[20] has a permanently enabled output enable
    Info: Pin F[21] has a permanently enabled output enable
    Info: Pin F[22] has a permanently enabled output enable
    Info: Pin F[23] has a permanently enabled output enable
    Info: Pin F[24] has a permanently enabled output enable
    Info: Pin F[25] has a permanently enabled output enable
    Info: Pin F[26] has a permanently enabled output enable
    Info: Pin F[27] has a permanently enabled output enable
    Info: Pin F[28] has a permanently enabled output enable
    Info: Pin F[29] has a permanently enabled output enable
    Info: Pin F[30] has a permanently enabled output enable
    Info: Pin F[31] has a permanently enabled output enable
Info: Quartus II Fitter was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 329 megabytes
    Info: Processing ended: Wed May 13 12:12:50 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


