

================================================================
== Vivado HLS Report for 'FC_1u_800u_500u_s'
================================================================
* Date:           Sat Aug  1 10:34:20 2020

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        lenet_op.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    10.623|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+--------+--------+----------+-----------+-----------+--------+----------+
        |            |     Latency     | Iteration|  Initiation Interval  |  Trip  |          |
        |  Loop Name |   min  |   max  |  Latency |  achieved |   target  |  Count | Pipelined|
        +------------+--------+--------+----------+-----------+-----------+--------+----------+
        |- Loop 1    |  400000|  400000|         2|          1|          1|  400000|    yes   |
        |- Loop 2    |       ?|       ?|         ?|          -|          -|       ?|    no    |
        | + L1       |       ?|       ?|         ?|          -|          -|       ?|    no    |
        |  ++ L1.1   |     800|     800|         2|          1|          1|     800|    yes   |
        |  ++ L2_L3  |       ?|       ?|         6|          1|          1|       ?|    yes   |
        |- Loop 3    |       ?|       ?|         2|          1|          1|       ?|    yes   |
        +------------+--------+--------+----------+-----------+-----------+--------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|     16|       -|      -|
|Expression       |        -|     18|       0|   1629|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      -|       -|      -|
|Memory           |      200|      -|     400|    100|
|Multiplexer      |        -|      -|       -|   1846|
|Register         |        0|      -|    1823|     96|
+-----------------+---------+-------+--------+-------+
|Total            |      200|     34|    2223|   3671|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       71|     15|       2|      6|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    N/A

    * DSP48: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |lenet_mac_muladd_bRq_U55  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U56  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U57  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U58  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U59  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U60  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U62  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U63  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bRq_U64  |lenet_mac_muladd_bRq  | i0 + i1 * i2 |
    |lenet_mac_muladd_bSr_U61  |lenet_mac_muladd_bSr  | i0 * i1 + i2 |
    |lenet_mac_muladd_bSr_U65  |lenet_mac_muladd_bSr  | i0 * i1 + i2 |
    |lenet_mac_muladd_bSr_U66  |lenet_mac_muladd_bSr  | i0 * i1 + i2 |
    |lenet_mac_muladd_bSr_U67  |lenet_mac_muladd_bSr  | i0 * i1 + i2 |
    |lenet_mac_muladd_bSr_U68  |lenet_mac_muladd_bSr  | i0 * i1 + i2 |
    |lenet_mac_muladd_bSr_U69  |lenet_mac_muladd_bSr  | i0 * i1 + i2 |
    |lenet_mac_muladd_bSr_U70  |lenet_mac_muladd_bSr  | i0 * i1 + i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+----+-------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT| Words | Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+----+-------+-----+------+-------------+
    |A_V_1_0_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_1_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_2_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_3_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_4_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_5_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_6_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_7_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_8_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_9_U   |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_10_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_11_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_12_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_13_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_14_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_15_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_16_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_17_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_18_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_19_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_20_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_21_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_22_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_23_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |A_V_1_24_U  |FC_1u_800u_500u_sbXr  |        0|  16|   4|     32|    8|     1|          256|
    |B_V_1_0_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_1_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_2_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_3_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_4_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_5_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_6_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_7_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_8_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_9_U   |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_10_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_11_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_12_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_13_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_14_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_15_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_16_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_17_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_18_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_19_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_20_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_21_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_22_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_23_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    |B_V_1_24_U  |FC_1u_800u_500u_sbYs  |        8|   0|   0|  16000|    8|     1|       128000|
    +------------+----------------------+---------+----+----+-------+-----+------+-------------+
    |Total       |                      |      200| 400| 100| 400800|  400|    50|      3206400|
    +------------+----------------------+---------+----+----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_2237_p2              |     *    |      3|  0|  20|          32|          32|
    |KER_bound_fu_2207_p2               |     *    |      3|  0|  20|          32|          32|
    |ret_V_11_fu_2587_p2                |     *    |      0|  0|  41|           8|           8|
    |ret_V_14_fu_2610_p2                |     *    |      0|  0|  41|           8|           8|
    |ret_V_17_fu_2633_p2                |     *    |      0|  0|  41|           8|           8|
    |ret_V_20_fu_2494_p2                |     *    |      0|  0|  41|           8|           8|
    |ret_V_22_fu_2672_p2                |     *    |      0|  0|  41|           8|           8|
    |ret_V_2_fu_2518_p2                 |     *    |      0|  0|  41|           8|           8|
    |ret_V_5_fu_2541_p2                 |     *    |      0|  0|  41|           8|           8|
    |ret_V_8_fu_2564_p2                 |     *    |      0|  0|  41|           8|           8|
    |ret_V_s_fu_2695_p2                 |     *    |      0|  0|  41|           8|           8|
    |tmp1_fu_2198_p2                    |     *    |      3|  0|  20|          32|          32|
    |tmp25_fu_2177_p2                   |     *    |      3|  0|  20|          32|          32|
    |tmp26_fu_2181_p2                   |     *    |      3|  0|  20|          32|          32|
    |tmp_92_fu_2934_p2                  |     *    |      3|  0|  20|          32|          32|
    |i_7_fu_2965_p2                     |     +    |      0|  0|  15|           9|           1|
    |i_8_fu_2216_p2                     |     +    |      0|  0|  39|          32|           1|
    |ib_3_fu_2393_p2                    |     +    |      0|  0|  39|           1|          32|
    |ic_2_fu_2480_p2                    |     +    |      0|  0|  15|           1|           6|
    |indvar_flatten_next7_fu_2387_p2    |     +    |      0|  0|  44|          37|           1|
    |indvar_flatten_next_fu_2959_p2     |     +    |      0|  0|  26|          19|           1|
    |iter_3_fu_2257_p2                  |     +    |      0|  0|  38|          31|           1|
    |j_7_fu_3026_p2                     |     +    |      0|  0|  14|          10|           1|
    |j_8_fu_2269_p2                     |     +    |      0|  0|  14|          10|           1|
    |num_imag_3_fu_2227_p2              |     +    |      0|  0|  39|          32|           1|
    |sum_V_s_fu_2849_p2                 |     +    |      0|  0|  32|          25|          25|
    |tmp13_fu_2820_p2                   |     +    |      0|  0|  26|          19|          19|
    |tmp14_fu_2785_p2                   |     +    |      0|  0|  25|          18|          18|
    |tmp19_fu_2810_p2                   |     +    |      0|  0|  18|          18|          18|
    |tmp22_fu_2804_p2                   |     +    |      0|  0|  18|          18|          18|
    |tmp2_fu_2773_p2                    |     +    |      0|  0|  26|          19|          19|
    |tmp3_fu_2747_p2                    |     +    |      0|  0|  25|          18|          18|
    |tmp8_fu_2763_p2                    |     +    |      0|  0|  25|          18|          18|
    |tmp_109_fu_2451_p2                 |     +    |      0|  0|  21|          15|          15|
    |tmp_91_fu_2839_p2                  |     +    |      0|  0|  27|          20|          20|
    |p_neg_fu_2855_p2                   |     -    |      0|  0|  32|           1|          25|
    |p_neg_t_fu_2885_p2                 |     -    |      0|  0|  33|           1|          26|
    |ap_block_pp0_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state16_pp1_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state23_pp2_stage0_iter5  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2642                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2645                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2648                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2651                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2654                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2657                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2660                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2663                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2666                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2669                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2672                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2675                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2678                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2681                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2684                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2687                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2696                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2699                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2702                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2705                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2708                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2711                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2714                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2717                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2720                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2723                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2726                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2729                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2732                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2735                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2738                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2741                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2744                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2747                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2750                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2753                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2756                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2759                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2762                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2765                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2774                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2777                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2780                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2783                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2786                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2789                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2792                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2795                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_680                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_697                   |    and   |      0|  0|   2|           1|           1|
    |or_cond_fu_3020_p2                 |    and   |      0|  0|   2|           1|           1|
    |exitcond2_fu_2222_p2               |   icmp   |      0|  0|  18|          32|          32|
    |exitcond9_fu_2399_p2               |   icmp   |      0|  0|  11|           6|           7|
    |exitcond_flatten8_fu_2382_p2       |   icmp   |      0|  0|  21|          37|          37|
    |exitcond_flatten_fu_2953_p2        |   icmp   |      0|  0|  18|          19|          18|
    |exitcond_fu_2211_p2                |   icmp   |      0|  0|  18|          32|          32|
    |ifzero_fu_2500_p2                  |   icmp   |      0|  0|  11|           6|           7|
    |tmp_104_fu_2252_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_105_fu_2263_p2                 |   icmp   |      0|  0|  13|          10|           9|
    |tmp_106_fu_2283_p2                 |   icmp   |      0|  0|  18|          32|          32|
    |tmp_110_fu_2916_p2                 |   icmp   |      0|  0|  18|          25|           8|
    |tmp_110_mid1_fu_2998_p2            |   icmp   |      0|  0|  18|          32|          32|
    |tmp_93_fu_2172_p2                  |   icmp   |      0|  0|  18|          32|           1|
    |tmp_94_fu_2948_p2                  |   icmp   |      0|  0|  18|          32|          32|
    |tmp_96_fu_3015_p2                  |   icmp   |      0|  0|  18|          32|          32|
    |tmp_97_fu_2971_p2                  |   icmp   |      0|  0|  13|          10|           9|
    |tmp_s_fu_2159_p2                   |   icmp   |      0|  0|  18|          32|           2|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state11_pp0_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state27_pp3_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1656                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1673                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1844                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1861                  |    or    |      0|  0|   2|           1|           1|
    |ic_mid2_fu_2405_p3                 |  select  |      0|  0|   6|           1|           1|
    |j_mid2_fu_2977_p3                  |  select  |      0|  0|  10|           1|           1|
    |output_data_2_fu_2921_p3           |  select  |      0|  0|  26|           1|           1|
    |output_data_fu_2908_p3             |  select  |      0|  0|  26|           1|          26|
    |p_8_mid2_fu_2826_p3                |  select  |      0|  0|  25|           1|           1|
    |tmp_109_mid2_v_fu_2990_p3          |  select  |      0|  0|   9|           1|           9|
    |tmp_110_mid2_fu_3003_p3            |  select  |      0|  0|   2|           1|           1|
    |tmp_116_mid2_v_fu_2413_p3          |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |    xor   |      0|  0|   2|           2|           1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |     18|  0|1629|        1122|        1020|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |A_V_1_0_address1               |  15|          3|    5|         15|
    |A_V_1_0_d1                     |  15|          3|    8|         24|
    |A_V_1_10_address1              |  15|          3|    5|         15|
    |A_V_1_10_d1                    |  15|          3|    8|         24|
    |A_V_1_11_address1              |  15|          3|    5|         15|
    |A_V_1_11_d1                    |  15|          3|    8|         24|
    |A_V_1_12_address1              |  15|          3|    5|         15|
    |A_V_1_12_d1                    |  15|          3|    8|         24|
    |A_V_1_13_address1              |  15|          3|    5|         15|
    |A_V_1_13_d1                    |  15|          3|    8|         24|
    |A_V_1_14_address1              |  15|          3|    5|         15|
    |A_V_1_14_d1                    |  15|          3|    8|         24|
    |A_V_1_15_address1              |  15|          3|    5|         15|
    |A_V_1_15_d1                    |  15|          3|    8|         24|
    |A_V_1_16_address1              |  15|          3|    5|         15|
    |A_V_1_16_d1                    |  15|          3|    8|         24|
    |A_V_1_17_address1              |  15|          3|    5|         15|
    |A_V_1_17_d1                    |  15|          3|    8|         24|
    |A_V_1_18_address1              |  15|          3|    5|         15|
    |A_V_1_18_d1                    |  15|          3|    8|         24|
    |A_V_1_19_address1              |  15|          3|    5|         15|
    |A_V_1_19_d1                    |  15|          3|    8|         24|
    |A_V_1_1_address1               |  15|          3|    5|         15|
    |A_V_1_1_d1                     |  15|          3|    8|         24|
    |A_V_1_20_address1              |  15|          3|    5|         15|
    |A_V_1_20_d1                    |  15|          3|    8|         24|
    |A_V_1_21_address1              |  15|          3|    5|         15|
    |A_V_1_21_d1                    |  15|          3|    8|         24|
    |A_V_1_22_address1              |  15|          3|    5|         15|
    |A_V_1_22_d1                    |  15|          3|    8|         24|
    |A_V_1_23_address1              |  15|          3|    5|         15|
    |A_V_1_23_d1                    |  15|          3|    8|         24|
    |A_V_1_24_address1              |  15|          3|    5|         15|
    |A_V_1_24_d1                    |  15|          3|    8|         24|
    |A_V_1_2_address1               |  15|          3|    5|         15|
    |A_V_1_2_d1                     |  15|          3|    8|         24|
    |A_V_1_3_address1               |  15|          3|    5|         15|
    |A_V_1_3_d1                     |  15|          3|    8|         24|
    |A_V_1_4_address1               |  15|          3|    5|         15|
    |A_V_1_4_d1                     |  15|          3|    8|         24|
    |A_V_1_5_address1               |  15|          3|    5|         15|
    |A_V_1_5_d1                     |  15|          3|    8|         24|
    |A_V_1_6_address1               |  15|          3|    5|         15|
    |A_V_1_6_d1                     |  15|          3|    8|         24|
    |A_V_1_7_address1               |  15|          3|    5|         15|
    |A_V_1_7_d1                     |  15|          3|    8|         24|
    |A_V_1_8_address1               |  15|          3|    5|         15|
    |A_V_1_8_d1                     |  15|          3|    8|         24|
    |A_V_1_9_address1               |  15|          3|    5|         15|
    |A_V_1_9_d1                     |  15|          3|    8|         24|
    |B_V_1_0_address1               |  15|          3|   14|         42|
    |B_V_1_0_d1                     |  15|          3|    8|         24|
    |B_V_1_10_address1              |  15|          3|   14|         42|
    |B_V_1_10_d1                    |  15|          3|    8|         24|
    |B_V_1_11_address1              |  15|          3|   14|         42|
    |B_V_1_11_d1                    |  15|          3|    8|         24|
    |B_V_1_12_address1              |  15|          3|   14|         42|
    |B_V_1_12_d1                    |  15|          3|    8|         24|
    |B_V_1_13_address1              |  15|          3|   14|         42|
    |B_V_1_13_d1                    |  15|          3|    8|         24|
    |B_V_1_14_address1              |  15|          3|   14|         42|
    |B_V_1_14_d1                    |  15|          3|    8|         24|
    |B_V_1_15_address1              |  15|          3|   14|         42|
    |B_V_1_15_d1                    |  15|          3|    8|         24|
    |B_V_1_16_address1              |  15|          3|   14|         42|
    |B_V_1_16_d1                    |  15|          3|    8|         24|
    |B_V_1_17_address1              |  15|          3|   14|         42|
    |B_V_1_17_d1                    |  15|          3|    8|         24|
    |B_V_1_18_address1              |  15|          3|   14|         42|
    |B_V_1_18_d1                    |  15|          3|    8|         24|
    |B_V_1_19_address1              |  15|          3|   14|         42|
    |B_V_1_19_d1                    |  15|          3|    8|         24|
    |B_V_1_1_address1               |  15|          3|   14|         42|
    |B_V_1_1_d1                     |  15|          3|    8|         24|
    |B_V_1_20_address1              |  15|          3|   14|         42|
    |B_V_1_20_d1                    |  15|          3|    8|         24|
    |B_V_1_21_address1              |  15|          3|   14|         42|
    |B_V_1_21_d1                    |  15|          3|    8|         24|
    |B_V_1_22_address1              |  15|          3|   14|         42|
    |B_V_1_22_d1                    |  15|          3|    8|         24|
    |B_V_1_23_address1              |  15|          3|   14|         42|
    |B_V_1_23_d1                    |  15|          3|    8|         24|
    |B_V_1_24_address1              |  15|          3|   14|         42|
    |B_V_1_24_d1                    |  15|          3|    8|         24|
    |B_V_1_2_address1               |  15|          3|   14|         42|
    |B_V_1_2_d1                     |  15|          3|    8|         24|
    |B_V_1_3_address1               |  15|          3|   14|         42|
    |B_V_1_3_d1                     |  15|          3|    8|         24|
    |B_V_1_4_address1               |  15|          3|   14|         42|
    |B_V_1_4_d1                     |  15|          3|    8|         24|
    |B_V_1_5_address1               |  15|          3|   14|         42|
    |B_V_1_5_d1                     |  15|          3|    8|         24|
    |B_V_1_6_address1               |  15|          3|   14|         42|
    |B_V_1_6_d1                     |  15|          3|    8|         24|
    |B_V_1_7_address1               |  15|          3|   14|         42|
    |B_V_1_7_d1                     |  15|          3|    8|         24|
    |B_V_1_8_address1               |  15|          3|   14|         42|
    |B_V_1_8_d1                     |  15|          3|    8|         24|
    |B_V_1_9_address1               |  15|          3|   14|         42|
    |B_V_1_9_d1                     |  15|          3|    8|         24|
    |ap_NS_fsm                      |  97|         20|    1|         20|
    |ap_done                        |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1        |  15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1        |  15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1        |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter5        |   9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1        |  15|          3|    1|          3|
    |ap_phi_mux_i_phi_fu_2114_p4    |   9|          2|    9|         18|
    |ap_phi_mux_ib_phi_fu_2069_p4   |   9|          2|   32|         64|
    |ap_phi_mux_ic_phi_fu_2092_p4   |   9|          2|    6|         12|
    |ap_phi_mux_p_8_phi_fu_2080_p4  |   9|          2|   25|         50|
    |i3_reg_2010                    |   9|          2|   32|         64|
    |i_reg_2110                     |   9|          2|    9|         18|
    |ib_reg_2065                    |   9|          2|   32|         64|
    |ic_reg_2088                    |   9|          2|    6|         12|
    |in_stream_a_V_V_blk_n          |   9|          2|    1|          2|
    |indvar_flatten6_reg_2054       |   9|          2|   37|         74|
    |indvar_flatten_reg_2099        |   9|          2|   19|         38|
    |iter_reg_2032                  |   9|          2|   31|         62|
    |j2_reg_2043                    |   9|          2|   10|         20|
    |j_reg_2121                     |   9|          2|   10|         20|
    |num_imag_reg_2021              |   9|          2|   32|         64|
    |out_stream_V_V_blk_n           |   9|          2|    1|          2|
    |out_stream_V_V_din             |  15|          3|   32|         96|
    |p_8_reg_2076                   |   9|          2|   25|         50|
    |real_start                     |   9|          2|    1|          2|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          |1846|        374| 1232|       3392|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------+----+----+-----+-----------+
    |            Name            | FF | LUT| Bits| Const Bits|
    +----------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_3360         |  32|   0|   32|          0|
    |A_ROW_2                     |  32|   0|   32|          0|
    |A_V_1_0_load_reg_3845       |   8|   0|    8|          0|
    |A_V_1_11_load_reg_3751      |   8|   0|    8|          0|
    |A_V_1_12_load_reg_3885      |   8|   0|    8|          0|
    |A_V_1_14_load_reg_3766      |   8|   0|    8|          0|
    |A_V_1_15_load_reg_3895      |   8|   0|    8|          0|
    |A_V_1_17_load_reg_3781      |   8|   0|    8|          0|
    |A_V_1_19_load_reg_3796      |   8|   0|    8|          0|
    |A_V_1_22_load_reg_3816      |   8|   0|    8|          0|
    |A_V_1_24_load_reg_3831      |   8|   0|    8|          0|
    |A_V_1_2_load_reg_3706       |   8|   0|    8|          0|
    |A_V_1_3_load_reg_3855       |   8|   0|    8|          0|
    |A_V_1_5_load_reg_3721       |   8|   0|    8|          0|
    |A_V_1_6_load_reg_3865       |   8|   0|    8|          0|
    |A_V_1_8_load_reg_3736       |   8|   0|    8|          0|
    |A_V_1_9_load_reg_3875       |   8|   0|    8|          0|
    |B_COL_2                     |  32|   0|   32|          0|
    |B_ROW_2                     |  32|   0|   32|          0|
    |B_ROW_2_load_reg_3309       |  32|   0|   32|          0|
    |B_V_1_0_load_reg_3850       |   8|   0|    8|          0|
    |B_V_1_10_load_reg_3746      |   8|   0|    8|          0|
    |B_V_1_11_load_reg_3756      |   8|   0|    8|          0|
    |B_V_1_12_load_reg_3890      |   8|   0|    8|          0|
    |B_V_1_13_load_reg_3761      |   8|   0|    8|          0|
    |B_V_1_14_load_reg_3771      |   8|   0|    8|          0|
    |B_V_1_15_load_reg_3900      |   8|   0|    8|          0|
    |B_V_1_16_load_reg_3776      |   8|   0|    8|          0|
    |B_V_1_17_load_reg_3786      |   8|   0|    8|          0|
    |B_V_1_18_load_reg_3791      |   8|   0|    8|          0|
    |B_V_1_19_load_reg_3801      |   8|   0|    8|          0|
    |B_V_1_1_load_reg_3701       |   8|   0|    8|          0|
    |B_V_1_21_load_reg_3811      |   8|   0|    8|          0|
    |B_V_1_22_load_reg_3821      |   8|   0|    8|          0|
    |B_V_1_23_load_reg_3826      |   8|   0|    8|          0|
    |B_V_1_24_load_reg_3836      |   8|   0|    8|          0|
    |B_V_1_2_load_reg_3711       |   8|   0|    8|          0|
    |B_V_1_3_load_reg_3860       |   8|   0|    8|          0|
    |B_V_1_4_load_reg_3716       |   8|   0|    8|          0|
    |B_V_1_5_load_reg_3726       |   8|   0|    8|          0|
    |B_V_1_6_load_reg_3870       |   8|   0|    8|          0|
    |B_V_1_7_load_reg_3731       |   8|   0|    8|          0|
    |B_V_1_8_load_reg_3741       |   8|   0|    8|          0|
    |B_V_1_9_load_reg_3880       |   8|   0|    8|          0|
    |KER_bound_reg_3338          |  32|   0|   32|          0|
    |OFMDim_current_2            |  32|   0|   32|          0|
    |ap_CS_fsm                   |  19|   0|   19|          0|
    |ap_done_reg                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4     |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0     |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1     |   1|   0|    1|          0|
    |exitcond9_reg_3406          |   1|   0|    1|          0|
    |exitcond_flatten8_reg_3397  |   1|   0|    1|          0|
    |exitcond_flatten_reg_3978   |   1|   0|    1|          0|
    |exitcond_reg_3343           |   1|   0|    1|          0|
    |i3_reg_2010                 |  32|   0|   32|          0|
    |i_reg_2110                  |   9|   0|    9|          0|
    |ib_reg_2065                 |  32|   0|   32|          0|
    |ic2_reg_3416                |   6|   0|   64|         58|
    |ic_2_reg_3590               |   6|   0|    6|          0|
    |ic_reg_2088                 |   6|   0|    6|          0|
    |ifzero_reg_3841             |   1|   0|    1|          0|
    |indvar_flatten6_reg_2054    |  37|   0|   37|          0|
    |indvar_flatten_reg_2099     |  19|   0|   19|          0|
    |iter_3_reg_3369             |  31|   0|   31|          0|
    |iter_reg_2032               |  31|   0|   31|          0|
    |j2_reg_2043                 |  10|   0|   10|          0|
    |j_mid2_reg_3987             |  10|   0|   10|          0|
    |j_reg_2121                  |  10|   0|   10|          0|
    |num_imag_3_reg_3355         |  32|   0|   32|          0|
    |num_imag_reg_2021           |  32|   0|   32|          0|
    |or_cond_reg_4000            |   1|   0|    1|          0|
    |p_8_reg_2076                |  25|   0|   25|          0|
    |reg_2151                    |   5|   0|    5|          0|
    |reg_2155                    |   5|   0|    5|          0|
    |ret_V_20_reg_3806           |  16|   0|   16|          0|
    |start_once_reg              |   1|   0|    1|          0|
    |sum_V_s_reg_3960            |  25|   0|   25|          0|
    |tmp10_reg_3915              |  17|   0|   17|          0|
    |tmp12_reg_3920              |  17|   0|   17|          0|
    |tmp13_reg_3955              |  19|   0|   19|          0|
    |tmp16_reg_3925              |  17|   0|   17|          0|
    |tmp18_reg_3930              |  17|   0|   17|          0|
    |tmp1_reg_3333               |  32|   0|   32|          0|
    |tmp20_reg_3935              |  17|   0|   17|          0|
    |tmp23_reg_3940              |  17|   0|   17|          0|
    |tmp24_reg_3945              |  17|   0|   17|          0|
    |tmp25_reg_3318              |  32|   0|   32|          0|
    |tmp26_reg_3323              |  32|   0|   32|          0|
    |tmp2_reg_3950               |  19|   0|   19|          0|
    |tmp5_reg_3905               |  17|   0|   17|          0|
    |tmp7_reg_3910               |  17|   0|   17|          0|
    |tmp_106_reg_3383            |   1|   0|    1|          0|
    |tmp_109_mid2_v_reg_3993     |   9|   0|    9|          0|
    |tmp_111_cast_reg_3485       |  64|   0|   64|          0|
    |tmp_116_mid2_v_reg_3411     |  32|   0|   32|          0|
    |tmp_122_reg_3392            |   5|   0|    5|          0|
    |tmp_123_reg_3387            |   5|   0|    5|          0|
    |tmp_86_reg_3968             |  18|   0|   18|          0|
    |tmp_92_reg_3973             |  32|   0|   32|          0|
    |tmp_95_reg_3328             |  32|   0|   37|          5|
    |tmp_V_158_reg_3273          |  32|   0|   32|          0|
    |tmp_V_160_reg_3278          |  32|   0|   32|          0|
    |tmp_V_162_reg_3286          |  32|   0|   32|          0|
    |tmp_V_166_reg_3292          |  32|   0|   32|          0|
    |tmp_V_168_reg_3300          |  32|   0|   32|          0|
    |tmp_V_reg_3267              |  32|   0|   32|          0|
    |exitcond9_reg_3406          |  64|  32|    1|          0|
    |exitcond_flatten8_reg_3397  |  64|  32|    1|          0|
    |ifzero_reg_3841             |  64|  32|    1|          0|
    +----------------------------+----+----+-----+-----------+
    |Total                       |1823|  96| 1697|         63|
    +----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+-------------------------+-----+-----+------------+--------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|start_out                | out |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|start_write              | out |    1| ap_ctrl_hs | FC<1u, 800u, 500u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
+-------------------------+-----+-----+------------+--------------------+--------------+

