TimeQuest Timing Analyzer report for SoC_Brain
Tue Jul 24 18:43:35 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 100C Model Setup: 'clk_llc'
 14. Slow 1200mV 100C Model Setup: 'clk_div[1]'
 15. Slow 1200mV 100C Model Setup: 'vadr[14]'
 16. Slow 1200mV 100C Model Setup: 'clk_llc2'
 17. Slow 1200mV 100C Model Setup: 'href'
 18. Slow 1200mV 100C Model Setup: 'odd'
 19. Slow 1200mV 100C Model Hold: 'clk_div[1]'
 20. Slow 1200mV 100C Model Hold: 'clk_llc'
 21. Slow 1200mV 100C Model Hold: 'clk_llc2'
 22. Slow 1200mV 100C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 23. Slow 1200mV 100C Model Hold: 'vadr[14]'
 24. Slow 1200mV 100C Model Hold: 'href'
 25. Slow 1200mV 100C Model Hold: 'odd'
 26. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'
 27. Slow 1200mV 100C Model Minimum Pulse Width: 'href'
 28. Slow 1200mV 100C Model Minimum Pulse Width: 'odd'
 29. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'
 30. Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'
 31. Slow 1200mV 100C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Slow 1200mV 100C Model Metastability Report
 40. Slow 1200mV -40C Model Fmax Summary
 41. Slow 1200mV -40C Model Setup Summary
 42. Slow 1200mV -40C Model Hold Summary
 43. Slow 1200mV -40C Model Recovery Summary
 44. Slow 1200mV -40C Model Removal Summary
 45. Slow 1200mV -40C Model Minimum Pulse Width Summary
 46. Slow 1200mV -40C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 47. Slow 1200mV -40C Model Setup: 'clk_llc'
 48. Slow 1200mV -40C Model Setup: 'clk_div[1]'
 49. Slow 1200mV -40C Model Setup: 'vadr[14]'
 50. Slow 1200mV -40C Model Setup: 'clk_llc2'
 51. Slow 1200mV -40C Model Setup: 'href'
 52. Slow 1200mV -40C Model Setup: 'odd'
 53. Slow 1200mV -40C Model Hold: 'clk_div[1]'
 54. Slow 1200mV -40C Model Hold: 'clk_llc'
 55. Slow 1200mV -40C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 56. Slow 1200mV -40C Model Hold: 'clk_llc2'
 57. Slow 1200mV -40C Model Hold: 'vadr[14]'
 58. Slow 1200mV -40C Model Hold: 'href'
 59. Slow 1200mV -40C Model Hold: 'odd'
 60. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 61. Slow 1200mV -40C Model Minimum Pulse Width: 'href'
 62. Slow 1200mV -40C Model Minimum Pulse Width: 'odd'
 63. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 64. Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
 65. Slow 1200mV -40C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 66. Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Propagation Delay
 72. Minimum Propagation Delay
 73. Slow 1200mV -40C Model Metastability Report
 74. Fast 1200mV -40C Model Setup Summary
 75. Fast 1200mV -40C Model Hold Summary
 76. Fast 1200mV -40C Model Recovery Summary
 77. Fast 1200mV -40C Model Removal Summary
 78. Fast 1200mV -40C Model Minimum Pulse Width Summary
 79. Fast 1200mV -40C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 80. Fast 1200mV -40C Model Setup: 'clk_llc'
 81. Fast 1200mV -40C Model Setup: 'clk_div[1]'
 82. Fast 1200mV -40C Model Setup: 'vadr[14]'
 83. Fast 1200mV -40C Model Setup: 'clk_llc2'
 84. Fast 1200mV -40C Model Setup: 'href'
 85. Fast 1200mV -40C Model Setup: 'odd'
 86. Fast 1200mV -40C Model Hold: 'clk_div[1]'
 87. Fast 1200mV -40C Model Hold: 'clk_llc'
 88. Fast 1200mV -40C Model Hold: 'clk_llc2'
 89. Fast 1200mV -40C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 90. Fast 1200mV -40C Model Hold: 'vadr[14]'
 91. Fast 1200mV -40C Model Hold: 'href'
 92. Fast 1200mV -40C Model Hold: 'odd'
 93. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'
 94. Fast 1200mV -40C Model Minimum Pulse Width: 'href'
 95. Fast 1200mV -40C Model Minimum Pulse Width: 'odd'
 96. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'
 97. Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'
 98. Fast 1200mV -40C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 99. Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. Fast 1200mV -40C Model Metastability Report
107. Multicorner Timing Analysis Summary
108. Setup Times
109. Hold Times
110. Clock to Output Times
111. Minimum Clock to Output Times
112. Propagation Delay
113. Minimum Propagation Delay
114. Board Trace Model Assignments
115. Input Transition Times
116. Signal Integrity Metrics (Slow 1200mv n40c Model)
117. Signal Integrity Metrics (Slow 1200mv 100c Model)
118. Signal Integrity Metrics (Fast 1200mv n40c Model)
119. Setup Transfers
120. Hold Transfers
121. Report TCCS
122. Report RSKM
123. Unconstrained Paths
124. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SoC_Brain                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE75U19I7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  50.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; clk_div[1]                                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { clk_div[1] }                                           ;
; clk_llc                                              ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { clk_llc }                                              ;
; clk_llc2                                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { clk_llc2 }                                             ;
; href                                                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { href }                                                 ;
; odd                                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { odd }                                                  ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 9.999  ; 100.01 MHz ; 0.000 ; 4.999  ; 50.00      ; 27        ; 100         ;       ;        ;           ;            ; false    ; clk_llc ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; vadr[14]                                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { vadr[14] }                                             ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                                                                  ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                           ; Note                                                          ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; 11.3 MHz    ; 11.3 MHz        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 114.42 MHz  ; 114.42 MHz      ; clk_llc                                              ;                                                               ;
; 376.79 MHz  ; 376.79 MHz      ; clk_div[1]                                           ;                                                               ;
; 543.77 MHz  ; 437.64 MHz      ; vadr[14]                                             ; limit due to minimum period restriction (tmin)                ;
; 716.85 MHz  ; 250.0 MHz       ; clk_llc2                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; href                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1254.71 MHz ; 250.0 MHz       ; odd                                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -78.501 ; -4629.878     ;
; clk_llc                                              ; -1.830  ; -5.210        ;
; clk_div[1]                                           ; -1.654  ; -27.495       ;
; vadr[14]                                             ; -0.839  ; -3.122        ;
; clk_llc2                                             ; -0.395  ; -0.395        ;
; href                                                 ; 0.203   ; 0.000         ;
; odd                                                  ; 0.203   ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_div[1]                                           ; -1.381 ; -5.615        ;
; clk_llc                                              ; -0.607 ; -0.978        ;
; clk_llc2                                             ; -0.115 ; -0.115        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.044 ; -0.044        ;
; vadr[14]                                             ; 0.414  ; 0.000         ;
; href                                                 ; 0.449  ; 0.000         ;
; odd                                                  ; 0.449  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_llc2                                             ; -3.000 ; -5.570        ;
; href                                                 ; -3.000 ; -4.285        ;
; odd                                                  ; -3.000 ; -4.285        ;
; clk_div[1]                                           ; -1.285 ; -24.415       ;
; vadr[14]                                             ; -1.285 ; -7.710        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.706  ; 0.000         ;
; clk_llc                                              ; 18.268 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -78.501 ; s_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.408     ;
; -78.501 ; s_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.408     ;
; -78.478 ; s_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.385     ;
; -78.478 ; s_dividend[0] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 88.385     ;
; -78.296 ; h_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.204     ;
; -78.296 ; h_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.204     ;
; -78.273 ; h_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.181     ;
; -78.273 ; h_divisor[1]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.181     ;
; -78.194 ; h_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.102     ;
; -78.194 ; h_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.102     ;
; -78.171 ; h_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.079     ;
; -78.171 ; h_divisor[2]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.079     ;
; -78.164 ; h_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.072     ;
; -78.164 ; h_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.072     ;
; -78.141 ; h_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.049     ;
; -78.141 ; h_divisor[3]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 88.049     ;
; -78.059 ; h_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.967     ;
; -78.059 ; h_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.967     ;
; -78.056 ; h_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.964     ;
; -78.056 ; h_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.964     ;
; -78.036 ; h_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.944     ;
; -78.036 ; h_divisor[4]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.944     ;
; -78.033 ; h_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.941     ;
; -78.033 ; h_divisor[5]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.941     ;
; -77.920 ; h_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.828     ;
; -77.920 ; h_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.828     ;
; -77.898 ; h_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.806     ;
; -77.898 ; h_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.806     ;
; -77.897 ; h_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.805     ;
; -77.897 ; h_divisor[6]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.805     ;
; -77.875 ; h_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.783     ;
; -77.875 ; h_divisor[7]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.089     ; 87.783     ;
; -76.428 ; s_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.551     ; 85.874     ;
; -76.428 ; s_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.551     ; 85.874     ;
; -76.405 ; s_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.551     ; 85.851     ;
; -76.405 ; s_divisor[4]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.551     ; 85.851     ;
; -75.632 ; s_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.539     ;
; -75.632 ; s_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.539     ;
; -75.609 ; s_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.516     ;
; -75.609 ; s_divisor[6]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.516     ;
; -75.445 ; s_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.352     ;
; -75.445 ; s_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.352     ;
; -75.422 ; s_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.329     ;
; -75.422 ; s_divisor[7]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.329     ;
; -75.337 ; s_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.244     ;
; -75.337 ; s_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.244     ;
; -75.333 ; s_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.240     ;
; -75.333 ; s_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.240     ;
; -75.314 ; s_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.221     ;
; -75.314 ; s_divisor[5]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.221     ;
; -75.310 ; s_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.217     ;
; -75.310 ; s_divisor[0]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.217     ;
; -75.280 ; s_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.187     ;
; -75.280 ; s_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.187     ;
; -75.269 ; s_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.176     ;
; -75.269 ; s_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.176     ;
; -75.257 ; s_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.164     ;
; -75.257 ; s_divisor[1]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.164     ;
; -75.246 ; s_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.153     ;
; -75.246 ; s_divisor[3]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.090     ; 85.153     ;
; -75.068 ; s_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 84.544     ;
; -75.068 ; s_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 84.544     ;
; -75.045 ; s_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 84.521     ;
; -75.045 ; s_divisor[2]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.521     ; 84.521     ;
; -35.534 ; h_dividend[6] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.543     ; 44.988     ;
; -35.510 ; h_dividend[2] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.963     ;
; -35.487 ; h_dividend[6] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.543     ; 44.941     ;
; -35.468 ; h_dividend[3] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.542     ; 44.923     ;
; -35.463 ; h_dividend[2] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.916     ;
; -35.421 ; h_dividend[3] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.542     ; 44.876     ;
; -35.299 ; h_dividend[5] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.752     ;
; -35.252 ; h_dividend[5] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.705     ;
; -35.245 ; h_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.698     ;
; -35.198 ; h_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.651     ;
; -35.136 ; h_dividend[1] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.589     ;
; -35.121 ; h_dividend[6] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.543     ; 44.575     ;
; -35.121 ; h_dividend[6] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.543     ; 44.575     ;
; -35.097 ; h_dividend[2] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.550     ;
; -35.097 ; h_dividend[2] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.550     ;
; -35.089 ; h_dividend[1] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.542     ;
; -35.055 ; h_dividend[3] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.542     ; 44.510     ;
; -35.055 ; h_dividend[3] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.542     ; 44.510     ;
; -34.887 ; h_dividend[7] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.542     ; 44.342     ;
; -34.886 ; h_dividend[5] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.339     ;
; -34.886 ; h_dividend[5] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.339     ;
; -34.840 ; h_dividend[7] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.542     ; 44.295     ;
; -34.832 ; h_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.285     ;
; -34.832 ; h_dividend[0] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.285     ;
; -34.748 ; h_dividend[4] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.115     ; 44.630     ;
; -34.723 ; h_dividend[1] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.176     ;
; -34.723 ; h_dividend[1] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.544     ; 44.176     ;
; -34.701 ; h_dividend[4] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.115     ; 44.583     ;
; -34.474 ; h_dividend[7] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.542     ; 43.929     ;
; -34.474 ; h_dividend[7] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.542     ; 43.929     ;
; -34.335 ; h_dividend[4] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.115     ; 44.217     ;
; -34.335 ; h_dividend[4] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.115     ; 44.217     ;
; -31.717 ; h_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.111     ; 41.603     ;
; -31.670 ; h_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.111     ; 41.556     ;
; -31.304 ; h_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.111     ; 41.190     ;
; -31.304 ; h_divisor[0]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.111     ; 41.190     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -1.830 ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; -0.071     ; 1.748      ;
; -1.719 ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; -0.071     ; 1.637      ;
; -1.661 ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; -0.071     ; 1.579      ;
; -0.643 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 2.814      ; 3.446      ;
; -0.537 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 2.814      ; 3.340      ;
; -0.474 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 2.814      ; 3.277      ;
; -0.452 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 2.814      ; 3.255      ;
; -0.436 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 2.814      ; 3.239      ;
; -0.381 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 2.814      ; 3.184      ;
; -0.319 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 2.814      ; 3.122      ;
; -0.283 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 2.814      ; 3.086      ;
; -0.280 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 2.814      ; 3.083      ;
; -0.258 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 2.814      ; 3.061      ;
; -0.236 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 2.814      ; 3.039      ;
; -0.204 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 2.814      ; 3.007      ;
; 0.057  ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 2.814      ; 2.978      ;
; 0.151  ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 2.814      ; 2.884      ;
; 28.297 ; Y_Data2[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.663      ;
; 28.331 ; Y_Data2[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.629      ;
; 28.586 ; Cb_Data1[0] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.380      ;
; 28.591 ; Cb_Data1[7] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.061     ; 8.383      ;
; 28.596 ; Y_Data2[7]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.364      ;
; 28.604 ; Cb_Data1[7] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.061     ; 8.370      ;
; 28.614 ; Y_Data2[5]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.346      ;
; 28.635 ; Y_Data2[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.325      ;
; 28.648 ; Y_Data2[5]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.312      ;
; 28.659 ; Cb_Data1[0] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.307      ;
; 28.663 ; Cb_Data1[0] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.303      ;
; 28.673 ; Cb_Data1[0] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.293      ;
; 28.676 ; Y_Data2[6]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.284      ;
; 28.687 ; Y_Data2[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.273      ;
; 28.689 ; Cb_Data1[0] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.277      ;
; 28.697 ; Cb_Data1[0] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 8.240      ;
; 28.705 ; Cb_Data1[0] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 8.232      ;
; 28.728 ; Y_Data2[6]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.232      ;
; 28.757 ; Cb_Data1[7] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.209      ;
; 28.830 ; Cb_Data1[7] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.136      ;
; 28.834 ; Cb_Data1[7] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.132      ;
; 28.844 ; Cb_Data1[7] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.122      ;
; 28.860 ; Cb_Data1[7] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 8.106      ;
; 28.868 ; Cb_Data1[7] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 8.069      ;
; 28.876 ; Cb_Data1[7] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 8.061      ;
; 28.913 ; Y_Data2[5]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.047      ;
; 28.943 ; Y_Data2[7]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 8.026      ;
; 28.945 ; Y_Data2[4]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 8.015      ;
; 28.964 ; Y_Data2[7]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 8.005      ;
; 28.986 ; Y_Data2[6]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.974      ;
; 29.211 ; Cb_Data1[1] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.755      ;
; 29.215 ; Cb_Data1[7] ; C_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.061     ; 7.759      ;
; 29.216 ; Cb_Data1[5] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.750      ;
; 29.260 ; Y_Data2[5]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 7.709      ;
; 29.265 ; Cb_Data1[0] ; B2_int[18] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 7.672      ;
; 29.266 ; Cb_Data1[3] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.700      ;
; 29.281 ; Y_Data2[4]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 7.688      ;
; 29.281 ; Y_Data2[5]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 7.688      ;
; 29.284 ; Cb_Data1[1] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.682      ;
; 29.288 ; Cb_Data1[1] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.678      ;
; 29.289 ; Cb_Data1[5] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.677      ;
; 29.293 ; Cb_Data1[5] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.673      ;
; 29.298 ; Cb_Data1[1] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.668      ;
; 29.302 ; Y_Data1[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.658      ;
; 29.302 ; Y_Data1[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.658      ;
; 29.302 ; Y_Data2[4]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 7.667      ;
; 29.303 ; Cb_Data1[5] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.663      ;
; 29.312 ; Cb_Data1[0] ; B2_int[16] ; clk_llc      ; clk_llc     ; 37.037       ; 0.348      ; 8.071      ;
; 29.314 ; Cb_Data1[1] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.652      ;
; 29.319 ; Cb_Data1[5] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.647      ;
; 29.322 ; Cb_Data1[1] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 7.615      ;
; 29.322 ; Y_Data2[6]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 7.647      ;
; 29.323 ; Cb_Data1[0] ; B2_int[12] ; clk_llc      ; clk_llc     ; 37.037       ; 0.348      ; 8.060      ;
; 29.327 ; Cb_Data1[5] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 7.610      ;
; 29.330 ; Cb_Data1[1] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 7.607      ;
; 29.335 ; Cb_Data1[5] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 7.602      ;
; 29.339 ; Cb_Data1[3] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.627      ;
; 29.343 ; Cb_Data1[3] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.623      ;
; 29.343 ; Y_Data2[6]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.066     ; 7.626      ;
; 29.353 ; Cb_Data1[3] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.613      ;
; 29.362 ; Y_Data1[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.598      ;
; 29.362 ; Y_Data1[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.598      ;
; 29.367 ; Cb_Data1[0] ; B2_int[13] ; clk_llc      ; clk_llc     ; 37.037       ; 0.348      ; 8.016      ;
; 29.369 ; Cb_Data1[3] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.597      ;
; 29.370 ; Cb_Data1[0] ; B2_int[17] ; clk_llc      ; clk_llc     ; 37.037       ; 0.348      ; 8.013      ;
; 29.377 ; Cb_Data1[3] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 7.560      ;
; 29.385 ; Cb_Data1[3] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 7.552      ;
; 29.399 ; Y_Data2[3]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.561      ;
; 29.409 ; Cb_Data1[0] ; B2_int[14] ; clk_llc      ; clk_llc     ; 37.037       ; 0.348      ; 7.974      ;
; 29.410 ; Y_Data2[0]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.550      ;
; 29.436 ; Cb_Data1[7] ; B2_int[18] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 7.501      ;
; 29.451 ; Y_Data2[3]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.509      ;
; 29.462 ; Y_Data2[7]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.498      ;
; 29.462 ; Y_Data2[0]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.075     ; 7.498      ;
; 29.483 ; Cb_Data1[7] ; B2_int[16] ; clk_llc      ; clk_llc     ; 37.037       ; 0.348      ; 7.900      ;
; 29.490 ; Cb_Data1[6] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.476      ;
; 29.494 ; Cb_Data1[7] ; B2_int[12] ; clk_llc      ; clk_llc     ; 37.037       ; 0.348      ; 7.889      ;
; 29.518 ; Cb_Data1[4] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.448      ;
; 29.538 ; Cb_Data1[7] ; B2_int[13] ; clk_llc      ; clk_llc     ; 37.037       ; 0.348      ; 7.845      ;
; 29.541 ; Cb_Data1[7] ; B2_int[17] ; clk_llc      ; clk_llc     ; 37.037       ; 0.348      ; 7.842      ;
; 29.563 ; Cb_Data1[6] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.403      ;
; 29.567 ; Cb_Data1[6] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.069     ; 7.399      ;
; 29.574 ; Cb_Data1[0] ; B2_int[15] ; clk_llc      ; clk_llc     ; 37.037       ; -0.098     ; 7.363      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.654 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.575      ;
; -1.559 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.480      ;
; -1.530 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.451      ;
; -1.521 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.442      ;
; -1.520 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.441      ;
; -1.504 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.425      ;
; -1.459 ; href2     ; vdata[10] ; href         ; clk_div[1]  ; 1.000        ; -0.079     ; 2.368      ;
; -1.459 ; href2     ; vdata[5]  ; href         ; clk_div[1]  ; 1.000        ; -0.079     ; 2.368      ;
; -1.459 ; href2     ; vdata[11] ; href         ; clk_div[1]  ; 1.000        ; -0.079     ; 2.368      ;
; -1.432 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.353      ;
; -1.425 ; vadr[0]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.346      ;
; -1.421 ; href2     ; vadr[14]  ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[0]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[1]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[2]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[3]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[4]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[5]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[6]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[7]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[8]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[9]   ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[10]  ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[11]  ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[12]  ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.421 ; href2     ; vadr[13]  ; href         ; clk_div[1]  ; 1.000        ; -0.089     ; 2.320      ;
; -1.396 ; vadr[0]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.317      ;
; -1.391 ; vadr[2]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.312      ;
; -1.387 ; vadr[3]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.308      ;
; -1.386 ; vadr[1]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.307      ;
; -1.382 ; vadr[5]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.303      ;
; -1.371 ; vadr[3]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.292      ;
; -1.370 ; vadr[1]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.291      ;
; -1.362 ; href2     ; vdata[0]  ; href         ; clk_div[1]  ; 1.000        ; -0.067     ; 2.283      ;
; -1.299 ; vadr[4]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.220      ;
; -1.298 ; vadr[2]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.219      ;
; -1.291 ; vadr[0]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.212      ;
; -1.262 ; vadr[0]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.183      ;
; -1.257 ; vadr[4]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.178      ;
; -1.257 ; vadr[2]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.178      ;
; -1.255 ; vadr[7]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.176      ;
; -1.253 ; vadr[3]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.174      ;
; -1.252 ; vadr[1]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.173      ;
; -1.248 ; vadr[5]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.169      ;
; -1.237 ; vadr[3]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.158      ;
; -1.236 ; vadr[1]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.157      ;
; -1.232 ; vadr[5]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.153      ;
; -1.165 ; vadr[4]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.086      ;
; -1.164 ; vadr[2]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.085      ;
; -1.160 ; vadr[6]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.081      ;
; -1.157 ; vadr[0]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.078      ;
; -1.130 ; vadr[6]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.051      ;
; -1.128 ; vadr[0]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.049      ;
; -1.123 ; vadr[4]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.044      ;
; -1.123 ; vadr[2]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.044      ;
; -1.121 ; vadr[9]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.042      ;
; -1.121 ; vadr[7]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.042      ;
; -1.119 ; vadr[3]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.040      ;
; -1.118 ; vadr[1]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.039      ;
; -1.114 ; vadr[5]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.035      ;
; -1.105 ; vadr[7]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.026      ;
; -1.103 ; vadr[3]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.024      ;
; -1.102 ; vadr[1]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.023      ;
; -1.098 ; vadr[5]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 2.019      ;
; -1.031 ; vadr[4]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.952      ;
; -1.030 ; vadr[2]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.951      ;
; -1.027 ; vadr[8]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.948      ;
; -1.026 ; vadr[6]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.947      ;
; -1.023 ; vadr[0]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.944      ;
; -0.996 ; vadr[8]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.917      ;
; -0.996 ; vadr[6]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.917      ;
; -0.994 ; vadr[0]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.915      ;
; -0.989 ; vadr[4]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.910      ;
; -0.989 ; vadr[2]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.910      ;
; -0.987 ; vadr[9]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.908      ;
; -0.987 ; vadr[7]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.908      ;
; -0.986 ; vadr[11]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.907      ;
; -0.985 ; vadr[3]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.906      ;
; -0.984 ; vadr[1]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.905      ;
; -0.980 ; vadr[5]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.901      ;
; -0.971 ; vadr[9]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.892      ;
; -0.971 ; vadr[7]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.892      ;
; -0.969 ; vadr[3]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.890      ;
; -0.968 ; vadr[1]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.889      ;
; -0.964 ; vadr[5]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.885      ;
; -0.898 ; vadr[10]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.819      ;
; -0.897 ; vadr[4]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.818      ;
; -0.896 ; vadr[2]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.817      ;
; -0.893 ; vadr[8]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.814      ;
; -0.892 ; vadr[6]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.813      ;
; -0.889 ; vadr[0]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.810      ;
; -0.862 ; vadr[8]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.783      ;
; -0.862 ; vadr[6]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.783      ;
; -0.860 ; vadr[0]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.781      ;
; -0.856 ; vadr[10]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.777      ;
; -0.855 ; vadr[4]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.776      ;
; -0.855 ; vadr[2]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.776      ;
; -0.853 ; vadr[9]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.774      ;
; -0.853 ; vadr[7]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.774      ;
; -0.852 ; vadr[11]  ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.077     ; 1.773      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.839 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.759      ;
; -0.832 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.752      ;
; -0.829 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.749      ;
; -0.813 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.733      ;
; -0.741 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.661      ;
; -0.735 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.655      ;
; -0.705 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.625      ;
; -0.698 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.618      ;
; -0.698 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.618      ;
; -0.522 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.363      ; 1.883      ;
; -0.434 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.363      ; 1.795      ;
; -0.428 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.363      ; 1.789      ;
; -0.386 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.363      ; 1.747      ;
; -0.298 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.363      ; 1.659      ;
; -0.257 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.096     ; 1.159      ;
; -0.227 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.147      ;
; -0.225 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.145      ;
; -0.220 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.140      ;
; -0.200 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.120      ;
; -0.198 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 1.118      ;
; 0.148  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.078     ; 0.772      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.395 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.079     ; 1.314      ;
; 0.060  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.827      ; 3.487      ;
; 0.147  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.079     ; 0.772      ;
; 0.622  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.827      ; 3.425      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.203 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.203 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.043     ; 0.772      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_div[1]'                                                                                                    ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; -1.381 ; g[4]      ; vdata[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 3.037      ; 1.912      ;
; -1.321 ; b[4]      ; vdata[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 3.049      ; 1.984      ;
; -1.289 ; g[5]      ; vdata[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 3.037      ; 2.004      ;
; -1.276 ; r[4]      ; vdata[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 3.037      ; 2.017      ;
; -0.348 ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; 0.000        ; 2.932      ; 3.022      ;
; 0.188  ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; -0.500       ; 2.932      ; 3.058      ;
; 0.276  ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.276  ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.932      ; 3.424      ;
; 0.576  ; href      ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.576  ; href      ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.932      ; 3.724      ;
; 0.658  ; href      ; vdata[0]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.955      ; 3.829      ;
; 0.665  ; vadr[5]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.928      ;
; 0.666  ; vadr[2]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.929      ;
; 0.666  ; vadr[1]   ; vadr[1]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.929      ;
; 0.667  ; vadr[13]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[12]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[11]  ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[10]  ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[9]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[7]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[4]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.667  ; vadr[3]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.930      ;
; 0.670  ; vadr[8]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.933      ;
; 0.670  ; vadr[6]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.933      ;
; 0.692  ; vadr[0]   ; vadr[0]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 0.955      ;
; 0.726  ; href      ; vdata[10] ; href                                                 ; clk_div[1]  ; 0.000        ; 2.943      ; 3.885      ;
; 0.726  ; href      ; vdata[5]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.943      ; 3.885      ;
; 0.726  ; href      ; vdata[11] ; href                                                 ; clk_div[1]  ; 0.000        ; 2.943      ; 3.885      ;
; 0.807  ; odd       ; vdata[0]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.955      ; 3.978      ;
; 0.875  ; odd       ; vdata[10] ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.943      ; 4.034      ;
; 0.875  ; odd       ; vdata[5]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.943      ; 4.034      ;
; 0.875  ; odd       ; vdata[11] ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.943      ; 4.034      ;
; 0.907  ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.907  ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; -0.500       ; 2.932      ; 3.555      ;
; 0.984  ; vadr[5]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.247      ;
; 0.985  ; vadr[1]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.248      ;
; 0.986  ; vadr[13]  ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.249      ;
; 0.986  ; vadr[11]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.249      ;
; 0.986  ; vadr[9]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.249      ;
; 0.986  ; vadr[3]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.249      ;
; 0.986  ; vadr[7]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.249      ;
; 0.996  ; vadr[2]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.259      ;
; 0.997  ; vadr[4]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.260      ;
; 0.997  ; vadr[12]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.260      ;
; 0.997  ; vadr[10]  ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.260      ;
; 0.999  ; vadr[0]   ; vadr[1]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.262      ;
; 1.000  ; vadr[2]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.263      ;
; 1.001  ; vadr[8]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.264      ;
; 1.001  ; vadr[6]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.264      ;
; 1.001  ; vadr[4]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.264      ;
; 1.001  ; vadr[12]  ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.264      ;
; 1.001  ; vadr[10]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.264      ;
; 1.003  ; vadr[0]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.266      ;
; 1.005  ; vadr[8]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.268      ;
; 1.005  ; vadr[6]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.268      ;
; 1.108  ; vadr[5]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.371      ;
; 1.109  ; vadr[1]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.372      ;
; 1.110  ; vadr[3]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.373      ;
; 1.110  ; vadr[11]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.373      ;
; 1.110  ; vadr[9]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.373      ;
; 1.110  ; vadr[7]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.077      ; 1.373      ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc'                                                                  ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -0.607 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.923      ; 2.764      ;
; -0.528 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.923      ; 2.843      ;
; -0.227 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.923      ; 2.912      ;
; -0.191 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.923      ; 2.948      ;
; -0.174 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.923      ; 2.965      ;
; -0.171 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.923      ; 2.968      ;
; -0.167 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.923      ; 2.972      ;
; -0.144 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.923      ; 2.995      ;
; -0.111 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.923      ; 3.028      ;
; -0.101 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.923      ; 3.038      ;
; -0.018 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.923      ; 3.121      ;
; 0.005  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.923      ; 3.144      ;
; 0.013  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.923      ; 3.152      ;
; 0.083  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.923      ; 3.222      ;
; 0.413  ; CodeCnt[0]  ; CodeCnt[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 0.678      ;
; 0.852  ; vpo_wrxd1   ; vpo_wrxd2  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.117      ;
; 1.004  ; vpo_wrxd2   ; vpo_wrxd3  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.269      ;
; 1.072  ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 0.147      ; 1.435      ;
; 1.095  ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 0.147      ; 1.458      ;
; 1.098  ; B2_int[11]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.367      ;
; 1.101  ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 0.147      ; 1.464      ;
; 1.138  ; C_int[19]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.406      ;
; 1.166  ; Cr_Data1[1] ; B1_int[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.431      ;
; 1.211  ; B2_int[10]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.480      ;
; 1.227  ; B2_int[9]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.496      ;
; 1.305  ; B2_int[15]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.112      ; 1.603      ;
; 1.340  ; B2_int[8]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.609      ;
; 1.350  ; B2_int[11]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.619      ;
; 1.354  ; B2_int[11]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.623      ;
; 1.355  ; B2_int[7]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.624      ;
; 1.385  ; B2_int[17]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.237      ;
; 1.389  ; B2_int[17]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.241      ;
; 1.391  ; B2_int[13]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.243      ;
; 1.418  ; Y_Data1[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.092      ; 1.696      ;
; 1.421  ; C_int[18]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.689      ;
; 1.434  ; C_int[18]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.702      ;
; 1.458  ; B2_int[19]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.112      ; 1.756      ;
; 1.463  ; B2_int[10]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.732      ;
; 1.463  ; C_int[11]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.730      ;
; 1.467  ; B2_int[10]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.736      ;
; 1.477  ; CodeCnt[0]  ; X_int[6]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.733      ;
; 1.477  ; CodeCnt[0]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.733      ;
; 1.478  ; B2_int[11]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.747      ;
; 1.479  ; CodeCnt[0]  ; X_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.735      ;
; 1.479  ; B2_int[9]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.748      ;
; 1.483  ; B2_int[9]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.752      ;
; 1.484  ; C_int[10]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.751      ;
; 1.485  ; B2_int[18]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.112      ; 1.783      ;
; 1.490  ; B2_int[6]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.759      ;
; 1.492  ; CodeCnt[1]  ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.079      ; 1.757      ;
; 1.498  ; B2_int[16]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.350      ;
; 1.499  ; C_int[17]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.348      ;
; 1.500  ; B2_int[12]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.352      ;
; 1.502  ; B2_int[16]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.354      ;
; 1.513  ; B2_int[17]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.365      ;
; 1.525  ; B2_int[20]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.112      ; 1.823      ;
; 1.535  ; B2_int[14]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.387      ;
; 1.567  ; Cb_Data1[2] ; B2_int[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.089      ; 1.842      ;
; 1.571  ; Y_Data2[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.092      ; 1.849      ;
; 1.591  ; B2_int[10]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.860      ;
; 1.592  ; B2_int[8]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.861      ;
; 1.592  ; C_int[9]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.859      ;
; 1.596  ; B2_int[8]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.865      ;
; 1.607  ; B2_int[9]   ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.876      ;
; 1.607  ; B2_int[7]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.876      ;
; 1.608  ; A_int[17]   ; R_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.876      ;
; 1.611  ; B2_int[7]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.880      ;
; 1.613  ; C_int[8]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.880      ;
; 1.620  ; B2_int[11]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.889      ;
; 1.626  ; B2_int[16]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.478      ;
; 1.643  ; B2_int[13]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.495      ;
; 1.644  ; A_int[15]   ; R_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.082      ; 1.912      ;
; 1.647  ; B2_int[13]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.499      ;
; 1.647  ; C_int[14]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.496      ;
; 1.660  ; B2_int[11]  ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.929      ;
; 1.676  ; Cb_Data1[1] ; B2_int[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.098      ; 1.960      ;
; 1.680  ; B2_int[11]  ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.949      ;
; 1.682  ; C_int[16]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.531      ;
; 1.686  ; C_int[11]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.953      ;
; 1.707  ; C_int[10]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.974      ;
; 1.720  ; B2_int[8]   ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 1.989      ;
; 1.720  ; C_int[7]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.987      ;
; 1.721  ; Cr_Data1[0] ; A_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.992      ;
; 1.722  ; C_int[17]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.571      ;
; 1.732  ; C_int[11]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.999      ;
; 1.733  ; B2_int[10]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 2.002      ;
; 1.735  ; B2_int[7]   ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 2.004      ;
; 1.737  ; B2_int[15]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.112      ; 2.035      ;
; 1.739  ; C_int[14]   ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.588      ;
; 1.740  ; B2_int[17]  ; G_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.592      ;
; 1.741  ; B2_int[14]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.593      ;
; 1.742  ; B2_int[6]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 2.011      ;
; 1.743  ; B2_int[13]  ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.595      ;
; 1.743  ; C_int[16]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.592      ;
; 1.746  ; B2_int[6]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 2.015      ;
; 1.749  ; B2_int[9]   ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.083      ; 2.018      ;
; 1.752  ; B2_int[12]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.334     ; 1.604      ;
; 1.753  ; C_int[10]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 2.020      ;
; 1.754  ; B2_int[19]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.112      ; 2.052      ;
; 1.755  ; C_int[13]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.337     ; 1.604      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk_llc2'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.115 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.937      ; 3.270      ;
; 0.413  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.079      ; 0.678      ;
; 0.436  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.937      ; 3.321      ;
; 0.893  ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.079      ; 1.158      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.044 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.409      ; 0.883      ;
; -0.015 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.409      ; 0.912      ;
; 0.390  ; cs[3]                                                                                        ; cs[3]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.674      ;
; 0.394  ; cs[0]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.678      ;
; 0.409  ; ram_state[0]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409  ; ram_state[1]                                                                                 ; ram_state[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409  ; ram_state[2]                                                                                 ; ram_state[2]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.410  ; ram_G[5]                                                                                     ; ram_G[5]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.674      ;
; 0.413  ; oddframe_d3                                                                                  ; A_addr                                                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.695      ;
; 0.420  ; waitx_d1                                                                                     ; waitx_d2                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.702      ;
; 0.423  ; waitx_d3                                                                                     ; waitx_d4                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.705      ;
; 0.425  ; waitx_d2                                                                                     ; waitx_d3                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.707      ;
; 0.439  ; waitx_d6                                                                                     ; waitx_d7                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.704      ;
; 0.440  ; waitx_d7                                                                                     ; waitx_d8                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.705      ;
; 0.441  ; waitx_d8                                                                                     ; waitx_d9                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.706      ;
; 0.548  ; cs[3]                                                                                        ; cs[4]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.832      ;
; 0.587  ; oddframe_d2                                                                                  ; oddframe_d3                                                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.869      ;
; 0.612  ; waitx_d4                                                                                     ; waitx_d5                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.894      ;
; 0.612  ; waitx_d9                                                                                     ; waitx_d10                                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.877      ;
; 0.825  ; cs[1]                                                                                        ; cs[2]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.109      ;
; 0.833  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.764      ; 2.152      ;
; 0.837  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.789      ; 2.181      ;
; 0.839  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.766      ; 2.160      ;
; 0.865  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.766      ; 2.186      ;
; 0.868  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.786      ; 2.209      ;
; 0.878  ; cs[5]                                                                                        ; cs[6]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.162      ;
; 0.915  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.791      ; 2.261      ;
; 0.921  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.791      ; 2.267      ;
; 0.945  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.764      ; 2.264      ;
; 0.946  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.789      ; 2.290      ;
; 0.973  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.786      ; 2.314      ;
; 1.030  ; cs[0]                                                                                        ; cs[3]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.314      ;
; 1.036  ; ram_R[4]                                                                                     ; ram_R[4]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.300      ;
; 1.072  ; A_addr                                                                                       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.335     ; 0.923      ;
; 1.075  ; ram_state[2]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.340      ;
; 1.083  ; ram_state[3]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.347      ;
; 1.083  ; cs[1]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.367      ;
; 1.087  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.792      ; 2.434      ;
; 1.105  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[1]              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.367      ;
; 1.107  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.766      ; 2.428      ;
; 1.143  ; ram_state[0]                                                                                 ; ram_B[10]                                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.394      ;
; 1.154  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.766      ; 2.475      ;
; 1.157  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a73~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.754      ; 2.466      ;
; 1.207  ; ram_state[4]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.473      ;
; 1.210  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.781      ; 2.546      ;
; 1.214  ; cs[3]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.498      ;
; 1.214  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.778      ; 2.547      ;
; 1.218  ; cs[0]                                                                                        ; cs[5]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.502      ;
; 1.219  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.761      ; 2.535      ;
; 1.221  ; ram_state[2]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.473      ;
; 1.222  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.792      ; 2.569      ;
; 1.224  ; oddframe_d1                                                                                  ; A_addr                                                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.506      ;
; 1.235  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.778      ; 2.568      ;
; 1.257  ; ram_state[3]                                                                                 ; ram_state[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.534      ;
; 1.259  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.757      ; 2.571      ;
; 1.260  ; ram_state[0]                                                                                 ; ram_B[11]                                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.511      ;
; 1.260  ; ram_state[3]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.537      ;
; 1.261  ; ram_R[8]                                                                                     ; ram_R[8]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.525      ;
; 1.272  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a73~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.754      ; 2.581      ;
; 1.278  ; ram_state[3]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.556      ;
; 1.284  ; oddframe_d1                                                                                  ; oddframe_d2                                                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.566      ;
; 1.303  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.568      ;
; 1.320  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.781      ; 2.656      ;
; 1.324  ; cs[5]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.608      ;
; 1.336  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.761      ; 2.652      ;
; 1.351  ; cs[5]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|rden_a_store                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.602      ;
; 1.374  ; cs[2]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.658      ;
; 1.375  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.757      ; 2.687      ;
; 1.387  ; ram_state[1]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.652      ;
; 1.393  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.784      ; 2.732      ;
; 1.423  ; ram_state[0]                                                                                 ; ram_R[9]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.700      ;
; 1.429  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.752      ; 2.736      ;
; 1.445  ; ram_R[0]                                                                                     ; ram_R[0]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.710      ;
; 1.475  ; odd                                                                                          ; oddframe_d1                                                                                                   ; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.841      ; 2.602      ;
; 1.478  ; ram_state[2]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.744      ;
; 1.483  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.775      ; 2.813      ;
; 1.504  ; odd                                                                                          ; oddframe_d1                                                                                                   ; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.841      ; 2.631      ;
; 1.513  ; cs[3]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.797      ;
; 1.515  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.770      ; 2.840      ;
; 1.522  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.787      ;
; 1.522  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.766      ; 2.843      ;
; 1.524  ; ram_state[1]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.790      ;
; 1.524  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.784      ; 2.863      ;
; 1.533  ; ram_state[1]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.785      ;
; 1.535  ; cs[0]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.819      ;
; 1.541  ; ram_state[4]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.806      ;
; 1.544  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_datain_reg0  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.772      ; 2.871      ;
; 1.546  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_re_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.766      ; 2.867      ;
; 1.546  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_address_reg0 ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.766      ; 2.867      ;
; 1.561  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_datain_reg0  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.772      ; 2.888      ;
; 1.562  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_re_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.766      ; 2.883      ;
; 1.562  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_address_reg0 ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.766      ; 2.883      ;
; 1.564  ; ram_state[0]                                                                                 ; ram_B[1]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.816      ;
; 1.565  ; ram_state[0]                                                                                 ; ram_G[4]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.817      ;
; 1.567  ; cs[2]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.851      ;
; 1.567  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.752      ; 2.874      ;
; 1.583  ; cs[1]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.867      ;
; 1.590  ; ram_state[4]                                                                                 ; ram_G[0]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.128      ; 1.904      ;
; 1.590  ; ram_state[4]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.842      ;
; 1.594  ; cs[5]                                                                                        ; cs[5]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.878      ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.414 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 0.678      ;
; 0.503 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.226      ;
; 0.518 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.241      ;
; 0.631 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.354      ;
; 0.643 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 0.907      ;
; 0.643 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 0.907      ;
; 0.643 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 0.907      ;
; 0.646 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.369      ;
; 0.649 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.096      ; 0.931      ;
; 0.650 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.537      ; 1.373      ;
; 0.659 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 0.923      ;
; 0.660 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 0.924      ;
; 0.962 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 1.226      ;
; 0.973 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 1.237      ;
; 0.973 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 1.237      ;
; 0.977 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 1.241      ;
; 0.977 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 1.241      ;
; 0.981 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 1.245      ;
; 1.086 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 1.350      ;
; 1.101 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 1.365      ;
; 1.105 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.078      ; 1.369      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.449 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.449 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.043      ; 0.678      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.315  ; 0.503        ; 0.188          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.346  ; 0.534        ; 0.188          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[5]|clk                ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[5]|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.248  ; 0.436        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.248  ; 0.436        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.248  ; 0.436        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.248  ; 0.436        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.248  ; 0.436        ; 0.188          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.338  ; 0.558        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.342  ; 0.562        ; 0.220          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------+
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[1]                                                                                 ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[2]                                                                                 ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[3]                                                                                 ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[4]                                                                                 ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[5]                                                                                 ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[6]                                                                                 ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[7]                                                                                 ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[0]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[1]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[2]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[3]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[4]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[5]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[6]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[7]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[0]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[1]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[2]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[3]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[4]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[5]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[6]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[7]                                                                                       ;
; 4.706 ; 4.926        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_dividend[0]                                                                                ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; b[4]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; g[4]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; g[5]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[0]                                                                                     ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; r[4]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[0]                                                                                 ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[3]                                                                                 ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[5]                                                                                 ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[6]                                                                                 ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[7]                                                                                 ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[1]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[2]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[3]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[4]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[5]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[6]                                                                                         ;
; 4.707 ; 4.927        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; v[7]                                                                                         ;
; 4.710 ; 4.930        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[0]                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[6]                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[7]                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[4]                                                                                ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[0]                                                                                 ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[10]                                                                                    ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[11]                                                                                    ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[5]                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[5]                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[3]                                                                                 ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[1]                                                                                 ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d10                                                                                    ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d6                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d7                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d8                                                                                     ;
; 4.711 ; 4.931        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d9                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[0]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[1]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[2]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[4]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[6]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[7]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[8]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[9]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[10]                                                                                    ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[11]                                                                                    ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[12]                                                                                    ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[3]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[4]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[6]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[8]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[9]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[10]                                                                                    ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[11]                                                                                    ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[4]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[5]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[6]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[7]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[8]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[9]                                                                                     ;
; 4.712 ; 4.932        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[4]                                                                                 ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[6]                                                                                ;
; 4.713 ; 4.933        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[2]                                                                                 ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[0]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[10]                                                                                      ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[11]                                                                                      ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[12]                                                                                      ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[13]                                                                                      ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[14]                                                                                      ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[1]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[2]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[3]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[4]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[5]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[6]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[7]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[8]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[9]                                                                                       ;
; 4.714 ; 4.934        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0] ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk_llc'                                         ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target      ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+
; 18.268 ; 18.456       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[12]   ;
; 18.268 ; 18.456       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[13]   ;
; 18.268 ; 18.456       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[14]   ;
; 18.268 ; 18.456       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[15]   ;
; 18.268 ; 18.456       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[16]   ;
; 18.268 ; 18.456       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[17]   ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[12]  ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[13]  ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[14]  ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[16]  ;
; 18.277 ; 18.465       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[17]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[10]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[14]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[15]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[17]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[5]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[7]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[11]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[13]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[17]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[10]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[11]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[4]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[5]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[6]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[7]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[8]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[9]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[13]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[14]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[15]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[16]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[19]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[20]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[10]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[11]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[7]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[8]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[9]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]  ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[13]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[14]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[15]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[16]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[17]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[18]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[19]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[20]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[14]   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[4]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[7]    ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd1   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd2   ;
; 18.279 ; 18.467       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; vpo_wrxd3   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[11]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[12]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[13]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[16]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[18]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[19]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[20]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[6]    ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[8]    ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[9]    ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[10]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[12]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[14]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[15]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[16]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[18]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[19]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[20]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[7]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[8]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[9]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[15]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[18]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[19]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[20]  ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[18]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[19]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[20]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[12]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[13]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[14]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[15]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[16]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[18]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[19]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[20]   ;
; 18.280 ; 18.468       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[17]   ;
; 18.281 ; 18.469       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0] ;
; 18.281 ; 18.469       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1] ;
; 18.281 ; 18.469       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2] ;
; 18.281 ; 18.469       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3] ;
; 18.281 ; 18.469       ; 0.188          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4] ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                        ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 1.062  ; 1.051  ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; 1.218  ; 1.242  ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 1.591  ; 1.614  ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.352  ; 0.423  ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.508  ; 0.614  ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; 2.541  ; 2.971  ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; 2.266  ; 2.692  ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; 2.467  ; 2.898  ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; 2.541  ; 2.971  ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; 2.200  ; 2.592  ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; 2.456  ; 2.856  ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; 2.461  ; 2.869  ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; 2.495  ; 2.945  ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; 2.452  ; 2.896  ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; 1.021  ; 1.112  ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; 11.787 ; 12.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; 11.767 ; 12.242 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; 11.387 ; 11.797 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; 11.752 ; 12.245 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; 11.787 ; 12.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; 11.285 ; 11.731 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; 11.263 ; 11.767 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; 11.085 ; 11.565 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; 11.359 ; 11.835 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; 10.627 ; 11.150 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; 10.220 ; 10.701 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; 11.197 ; 11.660 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; 10.436 ; 10.868 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; 10.976 ; 11.408 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; 10.792 ; 11.250 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; 10.574 ; 11.035 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; 6.527  ; 7.060  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; 6.253  ; 6.716  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; 6.179  ; 6.732  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; 2.344  ; 2.381  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; 11.122 ; 11.790 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; 2.220  ; 2.267  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; -0.606 ; -0.653 ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; -0.306 ; -0.437 ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; -0.187 ; -0.328 ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.197  ; 0.161  ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.144  ; 0.081  ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; -1.640 ; -2.017 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; -1.757 ; -2.156 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; -1.837 ; -2.232 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; -1.744 ; -2.149 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; -1.640 ; -2.017 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; -1.673 ; -2.065 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; -1.964 ; -2.359 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; -2.011 ; -2.442 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; -1.801 ; -2.204 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; -0.370 ; -0.400 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; -4.657 ; -5.102 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; -5.340 ; -5.849 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; -4.795 ; -5.251 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; -5.236 ; -5.741 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; -5.078 ; -5.559 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; -4.901 ; -5.384 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; -5.023 ; -5.501 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; -4.949 ; -5.433 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; -4.924 ; -5.398 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; -5.277 ; -5.792 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; -5.013 ; -5.460 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; -5.552 ; -6.049 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; -4.657 ; -5.102 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; -5.113 ; -5.569 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; -4.933 ; -5.403 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; -5.129 ; -5.576 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; -4.664 ; -5.135 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; -4.437 ; -4.886 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; -4.131 ; -4.596 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; -1.575 ; -1.604 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; -7.325 ; -8.010 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; -1.456 ; -1.495 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 10.210 ; 10.262 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 10.035 ; 10.005 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 8.706  ; 8.865  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 8.706  ; 8.865  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 6.186  ; 6.289  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 6.822  ; 6.880  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 6.658  ; 6.654  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 6.866  ; 6.794  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 7.028  ; 6.930  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 6.022  ; 6.093  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 6.354  ; 6.309  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 6.677  ; 6.628  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 6.852  ; 6.794  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 6.638  ; 6.602  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 7.242  ; 7.174  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 5.726  ; 5.854  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 6.494  ; 6.478  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 7.199  ; 7.128  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 5.858  ; 5.942  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 8.604  ; 8.605  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 7.925  ; 7.963  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 12.657 ; 12.541 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 11.460 ; 11.411 ; Rise       ; vadr[14]                                             ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 9.849  ; 9.898  ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 9.643  ; 9.636  ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 5.064  ; 5.186  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 7.922  ; 8.075  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 5.504  ; 5.601  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 6.118  ; 6.173  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 5.959  ; 5.955  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 6.159  ; 6.089  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 6.314  ; 6.219  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 5.350  ; 5.416  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 5.667  ; 5.623  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 5.977  ; 5.929  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 6.145  ; 6.088  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 5.940  ; 5.905  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 6.520  ; 6.454  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 5.064  ; 5.186  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 5.801  ; 5.785  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 6.479  ; 6.410  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 5.192  ; 5.271  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 6.847  ; 6.853  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 6.368  ; 6.446  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 7.672  ; 7.600  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 11.024 ; 10.975 ; Rise       ; vadr[14]                                             ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 7.843  ; 7.759 ; 8.334 ; 8.250  ;
; AMAmem_csx ; AMAmem_data[1]  ; 7.843  ; 7.759 ; 8.334 ; 8.250  ;
; AMAmem_csx ; AMAmem_data[2]  ; 7.611  ; 7.539 ; 8.106 ; 8.034  ;
; AMAmem_csx ; AMAmem_data[3]  ; 8.281  ; 8.209 ; 8.813 ; 8.741  ;
; AMAmem_csx ; AMAmem_data[4]  ; 8.633  ; 8.561 ; 9.156 ; 9.084  ;
; AMAmem_csx ; AMAmem_data[5]  ; 8.281  ; 8.209 ; 8.813 ; 8.741  ;
; AMAmem_csx ; AMAmem_data[6]  ; 8.701  ; 8.629 ; 9.210 ; 9.138  ;
; AMAmem_csx ; AMAmem_data[7]  ; 8.633  ; 8.561 ; 9.156 ; 9.084  ;
; AMAmem_csx ; AMAmem_data[8]  ; 8.281  ; 8.209 ; 8.813 ; 8.741  ;
; AMAmem_csx ; AMAmem_data[9]  ; 8.701  ; 8.629 ; 9.210 ; 9.138  ;
; AMAmem_csx ; AMAmem_data[10] ; 8.701  ; 8.629 ; 9.210 ; 9.138  ;
; AMAmem_csx ; AMAmem_data[11] ; 8.278  ; 8.206 ; 8.810 ; 8.738  ;
; AMAmem_csx ; AMAmem_data[12] ; 8.629  ; 8.557 ; 9.151 ; 9.079  ;
; AMAmem_csx ; AMAmem_data[13] ; 8.259  ; 8.187 ; 8.776 ; 8.704  ;
; AMAmem_csx ; AMAmem_data[14] ; 8.259  ; 8.187 ; 8.776 ; 8.704  ;
; AMAmem_csx ; AMAmem_data[15] ; 8.611  ; 8.539 ; 9.132 ; 9.060  ;
; AMAmem_csx ; AMAmem_waitx    ; 15.077 ;       ;       ; 15.539 ;
+------------+-----------------+--------+-------+-------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 7.579  ; 7.495 ; 8.056 ; 7.972  ;
; AMAmem_csx ; AMAmem_data[1]  ; 7.579  ; 7.495 ; 8.056 ; 7.972  ;
; AMAmem_csx ; AMAmem_data[2]  ; 7.360  ; 7.288 ; 7.841 ; 7.769  ;
; AMAmem_csx ; AMAmem_data[3]  ; 8.003  ; 7.931 ; 8.520 ; 8.448  ;
; AMAmem_csx ; AMAmem_data[4]  ; 8.341  ; 8.269 ; 8.849 ; 8.777  ;
; AMAmem_csx ; AMAmem_data[5]  ; 8.003  ; 7.931 ; 8.520 ; 8.448  ;
; AMAmem_csx ; AMAmem_data[6]  ; 8.406  ; 8.334 ; 8.900 ; 8.828  ;
; AMAmem_csx ; AMAmem_data[7]  ; 8.341  ; 8.269 ; 8.849 ; 8.777  ;
; AMAmem_csx ; AMAmem_data[8]  ; 8.003  ; 7.931 ; 8.520 ; 8.448  ;
; AMAmem_csx ; AMAmem_data[9]  ; 8.406  ; 8.334 ; 8.900 ; 8.828  ;
; AMAmem_csx ; AMAmem_data[10] ; 8.406  ; 8.334 ; 8.900 ; 8.828  ;
; AMAmem_csx ; AMAmem_data[11] ; 8.000  ; 7.928 ; 8.516 ; 8.444  ;
; AMAmem_csx ; AMAmem_data[12] ; 8.336  ; 8.264 ; 8.845 ; 8.773  ;
; AMAmem_csx ; AMAmem_data[13] ; 7.982  ; 7.910 ; 8.484 ; 8.412  ;
; AMAmem_csx ; AMAmem_data[14] ; 7.982  ; 7.910 ; 8.484 ; 8.412  ;
; AMAmem_csx ; AMAmem_data[15] ; 8.319  ; 8.247 ; 8.826 ; 8.754  ;
; AMAmem_csx ; AMAmem_waitx    ; 14.450 ;       ;       ; 14.848 ;
+------------+-----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                                                                  ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                           ; Note                                                          ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
; 13.1 MHz    ; 13.1 MHz        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 129.85 MHz  ; 129.85 MHz      ; clk_llc                                              ;                                                               ;
; 448.23 MHz  ; 437.64 MHz      ; clk_div[1]                                           ; limit due to minimum period restriction (tmin)                ;
; 628.54 MHz  ; 437.64 MHz      ; vadr[14]                                             ; limit due to minimum period restriction (tmin)                ;
; 831.26 MHz  ; 250.0 MHz       ; clk_llc2                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; href                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1470.59 MHz ; 250.0 MHz       ; odd                                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -66.329 ; -3925.940     ;
; clk_llc                                              ; -1.597  ; -4.577        ;
; clk_div[1]                                           ; -1.243  ; -23.409       ;
; vadr[14]                                             ; -0.591  ; -1.962        ;
; clk_llc2                                             ; -0.203  ; -0.203        ;
; href                                                 ; 0.320   ; 0.000         ;
; odd                                                  ; 0.320   ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_div[1]                                           ; -0.981 ; -3.839        ;
; clk_llc                                              ; -0.524 ; -0.783        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.235 ; -0.235        ;
; clk_llc2                                             ; 0.023  ; 0.000         ;
; vadr[14]                                             ; 0.353  ; 0.000         ;
; href                                                 ; 0.382  ; 0.000         ;
; odd                                                  ; 0.382  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_llc2                                             ; -3.000 ; -5.570        ;
; href                                                 ; -3.000 ; -4.285        ;
; odd                                                  ; -3.000 ; -4.285        ;
; clk_div[1]                                           ; -1.285 ; -24.415       ;
; vadr[14]                                             ; -1.285 ; -7.710        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.679  ; 0.000         ;
; clk_llc                                              ; 18.301 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -66.329 ; s_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 76.257     ;
; -66.329 ; s_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 76.257     ;
; -66.302 ; s_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 76.229     ;
; -66.302 ; s_dividend[0] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 76.229     ;
; -66.128 ; h_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 76.056     ;
; -66.128 ; h_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 76.056     ;
; -66.124 ; h_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 76.052     ;
; -66.124 ; h_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 76.052     ;
; -66.101 ; h_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 76.028     ;
; -66.101 ; h_divisor[2]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 76.028     ;
; -66.097 ; h_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 76.024     ;
; -66.097 ; h_divisor[1]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 76.024     ;
; -66.020 ; h_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.948     ;
; -66.020 ; h_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.948     ;
; -66.015 ; h_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.943     ;
; -66.015 ; h_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.943     ;
; -65.993 ; h_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.920     ;
; -65.993 ; h_divisor[4]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.920     ;
; -65.988 ; h_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.915     ;
; -65.988 ; h_divisor[3]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.915     ;
; -65.930 ; h_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.858     ;
; -65.930 ; h_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.858     ;
; -65.909 ; h_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.837     ;
; -65.909 ; h_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.837     ;
; -65.903 ; h_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.830     ;
; -65.903 ; h_divisor[5]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.830     ;
; -65.882 ; h_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.809     ;
; -65.882 ; h_divisor[6]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.809     ;
; -65.801 ; h_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.729     ;
; -65.801 ; h_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 75.729     ;
; -65.774 ; h_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.701     ;
; -65.774 ; h_divisor[7]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 75.701     ;
; -64.605 ; s_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.485     ; 74.119     ;
; -64.605 ; s_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.485     ; 74.119     ;
; -64.578 ; s_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.486     ; 74.091     ;
; -64.578 ; s_divisor[4]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.486     ; 74.091     ;
; -63.899 ; s_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.827     ;
; -63.899 ; s_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.827     ;
; -63.872 ; s_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.799     ;
; -63.872 ; s_divisor[6]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.799     ;
; -63.757 ; s_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.685     ;
; -63.757 ; s_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.685     ;
; -63.730 ; s_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.657     ;
; -63.730 ; s_divisor[7]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.657     ;
; -63.661 ; s_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.589     ;
; -63.661 ; s_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.589     ;
; -63.653 ; s_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.581     ;
; -63.653 ; s_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.581     ;
; -63.634 ; s_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.561     ;
; -63.634 ; s_divisor[5]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.561     ;
; -63.629 ; s_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.557     ;
; -63.629 ; s_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 73.557     ;
; -63.626 ; s_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.553     ;
; -63.626 ; s_divisor[0]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.553     ;
; -63.623 ; s_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.077     ; 73.545     ;
; -63.623 ; s_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.077     ; 73.545     ;
; -63.602 ; s_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.529     ;
; -63.602 ; s_divisor[3]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.072     ; 73.529     ;
; -63.596 ; s_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.078     ; 73.517     ;
; -63.596 ; s_divisor[1]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.078     ; 73.517     ;
; -63.396 ; s_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.465     ; 72.930     ;
; -63.396 ; s_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.465     ; 72.930     ;
; -63.369 ; s_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.466     ; 72.902     ;
; -63.369 ; s_divisor[2]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.466     ; 72.902     ;
; -29.542 ; h_dividend[6] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 39.052     ;
; -29.514 ; h_dividend[6] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 39.024     ;
; -29.421 ; h_dividend[2] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 38.931     ;
; -29.419 ; h_dividend[3] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.487     ; 38.931     ;
; -29.393 ; h_dividend[2] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 38.903     ;
; -29.391 ; h_dividend[3] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.487     ; 38.903     ;
; -29.283 ; h_dividend[5] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 38.793     ;
; -29.255 ; h_dividend[5] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 38.765     ;
; -29.246 ; h_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 38.756     ;
; -29.218 ; h_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 38.728     ;
; -29.171 ; h_dividend[6] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.680     ;
; -29.170 ; h_dividend[6] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.679     ;
; -29.158 ; h_dividend[1] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 38.668     ;
; -29.130 ; h_dividend[1] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.489     ; 38.640     ;
; -29.050 ; h_dividend[2] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.559     ;
; -29.049 ; h_dividend[2] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.558     ;
; -29.048 ; h_dividend[3] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.488     ; 38.559     ;
; -29.047 ; h_dividend[3] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.488     ; 38.558     ;
; -28.953 ; h_dividend[7] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.487     ; 38.465     ;
; -28.925 ; h_dividend[7] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.487     ; 38.437     ;
; -28.912 ; h_dividend[5] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.421     ;
; -28.911 ; h_dividend[5] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.420     ;
; -28.875 ; h_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.384     ;
; -28.874 ; h_dividend[0] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.383     ;
; -28.787 ; h_dividend[1] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.296     ;
; -28.786 ; h_dividend[1] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.490     ; 38.295     ;
; -28.743 ; h_dividend[4] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.104     ; 38.638     ;
; -28.715 ; h_dividend[4] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.104     ; 38.610     ;
; -28.582 ; h_dividend[7] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.488     ; 38.093     ;
; -28.581 ; h_dividend[7] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.488     ; 38.092     ;
; -28.372 ; h_dividend[4] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.105     ; 38.266     ;
; -28.371 ; h_dividend[4] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.105     ; 38.265     ;
; -26.086 ; h_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.099     ; 35.986     ;
; -26.058 ; h_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.099     ; 35.958     ;
; -25.715 ; h_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.100     ; 35.614     ;
; -25.714 ; h_divisor[0]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.100     ; 35.613     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -1.597 ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; -0.091     ; 1.497      ;
; -1.517 ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; -0.091     ; 1.417      ;
; -1.463 ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; -0.091     ; 1.363      ;
; -0.631 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 2.445      ; 3.067      ;
; -0.499 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 2.445      ; 2.935      ;
; -0.487 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 2.445      ; 2.923      ;
; -0.470 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 2.445      ; 2.906      ;
; -0.433 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 2.445      ; 2.869      ;
; -0.382 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 2.445      ; 2.818      ;
; -0.373 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 2.445      ; 2.809      ;
; -0.326 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 2.445      ; 2.762      ;
; -0.312 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 2.445      ; 2.748      ;
; -0.307 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 2.445      ; 2.743      ;
; -0.266 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 2.445      ; 2.702      ;
; -0.216 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 2.445      ; 2.652      ;
; -0.005 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 2.445      ; 2.649      ;
; 0.111  ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 2.445      ; 2.533      ;
; 29.336 ; Y_Data2[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.637      ;
; 29.414 ; Y_Data2[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.559      ;
; 29.479 ; Cb_Data1[0] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.500      ;
; 29.538 ; Cb_Data1[0] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.441      ;
; 29.543 ; Y_Data2[7]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.430      ;
; 29.553 ; Cb_Data1[0] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.426      ;
; 29.554 ; Cb_Data1[0] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.425      ;
; 29.562 ; Cb_Data1[0] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.417      ;
; 29.595 ; Y_Data2[5]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.378      ;
; 29.596 ; Cb_Data1[7] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.051     ; 7.390      ;
; 29.629 ; Cb_Data1[7] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.051     ; 7.357      ;
; 29.634 ; Cb_Data1[0] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 7.317      ;
; 29.667 ; Cb_Data1[0] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 7.284      ;
; 29.673 ; Y_Data2[5]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.300      ;
; 29.679 ; Y_Data2[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.294      ;
; 29.684 ; Cb_Data1[7] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.295      ;
; 29.708 ; Y_Data2[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.265      ;
; 29.709 ; Y_Data2[6]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.264      ;
; 29.738 ; Y_Data2[6]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.235      ;
; 29.743 ; Cb_Data1[7] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.236      ;
; 29.758 ; Cb_Data1[7] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.221      ;
; 29.759 ; Cb_Data1[7] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.220      ;
; 29.767 ; Cb_Data1[7] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 7.212      ;
; 29.802 ; Y_Data2[5]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.171      ;
; 29.839 ; Cb_Data1[7] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 7.112      ;
; 29.872 ; Cb_Data1[7] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 7.079      ;
; 29.885 ; Y_Data2[4]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.088      ;
; 29.893 ; Y_Data2[7]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.055     ; 7.089      ;
; 29.915 ; Y_Data2[7]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.055     ; 7.067      ;
; 29.915 ; Y_Data2[6]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 7.058      ;
; 30.047 ; Cb_Data1[1] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.932      ;
; 30.106 ; Cb_Data1[1] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.873      ;
; 30.112 ; Cb_Data1[5] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.867      ;
; 30.114 ; Cb_Data1[7] ; C_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.051     ; 6.872      ;
; 30.121 ; Cb_Data1[1] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.858      ;
; 30.122 ; Cb_Data1[1] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.857      ;
; 30.130 ; Cb_Data1[1] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.849      ;
; 30.138 ; Cb_Data1[0] ; B2_int[16] ; clk_llc      ; clk_llc     ; 37.037       ; 0.318      ; 7.217      ;
; 30.140 ; Cb_Data1[0] ; B2_int[12] ; clk_llc      ; clk_llc     ; 37.037       ; 0.318      ; 7.215      ;
; 30.142 ; Cb_Data1[3] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.837      ;
; 30.152 ; Cb_Data1[0] ; B2_int[18] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 6.799      ;
; 30.152 ; Y_Data2[5]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.055     ; 6.830      ;
; 30.171 ; Cb_Data1[5] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.808      ;
; 30.174 ; Y_Data2[5]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.055     ; 6.808      ;
; 30.176 ; Y_Data2[4]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.055     ; 6.806      ;
; 30.180 ; Cb_Data1[0] ; B2_int[13] ; clk_llc      ; clk_llc     ; 37.037       ; 0.318      ; 7.175      ;
; 30.186 ; Cb_Data1[5] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.793      ;
; 30.187 ; Cb_Data1[5] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.792      ;
; 30.190 ; Cb_Data1[0] ; B2_int[17] ; clk_llc      ; clk_llc     ; 37.037       ; 0.318      ; 7.165      ;
; 30.195 ; Cb_Data1[5] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.784      ;
; 30.198 ; Y_Data2[4]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.055     ; 6.784      ;
; 30.201 ; Cb_Data1[3] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.778      ;
; 30.202 ; Cb_Data1[1] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 6.749      ;
; 30.206 ; Y_Data2[6]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.055     ; 6.776      ;
; 30.216 ; Cb_Data1[0] ; B2_int[14] ; clk_llc      ; clk_llc     ; 37.037       ; 0.318      ; 7.139      ;
; 30.216 ; Cb_Data1[3] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.763      ;
; 30.217 ; Cb_Data1[3] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.762      ;
; 30.225 ; Cb_Data1[3] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.754      ;
; 30.228 ; Y_Data2[6]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.055     ; 6.754      ;
; 30.235 ; Cb_Data1[1] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 6.716      ;
; 30.267 ; Cb_Data1[5] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 6.684      ;
; 30.290 ; Y_Data1[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 6.683      ;
; 30.297 ; Cb_Data1[3] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 6.654      ;
; 30.300 ; Cb_Data1[5] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 6.651      ;
; 30.330 ; Cb_Data1[3] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 6.621      ;
; 30.334 ; Y_Data2[0]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 6.639      ;
; 30.338 ; Y_Data1[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 6.635      ;
; 30.339 ; Cb_Data1[6] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.640      ;
; 30.339 ; Y_Data1[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 6.634      ;
; 30.341 ; Y_Data2[3]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 6.632      ;
; 30.343 ; Cb_Data1[7] ; B2_int[16] ; clk_llc      ; clk_llc     ; 37.037       ; 0.318      ; 7.012      ;
; 30.345 ; Cb_Data1[7] ; B2_int[12] ; clk_llc      ; clk_llc     ; 37.037       ; 0.318      ; 7.010      ;
; 30.357 ; Cb_Data1[7] ; B2_int[18] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 6.594      ;
; 30.363 ; Y_Data2[0]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 6.610      ;
; 30.367 ; Cb_Data1[0] ; B2_int[15] ; clk_llc      ; clk_llc     ; 37.037       ; -0.086     ; 6.584      ;
; 30.370 ; Y_Data2[3]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 6.603      ;
; 30.382 ; Y_Data2[7]  ; X_int[13]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 6.591      ;
; 30.385 ; Cb_Data1[7] ; B2_int[13] ; clk_llc      ; clk_llc     ; 37.037       ; 0.318      ; 6.970      ;
; 30.387 ; Y_Data1[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.064     ; 6.586      ;
; 30.389 ; Cb_Data1[4] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.590      ;
; 30.395 ; Cb_Data1[7] ; B2_int[17] ; clk_llc      ; clk_llc     ; 37.037       ; 0.318      ; 6.960      ;
; 30.398 ; Cb_Data1[6] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.581      ;
; 30.413 ; Cb_Data1[6] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.058     ; 6.566      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_div[1]'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.243 ; href2     ; vadr[14]  ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[0]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[1]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[2]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[3]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[4]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[5]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[6]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[7]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[8]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[9]   ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[10]  ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[11]  ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[12]  ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.243 ; href2     ; vadr[13]  ; href         ; clk_div[1]  ; 1.000        ; -0.120     ; 2.113      ;
; -1.231 ; vadr[1]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 2.163      ;
; -1.206 ; href2     ; vdata[10] ; href         ; clk_div[1]  ; 1.000        ; -0.112     ; 2.084      ;
; -1.206 ; href2     ; vdata[5]  ; href         ; clk_div[1]  ; 1.000        ; -0.112     ; 2.084      ;
; -1.206 ; href2     ; vdata[11] ; href         ; clk_div[1]  ; 1.000        ; -0.112     ; 2.084      ;
; -1.153 ; vadr[0]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 2.085      ;
; -1.150 ; vadr[0]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 2.082      ;
; -1.146 ; href2     ; vdata[0]  ; href         ; clk_div[1]  ; 1.000        ; -0.102     ; 2.034      ;
; -1.124 ; vadr[3]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 2.056      ;
; -1.123 ; vadr[1]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 2.055      ;
; -1.090 ; vadr[1]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 2.022      ;
; -1.052 ; vadr[2]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.984      ;
; -1.045 ; vadr[0]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.977      ;
; -1.042 ; vadr[0]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.974      ;
; -1.040 ; vadr[2]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.972      ;
; -1.016 ; vadr[3]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.948      ;
; -1.015 ; vadr[1]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.947      ;
; -1.013 ; vadr[5]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.945      ;
; -0.983 ; vadr[3]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.915      ;
; -0.982 ; vadr[1]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.914      ;
; -0.944 ; vadr[4]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.876      ;
; -0.944 ; vadr[2]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.876      ;
; -0.937 ; vadr[0]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.869      ;
; -0.934 ; vadr[0]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.866      ;
; -0.932 ; vadr[4]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.864      ;
; -0.932 ; vadr[2]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.864      ;
; -0.908 ; vadr[3]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.840      ;
; -0.907 ; vadr[1]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.839      ;
; -0.907 ; vadr[7]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.839      ;
; -0.905 ; vadr[5]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.837      ;
; -0.875 ; vadr[3]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.807      ;
; -0.874 ; vadr[1]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.806      ;
; -0.872 ; vadr[5]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.804      ;
; -0.836 ; vadr[4]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.768      ;
; -0.836 ; vadr[2]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.768      ;
; -0.830 ; vadr[6]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.762      ;
; -0.829 ; vadr[0]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.761      ;
; -0.828 ; vadr[6]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.760      ;
; -0.826 ; vadr[0]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.758      ;
; -0.824 ; vadr[4]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.756      ;
; -0.824 ; vadr[2]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.756      ;
; -0.800 ; vadr[9]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.732      ;
; -0.800 ; vadr[3]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.732      ;
; -0.799 ; vadr[1]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.731      ;
; -0.799 ; vadr[7]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.731      ;
; -0.797 ; vadr[5]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.729      ;
; -0.767 ; vadr[3]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.699      ;
; -0.766 ; vadr[7]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.698      ;
; -0.766 ; vadr[1]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.698      ;
; -0.764 ; vadr[5]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.696      ;
; -0.728 ; vadr[4]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.660      ;
; -0.728 ; vadr[2]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.660      ;
; -0.723 ; vadr[8]   ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.655      ;
; -0.722 ; vadr[6]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.654      ;
; -0.722 ; odd       ; vdata[10] ; odd          ; clk_div[1]  ; 0.500        ; 2.424      ; 3.636      ;
; -0.722 ; odd       ; vdata[5]  ; odd          ; clk_div[1]  ; 0.500        ; 2.424      ; 3.636      ;
; -0.722 ; odd       ; vdata[11] ; odd          ; clk_div[1]  ; 0.500        ; 2.424      ; 3.636      ;
; -0.721 ; vadr[0]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.653      ;
; -0.720 ; vadr[8]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.652      ;
; -0.720 ; vadr[6]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.652      ;
; -0.718 ; vadr[0]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.650      ;
; -0.716 ; vadr[4]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.648      ;
; -0.716 ; vadr[2]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.648      ;
; -0.692 ; vadr[11]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.624      ;
; -0.692 ; vadr[9]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.624      ;
; -0.692 ; vadr[3]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.624      ;
; -0.691 ; vadr[1]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.623      ;
; -0.691 ; vadr[7]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.623      ;
; -0.689 ; vadr[5]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.621      ;
; -0.659 ; vadr[9]   ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.591      ;
; -0.659 ; vadr[3]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.591      ;
; -0.658 ; vadr[7]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.590      ;
; -0.658 ; vadr[1]   ; vadr[5]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.590      ;
; -0.656 ; vadr[5]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.588      ;
; -0.633 ; odd       ; vdata[0]  ; odd          ; clk_div[1]  ; 0.500        ; 2.434      ; 3.557      ;
; -0.621 ; vadr[10]  ; vadr[14]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.553      ;
; -0.620 ; vadr[4]   ; vadr[8]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.552      ;
; -0.620 ; vadr[2]   ; vadr[6]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.552      ;
; -0.615 ; vadr[8]   ; vadr[12]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.547      ;
; -0.614 ; vadr[6]   ; vadr[10]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.546      ;
; -0.613 ; vadr[0]   ; vadr[4]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.545      ;
; -0.612 ; vadr[8]   ; vadr[11]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.544      ;
; -0.612 ; vadr[6]   ; vadr[9]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.544      ;
; -0.610 ; vadr[0]   ; vadr[3]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.542      ;
; -0.609 ; vadr[10]  ; vadr[13]  ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.541      ;
; -0.608 ; vadr[4]   ; vadr[7]   ; clk_div[1]   ; clk_div[1]  ; 1.000        ; -0.068     ; 1.540      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'vadr[14]'                                                                   ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.591 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.524      ;
; -0.589 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.522      ;
; -0.564 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.497      ;
; -0.531 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.464      ;
; -0.493 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.426      ;
; -0.487 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.420      ;
; -0.483 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.416      ;
; -0.481 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.414      ;
; -0.480 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 1.413      ;
; -0.274 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.331      ; 1.605      ;
; -0.203 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.331      ; 1.534      ;
; -0.197 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.331      ; 1.528      ;
; -0.166 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.331      ; 1.497      ;
; -0.095 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.331      ; 1.426      ;
; -0.081 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.085     ; 0.996      ;
; -0.050 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.983      ;
; -0.050 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.983      ;
; -0.042 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.975      ;
; -0.033 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.966      ;
; -0.033 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.966      ;
; 0.271  ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.067     ; 0.662      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_llc2'                                                               ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.203 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.067     ; 1.136      ;
; 0.162  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 2.453      ; 2.989      ;
; 0.271  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.067     ; 0.662      ;
; 0.503  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 2.453      ; 3.148      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.320 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.320 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.038     ; 0.662      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_div[1]'                                                                                                    ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; -0.981 ; g[4]      ; vdata[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 2.426      ; 1.683      ;
; -0.901 ; b[4]      ; vdata[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 2.435      ; 1.772      ;
; -0.898 ; g[5]      ; vdata[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 2.425      ; 1.765      ;
; -0.877 ; r[4]      ; vdata[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 2.426      ; 1.787      ;
; -0.182 ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; 0.000        ; 2.534      ; 2.748      ;
; 0.174  ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; -0.500       ; 2.534      ; 2.604      ;
; 0.330  ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.330  ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.534      ; 3.062      ;
; 0.543  ; href      ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.543  ; href      ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.534      ; 3.275      ;
; 0.586  ; vadr[5]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.822      ;
; 0.589  ; vadr[12]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.825      ;
; 0.589  ; vadr[4]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.825      ;
; 0.589  ; vadr[2]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.825      ;
; 0.589  ; vadr[1]   ; vadr[1]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.825      ;
; 0.590  ; vadr[13]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.826      ;
; 0.590  ; vadr[11]  ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.826      ;
; 0.590  ; vadr[10]  ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.826      ;
; 0.590  ; vadr[9]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.826      ;
; 0.590  ; vadr[3]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.826      ;
; 0.591  ; vadr[7]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.827      ;
; 0.592  ; vadr[8]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.828      ;
; 0.593  ; vadr[6]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.829      ;
; 0.609  ; vadr[0]   ; vadr[0]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 0.845      ;
; 0.661  ; href      ; vdata[0]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.553      ; 3.412      ;
; 0.719  ; href      ; vdata[10] ; href                                                 ; clk_div[1]  ; 0.000        ; 2.543      ; 3.460      ;
; 0.719  ; href      ; vdata[5]  ; href                                                 ; clk_div[1]  ; 0.000        ; 2.543      ; 3.460      ;
; 0.719  ; href      ; vdata[11] ; href                                                 ; clk_div[1]  ; 0.000        ; 2.543      ; 3.460      ;
; 0.782  ; odd       ; vdata[0]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.553      ; 3.533      ;
; 0.840  ; odd       ; vdata[10] ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.543      ; 3.581      ;
; 0.840  ; odd       ; vdata[5]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.543      ; 3.581      ;
; 0.840  ; odd       ; vdata[11] ; odd                                                  ; clk_div[1]  ; 0.000        ; 2.543      ; 3.581      ;
; 0.862  ; vadr[4]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.098      ;
; 0.862  ; vadr[12]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.098      ;
; 0.862  ; vadr[2]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.098      ;
; 0.863  ; vadr[5]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.099      ;
; 0.863  ; vadr[10]  ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.099      ;
; 0.867  ; vadr[1]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.103      ;
; 0.867  ; vadr[0]   ; vadr[1]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.103      ;
; 0.868  ; vadr[13]  ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.104      ;
; 0.868  ; vadr[11]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.104      ;
; 0.868  ; vadr[3]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.104      ;
; 0.868  ; vadr[9]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.104      ;
; 0.868  ; vadr[8]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.104      ;
; 0.869  ; vadr[7]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.105      ;
; 0.869  ; vadr[6]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.105      ;
; 0.876  ; vadr[4]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.112      ;
; 0.876  ; vadr[12]  ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.112      ;
; 0.876  ; vadr[2]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.112      ;
; 0.877  ; vadr[10]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.113      ;
; 0.881  ; vadr[0]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.117      ;
; 0.882  ; vadr[8]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.118      ;
; 0.883  ; vadr[6]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.119      ;
; 0.953  ; vadr[5]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.189      ;
; 0.957  ; vadr[1]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.193      ;
; 0.958  ; vadr[3]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.194      ;
; 0.958  ; vadr[11]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.194      ;
; 0.958  ; vadr[9]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.194      ;
; 0.959  ; vadr[7]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.195      ;
; 0.966  ; vadr[4]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.202      ;
; 0.966  ; vadr[2]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.202      ;
; 0.967  ; vadr[5]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.203      ;
; 0.967  ; vadr[10]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.203      ;
; 0.971  ; vadr[1]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.207      ;
; 0.971  ; vadr[0]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.207      ;
; 0.972  ; vadr[3]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.208      ;
; 0.972  ; vadr[11]  ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.208      ;
; 0.972  ; vadr[9]   ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.208      ;
; 0.972  ; vadr[8]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.208      ;
; 0.973  ; vadr[7]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.209      ;
; 0.973  ; vadr[6]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.209      ;
; 0.980  ; vadr[4]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.216      ;
; 0.980  ; vadr[2]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.216      ;
; 0.981  ; vadr[10]  ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.068      ; 1.217      ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc'                                                                  ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -0.524 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.537      ; 2.419      ;
; -0.407 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 2.537      ; 2.536      ;
; -0.165 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.537      ; 2.570      ;
; -0.118 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.537      ; 2.617      ;
; -0.094 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.537      ; 2.641      ;
; -0.091 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.537      ; 2.644      ;
; -0.078 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 2.537      ; 2.657      ;
; -0.071 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 2.537      ; 2.664      ;
; -0.020 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 2.537      ; 2.715      ;
; -0.002 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 2.537      ; 2.733      ;
; 0.027  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.537      ; 2.762      ;
; 0.030  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.537      ; 2.765      ;
; 0.078  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 2.537      ; 2.813      ;
; 0.136  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 2.537      ; 2.871      ;
; 0.352  ; CodeCnt[0]  ; CodeCnt[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 0.588      ;
; 0.766  ; vpo_wrxd1   ; vpo_wrxd2  ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 1.002      ;
; 0.891  ; vpo_wrxd2   ; vpo_wrxd3  ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 1.127      ;
; 0.956  ; B2_int[11]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.196      ;
; 0.983  ; Cr_Data1[1] ; B1_int[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.067      ; 1.218      ;
; 0.993  ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 0.095      ; 1.286      ;
; 1.000  ; C_int[19]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.239      ;
; 1.006  ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 0.095      ; 1.299      ;
; 1.010  ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 0.095      ; 1.303      ;
; 1.052  ; B2_int[10]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.292      ;
; 1.060  ; B2_int[9]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.300      ;
; 1.096  ; B2_int[15]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.100      ; 1.364      ;
; 1.150  ; B2_int[11]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.390      ;
; 1.157  ; B2_int[8]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.397      ;
; 1.164  ; B2_int[11]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.404      ;
; 1.165  ; B2_int[7]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.405      ;
; 1.189  ; Y_Data1[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.438      ;
; 1.210  ; C_int[18]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.449      ;
; 1.216  ; B2_int[17]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.080      ;
; 1.226  ; B2_int[19]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.100      ; 1.494      ;
; 1.230  ; B2_int[17]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.094      ;
; 1.234  ; B2_int[13]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.098      ;
; 1.243  ; C_int[11]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.481      ;
; 1.245  ; C_int[18]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.484      ;
; 1.246  ; B2_int[10]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.486      ;
; 1.247  ; B2_int[18]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.100      ; 1.515      ;
; 1.254  ; B2_int[11]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.494      ;
; 1.254  ; B2_int[9]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.494      ;
; 1.255  ; CodeCnt[0]  ; X_int[6]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 1.482      ;
; 1.255  ; CodeCnt[0]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 1.482      ;
; 1.257  ; CodeCnt[0]  ; X_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 1.484      ;
; 1.260  ; B2_int[10]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.500      ;
; 1.262  ; C_int[10]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.500      ;
; 1.268  ; B2_int[9]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.508      ;
; 1.270  ; B2_int[20]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.100      ; 1.538      ;
; 1.275  ; B2_int[6]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.515      ;
; 1.311  ; B2_int[16]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.175      ;
; 1.311  ; C_int[17]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.308     ; 1.171      ;
; 1.316  ; CodeCnt[1]  ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.068      ; 1.552      ;
; 1.320  ; B2_int[17]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.184      ;
; 1.324  ; B2_int[12]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.188      ;
; 1.325  ; B2_int[16]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.189      ;
; 1.348  ; C_int[9]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.586      ;
; 1.349  ; Y_Data2[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.081      ; 1.598      ;
; 1.350  ; B2_int[10]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.590      ;
; 1.351  ; B2_int[8]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.591      ;
; 1.358  ; B2_int[9]   ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.598      ;
; 1.359  ; B2_int[7]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.599      ;
; 1.363  ; Cb_Data1[2] ; B2_int[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.077      ; 1.608      ;
; 1.365  ; B2_int[8]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.605      ;
; 1.367  ; C_int[8]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.605      ;
; 1.373  ; B2_int[7]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.613      ;
; 1.376  ; B2_int[14]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.240      ;
; 1.415  ; B2_int[16]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.279      ;
; 1.422  ; B2_int[11]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.662      ;
; 1.423  ; Cb_Data1[1] ; B2_int[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.085      ; 1.676      ;
; 1.428  ; A_int[17]   ; R_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.667      ;
; 1.428  ; B2_int[13]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.292      ;
; 1.432  ; C_int[14]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.308     ; 1.292      ;
; 1.442  ; B2_int[13]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.306      ;
; 1.451  ; A_int[15]   ; R_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.690      ;
; 1.452  ; C_int[7]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.690      ;
; 1.455  ; B2_int[8]   ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.695      ;
; 1.460  ; C_int[11]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.698      ;
; 1.461  ; B2_int[11]  ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.701      ;
; 1.462  ; B2_int[15]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.100      ; 1.730      ;
; 1.463  ; B2_int[7]   ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.703      ;
; 1.469  ; B2_int[6]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.709      ;
; 1.472  ; B2_int[11]  ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.712      ;
; 1.473  ; C_int[16]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.308     ; 1.333      ;
; 1.479  ; C_int[10]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.717      ;
; 1.482  ; B2_int[19]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.100      ; 1.750      ;
; 1.483  ; B2_int[6]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.723      ;
; 1.507  ; B2_int[10]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.747      ;
; 1.515  ; C_int[11]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.753      ;
; 1.515  ; X_int[14]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.753      ;
; 1.518  ; B2_int[12]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.382      ;
; 1.522  ; C_int[13]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.308     ; 1.382      ;
; 1.525  ; A_int[17]   ; R_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.071      ; 1.764      ;
; 1.525  ; Cr_Data1[0] ; A_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.074      ; 1.767      ;
; 1.526  ; B2_int[9]   ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.072      ; 1.766      ;
; 1.528  ; C_int[17]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.308     ; 1.388      ;
; 1.532  ; B2_int[12]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.396      ;
; 1.532  ; B2_int[13]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.396      ;
; 1.533  ; B2_int[14]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.304     ; 1.397      ;
; 1.534  ; C_int[10]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.070      ; 1.772      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.235 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.538      ; 0.779      ;
; -0.214 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.538      ; 0.800      ;
; 0.321  ; cs[3]                                                                                        ; cs[3]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.574      ;
; 0.335  ; cs[0]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.588      ;
; 0.338  ; ram_state[0]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338  ; ram_state[1]                                                                                 ; ram_state[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338  ; ram_state[2]                                                                                 ; ram_state[2]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.339  ; ram_G[5]                                                                                     ; ram_G[5]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.574      ;
; 0.373  ; oddframe_d3                                                                                  ; A_addr                                                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.624      ;
; 0.380  ; waitx_d1                                                                                     ; waitx_d2                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.632      ;
; 0.383  ; waitx_d3                                                                                     ; waitx_d4                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.635      ;
; 0.383  ; waitx_d2                                                                                     ; waitx_d3                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.635      ;
; 0.397  ; waitx_d6                                                                                     ; waitx_d7                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.633      ;
; 0.398  ; waitx_d7                                                                                     ; waitx_d8                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.634      ;
; 0.399  ; waitx_d8                                                                                     ; waitx_d9                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.635      ;
; 0.490  ; cs[3]                                                                                        ; cs[4]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.743      ;
; 0.514  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.842      ; 1.859      ;
; 0.523  ; oddframe_d2                                                                                  ; oddframe_d3                                                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.774      ;
; 0.542  ; waitx_d4                                                                                     ; waitx_d5                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.794      ;
; 0.545  ; waitx_d9                                                                                     ; waitx_d10                                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.781      ;
; 0.571  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.863      ; 1.937      ;
; 0.574  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.839      ; 1.916      ;
; 0.582  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.864      ; 1.949      ;
; 0.601  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.861      ; 1.965      ;
; 0.635  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.842      ; 1.980      ;
; 0.642  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.839      ; 1.984      ;
; 0.642  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.863      ; 2.008      ;
; 0.667  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.861      ; 2.031      ;
; 0.681  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.864      ; 2.048      ;
; 0.708  ; cs[1]                                                                                        ; cs[2]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.961      ;
; 0.744  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.842      ; 2.089      ;
; 0.784  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.866      ; 2.153      ;
; 0.787  ; cs[5]                                                                                        ; cs[6]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.040      ;
; 0.842  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.852      ; 2.197      ;
; 0.852  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a73~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.829      ; 2.184      ;
; 0.895  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.856      ; 2.254      ;
; 0.895  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.866      ; 2.264      ;
; 0.897  ; cs[0]                                                                                        ; cs[3]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.150      ;
; 0.901  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.842      ; 2.246      ;
; 0.903  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.837      ; 2.243      ;
; 0.914  ; ram_R[4]                                                                                     ; ram_R[4]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.150      ;
; 0.927  ; ram_state[2]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.163      ;
; 0.939  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.832      ; 2.274      ;
; 0.941  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a73~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.829      ; 2.273      ;
; 0.957  ; cs[1]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.210      ;
; 0.964  ; A_addr                                                                                       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.305     ; 0.827      ;
; 0.967  ; ram_state[3]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.203      ;
; 0.968  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.852      ; 2.323      ;
; 0.982  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.856      ; 2.341      ;
; 0.991  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[1]              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.223      ;
; 0.992  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.837      ; 2.332      ;
; 1.023  ; ram_state[0]                                                                                 ; ram_B[10]                                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.248      ;
; 1.031  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.832      ; 2.366      ;
; 1.038  ; oddframe_d1                                                                                  ; A_addr                                                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.289      ;
; 1.045  ; ram_state[2]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.271      ;
; 1.048  ; cs[3]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.301      ;
; 1.052  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.858      ; 2.413      ;
; 1.058  ; cs[0]                                                                                        ; cs[5]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.311      ;
; 1.071  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.831      ; 2.405      ;
; 1.087  ; ram_state[4]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.324      ;
; 1.089  ; ram_state[3]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.336      ;
; 1.090  ; odd                                                                                          ; oddframe_d1                                                                                                   ; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.927      ; 2.285      ;
; 1.104  ; oddframe_d1                                                                                  ; oddframe_d2                                                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.355      ;
; 1.109  ; ram_state[0]                                                                                 ; ram_B[11]                                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.334      ;
; 1.111  ; ram_state[3]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.357      ;
; 1.112  ; ram_state[3]                                                                                 ; ram_state[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.358      ;
; 1.113  ; ram_R[8]                                                                                     ; ram_R[8]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.349      ;
; 1.132  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.848      ; 2.483      ;
; 1.138  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.374      ;
; 1.144  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_datain_reg0  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.847      ; 2.494      ;
; 1.147  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a14~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.842      ; 2.492      ;
; 1.147  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_re_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.842      ; 2.492      ;
; 1.147  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_address_reg0 ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.842      ; 2.492      ;
; 1.156  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.844      ; 2.503      ;
; 1.158  ; cs[5]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.411      ;
; 1.176  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a61~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.819      ; 2.498      ;
; 1.178  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.826      ; 2.507      ;
; 1.183  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.858      ; 2.544      ;
; 1.186  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.822      ; 2.511      ;
; 1.188  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a98~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.828      ; 2.519      ;
; 1.193  ; cs[2]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.446      ;
; 1.200  ; odd                                                                                          ; oddframe_d1                                                                                                   ; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.927      ; 2.395      ;
; 1.202  ; cs[5]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|rden_a_store                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.423      ;
; 1.205  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.831      ; 2.539      ;
; 1.206  ; ram_state[1]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.442      ;
; 1.206  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a127~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.803      ; 2.512      ;
; 1.235  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_re_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.842      ; 2.580      ;
; 1.235  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_datain_reg0  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.847      ; 2.585      ;
; 1.235  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_address_reg0 ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.842      ; 2.580      ;
; 1.248  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a80~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.848      ; 2.599      ;
; 1.268  ; ram_state[0]                                                                                 ; ram_R[9]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.512      ;
; 1.268  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a87~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.844      ; 2.615      ;
; 1.273  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.835      ; 2.611      ;
; 1.297  ; ram_R[0]                                                                                     ; ram_R[0]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.533      ;
; 1.301  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a4~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.826      ; 2.630      ;
; 1.301  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.808      ; 2.612      ;
; 1.304  ; ram_state[2]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.541      ;
; 1.305  ; cs[3]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.558      ;
; 1.306  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.542      ;
; 1.316  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.822      ; 2.641      ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_llc2'                                                               ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.023 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 2.545      ; 2.974      ;
; 0.353 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.067      ; 0.588      ;
; 0.364 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 2.545      ; 2.815      ;
; 0.777 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.067      ; 1.012      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.588      ;
; 0.434 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.085      ;
; 0.443 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.094      ;
; 0.539 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.190      ;
; 0.547 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.198      ;
; 0.553 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.483      ; 1.204      ;
; 0.572 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.807      ;
; 0.572 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.807      ;
; 0.573 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.808      ;
; 0.573 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.085      ; 0.826      ;
; 0.590 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.825      ;
; 0.592 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 0.827      ;
; 0.845 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.080      ;
; 0.845 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.080      ;
; 0.851 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.086      ;
; 0.851 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.086      ;
; 0.859 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.094      ;
; 0.865 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.100      ;
; 0.941 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.176      ;
; 0.949 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.184      ;
; 0.955 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.067      ; 1.190      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.382 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.382 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.038      ; 0.588      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.312  ; 0.530        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.312  ; 0.530        ; 0.218          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.245  ; 0.431        ; 0.186          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.350  ; 0.568        ; 0.218          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.249  ; 0.435        ; 0.186          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.346  ; 0.564        ; 0.218          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[5]|clk                ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.171  ; 0.389        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.201  ; 0.419        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.201  ; 0.419        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.201  ; 0.419        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.201  ; 0.419        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.201  ; 0.419        ; 0.218          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.392  ; 0.578        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.392  ; 0.578        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.392  ; 0.578        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.392  ; 0.578        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.392  ; 0.578        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.419  ; 0.605        ; 0.186          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.538  ; 0.538        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------+
; 4.679 ; 4.897        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[0]                                                                                ;
; 4.679 ; 4.897        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[1]                                                                                ;
; 4.679 ; 4.897        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[2]                                                                                ;
; 4.679 ; 4.897        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[5]                                                                                ;
; 4.679 ; 4.897        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[2]                                                                                 ;
; 4.680 ; 4.898        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[3]                                                                                ;
; 4.680 ; 4.898        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[6]                                                                                ;
; 4.680 ; 4.898        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_dividend[7]                                                                                ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[0]                                                                                        ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[1]                                                                                        ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[2]                                                                                        ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[3]                                                                                        ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[4]                                                                                        ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[5]                                                                                        ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cs[6]                                                                                        ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; oddframe_d1                                                                                  ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d1                                                                                     ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d2                                                                                     ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d3                                                                                     ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d4                                                                                     ;
; 4.681 ; 4.899        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d5                                                                                     ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; A_addr                                                                                       ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|rden_a_store     ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|wren_a_store     ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[0]                                                                                       ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[1]                                                                                       ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[2]                                                                                       ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[3]                                                                                       ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[4]                                                                                       ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[5]                                                                                       ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[6]                                                                                       ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; min[7]                                                                                       ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; oddframe_d2                                                                                  ;
; 4.682 ; 4.900        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; oddframe_d3                                                                                  ;
; 4.683 ; 4.901        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[0]                                                                                       ;
; 4.683 ; 4.901        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[1]                                                                                       ;
; 4.683 ; 4.901        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[2]                                                                                       ;
; 4.683 ; 4.901        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[3]                                                                                       ;
; 4.683 ; 4.901        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[4]                                                                                       ;
; 4.683 ; 4.901        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[5]                                                                                       ;
; 4.683 ; 4.901        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[6]                                                                                       ;
; 4.683 ; 4.901        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; max[7]                                                                                       ;
; 4.683 ; 4.901        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[4]                                                                                 ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; b[4]                                                                                         ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; g[4]                                                                                         ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; g[5]                                                                                         ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; r[4]                                                                                         ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[7]                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; s_divisor[1]                                                                                 ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d10                                                                                    ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d6                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d7                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d8                                                                                     ;
; 4.705 ; 4.923        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; waitx_d9                                                                                     ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[6]                                                                                     ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_add[7]                                                                                     ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[0]                                                                                 ;
; 4.706 ; 4.924        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[5]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[10]                                                                                      ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[11]                                                                                      ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[12]                                                                                      ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[13]                                                                                      ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[14]                                                                                      ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[8]                                                                                       ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[9]                                                                                       ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0] ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1] ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2] ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[1]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[2]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[3]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[4]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[5]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[6]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; h_divisor[7]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[6]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[8]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_B[9]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[10]                                                                                    ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[11]                                                                                    ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[6]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_G[9]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[0]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[3]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[4]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[6]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[7]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_R[8]                                                                                     ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[0]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[1]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[2]                                                                                 ;
; 4.707 ; 4.925        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram_state[4]                                                                                 ;
; 4.708 ; 4.926        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[0]                                                                                       ;
; 4.708 ; 4.926        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[1]                                                                                       ;
; 4.708 ; 4.926        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[2]                                                                                       ;
; 4.708 ; 4.926        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[3]                                                                                       ;
; 4.708 ; 4.926        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[4]                                                                                       ;
; 4.708 ; 4.926        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[5]                                                                                       ;
; 4.708 ; 4.926        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[6]                                                                                       ;
; 4.708 ; 4.926        ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Adr[7]                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                         ;
+--------+--------------+----------------+------------------+---------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+---------+------------+------------+
; 18.301 ; 18.519       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[12] ;
; 18.301 ; 18.519       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[13] ;
; 18.301 ; 18.519       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[14] ;
; 18.301 ; 18.487       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[15] ;
; 18.301 ; 18.519       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[16] ;
; 18.301 ; 18.519       ; 0.218          ; High Pulse Width ; clk_llc ; Rise       ; B2_int[17] ;
; 18.301 ; 18.487       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[18] ;
; 18.301 ; 18.487       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[19] ;
; 18.301 ; 18.487       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[20] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[10] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[11] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[4]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[5]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[6]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[7]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[8]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B2_int[9]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[13]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[14]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[15]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[16]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[17]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[18]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[19]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B_int[20]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[10]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[11]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[7]   ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[8]   ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[9]   ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; R_int[13]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; R_int[14]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; R_int[15]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; R_int[16]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; R_int[17]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; R_int[18]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; R_int[19]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; R_int[20]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; X_int[14]  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; X_int[4]   ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; X_int[7]   ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data1[0] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data1[1] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data1[2] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data1[3] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data1[4] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data1[5] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data1[6] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data1[7] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data2[0] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data2[1] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data2[2] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data2[3] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data2[4] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data2[5] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data2[6] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; Y_Data2[7] ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; vpo_wrxd1  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; vpo_wrxd2  ;
; 18.303 ; 18.489       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; vpo_wrxd3  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[10]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[11]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[12]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[13]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[14]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[15]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[16]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[17]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[18]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[19]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[20]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[5]   ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[6]   ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[7]   ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[8]   ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; A_int[9]   ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[10] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[11] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[12] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[13] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[14] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[15] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[16] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[17] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[18] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[19] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[20] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[7]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[8]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; B1_int[9]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[18]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[19]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; C_int[20]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; CodeCnt[0] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; CodeCnt[1] ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[12]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[13]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[14]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[15]  ;
; 18.304 ; 18.490       ; 0.186          ; Low Pulse Width  ; clk_llc ; Rise       ; G_int[16]  ;
+--------+--------------+----------------+------------------+---------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                        ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 1.020  ; 1.031  ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; 1.146  ; 1.192  ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 1.471  ; 1.538  ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.344  ; 0.441  ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.470  ; 0.602  ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; 2.153  ; 2.306  ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; 1.895  ; 2.058  ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; 2.057  ; 2.255  ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; 2.153  ; 2.290  ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; 1.835  ; 1.987  ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; 2.059  ; 2.228  ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; 2.064  ; 2.240  ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; 2.102  ; 2.306  ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; 2.056  ; 2.257  ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; 0.941  ; 1.062  ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; 10.171 ; 10.392 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; 10.127 ; 10.320 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; 9.727  ; 9.971  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; 10.171 ; 10.378 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; 10.157 ; 10.392 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; 9.690  ; 9.904  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; 9.729  ; 9.925  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; 9.567  ; 9.783  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; 9.776  ; 10.022 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; 9.174  ; 9.372  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; 8.833  ; 9.006  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; 9.630  ; 9.804  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; 8.894  ; 9.147  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; 9.469  ; 9.621  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; 9.255  ; 9.491  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; 9.106  ; 9.294  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; 5.422  ; 5.633  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; 5.198  ; 5.321  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; 5.107  ; 5.357  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; 1.841  ; 1.961  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; 9.653  ; 9.675  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; 1.738  ; 1.847  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; -0.573 ; -0.676 ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; -0.360 ; -0.524 ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; -0.259 ; -0.416 ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.135  ; 0.048  ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.088  ; -0.028 ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; -1.334 ; -1.521 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; -1.462 ; -1.607 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; -1.520 ; -1.674 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; -1.450 ; -1.595 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; -1.334 ; -1.521 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; -1.370 ; -1.557 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; -1.639 ; -1.813 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; -1.688 ; -1.882 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; -1.488 ; -1.648 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; -0.369 ; -0.440 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; -3.815 ; -3.980 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; -4.434 ; -4.637 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; -3.934 ; -4.101 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; -4.336 ; -4.546 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; -4.199 ; -4.358 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; -4.024 ; -4.242 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; -4.150 ; -4.315 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; -4.064 ; -4.282 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; -4.045 ; -4.252 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; -4.365 ; -4.577 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; -4.136 ; -4.279 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; -4.620 ; -4.805 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; -3.815 ; -3.980 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; -4.224 ; -4.389 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; -4.050 ; -4.249 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; -4.234 ; -4.409 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; -3.806 ; -3.986 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; -3.619 ; -3.772 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; -3.329 ; -3.538 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; -1.190 ; -1.300 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; -6.253 ; -6.452 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; -1.089 ; -1.192 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 8.944  ; 8.719  ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 8.703  ; 8.547  ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 7.862  ; 7.623  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 7.862  ; 7.623  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 5.541  ; 5.434  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 6.157  ; 5.948  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 6.006  ; 5.726  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 6.215  ; 5.837  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 6.371  ; 5.950  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 5.397  ; 5.277  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 5.736  ; 5.426  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 6.033  ; 5.700  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 6.201  ; 5.842  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 5.996  ; 5.676  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 6.553  ; 6.167  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 5.130  ; 5.077  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 5.861  ; 5.587  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 6.530  ; 6.129  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 5.275  ; 5.149  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 7.648  ; 7.522  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 7.043  ; 6.968  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 11.317 ; 10.929 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 10.031 ; 9.762  ; Rise       ; vadr[14]                                             ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 8.594 ; 8.377 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 8.331 ; 8.204 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 4.541 ; 4.489 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 7.160 ; 6.931 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 4.932 ; 4.829 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 5.529 ; 5.327 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 5.383 ; 5.113 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 5.584 ; 5.220 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 5.732 ; 5.328 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 4.799 ; 4.683 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 5.122 ; 4.824 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 5.409 ; 5.087 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 5.569 ; 5.224 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 5.374 ; 5.066 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 5.907 ; 5.535 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 4.541 ; 4.489 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 5.243 ; 4.979 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 5.886 ; 5.501 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 4.682 ; 4.559 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 6.142 ; 5.925 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 5.713 ; 5.584 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 6.884 ; 6.570 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 9.610 ; 9.351 ; Rise       ; vadr[14]                                             ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 6.528  ; 6.484 ; 6.794 ; 6.750  ;
; AMAmem_csx ; AMAmem_data[1]  ; 6.528  ; 6.484 ; 6.794 ; 6.750  ;
; AMAmem_csx ; AMAmem_data[2]  ; 6.343  ; 6.260 ; 6.633 ; 6.550  ;
; AMAmem_csx ; AMAmem_data[3]  ; 6.962  ; 6.879 ; 7.228 ; 7.145  ;
; AMAmem_csx ; AMAmem_data[4]  ; 7.282  ; 7.199 ; 7.515 ; 7.432  ;
; AMAmem_csx ; AMAmem_data[5]  ; 6.962  ; 6.879 ; 7.228 ; 7.145  ;
; AMAmem_csx ; AMAmem_data[6]  ; 7.347  ; 7.264 ; 7.563 ; 7.480  ;
; AMAmem_csx ; AMAmem_data[7]  ; 7.282  ; 7.199 ; 7.515 ; 7.432  ;
; AMAmem_csx ; AMAmem_data[8]  ; 6.962  ; 6.879 ; 7.228 ; 7.145  ;
; AMAmem_csx ; AMAmem_data[9]  ; 7.347  ; 7.264 ; 7.563 ; 7.480  ;
; AMAmem_csx ; AMAmem_data[10] ; 7.347  ; 7.264 ; 7.563 ; 7.480  ;
; AMAmem_csx ; AMAmem_data[11] ; 6.959  ; 6.876 ; 7.221 ; 7.138  ;
; AMAmem_csx ; AMAmem_data[12] ; 7.279  ; 7.196 ; 7.514 ; 7.431  ;
; AMAmem_csx ; AMAmem_data[13] ; 6.944  ; 6.861 ; 7.193 ; 7.110  ;
; AMAmem_csx ; AMAmem_data[14] ; 6.944  ; 6.861 ; 7.193 ; 7.110  ;
; AMAmem_csx ; AMAmem_data[15] ; 7.260  ; 7.177 ; 7.492 ; 7.409  ;
; AMAmem_csx ; AMAmem_waitx    ; 13.181 ;       ;       ; 12.990 ;
+------------+-----------------+--------+-------+-------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 6.305  ; 6.261 ; 6.563 ; 6.519  ;
; AMAmem_csx ; AMAmem_data[1]  ; 6.305  ; 6.261 ; 6.563 ; 6.519  ;
; AMAmem_csx ; AMAmem_data[2]  ; 6.132  ; 6.049 ; 6.412 ; 6.329  ;
; AMAmem_csx ; AMAmem_data[3]  ; 6.726  ; 6.643 ; 6.984 ; 6.901  ;
; AMAmem_csx ; AMAmem_data[4]  ; 7.033  ; 6.950 ; 7.260 ; 7.177  ;
; AMAmem_csx ; AMAmem_data[5]  ; 6.726  ; 6.643 ; 6.984 ; 6.901  ;
; AMAmem_csx ; AMAmem_data[6]  ; 7.095  ; 7.012 ; 7.305 ; 7.222  ;
; AMAmem_csx ; AMAmem_data[7]  ; 7.033  ; 6.950 ; 7.260 ; 7.177  ;
; AMAmem_csx ; AMAmem_data[8]  ; 6.726  ; 6.643 ; 6.984 ; 6.901  ;
; AMAmem_csx ; AMAmem_data[9]  ; 7.095  ; 7.012 ; 7.305 ; 7.222  ;
; AMAmem_csx ; AMAmem_data[10] ; 7.095  ; 7.012 ; 7.305 ; 7.222  ;
; AMAmem_csx ; AMAmem_data[11] ; 6.723  ; 6.640 ; 6.978 ; 6.895  ;
; AMAmem_csx ; AMAmem_data[12] ; 7.030  ; 6.947 ; 7.259 ; 7.176  ;
; AMAmem_csx ; AMAmem_data[13] ; 6.708  ; 6.625 ; 6.951 ; 6.868  ;
; AMAmem_csx ; AMAmem_data[14] ; 6.708  ; 6.625 ; 6.951 ; 6.868  ;
; AMAmem_csx ; AMAmem_data[15] ; 7.012  ; 6.929 ; 7.238 ; 7.155  ;
; AMAmem_csx ; AMAmem_waitx    ; 12.598 ;       ;       ; 12.378 ;
+------------+-----------------+--------+-------+-------+--------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -30.362 ; -2241.058     ;
; clk_llc                                              ; -0.879  ; -2.504        ;
; clk_div[1]                                           ; -0.413  ; -5.130        ;
; vadr[14]                                             ; 0.161   ; 0.000         ;
; clk_llc2                                             ; 0.219   ; 0.000         ;
; href                                                 ; 0.642   ; 0.000         ;
; odd                                                  ; 0.642   ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_div[1]                                           ; -0.776 ; -3.253        ;
; clk_llc                                              ; -0.393 ; -0.626        ;
; clk_llc2                                             ; -0.171 ; -0.171        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.100 ; -0.100        ;
; vadr[14]                                             ; 0.179  ; 0.000         ;
; href                                                 ; 0.197  ; 0.000         ;
; odd                                                  ; 0.197  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_llc2                                             ; -3.000 ; -5.102        ;
; href                                                 ; -3.000 ; -4.000        ;
; odd                                                  ; -3.000 ; -4.000        ;
; clk_div[1]                                           ; -1.000 ; -19.000       ;
; vadr[14]                                             ; -1.000 ; -6.000        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.745  ; 0.000         ;
; clk_llc                                              ; 17.947 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -30.362 ; s_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.307     ;
; -30.362 ; s_dividend[0] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.307     ;
; -30.350 ; s_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.296     ;
; -30.350 ; s_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.296     ;
; -30.265 ; h_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.210     ;
; -30.265 ; h_divisor[1]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.210     ;
; -30.253 ; h_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.199     ;
; -30.253 ; h_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.199     ;
; -30.199 ; h_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.144     ;
; -30.199 ; h_divisor[3]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.144     ;
; -30.187 ; h_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.133     ;
; -30.187 ; h_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.133     ;
; -30.158 ; h_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.103     ;
; -30.158 ; h_divisor[2]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.103     ;
; -30.149 ; h_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.094     ;
; -30.149 ; h_divisor[5]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.094     ;
; -30.146 ; h_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.092     ;
; -30.146 ; h_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.092     ;
; -30.137 ; h_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.083     ;
; -30.137 ; h_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.083     ;
; -30.093 ; h_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.038     ;
; -30.093 ; h_divisor[4]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.038     ;
; -30.081 ; h_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.027     ;
; -30.081 ; h_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.027     ;
; -30.073 ; h_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.018     ;
; -30.073 ; h_divisor[7]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 40.018     ;
; -30.061 ; h_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.007     ;
; -30.061 ; h_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 40.007     ;
; -30.031 ; h_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 39.976     ;
; -30.031 ; h_divisor[6]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 39.976     ;
; -30.019 ; h_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 39.965     ;
; -30.019 ; h_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.041     ; 39.965     ;
; -29.336 ; s_divisor[4]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.247     ; 39.076     ;
; -29.336 ; s_divisor[4]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.247     ; 39.076     ;
; -29.324 ; s_divisor[4]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.246     ; 39.065     ;
; -29.324 ; s_divisor[4]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.246     ; 39.065     ;
; -28.962 ; s_divisor[6]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.906     ;
; -28.962 ; s_divisor[6]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.906     ;
; -28.950 ; s_divisor[6]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.895     ;
; -28.950 ; s_divisor[6]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.895     ;
; -28.871 ; s_divisor[7]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.815     ;
; -28.871 ; s_divisor[7]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.815     ;
; -28.859 ; s_divisor[7]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.804     ;
; -28.859 ; s_divisor[7]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.804     ;
; -28.826 ; s_divisor[5]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.770     ;
; -28.826 ; s_divisor[5]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.770     ;
; -28.814 ; s_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.758     ;
; -28.814 ; s_divisor[0]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.758     ;
; -28.814 ; s_divisor[5]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.759     ;
; -28.814 ; s_divisor[5]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.759     ;
; -28.807 ; s_divisor[1]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.044     ; 38.750     ;
; -28.807 ; s_divisor[1]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.044     ; 38.750     ;
; -28.802 ; s_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.747     ;
; -28.802 ; s_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.747     ;
; -28.801 ; s_divisor[3]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.745     ;
; -28.801 ; s_divisor[3]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.745     ;
; -28.795 ; s_divisor[1]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.739     ;
; -28.795 ; s_divisor[1]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.043     ; 38.739     ;
; -28.789 ; s_divisor[3]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.734     ;
; -28.789 ; s_divisor[3]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.042     ; 38.734     ;
; -28.750 ; s_divisor[2]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.238     ; 38.499     ;
; -28.750 ; s_divisor[2]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.238     ; 38.499     ;
; -28.738 ; s_divisor[2]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.237     ; 38.488     ;
; -28.738 ; s_divisor[2]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.237     ; 38.488     ;
; -10.857 ; h_dividend[6] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.261     ; 20.583     ;
; -10.856 ; h_dividend[6] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.261     ; 20.582     ;
; -10.809 ; h_dividend[2] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.534     ;
; -10.808 ; h_dividend[2] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.533     ;
; -10.783 ; h_dividend[3] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.257     ; 20.513     ;
; -10.782 ; h_dividend[3] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.257     ; 20.512     ;
; -10.741 ; h_dividend[5] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.466     ;
; -10.740 ; h_dividend[5] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.465     ;
; -10.708 ; h_dividend[6] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.433     ;
; -10.707 ; h_dividend[0] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.432     ;
; -10.706 ; h_dividend[0] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.431     ;
; -10.694 ; h_dividend[6] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.419     ;
; -10.660 ; h_dividend[2] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.263     ; 20.384     ;
; -10.646 ; h_dividend[2] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.263     ; 20.370     ;
; -10.639 ; h_dividend[1] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.364     ;
; -10.638 ; h_dividend[1] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.262     ; 20.363     ;
; -10.634 ; h_dividend[3] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.258     ; 20.363     ;
; -10.620 ; h_dividend[3] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.258     ; 20.349     ;
; -10.592 ; h_dividend[5] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.263     ; 20.316     ;
; -10.578 ; h_dividend[5] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.263     ; 20.302     ;
; -10.558 ; h_dividend[0] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.263     ; 20.282     ;
; -10.544 ; h_dividend[0] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.263     ; 20.268     ;
; -10.532 ; h_dividend[7] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.257     ; 20.262     ;
; -10.531 ; h_dividend[7] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.257     ; 20.261     ;
; -10.524 ; h_dividend[4] ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.070     ; 20.441     ;
; -10.523 ; h_dividend[4] ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.070     ; 20.440     ;
; -10.490 ; h_dividend[1] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.263     ; 20.214     ;
; -10.476 ; h_dividend[1] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.263     ; 20.200     ;
; -10.383 ; h_dividend[7] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.258     ; 20.112     ;
; -10.375 ; h_dividend[4] ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 20.291     ;
; -10.369 ; h_dividend[7] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.258     ; 20.098     ;
; -10.361 ; h_dividend[4] ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.071     ; 20.277     ;
; -9.120  ; h_divisor[0]  ; g[5]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.063     ; 19.044     ;
; -9.119  ; h_divisor[0]  ; b[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.063     ; 19.043     ;
; -8.971  ; h_divisor[0]  ; r[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.064     ; 18.894     ;
; -8.957  ; h_divisor[0]  ; g[4]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 9.999        ; -0.064     ; 18.880     ;
+---------+---------------+---------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc'                                                                 ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -0.879 ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; -0.062     ; 0.796      ;
; -0.818 ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; -0.062     ; 0.735      ;
; -0.807 ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; -0.062     ; 0.724      ;
; -0.562 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 1.379      ; 1.920      ;
; -0.490 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 1.379      ; 1.848      ;
; -0.477 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 1.379      ; 1.835      ;
; -0.405 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 1.379      ; 1.763      ;
; -0.397 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 1.379      ; 1.755      ;
; -0.361 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 1.379      ; 1.719      ;
; -0.248 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.001        ; 1.379      ; 1.606      ;
; -0.194 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.001        ; 1.379      ; 1.552      ;
; -0.181 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.001        ; 1.379      ; 1.539      ;
; -0.127 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.001        ; 1.379      ; 1.485      ;
; -0.114 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.001        ; 1.379      ; 1.472      ;
; -0.099 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.001        ; 1.379      ; 1.457      ;
; -0.032 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 1.379      ; 1.493      ;
; 0.150  ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.001        ; 1.379      ; 1.311      ;
; 32.962 ; Cb_Data1[0] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 4.036      ;
; 32.966 ; Y_Data2[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 4.024      ;
; 32.977 ; Cb_Data1[7] ; C_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.021     ; 4.027      ;
; 32.990 ; Y_Data2[7]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 4.000      ;
; 32.991 ; Cb_Data1[0] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 4.007      ;
; 32.995 ; Cb_Data1[0] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 4.003      ;
; 33.008 ; Cb_Data1[0] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.990      ;
; 33.011 ; Y_Data2[7]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.979      ;
; 33.015 ; Cb_Data1[0] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.983      ;
; 33.028 ; Cb_Data1[0] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.952      ;
; 33.030 ; Cb_Data1[7] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.968      ;
; 33.059 ; Cb_Data1[7] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.939      ;
; 33.063 ; Cb_Data1[7] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.935      ;
; 33.076 ; Cb_Data1[7] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.922      ;
; 33.083 ; Cb_Data1[7] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.915      ;
; 33.096 ; Cb_Data1[0] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.884      ;
; 33.096 ; Y_Data2[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.894      ;
; 33.096 ; Cb_Data1[7] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.884      ;
; 33.098 ; Cb_Data1[7] ; C_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.021     ; 3.906      ;
; 33.113 ; Y_Data2[6]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.877      ;
; 33.115 ; Y_Data2[5]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.875      ;
; 33.139 ; Y_Data2[5]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.851      ;
; 33.160 ; Y_Data2[5]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.830      ;
; 33.163 ; Y_Data2[4]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.827      ;
; 33.164 ; Cb_Data1[7] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.816      ;
; 33.169 ; Y_Data2[4]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.821      ;
; 33.180 ; Y_Data2[6]  ; X_int[19]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.810      ;
; 33.186 ; Y_Data2[6]  ; X_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.804      ;
; 33.218 ; Y_Data2[7]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.025     ; 3.782      ;
; 33.232 ; Y_Data2[7]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.025     ; 3.768      ;
; 33.262 ; Cb_Data1[7] ; C_int[18]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.021     ; 3.742      ;
; 33.277 ; Cb_Data1[0] ; B2_int[18] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.703      ;
; 33.280 ; Cb_Data1[1] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.718      ;
; 33.295 ; Cb_Data1[0] ; B2_int[16] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.892      ;
; 33.296 ; Cb_Data1[5] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.702      ;
; 33.309 ; Cb_Data1[1] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.689      ;
; 33.313 ; Cb_Data1[1] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.685      ;
; 33.325 ; Cb_Data1[5] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.673      ;
; 33.326 ; Cb_Data1[0] ; B2_int[12] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.861      ;
; 33.326 ; Cb_Data1[0] ; B2_int[13] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.861      ;
; 33.326 ; Cb_Data1[1] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.672      ;
; 33.328 ; Cb_Data1[3] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.670      ;
; 33.329 ; Cb_Data1[5] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.669      ;
; 33.329 ; Y_Data2[4]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.025     ; 3.671      ;
; 33.333 ; Cb_Data1[1] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.665      ;
; 33.337 ; Cb_Data1[0] ; B2_int[17] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.850      ;
; 33.342 ; Cb_Data1[5] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.656      ;
; 33.343 ; Y_Data2[4]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.025     ; 3.657      ;
; 33.345 ; Cb_Data1[7] ; B2_int[18] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.635      ;
; 33.346 ; Cb_Data1[1] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.634      ;
; 33.346 ; Y_Data2[6]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.025     ; 3.654      ;
; 33.349 ; Cb_Data1[5] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.649      ;
; 33.356 ; Cb_Data1[0] ; B2_int[14] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.831      ;
; 33.357 ; Cb_Data1[3] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.641      ;
; 33.360 ; Y_Data2[6]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.025     ; 3.640      ;
; 33.361 ; Cb_Data1[3] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.637      ;
; 33.362 ; Cb_Data1[5] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.618      ;
; 33.363 ; Cb_Data1[7] ; B2_int[16] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.824      ;
; 33.371 ; Y_Data2[5]  ; X_int[14]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.025     ; 3.629      ;
; 33.374 ; Cb_Data1[3] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.624      ;
; 33.381 ; Cb_Data1[3] ; B2_int[11] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.617      ;
; 33.385 ; Y_Data2[5]  ; X_int[7]   ; clk_llc      ; clk_llc     ; 37.037       ; -0.025     ; 3.615      ;
; 33.394 ; Cb_Data1[3] ; B2_int[20] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.586      ;
; 33.394 ; Cb_Data1[7] ; B2_int[12] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.793      ;
; 33.394 ; Cb_Data1[7] ; B2_int[13] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.793      ;
; 33.405 ; Cb_Data1[7] ; B2_int[17] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.782      ;
; 33.414 ; Cb_Data1[1] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.566      ;
; 33.424 ; Cb_Data1[7] ; B2_int[14] ; clk_llc      ; clk_llc     ; 37.037       ; 0.162      ; 3.763      ;
; 33.425 ; Cb_Data1[0] ; B2_int[15] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.555      ;
; 33.430 ; Cb_Data1[5] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.550      ;
; 33.431 ; Cb_Data1[6] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.567      ;
; 33.435 ; Cb_Data1[4] ; B2_int[7]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.563      ;
; 33.439 ; Y_Data1[4]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.551      ;
; 33.450 ; Y_Data2[3]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.540      ;
; 33.453 ; Y_Data2[0]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.537      ;
; 33.460 ; Cb_Data1[6] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.538      ;
; 33.462 ; Cb_Data1[3] ; B2_int[19] ; clk_llc      ; clk_llc     ; 37.037       ; -0.045     ; 3.518      ;
; 33.464 ; Cb_Data1[4] ; B2_int[9]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.534      ;
; 33.464 ; Cb_Data1[6] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.534      ;
; 33.468 ; Cb_Data1[4] ; B2_int[8]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.530      ;
; 33.469 ; Y_Data1[7]  ; X_int[20]  ; clk_llc      ; clk_llc     ; 37.037       ; -0.035     ; 3.521      ;
; 33.477 ; Cb_Data1[6] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.521      ;
; 33.481 ; Cb_Data1[4] ; B2_int[10] ; clk_llc      ; clk_llc     ; 37.037       ; -0.027     ; 3.517      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_div[1]'                                                                                                   ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; -0.413 ; odd       ; vdata[10] ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.355      ; 2.246      ;
; -0.413 ; odd       ; vdata[5]  ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.355      ; 2.246      ;
; -0.413 ; odd       ; vdata[11] ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.355      ; 2.246      ;
; -0.336 ; odd       ; vdata[0]  ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.365      ; 2.179      ;
; -0.328 ; href      ; vdata[10] ; href                                                 ; clk_div[1]  ; 0.500        ; 1.355      ; 2.161      ;
; -0.328 ; href      ; vdata[5]  ; href                                                 ; clk_div[1]  ; 0.500        ; 1.355      ; 2.161      ;
; -0.328 ; href      ; vdata[11] ; href                                                 ; clk_div[1]  ; 0.500        ; 1.355      ; 2.161      ;
; -0.251 ; href      ; vdata[0]  ; href                                                 ; clk_div[1]  ; 0.500        ; 1.365      ; 2.094      ;
; -0.237 ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.237 ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; 0.500        ; 1.353      ; 2.068      ;
; -0.231 ; vadr[1]   ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.180      ;
; -0.230 ; href2     ; vdata[10] ; href                                                 ; clk_div[1]  ; 1.000        ; -0.086     ; 1.122      ;
; -0.230 ; href2     ; vdata[5]  ; href                                                 ; clk_div[1]  ; 1.000        ; -0.086     ; 1.122      ;
; -0.230 ; href2     ; vdata[11] ; href                                                 ; clk_div[1]  ; 1.000        ; -0.086     ; 1.122      ;
; -0.226 ; href      ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.226 ; href      ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.500        ; 1.353      ; 2.057      ;
; -0.213 ; href2     ; vadr[14]  ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[0]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[1]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[2]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[3]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[4]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[5]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[6]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[7]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[8]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[9]   ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[10]  ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[11]  ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[12]  ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.213 ; href2     ; vadr[13]  ; href                                                 ; clk_div[1]  ; 1.000        ; -0.088     ; 1.103      ;
; -0.186 ; vadr[0]   ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.135      ;
; -0.171 ; vadr[1]   ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.120      ;
; -0.167 ; vadr[1]   ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.116      ;
; -0.167 ; vadr[3]   ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.116      ;
; -0.154 ; vadr[0]   ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.103      ;
; -0.153 ; href2     ; vdata[0]  ; href                                                 ; clk_div[1]  ; 1.000        ; -0.076     ; 1.055      ;
; -0.123 ; vadr[2]   ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.072      ;
; -0.122 ; vadr[0]   ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.071      ;
; -0.107 ; vadr[1]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.056      ;
; -0.107 ; vadr[3]   ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.056      ;
; -0.103 ; vadr[1]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.052      ;
; -0.103 ; vadr[3]   ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.052      ;
; -0.101 ; vadr[5]   ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.050      ;
; -0.090 ; vadr[2]   ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.039      ;
; -0.090 ; vadr[0]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.039      ;
; -0.059 ; vadr[2]   ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.008      ;
; -0.058 ; vadr[4]   ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.007      ;
; -0.058 ; vadr[0]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 1.007      ;
; -0.043 ; vadr[1]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.992      ;
; -0.043 ; vadr[3]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.992      ;
; -0.041 ; vadr[5]   ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.990      ;
; -0.039 ; vadr[1]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.988      ;
; -0.039 ; vadr[7]   ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.988      ;
; -0.039 ; vadr[3]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.988      ;
; -0.037 ; vadr[5]   ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.986      ;
; -0.027 ; g[5]      ; vdata[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.001        ; 1.182      ; 1.118      ;
; -0.026 ; vadr[4]   ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.975      ;
; -0.026 ; vadr[2]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.975      ;
; -0.026 ; vadr[0]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.975      ;
; 0.002  ; r[4]      ; vdata[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.001        ; 1.182      ; 1.089      ;
; 0.005  ; vadr[6]   ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.944      ;
; 0.005  ; vadr[2]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.944      ;
; 0.006  ; vadr[4]   ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.943      ;
; 0.006  ; vadr[0]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.943      ;
; 0.021  ; vadr[1]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.928      ;
; 0.021  ; vadr[7]   ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.928      ;
; 0.021  ; vadr[3]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.928      ;
; 0.023  ; vadr[5]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.926      ;
; 0.025  ; vadr[1]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.924      ;
; 0.025  ; vadr[9]   ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.924      ;
; 0.025  ; vadr[7]   ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.924      ;
; 0.025  ; vadr[3]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.924      ;
; 0.027  ; vadr[5]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 1.000        ; -0.039     ; 0.922      ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'vadr[14]'                                                                  ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.161 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.788      ;
; 0.165 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.784      ;
; 0.176 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.773      ;
; 0.177 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.772      ;
; 0.209 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.740      ;
; 0.209 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.740      ;
; 0.240 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.709      ;
; 0.241 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.708      ;
; 0.242 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.707      ;
; 0.296 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.156      ; 0.848      ;
; 0.340 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.156      ; 0.804      ;
; 0.340 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.156      ; 0.804      ;
; 0.360 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.156      ; 0.784      ;
; 0.404 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; 0.156      ; 0.740      ;
; 0.417 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.047     ; 0.524      ;
; 0.431 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.518      ;
; 0.431 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.518      ;
; 0.433 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.516      ;
; 0.442 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.507      ;
; 0.442 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.507      ;
; 0.604 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 1.000        ; -0.039     ; 0.345      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_llc2'                                                              ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.219 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.500        ; 1.392      ; 1.754      ;
; 0.355 ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.038     ; 0.595      ;
; 0.605 ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 1.000        ; -0.038     ; 0.345      ;
; 0.897 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 1.000        ; 1.392      ; 1.576      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'href'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.642 ; href2     ; href2   ; href         ; href        ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'odd'                                                                ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.642 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 1.000        ; -0.021     ; 0.345      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_div[1]'                                                                                                    ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+
; -0.776 ; g[4]      ; vdata[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 1.491      ; 0.867      ;
; -0.754 ; b[4]      ; vdata[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 1.500      ; 0.898      ;
; -0.742 ; r[4]      ; vdata[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 1.491      ; 0.901      ;
; -0.741 ; g[5]      ; vdata[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]  ; 0.000        ; 1.490      ; 0.901      ;
; -0.240 ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; 0.000        ; 1.420      ; 1.385      ;
; 0.116  ; odd       ; vadr[14]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[0]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[1]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[2]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[3]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[4]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[5]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[6]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[7]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[8]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[9]   ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[10]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[11]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[12]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.116  ; odd       ; vadr[13]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.420      ; 1.648      ;
; 0.261  ; href      ; vadr[14]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[0]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[1]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[2]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[3]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[4]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[5]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[6]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[7]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[8]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[9]   ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[10]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[11]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[12]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.261  ; href      ; vadr[13]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.420      ; 1.793      ;
; 0.272  ; href      ; vdata[0]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.432      ; 1.816      ;
; 0.283  ; vadr[13]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.404      ;
; 0.283  ; vadr[5]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.404      ;
; 0.283  ; vadr[1]   ; vadr[1]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.404      ;
; 0.284  ; vadr[12]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.405      ;
; 0.284  ; vadr[11]  ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.405      ;
; 0.284  ; vadr[9]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.405      ;
; 0.284  ; vadr[7]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.405      ;
; 0.284  ; vadr[4]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.405      ;
; 0.284  ; vadr[3]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.405      ;
; 0.284  ; vadr[2]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.405      ;
; 0.285  ; vadr[10]  ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.406      ;
; 0.285  ; vadr[8]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.406      ;
; 0.285  ; vadr[6]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.406      ;
; 0.295  ; vadr[0]   ; vadr[0]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.416      ;
; 0.331  ; href      ; vdata[10] ; href                                                 ; clk_div[1]  ; 0.000        ; 1.422      ; 1.865      ;
; 0.331  ; href      ; vdata[5]  ; href                                                 ; clk_div[1]  ; 0.000        ; 1.422      ; 1.865      ;
; 0.331  ; href      ; vdata[11] ; href                                                 ; clk_div[1]  ; 0.000        ; 1.422      ; 1.865      ;
; 0.336  ; odd       ; vdata[0]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.432      ; 1.880      ;
; 0.395  ; odd       ; vdata[10] ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.422      ; 1.929      ;
; 0.395  ; odd       ; vdata[5]  ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.422      ; 1.929      ;
; 0.395  ; odd       ; vdata[11] ; odd                                                  ; clk_div[1]  ; 0.000        ; 1.422      ; 1.929      ;
; 0.427  ; vadr[13]  ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.548      ;
; 0.427  ; vadr[1]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.548      ;
; 0.427  ; vadr[5]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.548      ;
; 0.428  ; vadr[11]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.549      ;
; 0.428  ; vadr[3]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.549      ;
; 0.428  ; vadr[9]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.549      ;
; 0.428  ; vadr[7]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.549      ;
; 0.436  ; vadr[12]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.557      ;
; 0.436  ; vadr[4]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.557      ;
; 0.436  ; vadr[2]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.557      ;
; 0.437  ; vadr[0]   ; vadr[1]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.558      ;
; 0.437  ; vadr[10]  ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.558      ;
; 0.438  ; vadr[8]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.559      ;
; 0.438  ; vadr[6]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.559      ;
; 0.438  ; vadr[12]  ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.559      ;
; 0.438  ; vadr[4]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.559      ;
; 0.438  ; vadr[2]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.559      ;
; 0.439  ; vadr[0]   ; vadr[2]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.560      ;
; 0.439  ; vadr[10]  ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.560      ;
; 0.440  ; vadr[8]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.561      ;
; 0.440  ; vadr[6]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.561      ;
; 0.457  ; vadr[14]  ; vadr[14]  ; vadr[14]                                             ; clk_div[1]  ; -0.500       ; 1.420      ; 1.582      ;
; 0.485  ; vadr[1]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.606      ;
; 0.485  ; vadr[5]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.606      ;
; 0.486  ; vadr[11]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.607      ;
; 0.486  ; vadr[3]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.607      ;
; 0.486  ; vadr[9]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.607      ;
; 0.486  ; vadr[7]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.607      ;
; 0.487  ; vadr[1]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.608      ;
; 0.487  ; vadr[5]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.608      ;
; 0.488  ; vadr[11]  ; vadr[14]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.609      ;
; 0.488  ; vadr[3]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.609      ;
; 0.488  ; vadr[9]   ; vadr[12]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.609      ;
; 0.488  ; vadr[7]   ; vadr[10]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.609      ;
; 0.496  ; vadr[4]   ; vadr[7]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.617      ;
; 0.496  ; vadr[2]   ; vadr[5]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.617      ;
; 0.497  ; vadr[0]   ; vadr[3]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.618      ;
; 0.497  ; vadr[10]  ; vadr[13]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.618      ;
; 0.498  ; vadr[8]   ; vadr[11]  ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.619      ;
; 0.498  ; vadr[6]   ; vadr[9]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.619      ;
; 0.498  ; vadr[4]   ; vadr[8]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.619      ;
; 0.498  ; vadr[2]   ; vadr[6]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.619      ;
; 0.499  ; vadr[0]   ; vadr[4]   ; clk_div[1]                                           ; clk_div[1]  ; 0.000        ; 0.039      ; 0.620      ;
+--------+-----------+-----------+------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc'                                                                  ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+
; -0.393 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 1.435      ; 1.257      ;
; -0.223 ; clk_div[1]  ; vpo_wrxd1  ; clk_div[1]   ; clk_llc     ; 0.000        ; 1.435      ; 1.427      ;
; -0.137 ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 1.434      ; 1.409      ;
; -0.122 ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 1.434      ; 1.424      ;
; -0.114 ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 1.435      ; 1.433      ;
; -0.096 ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 1.434      ; 1.450      ;
; -0.050 ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 1.435      ; 1.497      ;
; -0.032 ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 1.434      ; 1.514      ;
; 0.130  ; href        ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 1.434      ; 1.676      ;
; 0.160  ; href        ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 1.435      ; 1.707      ;
; 0.165  ; odd         ; CodeCnt[1] ; odd          ; clk_llc     ; 0.000        ; 1.434      ; 1.711      ;
; 0.179  ; CodeCnt[0]  ; CodeCnt[0] ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.300      ;
; 0.186  ; href        ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 1.434      ; 1.732      ;
; 0.243  ; odd         ; vpo_wrxd1  ; odd          ; clk_llc     ; 0.000        ; 1.435      ; 1.790      ;
; 0.269  ; odd         ; CodeCnt[0] ; odd          ; clk_llc     ; 0.000        ; 1.434      ; 1.815      ;
; 0.364  ; vpo_wrxd1   ; vpo_wrxd2  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.486      ;
; 0.416  ; vpo_wrxd2   ; vpo_wrxd3  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.538      ;
; 0.453  ; href2       ; vpo_wrxd1  ; href         ; clk_llc     ; 0.000        ; 0.051      ; 0.616      ;
; 0.468  ; href2       ; CodeCnt[1] ; href         ; clk_llc     ; 0.000        ; 0.050      ; 0.630      ;
; 0.471  ; href2       ; CodeCnt[0] ; href         ; clk_llc     ; 0.000        ; 0.050      ; 0.633      ;
; 0.484  ; B2_int[11]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.607      ;
; 0.493  ; C_int[19]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 0.618      ;
; 0.503  ; Cr_Data1[1] ; B1_int[7]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.040      ; 0.625      ;
; 0.534  ; B2_int[10]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.657      ;
; 0.545  ; B2_int[9]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.668      ;
; 0.549  ; B2_int[15]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 0.690      ;
; 0.594  ; B2_int[8]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.717      ;
; 0.602  ; B2_int[11]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.725      ;
; 0.604  ; B2_int[11]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.727      ;
; 0.605  ; B2_int[7]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.728      ;
; 0.607  ; Y_Data1[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.053      ; 0.742      ;
; 0.613  ; B2_int[17]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.547      ;
; 0.615  ; B2_int[13]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.549      ;
; 0.615  ; B2_int[17]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.549      ;
; 0.617  ; C_int[18]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 0.742      ;
; 0.626  ; B2_int[19]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 0.767      ;
; 0.626  ; C_int[18]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 0.751      ;
; 0.634  ; CodeCnt[1]  ; CodeCnt[1] ; clk_llc      ; clk_llc     ; 0.000        ; 0.039      ; 0.755      ;
; 0.636  ; B2_int[18]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 0.777      ;
; 0.649  ; B2_int[20]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 0.790      ;
; 0.651  ; C_int[11]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.774      ;
; 0.652  ; B2_int[10]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.775      ;
; 0.654  ; B2_int[10]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.777      ;
; 0.661  ; C_int[17]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.147     ; 0.596      ;
; 0.662  ; B2_int[11]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.785      ;
; 0.662  ; B2_int[12]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.596      ;
; 0.662  ; B2_int[16]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.596      ;
; 0.663  ; B2_int[9]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.786      ;
; 0.664  ; CodeCnt[0]  ; X_int[6]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.030      ; 0.776      ;
; 0.664  ; CodeCnt[0]  ; X_int[8]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.030      ; 0.776      ;
; 0.664  ; B2_int[16]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.598      ;
; 0.664  ; C_int[10]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.787      ;
; 0.665  ; B2_int[9]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.788      ;
; 0.666  ; CodeCnt[0]  ; X_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.030      ; 0.778      ;
; 0.666  ; B2_int[6]   ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.789      ;
; 0.668  ; B2_int[14]  ; G_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.602      ;
; 0.673  ; B2_int[17]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.607      ;
; 0.683  ; Y_Data2[1]  ; X_int[4]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.053      ; 0.818      ;
; 0.692  ; Cb_Data1[2] ; B2_int[6]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.051      ; 0.825      ;
; 0.695  ; A_int[17]   ; R_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.819      ;
; 0.702  ; B2_int[11]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.825      ;
; 0.705  ; A_int[15]   ; R_int[15]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.042      ; 0.829      ;
; 0.712  ; B2_int[10]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.835      ;
; 0.712  ; B2_int[8]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.835      ;
; 0.712  ; C_int[9]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.835      ;
; 0.714  ; B2_int[11]  ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.837      ;
; 0.714  ; B2_int[8]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.837      ;
; 0.720  ; B2_int[11]  ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.843      ;
; 0.722  ; B2_int[16]  ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.656      ;
; 0.723  ; B2_int[9]   ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.846      ;
; 0.723  ; B2_int[7]   ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.846      ;
; 0.724  ; C_int[8]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.847      ;
; 0.725  ; B2_int[7]   ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.848      ;
; 0.732  ; C_int[14]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.147     ; 0.667      ;
; 0.733  ; B2_int[13]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.667      ;
; 0.735  ; B2_int[13]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.669      ;
; 0.738  ; Cb_Data1[1] ; B2_int[5]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 0.879      ;
; 0.738  ; C_int[11]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.861      ;
; 0.738  ; C_int[16]   ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.147     ; 0.673      ;
; 0.744  ; C_int[16]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.147     ; 0.679      ;
; 0.745  ; C_int[14]   ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.147     ; 0.680      ;
; 0.745  ; B2_int[14]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.679      ;
; 0.747  ; B2_int[17]  ; G_int[17]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.681      ;
; 0.748  ; C_int[17]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.147     ; 0.683      ;
; 0.749  ; B2_int[13]  ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.683      ;
; 0.751  ; C_int[10]   ; B_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.874      ;
; 0.752  ; B2_int[10]  ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.875      ;
; 0.752  ; C_int[11]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.875      ;
; 0.754  ; Cr_Data1[0] ; A_int[5]   ; clk_llc      ; clk_llc     ; 0.000        ; 0.047      ; 0.883      ;
; 0.757  ; B2_int[12]  ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; -0.148     ; 0.691      ;
; 0.760  ; C_int[11]   ; B_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.883      ;
; 0.762  ; B2_int[15]  ; G_int[18]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 0.903      ;
; 0.763  ; B2_int[9]   ; G_int[14]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.886      ;
; 0.764  ; B2_int[15]  ; G_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.059      ; 0.905      ;
; 0.764  ; B2_int[10]  ; G_int[13]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.887      ;
; 0.765  ; C_int[10]   ; B_int[16]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.888      ;
; 0.770  ; B2_int[10]  ; G_int[12]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.893      ;
; 0.772  ; B2_int[8]   ; G_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.895      ;
; 0.772  ; C_int[7]    ; B_int[19]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.041      ; 0.895      ;
; 0.773  ; C_int[18]   ; B_int[20]  ; clk_llc      ; clk_llc     ; 0.000        ; 0.043      ; 0.898      ;
+--------+-------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_llc2'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.171 ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; 0.000        ; 1.447      ; 1.491      ;
; 0.180  ; clk_div[0] ; clk_div[0] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.038      ; 0.300      ;
; 0.383  ; clk_div[0] ; clk_div[1] ; clk_llc2     ; clk_llc2    ; 0.000        ; 0.038      ; 0.503      ;
; 0.505  ; clk_div[1] ; clk_div[1] ; clk_div[1]   ; clk_llc2    ; -0.500       ; 1.447      ; 1.667      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.100 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 0.379      ;
; -0.058 ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1]                  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 0.421      ;
; 0.167  ; cs[3]                                                                                        ; cs[3]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.171  ; cs[0]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.300      ;
; 0.172  ; oddframe_d3                                                                                  ; A_addr                                                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.301      ;
; 0.175  ; waitx_d1                                                                                     ; waitx_d2                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.304      ;
; 0.175  ; ram_state[0]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.296      ;
; 0.175  ; ram_state[1]                                                                                 ; ram_state[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.296      ;
; 0.175  ; ram_state[2]                                                                                 ; ram_state[2]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.296      ;
; 0.176  ; ram_G[5]                                                                                     ; ram_G[5]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.178  ; waitx_d3                                                                                     ; waitx_d4                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.307      ;
; 0.178  ; waitx_d2                                                                                     ; waitx_d3                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.307      ;
; 0.184  ; waitx_d6                                                                                     ; waitx_d7                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.305      ;
; 0.185  ; waitx_d8                                                                                     ; waitx_d9                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.306      ;
; 0.185  ; waitx_d7                                                                                     ; waitx_d8                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.306      ;
; 0.232  ; cs[3]                                                                                        ; cs[4]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.361      ;
; 0.245  ; oddframe_d2                                                                                  ; oddframe_d3                                                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.374      ;
; 0.256  ; waitx_d9                                                                                     ; waitx_d10                                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.377      ;
; 0.257  ; waitx_d4                                                                                     ; waitx_d5                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.386      ;
; 0.323  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 0.999      ;
; 0.344  ; cs[1]                                                                                        ; cs[2]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.473      ;
; 0.345  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 1.017      ;
; 0.347  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 1.035      ;
; 0.351  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.040      ;
; 0.369  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.055      ;
; 0.372  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 1.048      ;
; 0.378  ; cs[5]                                                                                        ; cs[6]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.507      ;
; 0.402  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a91~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 1.090      ;
; 0.406  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a78~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 1.078      ;
; 0.417  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a69~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.103      ;
; 0.426  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.115      ;
; 0.445  ; ram_R[4]                                                                                     ; ram_R[4]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.565      ;
; 0.455  ; cs[0]                                                                                        ; cs[3]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.584      ;
; 0.456  ; cs[1]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.585      ;
; 0.456  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 1.132      ;
; 0.466  ; A_addr                                                                                       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2]                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.147     ; 0.401      ;
; 0.470  ; ram_state[3]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.591      ;
; 0.472  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.386      ; 1.162      ;
; 0.479  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[1] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[1]              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.597      ;
; 0.481  ; ram_state[2]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.602      ;
; 0.501  ; ram_state[0]                                                                                 ; ram_B[10]                                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.614      ;
; 0.513  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 1.190      ;
; 0.514  ; oddframe_d1                                                                                  ; A_addr                                                                                                        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.642      ;
; 0.518  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a3~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.386      ; 1.208      ;
; 0.518  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a43~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 1.194      ;
; 0.524  ; ram_state[4]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.646      ;
; 0.531  ; cs[0]                                                                                        ; cs[5]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.660      ;
; 0.531  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a73~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 1.194      ;
; 0.533  ; oddframe_d1                                                                                  ; oddframe_d2                                                                                                   ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.661      ;
; 0.538  ; ram_state[3]                                                                                 ; ram_state[1]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.666      ;
; 0.540  ; ram_state[3]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.669      ;
; 0.540  ; ram_state[3]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.668      ;
; 0.540  ; ram_R[8]                                                                                     ; ram_R[8]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.660      ;
; 0.550  ; ram_state[0]                                                                                 ; ram_B[11]                                                                                                     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.663      ;
; 0.554  ; ram_state[2]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.032      ; 0.668      ;
; 0.554  ; cs[3]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.683      ;
; 0.556  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[0] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[0]              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.677      ;
; 0.558  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.366      ; 1.228      ;
; 0.559  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 1.238      ;
; 0.570  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a73~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 1.233      ;
; 0.584  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 1.263      ;
; 0.585  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.361      ; 1.250      ;
; 0.592  ; cs[5]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|rden_a_store                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.710      ;
; 0.593  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a23~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.366      ; 1.263      ;
; 0.600  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 1.277      ;
; 0.605  ; cs[5]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.734      ;
; 0.612  ; ram_state[1]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.733      ;
; 0.613  ; cs[2]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.742      ;
; 0.616  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a18~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.361      ; 1.281      ;
; 0.618  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_re_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 1.294      ;
; 0.618  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_address_reg0 ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 1.294      ;
; 0.619  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_datain_reg0  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.297      ;
; 0.626  ; ram_state[0]                                                                                 ; ram_R[9]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.752      ;
; 0.626  ; ram_R[0]                                                                                     ; ram_R[0]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.747      ;
; 0.634  ; ram_state[2]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.756      ;
; 0.647  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.363      ; 1.314      ;
; 0.651  ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|address_reg_a[2] ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|out_address_reg_a[2]              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.772      ;
; 0.656  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 1.340      ;
; 0.660  ; ram_state[4]                                                                                 ; ram_state[4]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.781      ;
; 0.665  ; ram_state[1]                                                                                 ; ram_state[0]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.787      ;
; 0.677  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a13~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.363      ; 1.344      ;
; 0.678  ; cs[1]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.807      ;
; 0.679  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 1.363      ;
; 0.683  ; ram_state[4]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.032      ; 0.797      ;
; 0.685  ; ram_state[4]                                                                                 ; ram_G[0]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.834      ;
; 0.685  ; ram_state[1]                                                                                 ; ram_state[3]                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.032      ; 0.799      ;
; 0.685  ; cs[5]                                                                                        ; cs[5]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.814      ;
; 0.689  ; cs[3]                                                                                        ; cs[0]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.818      ;
; 0.693  ; ram_G[7]                                                                                     ; ram_G[7]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.814      ;
; 0.696  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a59~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 1.355      ;
; 0.696  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.351      ; 1.351      ;
; 0.697  ; ram_state[0]                                                                                 ; ram_B[1]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.810      ;
; 0.697  ; ram_R[9]                                                                                     ; ram_R[9]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.818      ;
; 0.697  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_re_reg       ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 1.373      ;
; 0.697  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_datain_reg0  ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.375      ;
; 0.697  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_address_reg0 ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 1.373      ;
; 0.698  ; ram_state[0]                                                                                 ; ram_G[4]                                                                                                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.811      ;
; 0.702  ; vadr[14]                                                                                     ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a61~porta_we_reg        ; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.347      ; 1.353      ;
; 0.705  ; cs[0]                                                                                        ; cs[1]                                                                                                         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.834      ;
; 0.708  ; cs[1]                                                                                        ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|wren_a_store                      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.826      ;
+--------+----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'vadr[14]'                                                                   ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; led_blink[0] ; led_blink[0] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.300      ;
; 0.213 ; led_blink[4] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.537      ;
; 0.224 ; led_blink[3] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.548      ;
; 0.272 ; led_blink[4] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.393      ;
; 0.273 ; led_blink[3] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.394      ;
; 0.273 ; led_blink[2] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.394      ;
; 0.274 ; led_blink[2] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.598      ;
; 0.275 ; led_blink[5] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.047      ; 0.404      ;
; 0.279 ; led_blink[0] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.400      ;
; 0.280 ; led_blink[1] ; led_blink[1] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.401      ;
; 0.285 ; led_blink[1] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.609      ;
; 0.286 ; led_blink[0] ; led_blink[5] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.242      ; 0.610      ;
; 0.417 ; led_blink[2] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.538      ;
; 0.425 ; led_blink[3] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.546      ;
; 0.426 ; led_blink[1] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.547      ;
; 0.427 ; led_blink[0] ; led_blink[2] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.548      ;
; 0.428 ; led_blink[1] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.549      ;
; 0.429 ; led_blink[0] ; led_blink[3] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.550      ;
; 0.475 ; led_blink[2] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.596      ;
; 0.486 ; led_blink[1] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.607      ;
; 0.487 ; led_blink[0] ; led_blink[4] ; vadr[14]     ; vadr[14]    ; 0.000        ; 0.039      ; 0.608      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'href'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.197 ; href2     ; href2   ; href         ; href        ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'odd'                                                                 ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.197 ; vadr[15]  ; vadr[15] ; odd          ; odd         ; 0.000        ; 0.021      ; 0.300      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc2'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_llc2 ; Rise       ; clk_llc2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; -0.051 ; 0.133        ; 0.184          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_llc2 ; Rise       ; clk_llc2~input|i               ;
; 0.648  ; 0.864        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]                     ;
; 0.648  ; 0.864        ; 0.216          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]                     ;
; 0.857  ; 0.857        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|inclk[0] ;
; 0.857  ; 0.857        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~inputclkctrl|outclk   ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[0]|clk                 ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_div[1]|clk                 ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; clk_llc2 ; Rise       ; clk_llc2~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'href'                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; href  ; Rise       ; href         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; href  ; Rise       ; href2        ;
; 0.072  ; 0.256        ; 0.184          ; Low Pulse Width  ; href  ; Rise       ; href2        ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|o ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; href  ; Rise       ; href~input|i ;
; 0.526  ; 0.742        ; 0.216          ; High Pulse Width ; href  ; Rise       ; href2        ;
; 0.744  ; 0.744        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href2|clk    ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; href  ; Rise       ; href~input|o ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'odd'                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; odd   ; Rise       ; odd          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; odd   ; Rise       ; vadr[15]     ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]     ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|o  ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; vadr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; odd   ; Rise       ; odd~input|i  ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; odd   ; Rise       ; vadr[15]     ;
; 0.731  ; 0.731        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; vadr[15]|clk ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; odd   ; Rise       ; odd~input|o  ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_div[1]'                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vadr[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]                    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]                    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]                    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]                    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]                    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]                     ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]                    ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]                   ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]                   ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[5]                    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; vdata[5]|clk                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div[1] ; Rise       ; clk_div[1]|q                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; clk_div[1]~clkctrl|outclk   ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[0]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[10]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[11]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[12]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[13]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[14]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[1]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[2]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[3]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[4]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[5]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[6]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[7]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[8]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vadr[9]|clk                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[0]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[10]|clk               ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div[1] ; Rise       ; vdata[11]|clk               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'vadr[14]'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.131  ; 0.315        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]              ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]              ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]              ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]              ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]              ;
; 0.459  ; 0.675        ; 0.216          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vadr[14] ; Rise       ; vadr[14]|q                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|inclk[0] ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; vadr[14]~clkctrl|outclk   ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[0]|clk          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[1]|clk          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[2]|clk          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[3]|clk          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[4]|clk          ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; vadr[14] ; Rise       ; led_blink[5]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+--------------+----------------+-----------------+------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                                ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+-----------------+------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_re_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_re_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_re_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_re_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a126~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a17~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a31~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a32~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a34~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a38~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a44~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_address_reg0   ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_re_reg         ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a5~porta_we_reg         ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a66~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a66~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a66~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a71~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a74~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a75~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a75~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a75~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a76~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a76~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a76~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a88~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_re_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a99~porta_we_reg        ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_re_reg         ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a0~porta_we_reg         ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10                     ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a101~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102                    ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a103~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a104~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106                    ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107                    ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11                     ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a112~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a114~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a118~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a118~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a118~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a120~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a122~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_re_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_59g1:auto_generated|ram_block1a123~porta_we_reg       ;
+-------+--------------+----------------+-----------------+------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk_llc'                                         ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target      ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[12]   ;
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[13]   ;
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[14]   ;
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[15]   ;
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[16]   ;
; 17.947 ; 18.131       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[17]   ;
; 17.951 ; 18.135       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[12]  ;
; 17.951 ; 18.135       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[13]  ;
; 17.951 ; 18.135       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[14]  ;
; 17.951 ; 18.135       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[16]  ;
; 17.951 ; 18.135       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[17]  ;
; 17.970 ; 18.154       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[15]  ;
; 17.970 ; 18.154       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[18]  ;
; 17.970 ; 18.154       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[19]  ;
; 17.970 ; 18.154       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[20]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[10]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[11]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[12]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[13]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[14]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[15]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[16]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[17]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[18]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[19]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[20]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[5]    ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[6]    ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[7]    ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[8]    ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; A_int[9]    ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[10]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[11]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[12]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[13]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[14]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[15]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[16]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[17]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[18]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[19]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[20]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[7]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[8]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B1_int[9]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[10]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[11]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[6]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[7]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[8]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[9]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[0] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[1] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[2] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[3] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[4] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[5] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[6] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cb_Data1[7] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[0]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; CodeCnt[1]  ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[0] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[1] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[2] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[3] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[4] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[5] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[6] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; Cr_Data1[7] ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[12]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[13]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[14]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[15]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[16]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[17]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[18]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[19]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; G_int[20]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[13]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[14]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[15]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[16]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[17]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[18]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[19]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; R_int[20]   ;
; 17.971 ; 18.155       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; X_int[17]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[4]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B2_int[5]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[13]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[14]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[15]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[16]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[17]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[18]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[19]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; B_int[20]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[10]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[11]   ;
; 17.972 ; 18.156       ; 0.184          ; Low Pulse Width ; clk_llc ; Rise       ; C_int[18]   ;
+--------+--------------+----------------+-----------------+---------+------------+-------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+-------+-------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 0.508 ; 0.798 ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; 0.575 ; 0.883 ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 0.780 ; 1.066 ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.152 ; 0.448 ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.219 ; 0.533 ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; 1.155 ; 1.801 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; 1.028 ; 1.659 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; 1.109 ; 1.732 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; 1.155 ; 1.801 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; 1.005 ; 1.624 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; 1.098 ; 1.721 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; 1.100 ; 1.731 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; 1.150 ; 1.779 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; 1.107 ; 1.735 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; 0.448 ; 0.759 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; 5.663 ; 6.358 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; 5.657 ; 6.358 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; 5.481 ; 6.126 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; 5.656 ; 6.343 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; 5.663 ; 6.330 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; 5.427 ; 6.085 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; 5.440 ; 6.122 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; 5.329 ; 5.992 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; 5.465 ; 6.136 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; 5.106 ; 5.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; 4.923 ; 5.599 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; 5.368 ; 6.082 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; 5.021 ; 5.658 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; 5.240 ; 5.909 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; 5.171 ; 5.819 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; 5.089 ; 5.773 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; 3.095 ; 3.836 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; 2.953 ; 3.643 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; 2.937 ; 3.661 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; 1.207 ; 1.460 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; 5.234 ; 6.260 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; 1.115 ; 1.390 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; -0.291 ; -0.555 ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; -0.146 ; -0.456 ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; -0.057 ; -0.389 ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.107  ; -0.160 ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.092  ; -0.195 ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; -0.723 ; -1.307 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; -0.797 ; -1.405 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; -0.824 ; -1.441 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; -0.774 ; -1.386 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; -0.723 ; -1.307 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; -0.736 ; -1.332 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; -0.872 ; -1.487 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; -0.915 ; -1.529 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; -0.801 ; -1.416 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; -0.176 ; -0.448 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; -2.223 ; -2.868 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; -2.554 ; -3.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; -2.302 ; -2.957 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; -2.506 ; -3.182 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; -2.429 ; -3.105 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; -2.338 ; -2.992 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; -2.408 ; -3.081 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; -2.357 ; -3.011 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; -2.345 ; -3.004 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; -2.506 ; -3.188 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; -2.389 ; -3.057 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; -2.634 ; -3.340 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; -2.223 ; -2.868 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; -2.408 ; -3.074 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; -2.336 ; -2.989 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; -2.442 ; -3.106 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; -2.209 ; -2.892 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; -2.114 ; -2.783 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; -2.007 ; -2.670 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; -0.835 ; -1.087 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; -3.520 ; -4.415 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; -0.746 ; -1.020 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 4.982 ; 5.242 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 4.921 ; 5.034 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 4.196 ; 4.578 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 4.196 ; 4.578 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 2.993 ; 3.187 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 3.302 ; 3.550 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 3.193 ; 3.399 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 3.253 ; 3.464 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 3.330 ; 3.530 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 2.936 ; 3.141 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 3.012 ; 3.203 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 3.165 ; 3.372 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 3.256 ; 3.473 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 3.162 ; 3.366 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 3.440 ; 3.684 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 2.789 ; 2.994 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 3.112 ; 3.307 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 3.413 ; 3.656 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 2.835 ; 3.027 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 4.171 ; 4.294 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 3.836 ; 3.951 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 6.052 ; 6.363 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 5.523 ; 5.722 ; Rise       ; vadr[14]                                             ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 4.803 ; 5.052 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 4.722 ; 4.842 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 2.464 ; 2.661 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 3.814 ; 4.180 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 2.659 ; 2.845 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 2.957 ; 3.196 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 2.852 ; 3.051 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 2.909 ; 3.113 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 2.983 ; 3.176 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 2.606 ; 2.804 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 2.677 ; 2.861 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 2.825 ; 3.024 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 2.912 ; 3.121 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 2.823 ; 3.019 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 3.088 ; 3.324 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 2.464 ; 2.661 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 2.773 ; 2.962 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 3.063 ; 3.298 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 2.509 ; 2.694 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 3.296 ; 3.501 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 3.061 ; 3.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 3.698 ; 3.985 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 5.311 ; 5.501 ; Rise       ; vadr[14]                                             ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; AMAmem_csx ; AMAmem_data[0]  ; 3.871 ; 3.855 ; 4.522 ; 4.506 ;
; AMAmem_csx ; AMAmem_data[1]  ; 3.871 ; 3.855 ; 4.522 ; 4.506 ;
; AMAmem_csx ; AMAmem_data[2]  ; 3.762 ; 3.767 ; 4.397 ; 4.402 ;
; AMAmem_csx ; AMAmem_data[3]  ; 4.084 ; 4.089 ; 4.769 ; 4.774 ;
; AMAmem_csx ; AMAmem_data[4]  ; 4.243 ; 4.248 ; 4.948 ; 4.953 ;
; AMAmem_csx ; AMAmem_data[5]  ; 4.084 ; 4.089 ; 4.769 ; 4.774 ;
; AMAmem_csx ; AMAmem_data[6]  ; 4.279 ; 4.284 ; 4.981 ; 4.986 ;
; AMAmem_csx ; AMAmem_data[7]  ; 4.243 ; 4.248 ; 4.948 ; 4.953 ;
; AMAmem_csx ; AMAmem_data[8]  ; 4.084 ; 4.089 ; 4.769 ; 4.774 ;
; AMAmem_csx ; AMAmem_data[9]  ; 4.279 ; 4.284 ; 4.981 ; 4.986 ;
; AMAmem_csx ; AMAmem_data[10] ; 4.279 ; 4.284 ; 4.981 ; 4.986 ;
; AMAmem_csx ; AMAmem_data[11] ; 4.074 ; 4.079 ; 4.757 ; 4.762 ;
; AMAmem_csx ; AMAmem_data[12] ; 4.239 ; 4.244 ; 4.945 ; 4.950 ;
; AMAmem_csx ; AMAmem_data[13] ; 4.068 ; 4.073 ; 4.743 ; 4.748 ;
; AMAmem_csx ; AMAmem_data[14] ; 4.068 ; 4.073 ; 4.743 ; 4.748 ;
; AMAmem_csx ; AMAmem_data[15] ; 4.223 ; 4.228 ; 4.926 ; 4.931 ;
; AMAmem_csx ; AMAmem_waitx    ; 7.210 ;       ;       ; 8.322 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; AMAmem_csx ; AMAmem_data[0]  ; 3.746 ; 3.730 ; 4.386 ; 4.370 ;
; AMAmem_csx ; AMAmem_data[1]  ; 3.746 ; 3.730 ; 4.386 ; 4.370 ;
; AMAmem_csx ; AMAmem_data[2]  ; 3.643 ; 3.648 ; 4.267 ; 4.272 ;
; AMAmem_csx ; AMAmem_data[3]  ; 3.952 ; 3.957 ; 4.624 ; 4.629 ;
; AMAmem_csx ; AMAmem_data[4]  ; 4.105 ; 4.110 ; 4.796 ; 4.801 ;
; AMAmem_csx ; AMAmem_data[5]  ; 3.952 ; 3.957 ; 4.624 ; 4.629 ;
; AMAmem_csx ; AMAmem_data[6]  ; 4.139 ; 4.144 ; 4.828 ; 4.833 ;
; AMAmem_csx ; AMAmem_data[7]  ; 4.105 ; 4.110 ; 4.796 ; 4.801 ;
; AMAmem_csx ; AMAmem_data[8]  ; 3.952 ; 3.957 ; 4.624 ; 4.629 ;
; AMAmem_csx ; AMAmem_data[9]  ; 4.139 ; 4.144 ; 4.828 ; 4.833 ;
; AMAmem_csx ; AMAmem_data[10] ; 4.139 ; 4.144 ; 4.828 ; 4.833 ;
; AMAmem_csx ; AMAmem_data[11] ; 3.942 ; 3.947 ; 4.613 ; 4.618 ;
; AMAmem_csx ; AMAmem_data[12] ; 4.100 ; 4.105 ; 4.793 ; 4.798 ;
; AMAmem_csx ; AMAmem_data[13] ; 3.936 ; 3.941 ; 4.600 ; 4.605 ;
; AMAmem_csx ; AMAmem_data[14] ; 3.936 ; 3.941 ; 4.600 ; 4.605 ;
; AMAmem_csx ; AMAmem_data[15] ; 4.086 ; 4.091 ; 4.776 ; 4.781 ;
; AMAmem_csx ; AMAmem_waitx    ; 6.908 ;       ;       ; 7.963 ;
+------------+-----------------+-------+-------+-------+-------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                                 ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                      ; -78.501   ; -1.381 ; N/A      ; N/A     ; -3.000              ;
;  clk_div[1]                                           ; -1.654    ; -1.381 ; N/A      ; N/A     ; -1.285              ;
;  clk_llc                                              ; -1.830    ; -0.607 ; N/A      ; N/A     ; 17.947              ;
;  clk_llc2                                             ; -0.395    ; -0.171 ; N/A      ; N/A     ; -3.000              ;
;  href                                                 ; 0.203     ; 0.197  ; N/A      ; N/A     ; -3.000              ;
;  odd                                                  ; 0.203     ; 0.197  ; N/A      ; N/A     ; -3.000              ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -78.501   ; -0.235 ; N/A      ; N/A     ; 4.679               ;
;  vadr[14]                                             ; -0.839    ; 0.179  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                       ; -4666.1   ; -6.752 ; 0.0      ; 0.0     ; -46.265             ;
;  clk_div[1]                                           ; -27.495   ; -5.615 ; N/A      ; N/A     ; -24.415             ;
;  clk_llc                                              ; -5.210    ; -0.978 ; N/A      ; N/A     ; 0.000               ;
;  clk_llc2                                             ; -0.395    ; -0.171 ; N/A      ; N/A     ; -5.570              ;
;  href                                                 ; 0.000     ; 0.000  ; N/A      ; N/A     ; -4.285              ;
;  odd                                                  ; 0.000     ; 0.000  ; N/A      ; N/A     ; -4.285              ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -4629.878 ; -0.235 ; N/A      ; N/A     ; 0.000               ;
;  vadr[14]                                             ; -3.122    ; 0.000  ; N/A      ; N/A     ; -7.710              ;
+-------------------------------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                        ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; 1.062  ; 1.051  ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; 1.218  ; 1.242  ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; 1.591  ; 1.614  ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.352  ; 0.448  ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.508  ; 0.614  ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; 2.541  ; 2.971  ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; 2.266  ; 2.692  ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; 2.467  ; 2.898  ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; 2.541  ; 2.971  ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; 2.200  ; 2.592  ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; 2.456  ; 2.856  ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; 2.461  ; 2.869  ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; 2.495  ; 2.945  ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; 2.452  ; 2.896  ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; 1.021  ; 1.112  ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; 11.787 ; 12.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; 11.767 ; 12.242 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; 11.387 ; 11.797 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; 11.752 ; 12.245 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; 11.787 ; 12.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; 11.285 ; 11.731 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; 11.263 ; 11.767 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; 11.085 ; 11.565 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; 11.359 ; 11.835 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; 10.627 ; 11.150 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; 10.220 ; 10.701 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; 11.197 ; 11.660 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; 10.436 ; 10.868 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; 10.976 ; 11.408 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; 10.792 ; 11.250 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; 10.574 ; 11.035 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; 6.527  ; 7.060  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; 6.253  ; 6.716  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; 6.179  ; 6.732  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; 2.344  ; 2.381  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; 11.122 ; 11.790 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; 2.220  ; 2.267  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+
; href            ; clk_div[1] ; -0.291 ; -0.555 ; Rise       ; clk_div[1]                                           ;
; odd             ; clk_div[1] ; -0.146 ; -0.437 ; Rise       ; clk_div[1]                                           ;
; vref            ; clk_div[1] ; -0.057 ; -0.328 ; Rise       ; clk_div[1]                                           ;
; href            ; clk_llc    ; 0.197  ; 0.161  ; Rise       ; clk_llc                                              ;
; odd             ; clk_llc    ; 0.144  ; 0.081  ; Rise       ; clk_llc                                              ;
; vpo[*]          ; clk_llc    ; -0.723 ; -1.307 ; Rise       ; clk_llc                                              ;
;  vpo[8]         ; clk_llc    ; -0.797 ; -1.405 ; Rise       ; clk_llc                                              ;
;  vpo[9]         ; clk_llc    ; -0.824 ; -1.441 ; Rise       ; clk_llc                                              ;
;  vpo[10]        ; clk_llc    ; -0.774 ; -1.386 ; Rise       ; clk_llc                                              ;
;  vpo[11]        ; clk_llc    ; -0.723 ; -1.307 ; Rise       ; clk_llc                                              ;
;  vpo[12]        ; clk_llc    ; -0.736 ; -1.332 ; Rise       ; clk_llc                                              ;
;  vpo[13]        ; clk_llc    ; -0.872 ; -1.487 ; Rise       ; clk_llc                                              ;
;  vpo[14]        ; clk_llc    ; -0.915 ; -1.529 ; Rise       ; clk_llc                                              ;
;  vpo[15]        ; clk_llc    ; -0.801 ; -1.416 ; Rise       ; clk_llc                                              ;
; vref            ; clk_llc    ; -0.176 ; -0.400 ; Rise       ; clk_llc                                              ;
; AMAmem_adr[*]   ; clk_llc    ; -2.223 ; -2.868 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[0]  ; clk_llc    ; -2.554 ; -3.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[1]  ; clk_llc    ; -2.302 ; -2.957 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[2]  ; clk_llc    ; -2.506 ; -3.182 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[3]  ; clk_llc    ; -2.429 ; -3.105 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[4]  ; clk_llc    ; -2.338 ; -2.992 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[5]  ; clk_llc    ; -2.408 ; -3.081 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[6]  ; clk_llc    ; -2.357 ; -3.011 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[7]  ; clk_llc    ; -2.345 ; -3.004 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[8]  ; clk_llc    ; -2.506 ; -3.188 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[9]  ; clk_llc    ; -2.389 ; -3.057 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[10] ; clk_llc    ; -2.634 ; -3.340 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[11] ; clk_llc    ; -2.223 ; -2.868 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[12] ; clk_llc    ; -2.408 ; -3.074 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[13] ; clk_llc    ; -2.336 ; -2.989 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_adr[14] ; clk_llc    ; -2.442 ; -3.106 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_csx      ; clk_llc    ; -2.209 ; -2.892 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_rdx      ; clk_llc    ; -2.114 ; -2.783 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_wrx      ; clk_llc    ; -2.007 ; -2.670 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; odd             ; clk_llc    ; -0.835 ; -1.087 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; resetx          ; clk_llc    ; -3.520 ; -4.415 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vref            ; clk_llc    ; -0.746 ; -1.020 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+--------+--------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 10.210 ; 10.262 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 10.035 ; 10.005 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 8.706  ; 8.865  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 8.706  ; 8.865  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 6.186  ; 6.289  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 6.822  ; 6.880  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 6.658  ; 6.654  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 6.866  ; 6.794  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 7.028  ; 6.930  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 6.022  ; 6.093  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 6.354  ; 6.309  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 6.677  ; 6.628  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 6.852  ; 6.794  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 6.638  ; 6.602  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 7.242  ; 7.174  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 5.726  ; 5.854  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 6.494  ; 6.478  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 7.199  ; 7.128  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 5.858  ; 5.942  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 8.604  ; 8.605  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 7.925  ; 7.963  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 12.657 ; 12.541 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 11.460 ; 11.411 ; Rise       ; vadr[14]                                             ;
+------------------+------------+--------+--------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+
; AMAmem_irq0      ; odd        ; 4.803 ; 5.052 ; Rise       ; odd                                                  ;
; AMAmem_irq1      ; odd        ; 4.722 ; 4.842 ; Rise       ; odd                                                  ;
; AMAmem_data[*]   ; clk_llc    ; 2.464 ; 2.661 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[0]  ; clk_llc    ; 3.814 ; 4.180 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[1]  ; clk_llc    ; 2.659 ; 2.845 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[2]  ; clk_llc    ; 2.957 ; 3.196 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[3]  ; clk_llc    ; 2.852 ; 3.051 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[4]  ; clk_llc    ; 2.909 ; 3.113 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[5]  ; clk_llc    ; 2.983 ; 3.176 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[6]  ; clk_llc    ; 2.606 ; 2.804 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[7]  ; clk_llc    ; 2.677 ; 2.861 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[8]  ; clk_llc    ; 2.825 ; 3.024 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[9]  ; clk_llc    ; 2.912 ; 3.121 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[10] ; clk_llc    ; 2.823 ; 3.019 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[11] ; clk_llc    ; 3.088 ; 3.324 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[12] ; clk_llc    ; 2.464 ; 2.661 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[13] ; clk_llc    ; 2.773 ; 2.962 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[14] ; clk_llc    ; 3.063 ; 3.298 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  AMAmem_data[15] ; clk_llc    ; 2.509 ; 2.694 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq0      ; clk_llc    ; 3.296 ; 3.501 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_irq1      ; clk_llc    ; 3.061 ; 3.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; AMAmem_waitx     ; clk_llc    ; 3.698 ; 3.985 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_test         ; vadr[14]   ; 5.311 ; 5.501 ; Rise       ; vadr[14]                                             ;
+------------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-----------------+--------+-------+-------+--------+
; Input Port ; Output Port     ; RR     ; RF    ; FR    ; FF     ;
+------------+-----------------+--------+-------+-------+--------+
; AMAmem_csx ; AMAmem_data[0]  ; 7.843  ; 7.759 ; 8.334 ; 8.250  ;
; AMAmem_csx ; AMAmem_data[1]  ; 7.843  ; 7.759 ; 8.334 ; 8.250  ;
; AMAmem_csx ; AMAmem_data[2]  ; 7.611  ; 7.539 ; 8.106 ; 8.034  ;
; AMAmem_csx ; AMAmem_data[3]  ; 8.281  ; 8.209 ; 8.813 ; 8.741  ;
; AMAmem_csx ; AMAmem_data[4]  ; 8.633  ; 8.561 ; 9.156 ; 9.084  ;
; AMAmem_csx ; AMAmem_data[5]  ; 8.281  ; 8.209 ; 8.813 ; 8.741  ;
; AMAmem_csx ; AMAmem_data[6]  ; 8.701  ; 8.629 ; 9.210 ; 9.138  ;
; AMAmem_csx ; AMAmem_data[7]  ; 8.633  ; 8.561 ; 9.156 ; 9.084  ;
; AMAmem_csx ; AMAmem_data[8]  ; 8.281  ; 8.209 ; 8.813 ; 8.741  ;
; AMAmem_csx ; AMAmem_data[9]  ; 8.701  ; 8.629 ; 9.210 ; 9.138  ;
; AMAmem_csx ; AMAmem_data[10] ; 8.701  ; 8.629 ; 9.210 ; 9.138  ;
; AMAmem_csx ; AMAmem_data[11] ; 8.278  ; 8.206 ; 8.810 ; 8.738  ;
; AMAmem_csx ; AMAmem_data[12] ; 8.629  ; 8.557 ; 9.151 ; 9.079  ;
; AMAmem_csx ; AMAmem_data[13] ; 8.259  ; 8.187 ; 8.776 ; 8.704  ;
; AMAmem_csx ; AMAmem_data[14] ; 8.259  ; 8.187 ; 8.776 ; 8.704  ;
; AMAmem_csx ; AMAmem_data[15] ; 8.611  ; 8.539 ; 9.132 ; 9.060  ;
; AMAmem_csx ; AMAmem_waitx    ; 15.077 ;       ;       ; 15.539 ;
+------------+-----------------+--------+-------+-------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; AMAmem_csx ; AMAmem_data[0]  ; 3.746 ; 3.730 ; 4.386 ; 4.370 ;
; AMAmem_csx ; AMAmem_data[1]  ; 3.746 ; 3.730 ; 4.386 ; 4.370 ;
; AMAmem_csx ; AMAmem_data[2]  ; 3.643 ; 3.648 ; 4.267 ; 4.272 ;
; AMAmem_csx ; AMAmem_data[3]  ; 3.952 ; 3.957 ; 4.624 ; 4.629 ;
; AMAmem_csx ; AMAmem_data[4]  ; 4.105 ; 4.110 ; 4.796 ; 4.801 ;
; AMAmem_csx ; AMAmem_data[5]  ; 3.952 ; 3.957 ; 4.624 ; 4.629 ;
; AMAmem_csx ; AMAmem_data[6]  ; 4.139 ; 4.144 ; 4.828 ; 4.833 ;
; AMAmem_csx ; AMAmem_data[7]  ; 4.105 ; 4.110 ; 4.796 ; 4.801 ;
; AMAmem_csx ; AMAmem_data[8]  ; 3.952 ; 3.957 ; 4.624 ; 4.629 ;
; AMAmem_csx ; AMAmem_data[9]  ; 4.139 ; 4.144 ; 4.828 ; 4.833 ;
; AMAmem_csx ; AMAmem_data[10] ; 4.139 ; 4.144 ; 4.828 ; 4.833 ;
; AMAmem_csx ; AMAmem_data[11] ; 3.942 ; 3.947 ; 4.613 ; 4.618 ;
; AMAmem_csx ; AMAmem_data[12] ; 4.100 ; 4.105 ; 4.793 ; 4.798 ;
; AMAmem_csx ; AMAmem_data[13] ; 3.936 ; 3.941 ; 4.600 ; 4.605 ;
; AMAmem_csx ; AMAmem_data[14] ; 3.936 ; 3.941 ; 4.600 ; 4.605 ;
; AMAmem_csx ; AMAmem_data[15] ; 4.086 ; 4.091 ; 4.776 ; 4.781 ;
; AMAmem_csx ; AMAmem_waitx    ; 6.908 ;       ;       ; 7.963 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AMAmem_waitx    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_irq0     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_irq1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_test        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AMAmem_data[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; vpo[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[11]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[12]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[13]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[14]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_data[15]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_csx              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; resetx                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; odd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vref                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_llc                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; href                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_rdx              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_wrx              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_llc2                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[11]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[10]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[13]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[12]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AMAmem_adr[14]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[9]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[8]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[10]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[14]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[13]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[12]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[11]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vpo[15]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AMAmem_waitx    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; led_test        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AMAmem_waitx    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; led_test        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.0071 V           ; 0.116 V                              ; 0.028 V                              ; 4.61e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.0071 V          ; 0.116 V                             ; 0.028 V                             ; 4.61e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; AMAmem_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.0071 V           ; 0.116 V                              ; 0.028 V                              ; 4.61e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.0071 V          ; 0.116 V                             ; 0.028 V                             ; 4.61e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; AMAmem_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AMAmem_waitx    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_irq1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; led_test        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; AMAmem_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; AMAmem_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; AMAmem_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; AMAmem_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; clk_div[1]                                           ; clk_div[1]                                           ; 119          ; 0        ; 0        ; 0        ;
; href                                                 ; clk_div[1]                                           ; 38           ; 19       ; 0        ; 0        ;
; odd                                                  ; clk_div[1]                                           ; 34           ; 34       ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]                                           ; 4            ; 0        ; 0        ; 0        ;
; vadr[14]                                             ; clk_div[1]                                           ; 1            ; 1        ; 0        ; 0        ;
; clk_div[1]                                           ; clk_llc                                              ; 1            ; 1        ; 0        ; 0        ;
; clk_llc                                              ; clk_llc                                              ; 5004         ; 0        ; 0        ; 0        ;
; href                                                 ; clk_llc                                              ; 6            ; 3        ; 0        ; 0        ;
; odd                                                  ; clk_llc                                              ; 3            ; 3        ; 0        ; 0        ;
; clk_div[1]                                           ; clk_llc2                                             ; 1            ; 1        ; 0        ; 0        ;
; clk_llc2                                             ; clk_llc2                                             ; 2            ; 0        ; 0        ; 0        ;
; href                                                 ; href                                                 ; 1            ; 0        ; 0        ; 0        ;
; odd                                                  ; odd                                                  ; 1            ; 0        ; 0        ; 0        ;
; clk_div[1]                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2433         ; 0        ; 0        ; 0        ;
; clk_llc                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 19528        ; 0        ; 0        ; 0        ;
; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 643          ; 1        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 641          ; 641      ; 0        ; 0        ;
; vadr[14]                                             ; vadr[14]                                             ; 21           ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; clk_div[1]                                           ; clk_div[1]                                           ; 119          ; 0        ; 0        ; 0        ;
; href                                                 ; clk_div[1]                                           ; 38           ; 19       ; 0        ; 0        ;
; odd                                                  ; clk_div[1]                                           ; 34           ; 34       ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clk_div[1]                                           ; 4            ; 0        ; 0        ; 0        ;
; vadr[14]                                             ; clk_div[1]                                           ; 1            ; 1        ; 0        ; 0        ;
; clk_div[1]                                           ; clk_llc                                              ; 1            ; 1        ; 0        ; 0        ;
; clk_llc                                              ; clk_llc                                              ; 5004         ; 0        ; 0        ; 0        ;
; href                                                 ; clk_llc                                              ; 6            ; 3        ; 0        ; 0        ;
; odd                                                  ; clk_llc                                              ; 3            ; 3        ; 0        ; 0        ;
; clk_div[1]                                           ; clk_llc2                                             ; 1            ; 1        ; 0        ; 0        ;
; clk_llc2                                             ; clk_llc2                                             ; 2            ; 0        ; 0        ; 0        ;
; href                                                 ; href                                                 ; 1            ; 0        ; 0        ; 0        ;
; odd                                                  ; odd                                                  ; 1            ; 0        ; 0        ; 0        ;
; clk_div[1]                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2433         ; 0        ; 0        ; 0        ;
; clk_llc                                              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 19528        ; 0        ; 0        ; 0        ;
; odd                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 643          ; 1        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; vadr[14]                                             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 641          ; 641      ; 0        ; 0        ;
; vadr[14]                                             ; vadr[14]                                             ; 21           ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 28    ; 28   ;
; Unconstrained Input Port Paths  ; 3930  ; 3930 ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jul 24 18:43:22 2018
Info: Command: quartus_sta SoC_Brain -c SoC_Brain
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SoC_Brain.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name clk_llc clk_llc
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 27 -multiply_by 100 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vadr[14] vadr[14]
    Info (332105): create_clock -period 1.000 -name clk_div[1] clk_div[1]
    Info (332105): create_clock -period 1.000 -name href href
    Info (332105): create_clock -period 1.000 -name clk_llc2 clk_llc2
    Info (332105): create_clock -period 1.000 -name odd odd
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -78.501
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -78.501           -4629.878 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.830              -5.210 clk_llc 
    Info (332119):    -1.654             -27.495 clk_div[1] 
    Info (332119):    -0.839              -3.122 vadr[14] 
    Info (332119):    -0.395              -0.395 clk_llc2 
    Info (332119):     0.203               0.000 href 
    Info (332119):     0.203               0.000 odd 
Info (332146): Worst-case hold slack is -1.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.381              -5.615 clk_div[1] 
    Info (332119):    -0.607              -0.978 clk_llc 
    Info (332119):    -0.115              -0.115 clk_llc2 
    Info (332119):    -0.044              -0.044 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.414               0.000 vadr[14] 
    Info (332119):     0.449               0.000 href 
    Info (332119):     0.449               0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.570 clk_llc2 
    Info (332119):    -3.000              -4.285 href 
    Info (332119):    -3.000              -4.285 odd 
    Info (332119):    -1.285             -24.415 clk_div[1] 
    Info (332119):    -1.285              -7.710 vadr[14] 
    Info (332119):     4.706               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    18.268               0.000 clk_llc 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -66.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -66.329           -3925.940 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.597              -4.577 clk_llc 
    Info (332119):    -1.243             -23.409 clk_div[1] 
    Info (332119):    -0.591              -1.962 vadr[14] 
    Info (332119):    -0.203              -0.203 clk_llc2 
    Info (332119):     0.320               0.000 href 
    Info (332119):     0.320               0.000 odd 
Info (332146): Worst-case hold slack is -0.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.981              -3.839 clk_div[1] 
    Info (332119):    -0.524              -0.783 clk_llc 
    Info (332119):    -0.235              -0.235 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.023               0.000 clk_llc2 
    Info (332119):     0.353               0.000 vadr[14] 
    Info (332119):     0.382               0.000 href 
    Info (332119):     0.382               0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.570 clk_llc2 
    Info (332119):    -3.000              -4.285 href 
    Info (332119):    -3.000              -4.285 odd 
    Info (332119):    -1.285             -24.415 clk_div[1] 
    Info (332119):    -1.285              -7.710 vadr[14] 
    Info (332119):     4.679               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    18.301               0.000 clk_llc 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -30.362
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -30.362           -2241.058 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.879              -2.504 clk_llc 
    Info (332119):    -0.413              -5.130 clk_div[1] 
    Info (332119):     0.161               0.000 vadr[14] 
    Info (332119):     0.219               0.000 clk_llc2 
    Info (332119):     0.642               0.000 href 
    Info (332119):     0.642               0.000 odd 
Info (332146): Worst-case hold slack is -0.776
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.776              -3.253 clk_div[1] 
    Info (332119):    -0.393              -0.626 clk_llc 
    Info (332119):    -0.171              -0.171 clk_llc2 
    Info (332119):    -0.100              -0.100 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.179               0.000 vadr[14] 
    Info (332119):     0.197               0.000 href 
    Info (332119):     0.197               0.000 odd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.102 clk_llc2 
    Info (332119):    -3.000              -4.000 href 
    Info (332119):    -3.000              -4.000 odd 
    Info (332119):    -1.000             -19.000 clk_div[1] 
    Info (332119):    -1.000              -6.000 vadr[14] 
    Info (332119):     4.745               0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.947               0.000 clk_llc 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4770 megabytes
    Info: Processing ended: Tue Jul 24 18:43:35 2018
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:12


