[Inputs]
in_clock
[Outputs]
out_clock
[BiDir]
[ATTRIBUTES]
VeriModel Dzielnik_10000

