{\rtf1\ansi\ansicpg1252\cocoartf1265\cocoasubrtf190
{\fonttbl\f0\fswiss\fcharset0 Helvetica;\f1\fnil\fcharset0 LucidaGrande;\f2\froman\fcharset0 Times-Roman;
\f3\fmodern\fcharset0 CourierNewPSMT;}
{\colortbl;\red255\green255\blue255;\red255\green39\blue18;\red66\green69\blue76;}
{\*\listtable{\list\listtemplateid1\listhybrid{\listlevel\levelnfc23\levelnfcn23\leveljc0\leveljcn0\levelfollow0\levelstartat1\levelspace360\levelindent0{\*\levelmarker \{disc\}}{\leveltext\leveltemplateid1\'01\uc0\u8226 ;}{\levelnumbers;}\fi-360\li720\lin720 }{\listname ;}\listid1}
{\list\listtemplateid2\listhybrid{\listlevel\levelnfc23\levelnfcn23\leveljc0\leveljcn0\levelfollow0\levelstartat1\levelspace360\levelindent0{\*\levelmarker \{disc\}}{\leveltext\leveltemplateid101\'01\uc0\u8226 ;}{\levelnumbers;}\fi-360\li720\lin720 }{\listname ;}\listid2}}
{\*\listoverridetable{\listoverride\listid1\listoverridecount0\ls1}{\listoverride\listid2\listoverridecount0\ls2}}
\margl1440\margr1440\vieww10800\viewh8400\viewkind0
\pard\tx720\tx1440\tx2160\tx2880\tx3600\tx4320\tx5040\tx5760\tx6480\tx7200\tx7920\tx8640\pardirnatural

\f0\fs24 \cf0 Nome: Jose Fernando Santos de Carvalho - jfsc\
Disciplina: pp\

\b \
Quest\'e3o 1:
\b0 \
\pard\tx220\tx720\tx1440\tx2160\tx2880\tx3600\tx4320\tx5040\tx5760\tx6480\tx7200\tx7920\tx8640\li720\fi-720\pardirnatural
\ls1\ilvl0
\b \cf0 {\listtext	\'95	}Frequ\'eancia de Clock:
\b0  
\f1\fs22 2.3 GHz + 
\f0\fs24 Turbo Boost (2.9GHz)
\f1\fs22 ;\
\ls1\ilvl0
\f0\fs24 {\listtext	\'95	}
\b N\'famero de n\'facleos (f\'edsico e virtuais) do procesador: 
\b0 2 cores f\'edsicos e 4 virtuais(Hyper Threading );\
{\listtext	\'95	}
\b\fs26 N\'famero de n\'edveis de cache e onde as mem\'f3rias cache est\'e3o localizadas: 
\b0 N\'edveis L1 de 32k (por core), L2  de 256KB (por core) e L3 de 3M (compartilhado no mesmo chip do processador);
\f2 \
\ls1\ilvl0
\f0\fs24 \cf2 {\listtext	\'95	}
\b\fs26 \cf0 Como o processador mant\'e9m coer\'eancia das mem\'f3rias cache: 
\b0 Usando o Strong Hardware Memory Model da intel respons\'e1vel por adotar a sem\'e2ntica de acquire and release possibilitando que todos os cores do processador visualizem instru\'e7\'f5es na mesma ordem.\
\pard\tx720\tx1440\tx2160\tx2880\tx3600\tx4320\tx5040\tx5760\tx6480\tx7200\tx7920\tx8640\pardirnatural

\f2 \cf0 \
\pard\tx220\tx720\tx1440\tx2160\tx2880\tx3600\tx4320\tx5040\tx5760\tx6480\tx7200\tx7920\tx8640\li720\fi-720\pardirnatural
\ls2\ilvl0
\f0\fs24 \cf0 {\listtext	\'95	}
\b Instru\'e7\'f5es At\'f4micas n\'e3o-triviais: 
\f3\b0\fs26 \cf3 fetch_and_store (encontra e substitue a vari\'e1vel), fetch_and_add (incremento x+=y), compare_and_swap (comparar e trocar)
\f0\b\fs24 \cf0 \
\ls2\ilvl0
\b0 {\listtext	\'95	}
\b\fs26 Ela \'e9 r\'e1pida o suficiente para o processador: 
\b0 Sim. As aplica\'e7\'f5es utilizadas respondem bem as intera\'e7\'f5es e n\'e3o houve necessidade de um upgrade. No entanto, vale salientar que a apple fez uma recente melhoria no sistema de aloca\'e7\'e3o de mem\'f3ria que torna seu uso mais eficiente.
\fs24 \
\pard\tx720\tx1440\tx2160\tx2880\tx3600\tx4320\tx5040\tx5760\tx6480\tx7200\tx7920\tx8640\pardirnatural
\cf0 \
\pard\tx720\tx1440\tx2160\tx2880\tx3600\tx4320\tx5040\tx5760\tx6480\tx7200\tx7920\tx8640\pardirnatural

\b \cf0 Quest\'e3o 2:
\b0 \
Atualmente trabalho em uma empresa que desenvolve uma plataforma de storage em cloud computing. Utilizamos uma arquitetura P2P respons\'e1vel pela replica\'e7\'e3o e disponibilidade dos dados armazenados na plataforma. Ainda, a plataforma conta com uma interface Web, aplica\'e7\'e3o Mobile e aplica\'e7\'e3o Desktop capazes de permitir a visualiza\'e7\'e3o e administra\'e7\'e3o do sistema. \
\
Pode-se classificar essa plataforma como embara\'e7osamente paralela devido a sua exig\'eancia de execu\'e7\'f5es de tarefas em paralelo. Ex. Quando um usu\'e1rio seleciona 6 arquivos de seu sistema de arquivos e envia para essa plataforma, todos devem ser \'93quebrados\'94 em chunks e enviados via rede. Assim, alem de permitir que v\'e1rios usu\'e1rios usem a plataforma simultaneamente para visualizar esses arquivos, precisamos lidar com problemas de lat\'eancia de rede, por exemplo.\
\pard\tx720\tx1440\tx2160\tx2880\tx3600\tx4320\tx5040\tx5760\tx6480\tx7200\tx7920\tx8640\pardirnatural
\cf0 \
\
\
Refer\'eancias:\
Weak vs. Strong Memory Models. http://preshing.com/20120930/weak-vs-strong-memory-models/\
Atomic Operations. http://software.intel.com/en-us/node/506090\
Memory Consistency. http://software.intel.com/en-us/node/506092\
}