Fitter report for EA4163
Sat Nov 21 01:35:23 2020
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. All Package Pins
 10. Control Signals
 11. Global & Other Fast Signals
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. Peripheral Signals
 15. LAB
 16. Local Routing Interconnect
 17. LAB External Interconnect
 18. Row Interconnect
 19. LAB Column Interconnect
 20. LAB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Sat Nov 21 01:35:23 2020        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; EA4163                                       ;
; Top-level Entity Name ; EA4163                                       ;
; Family                ; FLEX10KE                                     ;
; Device                ; EPF10K200SRC240-1                            ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 106 / 9,984 ( 1 % )                          ;
; Total pins            ; 99 / 182 ( 54 % )                            ;
; Total memory bits     ; 0 / 98,304 ( 0 % )                           ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K200SRC240-1  ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                       ;
+----------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name           ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+----------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; I_CLK_32M      ; 91    ; --  ; --   ; 67      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_SYSRESET ; 90    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_WR       ; 210   ; --  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[7]     ; 92    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[2]     ; 211   ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[6]     ; 78    ; --  ; 34   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_LWORD    ; 87    ; --  ; 28   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[5]     ; 166   ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[1]     ; 228   ; --  ; 42   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[4]     ; 240   ; --  ; 52   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[3]     ; 223   ; --  ; 38   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_AM[5]    ; 35    ;  N  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_AM[3]    ; 149   ;  N  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_DS1      ; 64    ; --  ; 48   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_AS       ; 65    ; --  ; 47   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_AM[0]    ; 61    ; --  ; 52   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_AM[1]    ; 79    ; --  ; 33   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_AM[4]    ; 36    ;  N  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_DS0      ; 148   ;  N  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[12]    ; 72    ; --  ; 39   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[13]    ; 233   ; --  ; 46   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[14]    ; 75    ; --  ; 35   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[15]    ; 239   ; --  ; 51   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[10]    ; 234   ; --  ; 47   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[11]    ; 63    ; --  ; 49   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[8]     ; 235   ; --  ; 48   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_A[9]     ; 73    ; --  ; 36   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_IACK     ; 133   ;  U  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_IACK_IN  ; 142   ;  Q  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_ADAPTER_NO   ; 204   ; --  ; 24   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_M_17_24_IN   ; 168   ;  D  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_M_9_16_IN    ; 202   ; --  ; 23   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_M_1_8_IN     ; 195   ; --  ; 20   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; I_VME_AM[2]    ; 190   ; --  ; 15   ; 0       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+----------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                   ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name            ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; O_F_1_8_KP      ; 134   ;  U  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_F_9_16_KP     ; 31    ;  L  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_VME_IRQ       ; 14    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_VME_IACK_OUT  ; 51    ;  V  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_VME_BERR      ; 174   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_KL_VME        ; 219   ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_RD_BUF_EN     ; 119   ; --  ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_WR_BUF_EN     ; 143   ;  P  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_LED_DISABLE   ; 101   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUTPUTS_EN    ; 127   ;  X  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_F_17_24_TTL   ; 114   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_F_17_24_KP    ; 171   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_F_17_24_27B   ; 182   ; --  ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_MUX_1_8_EN    ; 12    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_MUX_9_16_EN   ; 33    ;  M  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_MUX_17_24_EN  ; 173   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_MUX_A_0       ; 156   ;  J  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_MUX_A_1       ; 39    ;  P  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_MUX_A_2       ; 105   ; --  ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_F_1_8_TTL     ; 41    ;  Q  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_F_1_8_27B     ; 29    ;  K  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_F_9_16_TTL    ; 56    ;  X  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_F_9_16_27B    ; 109   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_VME_DTACK_D   ; 161   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_VME_DTACK_EN  ; 188   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CCH_3[16] ; 111   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CCH_3[17] ; 169   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CCH_3[18] ; 238   ; --  ; 50   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CCH_3[19] ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CCH_3[20] ; 194   ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CCH_3[21] ; 21    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CCH_3[22] ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CCH_3[23] ; 94    ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_1[0]   ; 230   ; --  ; 44   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_1[1]   ; 53    ;  V  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_1[2]   ; 226   ; --  ; 40   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_1[3]   ; 200   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_1[4]   ; 186   ; --  ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_1[5]   ; 136   ;  T  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_1[6]   ; 38    ;  O  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_1[7]   ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_2[0]   ; 208   ; --  ; 26   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_2[1]   ; 147   ;  O  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_2[2]   ; 132   ;  V  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_2[3]   ; 100   ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_2[4]   ; 9     ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_2[5]   ; 183   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_2[6]   ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; O_OUT_CH_2[7]   ; 153   ;  K  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                           ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+
; Name      ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Single-Pin OE ; Open Drain ; I/O Standard ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+
; VME_D[0]  ; 81    ; --  ; 31   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[6]  ; 88    ; --  ; 27   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[7]  ; 86    ; --  ; 28   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[10] ; 83    ; --  ; 29   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[8]  ; 84    ; --  ; 29   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[9]  ; 82    ; --  ; 30   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[12] ; 74    ; --  ; 35   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[2]  ; 43    ;  R  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[4]  ; 213   ; --  ; 27   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[5]  ; 214   ; --  ; 30   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[15] ; 215   ; --  ; 31   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[11] ; 217   ; --  ; 32   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[14] ; 221   ; --  ; 36   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[13] ; 220   ; --  ; 35   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[3]  ; 19    ;  F  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
; VME_D[1]  ; 18    ;  F  ; --   ; 2       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no              ; no            ; no            ; no            ; no         ; LVTTL/LVCMOS ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+


+----------------------------------------+
; All Package Pins                       ;
+-------+-----------------+--------------+
; Pin # ; Usage           ; I/O Standard ;
+-------+-----------------+--------------+
; 1     ; #TCK            ;              ;
; 2     ; ^CONF_DONE      ;              ;
; 3     ; ^nCEO           ;              ;
; 4     ; #TDO            ;              ;
; 5     ; VCC_INT         ;              ;
; 6     ; O_OUT_CH_1[7]   ; LVTTL/LVCMOS ;
; 7     ; O_OUT_CCH_3[22] ; LVTTL/LVCMOS ;
; 8     ; O_OUT_CCH_3[19] ; LVTTL/LVCMOS ;
; 9     ; O_OUT_CH_2[4]   ; LVTTL/LVCMOS ;
; 10    ; GND_INT         ;              ;
; 11    ; O_OUT_CH_2[6]   ; LVTTL/LVCMOS ;
; 12    ; O_MUX_1_8_EN    ; LVTTL/LVCMOS ;
; 13    ; GND*            ;              ;
; 14    ; O_VME_IRQ       ; LVTTL/LVCMOS ;
; 15    ; GND*            ;              ;
; 16    ; VCC_IO          ;              ;
; 17    ; GND*            ;              ;
; 18    ; VME_D[1]        ; LVTTL/LVCMOS ;
; 19    ; VME_D[3]        ; LVTTL/LVCMOS ;
; 20    ; VCC_INT         ;              ;
; 21    ; O_OUT_CCH_3[21] ; LVTTL/LVCMOS ;
; 22    ; GND_INT         ;              ;
; 23    ; GND*            ;              ;
; 24    ; GND*            ;              ;
; 25    ; GND*            ;              ;
; 26    ; GND*            ;              ;
; 27    ; VCC_INT         ;              ;
; 28    ; GND*            ;              ;
; 29    ; O_F_1_8_27B     ; LVTTL/LVCMOS ;
; 30    ; GND*            ;              ;
; 31    ; O_F_9_16_KP     ; LVTTL/LVCMOS ;
; 32    ; GND_INT         ;              ;
; 33    ; O_MUX_9_16_EN   ; LVTTL/LVCMOS ;
; 34    ; GND*            ;              ;
; 35    ; I_VME_AM[5]     ; LVTTL/LVCMOS ;
; 36    ; I_VME_AM[4]     ; LVTTL/LVCMOS ;
; 37    ; VCC_IO          ;              ;
; 38    ; O_OUT_CH_1[6]   ; LVTTL/LVCMOS ;
; 39    ; O_MUX_A_1       ; LVTTL/LVCMOS ;
; 40    ; VCC_INT         ;              ;
; 41    ; O_F_1_8_TTL     ; LVTTL/LVCMOS ;
; 42    ; GND_INT         ;              ;
; 43    ; VME_D[2]        ; LVTTL/LVCMOS ;
; 44    ; GND*            ;              ;
; 45    ; GND*            ;              ;
; 46    ; GND*            ;              ;
; 47    ; VCC_INT         ;              ;
; 48    ; GND*            ;              ;
; 49    ; GND*            ;              ;
; 50    ; GND*            ;              ;
; 51    ; O_VME_IACK_OUT  ; LVTTL/LVCMOS ;
; 52    ; GND_INT         ;              ;
; 53    ; O_OUT_CH_1[1]   ; LVTTL/LVCMOS ;
; 54    ; GND*            ;              ;
; 55    ; GND*            ;              ;
; 56    ; O_F_9_16_TTL    ; LVTTL/LVCMOS ;
; 57    ; VCC_IO          ;              ;
; 58    ; #TMS            ;              ;
; 59    ; #TRST           ;              ;
; 60    ; ^nSTATUS        ;              ;
; 61    ; I_VME_AM[0]     ; LVTTL/LVCMOS ;
; 62    ; GND*            ;              ;
; 63    ; I_VME_A[11]     ; LVTTL/LVCMOS ;
; 64    ; I_VME_DS1       ; LVTTL/LVCMOS ;
; 65    ; I_VME_AS        ; LVTTL/LVCMOS ;
; 66    ; GND*            ;              ;
; 67    ; GND*            ;              ;
; 68    ; GND*            ;              ;
; 69    ; GND_INT         ;              ;
; 70    ; GND*            ;              ;
; 71    ; GND*            ;              ;
; 72    ; I_VME_A[12]     ; LVTTL/LVCMOS ;
; 73    ; I_VME_A[9]      ; LVTTL/LVCMOS ;
; 74    ; VME_D[12]       ; LVTTL/LVCMOS ;
; 75    ; I_VME_A[14]     ; LVTTL/LVCMOS ;
; 76    ; VCC_INT         ;              ;
; 77    ; VCC_IO          ;              ;
; 78    ; I_VME_A[6]      ; LVTTL/LVCMOS ;
; 79    ; I_VME_AM[1]     ; LVTTL/LVCMOS ;
; 80    ; GND*            ;              ;
; 81    ; VME_D[0]        ; LVTTL/LVCMOS ;
; 82    ; VME_D[9]        ; LVTTL/LVCMOS ;
; 83    ; VME_D[10]       ; LVTTL/LVCMOS ;
; 84    ; VME_D[8]        ; LVTTL/LVCMOS ;
; 85    ; GND_INT         ;              ;
; 86    ; VME_D[7]        ; LVTTL/LVCMOS ;
; 87    ; I_VME_LWORD     ; LVTTL/LVCMOS ;
; 88    ; VME_D[6]        ; LVTTL/LVCMOS ;
; 89    ; VCC_CKLK        ;              ;
; 90    ; I_VME_SYSRESET  ; LVTTL/LVCMOS ;
; 91    ; I_CLK_32M       ; LVTTL/LVCMOS ;
; 92    ; I_VME_A[7]      ; LVTTL/LVCMOS ;
; 93    ; GND_CKLK        ;              ;
; 94    ; O_OUT_CCH_3[23] ; LVTTL/LVCMOS ;
; 95    ; GND*            ;              ;
; 96    ; VCC_INT         ;              ;
; 97    ; GND*            ;              ;
; 98    ; GND*            ;              ;
; 99    ; GND*            ;              ;
; 100   ; O_OUT_CH_2[3]   ; LVTTL/LVCMOS ;
; 101   ; O_LED_DISABLE   ; LVTTL/LVCMOS ;
; 102   ; GND*            ;              ;
; 103   ; GND*            ;              ;
; 104   ; GND_INT         ;              ;
; 105   ; O_MUX_A_2       ; LVTTL/LVCMOS ;
; 106   ; GND*            ;              ;
; 107   ; GND*            ;              ;
; 108   ; GND*            ;              ;
; 109   ; O_F_9_16_27B    ; LVTTL/LVCMOS ;
; 110   ; GND*            ;              ;
; 111   ; O_OUT_CCH_3[16] ; LVTTL/LVCMOS ;
; 112   ; VCC_IO          ;              ;
; 113   ; GND*            ;              ;
; 114   ; O_F_17_24_TTL   ; LVTTL/LVCMOS ;
; 115   ; GND*            ;              ;
; 116   ; GND*            ;              ;
; 117   ; GND*            ;              ;
; 118   ; GND*            ;              ;
; 119   ; O_RD_BUF_EN     ; LVTTL/LVCMOS ;
; 120   ; GND*            ;              ;
; 121   ; ^nCONFIG        ;              ;
; 122   ; VCC_INT         ;              ;
; 123   ; ^MSEL1          ;              ;
; 124   ; ^MSEL0          ;              ;
; 125   ; GND_INT         ;              ;
; 126   ; GND*            ;              ;
; 127   ; O_OUTPUTS_EN    ; LVTTL/LVCMOS ;
; 128   ; GND*            ;              ;
; 129   ; GND*            ;              ;
; 130   ; VCC_INT         ;              ;
; 131   ; GND*            ;              ;
; 132   ; O_OUT_CH_2[2]   ; LVTTL/LVCMOS ;
; 133   ; I_VME_IACK      ; LVTTL/LVCMOS ;
; 134   ; O_F_1_8_KP      ; LVTTL/LVCMOS ;
; 135   ; GND_INT         ;              ;
; 136   ; O_OUT_CH_1[5]   ; LVTTL/LVCMOS ;
; 137   ; GND*            ;              ;
; 138   ; GND*            ;              ;
; 139   ; VCC_INT         ;              ;
; 140   ; VCC_IO          ;              ;
; 141   ; GND*            ;              ;
; 142   ; I_VME_IACK_IN   ; LVTTL/LVCMOS ;
; 143   ; O_WR_BUF_EN     ; LVTTL/LVCMOS ;
; 144   ; GND*            ;              ;
; 145   ; GND_INT         ;              ;
; 146   ; GND*            ;              ;
; 147   ; O_OUT_CH_2[1]   ; LVTTL/LVCMOS ;
; 148   ; I_VME_DS0       ; LVTTL/LVCMOS ;
; 149   ; I_VME_AM[3]     ; LVTTL/LVCMOS ;
; 150   ; VCC_INT         ;              ;
; 151   ; GND*            ;              ;
; 152   ; GND*            ;              ;
; 153   ; O_OUT_CH_2[7]   ; LVTTL/LVCMOS ;
; 154   ; GND*            ;              ;
; 155   ; GND_INT         ;              ;
; 156   ; O_MUX_A_0       ; LVTTL/LVCMOS ;
; 157   ; GND*            ;              ;
; 158   ; GND*            ;              ;
; 159   ; VCC_INT         ;              ;
; 160   ; VCC_IO          ;              ;
; 161   ; O_VME_DTACK_D   ; LVTTL/LVCMOS ;
; 162   ; GND*            ;              ;
; 163   ; GND*            ;              ;
; 164   ; GND*            ;              ;
; 165   ; GND_INT         ;              ;
; 166   ; I_VME_A[5]      ; LVTTL/LVCMOS ;
; 167   ; GND*            ;              ;
; 168   ; I_M_17_24_IN    ; LVTTL/LVCMOS ;
; 169   ; O_OUT_CCH_3[17] ; LVTTL/LVCMOS ;
; 170   ; VCC_INT         ;              ;
; 171   ; O_F_17_24_KP    ; LVTTL/LVCMOS ;
; 172   ; GND*            ;              ;
; 173   ; O_MUX_17_24_EN  ; LVTTL/LVCMOS ;
; 174   ; O_VME_BERR      ; LVTTL/LVCMOS ;
; 175   ; GND*            ;              ;
; 176   ; GND_INT         ;              ;
; 177   ; #TDI            ;              ;
; 178   ; ^nCE            ;              ;
; 179   ; ^DCLK           ;              ;
; 180   ; ^DATA0          ;              ;
; 181   ; GND*            ;              ;
; 182   ; O_F_17_24_27B   ; LVTTL/LVCMOS ;
; 183   ; O_OUT_CH_2[5]   ; LVTTL/LVCMOS ;
; 184   ; GND*            ;              ;
; 185   ; GND*            ;              ;
; 186   ; O_OUT_CH_1[4]   ; LVTTL/LVCMOS ;
; 187   ; VCC_INT         ;              ;
; 188   ; O_VME_DTACK_EN  ; LVTTL/LVCMOS ;
; 189   ; VCC_IO          ;              ;
; 190   ; I_VME_AM[2]     ; LVTTL/LVCMOS ;
; 191   ; GND*            ;              ;
; 192   ; GND*            ;              ;
; 193   ; GND*            ;              ;
; 194   ; O_OUT_CCH_3[20] ; LVTTL/LVCMOS ;
; 195   ; I_M_1_8_IN      ; LVTTL/LVCMOS ;
; 196   ; GND*            ;              ;
; 197   ; GND_INT         ;              ;
; 198   ; GND*            ;              ;
; 199   ; GND*            ;              ;
; 200   ; O_OUT_CH_1[3]   ; LVTTL/LVCMOS ;
; 201   ; GND*            ;              ;
; 202   ; I_M_9_16_IN     ; LVTTL/LVCMOS ;
; 203   ; GND*            ;              ;
; 204   ; I_ADAPTER_NO    ; LVTTL/LVCMOS ;
; 205   ; VCC_IO          ;              ;
; 206   ; GND*            ;              ;
; 207   ; GND*            ;              ;
; 208   ; O_OUT_CH_2[0]   ; LVTTL/LVCMOS ;
; 209   ; GND*            ;              ;
; 210   ; I_VME_WR        ; LVTTL/LVCMOS ;
; 211   ; I_VME_A[2]      ; LVTTL/LVCMOS ;
; 212   ; GND+            ;              ;
; 213   ; VME_D[4]        ; LVTTL/LVCMOS ;
; 214   ; VME_D[5]        ; LVTTL/LVCMOS ;
; 215   ; VME_D[15]       ; LVTTL/LVCMOS ;
; 216   ; GND_INT         ;              ;
; 217   ; VME_D[11]       ; LVTTL/LVCMOS ;
; 218   ; GND*            ;              ;
; 219   ; O_KL_VME        ; LVTTL/LVCMOS ;
; 220   ; VME_D[13]       ; LVTTL/LVCMOS ;
; 221   ; VME_D[14]       ; LVTTL/LVCMOS ;
; 222   ; GND*            ;              ;
; 223   ; I_VME_A[3]      ; LVTTL/LVCMOS ;
; 224   ; VCC_IO          ;              ;
; 225   ; VCC_INT         ;              ;
; 226   ; O_OUT_CH_1[2]   ; LVTTL/LVCMOS ;
; 227   ; GND*            ;              ;
; 228   ; I_VME_A[1]      ; LVTTL/LVCMOS ;
; 229   ; GND*            ;              ;
; 230   ; O_OUT_CH_1[0]   ; LVTTL/LVCMOS ;
; 231   ; GND*            ;              ;
; 232   ; GND_INT         ;              ;
; 233   ; I_VME_A[13]     ; LVTTL/LVCMOS ;
; 234   ; I_VME_A[10]     ; LVTTL/LVCMOS ;
; 235   ; I_VME_A[8]      ; LVTTL/LVCMOS ;
; 236   ; GND*            ;              ;
; 237   ; GND*            ;              ;
; 238   ; O_OUT_CCH_3[18] ; LVTTL/LVCMOS ;
; 239   ; I_VME_A[15]     ; LVTTL/LVCMOS ;
; 240   ; I_VME_A[4]      ; LVTTL/LVCMOS ;
+-------+-----------------+--------------+


+-----------------------------------------------------------------------------+
; Control Signals                                                             ;
+-----------+---------+---------+------------------------------+--------------+
; Name      ; Pin #   ; Fan-Out ; Usage                        ; Global Usage ;
+-----------+---------+---------+------------------------------+--------------+
; VME_D~37  ; LC1_F35 ; 32      ; Output enable / Clock enable ; Non-global   ;
; I_CLK_32M ; 91      ; 67      ; Clock                        ; Pin          ;
; sysres    ; LC1_F39 ; 67      ; Async. clear                 ; Internal     ;
; always0~9 ; LC5_N50 ; 19      ; Clock enable                 ; Non-global   ;
; always3~8 ; LC7_F33 ; 16      ; Clock enable                 ; Non-global   ;
; always4~5 ; LC4_F33 ; 16      ; Clock enable                 ; Non-global   ;
+-----------+---------+---------+------------------------------+--------------+


+---------------------------------------------+
; Global & Other Fast Signals                 ;
+----------------+---------+---------+--------+
; Name           ; Pin #   ; Fan-Out ; Global ;
+----------------+---------+---------+--------+
; I_CLK_32M      ; 91      ; 67      ; yes    ;
; I_VME_SYSRESET ; 90      ; 1       ; no     ;
; sysres         ; LC1_F39 ; 67      ; yes    ;
; I_VME_WR       ; 210     ; 2       ; no     ;
; I_VME_A[7]     ; 92      ; 1       ; no     ;
; I_VME_A[2]     ; 211     ; 1       ; no     ;
+----------------+---------+---------+--------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 5     ;
+--------+-------+


+--------------------------------------+
; Non-Global High Fan-Out Signals      ;
+----------------------------+---------+
; Name                       ; Fan-Out ;
+----------------------------+---------+
; VME_D~56                   ; 32      ;
; R_ADDR[3]~55               ; 21      ;
; always0~13                 ; 19      ;
; vmeds:vmeds|Ram0~267       ; 19      ;
; always4~11                 ; 16      ;
; always3~9                  ; 16      ;
; vmeds:vmeds|Ram0~269       ; 14      ;
; R_ADDR[5]~52               ; 8       ;
; R_ADDR[1]~53               ; 7       ;
; R_ADDR[4]~54               ; 7       ;
; vmeds:vmeds|Equal0~9       ; 4       ;
; R_ADDR[2]~49               ; 3       ;
; VME_D[4]                   ; 2       ;
; VME_D[2]                   ; 2       ;
; VME_D[0]                   ; 2       ;
; VME_D[12]                  ; 2       ;
; VME_D[9]                   ; 2       ;
; VME_D[10]                  ; 2       ;
; VME_D[8]                   ; 2       ;
; VME_D[1]                   ; 2       ;
; VME_D[13]                  ; 2       ;
; VME_D[3]                   ; 2       ;
; I_VME_WR                   ; 2       ;
; always4~9                  ; 2       ;
; VME_D[6]                   ; 2       ;
; VME_D[14]                  ; 2       ;
; VME_D[11]                  ; 2       ;
; R_ADDR[0]~51               ; 2       ;
; R_REXST~19                 ; 2       ;
; R_ADDR[6]~50               ; 2       ;
; R_ADDR[7]~48               ; 2       ;
; VME_D[5]                   ; 2       ;
; VME_D[15]                  ; 2       ;
; VME_D[7]                   ; 2       ;
; vmeds:vmeds|Ram0~268       ; 2       ;
; R_DOUT[9]~31               ; 1       ;
; R_INTMSK[14]~54            ; 1       ;
; eacmdds:eacmdds|eareset~19 ; 1       ;
; eacmdds:eacmdds|eareset~25 ; 1       ;
; eacmdds:eacmdds|eareset~23 ; 1       ;
; I_VME_A[9]                 ; 1       ;
; I_VME_A[8]                 ; 1       ;
; R_REXST~22                 ; 1       ;
; I_VME_A[10]                ; 1       ;
; I_VME_A[15]                ; 1       ;
; I_VME_A[14]                ; 1       ;
; I_VME_A[13]                ; 1       ;
; I_VME_A[12]                ; 1       ;
; I_VME_DS0                  ; 1       ;
; I_VME_AM[4]                ; 1       ;
+----------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                                  ;
+-------------------+---------+------------------------------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source  ; Usage                        ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+------------------------------+-----------------+---------------------------+----------+
; VME_D~37          ; LC1_F35 ; Output enable / Clock enable ; no              ; yes                       ; +ve      ;
; sysres            ; LC1_F39 ; Async. clear                 ; no              ; yes                       ; -ve      ;
+-------------------+---------+------------------------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 1231           ;
; 1                        ; 3              ;
; 2                        ; 1              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 1              ;
; 7                        ; 1              ;
; 8                        ; 11             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 1235           ;
; 1                           ; 0              ;
; 2                           ; 1              ;
; 3                           ; 2              ;
; 4                           ; 1              ;
; 5                           ; 5              ;
; 6                           ; 4              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 1233           ;
; 1                          ; 0              ;
; 2                          ; 1              ;
; 3                          ; 0              ;
; 4                          ; 0              ;
; 5                          ; 0              ;
; 6                          ; 1              ;
; 7                          ; 1              ;
; 8                          ; 5              ;
; 9                          ; 2              ;
; 10                         ; 1              ;
; 11                         ; 1              ;
; 12                         ; 2              ;
; 13                         ; 0              ;
; 14                         ; 1              ;
+----------------------------+----------------+


+-------------------------------------------------------------------------------------------+
; Row Interconnect                                                                          ;
+-------+----------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used    ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+----------------------+-----------------------------+------------------------------+
;  A    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  B    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  C    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  D    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  13 / 208 ( 6 % )    ;  0 / 104 ( 0 % )            ;  48 / 104 ( 46 % )           ;
;  G    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  J    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  K    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  L    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  M    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  N    ;  5 / 208 ( 2 % )     ;  0 / 104 ( 0 % )            ;  3 / 104 ( 3 % )             ;
;  O    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  P    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  Q    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  R    ;  1 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  S    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  T    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  U    ;  0 / 208 ( 0 % )     ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  V    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  W    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  X    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  21 / 4992 ( < 1 % ) ;  1 / 2496 ( < 1 % )         ;  53 / 2496 ( 2 % )           ;
+-------+----------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 48 ( 0 % )    ;
; 2     ;  0 / 48 ( 0 % )    ;
; 3     ;  0 / 48 ( 0 % )    ;
; 4     ;  0 / 48 ( 0 % )    ;
; 5     ;  0 / 48 ( 0 % )    ;
; 6     ;  0 / 48 ( 0 % )    ;
; 7     ;  0 / 48 ( 0 % )    ;
; 8     ;  0 / 48 ( 0 % )    ;
; 9     ;  0 / 48 ( 0 % )    ;
; 10    ;  0 / 48 ( 0 % )    ;
; 11    ;  0 / 48 ( 0 % )    ;
; 12    ;  0 / 48 ( 0 % )    ;
; 13    ;  0 / 48 ( 0 % )    ;
; 14    ;  0 / 48 ( 0 % )    ;
; 15    ;  0 / 48 ( 0 % )    ;
; 16    ;  0 / 48 ( 0 % )    ;
; 17    ;  0 / 48 ( 0 % )    ;
; 18    ;  0 / 48 ( 0 % )    ;
; 19    ;  0 / 48 ( 0 % )    ;
; 20    ;  0 / 48 ( 0 % )    ;
; 21    ;  0 / 48 ( 0 % )    ;
; 22    ;  0 / 48 ( 0 % )    ;
; 23    ;  0 / 48 ( 0 % )    ;
; 24    ;  0 / 48 ( 0 % )    ;
; 25    ;  0 / 48 ( 0 % )    ;
; 26    ;  0 / 48 ( 0 % )    ;
; 27    ;  4 / 48 ( 8 % )    ;
; 28    ;  3 / 48 ( 6 % )    ;
; 29    ;  5 / 48 ( 10 % )   ;
; 30    ;  4 / 48 ( 8 % )    ;
; 31    ;  4 / 48 ( 8 % )    ;
; 32    ;  2 / 48 ( 4 % )    ;
; 33    ;  1 / 48 ( 2 % )    ;
; 34    ;  1 / 48 ( 2 % )    ;
; 35    ;  5 / 48 ( 10 % )   ;
; 36    ;  4 / 48 ( 8 % )    ;
; 37    ;  0 / 48 ( 0 % )    ;
; 38    ;  1 / 48 ( 2 % )    ;
; 39    ;  2 / 48 ( 4 % )    ;
; 40    ;  0 / 48 ( 0 % )    ;
; 41    ;  0 / 48 ( 0 % )    ;
; 42    ;  1 / 48 ( 2 % )    ;
; 43    ;  0 / 48 ( 0 % )    ;
; 44    ;  0 / 48 ( 0 % )    ;
; 45    ;  0 / 48 ( 0 % )    ;
; 46    ;  1 / 48 ( 2 % )    ;
; 47    ;  2 / 48 ( 4 % )    ;
; 48    ;  2 / 48 ( 4 % )    ;
; 49    ;  1 / 48 ( 2 % )    ;
; 50    ;  2 / 48 ( 4 % )    ;
; 51    ;  1 / 48 ( 2 % )    ;
; 52    ;  2 / 48 ( 4 % )    ;
; Total ;  48 / 2496 ( 2 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 96 ( 0 % )   ;
; Total ;  0 / 96 ( 0 % )   ;
+-------+-------------------+


+----------------------------------------------------------+
; Fitter Resource Usage Summary                            ;
+-----------------------------------+----------------------+
; Resource                          ; Usage                ;
+-----------------------------------+----------------------+
; Total logic elements              ; 106 / 9,984 ( 1 % )  ;
; Registers                         ; 67 / 9,984 ( < 1 % ) ;
; Logic elements in carry chains    ; 0                    ;
; User inserted logic elements      ; 0                    ;
; I/O pins                          ; 99 / 182 ( 54 % )    ;
;     -- Clock pins                 ; 3 / 2 ( 150 % )      ;
;     -- Dedicated input pins       ; 4 / 4 ( 100 % )      ;
; Global signals                    ; 2                    ;
; EABs                              ; 0 / 24 ( 0 % )       ;
; Total memory bits                 ; 0 / 98,304 ( 0 % )   ;
; Total RAM block bits              ; 0 / 98,304 ( 0 % )   ;
; Maximum fan-out node              ; sysres               ;
; Maximum fan-out                   ; 67                   ;
; Highest non-global fan-out signal ; VME_D~37             ;
; Highest non-global fan-out        ; 32                   ;
; Total fan-out                     ; 458                  ;
; Average fan-out                   ; 2.23                 ;
+-----------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                              ;
+-----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------+--------------+
; Compilation Hierarchy Node  ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name            ; Library Name ;
+-----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------+--------------+
; |EA4163                     ; 106 (76)    ; 67           ; 0           ; 99   ; 39 (11)      ; 62 (62)           ; 5 (3)            ; 0 (0)           ; 0 (0)      ; |EA4163                        ; work         ;
;    |eacmdds:eacmdds|        ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |EA4163|eacmdds:eacmdds        ; work         ;
;    |eafmtds:eafmtdsin_1_8|  ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |EA4163|eafmtds:eafmtdsin_1_8  ; work         ;
;    |eafmtds:eafmtdsin_9_16| ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |EA4163|eafmtds:eafmtdsin_9_16 ; work         ;
;    |vmeds:vmeds|            ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |EA4163|vmeds:vmeds            ; work         ;
;    |vmemux:vmemux|          ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |EA4163|vmemux:vmemux          ; work         ;
+-----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------+
; Delay Chain Summary                      ;
+-----------------+----------+-------------+
; Name            ; Pin Type ; Pad to Core ;
+-----------------+----------+-------------+
; I_VME_IACK      ; Input    ; OFF         ;
; I_VME_IACK_IN   ; Input    ; OFF         ;
; I_ADAPTER_NO    ; Input    ; OFF         ;
; I_M_17_24_IN    ; Input    ; OFF         ;
; I_M_9_16_IN     ; Input    ; OFF         ;
; I_M_1_8_IN      ; Input    ; OFF         ;
; I_VME_AM[2]     ; Input    ; OFF         ;
; I_CLK_32M       ; Input    ; OFF         ;
; I_VME_SYSRESET  ; Input    ; OFF         ;
; I_VME_WR        ; Input    ; OFF         ;
; I_VME_A[7]      ; Input    ; OFF         ;
; I_VME_A[2]      ; Input    ; ON          ;
; I_VME_A[6]      ; Input    ; ON          ;
; I_VME_LWORD     ; Input    ; ON          ;
; I_VME_A[5]      ; Input    ; ON          ;
; I_VME_A[1]      ; Input    ; ON          ;
; I_VME_A[4]      ; Input    ; ON          ;
; I_VME_A[3]      ; Input    ; ON          ;
; I_VME_AM[5]     ; Input    ; ON          ;
; I_VME_AM[3]     ; Input    ; ON          ;
; I_VME_DS1       ; Input    ; ON          ;
; I_VME_AS        ; Input    ; ON          ;
; I_VME_AM[0]     ; Input    ; ON          ;
; I_VME_AM[1]     ; Input    ; ON          ;
; I_VME_AM[4]     ; Input    ; ON          ;
; I_VME_DS0       ; Input    ; ON          ;
; I_VME_A[12]     ; Input    ; ON          ;
; I_VME_A[13]     ; Input    ; ON          ;
; I_VME_A[14]     ; Input    ; ON          ;
; I_VME_A[15]     ; Input    ; ON          ;
; I_VME_A[10]     ; Input    ; ON          ;
; I_VME_A[11]     ; Input    ; ON          ;
; I_VME_A[8]      ; Input    ; ON          ;
; I_VME_A[9]      ; Input    ; ON          ;
; O_VME_IRQ       ; Output   ; OFF         ;
; O_VME_IACK_OUT  ; Output   ; OFF         ;
; O_VME_BERR      ; Output   ; OFF         ;
; O_KL_VME        ; Output   ; OFF         ;
; O_RD_BUF_EN     ; Output   ; OFF         ;
; O_WR_BUF_EN     ; Output   ; OFF         ;
; O_LED_DISABLE   ; Output   ; OFF         ;
; O_OUTPUTS_EN    ; Output   ; OFF         ;
; O_F_17_24_TTL   ; Output   ; OFF         ;
; O_F_17_24_KP    ; Output   ; OFF         ;
; O_F_17_24_27B   ; Output   ; OFF         ;
; O_MUX_1_8_EN    ; Output   ; OFF         ;
; O_MUX_9_16_EN   ; Output   ; OFF         ;
; O_MUX_17_24_EN  ; Output   ; OFF         ;
; O_MUX_A_0       ; Output   ; OFF         ;
; O_MUX_A_1       ; Output   ; OFF         ;
; O_MUX_A_2       ; Output   ; OFF         ;
; O_F_1_8_TTL     ; Output   ; OFF         ;
; O_F_1_8_KP      ; Output   ; OFF         ;
; O_F_1_8_27B     ; Output   ; OFF         ;
; O_F_9_16_TTL    ; Output   ; OFF         ;
; O_F_9_16_KP     ; Output   ; OFF         ;
; O_F_9_16_27B    ; Output   ; OFF         ;
; O_VME_DTACK_D   ; Output   ; OFF         ;
; O_VME_DTACK_EN  ; Output   ; OFF         ;
; O_OUT_CCH_3[16] ; Output   ; OFF         ;
; O_OUT_CCH_3[17] ; Output   ; OFF         ;
; O_OUT_CCH_3[18] ; Output   ; OFF         ;
; O_OUT_CCH_3[19] ; Output   ; OFF         ;
; O_OUT_CCH_3[20] ; Output   ; OFF         ;
; O_OUT_CCH_3[21] ; Output   ; OFF         ;
; O_OUT_CCH_3[22] ; Output   ; OFF         ;
; O_OUT_CCH_3[23] ; Output   ; OFF         ;
; O_OUT_CH_1[0]   ; Output   ; OFF         ;
; O_OUT_CH_1[1]   ; Output   ; OFF         ;
; O_OUT_CH_1[2]   ; Output   ; OFF         ;
; O_OUT_CH_1[3]   ; Output   ; OFF         ;
; O_OUT_CH_1[4]   ; Output   ; OFF         ;
; O_OUT_CH_1[5]   ; Output   ; OFF         ;
; O_OUT_CH_1[6]   ; Output   ; OFF         ;
; O_OUT_CH_1[7]   ; Output   ; OFF         ;
; O_OUT_CH_2[0]   ; Output   ; OFF         ;
; O_OUT_CH_2[1]   ; Output   ; OFF         ;
; O_OUT_CH_2[2]   ; Output   ; OFF         ;
; O_OUT_CH_2[3]   ; Output   ; OFF         ;
; O_OUT_CH_2[4]   ; Output   ; OFF         ;
; O_OUT_CH_2[5]   ; Output   ; OFF         ;
; O_OUT_CH_2[6]   ; Output   ; OFF         ;
; O_OUT_CH_2[7]   ; Output   ; OFF         ;
; VME_D[0]        ; Bidir    ; ON          ;
; VME_D[1]        ; Bidir    ; ON          ;
; VME_D[2]        ; Bidir    ; ON          ;
; VME_D[3]        ; Bidir    ; ON          ;
; VME_D[4]        ; Bidir    ; ON          ;
; VME_D[5]        ; Bidir    ; ON          ;
; VME_D[6]        ; Bidir    ; ON          ;
; VME_D[7]        ; Bidir    ; ON          ;
; VME_D[8]        ; Bidir    ; ON          ;
; VME_D[9]        ; Bidir    ; ON          ;
; VME_D[10]       ; Bidir    ; ON          ;
; VME_D[11]       ; Bidir    ; ON          ;
; VME_D[12]       ; Bidir    ; ON          ;
; VME_D[13]       ; Bidir    ; ON          ;
; VME_D[14]       ; Bidir    ; ON          ;
; VME_D[15]       ; Bidir    ; ON          ;
+-----------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Altera_PRJ/EA4163/EA4163.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Nov 21 01:35:18 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off EA4163 -c EA4163
Info: Selected device EPF10K200SRC240-1 for design "EA4163"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Sat Nov 21 2020 at 01:35:19
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 266 megabytes
    Info: Processing ended: Sat Nov 21 01:35:23 2020
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


