set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {hierarquiaMemoria.vo hierarquiaMemoria_v.sdo}}
	{{"Fast Model"} {hierarquiaMemoria_fast.vo hierarquiaMemoria_v_fast.sdo}}
}
