<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:25.1325</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7029164</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>플래시 메모리 시스템의 물리적 인터페이스 구성 버퍼</inventionTitle><inventionTitleEng>PHYSICAL INTERFACE CONFIGURATION BUFFER IN A FLASH MEMORY SYSTEM</inventionTitleEng><openDate>2025.11.13</openDate><openNumber>10-2025-0160435</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.09.01</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시내용은 연결된 메모리 시스템의 버퍼에 저장된 정보를 사용하여 물리적 계층 인터페이스(PHY)의 구성을 업데이트하는 것을 지원하는 메모리 시스템들을 위한 시스템들, 방법들 및 디바이스들을 제공한다. 제1 양태에서, 플래시 메모리 시스템에서 데이터에 액세스하는 방법은, 호스트 디바이스의 메모리 제어기에 의해, 제1 속도로 동작하도록 호스트 디바이스를 메모리 시스템에 연결하기 위한 PHY를 초기화하는 단계, 메모리 시스템의 제1 버퍼로부터의, 제1 속도보다 더 빠른 제2 속도로 동작하도록 PHY를 구성하기 위한 PHY 구성 정보를 수신하는 단계, 및 메모리 제어기에 의해, 제2 속도로 동작하도록 PHY 구성 정보에 따라 PHY의 구성을 조정하는 단계를 포함한다. 다른 양태들 및 특징들이 또한 청구되고 설명된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.09.26</internationOpenDate><internationOpenNumber>WO2024196515</internationOpenNumber><internationalApplicationDate>2024.02.13</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/015567</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,물리적 계층 인터페이스(PHY)를 통해 호스트 디바이스를 메모리 시스템에 커플링하도록 구성된 상기 호스트 디바이스의 메모리 제어기를 포함하고, 상기 메모리 제어기는, 제1 속도로 동작하도록 상기 PHY를 초기화하는 것; 상기 메모리 시스템의 제1 버퍼로부터의, 상기 제1 속도보다 더 빠른 제2 속도로 동작하도록 상기 PHY를 구성하기 위한 PHY 구성 정보를 수신하는 것; 및 상기 제2 속도로 동작하도록 상기 PHY 구성 정보에 따라 상기 PHY의 구성을 조정하는 것을 포함하는 동작들을 수행하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 버퍼는 상기 메모리 시스템의 플래시 메모리에 위치되는, 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 메모리 제어기는, 상기 PHY의 구성을 조정한 후에 상기 플래시 메모리의 초기화를 완료하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 속도로 동작하도록 상기 PHY를 초기화하는 것은 상기 호스트 디바이스의 초기화의 링크 초기화 스테이지를 완료하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 메모리 제어기는,상기 제1 속도로 동작하도록 상기 PHY를 초기화한 후에, 상기 PHY 구성 정보에 대한 요청을 상기 메모리 시스템으로 송신하는 것을 포함하는 동작들을 수행하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 PHY 구성 정보는 상기 제2 속도와 연관된 PHY 패치를 포함하고, 상기 PHY의 구성을 조정하는 것은 상기 PHY 패치를 적용하는 것을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제1 버퍼는 복수의 속도들과 연관된 복수의 PHY 패치들을 저장하는, 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1 버퍼는 판독 전용으로서 구성되는, 장치.</claim></claimInfo><claimInfo><claim>9. 방법으로서,호스트 디바이스의 메모리 제어기에 의해, 제1 속도로 동작하도록 상기 호스트 디바이스를 메모리 시스템에 연결하기 위한 물리적 인터페이스(PHY)를 초기화하는 단계;상기 메모리 시스템의 제1 버퍼로부터의, 상기 제1 속도보다 더 빠른 제2 속도로 동작하도록 상기 PHY를 구성하기 위한 PHY 구성 정보를 수신하는 단계; 및상기 메모리 제어기에 의해, 상기 제2 속도로 동작하도록 상기 PHY 구성 정보에 따라 상기 PHY의 구성을 조정하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제1 버퍼는 상기 메모리 시스템의 플래시 메모리에 위치되는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 PHY의 구성을 조정한 후에, 상기 플래시 메모리의 초기화를 완료하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제1 속도로 동작하도록 상기 PHY를 초기화하는 단계는 상기 호스트 디바이스의 초기화의 링크 초기화 스테이지를 완료하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서,상기 제1 속도로 동작하도록 상기 PHY를 초기화한 후에, 상기 PHY 구성 정보에 대한 요청을 상기 메모리 시스템으로 송신하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제9항에 있어서, 상기 PHY 구성 정보는 상기 제2 속도와 연관된 PHY 패치를 포함하고, 상기 PHY의 구성을 조정하는 단계는 상기 PHY 패치를 적용하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 버퍼는 복수의 속도들과 연관된 복수의 PHY 패치들을 저장하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제9항에 있어서, 상기 제1 버퍼는 판독 전용으로서 구성되는, 방법.</claim></claimInfo><claimInfo><claim>17. 장치로서,메모리 제어기를 포함하고, 상기 메모리 제어기는, 제1 채널을 통해 메모리 모듈에 커플링되고, 상기 제1 채널을 통해 상기 메모리 모듈에 저장된 데이터에 액세스하도록 구성되고; 그리고 제1 물리적 인터페이스(PHY)를 통해 호스트 디바이스에 커플링되고, 상기 제1 PHY를 통해 상기 호스트 디바이스와 통신하도록 구성되고,상기 메모리 제어기는, 상기 PHY가 제1 속도로 동작하도록 초기화된 후에, 상기 메모리 모듈의 제1 버퍼로부터의, 상기 제1 속도보다 더 빠른 제2 속도로 동작하도록 상기 PHY를 구성하기 위한 PHY 구성 정보에 대한 요청을 상기 호스트 디바이스로부터 수신하는 것; 및 상기 PHY 구성 정보를 상기 호스트 디바이스로 송신하는 것을 포함하는 동작들을 수행하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제1 버퍼는 상기 메모리 모듈의 플래시 메모리에 위치되는, 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 PHY 구성 정보를 송신하는 것은, 상기 플래시 메모리의 초기화가 완료되기 전에 수행되는, 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 PHY는 상기 호스트 디바이스의 초기화의 링크 초기화 스테이지 동안 상기 제1 속도로 동작하도록 초기화되는, 장치.</claim></claimInfo><claimInfo><claim>21. 제17항에 있어서, 상기 PHY 구성 정보는 상기 제2 속도와 연관된 PHY 패치를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 버퍼는 복수의 속도들과 연관된 복수의 PHY 패치들을 저장하는, 장치.</claim></claimInfo><claimInfo><claim>23. 제17항에 있어서, 상기 제1 버퍼는 판독 전용으로서 구성되는, 장치.</claim></claimInfo><claimInfo><claim>24. 방법으로서,메모리 제어기를 호스트 디바이스에 연결하는 물리적 인터페이스(PHY)가 제1 속도로 동작하도록 초기화된 후에, 상기 메모리 제어기에 커플링된 메모리 모듈의 제1 버퍼로부터의, 상기 제1 속도보다 더 빠른 제2 속도로 동작하도록 상기 PHY를 구성하기 위한 PHY 구성 정보에 대한 요청을 상기 호스트 디바이스로부터 상기 메모리 제어기에서 수신하는 단계; 및상기 메모리 제어기에 의해, 상기 PHY 구성 정보를 상기 호스트 디바이스로 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 제1 버퍼는 상기 메모리 모듈의 플래시 메모리에 위치되는, 방법.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 상기 PHY 구성 정보를 송신하는 단계는, 상기 플래시 메모리의 초기화가 완료되기 전에 수행되는, 방법.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 PHY는 상기 호스트 디바이스의 초기화의 링크 초기화 스테이지 동안 상기 제1 속도로 동작하도록 초기화되는, 방법.</claim></claimInfo><claimInfo><claim>28. 제24항에 있어서, 상기 PHY 구성 정보는 상기 제2 속도와 연관된 PHY 패치를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 버퍼는 복수의 속도들과 연관된 복수의 PHY 패치들을 저장하는, 방법.</claim></claimInfo><claimInfo><claim>30. 제24항에 있어서, 상기 제1 버퍼는 판독 전용으로서 구성되는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리포...</address><code> </code><country>미국</country><engName>VUONG, Hung</engName><name>부옹, 헝</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리포...</address><code> </code><country>인도</country><engName>BABU, Benish</engName><name>바부, 베니쉬</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.03.21</priorityApplicationDate><priorityApplicationNumber>18/187,259</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.09.01</receiptDate><receiptNumber>1-1-2025-1000746-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.10.23</receiptDate><receiptNumber>1-5-2025-0178847-77</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257029164.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e7f8f40b21920a1b2ce5fa711f47814f39577636d3aa8d46008df050b7323950b7b3198008b7fbb2e521e5c07a4d096c1eec61ec283879d4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe749ab8b2582ebbb413dcdaa6b6046b378ba49e631dfe68122c19fc306971804bbb6731cd3e15a85c9c290b3c9d2aa985d8c846a0bf5dd5d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>