<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1638741520">
  <File Type="VDS-TIMING-PB" Name="system_wrapper_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="system_wrapper_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="system_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="system_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="system_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="system_wrapper_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="system_wrapper.vds"/>
  <File Type="REPORTS-TCL" Name="system_wrapper_reports.tcl"/>
  <File Type="PA-TCL" Name="system_wrapper.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../../../../../../opt/Xilinx/Sine_ROM_2/Sine_ROM.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/system.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Zybo-Z7-10-DMA.srcs/sources_1/bd/system/system.bd"/>
        <Attr Name="ImportTime" Val="1547491248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/Address_Counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/Address_Counter.v"/>
        <Attr Name="ImportTime" Val="1638446381"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/sources_1/imports/sources_1/new/DAC_Array_Tester.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/sources_1/imports/sources_1/new/DAC_Array_Tester.v"/>
        <Attr Name="ImportTime" Val="1638461363"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Demux_RAM_Parallel_Output.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/Demux_RAM_Parallel_Output.v"/>
        <Attr Name="ImportTime" Val="1638446333"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/I2S_Rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/I2S_Rx.v"/>
        <Attr Name="ImportTime" Val="1638446352"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/PCM_Transmitter_16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/PCM_Transmitter_16.v"/>
        <Attr Name="ImportTime" Val="1638445615"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Parallel_Signal_Tap.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/Parallel_Signal_Tap.v"/>
        <Attr Name="ImportTime" Val="1638446403"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Serial_Clock_Divider.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/Serial_Clock_Divider.v"/>
        <Attr Name="ImportTime" Val="1638445616"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Serial_FIFO.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/Serial_FIFO.v"/>
        <Attr Name="ImportTime" Val="1634007552"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Sigal_Buffer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/Sigal_Buffer.v"/>
        <Attr Name="ImportTime" Val="1638446431"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/Signal_Tap_Logic.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/Signal_Tap_Logic.v"/>
        <Attr Name="ImportTime" Val="1634677010"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/TwoCycleHigh.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/hdl/system_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/I2S_Latch_Pulse.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/I2S_Latch_Pulse.v"/>
        <Attr Name="ImportTime" Val="1635264229"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/FIFO_Latch_Clock.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/FIFO_Latch_Clock.v"/>
        <Attr Name="ImportTime" Val="1638446468"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/archive_project_summary.txt"/>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/SR_Clock_Div_4.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/SR_Clock_Div_4.v"/>
        <Attr Name="ImportTime" Val="1638446477"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/new/SR_Clock_Div_256.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2017.2/Phase_Array_DSP_AUX/Phase_Array_DSP_AUX.srcs/sources_1/imports/imports/new/SR_Clock_Div_256.v"/>
        <Attr Name="ImportTime" Val="1638446470"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../Test_Signals/COE_File_Gen/coe/Sine_1k_24bit.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/OneCycleHigh.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="system_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/constraints/zybo-z7-dma.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/constraints/zybo-z7-dma.xdc"/>
        <Attr Name="ImportTime" Val="1547491124"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design">
      <Option Id="FlattenHierarchy">1</Option>
      <Option Id="FsmExtraction">0</Option>
      <Option Id="Directive">0</Option>
    </Step>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="system_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_iic_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_d_axi_i2s_audio_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_xbar_1"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_gpio_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_xlconstant_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_xlconcat_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_dma_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_rst_ps7_0_100M_0"/>
</GenRun>
