- [1. 半导体技术不断发展以满足生成式人工智能的需求](#1-半导体技术不断发展以满足生成式人工智能的需求)
  - [1.1 HBM4 将如何发展？](#11-hbm4-将如何发展)
  - [1.2 封装趋势转向玻璃基板和小芯片](#12-封装趋势转向玻璃基板和小芯片)
- [2.成熟制程发展强劲](#2成熟制程发展强劲)
  - [2.1 追踪节点的一些重大变化](#21-追踪节点的一些重大变化)
  - [2.2 成熟制程各节点的应用](#22-成熟制程各节点的应用)
  - [2.3 成熟节点仍然会活得很好](#23-成熟节点仍然会活得很好)
- [3. AI市场格局](#3-ai市场格局)
  - [3.1 生成式AI头部企业市场份额](#31-生成式ai头部企业市场份额)

<div STYLE="page-break-after: always;"></div>

# 1. 半导体技术不断发展以满足生成式人工智能的需求

## 1.1 HBM4 将如何发展？   
生成式人工智能和高性能计算 (HPC) 正在推动数据中心动态随机存取存储器 (DRAM) 需求的增长。

![image1](/picture/img_gen-ai-hbm-product-development_yint_july-2024-1-1024x662.jpg)

Yole Group 预测，2023 年至 2029 年间，高带宽存储器 (HBM) 的出货量将增长约 48%，HBM 在 DRAM 市场的份额将从 2023 年的 2% 左右上升至 6% 以上。

Yole Group 的拆解显示，NVIDIA 在其 Hopper Tensor Core H100 GPU 中引入了一种创新设计，该设计使用 HBM3，提供比其前身 A100 多两倍的 DRAM 带宽。该 GPU 与 Grace CPU 配对，使用 NVIDIA 的超高速芯片间互连，提供 900GB/s 的带宽，为 HPC、AI 和游戏市场运行 TB 级数据的应用程序提供高达 10 倍的性能。

HBM 目前掌握在三家主要厂商手中——SK 海力士、三星和美光。SK 海力士很可能在 2026 年率先推出 HBM4，但是否会使用混合键合仍有待观察。下一代混合键合可使用更小的连接来实现更密集的堆栈。

## 1.2 封装趋势转向玻璃基板和小芯片
目前AI加速器的平均基板尺寸约为70*70mm²，下一代产品有望向更大的尺寸发展，但当尺寸达到100*100mm²时，这一趋势就开始受到限制，超过这个限制，良率就会急剧下降。

并非所有当前的 AI 加速器都使用最大层数，但下一代产品预计将迅速采用更高的层数，以应对信号布线和电力传输挑战以及增大的尺寸。
![image2](/picture/img_high_end_performance_packaging_all-platforms_yg_july2024-1-1024x662.jpg)


提高可扩展性的一种方法是采用玻璃作为新的核心材料，将先进基板提升到一个新的水平。玻璃芯基板可以提供更小的 L/S、更少的层数和卓越的热导率，使其成为解决热管理问题的有希望的候选者。

![image3](/picture/img-status-of-the-advanced-ic-substrates-industry_option-for-datacenters_yint_july2024-1-1024x662.jpg)

Yole Group 预计，随着制造商寻求优化成本和性能，芯片组方法将在未来占据主导地位。芯片组支持分解，因此片上系统 (SoC) 单片芯片被划分为具有不同功能的较小芯片，然后在同一封装中互连。芯片组还允许复制，因此两个或多个 SoC 单片芯片可以在同一封装中互连以形成更大的 SoC。

<https://www.yolegroup.com/strategy-insights/semiconductor-technologies-evolving-to-meet-generative-ai-demand/>

# 2.成熟制程发展强劲
## 2.1 追踪节点的一些重大变化
硅工艺已从微米级发展到纳米级。但重大工艺变革发生在这一历史的最后阶段。一些最大的变化包括：
- 在 130nm 和 90nm 之间，晶圆尺寸从 200 毫米（8 英寸）增加到了 
- 300 毫米（12 英寸）。300 毫米晶圆比 200 毫米晶圆更贵，但你可以将成本分摊到更多芯片上，从而降低净芯片成本。
- 在 45nm 左右，特征足够小，因此需要计算光刻来推动光清晰地打印特征。
大约在同一时间，带有金属栅极的高 k 电介质开始投入使用，防止栅极氧化物厚度变得太薄。
- 对于 30nm 的 NAND 闪存和 20nm 的数字逻辑，由于 EUV 光刻 (13.5nm) 尚未准备好投入生产，因此必须使用 193nm 浸没式技术进行多重图案化。双重图案化 (以及后来的四重图案化) 大大增加了制造成本，但这是打印较小特征的唯一方法。
- 在 22nm 节点，finFET 首次被采用。在 14nm 节点，finFET 成为主流。
- EUV 从 7nm 开始，在 5nm 时就是必需的。
- 在 5nm 左右，开始使用 EUV 进行多重图案化。
- 14 埃 (Å) 节点可能首先开始使用高数值孔径 (高 NA) EUV。
![image4](/picture/legacy1.webp)

## 2.2 成熟制程各节点的应用
 更多的芯片是建立在较旧的节点上的。
 - 例如，电动汽车对电源管理 IC (PMIC) 的需求不断增加。“PMIC 通常使用 180nm 或 130nm 等成熟节点，但采用 BCD 工艺（双极、CMOS、D-MOS），”Balachandran 说。“PMIC 变得越来越智能，除了模拟电路外，还整合了越来越多的数字逻辑。因此，设计正在转向 90nm、55nm 和 40nm BCD 工艺节点。”

- 与此同时，传感器则更落后于 180 和 150nm 节点。“对于需要耐高压的汽车应用，它们与其他模拟电路集成在 BCD 工艺上——同样主要采用 180nm 或 130nm，”Balachandran 说。“先进的智能传感器集成了微控制器，正在向 65nm 或 40nm 转移，但这是这些应用的最新技术。顶级 CMOS 图像传感器采用 22nm 低功耗工艺，正在向 12nm finFET 工艺转移。”

- 工艺节点通常针对特定应用和用例。“用于物联网系统的芯片代表了目标工艺节点的一些分歧，”Balachandran 说。“出于成本原因，它们大多停留在 40 和 22nm 这样的节点。”但随着人工智能走向边缘，更多设备将具备一些推理能力，而执行该功能的芯片将需要比其他数字逻辑更高的性能，因此它们正在转向 6nm，Balachandran 表示。

- 模拟和混合信号芯片也趋于落后。联华电子的 Wang 指出：“如果应用中混合了模拟和数字电路，那么我们认为 55nm 是最佳选择。纯模拟趋于停留在 8 英寸先进节点——通常是 180 和 150nm。”

- 这些旧节点也不是一成不变的。一些晶圆厂试图通过改进来吸引新设计，从而为旧工艺注入新的活力。“随着节点从前沿技术中落下帷幕，代工厂积极采用计划来更新其中期技术产品，”Synopsys 的 Appleby 表示。“这可能包括引入特定的晶体管设备来提高性能或最大限度地减少泄漏，缩小工艺以改善成本和工具利用率，增加特定的射频功能或高电压以实现混合信号系统，或增加汽车级认证。”

- 小芯片技术的出现也影响了这些选择。理论上，人们不再需要将某些功能迁移到更先进的节点，只需将所有功能放在一个芯片上即可。相反，只有真正需要先进节点功能的部分才能移动到那里，从而最大限度地减少昂贵节点的芯片尺寸。其余部分可以作为单独的小芯片集成在封装内。然而，这种封装目前成本高昂。“使用最适合每种芯片类型的工艺节点和技术来构建小芯片很容易，”Wang 表示。“如果经济条件允许，客户肯定会考虑转向小芯片。但目前的小芯片解决方案仍然面临各种产量和成本挑战，而且对于许多应用来说还不具成本效益。”因此，尽管小芯片可以节省芯片成本，但先进封装成本必须降低才能实现净成本节约。

## 2.3 成熟节点仍然会活得很好

- 鉴于工艺迁移障碍的大小，与旧节点相比，12nm 和 2nm 节点之间的设计启动可能会减少。例如，行业可能会看到“扫雪机效应”，设计在 28nm 时堆积如山，并抵制进一步跳跃的诱惑，以换取令人信服的好处。

- Appleby 说：“处于尖锐过渡点的技术，比如上一代平面节点，能够保证较长的寿命，因为它们为许多不需要下一个节点的产品类别提供了最佳的功能集。”

- 与此同时，使用成熟技术的公司仍然表现良好。“Microchip 是一家仍然成功利用旧节点的公司的例子，”Park 观察到。“去年，他们从两家 8 英寸和一家 6 英寸晶圆厂出货了超过 80 亿台设备，工艺节点从 0.13µm 到 1µm。而且他们 32 年来每个季度都盈利。他们只是众多在旧节点上盈利的半导体公司之一。”

<https://semiengineering.com/legacy-process-nodes-going-strong/>

# 3. AI市场格局

## 3.1 生成式AI头部企业市场份额

![image](picture/AI-market%202023.png)

<https://seekingalpha.com/article/4714331-intel-stock-debt-burden-far-from-competitive-sell>