<!DOCTYPE html>
<html class="writer-html5" lang="en" >
<head>
  <meta charset="utf-8" />
  <meta name="viewport" content="width=device-width, initial-scale=1.0" /><!-- OneTrust Cookies Consent Notice start for xilinx.github.io --><script src="https://cdn.cookielaw.org/scripttemplates/otSDKStub.js" data-document-language="true" type="text/javascript" charset="UTF-8" data-domain-script="03af8d57-0a04-47a6-8f10-322fa00d8fc7" ></script>
<script type="text/javascript">
function OptanonWrapper() { }
</script><!-- OneTrust Cookies Consent Notice end for xilinx.github.io --><title>手順 1: ハードウェア プラットフォームの作成 - Vitis™ チュートリアル 2022.1 の資料</title>
      <link rel="stylesheet" href="../../../../_static/pygments.css" type="text/css" />
      <link rel="stylesheet" href="../../../../_static/css/theme.css" type="text/css" />
      <link rel="stylesheet" href="../../../../_static/_static/custom.css" type="text/css" /><!--[if lt IE 9]>
    <script src="../../../../_static/js/html5shiv.min.js"></script>
  <![endif]--><script data-url_root="../../../../" id="documentation_options" src="../../../../_static/documentation_options.js"></script>
        <script src="../../../../_static/jquery.js"></script>
        <script src="../../../../_static/underscore.js"></script>
        <script src="../../../../_static/_sphinx_javascript_frameworks_compat.js"></script>
        <script src="../../../../_static/doctools.js"></script>
    <script src="../../../../_static/js/theme.js"></script>
    <link rel="index" title="Index" href="../../../../genindex.html" />
    <link rel="search" title="Search" href="../../../../search.html" /> 
</head>

<body class="wy-body-for-nav"> 
  <div class="wy-grid-for-nav">
    <nav data-toggle="wy-nav-shift" class="wy-nav-side">
      <div class="wy-side-scroll">
        <div class="wy-side-nav-search"><a href="../../../../index.html" class="icon icon-home">Vitis™ チュートリアル <img src="../../../../_static/xilinx-header-logo.svg" class="logo" alt="Logo"/> </a><div class="version">2022.1</div>
<div role="search">
  <form id="rtd-search-form" class="wy-form" action="../../../../search.html" method="get">
    <input type="text" name="q" placeholder="Search docs" />
    <input type="hidden" name="check_keywords" value="yes" />
    <input type="hidden" name="area" value="default" />
  </form>
</div>
        </div><div class="wy-menu wy-menu-vertical" data-spy="affix" role="navigation" aria-label="Navigation menu">
              <p class="caption" role="heading"><span class="caption-text">English</span></p><ul><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/master/docs/index.html">Main</a></li></ul><p class="caption" role="heading"><span class="caption-text">入門</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../Getting_Started/Vitis-Getting-Started.html">概要</a></li></ul><p class="caption" role="heading"><span class="caption-text">アクセラレーション</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../Hardware_Acceleration/Hardware-Acceleration.html">ハードウェア アクセラレーション</a></li></ul><p class="caption" role="heading"><span class="caption-text">AI エンジン</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../AI_Engine_Development/AI_Engine_Development.html">AI エンジン開発</a></li></ul><p class="caption" role="heading"><span class="caption-text">プラットフォーム</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../Vitis_Platform_Creation.html">Vitis プラットフォームの作成</a></li></ul><p class="caption" role="heading"><span class="caption-text">その他のバージョン</span></p><ul><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2021-2/build/html/index.html">2021.2</a></li><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2021-1/build/html/index.html">2021.1</a></li><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2020-2/docs/build/html/index.html">2020.2</a></li><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2020-1/docs/build/html/indexE.html">2020.1</a></li></ul></div>
      </div>
    </nav>

    <section data-toggle="wy-nav-shift" class="wy-nav-content-wrap"><nav class="wy-nav-top" aria-label="Mobile navigation menu"  style="background: black" ><i data-toggle="wy-nav-top" class="fa fa-bars"></i> <a href="../../../../index.html">Vitis™ チュートリアル</a></nav>

      <div class="wy-nav-content">
        <div class="rst-content">
          <div role="navigation" aria-label="Page navigation"><ul class="wy-breadcrumbs"><li><a href="../../../../index.html" class="icon icon-home"></a>&raquo;</li> <li>手順 1: ハードウェア プラットフォームの作成</li><li class="wy-breadcrumbs-aside"><a href="../../../../_sources/docs/Vitis_Platform_Creation/Design_Tutorials/02-Edge-AI-ZCU104/step1.md.txt" rel="nofollow">ページ ソースの表示</a></li></ul><hr/>
</div>
          <div role="main" class="document" itemscope="itemscope" itemtype="http://schema.org/Article">
           <div itemprop="articleBody"><!--
# Copyright 2022 Xilinx Inc.
#
# Licensed under the Apache License, Version 2.0 (the "License");
# you may not use this file except in compliance with the License.
# You may obtain a copy of the License at
#
#     http://www.apache.org/licenses/LICENSE-2.0
#
# Unless required by applicable law or agreed to in writing, software
# distributed under the License is distributed on an "AS IS" BASIS,
# WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
# See the License for the specific language governing permissions and
# limitations under the License.
--><div class="section" id="step-1-create-hardware-platform">
<h1>手順 1: ハードウェア プラットフォームの作成<a class="headerlink" href="#step-1-create-hardware-platform" title="Permalink to this heading">¶</a></h1>
<p>この手順では、Vivado を使用して、ZCU104 Vitis アクセラレーション プラットフォームのハードウェア デザインを作成します。ZCU104 のプリセット デザインから開始し、プラットフォームに必要なペリフェラルを追加して設定します。すべてを設定したら、ハードウェア デザインを XSA にエクスポートします。</p>
<div class="section" id="create-base-vivado-project-from-preset">
<h2>プリセットからのベース Vivado プロジェクトの作成<a class="headerlink" href="#create-base-vivado-project-from-preset" title="Permalink to this heading">¶</a></h2>
<ol><li><p>ワークスペースを作成するので、Vivado を起動します。</p>
<p>Linux コンソールで次のコマンド実行します。</p>
<div class="highlight-bash notranslate"><div class="highlight"><pre><span></span><span class="nb">source</span>&lt;Vivado_Install_Directory&gt;/settings64.sh mkdir WorkSpace <span class="nb">cd</span> WorkSpace mkdir zcu104_hardware_platform <span class="c1">#create directory for our step1</span> <span class="nb">cd</span> zcu104_hardware_platform vivado <span class="p">&amp;</span></pre></div>
</div></li> <li><p><strong>zcu104_custom_platform</strong> という Vivado プロジェクトを作成します。</p><ul class="simple"> <li><p><strong>[File] → [Project] → [New]</strong> をクリックし、<strong>[Next]</strong> をクリックします。</p></li> <li><p>[Project Name] ページで [Project name] に「<strong>zcu104_custom_platform</strong>」と入力します。<strong>[Create project subdirectory]</strong> をオンにしたまま、<strong>[Next]</strong> をクリックします。</p></li> <li><p><strong>[Project is an extensible Vitis platform]</strong> をオンにします。<strong>[Next]</strong> をクリックします。</p></li> </ul>
<p><img alt="missing image" src="../../../../_images/vivado_project_type1.png" /></p><ul class="simple"> <li><p>[Default Part] ページの <strong>[Boards]</strong> タブで <strong>[Zynq UltraScale+ ZCU104 Evaluation Board]</strong> を選択します。<strong>[Next]</strong> をクリックします。</p></li> <li><p>プロジェクト サマリを確認し、<strong>[Finish]</strong> をクリックします。</p></li> </ul>
<p>注記: 既存の Vivado プロジェクトをエクステンシブル プラットフォーム プロジェクトに変更する必要がある場合は、開いている Vivado デザインの <strong>Flow Navigator</strong> で <strong>[Settings]</strong> をクリックし、<strong>[General]</strong> ページで <strong>[Project is an extensible Vitis platform]</strong> をオンにします。</p>
<p><img alt="missing image" src="../../../../_images/vitis_settings_extensible.png" /></p></li> <li><p>ブロック デザインを作成します。</p><ul class="simple"> <li><p><strong>Flow Navigator</strong> で <strong>[IP INTEGRATOR]</strong> → <strong>[Create Block Design]</strong> をクリックします。</p></li> <li><p>(オプション) デザイン名を <strong>system</strong> に変更します。</p></li> <li><p><strong>[OK]</strong> をクリックします。</p></li> </ul>
</li>
<li><p>MPSoC IP を追加し、ブロック オートメーションを実行して設定します。</p><ul class="simple"> <li><p>[Diagram] ウィンドウを右クリックし、<strong>[Add IP]</strong> をクリックします。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">zynq</span></code> を検索し、IP の検索結果から <strong>[Zynq UltraScale+ MPSoC]</strong> をダブルクリックします。</p></li> <li><p><strong>[Run Block Automation]</strong> リンクをクリックしてボード プリセットを適用します。[Run Block Automation] ダイアログ ボックスで次がオンになっていることを確認します。</p><ul> <li><p>[All Automation]</p></li> <li><p>[zynq_ultra_ps_e_0]</p></li> <li><p>[Apply Board Presets]</p></li> </ul>
</li>
<li><p><strong>[OK]</strong> をクリックします。MPSoC ブロックは次のようになります。</p></li> </ul>
<p><img alt="block_automation_result.png" src="../../../../_images/block_automation_result1.png" /></p></li></ol>
<p><strong>ここまでの結果</strong></p>
<p>Zynq UltraScale+ MPSoC ブロックを追加し、Vivado のブロック オートメーションを使用して ZCU104 のボード プリセットを適用しました。プリセットには、MPSoC PS 側のブロックの設定およびピンの割り当てが含まれています。</p>
<p><strong>カスタム ボードの場合の操作</strong></p>
<p>カスタム ボードの場合は、MPSoC ブロックをダブルクリックして、ボードのハードウェアに応じてパラメーターを設定します。次に、IP ブロックとメタデータを追加して、アクセラレーション カーネルをサポートするベース ハードウェア デザインを作成します。</p>
</div>
<div class="section" id="customize-system-design-for-clock-and-reset">
<h2>システム デザインのクロックおよびリセットのカスタマイズ<a class="headerlink" href="#customize-system-design-for-clock-and-reset" title="Permalink to this heading">¶</a></h2>
<p>v++リンカーを使用すると、カーネルとプラットフォームの間のクロック信号を自動的にリンクできます。プラットフォームで使用可能なクロック信号は、<strong>PFM.CLK</strong> プロパティでエクスポートされます。</p>
<p>単純なデザインでは、割込み信号はプロセッサの <strong>pl_clk</strong> で供給できます。ただし、プロセッサには最大 4 つの pl_clk しかなく、それらの位相は揃っていません。</p>
<p>より多くの割り込み信号を供給、または位相を揃えたクロックを供給するには、<strong>Clocking Wizard</strong> を使用します。</p>
<p>ブロック図に <strong>Clocking Wizard</strong> を追加して、プラットフォームのクロック信号をイネーブルにします。詳しい手順は次のとおりです。</p>
<ol><li><p>Clocking Wizard ブロックを追加し、3 つのクロックを生成するよう設定します。</p><ul class="simple"> <li><p>[Diagram] ウィンドウを右クリックし、<strong>[Add IP]</strong> をクリックします。</p></li> <li><p>IP の検索ボックスで <strong>Clocking Wizard</strong> を検索して追加します。</p></li> <li><p><strong>clk_wiz_0</strong> IP ブロックをダブルクリックして [Re-Customize IP] ダイアログ ボックスを開きます。</p></li> <li><p><strong>[Output Clocks]</strong> タグをクリックします。</p></li> <li><p>[Output Clock] 列の [clk_out1] から [clk_out3] までのチェック ボックスをオンにします。[Output Freq] の <strong>[Requested]</strong> を次のように設定します。</p><ul> <li><p><strong>[clk_out1]</strong> を <strong>[100]</strong> MHz に設定します。</p></li> <li><p><strong>[clk_out2]</strong> を <strong>[200]</strong> MHz に設定します。</p></li> <li><p><strong>[clk_out3]</strong> を <strong>[400]</strong> MHz に設定します。</p></li> </ul>
</li>
<li><p>ダイアログ ボックスの下部にある <strong>[Reset Type]</strong> で <strong>[Active Low]</strong> をオンにします。</p></li> </ul>
<p><img alt="clock_settings.png" src="../../../../_images/clock_settings1.png" /></p><ul class="simple"> <li><p><strong>[OK]</strong> をクリックしてダイアログ ボックスを閉じます。</p></li> </ul>
<p><strong>注記: これで、デザインのクロック システムを設定できました。Clocking Wizard では、pl_clk が入力クロックとして使用され、ロジック デザイン全体に必要なクロックが生成されます。この単純なデザインでは、100 MHz クロックが axi_lite の制御バス クロックとして使用されます。200 MHz および 400 MHz のクロックは、デザインのリンク段階で DPU AXI インターフェイス クロックおよび DPU コア クロックとして使用されます。作成するデザインに合わせて、クロックの数および周波数を自由に変更できます。クロックのエクスポートは後で設定します。その前に、各クロックのリセット信号を作成する必要があります。リセット信号は、クロックのエクスポート設定で必要です。</strong></p></li> <li><p>これらの 3 つのクロックに対応する 3 つの Processor System Reset ブロックを追加します。</p><ul class="simple"> <li><p>[Diagram] ウィンドウを右クリックし、<strong>[Add IP]</strong> をクリックします。</p></li> <li><p>IP の検索ダイアログ ボックスで <strong>Processor System Reset</strong> を検索して追加します。</p></li> <li><p>リセット モジュールとクロック信号の関係がわかりやすいように、リセット ブロックの名前を <strong>proc_sys_reset_1</strong> に変更します。</p></li> <li><p><strong>proc_sys_reset_1</strong> ブロックを選択し、Ctrl + C キーを押してから Ctrl + V キーを押し、モジュールを 2 つ複製します。これらのブロックには、デフォルトで <strong>proc_sys_reset_2</strong> および <strong>proc_sys_reset_3</strong> という名前が付けられます。</p></li> </ul>
</li>
<li><p>クロックとリセットを接続します。</p><ul class="simple"> <li><p><strong>[Run Connection Automation]</strong> をクリックします。開いたダイアログ ボックスで、proc_sys_reset ブロックを Clocking Wizard のクロック出力に接続するよう設定します。</p></li> <li><p>[Run Connection Automation] ダイアログ ボックスの左側で [All Automation] をオンにします。</p></li> <li><p>clk_wiz_0 の <strong>[clk_in1]</strong> を選択し、[Clock Source] を <strong>[/zynq_ultra_ps_e_0/pl_clk0]</strong> に設定します。</p></li> <li><p>各 <strong>proc_sys_reset</strong> インスタンスの <strong>slowest_sync_clk</strong> を選択し、[Clock Source] を次のように設定します。</p><ul> <li><p><strong>proc_sys_reset_1</strong> には <strong>[/clk_wiz_0/clk_out1]</strong></p></li> <li><p><strong>proc_sys_reset_2</strong> には <strong>[/clk_wiz_0/clk_out2]</strong></p></li> <li><p><strong>proc_sys_reset_3</strong> には <strong>[/clk_wiz_0/clk_out3]</strong></p></li> </ul>
</li>
<li><p>各 proc_sys_reset インスタンスの <strong>[ext_reset_in]</strong> を選択し、<strong>[Board Part Interface]</strong> を <strong>[Custom]</strong>、<strong>[Select Manual Source]</strong> を <strong>[/zynq_ultra_ps_e_0/pl_resetn0]</strong> に設定します。</p></li> <li><p>すべてのチェック ボックスがオンになっていることを確認し、<strong>[OK]</strong> をクリックしてダイアログ ボックスを閉じ、接続を作成します。</p></li> <li><p>各 proc_sys_reset インスタンスの <strong>dcm_locked</strong> 信号をすべて <strong>clk_wiz_0</strong> の <strong>locked</strong> 信号に接続します。</p></li> </ul>
<p><img alt="clk_rst_connection.png" src="../../../../_images/clk_rst_connection_update.PNG" /></p></li> <li><p>プラットフォームのクロックをイネーブルにします。</p><ul class="simple"> <li><p><strong>[Platform Setup]</strong> ウィンドウをクリックします。</p></li> <li><p>このウィンドウが開いていない場合は、<strong>[Window] → [Platform Setup]</strong> をクリックします。</p></li> <li><p><strong>[Clock]</strong> を選択します。</p></li> <li><p>[clk_wiz_0] の下のすべてのクロック (<strong>[clk_out1]</strong>、<strong>[clk_out2]</strong>、<strong>[clk_out3]</strong>) をオンにします。</p></li> <li><p>これらのクロックの ID を <strong>0</strong>、<strong>1</strong>、および <strong>2</strong> に変更します。</p></li> <li><p><strong>[Is Default]</strong> 列で <strong>[clk_out2]</strong> をオンにします。</p></li> <li><p>これらすべてを設定すると、右下のボックスに「<strong>Info: No problem with Clock interface</strong>」と表示され、問題がないことが示されます。</p></li> </ul>
<p><img alt="Platform Setup - Clock" src="../../../../_images/platform_clock1.png" /></p>
<p><strong>注記:</strong></p><ul class="simple"> <li><p>プラットフォームには、デフォルト クロックが 1 つのみ必要です。リンク コンフィギュレーションにユーザー割り当てがない場合、v++ リンカーがデフォルト クロックを使用して IP ブロックを接続します。</p></li> </ul>
</li>
</ol>
</div>
<div class="section" id="add-interrupt-support">
<h2>割り込みサポートの追加<a class="headerlink" href="#add-interrupt-support" title="Permalink to this heading">¶</a></h2>
<p>v++リンカーを使用すると、カーネルとプラットフォームの間の割り込み信号を自動的にリンクできます。プラットフォームで使用可能な割り込み信号は、<strong>PFM.IRQ</strong> プロパティでエクスポートされます。</p>
<p>単純なデザインでは、割り込み信号はプロセッサの <strong>pl_ps_irq</strong> で供給できます。ただし、供給できる割り込み信号は 16 個までです。より多くの割り込み信号を供給するには、<strong>AXI Interrupt Controller</strong> を使用できます。<strong>AXI Interrupt Controller</strong> を制御する <strong>AXI HPM0 LPD</strong> をイネーブルにします。次に <strong>AXI Interrupt Controller</strong> を追加して、<strong>PFM.IRQ</strong> の割り込み信号をイネーブルにします。詳しい手順は次のとおりです。</p>
<ol><li><p><strong>AXI Interrupt Controller</strong> を制御する <strong>AXI HPM0 LPD</strong> をイネーブルにします。</p><ul class="simple"> <li><p>ブロック図で <strong>Zynq UltraScale+ MPSoC</strong> ブロックをダブルクリックします。</p></li> <li><p><strong>[PS-PL Configuration] → [PS-PL Interfaces] → [Master Interface]</strong> をクリックします。</p></li> <li><p><strong>[AXI HPM0 LPD]</strong> をオンにします。</p></li> <li><p><strong>[AXI HPM0 LPD]</strong> を展開します。<strong>[AXI HPM0 LPD Data width]</strong> がデフォルトの <strong>32</strong> であることを確認します。</p></li> <li><p><strong>[AXI HPM0 FPD]</strong> および <strong>[AXI HPM1 FPD]</strong> をオフにします。</p></li> <li><p><strong>[OK]</strong> をクリックして設定を終了します。</p></li> </ul>
<p><strong>注記:</strong></p><ul class="simple"> <li><p><strong>AXI HPM0 LPD</strong> は、主に制御用に使用します。この場合、32 ビット制御レジスタが読み出し/書き込みされます。インターフェイスが 32 を超える場合、AXI Interconnect または SmartConnect が PL ロジックを使用して AXI バス幅を変換します。これにより、ロジック リソースのコストが増え、不要なレイテンシが発生する可能性があります。</p></li> <li><p><strong>AXI HPM0 FPD</strong> および <strong>AXI HPM1 FPD</strong> は、カーネルで使用するために予約します。ブロック図からこれらをディスエーブルにしておくと、誤って自動接続されることがなくなります。未使用の AXI インターフェイスは、ブロック図に表示されているかどうかに関係なく、[Platform Setup] でエクスポートできます。</p></li> </ul>
</li>
<li><p><strong>AXI Interrupt Controller</strong> を追加して設定します。</p><ul class="simple"> <li><p>[Diagram] ウィンドウを右クリックして <strong>[Add IP]</strong> をクリックし、<strong>AXI Interrupt Controller</strong> IP を追加します。<strong>axi_intc_0</strong> としてインスタンシエートされます。</p></li> <li><p>AXI Interrupt Controller ブロックをダブルクリックし、<strong>[Interrupt Output Connection]</strong> を <strong>[Single]</strong> に変更します。</p></li> <li><p><strong>[OK]</strong> をクリックします。</p></li> </ul>
</li>
<li><p>axi_intc_0 の AXI インターフェイスを PS の AXI HPM0 LPD に接続します。</p><ul class="simple"> <li><p>[Run Connection Automation] をクリックします。</p></li> <li><p>設定を確認します。<strong>[axi_intc_0]</strong> がオン、<strong>[s_axi]</strong> は <strong>/zynq_ultra_ps_e_0/M_AXI_HPM0_LPD</strong> に接続されます。</p></li> <li><p><strong>[Clock source for Slave interface]</strong> および <strong>[Clock source for Master interface]</strong> を <strong>[/clk_wiz_0/clk_out2 (200 MHz)]</strong> に設定します。</p></li> <li><p><strong>[OK]</strong> をクリックします。</p></li> </ul>
<p>注記:</p><ul class="simple"> <li><p>割り込みコントローラーとほとんどのカーネル IRQ 信号を 1 クロックに同期させるようにします。これが安定性のためベストです。カーネルが異なるクロックで動作している場合は、非同期 IRQ を心配する必要はありません。割り込みコントローラーでは、レベル割り込み信号を使用して非同期 IRQ も処理できます。</p></li> </ul>
</li>
<li><p>割り込みコントローラーの irq を接続します。</p><ul class="simple"> <li><p><strong>axi_intc_0.irq</strong> を <strong>zynq_ultra_ps_e_0.pl_ps_irq[0:0]</strong> に接続します。</p></li> </ul>
<p>注記:</p><ul class="simple"> <li><p>PS の pl_ps_irq に接続する irq 信号が複数ある場合は、<strong>concat</strong> IP を使用してそれらをバスに連結し、そのバスを pl_ps_irq に接続します。</p></li> </ul>
</li>
<li><p>プラットフォームの割り込み信号をイネーブルにします。</p><ul class="simple"> <li><p>[Platform Setup] ウィンドウをクリックします。</p></li> <li><p>[Interrupt] を選択します。</p></li> <li><p>[axi_intc_0] の下の [intr] をオンにします。</p></li> <li><p>[Tcl Console] ウィンドウにこの設定に対応する Tcl コマンドが表示されます。</p></li> </ul>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">set_property</span> <span class="n">PFM</span><span class="o">.</span><span class="n">IRQ</span> <span class="p">{</span><span class="n">intr</span> <span class="p">{</span> <span class="nb">id</span> <span class="mi">0</span> <span class="nb">range</span> <span class="mi">32</span> <span class="p">}}</span> <span class="p">[</span><span class="n">get_bd_cells</span> <span class="o">/</span><span class="n">axi_intc_0</span><span class="p">]</span></pre></div>
</div></li></ol>
<p>IP インテグレーター デザインの接続は次のようになります。</p>
<p><img alt="ipi_fully_connection.png" src="../../../../_images/ipi_fully_connection1.png" /></p>
</div>
<div class="section" id="enable-axi-interfaces-for-the-platform">
<h2>プラットフォームでの AXI インターフェイスのイネーブル<a class="headerlink" href="#enable-axi-interfaces-for-the-platform" title="Permalink to this heading">¶</a></h2>
<ol><li><p>PS から AXI マスター インターフェイスをイネーブルにします。</p><ul class="simple"> <li><p>[Platform Setup] ウィンドウをクリックします。</p></li> <li><p>[AXI Port] を選択します。</p></li> <li><p>[zynq_ultra_ps_e_0] の下で <strong>[M_AXI_HPM0_FPD]</strong> および <strong>[M_AXI_HPM1_FPD]</strong> をオンにします。[Memport] 列はデフォルトの [M_AXI_GP]、[SP Tag] 列は空のままにします。</p></li> </ul>
<p>注記:</p><ul class="simple"> <li><p>M_AXI_GP は、汎用 AXI マスター インターフェイスです。</p></li> <li><p>SP タグは、AXI スレーブ インターフェイスにのみ適用されます。</p></li> <li><p>v++ リンカーにより AXI Interconnect が自動的にインスタンシエートされ、PS の AXI マスター インターフェイスとアクセラレーション カーネルのスレーブ インターフェイス間が接続されます。1 つの AXI マスター インターフェイスは、最大 16 個のカーネルに接続できます。</p></li> </ul>
</li>
<li><p>AXI Interconnect で AXI マスター インターフェイスをイネーブルにします。</p><ul class="simple"> <li><p>[ps8_0_axi_periph] の下で、[M01_AXI] を選択して Shift キーを押しながら [M07_AXI] をクリックし、[M01_AXI] から [M07_AXI] までのマスター インターフェイスを選択します。</p></li> <li><p>選択項目を右クリックし、[Enable] をクリックします。</p></li> <li><p>[Memport] 列はデフォルトの [M_AXI_GP]、[SP Tag] 列は空のままにします。</p></li> </ul>
<p>注記:</p><ul class="simple"> <li><p>AXI マスター インターフェイスが AXI Interconnect IP からエクスポートされている場合は、v++ では AXI Interconnect の別の段がカスケード接続されることはありません。</p></li> <li><p>PS の AXI マスター インターフェイスと AXI Interconnect は、プラットフォームにとっては機能的に同等です。</p></li> <li><p>通常は、プラットフォーム設計者は必要な数の AXI インターフェイスをプラットフォームにエクスポートする必要があります。使用するインターフェイスは、アプリケーション開発者が決定する必要があります。</p></li> </ul>
</li>
<li><p>PS から AXI スレーブ インターフェイスをイネーブルにし、カーネルが DDR メモリにアクセスできるようにします。</p><ul class="simple"> <li><p>[zynq_ultra_ps_e_0] の下で、<strong>Ctrl</strong> キーを押しながら <strong>[S_AXI_HPC0_FPD]</strong>、<strong>[S_AXI_HPC1_FPD]</strong>、<strong>[S_AXI_HP0_FPD]</strong>、<strong>[S_AXI_HP1_FPD]</strong>、<strong>[S_AXI_HP2_FPD]</strong>、<strong>[S_AXI_HP3_FPD]</strong> をクリックします。</p></li> <li><p>選択項目を右クリックし、<strong>[Enable]</strong> をクリックします。</p></li> <li><p><strong>[S_AXI_HPC0_FPD]</strong> および <strong>[S_AXI_HPC1_FPD]</strong> の [Memport] を [S_AXI_HP] に変更します。これらのインターフェイスのコヒーレンシ機能は使用しません。</p></li> <li><p>リンク段階で v++ により選択できるように、[SP Tag] に <strong>HPC0</strong>、<strong>HPC1</strong>、<strong>HP0</strong>、<strong>HP1</strong>、<strong>HP2</strong>、<strong>HP3</strong> を入力します。</p></li> </ul>
<p><img alt="Platform Setup - AXI Ports" src="../../../../_images/platform_setup_interfaces1.png" /></p></li></ol>
</div>
<div class="section" id="emulation-setup-optional">
<h2>エミュレーション設定 (オプション)<a class="headerlink" href="#emulation-setup-optional" title="Permalink to this heading">¶</a></h2>
<p>この手順は、エミュレーション可能なプラットフォームを作成する場合にのみ必要です。</p>
<p>コンポーネントに複数のタイプのシミュレーション モデルがある場合、SystemC TLM (トランザクション レベル モデリング) モデルを選択すると、RTL モデルよりもかなり高速に実行されます。Processing System コンポーネントでは、ハードウェア エミュレーションに TLM を使用する必要があります。</p>
<ol><li><p>PS シミュレーション モデルを tlm に変更します</p><ul class="simple"> <li><p>ブロック図で PS インスタンス <strong>zynq_ultra_ps_e_0</strong> を選択します</p></li> <li><p><strong>[Block Properties]</strong> ウィンドウを確認します。</p></li> <li><p><strong>[Properties]</strong> ビューに <code class="docutils literal notranslate"><span class="pre">ALLOWED_SIM_MODELS=tlm,rtl</span></code> が表示されます。これは、このコンポーネントで 2 つのタイプのシミュレーション モデルがサポートされるということです。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">SELECTED_SIM_MODEL</span></code> プロパティまでスクロールします。<strong>[rtl]</strong> を <strong>[tlm]</strong> に変更し、TLM モデルが使用されるようにします。</p></li> <li><p>[Tcl Console] ウィンドウに対応する Tcl コマンドが表示されます。</p></li> </ul>
<div class="highlight-tcl notranslate"><div class="highlight"><pre><span></span><span class="nv">set_property</span><span class="w"> </span>SELECTED_SIM_MODEL<span class="w"> </span>tlm<span class="w"> </span><span class="k">[</span><span class="nv">get_bd_cells</span><span class="w"> </span><span class="o">/</span>zynq_ultra_ps_e_0<span class="k">]</span></pre></div>
</div></li></ol>
</div>
<div class="section" id="export-hardware-xsa">
<h2>ハードウェア XSA のエクスポート<a class="headerlink" href="#export-hardware-xsa" title="Permalink to this heading">¶</a></h2>
<ol><li><p>ブロック デザインを検証します。</p><ul class="simple"> <li><p>[Diagram] ウィンドウで <strong>[Validate Design]</strong> ボタンをクリックします。</p></li> </ul>
<p><strong>注記:</strong> 検証中、Vivado から <strong>/axi_intc_0/intr</strong> が接続されていないというクリティカル警告が表示されます。v++ リンカーによりカーネルの割り込み信号がこの intr 信号に接続されるので、この警告は無視しても問題ありません。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">CRITICAL</span> <span class="n">WARNING</span><span class="p">:</span> <span class="p">[</span><span class="n">BD</span> <span class="mi">41</span><span class="o">-</span><span class="mi">759</span><span class="p">]</span> <span class="n">The</span> <span class="nb">input</span> <span class="n">pins</span> <span class="p">(</span><span class="n">listed</span> <span class="n">below</span><span class="p">)</span> <span class="n">are</span> <span class="n">either</span> <span class="ow">not</span> <span class="n">connected</span> <span class="ow">or</span> <span class="n">do</span> <span class="ow">not</span> <span class="n">have</span> <span class="n">a</span> <span class="n">source</span> <span class="n">port</span><span class="p">,</span> <span class="ow">and</span> <span class="n">they</span> <span class="n">don</span><span class="s1">&apos;t have a tie-off specified. These pins are tied-off to all 0&apos;</span><span class="n">s</span> <span class="n">to</span> <span class="n">avoid</span> <span class="n">error</span> <span class="ow">in</span> <span class="n">Implementation</span> <span class="n">flow</span><span class="o">.</span> <span class="n">Please</span> <span class="n">check</span> <span class="n">your</span> <span class="n">design</span> <span class="ow">and</span> <span class="n">connect</span> <span class="n">them</span> <span class="k">as</span> <span class="n">needed</span><span class="p">:</span> <span class="o">/</span><span class="n">axi_intc_0</span><span class="o">/</span><span class="n">intr</span></pre></div>
</div></li> <li><p>ブロック デザインの最上位ラッパーを作成します。</p><ul class="simple"> <li><p><strong>[Sources]</strong> ウィンドウで、[Design Sources] フォルダーに含まれる <strong>[system.bd]</strong> を右クリックします。</p></li> <li><p><strong>[Create HDL Wrappe]</strong> をクリックします。</p></li> <li><p><strong>[Let Vivado manage wrapper and auto-update]</strong> をオンにします。</p></li> <li><p><strong>[OK]</strong> をクリックしてブロック デザインのラッパーを生成します。</p></li> </ul>
</li>
<li><p>合成前のデザインを生成します。</p><ul class="simple"> <li><p>Flow Navigator で <strong>[Generate Block Design]</strong> をクリックします。</p></li> <li><p><strong>[Synthesis Options]</strong> で <strong>[Global]</strong> をオンにします。これにより、生成中の IP 合成がスキップされます。</p></li> <li><p><strong>[Generate]</strong> をクリックします。.</p></li> </ul>
</li>
<li><p>[Generate Bitstream] (オプション)</p>
<p>この手順は、Vitis プラットフォームではオプションです。ほとんどの場合、フラット (DFX 以外の) Vitis プラットフォームでは、プラットフォームをエクスポートする前にビットストリームを生成する必要はありません。この手順は、その利点と要件を理解した後で実行できます。</p><ul class="simple"> <li><p>ビットストリームを生成すると、プラットフォームのハードウェア デザインのインプリメンテーションまで実行されます。プラットフォーム ハードウェア デザインに検証済みデザイン DRC でレポートできないエラーがある場合、初期段階でエラーをレポートできます。</p></li> </ul>
<p>次は、ビットストリーム生成の手順です。</p><ul class="simple"> <li><p>ナビゲーション ウィンドウで <strong>[Generate Bitstream]</strong> をクリックします。</p></li> <li><p><strong>[Launch runs on local host]</strong> でジョブ数を選択します。</p></li> <li><p><strong>[OK]</strong> をクリックして ビルドを開始します。</p></li> </ul>
</li>
<li><p>プラットフォームをエクスポートします。</p>
<p>この手順では、ハードウェア デザインとハードウェア エミュレーション用に XSA を別々にエクスポートします。これらの XSA ファイルは、手順 2 で使用します。</p>
<blockquote>
<div><p>注記: Vivado 2022.1 では、ハードウェアとハードウェア エミュレーション情報をどちらも含めて XSA をエクスポートできます。この機能は、今後廃止される予定です。ほとんどの実際のデザインでは、デザインの複雑さにより、ペリフェラルの中にエミュレーションできないものがあったり、サイクル精度レベルでエミュレーションする必要のないものもあります。通常は、ハードウェア エミュレーション用に簡素化したハードウェア デザインを提供して、エミュレーション実行時間を削減します。</p>
</div></blockquote><ul class="simple"> <li><p><strong>[File] → [Export] → [Export Platform]</strong> をクリックし、<strong>[Export Hardware Platform]</strong> ウィザードを起動します。このウィザードは、<strong>Flow Navigator</strong> または <strong>[Platform Setup]</strong> ウィンドウの <strong>[Export Platform]</strong> ボタンをクリックして起動することもできます。</p></li> <li><p>最初の情報ページで [Next] をクリックします。</p></li> <li><p>[Platform Type] に <strong>[Hardware]</strong> を選択して、[Next] をクリックします。前のエミュレーション設定手順をスキップした場合は、<strong>[Hardware]</strong> をオンにします。</p></li> <li><p>[Platform State] に <strong>[Pre-synthesis]</strong> を選択します。</p></li> <li><p>(オプション) 手順 4 でビットストリームを生成した場合は、<strong>[Include bitstream]</strong> をオンにし、[Next] をクリックします。</p></li> <li><p>[Platform Properties] ページでプラットフォーム プロパティを指定し、<strong>[Next]</strong> をクリックします。次に例を示します。</p><ul> <li><p>[Name]: zcu104_custom_platform</p></li> <li><p>[Vendor]: xilinx</p></li> <li><p>[Board]: zcu104</p></li> <li><p>[Version]: 0.0</p></li> <li><p>[Description]: This platform provides high PS DDR bandwidth and three clocks: 100 MHz, 200 MHz and 400 MHz.</p></li> </ul>
</li>
<li><p>[XSA file name] に「<strong>zcu104_custom_platform_hw</strong>」と入力し、[Export to] はデフォルトのエクスポート ディレクトリのままにします。</p></li> <li><p><strong>[Finish]</strong> をクリックします。</p></li> <li><p><strong>zcu104_custom_platform_hw.xsa</strong> が生成されます。[Tcl Console] ウィンドウにエクスポート パスが表示されます。</p></li> </ul>
<p>(オプション: ハードウェア エミュレーションの場合のみです。前の手順でエミュレーション設定を飛ばした場合は、次の手順を省略してください)</p>
<p>Export Platform ウィザードを再度実行し、ハードウェア エミュレーション用の XSA をエクスポートします。</p>
<blockquote>
<div><p>注記: この単純なプロジェクトでは、同じハードウェアおよびハードウェア エミュレーション デザインを使用しましたが、ハードウェアおよびハードウェア エミュレーションに異なる Vivado デザインを使用することもできます。プラットフォーム開発者は、2 つのデザインを論理的に同一に保つ必要があります。そうしないと、エミュレーション結果がハードウェア デザインを反映できません。</p>
</div></blockquote><ul class="simple"> <li><p><strong>[File] → [Export] → [Export Platform]</strong> をクリックし、<strong>[Export Hardware Platform]</strong> ウィザードを起動します。このウィザードは、<strong>Flow Navigator</strong> または <strong>[Platform Setup]</strong> ウィンドウの <strong>[Export Platform]</strong> ボタンをクリックして起動することもできます。</p></li> <li><p>最初の情報ページで [Next] をクリックします。</p></li> <li><p>[Platform Type] に <strong>[Hardware Emulation]</strong> を選択して、[Next] をクリックします。</p></li> <li><p>[Platform State] ページで <strong>[Pre-synthesis]</strong> をオンにし、[Next] をクリックします。</p></li> <li><p>[Platform Properties] ページでプラットフォーム プロパティを指定し、<strong>[Next]</strong> をクリックします。次に例を示します。</p><ul> <li><p>[Name]: zcu104_custom_platform</p></li> <li><p>[Vendor]: xilinx</p></li> <li><p>[Board]: zcu104</p></li> <li><p>[Version]: 0.0</p></li> <li><p>[Description]: This platform provides high PS DDR bandwidth and three clocks: 100 MHz, 200 MHz and 400 MHz.</p></li> </ul>
</li>
<li><p>[XSA file name] に「<strong>zcu104_custom_platform_hwemu</strong>」と入力し、[Export to] はデフォルトのエクスポート ディレクトリのままにします。</p></li> <li><p><strong>[Finish]</strong> をクリックします。</p></li> <li><p><strong>zcu104_custom_platform_hwemu.xsa</strong> が生成されます。[Tcl Console] ウィンドウにエクスポート パスが表示されます。</p></li> </ul>
<p>上記のエクスポートは、Tcl スクリプトで実行することもできます。</p>
<div class="highlight-tcl notranslate"><div class="highlight"><pre><span></span><span class="c"># Setting platform properties</span> <span class="nv">set_property</span><span class="w"> </span>platform.default_output_type<span class="w"> </span><span class="s2">&quot;sd_card&quot;</span><span class="w"> </span><span class="k">[</span><span class="nv">current_project</span><span class="k">]</span> <span class="nv">set_property</span><span class="w"> </span>platform.design_intent.embedded<span class="w"> </span><span class="s2">&quot;true&quot;</span><span class="w"> </span><span class="k">[</span><span class="nv">current_project</span><span class="k">]</span> <span class="nv">set_property</span><span class="w"> </span>platform.design_intent.server_managed<span class="w"> </span><span class="s2">&quot;false&quot;</span><span class="w"> </span><span class="k">[</span><span class="nv">current_project</span><span class="k">]</span> <span class="nv">set_property</span><span class="w"> </span>platform.design_intent.external_host<span class="w"> </span><span class="s2">&quot;false&quot;</span><span class="w"> </span><span class="k">[</span><span class="nv">current_project</span><span class="k">]</span> <span class="nv">set_property</span><span class="w"> </span>platform.design_intent.datacenter<span class="w"> </span><span class="s2">&quot;false&quot;</span><span class="w"> </span><span class="k">[</span><span class="nv">current_project</span><span class="k">]</span> <span class="c"># Write pre-synthesis expandable XSA</span> <span class="nv">write_hw_platform</span><span class="w"> </span><span class="o">-</span>hw<span class="w"> </span><span class="o">-</span>force<span class="w"> </span><span class="o">-</span>file<span class="w"> </span>.<span class="o">/</span>zcu104_custom_platform_hw.xsa <span class="nv">write_hw_platform</span><span class="w"> </span><span class="o">-</span>hw_emu<span class="w"> </span><span class="o">-</span>force<span class="w"> </span><span class="o">-</span>file<span class="w"> </span>.<span class="o">/</span>zcu104_custom_platform_hwemu.xsa</pre></div>
</div></li></ol>
</div>
<div class="section" id="fast-track">
<h2>ファースト トラック<a class="headerlink" href="#fast-track" title="Permalink to this heading">¶</a></h2>
<p>プロジェクトを再作成し、出力を生成するスクリプトが提供されています。これらのスクリプトを使用するには、次の手順を実行します。</p>
<ol><li><p>ビルドを実行します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="c1"># cd to the step directory, e.g.</span> <span class="n">cd</span> <span class="n">step1_vivado</span> <span class="n">make</span></pre></div>
</div></li> <li><p>生成されたファイルをクリーンアップするには、次を実行します。</p>
<div class="highlight-bash notranslate"><div class="highlight"><pre><span></span>make clean</pre></div>
</div></li></ol>
</div>
<div class="section" id="next-step">
<h2>次の手順<a class="headerlink" href="#next-step" title="Permalink to this heading">¶</a></h2>
<p>ハードウェア プラットフォームの作成フローが終了しました。<a class="reference internal" href="step2.html"><span class="doc">手順 2: Vitis ソフトウェア プラットフォームの作成</span></a>に進みます。</p>
<p align="center"><sup>Copyright&copy; 2022 Xilinx</sup></p></div>
</div>


           </div>
          </div>
          
                  <style>.footer { position: fixed; left: 0; bottom: 0; width: 100%; }</style>
				  
				  <footer>

  <hr/>

  <div role="contentinfo">
    <p>© Copyright 2019-2022, Xilinx, Inc.. <span class="lastupdated">Last updated on May 16, 2022.</span></p>
  </div>



										<div class="aem-Grid aem-Grid--16">
											<div class="aem-GridColumn aem-GridColumn--xxxlarge--none aem-GridColumn--xsmall--16 aem-GridColumn--offset--xsmall--0 aem-GridColumn--xlarge--none aem-GridColumn--xxlarge--none aem-GridColumn--default--none aem-GridColumn--offset--large--1 aem-GridColumn--xlarge--12 aem-GridColumn--offset--default--0 aem-GridColumn--xxlarge--10 aem-GridColumn--offset--xlarge--2 aem-GridColumn--offset--xxlarge--3 aem-GridColumn--offset--xxxlarge--4 aem-GridColumn--xsmall--none aem-GridColumn--large--none aem-GridColumn aem-GridColumn--large--14 aem-GridColumn--xxxlarge--8 aem-GridColumn--default--16">
												<div class="container-fluid sub-footer">

													                    <div class="row">
                        <div class="col-xs-24">
                          <p><a target="_blank" href="https://www.amd.com/en/corporate/copyright">Terms and Conditions</a> | <a target="_blank" href="https://www.amd.com/en/corporate/privacy">Privacy</a> | <a target="_blank" href="https://www.amd.com/en/corporate/cookies">Cookie Policy</a> | <a target="_blank" href="https://www.amd.com/en/corporate/trademarks">Trademarks</a> | <a target="_blank" href="https://www.amd.com/system/files/documents/statement-human-trafficking-forced-labor.pdf">Statement on Forced Labor</a> | <a target="_blank" href="https://www.amd.com/en/corporate/competition">Fair and Open Competition</a> | <a target="_blank" href="https://www.amd.com/system/files/documents/amd-uk-tax-strategy.pdf">UK Tax Strategy</a> | <a target="_blank" href="https://docs.xilinx.com/v/u/9x6YvZKuWyhJId7y7RQQKA">Inclusive Terminology</a> | <a href="#cookiessettings" class="ot-sdk-show-settings">Cookies Settings</a></p>
                        </div>
                    </div>
												</div>
											</div>
										</div>
										
</br>Built with <a href="https://www.sphinx-doc.org/">Sphinx</a> using a <a href="https://github.com/readthedocs/sphinx_rtd_theme">theme</a> provided by <a href="https://readthedocs.org">Read the Docs</a>.</footer>
        </div>
      </div>
    </section>
  </div>
  <script>
      jQuery(function () {
          SphinxRtdTheme.Navigation.enable(true);
      });
  </script>
 <script type="text/javascript">
    $(document).ready(function() {
        $(".toggle > *").hide();
        $(".toggle .header").show();
        $(".toggle .header").click(function() {
            $(this).parent().children().not(".header").toggle(400);
            $(this).parent().children(".header").toggleClass("open");
        })
    });
</script>


</body>
</html>