Fitter report for LC3
Mon Feb 11 13:21:54 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Incremental Compilation Preservation Summary
  5. Incremental Compilation Partition Settings
  6. Incremental Compilation Placement Preservation
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Fitter Partition Statistics
 10. Input Pins
 11. Output Pins
 12. Dual Purpose and Dedicated Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. I/O Assignment Warnings
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Fitter RAM Summary
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Feb 11 13:21:54 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; LC3                                         ;
; Top-level Entity Name              ; LC3                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 719 / 114,480 ( < 1 % )                     ;
;     Total combinational functions  ; 713 / 114,480 ( < 1 % )                     ;
;     Dedicated logic registers      ; 209 / 114,480 ( < 1 % )                     ;
; Total registers                    ; 209                                         ;
; Total pins                         ; 46 / 529 ( 9 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,048,576 / 3,981,312 ( 26 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1157 ) ; 0.00 % ( 0 / 1157 )        ; 0.00 % ( 0 / 1157 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1157 ) ; 0.00 % ( 0 / 1157 )        ; 0.00 % ( 0 / 1157 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1147 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/USER1/Digital Logic/LC-3/output_files/LC3.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 719 / 114,480 ( < 1 % )        ;
;     -- Combinational with no register       ; 510                            ;
;     -- Register only                        ; 6                              ;
;     -- Combinational with a register        ; 203                            ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 374                            ;
;     -- 3 input functions                    ; 304                            ;
;     -- <=2 input functions                  ; 35                             ;
;     -- Register only                        ; 6                              ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 660                            ;
;     -- arithmetic mode                      ; 53                             ;
;                                             ;                                ;
; Total registers*                            ; 209 / 117,053 ( < 1 % )        ;
;     -- Dedicated logic registers            ; 209 / 114,480 ( < 1 % )        ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 55 / 7,155 ( < 1 % )           ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 46 / 529 ( 9 % )               ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )                 ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                  ;
;                                             ;                                ;
; M9Ks                                        ; 128 / 432 ( 30 % )             ;
; Total block memory bits                     ; 1,048,576 / 3,981,312 ( 26 % ) ;
; Total block memory implementation bits      ; 1,179,648 / 3,981,312 ( 30 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )                ;
; PLLs                                        ; 0 / 4 ( 0 % )                  ;
; Global signals                              ; 4                              ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 1.1% / 1.1% / 1.1%             ;
; Peak interconnect usage (total/H/V)         ; 14.3% / 13.4% / 15.6%          ;
; Maximum fan-out                             ; 337                            ;
; Highest non-global fan-out                  ; 187                            ;
; Total fan-out                               ; 5333                           ;
; Average fan-out                             ; 4.59                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 719 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 510                    ; 0                              ;
;     -- Register only                        ; 6                      ; 0                              ;
;     -- Combinational with a register        ; 203                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 374                    ; 0                              ;
;     -- 3 input functions                    ; 304                    ; 0                              ;
;     -- <=2 input functions                  ; 35                     ; 0                              ;
;     -- Register only                        ; 6                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 660                    ; 0                              ;
;     -- arithmetic mode                      ; 53                     ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 209                    ; 0                              ;
;     -- Dedicated logic registers            ; 209 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 55 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 46                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 1048576                ; 0                              ;
; Total RAM block bits                        ; 1179648                ; 0                              ;
; M9K                                         ; 128 / 432 ( 29 % )     ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 4 / 24 ( 16 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 5328                   ; 5                              ;
;     -- Registered Connections               ; 2642                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 30                     ; 0                              ;
;     -- Output Ports                         ; 16                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; DR[0]         ; C14   ; 8        ; 52           ; 73           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; DR[1]         ; C13   ; 8        ; 54           ; 73           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; DR[2]         ; F15   ; 7        ; 58           ; 73           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SR0[0]        ; H16   ; 7        ; 65           ; 73           ; 21           ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SR0[1]        ; D16   ; 7        ; 62           ; 73           ; 21           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SR0[2]        ; D12   ; 8        ; 52           ; 73           ; 21           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SR1[0]        ; C12   ; 8        ; 52           ; 73           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SR1[1]        ; C16   ; 7        ; 62           ; 73           ; 14           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SR1[2]        ; H17   ; 7        ; 67           ; 73           ; 7            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; aluControl[0] ; A17   ; 7        ; 60           ; 73           ; 0            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; aluControl[1] ; G16   ; 7        ; 67           ; 73           ; 0            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; clk           ; J1    ; 1        ; 0            ; 36           ; 7            ; 337                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; enaALU        ; C15   ; 7        ; 58           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; enaMARM       ; F17   ; 7        ; 67           ; 73           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; enaMDR        ; J14   ; 8        ; 49           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; enaPC         ; H14   ; 8        ; 49           ; 73           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ldIR          ; H19   ; 7        ; 72           ; 73           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ldMAR         ; G14   ; 8        ; 47           ; 73           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ldMDR         ; J16   ; 7        ; 65           ; 73           ; 14           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ldPC          ; H15   ; 7        ; 60           ; 73           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; memWE         ; D17   ; 7        ; 81           ; 73           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; regWE         ; D15   ; 7        ; 58           ; 73           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; reset         ; D14   ; 8        ; 52           ; 73           ; 7            ; 187                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; selEAB1       ; J15   ; 7        ; 60           ; 73           ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; selEAB2[0]    ; D13   ; 8        ; 54           ; 73           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; selEAB2[1]    ; B10   ; 8        ; 38           ; 73           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; selMAR        ; J17   ; 7        ; 69           ; 73           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; selMDR        ; G15   ; 7        ; 65           ; 73           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; selPC[0]      ; E15   ; 7        ; 58           ; 73           ; 7            ; 29                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; selPC[1]      ; B17   ; 7        ; 60           ; 73           ; 7            ; 33                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Bus[0]  ; F14   ; 8        ; 45           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[10] ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[11] ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[12] ; J13   ; 8        ; 40           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[13] ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[14] ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[15] ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[1]  ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[2]  ; E14   ; 8        ; 45           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[3]  ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[4]  ; A18   ; 7        ; 79           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[5]  ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[6]  ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[7]  ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[8]  ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Bus[9]  ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; memWE                   ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; Bus[4]                  ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; SR1[1]                  ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; SR0[1]                  ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; aluControl[0]           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; selPC[1]                ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; enaALU                  ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; regWE                   ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; reset                   ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; SR1[0]                  ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; SR0[2]                  ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; Bus[1]                  ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; Bus[5]                  ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; selEAB2[1]              ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 56 ( 9 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 63 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 28 / 72 ( 39 % ) ; 2.5V          ; --           ;
; 8        ; 17 / 71 ( 24 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; Bus[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 482        ; 8        ; Bus[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; aluControl[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 442        ; 7        ; Bus[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; selEAB2[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 488        ; 8        ; Bus[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; selPC[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; SR1[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 474        ; 8        ; DR[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 476        ; 8        ; DR[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 468        ; 7        ; enaALU                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 460        ; 7        ; SR1[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; SR0[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 475        ; 8        ; selEAB2[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 477        ; 8        ; reset                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 469        ; 7        ; regWE                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 461        ; 7        ; SR0[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 439        ; 7        ; memWE                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; Bus[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 467        ; 7        ; selPC[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; Bus[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; Bus[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 466        ; 7        ; DR[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; enaMARM                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; ldMAR                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 457        ; 7        ; selMDR                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 453        ; 7        ; aluControl[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; Bus[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 451        ; 7        ; Bus[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 444        ; 7        ; Bus[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G21      ; 445        ; 7        ; Bus[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G22      ; 449        ; 7        ; Bus[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; enaPC                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 464        ; 7        ; ldPC                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 459        ; 7        ; SR0[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 454        ; 7        ; SR1[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; ldIR                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; Bus[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; Bus[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 489        ; 8        ; Bus[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 481        ; 8        ; enaMDR                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 465        ; 7        ; selEAB1                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J16      ; 458        ; 7        ; ldMDR                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 450        ; 7        ; selMAR                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; Bus[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; Bus[0]        ; Incomplete set of assignments ;
; Bus[1]        ; Incomplete set of assignments ;
; Bus[2]        ; Incomplete set of assignments ;
; Bus[3]        ; Incomplete set of assignments ;
; Bus[4]        ; Incomplete set of assignments ;
; Bus[5]        ; Incomplete set of assignments ;
; Bus[6]        ; Incomplete set of assignments ;
; Bus[7]        ; Incomplete set of assignments ;
; Bus[8]        ; Incomplete set of assignments ;
; Bus[9]        ; Incomplete set of assignments ;
; Bus[10]       ; Incomplete set of assignments ;
; Bus[11]       ; Incomplete set of assignments ;
; Bus[12]       ; Incomplete set of assignments ;
; Bus[13]       ; Incomplete set of assignments ;
; Bus[14]       ; Incomplete set of assignments ;
; Bus[15]       ; Incomplete set of assignments ;
; enaMARM       ; Incomplete set of assignments ;
; enaPC         ; Incomplete set of assignments ;
; enaALU        ; Incomplete set of assignments ;
; SR0[2]        ; Incomplete set of assignments ;
; SR0[1]        ; Incomplete set of assignments ;
; SR0[0]        ; Incomplete set of assignments ;
; SR1[2]        ; Incomplete set of assignments ;
; SR1[1]        ; Incomplete set of assignments ;
; SR1[0]        ; Incomplete set of assignments ;
; aluControl[1] ; Incomplete set of assignments ;
; aluControl[0] ; Incomplete set of assignments ;
; selEAB1       ; Incomplete set of assignments ;
; selMAR        ; Incomplete set of assignments ;
; enaMDR        ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; ldIR          ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
; ldPC          ; Incomplete set of assignments ;
; ldMDR         ; Incomplete set of assignments ;
; selMDR        ; Incomplete set of assignments ;
; regWE         ; Incomplete set of assignments ;
; DR[0]         ; Incomplete set of assignments ;
; DR[2]         ; Incomplete set of assignments ;
; DR[1]         ; Incomplete set of assignments ;
; selEAB2[0]    ; Incomplete set of assignments ;
; selEAB2[1]    ; Incomplete set of assignments ;
; selPC[0]      ; Incomplete set of assignments ;
; selPC[1]      ; Incomplete set of assignments ;
; memWE         ; Incomplete set of assignments ;
; ldMAR         ; Incomplete set of assignments ;
; Bus[0]        ; Missing location assignment   ;
; Bus[1]        ; Missing location assignment   ;
; Bus[2]        ; Missing location assignment   ;
; Bus[3]        ; Missing location assignment   ;
; Bus[4]        ; Missing location assignment   ;
; Bus[5]        ; Missing location assignment   ;
; Bus[6]        ; Missing location assignment   ;
; Bus[7]        ; Missing location assignment   ;
; Bus[8]        ; Missing location assignment   ;
; Bus[9]        ; Missing location assignment   ;
; Bus[10]       ; Missing location assignment   ;
; Bus[11]       ; Missing location assignment   ;
; Bus[12]       ; Missing location assignment   ;
; Bus[13]       ; Missing location assignment   ;
; Bus[14]       ; Missing location assignment   ;
; Bus[15]       ; Missing location assignment   ;
; enaMARM       ; Missing location assignment   ;
; enaPC         ; Missing location assignment   ;
; enaALU        ; Missing location assignment   ;
; SR0[2]        ; Missing location assignment   ;
; SR0[1]        ; Missing location assignment   ;
; SR0[0]        ; Missing location assignment   ;
; SR1[2]        ; Missing location assignment   ;
; SR1[1]        ; Missing location assignment   ;
; SR1[0]        ; Missing location assignment   ;
; aluControl[1] ; Missing location assignment   ;
; aluControl[0] ; Missing location assignment   ;
; selEAB1       ; Missing location assignment   ;
; selMAR        ; Missing location assignment   ;
; enaMDR        ; Missing location assignment   ;
; clk           ; Missing location assignment   ;
; ldIR          ; Missing location assignment   ;
; reset         ; Missing location assignment   ;
; ldPC          ; Missing location assignment   ;
; ldMDR         ; Missing location assignment   ;
; selMDR        ; Missing location assignment   ;
; regWE         ; Missing location assignment   ;
; DR[0]         ; Missing location assignment   ;
; DR[2]         ; Missing location assignment   ;
; DR[1]         ; Missing location assignment   ;
; selEAB2[0]    ; Missing location assignment   ;
; selEAB2[1]    ; Missing location assignment   ;
; selPC[0]      ; Missing location assignment   ;
; selPC[1]      ; Missing location assignment   ;
; memWE         ; Missing location assignment   ;
; ldMAR         ; Missing location assignment   ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                   ; Entity Name          ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |LC3                                         ; 719 (0)     ; 209 (0)                   ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 46   ; 0            ; 510 (0)      ; 6 (0)             ; 203 (0)          ; |LC3                                                                                                                  ; LC3                  ; work         ;
;    |ALU:alu|                                 ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; |LC3|ALU:alu                                                                                                          ; ALU                  ; work         ;
;    |EAB:eab|                                 ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 0 (0)            ; |LC3|EAB:eab                                                                                                          ; EAB                  ; work         ;
;    |IR:ir|                                   ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |LC3|IR:ir                                                                                                            ; IR                   ; work         ;
;       |bit_16_register:register|             ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |LC3|IR:ir|bit_16_register:register                                                                                   ; bit_16_register      ; work         ;
;          |d_negedge_flip_flop:ff_0|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_0                                                          ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_10|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_10                                                         ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_1|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_1                                                          ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_2|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_2                                                          ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_3|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_3                                                          ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_4|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_4                                                          ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_5|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_5                                                          ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_6|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_6                                                          ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_7|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_7                                                          ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_8|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_8                                                          ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_9|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_9                                                          ; d_negedge_flip_flop  ; work         ;
;    |Memory:memory|                           ; 150 (0)     ; 38 (0)                    ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 6 (0)             ; 32 (0)           ; |LC3|Memory:memory                                                                                                    ; Memory               ; work         ;
;       |bit_16_register:MAR_reg|              ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|Memory:memory|bit_16_register:MAR_reg                                                                            ; bit_16_register      ; work         ;
;          |d_negedge_flip_flop:ff_0|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_0                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_10|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_10                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_11|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_11                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_12|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_12                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_13|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_13                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_14|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_14                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_15|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_15                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_1|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_1                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_2|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_2                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_3|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_3                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_4|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_4                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_5|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_5                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_6|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_6                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_7|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_7                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_8|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_8                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_9|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_9                                                   ; d_negedge_flip_flop  ; work         ;
;       |bit_16_register:MDR_reg|              ; 80 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 16 (0)           ; |LC3|Memory:memory|bit_16_register:MDR_reg                                                                            ; bit_16_register      ; work         ;
;          |d_negedge_flip_flop:ff_0|          ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_0                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_10|         ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_10                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_11|         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_11                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_12|         ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_12                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_13|         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_13                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_14|         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_14                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_15|         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_15                                                  ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_1|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_1                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_2|          ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_2                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_3|          ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_3                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_4|          ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_4                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_5|          ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_5                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_6|          ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_6                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_7|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_7                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_8|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_8                                                   ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_9|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LC3|Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_9                                                   ; d_negedge_flip_flop  ; work         ;
;       |mem:mem_inst|                         ; 54 (0)      ; 6 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 6 (0)             ; 0 (0)            ; |LC3|Memory:memory|mem:mem_inst                                                                                       ; mem                  ; work         ;
;          |altsyncram:altsyncram_component|   ; 54 (0)      ; 6 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 6 (0)             ; 0 (0)            ; |LC3|Memory:memory|mem:mem_inst|altsyncram:altsyncram_component                                                       ; altsyncram           ; work         ;
;             |altsyncram_skf1:auto_generated| ; 54 (6)      ; 6 (6)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 6 (6)             ; 0 (0)            ; |LC3|Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated                        ; altsyncram_skf1      ; work         ;
;                |decode_k8a:rden_decode|      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |LC3|Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_k8a:rden_decode ; decode_k8a           ; work         ;
;                |decode_rsa:decode3|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |LC3|Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3     ; decode_rsa           ; work         ;
;                |mux_qob:mux2|                ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |LC3|Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|mux_qob:mux2           ; mux_qob              ; work         ;
;    |PC:pc|                                   ; 81 (65)     ; 32 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 32 (16)          ; |LC3|PC:pc                                                                                                            ; PC                   ; work         ;
;       |bit_16_register:pc_reg|               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|PC:pc|bit_16_register:pc_reg                                                                                     ; bit_16_register      ; work         ;
;          |d_negedge_flip_flop:ff_0|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_0                                                            ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_10|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_10                                                           ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_11|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_11                                                           ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_12|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_12                                                           ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_13|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_13                                                           ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_14|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_14                                                           ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_15|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_15                                                           ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_1|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_1                                                            ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_2|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_2                                                            ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_3|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_3                                                            ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_4|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_4                                                            ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_5|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_5                                                            ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_6|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_6                                                            ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_7|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_7                                                            ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_8|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_8                                                            ; d_negedge_flip_flop  ; work         ;
;          |d_negedge_flip_flop:ff_9|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_9                                                            ; d_negedge_flip_flop  ; work         ;
;    |RegisterFile:reg_file|                   ; 216 (8)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (8)       ; 0 (0)             ; 128 (0)          ; |LC3|RegisterFile:reg_file                                                                                            ; RegisterFile         ; work         ;
;       |Register:r0|                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|RegisterFile:reg_file|Register:r0                                                                                ; Register             ; work         ;
;          |d_flip_flop:ff_0|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_0                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_10|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_10                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_11|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_11                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_12|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_12                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_13|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_13                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_14|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_14                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_15|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_15                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_1                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_2|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_2                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_3|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_3                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_4|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_4                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_5|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_5                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_6|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_6                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_7|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_7                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_8|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_8                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_9|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r0|d_flip_flop:ff_9                                                               ; d_flip_flop          ; work         ;
;       |Register:r1|                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|RegisterFile:reg_file|Register:r1                                                                                ; Register             ; work         ;
;          |d_flip_flop:ff_0|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_0                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_10|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_10                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_11|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_11                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_12|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_12                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_13|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_13                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_14|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_14                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_15|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_15                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_1                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_2|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_2                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_3|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_3                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_4|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_4                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_5|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_5                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_6|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_6                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_7|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_7                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_8|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_8                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_9|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r1|d_flip_flop:ff_9                                                               ; d_flip_flop          ; work         ;
;       |Register:r2|                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|RegisterFile:reg_file|Register:r2                                                                                ; Register             ; work         ;
;          |d_flip_flop:ff_0|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_0                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_10|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_10                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_11|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_11                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_12|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_12                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_13|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_13                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_14|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_14                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_15|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_15                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_1                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_2|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_2                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_3|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_3                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_4|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_4                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_5|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_5                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_6|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_6                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_7|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_7                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_8|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_8                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_9|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r2|d_flip_flop:ff_9                                                               ; d_flip_flop          ; work         ;
;       |Register:r3|                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|RegisterFile:reg_file|Register:r3                                                                                ; Register             ; work         ;
;          |d_flip_flop:ff_0|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_0                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_10|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_10                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_11|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_11                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_12|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_12                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_13|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_13                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_14|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_14                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_15|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_15                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_1                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_2|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_2                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_3|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_3                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_4|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_4                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_5|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_5                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_6|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_6                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_7|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_7                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_8|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_8                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_9|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r3|d_flip_flop:ff_9                                                               ; d_flip_flop          ; work         ;
;       |Register:r4|                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|RegisterFile:reg_file|Register:r4                                                                                ; Register             ; work         ;
;          |d_flip_flop:ff_0|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_0                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_10|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_10                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_11|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_11                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_12|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_12                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_13|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_13                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_14|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_14                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_15|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_15                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_1                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_2|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_2                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_3|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_3                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_4|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_4                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_5|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_5                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_6|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_6                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_7|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_7                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_8|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_8                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_9|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r4|d_flip_flop:ff_9                                                               ; d_flip_flop          ; work         ;
;       |Register:r5|                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|RegisterFile:reg_file|Register:r5                                                                                ; Register             ; work         ;
;          |d_flip_flop:ff_0|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_0                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_10|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_10                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_11|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_11                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_12|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_12                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_13|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_13                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_14|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_14                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_15|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_15                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_1                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_2|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_2                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_3|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_3                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_4|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_4                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_5|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_5                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_6|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_6                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_7|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_7                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_8|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_8                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_9|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r5|d_flip_flop:ff_9                                                               ; d_flip_flop          ; work         ;
;       |Register:r6|                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|RegisterFile:reg_file|Register:r6                                                                                ; Register             ; work         ;
;          |d_flip_flop:ff_0|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_0                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_10|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_10                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_11|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_11                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_12|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_12                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_13|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_13                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_14|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_14                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_15|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_15                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_1                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_2|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_2                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_3|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_3                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_4|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_4                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_5|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_5                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_6|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_6                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_7|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_7                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_8|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_8                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_9|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r6|d_flip_flop:ff_9                                                               ; d_flip_flop          ; work         ;
;       |Register:r7|                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |LC3|RegisterFile:reg_file|Register:r7                                                                                ; Register             ; work         ;
;          |d_flip_flop:ff_0|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_0                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_10|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_10                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_11|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_11                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_12|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_12                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_13|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_13                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_14|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_14                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_15|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_15                                                              ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_1|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_1                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_2|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_2                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_3|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_3                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_4|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_4                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_5|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_5                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_6|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_6                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_7|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_7                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_8|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_8                                                               ; d_flip_flop          ; work         ;
;          |d_flip_flop:ff_9|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LC3|RegisterFile:reg_file|Register:r7|d_flip_flop:ff_9                                                               ; d_flip_flop          ; work         ;
;       |mux_8_1_bit_16:mux0|                  ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 0 (0)            ; |LC3|RegisterFile:reg_file|mux_8_1_bit_16:mux0                                                                        ; mux_8_1_bit_16       ; work         ;
;    |bus_tri_state_buffer:tsb|                ; 110 (110)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 0 (0)             ; 0 (0)            ; |LC3|bus_tri_state_buffer:tsb                                                                                         ; bus_tri_state_buffer ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Bus[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[10]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[11]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[12]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[13]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[14]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Bus[15]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; enaMARM       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; enaPC         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; enaALU        ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; SR0[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SR0[1]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SR0[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SR1[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SR1[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SR1[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; aluControl[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; aluControl[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; selEAB1       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; selMAR        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; enaMDR        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ldIR          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ldPC          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ldMDR         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; selMDR        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regWE         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DR[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DR[2]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DR[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; selEAB2[0]    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; selEAB2[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; selPC[0]      ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; selPC[1]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; memWE         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ldMAR         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; enaMARM                                                                                                                            ;                   ;         ;
;      - bus_tri_state_buffer:tsb|Bus[3]~0                                                                                           ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[3]~1                                                                                           ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[0]~9                                                                                           ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[15]~10                                                                                         ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[1]~16                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[2]~22                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[3]~28                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[4]~34                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[5]~40                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[6]~46                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[7]~52                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[9]~56                                                                                          ; 0                 ; 6       ;
; enaPC                                                                                                                              ;                   ;         ;
;      - bus_tri_state_buffer:tsb|Bus[3]~0                                                                                           ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[3]~1                                                                                           ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[15]~10                                                                                         ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[9]~56                                                                                          ; 0                 ; 6       ;
; enaALU                                                                                                                             ;                   ;         ;
;      - bus_tri_state_buffer:tsb|Bus[3]~1                                                                                           ; 1                 ; 0       ;
;      - bus_tri_state_buffer:tsb|Bus[15]~10                                                                                         ; 1                 ; 0       ;
; SR0[2]                                                                                                                             ;                   ;         ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[0]~0                                                                          ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[0]~1                                                                          ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[0]~2                                                                          ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[1]~5                                                                          ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[1]~6                                                                          ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[1]~7                                                                          ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[2]~10                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[2]~11                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[2]~12                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[3]~15                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[3]~16                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[3]~17                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[4]~20                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[4]~21                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[4]~22                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[5]~25                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[5]~27                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[5]~28                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[6]~30                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[6]~32                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[6]~33                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[7]~35                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[7]~36                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[7]~37                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[8]~40                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[8]~42                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[8]~43                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[9]~45                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[9]~47                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[9]~48                                                                         ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[10]~50                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[10]~52                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[10]~53                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[11]~55                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[11]~57                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[11]~58                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[12]~60                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[12]~62                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[12]~63                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[13]~65                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[13]~67                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[13]~68                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[14]~70                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[14]~72                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[14]~73                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[15]~75                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[15]~77                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[15]~78                                                                        ; 0                 ; 6       ;
; SR0[1]                                                                                                                             ;                   ;         ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[0]~0                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[0]~2                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[0]~3                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[1]~5                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[1]~7                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[1]~8                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[2]~10                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[2]~12                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[2]~13                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[3]~15                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[3]~17                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[3]~18                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[4]~20                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[4]~22                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[4]~23                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[5]~25                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[5]~26                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[5]~27                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[6]~30                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[6]~31                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[6]~32                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[7]~35                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[7]~37                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[7]~38                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[8]~40                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[8]~41                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[8]~42                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[9]~45                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[9]~46                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[9]~47                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[10]~50                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[10]~51                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[10]~52                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[11]~55                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[11]~56                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[11]~57                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[12]~60                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[12]~61                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[12]~62                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[13]~65                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[13]~66                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[13]~67                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[14]~70                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[14]~71                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[14]~72                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[15]~75                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[15]~76                                                                        ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[15]~77                                                                        ; 1                 ; 6       ;
; SR0[0]                                                                                                                             ;                   ;         ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[0]~4                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[0]~4                                                                                           ; 1                 ; 6       ;
;      - EAB:eab|adder_input_1[0]~0                                                                                                  ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[1]~9                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[1]~12                                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[2]~14                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[2]~18                                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[3]~19                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[3]~24                                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[4]~24                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[4]~30                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[5]~35                                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[5]~29                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[6]~41                                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[6]~34                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[7]~39                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[7]~47                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[8]~53                                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[8]~44                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[9]~59                                                                                          ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[9]~49                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[10]~64                                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[10]~54                                                                        ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[11]~69                                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[11]~59                                                                        ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[12]~74                                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[12]~64                                                                        ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[13]~79                                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[13]~69                                                                        ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[14]~84                                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[14]~74                                                                        ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[15]~89                                                                                         ; 1                 ; 6       ;
;      - RegisterFile:reg_file|mux_8_1_bit_16:mux0|out[15]~79                                                                        ; 1                 ; 6       ;
; SR1[2]                                                                                                                             ;                   ;         ;
;      - ALU:alu|adder_in_b[0]~0                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[0]~1                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[0]~2                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[1]~6                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[1]~7                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[1]~8                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[2]~12                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[2]~13                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[2]~14                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[3]~18                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[3]~19                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[3]~20                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[4]~24                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[4]~25                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[4]~26                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[5]~30                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[5]~31                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[5]~32                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[6]~35                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[6]~36                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[6]~37                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[7]~40                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[7]~41                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[7]~42                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[8]~45                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[8]~46                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[8]~47                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[9]~50                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[9]~51                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[9]~52                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[10]~55                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[10]~56                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[10]~57                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[11]~60                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[11]~61                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[11]~62                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[12]~65                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[12]~66                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[12]~67                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[13]~70                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[13]~71                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[13]~72                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[14]~75                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[14]~76                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[14]~77                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[15]~80                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[15]~81                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[15]~82                                                                                                   ; 0                 ; 6       ;
; SR1[1]                                                                                                                             ;                   ;         ;
;      - ALU:alu|adder_in_b[0]~0                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[0]~2                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[0]~3                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[1]~6                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[1]~8                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[1]~9                                                                                                     ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[2]~12                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[2]~14                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[2]~15                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[3]~18                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[3]~20                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[3]~21                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[4]~24                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[4]~26                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[4]~27                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[5]~30                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[5]~32                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[5]~33                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[6]~35                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[6]~37                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[6]~38                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[7]~40                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[7]~42                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[7]~43                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[8]~45                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[8]~47                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[8]~48                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[9]~50                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[9]~52                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[9]~53                                                                                                    ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[10]~55                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[10]~57                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[10]~58                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[11]~60                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[11]~62                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[11]~63                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[12]~65                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[12]~67                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[12]~68                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[13]~70                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[13]~72                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[13]~73                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[14]~75                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[14]~77                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[14]~78                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[15]~80                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[15]~82                                                                                                   ; 0                 ; 6       ;
;      - ALU:alu|adder_in_b[15]~83                                                                                                   ; 0                 ; 6       ;
; SR1[0]                                                                                                                             ;                   ;         ;
;      - ALU:alu|adder_in_b[0]~4                                                                                                     ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[1]~10                                                                                                    ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[2]~16                                                                                                    ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[3]~22                                                                                                    ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[4]~28                                                                                                    ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[5]~34                                                                                                    ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[6]~39                                                                                                    ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[7]~44                                                                                                    ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[8]~49                                                                                                    ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[9]~54                                                                                                    ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[10]~59                                                                                                   ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[11]~64                                                                                                   ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[12]~69                                                                                                   ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[13]~74                                                                                                   ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[14]~79                                                                                                   ; 1                 ; 6       ;
;      - ALU:alu|adder_in_b[15]~84                                                                                                   ; 1                 ; 6       ;
; aluControl[1]                                                                                                                      ;                   ;         ;
;      - bus_tri_state_buffer:tsb|Bus[0]~2                                                                                           ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[0]~3                                                                                           ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[0]~5                                                                                           ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[1]~11                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[2]~17                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[3]~23                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[4]~29                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[5]~36                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[6]~42                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[7]~48                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[8]~54                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[9]~60                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[10]~65                                                                                         ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[11]~70                                                                                         ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[12]~75                                                                                         ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[13]~80                                                                                         ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[14]~85                                                                                         ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[15]~90                                                                                         ; 0                 ; 6       ;
; aluControl[0]                                                                                                                      ;                   ;         ;
;      - bus_tri_state_buffer:tsb|Bus[0]~2                                                                                           ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[0]~3                                                                                           ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[0]~5                                                                                           ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[1]~11                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[2]~17                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[3]~23                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[4]~29                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[5]~36                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[6]~42                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[7]~48                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[8]~54                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[9]~60                                                                                          ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[10]~65                                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[11]~70                                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[12]~75                                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[13]~80                                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[14]~85                                                                                         ; 1                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[15]~90                                                                                         ; 1                 ; 6       ;
; selEAB1                                                                                                                            ;                   ;         ;
;      - EAB:eab|adder_input_1[0]~0                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[0]~1                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[1]~2                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[2]~3                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[3]~4                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[4]~5                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[5]~6                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[6]~7                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[7]~8                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[8]~9                                                                                                  ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[9]~10                                                                                                 ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[10]~11                                                                                                ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[11]~12                                                                                                ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[12]~13                                                                                                ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[13]~14                                                                                                ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[14]~15                                                                                                ; 0                 ; 6       ;
;      - EAB:eab|adder_input_1[15]~16                                                                                                ; 0                 ; 6       ;
; selMAR                                                                                                                             ;                   ;         ;
;      - bus_tri_state_buffer:tsb|Bus[0]~9                                                                                           ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[1]~16                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[2]~22                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[3]~28                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[4]~34                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[5]~40                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[6]~46                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[7]~52                                                                                          ; 0                 ; 6       ;
;      - bus_tri_state_buffer:tsb|Bus[9]~56                                                                                          ; 0                 ; 6       ;
; enaMDR                                                                                                                             ;                   ;         ;
;      - bus_tri_state_buffer:tsb|Bus[15]~10                                                                                         ; 0                 ; 6       ;
; clk                                                                                                                                ;                   ;         ;
; ldIR                                                                                                                               ;                   ;         ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_0|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_5|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_1|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_2|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_3|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_4|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_6|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_7|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_8|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_9|Add0~0                                                              ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_10|Add0~0                                                             ; 0                 ; 6       ;
; reset                                                                                                                              ;                   ;         ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_0|Q                                                                     ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_10|Q                                                                  ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_9|Q                                                                   ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_8|Q                                                                   ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_7|Q                                                                   ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_6|Q                                                                   ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_5|Q                                                                   ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_4|Q                                                                   ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_3|Q                                                                   ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_2|Q                                                                   ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_1|Q                                                                   ; 0                 ; 6       ;
;      - IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_0|Q                                                                   ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_5|Q                                                                     ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_5|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_5|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_5|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_5|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_5|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_5|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_5|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_5|Q                                                                        ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_4|Q                                                                     ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_4|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_4|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_4|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_4|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_4|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_4|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_4|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_4|Q                                                                        ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_3|Q                                                                     ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_3|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_3|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_3|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_3|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_3|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_3|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_3|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_3|Q                                                                        ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_2|Q                                                                     ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_2|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_2|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_2|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_2|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_2|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_2|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_2|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_2|Q                                                                        ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_1|Q                                                                     ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_1|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_1|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_1|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_1|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_1|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_1|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_1|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_1|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_0|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_0|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_0|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_0|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_0|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_0|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_0|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_0|Q                                                                        ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_15|Q                                                                    ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_15|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_15|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_15|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_15|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_15|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_15|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_15|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_15|Q                                                                       ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_14|Q                                                                    ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_14|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_14|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_14|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_14|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_14|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_14|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_14|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_14|Q                                                                       ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_13|Q                                                                    ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_13|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_13|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_13|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_13|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_13|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_13|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_13|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_13|Q                                                                       ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_12|Q                                                                    ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_12|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_12|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_12|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_12|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_12|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_12|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_12|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_12|Q                                                                       ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_11|Q                                                                    ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_11|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_11|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_11|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_11|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_11|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_11|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_11|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_11|Q                                                                       ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_10|Q                                                                    ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_10|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_10|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_10|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_10|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_10|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_10|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_10|Q                                                                       ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_10|Q                                                                       ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_9|Q                                                                     ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_9|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_9|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_9|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_9|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_9|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_9|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_9|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_9|Q                                                                        ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_8|Q                                                                     ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_8|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_8|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_8|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_8|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_8|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_8|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_8|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_8|Q                                                                        ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_7|Q                                                                     ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_7|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_7|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_7|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_7|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_7|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_7|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_7|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_7|Q                                                                        ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_6|Q                                                                     ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r0|d_flip_flop:ff_6|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r4|d_flip_flop:ff_6|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r2|d_flip_flop:ff_6|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r6|d_flip_flop:ff_6|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r1|d_flip_flop:ff_6|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r5|d_flip_flop:ff_6|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r3|d_flip_flop:ff_6|Q                                                                        ; 0                 ; 6       ;
;      - RegisterFile:reg_file|Register:r7|d_flip_flop:ff_6|Q                                                                        ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_0|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_1|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_2|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_3|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_4|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_5|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_6|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_7|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_8|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_9|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_10|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_11|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_12|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_13|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_14|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_15|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_13|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_14|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_15|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_0|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_1|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_2|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_3|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_4|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_5|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_6|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_7|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_8|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_9|Q                                                            ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_10|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_11|Q                                                           ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_12|Q                                                           ; 0                 ; 6       ;
; ldPC                                                                                                                               ;                   ;         ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_0|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_1|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_2|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_3|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_4|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_5|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_6|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_7|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_8|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_9|Add0~0                                                                ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_10|Add0~0                                                               ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_11|Add0~0                                                               ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_12|Add0~0                                                               ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_13|Add0~0                                                               ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_14|Add0~0                                                               ; 0                 ; 6       ;
;      - PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_15|Add0~0                                                               ; 0                 ; 6       ;
; ldMDR                                                                                                                              ;                   ;         ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_0|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_0|Add0~6                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_1|Add0~2                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_2|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_2|Add0~6                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_3|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_3|Add0~6                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_4|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_4|Add0~6                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_5|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_5|Add0~6                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_6|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_6|Add0~6                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_7|Add0~2                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_8|Add0~2                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_9|Add0~2                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_10|Add0~5                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_10|Add0~6                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_11|Add0~2                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_12|Add0~5                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_12|Add0~6                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_13|Add0~2                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_14|Add0~2                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_15|Add0~2                                                      ; 0                 ; 6       ;
; selMDR                                                                                                                             ;                   ;         ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_0|Add0~4                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_0|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_1|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_1|Add0~1                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_2|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_3|Add0~4                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_3|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_4|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_5|Add0~4                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_5|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_6|Add0~4                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_6|Add0~5                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_7|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_7|Add0~1                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_8|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_8|Add0~1                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_9|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_9|Add0~1                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_10|Add0~4                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_10|Add0~5                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_11|Add0~0                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_11|Add0~1                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_12|Add0~4                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_12|Add0~5                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_13|Add0~0                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_13|Add0~1                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_14|Add0~0                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_14|Add0~1                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_15|Add0~0                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MDR_reg|d_negedge_flip_flop:ff_15|Add0~1                                                      ; 0                 ; 6       ;
; regWE                                                                                                                              ;                   ;         ;
;      - RegisterFile:reg_file|comb~0                                                                                                ; 1                 ; 6       ;
;      - RegisterFile:reg_file|comb~1                                                                                                ; 1                 ; 6       ;
;      - RegisterFile:reg_file|comb~2                                                                                                ; 1                 ; 6       ;
;      - RegisterFile:reg_file|comb~3                                                                                                ; 1                 ; 6       ;
;      - RegisterFile:reg_file|comb~4                                                                                                ; 1                 ; 6       ;
;      - RegisterFile:reg_file|comb~5                                                                                                ; 1                 ; 6       ;
;      - RegisterFile:reg_file|comb~6                                                                                                ; 1                 ; 6       ;
;      - RegisterFile:reg_file|comb~7                                                                                                ; 1                 ; 6       ;
; DR[0]                                                                                                                              ;                   ;         ;
;      - RegisterFile:reg_file|comb~0                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~1                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~2                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~3                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~4                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~5                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~6                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~7                                                                                                ; 0                 ; 6       ;
; DR[2]                                                                                                                              ;                   ;         ;
;      - RegisterFile:reg_file|comb~0                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~1                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~2                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~3                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~4                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~5                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~6                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~7                                                                                                ; 0                 ; 6       ;
; DR[1]                                                                                                                              ;                   ;         ;
;      - RegisterFile:reg_file|comb~0                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~1                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~2                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~3                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~4                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~5                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~6                                                                                                ; 0                 ; 6       ;
;      - RegisterFile:reg_file|comb~7                                                                                                ; 0                 ; 6       ;
; selEAB2[0]                                                                                                                         ;                   ;         ;
;      - EAB:eab|mux_2_input[10]~0                                                                                                   ; 0                 ; 0       ;
;      - EAB:eab|mux_2_input[6]~1                                                                                                    ; 1                 ; 0       ;
;      - EAB:eab|mux_2_input[10]~2                                                                                                   ; 0                 ; 0       ;
;      - EAB:eab|mux_2_input[11]~3                                                                                                   ; 0                 ; 0       ;
; selEAB2[1]                                                                                                                         ;                   ;         ;
;      - EAB:eab|mux_2_input[10]~0                                                                                                   ; 0                 ; 6       ;
;      - EAB:eab|mux_2_input[6]~1                                                                                                    ; 0                 ; 6       ;
;      - EAB:eab|mux_2_input[10]~2                                                                                                   ; 0                 ; 6       ;
;      - EAB:eab|mux_2_input[11]~3                                                                                                   ; 0                 ; 6       ;
; selPC[0]                                                                                                                           ;                   ;         ;
;      - PC:pc|PC[0]~24                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[0]~26                                                                                                              ; 0                 ; 0       ;
;      - PC:pc|PC[1]~27                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[2]~29                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[3]~31                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[4]~33                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[5]~34                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[6]~35                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[7]~36                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[8]~37                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[9]~38                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[10]~39                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[11]~40                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[12]~41                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[13]~42                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[14]~43                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[15]~44                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[4]~45                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[5]~46                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[6]~47                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[7]~48                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[8]~49                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[9]~50                                                                                                              ; 1                 ; 0       ;
;      - PC:pc|PC[10]~51                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[11]~52                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[12]~53                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[13]~54                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[14]~55                                                                                                             ; 1                 ; 0       ;
;      - PC:pc|PC[15]~56                                                                                                             ; 1                 ; 0       ;
; selPC[1]                                                                                                                           ;                   ;         ;
;      - PC:pc|PC[0]~24                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[0]~25                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[0]~26                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[1]~27                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[1]~28                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[2]~29                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[2]~30                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[3]~31                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[3]~32                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[4]~33                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[5]~34                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[6]~35                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[7]~36                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[8]~37                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[9]~38                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[10]~39                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[11]~40                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[12]~41                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[13]~42                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[14]~43                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[15]~44                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[4]~45                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[5]~46                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[6]~47                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[7]~48                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[8]~49                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[9]~50                                                                                                              ; 1                 ; 6       ;
;      - PC:pc|PC[10]~51                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[11]~52                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[12]~53                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[13]~54                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[14]~55                                                                                                             ; 1                 ; 6       ;
;      - PC:pc|PC[15]~56                                                                                                             ; 1                 ; 6       ;
; memWE                                                                                                                              ;                   ;         ;
;      - Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode900w[3] ; 1                 ; 6       ;
;      - Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode880w[3] ; 1                 ; 6       ;
;      - Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode890w[3] ; 1                 ; 6       ;
;      - Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode870w[3] ; 1                 ; 6       ;
;      - Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode840w[3] ; 1                 ; 6       ;
;      - Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode860w[3] ; 1                 ; 6       ;
;      - Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode850w[3] ; 1                 ; 6       ;
;      - Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode823w[3] ; 1                 ; 6       ;
; ldMAR                                                                                                                              ;                   ;         ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_13|Add0~0                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_14|Add0~0                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_15|Add0~0                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_0|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_1|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_2|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_3|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_4|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_5|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_6|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_7|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_8|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_9|Add0~0                                                       ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_10|Add0~0                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_11|Add0~0                                                      ; 0                 ; 6       ;
;      - Memory:memory|bit_16_register:MAR_reg|d_negedge_flip_flop:ff_12|Add0~0                                                      ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                              ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; EAB:eab|mux_2_input[6]~1                                                                                                          ; LCCOMB_X55_Y72_N0  ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_k8a:rden_decode|w_anode911w[3]   ; LCCOMB_X60_Y51_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_k8a:rden_decode|w_anode929w[3]~0 ; LCCOMB_X60_Y51_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_k8a:rden_decode|w_anode940w[3]~0 ; LCCOMB_X60_Y51_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_k8a:rden_decode|w_anode951w[3]~0 ; LCCOMB_X60_Y51_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_k8a:rden_decode|w_anode962w[3]~0 ; LCCOMB_X60_Y51_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_k8a:rden_decode|w_anode973w[3]~0 ; LCCOMB_X60_Y51_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_k8a:rden_decode|w_anode984w[3]~0 ; LCCOMB_X60_Y51_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_k8a:rden_decode|w_anode995w[3]~0 ; LCCOMB_X60_Y51_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode823w[3]       ; LCCOMB_X59_Y51_N18 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode840w[3]       ; LCCOMB_X59_Y51_N28 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode850w[3]       ; LCCOMB_X59_Y51_N20 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode860w[3]       ; LCCOMB_X59_Y51_N26 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode870w[3]       ; LCCOMB_X59_Y51_N30 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode880w[3]       ; LCCOMB_X59_Y51_N22 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode890w[3]       ; LCCOMB_X59_Y51_N12 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|decode_rsa:decode3|w_anode900w[3]       ; LCCOMB_X59_Y51_N24 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; PC:pc|PC[0]~26                                                                                                                    ; LCCOMB_X57_Y72_N0  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; bus_tri_state_buffer:tsb|Bus[15]~10                                                                                               ; LCCOMB_X57_Y71_N2  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; clk                                                                                                                               ; PIN_J1             ; 337     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reset                                                                                                                             ; PIN_D14            ; 187     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                    ;
+-------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; EAB:eab|mux_2_input[6]~1            ; LCCOMB_X55_Y72_N0 ; 3       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; PC:pc|PC[0]~26                      ; LCCOMB_X57_Y72_N0 ; 16      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; bus_tri_state_buffer:tsb|Bus[15]~10 ; LCCOMB_X57_Y71_N2 ; 16      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; clk                                 ; PIN_J1            ; 337     ; 91                                   ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                 ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Memory:memory|mem:mem_inst|altsyncram:altsyncram_component|altsyncram_skf1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 65536        ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1048576 ; 65536                       ; 16                          ; --                          ; --                          ; 1048576             ; 128  ; None ; M9K_X37_Y64_N0, M9K_X37_Y61_N0, M9K_X51_Y65_N0, M9K_X51_Y60_N0, M9K_X51_Y59_N0, M9K_X37_Y67_N0, M9K_X51_Y66_N0, M9K_X51_Y61_N0, M9K_X51_Y67_N0, M9K_X37_Y62_N0, M9K_X37_Y63_N0, M9K_X37_Y65_N0, M9K_X51_Y64_N0, M9K_X51_Y63_N0, M9K_X51_Y62_N0, M9K_X51_Y68_N0, M9K_X37_Y41_N0, M9K_X51_Y41_N0, M9K_X51_Y53_N0, M9K_X51_Y57_N0, M9K_X37_Y58_N0, M9K_X51_Y56_N0, M9K_X51_Y54_N0, M9K_X51_Y51_N0, M9K_X64_Y36_N0, M9K_X51_Y43_N0, M9K_X37_Y48_N0, M9K_X78_Y50_N0, M9K_X37_Y46_N0, M9K_X37_Y47_N0, M9K_X64_Y37_N0, M9K_X64_Y34_N0, M9K_X78_Y51_N0, M9K_X64_Y54_N0, M9K_X64_Y52_N0, M9K_X64_Y50_N0, M9K_X78_Y49_N0, M9K_X64_Y53_N0, M9K_X51_Y50_N0, M9K_X64_Y51_N0, M9K_X51_Y35_N0, M9K_X37_Y40_N0, M9K_X51_Y33_N0, M9K_X51_Y45_N0, M9K_X37_Y43_N0, M9K_X51_Y37_N0, M9K_X51_Y44_N0, M9K_X51_Y47_N0, M9K_X51_Y39_N0, M9K_X37_Y44_N0, M9K_X51_Y32_N0, M9K_X51_Y48_N0, M9K_X37_Y42_N0, M9K_X51_Y36_N0, M9K_X51_Y40_N0, M9K_X51_Y46_N0, M9K_X78_Y55_N0, M9K_X78_Y58_N0, M9K_X64_Y55_N0, M9K_X78_Y60_N0, M9K_X78_Y56_N0, M9K_X64_Y56_N0, M9K_X64_Y57_N0, M9K_X64_Y58_N0, M9K_X78_Y43_N0, M9K_X78_Y45_N0, M9K_X78_Y44_N0, M9K_X78_Y41_N0, M9K_X78_Y42_N0, M9K_X64_Y44_N0, M9K_X64_Y45_N0, M9K_X64_Y41_N0, M9K_X37_Y60_N0, M9K_X37_Y57_N0, M9K_X51_Y52_N0, M9K_X37_Y59_N0, M9K_X51_Y58_N0, M9K_X37_Y55_N0, M9K_X51_Y55_N0, M9K_X51_Y38_N0, M9K_X64_Y32_N0, M9K_X64_Y33_N0, M9K_X64_Y48_N0, M9K_X64_Y43_N0, M9K_X78_Y40_N0, M9K_X64_Y40_N0, M9K_X78_Y47_N0, M9K_X78_Y48_N0, M9K_X78_Y57_N0, M9K_X37_Y53_N0, M9K_X37_Y56_N0, M9K_X78_Y53_N0, M9K_X78_Y54_N0, M9K_X37_Y52_N0, M9K_X37_Y54_N0, M9K_X78_Y52_N0, M9K_X64_Y35_N0, M9K_X51_Y34_N0, M9K_X37_Y50_N0, M9K_X51_Y42_N0, M9K_X37_Y51_N0, M9K_X37_Y45_N0, M9K_X51_Y49_N0, M9K_X37_Y49_N0, M9K_X78_Y67_N0, M9K_X64_Y60_N0, M9K_X64_Y64_N0, M9K_X78_Y65_N0, M9K_X78_Y63_N0, M9K_X64_Y66_N0, M9K_X64_Y59_N0, M9K_X78_Y59_N0, M9K_X64_Y67_N0, M9K_X78_Y62_N0, M9K_X64_Y61_N0, M9K_X64_Y65_N0, M9K_X78_Y64_N0, M9K_X64_Y63_N0, M9K_X64_Y62_N0, M9K_X64_Y68_N0, M9K_X78_Y46_N0, M9K_X64_Y47_N0, M9K_X64_Y46_N0, M9K_X78_Y39_N0, M9K_X64_Y39_N0, M9K_X64_Y49_N0, M9K_X64_Y42_N0, M9K_X64_Y38_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 3,271 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 244 / 10,120 ( 2 % )      ;
; C4 interconnects      ; 1,771 / 209,544 ( < 1 % ) ;
; Direct links          ; 103 / 342,891 ( < 1 % )   ;
; Global clocks         ; 4 / 20 ( 20 % )           ;
; Local interconnects   ; 428 / 119,088 ( < 1 % )   ;
; R24 interconnects     ; 252 / 9,963 ( 3 % )       ;
; R4 interconnects      ; 2,037 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.07) ; Number of LABs  (Total = 55) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 0                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 6                            ;
; 15                                          ; 2                            ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.69) ; Number of LABs  (Total = 55) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 47                           ;
; 1 Sync. clear                      ; 46                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.87) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 8                            ;
; 17                                           ; 5                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 6                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 5                            ;
; 24                                           ; 6                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.91) ; Number of LABs  (Total = 55) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 6                            ;
; 3                                               ; 3                            ;
; 4                                               ; 8                            ;
; 5                                               ; 9                            ;
; 6                                               ; 5                            ;
; 7                                               ; 4                            ;
; 8                                               ; 6                            ;
; 9                                               ; 3                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.44) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 7                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
; 32                                           ; 5                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 46        ; 0            ; 0            ; 46        ; 46        ; 0            ; 16           ; 0            ; 0            ; 30           ; 0            ; 16           ; 30           ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 46        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 46           ; 46           ; 46           ; 46           ; 46           ; 0         ; 46           ; 46           ; 0         ; 0         ; 46           ; 30           ; 46           ; 46           ; 16           ; 46           ; 30           ; 16           ; 46           ; 46           ; 46           ; 30           ; 46           ; 46           ; 46           ; 46           ; 46           ; 0         ; 46           ; 46           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Bus[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Bus[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enaMARM            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enaPC              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enaALU             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR0[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR0[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR0[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluControl[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluControl[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selEAB1            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selMAR             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enaMDR             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldIR               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldPC               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldMDR              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selMDR             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regWE              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DR[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DR[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DR[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selEAB2[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selEAB2[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selPC[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selPC[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; memWE              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldMAR              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                        ;
+---------------------------+----------------------+-------------------+
; Source Clock(s)           ; Destination Clock(s) ; Delay Added in ns ;
+---------------------------+----------------------+-------------------+
; I/O                       ; selPC[0]             ; 57.0              ;
; I/O                       ; enaALU               ; 20.6              ;
; clk,enaALU,I/O            ; selPC[0]             ; 18.2              ;
; clk,selEAB2[0],I/O        ; enaALU               ; 15.2              ;
; clk,enaALU,selEAB2[0],I/O ; selPC[0]             ; 14.5              ;
; clk,I/O                   ; enaALU               ; 13.9              ;
; clk                       ; enaALU               ; 9.3               ;
; clk,I/O                   ; selEAB2[0]           ; 6.1               ;
; I/O                       ; selEAB2[0]           ; 5.6               ;
; clk,I/O                   ; selPC[0]             ; 5.3               ;
+---------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                    ;
+------------------------------------------------------------+---------------------------------+-------------------+
; Source Register                                            ; Destination Register            ; Delay Added in ns ;
+------------------------------------------------------------+---------------------------------+-------------------+
; selPC[0]                                                   ; PC:pc|PC[13]                    ; 4.670             ;
; enaALU                                                     ; bus_tri_state_buffer:tsb|Bus[1] ; 4.171             ;
; selEAB2[0]                                                 ; EAB:eab|mux_2_input[11]         ; 3.737             ;
; enaMARM                                                    ; bus_tri_state_buffer:tsb|Bus[1] ; 3.452             ;
; enaPC                                                      ; bus_tri_state_buffer:tsb|Bus[1] ; 3.452             ;
; RegisterFile:reg_file|Register:r5|d_flip_flop:ff_0|Q       ; PC:pc|PC[0]                     ; 2.812             ;
; RegisterFile:reg_file|Register:r3|d_flip_flop:ff_0|Q       ; PC:pc|PC[0]                     ; 2.812             ;
; RegisterFile:reg_file|Register:r1|d_flip_flop:ff_0|Q       ; PC:pc|PC[0]                     ; 2.812             ;
; RegisterFile:reg_file|Register:r7|d_flip_flop:ff_0|Q       ; PC:pc|PC[0]                     ; 2.812             ;
; RegisterFile:reg_file|Register:r2|d_flip_flop:ff_0|Q       ; PC:pc|PC[0]                     ; 2.812             ;
; SR0[1]                                                     ; PC:pc|PC[0]                     ; 2.812             ;
; RegisterFile:reg_file|Register:r4|d_flip_flop:ff_0|Q       ; PC:pc|PC[0]                     ; 2.812             ;
; SR0[2]                                                     ; PC:pc|PC[0]                     ; 2.812             ;
; RegisterFile:reg_file|Register:r0|d_flip_flop:ff_0|Q       ; PC:pc|PC[0]                     ; 2.812             ;
; RegisterFile:reg_file|Register:r6|d_flip_flop:ff_0|Q       ; PC:pc|PC[0]                     ; 2.812             ;
; PC:pc|PC_inc[0]                                            ; PC:pc|PC[0]                     ; 2.812             ;
; selPC[1]                                                   ; PC:pc|PC[0]                     ; 2.812             ;
; PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_0|Q    ; PC:pc|PC[0]                     ; 2.812             ;
; selEAB1                                                    ; PC:pc|PC[0]                     ; 2.812             ;
; SR0[0]                                                     ; PC:pc|PC[0]                     ; 2.812             ;
; IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_0|Q  ; PC:pc|PC[0]                     ; 2.812             ;
; PC:pc|PC_inc[2]                                            ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r5|d_flip_flop:ff_2|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r3|d_flip_flop:ff_2|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r1|d_flip_flop:ff_2|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r7|d_flip_flop:ff_2|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r2|d_flip_flop:ff_2|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r4|d_flip_flop:ff_2|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r0|d_flip_flop:ff_2|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r6|d_flip_flop:ff_2|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_2|Q    ; PC:pc|PC[2]                     ; 2.673             ;
; IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_2|Q  ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r5|d_flip_flop:ff_1|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r3|d_flip_flop:ff_1|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r1|d_flip_flop:ff_1|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r7|d_flip_flop:ff_1|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r2|d_flip_flop:ff_1|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r4|d_flip_flop:ff_1|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r0|d_flip_flop:ff_1|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; RegisterFile:reg_file|Register:r6|d_flip_flop:ff_1|Q       ; PC:pc|PC[2]                     ; 2.673             ;
; PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_1|Q    ; PC:pc|PC[2]                     ; 2.673             ;
; IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_1|Q  ; PC:pc|PC[2]                     ; 2.673             ;
; PC:pc|PC_inc[9]                                            ; PC:pc|PC[9]                     ; 2.499             ;
; bus_tri_state_buffer:tsb|Bus[9]                            ; PC:pc|PC[9]                     ; 2.499             ;
; PC:pc|PC_inc[13]                                           ; PC:pc|PC[13]                    ; 2.494             ;
; bus_tri_state_buffer:tsb|Bus[13]                           ; PC:pc|PC[13]                    ; 2.494             ;
; PC:pc|PC_inc[1]                                            ; PC:pc|PC[1]                     ; 2.482             ;
; RegisterFile:reg_file|Register:r5|d_flip_flop:ff_3|Q       ; PC:pc|PC[3]                     ; 2.400             ;
; RegisterFile:reg_file|Register:r3|d_flip_flop:ff_3|Q       ; PC:pc|PC[3]                     ; 2.400             ;
; RegisterFile:reg_file|Register:r1|d_flip_flop:ff_3|Q       ; PC:pc|PC[3]                     ; 2.400             ;
; RegisterFile:reg_file|Register:r7|d_flip_flop:ff_3|Q       ; PC:pc|PC[3]                     ; 2.400             ;
; RegisterFile:reg_file|Register:r2|d_flip_flop:ff_3|Q       ; PC:pc|PC[3]                     ; 2.400             ;
; RegisterFile:reg_file|Register:r4|d_flip_flop:ff_3|Q       ; PC:pc|PC[3]                     ; 2.400             ;
; RegisterFile:reg_file|Register:r0|d_flip_flop:ff_3|Q       ; PC:pc|PC[3]                     ; 2.400             ;
; RegisterFile:reg_file|Register:r6|d_flip_flop:ff_3|Q       ; PC:pc|PC[3]                     ; 2.400             ;
; PC:pc|PC_inc[3]                                            ; PC:pc|PC[3]                     ; 2.400             ;
; PC:pc|bit_16_register:pc_reg|d_negedge_flip_flop:ff_3|Q    ; PC:pc|PC[3]                     ; 2.400             ;
; IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_3|Q  ; PC:pc|PC[3]                     ; 2.400             ;
; PC:pc|PC_inc[8]                                            ; PC:pc|PC[8]                     ; 2.397             ;
; bus_tri_state_buffer:tsb|Bus[8]                            ; PC:pc|PC[8]                     ; 2.397             ;
; bus_tri_state_buffer:tsb|Bus[15]                           ; PC:pc|PC[15]                    ; 2.380             ;
; PC:pc|PC_inc[15]                                           ; PC:pc|PC[15]                    ; 2.380             ;
; SR1[1]                                                     ; bus_tri_state_buffer:tsb|Bus[1] ; 2.377             ;
; SR1[2]                                                     ; bus_tri_state_buffer:tsb|Bus[1] ; 2.377             ;
; SR1[0]                                                     ; bus_tri_state_buffer:tsb|Bus[1] ; 2.377             ;
; IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_5|Q  ; bus_tri_state_buffer:tsb|Bus[1] ; 2.377             ;
; aluControl[0]                                              ; bus_tri_state_buffer:tsb|Bus[1] ; 2.377             ;
; aluControl[1]                                              ; bus_tri_state_buffer:tsb|Bus[1] ; 2.377             ;
; PC:pc|PC_inc[4]                                            ; PC:pc|PC[4]                     ; 2.365             ;
; bus_tri_state_buffer:tsb|Bus[4]                            ; PC:pc|PC[4]                     ; 2.365             ;
; IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_8|Q  ; EAB:eab|mux_2_input[9]          ; 2.293             ;
; IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_10|Q ; EAB:eab|mux_2_input[9]          ; 2.293             ;
; selEAB2[1]                                                 ; EAB:eab|mux_2_input[9]          ; 2.293             ;
; PC:pc|PC_inc[14]                                           ; PC:pc|PC[14]                    ; 2.266             ;
; bus_tri_state_buffer:tsb|Bus[14]                           ; PC:pc|PC[14]                    ; 2.266             ;
; PC:pc|PC_inc[11]                                           ; PC:pc|PC[11]                    ; 2.264             ;
; bus_tri_state_buffer:tsb|Bus[11]                           ; PC:pc|PC[11]                    ; 2.264             ;
; PC:pc|PC_inc[6]                                            ; PC:pc|PC[6]                     ; 2.250             ;
; bus_tri_state_buffer:tsb|Bus[6]                            ; PC:pc|PC[6]                     ; 2.250             ;
; PC:pc|PC_inc[7]                                            ; PC:pc|PC[7]                     ; 2.190             ;
; bus_tri_state_buffer:tsb|Bus[7]                            ; PC:pc|PC[7]                     ; 2.190             ;
; PC:pc|PC_inc[5]                                            ; PC:pc|PC[5]                     ; 2.187             ;
; bus_tri_state_buffer:tsb|Bus[5]                            ; PC:pc|PC[5]                     ; 2.187             ;
; bus_tri_state_buffer:tsb|Bus[10]                           ; PC:pc|PC[10]                    ; 2.148             ;
; PC:pc|PC_inc[10]                                           ; PC:pc|PC[10]                    ; 2.148             ;
; bus_tri_state_buffer:tsb|Bus[12]                           ; PC:pc|PC[12]                    ; 2.148             ;
; PC:pc|PC_inc[12]                                           ; PC:pc|PC[12]                    ; 2.148             ;
; RegisterFile:reg_file|Register:r5|d_flip_flop:ff_4|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r3|d_flip_flop:ff_4|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r1|d_flip_flop:ff_4|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r7|d_flip_flop:ff_4|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r2|d_flip_flop:ff_4|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r4|d_flip_flop:ff_4|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r0|d_flip_flop:ff_4|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r6|d_flip_flop:ff_4|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; IR:ir|bit_16_register:register|d_negedge_flip_flop:ff_4|Q  ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r5|d_flip_flop:ff_5|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r3|d_flip_flop:ff_5|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r1|d_flip_flop:ff_5|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
; RegisterFile:reg_file|Register:r7|d_flip_flop:ff_5|Q       ; bus_tri_state_buffer:tsb|Bus[5] ; 2.098             ;
+------------------------------------------------------------+---------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20029): Only one processor detected - disabling parallel compilation
Info (119006): Selected device EP4CE115F29C7 for design "LC3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 46 pins of 46 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 35 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LC3.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN J1 (CLK1, DIFFCLK_0n)) File: C:/Users/USER1/Digital Logic/LC-3/LC3.v Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node bus_tri_state_buffer:tsb|Bus[15]~10  File: C:/Users/USER1/Digital Logic/LC-3/bus_tri_state_buffer.v Line: 22
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PC:pc|PC[0]~26  File: C:/Users/USER1/Digital Logic/LC-3/PC/PC.v Line: 34
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node EAB:eab|mux_2_input[6]~1  File: C:/Users/USER1/Digital Logic/LC-3/EAB/EAB.v Line: 40
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 45 (unused VREF, 2.5V VCCIO, 29 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  51 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X58_Y61 to location X68_Y73
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 1.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/USER1/Digital Logic/LC-3/output_files/LC3.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5286 megabytes
    Info: Processing ended: Mon Feb 11 13:21:55 2019
    Info: Elapsed time: 00:00:43
    Info: Total CPU time (on all processors): 00:00:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/USER1/Digital Logic/LC-3/output_files/LC3.fit.smsg.


