---
layout: post
title: CH5 FPGA
categories: LectureNotes
tags: [数字逻辑与计算机组成]
---

## 可编程逻辑器件和FPGA设计

### 可编程逻辑器件PLD

#### 概念

固定逻辑芯片功能单一，不能随电路设计的需求而任意改变。

固定逻辑芯片逐渐被可编程逻辑器件（Programmable Logic Device，PLD）取代。这是一种实现逻辑逻辑电路的**通用器件**。

PLD包含多个逻辑单元，可根据需要通过编程开关连接进行编程，以构成不同功能的逻辑电路。

PLD的结构主要由与阵列和或阵列构成。

逻辑门数量在500以下的认为是简单PLD；集成度高，逻辑门数量在500以上的被认为是复杂PLD。

PLD也有多种分类：

![image-20231114090432245](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231114090432245.png)

#### PLD基础结构

**PLD结构框图**

![image-20231114090751920](/Users/dragonk/Library/Application Support/typora-user-images/image-20231114090751920.png)

* 输入缓冲电路：用于接收外部信号并将其转换为适合PLD内部逻辑电路的电平和时序。它通常包括输入保护电路、电平转换电路和时序控制电路。
* 输出缓冲电路：用于将PLD内部逻辑电路的输出转换为外部设备可接受的电平和时序。
* 与阵列用于实现逻辑函数的输入部分，而或门阵列用于实现逻辑函数的输出部分。这些阵列是并行连接的，以实现复杂的逻辑功能。（**后面可以看示例**）

输入缓冲电路和输出缓冲电路在PLD中起到了信号转换和保护的作用，使得PLD能够与外部电路和设备进行可靠的通信和连接。

**PLD基本电路符号**

![image-20231114090907263](/Users/dragonk/Library/Application Support/typora-user-images/image-20231114090907263.png)

#### 几种PLD器件

##### PROM

可编程只读存储器（Programmable Read Only Memory，PROM）是一种与阵列固定、或阵列可编程的简单PLD。

![image-20231114091344366](/Users/dragonk/Library/Application Support/typora-user-images/image-20231114091344366.png)

特点：任何逻辑函数都可用PROM表示，这是因为**与阵列的水平线输出对应标准与-或表达式中的标准乘积项，即最小项。**

##### PLA

可编程逻辑阵列（Programmable Logic Array，PLA）是一种与阵列、或阵列都可编程的逻辑阵列。

![image-20231114091457478](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231114091457478.png)

特点：由于都可编程，所以无需化成标准表达式，只要化成最简与-或表达式即可，可节省编程资源。

##### PAL

可编程阵列逻辑（Programmable Array Logic，PAL）是一种与阵列可编程、或阵列固定的逻辑阵列。

![image-20231114091614559](/Users/dragonk/Library/Application Support/typora-user-images/image-20231114091614559.png)

##### CPLD

复杂可编程逻辑器件（Complex PLD，CPLD）主要包括：

* 逻辑阵列块（Logic Array Block，LAB）。

  每个LAB由4～20个宏单元（Macrocell）构成。宏单元包括：

  * 可编程逻辑阵列
  * 乘积项选择矩阵
  * 可编程寄存器：可以编程实现D、JK或钟控SR触发器等。

* I/O控制块：用于和芯片的I/O引脚互连

* 可编程互联阵列（PIA）。

  PIA用于连接所有宏单元，并与芯片时钟、复位、使能等引脚

CPLD通常提供**带片内RAM/ROM的嵌入式存储器阵列。**

#### 存储器阵列

用来存储数字电路中的数据。在CPLD和FPGA芯片中通常会提供片内存储器阵列。

存储器阵列中每位数据对应一个记忆单元（cell），称为存储元。通常可以用n位地址与m位数据来表示存储器的性质：

![image-20231114092727613](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231114092727613.png)

m位数据表示的就是一个记忆单元。

存储器阵列按功能可以分为：

##### ROM

只读存储器(Read-only Memory，ROM)。

ROM属于非易失性存储器，即使电源断电，ROM中存储的数据也不会消失（例如存放BIOS自检启动程序的地方）。

ROM读取过程：

![image-20231114093313179](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231114093313179.png)

ROM是只读的，因此无法在运行时修改其中的数据。ROM中的数据是在制造过程中被编程的，所以它适用于存储不需要修改的固定数据，例如程序指令或常量数据。

我们常说的烧录BIOS就是将新的固件程序写入ROM中，以更新计算机系统的基本输入/输出系统（BIOS）。

##### RAM

随机存取存储器(Random-access Memory, RAM)

RAM属于易失性存储器, 一旦电源断电，RAM中存储的数据就消失。

RAM又可以分为SRAM（静态存储器）和DRAM（动态存储器）。

###### SRAM

![image-20231114093740524](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231114093740524.png)

1. 触发器（Flip-Flop）：在SRAM中，每个存储单元都由一个触发器组成，用于存储一个比特（0或1）。触发器是一种双稳态电路，可以保持两个稳定的状态，分别对应0和1。常见的SRAM使用的触发器类型是双稳态CMOS（Complementary Metal-Oxide-Semiconductor）触发器，它由CMOS逻辑门和反馈电路组成。
2. 负载管（Load Transistors）：负载管是用来增强和稳定触发器的输出信号的电路。它通常由两个MOSFET（金属氧化物半导体场效应晶体管）组成，一个是P型MOSFET，一个是N型MOSFET。负载管通过控制电流的流动来存储和放大触发器的输出信号。
3. 门控管（Access Transistors）：门控管用于控制存储单元的读取和写入操作。它也是MOSFET的一种形式，通常由一个N型MOSFET组成。门控管连接到存储单元的位线（Word Line）上，当位线被激活时，门控管打开，允许数据的读取或写入。

![image-20231114094728217](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231114094728217.png)

###### DRAM

![image-20231114095156203](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231114095156203.png)