Classic Timing Analyzer report for mipsHardware
Thu Oct 17 12:07:06 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                 ; To                                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.100 ns                         ; reset                                ; unidadeControle:inst17|functOut[4] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 17.349 ns                        ; unidadeControle:inst17|alucontrol[1] ; aluresult[28]                      ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 4.953 ns                         ; clk                                  ; debug                              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 0.160 ns                         ; reset                                ; unidadeControle:inst17|regwrite    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 66.07 MHz ( period = 15.136 ns ) ; regDST:inst15|regDSTOut[4]           ; Banco_reg:inst6|Reg24[29]          ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Instr_Reg:inst4|Instr25_21[0]        ; regDST:inst15|regDSTOut[0]         ; clk        ; clk      ; 343          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                      ;                                    ;            ;          ; 343          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S60F1020C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[29] ; clk        ; clk      ; None                        ; None                      ; 3.005 ns                ;
; N/A                                     ; 66.31 MHz ( period = 15.080 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[31] ; clk        ; clk      ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 66.31 MHz ( period = 15.080 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[30] ; clk        ; clk      ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 66.31 MHz ( period = 15.080 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[15] ; clk        ; clk      ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 66.33 MHz ( period = 15.076 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[26] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 66.33 MHz ( period = 15.076 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[10] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 66.33 MHz ( period = 15.076 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[11] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 66.33 MHz ( period = 15.076 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[12] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 66.33 MHz ( period = 15.076 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[13] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 66.33 MHz ( period = 15.076 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[15] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 66.33 MHz ( period = 15.076 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[16] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 66.33 MHz ( period = 15.076 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[14] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 66.33 MHz ( period = 15.076 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[17] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 66.50 MHz ( period = 15.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[0]  ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 66.50 MHz ( period = 15.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[1]  ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 66.50 MHz ( period = 15.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[2]  ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 66.50 MHz ( period = 15.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[3]  ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 66.50 MHz ( period = 15.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[4]  ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 66.50 MHz ( period = 15.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[5]  ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 66.50 MHz ( period = 15.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[6]  ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 66.50 MHz ( period = 15.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[7]  ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 66.50 MHz ( period = 15.038 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[24] ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[25] ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[8]  ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[9]  ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[10] ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[11] ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[20] ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[16] ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[17] ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[18] ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.62 MHz ( period = 15.010 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[19] ; clk        ; clk      ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[26] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[10] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[11] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[12] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[13] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[15] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[16] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[14] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[17] ; clk        ; clk      ; None                        ; None                      ; 2.941 ns                ;
; N/A                                     ; 66.71 MHz ( period = 14.990 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[29] ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 66.74 MHz ( period = 14.984 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[2]  ; clk        ; clk      ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 66.74 MHz ( period = 14.984 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[3]  ; clk        ; clk      ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 66.74 MHz ( period = 14.984 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[4]  ; clk        ; clk      ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 66.74 MHz ( period = 14.984 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[25] ; clk        ; clk      ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 66.74 MHz ( period = 14.984 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[24] ; clk        ; clk      ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 66.74 MHz ( period = 14.984 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[8]  ; clk        ; clk      ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 66.74 MHz ( period = 14.984 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[9]  ; clk        ; clk      ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 66.74 MHz ( period = 14.984 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg15[10] ; clk        ; clk      ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 66.84 MHz ( period = 14.962 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[28] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 66.84 MHz ( period = 14.962 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[24] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg8[0]   ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg8[4]   ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg8[5]   ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg8[6]   ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg8[31]  ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg8[30]  ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg8[29]  ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[26] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[10] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[11] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[12] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[13] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[15] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[16] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[14] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 66.85 MHz ( period = 14.958 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[17] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[31] ; clk        ; clk      ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[30] ; clk        ; clk      ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[15] ; clk        ; clk      ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 67.08 MHz ( period = 14.908 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg8[24]  ; clk        ; clk      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 67.09 MHz ( period = 14.906 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[2]  ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 67.09 MHz ( period = 14.906 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[3]  ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 67.09 MHz ( period = 14.906 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[4]  ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 67.09 MHz ( period = 14.906 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[24] ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 67.11 MHz ( period = 14.902 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[9]   ; clk        ; clk      ; None                        ; None                      ; 2.880 ns                ;
; N/A                                     ; 67.11 MHz ( period = 14.900 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[26] ; clk        ; clk      ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 67.11 MHz ( period = 14.900 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[17] ; clk        ; clk      ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 67.11 MHz ( period = 14.900 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[18] ; clk        ; clk      ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 67.11 MHz ( period = 14.900 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[19] ; clk        ; clk      ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 67.12 MHz ( period = 14.898 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg27[29] ; clk        ; clk      ; None                        ; None                      ; 2.886 ns                ;
; N/A                                     ; 67.15 MHz ( period = 14.892 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[0]  ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 67.15 MHz ( period = 14.892 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[1]  ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 67.15 MHz ( period = 14.892 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[2]  ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 67.15 MHz ( period = 14.892 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[3]  ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 67.15 MHz ( period = 14.892 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[4]  ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 67.15 MHz ( period = 14.892 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[5]  ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 67.15 MHz ( period = 14.892 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[6]  ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 67.15 MHz ( period = 14.892 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[7]  ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 67.15 MHz ( period = 14.892 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[24] ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 67.25 MHz ( period = 14.870 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[0]   ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.25 MHz ( period = 14.870 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[1]   ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.25 MHz ( period = 14.870 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[5]   ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.25 MHz ( period = 14.870 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[31]  ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.25 MHz ( period = 14.870 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[30]  ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.27 MHz ( period = 14.866 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg25[2]  ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 67.27 MHz ( period = 14.866 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg25[3]  ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 67.27 MHz ( period = 14.866 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg25[4]  ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 67.27 MHz ( period = 14.866 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg25[24] ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[25] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[8]  ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[9]  ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[10] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[11] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[20] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[16] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[17] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[18] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.28 MHz ( period = 14.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[19] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.29 MHz ( period = 14.862 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[0]  ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.29 MHz ( period = 14.862 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[1]  ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.29 MHz ( period = 14.862 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[2]  ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.29 MHz ( period = 14.862 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[3]  ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.29 MHz ( period = 14.862 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[4]  ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.29 MHz ( period = 14.862 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[6]  ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.29 MHz ( period = 14.862 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[31] ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.29 MHz ( period = 14.862 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[30] ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.29 MHz ( period = 14.862 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[24] ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 67.30 MHz ( period = 14.858 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[25] ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 67.30 MHz ( period = 14.858 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[8]  ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 67.30 MHz ( period = 14.858 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[9]  ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 67.30 MHz ( period = 14.858 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg15[10] ; clk        ; clk      ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 67.37 MHz ( period = 14.844 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[12]  ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.37 MHz ( period = 14.844 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[13]  ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.37 MHz ( period = 14.844 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg4[14]  ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.40 MHz ( period = 14.836 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[28] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.40 MHz ( period = 14.836 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[24] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.44 MHz ( period = 14.828 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[27] ; clk        ; clk      ; None                        ; None                      ; 2.858 ns                ;
; N/A                                     ; 67.44 MHz ( period = 14.828 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[20] ; clk        ; clk      ; None                        ; None                      ; 2.858 ns                ;
; N/A                                     ; 67.47 MHz ( period = 14.822 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[26] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.47 MHz ( period = 14.822 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg25[21] ; clk        ; clk      ; None                        ; None                      ; 2.847 ns                ;
; N/A                                     ; 67.47 MHz ( period = 14.822 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[17] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.47 MHz ( period = 14.822 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[18] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.47 MHz ( period = 14.822 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[19] ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 67.49 MHz ( period = 14.818 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg8[0]   ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.49 MHz ( period = 14.818 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg8[4]   ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.49 MHz ( period = 14.818 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg8[5]   ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.49 MHz ( period = 14.818 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg8[6]   ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.49 MHz ( period = 14.818 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg8[31]  ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.49 MHz ( period = 14.818 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg8[30]  ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.49 MHz ( period = 14.818 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg8[29]  ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.49 MHz ( period = 14.816 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg24[29] ; clk        ; clk      ; None                        ; None                      ; 2.846 ns                ;
; N/A                                     ; 67.55 MHz ( period = 14.804 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg24[29] ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A                                     ; 67.58 MHz ( period = 14.798 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg15[25] ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.58 MHz ( period = 14.798 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg15[8]  ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.58 MHz ( period = 14.798 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg15[9]  ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.58 MHz ( period = 14.798 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg15[10] ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[0]  ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[1]  ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[2]  ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[3]  ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[4]  ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[6]  ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[31] ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[30] ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[24] ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg25[26] ; clk        ; clk      ; None                        ; None                      ; 2.845 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg25[17] ; clk        ; clk      ; None                        ; None                      ; 2.845 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg25[18] ; clk        ; clk      ; None                        ; None                      ; 2.845 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg25[19] ; clk        ; clk      ; None                        ; None                      ; 2.845 ns                ;
; N/A                                     ; 67.68 MHz ( period = 14.776 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[9]   ; clk        ; clk      ; None                        ; None                      ; 2.811 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg8[24]  ; clk        ; clk      ; None                        ; None                      ; 2.824 ns                ;
; N/A                                     ; 67.75 MHz ( period = 14.760 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg24[31] ; clk        ; clk      ; None                        ; None                      ; 2.821 ns                ;
; N/A                                     ; 67.75 MHz ( period = 14.760 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg24[30] ; clk        ; clk      ; None                        ; None                      ; 2.821 ns                ;
; N/A                                     ; 67.75 MHz ( period = 14.760 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg24[15] ; clk        ; clk      ; None                        ; None                      ; 2.821 ns                ;
; N/A                                     ; 67.80 MHz ( period = 14.750 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[27] ; clk        ; clk      ; None                        ; None                      ; 2.818 ns                ;
; N/A                                     ; 67.80 MHz ( period = 14.750 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[20] ; clk        ; clk      ; None                        ; None                      ; 2.818 ns                ;
; N/A                                     ; 67.81 MHz ( period = 14.748 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg24[31] ; clk        ; clk      ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 67.81 MHz ( period = 14.748 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg24[30] ; clk        ; clk      ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 67.81 MHz ( period = 14.748 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg24[15] ; clk        ; clk      ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[0]  ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[0]   ; clk        ; clk      ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[1]  ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[1]   ; clk        ; clk      ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[2]  ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[3]  ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[4]  ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[5]   ; clk        ; clk      ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[5]  ; clk        ; clk      ; None                        ; None                      ; 2.818 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[6]  ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[31] ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[31] ; clk        ; clk      ; None                        ; None                      ; 2.818 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[31]  ; clk        ; clk      ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[30] ; clk        ; clk      ; None                        ; None                      ; 2.818 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[30]  ; clk        ; clk      ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[30] ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[29] ; clk        ; clk      ; None                        ; None                      ; 2.818 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg19[24] ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg25[21] ; clk        ; clk      ; None                        ; None                      ; 2.807 ns                ;
; N/A                                     ; 67.83 MHz ( period = 14.742 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[29] ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 67.83 MHz ( period = 14.742 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg16[28] ; clk        ; clk      ; None                        ; None                      ; 2.811 ns                ;
; N/A                                     ; 67.83 MHz ( period = 14.742 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[28] ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 67.83 MHz ( period = 14.742 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[27] ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 67.83 MHz ( period = 14.742 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg16[24] ; clk        ; clk      ; None                        ; None                      ; 2.811 ns                ;
; N/A                                     ; 67.83 MHz ( period = 14.742 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[22] ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 67.83 MHz ( period = 14.742 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg14[23] ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 67.94 MHz ( period = 14.718 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg24[24] ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 67.94 MHz ( period = 14.718 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[12]  ; clk        ; clk      ; None                        ; None                      ; 2.790 ns                ;
; N/A                                     ; 67.94 MHz ( period = 14.718 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[13]  ; clk        ; clk      ; None                        ; None                      ; 2.790 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                            ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                             ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[0]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 0.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 0.877 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.902 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.939 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 2.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[14]                           ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 1.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[15]                      ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 1.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 2.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[1]                       ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 1.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[9]                       ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.544 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 1.605 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[1]                              ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 1.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[13]                           ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 1.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 1.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[24]                           ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 1.740 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 2.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.145 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.326 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[24]                      ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 1.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[7]                       ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 1.884 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.232 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[31]                           ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 1.958 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.309 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[7]                              ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[20]                           ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[14]                      ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 1.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[23]                           ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.008 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[31]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[26]                           ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.023 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[31]                      ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.068 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[5]                       ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[10]                       ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[4]                            ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.442 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[21]                      ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.144 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[2]                            ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.189 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.161 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.695 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[21]                           ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.223 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[18]                           ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.199 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[30]                           ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.223 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.547 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[17]                           ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[15]                           ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[7]                            ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[0]                       ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.279 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.605 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 3.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[6]                            ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[1]                            ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.398 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[21]                             ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.792 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.807 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[4]                       ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[7]                         ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[30]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.841 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[26]                      ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[9]                         ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[12]                           ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[12]                      ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.512 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.527 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[8]                        ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[24]                             ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[26]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[0]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[3]                            ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.617 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.918 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[13]                      ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[0]                        ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.951 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[19]                        ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.652 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 3.045 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[24]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.639 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[9]                            ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[16]                           ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.639 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[26]                        ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[20]                      ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 3.020 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[29]                           ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.766 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[27]                      ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.699 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[5]                        ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[5]                            ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 3.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[5]                              ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[18]                      ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[2]                        ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 3.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[22]                           ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 2.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[27]                           ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.866 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 3.159 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[16]                      ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.816 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 3.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[1]                        ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[6]                       ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 3.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[27]                             ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[23]                      ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[4]                        ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 3.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 3.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[30]                        ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[19]                           ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.893 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[28]                           ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[4]                        ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 3.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.918 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[4]                              ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 3.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 3.272 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 3.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[0]                        ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.958 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 5.100 ns   ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
; N/A   ; None         ; 5.002 ns   ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
; N/A   ; None         ; 4.964 ns   ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A   ; None         ; 4.960 ns   ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A   ; None         ; 4.914 ns   ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A   ; None         ; 4.834 ns   ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A   ; None         ; 3.891 ns   ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 3.891 ns   ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A   ; None         ; 3.576 ns   ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 3.576 ns   ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 3.576 ns   ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
; N/A   ; None         ; 3.494 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 3.494 ns   ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 3.406 ns   ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 3.406 ns   ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 3.404 ns   ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A   ; None         ; 3.401 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 3.401 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 3.256 ns   ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
; N/A   ; None         ; 3.255 ns   ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A   ; None         ; 3.237 ns   ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.176 ns   ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.163 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
; N/A   ; None         ; 3.060 ns   ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A   ; None         ; 2.949 ns   ; reset ; unidadeControle:inst17|muxpcsource[1]              ; clk      ;
; N/A   ; None         ; 2.949 ns   ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 2.949 ns   ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A   ; None         ; 2.949 ns   ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A   ; None         ; 2.923 ns   ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A   ; None         ; 2.893 ns   ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A   ; None         ; 2.888 ns   ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A   ; None         ; 2.888 ns   ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 2.888 ns   ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 2.888 ns   ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 2.856 ns   ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 1.805 ns   ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 1.805 ns   ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
; N/A   ; None         ; 1.805 ns   ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A   ; None         ; 1.687 ns   ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A   ; None         ; 1.649 ns   ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 1.249 ns   ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A   ; None         ; 1.215 ns   ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A   ; None         ; 1.213 ns   ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A   ; None         ; 1.213 ns   ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A   ; None         ; 0.720 ns   ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 0.696 ns   ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 0.696 ns   ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 0.379 ns   ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A   ; None         ; 0.371 ns   ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A   ; None         ; 0.371 ns   ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A   ; None         ; 0.371 ns   ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 0.371 ns   ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 0.371 ns   ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A   ; None         ; 0.371 ns   ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 0.079 ns   ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 17.349 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.235 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.217 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.185 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.164 ns  ; Registrador:PC|Saida[1]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.160 ns  ; Registrador:A|Saida[1]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.073 ns  ; Registrador:PC|Saida[0]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.037 ns  ; Registrador:A|Saida[0]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.022 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.008 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.997 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.962 ns  ; Registrador:B|Saida[1]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.897 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.801 ns  ; Registrador:A|Saida[3]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.760 ns  ; Registrador:B|Saida[0]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.748 ns  ; Registrador:PC|Saida[3]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.732 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.649 ns  ; Registrador:A|Saida[2]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.622 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.618 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.600 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.585 ns  ; Registrador:PC|Saida[2]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.568 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.563 ns  ; Registrador:B|Saida[3]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.547 ns  ; Registrador:PC|Saida[1]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.545 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.543 ns  ; Registrador:A|Saida[1]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.508 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.490 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.458 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.456 ns  ; Registrador:PC|Saida[0]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.442 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.437 ns  ; Registrador:PC|Saida[1]              ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.433 ns  ; Registrador:A|Saida[1]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.420 ns  ; Registrador:A|Saida[0]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.413 ns  ; Registrador:B|Saida[7]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.410 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.405 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.391 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.380 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.346 ns  ; Registrador:PC|Saida[0]              ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.345 ns  ; Registrador:B|Saida[1]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.310 ns  ; Registrador:A|Saida[0]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.295 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.288 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.281 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.280 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.273 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.272 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.270 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.240 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.235 ns  ; Registrador:B|Saida[1]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.189 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.184 ns  ; Registrador:A|Saida[3]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.170 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.159 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.158 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.143 ns  ; Registrador:B|Saida[0]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.141 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.140 ns  ; Registrador:B|Saida[9]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.140 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.131 ns  ; Registrador:PC|Saida[3]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.126 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.114 ns  ; Registrador:B|Saida[11]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.109 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.108 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.108 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.093 ns  ; unidadeControle:inst17|alucontrol[1] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.088 ns  ; Registrador:PC|Saida[1]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.087 ns  ; Registrador:PC|Saida[1]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.084 ns  ; Registrador:A|Saida[1]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.083 ns  ; Registrador:A|Saida[1]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.076 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.074 ns  ; Registrador:A|Saida[3]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.066 ns  ; Registrador:PC|Saida[4]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.055 ns  ; Registrador:PC|Saida[1]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.051 ns  ; Registrador:A|Saida[1]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.037 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 16.033 ns  ; Registrador:B|Saida[0]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.032 ns  ; Registrador:A|Saida[2]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.021 ns  ; Registrador:PC|Saida[3]              ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.997 ns  ; Registrador:PC|Saida[0]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.996 ns  ; Registrador:PC|Saida[0]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.979 ns  ; unidadeControle:inst17|muxalusrca[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.978 ns  ; Registrador:B|Saida[2]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.968 ns  ; Registrador:PC|Saida[2]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.964 ns  ; Registrador:PC|Saida[0]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.963 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.961 ns  ; Registrador:A|Saida[0]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.961 ns  ; unidadeControle:inst17|alucontrol[2] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.960 ns  ; Registrador:A|Saida[0]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.946 ns  ; Registrador:B|Saida[3]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.946 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.945 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.939 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.932 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.931 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.929 ns  ; unidadeControle:inst17|alucontrol[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.928 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.928 ns  ; Registrador:A|Saida[0]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.923 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.922 ns  ; Registrador:A|Saida[2]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.921 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.920 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.913 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.908 ns  ; Registrador:PC|Saida[1]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.905 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.904 ns  ; Registrador:A|Saida[1]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.899 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.888 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.886 ns  ; Registrador:B|Saida[1]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.885 ns  ; Registrador:B|Saida[1]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.881 ns  ; Registrador:PC|Saida[5]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.873 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.863 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.858 ns  ; Registrador:PC|Saida[2]              ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.853 ns  ; Registrador:B|Saida[1]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.852 ns  ; Registrador:PC|Saida[1]              ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.849 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.848 ns  ; Registrador:A|Saida[1]               ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.836 ns  ; Registrador:B|Saida[3]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.831 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.825 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.821 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.820 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.818 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.817 ns  ; Registrador:PC|Saida[0]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.803 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.799 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.796 ns  ; Registrador:B|Saida[7]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.793 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.788 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.781 ns  ; Registrador:A|Saida[0]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.778 ns  ; Registrador:PC|Saida[1]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.774 ns  ; Registrador:A|Saida[1]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.769 ns  ; Registrador:A|Saida[6]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.766 ns  ; unidadeControle:inst17|muxalusrcb[1] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.761 ns  ; Registrador:PC|Saida[0]              ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.752 ns  ; unidadeControle:inst17|muxalusrcb[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.749 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.741 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.731 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.725 ns  ; Registrador:A|Saida[0]               ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.725 ns  ; Registrador:A|Saida[3]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.724 ns  ; Registrador:A|Saida[3]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.715 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.710 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.706 ns  ; Registrador:B|Saida[1]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.701 ns  ; Registrador:B|Saida[6]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.699 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.696 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.692 ns  ; Registrador:A|Saida[3]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.687 ns  ; Registrador:PC|Saida[0]              ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.686 ns  ; Registrador:B|Saida[7]               ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.685 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.684 ns  ; Registrador:B|Saida[0]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.683 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.683 ns  ; Registrador:B|Saida[0]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.678 ns  ; Registrador:PC|Saida[1]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.674 ns  ; Registrador:A|Saida[1]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.672 ns  ; Registrador:PC|Saida[3]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.671 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.671 ns  ; Registrador:PC|Saida[3]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.659 ns  ; Registrador:A|Saida[11]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.651 ns  ; Registrador:B|Saida[0]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.651 ns  ; Registrador:A|Saida[0]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.650 ns  ; Registrador:B|Saida[1]               ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.647 ns  ; Instr_Reg:inst4|Instr15_0[8]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.641 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.639 ns  ; Registrador:PC|Saida[3]              ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.636 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.622 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.611 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.597 ns  ; Registrador:A|Saida[7]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.587 ns  ; Registrador:PC|Saida[0]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.585 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 15.576 ns  ; Registrador:B|Saida[1]               ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.573 ns  ; Registrador:A|Saida[2]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.572 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.572 ns  ; Registrador:A|Saida[2]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.561 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 15.551 ns  ; Registrador:A|Saida[0]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.547 ns  ; Registrador:A|Saida[4]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.545 ns  ; Registrador:A|Saida[3]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.540 ns  ; Registrador:A|Saida[2]               ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 15.536 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.523 ns  ; Registrador:B|Saida[9]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.522 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.521 ns  ; Registrador:B|Saida[4]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.511 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[27] ; clk        ;
; N/A                                     ; None                                                ; 15.511 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 15.509 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.509 ns  ; Registrador:PC|Saida[2]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 15.508 ns  ; Registrador:PC|Saida[2]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 15.504 ns  ; Registrador:B|Saida[0]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.499 ns  ; Registrador:A|Saida[9]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 15.497 ns  ; Registrador:B|Saida[11]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 15.492 ns  ; Registrador:PC|Saida[3]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 15.491 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 15.489 ns  ; Registrador:A|Saida[3]               ; aluresult[21] ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 4.953 ns        ; clk   ; debug   ;
; N/A   ; None              ; 4.429 ns        ; reset ; resetD2 ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; 0.160 ns  ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
; N/A           ; None        ; -0.132 ns ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A           ; None        ; -0.132 ns ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A           ; None        ; -0.132 ns ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -0.132 ns ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -0.132 ns ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A           ; None        ; -0.132 ns ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -0.140 ns ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A           ; None        ; -0.457 ns ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -0.457 ns ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -0.481 ns ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -0.974 ns ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A           ; None        ; -0.974 ns ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A           ; None        ; -0.976 ns ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A           ; None        ; -1.010 ns ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A           ; None        ; -1.410 ns ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -1.448 ns ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A           ; None        ; -1.566 ns ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
; N/A           ; None        ; -1.566 ns ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
; N/A           ; None        ; -1.566 ns ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A           ; None        ; -2.470 ns ; reset ; unidadeControle:inst17|muxpcsource[1]              ; clk      ;
; N/A           ; None        ; -2.470 ns ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -2.470 ns ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A           ; None        ; -2.470 ns ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A           ; None        ; -2.617 ns ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -2.649 ns ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A           ; None        ; -2.649 ns ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -2.649 ns ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -2.649 ns ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -2.654 ns ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A           ; None        ; -2.684 ns ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A           ; None        ; -2.821 ns ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A           ; None        ; -2.924 ns ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; -2.937 ns ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -2.998 ns ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -3.016 ns ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A           ; None        ; -3.017 ns ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
; N/A           ; None        ; -3.162 ns ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -3.162 ns ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; -3.165 ns ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A           ; None        ; -3.167 ns ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -3.167 ns ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -3.255 ns ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -3.255 ns ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -3.337 ns ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -3.337 ns ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -3.337 ns ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -3.652 ns ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -3.652 ns ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -4.595 ns ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A           ; None        ; -4.675 ns ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A           ; None        ; -4.721 ns ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A           ; None        ; -4.725 ns ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A           ; None        ; -4.763 ns ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
; N/A           ; None        ; -4.861 ns ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Oct 17 12:07:06 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 8 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[3]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[1]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
Info: Clock "clk" has Internal fmax of 66.07 MHz between source register "regDST:inst15|regDSTOut[4]" and destination register "Banco_reg:inst6|Reg24[29]" (period= 15.136 ns)
    Info: + Longest register to register delay is 3.005 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X29_Y25_N4; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[4]'
        Info: 2: + IC(0.736 ns) + CELL(0.378 ns) = 1.114 ns; Loc. = LCCOMB_X29_Y23_N16; Fanout = 32; COMB Node = 'Banco_reg:inst6|Mux64~31'
        Info: 3: + IC(1.145 ns) + CELL(0.746 ns) = 3.005 ns; Loc. = LCFF_X28_Y19_N11; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg24[29]'
        Info: Total cell delay = 1.124 ns ( 37.40 % )
        Info: Total interconnect delay = 1.881 ns ( 62.60 % )
    Info: - Smallest clock skew is -4.473 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.943 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.118 ns) + CELL(0.618 ns) = 2.943 ns; Loc. = LCFF_X28_Y19_N11; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg24[29]'
            Info: Total cell delay = 1.482 ns ( 50.36 % )
            Info: Total interconnect delay = 1.461 ns ( 49.64 % )
        Info: - Longest clock path from clock "clk" to source register is 7.416 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.137 ns) + CELL(0.712 ns) = 2.713 ns; Loc. = LCFF_X19_Y23_N21; Fanout = 7; REG Node = 'unidadeControle:inst17|muxregdst[1]'
            Info: 3: + IC(1.158 ns) + CELL(0.225 ns) = 4.096 ns; Loc. = LCCOMB_X29_Y25_N8; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(1.874 ns) + CELL(0.000 ns) = 5.970 ns; Loc. = CLKCTRL_G0; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.393 ns) + CELL(0.053 ns) = 7.416 ns; Loc. = LCCOMB_X29_Y25_N4; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[4]'
            Info: Total cell delay = 1.854 ns ( 25.00 % )
            Info: Total interconnect delay = 5.562 ns ( 75.00 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Instr_Reg:inst4|Instr25_21[0]" and destination pin or register "regDST:inst15|regDSTOut[0]" for clock "clk" (Hold time is 3.512 ns)
    Info: + Largest clock skew is 4.460 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.415 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.137 ns) + CELL(0.712 ns) = 2.713 ns; Loc. = LCFF_X19_Y23_N21; Fanout = 7; REG Node = 'unidadeControle:inst17|muxregdst[1]'
            Info: 3: + IC(1.158 ns) + CELL(0.225 ns) = 4.096 ns; Loc. = LCCOMB_X29_Y25_N8; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(1.874 ns) + CELL(0.000 ns) = 5.970 ns; Loc. = CLKCTRL_G0; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.392 ns) + CELL(0.053 ns) = 7.415 ns; Loc. = LCCOMB_X29_Y25_N10; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
            Info: Total cell delay = 1.854 ns ( 25.00 % )
            Info: Total interconnect delay = 5.561 ns ( 75.00 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.955 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.130 ns) + CELL(0.618 ns) = 2.955 ns; Loc. = LCFF_X29_Y25_N19; Fanout = 36; REG Node = 'Instr_Reg:inst4|Instr25_21[0]'
            Info: Total cell delay = 1.482 ns ( 50.15 % )
            Info: Total interconnect delay = 1.473 ns ( 49.85 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.854 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X29_Y25_N19; Fanout = 36; REG Node = 'Instr_Reg:inst4|Instr25_21[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.241 ns) = 0.241 ns; Loc. = LCCOMB_X29_Y25_N18; Fanout = 1; COMB Node = 'regDST:inst15|Mux0~0'
        Info: 3: + IC(0.267 ns) + CELL(0.346 ns) = 0.854 ns; Loc. = LCCOMB_X29_Y25_N10; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
        Info: Total cell delay = 0.587 ns ( 68.74 % )
        Info: Total interconnect delay = 0.267 ns ( 31.26 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "unidadeControle:inst17|functOut[4]" (data pin = "reset", clock pin = "clk") is 5.100 ns
    Info: + Longest pin to register delay is 7.964 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 44; PIN Node = 'reset'
        Info: 2: + IC(5.229 ns) + CELL(0.346 ns) = 6.439 ns; Loc. = LCCOMB_X20_Y23_N2; Fanout = 6; COMB Node = 'unidadeControle:inst17|functOut[5]~0'
        Info: 3: + IC(1.013 ns) + CELL(0.357 ns) = 7.809 ns; Loc. = LCCOMB_X19_Y26_N4; Fanout = 1; COMB Node = 'unidadeControle:inst17|functOut[4]~2'
        Info: 4: + IC(0.000 ns) + CELL(0.155 ns) = 7.964 ns; Loc. = LCFF_X19_Y26_N5; Fanout = 8; REG Node = 'unidadeControle:inst17|functOut[4]'
        Info: Total cell delay = 1.722 ns ( 21.62 % )
        Info: Total interconnect delay = 6.242 ns ( 78.38 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.129 ns) + CELL(0.618 ns) = 2.954 ns; Loc. = LCFF_X19_Y26_N5; Fanout = 8; REG Node = 'unidadeControle:inst17|functOut[4]'
        Info: Total cell delay = 1.482 ns ( 50.17 % )
        Info: Total interconnect delay = 1.472 ns ( 49.83 % )
Info: tco from clock "clk" to destination pin "aluresult[28]" through register "unidadeControle:inst17|alucontrol[1]" is 17.349 ns
    Info: + Longest clock path from clock "clk" to source register is 2.945 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.120 ns) + CELL(0.618 ns) = 2.945 ns; Loc. = LCFF_X19_Y22_N17; Fanout = 40; REG Node = 'unidadeControle:inst17|alucontrol[1]'
        Info: Total cell delay = 1.482 ns ( 50.32 % )
        Info: Total interconnect delay = 1.463 ns ( 49.68 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 14.310 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y22_N17; Fanout = 40; REG Node = 'unidadeControle:inst17|alucontrol[1]'
        Info: 2: + IC(0.736 ns) + CELL(0.225 ns) = 0.961 ns; Loc. = LCCOMB_X24_Y22_N18; Fanout = 33; COMB Node = 'Ula32:inst3|Mux61~0'
        Info: 3: + IC(0.266 ns) + CELL(0.154 ns) = 1.381 ns; Loc. = LCCOMB_X24_Y22_N6; Fanout = 1; COMB Node = 'Ula32:inst3|Mux62~0'
        Info: 4: + IC(0.245 ns) + CELL(0.228 ns) = 1.854 ns; Loc. = LCCOMB_X24_Y22_N28; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[1]~2'
        Info: 5: + IC(0.374 ns) + CELL(0.053 ns) = 2.281 ns; Loc. = LCCOMB_X24_Y22_N24; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[3]~19'
        Info: 6: + IC(0.236 ns) + CELL(0.228 ns) = 2.745 ns; Loc. = LCCOMB_X24_Y22_N2; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[3]~3'
        Info: 7: + IC(0.524 ns) + CELL(0.053 ns) = 3.322 ns; Loc. = LCCOMB_X23_Y22_N28; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~33'
        Info: 8: + IC(0.294 ns) + CELL(0.053 ns) = 3.669 ns; Loc. = LCCOMB_X24_Y22_N30; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[5]~34'
        Info: 9: + IC(0.207 ns) + CELL(0.053 ns) = 3.929 ns; Loc. = LCCOMB_X24_Y22_N16; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[7]~4'
        Info: 10: + IC(0.218 ns) + CELL(0.053 ns) = 4.200 ns; Loc. = LCCOMB_X24_Y22_N10; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[9]~5'
        Info: 11: + IC(0.213 ns) + CELL(0.053 ns) = 4.466 ns; Loc. = LCCOMB_X24_Y22_N20; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[11]~6'
        Info: 12: + IC(1.374 ns) + CELL(0.053 ns) = 5.893 ns; Loc. = LCCOMB_X32_Y29_N16; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[13]~7'
        Info: 13: + IC(0.217 ns) + CELL(0.053 ns) = 6.163 ns; Loc. = LCCOMB_X32_Y29_N4; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[15]~8'
        Info: 14: + IC(0.215 ns) + CELL(0.053 ns) = 6.431 ns; Loc. = LCCOMB_X32_Y29_N30; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[17]~9'
        Info: 15: + IC(0.224 ns) + CELL(0.053 ns) = 6.708 ns; Loc. = LCCOMB_X32_Y29_N0; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[19]~10'
        Info: 16: + IC(0.305 ns) + CELL(0.053 ns) = 7.066 ns; Loc. = LCCOMB_X33_Y29_N4; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[21]~11'
        Info: 17: + IC(0.211 ns) + CELL(0.053 ns) = 7.330 ns; Loc. = LCCOMB_X33_Y29_N26; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[23]~12'
        Info: 18: + IC(0.213 ns) + CELL(0.053 ns) = 7.596 ns; Loc. = LCCOMB_X33_Y29_N30; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[25]~13'
        Info: 19: + IC(0.218 ns) + CELL(0.053 ns) = 7.867 ns; Loc. = LCCOMB_X33_Y29_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[27]~14'
        Info: 20: + IC(0.547 ns) + CELL(0.228 ns) = 8.642 ns; Loc. = LCCOMB_X37_Y29_N14; Fanout = 2; COMB Node = 'Ula32:inst3|Mux3~1'
        Info: 21: + IC(3.504 ns) + CELL(2.164 ns) = 14.310 ns; Loc. = PIN_AA1; Fanout = 0; PIN Node = 'aluresult[28]'
        Info: Total cell delay = 3.969 ns ( 27.74 % )
        Info: Total interconnect delay = 10.341 ns ( 72.26 % )
Info: Longest tpd from source pin "clk" to destination pin "debug" is 4.953 ns
    Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
    Info: 2: + IC(1.935 ns) + CELL(2.154 ns) = 4.953 ns; Loc. = PIN_AE29; Fanout = 0; PIN Node = 'debug'
    Info: Total cell delay = 3.018 ns ( 60.93 % )
    Info: Total interconnect delay = 1.935 ns ( 39.07 % )
Info: th for register "unidadeControle:inst17|regwrite" (data pin = "reset", clock pin = "clk") is 0.160 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.951 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1425; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.126 ns) + CELL(0.618 ns) = 2.951 ns; Loc. = LCFF_X16_Y24_N17; Fanout = 34; REG Node = 'unidadeControle:inst17|regwrite'
        Info: Total cell delay = 1.482 ns ( 50.22 % )
        Info: Total interconnect delay = 1.469 ns ( 49.78 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.940 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 44; PIN Node = 'reset'
        Info: 2: + IC(1.573 ns) + CELL(0.503 ns) = 2.940 ns; Loc. = LCFF_X16_Y24_N17; Fanout = 34; REG Node = 'unidadeControle:inst17|regwrite'
        Info: Total cell delay = 1.367 ns ( 46.50 % )
        Info: Total interconnect delay = 1.573 ns ( 53.50 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 41 warnings
    Info: Peak virtual memory: 4402 megabytes
    Info: Processing ended: Thu Oct 17 12:07:07 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


