<!DOCTYPE html>
<html>
<head>
    <title>lstwwa的小站</title>
    <meta charset="utf-8">
    <link rel="shortcut icon" href="/img/128x128.png">
    
<link rel="stylesheet" href="/css/main.css">

    
<link rel="stylesheet" href="/lib/font-awesome/css/font-awesome.min.css">

<meta name="generator" content="Hexo 6.3.0"></head>
<body>
    <div id="main">
        <aside>
            <!-- 搜索栏 -->
<div id="search">
    <input class="search-input" type="text" placeholder="🔍网站索引">
</div>

<!-- 侧边目录栏 -->
<div id="tree">
    

    
                    <ul>
                        <li class="directory">
                            <a href="#" class="directory">
                                <i class="fa fa-folder"></i>
                                代码-安卓开发
                            </a>
                            
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/Activity/">
                                <i class="fa fa-file"></i>
                                Activity
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/Intent/">
                                <i class="fa fa-file"></i>
                                Intent
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/Q&A/">
                                <i class="fa fa-file"></i>
                                Q&A
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/基本UI组件/">
                                <i class="fa fa-file"></i>
                                基本UI组件
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/布局管理器/">
                                <i class="fa fa-file"></i>
                                布局管理器
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/常用安卓功能/">
                                <i class="fa fa-file"></i>
                                常用安卓功能
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/手势监测-GestureDetector/">
                                <i class="fa fa-file"></i>
                                手势监测-GestureDetector
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/无标题/">
                                <i class="fa fa-file"></i>
                                无标题
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/消息-Toast-AliertDialog-Notification/">
                                <i class="fa fa-file"></i>
                                消息-Toast-AliertDialog-Notification
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/菜单-menu/">
                                <i class="fa fa-file"></i>
                                菜单-menu
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/资源-Resources/">
                                <i class="fa fa-file"></i>
                                资源-Resources
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/顶栏-ActionBar/">
                                <i class="fa fa-file"></i>
                                顶栏-ActionBar
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-安卓开发/高级UI组件/">
                                <i class="fa fa-file"></i>
                                高级UI组件
                            </a>
                        </li>
                    </ul>
    
                        </li>
                        
                    </ul>
    
                    <ul>
                        <li class="directory">
                            <a href="#" class="directory">
                                <i class="fa fa-folder"></i>
                                代码-开发板
                            </a>
                            
                    <ul>
                        <li class="file">
                            <a href="/代码-开发板/RP2040-Zero/">
                                <i class="fa fa-file"></i>
                                RP2040-Zero
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-开发板/cmake/">
                                <i class="fa fa-file"></i>
                                cmake
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-开发板/树莓派Zero基本配置/">
                                <i class="fa fa-file"></i>
                                树莓派Zero基本配置
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-开发板/树莓派zero毕设笔记/">
                                <i class="fa fa-file"></i>
                                树莓派zero毕设笔记
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-开发板/温湿度oled/">
                                <i class="fa fa-file"></i>
                                温湿度oled
                            </a>
                        </li>
                    </ul>
    
                        </li>
                        
                    </ul>
    
                    <ul>
                        <li class="directory">
                            <a href="#" class="directory">
                                <i class="fa fa-folder"></i>
                                代码-语言学习
                            </a>
                            
                    <ul>
                        <li class="file">
                            <a href="/代码-语言学习/PyTorch-Transfrom学习/">
                                <i class="fa fa-file"></i>
                                PyTorch-Transfrom学习
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-语言学习/PyTorch-环境安装以及编辑器/">
                                <i class="fa fa-file"></i>
                                PyTorch-环境安装以及编辑器
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/代码-语言学习/PyTorch学习笔记/">
                                <i class="fa fa-file"></i>
                                PyTorch学习笔记
                            </a>
                        </li>
                    </ul>
    
                        </li>
                        
                    </ul>
    
                    <ul>
                        <li class="directory">
                            <a href="#" class="directory">
                                <i class="fa fa-folder"></i>
                                归档-大学科目
                            </a>
                            
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/Matlab函数/">
                                <i class="fa fa-file"></i>
                                Matlab函数
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file active">
                            <a href="/归档-大学科目/《EDA(FPGA)技术》复习资料/">
                                <i class="fa fa-file"></i>
                                《EDA(FPGA)技术》复习资料
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/《大学英语》复习资料/">
                                <i class="fa fa-file"></i>
                                《大学英语》复习资料
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/《数字信号处理》复习资料/">
                                <i class="fa fa-file"></i>
                                《数字信号处理》复习资料
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/《电子测量》复习资料/">
                                <i class="fa fa-file"></i>
                                《电子测量》复习资料
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/《通信原理》复习资料/">
                                <i class="fa fa-file"></i>
                                《通信原理》复习资料
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/《通信电子线路》复习资料/">
                                <i class="fa fa-file"></i>
                                《通信电子线路》复习资料
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/《马克思主义概论》复习资料/">
                                <i class="fa fa-file"></i>
                                《马克思主义概论》复习资料
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/《高频电子电路》复习资料/">
                                <i class="fa fa-file"></i>
                                《高频电子电路》复习资料
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/数字信号处理实验指导书/">
                                <i class="fa fa-file"></i>
                                数字信号处理实验指导书
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/毕设待提交文件/">
                                <i class="fa fa-file"></i>
                                毕设待提交文件
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/毕设笔记/">
                                <i class="fa fa-file"></i>
                                毕设笔记
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-大学科目/论文模板(2021)/">
                                <i class="fa fa-file"></i>
                                论文模板(2021)
                            </a>
                        </li>
                    </ul>
    
                        </li>
                        
                    </ul>
    
                    <ul>
                        <li class="directory">
                            <a href="#" class="directory">
                                <i class="fa fa-folder"></i>
                                归档-网站笔记
                            </a>
                            
                    <ul>
                        <li class="file">
                            <a href="/归档-网站笔记/HTML常用标签/">
                                <i class="fa fa-file"></i>
                                HTML常用标签
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-网站笔记/Mac上Hexo建站/">
                                <i class="fa fa-file"></i>
                                Mac上Hexo建站
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-网站笔记/基于Hexo搭建属于自己的博客/">
                                <i class="fa fa-file"></i>
                                基于Hexo搭建属于自己的博客
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/归档-网站笔记/百度建站/">
                                <i class="fa fa-file"></i>
                                百度建站
                            </a>
                        </li>
                    </ul>
    
                        </li>
                        
                    </ul>
    
                    <ul>
                        <li class="directory">
                            <a href="#" class="directory">
                                <i class="fa fa-folder"></i>
                                支持-数码产品
                            </a>
                            
                    <ul>
                        <li class="file">
                            <a href="/支持-数码产品/ADB|三星精简列表/">
                                <i class="fa fa-file"></i>
                                ADB|三星精简列表
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/支持-数码产品/ADB|索尼精简列表/">
                                <i class="fa fa-file"></i>
                                ADB|索尼精简列表
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/支持-数码产品/ADB|鸿蒙精简列表/">
                                <i class="fa fa-file"></i>
                                ADB|鸿蒙精简列表
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/支持-数码产品/Galaxy Watch | LSky/">
                                <i class="fa fa-file"></i>
                                Galaxy Watch | LSky
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/支持-数码产品/Mac说明/">
                                <i class="fa fa-file"></i>
                                Mac说明
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/支持-数码产品/Phone | Pixel3(lueline)/">
                                <i class="fa fa-file"></i>
                                Phone | Pixel3(lueline)
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/支持-数码产品/Pixel壁纸合集/">
                                <i class="fa fa-file"></i>
                                Pixel壁纸合集
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/支持-数码产品/QQ国际版支持/">
                                <i class="fa fa-file"></i>
                                QQ国际版支持
                            </a>
                        </li>
                    </ul>
    
                        </li>
                        
                    </ul>
    
                    <ul>
                        <li class="directory">
                            <a href="#" class="directory">
                                <i class="fa fa-folder"></i>
                                正在创作
                            </a>
                            
                    <ul>
                        <li class="file">
                            <a href="/正在创作/ADB安卓调试桥/">
                                <i class="fa fa-file"></i>
                                ADB安卓调试桥
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/正在创作/C函数/">
                                <i class="fa fa-file"></i>
                                C函数
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/正在创作/C学习/">
                                <i class="fa fa-file"></i>
                                C学习
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/正在创作/C技巧/">
                                <i class="fa fa-file"></i>
                                C技巧
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/正在创作/C语言测试/">
                                <i class="fa fa-file"></i>
                                C语言测试
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/正在创作/Windows备忘/">
                                <i class="fa fa-file"></i>
                                Windows备忘
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/正在创作/matlab降噪/">
                                <i class="fa fa-file"></i>
                                matlab降噪
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/正在创作/杂乱笔记/">
                                <i class="fa fa-file"></i>
                                杂乱笔记
                            </a>
                        </li>
                    </ul>
    
                        </li>
                        
                    </ul>
    
                    <ul>
                        <li class="directory">
                            <a href="#" class="directory">
                                <i class="fa fa-folder"></i>
                                没有整理
                            </a>
                            
                    <ul>
                        <li class="file">
                            <a href="/没有整理/等待整理的一些杂乱问题/">
                                <i class="fa fa-file"></i>
                                等待整理的一些杂乱问题
                            </a>
                        </li>
                    </ul>
    
                        </li>
                        
                    </ul>
    
                    <ul>
                        <li class="directory">
                            <a href="#" class="directory">
                                <i class="fa fa-folder"></i>
                                软件-开发收藏
                            </a>
                            
                    <ul>
                        <li class="file">
                            <a href="/软件-开发收藏/Apps | Notification widget/">
                                <i class="fa fa-file"></i>
                                Apps | Notification widget
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/软件-开发收藏/App|SamWidget/">
                                <i class="fa fa-file"></i>
                                App|SamWidget
                            </a>
                        </li>
                    </ul>
    
                    <ul>
                        <li class="file">
                            <a href="/软件-开发收藏/Tools | 系统精简工具/">
                                <i class="fa fa-file"></i>
                                Tools | 系统精简工具
                            </a>
                        </li>
                    </ul>
    
                        </li>
                        
                    </ul>
    
</div>


<!-- 最尾部添加，这里就不列以前的代码了 -->
<div id="toc" style="display: none;"></div>

        </aside>
		
		 <asidemenu>
            <!-- 搜索栏 -->
<div id="tmenu">
    <id="tmenu"  title="切换目录与索引">文章目录</i>
</div>

<!-- 侧边目录栏 -->
<div id="tree">


    
</div>


<!-- 最尾部添加，这里就不列以前的代码了 -->
<div id="toc"></div>

        </asidemenu>

        <div id="content">
            <!--
<div>
    <span id="post-author">Lstwwa</span>
    <span id="post-date">2021-06-04 02:19:59</span>
</div>
  -->

<div id="article">
    <ul>
<li>这个是第二篇</li>
<li>FPGA技术及应用考试时间：2021年5月29日（周六下午）15：00–17：00<span id="more"></span></li>
</ul>
<p>EDA(FPGA)技术复习资料</p>
<h1 id="一、填空"><a href="#一、填空" class="headerlink" title="一、填空"></a>一、填空</h1><ul>
<li><p>1、EDA设计流程包括 <u><strong>设计准备 设计输入 设计处理 器件编程序</strong>*</u> 四个步骤</p>
</li>
<li><p>2、EDA的设计验证包括 <u><strong>功能仿真 时序仿真 器件测试</strong></u> 三个过程 </p>
</li>
<li><p>3、EDA的设计输入主要包括 <u><strong>文本输入方式 图形输入方式 波形输入方式</strong></u></p>
</li>
<li><p>4、文本输入是指采用 <u><strong>硬件描述语言</strong></u>进行电路设计的方式。  </p>
</li>
<li><p>5、功能仿真实在设计输入完成以后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为 <u><strong>前仿真</strong></u></p>
</li>
<li><p>6、时序仿真实在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又被称为 <u><strong>后仿真</strong></u>或 <u><strong>延时仿真</strong></u></p>
</li>
<li><p>7、当前最流行的并成为IEEE标准的硬件描述语言包括 <u><strong>VHDL</strong></u>和 <u><strong>VERILOG HDL</strong></u></p>
</li>
<li><p>8、EDA工具大致分为 <u><strong>设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器、下载器</strong></u>等五个模块。  </p>
</li>
<li><p>9、IEEE于1987年将VHDL采纳为 <u><strong>IEEE#1076</strong></u> 标准。  </p>
</li>
<li><p>10、用VHDL语言书写的源文件。即是 <u><strong>程序</strong></u> 又是 <u><strong>文档</strong></u> ，即是工程技术人员之间交换信息的文件，又可作为合同签约者之间的文件。  </p>
</li>
<li><p>11、用VHDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能快 <u><strong>独立存在</strong></u> 和 <u><strong>独立运行</strong></u></p>
</li>
<li><p>12、VDHL设计实体的基本结构由 <u><strong>库、程序包、实体、结构体、配臵</strong></u> 等部分构成。  </p>
</li>
<li><p>13、<u><strong>实体</strong></u> 和 <u><strong>结构体</strong></u> 是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。 </p>
</li>
<li><p>14、根据VHDL语法规则，在程序中使用的文字、数据对象、数据类型都需要 <u><strong>预先定义</strong></u></p>
</li>
<li><p>15、VHDL的实体由 <u><strong>实体声明部分</strong></u> 和 <u><strong>结构体</strong></u> 组成。  </p>
</li>
<li><p>16、VHDL的实体声明部分制订了设计单元的 <u><strong>输入输出端口</strong></u> 或 <u><strong>引脚</strong></u>，它是设计实体对外的一个通信界面，是外界可以看到的部分。  </p>
</li>
<li><p>17、VDHL的结构体用来描述设计实体的 <u><strong>逻辑结构</strong></u> 和 <u><strong>逻辑功能</strong></u>，它由VHDL语句构成，是外界看不到的部分。  </p>
</li>
<li><p>18、在VHDL的端口声明语句中，端口方向包括 <u><strong>IN、OUT、INOUT 和 BUFFER</strong></u></p>
</li>
<li><p>19、VHDL的数据型文字包括 <u><strong>整数文字、实数文字、以数制基数表示的文字、物理量文字</strong></u></p>
</li>
<li><p>20、VHDL的字符是以 <u><strong>单引号</strong></u> 括起来的数字、字母和符号。  </p>
</li>
<li><p>21、VHDL的标识符必须以 <u><strong>字母开头</strong></u> ，后跟若干字母、数字或单个下划线构成，但最后不能为 <u><strong>下划线</strong></u></p>
</li>
<li><p>22、VHDL的数据对象包括 <u><strong>变量、常数、信号</strong></u>，它们是用来存放各种类型数据的容器。 </p>
</li>
<li><p>23、VHDL的变量（VARIABLE）是一个 <u><strong>局部量</strong></u> ，只能在进程、函数和过程中声明和使用。 </p>
</li>
<li><p>24、VHDL的信号（SIGNAL）是一种数值容器，不仅可以容纳 <u><strong>当前值</strong></u> ，也可以保持 <u><strong>历史值</strong></u></p>
</li>
<li><p>25、常数（CONSTANT）是程序中一个 <u><strong>恒定不变</strong></u> 的值，一般在 <u><strong>程序前部</strong></u> 声明。 </p>
</li>
<li><p>26、VHDL的数据类型包括 <u><strong>标量型、复合型、存取类型、文件类型</strong></u></p>
</li>
<li><p>27、VHDL的标量型（SCALAR TYPE）是单元素的最基本数据类型，包括 <u><strong>实数类型、整数类型、枚举类型、时间类型</strong></u> </p>
</li>
<li><p>28、VHDL的操作符包括 <u><strong>逻辑操作符、关系操作符、算术操作符、符号操作符</strong></u> </p>
</li>
<li><p>29、在VHDL中，标准逻辑位数据有 <u><strong>九</strong></u> 种逻辑值。  </p>
</li>
<li><p>30、在VHDL中，预定义的 <u><strong>属性表示符</strong></u> 可用于检出时钟边沿、完成定时检查、获得未约束的数据类型的范围等。  </p>
</li>
<li><p>31、VHDL的基本描述语句包括 <u><strong>顺序语句</strong></u> 和 <u><strong>并行语句</strong></u> </p>
</li>
<li><p>32、VHDL的顺序语句只能出现在 <u><strong>进程、过程、函数</strong></u>中，是按程序书写的顺序自上而下、一条一条地执行。  </p>
</li>
<li><p>33、VHDL的并行语句在结构体中的执行是 <u><strong>并行运行</strong></u> 的，其执行方式与语句书写的顺序无关。 </p>
</li>
<li><p>34、在VHDL的各种并行语句之间，可以用 <u><strong>信号</strong></u> 来交换信息。  </p>
</li>
<li><p>35、VDHL的PROCESS（进程）语句是由 <u><strong>顺序语句</strong></u> 组成的，但其本身却是 <u><strong>并行语句</strong></u></p>
</li>
<li><p>36、VHDL的并行信号赋值语句的赋值目标必须都是 <u><strong>信号</strong></u></p>
</li>
<li><p>37、VHDL的子程序有 <u><strong>过程（PROCEDURE）</strong></u> 和 <u><strong>函数（FUNCTION）</strong></u></p>
</li>
<li><p>38、VHDL的过程分为过程首和过程体两部分，调用前需要奖它们装入 <u><strong>程序包（PACKAGE）</strong></u> 中</p>
</li>
<li><p>39、VHDL的函数分为 <u><strong>函数首</strong></u> 和 <u><strong>函数体</strong></u> 两部分，调用前需要将它们装入程序包（PACKAGE）中。  </p>
</li>
<li><p>40、元件例化是将预先设计好的设计实体作为一个 <u><strong>元件</strong></u>，连接到当前设计实体中一个制定的 <u><strong>端口</strong></u></p>
</li>
<li><p>42、在PC上或工作站利用VHDL进行项目设计，不允许在 <u><strong>根目录</strong></u> 下进行，必须在根目录下设计建立一个工程目录（即文件夹）。 </p>
</li>
<li><p>43、程序包是用VHDL语言编写的，其源程序也需要以 <u><strong>.VHD</strong></u> 文件类型保存。 </p>
</li>
<li><p>44、VDHL的源文件是用EDA工具的文本编辑方式输入的，因此称为 <u><strong>文本输入设计法</strong></u></p>
</li>
<li><p>45、QUARTUS II支持多种编辑输入法，包括 <u><strong>图形编辑输入法、文本编辑输入法、符号编辑输入法、波形编辑输入法</strong></u></p>
</li>
<li><p>46、用QUARTUS II图形编辑方式生成的图形文件的扩展名为<br><u><strong>.GDF</strong></u> 和 <u><strong>.BDF</strong></u></p>
</li>
<li><p>47、MODELSIM是一种快速而方便的 <u><strong>HDL编译型仿真工具</strong></u>，支持VHDL和VERILOG HDL的 <u><strong>编辑、编译、仿真</strong></u></p>
</li>
<li><p>48、MODELSIM仿真包括 <u><strong>装载设计文件、设臵激励信号、仿真</strong></u> 等操作过程。 </p>
</li>
<li><p>49、MODELSIM是 <u><strong>编译型</strong></u>仿真器，在进行仿真前必须编译所有待仿真的HDL文件成为 <u><strong>仿真库</strong></u>，在编译时获得优化，提高仿真速度。  </p>
</li>
<li><p>50、MODELSIM提供了多种指令，既可以 <u><strong>单步</strong></u>，也可以构成 <u><strong>批处理文件</strong></u>，用来控制编辑、编译和仿真流程。  </p>
</li>
<li><p>51、利用EDA工具，设计者只需要用 <u><strong>硬件描述语言</strong></u> 来完成对系统功能的描述，然后由计算机软件自动完成设计处理，得到PLD设计结果。 </p>
</li>
<li><p>52、采用SRAM结构的可编程器件，在系统断电后编程信息 <u><strong>会丢失</strong></u></p>
</li>
<li><p>53、在PLD没有出现之前，数字系统的传统设计往往采用‚积木‛式的方法进行，实质上是对 <u><strong>电路板</strong></u> 进行设计。  </p>
</li>
<li><p>54、硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为 <u><strong>自顶向下（TOP-DOWN）</strong></u> 的设计方法。  </p>
</li>
<li><p>55、采用‚自顶向下‛（TOP-DOWN）的设计方法时，描述器件总功能的模块放在最上面，称为 <u><strong>顶层设计</strong></u>，描述器件某一部分功能的模块放在下层，称为 <u><strong>底层设计</strong></u></p>
</li>
<li><p>56、在系统可编程技术（ISP）是指对器件、电路板或整个电子系统功能可随时进行 <u><strong>修改</strong></u> 或 <u><strong>重构</strong></u> 的技术。  </p>
</li>
<li><p>57、具有类似移位寄存器的链形结构ISP器件的串行编程方式，称为 <u><strong>菊花链结构</strong></u></p>
</li>
<li><p>58、边界扫描测试BST是由联合测试活动组织JTAG提出来，主要解决 <u><strong>芯片</strong></u> 的测试问题。 </p>
</li>
<li><p>59、标准的边界扫描测试只需要 <u><strong>四</strong></u> 根信号线。  </p>
</li>
<li><p>60、目前常见的可编程逻辑器件的编程和配臵工艺包括基于 <u><strong>电可擦存储单元的E2PROM或FLASH技术、基于 SRAM查找表的编程单元、基于反熔丝编程单元</strong></u><br> 三种编程工艺。</p>
</li>
</ul>
<h1 id="二、选择题"><a href="#二、选择题" class="headerlink" title="二、选择题"></a>二、选择题</h1><ul>
<li><p>1、将设计的系统或电路按照EDA开发软件要求的某种形式表示处理啊，并送入计算机的过程称为（） </p>
<blockquote>
<p><u><strong>A、设计输入</strong></u>   B、设计输出   C、仿真   D、综合 </p>
</blockquote>
</li>
<li><p>2、VHDL属于（  ）描述语言。  </p>
<blockquote>
<p>A、普通硬件   <u><strong>B、行为</strong></u>   C、高级   D、低级 </p>
</blockquote>
</li>
<li><p>3、在设计输入完成之后，应立即对设计文件进行（  ）  </p>
<blockquote>
<p>A、编辑   <u><strong>B、编译</strong></u>   C、功能仿真  D、时序仿真  </p>
</blockquote>
</li>
<li><p>4、在设计处理过程中、可产生供器件编程使用的数据文件，对于CPLD来说是产生（  ）文件  </p>
<blockquote>
<p><u><strong>A、熔丝图</strong></u>    B、位流数据    C、图形    D、仿真  </p>
</blockquote>
</li>
<li><p>5、在设计处理过程中、可产生供器件编程使用的数据文件，对于FPGA来说是产生（  ）文件  </p>
<blockquote>
<p>A、熔丝图    <u><strong>B、位流数据</strong></u>    C、图形    D、仿真 </p>
</blockquote>
</li>
<li><p>6、在C语言基础上演化而来的硬件描述语言是（  ）  </p>
<blockquote>
<p>A、VHDL    <u><strong>B、VERILOG HDL</strong></u>    C、AHDL   D、CUPL  </p>
</blockquote>
</li>
<li><p>7、一个能为VHDL综合器接受，并能作为一个独立的设计单元的完整的VDHL程序称为（  ）  </p>
<blockquote>
<p>A、设计输入    B、设计输出    <u><strong>C、设计实体</strong></u>    D、设计结构 </p>
</blockquote>
</li>
<li><p>8、VDHL的设计实体可以被高层次的系统（  ），成为系统的一部分。  </p>
<blockquote>
<p>A、输入    B、输出    C、仿真    <u><strong>D、调用</strong></u> </p>
</blockquote>
</li>
<li><p>9、VHDL常用的库是（  ）标准库。      </p>
<blockquote>
<p><u><strong>A、IEEE</strong></u>    B、STD    C、WORK    D、PACKAGE </p>
</blockquote>
</li>
<li><p>10、VHDL的实体声明部分用来指定设计单元的（  ）。 </p>
<blockquote>
<p>A、输入端口    B、输出端口    C、引脚    <u><strong>D、以上均可</strong></u> </p>
</blockquote>
</li>
<li><p>11、一个实体可以拥有一个或多个（  ）      </p>
<blockquote>
<p>A、设计实体    <u><strong>B、结构体</strong></u>    C、输入    D、输出  </p>
</blockquote>
</li>
<li><p>12、在VHDL的端口声明语句中，用（  ）声明端口为具有读功能的输出方向。 </p>
<blockquote>
<p>A、IN    B、OUT    C、INOUT    <u><strong>D、BUFFER</strong></u>  </p>
</blockquote>
</li>
<li><p>13、在VHDL中用（  ）来把特定的结构体关联一个特定的实体，为一个大型系统的设计提供管理和进行工程组织。  </p>
<blockquote>
<p>A、输入    B、输出    C、综合    <u><strong>D、配臵</strong></u> </p>
</blockquote>
</li>
<li><p>14、在VHDL中，45_234_287属于（  ）文字。  </p>
<blockquote>
<p><u><strong>A、整数</strong></u>    B、以数制基数表示的    C、实数    D、物理量 </p>
</blockquote>
</li>
<li><p>15、在VDHL中，100M属于（  ）文字  </p>
<blockquote>
<p>A、整数    B、以数制基数表示的    C、实数    <u><strong>D、物理量</strong></u> </p>
</blockquote>
</li>
<li><p>16、在VHDL标识符命名规则中，以（  ）开头的标识符是正确的。  </p>
<blockquote>
<p><u><strong>A、字母</strong></u>    B、数字    C、字母或数字    D、下划线 </p>
</blockquote>
</li>
<li><p>17、在VDHL中，（  ）不能将信息带出对它定义的当前设计单元。  </p>
<blockquote>
<p>A、信号    B、常量    C、数据    <u><strong>D、变量</strong></u>  </p>
</blockquote>
</li>
<li><p>18、在VHDL中，（  ）的数据传输是立即发生的，不存在任何延时的行为。  </p>
<blockquote>
<p>A、信号    B、常量    C、数据    <u><strong>D、变量</strong></u>  </p>
</blockquote>
</li>
<li><p>19、在VHDL中，（  ）的数据传输不是立即发生的，目标信号的赋值是需要一定延时时间。  </p>
<blockquote>
<p><u><strong>A、信号</strong></u>    B、常量    C、数据    D、变量 </p>
</blockquote>
</li>
<li><p>20、在VHDL中，为目标变量的赋值符号是（  ）。  </p>
<blockquote>
<p>A、&#x3D;:    B、&#x3D;    <u><strong>C、:&#x3D;</strong></u>    D、&lt;&#x3D;  </p>
</blockquote>
</li>
<li><p>21、在VHDL中，为目标信号的赋值符号是（  ）。 </p>
<blockquote>
<p>A、&#x3D;:    B、&#x3D;    C、:&#x3D;.   <u><strong>D、&lt;&#x3D;</strong></u>  </p>
</blockquote>
</li>
<li><p>22、在VHDＬ中，为定义信号名时，可以用（  ）符号为信号赋初值。  </p>
<blockquote>
<p>A、&#x3D;:    B、&#x3D;    <u><strong>C、:&#x3D;</strong></u>    D、&lt;&#x3D;  </p>
</blockquote>
</li>
<li><p>23、在VHDL中，数组型（ARRAY）和记录型（RECORD）属于（  ）数据。  </p>
<blockquote>
<p>A、标量型    <u><strong>B、复合类型</strong></u>    C、存取类型    D、文件类型  </p>
</blockquote>
</li>
<li><p>24、在VHDL的IEEE标准库中，预定义的位数据类型BIT有（  ）种逻辑值。  </p>
<blockquote>
<p><u><strong>A、2</strong></u>    B、3    C、8    D、9  </p>
</blockquote>
</li>
<li><p>25、在VHDL的IEEE标准库中，预定义的标准逻辑位数据STD_LOGIC有（  ）种逻辑值。  </p>
<blockquote>
<p>A、2    B、3    C、8    <u><strong>D、 9</strong></u>  </p>
</blockquote>
</li>
<li><p>26、在VHDL的IEEE标准库中，预定义的标准逻辑位STP_LOGIC的数据类型中的数据使用（  ）表示的。  </p>
<blockquote>
<p>A、小写字母    <u><strong>B 、大写字母</strong></u>    C、大或小写字母    D、全部是数字 </p>
</blockquote>
</li>
<li><p>27、在VHDL中，用语句（  ）表示检测CLOCK的上升沿。  </p>
<blockquote>
<p>A、CLOCK’EVENT    </p>
<p><u><strong>B、CLOCK’EVENT AND CLOCK&#x3D;’1’</strong></u></p>
<p>C、CLOCK&#x3D;’1’   </p>
<p>D、CLOCK’EVENT AND CLOCK&#x3D;’0’ </p>
</blockquote>
</li>
<li><p>28、在VHDL中，IF语句中至少应有一个条件句，条件句必须由（  ）表达式构成。</p>
<blockquote>
<p>A、BIT    B、STD_LOGIC    <u><strong>C、BOOLEAN</strong></u>    D、任意  </p>
</blockquote>
</li>
<li><p>29、在VHDL的CASE语句中，条件句中的‚&#x3D;&gt;‛不是操作符，它只相当于（  ）的作用。</p>
<blockquote>
<p>A、IF    <u><strong>B、THEN</strong></u>    C、AND    D、OR  </p>
</blockquote>
</li>
<li><p>30、在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部变量，（  ）事先声明。  </p>
<blockquote>
<p>A、必须    <u><strong>B、不必</strong></u>    C、其类型要    D、其属性要  </p>
</blockquote>
</li>
<li><p>31、在VHDL中，语句‚FOR N IN 0 TO 7 LOOP‛定义循环次数为（  ）次。  </p>
<blockquote>
<p><u><strong>A、8</strong></u>   B、7    C、0    D、1  </p>
</blockquote>
</li>
<li><p>32、在VHDL的并行语句之间，可以用（  ）来传送往来信息。  </p>
<blockquote>
<p>A、变量    B、变量和信号    <u><strong>C、信号</strong></u>    D、常量 </p>
</blockquote>
</li>
<li><p>33、在VHDL中，PROCESS结构是由（  ）语句组成的。  </p>
<blockquote>
<p><u><strong>A、顺序</strong></u>    B、顺序和并行    C、并行    D、任何  </p>
</blockquote>
</li>
<li><p>34、在VHDL的进程语句格式中，敏感信号表列出的是设计电路的（  ）信号。  </p>
<blockquote>
<p><u><strong>A、输入</strong></u>    B、输入和输出    C、输出    D、时钟  </p>
</blockquote>
</li>
<li><p>35、VHDＬ的块语句是并行语句结构，它的内部是由（  ）语句构成的。  </p>
<blockquote>
<p>A、并行和顺序    B、顺序    <u><strong>C、并行</strong></u>    D、任意  </p>
</blockquote>
</li>
<li><p>36、在VHDL中，条件信号赋值语句WHEN_ELSE属于（ ）语句。  </p>
<blockquote>
<p>A、并行兼顺序    B、顺序    <u><strong>C、并行</strong></u>    D、不存在的 </p>
</blockquote>
</li>
<li><p>37、过程调用前需要将过程的过程首和过程体装入（  ）中。 </p>
<blockquote>
<p> A、源程序    B、结构体    <u><strong>C、程序包</strong></u>    D、设计实体  </p>
</blockquote>
</li>
<li><p>38、在原件例化（COMPONENT）语句中，用（  ）符号实现名称映射，将例化原件端口声明语句中的信号名与PORT MAP（）中的信号名关联起来。  </p>
<blockquote>
<p>A、&#x3D;    B、:&#x3D;    C、&lt;&#x3D;    <u><strong>D、&#x3D;&gt;</strong></u>  </p>
</blockquote>
</li>
<li><p>39、VHDL的WORK库是用户设计的现行工作库，用于存放（  ）的工程项目。  </p>
<blockquote>
<p><u><strong>A、用户自己设计</strong></u>    B、公共程序    C、共享数据    D、图形设计  </p>
</blockquote>
</li>
<li><p>40、在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享，可以把它们汇集在（  ）中。  </p>
<blockquote>
<p>A、设计实体    B、程序库    C、结构体    <u><strong>D、程序包</strong></u> </p>
</blockquote>
</li>
<li><p>41、QUARTUS II是（  ）  </p>
<blockquote>
<p>A、高级语言    B、硬件描述语言    <u><strong>C、EDA工具软件</strong></u>    D、综合软件 </p>
</blockquote>
</li>
<li><p>42、使用QUARTUS II工具软件实现原理图设计输入，应采用（  ）方式。  </p>
<blockquote>
<p><u><strong>A、图形编辑</strong></u>    B、文本编辑    C、符号编辑    D、波形编辑  </p>
</blockquote>
</li>
<li><p>43、在QUARTUS II工具软件中，完成编译网表提取、数据库建立 、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作，并检查设计文件是否正确的过程称为（  ）  </p>
<blockquote>
<p>A、编辑    <u><strong>B、编译</strong></u>    C、综合    D、编程  </p>
</blockquote>
</li>
<li><p>44、在QUARTUS II 集成环境下为图形文件产生一个原件符号的主要用途是（  ） </p>
<blockquote>
<p>A、仿真    B、编译    C、综合    <u><strong>D、被高层系电路设计调用</strong></u> </p>
</blockquote>
</li>
<li><p>45、QUARTUS II的波形文件类型是（  ）  </p>
<blockquote>
<p><u><strong>A、.VWF</strong></u>    B、.BDF    C、.VHD    D、.V </p>
</blockquote>
</li>
<li><p>46、QUARTUS II的图形设计文件类型是（  ）  </p>
<blockquote>
<p>A、.VWF    <u><strong>B、.BDF</strong></u>    C、.VHD    D、.V  </p>
</blockquote>
</li>
<li><p>47、MODELSIM是一种快速而又方便的HDL（  ）仿真工具。 </p>
<blockquote>
<p>A、综合型    B、编辑型    C、编程型    <u><strong>D、编译型</strong></u> </p>
</blockquote>
</li>
<li><p>48、阵列型PLD的基本机构由（  ）组成。  </p>
<blockquote>
<p><u><strong>A、与阵列和或阵列</strong></u>        B、或阵列和与阵列     </p>
<p>C、与非阵列和与非阵列    D、或非阵列和或非阵列  </p>
</blockquote>
</li>
<li><p>49、在对PLD内部结构进行描述时采用的特殊简化方法中，列线与行线相交的交叉处若无标记，则表示耦合元件（  ）  </p>
<blockquote>
<p>A、固定连接    B、编程连接    C、与连接    <u><strong>D、不连接</strong></u> </p>
</blockquote>
</li>
<li><p>50、用PLA进行逻辑设计时，应将逻辑函数表达式变换成（  ）式。  </p>
<blockquote>
<p>A、与非与非    B、异或    <u><strong>C、最简与或</strong></u>    D、最简或与</p>
</blockquote>
</li>
</ul>
<h1 id="2"><a href="#2" class="headerlink" title="2"></a>2</h1><ul>
<li>EDA电子设计自动化</li>
<li>LES逻辑元件</li>
<li>PLD可编程逻辑器件</li>
<li>HDL硬件描述语言</li>
<li>VHDL超高速集成电路硬件描述语言</li>
<li>ASIC集成电路</li>
<li>CAD计算机辅助设计</li>
<li>CAM计算机辅助制造</li>
<li>CAT计算机辅助测试</li>
<li>CAE计算机辅助工程</li>
<li>TOP-Dowm自顶向下</li>
<li>JED 产生熔丝图文件</li>
<li>BG生成位流数据文件</li>
<li>ISP PLD系统可编程器件</li>
<li>IEEE 国际标准化组织</li>
<li>Algorithm适合算法级</li>
<li>RTL寄存器传输级</li>
<li>Logic 逻辑级</li>
<li>Gate 门级</li>
<li>Layout版图集</li>
<li>AHDL模拟硬件描述语言</li>
<li>SOPC可编程片上系统</li>
<li>FPCA现场可编程门阵列</li>
<li>LE逻辑单元</li>
</ul>
<h1 id="一、填空题"><a href="#一、填空题" class="headerlink" title="一、	填空题"></a>一、	填空题</h1><ol>
<li><p>   一般把EDA技术的发展分为（  3  ）个阶段。  CAD&#x2F;CAE&#x2F;CDA</p>
</li>
<li><p>   FPGA&#x2F;CPLD有如下设计步骤：①原理图&#x2F;HDL文本输入、②适配、③功能仿真、④综合、⑤编程下载、⑥硬件测试，正确的设计顺序是①（  ③④②  ）⑤⑥。</p>
</li>
<li><p>   在EDA工具中，能完成在目标系统器件上布局布线的软件称为（  适配器  ）。</p>
</li>
<li><p>   设计输入完成之后，应立即对文件进行（  编译  ）。</p>
</li>
<li><p>   基于硬件描述语言的数字系统设计目前最常用的设计方法称为（  自顶向下  ）设计法。</p>
</li>
<li><p>   将硬件描述语言转化为硬件电路的过程称为（  综合  ）。 </p>
</li>
<li><p>   IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为（ 软 ）IP。</p>
</li>
<li><p>   SOC系统又称为（ 片上 ）系统。SOPC系统又称为（ 可编程片上 ）系统。</p>
</li>
<li><p>   将硬核和固核作为（  硬  ）IP核，而软核作为（  软  ）IP核。</p>
</li>
<li><p>   IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为（ 软IP ）。</p>
</li>
<li><p>   HDL综合器就是逻辑综合的过程，把可综合的VHDL&#x2F;Verilog HDL转化成硬件电路时，包含了三个过程，分别是（ 转化 ）、（  优化  ）、（  映射  ）。</p>
</li>
<li><p>   EDA软件工具大致可以由五个模块构成，分别是设计输入编辑器、（  HDL综合器  ）、（ 仿真器 ）、（  适配器或布局、布线器  ）和（ 下载器 ）。</p>
</li>
<li><p>   按仿真电路描述级别的不同，HDL仿真器分为（ 系统级 ）仿真、（ 行为级 ）仿真、（ RTL级 ）仿真和门级仿真。</p>
</li>
<li><p>   系统仿真分为（ 行为仿真 ）、（ 功能仿真 ）和（ 时序仿真 ）。</p>
</li>
<li><p>   （ 行为 ）仿真是对设计输入的规范检测，这种仿真通过只能表示编译通过，说明设计满足一定的语法规范，但不能保证设计功能满足期望。</p>
</li>
<li><p>   （ 功能 ）仿真是对综合后的网表进行的仿真，它验证设计模块的基本逻辑功能，但不带有布局布线后产生的时序信息，是理想情况下的验证。</p>
</li>
<li><p>   （ 时序 ）仿真是布局布线后进行的后仿真，仿真时考虑了布线延时，和芯片实际的工作情况更加接近。</p>
</li>
<li><p>   目前Xilinx公司生产的FPGA主要采用了（ SRAM ）配置存储器结构。</p>
</li>
<li><p>   描述测试信号的变化和测试工程的模块叫做（ 测试平台 ）。</p>
</li>
<li><p>   现代电子系统设计领域中的EDA采用（ 自顶向下 ）的设计方法。</p>
</li>
<li><p>   有限状态机可分为（ Mealy ）状态机和（ Moore ）状态机两类。</p>
</li>
<li><p>   Verilog HDL中的端口类型有三类：（ 输入端口 ）、（ 输出端口 ）、输入&#x2F;输出端口。</p>
</li>
<li><p>   Verilog HDL常用两大数据类型：  （ 线网类型 ）、（ 寄存器类型 ）。</p>
</li>
<li><p>   FPGA &#x2F; CPLD设计流程为：原理图&#x2F;HDL文本输入→（  功能仿真 ）→综合→适配→（  时序仿真 ）→编程下载→硬件测试。</p>
</li>
<li><p>   （ 数据流级建模 ）是描述数据在寄存器之间流动和处理的过程。</p>
</li>
<li><p>   连续赋值常用于数据流行为建模，常以（  assign  ）为关键词。</p>
</li>
<li><p>   Verilog HDL有两种过程赋值方式：（  阻塞赋值  ）和（  非阻塞赋值  ）。 </p>
</li>
<li><p>   &#96;timescale 1ns&#x2F;100ps中1ns代表（  时间单位  ），100ps代表（  时间精度  ）。</p>
</li>
<li><p>   未来的集成电路技术的发展趋势，把整上系统集成在一个芯片上去，这种芯片被称为（  片上系统SOC  ）。</p>
</li>
<li><p>   从互连结构上可将PLD分为确定型和统计型两类。确定型结构的代表是（ CPLD ），统计型结构代表是（ FPGA ） 。</p>
</li>
<li><p>   CPLD是由（ 简单PLD ）的结构演变而来的。</p>
</li>
<li><p>   FPGA的核心部分是（ 逻辑单元阵列LCA ），由内部逻辑块矩阵和周围I&#x2F;O接口模块组成。</p>
</li>
<li><p>   把基于电可擦除存储单元的EEPROM或Flash 技术的CPLD 的在系统下载称为    （ 编程 ），这个过程就是把编程数据写入E2CMOS单元阵列的过程。</p>
</li>
<li><p>   根据配置数据线数，器件配置可分为并行配置和串行配置两类。串行配置以（ Bit比特 ）为单位将配置数据载人可编程器件：而并行配置一般以（ Byte字节 ）为单位向可编程器件载入配置数据。</p>
</li>
<li><p>   FPGA的配置模式有从动串行模式、从动并行模式、主动串行模式、主动并行模式、以及（ JTAG ）模式。</p>
</li>
<li><p>   可编程逻辑器件的配置方式分为（ 主动配置 ）和（ 从动配置 ）两类。</p>
</li>
<li><p>   VerilogHDL是在（ 1983 ）年正式推出的。</p>
</li>
<li><p>   在verilog HDL的always块本身是（ 并行 ）语句。 </p>
</li>
<li><p>   Verilog HDL中的always语句中的语句是（ 顺序 ）语句。</p>
</li>
<li><p>   Verilog HDL提供了标准的系统任务，用于常用的操作。如显示、文件输入&#x2F;输出等，系统函数前都有一个标志符 （ $ ）加以确认。</p>
</li>
<li><p>   Verilog HDL很好地支持了“自顶向下”的设计理念，即，复杂任务分解成的小模块完成后，可以通过（ 调用（也称例化）  ）的方式，将系统组装起来。</p>
</li>
<li><p>   Verilog HDL模块分为两种类型：一种是（ 功能 ）模块，即，描述某种电路系统结构，功能，以综合或者提供仿真模型为设计目的；另一种是 （ 测试 ）模块，即，为功能模块的测试提供信号源激励、输出数据监测。</p>
</li>
<li><p>   Verilog语言中，标识符可以是任意一组字母、数字、（ $ ）符号和下划线符号的组合。</p>
</li>
<li><p>   state，State ，这两个标识符是（ 不 ）同。</p>
</li>
<li><p>   assign  c&#x3D;a&gt;b? a： b中，若a&#x3D;3,b&#x3D;2,则c&#x3D;（ 3 ）;若a&#x3D;2,b&#x3D;3,则c&#x3D;（ 3 ）。</p>
</li>
<li><p>   在Verilog HDL的逻辑运算中，设A&#x3D;4´b1010，则表达式~A的结果为（ 8´b0101 ）</p>
</li>
<li><p>   在Verilog HDL的逻辑运算中，设a&#x3D;2 ，b&#x3D;0，则a &amp;&amp; b结果为（  0  ）， a || b 结果为（  1  ）。</p>
</li>
<li><p>   在Verilog HDL的逻辑运算中，设 a &#x3D; 4´b1010， a &gt;&gt;1结果是（ 4´b0101 ）。</p>
</li>
</ol>
<h1 id="二、EDA名词解释"><a href="#二、EDA名词解释" class="headerlink" title="二、	EDA名词解释"></a>二、	EDA名词解释</h1><p>1.ASIC，   Application Specific Integrated Circuit，专用集成电路</p>
<p>2.CPLD,    Complex Programmable Logic Device 复杂可编程逻辑块</p>
<p>3.FPGA,    Filed Programmable Gate Array 现场可编程门阵列</p>
<p>4.IC,       integrated circuit 集成电路</p>
<p>5.LUT.     look up table 查找表</p>
<p>6.PCB.     Printed Circuit Board印制电路板</p>
<p>7.RTL,     Register Transfer Level寄存器传输级</p>
<p>8.FSM,    Finite State Machine有限状态机</p>
<p>9.GAL,    Generic Array Logic 可编程通用阵列逻辑</p>
<p>10.ISP,    在系统编程</p>
<p>11.JATG,  边界扫描测试 是一种可测试结构技术</p>
<p>12.PBD,   Platform-Based Design 基于平台的设计方法</p>
<p>13.BBD   Block-Based design  基于块的设计</p>
<h1 id="三、选择题"><a href="#三、选择题" class="headerlink" title="三、	选择题"></a>三、	选择题</h1><ul>
<li>A-1．	任Verilog HDL的端口声明语句中，用（  ）关键字声明端口为双向端口</li>
</ul>
<blockquote>
<p>A：inout     B：INOUT       C：BUFFER        D：buffer</p>
</blockquote>
<ul>
<li>A-2．	用Verilog HDL的assign语句建模的方法一般称为（  ）方法。</li>
</ul>
<blockquote>
<p>A：连续赋值   B：并行赋值     C：串行赋值     D：函数赋值</p>
</blockquote>
<ul>
<li>A-3．	IP核在EDA技术和开发中具有十分重要的地位，IP是指（    ）。</li>
</ul>
<blockquote>
<p>A：知识产权   B：互联网协议   C：网络地址     D：都不是</p>
</blockquote>
<ul>
<li>B-4．	在verilog HDL的always块本身是（    ）语句</li>
</ul>
<blockquote>
<p>A：顺序       B：并行        C：顺序或并行    D：串行</p>
</blockquote>
<ul>
<li>A-5．	在Verilog HDL的逻辑运算中A&#x3D;8’b11010001,B&#x3D;8’b00011001,则表达式“A&amp;B”的结果为（   ）</li>
</ul>
<blockquote>
<p>A：8’b00010001    B：8’b11011001    C：8’b11001000   D：8’b00110111</p>
</blockquote>
<ul>
<li>C-6．	大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（  ）。</li>
</ul>
<blockquote>
<p>A：FPGA是基于乘积项结构的可编程逻辑器件；<br>B：FPGA是全称为复杂可编程逻辑器件；<br>C：基于SRAM的FPGA器件，在每次上电后必须进行一次配置；<br>D：在Altera公司生产的器件中，MAX7000系列属FPGA结构。</p>
</blockquote>
<ul>
<li>B-7．	下列EDA软件中，哪一个不具有逻辑综合功能：（ ）。</li>
</ul>
<blockquote>
<p>A： ISE     B： Model Sim     C： Quartus II    D：Synplify</p>
</blockquote>
<ul>
<li>B-8．	下列标识符中，（  ）是不合法的标识符。</li>
</ul>
<blockquote>
<p>A： State0		B： 9moon	C： Not_Ack_0		D： signal@</p>
</blockquote>
<ul>
<li>A-9．	关于Verilog HDL中的数字，请找出以下数字中最大的一个：（ ）。</li>
</ul>
<blockquote>
<p>A： 8´b1111_1110    B： 3´o276  C： 3´d170   D：  2´h3E</p>
</blockquote>
<ul>
<li>D-10．	大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（  ）。</li>
</ul>
<blockquote>
<p>A：CPLD是基于查找表结构的可编程逻辑器件；<br>B：CPLD即是现场可编程逻辑器件的英文简称；<br>C：早期的CPLD是从GAL的结构扩展而来；<br>D：在Xilinx公司生产的器件中，XC9500系列属CPLD结构；</p>
</blockquote>
<ul>
<li>D-11．	IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（ ）。</li>
</ul>
<blockquote>
<p>A ：瘦IP     B：固IP      C：胖IP        D：都不是</p>
</blockquote>
<ul>
<li>A-12．	不完整的IF语句，其综合结果可实现（  ）。</li>
</ul>
<blockquote>
<p>A： 时序逻辑电路		B： 组合逻辑电路  C： 双向电路 D： 三态控制电路</p>
</blockquote>
<ul>
<li>D-13．	CPLD的可编程是主要基于什么结构（ ）。</li>
</ul>
<blockquote>
<p>A ：查找表（LUT）  C： PAL可编程    B： ROM可编程    D： 与或阵列可编程</p>
</blockquote>
<ul>
<li>C-14．	IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为：（ ）</li>
</ul>
<blockquote>
<p>A： 硬I      PB： 固IP    C： 软IP   D： 都不是；</p>
</blockquote>
<ul>
<li>A-15．	设a &#x3D; 4´b1010，b&#x3D;4´b0001， c&#x3D; 4´b1xz0则下列式子的值为1的是（  ）</li>
</ul>
<blockquote>
<p>A：a  &gt; b      B：a &lt;&#x3D; c    C：13 - a &lt; b   d：13 – (a&gt;b)</p>
</blockquote>
<ul>
<li>D-16．	设a&#x3D;2 ，b&#x3D;0，则下列式子中等于X的是（   ）。</li>
</ul>
<blockquote>
<p>A： a &amp;&amp; b         B： a || b       C： !a        D： x &amp;&amp; a</p>
</blockquote>
<ul>
<li>A-17．	FPGA可编程逻辑基于的可编程结构基于（ ）。</li>
</ul>
<blockquote>
<p>A： LUT结构       B： 乘积项结构    C：PLD   D：都不对</p>
</blockquote>
<ul>
<li>B-18．	CPLD 可编程逻辑基于的可编程结构基于 （ ）。</li>
</ul>
<blockquote>
<p>A： LUT结构      B： 乘积项结构     C： PLD  D：都不对</p>
</blockquote>
<ul>
<li>A-19．	下列运算符优先级最高的是（ ）。</li>
</ul>
<blockquote>
<p>A： ！          B： +       C ：&amp;      D：{}</p>
</blockquote>
<ul>
<li>D-20．	设a &#x3D; 1´b1，b &#x3D; 3´b101，c &#x3D; 4´b1010则X&#x3D; {a，b，c}的值的等于（  ）</li>
</ul>
<blockquote>
<p>A： 7´b1101100     B：8´b 10101011     C： 8´b 11010101    D：8´b11011010</p>
</blockquote>
<ul>
<li>A-21．	将设计的系统按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程，称 为（  ）。</li>
</ul>
<blockquote>
<p>A：设计的输入  B：设计的输出  C：仿真  D：综合</p>
</blockquote>
<ul>
<li>B-22．	一般把EDA技术的发展分为（ ）个阶段。</li>
</ul>
<blockquote>
<p>A：2    B： 3    C：4    D：5</p>
</blockquote>
<ul>
<li>A-23．	设计输入完成之后，应立即对文件进行（ ）。</li>
</ul>
<blockquote>
<p>A：编译    B：编辑     C：功能仿真     D：时序仿真 </p>
</blockquote>
<ul>
<li>B-24．	VHDL是在（  ）年正式推出的。</li>
</ul>
<blockquote>
<p>A：1983     B：1985      C：1987      D：1989 </p>
</blockquote>
<ul>
<li>A-25．	Verilog HDL是在（  ）年正式推出的。</li>
</ul>
<blockquote>
<p>A：1983     B：1985      C：1987      D：1989  </p>
</blockquote>
<ul>
<li>B-26．	基于硬件描述语言的数字系统设计目前最常用的设计方法称为（   ）设计法。</li>
</ul>
<blockquote>
<p>A：自底向上    B：自顶向下   C：积木式    D：顶层 </p>
</blockquote>
<ul>
<li>B-27．	在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件为（  ）。</li>
</ul>
<blockquote>
<p>A：仿真器   B：综合器     C：适配器    D：下载器 </p>
</blockquote>
<ul>
<li>C-28．	在EDA工具中，能完成在目标系统器件上布局布线的软件称为（  ）。</li>
</ul>
<blockquote>
<p>A：仿真器   B：综合器     C：适配器    D：下载器 </p>
</blockquote>
<ul>
<li>A-29．	逻辑器件（  ）属于非用户定制电路。</li>
</ul>
<blockquote>
<p>A：逻辑门  B： PROM   C：PLA  D：GAL</p>
</blockquote>
<ul>
<li>A-30．	可编程逻辑器件PLD属于（  ）电路。</li>
</ul>
<blockquote>
<p>A：半用户定制   B：全用户定制  C：自动生成   D：非用户定制</p>
</blockquote>
<ul>
<li>C-31．	不属于PLD基本结构部分的是（ ）。</li>
</ul>
<blockquote>
<p>A：与门阵列   B：输入缓存  C：与非门阵列 　Ｄ：或门阵列</p>
</blockquote>
<ul>
<li>B-32．	任Verilog HDL的标识符使用字母的规则是（  ）。</li>
</ul>
<blockquote>
<p>A：大小写相同   B：大小写不同  C：只允许大写  D：只允许小写</p>
</blockquote>
<ul>
<li>D-33．	操作符是Verilog HDL预定义的函数命名，操作符是由（  ）字符组成的。</li>
</ul>
<blockquote>
<p>A：1   B：2    C：3   D：1～3</p>
</blockquote>
<ul>
<li>D-34．	在Verilog HDL模块中，task语句类似高级语言中的（  ）。</li>
</ul>
<blockquote>
<p>A：函数   B：常数   C：变量   D：子程序  </p>
</blockquote>
<ul>
<li>A-35．	在Verilog HDL模块中，函数调用时返回一个用于（  ）的值。</li>
</ul>
<blockquote>
<p>A： 表达式    B：输出   C：输入  D：程序包</p>
</blockquote>
<ul>
<li>B-36．	Verilog HDL中的always语句中的语句是（  ）语句。</li>
</ul>
<blockquote>
<p>A： 串行   B： 顺序    C： 并行   D：顺序或并行</p>
</blockquote>
<ul>
<li>A-37．	嵌套的if语句，其综合结果可实现（  ）。</li>
</ul>
<blockquote>
<p>A：条件相与的逻辑  B：条件相或的逻辑 C：条件相异或的逻辑  D：三态控制电路</p>
</blockquote>
<ul>
<li>A-38．	嵌套的使用if语句，其综合结果可实现（  ）。</li>
</ul>
<blockquote>
<p>A：带优先级且条件相与的逻辑电路   B：双向控制电路<br>C： 三态控制电路              D：条件相异或的逻辑电路</p>
</blockquote>
<ul>
<li>A-39．	下列哪个FPGA&#x2F;CPLD设计流程是正确的（  ）。</li>
</ul>
<blockquote>
<p>A：原理图&#x2F;HDL文本输入-&gt;功能仿真-&gt;综合-&gt;适配-&gt;编程下载-&gt;硬件测试</p>
</blockquote>
<blockquote>
<p>B：原理图&#x2F;HDL文本输入-&gt;适配-&gt;综合-&gt;功能仿真-&gt;编程下载-&gt;硬件测试</p>
</blockquote>
<blockquote>
<p>C：原理图&#x2F;HDL文本输入-&gt;功能仿真-&gt;综合-&gt;编程下载-&gt;适配-&gt;硬件测试</p>
</blockquote>
<blockquote>
<p>D：原理图&#x2F;HDL文本输入-&gt;适配-&gt;功能仿真-&gt;综合-&gt;编程下载-&gt;硬件测试</p>
</blockquote>
<h1 id="四、简答题"><a href="#四、简答题" class="headerlink" title="四、	简答题"></a>四、	简答题</h1><ul>
<li>1．	简述EDA技术的发展历程？</li>
</ul>
<blockquote>
<p>（1）二十世纪70年代，产生了第一代EDA工具。</p>
<p>（2）到了80年代，为了适应电子产品在规模和制作上的需要，应运出现了以计算机仿真和自动布线为核心技术的第二代EDA技术。</p>
<p>（3）90年代后，随着科学技术的发展，出现了以高级语言描述、系统级仿真和综合技术为特征的第三代EDA技术。</p>
</blockquote>
<ul>
<li>2．	什么是EDA技术？</li>
</ul>
<blockquote>
<p>EDA技术就是以计算机为工具，设计者在EDA软件平台上，对系统功能进行描述</p>
<p>完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。</p>
</blockquote>
<ul>
<li>3．	在EDA技术中，什么是自顶向下的设计方法？</li>
</ul>
<blockquote>
<p>自顶向下首先从系统设计入手，在顶层进行功能划分和结构设计，并在系统级采用仿真手段验证设计的正确性，然后再逐级设计低层的结构，实现从设计、仿真、测试一体化。其方案的验证与设计、电路与PCB设计专用集成电路设计等都由电子系统设计师借助于EDA工具完成。</p>
</blockquote>
<ul>
<li>4．	自顶向下的设计方法有什么重要意义？</li>
</ul>
<blockquote>
<p>（1）基于PLD硬件和EDA工具支撑；</p>
<p>（2）采用逐级仿真技术，以便及早发现问题修改设计方案；</p>
<p>（3）基于网上设计技术使全球设计者设计成果共享，设计成果的再利用得到保证。</p>
<p>（4）复杂系统的设计规模和效率大幅度提高。</p>
<p>（5）在选择器件的类型、规模、硬件结构等方面具有更大的自由度。</p>
</blockquote>
<ul>
<li>5．	简要说明目前现代数字系统的发展趋势是什么？</li>
</ul>
<blockquote>
<p>（1）电子设计最优化（EDO）；（2） 在线可“重构”技术。</p>
</blockquote>
<ul>
<li>6．	简述现代数字系统设计流程。</li>
</ul>
<blockquote>
<p>设计准备、设计输入、设计处理、器件编程以及相应的功能仿真、时序仿真和器件测试三个设计验证过程。</p>
</blockquote>
<ul>
<li>7．	简述原理图设计法设计流程。</li>
</ul>
<blockquote>
<p>具体设计流程包括设计输入、功能仿真、综合、综合后仿真、约束设置、实现、布局布线后仿真、生成配置文件与配置FPGA。</p>
</blockquote>
<ul>
<li>8．	简述原理图设计法设计方法的优缺点。</li>
</ul>
<blockquote>
<p>主要优点是容易实现仿真，便于信号的观察和电路的调整。原理图设计方法直观、易学。但当系统功能较复杂时，原理图输入方式效率低，它适应于不太复杂的小系统和复杂系统的综合设计。</p>
</blockquote>
<ul>
<li>9．	什么是综合？综合的步骤是什么？</li>
</ul>
<blockquote>
<p>将硬件描述语言转化成硬件电路的过程叫综合。综合主要有三个步骤：转化，优化，映射。</p>
</blockquote>
<ul>
<li>10．	什么是基于平台的设计？现有平台分为哪几个类型？</li>
</ul>
<blockquote>
<p>基于平台的设计方法是近几年提出的SOC软硬件协同设计新方法，是基于块的设计BBD方法的延伸，它扩展了设计重用的理念，强调系统级复用，包含了时序驱动的设计和BBD的各种技术，支持软硬件协同设计，提供系统级的算法和结构分析。</p>
<p>现有的设计平台分为四类：完整的应用平台；以处理器为中心的平台；以片内通信构造为中心的平台；完整的可编程平台。</p>
</blockquote>
<ul>
<li>11．	目前，目前数字专用集成电路的设计主要采用三种方式？各有什么特点？</li>
</ul>
<blockquote>
<p>（1）全定制设计或基于标准单元的设计。所有的工艺掩模都需要从头设计，可以最大限度地实现电路性能的优化。然而，由于其设计周期很长，设计时间和成本非常高，市场风险也非常大。</p>
<p>（2）半定制设计或基于标准门阵列的设计。采用标准门阵列进行初步设计，待设计通过验证后，再对各局部功能单元进行优化</p>
<p>（3）基于可编程逻辑器件PLD的设计。PLD的设计不需要制作任何掩模，基本不考虑布局布线问题，设计成本低，设计周期短，设计的风险低。</p>
</blockquote>
<ul>
<li>12．	什么是SOC技术含义是什么？什么是SOPC?</li>
</ul>
<blockquote>
<p>SOC就是将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口) 、数据通路、与外部系统的数据接口等部件集成在单一芯片上。SOPC就是基于可编程逻辑器件的SOC设计方案</p>
</blockquote>
<ul>
<li>13．	SOPC技术含义是什么？SOPC技术和SOC技术的区别是什么？</li>
</ul>
<blockquote>
<p>SOPC技术是以可编程逻辑器件PLD取代ASIC，更加灵活、高效的技术SOC解决方案。SSOPC与SOC的区别就是FPGA与ASIC的区别。SOPC是SOC发展的新阶段，代表了当今电子设计的发展方向。其基本特征是设计人员采用自顶向下的设计方法，对整个系统进行方案设计和功能划分，最后系统的核心电路在可编程器件上实现。</p>
</blockquote>
<ul>
<li>14．	SOPC技术是指什么？SOPC的技术优势是什么？</li>
</ul>
<blockquote>
<p>SOPC技术是以可编程逻辑器件PLD取代ASIC，更加灵活、高效的技术SOC解决方案。SOPC的技术优势：（1）运用嵌入的微处理器软核；（2）采用先进的EDA开发工具；（3）由于连接延迟时间的缩短，SOPC可以提供增强的性能，而且由于封装体积的减小，产品尺寸也减小。</p>
</blockquote>
<ul>
<li>15．	简要说明一下功能仿真和时序仿真的异同。设计过程中如果只做功能仿真，不做时序仿真，设计的正确性是否能得到保证？</li>
</ul>
<blockquote>
<p>仿功能仿真用于验证设计的逻辑功能。它是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，不包含延时信息。 时序仿真是在选择了具体器件并完成布局、布线之后进行的快速时序检验，并可对设计性能作整体上的分析。由于不同器件的内部延时不一样，不同的布局、布线方案会给延时造成不同的影响。只做功能仿真，不做时序仿真，设计的正确性是不能得到保证。</p>
</blockquote>
<ul>
<li>16．	综合完成的主要工作是什么？实现（Implement）完成的主要工作是什么？</li>
</ul>
<blockquote>
<p>综合的主要工作将硬件描述语言转化成硬件电路。实（Implement）是指将综合输出的逻辑网表翻译成所选器件的底层模块与硬件原语，将设计映射到器件结构上，进行布局布线，达到在选定器件上实现设计的目的。</p>
</blockquote>
<ul>
<li>17．	主要的HDL语言是哪两种？Verilog HDL 语言的特点是什么？</li>
</ul>
<blockquote>
<p>VHDL和Verilog HDL。Verilog HDL语言允许用户在不同的抽象层次上对电路进行建模，底层描述能力较强。</p>
</blockquote>
<ul>
<li>18．	简述阻塞赋值与非阻塞赋值的不同。</li>
</ul>
<blockquote>
<p>阻塞赋值： &#x3D;；必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立刻发生变化</p>
<p>非阻塞赋值 &lt;&#x3D;,非阻塞赋值在赋值开始时计算表达式右边的值，到了本次仿真周期结束时才更新被赋值变量（即赋值不立刻生效）；非阻塞赋值允许块中其他语句的同时执行。在同一个顺序块中，非阻塞赋值表达式的书写顺序，不影响赋值的结果。</p>
</blockquote>
<ul>
<li>19．	简述过程赋值和连续赋值的区别。</li>
</ul>
<blockquote>
<p>过程赋值	连续赋值</p>
<p>无关键字（过程连续赋值除外）	关键字assign</p>
<p>用“&#x3D; ”和“&lt;&#x3D;”赋值	只能用“&#x3D;”赋值</p>
<p>只能出现initial和always语句中	不能出现initial和always语句中用于驱动寄存器	用于驱动网线</p>
</blockquote>
<ul>
<li>20．	什么叫做IP核?IP在设计中的作用是什么?</li>
</ul>
<blockquote>
<p>IP是指知识产权芯核。IP核是可以完成特定电路功能的模块，在设计电路时可以将IP核看做黑匣子，只需保证IP模块与外部电路的接口，无需关心其内部操作。利用IP核还可以使设计师不必了解设计芯片所需要的所有技术，降低了芯片设计的技术难度。IP核与工业产品不同，调用IP核能避免重复劳动，大大减轻工程师的负担，且复制IP核是不需要花费任何代价的。</p>
</blockquote>
<ul>
<li>21．	什么是IP软核，它的特点是什么？</li>
</ul>
<blockquote>
<p>软核是以可综合的寄存器传输级（RTL）描述或通用库元件的网表形式提供的可重用的IP模块。特点：软核的使用者要负责实际的实现和布图，它的优势是对工艺技术的适应性很强，方便地移植。由于软核设计以高层次表示，因而软IP易于重定目标和重配置，然而预测软IP的时序、面积与功率诸方面的性能较困难。</p>
</blockquote>
<ul>
<li>22．	根据有效形式将IP分为哪几类？根据功能方面的划分分为哪两类？</li>
</ul>
<blockquote>
<p>有效形式分：软核、固核和硬核。功能划分：嵌入式IP核与通用IP模块。</p>
</blockquote>
<ul>
<li>23．	比较基于查找表的FPGA和CPLD系统结构和性能上有何不同?</li>
</ul>
<blockquote>
<p>性能指标	CPLD	FPGA</p>
</blockquote>
<blockquote>
<p>集成规模	小（万门）	大（百万门）</p>
</blockquote>
<blockquote>
<p>逻辑单元	大（PAL结构）	小（PROM）结构</p>
</blockquote>
<blockquote>
<p>互连方式	集总总线	分段总线、专用互连</p>
</blockquote>
<blockquote>
<p>编程工艺	EPROM、E2ROM、FLASH	SRAM</p>
</blockquote>
<blockquote>
<p>编程类型	ROM、信息固定	RAM、可实时重构</p>
</blockquote>
<ul>
<li>24．	什么是数据流级建模？什么是行为级建模？</li>
</ul>
<blockquote>
<p>数据流级建模是描述数据在寄存器之间流动和处理的过程。行为级建模在更高层次对系统功能和数据流进行描述。</p>
</blockquote>
<ul>
<li>25．	timescale指令的作用是什么。</li>
</ul>
<blockquote>
<p>在Verilog HDL 模型中，所有时延都用单位时间表述。使用&#96;timescale编译器指令将单位时间与实际时间相关联。用于定义仿真时间、延迟时间的单位和时延精度。</p>
</blockquote>
<ul>
<li>26．	采用HDL完成设计后，必须应用测试程序（testbench）对设计的正确性进行验证。测</li>
</ul>
<blockquote>
<p>（1）产生模拟激励(波形)；</p>
<p>（2）将模拟的输入激励加入到被测试模块端口并观测其输出响应；</p>
<p>（3）将被测模块的输出与期望值进行比较，验证设计的正确与否。</p>
</blockquote>
<ul>
<li>27．	什么是FPGA，CPLD？他们分别是基于什么结构的可编程逻辑结构？</li>
</ul>
<blockquote>
<p>FPGA是现场可编程门阵列，CPLD中文全称是复杂可编程逻辑器件。其中CPLD是基于乘积项的可编程逻辑结构，FPGA是基于查找表的可编程逻辑结构。</p>
</blockquote>
<ul>
<li>28．	CPLD是基于什么结构的可编程逻辑器件？其基本结构由哪几部分组成。</li>
</ul>
<blockquote>
<p>CPLD是基于乘积项的可编程结构，基本构成：逻辑阵列块LAB、宏单元、扩展乘积项、可编程连线阵列、I&#x2F;O控制器。</p>
</blockquote>
<ul>
<li>29．	FPGA是于什么结构的可编程逻辑器件？其基本结构由哪几部分组成。</li>
</ul>
<blockquote>
<p>FPGA是基于SRAM查找表的可编程结构。FPGA的核心部分是逻辑单元阵列LCA，LCA是由内部逻辑块矩阵和周围I&#x2F;O接口模块组成。LCA内部连线在逻辑块的行列之间，占据逻辑块I&#x2F;O接口模块之间的通道，可以由可编程开关以任意方式连接形成逻辑单元之间的互连。</p>
</blockquote>
<ul>
<li>30．	PLD器件按照编程方式不同，可以分为哪几类？</li>
</ul>
<blockquote>
<p>PLD器件按照编程方式不同，可以分为熔丝(Fuse)或反熔丝开关、浮栅编程技术、SRAM配置存储器。</p>
</blockquote>
<ul>
<li>31．	解释编程与配置这两个概念。</li>
</ul>
<blockquote>
<p>基于电可擦除存储单元的EEPROM或Flash 技术的CPLD 的在系统下载称为编程(Program)；编程过程就是把编程数据写入E2CMOS单元阵列的过程。而把基于SRAM查找表结构的 FPGA 的在系统下载称为配置(Configure)。</p>
</blockquote>
<ul>
<li>32．	说明FPGA配置有哪些模式，主动配置和从动配置的主要区别是什么？</li>
</ul>
<blockquote>
<p>分为：从动串行模式、从动并行模式、主动串行、主动并行、JTAG模式。</p>
<p>主动配置由可编程器件引导配置过程，从动配置则由外部处理器控制配置过程。</p>
</blockquote>
<ul>
<li>33．	为什么在FPGA构成的数字系统中要配备一个PROM或E2PROM？</li>
</ul>
<blockquote>
<p>因为常用 的FPGA的结构是基于SRAM的，掉电后芯片内的 信息将消失，所以配备一个PROM或E2PROM，使得上电后，FPGA的信息由外部加载到芯片中，使得FPGA成为用户需要功能的芯片。</p>
</blockquote>
<ul>
<li>VHDL语言有哪些特点?</li>
</ul>
<blockquote>
<p>(1)	作为 HDL的第一个国际标准，VHDL. 具有很强的可移植性</p>
<p>(2)	具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中的错误消除在电路系统装配之前，在设计早期就能检查设计系统功能的可行性，有很强的预测能力。</p>
<p>(3)	VHDL 有良好的可读性，接近高级语言，容易理解。</p>
<p>(4)	系统设计与硬件结构无关，方便了工艺的转换，也不会因工艺变化而使描述过时。</p>
<p>(5)支持模块化设计，可将大规模设计项目分解成若千个小项目，还可以把己有的设计项目作为一个模块调用。</p>
<p>(6)对 于用VHDL完成的- 个确定设计，可以利用EDA工具进行逻辑综合和优化，并能自动地把VHDL描述转变成门电路级网表文件。</p>
<p>(7) 设计灵活，修改方便，同时也便于设计结果的交流、保存和重用，产品开发速度快，成本低。</p>
</blockquote>
<ul>
<li>什么叫综合”?</li>
</ul>
<blockquote>
<p>般综合包含哪些过程?综与过性就是将电路的高级语言描述转换成低级的，可与FPGA器件结构相映射的网表文件。一般综合应包含以下过程:语法检查和设计规则检查、网络表提取、逻辑优化和综合。</p>
</blockquote>
<ul>
<li>简述:自项向下”的设计流程</li>
</ul>
<blockquote>
<p>自项向下的设计采用功能分割的方法，从项层设计开始，逐次向下将设计内容进行分块和细化。在设计过程中，采用层次化设计是分层次，分模块的进行设计.描述的。描述器件总功能的模块放在最上层，称为顶层设计:描述器件某部分功能的模块放在下层，称为底层设计，底层模块还可以再向下分层，直至最后完成电子系统电路的整体设计</p>
</blockquote>
<ul>
<li>简述EDA技术设计电路的设计流程。</li>
</ul>
<blockquote>
<p>设计准备、设计处理、设计校验、器件编程、器件测试和设计验证。五个模块:①设计输入编辑器②HDL综合器③仿真器④适配器⑤下载器</p>
</blockquote>
<p>分频</p>
<pre><code>module  fenpin(clk_1HZ,res,clk);
input  clk;
input  res;
reg[5:0]  cnt;
output  clk_1HZ;
parameter  Period=10;
assign  clk_1HZ=(cnt==Period)?1:0;
always  @(psoedgr  clk,posedge  res)
begin
if(res)begin  cnt&lt;=0;end
else
begin
if(cnt&gt;=Period)cnt&lt;=0;
else  cnt&lt;=cnt+1;
end
end
endmodule
</code></pre>
<p>四选一</p>
<pre><code>module mux4_1(y,a,b,c,d,s1,s2);
input   s1,s2;
input    a,b,c,d;
output  y;
reg  y;
always @(s1 or  s2)
begin
case  (&#123;s1,s2&#125;)
&#39;b00:   y=a;
&#39;b01:   y=b;
&#39;b10:   y=c;
&#39;b11:   y=d;
endcase
end
endmodule
</code></pre>
<h3 id="1-一般把EDA技术的发展分为三个阶段："><a href="#1-一般把EDA技术的发展分为三个阶段：" class="headerlink" title="1.一般把EDA技术的发展分为三个阶段："></a>1.一般把EDA技术的发展分为三个阶段：</h3><ol>
<li>CAD(早期)</li>
<li>CAE(中期)</li>
<li>EDA(现代)</li>
</ol>
<hr>
<h3 id="2-EDA设计流程包括4个步骤："><a href="#2-EDA设计流程包括4个步骤：" class="headerlink" title="2.EDA设计流程包括4个步骤："></a>2.EDA设计流程包括4个步骤：</h3><ol>
<li>设计准备</li>
<li>设计输入</li>
<li>设计处理</li>
<li>器件编程</li>
<li>以及功能仿真、时序仿真和器件测试3个设计验证过程</li>
</ol>
<hr>
<h3 id="3-设计输入方式分为三种方式："><a href="#3-设计输入方式分为三种方式：" class="headerlink" title="3.设计输入方式分为三种方式："></a>3.设计输入方式分为三种方式：</h3><ol>
<li>图形输入</li>
<li>文本输入</li>
<li>波形输入</li>
</ol>
<hr>
<h3 id="4-Verilog-HDL与VHDL都是用于电路设计的硬件描述语言，不同在于："><a href="#4-Verilog-HDL与VHDL都是用于电路设计的硬件描述语言，不同在于：" class="headerlink" title="4.Verilog HDL与VHDL都是用于电路设计的硬件描述语言，不同在于："></a>4.Verilog HDL与VHDL都是用于电路设计的硬件描述语言，不同在于：</h3><p>Verilog HDL 推出时间早、应用历史长、设计群体广泛、设计资源丰富，并且其是由C语言演化而来。</p>
<hr>
<h3 id="5-EDA工具大致可分为5个："><a href="#5-EDA工具大致可分为5个：" class="headerlink" title="5.EDA工具大致可分为5个："></a>5.EDA工具大致可分为5个：</h3><ol>
<li>设计输入编辑器</li>
<li>仿真器</li>
<li>HDL综合器</li>
<li>适配器</li>
<li>下载器</li>
</ol>
<hr>
<h3 id="6-Verilog-HDL-有哪些主要特点？"><a href="#6-Verilog-HDL-有哪些主要特点？" class="headerlink" title="6.Verilog HDL 有哪些主要特点？"></a>6.Verilog HDL 有哪些主要特点？</h3><ol>
<li>可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合、仿真验证和时序分析。</li>
<li>适合各个层次的电路设计和描述。</li>
<li>设计与工艺无关。</li>
<li>设计资源丰富。</li>
</ol>
<hr>
<h3 id="7-简述在PLD没有出现以前，传统的数字系统的“积木式”过程？"><a href="#7-简述在PLD没有出现以前，传统的数字系统的“积木式”过程？" class="headerlink" title="7.简述在PLD没有出现以前，传统的数字系统的“积木式”过程？"></a>7.简述在PLD没有出现以前，传统的数字系统的“积木式”过程？</h3><ol>
<li>先由器件搭成电路板，再由电路板搭成系统。</li>
</ol>
<hr>
<h3 id="8-EDA工具大致分为那几个模块-各模块的主要功能？"><a href="#8-EDA工具大致分为那几个模块-各模块的主要功能？" class="headerlink" title="8.EDA工具大致分为那几个模块?各模块的主要功能？"></a>8.EDA工具大致分为那几个模块?各模块的主要功能？</h3><ul>
<li>EDA工具大致可分为5个：</li>
</ul>
<ol>
<li>设计输入编辑器</li>
<li>仿真器</li>
<li>HDL综合器</li>
<li>适配器</li>
<li>下载器</li>
</ol>
<hr>
<ul>
<li><p>设计输入编辑器：将需要设计的系统的功能和结构以图形或文本的形式表达。</p>
</li>
<li><p>仿真器：让计算器根据一定的算法和仿真库对EDA设计进行模拟，以验证设计，排除错误。</p>
</li>
<li><p>HDL综合器：将硬件描述语言转化为硬件电路的作用。</p>
</li>
<li><p>适配器：完成目标系统器件上的布局线。</p>
</li>
<li><p>下载器：把电路设计下载到实际器件中，实现硬件设计。</p>
</li>
</ul>
<hr>
<hr>
<h1 id="第一章"><a href="#第一章" class="headerlink" title="第一章"></a>第一章</h1><p>EDA技术就是依靠功能强大的电子计算机，在EDA软件工具平台上，对以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件，自动地完成<strong>逻辑编译、化简、分割、综合、优化、仿真，直至下载</strong>到可编程逻辑器件CPLD&#x2F;FPGA或专用集成电路ASIC（Application Specific Integrated Circuit）芯片中，实现既定的电子电路设计功能。</p>
<p>EDA技术的发展分三个阶段</p>
<ol>
<li>CAD</li>
<li>CAE</li>
<li>EDA</li>
</ol>
<hr>
<p>EDA设计流程</p>
<p><img src="https://raw.githubusercontent.com/lstwwa/Lpic/master/blog/2021-06/EDA%E8%AE%BE%E8%AE%A1%E6%B5%81%E7%A8%8B.jpg"></p>
<hr>
<p>设计输入形式：</p>
<ol>
<li>图形</li>
<li>文本</li>
<li>波形</li>
</ol>
<hr>
<p>设计处理主要包括</p>
<ol>
<li>设计编译和检查</li>
<li>设计优化和综合</li>
<li>适配和分割</li>
<li>布局和布线</li>
<li>生成编程数据文件等过程。</li>
</ol>
<hr>
<p>设计输入完成之后，立即进行编译。在编译首先进行语法检验，然后进行设计规则检验，检查总的设计有无超出器件资源或规定的限制并将编译报告列出，指明违反规则和潜在不可靠电路的情况以供设计者纠正 。</p>
<p>设计优化主要包括<strong>面积优化</strong>和<strong>速度优化</strong>。</p>
<p>在适配和分割过程，确定优化以后的逻辑能否与CPLD或FPGA中的宏单元和I&#x2F;O单元适配，然后将设计分割为多个逻辑小块形式映射到器件相应的宏单元中。</p>
<p>布局和布线工作是在设计检验通过以后由软件自动完成的，它能以最优的方式对逻辑元件布局，并准确地实现元件间的布线互连。</p>
<p>设计处理的最后一步是产生可供器件编程使用的数据文件。FPGA是生成位流数据文件(Bit-stream Generation ，简称<strong>BG文件</strong>)。</p>
<p>设计校验过程包括<strong>功能仿真</strong>和<u><strong>时序仿真</strong></u>。</p>
<p>器件编程需要满足一定的条件，如<strong>编程电压、编程时序和编程算法</strong>等。在系统的可编程器件（ISP-PLD）则不需要专门的编程器，只要一根与计算机互连的下载编程电缆就可以了。</p>
<hr>
<p>VHDL的特点</p>
<ol>
<li>VHDL具有强大的功能，覆盖面广，描述能力强。</li>
<li>VHDL有良好的可读性。它可以被计算机接受，也容易被读者理解。</li>
<li>VHDL具有良好的可移植性。</li>
<li>使用VHDL可以延长设计的生命周期。</li>
<li>VHDL支持对大规模设计的分解和已有设计的再利用。</li>
<li>VHDL有利于保护知识产权。</li>
</ol>
<p>Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的<strong>逻辑综合、仿真验证和时序分析</strong>。</p>
<p>Verilog HDL适合算法级、寄存器传输级、逻辑级、门级和版图级等各个层次的电路设计和描述。 </p>
<p>Verilog HDL最大优点是<strong>设计与工艺无关性</strong>，只需要根据系统设计的要求施加不同的约束条件，即可设计出实际电路。</p>
<p>AHDL是一种<strong>模块化的硬件描述语言</strong>，它完全集成于Altera公司的MAX+plusII的软件开发系统中。</p>
<p><strong>可编程逻辑器件（PLD）</strong>是一种半定制集成电路，在其内部集成了大量的门和触发器等基本逻辑单元电路，用户通过编程来改变PLD内部电路的逻辑关系或连线，就可以得到所需要的设计电路。</p>
<p>采用PLD进行的数字系统设计，是<strong>基于芯片的设计</strong>或称之为“自底向上”的设计，<strong>硬件描述语言</strong>产生了目前最常用且称为“自顶向下”的设计法。</p>
<p>自顶向下的设计采用功能分割的方法，从顶层设计开始，逐次向下将设计内容进行分块和细化。在设计过程中，采用层次化和模块化方式，将使系统设计变得简捷和方便。层次化设计是分层次、分模块地进行设计描述的。描述器件总功能的模块放在最上层，称为顶层设计:描述器件某一部分功能的模块放在下层， 称为底层设计:底层模块还可以再向下分层，直至最后完成硬件电子系统电路的整体设计</p>
<hr>
<p>EDA工具大致可以分为设计5个模块等</p>
<ol>
<li>输入编辑器</li>
<li>仿真器</li>
<li>HDL综合器</li>
<li>适配器（或布局布线器）</li>
<li>下载器</li>
</ol>
<hr>
<h1 id="第二章"><a href="#第二章" class="headerlink" title="第二章"></a>第二章</h1><p>Quartus Ⅱ13.0的主界面包括</p>
<ol>
<li>菜单与工具栏</li>
<li>主窗口</li>
<li>工程引导窗口</li>
<li>任务窗口</li>
<li>信息窗口</li>
</ol>
<hr>
<p>使用图形编辑输入法设计电路的操作流程包括编辑（设计输入）、编译、仿真和编程下载等基本过程。生成的图形文件的扩展名为.bdf。</p>
<hr>
<p>用Quartus II 13.0自带大学计划仿真工具（university program vwf）仿真，需要经过以下等过程。</p>
<ol>
<li>建立波形文件</li>
<li>输入信号节点</li>
<li>设置波形参量</li>
<li>编辑输入信号</li>
<li>波形文件存盘</li>
<li>运行仿真器</li>
<li>分析仿真波形</li>
</ol>
<hr>
<p>仿真操作步骤；</p>
<ol>
<li>仿真开始前的准备</li>
<li>创建输入波形</li>
<li>运行仿真</li>
</ol>
<hr>
<p>Quartus II 的宏功能模块包括</p>
<ol>
<li>LPM、MegaCore（例如FFT、FIR等）</li>
<li>AMPP。</li>
</ol>
<hr>
<p>Quartus Ⅱ的嵌入式逻辑分析仪SignalTapⅡ是一种高效的硬件测试手段，它可以<strong>随设计文件</strong>一并下载到目标芯片中，捕捉目标芯片内部系统信号节点处的信息或总线上的数据流，而又不影响原硬件系统的正常工作。在实际监测中，SignalTapⅡ将测得的样本信号暂存于目标芯片的嵌入式RAM中，然后通过器件的JTAG端口将采到的信息传出，送到计算机进行显示和分析。嵌入式逻辑分析仪SignalTapⅡ的设置分为以下操作。</p>
<ol>
<li>打开SignalTapⅡ编辑窗口</li>
<li>调入节点信号</li>
<li>SignalTapⅡ参数设置</li>
<li>文件存盘</li>
<li>编译</li>
<li>下载</li>
<li>运行分析</li>
</ol>
<hr>
<h1 id="第四、七章"><a href="#第四、七章" class="headerlink" title="第四、七章"></a>第四、七章</h1><p>Verilog HDL的语句包括以下等类型</p>
<ol>
<li>赋值语句</li>
<li>条件语句</li>
<li>循环语句</li>
<li>结构说明语句</li>
<li>编译预处理语句</li>
</ol>
<hr>
<h2 id="每一类语句又包括几种不同的语句。在这些语句中，有些语句属于顺序执行语句，有些语句属于并行执行语句。"><a href="#每一类语句又包括几种不同的语句。在这些语句中，有些语句属于顺序执行语句，有些语句属于并行执行语句。" class="headerlink" title="每一类语句又包括几种不同的语句。在这些语句中，有些语句属于顺序执行语句，有些语句属于并行执行语句。 
 "></a>每一类语句又包括几种不同的语句。在这些语句中，有些语句属于顺序执行语句，有些语句属于并行执行语句。 
 </h2><p>用assign语句建模<br>assign语句一般适合对组合逻辑进行赋值，称为连续赋值方式。</p>
<p><strong>1位全加器</strong></p>
<pre><code>module adder1(sum,cout,a,b,cin);
input 		a,b,cin;
output 	sum,cout;
assign 	&#123;cout,sum&#125; = a+b+cin;
endmodule
</code></pre>
<hr>
<p>用元件例化（instantiate）方式建模</p>
<h2 id><a href="#" class="headerlink" title></a><img src="https://raw.githubusercontent.com/lstwwa/Lpic/master/blog/2021-06/%E5%B8%B8%E7%94%A8register%E5%8F%98%E9%87%8F.jpg"></h2><p><strong>3输入端与门</strong>   </p>
<pre><code>and	myand3(y,a,b,c);
</code></pre>
<hr>
<ul>
<li>用always块语句建模</li>
</ul>
<p>always块语句可以产生各种逻辑，常用于时序逻辑的功能描述。一个程序设计模块中，可以包含一个或多个always语句。程序运行中，在某种条件满足时，就重复执行一遍always结构中的语句。</p>
<ul>
<li>用initial块语句建模</li>
<li>initial块语句预always语句类似，不过在程序中它只执行1次就结束了。</li>
</ul>
<hr>
<p>Verilog HDL程序设计模块的基本结构小结：</p>
<ol>
<li>Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两语句之间，每个模块实现特定的功能，模块是可以进行层次嵌套的。</li>
<li>每个模块首先要进行端口定义，并说明输入（input）、输出（output）或双向（inout），然后对模块的功能进行逻辑描述。 </li>
<li>Verilog HDL程序的书写格式自由，一行可以一条或多条语句，一条语句也可以分为多行写。</li>
<li>除了end或含end（如endmodule）语句外，每条语句后必须要有分号“；”。</li>
<li>可以用&#x2F;<em>……</em>&#x2F;或&#x2F;&#x2F;……对Verilog HDL程序的任何部分作注释。一个完整的源程序都应当加上需要的注释，以加强程序的可读性。</li>
</ol>
<p>Verilog HDL的空白符包括<strong>空、tab符号、换行和换页</strong>。空白符如果不是出现在字符串中，编译源程序时将被忽略。</p>
<hr>
<p>位宽表示数字对应的二进制数的位数宽度；<br>进制符号包括</p>
<ol>
<li>b或B（表示二进制数）</li>
<li>d或D（表示十进制数）</li>
<li>h或H（表示十六进制数）</li>
<li>o或O（表示八进制数）</li>
</ol>
<p>例如</p>
<ol>
<li>8’b10110001  &#x2F;&#x2F;表示位宽为8位的二进制数</li>
<li>8’hf5	      &#x2F;&#x2F;表示位宽为8位的十六进制数</li>
</ol>
<hr>
<p>关键字是Verilog HDL预先定义的单词，它们在程序中有不同的使用目的。例如，<strong>module和endmodule</strong>来指出源程序模块的开始和结束；用<strong>assign</strong>来描述一个逻辑表达式等。</p>
<hr>
<p>定义标识符时应遵循如下规则</p>
<ol>
<li>首字符不能是数字。</li>
<li>字符数不能多于1024个。</li>
<li>大小写字母是不同的。</li>
<li>不要与关键字同名。</li>
</ol>
<hr>
<p>常用的算术操作符： </p>
<ol>
<li>+（加）</li>
<li>-（减）</li>
<li>*（乘）</li>
<li>&#x2F;（除）</li>
<li>%（求余）</li>
<li>**（乘方）</li>
</ol>
<hr>
<p>逻辑操作符包括：</p>
<ol>
<li>&amp;&amp;（逻辑与）</li>
<li>||（逻辑或）</li>
<li>！（逻辑非）</li>
</ol>
<hr>
<p>位运算操作符包括：</p>
<ol>
<li>~（按位取反）</li>
<li>&amp;（按位与）</li>
<li>|（按位或）</li>
<li>^（按位异或）</li>
<li>^<del>或</del>^（按位同或）</li>
</ol>
<hr>
<p>关系操作符有：</p>
<ol>
<li>&lt;（小于）</li>
<li>&lt;&#x3D;（小于等于,也是赋值运算的赋值符号)</li>
<li>&gt;（大于）</li>
<li>&gt;&#x3D;（大于等于）</li>
</ol>
<hr>
<p>等值操作符包括：</p>
<ol>
<li>&#x3D;&#x3D;（等于）</li>
<li>!&#x3D;（不等于）</li>
<li>&#x3D;&#x3D;&#x3D;（全等）</li>
<li>!&#x3D;&#x3D;（不全等）</li>
</ol>
<hr>
<p>缩减操作符包括：</p>
<ol>
<li>&amp;（与）</li>
<li>~&amp;（与非）</li>
<li>|（或）</li>
<li>~|（或非）</li>
<li>^（异或）</li>
<li>^<del>或</del>^（同或）</li>
</ol>
<hr>
<p>转移操作符包括：</p>
<ol>
<li>&gt;&gt;（右移）</li>
<li>&lt;&lt;（左移）</li>
<li>条件操作符为：？：</li>
<li>并接操作符为：｛｝</li>
<li>并接操作符的使用格式为｛操作数1,操作数2,…,操作数n｝；</li>
</ol>
<hr>
<p>变量分为</p>
<ol>
<li>网络型（nets type）</li>
<li>寄存器型（register type）</li>
</ol>
<p>网络型变量是输出值始终根据输入变化而更新的变量，它一般用来定义硬件电路中的各种物理连线。</p>
<p>寄存器型变量是一种数值容器，不仅可以容纳当前值，也可以保持历史值，这一属性与触发器或寄存器的记忆功能有很好的对应关系。</p>
<hr>
<p>reg型变量定义的关键字是reg，定义格式如下</p>
<pre><code>reg [位宽] 	变量1,变量2,…,变量n;
</code></pre>
<hr>
<p>门级描述<br>用于门级描述关键字包括：</p>
<ol>
<li>not（非门）</li>
<li>and（与门）</li>
<li>nand（与非门）: nand nand2(y,a,b);		&#x2F;&#x2F;2输入端与非门</li>
<li>or（或门）</li>
<li>nor（或非门）</li>
<li>xor（异或门）: xor myxor(y,a,b);		&#x2F;&#x2F;异或门</li>
<li>xnor（异或非门）</li>
<li>buf（缓冲器）: bufif0 mybuf(y,a,en);	&#x2F;&#x2F;低电平使能的三态缓冲器 </li>
<li>bufif1、bufif0、notif1、notif0等各种三态门。</li>
</ol>
<p>Verilog HDL的行为级描述是最能体现EDA风格的硬件描述方式，它既可以描述简单的逻辑门，也可以描述复杂的数字系统乃至微处理器；既可以描述组合逻辑电路，也可以描述时序逻辑电路。</p>
<hr>
<p>8线3线译码器</p>
<pre><code>module	example_4_6(y,a);
input[7:0]	a;
output[2:0]	y;
reg[2:0]	y;
always	@(a)
    begin
        if(~a[7])		y=&#39;b111;
  		else if(~a[6])	y=&#39;b110;
else if(~a[5])	y=&#39;b101;
        else if(~a[4])	y=&#39;b100;
        else if(~a[3])	y=&#39;b011;
        else if(~a[2])	y=&#39;b010;
        else if(~a[1])	y=&#39;b001;
        else 		y=&#39;b000;
    end
endmodule
</code></pre>
<hr>
<p>4选1数据选择器</p>
<pre><code>module	example_4_7(z,a,b,c,d,s1,s2);
input		s1,s2;
input		a,b,c,d;
output		z;
reg		z;
always	@(s1 or s2)
  begin
    case (&#123;s1,s2&#125;)
 	&#39;b00:	z=a;	&#39;b01:	z=b;	
    &#39;b10:	z=c;	&#39;b11:	z=d;
        	endcase
  end
endmodule	
</code></pre>
<hr>
<p>8位奇偶校验器</p>
<pre><code>module	example_4_8(a,out);
input[7:0]	a;
output		out;
reg		out;
integer		n;
always	@(a)
  begin
   out = 0;
   for (n = 0; n &lt; 8; n = n + 1) out =out ^ a[n];
  end
endmodul
</code></pre>
<hr>
<p>8D锁存器</p>
<pre><code>module	example_4_13(d,q,en);
input			en;
input[7:0]		d;
output[7:0]		q;
reg[7:0]		q;
always 	@(en or d)
  begin
    if (en)	q = 8&#39;bzzzzzzzz;
      else            q=d;
  end
endmodule
</code></pre>
<hr>
<p>三态输出8D锁存器</p>
<pre><code>module latch8v(clk,clr,ena,oe,q,d);
  input [7:0] 	d;
  input 		clk,clr,ena,oe;
  output [7:0] 	q;
  reg  [7:0] 		q,q_temp;
always @(posedge clk)
    begin
    if (~clr)	q_temp = 0;
    else if (ena)	q_temp = d;
    else       	q_temp = q;
        if (oe) q = 8&#39;bzzzzzzzz;	 else  q = q_temp;
        end
endmodule 
</code></pre>
<hr>
<p>4位加法计数器</p>
<pre><code>module cnt4e(clk,clr,ena,cout,q);
   	input 		clk,clr,ena;
   	output [3:0] 	q;
    output	cout;
  	reg  [3:0] 	q;
always @(posedge clr or posedge clk)
    begin
         if (clr)	q = &#39;b0000;
            else if (ena)	q = q+1;
        	end
  	assign cout = &amp;q;
endmodule 
</code></pre>
<hr>
<p>100进制加减法计数器</p>
<pre><code>module cnt100(clk,clrn,j,q,cout,sel,en);
input clk,clrn,j,sel,en;
output reg [7:0]  q;
output reg cout;
always @(posedge clk^j or negedge clrn)
  begin 
   if (~clrn) q=0;
    else  if(en) begin
   if (sel) begin  
        if (q==&#39;h99) q=0;
         else q=q+1;
       if  (q[3:0]==&#39;ha) begin
        q[3:0]=0;  q[7:4]=q[7:4]+1; end
       if (q==&#39;h99) cout=1;
      else cout=0; end
      end
else begin
       if (q==0)q=&#39;h99;
         else q=q-1;
       if  (q[3:0]==&#39;hf) q[3:0]=9;
       if (q==0) cout=1;
      else cout=0; 
      end
    end  
endmodule
</code></pre>
<hr>
<p>8位二进制加减计数器</p>
<pre><code>module pdowncnt8(q,cout,d,load,ena,clk,clr,updown);
  input [7:0] 	d;
  input 			load,ena,clk,clr,updown;
  output [7:0] 	q;
  output 		cout;
  reg  [7:0] 	q;
always @(posedge clk)
    begin
        if (~clr)	q = &#39;b00000000;
            else if (load)	q = d;	
else if (ena)
        if (~updown) q = q+1;
         else    q = q-1;	
        end
  assign cout = (~updown) ? &amp;q:|q;
endmodule 
</code></pre>
<hr>
<p>8位乘法器</p>
<pre><code>module mul8v (a,b,q);
    input[7:0]		a,b;
   	output[15:0] 	q;
    assign q = a * b;
   endmodule 
</code></pre>
<hr>
<p>3线-8线译码器：</p>
<pre><code>module	decoder(a,b,c,ena,y);
input		a,b,c,ena;
output[7:0]	y;
reg[7:0]	y;
always	
    begin
        if (ena==1)  y = &#39;b11111111;
          else
            case (&#123;c,b,a&#125;) 
            &#39;b000: y= &#39;b11111110;
            &#39;b001: y= &#39;b1111110；
&#39;b010: y= &#39;b11111011;
            &#39;b011: y= &#39;b11110111;
            &#39;b100: y= &#39;b11101111;
            &#39;b101: y= &#39;b11011111;
            &#39;b110: y= &#39;b10111111;
            &#39;b111: y= &#39;b01111111;
             default : y= &#39;b11111111;
            endcase
    end
endmodule 
</code></pre>
<hr>
<p>8位二进制数据比较器</p>
<pre><code>module	comp8v(a,b,fa,fb,fe);
input[7:0]		a,b;
output		fa,fb,fe;
reg[7:0]		fa,fb,fe;
always	
  begin
    if (a &gt; b)  begin  fa = 1;  fb = 0;  fe = 0;   end	
    else if (a &lt; b)  begin fa = 0; fb = 1; fe = 0;  end
    else if (a == b)  begin  fa = 0;  fb = 0;  fe = 1;  end
  end
endmodule 	
</code></pre>
<hr>
<p>8×8位ROM</p>
<pre><code>module from_rom(addr,ena,q);
   	input 	[2:0] 	addr;
    input 			ena;
   	output 	[7:0] 	q;
    reg  	[7:0] 	q;
always @(ena or addr)
    begin
    if (ena)	q = &#39;bzzzzzzzz;else
        case (addr)
       	0:	q = &#39;b01000001;
        1:	q = &#39;b01000010;	
2:	q = &#39;b01000011;
        3:	q = &#39;b01000100;
        4:	q = &#39;b01000101;
        5:	q = &#39;b01000110;
        6:	q = &#39;b01000111;
        7:	q = &#39;b01001000;
         	default :	q = &#39;bzzzzzzzz;
       	endcase
    end
endmodule 
</code></pre>
<hr>
<p>JK触发器</p>
<pre><code>module myjkff(j,k,clr,clk,q,qn);
   	input 		j,k,clr,clk;
    output 	q,qn;
  	reg   		q,qn;
always @(negedge clr or negedge clk)
   begin
    if (~clr)	begin q = 0;	qn = 1; end
    else 		
         case (&#123;j,k&#125;)
        &#39;b00: begin q = q;	qn = qn; end
        &#39;b01: begin q = 0;   qn = 1; end	
&#39;b10: begin q = 1;   qn = 0; end
        &#39;b11: begin q = ~q; qn = ~qn; end
        default begin q = 0;  qn = 1;end
        endcase
        end
endmodule 
</code></pre>
<hr>
<p>8位双向移位寄存器</p>
<pre><code>module rlshift8(q,d,lod,clk,clr,s,dir,dil);
  input [7:0] 	d;
  input 		lod,clk,clr,s,dir,dil;
  output [7:0] 	q;
  reg  [7:0] 	q;
always @(posedge clk)
    begin
    if (~clr)	q = &#39;b00000000;
      else if (lod)	q = d;
         else if (s) begin
                q = q &gt;&gt; 1;		--实现右移操作
            q[7] = dir; end	
else  begin
         q = q &lt;&lt; 1;		--实现左移操作
        q[0] = dil; end
          end
endmodule 
</code></pre>

</div>

        </div>
    </div>
    
<script src="/lib/highlight/highlight.pack.js"></script>

    
<script src="/lib/jquery-3.4.1.min.js"></script>

    
<script src="/lib/jquery.pjax.js"></script>

    
<script src="/js/main.js"></script>


</body>
</html>
