Fitter report for urna
Thu Nov 01 14:38:52 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Clock Delay Control Summary
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 01 14:38:52 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; urna                                            ;
; Top-level Entity Name              ; urna                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,721 / 33,216 ( 5 % )                          ;
;     Total combinational functions  ; 1,709 / 33,216 ( 5 % )                          ;
;     Dedicated logic registers      ; 157 / 33,216 ( < 1 % )                          ;
; Total registers                    ; 157                                             ;
; Total pins                         ; 51 / 475 ( 11 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1928 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1928 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1925    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Diego Felipe/Desktop/Urna_Eletronica/output_files/urna.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,721 / 33,216 ( 5 % ) ;
;     -- Combinational with no register       ; 1564                   ;
;     -- Register only                        ; 12                     ;
;     -- Combinational with a register        ; 145                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 585                    ;
;     -- 3 input functions                    ; 488                    ;
;     -- <=2 input functions                  ; 636                    ;
;     -- Register only                        ; 12                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1256                   ;
;     -- arithmetic mode                      ; 453                    ;
;                                             ;                        ;
; Total registers*                            ; 157 / 34,593 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 157 / 33,216 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 129 / 2,076 ( 6 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 51 / 475 ( 11 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 16 ( 25 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 12% / 11% / 13%        ;
; Maximum fan-out                             ; 169                    ;
; Highest non-global fan-out                  ; 169                    ;
; Total fan-out                               ; 5501                   ;
; Average fan-out                             ; 2.84                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1721 / 33216 ( 5 % )  ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1564                  ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 145                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 585                   ; 0                              ;
;     -- 3 input functions                    ; 488                   ; 0                              ;
;     -- <=2 input functions                  ; 636                   ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1256                  ; 0                              ;
;     -- arithmetic mode                      ; 453                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 157                   ; 0                              ;
;     -- Dedicated logic registers            ; 157 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 129 / 2076 ( 6 % )    ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 51                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
; Clock delay control block                   ; 3 / 16 ( 18 % )       ; 0 / 16 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 5501                  ; 0                              ;
;     -- Registered Connections               ; 1946                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 0                              ;
;     -- Output Ports                         ; 37                    ; 0                              ;
;     -- Bidir Ports                          ; 8                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; chave ; V2    ; 1        ; 0            ; 12           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key0  ; G26   ; 5        ; 65           ; 27           ; 1           ; 90                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key1  ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key2  ; P23   ; 6        ; 65           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]     ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]     ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]     ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]     ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]     ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]     ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]     ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON    ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN      ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON      ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS      ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW      ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[0] ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[1] ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[2] ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[3] ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[4] ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[5] ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display1[6] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[0] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[1] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[2] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[4] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[5] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display2[6] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gpio        ; W25   ; 6        ; 65           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[0]      ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[1]      ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[2]      ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[3]      ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[4]      ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[5]      ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[6]      ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[7]      ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[8]      ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr        ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LCD_DATA[0] ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[1] ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[2] ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[3] ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[4] ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[5] ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[6] ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[7] ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 64 ( 23 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 59 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 8 / 58 ( 14 % )  ; 3.3V          ; --           ;
; 8        ; 9 / 56 ( 16 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; ledr                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; led[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; key0                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; key1                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; display2[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; display2[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; key2                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; display2[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; display2[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; display2[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; display1[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; display1[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; display2[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; display1[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; display1[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; display2[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; display1[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; display1[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; display1[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; chave                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; gpio                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                  ;
+----------------------+------------+-----------------+------------------+---------------------+
; Name                 ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+----------------------+------------+-----------------+------------------+---------------------+
; reset~clk_delay_ctrl ; reset      ; CLKDELAYCTRL_G7 ; none             ; N/A                 ;
; key2~clk_delay_ctrl  ; key2       ; CLKDELAYCTRL_G5 ; none             ; N/A                 ;
; key1~clk_delay_ctrl  ; key1       ; CLKDELAYCTRL_G4 ; none             ; N/A                 ;
+----------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |urna                                  ; 1721 (202)  ; 157 (68)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 51   ; 0            ; 1564 (135)   ; 12 (2)            ; 145 (65)         ; |urna                                                                                                 ; work         ;
;    |LCD_CONTENT:u1|                    ; 619 (597)   ; 60 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 559 (551)    ; 9 (8)             ; 51 (38)          ; |urna|LCD_CONTENT:u1                                                                                  ; work         ;
;       |LCD_Controller:u0|              ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 13 (13)          ; |urna|LCD_CONTENT:u1|LCD_Controller:u0                                                                ; work         ;
;    |LCD_Reset_Delay:r0|                ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 20 (20)          ; |urna|LCD_Reset_Delay:r0                                                                              ; work         ;
;    |digitos:a1|                        ; 23 (23)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 8 (8)            ; |urna|digitos:a1                                                                                      ; work         ;
;    |lpm_divide:Div0|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_2dm:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div0|lpm_divide_2dm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Div1|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_2dm:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div1|lpm_divide_2dm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Div2|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div2                                                                                 ; work         ;
;       |lpm_divide_2dm:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div2|lpm_divide_2dm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Div3|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div3                                                                                 ; work         ;
;       |lpm_divide_2dm:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div3|lpm_divide_2dm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Div4|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div4                                                                                 ; work         ;
;       |lpm_divide_2dm:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div4|lpm_divide_2dm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Div5|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div5                                                                                 ; work         ;
;       |lpm_divide_2dm:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div5|lpm_divide_2dm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Mod0|                   ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod0                                                                                 ; work         ;
;       |lpm_divide_55m:auto_generated|  ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod0|lpm_divide_55m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Mod1|                   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod1                                                                                 ; work         ;
;       |lpm_divide_55m:auto_generated|  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod1|lpm_divide_55m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Mod2|                   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod2                                                                                 ; work         ;
;       |lpm_divide_55m:auto_generated|  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod2|lpm_divide_55m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Mod3|                   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod3                                                                                 ; work         ;
;       |lpm_divide_55m:auto_generated|  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod3|lpm_divide_55m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Mod4|                   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 1 (0)            ; |urna|lpm_divide:Mod4                                                                                 ; work         ;
;       |lpm_divide_55m:auto_generated|  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 1 (0)            ; |urna|lpm_divide:Mod4|lpm_divide_55m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 1 (0)            ; |urna|lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 1 (1)            ; |urna|lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;    |lpm_divide:Mod5|                   ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod5                                                                                 ; work         ;
;       |lpm_divide_55m:auto_generated|  ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod5|lpm_divide_55m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_qve:divider|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 0 (0)            ; |urna|lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; LCD_DATA[0] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[1] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[2] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[3] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[4] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[5] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[6] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[7] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; display1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON    ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS      ; Output   ; --            ; --            ; --                    ; --  ;
; gpio        ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; ledr        ; Output   ; --            ; --            ; --                    ; --  ;
; key0        ; Input    ; (0) 171 ps    ; (6) 2523 ps   ; --                    ; --  ;
; key1        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key2        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; chave       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; reset       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clock       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; LCD_DATA[0]                        ;                   ;         ;
; LCD_DATA[1]                        ;                   ;         ;
; LCD_DATA[2]                        ;                   ;         ;
; LCD_DATA[3]                        ;                   ;         ;
; LCD_DATA[4]                        ;                   ;         ;
; LCD_DATA[5]                        ;                   ;         ;
; LCD_DATA[6]                        ;                   ;         ;
; LCD_DATA[7]                        ;                   ;         ;
; key0                               ;                   ;         ;
;      - estado_atual.esperaMsg      ; 0                 ; 0       ;
;      - estado_atual.00000001       ; 0                 ; 0       ;
;      - estado_atual.00000010       ; 0                 ; 0       ;
;      - estado_atual.00000100       ; 0                 ; 0       ;
;      - estado_atual.00000101       ; 0                 ; 0       ;
;      - estado_atual.00000110       ; 0                 ; 0       ;
;      - estado_atual.00000111       ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[1]  ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[2]  ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[3]  ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[4]  ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[5]  ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[6]  ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[7]  ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[8]  ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[9]  ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[10] ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[11] ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[12] ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[13] ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[14] ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[15] ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[16] ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[17] ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[18] ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[19] ; 0                 ; 0       ;
;      - cv2[8]                      ; 0                 ; 0       ;
;      - cv2[7]                      ; 0                 ; 0       ;
;      - cv2[6]                      ; 0                 ; 0       ;
;      - cv2[5]                      ; 0                 ; 0       ;
;      - cv2[4]                      ; 0                 ; 0       ;
;      - cv2[3]                      ; 0                 ; 0       ;
;      - cv2[2]                      ; 0                 ; 0       ;
;      - cv2[1]                      ; 0                 ; 0       ;
;      - cv1[8]                      ; 0                 ; 0       ;
;      - cv1[7]                      ; 0                 ; 0       ;
;      - cv1[6]                      ; 0                 ; 0       ;
;      - cv1[5]                      ; 0                 ; 0       ;
;      - cv1[4]                      ; 0                 ; 0       ;
;      - cv1[3]                      ; 0                 ; 0       ;
;      - cv1[2]                      ; 0                 ; 0       ;
;      - cv1[1]                      ; 0                 ; 0       ;
;      - cv3[8]                      ; 0                 ; 0       ;
;      - cv3[7]                      ; 0                 ; 0       ;
;      - cv3[6]                      ; 0                 ; 0       ;
;      - cv3[5]                      ; 0                 ; 0       ;
;      - cv3[4]                      ; 0                 ; 0       ;
;      - cv3[3]                      ; 0                 ; 0       ;
;      - cv3[2]                      ; 0                 ; 0       ;
;      - cv3[1]                      ; 0                 ; 0       ;
;      - cv4[8]                      ; 0                 ; 0       ;
;      - cv4[7]                      ; 0                 ; 0       ;
;      - cv4[6]                      ; 0                 ; 0       ;
;      - cv4[5]                      ; 0                 ; 0       ;
;      - cv4[4]                      ; 0                 ; 0       ;
;      - cv4[3]                      ; 0                 ; 0       ;
;      - cv4[2]                      ; 0                 ; 0       ;
;      - cv4[1]                      ; 0                 ; 0       ;
;      - total[8]                    ; 0                 ; 0       ;
;      - total[7]                    ; 0                 ; 0       ;
;      - total[6]                    ; 0                 ; 0       ;
;      - total[5]                    ; 0                 ; 0       ;
;      - total[4]                    ; 0                 ; 0       ;
;      - total[3]                    ; 0                 ; 0       ;
;      - total[2]                    ; 0                 ; 0       ;
;      - total[1]                    ; 0                 ; 0       ;
;      - nulo[8]                     ; 0                 ; 0       ;
;      - nulo[7]                     ; 0                 ; 0       ;
;      - nulo[6]                     ; 0                 ; 0       ;
;      - nulo[5]                     ; 0                 ; 0       ;
;      - nulo[4]                     ; 0                 ; 0       ;
;      - nulo[3]                     ; 0                 ; 0       ;
;      - nulo[2]                     ; 0                 ; 0       ;
;      - nulo[1]                     ; 0                 ; 0       ;
;      - estado_atual.00000011       ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|oRESET   ; 0                 ; 0       ;
;      - LCD_Reset_Delay:r0|Cont[0]  ; 0                 ; 0       ;
;      - cv4[0]                      ; 0                 ; 0       ;
;      - cv2[0]                      ; 0                 ; 0       ;
;      - cv1[0]                      ; 0                 ; 0       ;
;      - cv3[0]                      ; 0                 ; 0       ;
;      - total[0]                    ; 0                 ; 0       ;
;      - nulo[0]                     ; 0                 ; 0       ;
;      - cadVencedr1[0]              ; 0                 ; 0       ;
;      - cadVencedr2[3]              ; 0                 ; 0       ;
;      - cadVencedr1[2]              ; 0                 ; 0       ;
;      - cadVencedr2[0]              ; 0                 ; 0       ;
;      - cadVencedr2[1]              ; 0                 ; 0       ;
;      - cadVencedr2[2]              ; 0                 ; 0       ;
;      - gpio                        ; 1                 ; 6       ;
; key1                               ;                   ;         ;
; key2                               ;                   ;         ;
; chave                              ;                   ;         ;
;      - estado_atual~23             ; 1                 ; 6       ;
;      - estado_atual~24             ; 1                 ; 6       ;
; reset                              ;                   ;         ;
; clock                              ;                   ;         ;
+------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                           ;
+-----------------------------------------+--------------------+---------+-----------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage                             ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+-----------------------------------+--------+----------------------+------------------+---------------------------+
; LCD_CONTENT:u1|LCD_Controller:u0|mStart ; LCFF_X21_Y24_N13   ; 12      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|LUT_INDEX[2]             ; LCFF_X25_Y21_N17   ; 169     ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|LessThan1~5              ; LCCOMB_X24_Y23_N26 ; 21      ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|Mux1~4                   ; LCCOMB_X25_Y24_N6  ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|mDLY[17]~26              ; LCCOMB_X24_Y24_N10 ; 18      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LCD_CONTENT:u1|mLCD_RS~0                ; LCCOMB_X24_Y24_N6  ; 9       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LCD_Reset_Delay:r0|Equal0~6             ; LCCOMB_X64_Y27_N4  ; 20      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LCD_Reset_Delay:r0|oRESET               ; LCFF_X24_Y24_N13   ; 51      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; WideOr7~0                               ; LCCOMB_X28_Y19_N16 ; 1       ; Latch enable                      ; no     ; --                   ; --               ; --                        ;
; WideOr8~0                               ; LCCOMB_X28_Y19_N20 ; 1       ; Latch enable                      ; no     ; --                   ; --               ; --                        ;
; clock                                   ; PIN_N2             ; 81      ; Clock                             ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; cv1[8]~8                                ; LCCOMB_X30_Y23_N16 ; 9       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; cv2[8]~24                               ; LCCOMB_X35_Y25_N30 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; cv3[8]~11                               ; LCCOMB_X34_Y25_N20 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; cv4[8]~24                               ; LCCOMB_X31_Y23_N24 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; estado_atual.00000011                   ; LCFF_X28_Y19_N3    ; 23      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; key0                                    ; PIN_G26            ; 90      ; Async. clear, Clock, Clock enable ; no     ; --                   ; --               ; --                        ;
; key1                                    ; PIN_N23            ; 1       ; Clock                             ; no     ; --                   ; --               ; --                        ;
; key1~clk_delay_ctrl                     ; CLKDELAYCTRL_G4    ; 4       ; Clock                             ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; key2                                    ; PIN_P23            ; 1       ; Clock                             ; no     ; --                   ; --               ; --                        ;
; key2~clk_delay_ctrl                     ; CLKDELAYCTRL_G5    ; 4       ; Clock                             ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; nulo[8]~25                              ; LCCOMB_X21_Y23_N30 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; reset                                   ; PIN_W26            ; 1       ; Clock                             ; no     ; --                   ; --               ; --                        ;
; reset~clk_delay_ctrl                    ; CLKDELAYCTRL_G7    ; 8       ; Async. clear                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+-----------------------------------------+--------------------+---------+-----------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                            ;
+----------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                 ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+-----------------+---------+----------------------+------------------+---------------------------+
; clock                ; PIN_N2          ; 81      ; Global Clock         ; GCLK2            ; --                        ;
; key1~clk_delay_ctrl  ; CLKDELAYCTRL_G4 ; 4       ; Global Clock         ; GCLK4            ; --                        ;
; key2~clk_delay_ctrl  ; CLKDELAYCTRL_G5 ; 4       ; Global Clock         ; GCLK5            ; --                        ;
; reset~clk_delay_ctrl ; CLKDELAYCTRL_G7 ; 8       ; Global Clock         ; GCLK7            ; --                        ;
+----------------------+-----------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; LCD_CONTENT:u1|LUT_INDEX[0]                                                                                               ; 169     ;
; LCD_CONTENT:u1|LUT_INDEX[2]                                                                                               ; 169     ;
; LCD_CONTENT:u1|LUT_INDEX[1]                                                                                               ; 158     ;
; LCD_CONTENT:u1|LUT_INDEX[3]                                                                                               ; 143     ;
; LCD_CONTENT:u1|LUT_INDEX[4]                                                                                               ; 131     ;
; LCD_CONTENT:u1|LUT_INDEX[5]                                                                                               ; 112     ;
; key0                                                                                                                      ; 90      ;
; LCD_Reset_Delay:r0|oRESET                                                                                                 ; 51      ;
; WideOr5~0                                                                                                                 ; 26      ;
; LCD_CONTENT:u1|LessThan0~1                                                                                                ; 24      ;
; estado_atual.00000011                                                                                                     ; 23      ;
; LCD_CONTENT:u1|Mux52~32                                                                                                   ; 21      ;
; LCD_CONTENT:u1|LessThan1~5                                                                                                ; 21      ;
; WideOr6                                                                                                                   ; 20      ;
; LCD_Reset_Delay:r0|Equal0~6                                                                                               ; 20      ;
; digitos:a1|d1[2]                                                                                                          ; 19      ;
; LCD_CONTENT:u1|Selector11~0                                                                                               ; 18      ;
; LCD_CONTENT:u1|mDLY[17]~26                                                                                                ; 18      ;
; LCD_CONTENT:u1|LessThan0~0                                                                                                ; 16      ;
; digitos:a1|d2[2]                                                                                                          ; 16      ;
; digitos:a1|d1[1]                                                                                                          ; 16      ;
; digitos:a1|d1[0]                                                                                                          ; 16      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 16      ;
; digitos:a1|d2[1]                                                                                                          ; 15      ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 15      ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 15      ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 15      ;
; cv3[3]                                                                                                                    ; 15      ;
; cv3[4]                                                                                                                    ; 15      ;
; cv3[5]                                                                                                                    ; 15      ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 15      ;
; cv1[3]                                                                                                                    ; 15      ;
; cv1[4]                                                                                                                    ; 15      ;
; cv1[5]                                                                                                                    ; 15      ;
; cv2[3]                                                                                                                    ; 15      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 15      ;
; cv2[4]                                                                                                                    ; 15      ;
; cv2[5]                                                                                                                    ; 15      ;
; cv4[3]                                                                                                                    ; 15      ;
; cv4[4]                                                                                                                    ; 15      ;
; cv4[5]                                                                                                                    ; 15      ;
; digitos:a1|d2[3]                                                                                                          ; 14      ;
; digitos:a1|d1[3]                                                                                                          ; 14      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 14      ;
; LCD_CONTENT:u1|Selector7~0                                                                                                ; 13      ;
; digitos:a1|d2[0]                                                                                                          ; 13      ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 13      ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 13      ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 13      ;
; cv3[2]                                                                                                                    ; 13      ;
; cv3[6]                                                                                                                    ; 13      ;
; cv3[7]                                                                                                                    ; 13      ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 13      ;
; cv1[1]                                                                                                                    ; 13      ;
; cv1[6]                                                                                                                    ; 13      ;
; cv1[7]                                                                                                                    ; 13      ;
; cv1[2]                                                                                                                    ; 13      ;
; cv2[2]                                                                                                                    ; 13      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 13      ;
; cv2[6]                                                                                                                    ; 13      ;
; cv2[7]                                                                                                                    ; 13      ;
; cv4[2]                                                                                                                    ; 13      ;
; cv4[6]                                                                                                                    ; 13      ;
; cv4[7]                                                                                                                    ; 13      ;
; LCD_CONTENT:u1|Selector8~0                                                                                                ; 12      ;
; LCD_CONTENT:u1|Selector11~2                                                                                               ; 12      ;
; LCD_CONTENT:u1|LCD_Controller:u0|mStart                                                                                   ; 12      ;
; cv3[1]                                                                                                                    ; 12      ;
; cv2[1]                                                                                                                    ; 12      ;
; cv4[1]                                                                                                                    ; 12      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 12      ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 11      ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 11      ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 11      ;
; cv3[8]                                                                                                                    ; 11      ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 11      ;
; cv1[8]                                                                                                                    ; 11      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 11      ;
; cv2[8]                                                                                                                    ; 11      ;
; cv4[8]                                                                                                                    ; 11      ;
; led[0]$latch                                                                                                              ; 10      ;
; LCD_CONTENT:u1|LUT_DATA~4                                                                                                 ; 10      ;
; LCD_CONTENT:u1|Mux18~3                                                                                                    ; 10      ;
; LCD_CONTENT:u1|Mux52~81                                                                                                   ; 10      ;
; LCD_CONTENT:u1|Mux52~33                                                                                                   ; 10      ;
; LCD_CONTENT:u1|LUT_DATA[4]                                                                                                ; 10      ;
; LCD_CONTENT:u1|Add1~0                                                                                                     ; 10      ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 10      ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 10      ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 10      ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 10      ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8 ; 10      ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8 ; 10      ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8 ; 10      ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; cv1[8]~8                                                                                                                  ; 9       ;
; LCD_CONTENT:u1|Selector10~1                                                                                               ; 9       ;
; LCD_CONTENT:u1|Mux52~83                                                                                                   ; 9       ;
; cv3[0]                                                                                                                    ; 9       ;
; cv1[0]                                                                                                                    ; 9       ;
; cv2[0]                                                                                                                    ; 9       ;
; cv4[0]                                                                                                                    ; 9       ;
; LCD_CONTENT:u1|Mux52~35                                                                                                   ; 9       ;
; LCD_CONTENT:u1|LUT_DATA[0]                                                                                                ; 9       ;
; LCD_CONTENT:u1|mLCD_RS~0                                                                                                  ; 9       ;
; estado_atual.esperaMsg                                                                                                    ; 9       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 9       ;
; nulo[3]                                                                                                                   ; 9       ;
; nulo[4]                                                                                                                   ; 9       ;
; nulo[5]                                                                                                                   ; 9       ;
; total[3]                                                                                                                  ; 9       ;
; total[4]                                                                                                                  ; 9       ;
; total[5]                                                                                                                  ; 9       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 9       ;
; nulo[8]~25                                                                                                                ; 8       ;
; cv3[8]~11                                                                                                                 ; 8       ;
; cv2[8]~24                                                                                                                 ; 8       ;
; cv4[8]~24                                                                                                                 ; 8       ;
; LCD_CONTENT:u1|Selector6~0                                                                                                ; 8       ;
; LCD_CONTENT:u1|Selector9~0                                                                                                ; 8       ;
; cadVencedr2[3]                                                                                                            ; 8       ;
; LCD_CONTENT:u1|mLCD_ST.000011                                                                                             ; 8       ;
; LCD_CONTENT:u1|Mux1~4                                                                                                     ; 8       ;
; WideOr4                                                                                                                   ; 8       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 8       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 8       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 8       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8 ; 8       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[43]~80           ; 7       ;
; LCD_CONTENT:u1|Mux18~2                                                                                                    ; 7       ;
; LCD_CONTENT:u1|LUT_DATA[6]                                                                                                ; 7       ;
; LCD_CONTENT:u1|WideOr1~0                                                                                                  ; 7       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.10                                                                                    ; 7       ;
; estado_atual.00000100                                                                                                     ; 7       ;
; estado_atual.00000001                                                                                                     ; 7       ;
; nulo[2]                                                                                                                   ; 7       ;
; nulo[6]                                                                                                                   ; 7       ;
; nulo[7]                                                                                                                   ; 7       ;
; total[2]                                                                                                                  ; 7       ;
; total[6]                                                                                                                  ; 7       ;
; total[7]                                                                                                                  ; 7       ;
; LCD_CONTENT:u1|Mux52~194                                                                                                  ; 6       ;
; LCD_CONTENT:u1|Mux52~174                                                                                                  ; 6       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[43]~79           ; 6       ;
; LCD_CONTENT:u1|Mux52~58                                                                                                   ; 6       ;
; LCD_CONTENT:u1|Mux52~44                                                                                                   ; 6       ;
; LCD_CONTENT:u1|LUT_DATA[2]                                                                                                ; 6       ;
; LCD_CONTENT:u1|mLCD_ST.000010                                                                                             ; 6       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[4]                                                                                  ; 6       ;
; estado_atual.00000010                                                                                                     ; 6       ;
; estado_atual.00000110                                                                                                     ; 6       ;
; nulo[1]                                                                                                                   ; 6       ;
; total[1]                                                                                                                  ; 6       ;
; always5~2                                                                                                                 ; 5       ;
; always5~1                                                                                                                 ; 5       ;
; always5~0                                                                                                                 ; 5       ;
; LCD_CONTENT:u1|Mux14~2                                                                                                    ; 5       ;
; LCD_CONTENT:u1|Selector10~0                                                                                               ; 5       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[43]~79           ; 5       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[43]~79           ; 5       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[43]~80           ; 5       ;
; LCD_CONTENT:u1|Mux52~37                                                                                                   ; 5       ;
; LCD_CONTENT:u1|Selector18~2                                                                                               ; 5       ;
; LCD_CONTENT:u1|LUT_DATA[3]                                                                                                ; 5       ;
; LCD_CONTENT:u1|LUT_DATA[1]                                                                                                ; 5       ;
; LCD_CONTENT:u1|mLCD_ST.000001                                                                                             ; 5       ;
; LCD_CONTENT:u1|Mux48~6                                                                                                    ; 5       ;
; estado_atual.00000101                                                                                                     ; 5       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[5]~8 ; 5       ;
; nulo[8]                                                                                                                   ; 5       ;
; total[8]                                                                                                                  ; 5       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[5]~8 ; 5       ;
; always4~6                                                                                                                 ; 4       ;
; always4~4                                                                                                                 ; 4       ;
; always4~3                                                                                                                 ; 4       ;
; LCD_CONTENT:u1|Mux48~10                                                                                                   ; 4       ;
; LCD_CONTENT:u1|Mux52~112                                                                                                  ; 4       ;
; LCD_CONTENT:u1|Mux52~104                                                                                                  ; 4       ;
; cadVencedr1[2]                                                                                                            ; 4       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[42]~79           ; 4       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[41]~78           ; 4       ;
; LCD_CONTENT:u1|Mux52~49                                                                                                   ; 4       ;
; LCD_CONTENT:u1|Mux52~46                                                                                                   ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector5~0                                                                              ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Selector2~1                                                                              ; 4       ;
; LCD_CONTENT:u1|LUT_DATA[5]                                                                                                ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|oDone                                                                                    ; 4       ;
; LCD_CONTENT:u1|Mux35~0                                                                                                    ; 4       ;
; LCD_CONTENT:u1|mLCD_Start                                                                                                 ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.00                                                                                    ; 4       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.01                                                                                    ; 4       ;
; estado_atual.00000111                                                                                                     ; 4       ;
; LCD_CONTENT:u1|LUT_DATA[8]                                                                                                ; 4       ;
; cadVencedr1~0                                                                                                             ; 3       ;
; LCD_CONTENT:u1|Mux48~11                                                                                                   ; 3       ;
; LCD_CONTENT:u1|Mux52~135                                                                                                  ; 3       ;
; LCD_CONTENT:u1|Mux52~134                                                                                                  ; 3       ;
; LCD_CONTENT:u1|Mux52~105                                                                                                  ; 3       ;
; LCD_CONTENT:u1|Mux52~87                                                                                                   ; 3       ;
; cadVencedr2[2]                                                                                                            ; 3       ;
; cadVencedr2[1]                                                                                                            ; 3       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[43]~81           ; 3       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[43]~80           ; 3       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[42]~79           ; 3       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[41]~78           ; 3       ;
; nulo[0]                                                                                                                   ; 3       ;
; LCD_CONTENT:u1|Mux52~74                                                                                                   ; 3       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[42]~80           ; 3       ;
; total[0]                                                                                                                  ; 3       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[41]~78           ; 3       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[42]~78           ; 3       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[41]~80           ; 3       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[42]~78           ; 3       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[42]~79           ; 3       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[41]~78           ; 3       ;
; LCD_CONTENT:u1|Mux17~0                                                                                                    ; 3       ;
; LCD_Reset_Delay:r0|Cont[0]                                                                                                ; 3       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.11                                                                                    ; 3       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[3]~4 ; 3       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[5]~8 ; 3       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[5]~8 ; 3       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[5]~8 ; 3       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[5]~8 ; 3       ;
; chave                                                                                                                     ; 2       ;
; ledr$latch                                                                                                                ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~88           ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~87           ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~86           ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~84           ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~83           ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~82           ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~88           ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~87           ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~86           ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~85           ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~84           ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~83           ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~82           ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~84           ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~83           ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~82           ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~88           ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~87           ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~86           ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~85           ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~84           ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~83           ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~82           ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~89           ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~88           ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~87           ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~86           ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~88           ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~87           ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~86           ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~85           ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~84           ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~83           ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~82           ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~88           ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~87           ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~86           ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~85           ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~84           ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~83           ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~82           ; 2       ;
; LCD_CONTENT:u1|Mux52~209                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Selector18~15                                                                                              ; 2       ;
; LCD_CONTENT:u1|Mux26~6                                                                                                    ; 2       ;
; cadVencedr1~1                                                                                                             ; 2       ;
; nulo[8]~24                                                                                                                ; 2       ;
; always4~5                                                                                                                 ; 2       ;
; LCD_CONTENT:u1|Selector5~0                                                                                                ; 2       ;
; LCD_CONTENT:u1|Selector14~0                                                                                               ; 2       ;
; LCD_CONTENT:u1|Mux14~5                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux14~4                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux52~193                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux47~8                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux56~4                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux47~5                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux52~190                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux47~3                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux47~2                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux52~185                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~184                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~183                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~180                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~178                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux47~1                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux52~176                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux14~3                                                                                                    ; 2       ;
; always4~2                                                                                                                 ; 2       ;
; LCD_CONTENT:u1|Mux56~0                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux52~175                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux48~14                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux52~156                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~155                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~152                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~151                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux48~9                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux48~8                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux52~131                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux19~53                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux59~2                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Mux19~48                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux52~114                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~113                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~111                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~110                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux52~107                                                                                                  ; 2       ;
; LCD_CONTENT:u1|Mux18~6                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Selector11~4                                                                                               ; 2       ;
; LCD_CONTENT:u1|Mux52~97                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux52~90                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux19~33                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Selector19~1                                                                                               ; 2       ;
; LCD_CONTENT:u1|Mux26~2                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Selector11~3                                                                                               ; 2       ;
; LCD_CONTENT:u1|Mux19~21                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux19~16                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux52~79                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux52~77                                                                                                   ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~77           ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~76           ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[31]~69           ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[31]~68           ; 2       ;
; LCD_CONTENT:u1|Mux52~73                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux52~70                                                                                                   ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~77           ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~76           ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~75           ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~77           ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~76           ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~75           ; 2       ;
; LCD_CONTENT:u1|Mux52~60                                                                                                   ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[41]~80           ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~77           ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~73           ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~72           ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[31]~69           ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[31]~68           ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~77           ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~73           ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~72           ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~77           ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~76           ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~75           ; 2       ;
; LCD_CONTENT:u1|Mux52~45                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux52~42                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux52~34                                                                                                   ; 2       ;
; LCD_CONTENT:u1|Mux20~3                                                                                                    ; 2       ;
; LCD_CONTENT:u1|Selector11~1                                                                                               ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[0]                                                                                  ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[1]                                                                                  ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[2]                                                                                  ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|Cont[3]                                                                                  ; 2       ;
; LCD_CONTENT:u1|mLCD_ST~19                                                                                                 ; 2       ;
; LCD_CONTENT:u1|LUT_INDEX[4]~2                                                                                             ; 2       ;
; LCD_CONTENT:u1|Mux53~1                                                                                                    ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|preStart                                                                                 ; 2       ;
; LCD_Reset_Delay:r0|Equal0~5                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Equal0~0                                                                                               ; 2       ;
; LCD_CONTENT:u1|mLCD_ST.000000                                                                                             ; 2       ;
; LCD_CONTENT:u1|LCD_Controller:u0|LCD_EN                                                                                   ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[2]~2 ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[3]~4 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[1]~0 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[2]~2 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[2]~2 ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[1]~0 ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[2]~2 ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[1]~0 ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; LCD_CONTENT:u1|LUT_DATA[7]                                                                                                ; 2       ;
; LCD_CONTENT:u1|mDLY[17]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[16]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[15]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[14]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[13]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[12]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[11]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[10]                                                                                                   ; 2       ;
; LCD_CONTENT:u1|mDLY[9]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[2]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[1]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[8]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[7]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[6]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[5]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[4]                                                                                                    ; 2       ;
; LCD_CONTENT:u1|mDLY[3]                                                                                                    ; 2       ;
; LCD_Reset_Delay:r0|Cont[15]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[14]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[13]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[12]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[11]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[10]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[9]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[8]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[7]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[6]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[5]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[4]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[3]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[2]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[1]                                                                                                ; 2       ;
; LCD_Reset_Delay:r0|Cont[19]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[18]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[17]                                                                                               ; 2       ;
; LCD_Reset_Delay:r0|Cont[16]                                                                                               ; 2       ;
; reset                                                                                                                     ; 1       ;
; key2                                                                                                                      ; 1       ;
; key1                                                                                                                      ; 1       ;
; LCD_Reset_Delay:r0|Equal0~6_wirecell                                                                                      ; 1       ;
; cadVencedr2[3]~3                                                                                                          ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.00~0                                                                                  ; 1       ;
; LCD_CONTENT:u1|LCD_Controller:u0|ST.01~0                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~220                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~219                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~218                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux59~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux59~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~217                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~216                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~215                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~214                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux56~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux56~6                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux39~10                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux39~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux39~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~213                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux48~20                                                                                                   ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~89           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~85           ; 1       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~85           ; 1       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~81           ; 1       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~84           ; 1       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~85           ; 1       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~81           ; 1       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~85           ; 1       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~81           ; 1       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~84           ; 1       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~85           ; 1       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~81           ; 1       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~85           ; 1       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~84           ; 1       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~85           ; 1       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~81           ; 1       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~84           ; 1       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~85           ; 1       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~81           ; 1       ;
; LCD_CONTENT:u1|Mux36~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux54~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~212                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux14~22                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~211                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector15~26                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux15~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux1~7                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux1~6                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux52~210                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector16~4                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux48~19                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~79                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~208                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux18~10                                                                                                   ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~84           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~83           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~82           ; 1       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~80           ; 1       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~79           ; 1       ;
; lpm_divide:Div5|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~78           ; 1       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~83           ; 1       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~82           ; 1       ;
; lpm_divide:Mod4|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~81           ; 1       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~80           ; 1       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~79           ; 1       ;
; lpm_divide:Div4|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~78           ; 1       ;
; LCD_CONTENT:u1|Mux52~207                                                                                                  ; 1       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~80           ; 1       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~79           ; 1       ;
; lpm_divide:Div2|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~78           ; 1       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~83           ; 1       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~82           ; 1       ;
; lpm_divide:Mod2|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~81           ; 1       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~80           ; 1       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~79           ; 1       ;
; lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~78           ; 1       ;
; LCD_CONTENT:u1|Mux52~206                                                                                                  ; 1       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~84           ; 1       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~83           ; 1       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~82           ; 1       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~83           ; 1       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~82           ; 1       ;
; lpm_divide:Mod1|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~81           ; 1       ;
; LCD_CONTENT:u1|Mux52~205                                                                                                  ; 1       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~80           ; 1       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~79           ; 1       ;
; lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~78           ; 1       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~83           ; 1       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~82           ; 1       ;
; lpm_divide:Mod3|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~81           ; 1       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~80           ; 1       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~79           ; 1       ;
; lpm_divide:Div3|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~78           ; 1       ;
; LCD_CONTENT:u1|Selector20~2                                                                                               ; 1       ;
; cadVencedr2~2                                                                                                             ; 1       ;
; cadVencedr2~1                                                                                                             ; 1       ;
; cadVencedr2~0                                                                                                             ; 1       ;
; cadVencedr1~2                                                                                                             ; 1       ;
; nulo[0]~26                                                                                                                ; 1       ;
; total[0]~24                                                                                                               ; 1       ;
; cv3[0]~8                                                                                                                  ; 1       ;
; cv1[0]~9                                                                                                                  ; 1       ;
; digitos:a1|Decoder0~1                                                                                                     ; 1       ;
; cv2[0]~25                                                                                                                 ; 1       ;
; cv4[0]~25                                                                                                                 ; 1       ;
; LCD_CONTENT:u1|Mux54~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux54~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux55~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux55~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux28~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux14~21                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux14~20                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~204                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~203                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux55~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux46~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux46~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux14~19                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux14~18                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux14~17                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux14~16                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux14~15                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~202                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~201                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~200                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~199                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~198                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~197                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux49~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux37~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux14~14                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~196                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux14~13                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux14~12                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~195                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux37~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux37~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux37~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector14~5                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector14~4                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector14~3                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector14~2                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector14~1                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux14~11                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux55~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux0~2                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux0~1                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux0~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux55~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux21~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux14~10                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux14~9                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux7~1                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux7~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux19~78                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~77                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~76                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~75                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~74                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux14~8                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux14~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux14~6                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux56~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector15~25                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector15~24                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux52~192                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~191                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux47~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux47~6                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector15~23                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector15~22                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector15~21                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux47~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~189                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~188                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux38~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector15~20                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux52~187                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector15~19                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux52~186                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~182                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~181                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~179                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux38~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux38~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux38~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector15~18                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector15~17                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux52~177                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector15~16                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux56~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux56~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux15~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux47~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux56~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector15~15                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector15~14                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector15~13                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector15~12                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux1~5                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Selector15~11                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector15~10                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux52~173                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux8~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux57~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux57~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux30~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~172                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~171                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux48~18                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux30~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux48~17                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux57~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~170                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~169                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux48~16                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~168                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux48~15                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~167                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~166                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux39~9                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux39~8                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux39~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector16~3                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector16~2                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux57~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~165                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~164                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~163                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~162                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~161                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~160                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux48~13                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux48~12                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux57~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux23~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~159                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~158                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~157                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux23~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux23~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux9~1                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux52~154                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~153                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux9~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux16~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux16~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux16~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~150                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux58~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux58~6                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux31~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~73                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~149                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux19~72                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~148                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux31~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux58~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux49~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux49~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~71                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~70                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~69                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~68                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~67                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~147                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~146                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~145                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~144                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux40~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~66                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~65                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~143                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~142                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~141                                                                                                  ; 1       ;
; lpm_divide:Mod0|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[43]~81           ; 1       ;
; LCD_CONTENT:u1|Mux52~140                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~139                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux40~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~138                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~137                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux50~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector17~1                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector17~0                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux19~64                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~63                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~62                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux58~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux58~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~61                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~136                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux19~60                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux58~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~59                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~58                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~133                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux17~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux17~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux58~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux58~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux3~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux10~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~57                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~132                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux19~56                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~55                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~54                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~52                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux59~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector18~14                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector18~13                                                                                              ; 1       ;
; LCD_CONTENT:u1|Selector18~12                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux52~130                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~129                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux50~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux50~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~51                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~50                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~49                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~128                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~127                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~126                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux41~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector18~11                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux52~125                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~124                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector18~10                                                                                              ; 1       ;
; LCD_CONTENT:u1|Mux52~123                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~122                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~121                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~120                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~119                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~118                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux41~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~117                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~116                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~115                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector18~9                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector18~8                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector18~7                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux59~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux4~1                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux4~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux19~47                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~46                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~45                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~44                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux59~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux25~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector18~6                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector18~5                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux52~109                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux11~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector18~4                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux52~108                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Selector18~3                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux52~106                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux11~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux18~9                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux18~8                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux18~7                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux18~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux18~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux60~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux60~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux33~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux33~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux33~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux33~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux33~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux33~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux60~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux51~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux51~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~43                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~42                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~41                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~40                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~39                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~38                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~103                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~102                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~101                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux42~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~37                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~100                                                                                                  ; 1       ;
; LCD_CONTENT:u1|Mux52~99                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~98                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~36                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~96                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~95                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~94                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~93                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~92                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~91                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux42~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux42~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux42~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Selector19~3                                                                                               ; 1       ;
; LCD_CONTENT:u1|Selector19~2                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux19~35                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~34                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Selector19~0                                                                                               ; 1       ;
; LCD_CONTENT:u1|Mux60~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux5~1                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux5~0                                                                                                     ; 1       ;
; LCD_CONTENT:u1|Mux19~32                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~31                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~89                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~30                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~29                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~28                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux60~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux26~5                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux26~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux26~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~27                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~26                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux12~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux12~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux19~25                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~24                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~23                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~22                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~20                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~19                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~18                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~17                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~15                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux19~14                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux61~4                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux61~3                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux34~1                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~88                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~86                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~85                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~84                                                                                                   ; 1       ;
; LCD_CONTENT:u1|WideOr16~0                                                                                                 ; 1       ;
; cadVencedr2[0]                                                                                                            ; 1       ;
; LCD_CONTENT:u1|Mux52~82                                                                                                   ; 1       ;
; cadVencedr1[0]                                                                                                            ; 1       ;
; LCD_CONTENT:u1|Mux34~0                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux61~2                                                                                                    ; 1       ;
; LCD_CONTENT:u1|Mux52~80                                                                                                   ; 1       ;
; LCD_CONTENT:u1|Mux52~78                                                                                                   ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~75           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[38]~74           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[35]~73           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[35]~72           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[30]~71           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[30]~70           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~67           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[33]~66           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[25]~65           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[25]~64           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[26]~63           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[26]~62           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~61           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[28]~60           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[20]~59           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[20]~58           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[21]~57           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[21]~56           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~55           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~54           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[15]~53           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[15]~52           ; 1       ;
; lpm_divide:Mod5|lpm_divide_55m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[16]~51           ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,034 / 94,460 ( 2 % ) ;
; C16 interconnects           ; 9 / 3,315 ( < 1 % )    ;
; C4 interconnects            ; 894 / 60,840 ( 1 % )   ;
; Direct links                ; 447 / 94,460 ( < 1 % ) ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; Local interconnects         ; 978 / 33,216 ( 3 % )   ;
; R24 interconnects           ; 32 / 3,091 ( 1 % )     ;
; R4 interconnects            ; 937 / 81,294 ( 1 % )   ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.34) ; Number of LABs  (Total = 129) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 2                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 0                             ;
; 9                                           ; 6                             ;
; 10                                          ; 8                             ;
; 11                                          ; 2                             ;
; 12                                          ; 10                            ;
; 13                                          ; 4                             ;
; 14                                          ; 11                            ;
; 15                                          ; 9                             ;
; 16                                          ; 67                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.39) ; Number of LABs  (Total = 129) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 8                             ;
; 1 Clock                            ; 28                            ;
; 1 Clock enable                     ; 10                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.19) ; Number of LABs  (Total = 129) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 2                             ;
; 3                                            ; 6                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 6                             ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 10                            ;
; 15                                           ; 30                            ;
; 16                                           ; 16                            ;
; 17                                           ; 7                             ;
; 18                                           ; 1                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 2                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 0                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.22) ; Number of LABs  (Total = 129) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 17                            ;
; 2                                               ; 11                            ;
; 3                                               ; 13                            ;
; 4                                               ; 9                             ;
; 5                                               ; 6                             ;
; 6                                               ; 12                            ;
; 7                                               ; 20                            ;
; 8                                               ; 10                            ;
; 9                                               ; 6                             ;
; 10                                              ; 6                             ;
; 11                                              ; 5                             ;
; 12                                              ; 3                             ;
; 13                                              ; 2                             ;
; 14                                              ; 3                             ;
; 15                                              ; 3                             ;
; 16                                              ; 2                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.58) ; Number of LABs  (Total = 129) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 9                             ;
; 6                                            ; 3                             ;
; 7                                            ; 3                             ;
; 8                                            ; 12                            ;
; 9                                            ; 7                             ;
; 10                                           ; 7                             ;
; 11                                           ; 15                            ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 2                             ;
; 15                                           ; 8                             ;
; 16                                           ; 5                             ;
; 17                                           ; 4                             ;
; 18                                           ; 7                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 1                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 0                             ;
; 27                                           ; 2                             ;
; 28                                           ; 4                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; key0                 ; 6.7               ;
; I/O             ; clock                ; 1.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; key0            ; nulo[0]              ; 1.185             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "urna"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'urna.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node key1 (placed in PIN N23 (LVDS126p, DPCLK7/DQS0R/CQ1R))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node key2 (placed in PIN P23 (LVDS127p, DPCLK6/DQS1R/CQ1R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node reset (placed in PIN W26 (LVDS139p, CDPCLK4/DQS3R/CQ3R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.52 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 45 output pins without output pin load capacitance assignment
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gpio" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin LCD_DATA[0] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently enabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/Diego Felipe/Desktop/Urna_Eletronica/output_files/urna.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4913 megabytes
    Info: Processing ended: Thu Nov 01 14:38:53 2018
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Diego Felipe/Desktop/Urna_Eletronica/output_files/urna.fit.smsg.


