---
layout : single
title: "[Verilog] 4bit Compression Adder Design #2"
categories: 
  - Universal NPU-CNN Accelarator
toc: true
toc_sticky: true
use_math: true
---

12~15bit를 4bit로 압축하기 위한 Adder module 설계   

## 0. adder_12to4 module   

```verilog
// 12-to-4 Adder module
// Compress 12 input bits into 4 output bits
module adder_12to4(in, O3, O2, O1, O0);

    input [11:0] in;        // 12bit input
    wire x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11;
    output O3, O2, O1, O0;  // 4bit output (sum)

    // Assign input bits to individual wires
    assign {x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11} = in;
    
    // Intermediate partial sum & carry outputs from 6-to-3 compressors
    wire A[2:0];    // Partial sum & carry outputs for upper 6-to-3 adder
    wire B[2:0];    // Partial sum & carry outputs for lower 6-to-3 adder

    // First 6-to-3 compressor : Compress lower 6bits
    adder_6to3 A630({x0, x1, x2, x3, x4, x5}, 
                     B[2],  // most significant carry out
                     B[1],  // intermediate carry
                     B[0]); // partial sum
    
    // Second 6-to-3 compressor : Compress upper 6bits
    adder_6to3 A631({x6, x7, x8, x9, x10, x11}, 
                     A[2],  // most significant carry out
                     A[1],  // intermediate carry
                     A[0]); // partial sum

    // Intermediate carries for final adders
    wire C1, C2;

    // Final stage : Add partial sums & carries to produce 4bit output
    HA HA0(A[0], 
           B[0], 
           O0,  // output bit 0 (LSB)
           C1); // carry out

    FA FA0(A[1], 
           B[1],  
           C1, 
           O1,  // output bit 1
           C2); // carry out
    
    FA FA1(A[2], 
           B[2], 
           C2,  
           O2,  // output bit 2
           O3); // output bit 3 (MSB)

endmodule
```

<div align="left">
    <strong>RTL Schematic</strong>
  <img src="/assets/images/npu/24.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

<div align="left">
    <strong>Total Schematic</strong>
  <img src="/assets/images/npu/25.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

- **adder_12to4**   
  - 12bit의 입력을 4bit의 출력으로 압축하는 역할  
  - **데이터 처리 과정**
    - **1단계: 입력 분리**
      - 입력: 12개의 입력 비트 (`x0`, `x1`, `x2`, `x3`, `x4`, `x5`, `x6`, `x7`, `x8`, `x9`, `x10`, `x11`)
    - **2단계: 하위 6비트 압축**
      - 6-to-3 Compressor (`adder_6to3`)로 하위 6비트 (`x0`~`x5`)를 압축
        - 출력:
          - `B[0]`: partial sum
          - `B[1]`: intermediate carry
          - `B[2]`: most significant carry
    - **3단계: 상위 6비트 압축**
      - 6-to-3 Compressor (`adder_6to3`)로 상위 6비트 (`x6`~`x11`)를 압축
        - 출력:
          - `A[0]`: partial sum
          - `A[1]`: intermediate carry
          - `A[2]`: most significant carry
    - **4단계: partial sum 합산**
      - Half Adder (`HA0`)로 `A[0]` + `B[0]`를 계산
        - 출력:
          - `O0`: 최하위 출력 비트 (LSB)
          - `C1`: carry-out
    - **5단계: 중간 carry 및 carry-out 처리**
      - Full Adder (`FA0`)로 `A[1]` + `B[1]` + `C1`를 계산
        - 출력:
          - `O1`: 두 번째 출력 비트
          - `C2`: carry-out
    - **6단계: 최종 carry 처리**
      - Full Adder (`FA1`)로 `A[2]` + `B[2]` + `C2`를 계산
        - 출력:
          - `O2`: 세 번째 출력 비트
          - `O3`: 최상위 출력 비트 (MSB)
    - **최종 출력**
      - `O0`, `O1`, `O2`, `O3` = 4비트 출력 (합산된 결과)

&nbsp;

## 1. adder_13to4 module   

```verilog
// 13-to-4 Adder module
// Compress 13 input bits into 4 output bits
module adder_13to4(in, O3, O2, O1, O0);

    input [12:0] in;        // 13bit input
    wire x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11, x12;
    output O3, O2, O1, O0;  // 4bit output (sum)

    // Assign input bits to individual wires
    assign {x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11, x12} = in;

    // Intermediate partial sums & carries outputs from compressors
    wire A[2:0];    // Partial sum & carry outputs for upper 6-to-3 adder
    wire B[2:0];    // Partial sum & carry outputs for lower 6-to-3 adder

    // First compressor : Compress lower 7bits
    adder_7to3 A730({x0, x1, x2, x3, x4, x5, x6}, 
                     B[2],  // most significant carry out
                     B[1],  // intermediate carry
                     B[0]); // partial sum

    // Second compressor : Compress upper 6bits
    adder_6to3 A630({x7, x8, x9, x10, x11, x12}, 
                     A[2],  // most significant carry out
                     A[1],  // intermediate carry
                     A[0]); // partial sum

    // Intermediate carries for final adders
    wire C1, C2;

    // Final stage : Add partial sums & carries to produce 4bit output
    HA HA0(A[0], 
           B[0], 
           O0,  // output bit 0 (LSB)
           C1); // carry out

    FA FA0(A[1], 
           B[1], 
           C1, 
           O1,  // output bit 1
           C2); // carry out

    FA FA1(A[2], 
           B[2], 
           C2, 
           O2,  // output bit 2
           O3); // output bit 3 (MSB)

endmodule
```

<div align="left">
    <strong>RTL Schematic</strong>
  <img src="/assets/images/npu/26.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

<div align="left">
    <strong>Total Schematic</strong>
  <img src="/assets/images/npu/27.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

- **adder_13to4**   
  - 13bit의 입력을 4bit의 출력으로 압축하는 역할  
  - **데이터 처리 과정**
    - **1단계: 입력 분리**
      - 입력: 13개의 입력 비트 (`x0`, `x1`, `x2`, `x3`, `x4`, `x5`, `x6`, `x7`, `x8`, `x9`, `x10`, `x11`, `x12`)
    - **2단계: 하위 7비트 압축**
      - 7-to-3 Compressor (`adder_7to3`)로 하위 7비트 (`x0`~`x6`)를 압축
        - 출력:
          - `B[0]`: partial sum
          - `B[1]`: intermediate carry
          - `B[2]`: most significant carry
    - **3단계: 상위 6비트 압축**
      - 6-to-3 Compressor (`adder_6to3`)로 상위 6비트 (`x7`~`x12`)를 압축
        - 출력:
          - `A[0]`: partial sum
          - `A[1]`: intermediate carry
          - `A[2]`: most significant carry
    - **4단계: partial sum 합산**
      - Half Adder (`HA0`)로 `A[0]` + `B[0]`를 계산
        - 출력:
          - `O0`: 최하위 출력 비트 (LSB)
          - `C1`: carry-out
    - **5단계: 중간 carry 및 carry-out 처리**
      - Full Adder (`FA0`)로 `A[1]` + `B[1]` + `C1`를 계산
        - 출력:
          - `O1`: 두 번째 출력 비트
          - `C2`: carry-out
    - **6단계: 최종 carry 처리**
      - Full Adder (`FA1`)로 `A[2]` + `B[2]` + `C2`를 계산
        - 출력:
          - `O2`: 세 번째 출력 비트
          - `O3`: 최상위 출력 비트 (MSB)
    - **최종 출력**
      - `O0`, `O1`, `O2`, `O3` = 4비트 출력 (합산된 결과)

&nbsp;

## 2. adder_14to4 module   

```verilog
// 14-to 4 Adder module 
// Compress 14 input bits into 4 output bits
module adder_14to4(in, O3, O2, O1, O0);

    input [13:0] in;        // 14bit input
    wire x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11, x12, x13;
    output O3, O2, O1, O0;  // 4bit output (sum)

    // Assign input bits to individual wires
    assign {x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11, x12, x13} = in;

    // Intermediate partial sums & carries from compressors
    wire A[2:0];    // Partial sums & carries for upper 7-to-3 adder 
    wire B[2:0];    // Partial sums & carries for lower 7-to-3 adder

    // First 7-to-3 compressor : Compress lower 7bits
    adder_7to3 A730({x0, x1, x2, x3, x4, x5, x6}, 
                     B[2],  // most significant carry out
                     B[1],  // intermediate carry
                     B[0]); // partial sum
    
    // Second 7-to-3 compressor : Compress upper 7bits
    adder_7to3 A731({x7, x8, x9, x10, x11, x12, x13}, 
                     A[2],  // most significant carry out
                     A[1],  // intermediate carry
                     A[0]); // partial sum

    // Intermediate carries for final adders
    wire C1, C2;

    // Final stage : Add partial sums & carries to produce 4bit output
    HA HA0(A[0], 
           B[0], 
           O0,  // output bit 0 (LSB)
           C1); // carry out
        
    FA FA0(A[1], 
           B[1], 
           C1, 
           O1,  // output bit 1
           C2); // carry out

    FA FA1(A[2], 
           B[2], 
           C2, 
           O2,  // output bit 2
           O3); // output bit 3 (MSB)

endmodule
```

<div align="left">
    <strong>RTL Schematic</strong>
  <img src="/assets/images/npu/28.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

<div align="left">
    <strong>Total Schematic</strong>
  <img src="/assets/images/npu/29.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

- **adder_14to4**   
  - 14bit의 입력을 4bit의 출력으로 압축하는 역할  
  - **데이터 처리 과정**
    - **1단계: 입력 분리**
      - 입력: 14개의 입력 비트 (`x0`, `x1`, `x2`, `x3`, `x4`, `x5`, `x6`, `x7`, `x8`, `x9`, `x10`, `x11`, `x12`, `x13`)
    - **2단계: 하위 7비트 압축**
      - 7-to-3 Compressor (`adder_7to3`)로 하위 7비트 (`x0`~`x6`)를 압축
        - 출력:
          - `B[0]`: partial sum
          - `B[1]`: intermediate carry
          - `B[2]`: most significant carry
    - **3단계: 상위 7비트 압축**
      - 7-to-3 Compressor (`adder_7to3`)로 상위 7비트 (`x7`~`x13`)를 압축
        - 출력:
          - `A[0]`: partial sum
          - `A[1]`: intermediate carry
          - `A[2]`: most significant carry
    - **4단계: partial sum 합산**
      - Half Adder (`HA0`)로 `A[0]` + `B[0]`를 계산
        - 출력:
          - `O0`: 최하위 출력 비트 (LSB)
          - `C1`: carry-out
    - **5단계: 중간 carry 및 carry-out 처리**
      - Full Adder (`FA0`)로 `A[1]` + `B[1]` + `C1`를 계산
        - 출력:
          - `O1`: 두 번째 출력 비트
          - `C2`: carry-out
    - **6단계: 최종 carry 처리**
      - Full Adder (`FA1`)로 `A[2]` + `B[2]` + `C2`를 계산
        - 출력:
          - `O2`: 세 번째 출력 비트
          - `O3`: 최상위 출력 비트 (MSB)
    - **최종 출력**
      - `O0`, `O1`, `O2`, `O3` = 4비트 출력 (합산된 결과)


&nbsp;

## 3. adder_15to4 module   

```verilog
// 15-to-4 Adder module
// Compress 15 input bits into 4 output bits
module adder_15to4(in, O3, O2, O1, O0);

    input [14:0] in;        // 15bit input
    wire x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11, x12, x13, x14;
    output O3, O2, O1, O0;  // 4bit output (sum)

    // Assign input bits to individual wires
    assign {x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11, x12, x13, x14} = in;

    // Intermediate wires for partial sums & carries of each 3bit group
    wire cout[0:4], sum[0:4];

    // Stage 1 : Compress each group of three input bits using Full Adders
    FA F0(x0, 
          x1, 
          x2, 
          sum[0],   // partial sum
          cout[0]); // carry out

    FA F1(x3, 
          x4, 
          x5, 
          sum[1],   // partial sum
          cout[1]); // carry out

    FA F2(x6, 
          x7, 
          x8, 
          sum[2],   // partial sum
          cout[2]); // carry out

    FA F3(x9, 
          x10, 
          x11, 
          sum[3],   // partial sum
          cout[3]); // carry out

    FA F4(x12, 
          x13, 
          x14, 
          sum[4],   // partial sum
          cout[4]); // carry out

    // Intermediate wires for next stage
    wire A[3:1];    // carries from carry compressor
    wire B[2:0];    // partial sums from sum compressor

    // Stage 2 : Compress partial sums using 5-to-3 compressor
    adder_5to3 A530({sum[0], sum[1], sum[2], sum[3], sum[4]}, 
                     B[2],  // mist significant carry out
                     B[1],  // intermediate carry
                     B[0]); // partial sum

    // Stage 2 : Compress carries using 5-to-3 compressor 
    adder_5to3 A531({cout[0], cout[1], cout[2], cout[3], cout[4]}, 
                     A[3],  // most significant carry out
                     A[2],  // intermediate carry
                     A[1]); // partial sum

    // Final outputs & intermediate carries
    assign O0 = B[0];   // output bit 0 (LSB)

    wire C1, C2;

    // Final stage : Combine intermediate sums & carries
    HA HA0(A[1], 
           B[1], 
           O1,  // output bit 1
           C1); // carry out

    FA FA5(A[2], 
           B[2], 
           C1, 
           O2,  // output bit 2
           C2); // carry out

    // Final output bit (MSB)
    assign O3 = A[3] ^ C2;

endmodule
```

<div align="left">
    <strong>RTL Schematic</strong>
  <img src="/assets/images/npu/30.png" width="80%" height="80%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

<div align="left">
    <strong>Total Schematic</strong>
  <img src="/assets/images/npu/31.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

- **adder_15to4**   
  - 15bit의 입력을 4bit의 출력으로 압축하는 역할  
  - **데이터 처리 과정 (15-to-4 Adder)**
    - **1단계: 입력 분리**
      - 입력: 15개의 입력 비트 (`x0`, `x1`, ..., `x14`)
    - **2단계: 3비트 그룹 압축**
      - 5개의 3비트 그룹을 각각 Full Adder로 처리
        - 출력:
          - `sum[0~4]`: 각 그룹의 partial sum
          - `cout[0~4]`: 각 그룹의 carry-out
    - **3단계: partial sum 압축**
      - 5-to-3 Compressor (`adder_5to3`)로 `sum[0~4]`를 압축
        - 출력:
          - `B[0]`: partial sum
          - `B[1]`: intermediate carry
          - `B[2]`: most significant carry
    - **4단계: carry-out 압축**
      - 5-to-3 Compressor (`adder_5to3`)로 `cout[0~4]`를 압축
        - 출력:
          - `A[1]`: partial sum
          - `A[2]`: intermediate carry
          - `A[3]`: most significant carry
    - **5단계: 최종 합산**
      - 최하위 비트:
        - `O0` = `B[0]`
      - 두 번째 출력 비트:
        - Half Adder (`HA0`): `A[1]` + `B[1]`
          - 출력: `O1`, carry `C1`
      - 세 번째 출력 비트:
        - Full Adder (`FA5`): `A[2]` + `B[2]` + `C1`
          - 출력: `O2`, carry `C2`
      - 최상위 출력 비트 (MSB):
        - `O3` = `A[3]` ^ `C2`
    - **최종 출력**
      - `O0`, `O1`, `O2`, `O3` = 4비트 출력 (합산된 결과)

&nbsp;

