# PRESENT-cipher-encrypt-for-VHDL-brush-up

少し前にアップロードしたVHDLによるPRESENT暗号のFPGA実装をブラッシュアップしたものです  
一部記号名、記述、実行環境などが変わっています  
（前回のレポジトリに併合するにはちょっと知識不足だったので（元ファイルが残るのかとか）、後で調べてからそのようにします）

## 環境  
* Windows 10
* DE0-CV FPGA学習ボード（Cyclone V）
* Quartus Prime 18.0

何かあったらconvergence7120[at]gmail.comまで
