#CPU #Design_MIPS_CPU #Pipeline_MIPS 

![](https://i.imgur.com/t8QWM4b.png)
![](https://i.imgur.com/L80rWce.png)

filp - flop = *pipeline register*
stage 구분용 - 이전 stage 결과 값을 기억했다가 새로운 clock이 오면 다음 stage에 값을 넘겨줌
