理想
7-2 -- 7-3 做好符号表
7-3 -- 7-5 生成 LLVM IR
7-5 -- 7-10 跑起来

现实
7-2 搞好 Log
7-2 -- 7-4 做好符号表
7-4 -- 7-14 生成 LLVM IR
7-14 -- 7-17 完成 mem2reg 和

空了一个多月
现在目标是完成后端能完成一个汇编的生成
