{"patent_id": "10-2022-0069537", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0168812", "출원번호": "10-2022-0069537", "발명의 명칭": "무작위적 진동 특성을 이용하여 물리적 복제 방지 기능을 구비한 단일 트랜지스터 구조의 은", "출원인": "한국과학기술원", "발명자": "최양규"}}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "단일 트랜지스터를 포함한 채 무작위적 진동 특성을 이용하는 보안 키 소자에 있어서, 상기 단일 트랜지스터는, 전하를 저장하고 방출함으로써, 상기 단일 트랜지스터에 포함되는 소스 및 드레인에 입력되는 입력 전류와 상기단일 트랜지스터에서 래치(Latch) 현상이 발생됨에 따라 설정되는 낮은 저항 상태(Low Resistance State; LRS)에서 흐를 수 있는 전류의 최소 값인 진동 문턱 전류(Oscillation threshold current) 사이의 대소 관계에 따라진동 상태 또는 비진동 상태 중 어느 하나의 출력 전압 신호를 출력하는 오실레이터 동작을 수행하여 물리적 복제 방지 기능을 구현하는 것을 특징으로 하는 보안 키 소자."}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 단일 트랜지스터는, 초기의 높은 저항 상태(High Resistance State; HRS)로부터 래치(Latch) 현상이 발생됨에 따라 설정되는 상기낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 따른 전류가 상기 진동 문턱 전류와 대소 관계에 따른 값을 갖는 상기 입력 전류와 평형을 이루는지 여부에 기초하여, 상기 진동 상태 또는 상기 비진동 상태 중 어느 하나의 출력 전압 신호를 출력하는 것을 특징으로 하는 보안 키소자."}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 단일 트랜지스터는, 상기 입력 전류가 상기 진동 문턱 전류보다 작은 값을 갖는 경우 상기 입력 전류가 상기 낮은 저항 상태의 상기단일 트랜지스터에서 존재할 수 없는 전류 영역인 불안정한 금지 영역(Forbidden region)에 해당됨에 기초하여,상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 따른상기 전류가 상기 입력 전류와 평형을 이루지 못하여 상기 낮은 저항 상태에서 상기 높은 저항 상태로 재설정됨으로써 상기 진동 상태의 출력 전압 신호를 출력하거나, 상기 입력 전류가 상기 진동 문턱 전류보다 큰 값을 갖는 경우, 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 따른 상기 전류가 상기 입력 전류와 평형을 이뤄 상기 낮은 저항 상태에서 정상 상태(Steady state)를 형성함으로써 상기 비진동 상태의 출력 전압 신호를 출력하는 것을 특징으로 하는 보안 키 소자."}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 단일 트랜지스터는, 상기 초기의 높은 저항 상태에서 상기 단일 트랜지스터에 포함되는 게이트에 음의 값의 게이트 전압이 인가되고상기 소스 및 상기 드레인에 상기 진동 문턱 전류보다 작은 값의 상기 입력 전류가 입력되어 상기 소스 및 상기드레인에서 전자가 방출됨에 따라, 상기 소스 및 상기 드레인 양단 사이의 전압 차로 충격 이온화(Impactionization)를 발생시키고, 상기 충격 이온화의 발생에 응답하여 생성되는 정공을 상기 단일 트랜지스터에 포함되는 부유 바디층에 저장하다가, 상기 충격 이온화가 임계점에 도달하여 상기 래치 현상이 발생됨에 따라 상기낮은 저항 상태로 설정되며, 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일트랜지스터에 공급됨에 응답하여 상기 소스 및 상기 드레인에서 접지단으로 상기 입력 전류보다 큰 값의 전류가공개특허 10-2023-0168812-3-흐름에 따라 상기 소스 및 상기 드레인 양단 사이의 전압 차를 감소시켜 상기 충격 이온화를 억제함으로써, 상기 부유 바디층에 저장된 정공을 재결합하여 상기 높은 저항 상태로 재설정되는 동작을 통해, 상기 진동 상태의출력 전압 신호를 출력하는 것을 특징으로 하는 보안 키 소자."}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 단일 트랜지스터는, 상기 초기의 높은 저항 상태에서 상기 단일 트랜지스터에 포함되는 게이트에 음의 값의 게이트 전압이 인가되고상기 소스 및 상기 드레인에 상기 진동 문턱 전류보다 큰 값의 상기 입력 전류가 입력되어 상기 소스 및 상기드레인에서 전자가 방출됨에 따라, 상기 소스 및 상기 드레인 양단 사이의 전압 차로 충격 이온화(Impactionization)를 발생시키고, 상기 충격 이온화의 발생에 응답하여 생성되는 정공을 상기 단일 트랜지스터에 포함되는 부유 바디층에 저장하다가, 상기 충격 이온화가 임계점에 도달하여 상기 래치 현상이 발생됨에 따라 상기낮은 저항 상태로 설정되며, 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일트랜지스터에 공급됨에 응답하여 상기 소스 및 상기 드레인에서 접지단으로 상기 입력 전류와 동일한 값의 전류가 흐름에 따라 상기 소스 및 상기 드레인 양단 사이의 전압 차를 유지하여 상기 충격 이온화를지속시킴으로써, 상기 낮은 저항 상태에서 상기 정상 상태를 형성하는 동작을 통해, 상기 비진동 상태의 출력전압 신호를 출력하는 것을 특징으로 하는 보안 키 소자."}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 단일 트랜지스터는, 상기 진동 상태의 출력 전압 신호를 출력하는 것으로 제1 값의 비트를 나타내고 상기 비진동 상태의 출력 전압신호를 출력하는 것으로 제2 값의 비트를 나타냄으로써 상기 물리적 복제 방지 기능을 구현하는 것을 특징으로하는 보안 키 소자."}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 단일 트랜지스터는, 상기 외부로부터 보안 공격이 감지되는 경우 상기 단일 트랜지스터의 문턱 전압보다 높은 값의 게이트 전압이인가됨에 응답하여, 상기 단일 트랜지스터에 채널을 형성함으로써 래치(Latch) 현상을 발생시키지 않아 상기 진동 상태의 출력 전압 신호 및 상기 비진동 상태의 출력 전압 신호에 해당하지 않는 값의 출력 전압 신호를 출력하는 은폐 상태를 형성함으로써, 보안 키 은폐 기능을 구현하는 것을 특징으로 하는 보안 키 소자."}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 단일 트랜지스터는, 기판 상에 형성되는 정공 배리어 물질; 상기 정공 배리어 물질 상에 형성되는 부유 바디층; 상기 부유 바디층의 양단에 형성되는 상기 소스 및 상기 드레인; 상기 부유 바디 상에 형성되는 게이트 절연막; 및 상기 게이트 절연막 상에 형성되는 게이트를 포함하고, 상기 게이트 및 상기 소스 사이의 오버랩(Overlap) 또는 언더랩(Underlap) 길이, 상기 게이트 및 상기 드레인사이의 오버랩 또는 언더랩 길이, 상기 게이트의 길이, 또는 상기 게이트 절연막의 두께 중 적어도 하나는, 공개특허 10-2023-0168812-4-상기 진동 문턱 전류가 계획한 값을 갖도록 조절되는 것을 특징으로 하는 보안 키 소자."}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "단일 트랜지스터를 포함한 채 무작위적 진동 특성을 이용하는 보안 키 소자의 동작 방법에 있어서, 초기의 높은 저항 상태(High Resistance State; HRS)에서 상기 단일 트랜지스터에 포함되는 게이트에 음의 값의게이트 전압이 인가되고 상기 단일 트랜지스터에 포함되는 소스 및 드레인에 진동 문턱 전류(Oscillationthreshold current)-상기 진동 문턱 전류는 상기 단일 트랜지스터에서 래치(Latch) 현상이 발생됨에 따라 설정되는 낮은 저항 상태(Low Resistance State; LRS)에서 흐를 수 있는 전류의 최소 값을 의미함-보다 작은 값의입력 전류가 입력되어 상기 소스 및 상기 드레인에서 전자가 방출됨에 따라, 상기 소스 및 상기 드레인 양단 사이의 전압 차로 충격 이온화(Impact ionization)를 발생시키는 단계; 상기 충격 이온화의 발생에 응답하여 생성되는 정공을 상기 단일 트랜지스터에 포함되는 부유 바디층에 저장하는 단계; 상기 충격 이온화가 임계점에 도달하여 상기 래치 현상이 발생됨에 따라 상기 낮은 저항 상태로 설정되는 단계; 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 응답하여 상기 소스 및 상기 드레인에서 접지단으로 상기 입력 전류보다 큰 값의 전류가 흐름에 따라 상기 소스 및상기 드레인 양단 사이의 전압 차를 감소시켜 상기 충격 이온화를 억제하는 단계; 및 상기 충격 이온화가 억제됨에 응답하여 상기 부유 바디층에 저장된 정공을 재결합하여 상기 높은 저항 상태로재설정됨에 따라, 진동 상태의 출력 전압 신호를 출력하는 단계를 포함하는 보안 키 소자의 동작 방법."}
{"patent_id": "10-2022-0069537", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "단일 트랜지스터를 포함한 채 무작위적 진동 특성을 이용하는 보안 키 소자의 동작 방법에 있어서, 초기의 높은 저항 상태(High Resistance State; HRS)에서 상기 단일 트랜지스터에 포함되는 게이트에 음의 값의게이트 전압이 인가되고 상기 단일 트랜지스터에 포함되는 소스 및 드레인에 진동 문턱 전류(Oscillationthreshold current)-상기 진동 문턱 전류는 상기 단일 트랜지스터에서 래치(Latch) 현상이 발생됨에 따라 설정되는 낮은 저항 상태(Low Resistance State; LRS)에서 흐를 수 있는 전류의 최소 값을 의미함-보다 큰 값의 입력 전류가 입력되어 상기 소스 및 상기 드레인에서 전자가 방출됨에 따라, 상기 소스 및 상기 드레인 양단 사이의 전압 차로 충격 이온화(Impact ionization)를 발생시키는 단계; 상기 충격 이온화의 발생에 응답하여 생성되는 정공을 상기 단일 트랜지스터에 포함되는 부유 바디층에 저장하는 단계; 상기 충격 이온화가 임계점에 도달하여 상기 래치 현상이 발생됨에 따라 상기 낮은 저항 상태로 설정되는 단계; 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 응답하여 상기 소스 및 상기 드레인에서 접지단으로 상기 입력 전류와 동일한 값의 전류가 흐름에 따라 상기 소스및 상기 드레인 양단 사이의 전압 차를 유지하여 상기 충격 이온화를 지속시키는 단계; 및 상기 충격 이온화가 지속됨에 응답하여 상기 낮은 저항 상태에서 상기 정상 상태를 형성함으로써, 비진동 상태의 출력 전압 신호를 출력하는 단계를 포함하는 보안 키 소자의 동작 방법."}
{"patent_id": "10-2022-0069537", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "무작위적 진동 특성을 이용하여 물리적 복제 방지 기능을 구비한 단일 트랜지스터 구조의 은폐 가능한 보안 키 소자가 개시된다. 일 실시예에 따른 단일 트랜지스터를 포함한 채 무작위적 진동 특성을 이용하는 보안 키 소자 에 있어서, 상기 단일 트랜지스터는, 전하를 저장하고 방출함으로써, 상기 단일 트랜지스터에 포함되는 소스 및 드레인에 입력되는 입력 전류와 상기 단일 트랜지스터에서 래치(Latch) 현상이 발생됨에 따라 설정되는 낮은 저 항 상태(Low Resistance State; LRS)에서 흐를 수 있는 전류의 최소 값인 진동 문턱 전류(Oscillation threshold current) 사이의 대소 관계에 따라 진동 상태 또는 비진동 상태 중 어느 하나의 출력 전압 신호를 출 력하는 오실레이터 동작을 수행하여 물리적 복제 방지 기능을 구현하는 것을 특징으로 할 수 있다."}
{"patent_id": "10-2022-0069537", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "아래의 실시예들은 오실레이터(Oscillator) 동작이 가능한 단일 트랜지스터 구조를 기반으로 보안 키 은폐가 가 능한 물리적 복제 방지 기능(Physically Unclonable Function; PUF)을 구현한 소자에 대한 것이다."}
{"patent_id": "10-2022-0069537", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "4차 산업혁명에 따른 인공지능(Artificial Intelligence; AI), 자율주행차, 빅데이터, 증강/가상 현실 (Augmented Reality/Virtual Reality; AR/VR), 사물인터넷(Internet of Things; IoT), 스마트폰, 스마트 가전 들과 관련된 산업의 급격한 수요증가로 인해 반도체 산업의 중요성과 시장이 점점 커지고 있다. 이 때문에 정 보통신기술(Information and Communications Technology; ICT)을 기반으로 한 4차 산업혁명에 모든 반도체 소 자의 상호연결과 더불어 방대한 데이터 처리가 요구되고 있다. 또한, 초연결, 초지능, 초융합을 지향하는 4차 산업혁명의 핵심 인프라인 무선통신 산업은 타 산업과 융합되어 신규 서비스의 출현, 통신 소자의 다양화, 소자 간의 연결 급증 등 통신 환경의 변화를 초래하고 있다. 특히, 인간 중심의 네트워크로 구성된 기존 이동통신과 달리, 사물 간의 연결을 기반으로 막대한 수의 단말기 사용이 필수적인 사물인터넷 산업은 5G 또는 6G의 초연결성을 활용하여 획기적인 발전이 예상된다. 이러한 초연결, 초지능, 초융합을 지향하는 무선통신 기반의 4차 산업혁명은 사물인터넷 산업의 발전을 이끌어 왔으나, 사물인터넷 서비스가 스마트 홈, 스마트 의료, 스마트 카와 같이 일상생활로 점점 확산되면서 해킹과 같은 공격이 사이버 공간에만 머물지 않고 현실 세계에서 인간의 생명과 재산을 위협할 수 있다는 문제를 갖게 되었다. 더불어, 사물인터넷 소자의 기능과 종류가 다양화됨에 따라 더욱 보안 강화의 중요성이 대두되고 있다. 한편, 하드웨어(HW) 기반 보안 기능이 내재된 집적회로(Integrated Circuit; IC) 칩은 대표적으로 물리적 복제 방지 기능(Physically Unclonable Function; PUF), 난수 발생기(Random Number Generator; RNG), 암호화 모듈 (Cryptographic module)이 있다. 이 중, PUF는 동일한 제조 과정에서 의도하지 않았지만 불가피하게 발생하는 공정 산포로 인한 반도체의 고유한 미세구조 차이를 이용하여 물리적으로 복제가 불가능한 보안 키를 생성하는 기술이다. 제품 제조 관점에서는 공정 산포가 생기는 것이 바람직하지 않지만, 이러한 산포는 각각의 개별 칩 에 대하여 고유의 출력을 생성한다는 점에서 PUF 구현에는 오히려 유리하다. 또한, 칩 제조 과정에서 공정 산 포를 이용하므로 예측과 복제가 불가능하다. 따라서 일종의 지문 또는 홍채와 같은 고유 정보를 담고 있으며, 고유한 보안 키 값은 외부에서 탐지되지 않는 특성을 구비해야 한다. 이러한 PUF는 소프트웨어(SW) 기반 보안 솔루션이 가지는 근원적 한계를 극복함과 동시에, 사물인터넷 기기의 특성상 필수적인 초소형, 저전력, 저비용 동작에 손쉽게 적용이 가능하다는 장점을 가지고 있어 큰 관심을 받고 있다. 이상적인 PUF는 크게 두 가지 특성을 갖는다. 첫 번째로, 입력(Challenge)에 대한 출력(Response) 값을 쉽게 평 가할 수 있어야 하되, 예측하기는 힘들어야 한다. 이는 만들어진 PUF 소자(이하, PUF 소자는 물리적 복제 방지 기능을 갖는 소자를 의미함)의 읽기 동작을 용이하게 해주는 동시에 외부의 예측으로부터 안전한 보안성을 확보 해야 함을 의미한다. 두 번째로, 제작하기는 쉬워야 하지만 이를 복제하기는 어려워야 한다. 제작 용이성은 집적회로에 집적될 수 있는 PUF 소자들의 생산성을 증가시키고, 비용을 절감하게 하는 매우 중요한 특성이다. 하지만, 이를 복제하기 쉬워진다면 PUF의 보안성이 훼손될 수 있기 때문에 복제 불가능성은 반드시 지켜져야 한 다. 제작된 PUF 소자는 균일성(Uniformity), 유일성(Uniqueness) 및 신뢰성(Reliability)이라는 세 가지 특성으로 PUF 소자의 성능을 평가한다. 균일성은 Hamming weight로 정량화되고, 유일성은 칩 간 해밍거리(inter-chip Hamming distance; HDinter)로 정량화되고, 신뢰성은 칩 내 해밍거리(intra-chip Hamming distance; HDintra) 로 정량화된다. 먼저, 균일성은 PUF 소자의 배열(array) 내에 '0'과 '1'의 비트를 가지는 셀(cell)의 비율이 얼마나 균일한지 평가하는 특성으로, 이 비율이 50%에 가까울수록 한쪽으로 편향되지 않은 균일한 출력을 가지 는 PUF 소자 배열을 의미한다. 두 번째로, 유일성은 동일한 조건으로 제작된 PUF 소자 배열들이 서로 독립적이 고 인과 관계가 없는 비트 값을 가지는지 평가하는 지표로, 칩 간 해밍거리로 표현된다. 칩 간 해밍거리는 동 일한 입력이 여러 PUF 소자 배열에 적용될 때, 각 PUF 소자 배열 간의 출력이 얼마나 차이를 갖는지 측정하는 것으로, 50%에 가까울수록 PUF 소자 배열들이 독립적이고 무작위 함을 의미한다. 마지막으로, 신뢰성은 PUF 배 열이 가지는 고유한 출력이 시간, 온도 등 외부 환경 변화에도 일정하게 유지되는지를 평가하는 특성으로 칩 내 해밍거리로 나타낸다. 칩 내 해밍거리는 외부 환경에 따라 출력의 변화가 없을 수록 0%에 인접한 값을 갖고, 이상적인 경우 0%의 값을 가진다. 대부분의 PUF 소자는 출력차이를 식별하는 기준으로 주로 문턱 전압(threshold voltage; VT)을 사용한다. 예를 들어, 정적 램(Static Random Access Memory; SRAM) 기반의 PUF와 플래시 메모리(Flash memory) 기반의 PUF가 이에 속한다. 한편, 링 오실레이터(Ring oscillator) 기반의 PUF는 출력의 차이를 식별하는 기준으로 발진 주 파수(Oscillation frequency)를 사용한다. 디지털 신호인 발진 주파수는 아날로그-디지털 변환기(Analogue to digital converter; ADC)를 필요로 하지 않기 때문에, 변환기에서 사용되는 전력 소모를 줄여, 사물인터넷 기기의 저전력 구동을 가능하게 한다. 하지만, 두 개의 트랜지스터로 이루어진 인버터(Inverter)가 최소 세 개 이상, 통상적으로는 101개 이상을 필요 로 하는 링 오실레이터를 PUF로 사용하면, 다수의 트랜지스터를 집적하기 위해 필요한 면적이 증가하여 단가가 올라가며, 제작 비용의 추가상승으로 초소형, 저비용 관점에서 사물인터넷 기기에 적용하는데 큰 단점이 된다. 또한, 동작에 필요한 최소 에너지가 여전히 크기 때문에 저전력 관점에서도 단점이 된다. 따라서 초소형, 저비 용, 저전력 동작을 위한 단일 소자 수준의 오실레이터 기반의 PUF 소자에 대한 개발이 절실하다."}
{"patent_id": "10-2022-0069537", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "일 실시예들은 두 개의 트랜지스터로 이루어진 인버터가 최소 세 개 이상 필요한 기존의 링 오실레이터 기반의 보안 키 소자가 갖는 전력 소모 증가, 면적 증가, 제조 단가 상승의 하드웨어 코스트를 감소시키고자, 전자를 저장하고 방출함으로써 입력 전류와 진동 문턱 전류(Oscillation threshold current) 사이의 대소 관계에 따라 진동 상태 또는 비진동 상태 중 어느 하나의 출력 전압 신호를 출력하는 무작위성 진동 특성의 오실레이터 동작 을 수행하여 물리적 복제 방지 기능을 구현하는 단일 트랜지스터 기반 보안 키 소자를 제안한다. 다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2022-0069537", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따르면, 단일 트랜지스터를 포함한 채 무작위적 진동 특성을 이용하는 보안 키 소자에 있어서, 상 기 단일 트랜지스터는, 전하를 저장하고 방출함으로써, 상기 단일 트랜지스터에 포함되는 소스 및 드레인에 입 력되는 입력 전류와 상기 단일 트랜지스터에서 래치(Latch) 현상이 발생됨에 따라 설정되는 낮은 저항 상태(Low Resistance State; LRS)에서 흐를 수 있는 전류의 최소 값인 진동 문턱 전류(Oscillation threshold current) 사이의 대소 관계에 따라 진동 상태 또는 비진동 상태 중 어느 하나의 출력 전압 신호를 출력하는 오실레이터 동작을 수행하여 물리적 복제 방지 기능을 구현하는 것을 특징으로 할 수 있다. 일 측면에 따르면, 상기 단일 트랜지스터는, 초기의 높은 저항 상태(High Resistance State; HRS)로부터 래치 (Latch) 현상이 발생됨에 따라 설정되는 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 따른 전류가 상기 진동 문턱 전류와 대소 관계에 따른 값을 갖는 상기 입력 전류와 평형을 이루는지 여부에 기초하여, 상기 진동 상태 또는 상기 비진동 상태 중 어느 하나의 출력 전압 신 호를 출력하는 것을 특징으로 할 수 있다. 다른 측면에 따르면, 상기 단일 트랜지스터는, 상기 입력 전류가 상기 진동 문턱 전류보다 작은 값을 갖는 경우 상기 입력 전류가 상기 낮은 저항 상태의 상기 단일 트랜지스터에서 존재할 수 없는 전류 영역인 불안정한 금지 영역(Forbidden region)에 해당됨에 기초하여, 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 따른 상기 전류가 상기 입력 전류와 평형을 이루지 못하여 상기 낮은 저항 상태에서 상기 높은 저항 상태로 재설정됨으로써 상기 진동 상태의 출력 전압 신호를 출력하거나, 상기 입 력 전류가 상기 진동 문턱 전류보다 큰 값을 갖는 경우, 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에 서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 따른 상기 전류가 상기 입력 전류와 평형을 이뤄 상기 낮은 저항 상태에서 정상 상태(Steady state)를 형성함으로써 상기 비진동 상태의 출력 전압 신호를 출력하는 것을 특징으로 할 수 있다. 또 다른 측면에 따르면, 상기 단일 트랜지스터는, 상기 초기의 높은 저항 상태에서 상기 단일 트랜지스터에 포 함되는 게이트에 음의 값의 게이트 전압이 인가되고 상기 소스 및 상기 드레인에 상기 진동 문턱 전류보다 작은 값의 상기 입력 전류가 입력되어 상기 소스 및 상기 드레인에서 전자가 방출됨에 따라, 상기 소스 및 상기 드레 인 양단 사이의 전압 차로 충격 이온화(Impact ionization)를 발생시키고, 상기 충격 이온화의 발생에 응답하여 생성되는 정공을 상기 단일 트랜지스터에 포함되는 부유 바디층에 저장하다가, 상기 충격 이온화가 임계점에 도 달하여 상기 래치 현상이 발생됨에 따라 상기 낮은 저항 상태로 설정되며, 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 응답하여 상기 소스 및 상기 드레인에서 접지단으로 상기 입력 전류보다 큰 값의 전류가 흐름에 따라 상기 소스 및 상기 드레인 양단 사이의 전압 차를 감소시켜 상기 충격 이온화를 억제함으로써, 상기 부유 바디층에 저장된 정공을 재결합하여 상기 높은 저항 상태로 재설정되는 동작을 통해, 상기 진동 상태의 출력 전압 신호를 출력하는 것을 특징으로 할 수 있다. 또 다른 측면에 따르면, 상기 단일 트랜지스터는, 상기 초기의 높은 저항 상태에서 상기 단일 트랜지스터에 포 함되는 게이트에 음의 값의 게이트 전압이 인가되고 상기 소스 및 상기 드레인에 상기 진동 문턱 전류보다 큰 값의 상기 입력 전류가 입력되어 상기 소스 및 상기 드레인에서 전자가 방출됨에 따라, 상기 소스 및 상기 드레 인 양단 사이의 전압 차로 충격 이온화(Impact ionization)를 발생시키고, 상기 충격 이온화의 발생에 응답하여 생성되는 정공을 상기 단일 트랜지스터에 포함되는 부유 바디층에 저장하다가, 상기 충격 이온화가 임계점에 도 달하여 상기 래치 현상이 발생됨에 따라 상기 낮은 저항 상태로 설정되며, 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 응답하여 상기 소스 및 상기 드레인에서 접지단으로 상기 입력 전류와 동일한 값의 전류가 흐름에 따라 상기 소스 및 상기 드레인 양단 사이의 전압 차 를 유지하여 상기 충격 이온화를 지속시킴으로써, 상기 낮은 저항 상태에서 상기 정상 상태를 형성하는 동작을 통해, 상기 비진동 상태의 출력 전압 신호를 출력하는 것을 특징으로 할 수 있다. 또 다른 측면에 따르면, 상기 단일 트랜지스터는, 상기 진동 상태의 출력 전압 신호를 출력하는 것으로 제1 값 의 비트를 나타내고 상기 비진동 상태의 출력 전압 신호를 출력하는 것으로 제2 값의 비트를 나타냄으로써 상기 물리적 복제 방지 기능을 구현하는 것을 특징으로 할 수 있다. 또 다른 측면에 따르면, 상기 단일 트랜지스터는, 상기 외부로부터 보안 공격이 감지되는 경우 상기 단일 트랜 지스터의 문턱 전압보다 높은 값의 게이트 전압이 인가됨에 응답하여, 상기 단일 트랜지스터에 채널을 형성함으 로써 래치(Latch) 현상을 발생시키지 않아 상기 진동 상태의 출력 전압 신호 및 상기 비진동 상태의 출력 전압 신호에 해당하지 않는 값의 출력 전압 신호를 출력하는 은폐 상태를 형성함으로써, 보안 키 은폐 기능을 구현하 는 것을 특징으로 할 수 있다. 또 다른 측면에 따르면, 상기 단일 트랜지스터는, 기판 상에 형성되는 정공 배리어 물질; 상기 정공 배리어 물 질 상에 형성되는 부유 바디층; 상기 부유 바디층의 양단에 형성되는 상기 소스 및 상기 드레인; 상기 부유 바 디 상에 형성되는 게이트 절연막; 및 상기 게이트 절연막 상에 형성되는 게이트를 포함하고, 상기 게이트 및 상 기 소스 사이의 오버랩(Overlap) 또는 언더랩(Underlap) 길이, 상기 게이트 및 상기 드레인 사이의 오버랩 또는 언더랩 길이, 상기 게이트의 길이, 또는 상기 게이트 절연막의 두께 중 적어도 하나는, 상기 진동 문턱 전류가 계획한 값을 갖도록 조절되는 것을 특징으로 할 수 있다. 일 실시예에 따르면, 단일 트랜지스터를 포함한 채 무작위적 진동 특성을 이용하는 보안 키 소자의 동작 방법은, 초기의 높은 저항 상태(High Resistance State; HRS)에서 상기 단일 트랜지스터에 포함되는 게이트에 음의 값의 게이트 전압이 인가되고 상기 단일 트랜지스터에 포함되는 소스 및 드레인에 진동 문턱 전류 (Oscillation threshold current)-상기 진동 문턱 전류는 상기 단일 트랜지스터에서 래치(Latch) 현상이 발생 됨에 따라 설정되는 낮은 저항 상태(Low Resistance State; LRS)에서 흐를 수 있는 전류의 최소 값을 의미함-보 다 작은 값의 입력 전류가 입력되어 상기 소스 및 상기 드레인에서 전자가 방출됨에 따라, 상기 소스 및 상기 드레인 양단 사이의 전압 차로 충격 이온화(Impact ionization)를 발생시키는 단계; 상기 충격 이온화의 발생에 응답하여 생성되는 정공을 상기 단일 트랜지스터에 포함되는 부유 바디층에 저장하는 단계; 상기 충격 이온화가 임계점에 도달하여 상기 래치 현상이 발생됨에 따라 상기 낮은 저항 상태로 설정되는 단계; 상기 낮은 저항 상 태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 응답하여 상기 소스 및 상기 드레인에서 접지단으로 상기 입력 전류보다 큰 값의 전류가 흐름에 따라 상기 소스 및 상기 드레인 양단 사이의 전압 차를 감소시켜 상기 충격 이온화를 억제하는 단계; 및 상기 충격 이온화가 억제됨에 응답하여 상기 부유 바디층에 저장된 정공을 재결합하여 상기 높은 저항 상태로 재설정됨에 따라, 진동 상태의 출력 전압 신호 를 출력하는 단계를 포함할 수 있다. 일 실시예에 따르면, 단일 트랜지스터를 포함한 채 무작위적 진동 특성을 이용하는 보안 키 소자의 동작 방법은, 초기의 높은 저항 상태(High Resistance State; HRS)에서 상기 단일 트랜지스터에 포함되는 게이트에 음의 값의 게이트 전압이 인가되고 상기 단일 트랜지스터에 포함되는 소스 및 드레인에 진동 문턱 전류 (Oscillation threshold current)-상기 진동 문턱 전류는 상기 단일 트랜지스터에서 래치(Latch) 현상이 발생 됨에 따라 설정되는 낮은 저항 상태(Low Resistance State; LRS)에서 흐를 수 있는 전류의 최소 값을 의미함-보 다 큰 값의 입력 전류가 입력되어 상기 소스 및 상기 드레인에서 전자가 방출됨에 따라, 상기 소스 및 상기 드 레인 양단 사이의 전압 차로 충격 이온화(Impact ionization)를 발생시키는 단계; 상기 충격 이온화의 발생에 응답하여 생성되는 정공을 상기 단일 트랜지스터에 포함되는 부유 바디층에 저장하는 단계; 상기 충격 이온화가 임계점에 도달하여 상기 래치 현상이 발생됨에 따라 상기 낮은 저항 상태로 설정되는 단계; 상기 낮은 저항 상태에서 상기 소스 및 상기 드레인에서 방출된 전자가 상기 단일 트랜지스터에 공급됨에 응답하여 상기 소스 및 상기 드레인에서 접지단으로 상기 입력 전류와 동일한 값의 전류가 흐름에 따라 상기 소스 및 상기 드레인 양단 사이의 전압 차를 유지하여 상기 충격 이온화를 지속시키는 단계; 및 상기 충격 이온화가 지속됨에 응답하여 상 기 낮은 저항 상태에서 상기 정상 상태를 형성함으로써, 비진동 상태의 출력 전압 신호를 출력하는 단계를 포함 할 수 있다."}
{"patent_id": "10-2022-0069537", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "일 실시예들은 전자를 저장하고 방출함으로써 입력 전류와 진동 문턱 전류(Oscillation threshold current) 사 이의 대소 관계에 따라 진동 상태 또는 비진동 상태 중 어느 하나의 출력 전압 신호를 출력하는 무작위성 진동 특성의 오실레이터 동작을 수행하여 물리적 복제 방지 기능을 구현하는 단일 트랜지스터 기반 보안 키 소자를 제안할 수 있다. 따라서, 두 개의 트랜지스터로 이루어진 인버터가 최소 세 개 이상 필요한 기존의 링 오실레이터 기반의 보안 키 소자가 갖는 전력 소모 증가, 면적 증가, 제조 단가 상승의 하드웨어 코스트를 감소시키는 기술적 효과가 달 성될 수 있다."}
{"patent_id": "10-2022-0069537", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나 지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2022-0069537", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제 한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다. 또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용 된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 예컨대, 본 명세 서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서에서 사용되는 \"포함 한다(comprises)\" 및/또는 \"포함하는(comprising)\"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 본 명세서에서 제1, 제2 등의 용어가 다양한 영역, 방향, 형상 등을 기술하기 위해서 사용되었지만, 이들 영역, 방향, 형상이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역, 방향 또는 형상을 다른 영역, 방 향 또는 형상과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제1 부분으로 언급된 부분 이 다른 실시예에서는 제2 부분으로 언급될 수도 있다. 또한, 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 기술적 사상 및 범위를 벗어 나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 제시된 각각의 실시예 범주에서 개별 구성요소의 위치, 배치, 또는 구성은 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 이하, 도면들을 참조하여 실시예들에 따른 단일 트랜지스터 기반 보안 키 소자에 대하여 상세히 설명한다. 도 1a는 일 실시예에 따른 게이트를 포함하는 평면형 단일 트랜지스터 기반 보안 키 소자를 도시한 단면도이고, 도 1b는 일 실시예에 따른 게이트를 포함하지 않는 평면형 단일 트랜지스터 기반 보안 키 소자를 도시한 단면도 이며, 도 2a는 일 실시예에 따른 평면형 부유 바디층 및 게이트를 포함하는 단일 트랜지스터 기반 보안 키 소자 를 촬영한 전자현미경 평면도 사진이고, 도 2b는 일 실시예에 따른 핀(Fin) 구조의 부유 바디층 및 게이트를 포 함하는 단일 트랜지스터 기반 보안 키 소자를 촬영한 전자현미경 사시도 사진이다. 일 실시예에 따른 무작위적 진동 특성을 이용하는 보안 키 소자는 기판, 정공 배리어 물질, 부유 바 디층, 소스, 드레인, 게이트 절연막 및 게이트를 포함하는 단일 트랜지스터를 기반으로 형성됨을 특징으로 한다. 기판은 단결정 반도체 기판으로서, 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄, 실리콘 카바이드, 에너지 밴드 오프셋(Offset)을 구비한 III-V 화합물 반도체 기판 중 어느 하나로 이루어질 수 있다. 기판은 전압 바이어스를 가하는 백 게이트(Back gate)로 작용할 수도 있다. 기판 상에는 순차적으로 정공 배리어 물질 및 부유 바디층이 위치할 수 있다. 기판 상에 형성되는 정공 배리어 물질은 매립된 산화물(Buried oxide), p형 바디(body)인 경우 매립 된 n형 우물(Buried n-well), n형 바디(body)인 경우 매립된 p형 우물(Buried p-well), 매립된 SiC(Buried SiC), 매립된 SiGe(Buried SiGe) 또는 에너지 밴드 오프셋(Offset)이 가능한 매립된 III-V 화합물(Buried III- V compound) 중 어느 하나로 이루어질 수 있다.정공 배리어 물질 상에 형성되는 부유 바디층은 실리콘, 게르마늄, 실리콘 게르마늄, III-V 족 화합 물 반도체 중 어느 하나로 구성된 채 전하를 저장하는 역할을 하며, 오실레이터 동작을 수행함에 있어 계획한 오실레이터 특성에 기초하여 그 도핑 농도가 조절될 수 있다. 이 때, 부유 바디층은 도 1a 및 2a에 도시 된 바와 같은 평면형 구조, 도 2b에 도시된 바와 같은 돌출 형태의 채널을 갖는 핀(Fin) 구조, 나노선 (Nanowire) 구조, 나노수직기둥(Nanopillar) 구조, 나노판상형(Nanosheet) 구조 또는 매립형 채널(Buried channel), 오목형 채널(Recessed channel), 고랑형 채널(Groove channel)을 갖는 함몰형 구조 중 어느 하나의 구조를 가질 수 있다. 부유 바디층이 평면형 구조를 갖는 경우, 기판은 백 게이트로 작용할 수 있다. 소스 및 드레인은 부유 바디층의 양단에 확산(Diffusion), 이온 주입(Ion implantation) 또는 후속 열처리 등을 통해 형성될 수 있으며, 입력 전류가 입력됨에 응답하여 일정 이상의 충격 이온화(Impact ionization)이 발생됨에 따라 스파이크 형태의 출력 전압 신호를 출력할 수 있다. 일례로, 소스 및 드레 인은 p형 바디인 경우 n형 실리콘, n형 바디인 경우 p형 실리콘 또는 금속실리사이드 중 어느 하나로 이루 어질 수 있다. 게이트 절연막은 부유 바디층 상에 산화 실리콘(Silicon oxide), 질화막, 산화 알루미늄(Aluminum oxide), 산화 하프늄(Hafnium oxide), 산화질화 하프늄(Hafnium oxynitride), 산화 아연(Zinc oxide), 산화 지 르코늄(Zirconium oxide), 산화하프늄지르코늄(Hafnium Zirconium Oxide; HZO) 또는 이들의 조합과 같은 절연 물질로 형성됨으로써, 부유 바디층과 게이트를 절연할 수 있다. 게이트는 게이트 절연막 상에 n형 폴리실리콘, p형 폴리실리콘 또는 금속(일례로, Al, Mo, Mg, Cr, Pd, Pt, Ni, Ti, Au, Ta, W, Ag, TiN, TaN 또는 이들의 조합과 같은 금속) 중 어느 하나로 형성된 채, 부유 바 디층의 포텐셜을 조절함으로써 오실레이터 특성을 결정하는 역할을 할 수 있다. 여기서, 게이트는 도 1a 및 도 2a에 도시된 바와 같은 평면형 구조 또는 도 2b에 도시된 바와 같은 핀(Fin) 구조, 함몰형 구조 또 는 double-gate, tri-gate, pi-gate (P-gate), omega-gate (W-gate), gate-all-around (GAA)와 같은 3차원 구 조로 형성될 수 있다. 도 2b에는 단일 트랜지스터로 3차원 핀펫(FinFET) 트랜지스터가 도시되어 있다. 이러한 게이트 절연막 및 게이트는 부유 바디층의 도핑 농도가 일정 값(예컨대, 5*1017cm-3) 이 상인 경우 단일 트랜지스터에 포함되지 않을 수 있다. 이러한 경우 단일 트랜지스터는 도1b에 도시 된 바와 같은 2단자 npn gate-less 트랜지스터 또는 pnp gate-less 트랜지스터일 수 있으며, 후술되는 오실레이 터 동작은 후술되는 것과 같이 게이트에 전압이 인가되지 않고, 게이트가 플로팅(Floating)된 상태에 서도 수행될 수 있다. 또한, 게이트 절연막 및 게이트는 부유 바디층 전체를 둘러싸고 있는 gate-all-around 구조일 수 있으며, 이러한 경우 전공 배리어 물질이 단일 트랜지스터에 미포함될 수 있다. 이와 같은 구조의 단일 트랜지스터를 포함하는 보안 키 소자는, 입력 전류와 진동 문턱 전류(Oscillation threshold current; IT) 사이의 대소 관계에 따라 진동 상태 또는 비진동 상태 중 어느 하나의 출력 전압 신호 를 출력하는 무작위적 진동 특성을 기반으로 예측과 추적이 불가능한 물리적 복제 방지 기능을 구현할 수 있다. 이 때, 공정 과정에서 의도하지 않았지만 불가피하게 발생하는 소자 간 공정 산포를 역이용하여 진동 문턱 전류 (Oscillation threshold current; IT) 산포의 평균 값을 입력 전류로 사용할 경우, 산포의 절반은 진동 상태의 출력 전압 신호를 나타내고 산포의 나머지 절반은 비진동 상태의 출력 전압 신호를 나타낼 수 있다. 이에, 단 일 트랜지스터 기반 보안 키 소자는 독립적이고 무작위적인 진동 특성을 토대로 독립적이고 무작위적인 비 트의 조합을 만들어 물리적 복제 방지 기능을 구현할 수 있다. 따라서, 단일 트랜지스터 기반 보안 키 소자는, 두 개의 트랜지스터로 이루어진 인버터가 최소 세 개 이상 필요한 기존의 링 오실레이터 기반의 보안 키 소자가 갖는 전력 소모 증가, 면적 증가, 제조 단가 상승의 하드 웨어 코스트를 감소시키는 기술적 효과를 달성할 수 있다. 일례로, 단일 트랜지스터 기반 보안 키 소자는, 하나의 트랜지스터만을 포함하기 때문에 집적도를 6F2 이하 수준으로 개선할 수 있다. 또한, 단일 트랜 지스터 기반 보안 키 소자는, 기술 성숙도가 확보된 100% 순정 CMOS 기술을 기초로 구현될 수 있기에, 집 적화 및 신뢰성 측면에 장점을 갖고 있는 CMOS 미세화 공정을 통해 양산성을 쉽게 확보하고 하드웨어 기반 보안 성을 향상시키는 기술적 효과를 달성할 수 있다. 또한, 설명된 구조의 단일 트랜지스터를 포함하는 보안 키 소자는, 보안 공격이 감지되는 경우 은폐 상태 를 형성하는 보안 키 은폐 기능을 구현할 수도 있다. 일 실시예에 따른 보안 키 소자는 전술된 구조의 단일 트랜지스터로 구성된 채 동작함을 전제로 하는 바, 이하에서는 단일 트랜지스터를 주체로 보안 키 소자의 동작 방법이 설명된다. 도 3a 내지 3b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 드레인-전류 전압 특성과 진동 문턱 전류 및 입력 전류 사이의 대소 관계에 따른 출력 전압-시간 특성을 도시한 도면이다. 단일 트랜지스터는 전하를 저장하고 입력 전류와 진동 문턱 전류(Oscillation threshold current) 사이의 대소 관계에 따라 진동 상태 또는 비진동 상태 중 어느 하나의 출력 전압 신호를 출력하는 오실레이터 동작을 수행하여 물리적 복제 방지 기능을 구현할 수 있다. 여기서, 입력 전류는 소스 및 드레인을 통해 입력되는 전류를 의미하며, 진동 문턱 전류는 단일 트랜 지스터에서 래치(Latch) 현상이 발생됨에 따라 설정되는 낮은 저항 상태(Low Resistance State; LRS)에서 흐를 수 있는 전류의 최소 값을 의미한다. 이하, 단일 트랜지스터의 낮은 저항 상태는 후술되는 단일 트 랜지스터의 높은 저항 상태에 대해 상대적으로 낮은 저항 값을 갖는 상태를 의미한다. 마찬가지로, 단일 트랜지스터의 높은 저항 상태는 낮은 저항 상태에 대해 상대적으로 높은 저항 값을 갖는 상태를 의미한다. 보다 상세하게, 단일 트랜지스터는 초기의 높은 저항 상태(High Resistance State; HRS)로부터 래치 현상 이 발생됨에 따라 설정되는 낮은 저항 상태에서 소스 및 드레인에서 방출된 전자가 단일 트랜지스터 에 공급됨에 따른 전류(이하, 공급 전류)가 진동 문턱 전류와 대소 관계에 따른 값을 갖는 입력 전류와 평 형을 이루는지 여부에 기초하여, 진동 상태 또는 비진동 상태 중 어느 하나의 출력 전압 신호를 출력할 수 있다. 예를 들어, 도 3a에 도시된 바와 같이 입력 전류가 진동 문턱 전류보다 작은 값을 갖는 경우(진동 문턱 전류가 입력 전류보다 큰 값을 갖는 경우), 입력 전류는 낮은 저항 상태의 단일 트랜지스터에서 존재할 수 있는 높은 저항 상태와 낮은 저항 상태 사이의 전류 영역(낮은 저항 상태의 단일 트랜지스터에서 존재할 수 없 는 전류 영역)인 불안정한 금지 영역(Forbidden region)에 해당된다. 이에 따라, 단일 트랜지스터의 낮은 저항 상태에서 소스 및 드레인에서 방출된 전자가 단일 트랜지스터에 공급됨에 따른 공급 전류 가 입력 전류와 평형을 이루지 못하기 때문에, 단일 트랜지스터는 낮은 저항 상태에서 높은 저항 상태로 재설정됨으로써 진동 상태의 출력 전압 신호를 출력할 수 있다. 입력 전류가 지속적으로 입력되면, 스파이크 형태의 출력 전압 신호가 일정한 주기로 반복되므로 진동 상태를 유지할 수 있다. 이 진동 상태가 물리적 복제 방지 기능에 응용 시 제1 값의 비트(예컨대, '1'의 비트)로 표현될 수 있다. 이와 같이 진동 상태의 출력 전압 신호가 출력되는 것은, 단일 트랜지스터가, 초기의 높은 저항 상태에서 게이트에 음의 값의 게이트 전압이 인가되고 소스 및 드레인에 진동 문턱 전류보다 작은 값의 입력 전류가 입력되어 소스 및 드레인에서 전자가 방출됨에 따라, 소스 및 드레인 양단 사 이의 전압 차로 충격 이온화(Impact ionization)를 발생시키고, 충격 이온화의 발생에 응답하여 생성되는 정공 을 부유 바디층에 저장하다가, 충격 이온화가 임계점에 도달하여 래치 현상이 발생됨에 따라 낮은 저항 상 태로 설정되며, 낮은 저항 상태에서 소스 및 드레인에서 방출된 전자가 단일 트랜지스터에 공급 됨에 응답하여 소스 및 드레인에서 접지단으로 입력 전류보다 큰 값의 전류(공급 전류)가 흐름에 따 라 소스 및 드레인(!50) 양단 사이의 전압 차를 감소시켜 충격 이온화를 억제함으로써, 부유 바디층 에 저장된 정공을 재결합하여 높은 저항 상태로 재설정되는 동작을 통해 이루어질 수 있다. 다른 예를 들면, 도 3b에 도시된 바와 같이 입력 전류가 진동 문턱 전류보다 큰 값을 갖는 경우(진동 문턱 전류 가 입력 전류보다 작은 값을 갖는 경우), 단일 트랜지스터의 낮은 저항 상태에서 소스 및 드레인 에서 방출된 전자가 단일 트랜지스터에 공급됨에 따른 공급 전류가 입력 전류와 평형을 이룸에 따라, 단일 트랜지스터는 높은 저항 상태로 재설정되지 못하고 낮은 저항 상태를 유지하여 정상 상태(Steady state)를 형성함으로써 비진동 상태의 출력 전압 신호를 출력할 수 있다. 출력 전압 신호를 특정 전압 값에 고 정되어 비진동 상태를 유지하는 바, 이 비진동 상태가 물리적 복제 방지 기능에 응용 시 제2 값의 비트(예컨대, '0'의 비트)로 표현될 수 있다. 이와 같이 비진동 상태의 출력 전압 신호가 출력되는 것은, 단일 트랜지스터가, 초기의 높은 저항 상태에 서 게이트에 음의 값의 게이트 전압이 인가되고 소스 및 드레인에 진동 문턱 전류보다 큰 값의 입력 전류가 입력되어 소스 및 드레인에서 전자가 방출됨에 따라, 소스 및 드레인 양단 사 이의 전압 차로 충격 이온화(Impact ionization)를 발생시키고, 충격 이온화의 발생에 응답하여 생성되는 정공을 부유 바디층에 저장하다가, 충격 이온화가 임계점에 도달하여 래치 현상이 발생됨에 따라 낮은 저항 상 태로 설정되며, 낮은 저항 상태에서 소스 및 드레인에서 방출된 전자가 단일 트랜지스터에 공급 됨에 응답하여 소스 및 드레인에서 접지단으로 입력 전류와 동일한 값의 전류(공급 전류)가 흐름에 따라 소스 및 드레인(!50) 양단 사이의 전압 차를 유지하여 충격 이온화를 지속시킴으로써, 낮은 저항 상 태에서 정상 상태를 형성하는 동작을 통해 이루어질 수 있다. 이하에서는 단일 트랜지스터가 진동 상태인 경우 및 비진동 상태인 경우 각각에서의 동작 방법에 대해 보 다 상세히 설명한다. 도 4a는 일 실시예에 따른 진동 상태에서 단일 트랜지스터 기반 보안 키 소자의 동작 방법을 도시한 플로우 차 트이고, 도 4b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 진동 상태를 설명하기 위해 에너지 밴 드 다이어그램(Energy band diagram)을 도시한 도면이다. 우선 도 4b의 ①과 같이 단계들(S410 내지 S450)이 수행되기 이전 게이트에 전압이 인가되지 않고 소스 및 드레인에 입력 전류가 입력되지 않는 초기에는 단일 트랜지스터가 평형 상태를 이루기 때문 에 부유 바디층에 전하가 존재하지 않는다. 단계(S410)에서 단일 트랜지스터는 도 4b의 ②와 같이 초기의 높은 저항 상태(High Resistance State; HRS)에서 게이트에 음의 값의 게이트 전압이 인가되고 소스 및 드레인에 진동 문턱 전류보다 작 은 값의 입력 전류가 입력됨에 응답하여 소스 및 드레인에 저장되어 있는 전자를 입력 전류의 반대 방향으로 이동시켜 방출할 수 있다. 게이트에 음의 값의 게이트 전압이 인가된 턴 오프(Turn off) 상태이 므로 접지된 반대편에서 공급되는 전자의 양보다 입력 전류에 의해 방출되는 전자의 양이 더 크다. 입력단에 저장된 전자의 양이 계속해서 감소하므로 에너지 밴드가 낮아지게 된다. 이에, 단일 트랜지스터는 도 4b 의 ③과 같이 소스 및 드레인에 저장된 전자의 양이 감소함에 따라 소스 및 드레인 양단 사이의 전압 차로 충격 이온화(Impact ionization)를 발생시킬 수 있다. 단계(S420)에서 단일 트랜지스터는 충격 이온화의 발생에 응답하여 생성되는 정공을 부유 바디층에 저장할 수 있다. 부유 바디층에 정공이 저장됨에 따라 부유 바디층의 에너지 밴드는 낮아질 수 있고, 이는 소스에서 채널로 유입되는 전류량을 증가시켜 충격 이온화의 증가를 유발할 수 있다. 단계(S430)에서 단일 트랜지스터는 도 4b의 ④와 같이 충격 이온화의 증가를 유발하는 선순환(Positive feedback) 과정으로 충격 이온화가 임계점에 도달하여 래치 현상이 발생됨에 따라 전류가 흐르기 쉬운 낮은 저 항 상태로 설정될 수 있다. 이러한 낮은 저항 상태의 단일 트랜지스터에서는 소스 및 드레인에 서 방출된 전자가 트랜지스터에 공급됨에 응답하여 소스 및 드레인에서 접지단으로 입력 전류보 다 큰 값의 전류(공급 전류)가 흐르게 된다. 단계(S440)에서 단일 트랜지스터는 낮은 저항 상태에서 소스 및 드레인에서 방출된 전자가 단일 트랜지스터에 공급됨에 응답하여 소스 및 드레인에서 접지단으로 입력 전류보다 큰 값의 전류 (공급 전류)가 흐름에 따라, 도 4b의 ⑤와 같이 소스 및 드레인 양단 사이의 전압 차를 감소시켜 충 격 이온화를 억제할 수 있다. 단계(S440)에서 단일 트랜지스터는 충격 이온화가 억제됨에 응답하여 도 4b의 ⑥와 같이 부유 바디층(13 0)에 저장된 정공을 재결합하여 보유 바디층의 에너지 밴드를 다시 높임으로써, 높은 저항 상태로 재설정 되고, 이에 따라, 진동 상태의 출력 전압 신호를 출력할 수 있다. 도 5a는 일 실시예에 따른 비진동 상태에서 단일 트랜지스터 기반 보안 키 소자의 동작 방법을 도시한 플로우 차트이고, 도 5b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 비진동 상태를 설명하기 위해 에너 지 밴드 다이어그램을 도시한 도면이다. 우선 도 5b의 ①과 같이 단계들(S510 내지 S550)이 수행되기 이전 게이트에 전압이 인가되지 않고 소스 및 드레인에 입력 전류가 입력되지 않는 초기에는 단일 트랜지스터가 평형 상태를 이루기 때문 에 부유 바디층에 전하가 존재하지 않는다. 단계(S510)에서 단일 트랜지스터는 도 5b의 ②와 같이 초기의 높은 저항 상태(High Resistance State; HRS)에서 게이트에 음의 값의 게이트 전압이 인가되고 소스 및 드레인에 진동 문턱 전류보다 작 은 값의 입력 전류가 입력됨에 응답하여 소스 및 드레인에 저장되어 있는 전자를 입력 전류의 반대 방향으로 이동시켜 방출할 수 있다. 게이트에 음의 값의 게이트 전압이 인가된 턴 오프(Turn off) 상태이므로 접지된 반대편에서 공급되는 전자의 양보다 입력 전류에 의해 방출되는 전자의 양이 더 크다. 입력단에 저장된 전자의 양이 계속해서 감소하므로 에너지 밴드가 낮아지게 된다. 이에, 단일 트랜지스터는 도 5b 의 ③과 같이 소스 및 드레인에 저장된 전자의 양이 감소함에 따라 소스 및 드레인 양단 사이의 전압 차로 충격 이온화(Impact ionization)를 발생시킬 수 있다. 단계(S520)에서 단일 트랜지스터는 충격 이온화의 발생에 응답하여 생성되는 정공을 부유 바디층에 저장할 수 있다. 부유 바디층에 정공이 저장됨에 따라 부유 바디층의 에너지 밴드는 낮아질 수 있고, 이는 소스에서 채널로 유입되는 전류량을 증가시켜 충격 이온화의 증가를 유발할 수 있다. 단계(S530)에서 단일 트랜지스터는 도 5b의 ④와 같이 충격 이온화의 증가를 유발하는 선순환(Positive feedback) 과정으로 충격 이온화가 임계점에 도달하여 래치 현상이 발생됨에 따라 전류가 흐르기 쉬운 낮은 저 항 상태로 설정될 수 있다. 이러한 낮은 저항 상태의 단일 트랜지스터에서는 소스 및 드레인에 서 방출된 전자가 트랜지스터에 공급됨에 응답하여 소스 및 드레인에서 접지단으로 입력 전류와 동일한 값의 전류(공급 전류)가 흐르게 된다. 단계(S540)에서 단일 트랜지스터는 낮은 저항 상태에서 소스 및 드레인에서 방출된 전자가 단일 트랜지스터에 공급됨에 응답하여 소스 및 드레인에서 접지단으로 입력 전류와 동일한 값의 전류 (공급 전류)가 흐름에 따라, 소스 및 드레인 양단 사이의 전압 차를 유지하여 충격 이온화를 지속시 킬 수 있다. 단계(S540)에서 단일 트랜지스터는 충격 이온화가 지속됨에 응답하여 낮은 저항 상태에서 정상 상태를 형 성함으로써, 비진동 상태의 출력 전압 신호를 출력할 수 있다. 이하에서는 전술된 단일 트랜지스터 기반 보안 키 소자의 동작에 대해 실제 측정된 데이터 및 시물레이션 데이터를 기반으로 실험한 결과에 대해 설명한다. 도 6a는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 드레인 전압-드레인 전류 특성을 실제 측정된 데이터를 기반으로 도시한 그래프이다. 도 6a를 참조하면, 초기의 높은 저항 상태에서 래치 현상이 발생됨에 따라 낮은 저항 상태로 설정되는 단일 트 랜지스터에 불안정한 금지 영역이 존재하며, 낮은 저항 상태에서의 최소 전류가 진동 문턱 전류에 해당됨 이 설명될 수 있다. 도 6b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 출력 전압-시간 특성을 실제 측정된 데이터를 기반으로 입력 전류에 따라 도시한 그래프이다. 도 6b를 참조하면, 진동 문턱 전류보다 큰 25nA의 입력 전류가 인가될 경우 비진동 상태의 출력 전압 신호가 출 력되고, 진동 문턱 전류보다 작은 15nA의 입력 전류가 인가될 경우 진동 상태의 출력 전압 신호가 출력됨을 알 수 있다. 도 7a 내지 7b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자 100개에서 추출된 진동 문턱 전류의 분 포를 실제 측정된 데이터를 기반으로 도시한 그래프이다. 도 7a는 x-축이 선형 스케일(Linear scale)인 그래프 를 나타낸 것이며, 도 7b는 x-축이 로그 스케일(Logarithmic scale)인 그래프를 나타낸 것이다. 도 7a 내지 7b를 참조하면, 진동 문턱 전류의 분포는 x-축이 로그 스케일인 그래프에서 정규 분포(Normal distribution)를 따르는, 로그정규분포(Log-normal distribution)인 것을 알 수 있다. 따라서 log(진동 문턱 전류)의 산술 평균이자, 진동 문턱 전류의 기하평균인 16.63nA를 입력 전류의 값으로 사용할 경우, 단일 트랜지 스터 중 진동 문턱 전류가 16.63nA보다 높은 단일 트랜지스터는 진동 상태를 나타내어 물리적 복제 방지 기능으로 응용 시 '1'의 비트를 표현하고, 단일 트랜지스터 중 진동 문턱 전류가 16.63nA보다 낮은 단일 트랜지스터는 비진동 상태를 나타내어 물리적 복제 방지 기능으로 응용 시 '0'의 비트를 표현할 수 있음을 알 수 있다. 도 8a는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자에서 소자 파라미터 변동에 따른 진동 문턱 전류 의 변동을 시뮬레이션 데이터를 기반으로 도시한 그래프이고, 도 8b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 도핑 프로파일(Doping profile) 변동에 따른 진동 문턱 전류의 변동을 시뮬레이션 데이터를 기 반으로 도시한 그래프이다. 보다 상세하게, 도 8a 내지 8b는 일 실시예에 따라 실제 제작된 단일 트랜지스터 기반 보안 키 소자의 진동 문턱 전류의 산포를 발생시키는 원인이 되는 소자 파라미터를 설명하기 위해,시뮬레이션 데이터 기반으로 나타낸 그래프이다. 도 8a를 참조하면, 소자 파라미터 중 단일 트랜지스터의 게이트의 너비의 변동은 진동 문턱 전류의 변동에 거의 영향을 주지 않고, 게이트 절연막 두께의 변동은 진동 문턱 전류 변동에 미미하게 영향을 주 며, 게이트의 길이의 변동은 진동 문턱 전류의 변동에 주요하게 영향을 주는 것을 알 수 있다. 이러한 이 유는 게이트의 길이의 변동이, 충돌 이온화의 원인인 채널 방향의 수평 전기장(Lateral electrical fiel d)의 변동을 유발하기 때문이다. 뿐만 아니라, 도 8b를 참조하면, 단일 트랜지스터의 게이트 및 소 스 사이의 오버랩(Overlap) 또는 언더랩(Underlap) 길이, 게이트 및 드레인 사이의 오버랩 또 는 언더랩 길이에 따라서도 진동 문턱 전류의 변동이 발생하는 것을 알 수 있다. 이러한 이유는 소스 및 드레인의 이온 주입(Ion implantation) 공정과 활성화(Activation) 공정 중 발생하는 도핑 프로파일 (Doping profile)의 변동이, 충돌 이온화의 원인인 채널 방향의 수평 전기장의 변동을 유발하기 때문이다. 따라서, 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자에서 게이트 및 소스 사이의 오버 랩(Overlap) 또는 언더랩(Underlap) 길이, 게이트 및 드레인 사이의 오버랩 또는 언더랩 길이, 게이 트의 길이 또는 게이트 절연막의 두께 중 적어도 하나는, 진동 문턱 전류가 계획된 값을 갖도록 조절 될 수 있다. 도 9a 내지 9c는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자가 구현하는 물리적 복제 방지 기능의 보 안 특성을 실제 측정된 데이터를 기반으로 도시한 그래프이다. 도 9a, 9b 및 9c를 참조하면, 래치 현상에 기반한 전기적 진동 특성을 활용하여 게이트의 길이, 오버랩 길 이 및 언더랩 길이의 산포를 통해 큰 균일성, 유일성 및 신뢰성을 보장하고 있음을 알 수 있다. 도 10a는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 드레인 전압-드레인 전류 특성을 실제 측정된 데이터를 기반으로 게이트 전압에 따라 도시한 그래프이다. 도 10a를 참조하면, 단일 트랜지스터의 문턱 전압(Threshold voltage, VT)보다 낮은 값인 -1.5V가 게이트 전압으로 인가될 경우 단일 트랜지스터에서는 래치 현상이 나타나지만, 문턱 전압보다 높은 값인 0.0V가 게이트 전압으로 인가될 경우 단일 트랜지스터에 채널이 형성되어 단일 트랜지스터가 낮은 저항 상태 가 되기 때문에 래치 현상이 발생하지 않는 것을 확인할 수 있다. 도 10b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 출력 전압-시간 특성을 실제 측정된 데이터를 기반으로 게이트 전압에 따라 도시한 그래프이다. 도 10b를 참조하면, 단일 트랜지스터의 문턱 전압보다 낮은 값인 -1.5V가 게이트 전압으로 인가될 경우, 진동 특성이 나타나지만, 문턱 전압보다 높은 값인 0.0V가 게이트 전압으로 인가될 경우 래치 현상이 발생하지 않기 때문에 진동 특성이 나타나지 않는 것을 확인할 수 있다. 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자는, 이와 같은 특성을 기반으로, 외부로부터 보안 공 격이 감지되는 경우 단일 트랜지스터의 문턱 전압보다 높은 값의 게이트 전압이 인가됨에 응답하여, 단일 트랜지스터에 채널을 형성함으로써 래치 현상을 발생시키지 않아 진동 상태의 출력 전압 신호 및 비진동 상태의 출력 전압 신호에 해당하지 않는 값의 출력 전압 신호를 출력하는 은폐 상태를 형성함으로써, 보안 키 은폐 기능을 구현할 수 있다. 이에 대한 상세한 설명은 아래에서 기재한다. 도 10c는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 보안 키 은폐 기능이 활성화되는 과정을 설명 하기 위한 도면이다. 도 10c를 참조하면, 물리적 복제 방지 기능이 정상 동작 시 단일 트랜지스터의 게이트 전압으로 문턱 전압 보다 낮은 값인 -1.5V가 인가되고, 외부로부터 보안 공격이 감지되었을 때, 문턱 전압보다 높은 0.0V가 게이트 전압으로 인가되어 출력 전압 신호가 진동 또는 비진동 상태 모두에 해당하지 않는 은폐 상태가 될 수 있다. 따라서 단일 트랜지스터는 게이트 전압 인가를 통해 진동 또는 비진동 상태를 갖는 지 추적할 수 없는 보 안 키 은폐 기능을 실행할 수 있다. 이상 설명된 도 6a, 도 6b, 도 7a, 도 7b, 도 9a, 도 9b, 도 9c, 도 10a, 도 10b, 도 10c의 결과는 부유 바디 층의 길이가 580nm, 부유 바디층의 폭이 220nm, 부유 바디층의 두께가 50nm인 n-채널 3차원 핀 펫(FinFET) 구조의 단일 트랜지스터에서 직접 측정되었다. 더불어, 도 8a 및 도 8b의 결과는 상기 n-채널 3차원 핀펫(FinFET) 구조의 단일 트랜지스터와 동일한 구조 와 크기에서, 동일한 측정방법으로 시뮬레이션 한 결과이다."}
{"patent_id": "10-2022-0069537", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가 진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다 른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태 로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다."}
{"patent_id": "10-2022-0069537", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a는 일 실시예에 따른 게이트를 포함하는 평면형 단일 트랜지스터 기반 보안 키 소자를 도시한 단면도이다. 도 1b는 일 실시예에 따른 게이트를 포함하지 않는 평면형 단일 트랜지스터 기반 보안 키 소자를 도시한 단면도 이다. 도 2a는 일 실시예에 따른 평면형 부유 바디층 및 게이트를 포함하는 단일 트랜지스터 기반 보안 키 소자를 촬 영한 전자현미경 평면도 사진이다. 도 2b는 일 실시예에 따른 핀(Fin) 구조의 부유 바디층 및 게이트를 포함하는 단일 트랜지스터 기반 보안 키 소 자를 촬영한 전자현미경 사시도 사진이다. 도 3a 내지 3b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 드레인-전류 전압 특성과 진동 문턱 전류 및 입력 전류 사이의 대소 관계에 따른 출력 전압-시간 특성을 도시한 도면이다. 도 4a는 일 실시예에 따른 진동 상태에서 단일 트랜지스터 기반 보안 키 소자의 동작 방법을 도시한 플로우 차 트이다. 도 4b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 진동 상태를 설명하기 위해 에너지 밴드 다이 어그램(Energy band diagram)을 도시한 도면이다. 도 5a는 일 실시예에 따른 비진동 상태에서 단일 트랜지스터 기반 보안 키 소자의 동작 방법을 도시한 플로우 차트이다. 도 5b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 비진동 상태를 설명하기 위해 에너지 밴드 다 이어그램을 도시한 도면이다. 도 6a는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 드레인 전압-드레인 전류 특성을 실제 측정된 데이터를 기반으로 도시한 그래프이다. 도 6b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 출력 전압-시간 특성을 실제 측정된 데이터를 기반으로 입력 전류에 따라 도시한 그래프이다. 도 7a 내지 7b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자 100개에서 추출된 진동 문턱 전류의 분 포를 실제 측정된 데이터를 기반으로 도시한 그래프이다. 도 8a는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자에서 소자 파라미터 변동에 따른 진동 문턱 전류 의 변동을 시뮬레이션 데이터를 기반으로 도시한 그래프이다. 도 8b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 도핑 프로파일(Doping profile) 변동에 따른진동 문턱 전류의 변동을 시뮬레이션 데이터를 기반으로 도시한 그래프이다. 도 9a 내지 9c는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자가 구현하는 물리적 복제 방지 기능의 보 안 특성을 실제 측정된 데이터를 기반으로 도시한 그래프이다. 도 10a는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 드레인 전압-드레인 전류 특성을 실제 측정된 데이터를 기반으로 게이트 전압에 따라 도시한 그래프이다. 도 10b는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 출력 전압-시간 특성을 실제 측정된 데이터를 기반으로 게이트 전압에 따라 도시한 그래프이다. 도 10c는 일 실시예에 따른 단일 트랜지스터 기반 보안 키 소자의 보안 키 은폐 기능이 활성화되는 과정을 설명 하기 위한 도면이다."}
