# Safecracker Pro üîê

Projeto final da disciplina **Sistemas Digitais** do **Centro de Inform√°tica (CIn) - UFPE**.

O **Safecracker Pro** √© um sistema digital de cofre eletr√¥nico implementado em **SystemVerilog** para FPGA, com programa√ß√£o e verifica√ß√£o de senha, bloqueio tempor√°rio ap√≥s tentativas incorretas e interface via bot√µes, switches e LEDs.

## üéØ Funcionalidades

- **Modo Programa√ß√£o**: Defini√ß√£o de uma nova senha de 3 d√≠gitos (cada d√≠gito representado por 4 bits).
- **Modo Abertura**: Inser√ß√£o da senha para destravar o cofre.
- **Bloqueio de Seguran√ßa**: Bloqueio tempor√°rio ap√≥s 3 tentativas incorretas.
- **Indica√ß√£o por LEDs**:
  - **LEDs verdes** ‚Üí Cofre destravado.
  - **LEDs vermelhos** ‚Üí Tentativa incorreta ou bloqueio ativo.
- **Senha inicial de teste**: `7, 13, 13` (em decimal).

## ‚öôÔ∏è Especifica√ß√µes T√©cnicas

- **Plataforma**: FPGA (ex.: Altera/Intel DE1-SoC)
- **Clock**: 50 MHz
- **Linguagem**: SystemVerilog
- **Codifica√ß√£o de Estados**: One-hot
- **Entradas**:
  - `btn[3:0]` ‚Üí Bot√µes (KEY3..KEY0)
  - `sw[0]` ‚Üí Switch para entrar no modo de programa√ß√£o
- **Sa√≠das**:
  - `unlocked` ‚Üí 1 quando o cofre est√° destravado
  - `LEDG[8:0]` ‚Üí LEDs verdes
  - `LEDR[17:0]` ‚Üí LEDs vermelhos

## üîå Mapeamento de Controles

| Componente     | Fun√ß√£o |
|----------------|--------|
| **SW0**        | Ativa modo de programa√ß√£o |
| **KEY3..KEY0** | Digita√ß√£o de d√≠gitos (4 bits) |
| **LEDG**       | Indicam desbloqueio |
| **LEDR**       | Indicam erro ou bloqueio |

## ‚è≥ L√≥gica de Bloqueio

Ap√≥s **3 tentativas incorretas**, o sistema entra em estado de bloqueio por **10 segundos**, indicado por todos os LEDs vermelhos acesos.

## üìÇ Estrutura do C√≥digo

- **M√°quina de Estados** (`state_t`):
  - `S_IDLE` ‚Üí Estado inicial/espera
  - `S_PROGRAM` ‚Üí Programa√ß√£o da senha
  - `S_WAIT_BTN` ‚Üí Aguardando entrada do usu√°rio
  - `S_CHECK` ‚Üí Verifica√ß√£o da senha
  - `S_UNLOCKED` ‚Üí Cofre destravado
  - `S_LOCKED` ‚Üí Bloqueio tempor√°rio
- **Sincroniza√ß√£o de Entradas**: Flip-flops duplos para evitar bouncing.
- **Detec√ß√£o de Bordas**: Borda de descida para bot√µes ativos-baixos.
- **Armazenamento de Senha**: Vetor de 12 bits (3√ó4 bits).

## üöÄ Como Rodar

1. Abra o projeto no **Intel Quartus Prime**.
2. Configure o dispositivo alvo (por exemplo, Cyclone V - DE1-SoC).
3. Compile (`Ctrl+L`) o projeto.
4. Carregue no FPGA.
5. Siga a l√≥gica de programa√ß√£o e teste da senha usando os bot√µes e switches.

## üë• Autores

Projeto desenvolvido por Lucas Mendon√ßa, Guilherme Valen√ßa, Daniel Acioly e Gustavo Le√£o como trabalho final da disciplina de Sistemas Digitais.

---
