
===========================================================================
report_checks -path_delay min (Hold)
============================================================================

======================= Slowest Corner ===================================

Startpoint: Di[17] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.22    0.15    5.15 v Di[17] (in)
     4    0.05                           Di[17] (net)
                  0.22    0.00    5.15 v BLOCK[1].RAM128.DIBUF[17]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.21    0.42    5.57 v BLOCK[1].RAM128.DIBUF[17]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.18                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[17] (net)
                  0.21    0.01    5.58 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[17]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.22    0.44    6.01 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[17]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[17] (net)
                  0.22    0.01    6.02 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.02   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.55    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.55    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.68    2.99    3.40 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.71    0.28    3.67 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.05    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.89    1.56    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.89    0.01    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.40    0.99    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.40    0.00    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.61   clock reconvergence pessimism
                         -0.08    7.53   library hold time
                                  7.53   data required time
-----------------------------------------------------------------------------
                                  7.53   data required time
                                 -6.02   data arrival time
-----------------------------------------------------------------------------
                                 -1.51   slack (VIOLATED)


Startpoint: Di[16] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.22    0.15    5.15 v Di[16] (in)
     4    0.05                           Di[16] (net)
                  0.22    0.00    5.15 v BLOCK[1].RAM128.DIBUF[16]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.20    0.42    5.57 v BLOCK[1].RAM128.DIBUF[16]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.18                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[16] (net)
                  0.21    0.02    5.59 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[16]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.22    0.44    6.03 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[16]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[16] (net)
                  0.22    0.01    6.04 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.04   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.55    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.55    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.68    2.99    3.40 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.71    0.28    3.67 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.05    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.89    1.56    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.89    0.01    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.40    0.99    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.40    0.00    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.61   clock reconvergence pessimism
                         -0.08    7.53   library hold time
                                  7.53   data required time
-----------------------------------------------------------------------------
                                  7.53   data required time
                                 -6.04   data arrival time
-----------------------------------------------------------------------------
                                 -1.50   slack (VIOLATED)


Startpoint: Di[22] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.22    0.15    5.15 v Di[22] (in)
     4    0.05                           Di[22] (net)
                  0.22    0.00    5.15 v BLOCK[1].RAM128.DIBUF[22]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.21    0.42    5.57 v BLOCK[1].RAM128.DIBUF[22]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.18                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[22] (net)
                  0.22    0.03    5.60 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[22]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.23    0.44    6.04 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[22]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.21                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[22] (net)
                  0.23    0.01    6.05 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.05   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.55    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.55    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.68    2.99    3.40 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.71    0.28    3.67 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.05    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.89    1.56    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.89    0.01    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.40    0.99    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.40    0.00    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.61   clock reconvergence pessimism
                         -0.08    7.53   library hold time
                                  7.53   data required time
-----------------------------------------------------------------------------
                                  7.53   data required time
                                 -6.05   data arrival time
-----------------------------------------------------------------------------
                                 -1.48   slack (VIOLATED)


Startpoint: Di[21] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[5].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.24    0.17    5.17 v Di[21] (in)
     4    0.06                           Di[21] (net)
                  0.24    0.00    5.17 v BLOCK[1].RAM128.DIBUF[21]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.21    0.42    5.59 v BLOCK[1].RAM128.DIBUF[21]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.18                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[21] (net)
                  0.22    0.03    5.62 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[21]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.22    0.44    6.06 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[21]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[21] (net)
                  0.22    0.01    6.07 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[5].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.07   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.55    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.55    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.68    2.99    3.40 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.71    0.28    3.67 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.05    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.89    1.56    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.89    0.01    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.40    0.99    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.40    0.00    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[5].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.61   clock reconvergence pessimism
                         -0.08    7.53   library hold time
                                  7.53   data required time
-----------------------------------------------------------------------------
                                  7.53   data required time
                                 -6.07   data arrival time
-----------------------------------------------------------------------------
                                 -1.46   slack (VIOLATED)


Startpoint: Di[20] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[4].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ss

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.29    0.20    5.20 v Di[20] (in)
     4    0.07                           Di[20] (net)
                  0.29    0.00    5.20 v BLOCK[1].RAM128.DIBUF[20]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.17    0.44    5.65 v BLOCK[1].RAM128.DIBUF[20]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.14                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[20] (net)
                  0.17    0.00    5.65 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[20]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.22    0.42    6.07 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[20]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[20] (net)
                  0.22    0.01    6.08 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[4].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  6.08   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.55    0.40    0.40 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.55    0.00    0.40 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  3.68    2.99    3.40 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  3.71    0.28    3.67 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.17    1.05    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.17    0.00    4.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.18    0.34    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.18    0.00    5.06 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.89    1.56    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.89    0.01    6.62 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.40    0.99    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.40    0.00    7.61 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[4].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    7.61   clock reconvergence pessimism
                         -0.08    7.53   library hold time
                                  7.53   data required time
-----------------------------------------------------------------------------
                                  7.53   data required time
                                 -6.08   data arrival time
-----------------------------------------------------------------------------
                                 -1.45   slack (VIOLATED)



======================= Typical Corner ===================================

Startpoint: Di[17] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.11    0.08    5.08 v Di[17] (in)
     4    0.05                           Di[17] (net)
                  0.11    0.00    5.08 v BLOCK[1].RAM128.DIBUF[17]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.12    0.23    5.31 v BLOCK[1].RAM128.DIBUF[17]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.18                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[17] (net)
                  0.12    0.01    5.32 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[17]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.13    0.24    5.56 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[17]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[17] (net)
                  0.14    0.01    5.57 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.57   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.40    1.79    2.04 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.45    0.28    2.32 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.40    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.19    0.94    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.19    0.01    3.86 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.27    0.44    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.27    0.00    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[1].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.30   clock reconvergence pessimism
                         -0.04    4.26   library hold time
                                  4.26   data required time
-----------------------------------------------------------------------------
                                  4.26   data required time
                                 -5.57   data arrival time
-----------------------------------------------------------------------------
                                  1.31   slack (MET)


Startpoint: Di[16] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.11    0.08    5.08 v Di[16] (in)
     4    0.05                           Di[16] (net)
                  0.11    0.00    5.08 v BLOCK[1].RAM128.DIBUF[16]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.12    0.23    5.31 v BLOCK[1].RAM128.DIBUF[16]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.18                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[16] (net)
                  0.13    0.02    5.33 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[16]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.13    0.25    5.58 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[16]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.19                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[16] (net)
                  0.13    0.01    5.58 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.58   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.40    1.79    2.04 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.45    0.28    2.32 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.40    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.19    0.94    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.19    0.01    3.86 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.27    0.44    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.27    0.00    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[0].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.30   clock reconvergence pessimism
                         -0.04    4.26   library hold time
                                  4.26   data required time
-----------------------------------------------------------------------------
                                  4.26   data required time
                                 -5.58   data arrival time
-----------------------------------------------------------------------------
                                  1.33   slack (MET)


Startpoint: Di[22] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.11    0.08    5.08 v Di[22] (in)
     4    0.05                           Di[22] (net)
                  0.11    0.00    5.08 v BLOCK[1].RAM128.DIBUF[22]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.12    0.22    5.30 v BLOCK[1].RAM128.DIBUF[22]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.17                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[22] (net)
                  0.14    0.03    5.33 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[22]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.14    0.25    5.58 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[22]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.21                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[22] (net)
                  0.14    0.01    5.59 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.59   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.40    1.79    2.04 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.45    0.28    2.32 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.40    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.19    0.94    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.19    0.01    3.86 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.27    0.44    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.27    0.00    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[6].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.30   clock reconvergence pessimism
                         -0.04    4.26   library hold time
                                  4.26   data required time
-----------------------------------------------------------------------------
                                  4.26   data required time
                                 -5.59   data arrival time
-----------------------------------------------------------------------------
                                  1.33   slack (MET)


Startpoint: Di[19] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[3].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.15    0.11    5.11 v Di[19] (in)
     4    0.07                           Di[19] (net)
                  0.15    0.00    5.11 v BLOCK[1].RAM128.DIBUF[19]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.11    0.25    5.36 v BLOCK[1].RAM128.DIBUF[19]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.15                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[19] (net)
                  0.11    0.01    5.37 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[19]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.13    0.23    5.60 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[19]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.19                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[19] (net)
                  0.13    0.01    5.60 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[3].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.60   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.40    1.79    2.04 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.45    0.28    2.32 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.40    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.19    0.94    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.19    0.01    3.86 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.27    0.44    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.27    0.00    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[3].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.30   clock reconvergence pessimism
                         -0.04    4.26   library hold time
                                  4.26   data required time
-----------------------------------------------------------------------------
                                  4.26   data required time
                                 -5.60   data arrival time
-----------------------------------------------------------------------------
                                  1.34   slack (MET)


Startpoint: Di[20] (input port clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[4].genblk1.FF
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: tt

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock network delay (propagated)
                          5.00    5.00 v input external delay
                  0.15    0.11    5.11 v Di[20] (in)
     4    0.07                           Di[20] (net)
                  0.15    0.00    5.11 v BLOCK[1].RAM128.DIBUF[20]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.10    0.24    5.35 v BLOCK[1].RAM128.DIBUF[20]/X (sky130_fd_sc_hd__clkbuf_16)
     8    0.14                           BLOCK[1].RAM128.BLOCK[0].RAM32.Di[20] (net)
                  0.10    0.00    5.36 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[20]/A (sky130_fd_sc_hd__clkbuf_16)
                  0.14    0.24    5.59 v BLOCK[1].RAM128.BLOCK[1].RAM32.DIBUF[20]/X (sky130_fd_sc_hd__clkbuf_16)
    64    0.20                           BLOCK[1].RAM128.BLOCK[1].RAM32.Di_buf[20] (net)
                  0.14    0.01    5.60 v BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[4].genblk1.FF/D (sky130_fd_sc_hd__dfxtp_1)
                                  5.60   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.34    0.25    0.25 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.34    0.00    0.25 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  2.40    1.79    2.04 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  2.45    0.28    2.32 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.40    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[1].RAM32.CLK_buf (net)
                  0.11    0.00    2.72 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.12    0.19    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.12    0.00    2.91 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  1.19    0.94    3.85 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.10                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  1.19    0.01    3.86 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.27    0.44    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.GCLK (net)
                  0.27    0.00    4.30 ^ BLOCK[1].RAM128.BLOCK[1].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[2].B.BIT[4].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                          0.00    4.30   clock reconvergence pessimism
                         -0.04    4.26   library hold time
                                  4.26   data required time
-----------------------------------------------------------------------------
                                  4.26   data required time
                                 -5.60   data arrival time
-----------------------------------------------------------------------------
                                  1.35   slack (MET)



======================= Fastest Corner ===================================

Startpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[0].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[24]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.66    1.14    1.31 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.75                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.66    0.03    1.34 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.15    0.15    1.49 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK_buf (net)
                  0.15    0.00    1.49 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.10    0.13    1.62 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLK_buf (net)
                  0.10    0.00    1.63 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.38    0.29    1.91 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.04                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[0].B.CLK (net)
                  0.38    0.00    1.91 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.18    0.20    2.11 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.GCLK (net)
                  0.18    0.00    2.11 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[0].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.20    2.31 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[0].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.q_wire[0] (net)
                  0.02    0.00    2.31 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[0].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.36 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[0].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.19                           BLOCK[0].RAM128.BLOCK[0].RAM32.Do_pre[24] (net)
                  0.00    0.01    2.37 v BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[24]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.37   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.66    1.26    1.45 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.75                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.67    0.10    1.55 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[24]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.41   clock reconvergence pessimism
                         -0.02    1.40   library hold time
                                  1.40   data required time
-----------------------------------------------------------------------------
                                  1.40   data required time
                                 -2.37   data arrival time
-----------------------------------------------------------------------------
                                  0.97   slack (MET)


Startpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[2].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[10]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.82    1.14    1.31 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.85    0.18    1.49 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.09    0.10    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[2].RAM32.CLK_buf (net)
                  0.09    0.00    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.13    1.72 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLK_buf (net)
                  0.11    0.00    1.72 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.52    0.37    2.09 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.06                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[0].B.CLK (net)
                  0.52    0.01    2.10 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.19    0.21    2.30 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.GCLK (net)
                  0.19    0.00    2.31 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[2].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.20    2.51 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[2].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.q_wire[2] (net)
                  0.02    0.00    2.51 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[2].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.56 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[2].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.20                           BLOCK[1].RAM128.BLOCK[2].RAM32.Do_pre[10] (net)
                  0.00    0.01    2.57 v BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[10]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.57   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.82    1.25    1.44 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.89    0.31    1.75 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[10]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.61   clock reconvergence pessimism
                         -0.02    1.59   library hold time
                                  1.59   data required time
-----------------------------------------------------------------------------
                                  1.59   data required time
                                 -2.57   data arrival time
-----------------------------------------------------------------------------
                                  0.98   slack (MET)


Startpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[6].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[30]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.66    1.14    1.31 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.75                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.66    0.03    1.34 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.15    0.15    1.49 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK_buf (net)
                  0.15    0.00    1.49 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.10    0.13    1.62 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLK_buf (net)
                  0.10    0.00    1.63 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.38    0.29    1.91 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.04                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[0].B.CLK (net)
                  0.38    0.00    1.91 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.18    0.20    2.11 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.GCLK (net)
                  0.18    0.00    2.11 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[6].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.20    2.31 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[6].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.q_wire[6] (net)
                  0.02    0.00    2.31 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[6].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.36 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[6].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.20                           BLOCK[0].RAM128.BLOCK[0].RAM32.Do_pre[30] (net)
                  0.00    0.01    2.38 v BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[30]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.38   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.66    1.26    1.45 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.75                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.67    0.11    1.55 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[30]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.41   clock reconvergence pessimism
                         -0.02    1.40   library hold time
                                  1.40   data required time
-----------------------------------------------------------------------------
                                  1.40   data required time
                                 -2.38   data arrival time
-----------------------------------------------------------------------------
                                  0.98   slack (MET)


Startpoint: BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[1].B.BIT[2].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[3].RAM32.Do_FF[10]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.82    1.14    1.31 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.85    0.17    1.48 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.09    0.09    1.57 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[3].RAM32.CLK_buf (net)
                  0.09    0.00    1.57 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.09    0.12    1.69 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.02                           BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.09    0.00    1.69 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.57    0.41    2.10 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.07                           BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[0].B.CLK (net)
                  0.57    0.00    2.10 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[1].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.18    0.20    2.30 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[1].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[1].B.GCLK (net)
                  0.18    0.00    2.30 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[1].B.BIT[2].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.20    2.50 v BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[1].B.BIT[2].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[1].B.q_wire[2] (net)
                  0.02    0.00    2.50 v BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[1].B.BIT[2].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.55 v BLOCK[1].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[1].W.BYTE[1].B.BIT[2].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.19                           BLOCK[1].RAM128.BLOCK[3].RAM32.Do_pre[10] (net)
                  0.00    0.00    2.56 v BLOCK[1].RAM128.BLOCK[3].RAM32.Do_FF[10]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.56   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.82    1.25    1.44 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.89    0.29    1.74 ^ BLOCK[1].RAM128.BLOCK[3].RAM32.Do_FF[10]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.60   clock reconvergence pessimism
                         -0.02    1.58   library hold time
                                  1.58   data required time
-----------------------------------------------------------------------------
                                  1.58   data required time
                                 -2.56   data arrival time
-----------------------------------------------------------------------------
                                  0.98   slack (MET)


Startpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[4].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[12]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min
Corner: ff

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.17    0.17 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.17 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.82    1.14    1.31 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.85    0.18    1.49 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.09    0.10    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.01                           BLOCK[1].RAM128.BLOCK[2].RAM32.CLK_buf (net)
                  0.09    0.00    1.59 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.11    0.13    1.72 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.CLK_buf (net)
                  0.11    0.00    1.72 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.52    0.37    2.09 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     8    0.06                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[0].B.CLK (net)
                  0.52    0.01    2.10 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.19    0.21    2.30 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.GCLK (net)
                  0.19    0.00    2.31 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[4].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.20    2.51 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[4].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.q_wire[4] (net)
                  0.02    0.00    2.51 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[4].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.05    2.56 v BLOCK[1].RAM128.BLOCK[2].RAM32.SLICE[3].RAM8.WORD[0].W.BYTE[1].B.BIT[4].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     2    0.20                           BLOCK[1].RAM128.BLOCK[2].RAM32.Do_pre[12] (net)
                  0.00    0.01    2.57 v BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[12]/D (sky130_fd_sc_hd__dfxtp_1)
                                  2.57   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.26    0.19    0.19 ^ CLK (in)
     4    0.08                           CLK (net)
                  0.26    0.00    0.19 ^ BLOCK[1].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.82    1.25    1.44 ^ BLOCK[1].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   264    0.82                           BLOCK[1].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.89    0.31    1.75 ^ BLOCK[1].RAM128.BLOCK[2].RAM32.Do_FF[12]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.61   clock reconvergence pessimism
                         -0.02    1.59   library hold time
                                  1.59   data required time
-----------------------------------------------------------------------------
                                  1.59   data required time
                                 -2.57   data arrival time
-----------------------------------------------------------------------------
                                  0.98   slack (MET)


