O cálculo da FFT é uma ferramenta extremamente útil na análise de sinais, sendo empregada em diversas áreas da engenharia, desde telecomunicações, até na área de engenharia biomédica. Implementar esta poderosa ferramente, em um ambiente como a FPGA, tem o intuito de desenvolver uma acelerador por \textit{hardware}, que tome proveito do paralelismo natural do ambiente da FPGA, para tornar este processo de cálculo mais rápido e eficiente. 

Neste trabalho fora apresentado as bases da transformada de Fourier, demonstrando a importância que o espectro de Fourier tem para a análise de sinais e aplicação desta série no ambiente digital, por meio da Transformada Rápida de Fourier. Em seguida, a fundamentação tórica deste trabalho ainda incluiu o algoritmo Radix-2, e o algoritmo CORDIC, juntamente com a sua variante, o MSR, utilizado na implementação deste trabalho. Fora apresentado ainda uma introdução aos dispositivos FPGA e também a família Zynq-7000. 

No desenvolvimento deste trabalho fora introduzido a metodologia com que os parâmetros de operação MSR-CORDIC foram determinados, apresentando, inclusive, uma variação do algoritmo TBS, próprio para o MSR. As arquiteturas do módulo CORDIC, da FFT de 16 pontos e da FFT 1024 pontos também foram apresentados e devidamente justificados. Para que fosse possível integrar a implementação da FFT dentro do ambiente PL, com o processador em PS, fora desenvolvido uma interface \textit{AXI-Lite} no modo \textit{Slave}. 

Após implementada, a FFT de 16 pontos foi capaz de computar a FFT em apenas 12 ciclos de \textit{clock}, consumindo no total 5760 LUTs e 4895 Flip-flops. Os resultados dos testes realizados com auxilio do \textit{software Matlab} comprovou a eficacia desta FFT, tendo esta alcançado um nível médio de SQNR de 52dB. Já a FFT de 1024 pontos implementada, foi capaz de computar a FFT em 1728 ciclos de \textit{clock}, consumindo um total de 17021 LUTs e 22178 Flip-flops, além de 16 blocos de \textit{RAM}. Já em relação ao desempenho SQNR, esta FFT atingiu uma média de 41dB durantes os testes. 

Um dos maiores obstáculo para a realização da implementação deste trabalho foi desenvolver uma arquitetura que possibilita-se obter um bom nível de paralelismo no processamento dos dados, de modo a acelerar o cálculo da FFT, e que ainda atingi-se um bom desempenho na redução do erro de cálculo, e que por fim estive-se dentro das restrições de recursos da FPGA utilizada. Para encontrar uma solução foi necessário implementar inicialmente a FFT de 16 pontos, de modo a medir o volume de recursos que uma arquitetura de menos iterações e maior paralelismo demandava. Em seguida foi desenvolvido uma arquitetura com um paralelismo parecido com a FFT de 16 pontos, porém capaz de calcular 1024 pontos utilizando blocos de RAM e mais iterações. Outro ponto que dificultou a realização deste trabalho foi a implementação efetiva da FFT na  plataforma da Zynq-7000, já que esta família de SoC possuem muitas particularidades com relação a interface PS e PL. Pois além de desenvolver uma interface AXI adequada em PL, foi necessário desenvolver uma aplicação em PS, que fosse capaz de acessar os endereços de memória adequados de forma sincronizada com PL. 

Os resultados aqui obtidos demonstram a eficiência do algoritmo Radix-2 para o cálculo da FFT aplicado a FPGA. Porém ao longo do desenvolvimento deste trabalho notou-se a possibilidade de se utilizar outro algoritmo de cálculo da FFT, que seja capaz de reduzir o número de operações CORDIC e que também reduza o erro de cálculo. Logo, para futuros trabalhos é interessante realizar implementações de algoritmos de cálculo como o algoritmo Radix-4 ou Radix-4SDC, os quais são capazes de reduzir o número de operações de rotação vetorial necessários. Ou ainda é possível utilizar o algoritmo Radix-2 modificado, proposto por \citeonline{Motaz}, o qual se apresenta mais amigável a utilização de operadores CORDIC, reduzindo em até 38\% da utilização de recursos da FPGA, além de elevar o nível SQNR.   

Ao fim, partindo dos conceitos básicos sobre séries de Fourier, passando pelas aplicações destas séries no ambiente discreto e não periódico, até chegar na aplicação da arquitetura Radix-2 e do algoritmo CORDIC, este trabalho apresentou todo o embasamento necessário para realizar a implementação do cálculo da FFT em FPGA, usado o algoritmo Radix-2.
  
 

