Timing Analyzer report for top_level
Sat Dec 21 16:44:57 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; top_level                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.32        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.9%      ;
;     Processors 3-6         ;   2.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 63.98 MHz ; 63.98 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -14.629 ; -24326.130        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.574 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2128.000                        ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                            ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -14.629 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.306      ; 15.930     ;
; -14.493 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.306      ; 15.794     ;
; -14.469 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.306      ; 15.770     ;
; -14.448 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.306      ; 15.749     ;
; -14.418 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.717     ;
; -14.403 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.308      ; 15.706     ;
; -14.378 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.302      ; 15.675     ;
; -14.374 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.673     ;
; -14.358 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.306      ; 15.659     ;
; -14.331 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.613     ;
; -14.328 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.306      ; 15.629     ;
; -14.306 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.308      ; 15.609     ;
; -14.304 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.308      ; 15.607     ;
; -14.291 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.601     ;
; -14.286 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.568     ;
; -14.284 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.566     ;
; -14.282 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.581     ;
; -14.281 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.298      ; 15.574     ;
; -14.272 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.554     ;
; -14.258 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.277      ; 15.530     ;
; -14.258 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.557     ;
; -14.255 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.326      ; 15.576     ;
; -14.246 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.556     ;
; -14.244 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.554     ;
; -14.242 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.302      ; 15.539     ;
; -14.238 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.537     ;
; -14.237 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.536     ;
; -14.236 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~34 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.546     ;
; -14.232 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~24 ; clk          ; clk         ; 1.000        ; 0.270      ; 15.497     ;
; -14.231 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.305      ; 15.531     ;
; -14.224 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.506     ;
; -14.223 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.298      ; 15.516     ;
; -14.222 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.308      ; 15.525     ;
; -14.221 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.298      ; 15.514     ;
; -14.218 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.302      ; 15.515     ;
; -14.214 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.271      ; 15.480     ;
; -14.214 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.513     ;
; -14.214 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.496     ;
; -14.213 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~25 ; clk          ; clk         ; 1.000        ; -0.056     ; 15.152     ;
; -14.212 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.494     ;
; -14.204 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~40 ; clk          ; clk         ; 1.000        ; 0.300      ; 15.499     ;
; -14.197 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.302      ; 15.494     ;
; -14.197 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.326      ; 15.518     ;
; -14.196 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.506     ;
; -14.195 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.326      ; 15.516     ;
; -14.193 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.492     ;
; -14.191 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.473     ;
; -14.188 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~8  ; clk          ; clk         ; 1.000        ; 0.298      ; 15.481     ;
; -14.178 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~34 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.488     ;
; -14.176 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~34 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.486     ;
; -14.174 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.298      ; 15.467     ;
; -14.163 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.473     ;
; -14.162 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~16 ; clk          ; clk         ; 1.000        ; 0.326      ; 15.483     ;
; -14.156 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.311      ; 15.462     ;
; -14.153 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.277      ; 15.425     ;
; -14.151 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.277      ; 15.423     ;
; -14.150 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.432     ;
; -14.148 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.326      ; 15.469     ;
; -14.147 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.446     ;
; -14.133 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.306      ; 15.434     ;
; -14.132 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.308      ; 15.435     ;
; -14.129 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.298      ; 15.422     ;
; -14.127 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.298      ; 15.420     ;
; -14.126 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.305      ; 15.426     ;
; -14.124 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.305      ; 15.424     ;
; -14.123 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.339      ; 15.457     ;
; -14.120 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~50 ; clk          ; clk         ; 1.000        ; -0.072     ; 15.043     ;
; -14.119 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.401     ;
; -14.117 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.416     ;
; -14.117 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.399     ;
; -14.116 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~25 ; clk          ; clk         ; 1.000        ; -0.056     ; 15.055     ;
; -14.114 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~25 ; clk          ; clk         ; 1.000        ; -0.056     ; 15.053     ;
; -14.110 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.420     ;
; -14.109 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.271      ; 15.375     ;
; -14.107 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.302      ; 15.404     ;
; -14.107 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.271      ; 15.373     ;
; -14.103 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.402     ;
; -14.103 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.326      ; 15.424     ;
; -14.102 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.308      ; 15.405     ;
; -14.101 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.326      ; 15.422     ;
; -14.100 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.298      ; 15.393     ;
; -14.096 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~24 ; clk          ; clk         ; 1.000        ; 0.270      ; 15.361     ;
; -14.091 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.373     ;
; -14.091 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.401     ;
; -14.089 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.399     ;
; -14.081 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~52 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.380     ;
; -14.077 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.277      ; 15.349     ;
; -14.077 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.302      ; 15.374     ;
; -14.074 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.326      ; 15.395     ;
; -14.073 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.304      ; 15.372     ;
; -14.072 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~24 ; clk          ; clk         ; 1.000        ; 0.270      ; 15.337     ;
; -14.068 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~40 ; clk          ; clk         ; 1.000        ; 0.300      ; 15.363     ;
; -14.067 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.261      ; 15.323     ;
; -14.062 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~50 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.985     ;
; -14.060 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~3  ; clk          ; clk         ; 1.000        ; 0.289      ; 15.344     ;
; -14.060 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.342     ;
; -14.060 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~50 ; clk          ; clk         ; 1.000        ; -0.072     ; 14.983     ;
; -14.059 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.311      ; 15.365     ;
; -14.057 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.311      ; 15.363     ;
; -14.055 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~34 ; clk          ; clk         ; 1.000        ; 0.315      ; 15.365     ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.574 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[0]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.795      ;
; 0.575 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.796      ;
; 0.586 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.807      ;
; 0.592 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.813      ;
; 0.592 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.813      ;
; 0.596 ; PC:pc1|prog_ctr_out[11] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 0.817      ;
; 0.597 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.818      ;
; 0.598 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 0.819      ;
; 0.738 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.959      ;
; 0.850 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.071      ;
; 0.861 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.082      ;
; 0.871 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.092      ;
; 0.879 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.100      ;
; 0.879 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.100      ;
; 0.881 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.102      ;
; 0.881 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.102      ;
; 0.885 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.106      ;
; 0.900 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.121      ;
; 0.902 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.123      ;
; 0.960 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.181      ;
; 0.971 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.192      ;
; 0.973 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.194      ;
; 0.981 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.202      ;
; 0.983 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.204      ;
; 0.986 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.207      ;
; 0.991 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.212      ;
; 0.991 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.212      ;
; 0.993 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.214      ;
; 0.996 ; reg_file:rf1|core~41    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.285     ; 0.868      ;
; 1.012 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.233      ;
; 1.014 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.235      ;
; 1.026 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.247      ;
; 1.028 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.249      ;
; 1.083 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.304      ;
; 1.085 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.306      ;
; 1.093 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.314      ;
; 1.103 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.324      ;
; 1.124 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.345      ;
; 1.126 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.347      ;
; 1.138 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.359      ;
; 1.140 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.361      ;
; 1.195 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.416      ;
; 1.197 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.418      ;
; 1.236 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.457      ;
; 1.238 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.459      ;
; 1.250 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.471      ;
; 1.251 ; reg_file:rf1|core~58    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.269     ; 1.139      ;
; 1.252 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.473      ;
; 1.260 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.481      ;
; 1.307 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.528      ;
; 1.309 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.530      ;
; 1.348 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.569      ;
; 1.350 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.571      ;
; 1.362 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.583      ;
; 1.364 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.585      ;
; 1.370 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.591      ;
; 1.372 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.593      ;
; 1.390 ; reg_file:rf1|core~2     ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.285     ; 1.262      ;
; 1.397 ; reg_file:rf1|core~60    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.271     ; 1.283      ;
; 1.419 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.640      ;
; 1.460 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.681      ;
; 1.474 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.695      ;
; 1.482 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.703      ;
; 1.484 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.705      ;
; 1.501 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.722      ;
; 1.594 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.815      ;
; 1.632 ; reg_file:rf1|core~43    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.264     ; 1.525      ;
; 1.704 ; reg_file:rf1|core~45    ; dat_mem:dm|core~1565    ; clk          ; clk         ; 0.000        ; -0.288     ; 1.573      ;
; 1.711 ; reg_file:rf1|core~34    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.297     ; 1.571      ;
; 1.714 ; reg_file:rf1|core~19    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.287     ; 1.584      ;
; 1.721 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.942      ;
; 1.747 ; reg_file:rf1|core~25    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.983      ;
; 1.771 ; reg_file:rf1|core~17    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.316     ; 1.612      ;
; 1.775 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.996      ;
; 1.786 ; reg_file:rf1|core~9     ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.288     ; 1.655      ;
; 1.838 ; dat_mem:dm|core~1023    ; reg_file:rf1|core~31    ; clk          ; clk         ; 0.000        ; 0.446      ; 2.441      ;
; 1.877 ; reg_file:rf1|core~32    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.306     ; 1.728      ;
; 1.885 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.106      ;
; 1.887 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.108      ;
; 1.922 ; reg_file:rf1|core~41    ; dat_mem:dm|core~1353    ; clk          ; clk         ; 0.000        ; -0.311     ; 1.768      ;
; 1.922 ; PC:pc1|prog_ctr_out[10] ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.087      ; 2.166      ;
; 1.932 ; dat_mem:dm|core~1495    ; reg_file:rf1|core~31    ; clk          ; clk         ; 0.000        ; 0.446      ; 2.535      ;
; 1.935 ; reg_file:rf1|core~45    ; dat_mem:dm|core~477     ; clk          ; clk         ; 0.000        ; -0.286     ; 1.806      ;
; 1.960 ; reg_file:rf1|core~45    ; dat_mem:dm|core~1357    ; clk          ; clk         ; 0.000        ; -0.284     ; 1.833      ;
; 1.971 ; reg_file:rf1|core~23    ; dat_mem:dm|core~103     ; clk          ; clk         ; 0.000        ; -0.247     ; 1.881      ;
; 1.971 ; reg_file:rf1|core~23    ; dat_mem:dm|core~1127    ; clk          ; clk         ; 0.000        ; -0.247     ; 1.881      ;
; 1.975 ; dat_mem:dm|core~1019    ; reg_file:rf1|core~27    ; clk          ; clk         ; 0.000        ; 0.434      ; 2.566      ;
; 1.977 ; reg_file:rf1|core~11    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.259     ; 1.875      ;
; 1.983 ; reg_file:rf1|core~45    ; dat_mem:dm|core~1293    ; clk          ; clk         ; 0.000        ; -0.283     ; 1.857      ;
; 1.997 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.218      ;
; 1.998 ; reg_file:rf1|core~23    ; dat_mem:dm|core~2047    ; clk          ; clk         ; 0.000        ; -0.262     ; 1.893      ;
; 1.999 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.220      ;
; 1.999 ; reg_file:rf1|core~0     ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.310     ; 1.846      ;
; 2.004 ; reg_file:rf1|core~4     ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.273     ; 1.888      ;
; 2.009 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.230      ;
; 2.011 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 2.232      ;
; 2.024 ; PC:pc1|prog_ctr_out[11] ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.087      ; 2.268      ;
; 2.067 ; reg_file:rf1|core~50    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; 0.090      ; 2.314      ;
; 2.089 ; PC:pc1|prog_ctr_out[6]  ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.087      ; 2.333      ;
; 2.095 ; reg_file:rf1|core~22    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.286     ; 1.966      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 71.26 MHz ; 71.26 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -13.033 ; -21651.299       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.513 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2128.000                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                             ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -13.033 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.287      ; 14.315     ;
; -12.953 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.287      ; 14.235     ;
; -12.948 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.287      ; 14.230     ;
; -12.889 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.267      ; 14.151     ;
; -12.889 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.287      ; 14.171     ;
; -12.884 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.267      ; 14.146     ;
; -12.873 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.267      ; 14.135     ;
; -12.872 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.287      ; 14.154     ;
; -12.841 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.280      ; 14.116     ;
; -12.835 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.294      ; 14.124     ;
; -12.830 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.294      ; 14.119     ;
; -12.819 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.294      ; 14.108     ;
; -12.806 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.284      ; 14.085     ;
; -12.801 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.284      ; 14.080     ;
; -12.799 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.287      ; 14.081     ;
; -12.798 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.278      ; 14.071     ;
; -12.795 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.280      ; 14.070     ;
; -12.790 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.284      ; 14.069     ;
; -12.761 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.280      ; 14.036     ;
; -12.756 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.280      ; 14.031     ;
; -12.751 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.267      ; 14.013     ;
; -12.740 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.278      ; 14.013     ;
; -12.735 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.278      ; 14.008     ;
; -12.730 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.278      ; 14.003     ;
; -12.727 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.278      ; 14.000     ;
; -12.722 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.278      ; 13.995     ;
; -12.718 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.278      ; 13.991     ;
; -12.715 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.305      ; 14.015     ;
; -12.715 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.990     ;
; -12.713 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.975     ;
; -12.713 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.278      ; 13.986     ;
; -12.712 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.974     ;
; -12.711 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.278      ; 13.984     ;
; -12.710 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.305      ; 14.010     ;
; -12.710 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.985     ;
; -12.708 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.970     ;
; -12.705 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.305      ; 14.005     ;
; -12.703 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.965     ;
; -12.702 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.305      ; 14.002     ;
; -12.697 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.972     ;
; -12.697 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.294      ; 13.986     ;
; -12.697 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.305      ; 13.997     ;
; -12.686 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.305      ; 13.986     ;
; -12.681 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.259      ; 13.935     ;
; -12.680 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.955     ;
; -12.677 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.939     ;
; -12.671 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~34 ; clk          ; clk         ; 1.000        ; 0.294      ; 13.960     ;
; -12.668 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.284      ; 13.947     ;
; -12.666 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~34 ; clk          ; clk         ; 1.000        ; 0.294      ; 13.955     ;
; -12.664 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.254      ; 13.913     ;
; -12.661 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~34 ; clk          ; clk         ; 1.000        ; 0.294      ; 13.950     ;
; -12.658 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.294      ; 13.947     ;
; -12.654 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.286      ; 13.935     ;
; -12.654 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.278      ; 13.927     ;
; -12.652 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~52 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.927     ;
; -12.651 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.926     ;
; -12.650 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.294      ; 13.939     ;
; -12.650 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~24 ; clk          ; clk         ; 1.000        ; 0.251      ; 13.896     ;
; -12.647 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.242      ; 13.884     ;
; -12.647 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~52 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.922     ;
; -12.642 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~25 ; clk          ; clk         ; 1.000        ; -0.050     ; 13.587     ;
; -12.642 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.242      ; 13.879     ;
; -12.639 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.901     ;
; -12.637 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.278      ; 13.910     ;
; -12.637 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~25 ; clk          ; clk         ; 1.000        ; -0.050     ; 13.582     ;
; -12.636 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~52 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.911     ;
; -12.634 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.909     ;
; -12.631 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.242      ; 13.868     ;
; -12.629 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.284      ; 13.908     ;
; -12.626 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~25 ; clk          ; clk         ; 1.000        ; -0.050     ; 13.571     ;
; -12.623 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~40 ; clk          ; clk         ; 1.000        ; 0.279      ; 13.897     ;
; -12.621 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.886     ;
; -12.620 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.882     ;
; -12.616 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.881     ;
; -12.615 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~8  ; clk          ; clk         ; 1.000        ; 0.278      ; 13.888     ;
; -12.607 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.280      ; 13.882     ;
; -12.605 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.870     ;
; -12.601 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.259      ; 13.855     ;
; -12.597 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.859     ;
; -12.597 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.278      ; 13.870     ;
; -12.596 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.259      ; 13.850     ;
; -12.592 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.294      ; 13.881     ;
; -12.592 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.854     ;
; -12.589 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~16 ; clk          ; clk         ; 1.000        ; 0.305      ; 13.889     ;
; -12.589 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.278      ; 13.862     ;
; -12.587 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~50 ; clk          ; clk         ; 1.000        ; -0.065     ; 13.517     ;
; -12.586 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.286      ; 13.867     ;
; -12.585 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.294      ; 13.874     ;
; -12.584 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.254      ; 13.833     ;
; -12.582 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~50 ; clk          ; clk         ; 1.000        ; -0.065     ; 13.512     ;
; -12.581 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.286      ; 13.862     ;
; -12.579 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.278      ; 13.852     ;
; -12.579 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.254      ; 13.828     ;
; -12.577 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~50 ; clk          ; clk         ; 1.000        ; -0.065     ; 13.507     ;
; -12.574 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.286      ; 13.855     ;
; -12.572 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.305      ; 13.872     ;
; -12.570 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.294      ; 13.859     ;
; -12.570 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~24 ; clk          ; clk         ; 1.000        ; 0.251      ; 13.816     ;
; -12.570 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.832     ;
; -12.570 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.286      ; 13.851     ;
+---------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.513 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[0]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.714      ;
; 0.517 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.526 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.727      ;
; 0.532 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.733      ;
; 0.532 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.733      ;
; 0.533 ; PC:pc1|prog_ctr_out[11] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.734      ;
; 0.535 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.736      ;
; 0.538 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.739      ;
; 0.675 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.876      ;
; 0.761 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.962      ;
; 0.770 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.971      ;
; 0.780 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.981      ;
; 0.781 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.982      ;
; 0.781 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.982      ;
; 0.787 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.988      ;
; 0.788 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.989      ;
; 0.788 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.989      ;
; 0.796 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.997      ;
; 0.803 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.004      ;
; 0.850 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.051      ;
; 0.859 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.060      ;
; 0.866 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.067      ;
; 0.869 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.070      ;
; 0.876 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.077      ;
; 0.877 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.078      ;
; 0.877 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.078      ;
; 0.884 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.085      ;
; 0.892 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.093      ;
; 0.897 ; reg_file:rf1|core~41    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.267     ; 0.774      ;
; 0.899 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.100      ;
; 0.903 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.104      ;
; 0.924 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.125      ;
; 0.931 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.132      ;
; 0.955 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.156      ;
; 0.962 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.163      ;
; 0.965 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.166      ;
; 0.973 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.174      ;
; 0.988 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.189      ;
; 0.995 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.196      ;
; 1.020 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.221      ;
; 1.027 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.228      ;
; 1.051 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.252      ;
; 1.058 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.259      ;
; 1.084 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.285      ;
; 1.091 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.292      ;
; 1.116 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.317      ;
; 1.123 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.324      ;
; 1.141 ; reg_file:rf1|core~58    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.255     ; 1.030      ;
; 1.147 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.348      ;
; 1.148 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.349      ;
; 1.154 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.355      ;
; 1.180 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.381      ;
; 1.187 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.388      ;
; 1.212 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.413      ;
; 1.219 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.420      ;
; 1.227 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.428      ;
; 1.243 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.444      ;
; 1.244 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.445      ;
; 1.250 ; reg_file:rf1|core~60    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.257     ; 1.137      ;
; 1.253 ; reg_file:rf1|core~2     ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.267     ; 1.130      ;
; 1.276 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.477      ;
; 1.308 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.509      ;
; 1.323 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.524      ;
; 1.340 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.541      ;
; 1.366 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.567      ;
; 1.419 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.620      ;
; 1.503 ; reg_file:rf1|core~43    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.252     ; 1.395      ;
; 1.554 ; reg_file:rf1|core~45    ; dat_mem:dm|core~1565    ; clk          ; clk         ; 0.000        ; -0.269     ; 1.429      ;
; 1.558 ; reg_file:rf1|core~19    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.274     ; 1.428      ;
; 1.564 ; reg_file:rf1|core~34    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.282     ; 1.426      ;
; 1.573 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.774      ;
; 1.598 ; reg_file:rf1|core~25    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.809      ;
; 1.611 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.812      ;
; 1.619 ; reg_file:rf1|core~9     ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.269     ; 1.494      ;
; 1.621 ; reg_file:rf1|core~17    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.296     ; 1.469      ;
; 1.664 ; dat_mem:dm|core~1023    ; reg_file:rf1|core~31    ; clk          ; clk         ; 0.000        ; 0.410      ; 2.218      ;
; 1.684 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.885      ;
; 1.697 ; reg_file:rf1|core~32    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.282     ; 1.559      ;
; 1.707 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.908      ;
; 1.711 ; PC:pc1|prog_ctr_out[10] ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.929      ;
; 1.750 ; reg_file:rf1|core~41    ; dat_mem:dm|core~1353    ; clk          ; clk         ; 0.000        ; -0.288     ; 1.606      ;
; 1.753 ; dat_mem:dm|core~1495    ; reg_file:rf1|core~31    ; clk          ; clk         ; 0.000        ; 0.410      ; 2.307      ;
; 1.765 ; reg_file:rf1|core~45    ; dat_mem:dm|core~477     ; clk          ; clk         ; 0.000        ; -0.267     ; 1.642      ;
; 1.780 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.981      ;
; 1.788 ; dat_mem:dm|core~1019    ; reg_file:rf1|core~27    ; clk          ; clk         ; 0.000        ; 0.401      ; 2.333      ;
; 1.793 ; reg_file:rf1|core~45    ; dat_mem:dm|core~1357    ; clk          ; clk         ; 0.000        ; -0.265     ; 1.672      ;
; 1.795 ; reg_file:rf1|core~11    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.247     ; 1.692      ;
; 1.796 ; reg_file:rf1|core~23    ; dat_mem:dm|core~103     ; clk          ; clk         ; 0.000        ; -0.232     ; 1.708      ;
; 1.800 ; reg_file:rf1|core~23    ; dat_mem:dm|core~1127    ; clk          ; clk         ; 0.000        ; -0.232     ; 1.712      ;
; 1.802 ; PC:pc1|prog_ctr_out[11] ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.074      ; 2.020      ;
; 1.803 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 2.004      ;
; 1.804 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 2.005      ;
; 1.812 ; reg_file:rf1|core~45    ; dat_mem:dm|core~1293    ; clk          ; clk         ; 0.000        ; -0.264     ; 1.692      ;
; 1.816 ; reg_file:rf1|core~23    ; dat_mem:dm|core~2047    ; clk          ; clk         ; 0.000        ; -0.244     ; 1.716      ;
; 1.816 ; reg_file:rf1|core~0     ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.291     ; 1.669      ;
; 1.826 ; reg_file:rf1|core~4     ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.260     ; 1.710      ;
; 1.836 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 2.037      ;
; 1.876 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 2.077      ;
; 1.885 ; reg_file:rf1|core~50    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; 0.077      ; 2.106      ;
; 1.899 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 2.100      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.034 ; -13152.543        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.301 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2274.353                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -8.034 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.182      ;
; -8.005 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.153      ;
; -8.001 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.149      ;
; -7.998 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.151      ; 9.136      ;
; -7.994 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.151      ; 9.132      ;
; -7.993 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.151      ; 9.131      ;
; -7.986 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.165      ; 9.138      ;
; -7.982 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.165      ; 9.134      ;
; -7.981 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.165      ; 9.133      ;
; -7.954 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.169      ; 9.110      ;
; -7.950 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.169      ; 9.106      ;
; -7.949 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.169      ; 9.105      ;
; -7.944 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.092      ;
; -7.924 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.069      ;
; -7.920 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.065      ;
; -7.919 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.064      ;
; -7.912 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.172      ; 9.071      ;
; -7.908 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.172      ; 9.067      ;
; -7.907 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.172      ; 9.066      ;
; -7.903 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.145      ; 9.035      ;
; -7.903 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.151      ; 9.041      ;
; -7.900 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.163      ; 9.050      ;
; -7.899 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.145      ; 9.031      ;
; -7.898 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.145      ; 9.030      ;
; -7.891 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.159      ; 9.037      ;
; -7.891 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.165      ; 9.043      ;
; -7.888 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.036      ;
; -7.887 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.159      ; 9.033      ;
; -7.886 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.159      ; 9.032      ;
; -7.880 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.151      ; 9.018      ;
; -7.876 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.151      ; 9.014      ;
; -7.875 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.151      ; 9.013      ;
; -7.871 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.163      ; 9.021      ;
; -7.869 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.142      ; 8.998      ;
; -7.867 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.163      ; 9.017      ;
; -7.866 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.165      ; 9.018      ;
; -7.865 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~0  ; clk          ; clk         ; 1.000        ; 0.161      ; 9.013      ;
; -7.865 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.142      ; 8.994      ;
; -7.864 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.142      ; 8.993      ;
; -7.862 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.165      ; 9.014      ;
; -7.861 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.165      ; 9.013      ;
; -7.859 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.169      ; 9.015      ;
; -7.858 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.161      ; 9.006      ;
; -7.855 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~52 ; clk          ; clk         ; 1.000        ; 0.164      ; 9.006      ;
; -7.852 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.164      ; 9.003      ;
; -7.851 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~52 ; clk          ; clk         ; 1.000        ; 0.164      ; 9.002      ;
; -7.850 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~52 ; clk          ; clk         ; 1.000        ; 0.164      ; 9.001      ;
; -7.832 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.970      ;
; -7.829 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~12 ; clk          ; clk         ; 1.000        ; 0.158      ; 8.974      ;
; -7.829 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.161      ; 8.977      ;
; -7.825 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.161      ; 8.973      ;
; -7.824 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~60 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.962      ;
; -7.823 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.158      ; 8.968      ;
; -7.823 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.164      ; 8.974      ;
; -7.820 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.165      ; 8.972      ;
; -7.819 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.158      ; 8.964      ;
; -7.819 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~48 ; clk          ; clk         ; 1.000        ; 0.164      ; 8.970      ;
; -7.817 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~20 ; clk          ; clk         ; 1.000        ; 0.172      ; 8.976      ;
; -7.816 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.140      ; 8.943      ;
; -7.812 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~36 ; clk          ; clk         ; 1.000        ; 0.165      ; 8.964      ;
; -7.812 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.140      ; 8.939      ;
; -7.811 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~44 ; clk          ; clk         ; 1.000        ; 0.140      ; 8.938      ;
; -7.810 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~56 ; clk          ; clk         ; 1.000        ; 0.163      ; 8.960      ;
; -7.809 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.172      ; 8.968      ;
; -7.808 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~13 ; clk          ; clk         ; 1.000        ; 0.145      ; 8.940      ;
; -7.805 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.172      ; 8.964      ;
; -7.804 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.942      ;
; -7.803 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.155      ; 8.945      ;
; -7.800 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.160      ; 8.947      ;
; -7.800 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.938      ;
; -7.799 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.155      ; 8.941      ;
; -7.798 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.167      ; 8.952      ;
; -7.798 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~4  ; clk          ; clk         ; 1.000        ; 0.155      ; 8.940      ;
; -7.796 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~34 ; clk          ; clk         ; 1.000        ; 0.165      ; 8.948      ;
; -7.796 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~25 ; clk          ; clk         ; 1.000        ; -0.034     ; 8.749      ;
; -7.796 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~21 ; clk          ; clk         ; 1.000        ; 0.159      ; 8.942      ;
; -7.796 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.160      ; 8.943      ;
; -7.795 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~57 ; clk          ; clk         ; 1.000        ; 0.160      ; 8.942      ;
; -7.794 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.167      ; 8.948      ;
; -7.793 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~9  ; clk          ; clk         ; 1.000        ; 0.167      ; 8.947      ;
; -7.793 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~10 ; clk          ; clk         ; 1.000        ; 0.158      ; 8.938      ;
; -7.792 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~34 ; clk          ; clk         ; 1.000        ; 0.165      ; 8.944      ;
; -7.792 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~25 ; clk          ; clk         ; 1.000        ; -0.034     ; 8.745      ;
; -7.791 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.181      ; 8.959      ;
; -7.791 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~25 ; clk          ; clk         ; 1.000        ; -0.034     ; 8.744      ;
; -7.788 ; PC:pc1|prog_ctr_out[3] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.169      ; 8.944      ;
; -7.787 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.925      ;
; -7.787 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.181      ; 8.955      ;
; -7.786 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~17 ; clk          ; clk         ; 1.000        ; 0.181      ; 8.954      ;
; -7.785 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~61 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.923      ;
; -7.783 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~63 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.921      ;
; -7.780 ; PC:pc1|prog_ctr_out[5] ; reg_file:rf1|core~41 ; clk          ; clk         ; 1.000        ; 0.169      ; 8.936      ;
; -7.779 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~18 ; clk          ; clk         ; 1.000        ; 0.172      ; 8.938      ;
; -7.774 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~53 ; clk          ; clk         ; 1.000        ; 0.142      ; 8.903      ;
; -7.774 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~58 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.912      ;
; -7.772 ; PC:pc1|prog_ctr_out[2] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.165      ; 8.924      ;
; -7.772 ; PC:pc1|prog_ctr_out[4] ; reg_file:rf1|core~24 ; clk          ; clk         ; 1.000        ; 0.144      ; 8.903      ;
; -7.771 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~37 ; clk          ; clk         ; 1.000        ; 0.165      ; 8.923      ;
; -7.768 ; PC:pc1|prog_ctr_out[0] ; reg_file:rf1|core~32 ; clk          ; clk         ; 1.000        ; 0.161      ; 8.916      ;
; -7.768 ; PC:pc1|prog_ctr_out[1] ; reg_file:rf1|core~39 ; clk          ; clk         ; 1.000        ; 0.165      ; 8.920      ;
+--------+------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.301 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.310 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.315 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.318 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.320 ; PC:pc1|prog_ctr_out[11] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.322 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.394 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.515      ;
; 0.459 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.464 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.470 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.476 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.476 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.479 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.600      ;
; 0.479 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.600      ;
; 0.480 ; PC:pc1|prog_ctr_out[10] ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.601      ;
; 0.489 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.610      ;
; 0.492 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.613      ;
; 0.522 ; PC:pc1|prog_ctr_out[9]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.527 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.529 ; reg_file:rf1|core~41    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.155     ; 0.458      ;
; 0.530 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.533 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.542 ; PC:pc1|prog_ctr_out[8]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.663      ;
; 0.542 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.663      ;
; 0.545 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.666      ;
; 0.552 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.673      ;
; 0.555 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.676      ;
; 0.555 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.676      ;
; 0.558 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.679      ;
; 0.593 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.714      ;
; 0.596 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.599 ; PC:pc1|prog_ctr_out[7]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.608 ; PC:pc1|prog_ctr_out[6]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.729      ;
; 0.618 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.739      ;
; 0.621 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.742      ;
; 0.621 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.742      ;
; 0.624 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.745      ;
; 0.659 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.780      ;
; 0.661 ; reg_file:rf1|core~58    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.143     ; 0.602      ;
; 0.662 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.783      ;
; 0.672 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.793      ;
; 0.684 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.805      ;
; 0.687 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
; 0.687 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
; 0.690 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.811      ;
; 0.725 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.846      ;
; 0.728 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.849      ;
; 0.735 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.856      ;
; 0.738 ; reg_file:rf1|core~2     ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.155     ; 0.667      ;
; 0.738 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.859      ;
; 0.743 ; reg_file:rf1|core~60    ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.144     ; 0.683      ;
; 0.750 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.871      ;
; 0.753 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.874      ;
; 0.753 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.874      ;
; 0.756 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.877      ;
; 0.791 ; PC:pc1|prog_ctr_out[1]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.912      ;
; 0.801 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.922      ;
; 0.804 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.925      ;
; 0.809 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.930      ;
; 0.816 ; PC:pc1|prog_ctr_out[2]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.937      ;
; 0.819 ; PC:pc1|prog_ctr_out[0]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.940      ;
; 0.867 ; PC:pc1|prog_ctr_out[5]  ; PC:pc1|prog_ctr_out[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.988      ;
; 0.891 ; reg_file:rf1|core~43    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.140     ; 0.835      ;
; 0.903 ; reg_file:rf1|core~45    ; dat_mem:dm|core~1565    ; clk          ; clk         ; 0.000        ; -0.158     ; 0.829      ;
; 0.905 ; reg_file:rf1|core~34    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; -0.157     ; 0.832      ;
; 0.922 ; reg_file:rf1|core~19    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.151     ; 0.855      ;
; 0.931 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.052      ;
; 0.932 ; reg_file:rf1|core~25    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.048      ; 1.064      ;
; 0.951 ; reg_file:rf1|core~9     ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.153     ; 0.882      ;
; 0.952 ; reg_file:rf1|core~17    ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; -0.167     ; 0.869      ;
; 0.958 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.079      ;
; 0.979 ; dat_mem:dm|core~1023    ; reg_file:rf1|core~31    ; clk          ; clk         ; 0.000        ; 0.247      ; 1.310      ;
; 1.003 ; reg_file:rf1|core~32    ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.166     ; 0.921      ;
; 1.021 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.142      ;
; 1.024 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.145      ;
; 1.028 ; reg_file:rf1|core~45    ; dat_mem:dm|core~477     ; clk          ; clk         ; 0.000        ; -0.155     ; 0.957      ;
; 1.035 ; dat_mem:dm|core~1019    ; reg_file:rf1|core~27    ; clk          ; clk         ; 0.000        ; 0.239      ; 1.358      ;
; 1.036 ; dat_mem:dm|core~1495    ; reg_file:rf1|core~31    ; clk          ; clk         ; 0.000        ; 0.247      ; 1.367      ;
; 1.046 ; PC:pc1|prog_ctr_out[10] ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.051      ; 1.181      ;
; 1.048 ; reg_file:rf1|core~23    ; dat_mem:dm|core~103     ; clk          ; clk         ; 0.000        ; -0.134     ; 0.998      ;
; 1.048 ; reg_file:rf1|core~23    ; dat_mem:dm|core~1127    ; clk          ; clk         ; 0.000        ; -0.134     ; 0.998      ;
; 1.049 ; reg_file:rf1|core~41    ; dat_mem:dm|core~1353    ; clk          ; clk         ; 0.000        ; -0.171     ; 0.962      ;
; 1.054 ; reg_file:rf1|core~45    ; dat_mem:dm|core~1357    ; clk          ; clk         ; 0.000        ; -0.151     ; 0.987      ;
; 1.060 ; reg_file:rf1|core~11    ; dat_mem:dm|core~2043    ; clk          ; clk         ; 0.000        ; -0.137     ; 1.007      ;
; 1.063 ; reg_file:rf1|core~45    ; dat_mem:dm|core~1293    ; clk          ; clk         ; 0.000        ; -0.151     ; 0.996      ;
; 1.063 ; reg_file:rf1|core~23    ; dat_mem:dm|core~2047    ; clk          ; clk         ; 0.000        ; -0.140     ; 1.007      ;
; 1.066 ; reg_file:rf1|core~0     ; dat_mem:dm|core~2040    ; clk          ; clk         ; 0.000        ; -0.166     ; 0.984      ;
; 1.076 ; reg_file:rf1|core~4     ; dat_mem:dm|core~2044    ; clk          ; clk         ; 0.000        ; -0.148     ; 1.012      ;
; 1.087 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.208      ;
; 1.089 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.210      ;
; 1.090 ; PC:pc1|prog_ctr_out[3]  ; PC:pc1|prog_ctr_out[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.211      ;
; 1.091 ; reg_file:rf1|core~50    ; dat_mem:dm|core~2042    ; clk          ; clk         ; 0.000        ; 0.053      ; 1.228      ;
; 1.092 ; PC:pc1|prog_ctr_out[4]  ; PC:pc1|prog_ctr_out[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.213      ;
; 1.096 ; PC:pc1|prog_ctr_out[11] ; dat_mem:dm|core~2041    ; clk          ; clk         ; 0.000        ; 0.051      ; 1.231      ;
; 1.120 ; reg_file:rf1|core~23    ; dat_mem:dm|core~479     ; clk          ; clk         ; 0.000        ; -0.145     ; 1.059      ;
; 1.121 ; reg_file:rf1|core~22    ; dat_mem:dm|core~2046    ; clk          ; clk         ; 0.000        ; -0.150     ; 1.055      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.629    ; 0.301 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -14.629    ; 0.301 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -24326.13  ; 0.0   ; 0.0      ; 0.0     ; -2274.353           ;
;  clk             ; -24326.130 ; 0.000 ; N/A      ; N/A     ; -2274.353           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 258564289 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 258564289 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sat Dec 21 16:44:54 2024
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.629
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.629          -24326.130 clk 
Info (332146): Worst-case hold slack is 0.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.574               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2128.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.033          -21651.299 clk 
Info (332146): Worst-case hold slack is 0.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.513               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2128.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.034          -13152.543 clk 
Info (332146): Worst-case hold slack is 0.301
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.301               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2274.353 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4828 megabytes
    Info: Processing ended: Sat Dec 21 16:44:57 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


