TimeQuest Timing Analyzer report for Project
Sat Dec 02 21:43:53 2023
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'baud_gen:inst6|ctr3[2]'
 13. Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_1Hz'
 14. Slow 1200mV 85C Model Setup: 'GClock'
 15. Slow 1200mV 85C Model Setup: 'BaudSel[0]'
 16. Slow 1200mV 85C Model Setup: 'baud_gen:inst6|Clkdiv41'
 17. Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_100Khz_int'
 18. Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_1Khz_int'
 19. Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_1Mhz_int'
 20. Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_100hz_int'
 21. Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_10Khz_int'
 22. Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_10Hz_int'
 23. Slow 1200mV 85C Model Hold: 'BaudSel[0]'
 24. Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_100Khz_int'
 25. Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_1Mhz_int'
 26. Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_100hz_int'
 27. Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_10Khz_int'
 28. Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_1Khz_int'
 29. Slow 1200mV 85C Model Hold: 'GClock'
 30. Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_10Hz_int'
 31. Slow 1200mV 85C Model Hold: 'baud_gen:inst6|ctr3[2]'
 32. Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_1Hz'
 33. Slow 1200mV 85C Model Hold: 'baud_gen:inst6|Clkdiv41'
 34. Slow 1200mV 85C Model Recovery: 'BaudSel[0]'
 35. Slow 1200mV 85C Model Recovery: 'baud_gen:inst6|ctr3[2]'
 36. Slow 1200mV 85C Model Recovery: 'clk_div_rami:inst1|clock_1Hz'
 37. Slow 1200mV 85C Model Removal: 'BaudSel[0]'
 38. Slow 1200mV 85C Model Removal: 'baud_gen:inst6|ctr3[2]'
 39. Slow 1200mV 85C Model Removal: 'clk_div_rami:inst1|clock_1Hz'
 40. Slow 1200mV 85C Model Minimum Pulse Width: 'BaudSel[0]'
 41. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 42. Slow 1200mV 85C Model Minimum Pulse Width: 'baud_gen:inst6|ctr3[2]'
 43. Slow 1200mV 85C Model Minimum Pulse Width: 'baud_gen:inst6|Clkdiv41'
 44. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Hz'
 45. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100Khz_int'
 46. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100hz_int'
 47. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Hz_int'
 48. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Khz_int'
 49. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Khz_int'
 50. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Mhz_int'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Propagation Delay
 56. Minimum Propagation Delay
 57. Slow 1200mV 85C Model Metastability Report
 58. Slow 1200mV 0C Model Fmax Summary
 59. Slow 1200mV 0C Model Setup Summary
 60. Slow 1200mV 0C Model Hold Summary
 61. Slow 1200mV 0C Model Recovery Summary
 62. Slow 1200mV 0C Model Removal Summary
 63. Slow 1200mV 0C Model Minimum Pulse Width Summary
 64. Slow 1200mV 0C Model Setup: 'baud_gen:inst6|ctr3[2]'
 65. Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Hz'
 66. Slow 1200mV 0C Model Setup: 'GClock'
 67. Slow 1200mV 0C Model Setup: 'BaudSel[0]'
 68. Slow 1200mV 0C Model Setup: 'baud_gen:inst6|Clkdiv41'
 69. Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_100Khz_int'
 70. Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Khz_int'
 71. Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Mhz_int'
 72. Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_100hz_int'
 73. Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_10Khz_int'
 74. Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_10Hz_int'
 75. Slow 1200mV 0C Model Hold: 'BaudSel[0]'
 76. Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_100Khz_int'
 77. Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Mhz_int'
 78. Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_100hz_int'
 79. Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Khz_int'
 80. Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_10Khz_int'
 81. Slow 1200mV 0C Model Hold: 'GClock'
 82. Slow 1200mV 0C Model Hold: 'baud_gen:inst6|ctr3[2]'
 83. Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_10Hz_int'
 84. Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Hz'
 85. Slow 1200mV 0C Model Hold: 'baud_gen:inst6|Clkdiv41'
 86. Slow 1200mV 0C Model Recovery: 'BaudSel[0]'
 87. Slow 1200mV 0C Model Recovery: 'baud_gen:inst6|ctr3[2]'
 88. Slow 1200mV 0C Model Recovery: 'clk_div_rami:inst1|clock_1Hz'
 89. Slow 1200mV 0C Model Removal: 'BaudSel[0]'
 90. Slow 1200mV 0C Model Removal: 'baud_gen:inst6|ctr3[2]'
 91. Slow 1200mV 0C Model Removal: 'clk_div_rami:inst1|clock_1Hz'
 92. Slow 1200mV 0C Model Minimum Pulse Width: 'BaudSel[0]'
 93. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 94. Slow 1200mV 0C Model Minimum Pulse Width: 'baud_gen:inst6|ctr3[2]'
 95. Slow 1200mV 0C Model Minimum Pulse Width: 'baud_gen:inst6|Clkdiv41'
 96. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Hz'
 97. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100Khz_int'
 98. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100hz_int'
 99. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Hz_int'
100. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Khz_int'
101. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Khz_int'
102. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Mhz_int'
103. Setup Times
104. Hold Times
105. Clock to Output Times
106. Minimum Clock to Output Times
107. Propagation Delay
108. Minimum Propagation Delay
109. Slow 1200mV 0C Model Metastability Report
110. Fast 1200mV 0C Model Setup Summary
111. Fast 1200mV 0C Model Hold Summary
112. Fast 1200mV 0C Model Recovery Summary
113. Fast 1200mV 0C Model Removal Summary
114. Fast 1200mV 0C Model Minimum Pulse Width Summary
115. Fast 1200mV 0C Model Setup: 'baud_gen:inst6|ctr3[2]'
116. Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Hz'
117. Fast 1200mV 0C Model Setup: 'GClock'
118. Fast 1200mV 0C Model Setup: 'BaudSel[0]'
119. Fast 1200mV 0C Model Setup: 'baud_gen:inst6|Clkdiv41'
120. Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_100Khz_int'
121. Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Khz_int'
122. Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Mhz_int'
123. Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_100hz_int'
124. Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_10Khz_int'
125. Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_10Hz_int'
126. Fast 1200mV 0C Model Hold: 'BaudSel[0]'
127. Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_10Khz_int'
128. Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_100Khz_int'
129. Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Mhz_int'
130. Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_100hz_int'
131. Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Khz_int'
132. Fast 1200mV 0C Model Hold: 'GClock'
133. Fast 1200mV 0C Model Hold: 'baud_gen:inst6|ctr3[2]'
134. Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_10Hz_int'
135. Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Hz'
136. Fast 1200mV 0C Model Hold: 'baud_gen:inst6|Clkdiv41'
137. Fast 1200mV 0C Model Recovery: 'BaudSel[0]'
138. Fast 1200mV 0C Model Recovery: 'clk_div_rami:inst1|clock_1Hz'
139. Fast 1200mV 0C Model Recovery: 'baud_gen:inst6|ctr3[2]'
140. Fast 1200mV 0C Model Removal: 'BaudSel[0]'
141. Fast 1200mV 0C Model Removal: 'baud_gen:inst6|ctr3[2]'
142. Fast 1200mV 0C Model Removal: 'clk_div_rami:inst1|clock_1Hz'
143. Fast 1200mV 0C Model Minimum Pulse Width: 'BaudSel[0]'
144. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
145. Fast 1200mV 0C Model Minimum Pulse Width: 'baud_gen:inst6|ctr3[2]'
146. Fast 1200mV 0C Model Minimum Pulse Width: 'baud_gen:inst6|Clkdiv41'
147. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Hz'
148. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100Khz_int'
149. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100hz_int'
150. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Hz_int'
151. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Khz_int'
152. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Khz_int'
153. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Mhz_int'
154. Setup Times
155. Hold Times
156. Clock to Output Times
157. Minimum Clock to Output Times
158. Propagation Delay
159. Minimum Propagation Delay
160. Fast 1200mV 0C Model Metastability Report
161. Multicorner Timing Analysis Summary
162. Setup Times
163. Hold Times
164. Clock to Output Times
165. Minimum Clock to Output Times
166. Progagation Delay
167. Minimum Progagation Delay
168. Board Trace Model Assignments
169. Input Transition Times
170. Signal Integrity Metrics (Slow 1200mv 0c Model)
171. Signal Integrity Metrics (Slow 1200mv 85c Model)
172. Signal Integrity Metrics (Fast 1200mv 0c Model)
173. Setup Transfers
174. Hold Transfers
175. Recovery Transfers
176. Removal Transfers
177. Report TCCS
178. Report RSKM
179. Unconstrained Paths
180. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project                                                           ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; Clock Name                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                 ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; baud_gen:inst6|Clkdiv41             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { baud_gen:inst6|Clkdiv41 }             ;
; baud_gen:inst6|ctr3[2]              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { baud_gen:inst6|ctr3[2] }              ;
; BaudSel[0]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BaudSel[0] }                          ;
; clk_div_rami:inst1|clock_1Hz        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_rami:inst1|clock_1Hz }        ;
; clk_div_rami:inst1|clock_1Khz_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_rami:inst1|clock_1Khz_int }   ;
; clk_div_rami:inst1|clock_1Mhz_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_rami:inst1|clock_1Mhz_int }   ;
; clk_div_rami:inst1|clock_10Hz_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_rami:inst1|clock_10Hz_int }   ;
; clk_div_rami:inst1|clock_10Khz_int  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_rami:inst1|clock_10Khz_int }  ;
; clk_div_rami:inst1|clock_100hz_int  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_rami:inst1|clock_100hz_int }  ;
; clk_div_rami:inst1|clock_100Khz_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_rami:inst1|clock_100Khz_int } ;
; GClock                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock }                              ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                 ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                          ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
; 268.31 MHz ; 268.31 MHz      ; baud_gen:inst6|ctr3[2]              ;                                                               ;
; 356.25 MHz ; 356.25 MHz      ; clk_div_rami:inst1|clock_1Hz        ;                                                               ;
; 374.95 MHz ; 250.0 MHz       ; GClock                              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 441.5 MHz  ; 250.0 MHz       ; BaudSel[0]                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 491.16 MHz ; 437.64 MHz      ; baud_gen:inst6|Clkdiv41             ; limit due to minimum period restriction (tmin)                ;
; 627.35 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_100Khz_int ; limit due to minimum period restriction (tmin)                ;
; 629.33 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_1Khz_int   ; limit due to minimum period restriction (tmin)                ;
; 629.33 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_1Mhz_int   ; limit due to minimum period restriction (tmin)                ;
; 630.91 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_100hz_int  ; limit due to minimum period restriction (tmin)                ;
; 633.31 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_10Khz_int  ; limit due to minimum period restriction (tmin)                ;
; 808.41 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_10Hz_int   ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                          ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; baud_gen:inst6|ctr3[2]              ; -3.077 ; -45.419       ;
; clk_div_rami:inst1|clock_1Hz        ; -2.289 ; -8.957        ;
; GClock                              ; -1.667 ; -13.733       ;
; BaudSel[0]                          ; -1.265 ; -23.456       ;
; baud_gen:inst6|Clkdiv41             ; -1.036 ; -5.238        ;
; clk_div_rami:inst1|clock_100Khz_int ; -0.594 ; -1.038        ;
; clk_div_rami:inst1|clock_1Khz_int   ; -0.589 ; -1.044        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; -0.589 ; -1.039        ;
; clk_div_rami:inst1|clock_100hz_int  ; -0.585 ; -1.032        ;
; clk_div_rami:inst1|clock_10Khz_int  ; -0.579 ; -1.237        ;
; clk_div_rami:inst1|clock_10Hz_int   ; -0.237 ; -0.611        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; BaudSel[0]                          ; -0.633 ; -0.633        ;
; clk_div_rami:inst1|clock_100Khz_int ; -0.442 ; -0.442        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; -0.424 ; -0.424        ;
; clk_div_rami:inst1|clock_100hz_int  ; -0.369 ; -0.369        ;
; clk_div_rami:inst1|clock_10Khz_int  ; -0.321 ; -0.321        ;
; clk_div_rami:inst1|clock_1Khz_int   ; -0.319 ; -0.319        ;
; GClock                              ; 0.392  ; 0.000         ;
; clk_div_rami:inst1|clock_10Hz_int   ; 0.402  ; 0.000         ;
; baud_gen:inst6|ctr3[2]              ; 0.403  ; 0.000         ;
; clk_div_rami:inst1|clock_1Hz        ; 0.403  ; 0.000         ;
; baud_gen:inst6|Clkdiv41             ; 0.445  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; BaudSel[0]                   ; -1.451 ; -8.954        ;
; baud_gen:inst6|ctr3[2]       ; -1.199 ; -9.188        ;
; clk_div_rami:inst1|clock_1Hz ; -1.103 ; -7.700        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; BaudSel[0]                   ; 0.990 ; 0.000         ;
; baud_gen:inst6|ctr3[2]       ; 1.382 ; 0.000         ;
; clk_div_rami:inst1|clock_1Hz ; 1.464 ; 0.000         ;
+------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; BaudSel[0]                          ; -3.000 ; -49.260       ;
; GClock                              ; -3.000 ; -24.845       ;
; baud_gen:inst6|ctr3[2]              ; -1.285 ; -38.550       ;
; baud_gen:inst6|Clkdiv41             ; -1.285 ; -10.280       ;
; clk_div_rami:inst1|clock_1Hz        ; -1.285 ; -8.995        ;
; clk_div_rami:inst1|clock_100Khz_int ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_100hz_int  ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_10Hz_int   ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_10Khz_int  ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_1Khz_int   ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; -1.285 ; -5.140        ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.077 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.945     ; 2.120      ;
; -2.727 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.645      ;
; -2.717 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.635      ;
; -2.543 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.461      ;
; -2.530 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.448      ;
; -2.520 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.438      ;
; -2.507 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.327     ; 1.168      ;
; -2.501 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.327     ; 1.162      ;
; -2.452 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.370      ;
; -2.439 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.357      ;
; -2.423 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.341      ;
; -2.381 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.065      ; 3.434      ;
; -2.374 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 3.673      ;
; -2.372 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.065      ; 3.425      ;
; -2.340 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.258      ;
; -2.325 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.243      ;
; -2.307 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.945     ; 1.350      ;
; -2.259 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 3.558      ;
; -2.248 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 3.547      ;
; -2.239 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 3.538      ;
; -2.215 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.065      ; 3.268      ;
; -2.160 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.078      ;
; -2.152 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.327     ; 0.813      ;
; -2.149 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.327     ; 0.810      ;
; -2.149 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.327     ; 0.810      ;
; -2.148 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 3.066      ;
; -2.140 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.446      ; 3.574      ;
; -2.068 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.065      ; 3.121      ;
; -2.062 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 3.361      ;
; -2.003 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.921      ;
; -1.966 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.446      ; 3.400      ;
; -1.934 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 3.233      ;
; -1.921 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 3.220      ;
; -1.904 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.945     ; 0.947      ;
; -1.840 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 3.139      ;
; -1.763 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.681      ;
; -1.747 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.081     ; 2.664      ;
; -1.738 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.656      ;
; -1.738 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.656      ;
; -1.738 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.656      ;
; -1.701 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 3.000      ;
; -1.626 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.544      ;
; -1.579 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.497      ;
; -1.578 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 2.877      ;
; -1.543 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.081     ; 2.460      ;
; -1.542 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 2.841      ;
; -1.497 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.415      ;
; -1.497 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.415      ;
; -1.490 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.408      ;
; -1.461 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.446      ; 2.895      ;
; -1.440 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 2.739      ;
; -1.404 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.301      ; 2.703      ;
; -1.394 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.079     ; 2.313      ;
; -1.360 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.275      ;
; -1.360 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.275      ;
; -1.360 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.275      ;
; -1.360 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.275      ;
; -1.360 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.275      ;
; -1.360 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.275      ;
; -1.360 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.275      ;
; -1.360 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.275      ;
; -1.338 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.081     ; 2.255      ;
; -1.336 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.254      ;
; -1.332 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.250      ;
; -1.328 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.246      ;
; -1.328 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.246      ;
; -1.304 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.222      ;
; -1.297 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.215      ;
; -1.294 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.065      ; 2.347      ;
; -1.293 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.211      ;
; -1.281 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.199      ;
; -1.219 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.137      ;
; -1.213 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.131      ;
; -1.179 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.079     ; 2.098      ;
; -1.168 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.446      ; 2.602      ;
; -1.139 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.054      ;
; -1.139 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.054      ;
; -1.139 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.054      ;
; -1.139 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.054      ;
; -1.139 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.054      ;
; -1.139 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.054      ;
; -1.139 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.054      ;
; -1.139 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.083     ; 2.054      ;
; -1.139 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.057      ;
; -1.135 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.053      ;
; -1.114 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.032      ;
; -1.112 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.030      ;
; -1.109 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.027      ;
; -1.077 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.079     ; 1.996      ;
; -1.038 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.956      ;
; -1.022 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.940      ;
; -1.019 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.937      ;
; -0.989 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.907      ;
; -0.985 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.903      ;
; -0.970 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.888      ;
; -0.966 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.884      ;
; -0.966 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.884      ;
; -0.929 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.847      ;
; -0.884 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.802      ;
; -0.848 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.766      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                                          ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.289 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 2.923      ;
; -2.289 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 2.923      ;
; -2.108 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 2.742      ;
; -2.100 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 2.734      ;
; -1.807 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.725      ;
; -1.807 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.725      ;
; -1.793 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.711      ;
; -1.793 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.711      ;
; -1.626 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.544      ;
; -1.618 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.536      ;
; -1.612 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.530      ;
; -1.604 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.522      ;
; -1.597 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.515      ;
; -1.597 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.515      ;
; -1.584 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 2.218      ;
; -1.457 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.375      ;
; -1.457 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.375      ;
; -1.416 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.334      ;
; -1.408 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.326      ;
; -1.290 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.208      ;
; -1.268 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 2.186      ;
; -1.086 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 1.720      ;
; -1.086 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 1.720      ;
; -0.900 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 1.534      ;
; -0.171 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 1.089      ;
; 0.087  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 0.831      ;
; 0.107  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 0.811      ;
; 0.153  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.080     ; 0.765      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.667 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.081     ; 2.584      ;
; -1.364 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.081     ; 2.281      ;
; -1.346 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 2.265      ;
; -1.331 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.081     ; 2.248      ;
; -1.290 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.108      ; 2.386      ;
; -1.276 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.108      ; 2.372      ;
; -1.246 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 2.165      ;
; -1.195 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 2.114      ;
; -1.172 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 2.091      ;
; -1.151 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.081     ; 2.068      ;
; -1.084 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.334      ; 2.416      ;
; -1.080 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.108      ; 2.176      ;
; -1.069 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.080     ; 1.987      ;
; -1.058 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.977      ;
; -1.019 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.080     ; 1.937      ;
; -0.984 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.334      ; 2.316      ;
; -0.949 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.865      ;
; -0.940 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.108      ; 2.036      ;
; -0.938 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.334      ; 2.270      ;
; -0.890 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.809      ;
; -0.886 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.078     ; 1.806      ;
; -0.864 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.780      ;
; -0.854 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.334      ; 2.186      ;
; -0.849 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.765      ;
; -0.824 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.740      ;
; -0.817 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.733      ;
; -0.810 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.109      ; 1.907      ;
; -0.798 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.714      ;
; -0.767 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.683      ;
; -0.767 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.683      ;
; -0.767 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.683      ;
; -0.767 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.683      ;
; -0.767 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.683      ;
; -0.744 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.663      ;
; -0.743 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.659      ;
; -0.732 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.648      ;
; -0.729 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.078     ; 1.649      ;
; -0.717 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.636      ;
; -0.702 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.621      ;
; -0.699 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.615      ;
; -0.692 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.608      ;
; -0.687 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.109      ; 1.784      ;
; -0.654 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.508     ; 1.144      ;
; -0.649 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.509     ; 1.138      ;
; -0.649 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.509     ; 1.138      ;
; -0.649 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.509     ; 1.138      ;
; -0.613 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.529      ;
; -0.613 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.529      ;
; -0.613 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.529      ;
; -0.613 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.529      ;
; -0.609 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.078     ; 1.529      ;
; -0.562 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.481      ;
; -0.536 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.109      ; 1.633      ;
; -0.485 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; -0.096     ; 1.387      ;
; -0.477 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.396      ;
; -0.452 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.109      ; 1.549      ;
; -0.451 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.078     ; 1.371      ;
; -0.319 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.238      ;
; -0.315 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.234      ;
; -0.232 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.148      ;
; -0.221 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.137      ;
; -0.215 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 1.000        ; -0.079     ; 1.134      ;
; -0.195 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.111      ;
; -0.167 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 1.083      ;
; -0.163 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 1.000        ; -0.081     ; 1.080      ;
; -0.145 ; clk_div_rami:inst1|clock_1Hz_int                              ; clk_div_rami:inst1|clock_1Hz                                  ; clk_div_rami:inst1|clock_10Hz_int ; GClock      ; 1.000        ; 0.145      ; 1.278      ;
; -0.063 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 0.979      ;
; -0.041 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 1.000        ; -0.082     ; 0.957      ;
; 0.110  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 1.000        ; -0.081     ; 0.807      ;
; 0.152  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 1.000        ; -0.081     ; 0.765      ;
; 0.183  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 1.000        ; -0.081     ; 0.734      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'BaudSel[0]'                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.265 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.184      ;
; -1.184 ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 2.101      ;
; -1.117 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.036      ;
; -1.117 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.036      ;
; -1.117 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.036      ;
; -1.117 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.036      ;
; -1.117 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.036      ;
; -1.088 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 2.008      ;
; -0.999 ; baud_gen:inst6|ctr3[1]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.916      ;
; -0.937 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.857      ;
; -0.916 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.834      ;
; -0.916 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.834      ;
; -0.916 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.834      ;
; -0.852 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.772      ;
; -0.845 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.763      ;
; -0.769 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.687      ;
; -0.754 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.672      ;
; -0.754 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.672      ;
; -0.754 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.672      ;
; -0.747 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.665      ;
; -0.739 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.658      ;
; -0.739 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.658      ;
; -0.729 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.649      ;
; -0.721 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.640      ;
; -0.721 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.640      ;
; -0.669 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.588      ;
; -0.669 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.587      ;
; -0.669 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.587      ;
; -0.663 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.579      ;
; -0.656 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.572      ;
; -0.626 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.546      ;
; -0.624 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.543      ;
; -0.624 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.543      ;
; -0.618 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.536      ;
; -0.607 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.525      ;
; -0.605 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.523      ;
; -0.605 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.523      ;
; -0.601 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.517      ;
; -0.592 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.510      ;
; -0.564 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.484      ;
; -0.563 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.481      ;
; -0.554 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.471      ;
; -0.554 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.471      ;
; -0.554 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.471      ;
; -0.554 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.471      ;
; -0.554 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.471      ;
; -0.554 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.471      ;
; -0.554 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.471      ;
; -0.554 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.471      ;
; -0.554 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.471      ;
; -0.545 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.463      ;
; -0.543 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.462      ;
; -0.529 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.447      ;
; -0.514 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.432      ;
; -0.493 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.410      ;
; -0.473 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.390      ;
; -0.454 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.077     ; 1.375      ;
; -0.432 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.077     ; 1.353      ;
; -0.430 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.348      ;
; -0.423 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.342      ;
; -0.413 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.331      ;
; -0.406 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.077     ; 1.327      ;
; -0.404 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.324      ;
; -0.402 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.077     ; 1.323      ;
; -0.390 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.308      ;
; -0.382 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.302      ;
; -0.382 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.302      ;
; -0.333 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.252      ;
; -0.260 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.077     ; 1.181      ;
; -0.256 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.176      ;
; -0.249 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.078     ; 1.169      ;
; -0.227 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.079     ; 1.146      ;
; -0.210 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.128      ;
; -0.209 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.127      ;
; -0.192 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.110      ;
; -0.185 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.103      ;
; -0.183 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.101      ;
; -0.181 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.099      ;
; -0.169 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.087      ;
; -0.130 ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.964      ; 3.082      ;
; -0.126 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.043      ;
; -0.125 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.042      ;
; -0.125 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.042      ;
; -0.117 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.034      ;
; -0.116 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.033      ;
; -0.113 ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.964      ; 3.065      ;
; -0.101 ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[1]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.081     ; 1.018      ;
; -0.082 ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.964      ; 3.034      ;
; -0.070 ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.964      ; 3.022      ;
; -0.060 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 0.978      ;
; -0.058 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 0.976      ;
; -0.058 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 0.976      ;
; -0.046 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 0.964      ;
; -0.017 ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.964      ; 2.969      ;
; 0.081  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.962      ; 2.869      ;
; 0.102  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.080     ; 0.816      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'baud_gen:inst6|Clkdiv41'                                                                                                ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.036 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 2.006      ;
; -0.952 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.922      ;
; -0.948 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.918      ;
; -0.915 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.885      ;
; -0.910 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.880      ;
; -0.907 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.877      ;
; -0.904 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.874      ;
; -0.885 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.855      ;
; -0.820 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.790      ;
; -0.820 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.790      ;
; -0.816 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.786      ;
; -0.783 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.753      ;
; -0.778 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.748      ;
; -0.778 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.748      ;
; -0.775 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.745      ;
; -0.774 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.744      ;
; -0.772 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.742      ;
; -0.756 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.726      ;
; -0.753 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.723      ;
; -0.688 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.658      ;
; -0.688 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.658      ;
; -0.684 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.654      ;
; -0.684 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.654      ;
; -0.651 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.621      ;
; -0.651 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.621      ;
; -0.646 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.616      ;
; -0.646 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.616      ;
; -0.177 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.048     ; 1.147      ;
; -0.172 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.043     ; 1.147      ;
; -0.166 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.043     ; 1.141      ;
; -0.166 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.043     ; 1.141      ;
; -0.148 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.043     ; 1.123      ;
; -0.147 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.043     ; 1.122      ;
; -0.145 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.043     ; 1.120      ;
; 0.165  ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.043     ; 0.810      ;
; 0.210  ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.043     ; 0.765      ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_100Khz_int'                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.594 ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 1.512      ;
; -0.415 ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 1.333      ;
; -0.266 ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 1.184      ;
; -0.232 ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 1.150      ;
; -0.168 ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 1.086      ;
; -0.100 ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 1.018      ;
; -0.044 ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 0.962      ;
; 0.097  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 0.821      ;
; 0.153  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.299  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 0.500        ; 2.856      ; 3.287      ;
; 0.886  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; 2.856      ; 3.200      ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_1Khz_int'                                                                                                                                   ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.589 ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 1.506      ;
; -0.412 ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 1.329      ;
; -0.265 ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 1.182      ;
; -0.234 ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 1.151      ;
; -0.169 ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 1.086      ;
; -0.052 ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.969      ;
; -0.047 ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.964      ;
; 0.096  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.821      ;
; 0.152  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.237  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; 0.500        ; 3.068      ; 3.561      ;
; 0.741  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; 3.068      ; 3.557      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_1Mhz_int'                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.589 ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.506      ;
; -0.412 ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.329      ;
; -0.264 ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.181      ;
; -0.233 ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.150      ;
; -0.166 ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.083      ;
; -0.097 ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 1.014      ;
; -0.051 ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.968      ;
; 0.099  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.818      ;
; 0.152  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.295  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; 0.500        ; 2.847      ; 3.282      ;
; 0.870  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; 2.847      ; 3.207      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_100hz_int'                                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.585 ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 1.503      ;
; -0.409 ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 1.327      ;
; -0.264 ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 1.182      ;
; -0.234 ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 1.152      ;
; -0.169 ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 1.087      ;
; -0.045 ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 0.963      ;
; -0.044 ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 0.962      ;
; 0.096  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 0.822      ;
; 0.153  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.190  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; 0.500        ; 2.867      ; 3.407      ;
; 0.811  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; 2.867      ; 3.286      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_10Khz_int'                                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.579 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.496      ;
; -0.409 ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.326      ;
; -0.264 ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.181      ;
; -0.252 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.169      ;
; -0.229 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.146      ;
; -0.177 ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.094      ;
; -0.050 ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.967      ;
; 0.097  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.820      ;
; 0.152  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.226  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; 0.500        ; 3.165      ; 3.669      ;
; 0.734  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; 3.165      ; 3.661      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div_rami:inst1|clock_10Hz_int'                                                                                                                              ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.237 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 1.154      ;
; -0.225 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 1.142      ;
; -0.206 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 1.123      ;
; -0.168 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 1.085      ;
; -0.046 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 0.963      ;
; 0.095  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 0.822      ;
; 0.097  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 0.820      ;
; 0.097  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 0.820      ;
; 0.152  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.081     ; 0.765      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'BaudSel[0]'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.633 ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 5.486      ; 5.301      ;
; -0.067 ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; -0.500       ; 5.486      ; 5.367      ;
; 0.092  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.325      ; 2.633      ;
; 0.260  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.327      ; 2.803      ;
; 0.308  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.327      ; 2.851      ;
; 0.320  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.327      ; 2.863      ;
; 0.326  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.327      ; 2.869      ;
; 0.375  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.327      ; 2.918      ;
; 0.402  ; baud_gen:inst6|ctr3[1]                                                       ; baud_gen:inst6|ctr3[1]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 0.669      ;
; 0.403  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.669      ;
; 0.407  ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[0]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 0.674      ;
; 0.408  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.674      ;
; 0.430  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.696      ;
; 0.452  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.718      ;
; 0.452  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.718      ;
; 0.452  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.718      ;
; 0.454  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.720      ;
; 0.576  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.842      ;
; 0.576  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.842      ;
; 0.578  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.844      ;
; 0.595  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.861      ;
; 0.641  ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[1]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 0.908      ;
; 0.646  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.912      ;
; 0.654  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.920      ;
; 0.656  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.922      ;
; 0.660  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.926      ;
; 0.663  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 0.928      ;
; 0.664  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 0.929      ;
; 0.664  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 0.929      ;
; 0.665  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 0.930      ;
; 0.667  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.933      ;
; 0.679  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.945      ;
; 0.679  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 0.945      ;
; 0.773  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.040      ;
; 0.814  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.080      ;
; 0.840  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.082      ; 1.108      ;
; 0.844  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.082      ; 1.112      ;
; 0.849  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.083      ; 1.118      ;
; 0.901  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.167      ;
; 0.921  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.188      ;
; 0.938  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.082      ; 1.206      ;
; 0.938  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.082      ; 1.206      ;
; 0.946  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.212      ;
; 0.965  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.232      ;
; 0.977  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.243      ;
; 0.989  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.083      ; 1.258      ;
; 0.995  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.082      ; 1.263      ;
; 0.997  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.083      ; 1.266      ;
; 0.997  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.263      ;
; 1.011  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.276      ;
; 1.016  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.083      ; 1.285      ;
; 1.016  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.282      ;
; 1.026  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.292      ;
; 1.029  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.295      ;
; 1.034  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.300      ;
; 1.036  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.083      ; 1.305      ;
; 1.041  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.306      ;
; 1.097  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.364      ;
; 1.103  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.367      ;
; 1.104  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.368      ;
; 1.109  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.373      ;
; 1.115  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.382      ;
; 1.115  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.382      ;
; 1.115  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.381      ;
; 1.120  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.082      ; 1.388      ;
; 1.129  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.395      ;
; 1.139  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.405      ;
; 1.165  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.432      ;
; 1.175  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.082      ; 1.443      ;
; 1.215  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.482      ;
; 1.215  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.482      ;
; 1.220  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.487      ;
; 1.220  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.487      ;
; 1.227  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.493      ;
; 1.227  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.493      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.530      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.530      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.530      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.530      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.530      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.530      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.530      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.530      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.079      ; 1.530      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.531      ;
; 1.265  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.531      ;
; 1.297  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.082      ; 1.565      ;
; 1.325  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.591      ;
; 1.370  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.082      ; 1.638      ;
; 1.407  ; baud_gen:inst6|ctr3[1]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.081      ; 1.674      ;
; 1.447  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.713      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_100Khz_int'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.442 ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 2.995      ; 2.991      ;
; 0.110  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; -0.500       ; 2.995      ; 3.043      ;
; 0.403  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.436  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 0.702      ;
; 0.602  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 0.868      ;
; 0.644  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 0.910      ;
; 0.656  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 0.922      ;
; 0.665  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 0.931      ;
; 0.778  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 1.044      ;
; 0.909  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 1.175      ;
; 1.061  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.080      ; 1.327      ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_1Mhz_int'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.424 ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 2.985      ; 2.999      ;
; 0.116  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; -0.500       ; 2.985      ; 3.039      ;
; 0.402  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.433  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.700      ;
; 0.607  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.874      ;
; 0.638  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.905      ;
; 0.653  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.920      ;
; 0.664  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 0.931      ;
; 0.776  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 1.043      ;
; 0.905  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 1.172      ;
; 1.056  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.081      ; 1.323      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_100hz_int'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.369 ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 3.006      ; 3.075      ;
; 0.215  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; -0.500       ; 3.006      ; 3.159      ;
; 0.403  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.437  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 0.703      ;
; 0.602  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 0.868      ;
; 0.602  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 0.868      ;
; 0.657  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 0.923      ;
; 0.666  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 0.932      ;
; 0.777  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 1.043      ;
; 0.905  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 1.171      ;
; 1.054  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.080      ; 1.320      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_10Khz_int'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.321 ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 3.317      ; 3.434      ;
; 0.156  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; -0.500       ; 3.317      ; 3.411      ;
; 0.402  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.434  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.701      ;
; 0.604  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.871      ;
; 0.653  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.920      ;
; 0.654  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.921      ;
; 0.654  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.921      ;
; 0.773  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 1.040      ;
; 0.903  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 1.170      ;
; 1.041  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 1.308      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_1Khz_int'                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.319 ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 3.216      ; 3.335      ;
; 0.153  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; -0.500       ; 3.216      ; 3.307      ;
; 0.402  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.435  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.702      ;
; 0.602  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.869      ;
; 0.607  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.874      ;
; 0.654  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.921      ;
; 0.664  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.931      ;
; 0.775  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 1.042      ;
; 0.905  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 1.172      ;
; 1.057  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 1.324      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.392 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.096      ; 0.674      ;
; 0.402 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 0.000        ; 0.081      ; 0.674      ;
; 0.425 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 0.000        ; 0.081      ; 0.692      ;
; 0.461 ; clk_div_rami:inst1|clock_1Hz_int                              ; clk_div_rami:inst1|clock_1Hz                                  ; clk_div_rami:inst1|clock_10Hz_int ; GClock      ; 0.000        ; 0.391      ; 1.068      ;
; 0.568 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 0.836      ;
; 0.611 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 0.879      ;
; 0.635 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 0.903      ;
; 0.642 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 0.910      ;
; 0.643 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 0.911      ;
; 0.650 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 0.918      ;
; 0.652 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.509      ; 1.347      ;
; 0.654 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 0.922      ;
; 0.660 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 0.925      ;
; 0.663 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 0.931      ;
; 0.772 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.509      ; 1.467      ;
; 0.828 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.355      ; 1.399      ;
; 0.835 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.100      ;
; 0.838 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.103      ;
; 0.840 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.355      ; 1.411      ;
; 0.880 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.354      ; 1.450      ;
; 0.900 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.509      ; 1.595      ;
; 0.952 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.220      ;
; 0.955 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.220      ;
; 0.958 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.223      ;
; 0.962 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.230      ;
; 0.967 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.235      ;
; 0.969 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.237      ;
; 0.974 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.242      ;
; 0.976 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.241      ;
; 0.980 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.248      ;
; 0.992 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.257      ;
; 1.011 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.276      ;
; 1.064 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.355      ; 1.635      ;
; 1.071 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.509      ; 1.766      ;
; 1.073 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.341      ;
; 1.078 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.346      ;
; 1.088 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.356      ;
; 1.093 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.361      ;
; 1.096 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.361      ;
; 1.100 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.365      ;
; 1.126 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; -0.334     ; 0.978      ;
; 1.126 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; -0.334     ; 0.978      ;
; 1.126 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; -0.334     ; 0.978      ;
; 1.128 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.355      ; 1.699      ;
; 1.131 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.396      ;
; 1.138 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.354      ; 1.708      ;
; 1.148 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.354      ; 1.718      ;
; 1.165 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.433      ;
; 1.165 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.433      ;
; 1.165 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.433      ;
; 1.183 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; -0.334     ; 1.035      ;
; 1.218 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.483      ;
; 1.233 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.498      ;
; 1.267 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.532      ;
; 1.271 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.536      ;
; 1.276 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.544      ;
; 1.276 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.544      ;
; 1.276 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.544      ;
; 1.276 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.544      ;
; 1.326 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.591      ;
; 1.389 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.654      ;
; 1.438 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.079      ; 1.703      ;
; 1.440 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.354      ; 2.010      ;
; 1.486 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.754      ;
; 1.489 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.082      ; 1.757      ;
; 1.532 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.081      ; 1.799      ;
; 1.664 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.081      ; 1.931      ;
; 1.685 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.081      ; 1.952      ;
; 1.799 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.081      ; 2.066      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_10Hz_int'                                                                                                                              ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.402 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.435 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.702      ;
; 0.435 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.702      ;
; 0.435 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.702      ;
; 0.601 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.868      ;
; 0.653 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.920      ;
; 0.654 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.921      ;
; 0.699 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.966      ;
; 0.720 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.081      ; 0.987      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.403 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.674      ;
; 0.423 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.689      ;
; 0.473 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.739      ;
; 0.474 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.740      ;
; 0.554 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.820      ;
; 0.557 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.823      ;
; 0.637 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.903      ;
; 0.639 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.905      ;
; 0.641 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.907      ;
; 0.643 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.909      ;
; 0.645 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.911      ;
; 0.691 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.957      ;
; 0.708 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.974      ;
; 0.727 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 0.993      ;
; 0.771 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|endFF_2:inst13|int_q                                         ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.037      ;
; 0.774 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.477      ; 1.437      ;
; 0.805 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.071      ;
; 0.841 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.076      ; 1.103      ;
; 0.856 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.122      ;
; 0.865 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.131      ;
; 0.890 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.156      ;
; 0.896 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.162      ;
; 0.897 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.163      ;
; 0.898 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.077      ; 1.161      ;
; 0.902 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.168      ;
; 0.904 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|endFF_2:inst13|int_q                                         ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.170      ;
; 0.919 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.477      ; 1.582      ;
; 0.959 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.225      ;
; 0.962 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; Tx:inst|endFF_2:inst13|int_q                                         ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.083      ; 1.231      ;
; 0.982 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.076      ; 1.244      ;
; 0.992 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.477      ; 1.655      ;
; 0.998 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.264      ;
; 1.025 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.291      ;
; 1.052 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.318      ;
; 1.052 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.477      ; 1.715      ;
; 1.054 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.320      ;
; 1.060 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.076      ; 1.322      ;
; 1.063 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.329      ;
; 1.066 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.332      ;
; 1.066 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.332      ;
; 1.067 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.477      ; 1.730      ;
; 1.092 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.477      ; 1.755      ;
; 1.101 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.076      ; 1.363      ;
; 1.109 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.375      ;
; 1.118 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.076      ; 1.380      ;
; 1.155 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.077      ; 1.418      ;
; 1.156 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.477      ; 1.819      ;
; 1.159 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.077      ; 1.422      ;
; 1.174 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.477      ; 1.837      ;
; 1.176 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.077      ; 1.439      ;
; 1.219 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; -0.305     ; 1.100      ;
; 1.223 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; -0.305     ; 1.104      ;
; 1.242 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.508      ;
; 1.244 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.510      ;
; 1.245 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.511      ;
; 1.253 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; -0.305     ; 1.134      ;
; 1.268 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.534      ;
; 1.273 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.077      ; 1.536      ;
; 1.274 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.540      ;
; 1.278 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.077      ; 1.541      ;
; 1.279 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.545      ;
; 1.283 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.549      ;
; 1.287 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.477      ; 1.950      ;
; 1.313 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.579      ;
; 1.346 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.081      ; 1.613      ;
; 1.376 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.642      ;
; 1.389 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.077      ; 1.652      ;
; 1.401 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.077      ; 1.664      ;
; 1.406 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.672      ;
; 1.412 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.678      ;
; 1.418 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.684      ;
; 1.418 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.684      ;
; 1.426 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.692      ;
; 1.426 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.692      ;
; 1.446 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.712      ;
; 1.453 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.719      ;
; 1.457 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.723      ;
; 1.463 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.729      ;
; 1.469 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q          ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.725      ; 2.410      ;
; 1.470 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q          ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.725      ; 2.411      ;
; 1.494 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.760      ;
; 1.495 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.761      ;
; 1.502 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.768      ;
; 1.510 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.776      ;
; 1.530 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.796      ;
; 1.567 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.833      ;
; 1.581 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.847      ;
; 1.582 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.848      ;
; 1.595 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.861      ;
; 1.610 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.876      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                                          ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.403 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.674      ;
; 0.429 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.695      ;
; 0.450 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.716      ;
; 0.648 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 0.914      ;
; 1.107 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.373      ;
; 1.176 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.442      ;
; 1.210 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.476      ;
; 1.250 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.516      ;
; 1.251 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.517      ;
; 1.315 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 1.423      ;
; 1.335 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.601      ;
; 1.429 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.695      ;
; 1.434 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.700      ;
; 1.444 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.710      ;
; 1.478 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 1.586      ;
; 1.478 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 1.586      ;
; 1.524 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.790      ;
; 1.524 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 1.790      ;
; 1.792 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.080      ; 2.058      ;
; 1.825 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 1.933      ;
; 1.839 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 1.947      ;
; 1.982 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 2.090      ;
; 2.035 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 2.143      ;
; 2.035 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 2.143      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'baud_gen:inst6|Clkdiv41'                                                                                                ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.445 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.043      ; 0.674      ;
; 0.465 ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.043      ; 0.694      ;
; 0.679 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.043      ; 0.908      ;
; 0.681 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.043      ; 0.910      ;
; 0.682 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.043      ; 0.911      ;
; 0.683 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.043      ; 0.912      ;
; 0.685 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.043      ; 0.914      ;
; 0.693 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 0.927      ;
; 0.699 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.043      ; 0.928      ;
; 0.992 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.226      ;
; 0.994 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.228      ;
; 0.995 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.229      ;
; 1.003 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.237      ;
; 1.003 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.237      ;
; 1.007 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.241      ;
; 1.007 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.241      ;
; 1.008 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.242      ;
; 1.008 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.242      ;
; 1.012 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.246      ;
; 1.012 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.246      ;
; 1.113 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.347      ;
; 1.116 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.350      ;
; 1.118 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.352      ;
; 1.121 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.355      ;
; 1.129 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.363      ;
; 1.129 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.363      ;
; 1.133 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.367      ;
; 1.134 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.368      ;
; 1.134 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.368      ;
; 1.138 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.372      ;
; 1.239 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.473      ;
; 1.244 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.478      ;
; 1.255 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.489      ;
; 1.259 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.493      ;
; 1.260 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.494      ;
; 1.264 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.048      ; 1.498      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'BaudSel[0]'                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.451 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.080     ; 2.369      ;
; -1.384 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.080     ; 2.302      ;
; -1.309 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.080     ; 2.227      ;
; -1.269 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.079     ; 2.188      ;
; -1.222 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.080     ; 2.140      ;
; -1.105 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.080     ; 2.023      ;
; -0.873 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.789      ;
; -0.873 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.789      ;
; -0.873 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.789      ;
; -0.873 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.789      ;
; -0.873 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.789      ;
; -0.873 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.789      ;
; -0.873 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.082     ; 1.789      ;
; -0.464 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.382      ;
; -0.464 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.382      ;
; -0.464 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.080     ; 1.382      ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                   ;
+--------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.199 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.117      ;
; -1.098 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.016      ;
; -1.098 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.016      ;
; -1.098 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.016      ;
; -1.098 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 2.016      ;
; -1.014 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.932      ;
; -1.014 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.932      ;
; -1.014 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.932      ;
; -1.014 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.932      ;
; -0.877 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.795      ;
; -0.877 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.795      ;
; -0.877 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.795      ;
; -0.877 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.795      ;
; -0.870 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.788      ;
; -0.870 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.788      ;
; -0.870 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.788      ;
; -0.870 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.080     ; 1.788      ;
+--------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                       ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -1.103 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 1.737      ;
; -1.103 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 1.737      ;
; -1.103 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 1.737      ;
; -1.103 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.354     ; 1.737      ;
; -1.096 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.355     ; 1.729      ;
; -1.096 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.355     ; 1.729      ;
; -1.096 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.355     ; 1.729      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'BaudSel[0]'                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.990 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.256      ;
; 0.990 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.256      ;
; 0.990 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.256      ;
; 1.414 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.678      ;
; 1.414 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.678      ;
; 1.414 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.678      ;
; 1.414 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.678      ;
; 1.414 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.678      ;
; 1.414 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.678      ;
; 1.414 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.078      ; 1.678      ;
; 1.593 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.859      ;
; 1.722 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.080      ; 1.988      ;
; 1.781 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.081      ; 2.048      ;
; 1.791 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.080      ; 2.057      ;
; 1.848 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.080      ; 2.114      ;
; 1.927 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.080      ; 2.193      ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                   ;
+-------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 1.382 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.648      ;
; 1.382 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.648      ;
; 1.382 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.648      ;
; 1.382 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.648      ;
; 1.382 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.648      ;
; 1.382 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.648      ;
; 1.382 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.648      ;
; 1.382 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.648      ;
; 1.517 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.783      ;
; 1.517 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.783      ;
; 1.517 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.783      ;
; 1.517 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.783      ;
; 1.551 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.817      ;
; 1.551 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.817      ;
; 1.551 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.817      ;
; 1.551 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.817      ;
; 1.701 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.967      ;
; 1.701 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.967      ;
; 1.701 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.967      ;
; 1.701 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.080      ; 1.967      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                       ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 1.464 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.109     ; 1.571      ;
; 1.464 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.109     ; 1.571      ;
; 1.464 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.109     ; 1.571      ;
; 1.495 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 1.603      ;
; 1.495 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 1.603      ;
; 1.495 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 1.603      ;
; 1.495 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.108     ; 1.603      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'BaudSel[0]'                                                                                                            ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BaudSel[0] ; Rise       ; BaudSel[0]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[0]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[1]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[2]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[0]                                                       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[1]                                                       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[2]                                                       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[0]                                                       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[1]                                                       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[2]                                                       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|Clkdiv41                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[0]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[1]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[2]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[3]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[4]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Hz                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Mhz_int                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[4]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Hz                                  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Mhz_int                             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[0]                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[1]                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[2]                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[3]                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[4]                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|Clkdiv41                                       ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[0]                                        ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[1]                                        ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[2]                                        ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[3]                                        ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[4]                                        ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[4]                                        ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|Clkdiv41                                       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[0]                                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[1]                                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[2]                                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[3]                                        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Hz                                  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Mhz_int                             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[0]                              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[1]                              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[2]                              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[3]                              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[4]                              ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                                ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                    ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst23|first|int_q|clk                             ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst23|second|int_q|clk                            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst3|d0|int_q|clk                                 ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst3|d1|int_q|clk                                 ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|clock_1Hz|clk                                           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|clock_1Mhz_int|clk                                      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[0]|clk                                       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[1]|clk                                       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[2]|clk                                       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[3]|clk                                       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[4]|clk                                       ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|Clkdiv41|clk                                            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[0]|clk                                             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[1]|clk                                             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[2]|clk                                             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[3]|clk                                             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[4]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                                ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[4]|clk                                             ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|Clkdiv41|clk                                            ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[0]|clk                                             ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[1]|clk                                             ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[2]|clk                                             ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[3]|clk                                             ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|clock_1Hz|clk                                           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|clock_1Mhz_int|clk                                      ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[0]|clk                                       ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[1]|clk                                       ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[2]|clk                                       ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[3]|clk                                       ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[4]|clk                                       ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst23|first|int_q|clk                             ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst23|second|int_q|clk                            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst3|d0|int_q|clk                                 ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst3|d1|int_q|clk                                 ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                  ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                    ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'baud_gen:inst6|ctr3[2]'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|endFF_2:inst13|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|endFF_2:inst13|int_q                                         ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|endFF_2:inst13|int_q                                         ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ;
; 0.360  ; 0.548        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ;
; 0.360  ; 0.548        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ;
; 0.360  ; 0.548        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bb|int_q|clk                                              ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bg|int_q|clk                                              ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bh|int_q|clk                                              ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst13|int_q|clk                                                ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst1|dff0|int_q|clk                                            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst1|dff1|int_q|clk                                            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst1|dff2|int_q|clk                                            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst1|dff3|int_q|clk                                            ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bc|int_q|clk                                              ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bd|int_q|clk                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'baud_gen:inst6|Clkdiv41'                                                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[7] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[0] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[1] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[2] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[3] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[4] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[5] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[6] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[7] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[0] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[1] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[2] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[3] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[4] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[5] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[6] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[7] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[0]|clk      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[1]|clk      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[2]|clk      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[3]|clk      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[4]|clk      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[5]|clk      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[6]|clk      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|Clkdiv41|q       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|Clkdiv41|q       ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[0]|clk      ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[1]|clk      ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[2]|clk      ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[3]|clk      ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[4]|clk      ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[5]|clk      ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[6]|clk      ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[7]|clk      ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Hz'                                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|inclk[0]                       ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|outclk                         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit0|int_q|clk                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit1|int_q|clk                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit2|int_q|clk                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit3|int_q|clk                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit0|int_q|clk                         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit1|int_q|clk                         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit2|int_q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz|q                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz|q                                      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit0|int_q|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit1|int_q|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit2|int_q|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit3|int_q|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit0|int_q|clk                         ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit1|int_q|clk                         ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit2|int_q|clk                         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|inclk[0]                       ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|outclk                         ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100Khz_int'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|clock_10Khz_int      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[2]       ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|clock_10Khz_int      ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[0]       ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[1]       ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[2]       ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|clock_10Khz_int      ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[0]       ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[1]       ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[2]       ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100hz_int'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|clock_10Hz_int      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[2]       ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|clock_10Hz_int      ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[0]       ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[1]       ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[2]       ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|clock_10Hz_int      ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[0]       ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[1]       ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[2]       ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|inclk[0] ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|outclk   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_10Hz_int|clk               ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[0]|clk                ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[1]|clk                ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int|q                ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_10Hz_int|clk               ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[0]|clk                ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[1]|clk                ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[2]|clk                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|inclk[0] ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Hz_int'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|clock_1Hz_int      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[2]       ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|clock_1Hz_int      ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[0]       ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[1]       ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[2]       ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|clock_1Hz_int      ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[0]       ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[1]       ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[2]       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|outclk   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_1Hz_int|clk               ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[0]|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[1]|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_1Hz_int|clk               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[0]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[1]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[2]|clk                ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Khz_int'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|clock_1Khz_int      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[2]       ;
; 0.226  ; 0.446        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|clock_1Khz_int      ;
; 0.226  ; 0.446        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[0]       ;
; 0.226  ; 0.446        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[1]       ;
; 0.226  ; 0.446        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[2]       ;
; 0.365  ; 0.553        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|clock_1Khz_int      ;
; 0.365  ; 0.553        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[0]       ;
; 0.365  ; 0.553        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[1]       ;
; 0.365  ; 0.553        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[2]       ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.481  ; 0.481        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Khz_int'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|clock_100hz_int    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[2]     ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|clock_100hz_int    ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[0]     ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[1]     ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[2]     ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|clock_100hz_int    ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[0]     ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[1]     ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[2]     ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Mhz_int'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|clock_100Khz_int   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[2]    ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|clock_100Khz_int   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[0]    ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[1]    ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[2]    ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|clock_100Khz_int   ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[0]    ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[1]    ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[2]    ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+-------+-------+------------+------------------------------+
; MSC[*]     ; GClock                       ; 4.214 ; 4.565 ; Rise       ; GClock                       ;
;  MSC[0]    ; GClock                       ; 3.674 ; 4.026 ; Rise       ; GClock                       ;
;  MSC[1]    ; GClock                       ; 4.032 ; 4.437 ; Rise       ; GClock                       ;
;  MSC[2]    ; GClock                       ; 4.173 ; 4.556 ; Rise       ; GClock                       ;
;  MSC[3]    ; GClock                       ; 4.214 ; 4.565 ; Rise       ; GClock                       ;
; SSC[*]     ; GClock                       ; 4.293 ; 4.609 ; Rise       ; GClock                       ;
;  SSC[0]    ; GClock                       ; 3.472 ; 3.806 ; Rise       ; GClock                       ;
;  SSC[1]    ; GClock                       ; 3.513 ; 3.931 ; Rise       ; GClock                       ;
;  SSC[2]    ; GClock                       ; 3.792 ; 4.188 ; Rise       ; GClock                       ;
;  SSC[3]    ; GClock                       ; 4.293 ; 4.609 ; Rise       ; GClock                       ;
; SSCS       ; GClock                       ; 2.575 ; 3.006 ; Rise       ; GClock                       ;
; Tx_trigger ; baud_gen:inst6|ctr3[2]       ; 2.255 ; 2.572 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; MSC[*]     ; clk_div_rami:inst1|clock_1Hz ; 4.794 ; 5.182 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[0]    ; clk_div_rami:inst1|clock_1Hz ; 4.254 ; 4.643 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[1]    ; clk_div_rami:inst1|clock_1Hz ; 4.612 ; 5.054 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[2]    ; clk_div_rami:inst1|clock_1Hz ; 4.753 ; 5.173 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[3]    ; clk_div_rami:inst1|clock_1Hz ; 4.794 ; 5.182 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SSC[*]     ; clk_div_rami:inst1|clock_1Hz ; 4.873 ; 5.226 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[0]    ; clk_div_rami:inst1|clock_1Hz ; 4.052 ; 4.423 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[1]    ; clk_div_rami:inst1|clock_1Hz ; 4.093 ; 4.548 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[2]    ; clk_div_rami:inst1|clock_1Hz ; 4.372 ; 4.805 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[3]    ; clk_div_rami:inst1|clock_1Hz ; 4.873 ; 5.226 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; MSC[*]     ; GClock                       ; -3.115 ; -3.439 ; Rise       ; GClock                       ;
;  MSC[0]    ; GClock                       ; -3.115 ; -3.439 ; Rise       ; GClock                       ;
;  MSC[1]    ; GClock                       ; -3.333 ; -3.692 ; Rise       ; GClock                       ;
;  MSC[2]    ; GClock                       ; -3.268 ; -3.626 ; Rise       ; GClock                       ;
;  MSC[3]    ; GClock                       ; -3.187 ; -3.650 ; Rise       ; GClock                       ;
; SSC[*]     ; GClock                       ; -2.828 ; -3.181 ; Rise       ; GClock                       ;
;  SSC[0]    ; GClock                       ; -2.901 ; -3.242 ; Rise       ; GClock                       ;
;  SSC[1]    ; GClock                       ; -2.828 ; -3.181 ; Rise       ; GClock                       ;
;  SSC[2]    ; GClock                       ; -2.936 ; -3.326 ; Rise       ; GClock                       ;
;  SSC[3]    ; GClock                       ; -3.246 ; -3.663 ; Rise       ; GClock                       ;
; SSCS       ; GClock                       ; -1.795 ; -2.155 ; Rise       ; GClock                       ;
; Tx_trigger ; baud_gen:inst6|ctr3[2]       ; -1.717 ; -2.031 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; MSC[*]     ; clk_div_rami:inst1|clock_1Hz ; -3.408 ; -3.801 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[0]    ; clk_div_rami:inst1|clock_1Hz ; -3.461 ; -3.801 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[1]    ; clk_div_rami:inst1|clock_1Hz ; -3.554 ; -3.905 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[2]    ; clk_div_rami:inst1|clock_1Hz ; -3.489 ; -3.839 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[3]    ; clk_div_rami:inst1|clock_1Hz ; -3.408 ; -3.863 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SSC[*]     ; clk_div_rami:inst1|clock_1Hz ; -3.049 ; -3.394 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[0]    ; clk_div_rami:inst1|clock_1Hz ; -3.247 ; -3.604 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[1]    ; clk_div_rami:inst1|clock_1Hz ; -3.049 ; -3.394 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[2]    ; clk_div_rami:inst1|clock_1Hz ; -3.157 ; -3.539 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[3]    ; clk_div_rami:inst1|clock_1Hz ; -3.467 ; -3.876 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port            ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; BCLkx8               ; BaudSel[0]                   ; 4.818  ; 4.755  ; Rise       ; BaudSel[0]                   ;
; BusOutput[*]         ; BaudSel[0]                   ; 12.435 ; 12.436 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[0]        ; BaudSel[0]                   ; 10.633 ; 10.604 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[1]        ; BaudSel[0]                   ; 12.435 ; 12.436 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[2]        ; BaudSel[0]                   ; 11.114 ; 11.079 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[3]        ; BaudSel[0]                   ; 11.839 ; 11.781 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[4]        ; BaudSel[0]                   ; 10.960 ; 10.947 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[5]        ; BaudSel[0]                   ; 10.642 ; 10.609 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[6]        ; BaudSel[0]                   ; 10.237 ; 10.217 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[7]        ; BaudSel[0]                   ; 11.954 ; 11.885 ; Rise       ; BaudSel[0]                   ;
; RDR[*]               ; BaudSel[0]                   ; 13.772 ; 13.785 ; Rise       ; BaudSel[0]                   ;
;  RDR[0]              ; BaudSel[0]                   ; 11.470 ; 11.404 ; Rise       ; BaudSel[0]                   ;
;  RDR[1]              ; BaudSel[0]                   ; 11.793 ; 11.923 ; Rise       ; BaudSel[0]                   ;
;  RDR[2]              ; BaudSel[0]                   ; 13.230 ; 13.144 ; Rise       ; BaudSel[0]                   ;
;  RDR[3]              ; BaudSel[0]                   ; 12.918 ; 12.881 ; Rise       ; BaudSel[0]                   ;
;  RDR[4]              ; BaudSel[0]                   ; 13.772 ; 13.785 ; Rise       ; BaudSel[0]                   ;
;  RDR[5]              ; BaudSel[0]                   ; 11.216 ; 11.354 ; Rise       ; BaudSel[0]                   ;
;  RDR[6]              ; BaudSel[0]                   ; 11.417 ; 11.508 ; Rise       ; BaudSel[0]                   ;
;  RDR[7]              ; BaudSel[0]                   ; 13.473 ; 13.392 ; Rise       ; BaudSel[0]                   ;
; statess_out_rx[*]    ; BaudSel[0]                   ; 13.831 ; 13.889 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[0]   ; BaudSel[0]                   ; 11.024 ; 11.109 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[1]   ; BaudSel[0]                   ; 13.601 ; 13.505 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[2]   ; BaudSel[0]                   ; 12.893 ; 12.896 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[3]   ; BaudSel[0]                   ; 13.831 ; 13.889 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[4]   ; BaudSel[0]                   ; 10.804 ; 10.925 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[5]   ; BaudSel[0]                   ; 13.273 ; 13.237 ; Rise       ; BaudSel[0]                   ;
; BCLkx8               ; BaudSel[0]                   ; 4.818  ; 4.755  ; Fall       ; BaudSel[0]                   ;
; BusOutput[*]         ; GClock                       ; 10.829 ; 10.748 ; Rise       ; GClock                       ;
;  BusOutput[0]        ; GClock                       ; 9.473  ; 9.390  ; Rise       ; GClock                       ;
;  BusOutput[1]        ; GClock                       ; 10.829 ; 10.748 ; Rise       ; GClock                       ;
;  BusOutput[2]        ; GClock                       ; 9.272  ; 9.192  ; Rise       ; GClock                       ;
;  BusOutput[3]        ; GClock                       ; 9.510  ; 9.452  ; Rise       ; GClock                       ;
;  BusOutput[4]        ; GClock                       ; 8.722  ; 8.690  ; Rise       ; GClock                       ;
; MSTS[*]              ; GClock                       ; 8.106  ; 8.115  ; Rise       ; GClock                       ;
;  MSTS[0]             ; GClock                       ; 8.106  ; 8.115  ; Rise       ; GClock                       ;
;  MSTS[1]             ; GClock                       ; 7.989  ; 7.990  ; Rise       ; GClock                       ;
;  MSTS[2]             ; GClock                       ; 7.749  ; 7.703  ; Rise       ; GClock                       ;
; SSTS[*]              ; GClock                       ; 8.385  ; 8.355  ; Rise       ; GClock                       ;
;  SSTS[0]             ; GClock                       ; 8.385  ; 8.308  ; Rise       ; GClock                       ;
;  SSTS[1]             ; GClock                       ; 8.369  ; 8.355  ; Rise       ; GClock                       ;
;  SSTS[2]             ; GClock                       ; 7.743  ; 7.789  ; Rise       ; GClock                       ;
; BCLkx8               ; baud_gen:inst6|Clkdiv41      ; 6.138  ; 6.140  ; Rise       ; baud_gen:inst6|Clkdiv41      ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ; 3.703  ;        ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BusOutput[*]         ; baud_gen:inst6|ctr3[2]       ; 11.822 ; 11.713 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[0]        ; baud_gen:inst6|ctr3[2]       ; 9.481  ; 9.458  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[1]        ; baud_gen:inst6|ctr3[2]       ; 11.822 ; 11.713 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[2]        ; baud_gen:inst6|ctr3[2]       ; 10.243 ; 10.282 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[3]        ; baud_gen:inst6|ctr3[2]       ; 11.263 ; 11.205 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[4]        ; baud_gen:inst6|ctr3[2]       ; 10.446 ; 10.373 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[5]        ; baud_gen:inst6|ctr3[2]       ; 9.899  ; 9.803  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[6]        ; baud_gen:inst6|ctr3[2]       ; 10.230 ; 10.120 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[7]        ; baud_gen:inst6|ctr3[2]       ; 11.161 ; 11.033 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; DoneTx               ; baud_gen:inst6|ctr3[2]       ; 11.046 ; 10.987 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; TxD                  ; baud_gen:inst6|ctr3[2]       ; 12.384 ; 12.698 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; Tx_sattes[*]         ; baud_gen:inst6|ctr3[2]       ; 11.910 ; 11.971 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[0]        ; baud_gen:inst6|ctr3[2]       ; 9.490  ; 9.644  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[1]        ; baud_gen:inst6|ctr3[2]       ; 11.910 ; 11.971 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_AddressBus[*]      ; baud_gen:inst6|ctr3[2]       ; 8.750  ; 8.611  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_AddressBus[1]     ; baud_gen:inst6|ctr3[2]       ; 8.750  ; 8.611  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetBaudRate        ; baud_gen:inst6|ctr3[2]       ; 8.750  ; 8.611  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetTxRx[*]         ; baud_gen:inst6|ctr3[2]       ; 9.038  ; 8.921  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_SetTxRx[1]        ; baud_gen:inst6|ctr3[2]       ; 9.038  ; 8.921  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_o_counter[*]       ; baud_gen:inst6|ctr3[2]       ; 7.922  ; 7.883  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[0]      ; baud_gen:inst6|ctr3[2]       ; 7.641  ; 7.592  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[1]      ; baud_gen:inst6|ctr3[2]       ; 7.391  ; 7.359  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[2]      ; baud_gen:inst6|ctr3[2]       ; 7.431  ; 7.414  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[3]      ; baud_gen:inst6|ctr3[2]       ; 7.922  ; 7.883  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_rnotW              ; baud_gen:inst6|ctr3[2]       ; 8.104  ; 7.922  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_states[*]          ; baud_gen:inst6|ctr3[2]       ; 12.471 ; 12.451 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[0]         ; baud_gen:inst6|ctr3[2]       ; 12.471 ; 12.451 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[1]         ; baud_gen:inst6|ctr3[2]       ; 11.055 ; 11.237 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[2]         ; baud_gen:inst6|ctr3[2]       ; 11.657 ; 11.701 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; doneOneTransimission ; baud_gen:inst6|ctr3[2]       ; 11.046 ; 10.987 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ;        ; 3.642  ; Fall       ; baud_gen:inst6|ctr3[2]       ;
; SEVSEG1[*]           ; clk_div_rami:inst1|clock_1Hz ; 12.687 ; 12.814 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[0]          ; clk_div_rami:inst1|clock_1Hz ; 10.165 ; 10.162 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[1]          ; clk_div_rami:inst1|clock_1Hz ; 12.301 ; 12.173 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[2]          ; clk_div_rami:inst1|clock_1Hz ; 9.735  ; 9.804  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[3]          ; clk_div_rami:inst1|clock_1Hz ; 9.168  ; 9.159  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[4]          ; clk_div_rami:inst1|clock_1Hz ; 10.362 ; 10.396 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[5]          ; clk_div_rami:inst1|clock_1Hz ; 12.687 ; 12.814 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[6]          ; clk_div_rami:inst1|clock_1Hz ; 9.636  ; 9.493  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SEVSEG2[*]           ; clk_div_rami:inst1|clock_1Hz ; 10.810 ; 10.944 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[0]          ; clk_div_rami:inst1|clock_1Hz ; 10.351 ; 10.439 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[3]          ; clk_div_rami:inst1|clock_1Hz ; 10.810 ; 10.944 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[4]          ; clk_div_rami:inst1|clock_1Hz ; 10.787 ; 10.920 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[5]          ; clk_div_rami:inst1|clock_1Hz ; 10.633 ; 10.716 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port            ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; BCLkx8               ; BaudSel[0]                   ; 4.602  ; 4.548  ; Rise       ; BaudSel[0]                   ;
; BusOutput[*]         ; BaudSel[0]                   ; 9.867  ; 9.847  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[0]        ; BaudSel[0]                   ; 10.248 ; 10.219 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[1]        ; BaudSel[0]                   ; 11.935 ; 11.914 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[2]        ; BaudSel[0]                   ; 10.697 ; 10.652 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[3]        ; BaudSel[0]                   ; 11.184 ; 11.160 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[4]        ; BaudSel[0]                   ; 10.546 ; 10.495 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[5]        ; BaudSel[0]                   ; 10.256 ; 10.223 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[6]        ; BaudSel[0]                   ; 9.867  ; 9.847  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[7]        ; BaudSel[0]                   ; 11.457 ; 11.352 ; Rise       ; BaudSel[0]                   ;
; RDR[*]               ; BaudSel[0]                   ; 10.811 ; 10.942 ; Rise       ; BaudSel[0]                   ;
;  RDR[0]              ; BaudSel[0]                   ; 11.052 ; 10.988 ; Rise       ; BaudSel[0]                   ;
;  RDR[1]              ; BaudSel[0]                   ; 11.363 ; 11.485 ; Rise       ; BaudSel[0]                   ;
;  RDR[2]              ; BaudSel[0]                   ; 12.745 ; 12.660 ; Rise       ; BaudSel[0]                   ;
;  RDR[3]              ; BaudSel[0]                   ; 12.445 ; 12.408 ; Rise       ; BaudSel[0]                   ;
;  RDR[4]              ; BaudSel[0]                   ; 13.263 ; 13.275 ; Rise       ; BaudSel[0]                   ;
;  RDR[5]              ; BaudSel[0]                   ; 10.811 ; 10.942 ; Rise       ; BaudSel[0]                   ;
;  RDR[6]              ; BaudSel[0]                   ; 11.002 ; 11.088 ; Rise       ; BaudSel[0]                   ;
;  RDR[7]              ; BaudSel[0]                   ; 12.977 ; 12.898 ; Rise       ; BaudSel[0]                   ;
; statess_out_rx[*]    ; BaudSel[0]                   ; 10.412 ; 10.527 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[0]   ; BaudSel[0]                   ; 10.625 ; 10.705 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[1]   ; BaudSel[0]                   ; 13.099 ; 13.005 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[2]   ; BaudSel[0]                   ; 12.418 ; 12.419 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[3]   ; BaudSel[0]                   ; 13.373 ; 13.431 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[4]   ; BaudSel[0]                   ; 10.412 ; 10.527 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[5]   ; BaudSel[0]                   ; 12.783 ; 12.747 ; Rise       ; BaudSel[0]                   ;
; BCLkx8               ; BaudSel[0]                   ; 4.602  ; 4.548  ; Fall       ; BaudSel[0]                   ;
; BusOutput[*]         ; GClock                       ; 8.062  ; 7.953  ; Rise       ; GClock                       ;
;  BusOutput[0]        ; GClock                       ; 9.055  ; 9.035  ; Rise       ; GClock                       ;
;  BusOutput[1]        ; GClock                       ; 10.126 ; 10.131 ; Rise       ; GClock                       ;
;  BusOutput[2]        ; GClock                       ; 8.062  ; 7.953  ; Rise       ; GClock                       ;
;  BusOutput[3]        ; GClock                       ; 8.608  ; 8.504  ; Rise       ; GClock                       ;
;  BusOutput[4]        ; GClock                       ; 8.311  ; 8.327  ; Rise       ; GClock                       ;
; MSTS[*]              ; GClock                       ; 7.399  ; 7.301  ; Rise       ; GClock                       ;
;  MSTS[0]             ; GClock                       ; 7.659  ; 7.725  ; Rise       ; GClock                       ;
;  MSTS[1]             ; GClock                       ; 7.399  ; 7.301  ; Rise       ; GClock                       ;
;  MSTS[2]             ; GClock                       ; 7.483  ; 7.437  ; Rise       ; GClock                       ;
; SSTS[*]              ; GClock                       ; 7.477  ; 7.523  ; Rise       ; GClock                       ;
;  SSTS[0]             ; GClock                       ; 7.696  ; 7.705  ; Rise       ; GClock                       ;
;  SSTS[1]             ; GClock                       ; 7.740  ; 7.751  ; Rise       ; GClock                       ;
;  SSTS[2]             ; GClock                       ; 7.477  ; 7.523  ; Rise       ; GClock                       ;
; BCLkx8               ; baud_gen:inst6|Clkdiv41      ; 5.437  ; 5.466  ; Rise       ; baud_gen:inst6|Clkdiv41      ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ; 3.581  ;        ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BusOutput[*]         ; baud_gen:inst6|ctr3[2]       ; 7.959  ; 7.903  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[0]        ; baud_gen:inst6|ctr3[2]       ; 8.419  ; 8.316  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[1]        ; baud_gen:inst6|ctr3[2]       ; 9.366  ; 9.334  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[2]        ; baud_gen:inst6|ctr3[2]       ; 8.241  ; 8.220  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[3]        ; baud_gen:inst6|ctr3[2]       ; 8.161  ; 7.973  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[4]        ; baud_gen:inst6|ctr3[2]       ; 7.990  ; 7.997  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[5]        ; baud_gen:inst6|ctr3[2]       ; 8.435  ; 8.328  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[6]        ; baud_gen:inst6|ctr3[2]       ; 8.262  ; 8.316  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[7]        ; baud_gen:inst6|ctr3[2]       ; 7.959  ; 7.903  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; DoneTx               ; baud_gen:inst6|ctr3[2]       ; 10.332 ; 10.356 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; TxD                  ; baud_gen:inst6|ctr3[2]       ; 11.960 ; 12.263 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; Tx_sattes[*]         ; baud_gen:inst6|ctr3[2]       ; 9.128  ; 9.274  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[0]        ; baud_gen:inst6|ctr3[2]       ; 9.128  ; 9.274  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[1]        ; baud_gen:inst6|ctr3[2]       ; 11.450 ; 11.507 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_AddressBus[*]      ; baud_gen:inst6|ctr3[2]       ; 8.099  ; 7.951  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_AddressBus[1]     ; baud_gen:inst6|ctr3[2]       ; 8.099  ; 7.951  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetBaudRate        ; baud_gen:inst6|ctr3[2]       ; 8.099  ; 7.951  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetTxRx[*]         ; baud_gen:inst6|ctr3[2]       ; 8.311  ; 8.205  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_SetTxRx[1]        ; baud_gen:inst6|ctr3[2]       ; 8.311  ; 8.205  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_o_counter[*]       ; baud_gen:inst6|ctr3[2]       ; 7.111  ; 7.079  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[0]      ; baud_gen:inst6|ctr3[2]       ; 7.351  ; 7.303  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[1]      ; baud_gen:inst6|ctr3[2]       ; 7.111  ; 7.079  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[2]      ; baud_gen:inst6|ctr3[2]       ; 7.149  ; 7.132  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[3]      ; baud_gen:inst6|ctr3[2]       ; 7.620  ; 7.582  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_rnotW              ; baud_gen:inst6|ctr3[2]       ; 7.632  ; 7.493  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_states[*]          ; baud_gen:inst6|ctr3[2]       ; 10.683 ; 10.860 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[0]         ; baud_gen:inst6|ctr3[2]       ; 11.990 ; 11.969 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[1]         ; baud_gen:inst6|ctr3[2]       ; 10.683 ; 10.860 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[2]         ; baud_gen:inst6|ctr3[2]       ; 11.207 ; 11.248 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; doneOneTransimission ; baud_gen:inst6|ctr3[2]       ; 10.332 ; 10.356 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ;        ; 3.520  ; Fall       ; baud_gen:inst6|ctr3[2]       ;
; SEVSEG1[*]           ; clk_div_rami:inst1|clock_1Hz ; 8.444  ; 8.474  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[0]          ; clk_div_rami:inst1|clock_1Hz ; 9.409  ; 9.437  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[1]          ; clk_div_rami:inst1|clock_1Hz ; 11.462 ; 11.375 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[2]          ; clk_div_rami:inst1|clock_1Hz ; 9.026  ; 9.081  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[3]          ; clk_div_rami:inst1|clock_1Hz ; 8.444  ; 8.474  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[4]          ; clk_div_rami:inst1|clock_1Hz ; 9.632  ; 9.641  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[5]          ; clk_div_rami:inst1|clock_1Hz ; 11.867 ; 12.004 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[6]          ; clk_div_rami:inst1|clock_1Hz ; 8.872  ; 8.798  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SEVSEG2[*]           ; clk_div_rami:inst1|clock_1Hz ; 9.792  ; 9.853  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[0]          ; clk_div_rami:inst1|clock_1Hz ; 9.792  ; 9.853  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[3]          ; clk_div_rami:inst1|clock_1Hz ; 10.235 ; 10.340 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[4]          ; clk_div_rami:inst1|clock_1Hz ; 10.212 ; 10.317 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[5]          ; clk_div_rami:inst1|clock_1Hz ; 10.065 ; 10.121 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; BaudSel[1] ; BCLkx8      ; 8.159 ; 8.008 ; 8.455 ; 8.446 ;
; BaudSel[2] ; BCLkx8      ; 8.709 ; 8.631 ; 9.088 ; 8.982 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; BaudSel[1] ; BCLkx8      ; 7.658 ; 7.619 ; 8.022 ; 7.942 ;
; BaudSel[2] ; BCLkx8      ; 8.072 ; 8.005 ; 8.401 ; 8.370 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                  ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                          ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
; 290.7 MHz  ; 290.7 MHz       ; baud_gen:inst6|ctr3[2]              ;                                                               ;
; 393.55 MHz ; 393.55 MHz      ; clk_div_rami:inst1|clock_1Hz        ;                                                               ;
; 415.97 MHz ; 250.0 MHz       ; GClock                              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 481.23 MHz ; 250.0 MHz       ; BaudSel[0]                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 549.75 MHz ; 437.64 MHz      ; baud_gen:inst6|Clkdiv41             ; limit due to minimum period restriction (tmin)                ;
; 698.32 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_100Khz_int ; limit due to minimum period restriction (tmin)                ;
; 700.28 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_1Khz_int   ; limit due to minimum period restriction (tmin)                ;
; 700.28 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_1Mhz_int   ; limit due to minimum period restriction (tmin)                ;
; 701.75 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_100hz_int  ; limit due to minimum period restriction (tmin)                ;
; 704.72 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_10Khz_int  ; limit due to minimum period restriction (tmin)                ;
; 899.28 MHz ; 437.64 MHz      ; clk_div_rami:inst1|clock_10Hz_int   ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; baud_gen:inst6|ctr3[2]              ; -2.811 ; -39.128       ;
; clk_div_rami:inst1|clock_1Hz        ; -2.023 ; -7.773        ;
; GClock                              ; -1.404 ; -10.789       ;
; BaudSel[0]                          ; -1.078 ; -18.136       ;
; baud_gen:inst6|Clkdiv41             ; -0.819 ; -3.980        ;
; clk_div_rami:inst1|clock_100Khz_int ; -0.432 ; -0.584        ;
; clk_div_rami:inst1|clock_1Khz_int   ; -0.428 ; -0.581        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; -0.428 ; -0.580        ;
; clk_div_rami:inst1|clock_100hz_int  ; -0.425 ; -0.580        ;
; clk_div_rami:inst1|clock_10Khz_int  ; -0.419 ; -0.699        ;
; clk_div_rami:inst1|clock_10Hz_int   ; -0.112 ; -0.237        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; BaudSel[0]                          ; -0.571 ; -0.602        ;
; clk_div_rami:inst1|clock_100Khz_int ; -0.326 ; -0.326        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; -0.311 ; -0.311        ;
; clk_div_rami:inst1|clock_100hz_int  ; -0.248 ; -0.248        ;
; clk_div_rami:inst1|clock_1Khz_int   ; -0.213 ; -0.213        ;
; clk_div_rami:inst1|clock_10Khz_int  ; -0.210 ; -0.210        ;
; GClock                              ; 0.351  ; 0.000         ;
; baud_gen:inst6|ctr3[2]              ; 0.353  ; 0.000         ;
; clk_div_rami:inst1|clock_10Hz_int   ; 0.354  ; 0.000         ;
; clk_div_rami:inst1|clock_1Hz        ; 0.354  ; 0.000         ;
; baud_gen:inst6|Clkdiv41             ; 0.398  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                 ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; BaudSel[0]                   ; -1.222 ; -6.993        ;
; baud_gen:inst6|ctr3[2]       ; -0.976 ; -7.460        ;
; clk_div_rami:inst1|clock_1Hz ; -0.938 ; -6.497        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                 ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; BaudSel[0]                   ; 0.890 ; 0.000         ;
; baud_gen:inst6|ctr3[2]       ; 1.251 ; 0.000         ;
; clk_div_rami:inst1|clock_1Hz ; 1.381 ; 0.000         ;
+------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary             ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; BaudSel[0]                          ; -3.000 ; -49.260       ;
; GClock                              ; -3.000 ; -24.845       ;
; baud_gen:inst6|ctr3[2]              ; -1.285 ; -38.550       ;
; baud_gen:inst6|Clkdiv41             ; -1.285 ; -10.280       ;
; clk_div_rami:inst1|clock_1Hz        ; -1.285 ; -8.995        ;
; clk_div_rami:inst1|clock_100Khz_int ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_100hz_int  ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_10Hz_int   ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_10Khz_int  ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_1Khz_int   ; -1.285 ; -5.140        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; -1.285 ; -5.140        ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.811 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.852     ; 1.948      ;
; -2.440 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 3.366      ;
; -2.365 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 3.291      ;
; -2.272 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 3.198      ;
; -2.263 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.201     ; 1.051      ;
; -2.261 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 3.187      ;
; -2.258 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.201     ; 1.046      ;
; -2.197 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 3.123      ;
; -2.170 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 3.096      ;
; -2.119 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 3.393      ;
; -2.118 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.046      ; 3.153      ;
; -2.101 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 3.027      ;
; -2.088 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 3.014      ;
; -2.088 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.852     ; 1.225      ;
; -2.086 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 3.012      ;
; -2.073 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.046      ; 3.108      ;
; -2.015 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 3.289      ;
; -2.012 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 3.286      ;
; -1.996 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 3.270      ;
; -1.993 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.919      ;
; -1.944 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.201     ; 0.732      ;
; -1.941 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.201     ; 0.729      ;
; -1.941 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -2.201     ; 0.729      ;
; -1.914 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.046      ; 2.949      ;
; -1.913 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.839      ;
; -1.879 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.394      ; 3.262      ;
; -1.876 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.802      ;
; -1.847 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 3.121      ;
; -1.800 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.046      ; 2.835      ;
; -1.754 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.394      ; 3.137      ;
; -1.749 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.675      ;
; -1.722 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.852     ; 0.859      ;
; -1.683 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 2.957      ;
; -1.680 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 2.954      ;
; -1.600 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 2.874      ;
; -1.505 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 2.779      ;
; -1.504 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.074     ; 2.429      ;
; -1.491 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.417      ;
; -1.491 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.417      ;
; -1.491 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.417      ;
; -1.490 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.416      ;
; -1.392 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.318      ;
; -1.364 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 2.291      ;
; -1.354 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 2.628      ;
; -1.267 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.193      ;
; -1.266 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.074     ; 2.191      ;
; -1.264 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 2.538      ;
; -1.252 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.178      ;
; -1.252 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.178      ;
; -1.237 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.394      ; 2.620      ;
; -1.220 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 2.494      ;
; -1.204 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.275      ; 2.478      ;
; -1.183 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.071     ; 2.111      ;
; -1.159 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.074     ; 2.084      ;
; -1.146 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 2.069      ;
; -1.146 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 2.069      ;
; -1.146 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 2.069      ;
; -1.146 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 2.069      ;
; -1.146 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 2.069      ;
; -1.146 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 2.069      ;
; -1.146 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 2.069      ;
; -1.146 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 2.069      ;
; -1.146 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.072      ;
; -1.146 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 2.072      ;
; -1.131 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 2.058      ;
; -1.127 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 2.054      ;
; -1.120 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.046      ; 2.155      ;
; -1.107 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 2.034      ;
; -1.099 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 2.026      ;
; -1.053 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.979      ;
; -1.047 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.973      ;
; -1.030 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.957      ;
; -1.024 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.951      ;
; -0.986 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.394      ; 2.369      ;
; -0.986 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 1.909      ;
; -0.986 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 1.909      ;
; -0.986 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 1.909      ;
; -0.986 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 1.909      ;
; -0.986 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 1.909      ;
; -0.986 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 1.909      ;
; -0.986 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 1.909      ;
; -0.986 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.076     ; 1.909      ;
; -0.963 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.890      ;
; -0.959 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.886      ;
; -0.952 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.071     ; 1.880      ;
; -0.939 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.865      ;
; -0.932 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.859      ;
; -0.929 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.071     ; 1.857      ;
; -0.920 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.846      ;
; -0.871 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.798      ;
; -0.862 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.789      ;
; -0.810 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.736      ;
; -0.802 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.729      ;
; -0.793 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.720      ;
; -0.793 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.719      ;
; -0.792 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.719      ;
; -0.788 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.715      ;
; -0.738 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.665      ;
; -0.722 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.649      ;
; -0.713 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.640      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                                           ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.023 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 2.654      ;
; -2.023 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 2.654      ;
; -1.840 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 2.471      ;
; -1.832 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 2.463      ;
; -1.541 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.468      ;
; -1.541 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.468      ;
; -1.529 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.456      ;
; -1.529 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.456      ;
; -1.421 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 2.052      ;
; -1.363 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.290      ;
; -1.363 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.290      ;
; -1.358 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.285      ;
; -1.350 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.277      ;
; -1.346 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.273      ;
; -1.338 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.265      ;
; -1.248 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.175      ;
; -1.248 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.175      ;
; -1.203 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.130      ;
; -1.196 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 2.123      ;
; -1.065 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 1.992      ;
; -1.057 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 1.984      ;
; -0.922 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 1.553      ;
; -0.922 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 1.553      ;
; -0.785 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 1.416      ;
; -0.055 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 0.982      ;
; 0.172  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 0.755      ;
; 0.191  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 0.736      ;
; 0.244  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.072     ; 0.683      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.404 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 2.331      ;
; -1.141 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 2.068      ;
; -1.096 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 2.026      ;
; -1.078 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 2.005      ;
; -1.018 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.138      ; 2.145      ;
; -1.007 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.937      ;
; -1.006 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.138      ; 2.133      ;
; -0.985 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.915      ;
; -0.976 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 1.903      ;
; -0.935 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.865      ;
; -0.895 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 1.822      ;
; -0.882 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.310      ; 2.191      ;
; -0.864 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.794      ;
; -0.826 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.138      ; 1.953      ;
; -0.812 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 1.739      ;
; -0.793 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.310      ; 2.102      ;
; -0.753 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.310      ; 2.062      ;
; -0.745 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.670      ;
; -0.725 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.138      ; 1.852      ;
; -0.715 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.645      ;
; -0.693 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.623      ;
; -0.680 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.310      ; 1.989      ;
; -0.672 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.597      ;
; -0.658 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.583      ;
; -0.645 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.570      ;
; -0.629 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.554      ;
; -0.622 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.139      ; 1.750      ;
; -0.615 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.540      ;
; -0.615 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.540      ;
; -0.615 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.540      ;
; -0.615 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.540      ;
; -0.615 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.540      ;
; -0.600 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.525      ;
; -0.579 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.509      ;
; -0.567 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.492      ;
; -0.564 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.494      ;
; -0.556 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.481      ;
; -0.548 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.478      ;
; -0.535 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.465      ;
; -0.535 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.460      ;
; -0.529 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.454      ;
; -0.492 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.465     ; 1.026      ;
; -0.492 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.465     ; 1.026      ;
; -0.492 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.465     ; 1.026      ;
; -0.492 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.465     ; 1.026      ;
; -0.483 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.139      ; 1.611      ;
; -0.474 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.399      ;
; -0.474 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.399      ;
; -0.474 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.399      ;
; -0.474 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.399      ;
; -0.445 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.375      ;
; -0.417 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.347      ;
; -0.374 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.139      ; 1.502      ;
; -0.365 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; -0.086     ; 1.278      ;
; -0.334 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.264      ;
; -0.309 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.239      ;
; -0.296 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.139      ; 1.424      ;
; -0.190 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.120      ;
; -0.187 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.117      ;
; -0.106 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.031      ;
; -0.095 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.020      ;
; -0.094 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 1.000        ; -0.069     ; 1.024      ;
; -0.078 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 1.003      ;
; -0.047 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 0.972      ;
; -0.042 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 0.969      ;
; 0.016  ; clk_div_rami:inst1|clock_1Hz_int                              ; clk_div_rami:inst1|clock_1Hz                                  ; clk_div_rami:inst1|clock_10Hz_int ; GClock      ; 1.000        ; 0.169      ; 1.142      ;
; 0.042  ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 0.883      ;
; 0.069  ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 1.000        ; -0.074     ; 0.856      ;
; 0.195  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 0.732      ;
; 0.244  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 0.683      ;
; 0.268  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 1.000        ; -0.072     ; 0.659      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'BaudSel[0]'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.078 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 2.006      ;
; -1.078 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 2.006      ;
; -1.078 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 2.006      ;
; -1.078 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 2.006      ;
; -1.078 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 2.006      ;
; -0.963 ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.889      ;
; -0.959 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.887      ;
; -0.959 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.887      ;
; -0.959 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.887      ;
; -0.959 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.887      ;
; -0.959 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.887      ;
; -0.869 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.798      ;
; -0.834 ; baud_gen:inst6|ctr3[1]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.760      ;
; -0.756 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.685      ;
; -0.748 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.675      ;
; -0.748 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.675      ;
; -0.748 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.675      ;
; -0.658 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.587      ;
; -0.653 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.580      ;
; -0.600 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.527      ;
; -0.600 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.527      ;
; -0.600 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.527      ;
; -0.591 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.518      ;
; -0.582 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.509      ;
; -0.581 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.510      ;
; -0.557 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.485      ;
; -0.557 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.485      ;
; -0.539 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.467      ;
; -0.539 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.467      ;
; -0.531 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.458      ;
; -0.531 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.458      ;
; -0.509 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.434      ;
; -0.503 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.428      ;
; -0.495 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.423      ;
; -0.495 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.423      ;
; -0.493 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.421      ;
; -0.473 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.402      ;
; -0.458 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.383      ;
; -0.452 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.379      ;
; -0.452 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.379      ;
; -0.443 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.370      ;
; -0.440 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.367      ;
; -0.431 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.358      ;
; -0.416 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.345      ;
; -0.415 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.341      ;
; -0.415 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.341      ;
; -0.415 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.341      ;
; -0.415 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.341      ;
; -0.415 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.341      ;
; -0.415 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.341      ;
; -0.415 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.341      ;
; -0.415 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.341      ;
; -0.415 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.341      ;
; -0.404 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.331      ;
; -0.403 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.331      ;
; -0.386 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.313      ;
; -0.378 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.305      ;
; -0.365 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.292      ;
; -0.342 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.268      ;
; -0.327 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 1.253      ;
; -0.323 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.069     ; 1.253      ;
; -0.306 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.233      ;
; -0.305 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.069     ; 1.235      ;
; -0.292 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.220      ;
; -0.285 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.069     ; 1.215      ;
; -0.283 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.212      ;
; -0.282 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.209      ;
; -0.278 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.069     ; 1.208      ;
; -0.246 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.175      ;
; -0.246 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.175      ;
; -0.241 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.168      ;
; -0.229 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.157      ;
; -0.162 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.069     ; 1.092      ;
; -0.157 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.086      ;
; -0.155 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.070     ; 1.084      ;
; -0.103 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.031      ;
; -0.089 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.016      ;
; -0.088 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.015      ;
; -0.075 ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.002      ;
; -0.067 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.994      ;
; -0.065 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.992      ;
; -0.065 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.992      ;
; -0.053 ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.980      ;
; -0.011 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 0.937      ;
; -0.011 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 0.937      ;
; -0.011 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 0.937      ;
; -0.006 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 0.932      ;
; -0.005 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 0.931      ;
; -0.004 ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.871      ; 2.864      ;
; 0.008  ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[1]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.073     ; 0.918      ;
; 0.020  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.871      ; 2.840      ;
; 0.039  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.871      ; 2.821      ;
; 0.044  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.883      ;
; 0.046  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.881      ;
; 0.047  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.880      ;
; 0.058  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.869      ;
; 0.064  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.871      ; 2.796      ;
; 0.119  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 1.871      ; 2.741      ;
; 0.193  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.734      ;
; 0.195  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.072     ; 0.732      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'baud_gen:inst6|Clkdiv41'                                                                                                 ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.819 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.794      ;
; -0.746 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.721      ;
; -0.742 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.717      ;
; -0.722 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.697      ;
; -0.717 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.692      ;
; -0.706 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.681      ;
; -0.703 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.678      ;
; -0.674 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.649      ;
; -0.631 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.606      ;
; -0.630 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.605      ;
; -0.626 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.601      ;
; -0.606 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.581      ;
; -0.601 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.576      ;
; -0.601 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.576      ;
; -0.590 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.565      ;
; -0.589 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.564      ;
; -0.587 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.562      ;
; -0.561 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.536      ;
; -0.558 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.533      ;
; -0.515 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.490      ;
; -0.514 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.489      ;
; -0.510 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.485      ;
; -0.510 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.485      ;
; -0.490 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.465      ;
; -0.490 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.465      ;
; -0.485 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.460      ;
; -0.485 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.460      ;
; -0.053 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.044     ; 1.028      ;
; -0.049 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.039     ; 1.029      ;
; -0.044 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.039     ; 1.024      ;
; -0.044 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.039     ; 1.024      ;
; -0.034 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.039     ; 1.014      ;
; -0.033 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.039     ; 1.013      ;
; -0.033 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.039     ; 1.013      ;
; 0.245  ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.039     ; 0.735      ;
; 0.297  ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.039     ; 0.683      ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_100Khz_int'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.432 ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 1.359      ;
; -0.275 ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 1.202      ;
; -0.153 ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 1.080      ;
; -0.106 ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 1.033      ;
; -0.046 ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 0.973      ;
; 0.008  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 0.919      ;
; 0.060  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 0.867      ;
; 0.182  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 0.745      ;
; 0.244  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.316  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 0.500        ; 2.569      ; 2.965      ;
; 0.818  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; 2.569      ; 2.963      ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Khz_int'                                                                                                                                    ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.428 ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 1.355      ;
; -0.272 ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 1.199      ;
; -0.152 ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 1.079      ;
; -0.107 ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 1.034      ;
; -0.046 ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.973      ;
; 0.052  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.875      ;
; 0.058  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.869      ;
; 0.183  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.744      ;
; 0.244  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.283  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; 0.500        ; 2.769      ; 3.198      ;
; 0.683  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; 2.769      ; 3.298      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Mhz_int'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.428 ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 1.354      ;
; -0.272 ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 1.198      ;
; -0.153 ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 1.079      ;
; -0.107 ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 1.033      ;
; -0.045 ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.971      ;
; 0.012  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.914      ;
; 0.052  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.874      ;
; 0.184  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.742      ;
; 0.243  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.321  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; 0.500        ; 2.564      ; 2.955      ;
; 0.803  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; 2.564      ; 2.973      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_100hz_int'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.425 ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 1.352      ;
; -0.270 ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 1.197      ;
; -0.152 ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 1.079      ;
; -0.108 ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 1.035      ;
; -0.047 ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 0.974      ;
; 0.059  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 0.868      ;
; 0.060  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 0.867      ;
; 0.181  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 0.746      ;
; 0.241  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; 0.500        ; 2.580      ; 3.051      ;
; 0.244  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.737  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; 2.580      ; 3.055      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_10Khz_int'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.419 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 1.346      ;
; -0.269 ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 1.196      ;
; -0.152 ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 1.079      ;
; -0.123 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 1.050      ;
; -0.104 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 1.031      ;
; -0.053 ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 0.980      ;
; 0.054  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 0.873      ;
; 0.181  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 0.746      ;
; 0.244  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.286  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; 0.500        ; 2.858      ; 3.284      ;
; 0.671  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; 2.858      ; 3.399      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_10Hz_int'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.112 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 1.039      ;
; -0.098 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 1.025      ;
; -0.080 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 1.007      ;
; -0.045 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 0.972      ;
; 0.059  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 0.868      ;
; 0.182  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 0.745      ;
; 0.183  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 0.744      ;
; 0.183  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 0.744      ;
; 0.244  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.072     ; 0.683      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'BaudSel[0]'                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.571 ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 5.058      ; 4.901      ;
; -0.159 ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; -0.500       ; 5.058      ; 4.813      ;
; -0.031 ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.199      ; 2.369      ;
; 0.121  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.201      ; 2.523      ;
; 0.159  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.201      ; 2.561      ;
; 0.169  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.201      ; 2.571      ;
; 0.179  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.201      ; 2.581      ;
; 0.221  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.201      ; 2.623      ;
; 0.353  ; baud_gen:inst6|ctr3[1]                                                       ; baud_gen:inst6|ctr3[1]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 0.597      ;
; 0.354  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.597      ;
; 0.364  ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[0]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 0.608      ;
; 0.365  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.608      ;
; 0.396  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.639      ;
; 0.416  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.659      ;
; 0.417  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.660      ;
; 0.417  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.660      ;
; 0.419  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.662      ;
; 0.528  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.771      ;
; 0.528  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.771      ;
; 0.529  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.772      ;
; 0.552  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.795      ;
; 0.589  ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[1]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 0.833      ;
; 0.589  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.832      ;
; 0.597  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.840      ;
; 0.599  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.842      ;
; 0.603  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.846      ;
; 0.609  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 0.851      ;
; 0.609  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.852      ;
; 0.610  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 0.852      ;
; 0.614  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 0.856      ;
; 0.614  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 0.856      ;
; 0.614  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 0.856      ;
; 0.620  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.863      ;
; 0.621  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.864      ;
; 0.718  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 0.962      ;
; 0.744  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.074      ; 0.989      ;
; 0.752  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.074      ; 0.997      ;
; 0.755  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.075      ; 1.001      ;
; 0.755  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 0.998      ;
; 0.823  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.066      ;
; 0.834  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.078      ;
; 0.854  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.097      ;
; 0.863  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.074      ; 1.108      ;
; 0.863  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.074      ; 1.108      ;
; 0.882  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.126      ;
; 0.889  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.132      ;
; 0.908  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.151      ;
; 0.913  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.075      ; 1.159      ;
; 0.915  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.074      ; 1.160      ;
; 0.917  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.075      ; 1.163      ;
; 0.932  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.174      ;
; 0.932  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.175      ;
; 0.937  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.075      ; 1.183      ;
; 0.941  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.184      ;
; 0.946  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.189      ;
; 0.950  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.193      ;
; 0.956  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.075      ; 1.202      ;
; 0.956  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.198      ;
; 1.000  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.244      ;
; 1.000  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.244      ;
; 1.005  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.249      ;
; 1.008  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.251      ;
; 1.012  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.253      ;
; 1.017  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.260      ;
; 1.026  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.074      ; 1.271      ;
; 1.034  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.275      ;
; 1.038  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.279      ;
; 1.056  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.299      ;
; 1.077  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.321      ;
; 1.083  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.074      ; 1.328      ;
; 1.102  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.345      ;
; 1.102  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.345      ;
; 1.127  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.371      ;
; 1.127  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.371      ;
; 1.131  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.375      ;
; 1.131  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.375      ;
; 1.140  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.383      ;
; 1.166  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.408      ;
; 1.166  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.408      ;
; 1.166  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.408      ;
; 1.166  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.408      ;
; 1.166  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.408      ;
; 1.166  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.408      ;
; 1.166  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.408      ;
; 1.166  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.408      ;
; 1.166  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.071      ; 1.408      ;
; 1.169  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.412      ;
; 1.186  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.074      ; 1.431      ;
; 1.216  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.459      ;
; 1.257  ; baud_gen:inst6|ctr3[1]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.501      ;
; 1.263  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.074      ; 1.508      ;
; 1.328  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.571      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_100Khz_int'                                                                                                                                      ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.326 ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 2.694      ; 2.772      ;
; 0.148  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; -0.500       ; 2.694      ; 2.746      ;
; 0.354  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.394  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 0.637      ;
; 0.555  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 0.798      ;
; 0.592  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 0.835      ;
; 0.599  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 0.842      ;
; 0.607  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 0.850      ;
; 0.701  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 0.944      ;
; 0.821  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 1.064      ;
; 0.975  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.072      ; 1.218      ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Mhz_int'                                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.311 ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 2.689      ; 2.782      ;
; 0.144  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; -0.500       ; 2.689      ; 2.737      ;
; 0.353  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.364  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.608      ;
; 0.390  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.634      ;
; 0.562  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.806      ;
; 0.586  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.830      ;
; 0.596  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.840      ;
; 0.606  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.850      ;
; 0.699  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.943      ;
; 0.817  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 1.061      ;
; 0.970  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.073      ; 1.214      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_100hz_int'                                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.248 ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 2.705      ; 2.861      ;
; 0.219  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; -0.500       ; 2.705      ; 2.828      ;
; 0.354  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.395  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 0.638      ;
; 0.555  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 0.798      ;
; 0.556  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 0.799      ;
; 0.600  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 0.843      ;
; 0.609  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 0.852      ;
; 0.700  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 0.943      ;
; 0.816  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 1.059      ;
; 0.968  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.072      ; 1.211      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Khz_int'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.213 ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 2.902      ; 3.093      ;
; 0.163  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; -0.500       ; 2.902      ; 2.969      ;
; 0.354  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.393  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.636      ;
; 0.556  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.799      ;
; 0.564  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.807      ;
; 0.599  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.842      ;
; 0.608  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.851      ;
; 0.699  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.942      ;
; 0.818  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 1.061      ;
; 0.971  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 1.214      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_10Khz_int'                                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.210 ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 2.995      ; 3.189      ;
; 0.153  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; -0.500       ; 2.995      ; 3.052      ;
; 0.354  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.394  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 0.637      ;
; 0.562  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 0.805      ;
; 0.597  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 0.840      ;
; 0.599  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 0.842      ;
; 0.698  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 0.941      ;
; 0.816  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 1.059      ;
; 0.958  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.072      ; 1.201      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.351 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.086      ; 0.608      ;
; 0.354 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 0.608      ;
; 0.385 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 0.628      ;
; 0.400 ; clk_div_rami:inst1|clock_1Hz_int                              ; clk_div_rami:inst1|clock_1Hz                                  ; clk_div_rami:inst1|clock_10Hz_int ; GClock      ; 0.000        ; 0.388      ; 0.989      ;
; 0.521 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 0.766      ;
; 0.563 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 0.808      ;
; 0.581 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 0.826      ;
; 0.585 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 0.830      ;
; 0.587 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 0.833      ;
; 0.591 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 0.836      ;
; 0.598 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 0.843      ;
; 0.598 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.465      ; 1.234      ;
; 0.606 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 0.846      ;
; 0.606 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 0.851      ;
; 0.697 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.359      ; 1.257      ;
; 0.705 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.465      ; 1.341      ;
; 0.720 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.359      ; 1.280      ;
; 0.764 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.004      ;
; 0.764 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.358      ; 1.323      ;
; 0.767 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.007      ;
; 0.813 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.465      ; 1.449      ;
; 0.867 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.112      ;
; 0.868 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.113      ;
; 0.871 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.111      ;
; 0.873 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.118      ;
; 0.874 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.114      ;
; 0.878 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.123      ;
; 0.883 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.123      ;
; 0.884 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.129      ;
; 0.893 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.138      ;
; 0.912 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.152      ;
; 0.927 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.070      ; 1.168      ;
; 0.951 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.359      ; 1.511      ;
; 0.967 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.212      ;
; 0.977 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.222      ;
; 0.978 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.223      ;
; 0.981 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.465      ; 1.617      ;
; 0.984 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.359      ; 1.544      ;
; 0.988 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.233      ;
; 1.002 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.242      ;
; 1.005 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.245      ;
; 1.008 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.358      ; 1.567      ;
; 1.008 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.358      ; 1.567      ;
; 1.031 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; -0.310     ; 0.892      ;
; 1.031 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; -0.310     ; 0.892      ;
; 1.031 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; -0.310     ; 0.892      ;
; 1.050 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.070      ; 1.291      ;
; 1.077 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.322      ;
; 1.077 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.322      ;
; 1.077 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.322      ;
; 1.098 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; -0.309     ; 0.960      ;
; 1.103 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.070      ; 1.344      ;
; 1.136 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.376      ;
; 1.153 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.393      ;
; 1.156 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.396      ;
; 1.177 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.422      ;
; 1.177 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.422      ;
; 1.177 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.422      ;
; 1.177 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.074      ; 1.422      ;
; 1.209 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.449      ;
; 1.271 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.070      ; 1.512      ;
; 1.298 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.069      ; 1.538      ;
; 1.299 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.358      ; 1.858      ;
; 1.336 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 1.579      ;
; 1.369 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 1.612      ;
; 1.397 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 1.640      ;
; 1.521 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 1.764      ;
; 1.550 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 1.793      ;
; 1.648 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.072      ; 1.891      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.353 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 0.597      ;
; 0.364 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.608      ;
; 0.381 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.625      ;
; 0.430 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 0.673      ;
; 0.431 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 0.674      ;
; 0.507 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.751      ;
; 0.510 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.754      ;
; 0.581 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.825      ;
; 0.584 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.828      ;
; 0.586 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.831      ;
; 0.591 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.835      ;
; 0.632 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 0.875      ;
; 0.643 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.887      ;
; 0.669 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 0.912      ;
; 0.697 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.434      ; 1.302      ;
; 0.704 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|endFF_2:inst13|int_q                                         ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.948      ;
; 0.745 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 0.989      ;
; 0.754 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.069      ; 0.994      ;
; 0.792 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.035      ;
; 0.795 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.039      ;
; 0.808 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.052      ;
; 0.809 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.053      ;
; 0.814 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.058      ;
; 0.814 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.057      ;
; 0.817 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|endFF_2:inst13|int_q                                         ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.061      ;
; 0.829 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.070      ; 1.070      ;
; 0.829 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.434      ; 1.434      ;
; 0.875 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; Tx:inst|endFF_2:inst13|int_q                                         ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.076      ; 1.122      ;
; 0.881 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.124      ;
; 0.906 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.434      ; 1.511      ;
; 0.907 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.151      ;
; 0.907 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.069      ; 1.147      ;
; 0.933 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.177      ;
; 0.936 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.434      ; 1.541      ;
; 0.940 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.069      ; 1.180      ;
; 0.966 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.434      ; 1.571      ;
; 0.969 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.212      ;
; 0.972 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.215      ;
; 0.978 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.221      ;
; 0.984 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.228      ;
; 0.985 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.434      ; 1.590      ;
; 0.986 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.069      ; 1.226      ;
; 0.987 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.230      ;
; 0.994 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.069      ; 1.234      ;
; 1.024 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.434      ; 1.629      ;
; 1.054 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.070      ; 1.295      ;
; 1.054 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.070      ; 1.295      ;
; 1.054 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.434      ; 1.659      ;
; 1.077 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.070      ; 1.318      ;
; 1.097 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; -0.279     ; 0.989      ;
; 1.098 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; -0.279     ; 0.990      ;
; 1.119 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.362      ;
; 1.121 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; -0.279     ; 1.013      ;
; 1.124 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.368      ;
; 1.134 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.378      ;
; 1.141 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.384      ;
; 1.151 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.434      ; 1.756      ;
; 1.159 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.070      ; 1.400      ;
; 1.162 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.070      ; 1.403      ;
; 1.168 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.411      ;
; 1.174 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.417      ;
; 1.185 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.429      ;
; 1.211 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.454      ;
; 1.243 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.486      ;
; 1.244 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.074      ; 1.489      ;
; 1.246 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.489      ;
; 1.262 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.070      ; 1.503      ;
; 1.264 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.507      ;
; 1.267 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.070      ; 1.508      ;
; 1.280 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.523      ;
; 1.296 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.539      ;
; 1.316 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.559      ;
; 1.316 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.559      ;
; 1.318 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.561      ;
; 1.320 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.563      ;
; 1.333 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q          ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.644      ; 2.178      ;
; 1.339 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.582      ;
; 1.351 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.594      ;
; 1.354 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q          ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.644      ; 2.199      ;
; 1.355 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.598      ;
; 1.366 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.609      ;
; 1.372 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.615      ;
; 1.379 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.622      ;
; 1.389 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.633      ;
; 1.397 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.640      ;
; 1.422 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.665      ;
; 1.424 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.667      ;
; 1.438 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.681      ;
; 1.443 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.074      ; 1.688      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_10Hz_int'                                                                                                                               ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.354 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.393 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.636      ;
; 0.393 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.636      ;
; 0.394 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.637      ;
; 0.555 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.798      ;
; 0.598 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.842      ;
; 0.637 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.880      ;
; 0.661 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.072      ; 0.904      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                                           ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.354 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.608      ;
; 0.388 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.631      ;
; 0.407 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.650      ;
; 0.593 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 0.836      ;
; 0.994 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.237      ;
; 1.064 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.307      ;
; 1.098 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.341      ;
; 1.150 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.393      ;
; 1.150 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.393      ;
; 1.204 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.447      ;
; 1.219 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.282      ;
; 1.298 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.541      ;
; 1.308 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.551      ;
; 1.308 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.551      ;
; 1.377 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.620      ;
; 1.377 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.620      ;
; 1.384 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.447      ;
; 1.384 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.447      ;
; 1.621 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.072      ; 1.864      ;
; 1.684 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.747      ;
; 1.692 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.755      ;
; 1.813 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.876      ;
; 1.879 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.942      ;
; 1.879 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.942      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'baud_gen:inst6|Clkdiv41'                                                                                                 ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.398 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.039      ; 0.608      ;
; 0.420 ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.039      ; 0.630      ;
; 0.620 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.039      ; 0.830      ;
; 0.620 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.039      ; 0.830      ;
; 0.623 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.039      ; 0.833      ;
; 0.624 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.039      ; 0.834      ;
; 0.625 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.039      ; 0.835      ;
; 0.635 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 0.850      ;
; 0.640 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.039      ; 0.850      ;
; 0.901 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.116      ;
; 0.903 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.118      ;
; 0.903 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.118      ;
; 0.905 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.120      ;
; 0.906 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.121      ;
; 0.908 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.123      ;
; 0.908 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.123      ;
; 0.914 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.129      ;
; 0.914 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.129      ;
; 0.919 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.134      ;
; 0.919 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.134      ;
; 1.000 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.215      ;
; 1.005 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.220      ;
; 1.011 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.226      ;
; 1.013 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.228      ;
; 1.013 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.228      ;
; 1.016 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.231      ;
; 1.018 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.233      ;
; 1.024 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.239      ;
; 1.024 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.239      ;
; 1.029 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.244      ;
; 1.110 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.325      ;
; 1.121 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.336      ;
; 1.123 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.338      ;
; 1.128 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.343      ;
; 1.134 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.349      ;
; 1.139 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.044      ; 1.354      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'BaudSel[0]'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.222 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.072     ; 2.149      ;
; -1.154 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.072     ; 2.081      ;
; -1.092 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.072     ; 2.019      ;
; -1.043 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.071     ; 1.971      ;
; -1.006 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.933      ;
; -0.899 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.826      ;
; -0.686 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.611      ;
; -0.686 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.611      ;
; -0.686 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.611      ;
; -0.686 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.611      ;
; -0.686 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.611      ;
; -0.686 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.611      ;
; -0.686 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.074     ; 1.611      ;
; -0.323 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.250      ;
; -0.323 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.250      ;
; -0.323 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.072     ; 1.250      ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                    ;
+--------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.976 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.903      ;
; -0.976 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.903      ;
; -0.976 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.903      ;
; -0.976 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.903      ;
; -0.889 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.815      ;
; -0.889 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.815      ;
; -0.889 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.815      ;
; -0.889 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.815      ;
; -0.824 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.751      ;
; -0.824 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.751      ;
; -0.824 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.751      ;
; -0.824 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.751      ;
; -0.688 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.614      ;
; -0.688 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.614      ;
; -0.688 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.614      ;
; -0.688 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.073     ; 1.614      ;
; -0.686 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.613      ;
; -0.686 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.613      ;
; -0.686 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.613      ;
; -0.686 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.072     ; 1.613      ;
+--------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                        ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.938 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 1.569      ;
; -0.938 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 1.569      ;
; -0.938 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 1.569      ;
; -0.938 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.358     ; 1.569      ;
; -0.915 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.359     ; 1.545      ;
; -0.915 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.359     ; 1.545      ;
; -0.915 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.359     ; 1.545      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'BaudSel[0]'                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.890 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.133      ;
; 1.300 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.541      ;
; 1.300 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.541      ;
; 1.300 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.541      ;
; 1.300 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.541      ;
; 1.300 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.541      ;
; 1.300 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.541      ;
; 1.300 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.070      ; 1.541      ;
; 1.448 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.691      ;
; 1.568 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.811      ;
; 1.623 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.866      ;
; 1.629 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.073      ; 1.873      ;
; 1.681 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.924      ;
; 1.746 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.072      ; 1.989      ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                    ;
+-------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 1.251 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.494      ;
; 1.251 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.494      ;
; 1.251 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.494      ;
; 1.251 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.494      ;
; 1.262 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.506      ;
; 1.262 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.506      ;
; 1.262 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.506      ;
; 1.262 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.506      ;
; 1.379 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.622      ;
; 1.379 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.622      ;
; 1.379 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.622      ;
; 1.379 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.622      ;
; 1.414 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.658      ;
; 1.414 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.658      ;
; 1.414 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.658      ;
; 1.414 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.073      ; 1.658      ;
; 1.544 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.787      ;
; 1.544 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.787      ;
; 1.544 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.787      ;
; 1.544 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.072      ; 1.787      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                        ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 1.381 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.139     ; 1.443      ;
; 1.381 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.139     ; 1.443      ;
; 1.381 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.139     ; 1.443      ;
; 1.391 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.454      ;
; 1.391 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.454      ;
; 1.391 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.454      ;
; 1.391 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.138     ; 1.454      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'BaudSel[0]'                                                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BaudSel[0] ; Rise       ; BaudSel[0]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[0]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[1]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[2]                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[0]                                                       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[1]                                                       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[2]                                                       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ;
; 0.166  ; 0.384        ; 0.218          ; High Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; BaudSel[0]~input|o                                                           ;
; 0.424  ; 0.610        ; 0.186          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[0]                                                       ;
; 0.424  ; 0.610        ; 0.186          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[1]                                                       ;
; 0.424  ; 0.610        ; 0.186          ; Low Pulse Width  ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[2]                                                       ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bb|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bc|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bd|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|be|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bf|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bg|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bh|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bi|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff0|int_q|clk                                                 ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff1|int_q|clk                                                 ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff2|int_q|clk                                                 ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff3|int_q|clk                                                 ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff4|int_q|clk                                                 ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff5|int_q|clk                                                 ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff6|int_q|clk                                                 ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff7|int_q|clk                                                 ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_b|dff0|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_b|dff1|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_b|dff2|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_c|dff0|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_c|dff1|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_c|dff2|int_q|clk                                                   ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_d|dff0|int_q|clk                                                   ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|Clkdiv41                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[0]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[1]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[2]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[3]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[4]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Hz                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Mhz_int                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[4]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|Clkdiv41                                       ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[0]                                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[1]                                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[2]                                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[3]                                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Hz                                  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Mhz_int                             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[0]                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[1]                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[2]                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[3]                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[4]                              ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[4]                                        ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[4]                                        ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Mhz_int                             ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[0]                              ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[1]                              ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[2]                              ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[3]                              ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[4]                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|Clkdiv41                                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Hz                                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[0]                                        ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[1]                                        ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[2]                                        ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[3]                                        ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                                ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                  ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                    ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst3|d0|int_q|clk                                 ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst3|d1|int_q|clk                                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst23|first|int_q|clk                             ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst23|second|int_q|clk                            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|Clkdiv41|clk                                            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[0]|clk                                             ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[1]|clk                                             ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[2]|clk                                             ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[3]|clk                                             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|clock_1Hz|clk                                           ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|clock_1Mhz_int|clk                                      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[0]|clk                                       ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[1]|clk                                       ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[2]|clk                                       ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[3]|clk                                       ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[4]|clk                                       ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[4]|clk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[4]|clk                                             ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|clock_1Mhz_int|clk                                      ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[0]|clk                                       ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[1]|clk                                       ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[2]|clk                                       ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[3]|clk                                       ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[4]|clk                                       ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|clock_1Hz|clk                                           ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|Clkdiv41|clk                                            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[0]|clk                                             ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[1]|clk                                             ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[2]|clk                                             ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[3]|clk                                             ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst23|first|int_q|clk                             ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst23|second|int_q|clk                            ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst3|d0|int_q|clk                                 ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst3|d1|int_q|clk                                 ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                  ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'baud_gen:inst6|ctr3[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|endFF_2:inst13|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ;
; 0.188  ; 0.406        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ;
; 0.188  ; 0.406        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ;
; 0.188  ; 0.406        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|endFF_2:inst13|int_q                                         ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|endFF_2:inst13|int_q                                         ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ;
; 0.387  ; 0.573        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ;
; 0.387  ; 0.573        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ;
; 0.387  ; 0.573        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ;
; 0.387  ; 0.573        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ;
; 0.387  ; 0.573        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ;
; 0.387  ; 0.573        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ;
; 0.387  ; 0.573        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ;
; 0.404  ; 0.590        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ;
; 0.404  ; 0.590        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ;
; 0.404  ; 0.590        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bb|int_q|clk                                              ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bg|int_q|clk                                              ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bh|int_q|clk                                              ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst13|int_q|clk                                                ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst1|dff0|int_q|clk                                            ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst1|dff1|int_q|clk                                            ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst1|dff2|int_q|clk                                            ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst1|dff3|int_q|clk                                            ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bc|int_q|clk                                              ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bd|int_q|clk                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'baud_gen:inst6|Clkdiv41'                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[7] ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[0] ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[1] ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[2] ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[3] ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[4] ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[5] ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[6] ;
; 0.290  ; 0.476        ; 0.186          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[7] ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[0] ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[1] ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[2] ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[3] ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[4] ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[5] ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[6] ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[7] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[0]|clk      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[1]|clk      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[2]|clk      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[3]|clk      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[4]|clk      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[5]|clk      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[6]|clk      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|Clkdiv41|q       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|Clkdiv41|q       ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[0]|clk      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[1]|clk      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[2]|clk      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[3]|clk      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[4]|clk      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[5]|clk      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[6]|clk      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[7]|clk      ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Hz'                                                                                       ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|inclk[0]                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|outclk                         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit0|int_q|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit1|int_q|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit2|int_q|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit3|int_q|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit0|int_q|clk                         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit1|int_q|clk                         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit2|int_q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz|q                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz|q                                      ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit0|int_q|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit1|int_q|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit2|int_q|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit3|int_q|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit0|int_q|clk                         ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit1|int_q|clk                         ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit2|int_q|clk                         ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|inclk[0]                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|outclk                         ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100Khz_int'                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|clock_10Khz_int      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[2]       ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|clock_10Khz_int      ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[0]       ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[1]       ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[2]       ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|clock_10Khz_int      ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[0]       ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[1]       ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[2]       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100hz_int'                                                                       ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|clock_10Hz_int      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[2]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|clock_10Hz_int      ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[0]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[1]       ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[2]       ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|clock_10Hz_int      ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[0]       ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[1]       ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[2]       ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_10Hz_int|clk               ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[0]|clk                ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[1]|clk                ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[2]|clk                ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int|q                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|outclk   ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_10Hz_int|clk               ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[0]|clk                ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[1]|clk                ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Hz_int'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|clock_1Hz_int      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[2]       ;
; 0.272  ; 0.490        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|clock_1Hz_int      ;
; 0.272  ; 0.490        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[0]       ;
; 0.272  ; 0.490        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[1]       ;
; 0.272  ; 0.490        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[2]       ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|clock_1Hz_int      ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[0]       ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[1]       ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[2]       ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|outclk   ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_1Hz_int|clk               ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[0]|clk                ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[1]|clk                ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int|q                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_1Hz_int|clk               ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[0]|clk                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[1]|clk                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[2]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Khz_int'                                                                       ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|clock_1Khz_int      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[2]       ;
; 0.200  ; 0.418        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|clock_1Khz_int      ;
; 0.200  ; 0.418        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[0]       ;
; 0.200  ; 0.418        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[1]       ;
; 0.200  ; 0.418        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[2]       ;
; 0.392  ; 0.578        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|clock_1Khz_int      ;
; 0.392  ; 0.578        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[0]       ;
; 0.392  ; 0.578        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[1]       ;
; 0.392  ; 0.578        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[2]       ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Khz_int'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|clock_100hz_int    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[2]     ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|clock_100hz_int    ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[0]     ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[1]     ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[2]     ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|clock_100hz_int    ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[0]     ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[1]     ;
; 0.386  ; 0.572        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[2]     ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Mhz_int'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|clock_100Khz_int   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[2]    ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|clock_100Khz_int   ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[0]    ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[1]    ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[2]    ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|clock_100Khz_int   ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[0]    ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[1]    ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[2]    ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+-------+-------+------------+------------------------------+
; MSC[*]     ; GClock                       ; 3.771 ; 3.986 ; Rise       ; GClock                       ;
;  MSC[0]    ; GClock                       ; 3.273 ; 3.512 ; Rise       ; GClock                       ;
;  MSC[1]    ; GClock                       ; 3.642 ; 3.849 ; Rise       ; GClock                       ;
;  MSC[2]    ; GClock                       ; 3.739 ; 3.961 ; Rise       ; GClock                       ;
;  MSC[3]    ; GClock                       ; 3.771 ; 3.986 ; Rise       ; GClock                       ;
; SSC[*]     ; GClock                       ; 3.855 ; 4.022 ; Rise       ; GClock                       ;
;  SSC[0]    ; GClock                       ; 3.093 ; 3.315 ; Rise       ; GClock                       ;
;  SSC[1]    ; GClock                       ; 3.141 ; 3.398 ; Rise       ; GClock                       ;
;  SSC[2]    ; GClock                       ; 3.391 ; 3.638 ; Rise       ; GClock                       ;
;  SSC[3]    ; GClock                       ; 3.855 ; 4.022 ; Rise       ; GClock                       ;
; SSCS       ; GClock                       ; 2.295 ; 2.549 ; Rise       ; GClock                       ;
; Tx_trigger ; baud_gen:inst6|ctr3[2]       ; 1.974 ; 2.224 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; MSC[*]     ; clk_div_rami:inst1|clock_1Hz ; 4.352 ; 4.581 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[0]    ; clk_div_rami:inst1|clock_1Hz ; 3.854 ; 4.107 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[1]    ; clk_div_rami:inst1|clock_1Hz ; 4.223 ; 4.444 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[2]    ; clk_div_rami:inst1|clock_1Hz ; 4.320 ; 4.556 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[3]    ; clk_div_rami:inst1|clock_1Hz ; 4.352 ; 4.581 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SSC[*]     ; clk_div_rami:inst1|clock_1Hz ; 4.436 ; 4.617 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[0]    ; clk_div_rami:inst1|clock_1Hz ; 3.674 ; 3.910 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[1]    ; clk_div_rami:inst1|clock_1Hz ; 3.722 ; 3.993 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[2]    ; clk_div_rami:inst1|clock_1Hz ; 3.972 ; 4.233 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[3]    ; clk_div_rami:inst1|clock_1Hz ; 4.436 ; 4.617 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; MSC[*]     ; GClock                       ; -2.780 ; -2.987 ; Rise       ; GClock                       ;
;  MSC[0]    ; GClock                       ; -2.780 ; -2.987 ; Rise       ; GClock                       ;
;  MSC[1]    ; GClock                       ; -2.991 ; -3.196 ; Rise       ; GClock                       ;
;  MSC[2]    ; GClock                       ; -2.926 ; -3.138 ; Rise       ; GClock                       ;
;  MSC[3]    ; GClock                       ; -2.857 ; -3.154 ; Rise       ; GClock                       ;
; SSC[*]     ; GClock                       ; -2.507 ; -2.738 ; Rise       ; GClock                       ;
;  SSC[0]    ; GClock                       ; -2.588 ; -2.810 ; Rise       ; GClock                       ;
;  SSC[1]    ; GClock                       ; -2.507 ; -2.738 ; Rise       ; GClock                       ;
;  SSC[2]    ; GClock                       ; -2.623 ; -2.875 ; Rise       ; GClock                       ;
;  SSC[3]    ; GClock                       ; -2.920 ; -3.164 ; Rise       ; GClock                       ;
; SSCS       ; GClock                       ; -1.594 ; -1.792 ; Rise       ; GClock                       ;
; Tx_trigger ; baud_gen:inst6|ctr3[2]       ; -1.496 ; -1.737 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; MSC[*]     ; clk_div_rami:inst1|clock_1Hz ; -3.095 ; -3.354 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[0]    ; clk_div_rami:inst1|clock_1Hz ; -3.125 ; -3.354 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[1]    ; clk_div_rami:inst1|clock_1Hz ; -3.229 ; -3.418 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[2]    ; clk_div_rami:inst1|clock_1Hz ; -3.164 ; -3.360 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[3]    ; clk_div_rami:inst1|clock_1Hz ; -3.095 ; -3.376 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SSC[*]     ; clk_div_rami:inst1|clock_1Hz ; -2.745 ; -2.960 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[0]    ; clk_div_rami:inst1|clock_1Hz ; -2.933 ; -3.177 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[1]    ; clk_div_rami:inst1|clock_1Hz ; -2.745 ; -2.960 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[2]    ; clk_div_rami:inst1|clock_1Hz ; -2.861 ; -3.097 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[3]    ; clk_div_rami:inst1|clock_1Hz ; -3.158 ; -3.386 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port            ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; BCLkx8               ; BaudSel[0]                   ; 4.354  ; 4.270  ; Rise       ; BaudSel[0]                   ;
; BusOutput[*]         ; BaudSel[0]                   ; 11.307 ; 11.185 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[0]        ; BaudSel[0]                   ; 9.723  ; 9.624  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[1]        ; BaudSel[0]                   ; 11.307 ; 11.185 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[2]        ; BaudSel[0]                   ; 10.186 ; 10.034 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[3]        ; BaudSel[0]                   ; 10.787 ; 10.674 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[4]        ; BaudSel[0]                   ; 10.044 ; 9.920  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[5]        ; BaudSel[0]                   ; 9.734  ; 9.626  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[6]        ; BaudSel[0]                   ; 9.360  ; 9.273  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[7]        ; BaudSel[0]                   ; 10.952 ; 10.758 ; Rise       ; BaudSel[0]                   ;
; RDR[*]               ; BaudSel[0]                   ; 12.664 ; 12.477 ; Rise       ; BaudSel[0]                   ;
;  RDR[0]              ; BaudSel[0]                   ; 10.501 ; 10.359 ; Rise       ; BaudSel[0]                   ;
;  RDR[1]              ; BaudSel[0]                   ; 10.796 ; 10.802 ; Rise       ; BaudSel[0]                   ;
;  RDR[2]              ; BaudSel[0]                   ; 12.168 ; 11.907 ; Rise       ; BaudSel[0]                   ;
;  RDR[3]              ; BaudSel[0]                   ; 11.887 ; 11.672 ; Rise       ; BaudSel[0]                   ;
;  RDR[4]              ; BaudSel[0]                   ; 12.664 ; 12.477 ; Rise       ; BaudSel[0]                   ;
;  RDR[5]              ; BaudSel[0]                   ; 10.262 ; 10.295 ; Rise       ; BaudSel[0]                   ;
;  RDR[6]              ; BaudSel[0]                   ; 10.453 ; 10.437 ; Rise       ; BaudSel[0]                   ;
;  RDR[7]              ; BaudSel[0]                   ; 12.410 ; 12.141 ; Rise       ; BaudSel[0]                   ;
; statess_out_rx[*]    ; BaudSel[0]                   ; 12.627 ; 12.519 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[0]   ; BaudSel[0]                   ; 10.091 ; 10.071 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[1]   ; BaudSel[0]                   ; 12.534 ; 12.228 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[2]   ; BaudSel[0]                   ; 11.820 ; 11.695 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[3]   ; BaudSel[0]                   ; 12.627 ; 12.519 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[4]   ; BaudSel[0]                   ; 9.880  ; 9.912  ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[5]   ; BaudSel[0]                   ; 12.212 ; 11.993 ; Rise       ; BaudSel[0]                   ;
; BCLkx8               ; BaudSel[0]                   ; 4.354  ; 4.270  ; Fall       ; BaudSel[0]                   ;
; BusOutput[*]         ; GClock                       ; 9.733  ; 9.645  ; Rise       ; GClock                       ;
;  BusOutput[0]        ; GClock                       ; 8.578  ; 8.481  ; Rise       ; GClock                       ;
;  BusOutput[1]        ; GClock                       ; 9.733  ; 9.645  ; Rise       ; GClock                       ;
;  BusOutput[2]        ; GClock                       ; 8.371  ; 8.247  ; Rise       ; GClock                       ;
;  BusOutput[3]        ; GClock                       ; 8.638  ; 8.491  ; Rise       ; GClock                       ;
;  BusOutput[4]        ; GClock                       ; 7.880  ; 7.801  ; Rise       ; GClock                       ;
; MSTS[*]              ; GClock                       ; 7.274  ; 7.366  ; Rise       ; GClock                       ;
;  MSTS[0]             ; GClock                       ; 7.274  ; 7.366  ; Rise       ; GClock                       ;
;  MSTS[1]             ; GClock                       ; 7.246  ; 7.166  ; Rise       ; GClock                       ;
;  MSTS[2]             ; GClock                       ; 7.026  ; 6.912  ; Rise       ; GClock                       ;
; SSTS[*]              ; GClock                       ; 7.607  ; 7.502  ; Rise       ; GClock                       ;
;  SSTS[0]             ; GClock                       ; 7.572  ; 7.502  ; Rise       ; GClock                       ;
;  SSTS[1]             ; GClock                       ; 7.607  ; 7.499  ; Rise       ; GClock                       ;
;  SSTS[2]             ; GClock                       ; 6.952  ; 7.066  ; Rise       ; GClock                       ;
; BCLkx8               ; baud_gen:inst6|Clkdiv41      ; 5.545  ; 5.519  ; Rise       ; baud_gen:inst6|Clkdiv41      ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ; 3.315  ;        ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BusOutput[*]         ; baud_gen:inst6|ctr3[2]       ; 10.688 ; 10.429 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[0]        ; baud_gen:inst6|ctr3[2]       ; 8.571  ; 8.481  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[1]        ; baud_gen:inst6|ctr3[2]       ; 10.688 ; 10.429 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[2]        ; baud_gen:inst6|ctr3[2]       ; 9.264  ; 9.243  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[3]        ; baud_gen:inst6|ctr3[2]       ; 10.208 ; 10.084 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[4]        ; baud_gen:inst6|ctr3[2]       ; 9.504  ; 9.332  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[5]        ; baud_gen:inst6|ctr3[2]       ; 8.964  ; 8.818  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[6]        ; baud_gen:inst6|ctr3[2]       ; 9.279  ; 9.096  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[7]        ; baud_gen:inst6|ctr3[2]       ; 10.157 ; 9.914  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; DoneTx               ; baud_gen:inst6|ctr3[2]       ; 10.087 ; 9.844  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; TxD                  ; baud_gen:inst6|ctr3[2]       ; 11.254 ; 11.326 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; Tx_sattes[*]         ; baud_gen:inst6|ctr3[2]       ; 10.895 ; 10.741 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[0]        ; baud_gen:inst6|ctr3[2]       ; 8.602  ; 8.659  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[1]        ; baud_gen:inst6|ctr3[2]       ; 10.895 ; 10.741 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_AddressBus[*]      ; baud_gen:inst6|ctr3[2]       ; 7.912  ; 7.718  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_AddressBus[1]     ; baud_gen:inst6|ctr3[2]       ; 7.912  ; 7.718  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetBaudRate        ; baud_gen:inst6|ctr3[2]       ; 7.912  ; 7.718  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetTxRx[*]         ; baud_gen:inst6|ctr3[2]       ; 8.136  ; 8.021  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_SetTxRx[1]        ; baud_gen:inst6|ctr3[2]       ; 8.136  ; 8.021  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_o_counter[*]       ; baud_gen:inst6|ctr3[2]       ; 7.174  ; 7.065  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[0]      ; baud_gen:inst6|ctr3[2]       ; 6.903  ; 6.803  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[1]      ; baud_gen:inst6|ctr3[2]       ; 6.672  ; 6.593  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[2]      ; baud_gen:inst6|ctr3[2]       ; 6.704  ; 6.642  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[3]      ; baud_gen:inst6|ctr3[2]       ; 7.174  ; 7.065  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_rnotW              ; baud_gen:inst6|ctr3[2]       ; 7.285  ; 7.104  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_states[*]          ; baud_gen:inst6|ctr3[2]       ; 11.461 ; 11.168 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[0]         ; baud_gen:inst6|ctr3[2]       ; 11.461 ; 11.168 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[1]         ; baud_gen:inst6|ctr3[2]       ; 10.010 ; 10.005 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[2]         ; baud_gen:inst6|ctr3[2]       ; 10.660 ; 10.495 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; doneOneTransimission ; baud_gen:inst6|ctr3[2]       ; 10.087 ; 9.844  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ;        ; 3.236  ; Fall       ; baud_gen:inst6|ctr3[2]       ;
; SEVSEG1[*]           ; clk_div_rami:inst1|clock_1Hz ; 11.477 ; 11.389 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[0]          ; clk_div_rami:inst1|clock_1Hz ; 9.219  ; 9.089  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[1]          ; clk_div_rami:inst1|clock_1Hz ; 11.204 ; 10.955 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[2]          ; clk_div_rami:inst1|clock_1Hz ; 8.803  ; 8.754  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[3]          ; clk_div_rami:inst1|clock_1Hz ; 8.253  ; 8.206  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[4]          ; clk_div_rami:inst1|clock_1Hz ; 9.393  ; 9.283  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[5]          ; clk_div_rami:inst1|clock_1Hz ; 11.477 ; 11.389 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[6]          ; clk_div_rami:inst1|clock_1Hz ; 8.599  ; 8.579  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SEVSEG2[*]           ; clk_div_rami:inst1|clock_1Hz ; 9.869  ; 9.772  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[0]          ; clk_div_rami:inst1|clock_1Hz ; 9.438  ; 9.320  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[3]          ; clk_div_rami:inst1|clock_1Hz ; 9.869  ; 9.772  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[4]          ; clk_div_rami:inst1|clock_1Hz ; 9.848  ; 9.747  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[5]          ; clk_div_rami:inst1|clock_1Hz ; 9.702  ; 9.568  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port            ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; BCLkx8               ; BaudSel[0]                   ; 4.193  ; 4.114  ; Rise       ; BaudSel[0]                   ;
; BusOutput[*]         ; BaudSel[0]                   ; 9.009  ; 8.924  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[0]        ; BaudSel[0]                   ; 9.359  ; 9.259  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[1]        ; BaudSel[0]                   ; 10.835 ; 10.702 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[2]        ; BaudSel[0]                   ; 9.793  ; 9.635  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[3]        ; BaudSel[0]                   ; 10.228 ; 10.125 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[4]        ; BaudSel[0]                   ; 9.646  ; 9.498  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[5]        ; BaudSel[0]                   ; 9.369  ; 9.260  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[6]        ; BaudSel[0]                   ; 9.009  ; 8.924  ; Rise       ; BaudSel[0]                   ;
;  BusOutput[7]        ; BaudSel[0]                   ; 10.488 ; 10.263 ; Rise       ; BaudSel[0]                   ;
; RDR[*]               ; BaudSel[0]                   ; 9.875  ; 9.905  ; Rise       ; BaudSel[0]                   ;
;  RDR[0]              ; BaudSel[0]                   ; 10.102 ; 9.965  ; Rise       ; BaudSel[0]                   ;
;  RDR[1]              ; BaudSel[0]                   ; 10.385 ; 10.390 ; Rise       ; BaudSel[0]                   ;
;  RDR[2]              ; BaudSel[0]                   ; 11.704 ; 11.453 ; Rise       ; BaudSel[0]                   ;
;  RDR[3]              ; BaudSel[0]                   ; 11.435 ; 11.228 ; Rise       ; BaudSel[0]                   ;
;  RDR[4]              ; BaudSel[0]                   ; 12.179 ; 11.999 ; Rise       ; BaudSel[0]                   ;
;  RDR[5]              ; BaudSel[0]                   ; 9.875  ; 9.905  ; Rise       ; BaudSel[0]                   ;
;  RDR[6]              ; BaudSel[0]                   ; 10.057 ; 10.041 ; Rise       ; BaudSel[0]                   ;
;  RDR[7]              ; BaudSel[0]                   ; 11.936 ; 11.677 ; Rise       ; BaudSel[0]                   ;
; statess_out_rx[*]    ; BaudSel[0]                   ; 9.505  ; 9.535  ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[0]   ; BaudSel[0]                   ; 9.709  ; 9.688  ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[1]   ; BaudSel[0]                   ; 12.054 ; 11.759 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[2]   ; BaudSel[0]                   ; 11.367 ; 11.246 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[3]   ; BaudSel[0]                   ; 12.190 ; 12.088 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[4]   ; BaudSel[0]                   ; 9.505  ; 9.535  ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[5]   ; BaudSel[0]                   ; 11.744 ; 11.533 ; Rise       ; BaudSel[0]                   ;
; BCLkx8               ; BaudSel[0]                   ; 4.193  ; 4.114  ; Fall       ; BaudSel[0]                   ;
; BusOutput[*]         ; GClock                       ; 7.276  ; 7.148  ; Rise       ; GClock                       ;
;  BusOutput[0]        ; GClock                       ; 8.231  ; 8.095  ; Rise       ; GClock                       ;
;  BusOutput[1]        ; GClock                       ; 9.104  ; 9.056  ; Rise       ; GClock                       ;
;  BusOutput[2]        ; GClock                       ; 7.276  ; 7.148  ; Rise       ; GClock                       ;
;  BusOutput[3]        ; GClock                       ; 7.842  ; 7.611  ; Rise       ; GClock                       ;
;  BusOutput[4]        ; GClock                       ; 7.527  ; 7.460  ; Rise       ; GClock                       ;
; MSTS[*]              ; GClock                       ; 6.669  ; 6.564  ; Rise       ; GClock                       ;
;  MSTS[0]             ; GClock                       ; 6.861  ; 7.012  ; Rise       ; GClock                       ;
;  MSTS[1]             ; GClock                       ; 6.669  ; 6.564  ; Rise       ; GClock                       ;
;  MSTS[2]             ; GClock                       ; 6.772  ; 6.661  ; Rise       ; GClock                       ;
; SSTS[*]              ; GClock                       ; 6.701  ; 6.812  ; Rise       ; GClock                       ;
;  SSTS[0]             ; GClock                       ; 6.969  ; 6.908  ; Rise       ; GClock                       ;
;  SSTS[1]             ; GClock                       ; 7.013  ; 6.950  ; Rise       ; GClock                       ;
;  SSTS[2]             ; GClock                       ; 6.701  ; 6.812  ; Rise       ; GClock                       ;
; BCLkx8               ; baud_gen:inst6|Clkdiv41      ; 4.893  ; 4.900  ; Rise       ; baud_gen:inst6|Clkdiv41      ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ; 3.187  ;        ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BusOutput[*]         ; baud_gen:inst6|ctr3[2]       ; 7.202  ; 7.060  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[0]        ; baud_gen:inst6|ctr3[2]       ; 7.584  ; 7.476  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[1]        ; baud_gen:inst6|ctr3[2]       ; 8.426  ; 8.299  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[2]        ; baud_gen:inst6|ctr3[2]       ; 7.418  ; 7.354  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[3]        ; baud_gen:inst6|ctr3[2]       ; 7.363  ; 7.151  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[4]        ; baud_gen:inst6|ctr3[2]       ; 7.219  ; 7.146  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[5]        ; baud_gen:inst6|ctr3[2]       ; 7.601  ; 7.484  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[6]        ; baud_gen:inst6|ctr3[2]       ; 7.469  ; 7.429  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[7]        ; baud_gen:inst6|ctr3[2]       ; 7.202  ; 7.060  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; DoneTx               ; baud_gen:inst6|ctr3[2]       ; 9.399  ; 9.272  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; TxD                  ; baud_gen:inst6|ctr3[2]       ; 10.847 ; 10.917 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; Tx_sattes[*]         ; baud_gen:inst6|ctr3[2]       ; 8.255  ; 8.308  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[0]        ; baud_gen:inst6|ctr3[2]       ; 8.255  ; 8.308  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[1]        ; baud_gen:inst6|ctr3[2]       ; 10.455 ; 10.306 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_AddressBus[*]      ; baud_gen:inst6|ctr3[2]       ; 7.317  ; 7.110  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_AddressBus[1]     ; baud_gen:inst6|ctr3[2]       ; 7.317  ; 7.110  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetBaudRate        ; baud_gen:inst6|ctr3[2]       ; 7.317  ; 7.110  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetTxRx[*]         ; baud_gen:inst6|ctr3[2]       ; 7.513  ; 7.364  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_SetTxRx[1]        ; baud_gen:inst6|ctr3[2]       ; 7.513  ; 7.364  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_o_counter[*]       ; baud_gen:inst6|ctr3[2]       ; 6.405  ; 6.327  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[0]      ; baud_gen:inst6|ctr3[2]       ; 6.626  ; 6.529  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[1]      ; baud_gen:inst6|ctr3[2]       ; 6.405  ; 6.327  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[2]      ; baud_gen:inst6|ctr3[2]       ; 6.436  ; 6.374  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[3]      ; baud_gen:inst6|ctr3[2]       ; 6.886  ; 6.780  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_rnotW              ; baud_gen:inst6|ctr3[2]       ; 6.871  ; 6.711  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_states[*]          ; baud_gen:inst6|ctr3[2]       ; 9.654  ; 9.650  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[0]         ; baud_gen:inst6|ctr3[2]       ; 11.000 ; 10.718 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[1]         ; baud_gen:inst6|ctr3[2]       ; 9.654  ; 9.650  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[2]         ; baud_gen:inst6|ctr3[2]       ; 10.230 ; 10.071 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; doneOneTransimission ; baud_gen:inst6|ctr3[2]       ; 9.399  ; 9.272  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ;        ; 3.111  ; Fall       ; baud_gen:inst6|ctr3[2]       ;
; SEVSEG1[*]           ; clk_div_rami:inst1|clock_1Hz ; 7.617  ; 7.572  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[0]          ; clk_div_rami:inst1|clock_1Hz ; 8.551  ; 8.426  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[1]          ; clk_div_rami:inst1|clock_1Hz ; 10.455 ; 10.209 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[2]          ; clk_div_rami:inst1|clock_1Hz ; 8.177  ; 8.113  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[3]          ; clk_div_rami:inst1|clock_1Hz ; 7.617  ; 7.572  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[4]          ; clk_div_rami:inst1|clock_1Hz ; 8.747  ; 8.620  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[5]          ; clk_div_rami:inst1|clock_1Hz ; 10.750 ; 10.668 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[6]          ; clk_div_rami:inst1|clock_1Hz ; 7.925  ; 7.955  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SEVSEG2[*]           ; clk_div_rami:inst1|clock_1Hz ; 8.901  ; 8.783  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[0]          ; clk_div_rami:inst1|clock_1Hz ; 8.901  ; 8.783  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[3]          ; clk_div_rami:inst1|clock_1Hz ; 9.317  ; 9.219  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[4]          ; clk_div_rami:inst1|clock_1Hz ; 9.295  ; 9.194  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[5]          ; clk_div_rami:inst1|clock_1Hz ; 9.156  ; 9.023  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; BaudSel[1] ; BCLkx8      ; 7.289 ; 7.142 ; 7.481 ; 7.463 ;
; BaudSel[2] ; BCLkx8      ; 7.777 ; 7.712 ; 8.050 ; 7.949 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; BaudSel[1] ; BCLkx8      ; 6.838 ; 6.776 ; 7.095 ; 6.996 ;
; BaudSel[2] ; BCLkx8      ; 7.197 ; 7.132 ; 7.431 ; 7.398 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; baud_gen:inst6|ctr3[2]              ; -1.028 ; -8.358        ;
; clk_div_rami:inst1|clock_1Hz        ; -0.612 ; -2.297        ;
; GClock                              ; -0.288 ; -0.667        ;
; BaudSel[0]                          ; -0.113 ; -0.690        ;
; baud_gen:inst6|Clkdiv41             ; 0.020  ; 0.000         ;
; clk_div_rami:inst1|clock_100Khz_int ; 0.216  ; 0.000         ;
; clk_div_rami:inst1|clock_1Khz_int   ; 0.221  ; 0.000         ;
; clk_div_rami:inst1|clock_1Mhz_int   ; 0.221  ; 0.000         ;
; clk_div_rami:inst1|clock_100hz_int  ; 0.223  ; 0.000         ;
; clk_div_rami:inst1|clock_10Khz_int  ; 0.224  ; 0.000         ;
; clk_div_rami:inst1|clock_10Hz_int   ; 0.393  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; BaudSel[0]                          ; -0.398 ; -0.398        ;
; clk_div_rami:inst1|clock_10Khz_int  ; -0.332 ; -0.332        ;
; clk_div_rami:inst1|clock_100Khz_int ; -0.317 ; -0.317        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; -0.316 ; -0.316        ;
; clk_div_rami:inst1|clock_100hz_int  ; -0.311 ; -0.311        ;
; clk_div_rami:inst1|clock_1Khz_int   ; -0.311 ; -0.311        ;
; GClock                              ; 0.137  ; 0.000         ;
; baud_gen:inst6|ctr3[2]              ; 0.181  ; 0.000         ;
; clk_div_rami:inst1|clock_10Hz_int   ; 0.181  ; 0.000         ;
; clk_div_rami:inst1|clock_1Hz        ; 0.182  ; 0.000         ;
; baud_gen:inst6|Clkdiv41             ; 0.208  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                 ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; BaudSel[0]                   ; -0.186 ; -0.186        ;
; clk_div_rami:inst1|clock_1Hz ; -0.091 ; -0.545        ;
; baud_gen:inst6|ctr3[2]       ; -0.088 ; -0.516        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                 ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; BaudSel[0]                   ; 0.482 ; 0.000         ;
; baud_gen:inst6|ctr3[2]       ; 0.645 ; 0.000         ;
; clk_div_rami:inst1|clock_1Hz ; 0.695 ; 0.000         ;
+------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary             ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; BaudSel[0]                          ; -3.000 ; -45.984       ;
; GClock                              ; -3.000 ; -21.057       ;
; baud_gen:inst6|ctr3[2]              ; -1.000 ; -30.000       ;
; baud_gen:inst6|Clkdiv41             ; -1.000 ; -8.000        ;
; clk_div_rami:inst1|clock_1Hz        ; -1.000 ; -7.000        ;
; clk_div_rami:inst1|clock_100Khz_int ; -1.000 ; -4.000        ;
; clk_div_rami:inst1|clock_100hz_int  ; -1.000 ; -4.000        ;
; clk_div_rami:inst1|clock_10Hz_int   ; -1.000 ; -4.000        ;
; clk_div_rami:inst1|clock_10Khz_int  ; -1.000 ; -4.000        ;
; clk_div_rami:inst1|clock_1Khz_int   ; -1.000 ; -4.000        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; -1.000 ; -4.000        ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.028 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.939     ; 1.066      ;
; -0.811 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.756      ;
; -0.772 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.717      ;
; -0.766 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.711      ;
; -0.739 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.018     ; 1.698      ;
; -0.719 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.664      ;
; -0.715 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.018     ; 1.674      ;
; -0.704 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.121     ; 0.560      ;
; -0.703 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.648      ;
; -0.698 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.121     ; 0.554      ;
; -0.695 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.640      ;
; -0.693 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.638      ;
; -0.685 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.630      ;
; -0.677 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.622      ;
; -0.665 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.791      ;
; -0.658 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.784      ;
; -0.638 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.018     ; 1.597      ;
; -0.638 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.583      ;
; -0.616 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.939     ; 0.654      ;
; -0.609 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.163      ; 1.749      ;
; -0.604 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.730      ;
; -0.595 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.540      ;
; -0.579 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.705      ;
; -0.539 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.018     ; 1.498      ;
; -0.536 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.163      ; 1.676      ;
; -0.532 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.121     ; 0.388      ;
; -0.528 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.121     ; 0.384      ;
; -0.528 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -1.121     ; 0.384      ;
; -0.517 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.462      ;
; -0.495 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.440      ;
; -0.462 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.588      ;
; -0.443 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.569      ;
; -0.443 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.569      ;
; -0.420 ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q  ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; BaudSel[0]             ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.939     ; 0.458      ;
; -0.396 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.522      ;
; -0.386 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.331      ;
; -0.349 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.475      ;
; -0.338 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.283      ;
; -0.338 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.283      ;
; -0.338 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.283      ;
; -0.334 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.279      ;
; -0.295 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.240      ;
; -0.287 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.413      ;
; -0.274 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.219      ;
; -0.266 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.211      ;
; -0.259 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.385      ;
; -0.251 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.163      ; 1.391      ;
; -0.235 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.180      ;
; -0.235 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.180      ;
; -0.221 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.166      ;
; -0.208 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 1.154      ;
; -0.189 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.315      ;
; -0.183 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.128      ;
; -0.180 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.018     ; 1.139      ;
; -0.163 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.107      ;
; -0.163 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.107      ;
; -0.163 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.107      ;
; -0.163 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.107      ;
; -0.163 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.107      ;
; -0.163 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.107      ;
; -0.163 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.107      ;
; -0.163 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.107      ;
; -0.160 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.139      ; 1.286      ;
; -0.144 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.089      ;
; -0.144 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.089      ;
; -0.143 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 1.089      ;
; -0.123 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.068      ;
; -0.119 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.064      ;
; -0.119 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.064      ;
; -0.114 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 1.000        ; 0.163      ; 1.254      ;
; -0.113 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.058      ;
; -0.093 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.038      ;
; -0.089 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.034      ;
; -0.083 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q             ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 1.029      ;
; -0.056 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.000      ;
; -0.056 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.000      ;
; -0.056 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.000      ;
; -0.056 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.000      ;
; -0.056 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.000      ;
; -0.056 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.000      ;
; -0.056 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.000      ;
; -0.056 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.043     ; 1.000      ;
; -0.054 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.999      ;
; -0.036 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.982      ;
; -0.024 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.969      ;
; -0.016 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.961      ;
; -0.012 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.957      ;
; -0.005 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q             ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.951      ;
; -0.001 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.946      ;
; 0.002  ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.943      ;
; 0.006  ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.939      ;
; 0.010  ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.935      ;
; 0.019  ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.926      ;
; 0.023  ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.922      ;
; 0.038  ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.907      ;
; 0.058  ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.887      ;
; 0.058  ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                        ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.887      ;
; 0.067  ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.878      ;
; 0.070  ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.875      ;
; 0.074  ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q        ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.871      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                                           ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.612 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 1.388      ;
; -0.612 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 1.388      ;
; -0.540 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 1.316      ;
; -0.533 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 1.309      ;
; -0.364 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.310      ;
; -0.364 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.310      ;
; -0.356 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.302      ;
; -0.356 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.302      ;
; -0.326 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 1.102      ;
; -0.292 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.238      ;
; -0.285 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.231      ;
; -0.284 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.230      ;
; -0.277 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.223      ;
; -0.265 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.211      ;
; -0.265 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.211      ;
; -0.193 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.139      ;
; -0.186 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.132      ;
; -0.167 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.113      ;
; -0.167 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.113      ;
; -0.117 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.063      ;
; -0.088 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 1.034      ;
; -0.059 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.835      ;
; -0.059 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.835      ;
; 0.025  ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.751      ;
; 0.426  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 0.520      ;
; 0.556  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 0.390      ;
; 0.564  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 0.382      ;
; 0.587  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.041     ; 0.359      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.288 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 1.234      ;
; -0.168 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 1.114      ;
; -0.164 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 1.110      ;
; -0.132 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 1.080      ;
; -0.109 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.070      ; 1.156      ;
; -0.101 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.070      ; 1.148      ;
; -0.079 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 1.027      ;
; -0.065 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 1.013      ;
; -0.052 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 0.998      ;
; -0.044 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.992      ;
; -0.014 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.155      ; 1.156      ;
; -0.010 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.070      ; 1.057      ;
; 0.006  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 0.940      ;
; 0.019  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 0.927      ;
; 0.024  ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.924      ;
; 0.039  ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.155      ; 1.103      ;
; 0.052  ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.892      ;
; 0.061  ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.155      ; 1.081      ;
; 0.074  ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.874      ;
; 0.088  ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.070      ; 0.959      ;
; 0.101  ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.843      ;
; 0.103  ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.845      ;
; 0.103  ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.841      ;
; 0.106  ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; 0.155      ; 1.036      ;
; 0.116  ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.828      ;
; 0.120  ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.824      ;
; 0.130  ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.814      ;
; 0.151  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.070      ; 0.896      ;
; 0.155  ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.793      ;
; 0.159  ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.789      ;
; 0.161  ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.783      ;
; 0.169  ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.775      ;
; 0.171  ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.773      ;
; 0.171  ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.773      ;
; 0.171  ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.773      ;
; 0.171  ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.773      ;
; 0.171  ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.773      ;
; 0.188  ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.760      ;
; 0.193  ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.751      ;
; 0.196  ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.241     ; 0.550      ;
; 0.197  ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.751      ;
; 0.198  ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.746      ;
; 0.201  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.070      ; 0.846      ;
; 0.202  ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.241     ; 0.544      ;
; 0.202  ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.241     ; 0.544      ;
; 0.202  ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.241     ; 0.544      ;
; 0.210  ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.738      ;
; 0.242  ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.702      ;
; 0.242  ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.702      ;
; 0.242  ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.702      ;
; 0.242  ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.702      ;
; 0.246  ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.702      ;
; 0.279  ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.669      ;
; 0.283  ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 1.000        ; -0.047     ; 0.657      ;
; 0.288  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.070      ; 0.759      ;
; 0.289  ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.659      ;
; 0.349  ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 1.000        ; 0.070      ; 0.698      ;
; 0.358  ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.590      ;
; 0.362  ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.586      ;
; 0.396  ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.548      ;
; 0.404  ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.540      ;
; 0.405  ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 1.000        ; -0.039     ; 0.543      ;
; 0.413  ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.531      ;
; 0.424  ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.520      ;
; 0.430  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 0.516      ;
; 0.455  ; clk_div_rami:inst1|clock_1Hz_int                              ; clk_div_rami:inst1|clock_1Hz                                  ; clk_div_rami:inst1|clock_10Hz_int ; GClock      ; 1.000        ; 0.098      ; 0.620      ;
; 0.481  ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.463      ;
; 0.482  ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 1.000        ; -0.043     ; 0.462      ;
; 0.573  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 0.373      ;
; 0.587  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 0.359      ;
; 0.596  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 1.000        ; -0.041     ; 0.350      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'BaudSel[0]'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.113 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 1.058      ;
; -0.113 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 1.058      ;
; -0.113 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 1.058      ;
; -0.113 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 1.058      ;
; -0.113 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 1.058      ;
; -0.091 ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 1.035      ;
; -0.039 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.984      ;
; -0.039 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.984      ;
; -0.039 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.984      ;
; -0.039 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.984      ;
; -0.039 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.984      ;
; -0.034 ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.979      ;
; -0.006 ; baud_gen:inst6|ctr3[1]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.950      ;
; 0.036  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.909      ;
; 0.068  ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.500        ; 2.650      ; 3.164      ;
; 0.071  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.873      ;
; 0.071  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.873      ;
; 0.071  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.873      ;
; 0.095  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.849      ;
; 0.134  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.810      ;
; 0.135  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.809      ;
; 0.135  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.809      ;
; 0.144  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.800      ;
; 0.144  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.800      ;
; 0.145  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.799      ;
; 0.145  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.799      ;
; 0.145  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.799      ;
; 0.159  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.785      ;
; 0.160  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.784      ;
; 0.160  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.784      ;
; 0.163  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.782      ;
; 0.165  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.779      ;
; 0.169  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.775      ;
; 0.172  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.772      ;
; 0.194  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.750      ;
; 0.201  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.743      ;
; 0.204  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.740      ;
; 0.208  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.736      ;
; 0.208  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.737      ;
; 0.212  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.732      ;
; 0.216  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.729      ;
; 0.230  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.714      ;
; 0.234  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.710      ;
; 0.239  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.239  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.239  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.239  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.239  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.239  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.239  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.239  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.239  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.239  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.705      ;
; 0.244  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.700      ;
; 0.244  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.700      ;
; 0.247  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.698      ;
; 0.255  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.689      ;
; 0.261  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.684      ;
; 0.265  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.679      ;
; 0.270  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.674      ;
; 0.274  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 0.931      ; 1.634      ;
; 0.281  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 0.931      ; 1.627      ;
; 0.288  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.041     ; 0.658      ;
; 0.294  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 0.931      ; 1.614      ;
; 0.294  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 0.931      ; 1.614      ;
; 0.300  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.041     ; 0.646      ;
; 0.310  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.635      ;
; 0.311  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.634      ;
; 0.311  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.634      ;
; 0.313  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.041     ; 0.633      ;
; 0.314  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.631      ;
; 0.314  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.631      ;
; 0.316  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.041     ; 0.630      ;
; 0.318  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.626      ;
; 0.326  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.618      ;
; 0.346  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.599      ;
; 0.360  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.041     ; 0.586      ;
; 0.365  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.580      ;
; 0.367  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.578      ;
; 0.382  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 0.931      ; 1.526      ;
; 0.393  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.551      ;
; 0.404  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.540      ;
; 0.405  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.539      ;
; 0.414  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.530      ;
; 0.418  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.527      ;
; 0.419  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.526      ;
; 0.421  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.524      ;
; 0.425  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.520      ;
; 0.432  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 1.000        ; 0.931      ; 1.476      ;
; 0.438  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.506      ;
; 0.438  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.506      ;
; 0.439  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.505      ;
; 0.444  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.500      ;
; 0.445  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.499      ;
; 0.448  ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[1]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.496      ;
; 0.481  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.464      ;
; 0.484  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.461      ;
; 0.486  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.459      ;
; 0.487  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 1.000        ; -0.042     ; 0.458      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'baud_gen:inst6|Clkdiv41'                                                                                                ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.020 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.963      ;
; 0.064 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.919      ;
; 0.065 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.918      ;
; 0.084 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.899      ;
; 0.084 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.899      ;
; 0.088 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.895      ;
; 0.095 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.888      ;
; 0.096 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.887      ;
; 0.132 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.851      ;
; 0.133 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.850      ;
; 0.135 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.848      ;
; 0.148 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.835      ;
; 0.152 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.831      ;
; 0.152 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.831      ;
; 0.153 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.830      ;
; 0.156 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.827      ;
; 0.163 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.820      ;
; 0.164 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.819      ;
; 0.165 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.818      ;
; 0.200 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.783      ;
; 0.201 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.782      ;
; 0.201 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.782      ;
; 0.203 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.780      ;
; 0.231 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.752      ;
; 0.232 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.751      ;
; 0.233 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.750      ;
; 0.233 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.750      ;
; 0.436 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.024     ; 0.547      ;
; 0.438 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.022     ; 0.547      ;
; 0.439 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.022     ; 0.546      ;
; 0.440 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.022     ; 0.545      ;
; 0.447 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.022     ; 0.538      ;
; 0.448 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.022     ; 0.537      ;
; 0.450 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.022     ; 0.535      ;
; 0.606 ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.022     ; 0.379      ;
; 0.626 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 1.000        ; -0.022     ; 0.359      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_100Khz_int'                                                                                                                                    ;
+-------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.216 ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.729      ;
; 0.303 ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 0.500        ; 1.492      ; 1.781      ;
; 0.310 ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.635      ;
; 0.385 ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.560      ;
; 0.396 ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.549      ;
; 0.423 ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.522      ;
; 0.454 ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.491      ;
; 0.485 ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.460      ;
; 0.560 ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.586 ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 1.012 ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 1.000        ; 1.492      ; 1.572      ;
+-------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Khz_int'                                                                                                                                   ;
+-------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.221 ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.724      ;
; 0.301 ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; 0.500        ; 1.588      ; 1.879      ;
; 0.312 ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.633      ;
; 0.387 ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.558      ;
; 0.396 ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.549      ;
; 0.424 ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.521      ;
; 0.480 ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.465      ;
; 0.488 ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.457      ;
; 0.560 ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.586 ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.998 ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; 1.000        ; 1.588      ; 1.682      ;
+-------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_1Mhz_int'                                                                                                                                      ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.221 ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.724      ;
; 0.307 ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; 0.500        ; 1.490      ; 1.775      ;
; 0.312 ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.633      ;
; 0.385 ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.560      ;
; 0.397 ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.548      ;
; 0.424 ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.521      ;
; 0.457 ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.488      ;
; 0.481 ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.464      ;
; 0.562 ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.383      ;
; 0.586 ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.359      ;
; 1.011 ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; 1.000        ; 1.490      ; 1.571      ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_100hz_int'                                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.223 ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.722      ;
; 0.299 ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; 0.500        ; 1.499      ; 1.792      ;
; 0.315 ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.630      ;
; 0.386 ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.559      ;
; 0.394 ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.551      ;
; 0.422 ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.523      ;
; 0.485 ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.460      ;
; 0.489 ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.456      ;
; 0.560 ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.586 ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; -0.042     ; 0.359      ;
; 1.005 ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; 1.000        ; 1.499      ; 1.586      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_10Khz_int'                                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.224 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.721      ;
; 0.304 ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; 0.500        ; 1.639      ; 1.927      ;
; 0.318 ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.627      ;
; 0.383 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.562      ;
; 0.390 ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.555      ;
; 0.394 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.551      ;
; 0.420 ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.525      ;
; 0.485 ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.460      ;
; 0.560 ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.586 ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 1.017 ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; 1.000        ; 1.639      ; 1.714      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div_rami:inst1|clock_10Hz_int'                                                                                                                              ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.393 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.552      ;
; 0.403 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.542      ;
; 0.406 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.539      ;
; 0.424 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.521      ;
; 0.489 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.456      ;
; 0.559 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.386      ;
; 0.560 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.560 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.586 ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 1.000        ; -0.042     ; 0.359      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'BaudSel[0]'                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.398 ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 2.762      ; 2.583      ;
; 0.020  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 1.119      ; 1.253      ;
; 0.098  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 1.120      ; 1.332      ;
; 0.113  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 1.120      ; 1.347      ;
; 0.115  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 1.120      ; 1.349      ;
; 0.121  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 1.120      ; 1.355      ;
; 0.141  ; Tx:inst|endFF_2:inst13|int_q                                                 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; 0.000        ; 1.120      ; 1.375      ;
; 0.180  ; baud_gen:inst6|ctr3[1]                                                       ; baud_gen:inst6|ctr3[1]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.307      ;
; 0.181  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.307      ;
; 0.187  ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[0]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.314      ;
; 0.188  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.314      ;
; 0.199  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.325      ;
; 0.199  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.325      ;
; 0.200  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.326      ;
; 0.202  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.328      ;
; 0.259  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.385      ;
; 0.260  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.386      ;
; 0.261  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.387      ;
; 0.262  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.388      ;
; 0.292  ; baud_gen:inst6|ctr3[0]                                                       ; baud_gen:inst6|ctr3[1]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.419      ;
; 0.294  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.421      ;
; 0.294  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.421      ;
; 0.294  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.421      ;
; 0.294  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.420      ;
; 0.295  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.421      ;
; 0.296  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.422      ;
; 0.298  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.425      ;
; 0.301  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.427      ;
; 0.304  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.431      ;
; 0.310  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.437      ;
; 0.311  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.438      ;
; 0.342  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.469      ;
; 0.365  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.492      ;
; 0.365  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.491      ;
; 0.369  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.496      ;
; 0.374  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.044      ; 0.502      ;
; 0.407  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.534      ;
; 0.408  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.534      ;
; 0.415  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.542      ;
; 0.415  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.542      ;
; 0.420  ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; baud_gen:inst6|ctr3[2] ; BaudSel[0]  ; -0.500       ; 2.762      ; 2.901      ;
; 0.433  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.044      ; 0.561      ;
; 0.434  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.561      ;
; 0.436  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.044      ; 0.564      ;
; 0.443  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.570      ;
; 0.443  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.569      ;
; 0.444  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.571      ;
; 0.445  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.044      ; 0.573      ;
; 0.450  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.576      ;
; 0.452  ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.044      ; 0.580      ;
; 0.455  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.581      ;
; 0.457  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.584      ;
; 0.459  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.586      ;
; 0.465  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.592      ;
; 0.465  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.592      ;
; 0.468  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.595      ;
; 0.496  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.622      ;
; 0.496  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.622      ;
; 0.501  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.628      ;
; 0.502  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.628      ;
; 0.502  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.629      ;
; 0.506  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.633      ;
; 0.507  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.634      ;
; 0.519  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.646      ;
; 0.535  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.662      ;
; 0.535  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.662      ;
; 0.537  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.664      ;
; 0.537  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.664      ;
; 0.540  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.667      ;
; 0.541  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.668      ;
; 0.543  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.670      ;
; 0.543  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.670      ;
; 0.546  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.673      ;
; 0.546  ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.673      ;
; 0.565  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.692      ;
; 0.582  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.708      ;
; 0.582  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.708      ;
; 0.582  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.708      ;
; 0.582  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.708      ;
; 0.582  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.708      ;
; 0.582  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.708      ;
; 0.582  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.708      ;
; 0.582  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.708      ;
; 0.582  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.708      ;
; 0.592  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.719      ;
; 0.602  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.729      ;
; 0.607  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.734      ;
; 0.612  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.739      ;
; 0.648  ; baud_gen:inst6|ctr3[1]                                                       ; baud_gen:inst6|ctr3[2]                                                       ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.775      ;
; 0.657  ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ; BaudSel[0]             ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.784      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_10Khz_int'                                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.332 ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 1.718      ; 1.595      ;
; 0.181  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.196  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.322      ;
; 0.271  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.397      ;
; 0.299  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.425      ;
; 0.301  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.427      ;
; 0.302  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.428      ;
; 0.348  ; clk_div_rami:inst1|count_1Khz[1]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.474      ;
; 0.367  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_10Khz_int ; -0.500       ; 1.718      ; 1.794      ;
; 0.411  ; clk_div_rami:inst1|count_1Khz[2]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.537      ;
; 0.475  ; clk_div_rami:inst1|count_1Khz[0]  ; clk_div_rami:inst1|clock_1Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.601      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_100Khz_int'                                                                                                                                      ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.317 ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 1.565      ; 1.457      ;
; 0.181  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.196  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.322      ;
; 0.266  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.392      ;
; 0.295  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.421      ;
; 0.299  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.425      ;
; 0.303  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.429      ;
; 0.351  ; clk_div_rami:inst1|count_10Khz[1]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.477      ;
; 0.380  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; -0.500       ; 1.565      ; 1.654      ;
; 0.415  ; clk_div_rami:inst1|count_10Khz[2]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.541      ;
; 0.484  ; clk_div_rami:inst1|count_10Khz[0]  ; clk_div_rami:inst1|clock_10Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.610      ;
+--------+------------------------------------+------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Mhz_int'                                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.316 ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 1.563      ; 1.456      ;
; 0.181  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.194  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.320      ;
; 0.267  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.393      ;
; 0.295  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.421      ;
; 0.297  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.423      ;
; 0.303  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.429      ;
; 0.350  ; clk_div_rami:inst1|count_100Khz[1]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.476      ;
; 0.375  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int ; -0.500       ; 1.563      ; 1.647      ;
; 0.412  ; clk_div_rami:inst1|count_100Khz[2]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.538      ;
; 0.480  ; clk_div_rami:inst1|count_100Khz[0]  ; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.606      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_100hz_int'                                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.311 ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 1.572      ; 1.470      ;
; 0.181  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.197  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.323      ;
; 0.266  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.392      ;
; 0.270  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.396      ;
; 0.299  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.425      ;
; 0.305  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.431      ;
; 0.350  ; clk_div_rami:inst1|count_10hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.476      ;
; 0.384  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int  ; clk_div_rami:inst1|clock_100hz_int ; -0.500       ; 1.572      ; 1.665      ;
; 0.411  ; clk_div_rami:inst1|count_10hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.537      ;
; 0.478  ; clk_div_rami:inst1|count_10hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; 0.000        ; 0.042      ; 0.604      ;
+--------+-----------------------------------+-----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Khz_int'                                                                                                                                     ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.311 ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 1.665      ; 1.563      ;
; 0.181  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.196  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.322      ;
; 0.268  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.394      ;
; 0.270  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.396      ;
; 0.298  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.424      ;
; 0.303  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.429      ;
; 0.349  ; clk_div_rami:inst1|count_100hz[1]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.475      ;
; 0.374  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int ; -0.500       ; 1.665      ; 1.748      ;
; 0.413  ; clk_div_rami:inst1|count_100hz[2]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.539      ;
; 0.481  ; clk_div_rami:inst1|count_100hz[0]  ; clk_div_rami:inst1|clock_100hz_int ; clk_div_rami:inst1|clock_1Khz_int  ; clk_div_rami:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.607      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.137 ; clk_div_rami:inst1|clock_1Hz_int                              ; clk_div_rami:inst1|clock_1Hz                                  ; clk_div_rami:inst1|clock_10Hz_int ; GClock      ; 0.000        ; 0.231      ; 0.482      ;
; 0.182 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.047      ; 0.314      ;
; 0.189 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.314      ;
; 0.195 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.320      ;
; 0.257 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.384      ;
; 0.266 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.393      ;
; 0.288 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.415      ;
; 0.292 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.419      ;
; 0.294 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|clock_1Mhz_int                             ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.421      ;
; 0.295 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.422      ;
; 0.296 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.241      ; 0.621      ;
; 0.297 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.424      ;
; 0.302 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.429      ;
; 0.303 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.426      ;
; 0.346 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.201      ; 0.661      ;
; 0.352 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.241      ; 0.677      ;
; 0.357 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.201      ; 0.672      ;
; 0.358 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.201      ; 0.673      ;
; 0.385 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.508      ;
; 0.389 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.512      ;
; 0.416 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.201      ; 0.731      ;
; 0.429 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.241      ; 0.754      ;
; 0.437 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.564      ;
; 0.441 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.564      ;
; 0.445 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.568      ;
; 0.446 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.573      ;
; 0.449 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.572      ;
; 0.449 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.576      ;
; 0.450 ; baud_gen:inst6|ctr1[3]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.573      ;
; 0.450 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.577      ;
; 0.451 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.578      ;
; 0.453 ; clk_div_rami:inst1|count_1Mhz[2]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.580      ;
; 0.456 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[1]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.579      ;
; 0.464 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.201      ; 0.779      ;
; 0.481 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.201      ; 0.796      ;
; 0.488 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q           ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.201      ; 0.803      ;
; 0.499 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[4]                                        ; GClock                            ; GClock      ; 0.000        ; 0.241      ; 0.824      ;
; 0.500 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.627      ;
; 0.503 ; clk_div_rami:inst1|count_1Mhz[1]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.630      ;
; 0.506 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.629      ;
; 0.512 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.635      ;
; 0.512 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.639      ;
; 0.515 ; clk_div_rami:inst1|count_1Mhz[0]                              ; clk_div_rami:inst1|count_1Mhz[4]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.642      ;
; 0.516 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.639      ;
; 0.518 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.645      ;
; 0.518 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.645      ;
; 0.518 ; clk_div_rami:inst1|count_1Mhz[3]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.645      ;
; 0.523 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; -0.155     ; 0.452      ;
; 0.523 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; -0.155     ; 0.452      ;
; 0.524 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; -0.155     ; 0.453      ;
; 0.535 ; baud_gen:inst6|ctr1[4]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; -0.155     ; 0.464      ;
; 0.559 ; baud_gen:inst6|ctr1[2]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.682      ;
; 0.571 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[0]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.698      ;
; 0.571 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[1]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.698      ;
; 0.571 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[3]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.698      ;
; 0.571 ; clk_div_rami:inst1|count_1Mhz[4]                              ; clk_div_rami:inst1|count_1Mhz[2]                              ; GClock                            ; GClock      ; 0.000        ; 0.043      ; 0.698      ;
; 0.582 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[2]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.705      ;
; 0.585 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.708      ;
; 0.586 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[0]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.709      ;
; 0.586 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q        ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; clk_div_rami:inst1|clock_1Hz      ; GClock      ; 0.000        ; 0.201      ; 0.901      ;
; 0.623 ; baud_gen:inst6|ctr1[0]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.746      ;
; 0.655 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|Clkdiv41                                       ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.778      ;
; 0.668 ; baud_gen:inst6|ctr1[1]                                        ; baud_gen:inst6|ctr1[3]                                        ; GClock                            ; GClock      ; 0.000        ; 0.039      ; 0.791      ;
; 0.673 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.798      ;
; 0.686 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.811      ;
; 0.716 ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.841      ;
; 0.750 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.875      ;
; 0.751 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.876      ;
; 0.802 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ; GClock                            ; GClock      ; 0.000        ; 0.041      ; 0.927      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.181 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.314      ;
; 0.191 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.316      ;
; 0.217 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.343      ;
; 0.219 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.345      ;
; 0.248 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.374      ;
; 0.251 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.377      ;
; 0.288 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.418      ;
; 0.319 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.445      ;
; 0.331 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.456      ;
; 0.334 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.230      ; 0.648      ;
; 0.340 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.466      ;
; 0.358 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.483      ;
; 0.361 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|endFF_2:inst13|int_q                                         ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.486      ;
; 0.370 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.494      ;
; 0.386 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.512      ;
; 0.390 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.515      ;
; 0.395 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.520      ;
; 0.396 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.521      ;
; 0.401 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.526      ;
; 0.403 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|endFF_2:inst13|int_q                                         ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.528      ;
; 0.406 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.532      ;
; 0.407 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.531      ;
; 0.407 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.230      ; 0.721      ;
; 0.426 ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; Tx:inst|endFF_2:inst13|int_q                                         ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.043      ; 0.553      ;
; 0.428 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.230      ; 0.742      ;
; 0.434 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.558      ;
; 0.442 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.568      ;
; 0.467 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.592      ;
; 0.470 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.595      ;
; 0.471 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.597      ;
; 0.472 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.598      ;
; 0.473 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.599      ;
; 0.474 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.598      ;
; 0.475 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.230      ; 0.789      ;
; 0.476 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.601      ;
; 0.488 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.613      ;
; 0.489 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.613      ;
; 0.489 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.613      ;
; 0.517 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.230      ; 0.831      ;
; 0.525 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.649      ;
; 0.526 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.650      ;
; 0.531 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.230      ; 0.845      ;
; 0.536 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.660      ;
; 0.541 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.230      ; 0.855      ;
; 0.549 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; -0.141     ; 0.492      ;
; 0.550 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; -0.141     ; 0.493      ;
; 0.557 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; -0.141     ; 0.500      ;
; 0.566 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.230      ; 0.880      ;
; 0.571 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.696      ;
; 0.573 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.697      ;
; 0.574 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.700      ;
; 0.576 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.702      ;
; 0.577 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.701      ;
; 0.577 ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.702      ;
; 0.579 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.706      ;
; 0.585 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.710      ;
; 0.595 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.721      ;
; 0.616 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.742      ;
; 0.624 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.750      ;
; 0.627 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.751      ;
; 0.628 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.754      ;
; 0.633 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.040      ; 0.757      ;
; 0.634 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.760      ;
; 0.635 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.230      ; 0.949      ;
; 0.638 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.764      ;
; 0.638 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.764      ;
; 0.659 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.785      ;
; 0.659 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.785      ;
; 0.663 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.789      ;
; 0.666 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.792      ;
; 0.670 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.796      ;
; 0.675 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.801      ;
; 0.682 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.807      ;
; 0.687 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q          ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.309      ; 1.110      ;
; 0.701 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.827      ;
; 0.703 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.829      ;
; 0.716 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.842      ;
; 0.716 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.842      ;
; 0.725 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.851      ;
; 0.729 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q          ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.309      ; 1.152      ;
; 0.729 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.855      ;
; 0.741 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.867      ;
; 0.747 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q          ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ; GClock                 ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.121      ; 0.982      ;
; 0.750 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.876      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_10Hz_int'                                                                                                                               ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.181 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.196 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.322      ;
; 0.196 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.322      ;
; 0.197 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.323      ;
; 0.269 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.395      ;
; 0.297 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; clk_div_rami:inst1|count_1hz[1]  ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.424      ;
; 0.319 ; clk_div_rami:inst1|count_1hz[0]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.445      ;
; 0.329 ; clk_div_rami:inst1|count_1hz[2]  ; clk_div_rami:inst1|clock_1Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; clk_div_rami:inst1|clock_10Hz_int ; 0.000        ; 0.042      ; 0.455      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                                           ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.182 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.314      ;
; 0.195 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.320      ;
; 0.204 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.329      ;
; 0.296 ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q         ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.421      ;
; 0.490 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.615      ;
; 0.548 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.673      ;
; 0.568 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.693      ;
; 0.568 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.693      ;
; 0.582 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.707      ;
; 0.600 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.644      ;
; 0.641 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.766      ;
; 0.655 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.780      ;
; 0.672 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.797      ;
; 0.679 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.804      ;
; 0.697 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.741      ;
; 0.697 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.741      ;
; 0.721 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.846      ;
; 0.721 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.846      ;
; 0.837 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.881      ;
; 0.843 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.887      ;
; 0.845 ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q      ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; clk_div_rami:inst1|clock_1Hz ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; 0.041      ; 0.970      ;
; 0.891 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.935      ;
; 0.943 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.987      ;
; 0.943 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock                       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.987      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'baud_gen:inst6|Clkdiv41'                                                                                                 ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.208 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.022      ; 0.314      ;
; 0.212 ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.022      ; 0.318      ;
; 0.313 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.022      ; 0.419      ;
; 0.314 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.022      ; 0.420      ;
; 0.317 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.425      ;
; 0.320 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.022      ; 0.426      ;
; 0.460 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.568      ;
; 0.460 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.568      ;
; 0.460 ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.568      ;
; 0.469 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.577      ;
; 0.469 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.577      ;
; 0.470 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.578      ;
; 0.471 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.579      ;
; 0.472 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.580      ;
; 0.472 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.580      ;
; 0.473 ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.581      ;
; 0.474 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.582      ;
; 0.523 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.631      ;
; 0.523 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.631      ;
; 0.526 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.634      ;
; 0.526 ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.634      ;
; 0.535 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.643      ;
; 0.535 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.643      ;
; 0.537 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[4] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.645      ;
; 0.538 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.646      ;
; 0.538 ; baud_gen:inst6|ctr2[3] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.646      ;
; 0.540 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[5] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.648      ;
; 0.589 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.697      ;
; 0.592 ; baud_gen:inst6|ctr2[2] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.700      ;
; 0.601 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.709      ;
; 0.603 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[6] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.711      ;
; 0.604 ; baud_gen:inst6|ctr2[0] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.712      ;
; 0.606 ; baud_gen:inst6|ctr2[1] ; baud_gen:inst6|ctr2[7] ; baud_gen:inst6|Clkdiv41 ; baud_gen:inst6|Clkdiv41 ; 0.000        ; 0.024      ; 0.714      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'BaudSel[0]'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.186 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 1.130      ;
; -0.175 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 1.119      ;
; -0.129 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 1.073      ;
; -0.121 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 1.065      ;
; -0.101 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 1.045      ;
; -0.037 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.981      ;
; 0.047  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.897      ;
; 0.047  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.897      ;
; 0.047  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.897      ;
; 0.047  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.897      ;
; 0.047  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.897      ;
; 0.047  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.897      ;
; 0.047  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.897      ;
; 0.273  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.671      ;
; 0.273  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.671      ;
; 0.273  ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 1.000        ; -0.043     ; 0.671      ;
+--------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                        ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.091 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.867      ;
; -0.091 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.867      ;
; -0.091 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.867      ;
; -0.068 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.844      ;
; -0.068 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.844      ;
; -0.068 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.844      ;
; -0.068 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 1.000        ; -0.201     ; 0.844      ;
+--------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                    ;
+--------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.088 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.033      ;
; -0.088 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.033      ;
; -0.088 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.033      ;
; -0.088 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 1.033      ;
; -0.041 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.987      ;
; -0.041 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.987      ;
; -0.041 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.987      ;
; -0.041 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.987      ;
; 0.010  ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.935      ;
; 0.010  ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.935      ;
; 0.010  ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.935      ;
; 0.010  ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.935      ;
; 0.066  ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.880      ;
; 0.066  ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.880      ;
; 0.066  ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.880      ;
; 0.066  ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.041     ; 0.880      ;
; 0.082  ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.863      ;
; 0.082  ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.863      ;
; 0.082  ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.863      ;
; 0.082  ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 1.000        ; -0.042     ; 0.863      ;
+--------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'BaudSel[0]'                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.482 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.609      ;
; 0.482 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.609      ;
; 0.482 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.609      ;
; 0.672 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.798      ;
; 0.672 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.798      ;
; 0.672 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.798      ;
; 0.672 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.798      ;
; 0.672 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.798      ;
; 0.672 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.798      ;
; 0.672 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.042      ; 0.798      ;
; 0.759 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.886      ;
; 0.812 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.939      ;
; 0.840 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.967      ;
; 0.855 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.982      ;
; 0.871 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.043      ; 0.998      ;
; 0.917 ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ; BaudSel[0]   ; BaudSel[0]  ; 0.000        ; 0.043      ; 1.044      ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'baud_gen:inst6|ctr3[2]'                                                                                                                                                                    ;
+-------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.645 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.770      ;
; 0.645 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.770      ;
; 0.645 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.770      ;
; 0.645 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.770      ;
; 0.669 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.795      ;
; 0.669 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.795      ;
; 0.669 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.795      ;
; 0.669 ; UART_FSM:inst5|enARdFF_2:s0dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.795      ;
; 0.730 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.855      ;
; 0.730 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.855      ;
; 0.730 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.855      ;
; 0.730 ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.041      ; 0.855      ;
; 0.733 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.859      ;
; 0.733 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.859      ;
; 0.733 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.859      ;
; 0.733 ; UART_FSM:inst5|enARdFF_2:s2dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.859      ;
; 0.810 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.936      ;
; 0.810 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.936      ;
; 0.810 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.936      ;
; 0.810 ; UART_FSM:inst5|enARdFF_2:s1dff|int_q            ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2] ; 0.000        ; 0.042      ; 0.936      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_div_rami:inst1|clock_1Hz'                                                                                                                                                        ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.695 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.739      ;
; 0.695 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.739      ;
; 0.695 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.739      ;
; 0.719 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.763      ;
; 0.719 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.763      ;
; 0.719 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.763      ;
; 0.719 ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ; GClock       ; clk_div_rami:inst1|clock_1Hz ; 0.000        ; -0.070     ; 0.763      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'BaudSel[0]'                                                                                                            ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock      ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; BaudSel[0] ; Rise       ; BaudSel[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[0]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[1]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[2]                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[0]                                                       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[1]                                                       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; baud_gen:inst6|ctr3[2]                                                       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:AFF|int_q         ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:BFF|int_q         ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:CFF|int_q         ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:DFF|int_q         ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:EFF|int_q         ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:FFF|int_q         ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|Receiver_FSM_controller:b2v_inst4|enARdFF_2:startFF|int_q     ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bb|int_q                   ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bc|int_q                   ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bd|int_q                   ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:be|int_q                   ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bf|int_q                   ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bg|int_q                   ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bh|int_q                   ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRegister:b2v_RDR|enARdFF_2:bi|int_q                   ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff0|int_q       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff1|int_q       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff2|int_q       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff3|int_q       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff4|int_q       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff5|int_q       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff6|int_q       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|eightBitRightShiftRegister:b2v_RSR|enARdFF_2:dff7|int_q       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff0|int_q  ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff1|int_q  ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff2|int_q  ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|four_bit_register_reset_increment:b2v_d|enARdFF_2:dff3|int_q  ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff0|int_q ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff1|int_q ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_b|enARdFF_2:dff2|int_q ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff0|int_q ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff1|int_q ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; BaudSel[0] ; Rise       ; receiver:inst3|three_bit_register_reset_increment:b2v_c|enARdFF_2:dff2|int_q ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bb|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bc|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bd|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|be|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bf|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bg|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bh|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RDR|bi|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff0|int_q|clk                                                 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff1|int_q|clk                                                 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff2|int_q|clk                                                 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff3|int_q|clk                                                 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff4|int_q|clk                                                 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff5|int_q|clk                                                 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff6|int_q|clk                                                 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_RSR|dff7|int_q|clk                                                 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_b|dff0|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_b|dff1|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_b|dff2|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_c|dff0|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_c|dff1|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_c|dff2|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_d|dff0|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_d|dff1|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_d|dff2|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_d|dff3|int_q|clk                                                   ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; BaudSel[0] ; Rise       ; inst3|b2v_inst4|AFF|int_q|clk                                                ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|Clkdiv41                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[0]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[1]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[2]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[3]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; baud_gen:inst6|ctr1[4]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Hz                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Mhz_int                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[4]                                        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|Clkdiv41                                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[0]                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[1]                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[2]                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; baud_gen:inst6|ctr1[3]                                        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Hz                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Mhz_int                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[0]                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[1]                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[2]                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[3]                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[4]                              ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[4]|clk                                             ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst3|d0|int_q|clk                                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst3|d1|int_q|clk                                 ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst23|first|int_q|clk                             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst14|b2v_inst23|second|int_q|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|clock_1Hz|clk                                           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|clock_1Mhz_int|clk                                      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[0]|clk                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[1]|clk                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[2]|clk                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[3]|clk                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst1|count_1Mhz[4]|clk                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|Clkdiv41|clk                                            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                                ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[0]|clk                                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[1]|clk                                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[2]|clk                                             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; inst6|ctr1[3]|clk                                             ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                  ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                                ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[0]                                        ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[1]                                        ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[2]                                        ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[3]                                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|Clkdiv41                                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Hz                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|clock_1Mhz_int                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[0]                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[1]                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[2]                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[3]                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div_rami:inst1|count_1Mhz[4]                              ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d0|int_q   ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|FSM_Controller:b2v_inst3|enARdFF_2:d1|int_q   ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:first|int_q  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; lab3VHDL:inst14|debouncer_2:b2v_inst23|enARdFF_2:second|int_q ;
; 0.680  ; 0.896        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; baud_gen:inst6|ctr1[4]                                        ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]                                  ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk                                    ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                                                ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|clock_1Hz|clk                                           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|clock_1Mhz_int|clk                                      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[0]|clk                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[1]|clk                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[2]|clk                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[3]|clk                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst1|count_1Mhz[4]|clk                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|Clkdiv41|clk                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[0]|clk                                             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[1]|clk                                             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[2]|clk                                             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[3]|clk                                             ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst23|first|int_q|clk                             ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst23|second|int_q|clk                            ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst3|d0|int_q|clk                                 ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst14|b2v_inst3|d1|int_q|clk                                 ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; inst6|ctr1[4]|clk                                             ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'baud_gen:inst6|ctr3[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|endFF_2:inst13|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|endFF_2:inst13|int_q                                         ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff0|int_q                      ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|Tx_controller:inst|enARdFF_2:dff1|int_q                      ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|endFF_2:inst13|int_q                                         ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff0|int_q ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff1|int_q ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff2|int_q ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|four_bit_register_reset_increment:inst1|enARdFF_2:dff3|int_q ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bc|int_q                    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bd|int_q                    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:be|int_q                    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bf|int_q                    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bi|int_q                    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff0|int_q    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff1|int_q    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff2|int_q    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff3|int_q    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff4|int_q    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff5|int_q    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff6|int_q    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eight_bit_right_shift_register:inst5|enARdFF_2:dff7|int_q    ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit0|int_q                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit1|int_q                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit2|int_q                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|counter:counter1|enARdFF_2:bit3|int_q                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s0dff|int_q                                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s1dff|int_q                                 ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; UART_FSM:inst5|enARdFF_2:s2dff|int_q                                 ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bb|int_q                    ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bg|int_q                    ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; baud_gen:inst6|ctr3[2] ; Rise       ; Tx:inst|eightBitRegister:inst4|enARdFF_2:bh|int_q                    ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bb|int_q|clk                                              ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bg|int_q|clk                                              ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst|inst4|bh|int_q|clk                                              ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst5|counter1|bit0|int_q|clk                                        ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst5|counter1|bit1|int_q|clk                                        ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst5|counter1|bit2|int_q|clk                                        ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst5|counter1|bit3|int_q|clk                                        ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst5|s0dff|int_q|clk                                                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst5|s1dff|int_q|clk                                                ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|ctr3[2] ; Rise       ; inst5|s2dff|int_q|clk                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'baud_gen:inst6|Clkdiv41'                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[7] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[0] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[1] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[2] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[3] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[4] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[5] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[6] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[7] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[0] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[1] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[2] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[3] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[4] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[5] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[6] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; baud_gen:inst6|ctr2[7] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[0]|clk      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[1]|clk      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[2]|clk      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[3]|clk      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[4]|clk      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[5]|clk      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[6]|clk      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|Clkdiv41|q       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|Clkdiv41|q       ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[0]|clk      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[1]|clk      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[2]|clk      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[3]|clk      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[4]|clk      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[5]|clk      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[6]|clk      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; baud_gen:inst6|Clkdiv41 ; Rise       ; inst6|ctr2[7]|clk      ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Hz'                                                                                       ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit0|int_q ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit1|int_q ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit2|int_q ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|counter:b2v_inst4|enARdFF_2:bit3|int_q ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit0|int_q    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit1|int_q    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; lab3VHDL:inst14|timer:b2v_inst|enARdFF_2:bit2|int_q    ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit0|int_q|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit1|int_q|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit2|int_q|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit3|int_q|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit0|int_q|clk                         ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit1|int_q|clk                         ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit2|int_q|clk                         ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|inclk[0]                       ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz|q                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz|q                                      ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|inclk[0]                       ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst1|clock_1Hz~clkctrl|outclk                         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit0|int_q|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit1|int_q|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit2|int_q|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst4|bit3|int_q|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit0|int_q|clk                         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit1|int_q|clk                         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Hz ; Rise       ; inst14|b2v_inst|bit2|int_q|clk                         ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100Khz_int'                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|clock_10Khz_int      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[2]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|clock_10Khz_int      ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[0]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[1]       ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[2]       ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|clock_10Khz_int      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[0]       ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[1]       ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; clk_div_rami:inst1|count_10Khz[2]       ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_100hz_int'                                                                       ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|clock_10Hz_int      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[2]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|clock_10Hz_int      ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[0]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[1]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[2]       ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|clock_10Hz_int      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[0]       ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[1]       ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; clk_div_rami:inst1|count_10hz[2]       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_10Hz_int|clk               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[0]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[1]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[2]|clk                ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|inclk[0] ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_100hz_int~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|clock_10Hz_int|clk               ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[0]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[1]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_100hz_int ; Rise       ; inst1|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Hz_int'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|clock_1Hz_int      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[2]       ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|clock_1Hz_int      ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[0]       ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[1]       ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[2]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|clock_1Hz_int      ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[0]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[1]       ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; clk_div_rami:inst1|count_1hz[2]       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_1Hz_int|clk               ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[0]|clk                ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[1]|clk                ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[2]|clk                ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int|q                ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_10Hz_int~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|clock_1Hz_int|clk               ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[0]|clk                ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[1]|clk                ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Hz_int ; Rise       ; inst1|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_10Khz_int'                                                                       ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|clock_1Khz_int      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[2]       ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|clock_1Khz_int      ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[0]       ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[1]       ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[2]       ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|clock_1Khz_int      ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[0]       ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[1]       ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; clk_div_rami:inst1|count_1Khz[2]       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Khz_int'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|clock_100hz_int    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[2]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|clock_100hz_int    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[0]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[1]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[2]     ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|clock_100hz_int    ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[0]     ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[1]     ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; clk_div_rami:inst1|count_100hz[2]     ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div_rami:inst1|clock_1Mhz_int'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|clock_100Khz_int   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[2]    ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|clock_100Khz_int   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[0]    ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[1]    ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[2]    ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|clock_100Khz_int   ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[0]    ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[1]    ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; clk_div_rami:inst1|count_100Khz[2]    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div_rami:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+-------+-------+------------+------------------------------+
; MSC[*]     ; GClock                       ; 2.006 ; 2.631 ; Rise       ; GClock                       ;
;  MSC[0]    ; GClock                       ; 1.761 ; 2.360 ; Rise       ; GClock                       ;
;  MSC[1]    ; GClock                       ; 1.891 ; 2.596 ; Rise       ; GClock                       ;
;  MSC[2]    ; GClock                       ; 1.982 ; 2.631 ; Rise       ; GClock                       ;
;  MSC[3]    ; GClock                       ; 2.006 ; 2.619 ; Rise       ; GClock                       ;
; SSC[*]     ; GClock                       ; 2.041 ; 2.653 ; Rise       ; GClock                       ;
;  SSC[0]    ; GClock                       ; 1.664 ; 2.232 ; Rise       ; GClock                       ;
;  SSC[1]    ; GClock                       ; 1.659 ; 2.324 ; Rise       ; GClock                       ;
;  SSC[2]    ; GClock                       ; 1.817 ; 2.449 ; Rise       ; GClock                       ;
;  SSC[3]    ; GClock                       ; 2.041 ; 2.653 ; Rise       ; GClock                       ;
; SSCS       ; GClock                       ; 1.198 ; 1.897 ; Rise       ; GClock                       ;
; Tx_trigger ; baud_gen:inst6|ctr3[2]       ; 1.073 ; 1.601 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; MSC[*]     ; clk_div_rami:inst1|clock_1Hz ; 2.300 ; 2.961 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[0]    ; clk_div_rami:inst1|clock_1Hz ; 2.055 ; 2.690 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[1]    ; clk_div_rami:inst1|clock_1Hz ; 2.185 ; 2.926 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[2]    ; clk_div_rami:inst1|clock_1Hz ; 2.276 ; 2.961 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[3]    ; clk_div_rami:inst1|clock_1Hz ; 2.300 ; 2.949 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SSC[*]     ; clk_div_rami:inst1|clock_1Hz ; 2.335 ; 2.983 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[0]    ; clk_div_rami:inst1|clock_1Hz ; 1.958 ; 2.562 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[1]    ; clk_div_rami:inst1|clock_1Hz ; 1.953 ; 2.654 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[2]    ; clk_div_rami:inst1|clock_1Hz ; 2.111 ; 2.779 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[3]    ; clk_div_rami:inst1|clock_1Hz ; 2.335 ; 2.983 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; MSC[*]     ; GClock                       ; -1.475 ; -2.062 ; Rise       ; GClock                       ;
;  MSC[0]    ; GClock                       ; -1.475 ; -2.062 ; Rise       ; GClock                       ;
;  MSC[1]    ; GClock                       ; -1.564 ; -2.202 ; Rise       ; GClock                       ;
;  MSC[2]    ; GClock                       ; -1.531 ; -2.157 ; Rise       ; GClock                       ;
;  MSC[3]    ; GClock                       ; -1.486 ; -2.181 ; Rise       ; GClock                       ;
; SSC[*]     ; GClock                       ; -1.336 ; -1.940 ; Rise       ; GClock                       ;
;  SSC[0]    ; GClock                       ; -1.375 ; -1.949 ; Rise       ; GClock                       ;
;  SSC[1]    ; GClock                       ; -1.336 ; -1.940 ; Rise       ; GClock                       ;
;  SSC[2]    ; GClock                       ; -1.386 ; -2.008 ; Rise       ; GClock                       ;
;  SSC[3]    ; GClock                       ; -1.514 ; -2.196 ; Rise       ; GClock                       ;
; SSCS       ; GClock                       ; -0.815 ; -1.470 ; Rise       ; GClock                       ;
; Tx_trigger ; baud_gen:inst6|ctr3[2]       ; -0.806 ; -1.337 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; MSC[*]     ; clk_div_rami:inst1|clock_1Hz ; -1.617 ; -2.263 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[0]    ; clk_div_rami:inst1|clock_1Hz ; -1.672 ; -2.263 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[1]    ; clk_div_rami:inst1|clock_1Hz ; -1.695 ; -2.334 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[2]    ; clk_div_rami:inst1|clock_1Hz ; -1.662 ; -2.289 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[3]    ; clk_div_rami:inst1|clock_1Hz ; -1.617 ; -2.313 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SSC[*]     ; clk_div_rami:inst1|clock_1Hz ; -1.467 ; -2.072 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[0]    ; clk_div_rami:inst1|clock_1Hz ; -1.572 ; -2.150 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[1]    ; clk_div_rami:inst1|clock_1Hz ; -1.467 ; -2.072 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[2]    ; clk_div_rami:inst1|clock_1Hz ; -1.517 ; -2.140 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[3]    ; clk_div_rami:inst1|clock_1Hz ; -1.645 ; -2.328 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port            ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------------+------------------------------+-------+-------+------------+------------------------------+
; BCLkx8               ; BaudSel[0]                   ; 2.869 ; 2.902 ; Rise       ; BaudSel[0]                   ;
; BusOutput[*]         ; BaudSel[0]                   ; 6.483 ; 6.665 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[0]        ; BaudSel[0]                   ; 5.407 ; 5.553 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[1]        ; BaudSel[0]                   ; 6.483 ; 6.665 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[2]        ; BaudSel[0]                   ; 5.606 ; 5.776 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[3]        ; BaudSel[0]                   ; 6.036 ; 6.136 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[4]        ; BaudSel[0]                   ; 5.527 ; 5.695 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[5]        ; BaudSel[0]                   ; 5.398 ; 5.545 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[6]        ; BaudSel[0]                   ; 5.225 ; 5.353 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[7]        ; BaudSel[0]                   ; 6.005 ; 6.230 ; Rise       ; BaudSel[0]                   ;
; RDR[*]               ; BaudSel[0]                   ; 7.021 ; 7.383 ; Rise       ; BaudSel[0]                   ;
;  RDR[0]              ; BaudSel[0]                   ; 5.870 ; 6.057 ; Rise       ; BaudSel[0]                   ;
;  RDR[1]              ; BaudSel[0]                   ; 6.052 ; 6.320 ; Rise       ; BaudSel[0]                   ;
;  RDR[2]              ; BaudSel[0]                   ; 6.730 ; 7.032 ; Rise       ; BaudSel[0]                   ;
;  RDR[3]              ; BaudSel[0]                   ; 6.599 ; 6.902 ; Rise       ; BaudSel[0]                   ;
;  RDR[4]              ; BaudSel[0]                   ; 7.021 ; 7.383 ; Rise       ; BaudSel[0]                   ;
;  RDR[5]              ; BaudSel[0]                   ; 5.788 ; 6.013 ; Rise       ; BaudSel[0]                   ;
;  RDR[6]              ; BaudSel[0]                   ; 5.868 ; 6.104 ; Rise       ; BaudSel[0]                   ;
;  RDR[7]              ; BaudSel[0]                   ; 6.885 ; 7.196 ; Rise       ; BaudSel[0]                   ;
; statess_out_rx[*]    ; BaudSel[0]                   ; 7.295 ; 7.615 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[0]   ; BaudSel[0]                   ; 5.664 ; 5.861 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[1]   ; BaudSel[0]                   ; 6.904 ; 7.229 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[2]   ; BaudSel[0]                   ; 6.573 ; 6.891 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[3]   ; BaudSel[0]                   ; 7.295 ; 7.615 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[4]   ; BaudSel[0]                   ; 5.560 ; 5.761 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[5]   ; BaudSel[0]                   ; 6.756 ; 7.084 ; Rise       ; BaudSel[0]                   ;
; BCLkx8               ; BaudSel[0]                   ; 2.869 ; 2.902 ; Fall       ; BaudSel[0]                   ;
; BusOutput[*]         ; GClock                       ; 5.806 ; 5.806 ; Rise       ; GClock                       ;
;  BusOutput[0]        ; GClock                       ; 4.923 ; 5.029 ; Rise       ; GClock                       ;
;  BusOutput[1]        ; GClock                       ; 5.806 ; 5.806 ; Rise       ; GClock                       ;
;  BusOutput[2]        ; GClock                       ; 4.835 ; 4.908 ; Rise       ; GClock                       ;
;  BusOutput[3]        ; GClock                       ; 4.969 ; 5.069 ; Rise       ; GClock                       ;
;  BusOutput[4]        ; GClock                       ; 4.541 ; 4.638 ; Rise       ; GClock                       ;
; MSTS[*]              ; GClock                       ; 4.384 ; 4.312 ; Rise       ; GClock                       ;
;  MSTS[0]             ; GClock                       ; 4.384 ; 4.248 ; Rise       ; GClock                       ;
;  MSTS[1]             ; GClock                       ; 4.172 ; 4.312 ; Rise       ; GClock                       ;
;  MSTS[2]             ; GClock                       ; 4.072 ; 4.198 ; Rise       ; GClock                       ;
; SSTS[*]              ; GClock                       ; 4.436 ; 4.537 ; Rise       ; GClock                       ;
;  SSTS[0]             ; GClock                       ; 4.436 ; 4.453 ; Rise       ; GClock                       ;
;  SSTS[1]             ; GClock                       ; 4.376 ; 4.537 ; Rise       ; GClock                       ;
;  SSTS[2]             ; GClock                       ; 4.238 ; 4.112 ; Rise       ; GClock                       ;
; BCLkx8               ; baud_gen:inst6|Clkdiv41      ; 3.147 ; 3.191 ; Rise       ; baud_gen:inst6|Clkdiv41      ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ; 1.952 ;       ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BusOutput[*]         ; baud_gen:inst6|ctr3[2]       ; 6.176 ; 6.348 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[0]        ; baud_gen:inst6|ctr3[2]       ; 4.868 ; 5.014 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[1]        ; baud_gen:inst6|ctr3[2]       ; 6.176 ; 6.348 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[2]        ; baud_gen:inst6|ctr3[2]       ; 5.244 ; 5.378 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[3]        ; baud_gen:inst6|ctr3[2]       ; 5.753 ; 5.853 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[4]        ; baud_gen:inst6|ctr3[2]       ; 5.272 ; 5.412 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[5]        ; baud_gen:inst6|ctr3[2]       ; 5.057 ; 5.188 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[6]        ; baud_gen:inst6|ctr3[2]       ; 5.234 ; 5.366 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[7]        ; baud_gen:inst6|ctr3[2]       ; 5.616 ; 5.804 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; DoneTx               ; baud_gen:inst6|ctr3[2]       ; 5.632 ; 5.941 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; TxD                  ; baud_gen:inst6|ctr3[2]       ; 6.657 ; 7.117 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; Tx_sattes[*]         ; baud_gen:inst6|ctr3[2]       ; 6.141 ; 6.548 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[0]        ; baud_gen:inst6|ctr3[2]       ; 4.972 ; 5.243 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[1]        ; baud_gen:inst6|ctr3[2]       ; 6.141 ; 6.548 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_AddressBus[*]      ; baud_gen:inst6|ctr3[2]       ; 4.530 ; 4.579 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_AddressBus[1]     ; baud_gen:inst6|ctr3[2]       ; 4.530 ; 4.579 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetBaudRate        ; baud_gen:inst6|ctr3[2]       ; 4.530 ; 4.579 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetTxRx[*]         ; baud_gen:inst6|ctr3[2]       ; 4.683 ; 4.740 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_SetTxRx[1]        ; baud_gen:inst6|ctr3[2]       ; 4.683 ; 4.740 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_o_counter[*]       ; baud_gen:inst6|ctr3[2]       ; 4.130 ; 4.254 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[0]      ; baud_gen:inst6|ctr3[2]       ; 3.973 ; 4.073 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[1]      ; baud_gen:inst6|ctr3[2]       ; 3.859 ; 3.946 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[2]      ; baud_gen:inst6|ctr3[2]       ; 3.884 ; 3.981 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[3]      ; baud_gen:inst6|ctr3[2]       ; 4.130 ; 4.254 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_rnotW              ; baud_gen:inst6|ctr3[2]       ; 4.199 ; 4.188 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_states[*]          ; baud_gen:inst6|ctr3[2]       ; 6.401 ; 6.818 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[0]         ; baud_gen:inst6|ctr3[2]       ; 6.401 ; 6.818 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[1]         ; baud_gen:inst6|ctr3[2]       ; 5.960 ; 6.275 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[2]         ; baud_gen:inst6|ctr3[2]       ; 6.000 ; 6.384 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; doneOneTransimission ; baud_gen:inst6|ctr3[2]       ; 5.632 ; 5.941 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ;       ; 2.001 ; Fall       ; baud_gen:inst6|ctr3[2]       ;
; SEVSEG1[*]           ; clk_div_rami:inst1|clock_1Hz ; 6.809 ; 7.167 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[0]          ; clk_div_rami:inst1|clock_1Hz ; 5.290 ; 5.492 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[1]          ; clk_div_rami:inst1|clock_1Hz ; 6.376 ; 6.717 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[2]          ; clk_div_rami:inst1|clock_1Hz ; 5.083 ; 5.306 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[3]          ; clk_div_rami:inst1|clock_1Hz ; 4.810 ; 4.944 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[4]          ; clk_div_rami:inst1|clock_1Hz ; 5.387 ; 5.638 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[5]          ; clk_div_rami:inst1|clock_1Hz ; 6.809 ; 7.167 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[6]          ; clk_div_rami:inst1|clock_1Hz ; 5.205 ; 4.977 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SEVSEG2[*]           ; clk_div_rami:inst1|clock_1Hz ; 5.604 ; 5.980 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[0]          ; clk_div_rami:inst1|clock_1Hz ; 5.343 ; 5.679 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[3]          ; clk_div_rami:inst1|clock_1Hz ; 5.604 ; 5.980 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[4]          ; clk_div_rami:inst1|clock_1Hz ; 5.568 ; 5.946 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[5]          ; clk_div_rami:inst1|clock_1Hz ; 5.493 ; 5.848 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+----------------------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+----------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port            ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------------+------------------------------+-------+-------+------------+------------------------------+
; BCLkx8               ; BaudSel[0]                   ; 2.396 ; 2.437 ; Rise       ; BaudSel[0]                   ;
; BusOutput[*]         ; BaudSel[0]                   ; 5.039 ; 5.165 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[0]        ; BaudSel[0]                   ; 5.214 ; 5.357 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[1]        ; BaudSel[0]                   ; 6.236 ; 6.402 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[2]        ; BaudSel[0]                   ; 5.399 ; 5.562 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[3]        ; BaudSel[0]                   ; 5.651 ; 5.760 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[4]        ; BaudSel[0]                   ; 5.323 ; 5.469 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[5]        ; BaudSel[0]                   ; 5.205 ; 5.350 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[6]        ; BaudSel[0]                   ; 5.039 ; 5.165 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[7]        ; BaudSel[0]                   ; 5.760 ; 5.959 ; Rise       ; BaudSel[0]                   ;
; RDR[*]               ; BaudSel[0]                   ; 5.579 ; 5.795 ; Rise       ; BaudSel[0]                   ;
;  RDR[0]              ; BaudSel[0]                   ; 5.656 ; 5.835 ; Rise       ; BaudSel[0]                   ;
;  RDR[1]              ; BaudSel[0]                   ; 5.830 ; 6.088 ; Rise       ; BaudSel[0]                   ;
;  RDR[2]              ; BaudSel[0]                   ; 6.484 ; 6.773 ; Rise       ; BaudSel[0]                   ;
;  RDR[3]              ; BaudSel[0]                   ; 6.358 ; 6.649 ; Rise       ; BaudSel[0]                   ;
;  RDR[4]              ; BaudSel[0]                   ; 6.762 ; 7.110 ; Rise       ; BaudSel[0]                   ;
;  RDR[5]              ; BaudSel[0]                   ; 5.579 ; 5.795 ; Rise       ; BaudSel[0]                   ;
;  RDR[6]              ; BaudSel[0]                   ; 5.654 ; 5.881 ; Rise       ; BaudSel[0]                   ;
;  RDR[7]              ; BaudSel[0]                   ; 6.632 ; 6.931 ; Rise       ; BaudSel[0]                   ;
; statess_out_rx[*]    ; BaudSel[0]                   ; 5.357 ; 5.551 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[0]   ; BaudSel[0]                   ; 5.458 ; 5.647 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[1]   ; BaudSel[0]                   ; 6.649 ; 6.961 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[2]   ; BaudSel[0]                   ; 6.330 ; 6.635 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[3]   ; BaudSel[0]                   ; 7.060 ; 7.369 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[4]   ; BaudSel[0]                   ; 5.357 ; 5.551 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[5]   ; BaudSel[0]                   ; 6.506 ; 6.821 ; Rise       ; BaudSel[0]                   ;
; BCLkx8               ; BaudSel[0]                   ; 2.396 ; 2.437 ; Fall       ; BaudSel[0]                   ;
; BusOutput[*]         ; GClock                       ; 4.230 ; 4.267 ; Rise       ; GClock                       ;
;  BusOutput[0]        ; GClock                       ; 4.663 ; 4.819 ; Rise       ; GClock                       ;
;  BusOutput[1]        ; GClock                       ; 5.417 ; 5.503 ; Rise       ; GClock                       ;
;  BusOutput[2]        ; GClock                       ; 4.230 ; 4.267 ; Rise       ; GClock                       ;
;  BusOutput[3]        ; GClock                       ; 4.459 ; 4.625 ; Rise       ; GClock                       ;
;  BusOutput[4]        ; GClock                       ; 4.299 ; 4.425 ; Rise       ; GClock                       ;
; MSTS[*]              ; GClock                       ; 3.918 ; 3.933 ; Rise       ; GClock                       ;
;  MSTS[0]             ; GClock                       ; 4.172 ; 4.053 ; Rise       ; GClock                       ;
;  MSTS[1]             ; GClock                       ; 3.918 ; 3.933 ; Rise       ; GClock                       ;
;  MSTS[2]             ; GClock                       ; 3.939 ; 4.061 ; Rise       ; GClock                       ;
; SSTS[*]              ; GClock                       ; 4.050 ; 3.979 ; Rise       ; GClock                       ;
;  SSTS[0]             ; GClock                       ; 4.050 ; 4.191 ; Rise       ; GClock                       ;
;  SSTS[1]             ; GClock                       ; 4.077 ; 4.222 ; Rise       ; GClock                       ;
;  SSTS[2]             ; GClock                       ; 4.101 ; 3.979 ; Rise       ; GClock                       ;
; BCLkx8               ; baud_gen:inst6|Clkdiv41      ; 2.806 ; 2.861 ; Rise       ; baud_gen:inst6|Clkdiv41      ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ; 1.891 ;       ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BusOutput[*]         ; baud_gen:inst6|ctr3[2]       ; 4.113 ; 4.250 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[0]        ; baud_gen:inst6|ctr3[2]       ; 4.388 ; 4.414 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[1]        ; baud_gen:inst6|ctr3[2]       ; 4.995 ; 5.114 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[2]        ; baud_gen:inst6|ctr3[2]       ; 4.288 ; 4.374 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[3]        ; baud_gen:inst6|ctr3[2]       ; 4.257 ; 4.276 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[4]        ; baud_gen:inst6|ctr3[2]       ; 4.118 ; 4.265 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[5]        ; baud_gen:inst6|ctr3[2]       ; 4.386 ; 4.414 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[6]        ; baud_gen:inst6|ctr3[2]       ; 4.273 ; 4.452 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[7]        ; baud_gen:inst6|ctr3[2]       ; 4.113 ; 4.250 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; DoneTx               ; baud_gen:inst6|ctr3[2]       ; 5.307 ; 5.597 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; TxD                  ; baud_gen:inst6|ctr3[2]       ; 6.441 ; 6.884 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; Tx_sattes[*]         ; baud_gen:inst6|ctr3[2]       ; 4.787 ; 5.047 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[0]        ; baud_gen:inst6|ctr3[2]       ; 4.787 ; 5.047 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[1]        ; baud_gen:inst6|ctr3[2]       ; 5.909 ; 6.299 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_AddressBus[*]      ; baud_gen:inst6|ctr3[2]       ; 4.201 ; 4.260 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_AddressBus[1]     ; baud_gen:inst6|ctr3[2]       ; 4.201 ; 4.260 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetBaudRate        ; baud_gen:inst6|ctr3[2]       ; 4.201 ; 4.260 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetTxRx[*]         ; baud_gen:inst6|ctr3[2]       ; 4.265 ; 4.338 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_SetTxRx[1]        ; baud_gen:inst6|ctr3[2]       ; 4.265 ; 4.338 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_o_counter[*]       ; baud_gen:inst6|ctr3[2]       ; 3.721 ; 3.805 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[0]      ; baud_gen:inst6|ctr3[2]       ; 3.830 ; 3.927 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[1]      ; baud_gen:inst6|ctr3[2]       ; 3.721 ; 3.805 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[2]      ; baud_gen:inst6|ctr3[2]       ; 3.745 ; 3.839 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[3]      ; baud_gen:inst6|ctr3[2]       ; 3.981 ; 4.101 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_rnotW              ; baud_gen:inst6|ctr3[2]       ; 3.936 ; 3.975 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_states[*]          ; baud_gen:inst6|ctr3[2]       ; 5.771 ; 6.075 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[0]         ; baud_gen:inst6|ctr3[2]       ; 6.158 ; 6.559 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[1]         ; baud_gen:inst6|ctr3[2]       ; 5.771 ; 6.075 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[2]         ; baud_gen:inst6|ctr3[2]       ; 5.771 ; 6.141 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; doneOneTransimission ; baud_gen:inst6|ctr3[2]       ; 5.307 ; 5.597 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ;       ; 1.938 ; Fall       ; baud_gen:inst6|ctr3[2]       ;
; SEVSEG1[*]           ; clk_div_rami:inst1|clock_1Hz ; 4.414 ; 4.578 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[0]          ; clk_div_rami:inst1|clock_1Hz ; 4.880 ; 5.104 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[1]          ; clk_div_rami:inst1|clock_1Hz ; 5.918 ; 6.275 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[2]          ; clk_div_rami:inst1|clock_1Hz ; 4.693 ; 4.906 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[3]          ; clk_div_rami:inst1|clock_1Hz ; 4.414 ; 4.578 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[4]          ; clk_div_rami:inst1|clock_1Hz ; 4.991 ; 5.230 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[5]          ; clk_div_rami:inst1|clock_1Hz ; 6.359 ; 6.724 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[6]          ; clk_div_rami:inst1|clock_1Hz ; 4.791 ; 4.590 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SEVSEG2[*]           ; clk_div_rami:inst1|clock_1Hz ; 5.068 ; 5.374 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[0]          ; clk_div_rami:inst1|clock_1Hz ; 5.068 ; 5.374 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[3]          ; clk_div_rami:inst1|clock_1Hz ; 5.320 ; 5.664 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[4]          ; clk_div_rami:inst1|clock_1Hz ; 5.285 ; 5.631 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[5]          ; clk_div_rami:inst1|clock_1Hz ; 5.214 ; 5.537 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+----------------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; BaudSel[1] ; BCLkx8      ; 4.266 ; 4.229 ; 4.814 ; 4.851 ;
; BaudSel[2] ; BCLkx8      ; 4.517 ; 4.505 ; 5.117 ; 5.093 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; BaudSel[1] ; BCLkx8      ; 4.000 ; 4.040 ; 4.580 ; 4.597 ;
; BaudSel[2] ; BCLkx8      ; 4.207 ; 4.203 ; 4.765 ; 4.782 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+--------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                     ; -3.077   ; -0.633 ; -1.451   ; 0.482   ; -3.000              ;
;  BaudSel[0]                          ; -1.265   ; -0.633 ; -1.451   ; 0.482   ; -3.000              ;
;  GClock                              ; -1.667   ; 0.137  ; N/A      ; N/A     ; -3.000              ;
;  baud_gen:inst6|Clkdiv41             ; -1.036   ; 0.208  ; N/A      ; N/A     ; -1.285              ;
;  baud_gen:inst6|ctr3[2]              ; -3.077   ; 0.181  ; -1.199   ; 0.645   ; -1.285              ;
;  clk_div_rami:inst1|clock_100Khz_int ; -0.594   ; -0.442 ; N/A      ; N/A     ; -1.285              ;
;  clk_div_rami:inst1|clock_100hz_int  ; -0.585   ; -0.369 ; N/A      ; N/A     ; -1.285              ;
;  clk_div_rami:inst1|clock_10Hz_int   ; -0.237   ; 0.181  ; N/A      ; N/A     ; -1.285              ;
;  clk_div_rami:inst1|clock_10Khz_int  ; -0.579   ; -0.332 ; N/A      ; N/A     ; -1.285              ;
;  clk_div_rami:inst1|clock_1Hz        ; -2.289   ; 0.182  ; -1.103   ; 0.695   ; -1.285              ;
;  clk_div_rami:inst1|clock_1Khz_int   ; -0.589   ; -0.319 ; N/A      ; N/A     ; -1.285              ;
;  clk_div_rami:inst1|clock_1Mhz_int   ; -0.589   ; -0.424 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                      ; -102.804 ; -2.508 ; -25.842  ; 0.0     ; -162.77             ;
;  BaudSel[0]                          ; -23.456  ; -0.633 ; -8.954   ; 0.000   ; -49.260             ;
;  GClock                              ; -13.733  ; 0.000  ; N/A      ; N/A     ; -24.845             ;
;  baud_gen:inst6|Clkdiv41             ; -5.238   ; 0.000  ; N/A      ; N/A     ; -10.280             ;
;  baud_gen:inst6|ctr3[2]              ; -45.419  ; 0.000  ; -9.188   ; 0.000   ; -38.550             ;
;  clk_div_rami:inst1|clock_100Khz_int ; -1.038   ; -0.442 ; N/A      ; N/A     ; -5.140              ;
;  clk_div_rami:inst1|clock_100hz_int  ; -1.032   ; -0.369 ; N/A      ; N/A     ; -5.140              ;
;  clk_div_rami:inst1|clock_10Hz_int   ; -0.611   ; 0.000  ; N/A      ; N/A     ; -5.140              ;
;  clk_div_rami:inst1|clock_10Khz_int  ; -1.237   ; -0.332 ; N/A      ; N/A     ; -5.140              ;
;  clk_div_rami:inst1|clock_1Hz        ; -8.957   ; 0.000  ; -7.700   ; 0.000   ; -8.995              ;
;  clk_div_rami:inst1|clock_1Khz_int   ; -1.044   ; -0.319 ; N/A      ; N/A     ; -5.140              ;
;  clk_div_rami:inst1|clock_1Mhz_int   ; -1.039   ; -0.424 ; N/A      ; N/A     ; -5.140              ;
+--------------------------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+-------+-------+------------+------------------------------+
; MSC[*]     ; GClock                       ; 4.214 ; 4.565 ; Rise       ; GClock                       ;
;  MSC[0]    ; GClock                       ; 3.674 ; 4.026 ; Rise       ; GClock                       ;
;  MSC[1]    ; GClock                       ; 4.032 ; 4.437 ; Rise       ; GClock                       ;
;  MSC[2]    ; GClock                       ; 4.173 ; 4.556 ; Rise       ; GClock                       ;
;  MSC[3]    ; GClock                       ; 4.214 ; 4.565 ; Rise       ; GClock                       ;
; SSC[*]     ; GClock                       ; 4.293 ; 4.609 ; Rise       ; GClock                       ;
;  SSC[0]    ; GClock                       ; 3.472 ; 3.806 ; Rise       ; GClock                       ;
;  SSC[1]    ; GClock                       ; 3.513 ; 3.931 ; Rise       ; GClock                       ;
;  SSC[2]    ; GClock                       ; 3.792 ; 4.188 ; Rise       ; GClock                       ;
;  SSC[3]    ; GClock                       ; 4.293 ; 4.609 ; Rise       ; GClock                       ;
; SSCS       ; GClock                       ; 2.575 ; 3.006 ; Rise       ; GClock                       ;
; Tx_trigger ; baud_gen:inst6|ctr3[2]       ; 2.255 ; 2.572 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; MSC[*]     ; clk_div_rami:inst1|clock_1Hz ; 4.794 ; 5.182 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[0]    ; clk_div_rami:inst1|clock_1Hz ; 4.254 ; 4.643 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[1]    ; clk_div_rami:inst1|clock_1Hz ; 4.612 ; 5.054 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[2]    ; clk_div_rami:inst1|clock_1Hz ; 4.753 ; 5.173 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[3]    ; clk_div_rami:inst1|clock_1Hz ; 4.794 ; 5.182 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SSC[*]     ; clk_div_rami:inst1|clock_1Hz ; 4.873 ; 5.226 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[0]    ; clk_div_rami:inst1|clock_1Hz ; 4.052 ; 4.423 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[1]    ; clk_div_rami:inst1|clock_1Hz ; 4.093 ; 4.548 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[2]    ; clk_div_rami:inst1|clock_1Hz ; 4.372 ; 4.805 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[3]    ; clk_div_rami:inst1|clock_1Hz ; 4.873 ; 5.226 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port  ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------+------------------------------+--------+--------+------------+------------------------------+
; MSC[*]     ; GClock                       ; -1.475 ; -2.062 ; Rise       ; GClock                       ;
;  MSC[0]    ; GClock                       ; -1.475 ; -2.062 ; Rise       ; GClock                       ;
;  MSC[1]    ; GClock                       ; -1.564 ; -2.202 ; Rise       ; GClock                       ;
;  MSC[2]    ; GClock                       ; -1.531 ; -2.157 ; Rise       ; GClock                       ;
;  MSC[3]    ; GClock                       ; -1.486 ; -2.181 ; Rise       ; GClock                       ;
; SSC[*]     ; GClock                       ; -1.336 ; -1.940 ; Rise       ; GClock                       ;
;  SSC[0]    ; GClock                       ; -1.375 ; -1.949 ; Rise       ; GClock                       ;
;  SSC[1]    ; GClock                       ; -1.336 ; -1.940 ; Rise       ; GClock                       ;
;  SSC[2]    ; GClock                       ; -1.386 ; -2.008 ; Rise       ; GClock                       ;
;  SSC[3]    ; GClock                       ; -1.514 ; -2.196 ; Rise       ; GClock                       ;
; SSCS       ; GClock                       ; -0.815 ; -1.470 ; Rise       ; GClock                       ;
; Tx_trigger ; baud_gen:inst6|ctr3[2]       ; -0.806 ; -1.337 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; MSC[*]     ; clk_div_rami:inst1|clock_1Hz ; -1.617 ; -2.263 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[0]    ; clk_div_rami:inst1|clock_1Hz ; -1.672 ; -2.263 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[1]    ; clk_div_rami:inst1|clock_1Hz ; -1.695 ; -2.334 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[2]    ; clk_div_rami:inst1|clock_1Hz ; -1.662 ; -2.289 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  MSC[3]    ; clk_div_rami:inst1|clock_1Hz ; -1.617 ; -2.313 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SSC[*]     ; clk_div_rami:inst1|clock_1Hz ; -1.467 ; -2.072 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[0]    ; clk_div_rami:inst1|clock_1Hz ; -1.572 ; -2.150 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[1]    ; clk_div_rami:inst1|clock_1Hz ; -1.467 ; -2.072 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[2]    ; clk_div_rami:inst1|clock_1Hz ; -1.517 ; -2.140 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SSC[3]    ; clk_div_rami:inst1|clock_1Hz ; -1.645 ; -2.328 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port            ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+
; BCLkx8               ; BaudSel[0]                   ; 4.818  ; 4.755  ; Rise       ; BaudSel[0]                   ;
; BusOutput[*]         ; BaudSel[0]                   ; 12.435 ; 12.436 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[0]        ; BaudSel[0]                   ; 10.633 ; 10.604 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[1]        ; BaudSel[0]                   ; 12.435 ; 12.436 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[2]        ; BaudSel[0]                   ; 11.114 ; 11.079 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[3]        ; BaudSel[0]                   ; 11.839 ; 11.781 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[4]        ; BaudSel[0]                   ; 10.960 ; 10.947 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[5]        ; BaudSel[0]                   ; 10.642 ; 10.609 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[6]        ; BaudSel[0]                   ; 10.237 ; 10.217 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[7]        ; BaudSel[0]                   ; 11.954 ; 11.885 ; Rise       ; BaudSel[0]                   ;
; RDR[*]               ; BaudSel[0]                   ; 13.772 ; 13.785 ; Rise       ; BaudSel[0]                   ;
;  RDR[0]              ; BaudSel[0]                   ; 11.470 ; 11.404 ; Rise       ; BaudSel[0]                   ;
;  RDR[1]              ; BaudSel[0]                   ; 11.793 ; 11.923 ; Rise       ; BaudSel[0]                   ;
;  RDR[2]              ; BaudSel[0]                   ; 13.230 ; 13.144 ; Rise       ; BaudSel[0]                   ;
;  RDR[3]              ; BaudSel[0]                   ; 12.918 ; 12.881 ; Rise       ; BaudSel[0]                   ;
;  RDR[4]              ; BaudSel[0]                   ; 13.772 ; 13.785 ; Rise       ; BaudSel[0]                   ;
;  RDR[5]              ; BaudSel[0]                   ; 11.216 ; 11.354 ; Rise       ; BaudSel[0]                   ;
;  RDR[6]              ; BaudSel[0]                   ; 11.417 ; 11.508 ; Rise       ; BaudSel[0]                   ;
;  RDR[7]              ; BaudSel[0]                   ; 13.473 ; 13.392 ; Rise       ; BaudSel[0]                   ;
; statess_out_rx[*]    ; BaudSel[0]                   ; 13.831 ; 13.889 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[0]   ; BaudSel[0]                   ; 11.024 ; 11.109 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[1]   ; BaudSel[0]                   ; 13.601 ; 13.505 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[2]   ; BaudSel[0]                   ; 12.893 ; 12.896 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[3]   ; BaudSel[0]                   ; 13.831 ; 13.889 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[4]   ; BaudSel[0]                   ; 10.804 ; 10.925 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[5]   ; BaudSel[0]                   ; 13.273 ; 13.237 ; Rise       ; BaudSel[0]                   ;
; BCLkx8               ; BaudSel[0]                   ; 4.818  ; 4.755  ; Fall       ; BaudSel[0]                   ;
; BusOutput[*]         ; GClock                       ; 10.829 ; 10.748 ; Rise       ; GClock                       ;
;  BusOutput[0]        ; GClock                       ; 9.473  ; 9.390  ; Rise       ; GClock                       ;
;  BusOutput[1]        ; GClock                       ; 10.829 ; 10.748 ; Rise       ; GClock                       ;
;  BusOutput[2]        ; GClock                       ; 9.272  ; 9.192  ; Rise       ; GClock                       ;
;  BusOutput[3]        ; GClock                       ; 9.510  ; 9.452  ; Rise       ; GClock                       ;
;  BusOutput[4]        ; GClock                       ; 8.722  ; 8.690  ; Rise       ; GClock                       ;
; MSTS[*]              ; GClock                       ; 8.106  ; 8.115  ; Rise       ; GClock                       ;
;  MSTS[0]             ; GClock                       ; 8.106  ; 8.115  ; Rise       ; GClock                       ;
;  MSTS[1]             ; GClock                       ; 7.989  ; 7.990  ; Rise       ; GClock                       ;
;  MSTS[2]             ; GClock                       ; 7.749  ; 7.703  ; Rise       ; GClock                       ;
; SSTS[*]              ; GClock                       ; 8.385  ; 8.355  ; Rise       ; GClock                       ;
;  SSTS[0]             ; GClock                       ; 8.385  ; 8.308  ; Rise       ; GClock                       ;
;  SSTS[1]             ; GClock                       ; 8.369  ; 8.355  ; Rise       ; GClock                       ;
;  SSTS[2]             ; GClock                       ; 7.743  ; 7.789  ; Rise       ; GClock                       ;
; BCLkx8               ; baud_gen:inst6|Clkdiv41      ; 6.138  ; 6.140  ; Rise       ; baud_gen:inst6|Clkdiv41      ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ; 3.703  ;        ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BusOutput[*]         ; baud_gen:inst6|ctr3[2]       ; 11.822 ; 11.713 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[0]        ; baud_gen:inst6|ctr3[2]       ; 9.481  ; 9.458  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[1]        ; baud_gen:inst6|ctr3[2]       ; 11.822 ; 11.713 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[2]        ; baud_gen:inst6|ctr3[2]       ; 10.243 ; 10.282 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[3]        ; baud_gen:inst6|ctr3[2]       ; 11.263 ; 11.205 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[4]        ; baud_gen:inst6|ctr3[2]       ; 10.446 ; 10.373 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[5]        ; baud_gen:inst6|ctr3[2]       ; 9.899  ; 9.803  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[6]        ; baud_gen:inst6|ctr3[2]       ; 10.230 ; 10.120 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[7]        ; baud_gen:inst6|ctr3[2]       ; 11.161 ; 11.033 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; DoneTx               ; baud_gen:inst6|ctr3[2]       ; 11.046 ; 10.987 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; TxD                  ; baud_gen:inst6|ctr3[2]       ; 12.384 ; 12.698 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; Tx_sattes[*]         ; baud_gen:inst6|ctr3[2]       ; 11.910 ; 11.971 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[0]        ; baud_gen:inst6|ctr3[2]       ; 9.490  ; 9.644  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[1]        ; baud_gen:inst6|ctr3[2]       ; 11.910 ; 11.971 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_AddressBus[*]      ; baud_gen:inst6|ctr3[2]       ; 8.750  ; 8.611  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_AddressBus[1]     ; baud_gen:inst6|ctr3[2]       ; 8.750  ; 8.611  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetBaudRate        ; baud_gen:inst6|ctr3[2]       ; 8.750  ; 8.611  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetTxRx[*]         ; baud_gen:inst6|ctr3[2]       ; 9.038  ; 8.921  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_SetTxRx[1]        ; baud_gen:inst6|ctr3[2]       ; 9.038  ; 8.921  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_o_counter[*]       ; baud_gen:inst6|ctr3[2]       ; 7.922  ; 7.883  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[0]      ; baud_gen:inst6|ctr3[2]       ; 7.641  ; 7.592  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[1]      ; baud_gen:inst6|ctr3[2]       ; 7.391  ; 7.359  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[2]      ; baud_gen:inst6|ctr3[2]       ; 7.431  ; 7.414  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[3]      ; baud_gen:inst6|ctr3[2]       ; 7.922  ; 7.883  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_rnotW              ; baud_gen:inst6|ctr3[2]       ; 8.104  ; 7.922  ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_states[*]          ; baud_gen:inst6|ctr3[2]       ; 12.471 ; 12.451 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[0]         ; baud_gen:inst6|ctr3[2]       ; 12.471 ; 12.451 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[1]         ; baud_gen:inst6|ctr3[2]       ; 11.055 ; 11.237 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[2]         ; baud_gen:inst6|ctr3[2]       ; 11.657 ; 11.701 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; doneOneTransimission ; baud_gen:inst6|ctr3[2]       ; 11.046 ; 10.987 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ;        ; 3.642  ; Fall       ; baud_gen:inst6|ctr3[2]       ;
; SEVSEG1[*]           ; clk_div_rami:inst1|clock_1Hz ; 12.687 ; 12.814 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[0]          ; clk_div_rami:inst1|clock_1Hz ; 10.165 ; 10.162 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[1]          ; clk_div_rami:inst1|clock_1Hz ; 12.301 ; 12.173 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[2]          ; clk_div_rami:inst1|clock_1Hz ; 9.735  ; 9.804  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[3]          ; clk_div_rami:inst1|clock_1Hz ; 9.168  ; 9.159  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[4]          ; clk_div_rami:inst1|clock_1Hz ; 10.362 ; 10.396 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[5]          ; clk_div_rami:inst1|clock_1Hz ; 12.687 ; 12.814 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[6]          ; clk_div_rami:inst1|clock_1Hz ; 9.636  ; 9.493  ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SEVSEG2[*]           ; clk_div_rami:inst1|clock_1Hz ; 10.810 ; 10.944 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[0]          ; clk_div_rami:inst1|clock_1Hz ; 10.351 ; 10.439 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[3]          ; clk_div_rami:inst1|clock_1Hz ; 10.810 ; 10.944 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[4]          ; clk_div_rami:inst1|clock_1Hz ; 10.787 ; 10.920 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[5]          ; clk_div_rami:inst1|clock_1Hz ; 10.633 ; 10.716 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+----------------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+----------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port            ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------------+------------------------------+-------+-------+------------+------------------------------+
; BCLkx8               ; BaudSel[0]                   ; 2.396 ; 2.437 ; Rise       ; BaudSel[0]                   ;
; BusOutput[*]         ; BaudSel[0]                   ; 5.039 ; 5.165 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[0]        ; BaudSel[0]                   ; 5.214 ; 5.357 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[1]        ; BaudSel[0]                   ; 6.236 ; 6.402 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[2]        ; BaudSel[0]                   ; 5.399 ; 5.562 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[3]        ; BaudSel[0]                   ; 5.651 ; 5.760 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[4]        ; BaudSel[0]                   ; 5.323 ; 5.469 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[5]        ; BaudSel[0]                   ; 5.205 ; 5.350 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[6]        ; BaudSel[0]                   ; 5.039 ; 5.165 ; Rise       ; BaudSel[0]                   ;
;  BusOutput[7]        ; BaudSel[0]                   ; 5.760 ; 5.959 ; Rise       ; BaudSel[0]                   ;
; RDR[*]               ; BaudSel[0]                   ; 5.579 ; 5.795 ; Rise       ; BaudSel[0]                   ;
;  RDR[0]              ; BaudSel[0]                   ; 5.656 ; 5.835 ; Rise       ; BaudSel[0]                   ;
;  RDR[1]              ; BaudSel[0]                   ; 5.830 ; 6.088 ; Rise       ; BaudSel[0]                   ;
;  RDR[2]              ; BaudSel[0]                   ; 6.484 ; 6.773 ; Rise       ; BaudSel[0]                   ;
;  RDR[3]              ; BaudSel[0]                   ; 6.358 ; 6.649 ; Rise       ; BaudSel[0]                   ;
;  RDR[4]              ; BaudSel[0]                   ; 6.762 ; 7.110 ; Rise       ; BaudSel[0]                   ;
;  RDR[5]              ; BaudSel[0]                   ; 5.579 ; 5.795 ; Rise       ; BaudSel[0]                   ;
;  RDR[6]              ; BaudSel[0]                   ; 5.654 ; 5.881 ; Rise       ; BaudSel[0]                   ;
;  RDR[7]              ; BaudSel[0]                   ; 6.632 ; 6.931 ; Rise       ; BaudSel[0]                   ;
; statess_out_rx[*]    ; BaudSel[0]                   ; 5.357 ; 5.551 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[0]   ; BaudSel[0]                   ; 5.458 ; 5.647 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[1]   ; BaudSel[0]                   ; 6.649 ; 6.961 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[2]   ; BaudSel[0]                   ; 6.330 ; 6.635 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[3]   ; BaudSel[0]                   ; 7.060 ; 7.369 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[4]   ; BaudSel[0]                   ; 5.357 ; 5.551 ; Rise       ; BaudSel[0]                   ;
;  statess_out_rx[5]   ; BaudSel[0]                   ; 6.506 ; 6.821 ; Rise       ; BaudSel[0]                   ;
; BCLkx8               ; BaudSel[0]                   ; 2.396 ; 2.437 ; Fall       ; BaudSel[0]                   ;
; BusOutput[*]         ; GClock                       ; 4.230 ; 4.267 ; Rise       ; GClock                       ;
;  BusOutput[0]        ; GClock                       ; 4.663 ; 4.819 ; Rise       ; GClock                       ;
;  BusOutput[1]        ; GClock                       ; 5.417 ; 5.503 ; Rise       ; GClock                       ;
;  BusOutput[2]        ; GClock                       ; 4.230 ; 4.267 ; Rise       ; GClock                       ;
;  BusOutput[3]        ; GClock                       ; 4.459 ; 4.625 ; Rise       ; GClock                       ;
;  BusOutput[4]        ; GClock                       ; 4.299 ; 4.425 ; Rise       ; GClock                       ;
; MSTS[*]              ; GClock                       ; 3.918 ; 3.933 ; Rise       ; GClock                       ;
;  MSTS[0]             ; GClock                       ; 4.172 ; 4.053 ; Rise       ; GClock                       ;
;  MSTS[1]             ; GClock                       ; 3.918 ; 3.933 ; Rise       ; GClock                       ;
;  MSTS[2]             ; GClock                       ; 3.939 ; 4.061 ; Rise       ; GClock                       ;
; SSTS[*]              ; GClock                       ; 4.050 ; 3.979 ; Rise       ; GClock                       ;
;  SSTS[0]             ; GClock                       ; 4.050 ; 4.191 ; Rise       ; GClock                       ;
;  SSTS[1]             ; GClock                       ; 4.077 ; 4.222 ; Rise       ; GClock                       ;
;  SSTS[2]             ; GClock                       ; 4.101 ; 3.979 ; Rise       ; GClock                       ;
; BCLkx8               ; baud_gen:inst6|Clkdiv41      ; 2.806 ; 2.861 ; Rise       ; baud_gen:inst6|Clkdiv41      ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ; 1.891 ;       ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BusOutput[*]         ; baud_gen:inst6|ctr3[2]       ; 4.113 ; 4.250 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[0]        ; baud_gen:inst6|ctr3[2]       ; 4.388 ; 4.414 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[1]        ; baud_gen:inst6|ctr3[2]       ; 4.995 ; 5.114 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[2]        ; baud_gen:inst6|ctr3[2]       ; 4.288 ; 4.374 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[3]        ; baud_gen:inst6|ctr3[2]       ; 4.257 ; 4.276 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[4]        ; baud_gen:inst6|ctr3[2]       ; 4.118 ; 4.265 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[5]        ; baud_gen:inst6|ctr3[2]       ; 4.386 ; 4.414 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[6]        ; baud_gen:inst6|ctr3[2]       ; 4.273 ; 4.452 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  BusOutput[7]        ; baud_gen:inst6|ctr3[2]       ; 4.113 ; 4.250 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; DoneTx               ; baud_gen:inst6|ctr3[2]       ; 5.307 ; 5.597 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; TxD                  ; baud_gen:inst6|ctr3[2]       ; 6.441 ; 6.884 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; Tx_sattes[*]         ; baud_gen:inst6|ctr3[2]       ; 4.787 ; 5.047 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[0]        ; baud_gen:inst6|ctr3[2]       ; 4.787 ; 5.047 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  Tx_sattes[1]        ; baud_gen:inst6|ctr3[2]       ; 5.909 ; 6.299 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_AddressBus[*]      ; baud_gen:inst6|ctr3[2]       ; 4.201 ; 4.260 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_AddressBus[1]     ; baud_gen:inst6|ctr3[2]       ; 4.201 ; 4.260 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetBaudRate        ; baud_gen:inst6|ctr3[2]       ; 4.201 ; 4.260 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_SetTxRx[*]         ; baud_gen:inst6|ctr3[2]       ; 4.265 ; 4.338 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_SetTxRx[1]        ; baud_gen:inst6|ctr3[2]       ; 4.265 ; 4.338 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_o_counter[*]       ; baud_gen:inst6|ctr3[2]       ; 3.721 ; 3.805 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[0]      ; baud_gen:inst6|ctr3[2]       ; 3.830 ; 3.927 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[1]      ; baud_gen:inst6|ctr3[2]       ; 3.721 ; 3.805 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[2]      ; baud_gen:inst6|ctr3[2]       ; 3.745 ; 3.839 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_o_counter[3]      ; baud_gen:inst6|ctr3[2]       ; 3.981 ; 4.101 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_rnotW              ; baud_gen:inst6|ctr3[2]       ; 3.936 ; 3.975 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; U_states[*]          ; baud_gen:inst6|ctr3[2]       ; 5.771 ; 6.075 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[0]         ; baud_gen:inst6|ctr3[2]       ; 6.158 ; 6.559 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[1]         ; baud_gen:inst6|ctr3[2]       ; 5.771 ; 6.075 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
;  U_states[2]         ; baud_gen:inst6|ctr3[2]       ; 5.771 ; 6.141 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; doneOneTransimission ; baud_gen:inst6|ctr3[2]       ; 5.307 ; 5.597 ; Rise       ; baud_gen:inst6|ctr3[2]       ;
; BClk                 ; baud_gen:inst6|ctr3[2]       ;       ; 1.938 ; Fall       ; baud_gen:inst6|ctr3[2]       ;
; SEVSEG1[*]           ; clk_div_rami:inst1|clock_1Hz ; 4.414 ; 4.578 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[0]          ; clk_div_rami:inst1|clock_1Hz ; 4.880 ; 5.104 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[1]          ; clk_div_rami:inst1|clock_1Hz ; 5.918 ; 6.275 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[2]          ; clk_div_rami:inst1|clock_1Hz ; 4.693 ; 4.906 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[3]          ; clk_div_rami:inst1|clock_1Hz ; 4.414 ; 4.578 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[4]          ; clk_div_rami:inst1|clock_1Hz ; 4.991 ; 5.230 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[5]          ; clk_div_rami:inst1|clock_1Hz ; 6.359 ; 6.724 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG1[6]          ; clk_div_rami:inst1|clock_1Hz ; 4.791 ; 4.590 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
; SEVSEG2[*]           ; clk_div_rami:inst1|clock_1Hz ; 5.068 ; 5.374 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[0]          ; clk_div_rami:inst1|clock_1Hz ; 5.068 ; 5.374 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[3]          ; clk_div_rami:inst1|clock_1Hz ; 5.320 ; 5.664 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[4]          ; clk_div_rami:inst1|clock_1Hz ; 5.285 ; 5.631 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
;  SEVSEG2[5]          ; clk_div_rami:inst1|clock_1Hz ; 5.214 ; 5.537 ; Rise       ; clk_div_rami:inst1|clock_1Hz ;
+----------------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; BaudSel[1] ; BCLkx8      ; 8.159 ; 8.008 ; 8.455 ; 8.446 ;
; BaudSel[2] ; BCLkx8      ; 8.709 ; 8.631 ; 9.088 ; 8.982 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; BaudSel[1] ; BCLkx8      ; 4.000 ; 4.040 ; 4.580 ; 4.597 ;
; BaudSel[2] ; BCLkx8      ; 4.207 ; 4.203 ; 4.765 ; 4.782 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TxD                  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; doneOneTransimission ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCLkx8               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BClk                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_SetBaudRate        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_rnotW              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; startTX              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DoneTx               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BusOutput[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BusOutput[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BusOutput[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BusOutput[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BusOutput[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BusOutput[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BusOutput[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BusOutput[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTS[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTS[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTS[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RDR[0]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RDR[1]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RDR[2]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RDR[3]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RDR[4]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RDR[5]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RDR[6]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RDR[7]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG1[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG1[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG1[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG1[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG1[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG1[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG1[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG2[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG2[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG2[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG2[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG2[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG2[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEVSEG2[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTS[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTS[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTS[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; statess_out_rx[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; statess_out_rx[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; statess_out_rx[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; statess_out_rx[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; statess_out_rx[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; statess_out_rx[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx_sattes[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx_sattes[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_AddressBus[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_AddressBus[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_o_counter[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_o_counter[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_o_counter[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_o_counter[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_SetTxRx[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_SetTxRx[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_states[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_states[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U_states[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; BaudSel[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BaudSel[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BaudSel[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Tx_trigger              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSCS                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TxD                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; doneOneTransimission ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCLkx8               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BClk                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U_SetBaudRate        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U_rnotW              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; startTX              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DoneTx               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BusOutput[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BusOutput[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MSTS[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MSTS[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MSTS[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; RDR[0]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RDR[1]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RDR[2]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RDR[3]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RDR[4]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RDR[5]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RDR[6]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RDR[7]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG1[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG1[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG1[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG1[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG1[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG1[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG2[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG2[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG2[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG2[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG2[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG2[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEVSEG2[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTS[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SSTS[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SSTS[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; statess_out_rx[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; statess_out_rx[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; statess_out_rx[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; statess_out_rx[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Tx_sattes[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Tx_sattes[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U_AddressBus[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U_AddressBus[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U_o_counter[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U_o_counter[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U_o_counter[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U_o_counter[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U_SetTxRx[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; U_SetTxRx[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; U_states[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U_states[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U_states[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TxD                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; doneOneTransimission ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCLkx8               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BClk                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U_SetBaudRate        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U_rnotW              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; startTX              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DoneTx               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BusOutput[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MSTS[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MSTS[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MSTS[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; RDR[0]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RDR[1]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RDR[2]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RDR[3]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RDR[4]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RDR[5]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RDR[6]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RDR[7]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTS[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SSTS[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SSTS[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Tx_sattes[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Tx_sattes[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U_AddressBus[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U_AddressBus[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U_o_counter[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U_o_counter[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U_o_counter[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U_o_counter[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U_SetTxRx[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; U_SetTxRx[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; U_states[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U_states[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U_states[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TxD                  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; doneOneTransimission ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCLkx8               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BClk                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U_SetBaudRate        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U_rnotW              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; startTX              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DoneTx               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BusOutput[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BusOutput[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BusOutput[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BusOutput[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BusOutput[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BusOutput[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BusOutput[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BusOutput[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MSTS[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MSTS[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MSTS[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RDR[0]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RDR[1]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RDR[2]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RDR[3]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RDR[4]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RDR[5]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RDR[6]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RDR[7]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SEVSEG1[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG1[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEVSEG2[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTS[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SSTS[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SSTS[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; statess_out_rx[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; statess_out_rx[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; statess_out_rx[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Tx_sattes[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Tx_sattes[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U_AddressBus[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U_AddressBus[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U_o_counter[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U_o_counter[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U_o_counter[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U_o_counter[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U_SetTxRx[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; U_SetTxRx[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; U_states[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U_states[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U_states[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; baud_gen:inst6|Clkdiv41             ; baud_gen:inst6|Clkdiv41             ; 36       ; 0        ; 0        ; 0        ;
; baud_gen:inst6|ctr3[2]              ; baud_gen:inst6|ctr3[2]              ; 232      ; 0        ; 0        ; 0        ;
; BaudSel[0]                          ; baud_gen:inst6|ctr3[2]              ; 8        ; 0        ; 0        ; 0        ;
; GClock                              ; baud_gen:inst6|ctr3[2]              ; 13       ; 0        ; 0        ; 0        ;
; baud_gen:inst6|ctr3[2]              ; BaudSel[0]                          ; 7        ; 1        ; 0        ; 0        ;
; BaudSel[0]                          ; BaudSel[0]                          ; 110      ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Hz        ; clk_div_rami:inst1|clock_1Hz        ; 60       ; 0        ; 0        ; 0        ;
; GClock                              ; clk_div_rami:inst1|clock_1Hz        ; 48       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Khz_int   ; clk_div_rami:inst1|clock_1Khz_int   ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_100hz_int  ; clk_div_rami:inst1|clock_1Khz_int   ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int   ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Hz_int   ; clk_div_rami:inst1|clock_10Hz_int   ; 12       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Khz_int   ; clk_div_rami:inst1|clock_10Khz_int  ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_10Khz_int  ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Hz_int   ; clk_div_rami:inst1|clock_100hz_int  ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_100hz_int  ; clk_div_rami:inst1|clock_100hz_int  ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Hz        ; GClock                              ; 15       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Hz_int   ; GClock                              ; 1        ; 0        ; 0        ; 0        ;
; GClock                              ; GClock                              ; 91       ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; baud_gen:inst6|Clkdiv41             ; baud_gen:inst6|Clkdiv41             ; 36       ; 0        ; 0        ; 0        ;
; baud_gen:inst6|ctr3[2]              ; baud_gen:inst6|ctr3[2]              ; 232      ; 0        ; 0        ; 0        ;
; BaudSel[0]                          ; baud_gen:inst6|ctr3[2]              ; 8        ; 0        ; 0        ; 0        ;
; GClock                              ; baud_gen:inst6|ctr3[2]              ; 13       ; 0        ; 0        ; 0        ;
; baud_gen:inst6|ctr3[2]              ; BaudSel[0]                          ; 7        ; 1        ; 0        ; 0        ;
; BaudSel[0]                          ; BaudSel[0]                          ; 110      ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Hz        ; clk_div_rami:inst1|clock_1Hz        ; 60       ; 0        ; 0        ; 0        ;
; GClock                              ; clk_div_rami:inst1|clock_1Hz        ; 48       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Khz_int   ; clk_div_rami:inst1|clock_1Khz_int   ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_100hz_int  ; clk_div_rami:inst1|clock_1Khz_int   ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Mhz_int   ; clk_div_rami:inst1|clock_1Mhz_int   ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_1Mhz_int   ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Hz_int   ; clk_div_rami:inst1|clock_10Hz_int   ; 12       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Khz_int   ; clk_div_rami:inst1|clock_10Khz_int  ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_10Khz_int  ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Hz_int   ; clk_div_rami:inst1|clock_100hz_int  ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_100hz_int  ; clk_div_rami:inst1|clock_100hz_int  ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Khz_int  ; clk_div_rami:inst1|clock_100Khz_int ; 1        ; 1        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_100Khz_int ; clk_div_rami:inst1|clock_100Khz_int ; 11       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_1Hz        ; GClock                              ; 15       ; 0        ; 0        ; 0        ;
; clk_div_rami:inst1|clock_10Hz_int   ; GClock                              ; 1        ; 0        ; 0        ; 0        ;
; GClock                              ; GClock                              ; 91       ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                ;
+------------------------+------------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------------+----------+----------+----------+----------+
; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2]       ; 20       ; 0        ; 0        ; 0        ;
; BaudSel[0]             ; BaudSel[0]                   ; 16       ; 0        ; 0        ; 0        ;
; GClock                 ; clk_div_rami:inst1|clock_1Hz ; 7        ; 0        ; 0        ; 0        ;
+------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                 ;
+------------------------+------------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------------+----------+----------+----------+----------+
; baud_gen:inst6|ctr3[2] ; baud_gen:inst6|ctr3[2]       ; 20       ; 0        ; 0        ; 0        ;
; BaudSel[0]             ; BaudSel[0]                   ; 16       ; 0        ; 0        ; 0        ;
; GClock                 ; clk_div_rami:inst1|clock_1Hz ; 7        ; 0        ; 0        ; 0        ;
+------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 69    ; 69   ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 161   ; 161  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 02 21:43:45 2023
Info: Command: quartus_sta Project -c Project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name baud_gen:inst6|Clkdiv41 baud_gen:inst6|Clkdiv41
    Info (332105): create_clock -period 1.000 -name GClock GClock
    Info (332105): create_clock -period 1.000 -name baud_gen:inst6|ctr3[2] baud_gen:inst6|ctr3[2]
    Info (332105): create_clock -period 1.000 -name BaudSel[0] BaudSel[0]
    Info (332105): create_clock -period 1.000 -name clk_div_rami:inst1|clock_1Hz clk_div_rami:inst1|clock_1Hz
    Info (332105): create_clock -period 1.000 -name clk_div_rami:inst1|clock_10Hz_int clk_div_rami:inst1|clock_10Hz_int
    Info (332105): create_clock -period 1.000 -name clk_div_rami:inst1|clock_100hz_int clk_div_rami:inst1|clock_100hz_int
    Info (332105): create_clock -period 1.000 -name clk_div_rami:inst1|clock_1Khz_int clk_div_rami:inst1|clock_1Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div_rami:inst1|clock_10Khz_int clk_div_rami:inst1|clock_10Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div_rami:inst1|clock_100Khz_int clk_div_rami:inst1|clock_100Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div_rami:inst1|clock_1Mhz_int clk_div_rami:inst1|clock_1Mhz_int
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst8|MUX|mux0|\gen:7:uut|dout~0|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F~8|datab"
    Warning (332126): Node "inst5|mux2x1_8_1|F~8|combout"
    Warning (332126): Node "inst8|MUX|mux0|\gen:7:uut|dout~0|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst5|mux2x1_8_1|F[6]~10|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[6]~9|datac"
    Warning (332126): Node "inst5|mux2x1_8_1|F[6]~9|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[6]~10|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "inst5|mux2x1_8_1|F[5]~14|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[5]~14|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst8|MUX|mux0|\gen:4:uut|dout~0|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[4]~17|dataa"
    Warning (332126): Node "inst5|mux2x1_8_1|F[4]~17|combout"
    Warning (332126): Node "inst8|MUX|mux0|\gen:4:uut|dout~0|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "inst8|MUX|mux3|F~0|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[3]~20|dataa"
    Warning (332126): Node "inst5|mux2x1_8_1|F[3]~20|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[3]~21|datab"
    Warning (332126): Node "inst5|mux2x1_8_1|F[3]~21|combout"
    Warning (332126): Node "inst8|MUX|mux3|F~0|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst8|MUX|mux3|F~1|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[2]~23|dataa"
    Warning (332126): Node "inst5|mux2x1_8_1|F[2]~23|combout"
    Warning (332126): Node "inst8|MUX|mux3|F~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst5|mux2x1_8_1|F[1]~27|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[1]~24|datab"
    Warning (332126): Node "inst5|mux2x1_8_1|F[1]~24|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[1]~27|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "inst5|mux2x1_8_1|F[0]~30|combout"
    Warning (332126): Node "inst5|mux2x1_8_1|F[0]~30|dataa"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst6|Mux0  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.077       -45.419 baud_gen:inst6|ctr3[2] 
    Info (332119):    -2.289        -8.957 clk_div_rami:inst1|clock_1Hz 
    Info (332119):    -1.667       -13.733 GClock 
    Info (332119):    -1.265       -23.456 BaudSel[0] 
    Info (332119):    -1.036        -5.238 baud_gen:inst6|Clkdiv41 
    Info (332119):    -0.594        -1.038 clk_div_rami:inst1|clock_100Khz_int 
    Info (332119):    -0.589        -1.044 clk_div_rami:inst1|clock_1Khz_int 
    Info (332119):    -0.589        -1.039 clk_div_rami:inst1|clock_1Mhz_int 
    Info (332119):    -0.585        -1.032 clk_div_rami:inst1|clock_100hz_int 
    Info (332119):    -0.579        -1.237 clk_div_rami:inst1|clock_10Khz_int 
    Info (332119):    -0.237        -0.611 clk_div_rami:inst1|clock_10Hz_int 
Info (332146): Worst-case hold slack is -0.633
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.633        -0.633 BaudSel[0] 
    Info (332119):    -0.442        -0.442 clk_div_rami:inst1|clock_100Khz_int 
    Info (332119):    -0.424        -0.424 clk_div_rami:inst1|clock_1Mhz_int 
    Info (332119):    -0.369        -0.369 clk_div_rami:inst1|clock_100hz_int 
    Info (332119):    -0.321        -0.321 clk_div_rami:inst1|clock_10Khz_int 
    Info (332119):    -0.319        -0.319 clk_div_rami:inst1|clock_1Khz_int 
    Info (332119):     0.392         0.000 GClock 
    Info (332119):     0.402         0.000 clk_div_rami:inst1|clock_10Hz_int 
    Info (332119):     0.403         0.000 baud_gen:inst6|ctr3[2] 
    Info (332119):     0.403         0.000 clk_div_rami:inst1|clock_1Hz 
    Info (332119):     0.445         0.000 baud_gen:inst6|Clkdiv41 
Info (332146): Worst-case recovery slack is -1.451
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.451        -8.954 BaudSel[0] 
    Info (332119):    -1.199        -9.188 baud_gen:inst6|ctr3[2] 
    Info (332119):    -1.103        -7.700 clk_div_rami:inst1|clock_1Hz 
Info (332146): Worst-case removal slack is 0.990
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.990         0.000 BaudSel[0] 
    Info (332119):     1.382         0.000 baud_gen:inst6|ctr3[2] 
    Info (332119):     1.464         0.000 clk_div_rami:inst1|clock_1Hz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -49.260 BaudSel[0] 
    Info (332119):    -3.000       -24.845 GClock 
    Info (332119):    -1.285       -38.550 baud_gen:inst6|ctr3[2] 
    Info (332119):    -1.285       -10.280 baud_gen:inst6|Clkdiv41 
    Info (332119):    -1.285        -8.995 clk_div_rami:inst1|clock_1Hz 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_100Khz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_100hz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_10Hz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_10Khz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_1Khz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_1Mhz_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst6|Mux0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.811
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.811       -39.128 baud_gen:inst6|ctr3[2] 
    Info (332119):    -2.023        -7.773 clk_div_rami:inst1|clock_1Hz 
    Info (332119):    -1.404       -10.789 GClock 
    Info (332119):    -1.078       -18.136 BaudSel[0] 
    Info (332119):    -0.819        -3.980 baud_gen:inst6|Clkdiv41 
    Info (332119):    -0.432        -0.584 clk_div_rami:inst1|clock_100Khz_int 
    Info (332119):    -0.428        -0.581 clk_div_rami:inst1|clock_1Khz_int 
    Info (332119):    -0.428        -0.580 clk_div_rami:inst1|clock_1Mhz_int 
    Info (332119):    -0.425        -0.580 clk_div_rami:inst1|clock_100hz_int 
    Info (332119):    -0.419        -0.699 clk_div_rami:inst1|clock_10Khz_int 
    Info (332119):    -0.112        -0.237 clk_div_rami:inst1|clock_10Hz_int 
Info (332146): Worst-case hold slack is -0.571
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.571        -0.602 BaudSel[0] 
    Info (332119):    -0.326        -0.326 clk_div_rami:inst1|clock_100Khz_int 
    Info (332119):    -0.311        -0.311 clk_div_rami:inst1|clock_1Mhz_int 
    Info (332119):    -0.248        -0.248 clk_div_rami:inst1|clock_100hz_int 
    Info (332119):    -0.213        -0.213 clk_div_rami:inst1|clock_1Khz_int 
    Info (332119):    -0.210        -0.210 clk_div_rami:inst1|clock_10Khz_int 
    Info (332119):     0.351         0.000 GClock 
    Info (332119):     0.353         0.000 baud_gen:inst6|ctr3[2] 
    Info (332119):     0.354         0.000 clk_div_rami:inst1|clock_10Hz_int 
    Info (332119):     0.354         0.000 clk_div_rami:inst1|clock_1Hz 
    Info (332119):     0.398         0.000 baud_gen:inst6|Clkdiv41 
Info (332146): Worst-case recovery slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -6.993 BaudSel[0] 
    Info (332119):    -0.976        -7.460 baud_gen:inst6|ctr3[2] 
    Info (332119):    -0.938        -6.497 clk_div_rami:inst1|clock_1Hz 
Info (332146): Worst-case removal slack is 0.890
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.890         0.000 BaudSel[0] 
    Info (332119):     1.251         0.000 baud_gen:inst6|ctr3[2] 
    Info (332119):     1.381         0.000 clk_div_rami:inst1|clock_1Hz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -49.260 BaudSel[0] 
    Info (332119):    -3.000       -24.845 GClock 
    Info (332119):    -1.285       -38.550 baud_gen:inst6|ctr3[2] 
    Info (332119):    -1.285       -10.280 baud_gen:inst6|Clkdiv41 
    Info (332119):    -1.285        -8.995 clk_div_rami:inst1|clock_1Hz 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_100Khz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_100hz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_10Hz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_10Khz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_1Khz_int 
    Info (332119):    -1.285        -5.140 clk_div_rami:inst1|clock_1Mhz_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst6|Mux0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.028        -8.358 baud_gen:inst6|ctr3[2] 
    Info (332119):    -0.612        -2.297 clk_div_rami:inst1|clock_1Hz 
    Info (332119):    -0.288        -0.667 GClock 
    Info (332119):    -0.113        -0.690 BaudSel[0] 
    Info (332119):     0.020         0.000 baud_gen:inst6|Clkdiv41 
    Info (332119):     0.216         0.000 clk_div_rami:inst1|clock_100Khz_int 
    Info (332119):     0.221         0.000 clk_div_rami:inst1|clock_1Khz_int 
    Info (332119):     0.221         0.000 clk_div_rami:inst1|clock_1Mhz_int 
    Info (332119):     0.223         0.000 clk_div_rami:inst1|clock_100hz_int 
    Info (332119):     0.224         0.000 clk_div_rami:inst1|clock_10Khz_int 
    Info (332119):     0.393         0.000 clk_div_rami:inst1|clock_10Hz_int 
Info (332146): Worst-case hold slack is -0.398
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.398        -0.398 BaudSel[0] 
    Info (332119):    -0.332        -0.332 clk_div_rami:inst1|clock_10Khz_int 
    Info (332119):    -0.317        -0.317 clk_div_rami:inst1|clock_100Khz_int 
    Info (332119):    -0.316        -0.316 clk_div_rami:inst1|clock_1Mhz_int 
    Info (332119):    -0.311        -0.311 clk_div_rami:inst1|clock_100hz_int 
    Info (332119):    -0.311        -0.311 clk_div_rami:inst1|clock_1Khz_int 
    Info (332119):     0.137         0.000 GClock 
    Info (332119):     0.181         0.000 baud_gen:inst6|ctr3[2] 
    Info (332119):     0.181         0.000 clk_div_rami:inst1|clock_10Hz_int 
    Info (332119):     0.182         0.000 clk_div_rami:inst1|clock_1Hz 
    Info (332119):     0.208         0.000 baud_gen:inst6|Clkdiv41 
Info (332146): Worst-case recovery slack is -0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.186        -0.186 BaudSel[0] 
    Info (332119):    -0.091        -0.545 clk_div_rami:inst1|clock_1Hz 
    Info (332119):    -0.088        -0.516 baud_gen:inst6|ctr3[2] 
Info (332146): Worst-case removal slack is 0.482
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.482         0.000 BaudSel[0] 
    Info (332119):     0.645         0.000 baud_gen:inst6|ctr3[2] 
    Info (332119):     0.695         0.000 clk_div_rami:inst1|clock_1Hz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -45.984 BaudSel[0] 
    Info (332119):    -3.000       -21.057 GClock 
    Info (332119):    -1.000       -30.000 baud_gen:inst6|ctr3[2] 
    Info (332119):    -1.000        -8.000 baud_gen:inst6|Clkdiv41 
    Info (332119):    -1.000        -7.000 clk_div_rami:inst1|clock_1Hz 
    Info (332119):    -1.000        -4.000 clk_div_rami:inst1|clock_100Khz_int 
    Info (332119):    -1.000        -4.000 clk_div_rami:inst1|clock_100hz_int 
    Info (332119):    -1.000        -4.000 clk_div_rami:inst1|clock_10Hz_int 
    Info (332119):    -1.000        -4.000 clk_div_rami:inst1|clock_10Khz_int 
    Info (332119):    -1.000        -4.000 clk_div_rami:inst1|clock_1Khz_int 
    Info (332119):    -1.000        -4.000 clk_div_rami:inst1|clock_1Mhz_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 43 warnings
    Info: Peak virtual memory: 432 megabytes
    Info: Processing ended: Sat Dec 02 21:43:53 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:03


