{
  "module_name": "input_system_defs.h",
  "hash_id": "0131211145a928173ddb5b960f918771dd0f25816672709862c2eed8d88ab220",
  "original_prompt": "Ingested from linux-6.6.14/drivers/staging/media/atomisp/pci/input_system_defs.h",
  "human_readable_source": " \n \n\n#ifndef _input_system_defs_h\n#define _input_system_defs_h\n\n \n#define HIVE_CSI_CONFIG_MAIN                   0\n#define HIVE_CSI_CONFIG_STEREO1                4\n#define HIVE_CSI_CONFIG_STEREO2                8\n\n \n\n \n#define HIVE_ISYS_GPREG_MULTICAST_A_IDX           0\n#define HIVE_ISYS_GPREG_MULTICAST_B_IDX           1\n#define HIVE_ISYS_GPREG_MULTICAST_C_IDX           2\n\n \n#define HIVE_ISYS_GPREG_MUX_IDX                   3\n\n \n#define HIVE_ISYS_GPREG_STRMON_STAT_IDX           4\n#define HIVE_ISYS_GPREG_STRMON_COND_IDX           5\n#define HIVE_ISYS_GPREG_STRMON_IRQ_EN_IDX         6\n#define HIVE_ISYS_GPREG_SRST_IDX                  7\n#define HIVE_ISYS_GPREG_SLV_REG_SRST_IDX          8\n#define HIVE_ISYS_GPREG_REG_PORT_A_IDX            9\n#define HIVE_ISYS_GPREG_REG_PORT_B_IDX            10\n\n \n#define HIVE_ISYS_GPREG_SRST_CAPT_FIFO_A_BIT      0\n#define HIVE_ISYS_GPREG_SRST_CAPT_FIFO_B_BIT      1\n#define HIVE_ISYS_GPREG_SRST_CAPT_FIFO_C_BIT      2\n#define HIVE_ISYS_GPREG_SRST_MULTICAST_A_BIT      3\n#define HIVE_ISYS_GPREG_SRST_MULTICAST_B_BIT      4\n#define HIVE_ISYS_GPREG_SRST_MULTICAST_C_BIT      5\n#define HIVE_ISYS_GPREG_SRST_CAPT_A_BIT           6\n#define HIVE_ISYS_GPREG_SRST_CAPT_B_BIT           7\n#define HIVE_ISYS_GPREG_SRST_CAPT_C_BIT           8\n#define HIVE_ISYS_GPREG_SRST_ACQ_BIT              9\n \n#define HIVE_ISYS_GPREG_SRST_ISYS_CTRL_BIT        10   \n#define HIVE_ISYS_GPREG_SRST_ISYS_CTRL_CAPT_A_BIT 10\n#define HIVE_ISYS_GPREG_SRST_ISYS_CTRL_CAPT_B_BIT 11\n#define HIVE_ISYS_GPREG_SRST_ISYS_CTRL_CAPT_C_BIT 12\n#define HIVE_ISYS_GPREG_SRST_ISYS_CTRL_ACQ_BIT    13\n#define HIVE_ISYS_GPREG_SRST_ISYS_CTRL_TOP_BIT    14\n \n#define HIVE_ISYS_GPREG_SRST_STR_MUX_BIT          15\n#define HIVE_ISYS_GPREG_SRST_CIO2AHB_BIT          16\n#define HIVE_ISYS_GPREG_SRST_GEN_SHORT_FIFO_BIT   17\n#define HIVE_ISYS_GPREG_SRST_WIDE_BUS_BIT         18 \n#define HIVE_ISYS_GPREG_SRST_DMA_BIT              19\n#define HIVE_ISYS_GPREG_SRST_SF_CTRL_CAPT_A_BIT   20\n#define HIVE_ISYS_GPREG_SRST_SF_CTRL_CAPT_B_BIT   21\n#define HIVE_ISYS_GPREG_SRST_SF_CTRL_CAPT_C_BIT   22\n#define HIVE_ISYS_GPREG_SRST_SF_CTRL_ACQ_BIT      23\n#define HIVE_ISYS_GPREG_SRST_CSI_BE_OUT_BIT       24\n\n#define HIVE_ISYS_GPREG_SLV_REG_SRST_CAPT_A_BIT    0\n#define HIVE_ISYS_GPREG_SLV_REG_SRST_CAPT_B_BIT    1\n#define HIVE_ISYS_GPREG_SLV_REG_SRST_CAPT_C_BIT    2\n#define HIVE_ISYS_GPREG_SLV_REG_SRST_ACQ_BIT       3\n#define HIVE_ISYS_GPREG_SLV_REG_SRST_DMA_BIT        4\n#define HIVE_ISYS_GPREG_SLV_REG_SRST_ISYS_CTRL_BIT  5\n\n \n#define HIVE_ISYS_STR_MON_PORT_CAPA            0\n#define HIVE_ISYS_STR_MON_PORT_CAPB            1\n#define HIVE_ISYS_STR_MON_PORT_CAPC            2\n#define HIVE_ISYS_STR_MON_PORT_ACQ             3\n#define HIVE_ISYS_STR_MON_PORT_CSS_GENSH       4\n#define HIVE_ISYS_STR_MON_PORT_SF_GENSH        5\n#define HIVE_ISYS_STR_MON_PORT_SP2ISYS         6\n#define HIVE_ISYS_STR_MON_PORT_ISYS2SP         7\n#define HIVE_ISYS_STR_MON_PORT_PIXA            8\n#define HIVE_ISYS_STR_MON_PORT_PIXB            9\n\n \n#define HIVE_ISYS_IRQ_CSI_SOF_BIT_ID           0\n#define HIVE_ISYS_IRQ_CSI_EOF_BIT_ID           1\n#define HIVE_ISYS_IRQ_CSI_SOL_BIT_ID           2\n#define HIVE_ISYS_IRQ_CSI_EOL_BIT_ID           3\n#define HIVE_ISYS_IRQ_CSI_RECEIVER_BIT_ID      4\n#define HIVE_ISYS_IRQ_CSI_RECEIVER_BE_BIT_ID   5\n#define HIVE_ISYS_IRQ_CAP_UNIT_A_NO_SOP        6\n#define HIVE_ISYS_IRQ_CAP_UNIT_A_LATE_SOP      7\n \n#define HIVE_ISYS_IRQ_CAP_UNIT_B_NO_SOP        8\n#define HIVE_ISYS_IRQ_CAP_UNIT_B_LATE_SOP      9\n \n#define HIVE_ISYS_IRQ_CAP_UNIT_C_NO_SOP       10\n#define HIVE_ISYS_IRQ_CAP_UNIT_C_LATE_SOP     11\n \n#define HIVE_ISYS_IRQ_ACQ_UNIT_SOP_MISMATCH   12\n \n#define HIVE_ISYS_IRQ_INP_CTRL_CAPA           13\n#define HIVE_ISYS_IRQ_INP_CTRL_CAPB           14\n#define HIVE_ISYS_IRQ_INP_CTRL_CAPC           15\n#define HIVE_ISYS_IRQ_CIO2AHB                 16\n#define HIVE_ISYS_IRQ_DMA_BIT_ID              17\n#define HIVE_ISYS_IRQ_STREAM_MON_BIT_ID       18\n#define HIVE_ISYS_IRQ_NUM_BITS                19\n\n \n#define HIVE_ISYS_DMA_CHANNEL                  0\n#define HIVE_ISYS_DMA_IBUF_DDR_CONN            0\n#define HIVE_ISYS_DMA_HEIGHT                   1\n#define HIVE_ISYS_DMA_ELEMS                    1  \n#define HIVE_ISYS_DMA_STRIDE                   0  \n#define HIVE_ISYS_DMA_CROP                     0  \n#define HIVE_ISYS_DMA_EXTENSION                0  \n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}