# 第四章 组合逻辑电路

## 1 组合逻辑电路的分析

-   分析步骤
    <img src="https://gitee.com/Miraclezjy/utoolspic/raw/master/1639567990290.png"></img>

### 一位二进制半加器

-   逻辑表达式

若将 A，B 分别作为一位二进制数，S 是 A，B 相加的“和”，C 是相加产生的进位，则有：

$$
S = A \oplus B\\
C = AB
$$

-   示意图
    <img src="https://gitee.com/Miraclezjy/utoolspic/raw/master/1639567495681.png"></img>

## 2 组合逻辑电路的设计

-   设计步骤
    <img src="https://gitee.com/Miraclezjy/utoolspic/raw/master/1639568086626.png"></img>

## 3 组合逻辑电路中的险象

### 竞争

- 理解：多个信号到达某一点**有时差**的现象

  由于延迟时间的影响，输入信号经过不同路径到达输出端的时间有先有后的现象。

- 分类

1. **非临界竞争**
    - 不产生错误输出的竞争（误打误撞，错了也没关系）
2. **临界竞争**
    - 导致错误输出的竞争

### 险象

- 解释：由竞争导致的**错误输出**信号

  -   组合电路中的险象是一种瞬态现象

  -   它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系

  -   一旦瞬态过程结束，即可恢复正常逻辑关系


- 分类：

1. **静态险象**
    - 在输入变化而输出不应发生变化的情况下，输出端产生的短暂的错误输出（不应该变却变了）
2. **动态险象**
    - 在输入变化而输出应该发生变化的情况下，输出在变化过程中产生的短暂的错误输出（应该变但还没变）

按错误输出脉冲信号的极性划分：

1. “0”型险象
    - 错误输出信号为**负脉冲**
2. “1”型险象
    - 错误输出信号为**正脉冲**

### 险象的判断

-   代数法

1. 是否同时存在 $X$ 和 $\overline{X}$
2. 若存在，消去其他变量，检查函数表达式是否会变为 $ X + \overline{X} $ 或 $ X \cdot \overline{X} $ 的形式
3. 若出现，则电路会产生险象

-   卡诺图法

当逻辑表达式为**与-或表达式**时，作出函数卡诺图，并画出和函数表达式中各“与”项对应的卡诺圈，若卡诺圈之间存在**相切**关系，即两卡诺圈之间存在不被同一卡诺圈包含的相邻最小项，则该电路可能产生险象

### 险象的消除

1. 增加冗余项

-   增加冗余项的方法
    -   “或”上冗余的“与”项
    -   “与”上冗余的“或”项
-   冗余项的选择
    -   代数法
        当出现形如 $X + \overline{X}$ 的项时，“或”上导致这种情况的其他变量取值组合。
    -   卡诺图
        即在卡诺图上增加多余的卡诺圈，将“相切”卡诺圈之间的相邻最小项圈起来，新增的卡诺圈即为需要添加的“与”项。

2. 惯性延时环节

消除险象的另一种方法是在组合电路输出端连接一个惯性延时环节，通常采用 RC 电路作惯性延时环节，实质上是一个**低通滤波器**。惯性环节的时间常数 $ \tau = RC $。一般要求 $\tau$ 大于尖脉冲的宽度，以便能将尖脉冲“削平”，但 $\tau$ 太大将使正常输出信号产生不允许的畸变。

3. 选通法

不必增加任何器件，仅仅是利用选通脉冲的作用，从时间上加以控制，使输出避开险象脉冲。
