TimeQuest Timing Analyzer report for LCD_top
Thu Mar 08 23:00:48 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'clkDivSel:U0|clkOut'
 13. Slow 1200mV 85C Model Setup: 'clkDivSel:U1|clkOut'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clkDivSel:U0|clkOut'
 16. Slow 1200mV 85C Model Hold: 'clkDivSel:U1|clkOut'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'clkDivSel:U0|clkOut'
 33. Slow 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'clkDivSel:U0|clkOut'
 36. Slow 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Setup: 'clkDivSel:U0|clkOut'
 52. Fast 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'
 53. Fast 1200mV 0C Model Hold: 'clk'
 54. Fast 1200mV 0C Model Hold: 'clkDivSel:U0|clkOut'
 55. Fast 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LCD_top                                                         ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                 ;
; clkDivSel:U0|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDivSel:U0|clkOut } ;
; clkDivSel:U1|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDivSel:U1|clkOut } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                  ;
+------------+-----------------+---------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                           ;
+------------+-----------------+---------------------+------------------------------------------------+
; 220.6 MHz  ; 220.6 MHz       ; clk                 ;                                                ;
; 258.87 MHz ; 258.87 MHz      ; clkDivSel:U0|clkOut ;                                                ;
; 644.33 MHz ; 500.0 MHz       ; clkDivSel:U1|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -3.533 ; -144.441      ;
; clkDivSel:U0|clkOut ; -2.863 ; -63.995       ;
; clkDivSel:U1|clkOut ; -0.552 ; -1.431        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -0.142 ; -0.401        ;
; clkDivSel:U0|clkOut ; 0.357  ; 0.000         ;
; clkDivSel:U1|clkOut ; 0.358  ; 0.000         ;
+---------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; clk                 ; -3.000 ; -89.000            ;
; clkDivSel:U0|clkOut ; -1.000 ; -29.000            ;
; clkDivSel:U1|clkOut ; -1.000 ; -4.000             ;
+---------------------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                               ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.533 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.459      ;
; -3.525 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.451      ;
; -3.432 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.359      ;
; -3.428 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.354      ;
; -3.393 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.319      ;
; -3.383 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.309      ;
; -3.329 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.255      ;
; -3.324 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.250      ;
; -3.314 ; clkDivSel:U1|count1[16] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.248      ;
; -3.291 ; clkDivSel:U3|count1[20] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.218      ;
; -3.287 ; clkDivSel:U3|count1[11] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.213      ;
; -3.237 ; clkDivSel:U1|count1[14] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.171      ;
; -3.223 ; clkDivSel:U3|count1[7]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.148      ;
; -3.222 ; clkDivSel:U3|count1[8]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.147      ;
; -3.215 ; clkDivSel:U3|count1[16] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.142      ;
; -3.213 ; clkDivSel:U3|count1[9]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.138      ;
; -3.182 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.117      ;
; -3.125 ; clkDivSel:U3|count1[14] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.052      ;
; -3.115 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.050      ;
; -3.104 ; clkDivSel:U1|count1[17] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.038      ;
; -3.077 ; clkDivSel:U1|count1[19] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.011      ;
; -3.062 ; clkDivSel:U1|count1[20] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.996      ;
; -3.035 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.970      ;
; -3.023 ; clkDivSel:U0|count1[11] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.958      ;
; -3.009 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.943      ;
; -2.966 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.899      ;
; -2.966 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.899      ;
; -2.949 ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.879      ;
; -2.941 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.876      ;
; -2.931 ; clkDivSel:U1|count1[21] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.865      ;
; -2.922 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.856      ;
; -2.868 ; clkDivSel:U1|count1[15] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.802      ;
; -2.860 ; clkDivSel:U3|count1[0]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.785      ;
; -2.857 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.791      ;
; -2.856 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.790      ;
; -2.856 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.790      ;
; -2.854 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.788      ;
; -2.850 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.783      ;
; -2.849 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.783      ;
; -2.848 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.782      ;
; -2.848 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.782      ;
; -2.846 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.780      ;
; -2.846 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.780      ;
; -2.845 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.779      ;
; -2.842 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.775      ;
; -2.838 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.772      ;
; -2.837 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.771      ;
; -2.822 ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.757      ;
; -2.799 ; clkDivSel:U0|count1[20] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.732      ;
; -2.764 ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.699      ;
; -2.761 ; clkDivSel:U3|count1[2]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.686      ;
; -2.756 ; clkDivSel:U0|count1[24] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.689      ;
; -2.756 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.691      ;
; -2.755 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.690      ;
; -2.755 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.690      ;
; -2.753 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.688      ;
; -2.752 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.686      ;
; -2.751 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.685      ;
; -2.751 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.685      ;
; -2.749 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.683      ;
; -2.745 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.680      ;
; -2.744 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.679      ;
; -2.741 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.675      ;
; -2.740 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.674      ;
; -2.737 ; clkDivSel:U3|count1[1]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.662      ;
; -2.729 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.662      ;
; -2.727 ; clkDivSel:U3|count1[22] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.068     ; 3.654      ;
; -2.722 ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.657      ;
; -2.717 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.651      ;
; -2.716 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.650      ;
; -2.716 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.650      ;
; -2.714 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.648      ;
; -2.707 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.642      ;
; -2.707 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.641      ;
; -2.706 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.640      ;
; -2.706 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.640      ;
; -2.706 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.640      ;
; -2.705 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.639      ;
; -2.704 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.638      ;
; -2.696 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.629      ;
; -2.696 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.630      ;
; -2.695 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.629      ;
; -2.682 ; clkDivSel:U0|count1[15] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.615      ;
; -2.669 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.604      ;
; -2.661 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.596      ;
; -2.654 ; clkDivSel:U3|count1[4]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.579      ;
; -2.653 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.587      ;
; -2.652 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.586      ;
; -2.651 ; clkDivSel:U3|count1[5]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.069     ; 3.577      ;
; -2.650 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.584      ;
; -2.648 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.582      ;
; -2.647 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.581      ;
; -2.647 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.581      ;
; -2.645 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.579      ;
; -2.642 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.576      ;
; -2.641 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.575      ;
; -2.637 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.571      ;
; -2.636 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.570      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDivSel:U0|clkOut'                                                                                                            ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.863 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.799      ;
; -2.730 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.666      ;
; -2.676 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.612      ;
; -2.674 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.610      ;
; -2.670 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.607      ;
; -2.629 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.565      ;
; -2.627 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.563      ;
; -2.619 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.556      ;
; -2.613 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.550      ;
; -2.612 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.549      ;
; -2.606 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.543      ;
; -2.595 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.531      ;
; -2.592 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.526      ;
; -2.572 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.505      ;
; -2.553 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.490      ;
; -2.542 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.479      ;
; -2.541 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.477      ;
; -2.539 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.475      ;
; -2.522 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.451      ;
; -2.518 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.451      ;
; -2.516 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.449      ;
; -2.499 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.436      ;
; -2.491 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.064     ; 3.422      ;
; -2.484 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.421      ;
; -2.477 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.414      ;
; -2.461 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.395      ;
; -2.454 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.388      ;
; -2.450 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.387      ;
; -2.445 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.381      ;
; -2.444 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.381      ;
; -2.440 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.372      ;
; -2.434 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.367      ;
; -2.421 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.354      ;
; -2.412 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.348      ;
; -2.395 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.331      ;
; -2.389 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.323      ;
; -2.384 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.317      ;
; -2.378 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.311      ;
; -2.375 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.311      ;
; -2.369 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.302      ;
; -2.365 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.302      ;
; -2.363 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.297      ;
; -2.358 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.294      ;
; -2.356 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.292      ;
; -2.354 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.283      ;
; -2.353 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.290      ;
; -2.353 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.290      ;
; -2.347 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.284      ;
; -2.345 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.274      ;
; -2.341 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.277      ;
; -2.339 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.275      ;
; -2.337 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.270      ;
; -2.335 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.269      ;
; -2.334 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.267      ;
; -2.333 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.266      ;
; -2.333 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.267      ;
; -2.330 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.263      ;
; -2.329 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.261      ;
; -2.325 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.261      ;
; -2.320 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.064     ; 3.251      ;
; -2.315 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.252      ;
; -2.311 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.248      ;
; -2.305 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.237      ;
; -2.303 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.064     ; 3.234      ;
; -2.302 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.234      ;
; -2.301 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.238      ;
; -2.300 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.237      ;
; -2.294 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.231      ;
; -2.293 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.226      ;
; -2.292 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.059     ; 3.228      ;
; -2.292 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.226      ;
; -2.290 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.065     ; 3.220      ;
; -2.287 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.224      ;
; -2.286 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.220      ;
; -2.284 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.221      ;
; -2.283 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.216      ;
; -2.282 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.211      ;
; -2.281 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.214      ;
; -2.280 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.213      ;
; -2.280 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.213      ;
; -2.279 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.212      ;
; -2.278 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.060     ; 3.213      ;
; -2.278 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.211      ;
; -2.277 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.214      ;
; -2.277 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.210      ;
; -2.276 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.213      ;
; -2.276 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.209      ;
; -2.274 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.207      ;
; -2.271 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.060     ; 3.206      ;
; -2.263 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.196      ;
; -2.258 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.061     ; 3.192      ;
; -2.254 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.187      ;
; -2.253 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.185      ;
; -2.251 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.060     ; 3.186      ;
; -2.251 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.184      ;
; -2.247 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.063     ; 3.179      ;
; -2.246 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.183      ;
; -2.242 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.066     ; 3.171      ;
; -2.239 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.176      ;
; -2.239 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.062     ; 3.172      ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDivSel:U1|clkOut'                                                                 ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; -0.552 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.485      ;
; -0.543 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.476      ;
; -0.529 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.462      ;
; -0.520 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.453      ;
; -0.351 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.284      ;
; -0.336 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.269      ;
; -0.323 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.256      ;
; -0.232 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.165      ;
; -0.223 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.156      ;
; -0.150 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.083      ;
; -0.086 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 1.019      ;
; 0.161  ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 0.772      ;
; 0.274  ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.062     ; 0.659      ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                       ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.142 ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; 0.000        ; 2.400      ; 2.644      ;
; -0.132 ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.403      ; 2.657      ;
; -0.127 ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.403      ; 2.662      ;
; 0.359  ; clkDivSel:U3|clkOut     ; clkDivSel:U3|clkOut     ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.391  ; clkDivSel:U0|count1[25] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.392  ; clkDivSel:U3|count1[25] ; clkDivSel:U3|count1[25] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.609      ;
; 0.404  ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.403      ; 2.693      ;
; 0.444  ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; -0.500       ; 2.400      ; 2.730      ;
; 0.520  ; count[3]                ; LEDs[3]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.107     ; 0.600      ;
; 0.538  ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.403      ; 2.827      ;
; 0.555  ; count[1]                ; LEDs[1]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.107     ; 0.635      ;
; 0.558  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[13] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDivSel:U3|count1[8]  ; clkDivSel:U3|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.776      ;
; 0.559  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.776      ;
; 0.560  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561  ; clkDivSel:U3|count1[7]  ; clkDivSel:U3|count1[7]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.562  ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.564  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.564  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.781      ;
; 0.570  ; clkDivSel:U3|count1[3]  ; clkDivSel:U3|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clkDivSel:U3|count1[2]  ; clkDivSel:U3|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.571  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.571  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.572  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDivSel:U3|count1[9]  ; clkDivSel:U3|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivSel:U3|count1[16] ; clkDivSel:U3|count1[16] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.573  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573  ; clkDivSel:U3|count1[24] ; clkDivSel:U3|count1[24] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.574  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.791      ;
; 0.574  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDivSel:U3|count1[4]  ; clkDivSel:U3|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; count[0]                ; LEDs[0]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.107     ; 0.654      ;
; 0.575  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.575  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.576  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.793      ;
; 0.576  ; clkDivSel:U3|count1[22] ; clkDivSel:U3|count1[22] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.793      ;
; 0.642  ; count[2]                ; LEDs[2]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.107     ; 0.722      ;
; 0.689  ; clkDivSel:U3|count1[1]  ; clkDivSel:U3|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 0.907      ;
; 0.715  ; clkDivSel:U3|count1[14] ; clkDivSel:U3|count1[14] ; clk                 ; clk         ; 0.000        ; 0.060      ; 0.932      ;
; 0.802  ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.020      ;
; 0.832  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.050      ;
; 0.834  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.834  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.835  ; clkDivSel:U3|count1[7]  ; clkDivSel:U3|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.836  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.054      ;
; 0.845  ; clkDivSel:U3|count1[3]  ; clkDivSel:U3|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.063      ;
; 0.846  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDivSel:U3|count1[8]  ; clkDivSel:U3|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDivSel:U3|count1[23] ; clkDivSel:U3|count1[24] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[22] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.848  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.065      ;
; 0.848  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849  ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|count1[7]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.066      ;
; 0.850  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.850  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.851  ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.853  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.070      ;
; 0.853  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.859  ; clkDivSel:U3|count1[2]  ; clkDivSel:U3|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.076      ;
; 0.859  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.076      ;
; 0.860  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.077      ;
; 0.860  ; clkDivSel:U3|count1[0]  ; clkDivSel:U3|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clkDivSel:U3|count1[24] ; clkDivSel:U3|count1[25] ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.078      ;
; 0.861  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.078      ;
; 0.861  ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.060      ; 1.078      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDivSel:U0|clkOut'                                                                                                            ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.357 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.360 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.580      ;
; 0.673 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 0.892      ;
; 0.720 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 0.940      ;
; 0.790 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.009      ;
; 0.843 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.061      ;
; 0.870 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.089      ;
; 0.925 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.144      ;
; 0.945 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.164      ;
; 0.951 ; LCD_Driver:driver|dataOut[0]   ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.170      ;
; 0.966 ; count[0]                       ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.319      ; 0.962      ;
; 0.976 ; LCD_Driver:driver|enableOut    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.195      ;
; 0.980 ; count[0]                       ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.319      ; 0.976      ;
; 0.985 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.204      ;
; 0.998 ; LCD_Driver:driver|ZeroOne      ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.218      ;
; 1.054 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.273      ;
; 1.068 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.287      ;
; 1.074 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.060      ; 1.291      ;
; 1.085 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.303      ;
; 1.122 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.342      ;
; 1.128 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.347      ;
; 1.129 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.348      ;
; 1.149 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.369      ;
; 1.151 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.370      ;
; 1.152 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.371      ;
; 1.169 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.389      ;
; 1.170 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.389      ;
; 1.172 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.392      ;
; 1.188 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.406      ;
; 1.193 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.411      ;
; 1.195 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.413      ;
; 1.195 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.416      ;
; 1.199 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.419      ;
; 1.203 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.423      ;
; 1.206 ; count[1]                       ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.319      ; 1.202      ;
; 1.237 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.456      ;
; 1.250 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.469      ;
; 1.252 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|count[1]     ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.509      ; 1.448      ;
; 1.253 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.472      ;
; 1.260 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.479      ;
; 1.262 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.480      ;
; 1.271 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.492      ;
; 1.279 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|RS           ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.511      ; 1.477      ;
; 1.283 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.504      ;
; 1.284 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|ZeroOne      ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.509      ; 1.480      ;
; 1.300 ; count[1]                       ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.319      ; 1.296      ;
; 1.306 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|ienable      ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.507      ; 1.500      ;
; 1.316 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.060      ; 1.533      ;
; 1.317 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.060      ; 1.534      ;
; 1.318 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.060      ; 1.535      ;
; 1.319 ; count[0]                       ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.319      ; 1.315      ;
; 1.320 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.060      ; 1.537      ;
; 1.320 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.541      ;
; 1.322 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.060      ; 1.539      ;
; 1.323 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|dataOut[7]   ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.511      ; 1.521      ;
; 1.325 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.544      ;
; 1.326 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.545      ;
; 1.328 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.547      ;
; 1.328 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.547      ;
; 1.328 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[4]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.547      ;
; 1.329 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.548      ;
; 1.331 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.550      ;
; 1.333 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.554      ;
; 1.368 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.589      ;
; 1.369 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.060      ; 1.586      ;
; 1.374 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.066      ; 1.597      ;
; 1.378 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.599      ;
; 1.379 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.599      ;
; 1.379 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.598      ;
; 1.380 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|bitNum[4]    ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.508      ; 1.575      ;
; 1.395 ; count[1]                       ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.319      ; 1.391      ;
; 1.406 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.627      ;
; 1.414 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.060      ; 1.631      ;
; 1.415 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.633      ;
; 1.424 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.066      ; 1.647      ;
; 1.428 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.648      ;
; 1.429 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.648      ;
; 1.430 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.648      ;
; 1.435 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.653      ;
; 1.437 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.655      ;
; 1.445 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.062      ; 1.664      ;
; 1.446 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.063      ; 1.666      ;
; 1.450 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.671      ;
; 1.453 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.061      ; 1.671      ;
; 1.455 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.676      ;
; 1.461 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.065      ; 1.683      ;
; 1.466 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.064      ; 1.687      ;
; 1.470 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.058      ; 1.685      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDivSel:U1|clkOut'                                                                 ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.358 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.580      ;
; 0.434 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.653      ;
; 0.627 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.846      ;
; 0.729 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.948      ;
; 0.730 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 0.949      ;
; 0.796 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.015      ;
; 0.797 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.016      ;
; 0.824 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.043      ;
; 0.887 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.106      ;
; 0.935 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.154      ;
; 0.944 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.163      ;
; 1.088 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.062      ; 1.307      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[9]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[4]~reg0            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'                                                              ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|ZeroOne|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[1]|clk          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[2]|clk          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[3]|clk          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[4]|clk          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[6]|clk          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|iDataIn[0]|clk          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|iDataIn[12]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|iDataIn[1]|clk          ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|RS|clk                  ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[0]|clk           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[1]|clk           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[2]|clk           ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'                                                          ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; 3.227 ; 3.769 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; 2.070 ; 2.617 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; -1.205 ; -1.687 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; -1.581 ; -2.071 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 8.431 ; 8.597 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 6.703 ; 6.810 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 6.833 ; 6.935 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 8.431 ; 8.597 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.594 ; 6.679 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 7.744 ; 7.941 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 6.384 ; 6.399 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 6.293 ; 6.291 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 6.384 ; 6.399 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 6.055 ; 6.070 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 6.054 ; 6.071 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 6.058 ; 6.069 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 6.058 ; 6.069 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 6.212 ; 6.210 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 6.239 ; 6.237 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 6.293 ; 6.321 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 6.157 ; 6.200 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 6.441 ; 6.522 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 6.545 ; 6.647 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 6.670 ; 6.768 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 8.252 ; 8.416 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.441 ; 6.522 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 7.546 ; 7.735 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 5.892 ; 5.906 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 6.121 ; 6.120 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 6.209 ; 6.222 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 5.892 ; 5.906 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 5.892 ; 5.908 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 5.895 ; 5.906 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 5.895 ; 5.906 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 6.043 ; 6.040 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 6.070 ; 6.067 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 6.122 ; 6.148 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 5.992 ; 6.032 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                   ;
+------------+-----------------+---------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                           ;
+------------+-----------------+---------------------+------------------------------------------------+
; 247.52 MHz ; 247.52 MHz      ; clk                 ;                                                ;
; 288.6 MHz  ; 288.6 MHz       ; clkDivSel:U0|clkOut ;                                                ;
; 722.02 MHz ; 500.0 MHz       ; clkDivSel:U1|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -3.040 ; -119.236      ;
; clkDivSel:U0|clkOut ; -2.465 ; -54.751       ;
; clkDivSel:U1|clkOut ; -0.385 ; -0.948        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -0.160 ; -0.418        ;
; clkDivSel:U0|clkOut ; 0.312  ; 0.000         ;
; clkDivSel:U1|clkOut ; 0.313  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk                 ; -3.000 ; -89.000           ;
; clkDivSel:U0|clkOut ; -1.000 ; -29.000           ;
; clkDivSel:U1|clkOut ; -1.000 ; -4.000            ;
+---------------------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.040 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.977      ;
; -3.034 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.971      ;
; -2.961 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.898      ;
; -2.953 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.890      ;
; -2.919 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.856      ;
; -2.910 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.847      ;
; -2.884 ; clkDivSel:U1|count1[16] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.825      ;
; -2.863 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.800      ;
; -2.858 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.795      ;
; -2.836 ; clkDivSel:U3|count1[16] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.773      ;
; -2.832 ; clkDivSel:U3|count1[20] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.769      ;
; -2.822 ; clkDivSel:U3|count1[11] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.759      ;
; -2.804 ; clkDivSel:U3|count1[8]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.739      ;
; -2.796 ; clkDivSel:U3|count1[7]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.731      ;
; -2.793 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.735      ;
; -2.782 ; clkDivSel:U1|count1[14] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.723      ;
; -2.779 ; clkDivSel:U3|count1[9]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.714      ;
; -2.767 ; clkDivSel:U3|count1[14] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.704      ;
; -2.720 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.661      ;
; -2.668 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.610      ;
; -2.665 ; clkDivSel:U1|count1[17] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.606      ;
; -2.649 ; clkDivSel:U1|count1[19] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.590      ;
; -2.645 ; clkDivSel:U0|count1[11] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.586      ;
; -2.635 ; clkDivSel:U1|count1[20] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.576      ;
; -2.592 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.532      ;
; -2.586 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.527      ;
; -2.582 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.522      ;
; -2.568 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.509      ;
; -2.568 ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.503      ;
; -2.553 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.494      ;
; -2.530 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.471      ;
; -2.523 ; clkDivSel:U1|count1[21] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.464      ;
; -2.498 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.438      ;
; -2.491 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.431      ;
; -2.478 ; clkDivSel:U3|count1[0]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.413      ;
; -2.458 ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.399      ;
; -2.457 ; clkDivSel:U1|count1[15] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.398      ;
; -2.449 ; clkDivSel:U0|count1[20] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.389      ;
; -2.424 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.365      ;
; -2.424 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.365      ;
; -2.423 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.364      ;
; -2.422 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.363      ;
; -2.418 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.359      ;
; -2.418 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.359      ;
; -2.417 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.358      ;
; -2.416 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.357      ;
; -2.413 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.354      ;
; -2.412 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.353      ;
; -2.407 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.348      ;
; -2.406 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.347      ;
; -2.386 ; clkDivSel:U3|count1[2]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.321      ;
; -2.385 ; clkDivSel:U0|count1[24] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.325      ;
; -2.380 ; clkDivSel:U0|count1[13] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.320      ;
; -2.360 ; clkDivSel:U3|count1[1]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.295      ;
; -2.359 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.299      ;
; -2.356 ; clkDivSel:U0|count1[15] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.296      ;
; -2.346 ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.288      ;
; -2.346 ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.287      ;
; -2.346 ; clkDivSel:U3|count1[22] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.283      ;
; -2.345 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.286      ;
; -2.345 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.286      ;
; -2.344 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.285      ;
; -2.343 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.284      ;
; -2.337 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.278      ;
; -2.337 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.278      ;
; -2.336 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.277      ;
; -2.335 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.276      ;
; -2.334 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.275      ;
; -2.333 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.274      ;
; -2.326 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.267      ;
; -2.325 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.266      ;
; -2.318 ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.260      ;
; -2.311 ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.053     ; 3.253      ;
; -2.307 ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.248      ;
; -2.303 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.244      ;
; -2.303 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.244      ;
; -2.302 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.243      ;
; -2.301 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.242      ;
; -2.294 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.235      ;
; -2.294 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.235      ;
; -2.293 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.234      ;
; -2.292 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.233      ;
; -2.292 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.233      ;
; -2.291 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.232      ;
; -2.284 ; clkDivSel:U3|count1[4]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.219      ;
; -2.283 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.224      ;
; -2.282 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.223      ;
; -2.279 ; clkDivSel:U0|count1[23] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.219      ;
; -2.263 ; clkDivSel:U0|count1[14] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.203      ;
; -2.251 ; clkDivSel:U1|count1[12] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.192      ;
; -2.247 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.188      ;
; -2.247 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.188      ;
; -2.246 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.187      ;
; -2.246 ; clkDivSel:U3|count1[5]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.058     ; 3.183      ;
; -2.245 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.186      ;
; -2.242 ; clkDivSel:U3|count1[16] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.183      ;
; -2.242 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.183      ;
; -2.242 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.183      ;
; -2.241 ; clkDivSel:U3|count1[16] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.182      ;
; -2.241 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.182      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDivSel:U0|clkOut'                                                                                                             ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -2.465 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.408      ;
; -2.372 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.315      ;
; -2.346 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.289      ;
; -2.343 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.286      ;
; -2.283 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.226      ;
; -2.282 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.226      ;
; -2.280 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.223      ;
; -2.276 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.220      ;
; -2.250 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.194      ;
; -2.248 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 3.190      ;
; -2.244 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.188      ;
; -2.243 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.187      ;
; -2.242 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.050     ; 3.187      ;
; -2.223 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.166      ;
; -2.205 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.050     ; 3.150      ;
; -2.197 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.140      ;
; -2.194 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.137      ;
; -2.188 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 3.125      ;
; -2.173 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.114      ;
; -2.161 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.105      ;
; -2.147 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.088      ;
; -2.144 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.085      ;
; -2.140 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.084      ;
; -2.135 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.076      ;
; -2.133 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.077      ;
; -2.128 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 3.068      ;
; -2.127 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.071      ;
; -2.118 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 3.058      ;
; -2.108 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 3.052      ;
; -2.091 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 3.033      ;
; -2.090 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 3.031      ;
; -2.086 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 3.029      ;
; -2.081 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.050     ; 3.026      ;
; -2.077 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 3.019      ;
; -2.050 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.994      ;
; -2.044 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.050     ; 2.989      ;
; -2.042 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 2.985      ;
; -2.041 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.982      ;
; -2.040 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.981      ;
; -2.036 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 2.978      ;
; -2.034 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.978      ;
; -2.026 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 2.968      ;
; -2.023 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.964      ;
; -2.018 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 2.961      ;
; -2.018 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.962      ;
; -2.016 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 2.959      ;
; -2.013 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 2.956      ;
; -2.013 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 2.956      ;
; -2.011 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.952      ;
; -2.006 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 2.943      ;
; -2.004 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.050     ; 2.949      ;
; -2.000 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.944      ;
; -2.000 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 2.942      ;
; -1.997 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 2.939      ;
; -1.994 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 2.934      ;
; -1.992 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 2.935      ;
; -1.991 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.935      ;
; -1.991 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 2.931      ;
; -1.991 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 2.928      ;
; -1.989 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 2.932      ;
; -1.982 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.056     ; 2.921      ;
; -1.976 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 2.916      ;
; -1.974 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.915      ;
; -1.969 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 2.909      ;
; -1.968 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.909      ;
; -1.967 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.050     ; 2.912      ;
; -1.965 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.906      ;
; -1.964 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.050     ; 2.909      ;
; -1.962 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.906      ;
; -1.956 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.897      ;
; -1.953 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.894      ;
; -1.952 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.896      ;
; -1.949 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.057     ; 2.887      ;
; -1.946 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.890      ;
; -1.944 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.888      ;
; -1.942 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.883      ;
; -1.941 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 2.883      ;
; -1.939 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.880      ;
; -1.939 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.880      ;
; -1.938 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 2.875      ;
; -1.938 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.879      ;
; -1.937 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 2.879      ;
; -1.937 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.058     ; 2.874      ;
; -1.937 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.878      ;
; -1.936 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 2.879      ;
; -1.936 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.877      ;
; -1.932 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 2.872      ;
; -1.931 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 2.871      ;
; -1.930 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.055     ; 2.870      ;
; -1.930 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.053     ; 2.872      ;
; -1.930 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.871      ;
; -1.930 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.052     ; 2.873      ;
; -1.929 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.873      ;
; -1.929 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.873      ;
; -1.927 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.050     ; 2.872      ;
; -1.927 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.868      ;
; -1.927 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.868      ;
; -1.924 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.054     ; 2.865      ;
; -1.923 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.051     ; 2.867      ;
; -1.919 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.057     ; 2.857      ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'                                                                  ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; -0.385 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 1.326      ;
; -0.370 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 1.311      ;
; -0.363 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 1.304      ;
; -0.348 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 1.289      ;
; -0.234 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 1.175      ;
; -0.193 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 1.134      ;
; -0.192 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 1.133      ;
; -0.099 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 1.040      ;
; -0.084 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 1.025      ;
; -0.030 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 0.971      ;
; 0.041  ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 0.900      ;
; 0.248  ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 0.693      ;
; 0.358  ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.054     ; 0.583      ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.160 ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.214      ; 2.408      ;
; -0.140 ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; 0.000        ; 2.211      ; 2.425      ;
; -0.118 ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 2.214      ; 2.450      ;
; 0.313  ; clkDivSel:U3|clkOut     ; clkDivSel:U3|clkOut     ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.348  ; clkDivSel:U0|count1[25] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.348  ; clkDivSel:U3|count1[25] ; clkDivSel:U3|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.359  ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.214      ; 2.427      ;
; 0.366  ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; -0.500       ; 2.211      ; 2.431      ;
; 0.420  ; count[3]                ; LEDs[3]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.049     ; 0.545      ;
; 0.440  ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 2.214      ; 2.508      ;
; 0.452  ; count[1]                ; LEDs[1]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.049     ; 0.577      ;
; 0.465  ; count[0]                ; LEDs[0]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.049     ; 0.590      ;
; 0.500  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[13] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.502  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivSel:U3|count1[8]  ; clkDivSel:U3|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; clkDivSel:U3|count1[7]  ; clkDivSel:U3|count1[7]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.504  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.505  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.506  ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.507  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.705      ;
; 0.512  ; clkDivSel:U3|count1[3]  ; clkDivSel:U3|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U3|count1[2]  ; clkDivSel:U3|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U3|count1[16] ; clkDivSel:U3|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U3|count1[24] ; clkDivSel:U3|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U3|count1[9]  ; clkDivSel:U3|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivSel:U3|count1[4]  ; clkDivSel:U3|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.518  ; clkDivSel:U3|count1[22] ; clkDivSel:U3|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.525  ; count[2]                ; LEDs[2]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.049     ; 0.650      ;
; 0.623  ; clkDivSel:U3|count1[1]  ; clkDivSel:U3|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.821      ;
; 0.652  ; clkDivSel:U3|count1[14] ; clkDivSel:U3|count1[14] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.850      ;
; 0.722  ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.920      ;
; 0.745  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.943      ;
; 0.746  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.746  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.747  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.747  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.748  ; clkDivSel:U3|count1[7]  ; clkDivSel:U3|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.748  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.749  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.947      ;
; 0.751  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.949      ;
; 0.751  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.949      ;
; 0.751  ; clkDivSel:U3|count1[8]  ; clkDivSel:U3|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.949      ;
; 0.752  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.753  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.951      ;
; 0.755  ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|count1[7]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.953      ;
; 0.756  ; clkDivSel:U3|count1[3]  ; clkDivSel:U3|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.756  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.756  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.757  ; clkDivSel:U3|count1[23] ; clkDivSel:U3|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.757  ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.758  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; clkDivSel:U3|count1[2]  ; clkDivSel:U3|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDivSel:U3|count1[24] ; clkDivSel:U3|count1[25] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.765  ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.765  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.765  ; clkDivSel:U3|count1[0]  ; clkDivSel:U3|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.766  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.766  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.054      ; 0.964      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDivSel:U0|clkOut'                                                                                                             ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.312 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.519      ;
; 0.609 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 0.806      ;
; 0.658 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.856      ;
; 0.717 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.915      ;
; 0.765 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.963      ;
; 0.788 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 0.986      ;
; 0.840 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.039      ;
; 0.853 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.050      ;
; 0.872 ; LCD_Driver:driver|dataOut[0]   ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.070      ;
; 0.876 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.075      ;
; 0.881 ; LCD_Driver:driver|enableOut    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.080      ;
; 0.918 ; LCD_Driver:driver|ZeroOne      ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.116      ;
; 0.947 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.145      ;
; 0.947 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.145      ;
; 0.975 ; count[0]                       ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.238      ; 0.877      ;
; 0.976 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.173      ;
; 0.985 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.183      ;
; 0.989 ; count[0]                       ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.238      ; 0.891      ;
; 1.014 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.212      ;
; 1.014 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.212      ;
; 1.019 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.216      ;
; 1.020 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.219      ;
; 1.028 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.227      ;
; 1.041 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.239      ;
; 1.049 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.247      ;
; 1.069 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.267      ;
; 1.072 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.270      ;
; 1.073 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.271      ;
; 1.077 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.275      ;
; 1.079 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.277      ;
; 1.089 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.288      ;
; 1.092 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.289      ;
; 1.096 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.294      ;
; 1.100 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.298      ;
; 1.121 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.318      ;
; 1.123 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.321      ;
; 1.148 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.347      ;
; 1.153 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.351      ;
; 1.166 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.056      ; 1.366      ;
; 1.176 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.375      ;
; 1.190 ; count[1]                       ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.238      ; 1.092      ;
; 1.197 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.052      ; 1.393      ;
; 1.200 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.399      ;
; 1.202 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.401      ;
; 1.203 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.402      ;
; 1.203 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[4]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.402      ;
; 1.205 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.404      ;
; 1.208 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.052      ; 1.404      ;
; 1.208 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.052      ; 1.404      ;
; 1.209 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.052      ; 1.405      ;
; 1.210 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.407      ;
; 1.211 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.052      ; 1.407      ;
; 1.211 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.408      ;
; 1.214 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.411      ;
; 1.215 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.056      ; 1.415      ;
; 1.230 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.428      ;
; 1.232 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.431      ;
; 1.237 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.434      ;
; 1.237 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.056      ; 1.437      ;
; 1.251 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.056      ; 1.451      ;
; 1.255 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.057      ; 1.456      ;
; 1.268 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.466      ;
; 1.270 ; count[1]                       ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.238      ; 1.172      ;
; 1.277 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.056      ; 1.477      ;
; 1.287 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.484      ;
; 1.287 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|count[1]     ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.360      ; 1.321      ;
; 1.288 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|RS           ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.361      ; 1.323      ;
; 1.289 ; count[0]                       ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.238      ; 1.191      ;
; 1.290 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.057      ; 1.491      ;
; 1.293 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.491      ;
; 1.293 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.491      ;
; 1.293 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|ZeroOne      ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.359      ; 1.326      ;
; 1.297 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.495      ;
; 1.299 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.498      ;
; 1.299 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.497      ;
; 1.303 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.501      ;
; 1.305 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.057      ; 1.506      ;
; 1.310 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.509      ;
; 1.319 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.053      ; 1.516      ;
; 1.322 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|dataOut[7]   ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.361      ; 1.357      ;
; 1.325 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.523      ;
; 1.327 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.526      ;
; 1.332 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.055      ; 1.531      ;
; 1.333 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.054      ; 1.531      ;
; 1.336 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|ienable      ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.358      ; 1.368      ;
; 1.342 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.051      ; 1.537      ;
; 1.350 ; count[1]                       ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.238      ; 1.252      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'                                                                  ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.313 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.519      ;
; 0.385 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.583      ;
; 0.560 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.758      ;
; 0.650 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.848      ;
; 0.650 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.848      ;
; 0.709 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.907      ;
; 0.724 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.922      ;
; 0.764 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 0.962      ;
; 0.803 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.001      ;
; 0.830 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.028      ;
; 0.852 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.050      ;
; 0.999 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.054      ; 1.197      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[9]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.308  ; 0.492        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|RS|clk                  ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|ZeroOne|clk             ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[0]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[1]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[2]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[3]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[4]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[5]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[6]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[7]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|cntCurPos[0]|clk        ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|cntCurPos[1]|clk        ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|count[0]|clk            ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; 2.957 ; 3.343 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; 1.844 ; 2.270 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; -1.112 ; -1.499 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; -1.405 ; -1.787 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 8.057 ; 8.124 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 6.375 ; 6.380 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 6.476 ; 6.476 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 8.057 ; 8.124 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.264 ; 6.284 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 7.318 ; 7.360 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 5.953 ; 5.938 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 5.872 ; 5.845 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 5.953 ; 5.938 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 5.651 ; 5.637 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 5.653 ; 5.640 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 5.655 ; 5.637 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 5.655 ; 5.637 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 5.797 ; 5.756 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 5.825 ; 5.787 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 5.871 ; 5.855 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 5.743 ; 5.747 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 6.126 ; 6.145 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 6.232 ; 6.237 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 6.329 ; 6.329 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 7.895 ; 7.964 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.126 ; 6.145 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 7.138 ; 7.178 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 5.508 ; 5.494 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 5.720 ; 5.693 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 5.798 ; 5.783 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 5.508 ; 5.494 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 5.510 ; 5.498 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 5.512 ; 5.494 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 5.512 ; 5.494 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 5.648 ; 5.608 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 5.675 ; 5.638 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 5.719 ; 5.703 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 5.595 ; 5.598 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -1.669 ; -48.284       ;
; clkDivSel:U0|clkOut ; -1.137 ; -23.674       ;
; clkDivSel:U1|clkOut ; 0.131  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; -0.203 ; -0.487        ;
; clkDivSel:U0|clkOut ; 0.185  ; 0.000         ;
; clkDivSel:U1|clkOut ; 0.187  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk                 ; -3.000 ; -93.799           ;
; clkDivSel:U0|clkOut ; -1.000 ; -29.000           ;
; clkDivSel:U1|clkOut ; -1.000 ; -4.000            ;
+---------------------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.669 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.616      ;
; -1.667 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.614      ;
; -1.605 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.552      ;
; -1.604 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.551      ;
; -1.582 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.529      ;
; -1.578 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.525      ;
; -1.546 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.493      ;
; -1.545 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.492      ;
; -1.529 ; clkDivSel:U3|count1[20] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.476      ;
; -1.528 ; clkDivSel:U3|count1[11] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.475      ;
; -1.470 ; clkDivSel:U3|count1[16] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.417      ;
; -1.456 ; clkDivSel:U3|count1[8]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.402      ;
; -1.456 ; clkDivSel:U3|count1[7]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.402      ;
; -1.447 ; clkDivSel:U3|count1[9]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.393      ;
; -1.445 ; clkDivSel:U1|count1[16] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.397      ;
; -1.435 ; clkDivSel:U1|count1[14] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.386      ;
; -1.420 ; clkDivSel:U3|count1[14] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.367      ;
; -1.357 ; clkDivSel:U1|count1[17] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.308      ;
; -1.336 ; clkDivSel:U1|count1[19] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.287      ;
; -1.330 ; clkDivSel:U1|count1[20] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.281      ;
; -1.328 ; clkDivSel:U1|count1[10] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.280      ;
; -1.312 ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.258      ;
; -1.305 ; clkDivSel:U0|count1[10] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.257      ;
; -1.301 ; clkDivSel:U1|count1[7]  ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.252      ;
; -1.265 ; clkDivSel:U0|count1[12] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.217      ;
; -1.263 ; clkDivSel:U1|count1[11] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.215      ;
; -1.259 ; clkDivSel:U0|count1[11] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.211      ;
; -1.252 ; clkDivSel:U1|count1[13] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.203      ;
; -1.251 ; clkDivSel:U1|count1[21] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.202      ;
; -1.240 ; clkDivSel:U0|count1[18] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.191      ;
; -1.240 ; clkDivSel:U0|count1[21] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.191      ;
; -1.229 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.181      ;
; -1.228 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.180      ;
; -1.227 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.179      ;
; -1.226 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.178      ;
; -1.226 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.178      ;
; -1.224 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.176      ;
; -1.224 ; clkDivSel:U1|count1[15] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.175      ;
; -1.224 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.176      ;
; -1.222 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.174      ;
; -1.221 ; clkDivSel:U3|count1[0]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.167      ;
; -1.219 ; clkDivSel:U1|count1[18] ; clkDivSel:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.171      ;
; -1.218 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.170      ;
; -1.217 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.169      ;
; -1.216 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.168      ;
; -1.215 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.167      ;
; -1.167 ; clkDivSel:U0|count1[16] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.118      ;
; -1.167 ; clkDivSel:U0|count1[17] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.118      ;
; -1.165 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.117      ;
; -1.164 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.116      ;
; -1.164 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.116      ;
; -1.163 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.115      ;
; -1.162 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.114      ;
; -1.161 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.113      ;
; -1.160 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.112      ;
; -1.159 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.111      ;
; -1.157 ; clkDivSel:U3|count1[2]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.103      ;
; -1.154 ; clkDivSel:U0|count1[20] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.105      ;
; -1.154 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.106      ;
; -1.153 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.105      ;
; -1.153 ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.105      ;
; -1.153 ; clkDivSel:U3|count1[1]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.099      ;
; -1.152 ; clkDivSel:U3|count1[12] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.104      ;
; -1.151 ; clkDivSel:U3|count1[22] ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.098      ;
; -1.142 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.094      ;
; -1.141 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.093      ;
; -1.139 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.091      ;
; -1.138 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.090      ;
; -1.137 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.089      ;
; -1.137 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.089      ;
; -1.135 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.087      ;
; -1.133 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.085      ;
; -1.132 ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.084      ;
; -1.131 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.083      ;
; -1.130 ; clkDivSel:U3|count1[18] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.082      ;
; -1.127 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.079      ;
; -1.126 ; clkDivSel:U3|count1[19] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.078      ;
; -1.126 ; clkDivSel:U3|count1[5]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.073      ;
; -1.117 ; clkDivSel:U0|count1[9]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.069      ;
; -1.114 ; clkDivSel:U3|count1[4]  ; clkDivSel:U3|clkOut     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.060      ;
; -1.106 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.058      ;
; -1.105 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.057      ;
; -1.105 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.057      ;
; -1.104 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.056      ;
; -1.103 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.055      ;
; -1.102 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.054      ;
; -1.101 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.053      ;
; -1.100 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.052      ;
; -1.097 ; clkDivSel:U0|count1[24] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.048      ;
; -1.096 ; clkDivSel:U0|count1[19] ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.047      ;
; -1.095 ; clkDivSel:U3|count1[10] ; clkDivSel:U3|count1[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.048      ;
; -1.095 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.047      ;
; -1.094 ; clkDivSel:U3|count1[17] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.046      ;
; -1.094 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.046      ;
; -1.093 ; clkDivSel:U3|count1[13] ; clkDivSel:U3|count1[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.046      ;
; -1.093 ; clkDivSel:U3|count1[15] ; clkDivSel:U3|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.045      ;
; -1.092 ; clkDivSel:U0|count1[8]  ; clkDivSel:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.044      ;
; -1.089 ; clkDivSel:U3|count1[20] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.041      ;
; -1.088 ; clkDivSel:U3|count1[11] ; clkDivSel:U3|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.040      ;
; -1.088 ; clkDivSel:U3|count1[20] ; clkDivSel:U3|count1[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.040      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDivSel:U0|clkOut'                                                                                                             ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.137 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 2.089      ;
; -1.089 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 2.042      ;
; -1.046 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.998      ;
; -1.036 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.988      ;
; -1.031 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.983      ;
; -1.024 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.036     ; 1.975      ;
; -1.019 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.969      ;
; -1.017 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.969      ;
; -1.012 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.964      ;
; -1.004 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.041     ; 1.950      ;
; -1.004 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.958      ;
; -1.003 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.956      ;
; -1.003 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.956      ;
; -1.001 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.955      ;
; -0.991 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.944      ;
; -0.991 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.039     ; 1.939      ;
; -0.986 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.939      ;
; -0.977 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.929      ;
; -0.969 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.919      ;
; -0.968 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.918      ;
; -0.947 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.897      ;
; -0.938 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.036     ; 1.889      ;
; -0.933 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.885      ;
; -0.933 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.036     ; 1.884      ;
; -0.927 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.879      ;
; -0.926 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.878      ;
; -0.925 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.875      ;
; -0.924 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.877      ;
; -0.922 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.041     ; 1.868      ;
; -0.921 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.870      ;
; -0.917 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.870      ;
; -0.913 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.041     ; 1.859      ;
; -0.912 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.864      ;
; -0.906 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.860      ;
; -0.903 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.857      ;
; -0.898 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.848      ;
; -0.896 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.849      ;
; -0.894 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.040     ; 1.841      ;
; -0.892 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.845      ;
; -0.891 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.039     ; 1.839      ;
; -0.891 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.844      ;
; -0.886 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.836      ;
; -0.883 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.835      ;
; -0.883 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.036     ; 1.834      ;
; -0.882 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.832      ;
; -0.882 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.834      ;
; -0.881 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.831      ;
; -0.877 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.036     ; 1.828      ;
; -0.876 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.036     ; 1.827      ;
; -0.875 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.827      ;
; -0.874 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.824      ;
; -0.874 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.826      ;
; -0.873 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.827      ;
; -0.872 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.822      ;
; -0.871 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.039     ; 1.819      ;
; -0.870 ; LCD_Driver:driver|ienable      ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.824      ;
; -0.865 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.815      ;
; -0.862 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.815      ;
; -0.859 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.812      ;
; -0.857 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.806      ;
; -0.856 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.806      ;
; -0.854 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.808      ;
; -0.852 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.801      ;
; -0.852 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.805      ;
; -0.851 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.805      ;
; -0.850 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.800      ;
; -0.848 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.798      ;
; -0.847 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.796      ;
; -0.847 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.800      ;
; -0.846 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.798      ;
; -0.844 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.797      ;
; -0.841 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.793      ;
; -0.840 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.793      ;
; -0.839 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.791      ;
; -0.839 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.789      ;
; -0.839 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.792      ;
; -0.838 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.041     ; 1.784      ;
; -0.836 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.786      ;
; -0.836 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.786      ;
; -0.835 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.789      ;
; -0.835 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.785      ;
; -0.834 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.041     ; 1.780      ;
; -0.833 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.040     ; 1.780      ;
; -0.832 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.033     ; 1.786      ;
; -0.832 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.782      ;
; -0.831 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.781      ;
; -0.831 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.781      ;
; -0.831 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.781      ;
; -0.830 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.780      ;
; -0.830 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.037     ; 1.780      ;
; -0.823 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.776      ;
; -0.822 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.038     ; 1.771      ;
; -0.822 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.035     ; 1.774      ;
; -0.821 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.036     ; 1.772      ;
; -0.820 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.034     ; 1.773      ;
; -0.820 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 1.000        ; -0.040     ; 1.767      ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDivSel:U1|clkOut'                                                                 ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.131 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.820      ;
; 0.135 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.816      ;
; 0.146 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.805      ;
; 0.150 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.801      ;
; 0.261 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.690      ;
; 0.272 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.679      ;
; 0.280 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.671      ;
; 0.314 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.637      ;
; 0.318 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.633      ;
; 0.364 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.587      ;
; 0.391 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.560      ;
; 0.530 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.421      ;
; 0.592 ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.203 ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; 0.000        ; 1.397      ; 1.413      ;
; -0.183 ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 1.400      ; 1.436      ;
; -0.101 ; clkDivSel:U1|clkOut     ; LEDs[4]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; 1.400      ; 1.518      ;
; 0.188  ; clkDivSel:U3|clkOut     ; clkDivSel:U3|clkOut     ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.206  ; clkDivSel:U0|count1[25] ; clkDivSel:U0|count1[25] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; clkDivSel:U3|count1[25] ; clkDivSel:U3|count1[25] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.237  ; count[3]                ; LEDs[3]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.032     ; 0.319      ;
; 0.257  ; count[1]                ; LEDs[1]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.032     ; 0.339      ;
; 0.267  ; count[0]                ; LEDs[0]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.032     ; 0.349      ;
; 0.298  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[13] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U3|count1[8]  ; clkDivSel:U3|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U3|count1[7]  ; clkDivSel:U3|count1[7]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.305  ; clkDivSel:U3|count1[3]  ; clkDivSel:U3|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U3|count1[2]  ; clkDivSel:U3|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U0|count1[11] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDivSel:U1|count1[11] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDivSel:U0|count1[2]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U3|count1[4]  ; clkDivSel:U3|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U3|count1[9]  ; clkDivSel:U3|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U3|count1[16] ; clkDivSel:U3|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[24] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[16] ; clkDivSel:U1|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDivSel:U1|count1[18] ; clkDivSel:U1|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; count[2]                ; LEDs[2]~reg0            ; clkDivSel:U1|clkOut ; clk         ; 0.000        ; -0.032     ; 0.389      ;
; 0.308  ; clkDivSel:U0|count1[24] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[23] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivSel:U3|count1[22] ; clkDivSel:U3|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivSel:U3|count1[24] ; clkDivSel:U3|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDivSel:U0|count1[6]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; clkDivSel:U0|count1[22] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.364  ; clkDivSel:U3|count1[1]  ; clkDivSel:U3|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.483      ;
; 0.376  ; clkDivSel:U3|count1[14] ; clkDivSel:U3|count1[14] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.495      ;
; 0.406  ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut     ; clkDivSel:U1|clkOut ; clk         ; -0.500       ; 1.400      ; 1.525      ;
; 0.411  ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut     ; clkDivSel:U0|clkOut ; clk         ; -0.500       ; 1.397      ; 1.527      ;
; 0.415  ; clkDivSel:U1|count1[25] ; clkDivSel:U1|count1[25] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.534      ;
; 0.447  ; clkDivSel:U0|count1[13] ; clkDivSel:U0|count1[14] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.447  ; clkDivSel:U0|count1[19] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; clkDivSel:U0|count1[15] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clkDivSel:U1|count1[9]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.449  ; clkDivSel:U0|count1[17] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.449  ; clkDivSel:U3|count1[7]  ; clkDivSel:U3|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.449  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.450  ; clkDivSel:U0|count1[21] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.452  ; clkDivSel:U1|count1[23] ; clkDivSel:U1|count1[23] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.571      ;
; 0.454  ; clkDivSel:U3|count1[3]  ; clkDivSel:U3|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; clkDivSel:U1|count1[3]  ; clkDivSel:U1|count1[4]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; clkDivSel:U1|count1[5]  ; clkDivSel:U1|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDivSel:U3|count1[23] ; clkDivSel:U3|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDivSel:U0|count1[5]  ; clkDivSel:U0|count1[6]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clkDivSel:U1|count1[1]  ; clkDivSel:U1|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDivSel:U0|count1[1]  ; clkDivSel:U0|count1[2]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[15] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDivSel:U0|count1[23] ; clkDivSel:U0|count1[24] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; clkDivSel:U3|count1[23] ; clkDivSel:U3|count1[23] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[19] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[17] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|count1[7]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clkDivSel:U3|count1[8]  ; clkDivSel:U3|count1[9]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; clkDivSel:U3|count1[21] ; clkDivSel:U3|count1[21] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[21] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clkDivSel:U0|count1[14] ; clkDivSel:U0|count1[16] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461  ; clkDivSel:U1|count1[6]  ; clkDivSel:U1|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; clkDivSel:U0|count1[18] ; clkDivSel:U0|count1[20] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; clkDivSel:U1|count1[8]  ; clkDivSel:U1|count1[10] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; clkDivSel:U0|count1[16] ; clkDivSel:U0|count1[18] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; clkDivSel:U3|count1[6]  ; clkDivSel:U3|count1[8]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462  ; clkDivSel:U0|count1[20] ; clkDivSel:U0|count1[22] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.464  ; clkDivSel:U3|count1[2]  ; clkDivSel:U3|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDivSel:U1|count1[2]  ; clkDivSel:U1|count1[3]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDivSel:U0|count1[10] ; clkDivSel:U0|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDivSel:U1|count1[10] ; clkDivSel:U1|count1[11] ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clkDivSel:U0|count1[4]  ; clkDivSel:U0|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivSel:U1|count1[4]  ; clkDivSel:U1|count1[5]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivSel:U0|count1[0]  ; clkDivSel:U0|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivSel:U1|count1[0]  ; clkDivSel:U1|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDivSel:U3|count1[0]  ; clkDivSel:U3|count1[1]  ; clk                 ; clk         ; 0.000        ; 0.035      ; 0.584      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDivSel:U0|clkOut'                                                                                                             ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.185 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[2]   ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[3]   ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[4]   ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; LCD_Driver:driver|dataOut[6]   ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|bitNum[5]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[4]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|cntCurPos[1] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.314      ;
; 0.348 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.469      ;
; 0.380 ; LCD_Driver:driver|cntCurPos[0] ; LCD_Driver:driver|cntCurPos[1] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.501      ;
; 0.414 ; LCD_Driver:driver|RS           ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.536      ;
; 0.455 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.575      ;
; 0.462 ; LCD_Driver:driver|dataOut[7]   ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.584      ;
; 0.491 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.612      ;
; 0.500 ; LCD_Driver:driver|dataOut[0]   ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.622      ;
; 0.512 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.634      ;
; 0.522 ; LCD_Driver:driver|enableOut    ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; LCD_Driver:driver|ZeroOne      ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.644      ;
; 0.534 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.656      ;
; 0.567 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.688      ;
; 0.573 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.693      ;
; 0.581 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.701      ;
; 0.582 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.704      ;
; 0.586 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.707      ;
; 0.607 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.729      ;
; 0.609 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.731      ;
; 0.611 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.732      ;
; 0.612 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.734      ;
; 0.614 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.736      ;
; 0.615 ; LCD_Driver:driver|iDataIn[0]   ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.737      ;
; 0.627 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.748      ;
; 0.628 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.750      ;
; 0.631 ; LCD_Driver:driver|iDataIn[12]  ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.753      ;
; 0.633 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.754      ;
; 0.642 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.765      ;
; 0.643 ; count[0]                       ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.263      ; 0.510      ;
; 0.647 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.767      ;
; 0.651 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.771      ;
; 0.653 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.773      ;
; 0.654 ; count[0]                       ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.263      ; 0.521      ;
; 0.665 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.787      ;
; 0.667 ; LCD_Driver:driver|bitNum[1]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.787      ;
; 0.671 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.792      ;
; 0.672 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.793      ;
; 0.676 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.799      ;
; 0.682 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.805      ;
; 0.688 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.809      ;
; 0.703 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.826      ;
; 0.705 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.828      ;
; 0.706 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.826      ;
; 0.707 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.827      ;
; 0.707 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.828      ;
; 0.708 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[2]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.829      ;
; 0.711 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.831      ;
; 0.712 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.833      ;
; 0.724 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.847      ;
; 0.727 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|dataOut[6]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.847      ;
; 0.733 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[1]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.854      ;
; 0.733 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[4]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.854      ;
; 0.735 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[0]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.856      ;
; 0.738 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[3]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.859      ;
; 0.741 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.861      ;
; 0.742 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|RS           ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.041      ; 0.867      ;
; 0.743 ; LCD_Driver:driver|iDataIn[1]   ; LCD_Driver:driver|iDataIn[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.865      ;
; 0.745 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[3]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.868      ;
; 0.754 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.875      ;
; 0.757 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[3]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.878      ;
; 0.758 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.880      ;
; 0.763 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.886      ;
; 0.763 ; LCD_Driver:driver|bitNum[2]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.884      ;
; 0.765 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|irst         ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.885      ;
; 0.766 ; LCD_Driver:driver|bitNum[0]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.886      ;
; 0.768 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.891      ;
; 0.769 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|count[1]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.892      ;
; 0.769 ; count[1]                       ; LCD_Driver:driver|iDataIn[1]   ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.263      ; 0.636      ;
; 0.773 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[2]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.893      ;
; 0.774 ; LCD_Driver:driver|bitNum[3]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.894      ;
; 0.776 ; LCD_Driver:driver|count[3]     ; LCD_Driver:driver|count[0]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.034      ; 0.894      ;
; 0.777 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[6]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.897      ;
; 0.779 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|bitNum[5]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.036      ; 0.899      ;
; 0.783 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|enableOut    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.906      ;
; 0.791 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|dataOut[0]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.041      ; 0.916      ;
; 0.793 ; LCD_Driver:driver|count[0]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.916      ;
; 0.797 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|ienable      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.918      ;
; 0.798 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|count[2]     ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.921      ;
; 0.806 ; LCD_Driver:driver|bitNum[4]    ; LCD_Driver:driver|dataOut[7]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.040      ; 0.930      ;
; 0.810 ; LCD_Driver:driver|count[2]     ; LCD_Driver:driver|cntCurPos[0] ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.038      ; 0.932      ;
; 0.811 ; LCD_Driver:driver|count[1]     ; LCD_Driver:driver|ZeroOne      ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.932      ;
; 0.813 ; LCD_Driver:driver|bitNum[6]    ; LCD_Driver:driver|bitNum[7]    ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.934      ;
; 0.815 ; clkDivSel:U3|clkOut            ; LCD_Driver:driver|count[1]     ; clk                 ; clkDivSel:U0|clkOut ; -0.500       ; 0.344      ; 0.773      ;
; 0.819 ; count[1]                       ; LCD_Driver:driver|iDataIn[12]  ; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; -0.500       ; 0.263      ; 0.686      ;
; 0.820 ; LCD_Driver:driver|irst         ; LCD_Driver:driver|dataOut[4]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.037      ; 0.941      ;
; 0.820 ; LCD_Driver:driver|bitNum[7]    ; LCD_Driver:driver|dataOut[1]   ; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0.000        ; 0.039      ; 0.943      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDivSel:U1|clkOut'                                                                  ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.187 ; count[1]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count[3]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; count[0]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.314      ;
; 0.230 ; count[0]  ; count[1] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.350      ;
; 0.338 ; count[2]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.458      ;
; 0.382 ; count[0]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.502      ;
; 0.397 ; count[0]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.517      ;
; 0.420 ; count[3]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.540      ;
; 0.422 ; count[2]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.542      ;
; 0.427 ; count[3]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.547      ;
; 0.471 ; count[1]  ; count[2] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.591      ;
; 0.505 ; count[1]  ; count[3] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.625      ;
; 0.515 ; count[2]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.635      ;
; 0.577 ; count[1]  ; count[0] ; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 0.000        ; 0.036      ; 0.697      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LEDs[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U0|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDivSel:U3|count1[9]  ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U3|count1[10] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U3|count1[11] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U3|count1[12] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U3|count1[13] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U3|count1[15] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U3|count1[17] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U3|count1[18] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U3|count1[19] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U3|count1[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LEDs[4]~reg0            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|clkOut     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDivSel:U0|count1[10] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U0|clkOut'                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[0]    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[1]    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[3]    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[4]    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[1]     ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|irst         ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[0] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|cntCurPos[1] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|RS           ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ZeroOne      ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[2]    ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[5]    ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[6]    ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|bitNum[7]    ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[0]     ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[2]     ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|count[3]     ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[0]   ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[1]   ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[2]   ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[3]   ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[4]   ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[6]   ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|dataOut[7]   ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|enableOut    ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[0]   ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[12]  ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|iDataIn[1]   ;
; 0.409  ; 0.593        ; 0.184          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Fall       ; LCD_Driver:driver|ienable      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|RS|clk                  ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|ZeroOne|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[0]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[1]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[3]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|bitNum[4]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|count[1]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|count[2]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|count[3]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[0]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[1]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[2]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[3]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[4]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[6]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|dataOut[7]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|enableOut|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|iDataIn[0]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|iDataIn[12]|clk         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|iDataIn[1]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clkDivSel:U0|clkOut ; Rise       ; driver|irst|clk                ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivSel:U1|clkOut'                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]                   ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]                   ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]                   ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]                   ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut|q                ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0] ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk   ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[0]|clk               ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[1]|clk               ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[2]|clk               ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clkDivSel:U1|clkOut ; Rise       ; count[3]|clk               ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; 1.738 ; 2.442 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; 1.206 ; 1.871 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; -0.642 ; -1.264 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; -0.930 ; -1.563 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 5.129 ; 5.442 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 4.041 ; 4.170 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 4.097 ; 4.266 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 5.129 ; 5.442 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 3.994 ; 4.133 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 4.666 ; 4.901 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 3.893 ; 3.970 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 3.840 ; 3.892 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 3.893 ; 3.970 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 3.706 ; 3.751 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 3.713 ; 3.760 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 3.706 ; 3.754 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 3.706 ; 3.754 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 3.771 ; 3.825 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 3.789 ; 3.844 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 3.841 ; 3.894 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 3.774 ; 3.832 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 3.904 ; 4.036 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 3.948 ; 4.072 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 4.002 ; 4.164 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 5.026 ; 5.332 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 3.904 ; 4.036 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 4.550 ; 4.775 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 3.609 ; 3.653 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 3.738 ; 3.788 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 3.790 ; 3.863 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 3.609 ; 3.653 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 3.617 ; 3.661 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 3.610 ; 3.656 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 3.610 ; 3.656 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 3.672 ; 3.723 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 3.689 ; 3.741 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 3.739 ; 3.789 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 3.675 ; 3.730 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+----------------------+----------+--------+----------+---------+---------------------+
; Clock                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack     ; -3.533   ; -0.203 ; N/A      ; N/A     ; -3.000              ;
;  clk                 ; -3.533   ; -0.203 ; N/A      ; N/A     ; -3.000              ;
;  clkDivSel:U0|clkOut ; -2.863   ; 0.185  ; N/A      ; N/A     ; -1.000              ;
;  clkDivSel:U1|clkOut ; -0.552   ; 0.187  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS      ; -209.867 ; -0.487 ; 0.0      ; 0.0     ; -126.799            ;
;  clk                 ; -144.441 ; -0.487 ; N/A      ; N/A     ; -93.799             ;
;  clkDivSel:U0|clkOut ; -63.995  ; 0.000  ; N/A      ; N/A     ; -29.000             ;
;  clkDivSel:U1|clkOut ; -1.431   ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+----------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; 3.227 ; 3.769 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; 2.070 ; 2.617 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; rstBt     ; clkDivSel:U0|clkOut ; -0.642 ; -1.264 ; Fall       ; clkDivSel:U0|clkOut ;
; rstBt     ; clkDivSel:U1|clkOut ; -0.930 ; -1.563 ; Rise       ; clkDivSel:U1|clkOut ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 8.431 ; 8.597 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 6.703 ; 6.810 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 6.833 ; 6.935 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 8.431 ; 8.597 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 6.594 ; 6.679 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 7.744 ; 7.941 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 6.384 ; 6.399 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 6.293 ; 6.291 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 6.384 ; 6.399 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 6.055 ; 6.070 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 6.054 ; 6.071 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 6.058 ; 6.069 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 6.058 ; 6.069 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 6.212 ; 6.210 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 6.239 ; 6.237 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 6.293 ; 6.321 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 6.157 ; 6.200 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; LEDs[*]   ; clk                 ; 3.904 ; 4.036 ; Rise       ; clk                 ;
;  LEDs[0]  ; clk                 ; 3.948 ; 4.072 ; Rise       ; clk                 ;
;  LEDs[1]  ; clk                 ; 4.002 ; 4.164 ; Rise       ; clk                 ;
;  LEDs[2]  ; clk                 ; 5.026 ; 5.332 ; Rise       ; clk                 ;
;  LEDs[3]  ; clk                 ; 3.904 ; 4.036 ; Rise       ; clk                 ;
;  LEDs[4]  ; clk                 ; 4.550 ; 4.775 ; Rise       ; clk                 ;
; LCD[*]    ; clkDivSel:U0|clkOut ; 3.609 ; 3.653 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[0]   ; clkDivSel:U0|clkOut ; 3.738 ; 3.788 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[1]   ; clkDivSel:U0|clkOut ; 3.790 ; 3.863 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[2]   ; clkDivSel:U0|clkOut ; 3.609 ; 3.653 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[3]   ; clkDivSel:U0|clkOut ; 3.617 ; 3.661 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[4]   ; clkDivSel:U0|clkOut ; 3.610 ; 3.656 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[5]   ; clkDivSel:U0|clkOut ; 3.610 ; 3.656 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[6]   ; clkDivSel:U0|clkOut ; 3.672 ; 3.723 ; Fall       ; clkDivSel:U0|clkOut ;
;  LCD[7]   ; clkDivSel:U0|clkOut ; 3.689 ; 3.741 ; Fall       ; clkDivSel:U0|clkOut ;
; RS        ; clkDivSel:U0|clkOut ; 3.739 ; 3.789 ; Fall       ; clkDivSel:U0|clkOut ;
; en        ; clkDivSel:U0|clkOut ; 3.675 ; 3.730 ; Fall       ; clkDivSel:U0|clkOut ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstBt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk                 ; clk                 ; 1964     ; 0        ; 0        ; 0        ;
; clkDivSel:U0|clkOut ; clk                 ; 1        ; 1        ; 0        ; 0        ;
; clkDivSel:U1|clkOut ; clk                 ; 6        ; 2        ; 0        ; 0        ;
; clk                 ; clkDivSel:U0|clkOut ; 0        ; 0        ; 36       ; 0        ;
; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0        ; 0        ; 0        ; 1189     ;
; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0        ; 0        ; 11       ; 0        ;
; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 18       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk                 ; clk                 ; 1964     ; 0        ; 0        ; 0        ;
; clkDivSel:U0|clkOut ; clk                 ; 1        ; 1        ; 0        ; 0        ;
; clkDivSel:U1|clkOut ; clk                 ; 6        ; 2        ; 0        ; 0        ;
; clk                 ; clkDivSel:U0|clkOut ; 0        ; 0        ; 36       ; 0        ;
; clkDivSel:U0|clkOut ; clkDivSel:U0|clkOut ; 0        ; 0        ; 0        ; 1189     ;
; clkDivSel:U1|clkOut ; clkDivSel:U0|clkOut ; 0        ; 0        ; 11       ; 0        ;
; clkDivSel:U1|clkOut ; clkDivSel:U1|clkOut ; 18       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 08 23:00:45 2012
Info: Command: quartus_sta LCD_top -c LCD_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDivSel:U0|clkOut clkDivSel:U0|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clkDivSel:U1|clkOut clkDivSel:U1|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.533
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.533      -144.441 clk 
    Info (332119):    -2.863       -63.995 clkDivSel:U0|clkOut 
    Info (332119):    -0.552        -1.431 clkDivSel:U1|clkOut 
Info (332146): Worst-case hold slack is -0.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.142        -0.401 clk 
    Info (332119):     0.357         0.000 clkDivSel:U0|clkOut 
    Info (332119):     0.358         0.000 clkDivSel:U1|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -89.000 clk 
    Info (332119):    -1.000       -29.000 clkDivSel:U0|clkOut 
    Info (332119):    -1.000        -4.000 clkDivSel:U1|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.040
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.040      -119.236 clk 
    Info (332119):    -2.465       -54.751 clkDivSel:U0|clkOut 
    Info (332119):    -0.385        -0.948 clkDivSel:U1|clkOut 
Info (332146): Worst-case hold slack is -0.160
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.160        -0.418 clk 
    Info (332119):     0.312         0.000 clkDivSel:U0|clkOut 
    Info (332119):     0.313         0.000 clkDivSel:U1|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -89.000 clk 
    Info (332119):    -1.000       -29.000 clkDivSel:U0|clkOut 
    Info (332119):    -1.000        -4.000 clkDivSel:U1|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDivSel:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDivSel:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.669
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.669       -48.284 clk 
    Info (332119):    -1.137       -23.674 clkDivSel:U0|clkOut 
    Info (332119):     0.131         0.000 clkDivSel:U1|clkOut 
Info (332146): Worst-case hold slack is -0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.203        -0.487 clk 
    Info (332119):     0.185         0.000 clkDivSel:U0|clkOut 
    Info (332119):     0.187         0.000 clkDivSel:U1|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -93.799 clk 
    Info (332119):    -1.000       -29.000 clkDivSel:U0|clkOut 
    Info (332119):    -1.000        -4.000 clkDivSel:U1|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 300 megabytes
    Info: Processing ended: Thu Mar 08 23:00:48 2012
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


