TimeQuest Timing Analyzer report for pitchshift
Tue Aug 11 10:49:28 2020
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'divide_by_n:clk_12_5_divider|out'
 12. Slow Model Setup: 'i2s:i2s|LRCK'
 13. Slow Model Setup: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'divide_by_n:clk_12_5_divider|out'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 18. Slow Model Hold: 'i2s:i2s|LRCK'
 19. Slow Model Minimum Pulse Width: 'CLOCK_50'
 20. Slow Model Minimum Pulse Width: 'divide_by_n:clk_12_5_divider|out'
 21. Slow Model Minimum Pulse Width: 'i2s:i2s|LRCK'
 22. Slow Model Minimum Pulse Width: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'divide_by_n:clk_12_5_divider|out'
 35. Fast Model Setup: 'i2s:i2s|LRCK'
 36. Fast Model Setup: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 37. Fast Model Setup: 'CLOCK_50'
 38. Fast Model Hold: 'divide_by_n:clk_12_5_divider|out'
 39. Fast Model Hold: 'CLOCK_50'
 40. Fast Model Hold: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 41. Fast Model Hold: 'i2s:i2s|LRCK'
 42. Fast Model Minimum Pulse Width: 'CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'divide_by_n:clk_12_5_divider|out'
 44. Fast Model Minimum Pulse Width: 'i2s:i2s|LRCK'
 45. Fast Model Minimum Pulse Width: 'nes_controller_reader:controller_reader|divide_by_n:div|out'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pitchshift                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------+
; Clock Name                                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                         ;
+-------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------+
; CLOCK_50                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                    ;
; divide_by_n:clk_12_5_divider|out                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divide_by_n:clk_12_5_divider|out }                            ;
; i2s:i2s|LRCK                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s:i2s|LRCK }                                                ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nes_controller_reader:controller_reader|divide_by_n:div|out } ;
+-------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+-------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                  ; Note ;
+------------+-----------------+-------------------------------------------------------------+------+
; 131.3 MHz  ; 131.3 MHz       ; divide_by_n:clk_12_5_divider|out                            ;      ;
; 210.39 MHz ; 210.39 MHz      ; i2s:i2s|LRCK                                                ;      ;
; 326.9 MHz  ; 326.9 MHz       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;      ;
; 378.07 MHz ; 378.07 MHz      ; CLOCK_50                                                    ;      ;
+------------+-----------------+-------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                             ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; divide_by_n:clk_12_5_divider|out                            ; -6.616 ; -684.308      ;
; i2s:i2s|LRCK                                                ; -3.753 ; -53.566       ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; -3.324 ; -78.960       ;
; CLOCK_50                                                    ; -1.645 ; -22.074       ;
+-------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                              ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; divide_by_n:clk_12_5_divider|out                            ; -3.027 ; -3.027        ;
; CLOCK_50                                                    ; 0.391  ; 0.000         ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.391  ; 0.000         ;
; i2s:i2s|LRCK                                                ; 0.771  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                               ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                    ; -1.380 ; -21.380       ;
; divide_by_n:clk_12_5_divider|out                            ; -0.500 ; -193.000      ;
; i2s:i2s|LRCK                                                ; -0.500 ; -32.000       ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; -0.500 ; -25.000       ;
+-------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divide_by_n:clk_12_5_divider|out'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                        ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -6.616 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.665      ;
; -6.615 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.664      ;
; -6.562 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.610      ;
; -6.561 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.609      ;
; -6.549 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.598      ;
; -6.529 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.568      ;
; -6.509 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.555      ;
; -6.508 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.554      ;
; -6.495 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.543      ;
; -6.492 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.531      ;
; -6.488 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.537      ;
; -6.475 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 7.513      ;
; -6.468 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.517      ;
; -6.442 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.488      ;
; -6.438 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 7.476      ;
; -6.434 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.482      ;
; -6.422 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.458      ;
; -6.414 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.462      ;
; -6.401 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.450      ;
; -6.396 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.442      ;
; -6.395 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.441      ;
; -6.392 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.431      ;
; -6.386 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.422      ;
; -6.385 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.421      ;
; -6.381 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.427      ;
; -6.361 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.407      ;
; -6.351 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.387      ;
; -6.347 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.395      ;
; -6.338 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 7.376      ;
; -6.329 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.375      ;
; -6.313 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 7.348      ;
; -6.309 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.345      ;
; -6.297 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 7.332      ;
; -6.294 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.340      ;
; -6.285 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.321      ;
; -6.279 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 7.312      ;
; -6.272 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.308      ;
; -6.270 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.319      ;
; -6.269 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.318      ;
; -6.268 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.317      ;
; -6.268 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.314      ;
; -6.267 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.316      ;
; -6.260 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.001      ; 7.297      ;
; -6.254 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.293      ;
; -6.248 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.294      ;
; -6.244 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 7.277      ;
; -6.240 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[5]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.289      ;
; -6.236 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.282      ;
; -6.235 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.281      ;
; -6.214 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.263      ;
; -6.208 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.257      ;
; -6.203 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.252      ;
; -6.201 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.250      ;
; -6.200 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 7.238      ;
; -6.187 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.223      ;
; -6.186 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[5]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.234      ;
; -6.184 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.230      ;
; -6.183 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.222      ;
; -6.183 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.229      ;
; -6.181 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.227      ;
; -6.181 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.220      ;
; -6.173 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.209      ;
; -6.172 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.208      ;
; -6.169 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.215      ;
; -6.160 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.208      ;
; -6.154 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.202      ;
; -6.153 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 7.187      ;
; -6.149 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.185      ;
; -6.147 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.183      ;
; -6.147 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 7.180      ;
; -6.146 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.185      ;
; -6.144 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.183      ;
; -6.142 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.191      ;
; -6.140 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.189      ;
; -6.133 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[5]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.179      ;
; -6.131 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 7.164      ;
; -6.122 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[12] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.171      ;
; -6.122 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.171      ;
; -6.120 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.169      ;
; -6.117 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.163      ;
; -6.113 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.162      ;
; -6.112 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.148      ;
; -6.108 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.154      ;
; -6.107 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.153      ;
; -6.101 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.147      ;
; -6.100 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.001     ; 7.135      ;
; -6.097 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.133      ;
; -6.088 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.134      ;
; -6.081 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.117      ;
; -6.068 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[12] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.116      ;
; -6.066 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.003     ; 7.099      ;
; -6.060 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.096      ;
; -6.059 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 7.107      ;
; -6.056 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 7.102      ;
; -6.055 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.104      ;
; -6.053 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.013      ; 7.102      ;
; -6.046 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.085      ;
; -6.044 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.003      ; 7.083      ;
; -6.040 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.076      ;
; -6.038 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 7.074      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i2s:i2s|LRCK'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+
; -3.753 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.779      ;
; -3.751 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.777      ;
; -3.728 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.754      ;
; -3.692 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.718      ;
; -3.690 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.716      ;
; -3.667 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.693      ;
; -3.622 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.648      ;
; -3.620 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.646      ;
; -3.597 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.623      ;
; -3.586 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.612      ;
; -3.584 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.610      ;
; -3.580 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 4.617      ;
; -3.561 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.587      ;
; -3.519 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 4.556      ;
; -3.480 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.506      ;
; -3.478 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.504      ;
; -3.455 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.481      ;
; -3.449 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 4.486      ;
; -3.445 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.471      ;
; -3.443 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.469      ;
; -3.420 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.446      ;
; -3.413 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 4.450      ;
; -3.374 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.400      ;
; -3.372 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.398      ;
; -3.349 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.375      ;
; -3.307 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 4.344      ;
; -3.272 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 4.309      ;
; -3.271 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.297      ;
; -3.269 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.295      ;
; -3.246 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.272      ;
; -3.201 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 4.238      ;
; -3.150 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.176      ;
; -3.148 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.174      ;
; -3.125 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.151      ;
; -3.098 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 4.135      ;
; -3.044 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.070      ;
; -3.042 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.068      ;
; -3.019 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.045      ;
; -3.008 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.034      ;
; -3.006 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.032      ;
; -2.983 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 4.009      ;
; -2.977 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 4.014      ;
; -2.902 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.928      ;
; -2.900 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.926      ;
; -2.877 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.903      ;
; -2.871 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 3.908      ;
; -2.866 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.892      ;
; -2.864 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.890      ;
; -2.841 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.867      ;
; -2.835 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 3.872      ;
; -2.760 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.786      ;
; -2.758 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.784      ;
; -2.735 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.761      ;
; -2.729 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 3.766      ;
; -2.693 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 3.730      ;
; -2.689 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.715      ;
; -2.687 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.713      ;
; -2.664 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.690      ;
; -2.635 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.661      ;
; -2.633 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.659      ;
; -2.610 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.010     ; 3.636      ;
; -2.587 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 3.624      ;
; -2.516 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 3.553      ;
; -2.496 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.534      ;
; -2.463 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.487      ;
; -2.462 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.001      ; 3.499      ;
; -2.461 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.485      ;
; -2.438 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.462      ;
; -2.435 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.473      ;
; -2.425 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.463      ;
; -2.402 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.426      ;
; -2.400 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.424      ;
; -2.377 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.401      ;
; -2.365 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.403      ;
; -2.364 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.402      ;
; -2.354 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.392      ;
; -2.332 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.356      ;
; -2.330 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.354      ;
; -2.329 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.367      ;
; -2.307 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.331      ;
; -2.296 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.320      ;
; -2.294 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.318      ;
; -2.294 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.332      ;
; -2.293 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.331      ;
; -2.290 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.001     ; 3.325      ;
; -2.283 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.321      ;
; -2.271 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.295      ;
; -2.258 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.296      ;
; -2.229 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.001     ; 3.264      ;
; -2.223 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.261      ;
; -2.223 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.261      ;
; -2.222 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.260      ;
; -2.190 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.214      ;
; -2.188 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.212      ;
; -2.188 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.226      ;
; -2.187 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 3.225      ;
; -2.165 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.189      ;
; -2.159 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.001     ; 3.194      ;
; -2.155 ; beeper_triangle:triangle_gen|count[21] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.179      ;
; -2.153 ; beeper_triangle:triangle_gen|count[21] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.012     ; 3.177      ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                                                             ;
+--------+-----------------------------------+----------------------------------------------------------+--------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                  ; Launch Clock ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------------------------+--------------+-------------------------------------------------------------+--------------+------------+------------+
; -3.324 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.836      ;
; -3.324 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.836      ;
; -3.324 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.836      ;
; -3.324 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.836      ;
; -3.324 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.836      ;
; -3.324 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.836      ;
; -3.324 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.836      ;
; -3.319 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.830      ;
; -3.319 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.830      ;
; -3.319 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.830      ;
; -3.319 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.830      ;
; -3.319 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.830      ;
; -3.319 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.830      ;
; -3.319 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.830      ;
; -3.319 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.830      ;
; -3.230 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.742      ;
; -3.230 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.742      ;
; -3.230 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.742      ;
; -3.230 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.742      ;
; -3.230 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.742      ;
; -3.230 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.742      ;
; -3.230 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.742      ;
; -3.225 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.736      ;
; -3.225 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.736      ;
; -3.225 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.736      ;
; -3.225 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.736      ;
; -3.225 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.736      ;
; -3.225 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.736      ;
; -3.225 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.736      ;
; -3.225 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.736      ;
; -3.116 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.626      ;
; -3.116 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.626      ;
; -3.116 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.626      ;
; -3.116 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.626      ;
; -3.116 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.626      ;
; -3.116 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.626      ;
; -3.116 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.626      ;
; -3.111 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.620      ;
; -3.111 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.620      ;
; -3.111 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.620      ;
; -3.111 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.620      ;
; -3.111 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.620      ;
; -3.111 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.620      ;
; -3.111 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.620      ;
; -3.111 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.620      ;
; -3.103 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.615      ;
; -3.103 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.615      ;
; -3.103 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.615      ;
; -3.103 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.615      ;
; -3.103 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.615      ;
; -3.103 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.615      ;
; -3.103 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.615      ;
; -3.098 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.609      ;
; -3.098 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.609      ;
; -3.098 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.609      ;
; -3.098 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.609      ;
; -3.098 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.609      ;
; -3.098 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.609      ;
; -3.098 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.609      ;
; -3.098 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.609      ;
; -3.075 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.587      ;
; -3.075 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.587      ;
; -3.075 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.587      ;
; -3.075 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.587      ;
; -3.075 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.587      ;
; -3.075 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.587      ;
; -3.075 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.587      ;
; -3.070 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.581      ;
; -3.070 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.581      ;
; -3.070 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.581      ;
; -3.070 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.581      ;
; -3.070 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.581      ;
; -3.070 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.581      ;
; -3.070 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.581      ;
; -3.070 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.581      ;
; -2.987 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.499      ;
; -2.987 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.499      ;
; -2.987 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.499      ;
; -2.987 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.499      ;
; -2.987 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.499      ;
; -2.987 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.499      ;
; -2.987 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.524     ; 3.499      ;
; -2.983 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.493      ;
; -2.983 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.493      ;
; -2.983 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.493      ;
; -2.983 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.493      ;
; -2.983 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.493      ;
; -2.983 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.493      ;
; -2.983 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.526     ; 3.493      ;
; -2.982 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.493      ;
; -2.982 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.493      ;
; -2.982 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.493      ;
; -2.982 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.493      ;
; -2.982 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.493      ;
; -2.982 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.493      ;
; -2.982 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.493      ;
; -2.982 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.525     ; 3.493      ;
; -2.978 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.487      ;
; -2.978 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.487      ;
; -2.978 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.527     ; 3.487      ;
+--------+-----------------------------------+----------------------------------------------------------+--------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                               ;
+--------+-----------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.645 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.679      ;
; -1.577 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.611      ;
; -1.545 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.579      ;
; -1.534 ; resetter:resetter|reset_count[9]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.572      ;
; -1.534 ; resetter:resetter|reset_count[9]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.572      ;
; -1.533 ; resetter:resetter|reset_count[9]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.571      ;
; -1.532 ; resetter:resetter|reset_count[9]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.570      ;
; -1.486 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.520      ;
; -1.440 ; resetter:resetter|reset_count[13] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.478      ;
; -1.440 ; resetter:resetter|reset_count[13] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.478      ;
; -1.439 ; resetter:resetter|reset_count[13] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.477      ;
; -1.438 ; resetter:resetter|reset_count[13] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.476      ;
; -1.436 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.470      ;
; -1.418 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.452      ;
; -1.415 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.449      ;
; -1.403 ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.437      ;
; -1.386 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.420      ;
; -1.347 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.381      ;
; -1.344 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.378      ;
; -1.333 ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.367      ;
; -1.326 ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.362      ;
; -1.326 ; resetter:resetter|reset_count[7]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.362      ;
; -1.325 ; resetter:resetter|reset_count[7]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.361      ;
; -1.324 ; resetter:resetter|reset_count[7]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.360      ;
; -1.315 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.349      ;
; -1.313 ; resetter:resetter|reset_count[14] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; resetter:resetter|reset_count[14] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.351      ;
; -1.312 ; resetter:resetter|reset_count[14] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.350      ;
; -1.311 ; resetter:resetter|reset_count[14] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.349      ;
; -1.294 ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.328      ;
; -1.285 ; resetter:resetter|reset_count[12] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.323      ;
; -1.285 ; resetter:resetter|reset_count[12] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.323      ;
; -1.284 ; resetter:resetter|reset_count[12] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.322      ;
; -1.283 ; resetter:resetter|reset_count[12] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.321      ;
; -1.277 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.311      ;
; -1.276 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.310      ;
; -1.273 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.307      ;
; -1.244 ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.278      ;
; -1.244 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.278      ;
; -1.219 ; resetter:resetter|reset_count[6]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.253      ;
; -1.206 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.240      ;
; -1.205 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.239      ;
; -1.202 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.236      ;
; -1.197 ; resetter:resetter|reset_count[15] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.235      ;
; -1.197 ; resetter:resetter|reset_count[15] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.235      ;
; -1.196 ; resetter:resetter|reset_count[15] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.234      ;
; -1.195 ; resetter:resetter|reset_count[15] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.233      ;
; -1.193 ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.229      ;
; -1.193 ; resetter:resetter|reset_count[5]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.229      ;
; -1.192 ; resetter:resetter|reset_count[5]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.228      ;
; -1.191 ; resetter:resetter|reset_count[5]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.227      ;
; -1.186 ; resetter:resetter|reset_count[10] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.224      ;
; -1.186 ; resetter:resetter|reset_count[10] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.224      ;
; -1.185 ; resetter:resetter|reset_count[10] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.223      ;
; -1.184 ; resetter:resetter|reset_count[10] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.222      ;
; -1.174 ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.208      ;
; -1.173 ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.207      ;
; -1.173 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.207      ;
; -1.135 ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.169      ;
; -1.135 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.169      ;
; -1.134 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.168      ;
; -1.131 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.165      ;
; -1.109 ; resetter:resetter|reset_count[6]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.145      ;
; -1.109 ; resetter:resetter|reset_count[6]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.145      ;
; -1.108 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.144      ;
; -1.108 ; resetter:resetter|reset_count[2]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.144      ;
; -1.108 ; resetter:resetter|reset_count[6]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.144      ;
; -1.107 ; resetter:resetter|reset_count[2]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.143      ;
; -1.107 ; resetter:resetter|reset_count[6]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.143      ;
; -1.106 ; resetter:resetter|reset_count[2]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.142      ;
; -1.103 ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.137      ;
; -1.102 ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.136      ;
; -1.102 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.136      ;
; -1.064 ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.098      ;
; -1.064 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.098      ;
; -1.063 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.097      ;
; -1.062 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.098      ;
; -1.062 ; resetter:resetter|reset_count[3]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.098      ;
; -1.061 ; resetter:resetter|reset_count[3]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.097      ;
; -1.060 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.094      ;
; -1.060 ; resetter:resetter|reset_count[6]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.094      ;
; -1.060 ; resetter:resetter|reset_count[3]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.096      ;
; -1.054 ; resetter:resetter|reset_count[8]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.092      ;
; -1.054 ; resetter:resetter|reset_count[8]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.092      ;
; -1.053 ; resetter:resetter|reset_count[8]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.091      ;
; -1.052 ; resetter:resetter|reset_count[11] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.090      ;
; -1.052 ; resetter:resetter|reset_count[11] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.090      ;
; -1.052 ; resetter:resetter|reset_count[8]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.090      ;
; -1.051 ; resetter:resetter|reset_count[11] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.089      ;
; -1.050 ; resetter:resetter|reset_count[11] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.088      ;
; -1.035 ; resetter:resetter|reset_count[10] ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.071      ;
; -1.032 ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.066      ;
; -1.031 ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.065      ;
; -1.031 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.065      ;
; -0.993 ; resetter:resetter|reset_count[8]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.029      ;
; -0.993 ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.027      ;
; -0.993 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.027      ;
; -0.992 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.026      ;
; -0.989 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.023      ;
; -0.989 ; resetter:resetter|reset_count[6]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.023      ;
+--------+-----------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divide_by_n:clk_12_5_divider|out'                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.027 ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 3.168      ; 0.657      ;
; -2.527 ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; -0.500       ; 3.168      ; 0.657      ;
; 0.207  ; beeper_triangle:triangle_gen|count[28]                                                     ; i2s:i2s|data_shift[27]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.317      ; 0.790      ;
; 0.209  ; beeper_triangle:triangle_gen|count[29]                                                     ; i2s:i2s|data_shift[28]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.317      ; 0.792      ;
; 0.214  ; beeper_triangle:triangle_gen|count[30]                                                     ; i2s:i2s|data_shift[29]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.317      ; 0.797      ;
; 0.214  ; beeper_triangle:triangle_gen|count[31]                                                     ; i2s:i2s|data_shift[30]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.317      ; 0.797      ;
; 0.391  ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; i2s:i2s|data_shift[7]                                                                      ; i2s:i2s|data_shift[7]                                                                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_2                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_2                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_2                  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_2                  ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[0]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[0]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[2]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[2]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[3]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[3]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_o_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_o_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_1      ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_1      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_1       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_1       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|scl_o_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|scl_o_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[1]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[1]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ADDRESS_1                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ADDRESS_1                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_valid_reg                           ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_valid_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_1                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_1                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg                                ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_1           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_1           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[0]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[0]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[1]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[1]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[2]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[2]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[3]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[3]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[4]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[4]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[5]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[5]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[6]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[6]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[7]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[7]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[8]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[8]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[9]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[9]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[10]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[10]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[11]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[11]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[12]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[12]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[13]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[13]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[14]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[14]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[15]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[15]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[16]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[16]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; i2s:i2s|data_shift[31]                                                                     ; i2s:i2s|data_shift[31]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.400  ; beeper_triangle:triangle_gen|count[27]                                                     ; i2s:i2s|data_shift[26]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.316      ; 0.982      ;
; 0.412  ; beeper_triangle:triangle_gen|count[24]                                                     ; i2s:i2s|data_shift[23]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 0.983      ;
; 0.419  ; beeper_triangle:triangle_gen|count[9]                                                      ; i2s:i2s|data_shift[8]                                                                      ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 0.990      ;
; 0.420  ; beeper_triangle:triangle_gen|count[12]                                                     ; i2s:i2s|data_shift[11]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 0.991      ;
; 0.420  ; beeper_triangle:triangle_gen|count[13]                                                     ; i2s:i2s|data_shift[12]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 0.991      ;
; 0.420  ; beeper_triangle:triangle_gen|count[14]                                                     ; i2s:i2s|data_shift[13]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 0.991      ;
; 0.421  ; beeper_triangle:triangle_gen|count[11]                                                     ; i2s:i2s|data_shift[10]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 0.992      ;
; 0.423  ; beeper_triangle:triangle_gen|count[22]                                                     ; i2s:i2s|data_shift[21]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 0.994      ;
; 0.429  ; beeper_triangle:triangle_gen|count[17]                                                     ; i2s:i2s|data_shift[16]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.000      ;
; 0.429  ; beeper_triangle:triangle_gen|count[23]                                                     ; i2s:i2s|data_shift[22]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.000      ;
; 0.430  ; beeper_triangle:triangle_gen|count[25]                                                     ; i2s:i2s|data_shift[24]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.001      ;
; 0.432  ; beeper_triangle:triangle_gen|count[20]                                                     ; i2s:i2s|data_shift[19]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.003      ;
; 0.501  ; beeper_triangle:triangle_gen|count[15]                                                     ; i2s:i2s|data_shift[14]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.072      ;
; 0.520  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[7]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[7]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.786      ;
; 0.522  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[0]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[0]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_3       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_4       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.788      ;
; 0.524  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_2       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_3       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; i2s:i2s|data_shift[24]                                                                     ; i2s:i2s|data_shift[25]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[4]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[4]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.791      ;
; 0.531  ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[15]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[15]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; beeper_triangle:triangle_gen|count[16]                                                     ; i2s:i2s|data_shift[15]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.316      ; 1.113      ;
; 0.537  ; i2s:i2s|bitcount[5]                                                                        ; i2s:i2s|bitcount[5]                                                                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.803      ;
; 0.539  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_i_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|last_sda_i_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_i_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; beeper_triangle:triangle_gen|count[26]                                                     ; i2s:i2s|data_shift[25]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.110      ;
; 0.543  ; beeper_triangle:triangle_gen|count[10]                                                     ; i2s:i2s|data_shift[9]                                                                      ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.114      ;
; 0.545  ; beeper_triangle:triangle_gen|count[19]                                                     ; i2s:i2s|data_shift[18]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.116      ;
; 0.547  ; beeper_triangle:triangle_gen|count[18]                                                     ; i2s:i2s|data_shift[17]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.118      ;
; 0.549  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[0]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[1]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.815      ;
; 0.650  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[3]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[3]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.916      ;
; 0.651  ; i2s:i2s|data_shift[28]                                                                     ; i2s:i2s|data_shift[29]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.917      ;
; 0.652  ; i2s:i2s|data_shift[22]                                                                     ; i2s:i2s|data_shift[23]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.918      ;
; 0.654  ; i2s:i2s|data_shift[20]                                                                     ; i2s:i2s|data_shift[21]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.920      ;
; 0.655  ; i2s:i2s|data_shift[18]                                                                     ; i2s:i2s|data_shift[19]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.921      ;
; 0.658  ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_2           ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.512      ; 1.436      ;
; 0.660  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[6]                           ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[6]                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.001      ; 0.927      ;
; 0.662  ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; i2s:i2s|divide_by_n:div_256|out                                                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.928      ;
; 0.668  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[6]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[6]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.934      ;
; 0.674  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[2]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[2]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.940      ;
; 0.700  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[5]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[5]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; -0.001     ; 0.965      ;
; 0.708  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[5]                           ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[5]                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.001      ; 0.975      ;
; 0.710  ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.976      ;
; 0.713  ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_1                  ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.511      ; 1.490      ;
; 0.749  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_ACTIVE           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.001      ; 1.016      ;
; 0.776  ; resetter:resetter|reset_count[16]                                                          ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_reg[5]                               ; CLOCK_50                         ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.490      ; 1.532      ;
; 0.778  ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.044      ;
; 0.779  ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.045      ;
; 0.786  ; beeper_triangle:triangle_gen|count[21]                                                     ; i2s:i2s|data_shift[20]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.305      ; 1.357      ;
; 0.787  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_2           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_3           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.053      ;
; 0.793  ; i2s:i2s|data_shift[26]                                                                     ; i2s:i2s|data_shift[27]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.059      ;
; 0.795  ; i2s:i2s|data_shift[16]                                                                     ; i2s:i2s|data_shift[17]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[0]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[0]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 1.061      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                     ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; divide_by_n:clk_12_5_divider|counter[0] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; divide_by_n:clk_12_5_divider|counter[1] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.795 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.835 ; resetter:resetter|reset_count[16]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.929 ; divide_by_n:clk_12_5_divider|counter[1] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.195      ;
; 0.977 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.243      ;
; 0.978 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.245      ;
; 1.005 ; divide_by_n:clk_12_5_divider|counter[0] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 1.011 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.277      ;
; 1.178 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.185 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.221 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.489      ;
; 1.224 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.249 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.249 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.256 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.281 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.295 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.320 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.586      ;
; 1.320 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.586      ;
; 1.327 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.333 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.597      ;
; 1.344 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.610      ;
; 1.360 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.626      ;
; 1.362 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.628      ;
; 1.366 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.634      ;
; 1.366 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.634      ;
; 1.366 ; resetter:resetter|reset_count[16]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.634      ;
; 1.369 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.369 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.383 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.649      ;
; 1.391 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.397 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.398 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.664      ;
; 1.401 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.668      ;
; 1.404 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.668      ;
; 1.408 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.672      ;
; 1.431 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.697      ;
; 1.433 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.440 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.447 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.711      ;
; 1.454 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.720      ;
; 1.462 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.462 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.468 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.469 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.472 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.475 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.739      ;
; 1.479 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.743      ;
; 1.502 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.768      ;
; 1.504 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.770      ;
; 1.511 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.777      ;
; 1.517 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.781      ;
; 1.518 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.782      ;
; 1.533 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.799      ;
; 1.533 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.799      ;
; 1.539 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.805      ;
; 1.540 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.806      ;
; 1.543 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.809      ;
; 1.546 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.810      ;
; 1.550 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.814      ;
; 1.550 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.814      ;
; 1.573 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.839      ;
; 1.575 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.841      ;
; 1.588 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.852      ;
; 1.589 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.853      ;
; 1.604 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.870      ;
; 1.605 ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.871      ;
; 1.606 ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.872      ;
; 1.607 ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.873      ;
; 1.607 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.873      ;
; 1.611 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.877      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.797      ;
; 0.809 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.075      ;
; 0.819 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.085      ;
; 0.841 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.107      ;
; 0.850 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.116      ;
; 0.855 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.121      ;
; 0.859 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.125      ;
; 0.966 ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|buttons[0]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.001      ; 1.233      ;
; 1.014 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.280      ;
; 1.150 ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|buttons[5]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.001     ; 1.415      ;
; 1.157 ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|buttons[1]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.001     ; 1.422      ;
; 1.159 ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|buttons[7]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.001     ; 1.424      ;
; 1.160 ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|buttons[3]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.001     ; 1.425      ;
; 1.161 ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|buttons[6]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.001     ; 1.426      ;
; 1.192 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.458      ;
; 1.201 ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|buttons[4]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.001     ; 1.466      ;
; 1.202 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.468      ;
; 1.206 ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|buttons[2]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.001     ; 1.471      ;
; 1.227 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.493      ;
; 1.236 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.502      ;
; 1.241 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.507      ;
; 1.245 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.511      ;
; 1.262 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.529      ;
; 1.273 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.539      ;
; 1.284 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.550      ;
; 1.307 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.573      ;
; 1.312 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.578      ;
; 1.316 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.582      ;
; 1.332 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.598      ;
; 1.334 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.600      ;
; 1.344 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.610      ;
; 1.355 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.621      ;
; 1.383 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.649      ;
; 1.386 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.652      ;
; 1.387 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.653      ;
; 1.400 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.666      ;
; 1.415 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.681      ;
; 1.426 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.692      ;
; 1.454 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.720      ;
; 1.456 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.722      ;
; 1.457 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.723      ;
; 1.458 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.724      ;
; 1.486 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.752      ;
; 1.497 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.763      ;
; 1.510 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.776      ;
; 1.525 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.791      ;
; 1.528 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.794      ;
; 1.568 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.834      ;
; 1.596 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.862      ;
; 1.599 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.865      ;
; 1.616 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.882      ;
; 1.639 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.905      ;
; 1.670 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.936      ;
; 1.704 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 1.972      ;
; 1.710 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.976      ;
; 1.719 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 1.987      ;
; 1.721 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 1.989      ;
; 1.722 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 1.990      ;
; 1.741 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 2.007      ;
; 1.801 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 2.067      ;
; 1.812 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 2.078      ;
; 1.839 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.107      ;
; 1.839 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.107      ;
; 1.839 ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 2.105      ;
; 1.840 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.108      ;
; 1.853 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.121      ;
; 1.853 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.121      ;
; 1.854 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.122      ;
; 1.854 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.122      ;
; 1.854 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.122      ;
; 1.854 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.122      ;
; 1.855 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.123      ;
; 1.855 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.123      ;
; 1.858 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.126      ;
; 1.860 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.128      ;
; 1.860 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.128      ;
; 1.893 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 2.159      ;
; 1.921 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 2.187      ;
; 1.940 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.208      ;
; 1.940 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.208      ;
; 1.940 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.208      ;
; 1.941 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.209      ;
; 1.941 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.209      ;
; 1.941 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.209      ;
; 1.941 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.209      ;
; 1.942 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.210      ;
; 1.951 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.219      ;
; 1.992 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.260      ;
; 1.998 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.266      ;
; 2.037 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.002      ; 2.305      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i2s:i2s|LRCK'                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.771 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[1]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.037      ;
; 0.772 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[7]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.038      ;
; 0.778 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[17] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.044      ;
; 0.779 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[11] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[13] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.045      ;
; 0.788 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[0]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[16] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[2]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.065      ;
; 0.806 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[9]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[14] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[15] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[18] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[20] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; beeper_triangle:triangle_gen|count[23] ; beeper_triangle:triangle_gen|count[23] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; beeper_triangle:triangle_gen|count[25] ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; beeper_triangle:triangle_gen|count[27] ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.072      ;
; 0.813 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[19] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.079      ;
; 0.831 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[3]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[5]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[6]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.098      ;
; 0.835 ; beeper_triangle:triangle_gen|count[24] ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; beeper_triangle:triangle_gen|count[26] ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[8]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[10] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[12] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; beeper_triangle:triangle_gen|count[21] ; beeper_triangle:triangle_gen|count[21] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; beeper_triangle:triangle_gen|count[22] ; beeper_triangle:triangle_gen|count[22] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.105      ;
; 1.171 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[1]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.437      ;
; 1.178 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[17] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.444      ;
; 1.181 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[2]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.447      ;
; 1.182 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[3]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[5]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.448      ;
; 1.188 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[18] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[14] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[15] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[19] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; beeper_triangle:triangle_gen|count[25] ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[10] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[12] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[21] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.455      ;
; 1.217 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.483      ;
; 1.218 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[7]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[6]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.484      ;
; 1.221 ; beeper_triangle:triangle_gen|count[24] ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; beeper_triangle:triangle_gen|count[26] ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[11] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[13] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[9]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[20] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; beeper_triangle:triangle_gen|count[22] ; beeper_triangle:triangle_gen|count[23] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; beeper_triangle:triangle_gen|count[21] ; beeper_triangle:triangle_gen|count[22] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.491      ;
; 1.239 ; beeper_triangle:triangle_gen|count[31] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.011      ; 1.516      ;
; 1.242 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[2]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.508      ;
; 1.249 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[18] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.515      ;
; 1.252 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[3]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.518      ;
; 1.253 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[6]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.519      ;
; 1.259 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[19] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[15] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; beeper_triangle:triangle_gen|count[25] ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[11] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[13] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[20] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[22] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.526      ;
; 1.274 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[8]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.540      ;
; 1.279 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[16] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.002      ; 1.547      ;
; 1.281 ; beeper_triangle:triangle_gen|count[23] ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.547      ;
; 1.288 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[5]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.554      ;
; 1.289 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[7]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.555      ;
; 1.292 ; beeper_triangle:triangle_gen|count[24] ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[14] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[10] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[12] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[21] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; beeper_triangle:triangle_gen|count[21] ; beeper_triangle:triangle_gen|count[23] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.562      ;
; 1.313 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[3]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.579      ;
; 1.320 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[19] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.586      ;
; 1.323 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.589      ;
; 1.324 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[5]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[7]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.590      ;
; 1.330 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[20] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[14] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[12] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[21] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[23] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.597      ;
; 1.333 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[16] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.002      ; 1.601      ;
; 1.345 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[9]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.611      ;
; 1.350 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[17] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.002      ; 1.618      ;
; 1.352 ; beeper_triangle:triangle_gen|count[23] ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.618      ;
; 1.359 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[6]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.625      ;
; 1.363 ; beeper_triangle:triangle_gen|count[24] ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.629      ;
; 1.366 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[15] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[11] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[13] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[22] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.632      ;
; 1.377 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[8]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.643      ;
; 1.384 ; beeper_triangle:triangle_gen|count[22] ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.650      ;
; 1.384 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.650      ;
; 1.390 ; beeper_triangle:triangle_gen|count[31] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 1.656      ;
+-------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|out        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|out        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[9]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[9]|clk             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divide_by_n:clk_12_5_divider|out'                                                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|LRCK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|LRCK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bck_prev                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bck_prev                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[10]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[10]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[11]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[11]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[12]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[12]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[13]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[13]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[14]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[14]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[15]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[15]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[16]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[16]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[17]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[17]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[18]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[18]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[19]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[19]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[20]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[20]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[21]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[21]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[22]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[22]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[23]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[23]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[24]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[24]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[25]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[25]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[26]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[26]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[27]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[27]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[28]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[28]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[29]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[29]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[30]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[30]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[31]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[31]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[7]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[7]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[8]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[8]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[9]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[9]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|out                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|out                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[5]   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i2s:i2s|LRCK'                                                                                 ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[13]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[13]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[14]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[14]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[15]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[15]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[16]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[16]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[17]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[17]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[18]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[18]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[19]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[19]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[20]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[20]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[21]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[21]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[22]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[22]|clk             ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                       ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[8]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[5]|clk                           ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                        ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; 4.568 ; 4.568 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; 4.504 ; 4.504 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.844 ; 4.844 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                           ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; -4.338 ; -4.338 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; -4.274 ; -4.274 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; -4.452 ; -4.452 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 9.377  ; 9.377  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACDAT  ; divide_by_n:clk_12_5_divider|out                            ; 8.832  ; 8.832  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ; 6.399  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 8.265  ; 8.265  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ; 5.041  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[3]  ; divide_by_n:clk_12_5_divider|out                            ; 8.138  ; 8.138  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[5]  ; divide_by_n:clk_12_5_divider|out                            ; 8.265  ; 8.265  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 11.497 ; 11.497 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 9.049  ; 9.049  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ;        ; 6.399  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.041  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.041  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ; 7.512  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ; 7.512  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ; 4.738  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ; 4.738  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ; 4.718  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ;        ; 7.512  ; Fall       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ;        ; 7.512  ; Fall       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ;        ; 4.738  ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ;        ; 4.738  ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ;        ; 4.718  ; Fall       ; i2s:i2s|LRCK                                                ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.857  ; 7.857  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.857  ; 7.857  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.733  ; 7.733  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.493  ; 7.493  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.496  ; 7.496  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.550  ; 7.550  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.747  ; 6.747  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.550  ; 7.550  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.511  ; 7.511  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 8.923  ; 8.923  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 9.141  ; 9.141  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                          ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 9.377  ; 9.377  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACDAT  ; divide_by_n:clk_12_5_divider|out                            ; 8.832  ; 8.832  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ; 6.399  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 5.041  ; 8.138  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ; 5.041  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[3]  ; divide_by_n:clk_12_5_divider|out                            ; 8.138  ; 8.138  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[5]  ; divide_by_n:clk_12_5_divider|out                            ; 8.265  ; 8.265  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 11.497 ; 11.497 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 9.049  ; 9.049  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ;        ; 6.399  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.041  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.041  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ; 7.512  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ; 7.512  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ; 4.718  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ; 4.738  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ; 4.718  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ;        ; 7.512  ; Fall       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ;        ; 7.512  ; Fall       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ;        ; 4.718  ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ;        ; 4.738  ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ;        ; 4.718  ; Fall       ; i2s:i2s|LRCK                                                ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.747  ; 6.747  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.857  ; 7.857  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.733  ; 7.733  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.493  ; 7.493  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.496  ; 7.496  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.550  ; 7.550  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.747  ; 6.747  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.550  ; 7.550  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.511  ; 7.511  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.550  ; 7.550  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.617  ; 7.617  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; AUD_ADCDAT ; GPIO_0[7]   ; 9.758  ;    ;    ; 9.758  ;
; I2C_SCLK   ; GPIO_0[1]   ; 10.604 ;    ;    ; 10.604 ;
; I2C_SDAT   ; GPIO_0[0]   ; 11.108 ;    ;    ; 11.108 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; AUD_ADCDAT ; GPIO_0[7]   ; 9.758  ;    ;    ; 9.758  ;
; I2C_SCLK   ; GPIO_0[1]   ; 10.604 ;    ;    ; 10.604 ;
; I2C_SDAT   ; GPIO_0[0]   ; 11.108 ;    ;    ; 11.108 ;
+------------+-------------+--------+----+----+--------+


+--------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                             ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; divide_by_n:clk_12_5_divider|out                            ; -2.376 ; -217.358      ;
; i2s:i2s|LRCK                                                ; -1.245 ; -10.832       ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; -1.113 ; -25.297       ;
; CLOCK_50                                                    ; -0.259 ; -1.279        ;
+-------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                              ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; divide_by_n:clk_12_5_divider|out                            ; -1.732 ; -1.732        ;
; CLOCK_50                                                    ; 0.215  ; 0.000         ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.215  ; 0.000         ;
; i2s:i2s|LRCK                                                ; 0.353  ; 0.000         ;
+-------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                               ;
+-------------------------------------------------------------+--------+---------------+
; Clock                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                    ; -1.380 ; -21.380       ;
; divide_by_n:clk_12_5_divider|out                            ; -0.500 ; -193.000      ;
; i2s:i2s|LRCK                                                ; -0.500 ; -32.000       ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; -0.500 ; -25.000       ;
+-------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divide_by_n:clk_12_5_divider|out'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                        ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.376 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.422      ;
; -2.372 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.418      ;
; -2.367 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.411      ;
; -2.363 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.407      ;
; -2.340 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.382      ;
; -2.336 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.378      ;
; -2.323 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.369      ;
; -2.314 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.358      ;
; -2.311 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.357      ;
; -2.308 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.354      ;
; -2.302 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.346      ;
; -2.299 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.343      ;
; -2.290 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.332      ;
; -2.287 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.329      ;
; -2.286 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.328      ;
; -2.285 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.004      ; 3.321      ;
; -2.284 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 3.318      ;
; -2.275 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.317      ;
; -2.275 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.004      ; 3.311      ;
; -2.274 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 3.308      ;
; -2.272 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.314      ;
; -2.268 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.314      ;
; -2.259 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.303      ;
; -2.249 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.281      ;
; -2.239 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.271      ;
; -2.237 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.279      ;
; -2.237 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.279      ;
; -2.233 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.275      ;
; -2.232 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.274      ;
; -2.227 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.273      ;
; -2.227 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.259      ;
; -2.226 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.258      ;
; -2.226 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 3.256      ;
; -2.225 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.271      ;
; -2.225 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.267      ;
; -2.223 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.269      ;
; -2.222 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.264      ;
; -2.221 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 3.251      ;
; -2.221 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.267      ;
; -2.207 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.239      ;
; -2.205 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.004      ; 3.241      ;
; -2.204 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 3.238      ;
; -2.197 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.229      ;
; -2.191 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.004     ; 3.219      ;
; -2.190 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.004     ; 3.218      ;
; -2.187 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[5]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.233      ;
; -2.187 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 3.221      ;
; -2.186 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[11] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.228      ;
; -2.184 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.226      ;
; -2.182 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.224      ;
; -2.182 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.214      ;
; -2.182 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[4]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.224      ;
; -2.178 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[5]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.222      ;
; -2.176 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.222      ;
; -2.175 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.221      ;
; -2.174 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.220      ;
; -2.172 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.214      ;
; -2.172 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.218      ;
; -2.169 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.201      ;
; -2.169 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.211      ;
; -2.167 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.211      ;
; -2.166 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.210      ;
; -2.162 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.194      ;
; -2.162 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.208      ;
; -2.161 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 3.191      ;
; -2.160 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.206      ;
; -2.159 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.205      ;
; -2.157 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.203      ;
; -2.151 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[5]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.193      ;
; -2.151 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 3.181      ;
; -2.149 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.004     ; 3.177      ;
; -2.147 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.004      ; 3.183      ;
; -2.146 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.002      ; 3.180      ;
; -2.146 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.178      ;
; -2.144 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[5]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.004     ; 3.172      ;
; -2.140 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[12] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.186      ;
; -2.140 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[9]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.182      ;
; -2.139 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[7]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.181      ;
; -2.136 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.004      ; 3.172      ;
; -2.136 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.168      ;
; -2.134 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.004      ; 3.170      ;
; -2.133 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[6]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.175      ;
; -2.131 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[12] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.175      ;
; -2.129 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.171      ;
; -2.127 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.159      ;
; -2.126 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.004     ; 3.154      ;
; -2.126 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.004      ; 3.162      ;
; -2.124 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[8]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.004      ; 3.160      ;
; -2.121 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[13] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.163      ;
; -2.119 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[6] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.165      ;
; -2.118 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[3]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[7] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.160      ;
; -2.117 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[14] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.163      ;
; -2.116 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.148      ;
; -2.115 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[0]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 3.145      ;
; -2.111 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.000      ; 3.143      ;
; -2.108 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[3] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.014      ; 3.154      ;
; -2.105 ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1]       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; -0.002     ; 3.135      ;
; -2.104 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[12] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[2] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.146      ;
; -2.101 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[5]  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[4] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.010      ; 3.143      ;
; -2.099 ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[10] ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|init_data_reg[1] ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 1.000        ; 0.012      ; 3.143      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i2s:i2s|LRCK'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.245 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.266      ;
; -1.244 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.265      ;
; -1.242 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.263      ;
; -1.214 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.235      ;
; -1.213 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.234      ;
; -1.211 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.232      ;
; -1.180 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.201      ;
; -1.179 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.200      ;
; -1.177 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.198      ;
; -1.165 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 2.199      ;
; -1.158 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.179      ;
; -1.157 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.178      ;
; -1.155 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.176      ;
; -1.134 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 2.168      ;
; -1.111 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.132      ;
; -1.110 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.131      ;
; -1.108 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.129      ;
; -1.100 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 2.134      ;
; -1.089 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.110      ;
; -1.088 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.109      ;
; -1.086 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.107      ;
; -1.078 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 2.112      ;
; -1.054 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.075      ;
; -1.053 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.074      ;
; -1.051 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.072      ;
; -1.031 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 2.065      ;
; -1.009 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 2.043      ;
; -1.002 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.023      ;
; -1.001 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.022      ;
; -0.999 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 2.020      ;
; -0.974 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 2.008      ;
; -0.926 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.947      ;
; -0.925 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.946      ;
; -0.923 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.944      ;
; -0.922 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.956      ;
; -0.878 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.899      ;
; -0.877 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.898      ;
; -0.875 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.896      ;
; -0.856 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.877      ;
; -0.855 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.876      ;
; -0.853 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.874      ;
; -0.846 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.880      ;
; -0.808 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.829      ;
; -0.807 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.828      ;
; -0.805 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.826      ;
; -0.798 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.832      ;
; -0.787 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.808      ;
; -0.786 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.807      ;
; -0.784 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.805      ;
; -0.776 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.810      ;
; -0.739 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.760      ;
; -0.738 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.759      ;
; -0.736 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.757      ;
; -0.728 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.762      ;
; -0.707 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.741      ;
; -0.704 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.725      ;
; -0.703 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.724      ;
; -0.701 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.722      ;
; -0.689 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.723      ;
; -0.664 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.685      ;
; -0.663 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.684      ;
; -0.661 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.011     ; 1.682      ;
; -0.659 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.693      ;
; -0.658 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.692      ;
; -0.654 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.688      ;
; -0.624 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.658      ;
; -0.624 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.658      ;
; -0.623 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.657      ;
; -0.619 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.653      ;
; -0.602 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.636      ;
; -0.589 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.623      ;
; -0.588 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.622      ;
; -0.584 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.618      ;
; -0.584 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.618      ;
; -0.578 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.597      ;
; -0.577 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.596      ;
; -0.575 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.594      ;
; -0.567 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.601      ;
; -0.555 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.589      ;
; -0.554 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.588      ;
; -0.553 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.587      ;
; -0.547 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.566      ;
; -0.546 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.565      ;
; -0.544 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.563      ;
; -0.533 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.567      ;
; -0.532 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.566      ;
; -0.520 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.554      ;
; -0.519 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.553      ;
; -0.513 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.532      ;
; -0.512 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.531      ;
; -0.510 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.529      ;
; -0.498 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.532      ;
; -0.498 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.532      ;
; -0.497 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.531      ;
; -0.491 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[30] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.510      ;
; -0.490 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[23] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.524      ;
; -0.490 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[31] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.509      ;
; -0.488 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[29] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; -0.013     ; 1.507      ;
; -0.485 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 1.000        ; 0.002      ; 1.519      ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                                                             ;
+--------+-----------------------------------+----------------------------------------------------------+--------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                  ; Launch Clock ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------------------------+--------------+-------------------------------------------------------------+--------------+------------+------------+
; -1.113 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.834      ;
; -1.113 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.834      ;
; -1.113 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.834      ;
; -1.113 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.834      ;
; -1.113 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.834      ;
; -1.113 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.834      ;
; -1.113 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.834      ;
; -1.113 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.834      ;
; -1.098 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.819      ;
; -1.098 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.819      ;
; -1.098 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.819      ;
; -1.098 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.819      ;
; -1.098 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.819      ;
; -1.098 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.819      ;
; -1.098 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.819      ;
; -1.098 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.819      ;
; -1.069 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.793      ;
; -1.069 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.793      ;
; -1.069 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.793      ;
; -1.069 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.793      ;
; -1.069 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.793      ;
; -1.069 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.793      ;
; -1.069 ; resetter:resetter|reset_count[9]  ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.793      ;
; -1.054 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.778      ;
; -1.054 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.778      ;
; -1.054 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.778      ;
; -1.054 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.778      ;
; -1.054 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.778      ;
; -1.054 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.778      ;
; -1.054 ; resetter:resetter|reset_count[13] ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.778      ;
; -1.047 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.766      ;
; -1.047 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.766      ;
; -1.047 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.766      ;
; -1.047 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.766      ;
; -1.047 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.766      ;
; -1.047 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.766      ;
; -1.047 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.766      ;
; -1.047 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.766      ;
; -1.024 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.024 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.745      ;
; -1.003 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.310     ; 1.725      ;
; -1.003 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.310     ; 1.725      ;
; -1.003 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.310     ; 1.725      ;
; -1.003 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.310     ; 1.725      ;
; -1.003 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.310     ; 1.725      ;
; -1.003 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.310     ; 1.725      ;
; -1.003 ; resetter:resetter|reset_count[7]  ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.310     ; 1.725      ;
; -0.999 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.718      ;
; -0.999 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.718      ;
; -0.999 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.718      ;
; -0.999 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.718      ;
; -0.999 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.718      ;
; -0.999 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.718      ;
; -0.999 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.718      ;
; -0.999 ; resetter:resetter|reset_count[5]  ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.718      ;
; -0.984 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.705      ;
; -0.984 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.705      ;
; -0.984 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.705      ;
; -0.984 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.705      ;
; -0.984 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.705      ;
; -0.984 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.705      ;
; -0.984 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.705      ;
; -0.984 ; resetter:resetter|reset_count[15] ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.705      ;
; -0.980 ; resetter:resetter|reset_count[10] ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.701      ;
; -0.980 ; resetter:resetter|reset_count[10] ; nes_controller_reader:controller_reader|buttons[1]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.701      ;
; -0.980 ; resetter:resetter|reset_count[10] ; nes_controller_reader:controller_reader|buttons[2]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.701      ;
; -0.980 ; resetter:resetter|reset_count[10] ; nes_controller_reader:controller_reader|buttons[3]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.701      ;
; -0.980 ; resetter:resetter|reset_count[10] ; nes_controller_reader:controller_reader|buttons[4]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.701      ;
; -0.980 ; resetter:resetter|reset_count[10] ; nes_controller_reader:controller_reader|buttons[5]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.701      ;
; -0.980 ; resetter:resetter|reset_count[10] ; nes_controller_reader:controller_reader|buttons[6]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.701      ;
; -0.980 ; resetter:resetter|reset_count[10] ; nes_controller_reader:controller_reader|buttons[7]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.311     ; 1.701      ;
; -0.980 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[12] ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[1] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[2] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[3] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[4] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[5] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[6] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.980 ; resetter:resetter|reset_count[14] ; nes_controller_reader:controller_reader|buttons_latch[7] ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.308     ; 1.704      ;
; -0.963 ; resetter:resetter|reset_count[2]  ; nes_controller_reader:controller_reader|buttons[0]       ; CLOCK_50     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 1.000        ; -0.313     ; 1.682      ;
+--------+-----------------------------------+----------------------------------------------------------+--------------+-------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                               ;
+--------+-----------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.259 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.289      ;
; -0.223 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.253      ;
; -0.203 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.233      ;
; -0.165 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.195      ;
; -0.153 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.183      ;
; -0.147 ; resetter:resetter|reset_count[9]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.181      ;
; -0.146 ; resetter:resetter|reset_count[9]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.180      ;
; -0.134 ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.164      ;
; -0.132 ; resetter:resetter|reset_count[13] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.166      ;
; -0.131 ; resetter:resetter|reset_count[13] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.165      ;
; -0.130 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.160      ;
; -0.129 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.159      ;
; -0.127 ; resetter:resetter|reset_count[9]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.161      ;
; -0.125 ; resetter:resetter|reset_count[9]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.159      ;
; -0.112 ; resetter:resetter|reset_count[13] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.146      ;
; -0.110 ; resetter:resetter|reset_count[13] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.144      ;
; -0.109 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.139      ;
; -0.095 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.125      ;
; -0.094 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.124      ;
; -0.089 ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.119      ;
; -0.082 ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.112      ;
; -0.081 ; resetter:resetter|reset_count[7]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.113      ;
; -0.080 ; resetter:resetter|reset_count[7]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.074 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.104      ;
; -0.061 ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.093      ;
; -0.060 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.090      ;
; -0.059 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.089      ;
; -0.059 ; resetter:resetter|reset_count[7]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.089      ;
; -0.058 ; resetter:resetter|reset_count[12] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.092      ;
; -0.058 ; resetter:resetter|reset_count[14] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.092      ;
; -0.057 ; resetter:resetter|reset_count[12] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.091      ;
; -0.057 ; resetter:resetter|reset_count[14] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.091      ;
; -0.046 ; resetter:resetter|reset_count[6]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.076      ;
; -0.040 ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.070      ;
; -0.039 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.069      ;
; -0.038 ; resetter:resetter|reset_count[12] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.072      ;
; -0.038 ; resetter:resetter|reset_count[14] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.072      ;
; -0.036 ; resetter:resetter|reset_count[12] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.070      ;
; -0.036 ; resetter:resetter|reset_count[14] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.070      ;
; -0.033 ; resetter:resetter|reset_count[5]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.065      ;
; -0.032 ; resetter:resetter|reset_count[5]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.064      ;
; -0.025 ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.055      ;
; -0.024 ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.054      ;
; -0.024 ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.054      ;
; -0.018 ; resetter:resetter|reset_count[15] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.052      ;
; -0.017 ; resetter:resetter|reset_count[15] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.051      ;
; -0.014 ; resetter:resetter|reset_count[10] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.048      ;
; -0.013 ; resetter:resetter|reset_count[10] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.047      ;
; -0.013 ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.011 ; resetter:resetter|reset_count[5]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.043      ;
; -0.005 ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.035      ;
; -0.004 ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.034      ;
; 0.002  ; resetter:resetter|reset_count[15] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.032      ;
; 0.003  ; resetter:resetter|reset_count[2]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; resetter:resetter|reset_count[6]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.004  ; resetter:resetter|reset_count[2]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.028      ;
; 0.004  ; resetter:resetter|reset_count[15] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.030      ;
; 0.004  ; resetter:resetter|reset_count[6]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.028      ;
; 0.005  ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.025      ;
; 0.006  ; resetter:resetter|reset_count[10] ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.028      ;
; 0.008  ; resetter:resetter|reset_count[10] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.026      ;
; 0.010  ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.020      ;
; 0.011  ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.019      ;
; 0.011  ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.019      ;
; 0.012  ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.018      ;
; 0.020  ; resetter:resetter|reset_count[3]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.012      ;
; 0.021  ; resetter:resetter|reset_count[3]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.011      ;
; 0.023  ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.009      ;
; 0.023  ; resetter:resetter|reset_count[6]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.009      ;
; 0.025  ; resetter:resetter|reset_count[2]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; resetter:resetter|reset_count[6]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.007      ;
; 0.030  ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.000      ;
; 0.031  ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.999      ;
; 0.040  ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.990      ;
; 0.040  ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.992      ;
; 0.042  ; resetter:resetter|reset_count[3]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.990      ;
; 0.045  ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.985      ;
; 0.046  ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.984      ;
; 0.046  ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.984      ;
; 0.047  ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.983      ;
; 0.048  ; resetter:resetter|reset_count[6]  ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.982      ;
; 0.050  ; resetter:resetter|reset_count[8]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 0.984      ;
; 0.051  ; resetter:resetter|reset_count[8]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 0.983      ;
; 0.064  ; resetter:resetter|reset_count[11] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 0.970      ;
; 0.065  ; resetter:resetter|reset_count[11] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 0.969      ;
; 0.065  ; resetter:resetter|reset_count[4]  ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.965      ;
; 0.066  ; resetter:resetter|reset_count[2]  ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.964      ;
; 0.070  ; resetter:resetter|reset_count[8]  ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 0.964      ;
; 0.071  ; resetter:resetter|reset_count[10] ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.961      ;
; 0.072  ; resetter:resetter|reset_count[8]  ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 0.962      ;
; 0.075  ; resetter:resetter|reset_count[7]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.955      ;
; 0.080  ; resetter:resetter|reset_count[0]  ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.950      ;
; 0.080  ; resetter:resetter|reset_count[0]  ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.952      ;
; 0.081  ; resetter:resetter|reset_count[0]  ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.951      ;
; 0.081  ; resetter:resetter|reset_count[3]  ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.949      ;
; 0.081  ; resetter:resetter|reset_count[1]  ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.949      ;
; 0.082  ; resetter:resetter|reset_count[5]  ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.948      ;
; 0.083  ; resetter:resetter|reset_count[8]  ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.949      ;
; 0.083  ; resetter:resetter|reset_count[6]  ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 0.947      ;
+--------+-----------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divide_by_n:clk_12_5_divider|out'                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.732 ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 1.806      ; 0.367      ;
; -1.232 ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                                                                               ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; -0.500       ; 1.806      ; 0.367      ;
; 0.092  ; beeper_triangle:triangle_gen|count[28]                                                     ; i2s:i2s|data_shift[27]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.148      ; 0.392      ;
; 0.093  ; beeper_triangle:triangle_gen|count[29]                                                     ; i2s:i2s|data_shift[28]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.148      ; 0.393      ;
; 0.095  ; beeper_triangle:triangle_gen|count[31]                                                     ; i2s:i2s|data_shift[30]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.148      ; 0.395      ;
; 0.096  ; beeper_triangle:triangle_gen|count[30]                                                     ; i2s:i2s|data_shift[29]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.148      ; 0.396      ;
; 0.178  ; beeper_triangle:triangle_gen|count[27]                                                     ; i2s:i2s|data_shift[26]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.148      ; 0.478      ;
; 0.192  ; beeper_triangle:triangle_gen|count[24]                                                     ; i2s:i2s|data_shift[23]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.479      ;
; 0.197  ; beeper_triangle:triangle_gen|count[9]                                                      ; i2s:i2s|data_shift[8]                                                                      ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.484      ;
; 0.197  ; beeper_triangle:triangle_gen|count[12]                                                     ; i2s:i2s|data_shift[11]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.484      ;
; 0.197  ; beeper_triangle:triangle_gen|count[14]                                                     ; i2s:i2s|data_shift[13]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.484      ;
; 0.198  ; beeper_triangle:triangle_gen|count[13]                                                     ; i2s:i2s|data_shift[12]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.485      ;
; 0.199  ; beeper_triangle:triangle_gen|count[11]                                                     ; i2s:i2s|data_shift[10]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.486      ;
; 0.199  ; beeper_triangle:triangle_gen|count[22]                                                     ; i2s:i2s|data_shift[21]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.486      ;
; 0.202  ; beeper_triangle:triangle_gen|count[17]                                                     ; i2s:i2s|data_shift[16]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.489      ;
; 0.202  ; beeper_triangle:triangle_gen|count[23]                                                     ; i2s:i2s|data_shift[22]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.489      ;
; 0.203  ; beeper_triangle:triangle_gen|count[25]                                                     ; i2s:i2s|data_shift[24]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.490      ;
; 0.204  ; beeper_triangle:triangle_gen|count[20]                                                     ; i2s:i2s|data_shift[19]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.491      ;
; 0.215  ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; i2s:i2s|divide_by_n:div_256|counter[0]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2s:i2s|data_shift[7]                                                                      ; i2s:i2s|data_shift[7]                                                                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_2                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_2                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_2                  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_WRITE_2                  ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ACTIVE_WRITE             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[0]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[0]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[2]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[2]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[3]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[3]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_REPEATED_START_1 ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_o_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_o_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_1      ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_WRITE_BIT_1      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_1       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_1       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|scl_o_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|scl_o_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_START_WAIT               ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[1]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[1]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ADDRESS_1                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|state_reg.STATE_ADDRESS_1                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_valid_reg                           ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_valid_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_3                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_1                      ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|state_reg.STATE_TABLE_1                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg                                ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_valid_reg                                ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_1           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_STOP_1           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[0]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[0]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[1]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[1]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[2]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[2]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[3]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[3]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[4]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[4]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[5]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[5]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[6]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[6]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[7]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[7]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[8]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[8]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[9]                             ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[9]                             ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[10]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[10]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[11]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[11]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[12]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[12]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[13]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[13]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[14]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[14]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[15]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[15]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[16]                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_reg[16]                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2s:i2s|data_shift[31]                                                                     ; i2s:i2s|data_shift[31]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.227  ; beeper_triangle:triangle_gen|count[16]                                                     ; i2s:i2s|data_shift[15]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.148      ; 0.527      ;
; 0.230  ; beeper_triangle:triangle_gen|count[15]                                                     ; i2s:i2s|data_shift[14]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.517      ;
; 0.239  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[7]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[7]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_2       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_3       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_3       ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_READ_BIT_4       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; i2s:i2s|data_shift[24]                                                                     ; i2s:i2s|data_shift[25]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[0]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[0]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; beeper_triangle:triangle_gen|count[10]                                                     ; i2s:i2s|data_shift[9]                                                                      ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.529      ;
; 0.242  ; beeper_triangle:triangle_gen|count[26]                                                     ; i2s:i2s|data_shift[25]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.529      ;
; 0.243  ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[15]                       ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[15]                       ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[4]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[4]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; beeper_triangle:triangle_gen|count[18]                                                     ; i2s:i2s|data_shift[17]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.531      ;
; 0.245  ; beeper_triangle:triangle_gen|count[19]                                                     ; i2s:i2s|data_shift[18]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.532      ;
; 0.247  ; i2s:i2s|bitcount[5]                                                                        ; i2s:i2s|bitcount[5]                                                                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.399      ;
; 0.252  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_i_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bus_active_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|sda_i_reg                                ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|last_sda_i_reg                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.405      ;
; 0.254  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[0]                         ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|bit_count_reg[1]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.406      ;
; 0.291  ; i2s:i2s|data_shift[22]                                                                     ; i2s:i2s|data_shift[23]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.443      ;
; 0.291  ; i2s:i2s|data_shift[28]                                                                     ; i2s:i2s|data_shift[29]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.443      ;
; 0.292  ; i2s:i2s|data_shift[20]                                                                     ; i2s:i2s|data_shift[21]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.444      ;
; 0.293  ; i2s:i2s|data_shift[18]                                                                     ; i2s:i2s|data_shift[19]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.445      ;
; 0.295  ; i2s:i2s|divide_by_n:div_256|counter[1]                                                     ; i2s:i2s|divide_by_n:div_256|out                                                            ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.447      ;
; 0.308  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[6]                           ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[6]                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.001      ; 0.461      ;
; 0.313  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[3]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[3]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.465      ;
; 0.320  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|data_out_reg[5]                              ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|data_reg[5]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; -0.001     ; 0.471      ;
; 0.322  ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6]                         ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6]                         ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.474      ;
; 0.323  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cur_address_reg[5]                           ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[5]                           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.001      ; 0.476      ;
; 0.330  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[6]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[6]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.482      ;
; 0.336  ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|cmd_address_reg[2]                           ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|addr_reg[2]                              ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.488      ;
; 0.344  ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|delay_scl_reg                            ; wm_setter_upper:wm8731_init|i2c_master:i2c_master|phy_state_reg.PHY_STATE_ACTIVE           ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.001      ; 0.497      ;
; 0.354  ; beeper_triangle:triangle_gen|count[21]                                                     ; i2s:i2s|data_shift[20]                                                                     ; i2s:i2s|LRCK                     ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.135      ; 0.641      ;
; 0.355  ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[0]                        ; wm_setter_upper:wm8731_init|pulse_one:i2c_init_start_pulse|count[0]                        ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; i2s:i2s|data_shift[26]                                                                     ; i2s:i2s|data_shift[27]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; i2s:i2s|data_shift[12]                                                                     ; i2s:i2s|data_shift[13]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; i2s:i2s|data_shift[29]                                                                     ; i2s:i2s|data_shift[30]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; i2s:i2s|data_shift[7]                                                                      ; i2s:i2s|data_shift[8]                                                                      ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; i2s:i2s|data_shift[9]                                                                      ; i2s:i2s|data_shift[10]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; i2s:i2s|data_shift[10]                                                                     ; i2s:i2s|data_shift[11]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; i2s:i2s|data_shift[21]                                                                     ; i2s:i2s|data_shift[22]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; i2s:i2s|data_shift[23]                                                                     ; i2s:i2s|data_shift[24]                                                                     ; divide_by_n:clk_12_5_divider|out ; divide_by_n:clk_12_5_divider|out ; 0.000        ; 0.000      ; 0.511      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                     ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; divide_by_n:clk_12_5_divider|counter[0] ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; divide_by_n:clk_12_5_divider|counter[1] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.355 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.369 ; resetter:resetter|reset_count[16]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.437 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.439 ; divide_by_n:clk_12_5_divider|counter[1] ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.591      ;
; 0.443 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.595      ;
; 0.445 ; divide_by_n:clk_12_5_divider|counter[0] ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.597      ;
; 0.448 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.493 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.511 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.528 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.534 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.546 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.550 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; resetter:resetter|reset_count[15]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.563 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.570 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.575 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.732      ;
; 0.585 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.737      ;
; 0.588 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.598 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.605 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; resetter:resetter|reset_count[14]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.610 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.614 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.766      ;
; 0.620 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.775      ;
; 0.621 ; resetter:resetter|reset_count[16]       ; divide_by_n:clk_12_5_divider|counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.775      ;
; 0.621 ; resetter:resetter|reset_count[16]       ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.775      ;
; 0.622 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.772      ;
; 0.623 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.773      ;
; 0.630 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.780      ;
; 0.633 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.640 ; resetter:resetter|reset_count[13]       ; resetter:resetter|reset_count[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.640 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.645 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.655 ; resetter:resetter|reset_count[2]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.657 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.807      ;
; 0.658 ; resetter:resetter|reset_count[12]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.808      ;
; 0.665 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.815      ;
; 0.668 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; resetter:resetter|reset_count[9]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.675 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.825      ;
; 0.675 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.828      ;
; 0.680 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; resetter:resetter|reset_count[11]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.692 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.842      ;
; 0.693 ; resetter:resetter|reset_count[5]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.843      ;
; 0.694 ; resetter:resetter|reset_count[3]        ; resetter:resetter|reset_count[8]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.844      ;
; 0.700 ; resetter:resetter|reset_count[7]        ; resetter:resetter|reset_count[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.850      ;
; 0.703 ; resetter:resetter|reset_count[8]        ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.855      ;
; 0.710 ; resetter:resetter|reset_count[4]        ; resetter:resetter|reset_count[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.860      ;
; 0.711 ; resetter:resetter|reset_count[0]        ; resetter:resetter|reset_count[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.863      ;
; 0.715 ; resetter:resetter|reset_count[10]       ; resetter:resetter|reset_count[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.867      ;
; 0.716 ; resetter:resetter|reset_count[1]        ; divide_by_n:clk_12_5_divider|out        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.868      ;
; 0.718 ; resetter:resetter|reset_count[1]        ; resetter:resetter|reset_count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.870      ;
; 0.727 ; resetter:resetter|reset_count[6]        ; resetter:resetter|reset_count[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.877      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                                ; Latch Clock                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.397      ;
; 0.363 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.519      ;
; 0.373 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.525      ;
; 0.380 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.536      ;
; 0.448 ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|buttons[0]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.001      ; 0.601      ;
; 0.451 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.603      ;
; 0.501 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.665      ;
; 0.520 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.673      ;
; 0.524 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.676      ;
; 0.536 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|buttons[5]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.003     ; 0.687      ;
; 0.540 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|buttons[7]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.003     ; 0.693      ;
; 0.545 ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|buttons[3]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.003     ; 0.694      ;
; 0.546 ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|buttons[1]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.003     ; 0.695      ;
; 0.546 ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|buttons[6]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.003     ; 0.695      ;
; 0.555 ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|buttons[4]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.003     ; 0.704      ;
; 0.555 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.708      ;
; 0.559 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.712      ;
; 0.571 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.723      ;
; 0.575 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.727      ;
; 0.580 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.732      ;
; 0.588 ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|buttons[2]       ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; -0.003     ; 0.737      ;
; 0.591 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.743      ;
; 0.594 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.746      ;
; 0.607 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.762      ;
; 0.626 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.778      ;
; 0.626 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.778      ;
; 0.629 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.781      ;
; 0.642 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.794      ;
; 0.645 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.798      ;
; 0.661 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.813      ;
; 0.661 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.813      ;
; 0.665 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.817      ;
; 0.677 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.829      ;
; 0.696 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.848      ;
; 0.696 ; nes_controller_reader:controller_reader|state[2]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.848      ;
; 0.705 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.857      ;
; 0.712 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.864      ;
; 0.731 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.883      ;
; 0.747 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.899      ;
; 0.753 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 0.909      ;
; 0.765 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 0.921      ;
; 0.766 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.918      ;
; 0.767 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 0.923      ;
; 0.767 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 0.923      ;
; 0.782 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.934      ;
; 0.784 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.936      ;
; 0.817 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.969      ;
; 0.820 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 0.976      ;
; 0.821 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 0.977      ;
; 0.822 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 0.978      ;
; 0.822 ; nes_controller_reader:controller_reader|state[4]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 0.978      ;
; 0.824 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 0.980      ;
; 0.828 ; nes_controller_reader:controller_reader|state[8]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.980      ;
; 0.834 ; nes_controller_reader:controller_reader|state[5]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 0.986      ;
; 0.846 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.002      ;
; 0.846 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.002      ;
; 0.846 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.002      ;
; 0.847 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.003      ;
; 0.847 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.003      ;
; 0.848 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.004      ;
; 0.848 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.004      ;
; 0.848 ; nes_controller_reader:controller_reader|state[0]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.004      ;
; 0.849 ; nes_controller_reader:controller_reader|state[6]         ; nes_controller_reader:controller_reader|buttons_latch[0] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.000      ; 1.001      ;
; 0.849 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.005      ;
; 0.872 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.028      ;
; 0.881 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.037      ;
; 0.883 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.039      ;
; 0.884 ; nes_controller_reader:controller_reader|state[3]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.040      ;
; 0.884 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[2] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.040      ;
; 0.884 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[7] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.040      ;
; 0.885 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.041      ;
; 0.885 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[5] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.041      ;
; 0.886 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[3] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.042      ;
; 0.886 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[4] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.042      ;
; 0.886 ; nes_controller_reader:controller_reader|state[7]         ; nes_controller_reader:controller_reader|buttons_latch[6] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.042      ;
; 0.906 ; nes_controller_reader:controller_reader|state[1]         ; nes_controller_reader:controller_reader|buttons_latch[1] ; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 0.000        ; 0.004      ; 1.062      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i2s:i2s|LRCK'                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.353 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[0]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[16] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[1]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[2]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[7]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[17] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[9]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[11] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[18] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; beeper_triangle:triangle_gen|count[25] ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; beeper_triangle:triangle_gen|count[27] ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[13] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[14] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[15] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[20] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; beeper_triangle:triangle_gen|count[23] ; beeper_triangle:triangle_gen|count[23] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[3]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; beeper_triangle:triangle_gen|count[24] ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; beeper_triangle:triangle_gen|count[26] ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[5]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[6]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[8]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[10] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[19] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[12] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; beeper_triangle:triangle_gen|count[21] ; beeper_triangle:triangle_gen|count[21] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; beeper_triangle:triangle_gen|count[22] ; beeper_triangle:triangle_gen|count[22] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.524      ;
; 0.491 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[1]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[17] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[2]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[3]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[18] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[5]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; beeper_triangle:triangle_gen|count[25] ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[10] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[19] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[12] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[14] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[15] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[21] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; beeper_triangle:triangle_gen|count[24] ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; beeper_triangle:triangle_gen|count[26] ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; beeper_triangle:triangle_gen|count[6]  ; beeper_triangle:triangle_gen|count[7]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[6]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[9]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[11] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[20] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[13] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; beeper_triangle:triangle_gen|count[22] ; beeper_triangle:triangle_gen|count[23] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; beeper_triangle:triangle_gen|count[21] ; beeper_triangle:triangle_gen|count[22] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.664      ;
; 0.526 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[2]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[18] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[3]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[19] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[6]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; beeper_triangle:triangle_gen|count[25] ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[11] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[20] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[13] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; beeper_triangle:triangle_gen|count[13] ; beeper_triangle:triangle_gen|count[15] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[22] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.686      ;
; 0.544 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[16] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.002      ; 0.698      ;
; 0.544 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[5]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; beeper_triangle:triangle_gen|count[24] ; beeper_triangle:triangle_gen|count[26] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; beeper_triangle:triangle_gen|count[5]  ; beeper_triangle:triangle_gen|count[7]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[10] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[12] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[21] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[14] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; beeper_triangle:triangle_gen|count[21] ; beeper_triangle:triangle_gen|count[23] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[8]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.704      ;
; 0.554 ; beeper_triangle:triangle_gen|count[31] ; beeper_triangle:triangle_gen|count[28] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.013      ; 0.719      ;
; 0.554 ; beeper_triangle:triangle_gen|count[23] ; beeper_triangle:triangle_gen|count[24] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.706      ;
; 0.561 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[3]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[19] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[5]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; beeper_triangle:triangle_gen|count[17] ; beeper_triangle:triangle_gen|count[20] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; beeper_triangle:triangle_gen|count[4]  ; beeper_triangle:triangle_gen|count[7]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; beeper_triangle:triangle_gen|count[9]  ; beeper_triangle:triangle_gen|count[12] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; beeper_triangle:triangle_gen|count[18] ; beeper_triangle:triangle_gen|count[21] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; beeper_triangle:triangle_gen|count[11] ; beeper_triangle:triangle_gen|count[14] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; beeper_triangle:triangle_gen|count[20] ; beeper_triangle:triangle_gen|count[23] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.721      ;
; 0.579 ; beeper_triangle:triangle_gen|count[15] ; beeper_triangle:triangle_gen|count[17] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.002      ; 0.733      ;
; 0.579 ; beeper_triangle:triangle_gen|count[3]  ; beeper_triangle:triangle_gen|count[6]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; beeper_triangle:triangle_gen|count[24] ; beeper_triangle:triangle_gen|count[27] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; beeper_triangle:triangle_gen|count[8]  ; beeper_triangle:triangle_gen|count[11] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; beeper_triangle:triangle_gen|count[10] ; beeper_triangle:triangle_gen|count[13] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; beeper_triangle:triangle_gen|count[19] ; beeper_triangle:triangle_gen|count[22] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; beeper_triangle:triangle_gen|count[12] ; beeper_triangle:triangle_gen|count[15] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; beeper_triangle:triangle_gen|count[14] ; beeper_triangle:triangle_gen|count[16] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.002      ; 0.738      ;
; 0.587 ; beeper_triangle:triangle_gen|count[7]  ; beeper_triangle:triangle_gen|count[9]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; beeper_triangle:triangle_gen|count[23] ; beeper_triangle:triangle_gen|count[25] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.741      ;
; 0.596 ; beeper_triangle:triangle_gen|count[0]  ; beeper_triangle:triangle_gen|count[4]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; beeper_triangle:triangle_gen|count[16] ; beeper_triangle:triangle_gen|count[20] ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.750      ;
; 0.600 ; beeper_triangle:triangle_gen|count[1]  ; beeper_triangle:triangle_gen|count[5]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; beeper_triangle:triangle_gen|count[2]  ; beeper_triangle:triangle_gen|count[6]  ; i2s:i2s|LRCK ; i2s:i2s|LRCK ; 0.000        ; 0.000      ; 0.753      ;
+-------+----------------------------------------+----------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|out        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divide_by_n:clk_12_5_divider|out        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter:resetter|reset_count[9]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|counter[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_12_5_divider|out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_12_5_divider|out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[10]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[11]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[12]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[13]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[14]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[15]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[16]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; resetter|reset_count[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; resetter|reset_count[9]|clk             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divide_by_n:clk_12_5_divider|out'                                                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|LRCK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|LRCK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bck_prev                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bck_prev                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[0]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[1]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[2]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[3]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[4]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|bitcount[5]                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[10]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[10]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[11]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[11]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[12]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[12]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[13]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[13]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[14]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[14]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[15]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[15]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[16]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[16]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[17]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[17]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[18]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[18]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[19]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[19]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[20]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[20]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[21]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[21]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[22]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[22]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[23]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[23]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[24]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[24]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[25]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[25]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[26]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[26]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[27]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[27]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[28]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[28]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[29]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[29]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[30]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[30]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[31]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[31]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[7]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[7]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[8]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[8]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[9]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|data_shift[9]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|counter[1]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|out                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; i2s:i2s|divide_by_n:div_256|out                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divide_by_n:clk_12_5_divider|out ; Rise       ; wm_setter_upper:wm8731_init|i2c_init:i2c_init|address_ptr_reg[5]   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i2s:i2s|LRCK'                                                                                 ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; beeper_triangle:triangle_gen|count[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; i2s|LRCK~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[12]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[13]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[13]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[14]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[14]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[15]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[15]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[16]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[16]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[17]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[17]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[18]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[18]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[19]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[19]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[20]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[20]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[21]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[21]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[22]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s:i2s|LRCK ; Rise       ; triangle_gen|count[22]|clk             ;
+--------+--------------+----------------+------------------+--------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'nes_controller_reader:controller_reader|divide_by_n:div|out'                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                       ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|buttons_latch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; nes_controller_reader:controller_reader|state[8]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|buttons_latch[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out|regout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|div|out~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nes_controller_reader:controller_reader|divide_by_n:div|out ; Rise       ; controller_reader|state[5]|clk                           ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                        ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; 2.561 ; 2.561 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; 2.576 ; 2.576 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 2.591 ; 2.591 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                           ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; -2.441 ; -2.441 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; -2.456 ; -2.456 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; -2.396 ; -2.396 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 5.073 ; 5.073 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACDAT  ; divide_by_n:clk_12_5_divider|out                            ; 4.844 ; 4.844 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ; 3.334 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 4.475 ; 4.475 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ; 2.572 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[3]  ; divide_by_n:clk_12_5_divider|out                            ; 4.394 ; 4.394 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[5]  ; divide_by_n:clk_12_5_divider|out                            ; 4.475 ; 4.475 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 6.129 ; 6.129 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 4.953 ; 4.953 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ;       ; 3.334 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.572 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.572 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ; 3.753 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ; 3.753 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ; 2.424 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ; 2.424 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ; 2.404 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ;       ; 3.753 ; Fall       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ;       ; 3.753 ; Fall       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ;       ; 2.424 ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ;       ; 2.424 ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ;       ; 2.404 ; Fall       ; i2s:i2s|LRCK                                                ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.312 ; 4.312 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.312 ; 4.312 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.232 ; 4.232 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.110 ; 4.110 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.113 ; 4.113 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.152 ; 4.152 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 3.827 ; 3.827 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.152 ; 4.152 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.124 ; 4.124 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.649 ; 4.649 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.774 ; 4.774 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                        ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 5.073 ; 5.073 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACDAT  ; divide_by_n:clk_12_5_divider|out                            ; 4.844 ; 4.844 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ; 3.334 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 2.572 ; 4.394 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ; 2.572 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[3]  ; divide_by_n:clk_12_5_divider|out                            ; 4.394 ; 4.394 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[5]  ; divide_by_n:clk_12_5_divider|out                            ; 4.475 ; 4.475 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 6.129 ; 6.129 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 4.953 ; 4.953 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ;       ; 3.334 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.572 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.572 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ; 3.753 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ; 3.753 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ; 2.404 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ; 2.424 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ; 2.404 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ;       ; 3.753 ; Fall       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ;       ; 3.753 ; Fall       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ;       ; 2.404 ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ;       ; 2.424 ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ;       ; 2.404 ; Fall       ; i2s:i2s|LRCK                                                ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 3.827 ; 3.827 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.312 ; 4.312 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.232 ; 4.232 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.110 ; 4.110 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.113 ; 4.113 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.152 ; 4.152 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 3.827 ; 3.827 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.152 ; 4.152 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.124 ; 4.124 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.042 ; 4.042 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.092 ; 4.092 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; AUD_ADCDAT ; GPIO_0[7]   ; 5.534 ;    ;    ; 5.534 ;
; I2C_SCLK   ; GPIO_0[1]   ; 5.983 ;    ;    ; 5.983 ;
; I2C_SDAT   ; GPIO_0[0]   ; 6.283 ;    ;    ; 6.283 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; AUD_ADCDAT ; GPIO_0[7]   ; 5.534 ;    ;    ; 5.534 ;
; I2C_SCLK   ; GPIO_0[1]   ; 5.983 ;    ;    ; 5.983 ;
; I2C_SDAT   ; GPIO_0[0]   ; 6.283 ;    ;    ; 6.283 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+--------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                                        ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                             ; -6.616   ; -3.027 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50                                                    ; -1.645   ; 0.215  ; N/A      ; N/A     ; -1.380              ;
;  divide_by_n:clk_12_5_divider|out                            ; -6.616   ; -3.027 ; N/A      ; N/A     ; -0.500              ;
;  i2s:i2s|LRCK                                                ; -3.753   ; 0.353  ; N/A      ; N/A     ; -0.500              ;
;  nes_controller_reader:controller_reader|divide_by_n:div|out ; -3.324   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                              ; -838.908 ; -3.027 ; 0.0      ; 0.0     ; -271.38             ;
;  CLOCK_50                                                    ; -22.074  ; 0.000  ; N/A      ; N/A     ; -21.380             ;
;  divide_by_n:clk_12_5_divider|out                            ; -684.308 ; -3.027 ; N/A      ; N/A     ; -193.000            ;
;  i2s:i2s|LRCK                                                ; -53.566  ; 0.000  ; N/A      ; N/A     ; -32.000             ;
;  nes_controller_reader:controller_reader|divide_by_n:div|out ; -78.960  ; 0.000  ; N/A      ; N/A     ; -25.000             ;
+--------------------------------------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                        ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; 4.568 ; 4.568 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; 4.504 ; 4.504 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.844 ; 4.844 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                           ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; I2C_SCLK  ; divide_by_n:clk_12_5_divider|out                            ; -2.441 ; -2.441 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT  ; divide_by_n:clk_12_5_divider|out                            ; -2.456 ; -2.456 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; NES_DO    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; -2.396 ; -2.396 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-----------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 9.377  ; 9.377  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACDAT  ; divide_by_n:clk_12_5_divider|out                            ; 8.832  ; 8.832  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ; 6.399  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 8.265  ; 8.265  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ; 5.041  ;        ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[3]  ; divide_by_n:clk_12_5_divider|out                            ; 8.138  ; 8.138  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[5]  ; divide_by_n:clk_12_5_divider|out                            ; 8.265  ; 8.265  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 11.497 ; 11.497 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 9.049  ; 9.049  ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ;        ; 6.399  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.041  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ;        ; 5.041  ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ; 7.512  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ; 7.512  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ; 4.738  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ; 4.738  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ; 4.718  ;        ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ;        ; 7.512  ; Fall       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ;        ; 7.512  ; Fall       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ;        ; 4.738  ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ;        ; 4.738  ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ;        ; 4.718  ; Fall       ; i2s:i2s|LRCK                                                ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.857  ; 7.857  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.857  ; 7.857  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.733  ; 7.733  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.493  ; 7.493  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.496  ; 7.496  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.550  ; 7.550  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 6.747  ; 6.747  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.550  ; 7.550  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 7.511  ; 7.511  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 8.923  ; 8.923  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 9.141  ; 9.141  ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                        ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; Data Port   ; Clock Port                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                             ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+
; AUD_BCLK    ; divide_by_n:clk_12_5_divider|out                            ; 5.073 ; 5.073 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_DACDAT  ; divide_by_n:clk_12_5_divider|out                            ; 4.844 ; 4.844 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ; 3.334 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ; 2.572 ; 4.394 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ; 2.572 ;       ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[3]  ; divide_by_n:clk_12_5_divider|out                            ; 4.394 ; 4.394 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[5]  ; divide_by_n:clk_12_5_divider|out                            ; 4.475 ; 4.475 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SCLK    ; divide_by_n:clk_12_5_divider|out                            ; 6.129 ; 6.129 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; I2C_SDAT    ; divide_by_n:clk_12_5_divider|out                            ; 4.953 ; 4.953 ; Rise       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_XCK     ; divide_by_n:clk_12_5_divider|out                            ;       ; 3.334 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; GPIO_0[*]   ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.572 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
;  GPIO_0[2]  ; divide_by_n:clk_12_5_divider|out                            ;       ; 2.572 ; Fall       ; divide_by_n:clk_12_5_divider|out                            ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ; 3.753 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ; 3.753 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ; 2.404 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ; 2.424 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ; 2.404 ;       ; Rise       ; i2s:i2s|LRCK                                                ;
; AUD_ADCLRCK ; i2s:i2s|LRCK                                                ;       ; 3.753 ; Fall       ; i2s:i2s|LRCK                                                ;
; AUD_DACLRCK ; i2s:i2s|LRCK                                                ;       ; 3.753 ; Fall       ; i2s:i2s|LRCK                                                ;
; GPIO_0[*]   ; i2s:i2s|LRCK                                                ;       ; 2.404 ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[4]  ; i2s:i2s|LRCK                                                ;       ; 2.424 ; Fall       ; i2s:i2s|LRCK                                                ;
;  GPIO_0[6]  ; i2s:i2s|LRCK                                                ;       ; 2.404 ; Fall       ; i2s:i2s|LRCK                                                ;
; LEDR[*]     ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 3.827 ; 3.827 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[0]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.312 ; 4.312 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[1]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.232 ; 4.232 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[2]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.110 ; 4.110 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[3]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.113 ; 4.113 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[4]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.152 ; 4.152 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[5]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 3.827 ; 3.827 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[6]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.152 ; 4.152 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
;  LEDR[7]    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.124 ; 4.124 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_CK      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.042 ; 4.042 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
; NES_PS      ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 4.092 ; 4.092 ; Rise       ; nes_controller_reader:controller_reader|divide_by_n:div|out ;
+-------------+-------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; AUD_ADCDAT ; GPIO_0[7]   ; 9.758  ;    ;    ; 9.758  ;
; I2C_SCLK   ; GPIO_0[1]   ; 10.604 ;    ;    ; 10.604 ;
; I2C_SDAT   ; GPIO_0[0]   ; 11.108 ;    ;    ; 11.108 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; AUD_ADCDAT ; GPIO_0[7]   ; 5.534 ;    ;    ; 5.534 ;
; I2C_SCLK   ; GPIO_0[1]   ; 5.983 ;    ;    ; 5.983 ;
; I2C_SDAT   ; GPIO_0[0]   ; 6.283 ;    ;    ; 6.283 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                       ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                    ; CLOCK_50                                                    ; 225      ; 0        ; 0        ; 0        ;
; CLOCK_50                                                    ; divide_by_n:clk_12_5_divider|out                            ; 4216     ; 0        ; 0        ; 0        ;
; divide_by_n:clk_12_5_divider|out                            ; divide_by_n:clk_12_5_divider|out                            ; 62671    ; 0        ; 0        ; 0        ;
; i2s:i2s|LRCK                                                ; divide_by_n:clk_12_5_divider|out                            ; 25       ; 1        ; 0        ; 0        ;
; i2s:i2s|LRCK                                                ; i2s:i2s|LRCK                                                ; 894      ; 0        ; 0        ; 0        ;
; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 561      ; 0        ; 0        ; 0        ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 233      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                  ; To Clock                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                    ; CLOCK_50                                                    ; 225      ; 0        ; 0        ; 0        ;
; CLOCK_50                                                    ; divide_by_n:clk_12_5_divider|out                            ; 4216     ; 0        ; 0        ; 0        ;
; divide_by_n:clk_12_5_divider|out                            ; divide_by_n:clk_12_5_divider|out                            ; 62671    ; 0        ; 0        ; 0        ;
; i2s:i2s|LRCK                                                ; divide_by_n:clk_12_5_divider|out                            ; 25       ; 1        ; 0        ; 0        ;
; i2s:i2s|LRCK                                                ; i2s:i2s|LRCK                                                ; 894      ; 0        ; 0        ; 0        ;
; CLOCK_50                                                    ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 561      ; 0        ; 0        ; 0        ;
; nes_controller_reader:controller_reader|divide_by_n:div|out ; nes_controller_reader:controller_reader|divide_by_n:div|out ; 233      ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------+-------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 13    ; 13   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 11 10:49:27 2020
Info: Command: quartus_sta pitchshift -c pitchshift
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pitchshift.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name nes_controller_reader:controller_reader|divide_by_n:div|out nes_controller_reader:controller_reader|divide_by_n:div|out
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name divide_by_n:clk_12_5_divider|out divide_by_n:clk_12_5_divider|out
    Info (332105): create_clock -period 1.000 -name i2s:i2s|LRCK i2s:i2s|LRCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.616
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.616      -684.308 divide_by_n:clk_12_5_divider|out 
    Info (332119):    -3.753       -53.566 i2s:i2s|LRCK 
    Info (332119):    -3.324       -78.960 nes_controller_reader:controller_reader|divide_by_n:div|out 
    Info (332119):    -1.645       -22.074 CLOCK_50 
Info (332146): Worst-case hold slack is -3.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.027        -3.027 divide_by_n:clk_12_5_divider|out 
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 nes_controller_reader:controller_reader|divide_by_n:div|out 
    Info (332119):     0.771         0.000 i2s:i2s|LRCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 CLOCK_50 
    Info (332119):    -0.500      -193.000 divide_by_n:clk_12_5_divider|out 
    Info (332119):    -0.500       -32.000 i2s:i2s|LRCK 
    Info (332119):    -0.500       -25.000 nes_controller_reader:controller_reader|divide_by_n:div|out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.376
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.376      -217.358 divide_by_n:clk_12_5_divider|out 
    Info (332119):    -1.245       -10.832 i2s:i2s|LRCK 
    Info (332119):    -1.113       -25.297 nes_controller_reader:controller_reader|divide_by_n:div|out 
    Info (332119):    -0.259        -1.279 CLOCK_50 
Info (332146): Worst-case hold slack is -1.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.732        -1.732 divide_by_n:clk_12_5_divider|out 
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 nes_controller_reader:controller_reader|divide_by_n:div|out 
    Info (332119):     0.353         0.000 i2s:i2s|LRCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 CLOCK_50 
    Info (332119):    -0.500      -193.000 divide_by_n:clk_12_5_divider|out 
    Info (332119):    -0.500       -32.000 i2s:i2s|LRCK 
    Info (332119):    -0.500       -25.000 nes_controller_reader:controller_reader|divide_by_n:div|out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 308 megabytes
    Info: Processing ended: Tue Aug 11 10:49:28 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


