#ChipScope Core Generator Project File Version 3.0
#Sat Oct 28 00:46:59 Közép-európai nyári idõ  2017
SignalExport.bus<0000>.channelList=0 1 2 3 4
SignalExport.bus<0000>.name=TRIG0
SignalExport.bus<0000>.offset=0.0
SignalExport.bus<0000>.precision=0
SignalExport.bus<0000>.radix=Bin
SignalExport.bus<0000>.scaleFactor=1.0
SignalExport.clockChannel=CLK
SignalExport.dataEqualsTrigger=true
SignalExport.triggerChannel<0000><0000>=spi_mosi
SignalExport.triggerChannel<0000><0001>=spi_miso
SignalExport.triggerChannel<0000><0002>=spi_csn
SignalExport.triggerChannel<0000><0003>=spi_clk
SignalExport.triggerChannel<0000><0004>=irq
SignalExport.triggerPort<0000>.name=TRIG0
SignalExport.triggerPortCount=1
SignalExport.triggerPortIsData<0000>=true
SignalExport.triggerPortWidth<0000>=5
SignalExport.type=ila


