Timing Analyzer report for ShiftRegister_Demo
Tue Apr  9 11:46:05 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:clock_1hz|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:clock_1hz|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:clock_1hz|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:clock_1hz|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:clock_1hz|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:clock_1hz|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ShiftRegister_Demo                                     ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; ClkDividerN:clock_1hz|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:clock_1hz|clkOut } ;
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                            ;
+-------------+-----------------+------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                   ; Note                                           ;
+-------------+-----------------+------------------------------+------------------------------------------------+
; 206.74 MHz  ; 206.74 MHz      ; CLOCK_50                     ;                                                ;
; 1117.32 MHz ; 437.64 MHz      ; ClkDividerN:clock_1hz|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.837 ; -76.631       ;
; ClkDividerN:clock_1hz|clkOut ; -0.219 ; -1.599        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; ClkDividerN:clock_1hz|clkOut ; 0.435 ; 0.000         ;
; CLOCK_50                     ; 0.440 ; 0.000         ;
+------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -50.545       ;
; ClkDividerN:clock_1hz|clkOut ; -1.285 ; -10.280       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.837 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.752      ;
; -3.803 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.718      ;
; -3.728 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.643      ;
; -3.644 ; ClkDividerN:clock_1hz|s_divCounter[15] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.561      ;
; -3.603 ; ClkDividerN:clock_1hz|s_divCounter[25] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.518      ;
; -3.595 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.510      ;
; -3.581 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.496      ;
; -3.566 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.483      ;
; -3.554 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.471      ;
; -3.546 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.463      ;
; -3.477 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.392      ;
; -3.443 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.360      ;
; -3.434 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.349      ;
; -3.408 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.325      ;
; -3.396 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.313      ;
; -3.366 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.283      ;
; -3.346 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.261      ;
; -3.248 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.165      ;
; -3.141 ; ClkDividerN:clock_1hz|s_divCounter[12] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.058      ;
; -3.130 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.047      ;
; -3.129 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.044      ;
; -3.047 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.964      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.962 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.878      ;
; -2.941 ; ClkDividerN:clock_1hz|s_divCounter[14] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.858      ;
; -2.940 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.857      ;
; -2.863 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.780      ;
; -2.851 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.768      ;
; -2.844 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.761      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.800 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.716      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.692      ;
; -2.776 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.693      ;
; -2.768 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.685      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.762 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.678      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.760 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.717 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.716 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.634      ;
; -2.698 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.615      ;
; -2.690 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.604      ;
; -2.690 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.604      ;
; -2.690 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.604      ;
; -2.690 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.604      ;
; -2.690 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.604      ;
; -2.690 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.604      ;
; -2.690 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.604      ;
; -2.690 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.604      ;
; -2.690 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.604      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:clock_1hz|clkOut'                                                                                                                                                       ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.219 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.362      ;
; -0.205 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.348      ;
; -0.201 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.344      ;
; -0.200 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.343      ;
; -0.196 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.339      ;
; -0.194 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.337      ;
; -0.192 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.335      ;
; -0.192 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.335      ;
; -0.175 ; sync_sw[7]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.318      ;
; -0.174 ; sync_sw[6]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.154      ; 1.316      ;
; -0.169 ; sync_sw[5]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.312      ;
; -0.167 ; sync_sw[8]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.310      ;
; -0.152 ; sync_sw[3]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.295      ;
; -0.147 ; sync_sw[9]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.290      ;
; -0.143 ; sync_sw[4]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.286      ;
; -0.137 ; sync_sw[0]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.155      ; 1.280      ;
; 0.006  ; sync_sw[2]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.154      ; 1.136      ;
; 0.105  ; ShiftRegisterLoadN:shift_register|s_register[2] ; ShiftRegisterLoadN:shift_register|s_register[3] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.077     ; 0.816      ;
; 0.107  ; ShiftRegisterLoadN:shift_register|s_register[5] ; ShiftRegisterLoadN:shift_register|s_register[6] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.077     ; 0.814      ;
; 0.107  ; ShiftRegisterLoadN:shift_register|s_register[0] ; ShiftRegisterLoadN:shift_register|s_register[1] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.077     ; 0.814      ;
; 0.108  ; ShiftRegisterLoadN:shift_register|s_register[1] ; ShiftRegisterLoadN:shift_register|s_register[2] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.077     ; 0.813      ;
; 0.109  ; ShiftRegisterLoadN:shift_register|s_register[6] ; ShiftRegisterLoadN:shift_register|s_register[7] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.077     ; 0.812      ;
; 0.109  ; ShiftRegisterLoadN:shift_register|s_register[4] ; ShiftRegisterLoadN:shift_register|s_register[5] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.077     ; 0.812      ;
; 0.109  ; ShiftRegisterLoadN:shift_register|s_register[3] ; ShiftRegisterLoadN:shift_register|s_register[4] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.077     ; 0.812      ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:clock_1hz|clkOut'                                                                                                                                                       ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.435 ; sync_sw[2]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.416      ; 1.067      ;
; 0.454 ; ShiftRegisterLoadN:shift_register|s_register[6] ; ShiftRegisterLoadN:shift_register|s_register[7] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.077      ; 0.717      ;
; 0.454 ; ShiftRegisterLoadN:shift_register|s_register[3] ; ShiftRegisterLoadN:shift_register|s_register[4] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.077      ; 0.717      ;
; 0.455 ; ShiftRegisterLoadN:shift_register|s_register[4] ; ShiftRegisterLoadN:shift_register|s_register[5] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.077      ; 0.718      ;
; 0.455 ; ShiftRegisterLoadN:shift_register|s_register[1] ; ShiftRegisterLoadN:shift_register|s_register[2] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.077      ; 0.718      ;
; 0.456 ; ShiftRegisterLoadN:shift_register|s_register[5] ; ShiftRegisterLoadN:shift_register|s_register[6] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.077      ; 0.719      ;
; 0.456 ; ShiftRegisterLoadN:shift_register|s_register[0] ; ShiftRegisterLoadN:shift_register|s_register[1] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.077      ; 0.719      ;
; 0.457 ; ShiftRegisterLoadN:shift_register|s_register[2] ; ShiftRegisterLoadN:shift_register|s_register[3] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.077      ; 0.720      ;
; 0.510 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.143      ;
; 0.527 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.160      ;
; 0.528 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.161      ;
; 0.529 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.162      ;
; 0.531 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.164      ;
; 0.534 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.167      ;
; 0.535 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.168      ;
; 0.538 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.171      ;
; 0.551 ; sync_sw[9]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.184      ;
; 0.552 ; sync_sw[0]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.185      ;
; 0.559 ; sync_sw[4]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.192      ;
; 0.574 ; sync_sw[8]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.207      ;
; 0.574 ; sync_sw[3]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.207      ;
; 0.579 ; sync_sw[5]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.212      ;
; 0.584 ; sync_sw[7]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.417      ; 1.217      ;
; 0.593 ; sync_sw[6]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.416      ; 1.225      ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; ClkDividerN:clock_1hz|s_divCounter[25] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.708      ;
; 0.640 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.908      ;
; 0.640 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.908      ;
; 0.640 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.908      ;
; 0.641 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.909      ;
; 0.641 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.909      ;
; 0.642 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.910      ;
; 0.643 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.911      ;
; 0.646 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.914      ;
; 0.647 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.915      ;
; 0.647 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.915      ;
; 0.655 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; ClkDividerN:clock_1hz|s_divCounter[12] ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.656 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.657 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.925      ;
; 0.659 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.927      ;
; 0.664 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.932      ;
; 0.664 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.932      ;
; 0.665 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.933      ;
; 0.674 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.942      ;
; 0.957 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.225      ;
; 0.958 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.226      ;
; 0.959 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.227      ;
; 0.959 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.227      ;
; 0.959 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.227      ;
; 0.959 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.227      ;
; 0.960 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.228      ;
; 0.967 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.235      ;
; 0.968 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.236      ;
; 0.969 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.237      ;
; 0.972 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.240      ;
; 0.972 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.240      ;
; 0.973 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.241      ;
; 0.973 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.241      ;
; 0.974 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.242      ;
; 0.978 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.246      ;
; 0.979 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.247      ;
; 0.979 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.247      ;
; 0.981 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.249      ;
; 0.982 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.250      ;
; 0.982 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.250      ;
; 0.983 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.251      ;
; 0.984 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.252      ;
; 0.986 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.254      ;
; 0.987 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.255      ;
; 0.988 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.256      ;
; 0.991 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.259      ;
; 0.991 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.259      ;
; 0.996 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.264      ;
; 1.078 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.346      ;
; 1.079 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.347      ;
; 1.080 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.348      ;
; 1.080 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.348      ;
; 1.080 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.348      ;
; 1.080 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.348      ;
; 1.081 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.349      ;
; 1.083 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.351      ;
; 1.084 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.352      ;
; 1.085 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.353      ;
; 1.085 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.353      ;
; 1.085 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.353      ;
; 1.085 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.353      ;
; 1.086 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.354      ;
; 1.094 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.362      ;
; 1.095 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.363      ;
; 1.099 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.367      ;
; 1.099 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.367      ;
; 1.100 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.368      ;
; 1.100 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.368      ;
; 1.100 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.368      ;
; 1.102 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.370      ;
; 1.103 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.371      ;
; 1.104 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.372      ;
; 1.105 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.373      ;
; 1.107 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.375      ;
; 1.108 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.376      ;
; 1.109 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.377      ;
; 1.111 ; ClkDividerN:clock_1hz|s_divCounter[12] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.381      ;
; 1.112 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.380      ;
; 1.113 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.381      ;
; 1.114 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.382      ;
; 1.117 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.385      ;
; 1.117 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.385      ;
; 1.122 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.390      ;
; 1.205 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.473      ;
; 1.206 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.474      ;
; 1.206 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.474      ;
; 1.206 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.474      ;
; 1.206 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.474      ;
; 1.207 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.475      ;
; 1.210 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.478      ;
; 1.211 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.479      ;
; 1.211 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.479      ;
; 1.211 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.479      ;
; 1.211 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.479      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                             ;
+-------------+-----------------+------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                   ; Note                                           ;
+-------------+-----------------+------------------------------+------------------------------------------------+
; 223.21 MHz  ; 223.21 MHz      ; CLOCK_50                     ;                                                ;
; 1242.24 MHz ; 437.64 MHz      ; ClkDividerN:clock_1hz|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.480 ; -68.094       ;
; ClkDividerN:clock_1hz|clkOut ; -0.097 ; -0.599        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; ClkDividerN:clock_1hz|clkOut ; 0.395 ; 0.000         ;
; CLOCK_50                     ; 0.400 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -50.545       ;
; ClkDividerN:clock_1hz|clkOut ; -1.285 ; -10.280       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.480 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.405      ;
; -3.465 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.390      ;
; -3.418 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.343      ;
; -3.297 ; ClkDividerN:clock_1hz|s_divCounter[15] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.223      ;
; -3.259 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.186      ;
; -3.258 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.183      ;
; -3.256 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.181      ;
; -3.242 ; ClkDividerN:clock_1hz|s_divCounter[25] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.167      ;
; -3.228 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.155      ;
; -3.221 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.148      ;
; -3.176 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.101      ;
; -3.151 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.078      ;
; -3.102 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.027      ;
; -3.069 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.996      ;
; -3.059 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.984      ;
; -3.050 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.977      ;
; -3.047 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.974      ;
; -2.957 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.884      ;
; -2.856 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.781      ;
; -2.852 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.779      ;
; -2.822 ; ClkDividerN:clock_1hz|s_divCounter[12] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.749      ;
; -2.738 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.665      ;
; -2.636 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.563      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.606 ; ClkDividerN:clock_1hz|s_divCounter[14] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.532      ;
; -2.576 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.503      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.497 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.424      ;
; -2.488 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.415      ;
; -2.484 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.473 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.400      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.440 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.367      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.438 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.436 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.365      ;
; -2.420 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.347      ;
; -2.404 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.331      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
; -2.390 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.314      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:clock_1hz|clkOut'                                                                                                                                                        ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.097 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.216      ;
; -0.081 ; sync_sw[6]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.129      ; 1.199      ;
; -0.078 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.197      ;
; -0.075 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.194      ;
; -0.074 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.193      ;
; -0.073 ; sync_sw[7]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.192      ;
; -0.070 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.189      ;
; -0.068 ; sync_sw[5]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.187      ;
; -0.067 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.186      ;
; -0.066 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.185      ;
; -0.065 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.184      ;
; -0.064 ; sync_sw[8]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.183      ;
; -0.060 ; sync_sw[3]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.179      ;
; -0.050 ; sync_sw[4]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.169      ;
; -0.044 ; sync_sw[0]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.163      ;
; -0.039 ; sync_sw[9]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.130      ; 1.158      ;
; 0.068  ; sync_sw[2]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.129      ; 1.050      ;
; 0.195  ; ShiftRegisterLoadN:shift_register|s_register[2] ; ShiftRegisterLoadN:shift_register|s_register[3] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.070     ; 0.734      ;
; 0.196  ; ShiftRegisterLoadN:shift_register|s_register[5] ; ShiftRegisterLoadN:shift_register|s_register[6] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.070     ; 0.733      ;
; 0.197  ; ShiftRegisterLoadN:shift_register|s_register[0] ; ShiftRegisterLoadN:shift_register|s_register[1] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.070     ; 0.732      ;
; 0.198  ; ShiftRegisterLoadN:shift_register|s_register[4] ; ShiftRegisterLoadN:shift_register|s_register[5] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.070     ; 0.731      ;
; 0.198  ; ShiftRegisterLoadN:shift_register|s_register[3] ; ShiftRegisterLoadN:shift_register|s_register[4] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.070     ; 0.731      ;
; 0.198  ; ShiftRegisterLoadN:shift_register|s_register[1] ; ShiftRegisterLoadN:shift_register|s_register[2] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.070     ; 0.731      ;
; 0.199  ; ShiftRegisterLoadN:shift_register|s_register[6] ; ShiftRegisterLoadN:shift_register|s_register[7] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.070     ; 0.730      ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:clock_1hz|clkOut'                                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.395 ; sync_sw[2]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.364      ; 0.960      ;
; 0.418 ; ShiftRegisterLoadN:shift_register|s_register[6] ; ShiftRegisterLoadN:shift_register|s_register[7] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; ShiftRegisterLoadN:shift_register|s_register[4] ; ShiftRegisterLoadN:shift_register|s_register[5] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; ShiftRegisterLoadN:shift_register|s_register[3] ; ShiftRegisterLoadN:shift_register|s_register[4] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; ShiftRegisterLoadN:shift_register|s_register[1] ; ShiftRegisterLoadN:shift_register|s_register[2] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.070      ; 0.659      ;
; 0.419 ; ShiftRegisterLoadN:shift_register|s_register[5] ; ShiftRegisterLoadN:shift_register|s_register[6] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.070      ; 0.660      ;
; 0.419 ; ShiftRegisterLoadN:shift_register|s_register[0] ; ShiftRegisterLoadN:shift_register|s_register[1] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.070      ; 0.660      ;
; 0.421 ; ShiftRegisterLoadN:shift_register|s_register[2] ; ShiftRegisterLoadN:shift_register|s_register[3] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.070      ; 0.662      ;
; 0.486 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.052      ;
; 0.497 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.063      ;
; 0.498 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.064      ;
; 0.499 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.065      ;
; 0.501 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.067      ;
; 0.504 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.070      ;
; 0.505 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.071      ;
; 0.508 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.074      ;
; 0.520 ; sync_sw[0]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.086      ;
; 0.525 ; sync_sw[4]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.091      ;
; 0.528 ; sync_sw[9]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.094      ;
; 0.532 ; sync_sw[3]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.098      ;
; 0.543 ; sync_sw[8]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.109      ;
; 0.545 ; sync_sw[5]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.111      ;
; 0.550 ; sync_sw[6]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.364      ; 1.115      ;
; 0.550 ; sync_sw[7]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.365      ; 1.116      ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; ClkDividerN:clock_1hz|s_divCounter[25] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.643      ;
; 0.584 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.828      ;
; 0.586 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.590 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.592 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.598 ; ClkDividerN:clock_1hz|s_divCounter[12] ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.600 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.603 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.608 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.851      ;
; 0.609 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.610 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.853      ;
; 0.617 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.861      ;
; 0.872 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.872 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.873 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.117      ;
; 0.874 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.874 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.874 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.875 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.877 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.879 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.880 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.883 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.127      ;
; 0.885 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.885 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.886 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.896 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.896 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.897 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.140      ;
; 0.899 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.902 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.907 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.150      ;
; 0.971 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.215      ;
; 0.972 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.216      ;
; 0.973 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.217      ;
; 0.973 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.974 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.976 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.219      ;
; 0.982 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.983 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.984 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.984 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.984 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.985 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.987 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.989 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.990 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.995 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.239      ;
; 0.995 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.239      ;
; 0.996 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.240      ;
; 0.996 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.998 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 1.000 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.245      ;
; 1.001 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.005 ; ClkDividerN:clock_1hz|s_divCounter[12] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.251      ;
; 1.006 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.249      ;
; 1.006 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.249      ;
; 1.007 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.251      ;
; 1.009 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.252      ;
; 1.012 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.256      ;
; 1.017 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.260      ;
; 1.081 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.325      ;
; 1.083 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.327      ;
; 1.083 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.326      ;
; 1.084 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.328      ;
; 1.084 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.328      ;
; 1.086 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.329      ;
; 1.092 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.336      ;
; 1.094 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.338      ;
; 1.094 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.338      ;
; 1.095 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.339      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.477 ; -22.074       ;
; ClkDividerN:clock_1hz|clkOut ; 0.350  ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; ClkDividerN:clock_1hz|clkOut ; 0.185 ; 0.000         ;
; CLOCK_50                     ; 0.199 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -42.259       ;
; ClkDividerN:clock_1hz|clkOut ; -1.000 ; -8.000        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.477 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.420      ;
; -1.439 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.382      ;
; -1.403 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.346      ;
; -1.398 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.341      ;
; -1.394 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.337      ;
; -1.337 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.280      ;
; -1.330 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.275      ;
; -1.306 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.251      ;
; -1.302 ; ClkDividerN:clock_1hz|s_divCounter[15] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.247      ;
; -1.292 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.237      ;
; -1.288 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.233      ;
; -1.279 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.224      ;
; -1.279 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.224      ;
; -1.268 ; ClkDividerN:clock_1hz|s_divCounter[25] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.211      ;
; -1.263 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.206      ;
; -1.197 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.140      ;
; -1.193 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.138      ;
; -1.165 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 2.108      ;
; -1.163 ; ClkDividerN:clock_1hz|s_divCounter[12] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.108      ;
; -1.154 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.099      ;
; -1.135 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.080      ;
; -1.120 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.065      ;
; -1.063 ; ClkDividerN:clock_1hz|s_divCounter[14] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.008      ;
; -1.057 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.002      ;
; -0.953 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.898      ;
; -0.897 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.842      ;
; -0.883 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.877 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.874 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.819      ;
; -0.867 ; ClkDividerN:clock_1hz|s_divCounter[13] ; ClkDividerN:clock_1hz|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.812      ;
; -0.853 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.798      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.794      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.844 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.789      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.841 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.786      ;
; -0.825 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.770      ;
; -0.811 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.756      ;
; -0.799 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.744      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.795 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.783 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.779 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.724      ;
; -0.765 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.712      ;
; -0.765 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.712      ;
; -0.765 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.712      ;
; -0.765 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.712      ;
; -0.765 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.712      ;
; -0.765 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.712      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:clock_1hz|clkOut'                                                                                                                                                       ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.350 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.669      ;
; 0.356 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.663      ;
; 0.359 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.660      ;
; 0.360 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.659      ;
; 0.364 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.655      ;
; 0.367 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.652      ;
; 0.368 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.651      ;
; 0.368 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.651      ;
; 0.377 ; sync_sw[7]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.642      ;
; 0.378 ; sync_sw[6]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.041      ; 0.640      ;
; 0.381 ; sync_sw[5]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.638      ;
; 0.381 ; sync_sw[8]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.638      ;
; 0.391 ; sync_sw[3]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.628      ;
; 0.391 ; sync_sw[9]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.628      ;
; 0.394 ; sync_sw[4]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.625      ;
; 0.397 ; sync_sw[0]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.042      ; 0.622      ;
; 0.457 ; sync_sw[2]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; 0.041      ; 0.561      ;
; 0.559 ; ShiftRegisterLoadN:shift_register|s_register[2] ; ShiftRegisterLoadN:shift_register|s_register[3] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.040     ; 0.388      ;
; 0.560 ; ShiftRegisterLoadN:shift_register|s_register[0] ; ShiftRegisterLoadN:shift_register|s_register[1] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.040     ; 0.387      ;
; 0.561 ; ShiftRegisterLoadN:shift_register|s_register[5] ; ShiftRegisterLoadN:shift_register|s_register[6] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.040     ; 0.386      ;
; 0.562 ; ShiftRegisterLoadN:shift_register|s_register[3] ; ShiftRegisterLoadN:shift_register|s_register[4] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.040     ; 0.385      ;
; 0.562 ; ShiftRegisterLoadN:shift_register|s_register[1] ; ShiftRegisterLoadN:shift_register|s_register[2] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.040     ; 0.385      ;
; 0.563 ; ShiftRegisterLoadN:shift_register|s_register[6] ; ShiftRegisterLoadN:shift_register|s_register[7] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.040     ; 0.384      ;
; 0.563 ; ShiftRegisterLoadN:shift_register|s_register[4] ; ShiftRegisterLoadN:shift_register|s_register[5] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 1.000        ; -0.040     ; 0.384      ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:clock_1hz|clkOut'                                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.185 ; sync_sw[2]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.179      ; 0.478      ;
; 0.201 ; ShiftRegisterLoadN:shift_register|s_register[6] ; ShiftRegisterLoadN:shift_register|s_register[7] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; ShiftRegisterLoadN:shift_register|s_register[4] ; ShiftRegisterLoadN:shift_register|s_register[5] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; ShiftRegisterLoadN:shift_register|s_register[5] ; ShiftRegisterLoadN:shift_register|s_register[6] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; ShiftRegisterLoadN:shift_register|s_register[3] ; ShiftRegisterLoadN:shift_register|s_register[4] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; ShiftRegisterLoadN:shift_register|s_register[1] ; ShiftRegisterLoadN:shift_register|s_register[2] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; ShiftRegisterLoadN:shift_register|s_register[0] ; ShiftRegisterLoadN:shift_register|s_register[1] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.040      ; 0.327      ;
; 0.204 ; ShiftRegisterLoadN:shift_register|s_register[2] ; ShiftRegisterLoadN:shift_register|s_register[3] ; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.040      ; 0.328      ;
; 0.235 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.529      ;
; 0.236 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.530      ;
; 0.236 ; sync_sw[0]                                      ; ShiftRegisterLoadN:shift_register|s_register[0] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.530      ;
; 0.237 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.531      ;
; 0.237 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.531      ;
; 0.238 ; sync_sw[9]                                      ; ShiftRegisterLoadN:shift_register|s_register[7] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.532      ;
; 0.239 ; sync_sw[4]                                      ; ShiftRegisterLoadN:shift_register|s_register[2] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.533      ;
; 0.240 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.534      ;
; 0.242 ; sync_sw[3]                                      ; ShiftRegisterLoadN:shift_register|s_register[1] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.536      ;
; 0.243 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.537      ;
; 0.244 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.538      ;
; 0.245 ; sync_sw[8]                                      ; ShiftRegisterLoadN:shift_register|s_register[6] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.539      ;
; 0.246 ; sync_sw[5]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.540      ;
; 0.247 ; sync_sw[1]                                      ; ShiftRegisterLoadN:shift_register|s_register[3] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.541      ;
; 0.249 ; sync_sw[7]                                      ; ShiftRegisterLoadN:shift_register|s_register[5] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.180      ; 0.543      ;
; 0.253 ; sync_sw[6]                                      ; ShiftRegisterLoadN:shift_register|s_register[4] ; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 0.000        ; 0.179      ; 0.546      ;
+-------+-------------------------------------------------+-------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                         ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; ClkDividerN:clock_1hz|s_divCounter[25] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.292 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.298 ; ClkDividerN:clock_1hz|s_divCounter[12] ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.441 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.448 ; ClkDividerN:clock_1hz|s_divCounter[11] ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.450 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; ClkDividerN:clock_1hz|s_divCounter[10] ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.456 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.582      ;
; 0.457 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:clock_1hz|s_divCounter[24] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.466 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.504 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.507 ; ClkDividerN:clock_1hz|s_divCounter[9]  ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.516 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; ClkDividerN:clock_1hz|s_divCounter[23] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; ClkDividerN:clock_1hz|s_divCounter[2]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; ClkDividerN:clock_1hz|s_divCounter[22] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; ClkDividerN:clock_1hz|s_divCounter[17] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; ClkDividerN:clock_1hz|s_divCounter[8]  ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; ClkDividerN:clock_1hz|s_divCounter[20] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; ClkDividerN:clock_1hz|s_divCounter[4]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.523 ; ClkDividerN:clock_1hz|s_divCounter[12] ; ClkDividerN:clock_1hz|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.651      ;
; 0.523 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:clock_1hz|s_divCounter[0]  ; ClkDividerN:clock_1hz|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:clock_1hz|s_divCounter[16] ; ClkDividerN:clock_1hz|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; ClkDividerN:clock_1hz|s_divCounter[6]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.532 ; ClkDividerN:clock_1hz|s_divCounter[18] ; ClkDividerN:clock_1hz|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.658      ;
; 0.570 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.696      ;
; 0.570 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.696      ;
; 0.571 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; ClkDividerN:clock_1hz|s_divCounter[21] ; ClkDividerN:clock_1hz|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.573 ; ClkDividerN:clock_1hz|s_divCounter[19] ; ClkDividerN:clock_1hz|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.573 ; ClkDividerN:clock_1hz|s_divCounter[3]  ; ClkDividerN:clock_1hz|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.574 ; ClkDividerN:clock_1hz|s_divCounter[1]  ; ClkDividerN:clock_1hz|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.574 ; ClkDividerN:clock_1hz|s_divCounter[7]  ; ClkDividerN:clock_1hz|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.574 ; ClkDividerN:clock_1hz|s_divCounter[5]  ; ClkDividerN:clock_1hz|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack              ; -3.837  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                     ; -3.837  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:clock_1hz|clkOut ; -0.219  ; 0.185 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS               ; -78.23  ; 0.0   ; 0.0      ; 0.0     ; -60.825             ;
;  CLOCK_50                     ; -76.631 ; 0.000 ; N/A      ; N/A     ; -50.545             ;
;  ClkDividerN:clock_1hz|clkOut ; -1.599  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+-------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 7        ; 0        ; 0        ; 0        ;
; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 17       ; 0        ; 0        ; 0        ;
; ClkDividerN:clock_1hz|clkOut ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; CLOCK_50                     ; 1214     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; 7        ; 0        ; 0        ; 0        ;
; CLOCK_50                     ; ClkDividerN:clock_1hz|clkOut ; 17       ; 0        ; 0        ; 0        ;
; ClkDividerN:clock_1hz|clkOut ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; CLOCK_50                     ; 1214     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------+
; Clock Status Summary                                                             ;
+------------------------------+------------------------------+------+-------------+
; Target                       ; Clock                        ; Type ; Status      ;
+------------------------------+------------------------------+------+-------------+
; CLOCK_50                     ; CLOCK_50                     ; Base ; Constrained ;
; ClkDividerN:clock_1hz|clkOut ; ClkDividerN:clock_1hz|clkOut ; Base ; Constrained ;
+------------------------------+------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Tue Apr  9 11:46:03 2024
Info: Command: quartus_sta ShiftRegister_Demo -c ShiftRegister_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ShiftRegister_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:clock_1hz|clkOut ClkDividerN:clock_1hz|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.837
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.837             -76.631 CLOCK_50 
    Info (332119):    -0.219              -1.599 ClkDividerN:clock_1hz|clkOut 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 ClkDividerN:clock_1hz|clkOut 
    Info (332119):     0.440               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:clock_1hz|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.480             -68.094 CLOCK_50 
    Info (332119):    -0.097              -0.599 ClkDividerN:clock_1hz|clkOut 
Info (332146): Worst-case hold slack is 0.395
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.395               0.000 ClkDividerN:clock_1hz|clkOut 
    Info (332119):     0.400               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.545 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:clock_1hz|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.477
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.477             -22.074 CLOCK_50 
    Info (332119):     0.350               0.000 ClkDividerN:clock_1hz|clkOut 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 ClkDividerN:clock_1hz|clkOut 
    Info (332119):     0.199               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.259 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:clock_1hz|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 519 megabytes
    Info: Processing ended: Tue Apr  9 11:46:05 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


