# Projeto Cron√¥metro Digital FPGA AX301 - Quartus Web Edition

## üìå Descri√ß√£o do Projeto

Implementa√ß√£o de um cron√¥metro digital com contagem de **0:00 a 9:59 (minutos:segundos)** na placa **FPGA AX301 (Cyclone IV E - EP4CE6F17C8)**.

O cron√¥metro possui:

- Dois bot√µes f√≠sicos: **Start/Stop** e **Reset**.
- Exibi√ß√£o da contagem em **3 displays de 7 segmentos** com **l√≥gica invertida**.
- Multiplexa√ß√£o dos displays.
- Divisor de clock para gerar **1Hz** a partir dos **50MHz** da placa.
- Testbench para simula√ß√£o.

---

## ‚úÖ Estrutura de Arquivos

| Arquivo | Fun√ß√£o |
|---|---|
| `cronometro.vhd` | C√≥digo fonte do cron√¥metro |
| `tb_cronometro.vhd` | Testbench para simula√ß√£o |
| `cronometro.qsf` | Mapeamento de pinos (Pin Assignments) |
| `cronometro.sdc` | Restri√ß√µes de tempo (Clock Constraint) |

---

## ‚úÖ Passo a Passo de Implementa√ß√£o

### 1) Criando o Projeto no Quartus Web Edition

1. Abra o Quartus.
2. V√° em: **File ‚Üí New Project Wizard ‚Üí Next**.
3. Escolha uma pasta (ex: `C:\Projetos\CronometroAX301`).
4. Nome do projeto: **cronometro**.
5. Na sele√ß√£o de dispositivo:
   - **Family:** Cyclone IV E
   - **Device:** EP4CE6F17C8
6. Finalize clicando em **Finish**.

---

### 2) Adicionando os Arquivos VHDL

1. V√° em: **File ‚Üí New ‚Üí VHDL File ‚Üí OK**.
2. Copie o c√≥digo de `cronometro.vhd` e salve.
3. Se for simular, crie tamb√©m o arquivo `tb_cronometro.vhd` com o testbench.

Depois v√° em:  
**Assignments ‚Üí Settings ‚Üí Files**  
E confirme se os arquivos aparecem listados.

---

### 3) Inserindo o Arquivo `.sdc`

1. Copie o arquivo `cronometro.sdc` para a pasta do projeto.
2. No Quartus:  
**Assignments ‚Üí Settings ‚Üí Timing Analysis Settings ‚Üí Add**  
Adicione o `.sdc`.

---

### 4) Primeira Compila√ß√£o R√°pida (Para carregar as portas no Pin Planner)

1. V√° em: **Processing ‚Üí Start Compilation**.
2. Mesmo que d√™ erro de pinos, deixe compilar at√© o fim.

---

### 5) Mapeamento de Pinos (Pin Planner)

1. V√° em: **Assignments ‚Üí Pin Planner**.
2. Insira o seguinte mapeamento:

| Sinal | Pino |
|---|---|
| CLK | E1 |
| RESET | N13 |
| START_STOP | M15 |
| DISP_SEG[0] | R14 |
| DISP_SEG[1] | N16 |
| DISP_SEG[2] | P16 |
| DISP_SEG[3] | T15 |
| DISP_SEG[4] | P15 |
| DISP_SEG[5] | N12 |
| DISP_SEG[6] | N15 |
| DISP_SEG[7] | R16 |
| DISP_SEL[0] | N9 |
| DISP_SEL[1] | P9 |
| DISP_SEL[2] | M10 |

> ‚ö†Ô∏è **Importante:** Para todos os pinos, selecione o padr√£o de I/O:  
**3.3-V LVCMOS**

Depois **salve o Pin Planner**.

---

### 6) Compilar Novamente

- **Processing ‚Üí Start Compilation**

Agora os erros de pinos v√£o sumir.

---

### 7) Simula√ß√£o no ModelSim (Opcional)

Se quiser simular:

1. Compile o c√≥digo e o Testbench no ModelSim.

Exemplo de comandos no terminal ModelSim:

```bash
vcom cronometro.vhd
vcom tb_cronometro.vhd
vsim work.tb_cronometro
add wave *
run 1000 us

