vcs +vcs+lic+wait -debug_pp -sverilog -assert dve -R -l vcs.log \
../rtl/single_cycle.sv											\
../rtl/three_cycle.sv 											\
../rtl/tinyalu.sv 												\
../tb/tinyalu_tb.sv												\

