# SystemVerilog Examples

Несколько тестовых примеров SystemVerilog кода для симулятора QuestaSim.

Требования для запуска:
1. Установленный и прописанный в PATH QuestaSim.
2. Умение запустить консоль и переместится в нужную папку.
3. Набрать команду "questasim -do work.do"

Для удобного запуска создан work.do файл со всеми нужными командами.

____

## Примеры кода

Example 1: простой testbanch (tb) с синхросигналом (clk), сигналом сброса (reset_n) и элементарным
модулем add, реализующим синхронное сложение/вычитание. В tb добавлены два case - один для сложение,
один для вычитания.

Example 2: Example 1, где в модуле add логика была разбита на комбинатрную (через assign) и
последовательную (те же триггеры) - так, вообще говоря, правильнее, хотя assign это не самый
лучший пример комбинаторного блока (просто частный, и самый простой, случай). В tb добавлены
одна функция и один task для более удобной проверки блока.