# Ejercicio 6: Sumador Completo

## Enunciado

Realizar un sumador completo (Full Adder) de 1 bit

## Archivos incluidos

- **`design.vhd`**: Implementación del sumador de 2 entradas de 1 bit. Ademas se incluyen las dos señales de carry de salida y entrada más la señal propia de la salida result. 
- **`testbench.vhd`**: Banco de pruebas para verificar el comportamiento del sumador completo con varias instancias de testeo y uno donde se produce overflow. 

## Notas

- Consulte la documentación de VHDL si necesita ayuda con la sintaxis o las estructuras del lenguaje.
- Asegúrese de que los estímulos en el test bench cubran todos los casos posibles para el sumador de 1 bit.

---

Autor: Christian Scornaienchi
