A:80010000:00000000 // use DEBUG I2C

D:FFFF:00000000

D:0010:FFFFC3FF // reset PB2AXI, MC, PHY, AXI0
D:0010:FFFFE3FF // enable AXI0
D:0010:FFFFF3FF // enable PHY
D:0010:FFFFFBFF // enable MC
D:0010:FFFFFFFF // enable PB2AXI
D:FFFF:0000000A

// DDR_START
D:0000:00000000
D:0004:00000500
D:000C:00000001

// DDR_ADDR_SIZE
D:0000:00000004
D:0004:00000000
D:000C:00000001

// DDR_QUEUE_SIZE
D:0000:00000008
D:0004:00000000
D:000C:00000001

// DDR_AXI0_FIFO
D:0000:0000000c
D:0004:00000000
D:000C:00000001

// DDR_AXI1_FIFO
D:0000:00000010
D:0004:00000000
D:000C:00000001

// DDR_AXI2_FIFO
D:0000:00000014
D:0004:00000000
D:000C:00000001

// DDR_AXI3_FIFO
D:0000:00000018
D:0004:00000000
D:000C:00000001

// DDR_TINIT
D:0000:0000001c
D:0004:00000036
D:000C:00000001

// DDR_TINIT3
D:0000:00000020
D:0004:00019f8f
D:000C:00000001

// DDR_TINIT4
D:0000:00000024
D:0004:00000214
D:000C:00000001

// DDR_TINIT5
D:0000:00000028
D:0004:010014c8
D:000C:00000001

// DDR_TIMING1
D:0000:0000002c
D:0004:02020410
D:000C:00000001

// DDR_TIMING2
D:0000:00000030
D:0004:04172006
D:000C:00000001

// DDR_TIMING3
D:0000:00000034
D:0004:05041b08
D:000C:00000001

// DDR_TIMING4
D:0000:00000038
D:0004:03917205
D:000C:00000001

// DDR_TIMING5
D:0000:0000003c
D:0004:08080008
D:000C:00000001

// DDR_AUTO_PRECHARGE
D:0000:00000040
D:0004:01010002
D:000C:00000001

// DDR_BSTLEN
D:0000:00000044
D:0004:000c0312
D:000C:00000001

// DDR_AUTO_REFRESH
D:0000:00000048
D:0004:00010000
D:000C:00000001

// DDR_TIMING6
D:0000:0000004c
D:0004:0F000030
D:000C:00000001

// DDR_TPDEX
D:0000:00000050
D:0004:00000400
D:000C:00000001

// DDR_TXSR_TXSNR
D:0000:00000054
D:0004:00360036
D:000C:00000001

// DDR_SELF_REFRESH
D:0000:00000058
D:0004:00010000
D:000C:00000001

// DDR_LP1
D:0000:0000005c
D:0004:00020200
D:000C:00000001

// DDR_LP2
D:0000:00000060
D:0004:00000000
D:000C:00000001

// DDR_LP_AUTO1
D:0000:00000064
D:0004:00000000
D:000C:00000001

// DDR_LP_AUTO2
D:0000:00000068
D:0004:00000000
D:000C:00000001

// DDR_WRITE_MR
D:0000:0000006c
D:0004:00000000
D:000C:00000001

// DDR_READ_MR
D:0000:00000070
D:0004:00000000
D:000C:00000001

// DDR_TEMPCHK_VAL
D:0000:00000074
D:0004:00000000
D:000C:00000001

// DDR_MR12_DAT0
D:0000:00000078
D:0004:06c30002
D:000C:00000001

// DDR_MR38_DAT0
D:0000:0000007c
D:0004:000c0100
D:000C:00000001

// DDR_BIST_GO
D:0000:00000080
D:0004:00000000
D:000C:00000001

// DDR_BIST_CHECK
D:0000:00000084
D:0004:00000101
D:000C:00000001

// DDR_BIST_STARTADDR
D:0000:00000088
D:0004:00000000
D:000C:00000001

// DDR_BIST_DATAMASK0
D:0000:0000008c
D:0004:00000000
D:000C:00000001

// DDR_BIST_DATAMASK1
D:0000:00000090
D:0004:00000000
D:000C:00000001

// DDR_LONG_COUNT
D:0000:00000094
D:0004:00021400
D:000C:00000001

// DDR_ZQ_CFG
D:0000:00000098
D:0004:003000c0
D:000C:00000001

// DDR_ZQ_AUTO
D:0000:0000009c
D:0004:00000200
D:000C:00000001

// DDR_ZQ_INTERVAL
D:0000:000000a0
D:0004:00000040
D:000C:00000001

// DDR_ZQ_RESET
D:0000:000000a4
D:0004:00001b00
D:000C:00000001

// DDR_COL_COUNT
D:0000:000000a8
D:0004:00030201
D:000C:00000001

// DDR_AGE_COUNT
D:0000:000000ac
D:0004:ffff0a00
D:000C:00000001

// DDR_PLACEMENT
D:0000:000000b0
D:0004:01010101
D:000C:00000001

// DDR_PRIORITY_EN
D:0000:000000b4
D:0004:01010101
D:000C:00000001

// DDR_SWAP_EN
D:0000:000000b8
D:0004:0000010b
D:000C:00000001

// DDR_IN_ORDER_ACCEPT
D:0000:000000bc
D:0004:00000100
D:000C:00000001

// DDR_CTRLUPD
D:0000:000000c0
D:0004:00010000
D:000C:00000001

// DDR_INT_STATUS
D:0000:000000c4
D:0004:00000000
D:000C:00000001

// DDR_INT_MASK
D:0000:000000c8
D:0004:00000000
D:000C:00000001

// DDR_OOR_ADDR
D:0000:000000cc
D:0004:00000000
D:000C:00000001

// DDR_OOR_LENGTH
D:0000:000000d0
D:0004:00000000
D:000C:00000001

// DDR_BIST_EXP1
D:0000:000000d4
D:0004:00000000
D:000C:00000001

// DDR_BIST_EXP2
D:0000:000000d8
D:0004:00000000
D:000C:00000001

// DDR_BIST_EXP3
D:0000:000000dc
D:0004:00000000
D:000C:00000001

// DDR_BIST_EXP4
D:0000:000000e0
D:0004:00000000
D:000C:00000001

// DDR_BIST_FAIL1
D:0000:000000e4
D:0004:00000000
D:000C:00000001

// DDR_BIST_FAIL2
D:0000:000000e8
D:0004:00000000
D:000C:00000001

// DDR_BIST_FAIL3
D:0000:000000ec
D:0004:00000000
D:000C:00000001

// DDR_BIST_FAIL4
D:0000:000000f0
D:0004:00000000
D:000C:00000001

// DDR_BIST_FAILADDR
D:0000:000000f4
D:0004:00000000
D:000C:00000001

// DDR_PORT_CMD_ERROR_ADDR
D:0000:000000f8
D:0004:00000000
D:000C:00000001

// DDR_PORT_CMD_ERROR_ID
D:0000:000000fc
D:0004:03000000
D:000C:00000001

// DDR_R2W_DLY
D:0000:00000100
D:0004:03000000
D:000C:00000001

// AXI_PRIORITY_0
D:0000:00000104
D:0004:02000202
D:000C:00000001

// AXI_PRIORITY_1
D:0000:00000108
D:0004:02020002
D:000C:00000001

// AXI_PRIORITY_2
D:0000:0000010c
D:0004:00020200
D:000C:00000001

// AXI_PRIORITY_3
D:0000:00000110
D:0004:00013207
D:000C:00000001

// AXI_BANDWIDTH_0
D:0000:00000114
D:0004:32000132
D:000C:00000001

// AXI_BANDWIDTH_1
D:0000:00000118
D:0004:01320001
D:000C:00000001

// DDR_CKE_STATUS
D:0000:0000011c
D:0004:00000000
D:000C:00000001

// DDR_UPDATE_ERROR
D:0000:00000120
D:0004:11000000
D:000C:00000001

// DDR_DFI_RDDATA_EN
D:0000:00000124
D:0004:00000000
D:000C:00000001

// DDR_CTRLUPD_MAX
D:0000:00000128
D:0004:02002058
D:000C:00000001

// DDR_PHYUPD_TYPE1
D:0000:0000012c
D:0004:02000200
D:000C:00000001

// DDR_PHYUPD_TYPE3
D:0000:00000130
D:0004:20580200
D:000C:00000001

// DDR_CTRLUPD_INTERVAL
D:0000:00000134
D:0004:0000a1b8
D:000C:00000001

// DDR_RDLAT_ADJ
D:0000:00000138
D:0004:01020407
D:000C:00000001

// DDR_EN_1T_TIMING
D:0000:0000013c
D:0004:00010103
D:000C:00000001

// PHY_CTRL_REG
D:0000:00000340
D:0004:00012928
D:000C:00000001

// PHY_PAD_DRIVE_REG_0_0
D:0000:00000344
D:0004:00000000
D:000C:00000001

// PHY_PAD_DRIVE_REG_1_0
D:0000:00000348
D:0004:00000000
D:000C:00000001

// PHY_PAD_DRIVE_REG_2_0
D:0000:0000034c
D:0004:00000000
D:000C:00000001

// PHY_PAD_DRIVE_REG_0_1
D:0000:00000350
D:0004:00000000
D:000C:00000001

// PHY_PAD_DRIVE_REG_1_1
D:0000:00000354
D:0004:00000000
D:000C:00000001

// PHY_PAD_DRIVE_REG_2_1
D:0000:00000358
D:0004:00000000
D:000C:00000001

// PHY_PAD_CAL_CTRL_REG_0
D:0000:0000035c
D:0004:28640010
D:000C:00000001

// PHY_PAD_CAL_CTRL_REG_1
D:0000:00000360
D:0004:28640010
D:000C:00000001

// PHY_PAD_CAL_OBS_REG_0
D:0000:00000364
D:0004:00000000
D:000C:00000001

// PHY_PAD_CAL_OBS_REG_0
D:0000:00000364
D:0004:00000000
D:000C:00000001

// PHY_PAD_CAL_INTERVAL_COUNT_0
D:0000:0000036c
D:0004:00000000
D:000C:00000001

// PHY_DQ_TIMING_REG_0
D:0000:00000200
D:0004:00000402
D:000C:00000001

// PHY_DQS_TIMING_REG_0
D:0000:00000204
D:0004:00000404
D:000C:00000001

// PHY_GATE_LPBK_CTRL_REG_0
D:0000:00000208
D:0004:0000007a
D:000C:00000001

// PHY_READ_CTRL_REG_0
D:0000:0000020c
D:0004:00000007
D:000C:00000001

// PHY_DLL_MASTER_CTRL_REG_0
D:0000:00000210
D:0004:0012001b
D:000C:00000001

// PHY_DLL_SLAVE_CTRL_REG_0
D:0000:00000214
D:0004:4040404a
D:000C:00000001

// PHY_IE_TIMING_0
D:0000:00000218
D:0004:c0004921
D:000C:00000001

// PHY_OBS_REG_0_0
D:0000:0000021c
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_0_0
D:0000:00000220
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_1_0
D:0000:00000224
D:0004:00000000
D:000C:00000001

// PHY_DQ_TIMING_REG_1
D:0000:00000240
D:0004:00000402
D:000C:00000001

// PHY_DQS_TIMING_REG_1
D:0000:00000244
D:0004:00000404
D:000C:00000001

// PHY_GATE_LPBK_CTRL_REG_1
D:0000:00000248
D:0004:0000007a
D:000C:00000001

// PHY_READ_CTRL_REG_1
D:0000:0000024c
D:0004:00000007
D:000C:00000001

// PHY_DLL_MASTER_CTRL_REG_1
D:0000:00000250
D:0004:0012001b
D:000C:00000001

// PHY_DLL_SLAVE_CTRL_REG_1
D:0000:00000254
D:0004:4040404a
D:000C:00000001

// PHY_IE_TIMING_1
D:0000:00000258
D:0004:c0004921
D:000C:00000001

// PHY_OBS_REG_0_1
D:0000:0000025c
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_0_1
D:0000:00000260
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_0_1
D:0000:00000260
D:0004:00000000
D:000C:00000001

// PHY_DQ_TIMING_REG_2
D:0000:00000280
D:0004:00000402
D:000C:00000001

// PHY_DQS_TIMING_REG_2
D:0000:00000284
D:0004:00000404
D:000C:00000001

// PHY_GATE_LPBK_CTRL_REG_2
D:0000:00000288
D:0004:0000007a
D:000C:00000001

// PHY_READ_CTRL_REG_2
D:0000:0000028c
D:0004:00000007
D:000C:00000001

// PHY_DLL_MASTER_CTRL_REG_2
D:0000:00000290
D:0004:0012001b
D:000C:00000001

// PHY_DLL_SLAVE_CTRL_REG_2
D:0000:00000294
D:0004:4040404a
D:000C:00000001

// PHY_IE_TIMING_2
D:0000:00000298
D:0004:c0004921
D:000C:00000001

// PHY_OBS_REG_0_2
D:0000:0000029c
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_0_2
D:0000:000002a0
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_1_2
D:0000:000002a4
D:0004:00000000
D:000C:00000001

// PHY_DQ_TIMING_REG_3
D:0000:000002c0
D:0004:00000402
D:000C:00000001

// PHY_DQS_TIMING_REG_3
D:0000:000002c4
D:0004:00000404
D:000C:00000001

// PHY_GATE_LPBK_CTRL_REG_3
D:0000:000002c8
D:0004:0000007a
D:000C:00000001

// PHY_READ_CTRL_REG_3
D:0000:000002cc
D:0004:00000007
D:000C:00000001

// PHY_DLL_MASTER_CTRL_REG_3
D:0000:000002d0
D:0004:0012001b
D:000C:00000001

// PHY_DLL_SLAVE_CTRL_REG_3
D:0000:000002d4
D:0004:40404040
D:000C:00000001

// PHY_IE_TIMING_3
D:0000:000002d8
D:0004:c0004921
D:000C:00000001

// PHY_OBS_REG_0_3
D:0000:000002dc
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_0_3
D:0000:000002e0
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_1_3
D:0000:000002e4
D:0004:00000000
D:000C:00000001

// PHY_DQ_TIMING_REG_4
D:0000:00000300
D:0004:00000402
D:000C:00000001

// PHY_DQS_TIMING_REG_4
D:0000:00000304
D:0004:00000404
D:000C:00000001

// PHY_GATE_LPBK_CTRL_REG_4
D:0000:00000308
D:0004:0000007a
D:000C:00000001

// PHY_READ_CTRL_REG_4
D:0000:0000030c
D:0004:00000007
D:000C:00000001

// PHY_DLL_MASTER_CTRL_REG_4
D:0000:00000310
D:0004:0012001b
D:000C:00000001

// PHY_DLL_SLAVE_CTRL_REG_4
D:0000:00000314
D:0004:4040404a
D:000C:00000001

// PHY_IE_TIMING_4
D:0000:00000318
D:0004:c0004921
D:000C:00000001

// PHY_OBS_REG_0_4
D:0000:0000031c
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_0_4
D:0000:00000320
D:0004:00000000
D:000C:00000001

// PHY_DLL_OBS_REG_1_4
D:0000:00000324
D:0004:00000000
D:000C:00000001

// DDR_BSTLEN
D:0000:00000044
D:0004:000c0312
D:000C:00000001

// DDR_IN_ORDER_ACCEPT
D:0000:000000bc
D:0004:00000100
D:000C:00000001

// DDR_PRIORITY_EN
D:0000:000000b4
D:0004:01010101
D:000C:00000001

// DDR_START
D:0000:00000000
D:0004:00000501
D:000C:00000001

