`timescale 1ns/1ps

module top_module #(parameter integer K = 3)(
    input  wire        clk,
    input  wire        rst,
    input  wire        en,
    input  wire [7:0]  cmd,
    input  wire [7:0]  data,
    output wire [15:0] y
);

    // Estado
    reg [2:0] key_q;
    reg [3:0] cnt_q;
    reg       spk_q;

    // Combinacional (a completar)
    reg [2:0] key_sel;

    // TODO commit 2: codificador de prioridad, deteccion de cambio, contador

    assign y = {12'b0, key_q, spk_q};

endmodule
