module d_latch_tb;
  reg d,en;
  wire q, q_bar;
  
  d_latch DUT(
    .d(d),
    .en(en),
    .q(q),
    .q_bar(q_bar));
  
  initial begin
    $monitor("d=%b, en=%b, q=%b, q_bar=%b", d,en,q,q_bar);
    d=0;en=0;#10;
    d=0;en=1;#10;
    d=1;en=0;#10;
    d=1;en=1;#10;
    $finish;
  end
  initial begin
    $dumpfile("dump.vcd");
    $dumpvars(0,d_latch_tb);
  end
endmodule
