# Practica de un cronómetro realizada en VHDL

Práctica realizada en VHDL para realizar un cronómetro con alarma en la FPGA Nexys A7.

![Diagrama de bloques](https://github.com/AugustoS97/practica-vhdl-crono/blob/master/bloques.pdf)
