Fitter report for UNIT_FINAL
Wed Feb 21 10:45:45 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Other Routing Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Fitter Messages
 26. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Wed Feb 21 10:45:44 2024            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; UNIT_FINAL                                       ;
; Top-level Entity Name     ; UNIT_FINAL                                       ;
; Family                    ; MAX II                                           ;
; Device                    ; EPM1270T144I5                                    ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 644 / 1,270 ( 51 % )                             ;
; Total pins                ; 28 / 116 ( 24 % )                                ;
; Total virtual pins        ; 0                                                ;
; UFM blocks                ; 0 / 1 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM1270T144I5                  ;                                ;
; Minimum Core Junction Temperature                                          ; -40                            ;                                ;
; Maximum Core Junction Temperature                                          ; 100                            ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 3.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  66.7%      ;
;     Processors 5-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+-------------+----------------+--------------+------------+---------------------+----------------+
; Name        ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value       ; Ignored Source ;
+-------------+----------------+--------------+------------+---------------------+----------------+
; Reserve Pin ;                ;              ; TEM        ; AS_INPUT_TRI_STATED ; QSF Assignment ;
+-------------+----------------+--------------+------------+---------------------+----------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/temp/ZhiYuan_ING/testcode/GR202300909PCB_TEST/GR202300909TEST_code/UNIT_FINAL.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 644 / 1,270 ( 51 % ) ;
;     -- Combinational with no register       ; 301                  ;
;     -- Register only                        ; 23                   ;
;     -- Combinational with a register        ; 320                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 232                  ;
;     -- 3 input functions                    ; 59                   ;
;     -- 2 input functions                    ; 315                  ;
;     -- 1 input functions                    ; 14                   ;
;     -- 0 input functions                    ; 1                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 357                  ;
;     -- arithmetic mode                      ; 287                  ;
;     -- qfbk mode                            ; 10                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 241                  ;
;     -- asynchronous clear/load mode         ; 0                    ;
;                                             ;                      ;
; Total registers                             ; 343 / 1,270 ( 27 % ) ;
; Total LABs                                  ; 80 / 127 ( 63 % )    ;
; Logic elements in carry chains              ; 299                  ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 28 / 116 ( 24 % )    ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )       ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 1 / 4 ( 25 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 15% / 16% / 14%      ;
; Peak interconnect usage (total/H/V)         ; 20% / 19% / 21%      ;
; Maximum fan-out                             ; 343                  ;
; Highest non-global fan-out                  ; 64                   ;
; Total fan-out                               ; 2775                 ;
; Average fan-out                             ; 4.13                 ;
+---------------------------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; CPU_DI    ; 31    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; TEM       ; 97    ; 3        ; 17           ; 6            ; 1           ; 21                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ad_in     ; 91    ; 3        ; 17           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; clk       ; 20    ; 1        ; 0            ; 7            ; 6           ; 343                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; fault1    ; 133   ; 2        ; 7            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; fault2    ; 134   ; 2        ; 7            ; 11           ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; fault3    ; 137   ; 2        ; 6            ; 11           ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; fault4    ; 138   ; 2        ; 5            ; 11           ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; rx        ; 1     ; 1        ; 0            ; 10           ; 2           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sys_rst_n ; 60    ; 4        ; 9            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; CPU_DO ; 32    ; 1        ; 0            ; 4            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_1    ; 109   ; 2        ; 16           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_2    ; 113   ; 2        ; 13           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_3    ; 118   ; 2        ; 11           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_4    ; 122   ; 2        ; 10           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED1   ; 37    ; 4        ; 1            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED10  ; 59    ; 4        ; 9            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED2   ; 39    ; 4        ; 2            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED3   ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED4   ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED5   ; 45    ; 4        ; 6            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED6   ; 49    ; 4        ; 7            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED7   ; 51    ; 4        ; 7            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED8   ; 53    ; 4        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED9   ; 57    ; 4        ; 8            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; adclk  ; 94    ; 3        ; 17           ; 6            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cs_n   ; 88    ; 3        ; 17           ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; tx     ; 4     ; 1        ; 0            ; 9            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 26 ( 19 % )  ; 3.3V          ; --           ;
; 2        ; 8 / 30 ( 27 % )  ; 3.3V          ; --           ;
; 3        ; 4 / 30 ( 13 % )  ; 3.3V          ; --           ;
; 4        ; 11 / 30 ( 37 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; rx             ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 7          ; 1        ; tx             ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 9          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 20         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 21         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 22         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 23         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 24         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 25         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 28         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 29         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 30         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 44         ; 1        ; CPU_DI         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 47         ; 1        ; CPU_DO         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; LED1           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 57         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 60         ; 4        ; LED2           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 62         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 63         ; 4        ; LED3           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 67         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 68         ; 4        ; LED4           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 69         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 74         ; 4        ; LED5           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 76         ; 4        ; LED6           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 77         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 78         ; 4        ; LED7           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 80         ; 4        ; LED8           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; LED9           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 84         ; 4        ; LED10          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 85         ; 4        ; sys_rst_n      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 95         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 104        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 118        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 122        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 123        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 127        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 130        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 131        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; cs_n           ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 134        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; ad_in          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 137        ; 3        ; adclk          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ; 138        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 139        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; TEM            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 141        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 146        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 103      ; 147        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 154        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; K_1            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 165        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; K_2            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 177        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; K_3            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 182        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 185        ; 2        ; K_4            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 186        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 187        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 188        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 191        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 192        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 193        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; fault1         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 195        ; 2        ; fault2         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; fault3         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 200        ; 2        ; fault4         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 139      ; 201        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                    ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                  ; Library Name ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------+--------------+
; |UNIT_FINAL                   ; 644 (245)   ; 343          ; 0          ; 28   ; 0            ; 301 (132)    ; 23 (0)            ; 320 (113)        ; 299 (100)       ; 10 (10)    ; |UNIT_FINAL                          ; work         ;
;    |DoublePulse:DoublePulse1| ; 155 (155)   ; 82           ; 0          ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 82 (82)          ; 84 (84)         ; 0 (0)      ; |UNIT_FINAL|DoublePulse:DoublePulse1 ; work         ;
;    |DoublePulse:DoublePulse4| ; 155 (155)   ; 82           ; 0          ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 82 (82)          ; 84 (84)         ; 0 (0)      ; |UNIT_FINAL|DoublePulse:DoublePulse4 ; work         ;
;    |ad:ad|                    ; 61 (61)     ; 45           ; 0          ; 0    ; 0            ; 16 (16)      ; 23 (23)           ; 22 (22)          ; 11 (11)         ; 0 (0)      ; |UNIT_FINAL|ad:ad                    ; work         ;
;    |key_filter:key_rd_inst|   ; 28 (28)     ; 21           ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; 20 (20)         ; 0 (0)      ; |UNIT_FINAL|key_filter:key_rd_inst   ; work         ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------+
; Delay Chain Summary                  ;
+-----------+----------+---------------+
; Name      ; Pin Type ; Pad to Core 0 ;
+-----------+----------+---------------+
; sys_rst_n ; Input    ; (0)           ;
; rx        ; Input    ; (0)           ;
; clk       ; Input    ; (0)           ;
; fault1    ; Input    ; (1)           ;
; fault2    ; Input    ; (1)           ;
; fault3    ; Input    ; (1)           ;
; fault4    ; Input    ; (1)           ;
; CPU_DI    ; Input    ; (1)           ;
; ad_in     ; Input    ; (1)           ;
; TEM       ; Input    ; (1)           ;
; adclk     ; Output   ; --            ;
; tx        ; Output   ; --            ;
; cs_n      ; Output   ; --            ;
; K_1       ; Output   ; --            ;
; K_2       ; Output   ; --            ;
; K_3       ; Output   ; --            ;
; K_4       ; Output   ; --            ;
; LED1      ; Output   ; --            ;
; LED2      ; Output   ; --            ;
; LED3      ; Output   ; --            ;
; LED4      ; Output   ; --            ;
; LED5      ; Output   ; --            ;
; LED6      ; Output   ; --            ;
; LED7      ; Output   ; --            ;
; LED8      ; Output   ; --            ;
; LED9      ; Output   ; --            ;
; LED10     ; Output   ; --            ;
; CPU_DO    ; Output   ; --            ;
+-----------+----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                      ;
+-------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name                                      ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; DoublePulse:DoublePulse1|PA1              ; LC_X10_Y9_N5 ; 12      ; Sync. load   ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse1|Selector0~0      ; LC_X10_Y9_N0 ; 64      ; Clock enable ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse1|d_data1[1]~20    ; LC_X13_Y8_N5 ; 10      ; Sync. clear  ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse1|dblcount[14]~136 ; LC_X9_Y10_N9 ; 64      ; Sync. clear  ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse4|PA1              ; LC_X12_Y5_N2 ; 12      ; Sync. load   ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse4|Selector0~0      ; LC_X10_Y5_N2 ; 64      ; Clock enable ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse4|d_data1[4]~20    ; LC_X12_Y6_N6 ; 10      ; Sync. clear  ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse4|dblcount[45]~136 ; LC_X9_Y5_N0  ; 64      ; Sync. clear  ; no     ; --                   ; --               ;
; LED3_reg~4                                ; LC_X5_Y6_N8  ; 3       ; Clock enable ; no     ; --                   ; --               ;
; LessThan0~1                               ; LC_X11_Y7_N6 ; 20      ; Sync. load   ; no     ; --                   ; --               ;
; TEM                                       ; PIN_97       ; 21      ; Sync. clear  ; no     ; --                   ; --               ;
; ad:ad|ad_count[1]~2                       ; LC_X3_Y5_N9  ; 5       ; Sync. load   ; no     ; --                   ; --               ;
; ad:ad|ad_count[1]~3                       ; LC_X3_Y5_N7  ; 5       ; Clock enable ; no     ; --                   ; --               ;
; ad:ad|clk_div[0]~13                       ; LC_X3_Y5_N8  ; 6       ; Sync. clear  ; no     ; --                   ; --               ;
; ad:ad|cs_n                                ; LC_X8_Y7_N4  ; 22      ; Clock enable ; no     ; --                   ; --               ;
; ad:ad|rsr[15]~1                           ; LC_X3_Y5_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; clk                                       ; PIN_20       ; 343     ; Clock        ; yes    ; Global Clock         ; GCLK1            ;
; key_filter:key_rd_inst|always0~0          ; LC_X13_Y6_N3 ; 20      ; Clock enable ; no     ; --                   ; --               ;
; tri_200us[9]~33                           ; LC_X11_Y7_N3 ; 16      ; Sync. clear  ; no     ; --                   ; --               ;
+-------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_20   ; 343     ; Global Clock         ; GCLK1            ;
+------+----------+---------+----------------------+------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; DoublePulse:DoublePulse4|Selector0~0               ; 64      ;
; DoublePulse:DoublePulse4|dblcount[45]~136          ; 64      ;
; DoublePulse:DoublePulse1|Selector0~0               ; 64      ;
; DoublePulse:DoublePulse1|dblcount[14]~136          ; 64      ;
; tri_10s[59]~5                                      ; 63      ;
; tri_10s[62]~71                                     ; 62      ;
; ad:ad|cs_n                                         ; 22      ;
; TEM                                                ; 21      ;
; key_filter:key_rd_inst|always0~0                   ; 20      ;
; LessThan0~1                                        ; 20      ;
; ad:ad|rsr[15]~1                                    ; 16      ;
; tri_200us[9]~33                                    ; 16      ;
; DoublePulse:DoublePulse4|d_data1[9]                ; 13      ;
; DoublePulse:DoublePulse1|d_data1[9]                ; 13      ;
; DoublePulse:DoublePulse4|PA1                       ; 12      ;
; DoublePulse:DoublePulse1|PA1                       ; 12      ;
; DoublePulse:DoublePulse4|d_data1[4]~20             ; 10      ;
; DoublePulse:DoublePulse4|LessThan4~1               ; 10      ;
; DoublePulse:DoublePulse1|d_data1[1]~20             ; 10      ;
; DoublePulse:DoublePulse1|LessThan4~1               ; 10      ;
; pulse_out_flag                                     ; 9       ;
; DoublePulse:DoublePulse4|dblcount[45]~83           ; 8       ;
; DoublePulse:DoublePulse1|dblcount[14]~83           ; 8       ;
; tri_10s[63]                                        ; 8       ;
; DoublePulse:DoublePulse4|state.IDLE_STATE          ; 6       ;
; DoublePulse:DoublePulse1|state.IDLE_STATE          ; 6       ;
; ad:ad|clk_div[0]~13                                ; 6       ;
; tri_10s[19]                                        ; 6       ;
; ad:ad|clk_div[5]                                   ; 6       ;
; DoublePulse:DoublePulse4|dblcount[1]~142           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[1]~142           ; 5       ;
; DoublePulse:DoublePulse4|state.LOW2_STATE          ; 5       ;
; DoublePulse:DoublePulse1|state.LOW2_STATE          ; 5       ;
; key_filter:key_rd_inst|cnt_20ms[14]~31             ; 5       ;
; key_filter:key_rd_inst|cnt_20ms[9]~23              ; 5       ;
; key_filter:key_rd_inst|cnt_20ms[4]~13              ; 5       ;
; DoublePulse:DoublePulse4|state.HIGH1_STATE         ; 5       ;
; DoublePulse:DoublePulse4|dblcount[11]~125          ; 5       ;
; DoublePulse:DoublePulse4|dblcount[6]~119           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[26]~113          ; 5       ;
; DoublePulse:DoublePulse4|dblcount[21]~103          ; 5       ;
; DoublePulse:DoublePulse4|dblcount[16]~97           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[56]~74           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[51]~62           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[46]~51           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[41]~30           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[36]~19           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[31]~7            ; 5       ;
; DoublePulse:DoublePulse1|state.HIGH1_STATE         ; 5       ;
; DoublePulse:DoublePulse1|dblcount[11]~125          ; 5       ;
; DoublePulse:DoublePulse1|dblcount[6]~119           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[26]~113          ; 5       ;
; DoublePulse:DoublePulse1|dblcount[21]~103          ; 5       ;
; DoublePulse:DoublePulse1|dblcount[16]~97           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[56]~74           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[51]~62           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[46]~51           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[41]~30           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[36]~19           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[31]~7            ; 5       ;
; Add2~257                                           ; 5       ;
; Add2~242                                           ; 5       ;
; Add2~232                                           ; 5       ;
; Add2~212                                           ; 5       ;
; Add2~207                                           ; 5       ;
; Add2~182                                           ; 5       ;
; Add2~147                                           ; 5       ;
; Add2~122                                           ; 5       ;
; Add2~97                                            ; 5       ;
; Add2~72                                            ; 5       ;
; Add2~47                                            ; 5       ;
; Add2~22                                            ; 5       ;
; tri_10s[63]~4                                      ; 5       ;
; DoublePulse:DoublePulse4|Add1~56                   ; 5       ;
; DoublePulse:DoublePulse1|Add1~56                   ; 5       ;
; ad:ad|ad_count[1]~3                                ; 5       ;
; ad:ad|ad_count[1]~2                                ; 5       ;
; tri_10s[15]                                        ; 5       ;
; tri_10s[62]                                        ; 5       ;
; tri_10s[61]                                        ; 5       ;
; tri_10s[0]                                         ; 5       ;
; tri_10s[26]                                        ; 5       ;
; tri_10s[18]                                        ; 5       ;
; tri_10s[8]                                         ; 5       ;
; tri_10s[11]                                        ; 5       ;
; tri_10s[25]                                        ; 5       ;
; t[14]~37                                           ; 5       ;
; t[9]~27                                            ; 5       ;
; t[4]~17                                            ; 5       ;
; DoublePulse:DoublePulse4|d_data1[4]~19             ; 5       ;
; DoublePulse:DoublePulse4|d_data1[4]                ; 5       ;
; DoublePulse:DoublePulse4|d_data1[3]                ; 5       ;
; DoublePulse:DoublePulse4|d_data1[8]                ; 5       ;
; DoublePulse:DoublePulse1|d_data1[4]~19             ; 5       ;
; DoublePulse:DoublePulse1|d_data1[4]                ; 5       ;
; DoublePulse:DoublePulse1|d_data1[3]                ; 5       ;
; DoublePulse:DoublePulse1|d_data1[8]                ; 5       ;
; tri_200us[2]~13                                    ; 5       ;
; tri_200us[7]~9                                     ; 5       ;
; ad:ad|clk_div[4]                                   ; 5       ;
; ~GND                                               ; 4       ;
; DoublePulse:DoublePulse4|Selector1~0               ; 4       ;
; DoublePulse:DoublePulse1|Selector0~1               ; 4       ;
; DoublePulse:DoublePulse4|state.LOW1_STATE          ; 4       ;
; DoublePulse:DoublePulse4|LessThan0~7               ; 4       ;
; DoublePulse:DoublePulse4|dblcount[9]               ; 4       ;
; DoublePulse:DoublePulse4|dblcount[11]              ; 4       ;
; DoublePulse:DoublePulse4|dblcount[7]               ; 4       ;
; DoublePulse:DoublePulse4|LessThan0~4               ; 4       ;
; DoublePulse:DoublePulse4|dblcount[27]              ; 4       ;
; DoublePulse:DoublePulse4|dblcount[26]              ; 4       ;
; DoublePulse:DoublePulse4|dblcount[20]              ; 4       ;
; DoublePulse:DoublePulse1|state.LOW1_STATE          ; 4       ;
; DoublePulse:DoublePulse1|LessThan0~7               ; 4       ;
; DoublePulse:DoublePulse1|dblcount[9]               ; 4       ;
; DoublePulse:DoublePulse1|dblcount[11]              ; 4       ;
; DoublePulse:DoublePulse1|dblcount[7]               ; 4       ;
; DoublePulse:DoublePulse1|LessThan0~4               ; 4       ;
; DoublePulse:DoublePulse1|dblcount[27]              ; 4       ;
; DoublePulse:DoublePulse1|dblcount[26]              ; 4       ;
; DoublePulse:DoublePulse1|dblcount[20]              ; 4       ;
; always4~0                                          ; 4       ;
; tri_10s[12]                                        ; 4       ;
; tri_10s[10]                                        ; 4       ;
; tri_10s[9]                                         ; 4       ;
; tri_10s[7]                                         ; 4       ;
; tri_10s[23]                                        ; 4       ;
; tri_10s[20]                                        ; 4       ;
; tri_10s[24]                                        ; 4       ;
; tri_10s[22]                                        ; 4       ;
; tri_10s[21]                                        ; 4       ;
; tri_10s[16]                                        ; 4       ;
; tri_10s[14]                                        ; 4       ;
; tri_10s[13]                                        ; 4       ;
; tri_10s[17]                                        ; 4       ;
; Equal1~10                                          ; 4       ;
; LED1_reg~0                                         ; 4       ;
; LessThan3~4                                        ; 4       ;
; DoublePulse:DoublePulse4|d_data1[7]                ; 4       ;
; DoublePulse:DoublePulse4|d_data1[6]                ; 4       ;
; DoublePulse:DoublePulse4|d_data1[5]                ; 4       ;
; no_fault                                           ; 4       ;
; tri_200us[1]                                       ; 4       ;
; tri_200us[0]                                       ; 4       ;
; tri_200us[6]                                       ; 4       ;
; tri_200us[7]                                       ; 4       ;
; tri_200us[8]                                       ; 4       ;
; tri_200us[9]                                       ; 4       ;
; ad:ad|ad_count[4]                                  ; 4       ;
; ad:ad|clk_div[3]                                   ; 4       ;
; LED3_reg~4                                         ; 3       ;
; DoublePulse:DoublePulse4|Selector2~2               ; 3       ;
; DoublePulse:DoublePulse1|Selector4~3               ; 3       ;
; key_filter:key_rd_inst|cnt_20ms[0]                 ; 3       ;
; DoublePulse:DoublePulse4|Selector2~0               ; 3       ;
; DoublePulse:DoublePulse4|LessThan1~2               ; 3       ;
; DoublePulse:DoublePulse4|state.HIGH2_STATE         ; 3       ;
; DoublePulse:DoublePulse4|LessThan2~1               ; 3       ;
; DoublePulse:DoublePulse4|dblcount[8]               ; 3       ;
; DoublePulse:DoublePulse4|dblcount[10]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[6]               ; 3       ;
; DoublePulse:DoublePulse4|dblcount[5]               ; 3       ;
; DoublePulse:DoublePulse4|dblcount[25]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[24]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[23]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[22]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[21]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[18]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[17]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[16]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[15]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[14]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[13]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[12]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[19]              ; 3       ;
; DoublePulse:DoublePulse1|Selector4~0               ; 3       ;
; DoublePulse:DoublePulse1|LessThan1~2               ; 3       ;
; DoublePulse:DoublePulse1|state.HIGH2_STATE         ; 3       ;
; DoublePulse:DoublePulse1|LessThan2~1               ; 3       ;
; DoublePulse:DoublePulse1|dblcount[8]               ; 3       ;
; DoublePulse:DoublePulse1|dblcount[10]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[6]               ; 3       ;
; DoublePulse:DoublePulse1|dblcount[5]               ; 3       ;
; DoublePulse:DoublePulse1|dblcount[25]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[24]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[23]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[22]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[21]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[18]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[17]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[16]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[15]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[14]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[13]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[12]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[19]              ; 3       ;
; key_filter:key_rd_inst|key_flag                    ; 3       ;
; tri_10s[6]                                         ; 3       ;
; tri_10s[5]                                         ; 3       ;
; tri_10s[4]                                         ; 3       ;
; tri_10s[3]                                         ; 3       ;
; tri_10s[2]                                         ; 3       ;
; tri_10s[1]                                         ; 3       ;
; tri_10s[60]                                        ; 3       ;
; tri_10s[59]                                        ; 3       ;
; tri_10s[58]                                        ; 3       ;
; tri_10s[57]                                        ; 3       ;
; tri_10s[56]                                        ; 3       ;
; tri_10s[55]                                        ; 3       ;
; tri_10s[54]                                        ; 3       ;
; tri_10s[53]                                        ; 3       ;
; tri_10s[52]                                        ; 3       ;
; tri_10s[51]                                        ; 3       ;
; tri_10s[50]                                        ; 3       ;
; tri_10s[49]                                        ; 3       ;
; tri_10s[48]                                        ; 3       ;
; tri_10s[47]                                        ; 3       ;
; tri_10s[46]                                        ; 3       ;
; tri_10s[45]                                        ; 3       ;
; tri_10s[44]                                        ; 3       ;
; tri_10s[43]                                        ; 3       ;
; tri_10s[42]                                        ; 3       ;
; tri_10s[41]                                        ; 3       ;
; tri_10s[40]                                        ; 3       ;
; tri_10s[39]                                        ; 3       ;
; tri_10s[38]                                        ; 3       ;
; tri_10s[37]                                        ; 3       ;
; tri_10s[36]                                        ; 3       ;
; tri_10s[35]                                        ; 3       ;
; tri_10s[34]                                        ; 3       ;
; tri_10s[33]                                        ; 3       ;
; tri_10s[32]                                        ; 3       ;
; tri_10s[31]                                        ; 3       ;
; tri_10s[30]                                        ; 3       ;
; tri_10s[29]                                        ; 3       ;
; tri_10s[28]                                        ; 3       ;
; tri_10s[27]                                        ; 3       ;
; ad:ad|volt[11]                                     ; 3       ;
; LessThan8~3                                        ; 3       ;
; LessThan8~0                                        ; 3       ;
; LessThan3~6                                        ; 3       ;
; LessThan3~5                                        ; 3       ;
; t[15]                                              ; 3       ;
; t[14]                                              ; 3       ;
; t[13]                                              ; 3       ;
; t[12]                                              ; 3       ;
; LessThan3~0                                        ; 3       ;
; t[19]                                              ; 3       ;
; t[18]                                              ; 3       ;
; t[17]                                              ; 3       ;
; t[16]                                              ; 3       ;
; DoublePulse:DoublePulse4|d_data1[2]                ; 3       ;
; DoublePulse:DoublePulse4|d_data1[1]                ; 3       ;
; DoublePulse:DoublePulse4|d_data1[0]                ; 3       ;
; DoublePulse:DoublePulse1|d_data1[1]                ; 3       ;
; DoublePulse:DoublePulse1|d_data1[0]                ; 3       ;
; DoublePulse:DoublePulse1|d_data1[2]                ; 3       ;
; DoublePulse:DoublePulse1|d_data1[7]                ; 3       ;
; DoublePulse:DoublePulse1|d_data1[6]                ; 3       ;
; DoublePulse:DoublePulse1|d_data1[5]                ; 3       ;
; tri_200us[10]                                      ; 3       ;
; tri_200us[5]                                       ; 3       ;
; tri_200us[4]                                       ; 3       ;
; tri_200us[3]                                       ; 3       ;
; tri_200us[2]                                       ; 3       ;
; tri_200us[12]~3                                    ; 3       ;
; tri_200us[12]                                      ; 3       ;
; tri_200us[11]                                      ; 3       ;
; ad:ad|Equal1~0                                     ; 3       ;
; ad:ad|clk_div[2]                                   ; 3       ;
; ad:ad|clk_div[1]                                   ; 3       ;
; ad:ad|clk_div[0]                                   ; 3       ;
; fault4                                             ; 2       ;
; fault3                                             ; 2       ;
; fault2                                             ; 2       ;
; fault1                                             ; 2       ;
; DoublePulse:DoublePulse4|Selector4~0               ; 2       ;
; DoublePulse:DoublePulse4|Selector2~1               ; 2       ;
; DoublePulse:DoublePulse4|LessThan3~4               ; 2       ;
; DoublePulse:DoublePulse4|LessThan3~2               ; 2       ;
; DoublePulse:DoublePulse1|Selector4~2               ; 2       ;
; DoublePulse:DoublePulse1|Selector4~1               ; 2       ;
; DoublePulse:DoublePulse1|LessThan3~4               ; 2       ;
; DoublePulse:DoublePulse1|LessThan3~2               ; 2       ;
; key_filter:key_rd_inst|Equal1~5                    ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[15]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[13]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[16]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[14]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[12]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[11]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[10]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[9]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[8]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[7]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[6]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[5]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[4]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[3]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[2]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[1]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[19]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[18]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[17]                ; 2       ;
; DoublePulse:DoublePulse4|LessThan1~3               ; 2       ;
; DoublePulse:DoublePulse4|dblcount[4]               ; 2       ;
; DoublePulse:DoublePulse4|LessThan1~1               ; 2       ;
; DoublePulse:DoublePulse4|LessThan1~0               ; 2       ;
; DoublePulse:DoublePulse4|dblcount[59]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[58]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[57]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[56]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[55]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[54]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[53]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[52]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[51]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[50]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[49]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[48]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[47]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[46]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[45]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[44]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[63]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[62]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[61]~40           ; 2       ;
; DoublePulse:DoublePulse4|dblcount[61]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[60]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[43]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[42]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[41]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[40]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[39]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[38]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[37]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[36]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[35]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[34]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[33]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[32]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[31]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[30]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[29]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[28]              ; 2       ;
; DoublePulse:DoublePulse1|LessThan1~3               ; 2       ;
; DoublePulse:DoublePulse1|dblcount[4]               ; 2       ;
; DoublePulse:DoublePulse1|LessThan1~1               ; 2       ;
; DoublePulse:DoublePulse1|LessThan1~0               ; 2       ;
; DoublePulse:DoublePulse1|dblcount[59]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[58]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[57]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[56]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[55]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[54]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[53]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[52]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[51]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[50]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[49]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[48]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[47]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[46]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[45]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[44]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[63]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[62]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[61]~40           ; 2       ;
; DoublePulse:DoublePulse1|dblcount[61]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[60]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[43]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[42]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[41]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[40]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[39]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[38]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[37]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[36]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[35]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[34]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[33]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[32]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[31]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[30]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[29]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[28]              ; 2       ;
; Add2~272                                           ; 2       ;
; Equal0~4                                           ; 2       ;
; Equal0~1                                           ; 2       ;
; Equal0~0                                           ; 2       ;
; ad:ad|rsr[9]                                       ; 2       ;
; ad:ad|rsr[8]                                       ; 2       ;
; ad:ad|rsr[10]                                      ; 2       ;
; ad:ad|rsr[5]                                       ; 2       ;
; ad:ad|rsr[4]                                       ; 2       ;
; ad:ad|rsr[3]                                       ; 2       ;
; ad:ad|rsr[2]                                       ; 2       ;
; ad:ad|rsr[1]                                       ; 2       ;
; ad:ad|rsr[0]                                       ; 2       ;
; ad:ad|rsr[6]                                       ; 2       ;
; ad:ad|rsr[7]                                       ; 2       ;
; ad:ad|rsr[11]                                      ; 2       ;
; ad:ad|rsr[14]                                      ; 2       ;
; ad:ad|rsr[13]                                      ; 2       ;
; ad:ad|rsr[12]                                      ; 2       ;
; ad:ad|clk_div[0]~12                                ; 2       ;
; Equal1~21                                          ; 2       ;
; Equal1~19                                          ; 2       ;
; LessThan11~0                                       ; 2       ;
; Equal2~1                                           ; 2       ;
; Equal2~0                                           ; 2       ;
; Equal1~16                                          ; 2       ;
; Equal1~13                                          ; 2       ;
; Equal1~12                                          ; 2       ;
; Equal1~11                                          ; 2       ;
; always3~2                                          ; 2       ;
; LessThan6~0                                        ; 2       ;
; ad:ad|volt[6]                                      ; 2       ;
; LED2_reg~0                                         ; 2       ;
; ad:ad|volt[7]                                      ; 2       ;
; LessThan10~2                                       ; 2       ;
; ad:ad|volt[4]                                      ; 2       ;
; ad:ad|volt[10]                                     ; 2       ;
; LessThan8~2                                        ; 2       ;
; ad:ad|volt[9]                                      ; 2       ;
; ad:ad|volt[8]                                      ; 2       ;
; ad:ad|volt[5]                                      ; 2       ;
; ad:ad|volt[3]                                      ; 2       ;
; ad:ad|volt[1]                                      ; 2       ;
; t[11]                                              ; 2       ;
; t[10]                                              ; 2       ;
; t[9]                                               ; 2       ;
; t[8]                                               ; 2       ;
; t[7]                                               ; 2       ;
; t[6]                                               ; 2       ;
; t[5]                                               ; 2       ;
; t[4]                                               ; 2       ;
; t[3]                                               ; 2       ;
; t[2]                                               ; 2       ;
; t[1]                                               ; 2       ;
; t[0]                                               ; 2       ;
; DoublePulse:DoublePulse4|Equal1~0                  ; 2       ;
; DoublePulse:DoublePulse4|Equal0~1                  ; 2       ;
; DoublePulse:DoublePulse1|Equal1~0                  ; 2       ;
; DoublePulse:DoublePulse1|Equal0~1                  ; 2       ;
; DoublePulse:DoublePulse1|LessThan4~0               ; 2       ;
; tri_200us[9]~32                                    ; 2       ;
; tri_200us[15]                                      ; 2       ;
; tri_200us[14]                                      ; 2       ;
; tri_200us[13]                                      ; 2       ;
; ad:ad|always0~0                                    ; 2       ;
; ad:ad|rsr[15]~0                                    ; 2       ;
; ad:ad|clk_div[3]~7                                 ; 2       ;
; CPU_DO~reg0                                        ; 2       ;
; LED9~reg0                                          ; 2       ;
; LED8~reg0                                          ; 2       ;
; LED7~reg0                                          ; 2       ;
; LED6~reg0                                          ; 2       ;
; LED2_reg                                           ; 2       ;
; ad:ad|adclk                                        ; 2       ;
; ad_in                                              ; 1       ;
; CPU_DI                                             ; 1       ;
; DoublePulse:DoublePulse4|dblcount[0]~144COUT1_197  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[0]~144           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[0]               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[0]~144COUT1_197  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[0]~144           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[0]               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[1]               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[1]               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[2]~140COUT1_199  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[2]~140           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[2]               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[2]~140COUT1_199  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[2]~140           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[2]               ; 1       ;
; ad:ad|ad_count[0]~11COUT1_18                       ; 1       ;
; ad:ad|ad_count[0]~11                               ; 1       ;
; ad:ad|ad_count[0]                                  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[3]~138COUT1_201  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[3]~138           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[3]               ; 1       ;
; DoublePulse:DoublePulse4|Selector1~1               ; 1       ;
; DoublePulse:DoublePulse4|LessThan3~5               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~135          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~134          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~133          ; 1       ;
; DoublePulse:DoublePulse4|LessThan3~3               ; 1       ;
; DoublePulse:DoublePulse4|LessThan3~1               ; 1       ;
; DoublePulse:DoublePulse4|LessThan3~0               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~132          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[3]~138COUT1_201  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[3]~138           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[3]               ; 1       ;
; DoublePulse:DoublePulse1|Selector1~0               ; 1       ;
; always4~1                                          ; 1       ;
; DoublePulse:DoublePulse1|LessThan3~5               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~135          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~134          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~133          ; 1       ;
; DoublePulse:DoublePulse1|LessThan3~3               ; 1       ;
; DoublePulse:DoublePulse1|LessThan3~1               ; 1       ;
; DoublePulse:DoublePulse1|LessThan3~0               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~132          ; 1       ;
; ad:ad|ad_count[1]~9COUT1_20                        ; 1       ;
; ad:ad|ad_count[1]~9                                ; 1       ;
; ad:ad|ad_count[1]                                  ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[0]~39COUT1_58      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[0]~39              ; 1       ;
; key_filter:key_rd_inst|Equal1~4                    ; 1       ;
; key_filter:key_rd_inst|Equal1~3                    ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[15]~37COUT1_82     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[15]~37             ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[13]~35COUT1_80     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[13]~35             ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[16]~33COUT1_84     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[16]~33             ; 1       ;
; key_filter:key_rd_inst|Equal1~2                    ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[12]~29COUT1_78     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[12]~29             ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[11]~27COUT1_76     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[11]~27             ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[10]~25COUT1_74     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[10]~25             ; 1       ;
; key_filter:key_rd_inst|Equal1~1                    ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[8]~21COUT1_72      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[8]~21              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[7]~19COUT1_70      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[7]~19              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[6]~17COUT1_68      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[6]~17              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[5]~15COUT1_66      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[5]~15              ; 1       ;
; key_filter:key_rd_inst|Equal1~0                    ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[3]~11COUT1_64      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[3]~11              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[2]~9COUT1_62       ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[2]~9               ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[1]~7COUT1_60       ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[1]~7               ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[18]~3COUT1_88      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[18]~3              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[17]~1COUT1_86      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[17]~1              ; 1       ;
; DoublePulse:DoublePulse4|Selector69~2              ; 1       ;
; DoublePulse:DoublePulse4|LessThan0~6               ; 1       ;
; DoublePulse:DoublePulse4|LessThan0~5               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[4]~131COUT1_203  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[4]~131           ; 1       ;
; DoublePulse:DoublePulse4|Selector69~1              ; 1       ;
; DoublePulse:DoublePulse4|Selector69~0              ; 1       ;
; DoublePulse:DoublePulse4|dblcount[9]~129COUT1_211  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[9]~129           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[8]~127COUT1_209  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[8]~127           ; 1       ;
; DoublePulse:DoublePulse4|LessThan2~0               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[10]~123COUT1_213 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[10]~123          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[7]~121COUT1_207  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[7]~121           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[5]~117COUT1_205  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[5]~117           ; 1       ;
; DoublePulse:DoublePulse4|LessThan0~3               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[27]~115COUT1_239 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[27]~115          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[25]~111COUT1_237 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[25]~111          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[24]~109COUT1_235 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[24]~109          ; 1       ;
; DoublePulse:DoublePulse4|LessThan0~2               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[23]~107COUT1_233 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[23]~107          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[22]~105COUT1_231 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[22]~105          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[18]~101COUT1_225 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[18]~101          ; 1       ;
; DoublePulse:DoublePulse4|LessThan0~1               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[17]~99COUT1_223  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[17]~99           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[15]~95COUT1_221  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[15]~95           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[14]~93COUT1_219  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[14]~93           ; 1       ;
; DoublePulse:DoublePulse4|LessThan0~0               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[13]~91COUT1_217  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[13]~91           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[12]~89COUT1_215  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[12]~89           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[20]~87COUT1_229  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[20]~87           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[19]~85COUT1_227  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[19]~85           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~82           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~81           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[59]~80COUT1_291  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[59]~80           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[58]~78COUT1_289  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[58]~78           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[57]~76COUT1_287  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[57]~76           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~72           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[55]~71COUT1_285  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[55]~71           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[54]~69COUT1_283  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[54]~69           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[53]~67COUT1_281  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[53]~67           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[52]~65COUT1_279  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[52]~65           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~63           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[50]~60COUT1_277  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[50]~60           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[49]~58COUT1_275  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[49]~58           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[48]~56COUT1_273  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[48]~56           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~54           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[47]~53COUT1_271  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[47]~53           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~49COUT1_269  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~49           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[44]~47COUT1_267  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[44]~47           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~45           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[62]~42COUT1_295  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[62]~42           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[60]~38COUT1_293  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[60]~38           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~36           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~35           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[43]~34COUT1_265  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[43]~34           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[42]~32COUT1_263  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[42]~32           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[40]~28COUT1_261  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[40]~28           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~26           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[39]~25COUT1_259  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[39]~25           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[38]~23COUT1_257  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[38]~23           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[37]~21COUT1_255  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[37]~21           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~17           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[35]~16COUT1_253  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[35]~16           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[34]~14COUT1_251  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[34]~14           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[33]~12COUT1_249  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[33]~12           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[32]~10COUT1_247  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[32]~10           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~8            ; 1       ;
; DoublePulse:DoublePulse4|dblcount[30]~5COUT1_245   ; 1       ;
; DoublePulse:DoublePulse4|dblcount[30]~5            ; 1       ;
; DoublePulse:DoublePulse4|dblcount[29]~3COUT1_243   ; 1       ;
; DoublePulse:DoublePulse4|dblcount[29]~3            ; 1       ;
; DoublePulse:DoublePulse4|dblcount[28]~1COUT1_241   ; 1       ;
; DoublePulse:DoublePulse4|dblcount[28]~1            ; 1       ;
; DoublePulse:DoublePulse1|Selector69~2              ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~6               ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~5               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[4]~131COUT1_203  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[4]~131           ; 1       ;
; DoublePulse:DoublePulse1|Selector69~1              ; 1       ;
; DoublePulse:DoublePulse1|Selector69~0              ; 1       ;
; DoublePulse:DoublePulse1|dblcount[9]~129COUT1_211  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[9]~129           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[8]~127COUT1_209  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[8]~127           ; 1       ;
; DoublePulse:DoublePulse1|LessThan2~0               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[10]~123COUT1_213 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[10]~123          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[7]~121COUT1_207  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[7]~121           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[5]~117COUT1_205  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[5]~117           ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~3               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[27]~115COUT1_239 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[27]~115          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[25]~111COUT1_237 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[25]~111          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[24]~109COUT1_235 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[24]~109          ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~2               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[23]~107COUT1_233 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[23]~107          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[22]~105COUT1_231 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[22]~105          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[18]~101COUT1_225 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[18]~101          ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~1               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[17]~99COUT1_223  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[17]~99           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[15]~95COUT1_221  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[15]~95           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~93COUT1_219  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~93           ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~0               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[13]~91COUT1_217  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[13]~91           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[12]~89COUT1_215  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[12]~89           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[20]~87COUT1_229  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[20]~87           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[19]~85COUT1_227  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[19]~85           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~82           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~81           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[59]~80COUT1_291  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[59]~80           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[58]~78COUT1_289  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[58]~78           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[57]~76COUT1_287  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[57]~76           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~72           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[55]~71COUT1_285  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[55]~71           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[54]~69COUT1_283  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[54]~69           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[53]~67COUT1_281  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[53]~67           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[52]~65COUT1_279  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[52]~65           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~63           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[50]~60COUT1_277  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[50]~60           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[49]~58COUT1_275  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[49]~58           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[48]~56COUT1_273  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[48]~56           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~54           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[47]~53COUT1_271  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[47]~53           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[45]~49COUT1_269  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[45]~49           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[44]~47COUT1_267  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[44]~47           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~45           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[62]~42COUT1_295  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[62]~42           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[60]~38COUT1_293  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[60]~38           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~36           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~35           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[43]~34COUT1_265  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[43]~34           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[42]~32COUT1_263  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[42]~32           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[40]~28COUT1_261  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[40]~28           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~26           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[39]~25COUT1_259  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[39]~25           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[38]~23COUT1_257  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[38]~23           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[37]~21COUT1_255  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[37]~21           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~17           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[35]~16COUT1_253  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[35]~16           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[34]~14COUT1_251  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[34]~14           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[33]~12COUT1_249  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[33]~12           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[32]~10COUT1_247  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[32]~10           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~8            ; 1       ;
; DoublePulse:DoublePulse1|dblcount[30]~5COUT1_245   ; 1       ;
; DoublePulse:DoublePulse1|dblcount[30]~5            ; 1       ;
; DoublePulse:DoublePulse1|dblcount[29]~3COUT1_243   ; 1       ;
; DoublePulse:DoublePulse1|dblcount[29]~3            ; 1       ;
; DoublePulse:DoublePulse1|dblcount[28]~1COUT1_241   ; 1       ;
; DoublePulse:DoublePulse1|dblcount[28]~1            ; 1       ;
; ad:ad|ad_count[2]~7COUT1_22                        ; 1       ;
; ad:ad|ad_count[2]~7                                ; 1       ;
; ad:ad|ad_count[2]                                  ; 1       ;
; Add2~317COUT1_402                                  ; 1       ;
; Add2~317                                           ; 1       ;
; Add2~315                                           ; 1       ;
; Add2~312COUT1_396                                  ; 1       ;
; Add2~312                                           ; 1       ;
; Add2~310                                           ; 1       ;
; Add2~307COUT1_390                                  ; 1       ;
; Add2~307                                           ; 1       ;
; Add2~305                                           ; 1       ;
; Add2~302COUT1_388                                  ; 1       ;
; Add2~302                                           ; 1       ;
; Add2~300                                           ; 1       ;
; Add2~297COUT1_386                                  ; 1       ;
; Add2~297                                           ; 1       ;
; Add2~295                                           ; 1       ;
; Add2~292COUT1_382                                  ; 1       ;
; Add2~292                                           ; 1       ;
; Add2~290                                           ; 1       ;
; Add2~287COUT1_408                                  ; 1       ;
; Add2~287                                           ; 1       ;
; Add2~285                                           ; 1       ;
; Add2~282COUT1_404                                  ; 1       ;
; Add2~282                                           ; 1       ;
; Add2~280                                           ; 1       ;
; Add2~277COUT1_470                                  ; 1       ;
; Add2~277                                           ; 1       ;
; Add2~275                                           ; 1       ;
; Add2~270                                           ; 1       ;
; Add2~265                                           ; 1       ;
; tri_10s[0]~58                                      ; 1       ;
; Add2~262COUT1_372                                  ; 1       ;
; Add2~262                                           ; 1       ;
; Add2~260                                           ; 1       ;
; Add2~255                                           ; 1       ;
; Add2~252COUT1_410                                  ; 1       ;
; Add2~252                                           ; 1       ;
; Add2~250                                           ; 1       ;
; Add2~247COUT1_406                                  ; 1       ;
; Add2~247                                           ; 1       ;
; Add2~245                                           ; 1       ;
; Add2~240                                           ; 1       ;
; Add2~237COUT1_400                                  ; 1       ;
; Add2~237                                           ; 1       ;
; Add2~235                                           ; 1       ;
; Add2~230                                           ; 1       ;
; Add2~227COUT1_394                                  ; 1       ;
; Add2~227                                           ; 1       ;
; Add2~225                                           ; 1       ;
; Add2~222COUT1_392                                  ; 1       ;
; Add2~222                                           ; 1       ;
; Add2~220                                           ; 1       ;
; Add2~217COUT1_384                                  ; 1       ;
; Add2~217                                           ; 1       ;
; Add2~215                                           ; 1       ;
; Add2~210                                           ; 1       ;
; Add2~205                                           ; 1       ;
; Add2~202COUT1_380                                  ; 1       ;
; Add2~202                                           ; 1       ;
; Add2~200                                           ; 1       ;
; Add2~197COUT1_378                                  ; 1       ;
; Add2~197                                           ; 1       ;
; Add2~195                                           ; 1       ;
; Add2~192COUT1_376                                  ; 1       ;
; Add2~192                                           ; 1       ;
; Add2~190                                           ; 1       ;
; Add2~187COUT1_374                                  ; 1       ;
; Add2~187                                           ; 1       ;
; Add2~185                                           ; 1       ;
; Add2~180                                           ; 1       ;
; Add2~177COUT1_412                                  ; 1       ;
; Add2~177                                           ; 1       ;
; Add2~175                                           ; 1       ;
; Add2~172COUT1_398                                  ; 1       ;
; Add2~172                                           ; 1       ;
; Add2~170                                           ; 1       ;
; Add2~167COUT1_468                                  ; 1       ;
; Add2~167                                           ; 1       ;
; Add2~165                                           ; 1       ;
; Add2~162COUT1_466                                  ; 1       ;
; Add2~162                                           ; 1       ;
; Add2~160                                           ; 1       ;
; Add2~157COUT1_464                                  ; 1       ;
; Add2~157                                           ; 1       ;
; Add2~155                                           ; 1       ;
; Add2~152COUT1_462                                  ; 1       ;
; Add2~152                                           ; 1       ;
; Add2~150                                           ; 1       ;
; Add2~145                                           ; 1       ;
; Add2~142COUT1_460                                  ; 1       ;
; Add2~142                                           ; 1       ;
; Add2~140                                           ; 1       ;
; Add2~137COUT1_458                                  ; 1       ;
; Add2~137                                           ; 1       ;
; Add2~135                                           ; 1       ;
; Add2~132COUT1_456                                  ; 1       ;
; Add2~132                                           ; 1       ;
; Add2~130                                           ; 1       ;
; Add2~127COUT1_454                                  ; 1       ;
; Add2~127                                           ; 1       ;
; Add2~125                                           ; 1       ;
; Add2~120                                           ; 1       ;
; Add2~117COUT1_452                                  ; 1       ;
; Add2~117                                           ; 1       ;
; Add2~115                                           ; 1       ;
; Add2~112COUT1_450                                  ; 1       ;
; Add2~112                                           ; 1       ;
; Add2~110                                           ; 1       ;
; Add2~107COUT1_448                                  ; 1       ;
; Add2~107                                           ; 1       ;
; Add2~105                                           ; 1       ;
; Add2~102COUT1_446                                  ; 1       ;
; Add2~102                                           ; 1       ;
; Add2~100                                           ; 1       ;
; Add2~95                                            ; 1       ;
; Add2~92COUT1_444                                   ; 1       ;
; Add2~92                                            ; 1       ;
; Add2~90                                            ; 1       ;
; Add2~87COUT1_442                                   ; 1       ;
; Add2~87                                            ; 1       ;
; Add2~85                                            ; 1       ;
; Add2~82COUT1_440                                   ; 1       ;
; Add2~82                                            ; 1       ;
; Add2~80                                            ; 1       ;
; Add2~77COUT1_438                                   ; 1       ;
; Add2~77                                            ; 1       ;
; Add2~75                                            ; 1       ;
; Add2~70                                            ; 1       ;
; Add2~67COUT1_436                                   ; 1       ;
; Add2~67                                            ; 1       ;
; Add2~65                                            ; 1       ;
; Add2~62COUT1_434                                   ; 1       ;
; Add2~62                                            ; 1       ;
; Add2~60                                            ; 1       ;
; Add2~57COUT1_432                                   ; 1       ;
; Add2~57                                            ; 1       ;
; Add2~55                                            ; 1       ;
; Add2~52COUT1_430                                   ; 1       ;
; Add2~52                                            ; 1       ;
; Add2~50                                            ; 1       ;
; Add2~45                                            ; 1       ;
; Add2~42COUT1_428                                   ; 1       ;
; Add2~42                                            ; 1       ;
; Add2~40                                            ; 1       ;
; Add2~37COUT1_426                                   ; 1       ;
; Add2~37                                            ; 1       ;
; Add2~35                                            ; 1       ;
; Add2~32COUT1_424                                   ; 1       ;
; Add2~32                                            ; 1       ;
; Add2~30                                            ; 1       ;
; Add2~27COUT1_422                                   ; 1       ;
; Add2~27                                            ; 1       ;
; Add2~25                                            ; 1       ;
; Add2~20                                            ; 1       ;
; Add2~17COUT1_420                                   ; 1       ;
; Add2~17                                            ; 1       ;
; Add2~15                                            ; 1       ;
; Add2~12COUT1_418                                   ; 1       ;
; Add2~12                                            ; 1       ;
; Add2~10                                            ; 1       ;
; Add2~7COUT1_416                                    ; 1       ;
; Add2~7                                             ; 1       ;
; Add2~5                                             ; 1       ;
; Equal1~22                                          ; 1       ;
; Equal0~3                                           ; 1       ;
; Equal0~2                                           ; 1       ;
; TEM_prev1                                          ; 1       ;
; tri_10s[63]~3                                      ; 1       ;
; LessThan11~3                                       ; 1       ;
; LessThan11~2                                       ; 1       ;
; LessThan11~1                                       ; 1       ;
; tri_10s[63]~2                                      ; 1       ;
; Add2~2COUT1_414                                    ; 1       ;
; Add2~2                                             ; 1       ;
; Add2~0                                             ; 1       ;
; ad:ad|rsr[15]                                      ; 1       ;
; LessThan0~0                                        ; 1       ;
; DoublePulse:DoublePulse4|Add1~59                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~54                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~53                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~50COUT1_76           ; 1       ;
; DoublePulse:DoublePulse4|Add1~50                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~48                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~47                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~44COUT1_84           ; 1       ;
; DoublePulse:DoublePulse4|Add1~44                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~42                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~41                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~36                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~35                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~32COUT1_74           ; 1       ;
; DoublePulse:DoublePulse4|Add1~32                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~30                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~29                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~26COUT1_72           ; 1       ;
; DoublePulse:DoublePulse4|Add1~26                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~24                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~23                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~20COUT1_82           ; 1       ;
; DoublePulse:DoublePulse4|Add1~20                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~18                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~17                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~14COUT1_80           ; 1       ;
; DoublePulse:DoublePulse4|Add1~14                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~12                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~11                   ; 1       ;
; DoublePulse:DoublePulse4|Add1~8COUT1_78            ; 1       ;
; DoublePulse:DoublePulse4|Add1~8                    ; 1       ;
; DoublePulse:DoublePulse4|Add1~6                    ; 1       ;
; DoublePulse:DoublePulse4|Add1~5                    ; 1       ;
; DoublePulse:DoublePulse4|LessThan4~0               ; 1       ;
; DoublePulse:DoublePulse4|Add1~2COUT1_70            ; 1       ;
; DoublePulse:DoublePulse4|Add1~2                    ; 1       ;
; DoublePulse:DoublePulse4|Add1~0                    ; 1       ;
; DoublePulse:DoublePulse1|Add1~59                   ; 1       ;
; DoublePulse:DoublePulse1|Add1~54                   ; 1       ;
; DoublePulse:DoublePulse1|Add1~53                   ; 1       ;
; DoublePulse:DoublePulse1|Add1~50COUT1_76           ; 1       ;
; DoublePulse:DoublePulse1|Add1~50                   ; 1       ;
; DoublePulse:DoublePulse1|Add1~48                   ; 1       ;
; DoublePulse:DoublePulse1|Add1~47                   ; 1       ;
; DoublePulse:DoublePulse1|Add1~44COUT1_84           ; 1       ;
; DoublePulse:DoublePulse1|Add1~44                   ; 1       ;
; DoublePulse:DoublePulse1|Add1~42                   ; 1       ;
+----------------------------------------------------+---------+


+----------------------------------------------------+
; Other Routing Usage Summary                        ;
+-----------------------------+----------------------+
; Other Routing Resource Type ; Usage                ;
+-----------------------------+----------------------+
; C4s                         ; 324 / 2,870 ( 11 % ) ;
; Direct links                ; 176 / 3,938 ( 4 % )  ;
; Global clocks               ; 1 / 4 ( 25 % )       ;
; LAB clocks                  ; 16 / 72 ( 22 % )     ;
; LUT chains                  ; 33 / 1,143 ( 3 % )   ;
; Local interconnects         ; 726 / 3,938 ( 18 % ) ;
; R4s                         ; 381 / 2,832 ( 13 % ) ;
+-----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.05) ; Number of LABs  (Total = 80) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 8                            ;
; 2                                          ; 3                            ;
; 3                                          ; 0                            ;
; 4                                          ; 2                            ;
; 5                                          ; 4                            ;
; 6                                          ; 1                            ;
; 7                                          ; 4                            ;
; 8                                          ; 4                            ;
; 9                                          ; 4                            ;
; 10                                         ; 50                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.23) ; Number of LABs  (Total = 80) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 53                           ;
; 1 Clock enable                     ; 18                           ;
; 1 Sync. clear                      ; 21                           ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.16) ; Number of LABs  (Total = 80) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 7                            ;
; 2                                           ; 4                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 4                            ;
; 6                                           ; 1                            ;
; 7                                           ; 4                            ;
; 8                                           ; 4                            ;
; 9                                           ; 4                            ;
; 10                                          ; 48                           ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.15) ; Number of LABs  (Total = 80) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 12                           ;
; 2                                               ; 8                            ;
; 3                                               ; 3                            ;
; 4                                               ; 8                            ;
; 5                                               ; 4                            ;
; 6                                               ; 6                            ;
; 7                                               ; 5                            ;
; 8                                               ; 4                            ;
; 9                                               ; 0                            ;
; 10                                              ; 30                           ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.10) ; Number of LABs  (Total = 80) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 4                            ;
; 3                                           ; 4                            ;
; 4                                           ; 18                           ;
; 5                                           ; 3                            ;
; 6                                           ; 4                            ;
; 7                                           ; 2                            ;
; 8                                           ; 5                            ;
; 9                                           ; 0                            ;
; 10                                          ; 4                            ;
; 11                                          ; 11                           ;
; 12                                          ; 4                            ;
; 13                                          ; 5                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 3                            ;
; 17                                          ; 1                            ;
; 18                                          ; 2                            ;
; 19                                          ; 3                            ;
; 20                                          ; 3                            ;
; 21                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EPM1270T144I5 for design "UNIT_FINAL"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144C5 is compatible
    Info (176445): Device EPM570T144I5 is compatible
    Info (176445): Device EPM570T144A5 is compatible
    Info (176445): Device EPM1270T144C5 is compatible
    Info (176445): Device EPM1270T144A5 is compatible
Warning (169140): Reserve pin assignment ignored because of existing pin with name "TEM"
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UNIT_FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 20
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X0_Y0 to location X8_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.20 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/temp/ZhiYuan_ING/testcode/GR202300909PCB_TEST/GR202300909TEST_code/UNIT_FINAL.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5649 megabytes
    Info: Processing ended: Wed Feb 21 10:45:45 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/temp/ZhiYuan_ING/testcode/GR202300909PCB_TEST/GR202300909TEST_code/UNIT_FINAL.fit.smsg.


