TimeQuest Timing Analyzer report for lab4
Fri Feb 19 19:41:38 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50MHz'
 13. Slow 1200mV 85C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'
 14. Slow 1200mV 85C Model Setup: 'clk_gen:U_CLK_GEN|clk_out'
 15. Slow 1200mV 85C Model Hold: 'clk50MHz'
 16. Slow 1200mV 85C Model Hold: 'clk_gen:U_CLK_GEN|clk_out'
 17. Slow 1200mV 85C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_out'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk50MHz'
 33. Slow 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'
 34. Slow 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_out'
 35. Slow 1200mV 0C Model Hold: 'clk50MHz'
 36. Slow 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_out'
 37. Slow 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_out'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk50MHz'
 52. Fast 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'
 53. Fast 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_out'
 54. Fast 1200mV 0C Model Hold: 'clk50MHz'
 55. Fast 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_out'
 56. Fast 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_out'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab4                                               ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                       ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; Clock Name                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                   ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; clk50MHz                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50MHz }                              ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp } ;
; clk_gen:U_CLK_GEN|clk_out             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:U_CLK_GEN|clk_out }             ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                    ;
+------------+-----------------+---------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                           ;
+------------+-----------------+---------------------------------------+------------------------------------------------+
; 195.39 MHz ; 195.39 MHz      ; clk50MHz                              ;                                                ;
; 460.41 MHz ; 460.41 MHz      ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;                                                ;
; 675.22 MHz ; 500.0 MHz       ; clk_gen:U_CLK_GEN|clk_out             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                            ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -4.118 ; -100.343      ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.172 ; -11.274       ;
; clk_gen:U_CLK_GEN|clk_out             ; -0.481 ; -1.207        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -0.001 ; -0.001        ;
; clk_gen:U_CLK_GEN|clk_out             ; 0.362  ; 0.000         ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.385  ; 0.000         ;
+---------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -3.000 ; -36.000       ;
; clk_gen:U_CLK_GEN|clk_out             ; -1.000 ; -24.000       ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.000 ; -10.000       ;
+---------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50MHz'                                                                                                                                      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.118 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 5.052      ;
; -4.043 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.977      ;
; -4.039 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.973      ;
; -4.025 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.959      ;
; -4.016 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.950      ;
; -4.012 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.946      ;
; -4.008 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.942      ;
; -4.002 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.936      ;
; -3.933 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.867      ;
; -3.929 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.863      ;
; -3.927 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.861      ;
; -3.923 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.857      ;
; -3.923 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.857      ;
; -3.921 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.855      ;
; -3.916 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.850      ;
; -3.915 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.849      ;
; -3.909 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.843      ;
; -3.906 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.840      ;
; -3.902 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.836      ;
; -3.900 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.834      ;
; -3.896 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.830      ;
; -3.894 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.450     ; 4.439      ;
; -3.892 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.826      ;
; -3.886 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.820      ;
; -3.879 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.813      ;
; -3.847 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.781      ;
; -3.817 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.751      ;
; -3.813 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.747      ;
; -3.813 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.747      ;
; -3.811 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.745      ;
; -3.811 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.745      ;
; -3.807 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.741      ;
; -3.807 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.741      ;
; -3.806 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.740      ;
; -3.805 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.739      ;
; -3.800 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.734      ;
; -3.799 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.733      ;
; -3.797 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.731      ;
; -3.796 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.730      ;
; -3.795 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.729      ;
; -3.793 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.727      ;
; -3.790 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.724      ;
; -3.790 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.724      ;
; -3.786 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.720      ;
; -3.784 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.450     ; 4.329      ;
; -3.784 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.718      ;
; -3.784 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.718      ;
; -3.780 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.714      ;
; -3.778 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.450     ; 4.323      ;
; -3.776 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.710      ;
; -3.770 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.704      ;
; -3.770 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.704      ;
; -3.769 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.703      ;
; -3.763 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.697      ;
; -3.760 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.694      ;
; -3.750 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.313      ; 5.058      ;
; -3.737 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.671      ;
; -3.731 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.665      ;
; -3.729 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.663      ;
; -3.726 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.660      ;
; -3.714 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.648      ;
; -3.701 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.635      ;
; -3.697 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.631      ;
; -3.697 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.631      ;
; -3.695 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.629      ;
; -3.695 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.629      ;
; -3.691 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.625      ;
; -3.691 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.625      ;
; -3.690 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.624      ;
; -3.689 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.623      ;
; -3.687 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.621      ;
; -3.686 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.620      ;
; -3.685 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.619      ;
; -3.684 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.618      ;
; -3.684 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.618      ;
; -3.683 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.617      ;
; -3.683 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.617      ;
; -3.681 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.615      ;
; -3.681 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.615      ;
; -3.680 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.614      ;
; -3.680 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.614      ;
; -3.679 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.613      ;
; -3.677 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.611      ;
; -3.675 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.313      ; 4.983      ;
; -3.674 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.608      ;
; -3.674 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.608      ;
; -3.674 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.608      ;
; -3.671 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.313      ; 4.979      ;
; -3.670 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.604      ;
; -3.668 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.450     ; 4.213      ;
; -3.668 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.602      ;
; -3.668 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.602      ;
; -3.666 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.600      ;
; -3.664 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.598      ;
; -3.662 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.450     ; 4.207      ;
; -3.660 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.594      ;
; -3.660 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.594      ;
; -3.657 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.313      ; 4.965      ;
; -3.654 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.588      ;
; -3.654 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.588      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'                                                                                                                   ;
+--------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -1.172 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.105      ;
; -1.172 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.105      ;
; -1.172 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.105      ;
; -1.172 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.105      ;
; -1.172 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.105      ;
; -1.172 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.105      ;
; -1.172 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.105      ;
; -1.172 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.105      ;
; -1.172 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.105      ;
; -1.161 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.094      ;
; -1.161 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.094      ;
; -1.161 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.094      ;
; -1.161 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.094      ;
; -1.161 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.094      ;
; -1.161 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.094      ;
; -1.161 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.094      ;
; -1.161 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.094      ;
; -1.161 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.094      ;
; -1.087 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.077 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.010      ;
; -1.077 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.010      ;
; -1.077 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.010      ;
; -1.077 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.010      ;
; -1.077 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.010      ;
; -1.077 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.010      ;
; -1.077 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.010      ;
; -1.077 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.010      ;
; -1.077 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.010      ;
; -1.076 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.009      ;
; -1.076 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.009      ;
; -1.076 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.009      ;
; -1.076 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.009      ;
; -1.076 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.009      ;
; -1.076 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.009      ;
; -1.076 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.009      ;
; -1.076 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.009      ;
; -1.076 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 2.009      ;
; -0.953 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.886      ;
; -0.953 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.886      ;
; -0.953 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.886      ;
; -0.953 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.886      ;
; -0.953 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.886      ;
; -0.953 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.886      ;
; -0.953 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.886      ;
; -0.953 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.886      ;
; -0.953 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.886      ;
; -0.933 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.866      ;
; -0.933 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.866      ;
; -0.933 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.866      ;
; -0.933 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.866      ;
; -0.933 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.866      ;
; -0.933 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.866      ;
; -0.933 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.866      ;
; -0.933 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.866      ;
; -0.933 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.866      ;
; -0.834 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.767      ;
; -0.834 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.767      ;
; -0.802 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.735      ;
; -0.802 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.735      ;
; -0.802 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.735      ;
; -0.802 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.735      ;
; -0.802 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.735      ;
; -0.802 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.735      ;
; -0.802 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.735      ;
; -0.802 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.735      ;
; -0.802 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.735      ;
; -0.726 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.659      ;
; -0.715 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.648      ;
; -0.641 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.574      ;
; -0.532 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.465      ;
; -0.330 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.263      ;
; -0.329 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.262      ;
; -0.186 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.119      ;
; -0.087 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 1.020      ;
; -0.059 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.062     ; 0.992      ;
+--------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:U_CLK_GEN|clk_out'                                                                                                                    ;
+--------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.481 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.074     ; 1.402      ;
; -0.465 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 1.399      ;
; -0.261 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.265      ; 1.521      ;
; -0.255 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.265      ; 1.515      ;
; -0.255 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.265      ; 1.515      ;
; -0.181 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.265      ; 1.441      ;
; -0.144 ; counter:U_COUNTER|tmp[3]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.074     ; 1.065      ;
; -0.067 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 1.001      ;
; -0.066 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.074     ; 0.987      ;
; 0.079  ; gray2:U_GRAY|curr_state.STATE11 ; gray2:U_GRAY|curr_state.STATE12 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.855      ;
; 0.080  ; gray2:U_GRAY|curr_state.STATE12 ; gray2:U_GRAY|curr_state.STATE13 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.854      ;
; 0.080  ; gray2:U_GRAY|curr_state.STATE4  ; gray2:U_GRAY|curr_state.STATE5  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.854      ;
; 0.082  ; gray2:U_GRAY|curr_state.STATE1  ; gray2:U_GRAY|curr_state.STATE2  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.852      ;
; 0.082  ; gray2:U_GRAY|curr_state.STATE14 ; gray2:U_GRAY|curr_state.STATE15 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.852      ;
; 0.100  ; gray2:U_GRAY|curr_state.STATE13 ; gray2:U_GRAY|curr_state.STATE14 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.834      ;
; 0.203  ; quiz:U_QUIZ|curr_state.STATE3   ; quiz:U_QUIZ|curr_state.STATE0   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.731      ;
; 0.212  ; quiz:U_QUIZ|curr_state.STATE0   ; quiz:U_QUIZ|curr_state.STATE1   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.722      ;
; 0.224  ; gray2:U_GRAY|curr_state.STATE6  ; gray2:U_GRAY|curr_state.STATE7  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.710      ;
; 0.224  ; quiz:U_QUIZ|curr_state.STATE2   ; quiz:U_QUIZ|curr_state.STATE3   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.710      ;
; 0.226  ; gray2:U_GRAY|curr_state.STATE3  ; gray2:U_GRAY|curr_state.STATE4  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.708      ;
; 0.226  ; gray2:U_GRAY|curr_state.STATE0  ; gray2:U_GRAY|curr_state.STATE1  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.708      ;
; 0.227  ; gray2:U_GRAY|curr_state.STATE7  ; gray2:U_GRAY|curr_state.STATE8  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.707      ;
; 0.227  ; quiz:U_QUIZ|curr_state.STATE1   ; quiz:U_QUIZ|curr_state.STATE2   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.707      ;
; 0.234  ; gray2:U_GRAY|curr_state.STATE15 ; gray2:U_GRAY|curr_state.STATE0  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.700      ;
; 0.235  ; gray2:U_GRAY|curr_state.STATE9  ; gray2:U_GRAY|curr_state.STATE10 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.699      ;
; 0.237  ; gray2:U_GRAY|curr_state.STATE8  ; gray2:U_GRAY|curr_state.STATE9  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.697      ;
; 0.243  ; gray2:U_GRAY|curr_state.STATE2  ; gray2:U_GRAY|curr_state.STATE3  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.691      ;
; 0.246  ; gray2:U_GRAY|curr_state.STATE5  ; gray2:U_GRAY|curr_state.STATE6  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.688      ;
; 0.248  ; gray2:U_GRAY|curr_state.STATE10 ; gray2:U_GRAY|curr_state.STATE11 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.686      ;
; 0.275  ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[0]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.061     ; 0.659      ;
+--------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50MHz'                                                                                                                                                                ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.001 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk50MHz    ; 0.000        ; 2.403      ; 2.788      ;
; 0.359  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.577      ;
; 0.470  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.450      ; 1.077      ;
; 0.557  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.076      ; 0.790      ;
; 0.564  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk50MHz    ; -0.500       ; 2.403      ; 2.853      ;
; 0.568  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.450      ; 1.175      ;
; 0.570  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.793      ;
; 0.581  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.799      ;
; 0.582  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.800      ;
; 0.583  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.450      ; 1.190      ;
; 0.584  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.802      ;
; 0.584  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.802      ;
; 0.585  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.803      ;
; 0.680  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.450      ; 1.287      ;
; 0.697  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.450      ; 1.304      ;
; 0.710  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.928      ;
; 0.755  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 0.973      ;
; 0.792  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.450      ; 1.399      ;
; 0.809  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.450      ; 1.416      ;
; 0.844  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.065      ;
; 0.858  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.076      ;
; 0.858  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.076      ;
; 0.858  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.076      ;
; 0.859  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.082      ;
; 0.903  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.450      ; 1.510      ;
; 0.919  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.450      ; 1.526      ;
; 0.954  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.172      ;
; 0.954  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.172      ;
; 0.955  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:U_CLK_GEN|clk_out'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.362 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[0]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.580      ;
; 0.374 ; gray2:U_GRAY|curr_state.STATE10 ; gray2:U_GRAY|curr_state.STATE11 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; gray2:U_GRAY|curr_state.STATE5  ; gray2:U_GRAY|curr_state.STATE6  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.593      ;
; 0.377 ; gray2:U_GRAY|curr_state.STATE2  ; gray2:U_GRAY|curr_state.STATE3  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.595      ;
; 0.378 ; gray2:U_GRAY|curr_state.STATE15 ; gray2:U_GRAY|curr_state.STATE0  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.596      ;
; 0.380 ; gray2:U_GRAY|curr_state.STATE8  ; gray2:U_GRAY|curr_state.STATE9  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.598      ;
; 0.381 ; gray2:U_GRAY|curr_state.STATE9  ; gray2:U_GRAY|curr_state.STATE10 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.599      ;
; 0.385 ; gray2:U_GRAY|curr_state.STATE0  ; gray2:U_GRAY|curr_state.STATE1  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.603      ;
; 0.388 ; gray2:U_GRAY|curr_state.STATE7  ; gray2:U_GRAY|curr_state.STATE8  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.606      ;
; 0.388 ; quiz:U_QUIZ|curr_state.STATE1   ; quiz:U_QUIZ|curr_state.STATE2   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.606      ;
; 0.390 ; gray2:U_GRAY|curr_state.STATE6  ; gray2:U_GRAY|curr_state.STATE7  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.608      ;
; 0.393 ; quiz:U_QUIZ|curr_state.STATE0   ; quiz:U_QUIZ|curr_state.STATE1   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.611      ;
; 0.394 ; gray2:U_GRAY|curr_state.STATE3  ; gray2:U_GRAY|curr_state.STATE4  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.612      ;
; 0.396 ; quiz:U_QUIZ|curr_state.STATE2   ; quiz:U_QUIZ|curr_state.STATE3   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.614      ;
; 0.411 ; quiz:U_QUIZ|curr_state.STATE3   ; quiz:U_QUIZ|curr_state.STATE0   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.629      ;
; 0.509 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.400      ; 1.066      ;
; 0.518 ; gray2:U_GRAY|curr_state.STATE13 ; gray2:U_GRAY|curr_state.STATE14 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.736      ;
; 0.523 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.400      ; 1.080      ;
; 0.536 ; gray2:U_GRAY|curr_state.STATE14 ; gray2:U_GRAY|curr_state.STATE15 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.754      ;
; 0.537 ; gray2:U_GRAY|curr_state.STATE1  ; gray2:U_GRAY|curr_state.STATE2  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.755      ;
; 0.538 ; gray2:U_GRAY|curr_state.STATE12 ; gray2:U_GRAY|curr_state.STATE13 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.756      ;
; 0.538 ; gray2:U_GRAY|curr_state.STATE4  ; gray2:U_GRAY|curr_state.STATE5  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.756      ;
; 0.539 ; gray2:U_GRAY|curr_state.STATE11 ; gray2:U_GRAY|curr_state.STATE12 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.757      ;
; 0.561 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.074      ; 0.792      ;
; 0.576 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 0.794      ;
; 0.595 ; counter:U_COUNTER|tmp[3]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.074      ; 0.826      ;
; 0.619 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.400      ; 1.176      ;
; 0.633 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.400      ; 1.190      ;
; 0.850 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.074      ; 1.081      ;
; 0.860 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.061      ; 1.078      ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'                                                                                                                   ;
+-------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.385 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.604      ;
; 0.557 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.776      ;
; 0.561 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.782      ;
; 0.577 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.796      ;
; 0.633 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.852      ;
; 0.697 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 0.916      ;
; 0.802 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.021      ;
; 0.832 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.051      ;
; 0.835 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.054      ;
; 0.835 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.054      ;
; 0.847 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.070      ;
; 0.852 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.071      ;
; 0.923 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.142      ;
; 0.926 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.145      ;
; 0.942 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.161      ;
; 0.944 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.163      ;
; 0.945 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.164      ;
; 0.945 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.164      ;
; 0.947 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.166      ;
; 0.947 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.166      ;
; 0.959 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.178      ;
; 0.961 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.180      ;
; 0.961 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.180      ;
; 0.962 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.181      ;
; 0.963 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.182      ;
; 0.964 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.183      ;
; 1.057 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.276      ;
; 1.057 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.276      ;
; 1.059 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.278      ;
; 1.059 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.278      ;
; 1.071 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.290      ;
; 1.073 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.292      ;
; 1.073 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.292      ;
; 1.075 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.294      ;
; 1.093 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.312      ;
; 1.169 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.388      ;
; 1.171 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.390      ;
; 1.183 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.402      ;
; 1.185 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.404      ;
; 1.212 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.431      ;
; 1.294 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.513      ;
; 1.294 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.513      ;
; 1.294 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.513      ;
; 1.294 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.513      ;
; 1.294 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.513      ;
; 1.294 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.513      ;
; 1.294 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.513      ;
; 1.294 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.513      ;
; 1.298 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.517      ;
; 1.301 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.520      ;
; 1.362 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.581      ;
; 1.362 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.581      ;
; 1.362 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.581      ;
; 1.362 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.581      ;
; 1.362 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.581      ;
; 1.362 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.581      ;
; 1.467 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.686      ;
; 1.467 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.686      ;
; 1.467 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.686      ;
; 1.467 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.686      ;
; 1.467 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.686      ;
; 1.467 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.686      ;
; 1.467 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.686      ;
; 1.469 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.688      ;
; 1.469 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.688      ;
; 1.588 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.807      ;
; 1.588 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.807      ;
; 1.588 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.807      ;
; 1.588 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.807      ;
; 1.588 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.807      ;
; 1.591 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.810      ;
; 1.591 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.810      ;
; 1.591 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.810      ;
; 1.591 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.810      ;
; 1.624 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.843      ;
; 1.710 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.929      ;
; 1.710 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.929      ;
; 1.710 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.062      ; 1.929      ;
+-------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'                                                                            ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[30]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[0]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[10]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[11]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[12]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[13]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[14]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[15]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[16]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[17]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[18]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[19]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[1]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[20]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[21]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[22]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[23]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[24]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[25]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[26]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[27]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[28]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[29]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[2]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[31]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[3]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[4]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[5]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[6]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[7]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[8]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[9]|clk              ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE10    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE11    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE12    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE13    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE14    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE15    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE9     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE3      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[2]           ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[3]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[0]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[1]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE0     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE1     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE10    ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE11    ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE12    ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE13    ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE14    ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE15    ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE2     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE3     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE4     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE5     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE6     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE7     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE8     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE9     ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE0      ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE1      ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE2      ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE3      ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE0      ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE1      ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE2      ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE3      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[0]           ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[1]           ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE0     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE1     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE10    ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE11    ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE12    ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE13    ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE14    ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE15    ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE2     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE3     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE4     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE5     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE6     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE7     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE8     ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE9     ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[2]           ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[3]           ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[2]|clk               ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[3]|clk               ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[0]|clk               ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[1]|clk               ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE0|clk       ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE10|clk      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE11|clk      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE12|clk      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE13|clk      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE14|clk      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE15|clk      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE1|clk       ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE2|clk       ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE3|clk       ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE4|clk       ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE5|clk       ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE6|clk       ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE7|clk       ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE8|clk       ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE9|clk       ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE0|clk       ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE1|clk       ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE2|clk       ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE3|clk       ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out~clkctrl|inclk[0] ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out|q                ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|clk_out              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[8]               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|clk_out              ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[0]               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[1]               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[2]               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[3]               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[4]               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[5]               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[6]               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[7]               ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[8]               ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|clk_out              ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[0]               ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[1]               ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[2]               ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[3]               ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[4]               ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[5]               ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[6]               ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[7]               ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[8]               ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|clk_out|clk                  ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[0]|clk                   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[1]|clk                   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[2]|clk                   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[3]|clk                   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[4]|clk                   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[5]|clk                   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[6]|clk                   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[7]|clk                   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[8]|clk                   ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|inclk[0] ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp|q                ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|inclk[0] ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|outclk   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|clk_out|clk                  ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[0]|clk                   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[1]|clk                   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[2]|clk                   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[3]|clk                   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[4]|clk                   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[5]|clk                   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[6]|clk                   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[7]|clk                   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[8]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; rst        ; clk50MHz                              ; 2.581 ; 3.027 ; Rise       ; clk50MHz                              ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 2.451 ; 2.900 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 2.451 ; 2.900 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; rst        ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.967 ; 2.376 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_out             ; 2.797 ; 3.225 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[0] ; clk_gen:U_CLK_GEN|clk_out             ; 2.797 ; 3.225 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[1] ; clk_gen:U_CLK_GEN|clk_out             ; 2.579 ; 3.072 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
; switch[*]  ; clk_gen:U_CLK_GEN|clk_out             ; 2.275 ; 2.700 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[6] ; clk_gen:U_CLK_GEN|clk_out             ; 2.275 ; 2.700 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[7] ; clk_gen:U_CLK_GEN|clk_out             ; 2.120 ; 2.555 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[8] ; clk_gen:U_CLK_GEN|clk_out             ; 1.847 ; 2.282 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[9] ; clk_gen:U_CLK_GEN|clk_out             ; 1.933 ; 2.367 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; rst        ; clk50MHz                              ; -1.719 ; -2.148 ; Rise       ; clk50MHz                              ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.312 ; -1.729 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.312 ; -1.729 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; rst        ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.655 ; -2.054 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_out             ; -1.394 ; -1.823 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[0] ; clk_gen:U_CLK_GEN|clk_out             ; -1.982 ; -2.449 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[1] ; clk_gen:U_CLK_GEN|clk_out             ; -1.394 ; -1.823 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
; switch[*]  ; clk_gen:U_CLK_GEN|clk_out             ; -1.447 ; -1.871 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[6] ; clk_gen:U_CLK_GEN|clk_out             ; -1.872 ; -2.276 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[7] ; clk_gen:U_CLK_GEN|clk_out             ; -1.735 ; -2.158 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[8] ; clk_gen:U_CLK_GEN|clk_out             ; -1.447 ; -1.871 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[9] ; clk_gen:U_CLK_GEN|clk_out             ; -1.532 ; -1.954 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|clk_out ; 5.718 ; 5.758 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|clk_out ; 5.718 ; 5.758 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|clk_out ; 5.374 ; 5.391 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|clk_out ; 5.635 ; 5.626 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|clk_out ; 5.506 ; 5.384 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|clk_out ; 4.898 ; 4.873 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|clk_out ; 5.109 ; 5.080 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|clk_out ; 6.605 ; 6.582 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|clk_out ; 6.532 ; 6.582 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|clk_out ; 6.576 ; 6.495 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|clk_out ; 6.605 ; 6.516 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|clk_out ; 6.559 ; 6.481 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|clk_out ; 6.601 ; 6.514 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|clk_out ; 6.526 ; 6.500 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|clk_out ; 6.597 ; 6.530 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|clk_out ; 7.755 ; 7.703 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|clk_out ; 7.755 ; 7.635 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|clk_out ; 7.534 ; 7.436 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|clk_out ; 7.538 ; 7.426 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|clk_out ; 7.448 ; 7.508 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|clk_out ; 7.462 ; 7.497 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|clk_out ; 7.656 ; 7.703 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|clk_out ; 7.516 ; 7.426 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|clk_out ; 4.775 ; 4.749 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|clk_out ; 5.221 ; 5.377 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|clk_out ; 5.229 ; 5.248 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|clk_out ; 5.052 ; 5.038 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|clk_out ; 5.051 ; 5.042 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|clk_out ; 4.775 ; 4.749 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|clk_out ; 4.978 ; 4.948 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|clk_out ; 5.957 ; 5.916 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|clk_out ; 5.981 ; 5.993 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|clk_out ; 5.975 ; 5.955 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|clk_out ; 6.008 ; 5.953 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|clk_out ; 5.957 ; 5.916 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|clk_out ; 5.999 ; 5.944 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|clk_out ; 5.974 ; 5.938 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|clk_out ; 6.008 ; 5.963 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|clk_out ; 5.966 ; 5.895 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|clk_out ; 6.191 ; 6.102 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|clk_out ; 5.979 ; 5.905 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|clk_out ; 5.966 ; 5.895 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|clk_out ; 5.990 ; 6.072 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|clk_out ; 6.037 ; 6.091 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|clk_out ; 6.047 ; 6.139 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|clk_out ; 6.067 ; 5.982 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                     ;
+------------+-----------------+---------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                           ;
+------------+-----------------+---------------------------------------+------------------------------------------------+
; 221.73 MHz ; 221.73 MHz      ; clk50MHz                              ;                                                ;
; 510.73 MHz ; 500.0 MHz       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; limit due to minimum period restriction (tmin) ;
; 756.43 MHz ; 500.0 MHz       ; clk_gen:U_CLK_GEN|clk_out             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -3.510 ; -85.328       ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -0.958 ; -9.162        ;
; clk_gen:U_CLK_GEN|clk_out             ; -0.322 ; -0.749        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -0.007 ; -0.007        ;
; clk_gen:U_CLK_GEN|clk_out             ; 0.320  ; 0.000         ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.340  ; 0.000         ;
+---------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary               ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -3.000 ; -36.000       ;
; clk_gen:U_CLK_GEN|clk_out             ; -1.000 ; -24.000       ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.000 ; -10.000       ;
+---------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50MHz'                                                                                                                                       ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.510 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.451      ;
; -3.462 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.403      ;
; -3.447 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.388      ;
; -3.437 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.378      ;
; -3.428 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.369      ;
; -3.425 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.366      ;
; -3.410 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.351      ;
; -3.401 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.342      ;
; -3.380 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.321      ;
; -3.365 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.306      ;
; -3.362 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.303      ;
; -3.355 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.296      ;
; -3.347 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.288      ;
; -3.345 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.286      ;
; -3.343 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.284      ;
; -3.341 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.282      ;
; -3.337 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.278      ;
; -3.328 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.269      ;
; -3.325 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.266      ;
; -3.319 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.260      ;
; -3.318 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.259      ;
; -3.315 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.409     ; 3.901      ;
; -3.310 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.251      ;
; -3.307 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.248      ;
; -3.301 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.242      ;
; -3.284 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.225      ;
; -3.280 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.221      ;
; -3.265 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.206      ;
; -3.263 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.204      ;
; -3.262 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.203      ;
; -3.259 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.200      ;
; -3.255 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.196      ;
; -3.247 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.188      ;
; -3.245 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.186      ;
; -3.243 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.184      ;
; -3.241 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.182      ;
; -3.237 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.178      ;
; -3.236 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.177      ;
; -3.233 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.409     ; 3.819      ;
; -3.232 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.173      ;
; -3.229 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.170      ;
; -3.228 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.169      ;
; -3.225 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.166      ;
; -3.225 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.166      ;
; -3.225 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.166      ;
; -3.223 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.164      ;
; -3.220 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.161      ;
; -3.219 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.160      ;
; -3.218 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.159      ;
; -3.215 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.409     ; 3.801      ;
; -3.210 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.151      ;
; -3.207 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.148      ;
; -3.202 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.143      ;
; -3.201 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.142      ;
; -3.200 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.141      ;
; -3.187 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.287      ; 4.469      ;
; -3.185 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.126      ;
; -3.184 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.125      ;
; -3.180 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.121      ;
; -3.165 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.106      ;
; -3.165 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.106      ;
; -3.163 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.104      ;
; -3.162 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.103      ;
; -3.159 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.100      ;
; -3.155 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.096      ;
; -3.150 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.091      ;
; -3.148 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.089      ;
; -3.147 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.088      ;
; -3.147 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.088      ;
; -3.145 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.086      ;
; -3.143 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.084      ;
; -3.143 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.084      ;
; -3.142 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.083      ;
; -3.141 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.082      ;
; -3.141 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.082      ;
; -3.139 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.287      ; 4.421      ;
; -3.138 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.079      ;
; -3.137 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.078      ;
; -3.136 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.077      ;
; -3.135 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.076      ;
; -3.133 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.409     ; 3.719      ;
; -3.132 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.073      ;
; -3.129 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.070      ;
; -3.128 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.069      ;
; -3.125 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.066      ;
; -3.125 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.066      ;
; -3.125 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.066      ;
; -3.125 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.066      ;
; -3.124 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.065      ;
; -3.124 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.287      ; 4.406      ;
; -3.123 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.064      ;
; -3.120 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.061      ;
; -3.120 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.061      ;
; -3.119 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.060      ;
; -3.118 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.059      ;
; -3.118 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.059      ;
; -3.115 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.409     ; 3.701      ;
; -3.114 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.287      ; 4.396      ;
; -3.110 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.051      ;
; -3.107 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.048      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'                                                                                                                    ;
+--------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.958 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.898      ;
; -0.958 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.898      ;
; -0.949 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.889      ;
; -0.949 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.889      ;
; -0.949 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.889      ;
; -0.949 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.889      ;
; -0.949 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.889      ;
; -0.949 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.889      ;
; -0.949 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.889      ;
; -0.949 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.889      ;
; -0.949 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.889      ;
; -0.888 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.828      ;
; -0.888 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.828      ;
; -0.888 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.828      ;
; -0.888 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.828      ;
; -0.888 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.828      ;
; -0.888 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.828      ;
; -0.888 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.828      ;
; -0.888 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.828      ;
; -0.888 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.828      ;
; -0.874 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.814      ;
; -0.874 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.814      ;
; -0.874 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.814      ;
; -0.874 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.814      ;
; -0.874 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.814      ;
; -0.874 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.814      ;
; -0.874 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.814      ;
; -0.874 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.814      ;
; -0.874 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.814      ;
; -0.873 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.813      ;
; -0.873 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.813      ;
; -0.873 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.813      ;
; -0.873 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.813      ;
; -0.873 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.813      ;
; -0.873 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.813      ;
; -0.873 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.813      ;
; -0.873 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.813      ;
; -0.873 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.813      ;
; -0.765 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.705      ;
; -0.765 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.705      ;
; -0.765 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.705      ;
; -0.765 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.705      ;
; -0.765 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.705      ;
; -0.765 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.705      ;
; -0.765 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.705      ;
; -0.765 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.705      ;
; -0.765 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.705      ;
; -0.753 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.693      ;
; -0.753 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.693      ;
; -0.753 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.693      ;
; -0.753 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.693      ;
; -0.753 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.693      ;
; -0.753 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.693      ;
; -0.753 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.693      ;
; -0.753 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.693      ;
; -0.753 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.693      ;
; -0.660 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.600      ;
; -0.622 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.562      ;
; -0.622 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.562      ;
; -0.622 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.562      ;
; -0.622 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.562      ;
; -0.622 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.562      ;
; -0.622 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.562      ;
; -0.622 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.562      ;
; -0.622 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.562      ;
; -0.622 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.562      ;
; -0.540 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.480      ;
; -0.531 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.471      ;
; -0.470 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.410      ;
; -0.387 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.327      ;
; -0.188 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.128      ;
; -0.187 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.127      ;
; -0.067 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 1.007      ;
; 0.026  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 0.914      ;
; 0.059  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.055     ; 0.881      ;
+--------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_out'                                                                                                                     ;
+--------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.322 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.067     ; 1.250      ;
; -0.306 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.055     ; 1.246      ;
; -0.121 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.235      ; 1.351      ;
; -0.116 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.235      ; 1.346      ;
; -0.103 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.235      ; 1.333      ;
; -0.055 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.235      ; 1.285      ;
; -0.011 ; counter:U_COUNTER|tmp[3]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.067     ; 0.939      ;
; 0.046  ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.055     ; 0.894      ;
; 0.052  ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.067     ; 0.876      ;
; 0.172  ; gray2:U_GRAY|curr_state.STATE11 ; gray2:U_GRAY|curr_state.STATE12 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.769      ;
; 0.174  ; gray2:U_GRAY|curr_state.STATE12 ; gray2:U_GRAY|curr_state.STATE13 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.767      ;
; 0.174  ; gray2:U_GRAY|curr_state.STATE4  ; gray2:U_GRAY|curr_state.STATE5  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.767      ;
; 0.175  ; gray2:U_GRAY|curr_state.STATE1  ; gray2:U_GRAY|curr_state.STATE2  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.766      ;
; 0.176  ; gray2:U_GRAY|curr_state.STATE14 ; gray2:U_GRAY|curr_state.STATE15 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.765      ;
; 0.192  ; gray2:U_GRAY|curr_state.STATE13 ; gray2:U_GRAY|curr_state.STATE14 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.749      ;
; 0.283  ; quiz:U_QUIZ|curr_state.STATE3   ; quiz:U_QUIZ|curr_state.STATE0   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.055     ; 0.657      ;
; 0.291  ; quiz:U_QUIZ|curr_state.STATE0   ; quiz:U_QUIZ|curr_state.STATE1   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.055     ; 0.649      ;
; 0.305  ; gray2:U_GRAY|curr_state.STATE0  ; gray2:U_GRAY|curr_state.STATE1  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.636      ;
; 0.310  ; quiz:U_QUIZ|curr_state.STATE2   ; quiz:U_QUIZ|curr_state.STATE3   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.055     ; 0.630      ;
; 0.312  ; gray2:U_GRAY|curr_state.STATE6  ; gray2:U_GRAY|curr_state.STATE7  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.629      ;
; 0.313  ; gray2:U_GRAY|curr_state.STATE15 ; gray2:U_GRAY|curr_state.STATE0  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.628      ;
; 0.313  ; gray2:U_GRAY|curr_state.STATE7  ; gray2:U_GRAY|curr_state.STATE8  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.628      ;
; 0.314  ; gray2:U_GRAY|curr_state.STATE3  ; gray2:U_GRAY|curr_state.STATE4  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.627      ;
; 0.314  ; quiz:U_QUIZ|curr_state.STATE1   ; quiz:U_QUIZ|curr_state.STATE2   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.055     ; 0.626      ;
; 0.320  ; gray2:U_GRAY|curr_state.STATE9  ; gray2:U_GRAY|curr_state.STATE10 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.621      ;
; 0.323  ; gray2:U_GRAY|curr_state.STATE8  ; gray2:U_GRAY|curr_state.STATE9  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.618      ;
; 0.328  ; gray2:U_GRAY|curr_state.STATE2  ; gray2:U_GRAY|curr_state.STATE3  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.613      ;
; 0.331  ; gray2:U_GRAY|curr_state.STATE5  ; gray2:U_GRAY|curr_state.STATE6  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.610      ;
; 0.334  ; gray2:U_GRAY|curr_state.STATE10 ; gray2:U_GRAY|curr_state.STATE11 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.054     ; 0.607      ;
; 0.357  ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[0]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.055     ; 0.583      ;
+--------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50MHz'                                                                                                                                                                 ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.007 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk50MHz    ; 0.000        ; 2.214      ; 2.561      ;
; 0.313  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.511      ;
; 0.407  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.409      ; 0.960      ;
; 0.494  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.409      ; 1.047      ;
; 0.501  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.068      ; 0.713      ;
; 0.504  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.409      ; 1.057      ;
; 0.512  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk50MHz    ; -0.500       ; 2.214      ; 2.581      ;
; 0.513  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.716      ;
; 0.518  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.716      ;
; 0.525  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.723      ;
; 0.525  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.723      ;
; 0.527  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.725      ;
; 0.527  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.725      ;
; 0.528  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.726      ;
; 0.591  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.409      ; 1.144      ;
; 0.604  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.409      ; 1.157      ;
; 0.648  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.846      ;
; 0.687  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.409      ; 1.240      ;
; 0.691  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.889      ;
; 0.700  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.409      ; 1.253      ;
; 0.756  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.954      ;
; 0.757  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.961      ;
; 0.764  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.962      ;
; 0.764  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.962      ;
; 0.766  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.964      ;
; 0.767  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.965      ;
; 0.767  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.965      ;
; 0.768  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.966      ;
; 0.768  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.966      ;
; 0.768  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.966      ;
; 0.769  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.967      ;
; 0.770  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.968      ;
; 0.770  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.968      ;
; 0.771  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.969      ;
; 0.771  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.969      ;
; 0.773  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.971      ;
; 0.774  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.972      ;
; 0.774  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 0.972      ;
; 0.779  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.409      ; 1.332      ;
; 0.792  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.409      ; 1.345      ;
; 0.845  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.043      ;
; 0.846  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.044      ;
; 0.847  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.045      ;
; 0.847  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.045      ;
; 0.847  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.045      ;
; 0.848  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.046      ;
; 0.849  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.047      ;
; 0.849  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.047      ;
; 0.850  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.048      ;
; 0.850  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.048      ;
; 0.852  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.050      ;
; 0.853  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.051      ;
; 0.854  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.052      ;
; 0.854  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.052      ;
; 0.854  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.054      ; 1.052      ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_out'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.320 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[0]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.055      ; 0.519      ;
; 0.337 ; gray2:U_GRAY|curr_state.STATE15 ; gray2:U_GRAY|curr_state.STATE0  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.535      ;
; 0.339 ; gray2:U_GRAY|curr_state.STATE10 ; gray2:U_GRAY|curr_state.STATE11 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.537      ;
; 0.341 ; gray2:U_GRAY|curr_state.STATE5  ; gray2:U_GRAY|curr_state.STATE6  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.539      ;
; 0.343 ; gray2:U_GRAY|curr_state.STATE2  ; gray2:U_GRAY|curr_state.STATE3  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.541      ;
; 0.344 ; gray2:U_GRAY|curr_state.STATE0  ; gray2:U_GRAY|curr_state.STATE1  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.542      ;
; 0.344 ; gray2:U_GRAY|curr_state.STATE8  ; gray2:U_GRAY|curr_state.STATE9  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.542      ;
; 0.347 ; gray2:U_GRAY|curr_state.STATE9  ; gray2:U_GRAY|curr_state.STATE10 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.545      ;
; 0.349 ; quiz:U_QUIZ|curr_state.STATE0   ; quiz:U_QUIZ|curr_state.STATE1   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.055      ; 0.548      ;
; 0.350 ; quiz:U_QUIZ|curr_state.STATE1   ; quiz:U_QUIZ|curr_state.STATE2   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.055      ; 0.549      ;
; 0.353 ; gray2:U_GRAY|curr_state.STATE7  ; gray2:U_GRAY|curr_state.STATE8  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.551      ;
; 0.353 ; gray2:U_GRAY|curr_state.STATE6  ; gray2:U_GRAY|curr_state.STATE7  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.551      ;
; 0.357 ; gray2:U_GRAY|curr_state.STATE3  ; gray2:U_GRAY|curr_state.STATE4  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.555      ;
; 0.358 ; quiz:U_QUIZ|curr_state.STATE2   ; quiz:U_QUIZ|curr_state.STATE3   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.055      ; 0.557      ;
; 0.366 ; quiz:U_QUIZ|curr_state.STATE3   ; quiz:U_QUIZ|curr_state.STATE0   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.055      ; 0.565      ;
; 0.458 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.357      ; 0.959      ;
; 0.467 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.357      ; 0.968      ;
; 0.468 ; gray2:U_GRAY|curr_state.STATE13 ; gray2:U_GRAY|curr_state.STATE14 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.666      ;
; 0.484 ; gray2:U_GRAY|curr_state.STATE1  ; gray2:U_GRAY|curr_state.STATE2  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.682      ;
; 0.484 ; gray2:U_GRAY|curr_state.STATE14 ; gray2:U_GRAY|curr_state.STATE15 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.682      ;
; 0.485 ; gray2:U_GRAY|curr_state.STATE12 ; gray2:U_GRAY|curr_state.STATE13 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.683      ;
; 0.485 ; gray2:U_GRAY|curr_state.STATE4  ; gray2:U_GRAY|curr_state.STATE5  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.683      ;
; 0.486 ; gray2:U_GRAY|curr_state.STATE11 ; gray2:U_GRAY|curr_state.STATE12 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.054      ; 0.684      ;
; 0.503 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.067      ; 0.714      ;
; 0.517 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.055      ; 0.716      ;
; 0.527 ; counter:U_COUNTER|tmp[3]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.067      ; 0.738      ;
; 0.547 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.357      ; 1.048      ;
; 0.556 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.357      ; 1.057      ;
; 0.754 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.067      ; 0.965      ;
; 0.762 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.055      ; 0.961      ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'                                                                                                                    ;
+-------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.340 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.539      ;
; 0.500 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.700      ;
; 0.503 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.702      ;
; 0.505 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.705      ;
; 0.517 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.716      ;
; 0.569 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.768      ;
; 0.625 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.824      ;
; 0.719 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.918      ;
; 0.744 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.943      ;
; 0.745 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.944      ;
; 0.748 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.947      ;
; 0.751 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.950      ;
; 0.754 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.954      ;
; 0.758 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.957      ;
; 0.761 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 0.961      ;
; 0.828 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.027      ;
; 0.830 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.029      ;
; 0.834 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.033      ;
; 0.837 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.036      ;
; 0.837 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.036      ;
; 0.841 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.040      ;
; 0.844 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.043      ;
; 0.847 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.046      ;
; 0.850 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.049      ;
; 0.851 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.050      ;
; 0.854 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.053      ;
; 0.857 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.056      ;
; 0.858 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.057      ;
; 0.933 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.132      ;
; 0.933 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.132      ;
; 0.940 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.139      ;
; 0.940 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.139      ;
; 0.943 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.142      ;
; 0.947 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.146      ;
; 0.950 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.149      ;
; 0.954 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.153      ;
; 0.978 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.177      ;
; 1.029 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.228      ;
; 1.036 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.235      ;
; 1.039 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.238      ;
; 1.046 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.245      ;
; 1.101 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.300      ;
; 1.167 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.366      ;
; 1.167 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.366      ;
; 1.167 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.366      ;
; 1.167 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.366      ;
; 1.167 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.366      ;
; 1.167 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.366      ;
; 1.167 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.366      ;
; 1.167 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.366      ;
; 1.179 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.378      ;
; 1.182 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.381      ;
; 1.225 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.424      ;
; 1.225 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.424      ;
; 1.225 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.424      ;
; 1.225 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.424      ;
; 1.225 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.424      ;
; 1.225 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.424      ;
; 1.319 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.518      ;
; 1.319 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.518      ;
; 1.319 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.518      ;
; 1.319 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.518      ;
; 1.319 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.518      ;
; 1.319 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.518      ;
; 1.319 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.518      ;
; 1.328 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.527      ;
; 1.328 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.527      ;
; 1.428 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.627      ;
; 1.428 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.627      ;
; 1.428 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.627      ;
; 1.428 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.627      ;
; 1.428 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.627      ;
; 1.430 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.629      ;
; 1.430 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.629      ;
; 1.430 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.629      ;
; 1.430 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.629      ;
; 1.461 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.660      ;
; 1.539 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.738      ;
; 1.539 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.738      ;
; 1.539 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.055      ; 1.738      ;
+-------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                                             ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[0]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[10]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[11]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[12]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[13]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[14]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[15]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[16]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[17]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[18]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[19]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[1]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[20]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[21]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[22]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[23]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[24]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[25]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[26]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[27]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[28]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[29]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[2]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[31]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[3]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[4]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[5]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[6]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[7]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[8]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[9]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|tmp|clk                     ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_out'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE10    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE11    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE12    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE13    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE14    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE15    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE9     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE3      ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE0     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE1     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE10    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE11    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE12    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE13    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE14    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE15    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE2     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE3     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE4     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE5     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE6     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE7     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE8     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE9     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[0]           ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[1]           ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE0      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE1      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE2      ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE3      ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[2]           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[3]           ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[2]           ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[3]           ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE0     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE1     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE10    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE11    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE12    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE13    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE14    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE15    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE2     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE3     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE4     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE5     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE6     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE7     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE8     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE9     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE0      ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE1      ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE2      ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE3      ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[0]           ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[1]           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE0|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE10|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE11|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE12|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE13|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE14|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE15|clk      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE1|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE2|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE3|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE4|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE5|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE6|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE7|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE8|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE9|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[0]|clk               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[1]|clk               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE0|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE1|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE2|clk       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE3|clk       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[2]|clk               ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[3]|clk               ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out|q                ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|clk_out              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[8]               ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|clk_out              ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[0]               ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[1]               ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[2]               ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[3]               ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[4]               ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[5]               ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[6]               ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[7]               ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[8]               ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|clk_out              ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[0]               ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[1]               ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[2]               ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[3]               ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[4]               ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[5]               ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[6]               ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[7]               ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[8]               ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|clk_out|clk                  ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[0]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[1]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[2]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[3]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[4]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[5]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[6]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[7]|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[8]|clk                   ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|outclk   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|clk_out|clk                  ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[0]|clk                   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[1]|clk                   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[2]|clk                   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[3]|clk                   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[4]|clk                   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[5]|clk                   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[6]|clk                   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[7]|clk                   ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[8]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; rst        ; clk50MHz                              ; 2.240 ; 2.596 ; Rise       ; clk50MHz                              ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 2.184 ; 2.560 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 2.184 ; 2.560 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; rst        ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.740 ; 2.067 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_out             ; 2.514 ; 2.861 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[0] ; clk_gen:U_CLK_GEN|clk_out             ; 2.514 ; 2.861 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[1] ; clk_gen:U_CLK_GEN|clk_out             ; 2.306 ; 2.721 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
; switch[*]  ; clk_gen:U_CLK_GEN|clk_out             ; 2.037 ; 2.381 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[6] ; clk_gen:U_CLK_GEN|clk_out             ; 2.037 ; 2.381 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[7] ; clk_gen:U_CLK_GEN|clk_out             ; 1.897 ; 2.244 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[8] ; clk_gen:U_CLK_GEN|clk_out             ; 1.656 ; 2.009 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[9] ; clk_gen:U_CLK_GEN|clk_out             ; 1.734 ; 2.096 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; rst        ; clk50MHz                              ; -1.476 ; -1.830 ; Rise       ; clk50MHz                              ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.151 ; -1.507 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.151 ; -1.507 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; rst        ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.464 ; -1.783 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_out             ; -1.249 ; -1.616 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[0] ; clk_gen:U_CLK_GEN|clk_out             ; -1.785 ; -2.165 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[1] ; clk_gen:U_CLK_GEN|clk_out             ; -1.249 ; -1.616 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
; switch[*]  ; clk_gen:U_CLK_GEN|clk_out             ; -1.302 ; -1.645 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[6] ; clk_gen:U_CLK_GEN|clk_out             ; -1.680 ; -2.009 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[7] ; clk_gen:U_CLK_GEN|clk_out             ; -1.557 ; -1.895 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[8] ; clk_gen:U_CLK_GEN|clk_out             ; -1.302 ; -1.645 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[9] ; clk_gen:U_CLK_GEN|clk_out             ; -1.379 ; -1.730 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|clk_out ; 5.328 ; 5.382 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|clk_out ; 5.328 ; 5.382 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|clk_out ; 5.001 ; 5.068 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|clk_out ; 5.296 ; 5.231 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|clk_out ; 5.154 ; 5.037 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|clk_out ; 4.607 ; 4.561 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|clk_out ; 4.812 ; 4.744 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|clk_out ; 6.147 ; 6.129 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|clk_out ; 6.045 ; 6.129 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|clk_out ; 6.127 ; 6.022 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|clk_out ; 6.147 ; 6.037 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|clk_out ; 6.108 ; 6.015 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|clk_out ; 6.143 ; 6.013 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|clk_out ; 6.110 ; 6.028 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|clk_out ; 6.135 ; 6.048 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|clk_out ; 7.161 ; 7.108 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|clk_out ; 7.161 ; 7.045 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|clk_out ; 6.956 ; 6.875 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|clk_out ; 6.956 ; 6.880 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|clk_out ; 6.874 ; 6.956 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|clk_out ; 6.876 ; 6.945 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|clk_out ; 7.035 ; 7.108 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|clk_out ; 6.967 ; 6.858 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|clk_out ; 4.497 ; 4.450 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|clk_out ; 4.884 ; 5.047 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|clk_out ; 4.873 ; 4.939 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|clk_out ; 4.750 ; 4.708 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|clk_out ; 4.749 ; 4.713 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|clk_out ; 4.497 ; 4.450 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|clk_out ; 4.694 ; 4.627 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|clk_out ; 5.565 ; 5.521 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|clk_out ; 5.565 ; 5.618 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|clk_out ; 5.601 ; 5.563 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|clk_out ; 5.626 ; 5.563 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|clk_out ; 5.582 ; 5.525 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|clk_out ; 5.627 ; 5.521 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|clk_out ; 5.609 ; 5.543 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|clk_out ; 5.623 ; 5.558 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|clk_out ; 5.580 ; 5.482 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|clk_out ; 5.775 ; 5.660 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|clk_out ; 5.580 ; 5.499 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|clk_out ; 5.597 ; 5.482 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|clk_out ; 5.583 ; 5.682 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|clk_out ; 5.606 ; 5.701 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|clk_out ; 5.611 ; 5.726 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|clk_out ; 5.678 ; 5.575 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -1.911 ; -43.180       ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -0.192 ; -1.728        ;
; clk_gen:U_CLK_GEN|clk_out             ; 0.186  ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -0.079 ; -0.079        ;
; clk_gen:U_CLK_GEN|clk_out             ; 0.193  ; 0.000         ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.200  ; 0.000         ;
+---------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary               ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk50MHz                              ; -3.000 ; -37.858       ;
; clk_gen:U_CLK_GEN|clk_out             ; -1.000 ; -24.000       ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.000 ; -10.000       ;
+---------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50MHz'                                                                                                                                       ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.911 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.862      ;
; -1.859 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.810      ;
; -1.843 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.794      ;
; -1.842 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.793      ;
; -1.839 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.790      ;
; -1.834 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.785      ;
; -1.833 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.785      ;
; -1.825 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.777      ;
; -1.802 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.753      ;
; -1.791 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.243     ; 2.535      ;
; -1.791 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.742      ;
; -1.787 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.738      ;
; -1.782 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.733      ;
; -1.775 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.726      ;
; -1.774 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.725      ;
; -1.774 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.725      ;
; -1.771 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.722      ;
; -1.770 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.721      ;
; -1.766 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.717      ;
; -1.765 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.717      ;
; -1.762 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.713      ;
; -1.761 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.713      ;
; -1.757 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.708      ;
; -1.757 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.709      ;
; -1.753 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.705      ;
; -1.737 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.688      ;
; -1.735 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.687      ;
; -1.734 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.686      ;
; -1.734 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.685      ;
; -1.733 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.685      ;
; -1.730 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.681      ;
; -1.723 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.243     ; 2.467      ;
; -1.723 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.674      ;
; -1.719 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.243     ; 2.463      ;
; -1.719 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.670      ;
; -1.718 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.669      ;
; -1.716 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.668      ;
; -1.714 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.665      ;
; -1.710 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.661      ;
; -1.708 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.163      ; 2.858      ;
; -1.707 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.658      ;
; -1.706 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.657      ;
; -1.706 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.657      ;
; -1.705 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.657      ;
; -1.703 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.654      ;
; -1.702 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.653      ;
; -1.702 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.653      ;
; -1.698 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.649      ;
; -1.697 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.649      ;
; -1.695 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.646      ;
; -1.694 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.645      ;
; -1.693 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.645      ;
; -1.692 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.644      ;
; -1.689 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.640      ;
; -1.689 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.641      ;
; -1.686 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.637      ;
; -1.685 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.636      ;
; -1.685 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.637      ;
; -1.675 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.627      ;
; -1.669 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.620      ;
; -1.667 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.619      ;
; -1.666 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.618      ;
; -1.666 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.617      ;
; -1.665 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.616      ;
; -1.665 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.617      ;
; -1.663 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.615      ;
; -1.662 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.614      ;
; -1.662 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.613      ;
; -1.661 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.613      ;
; -1.659 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.611      ;
; -1.658 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.610      ;
; -1.656 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.163      ; 2.806      ;
; -1.655 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.243     ; 2.399      ;
; -1.655 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.606      ;
; -1.651 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.243     ; 2.395      ;
; -1.651 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.602      ;
; -1.650 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.602      ;
; -1.650 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.601      ;
; -1.648 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.600      ;
; -1.646 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.597      ;
; -1.646 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.597      ;
; -1.644 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.596      ;
; -1.642 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.593      ;
; -1.639 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.590      ;
; -1.639 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.163      ; 2.789      ;
; -1.638 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.589      ;
; -1.638 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.589      ;
; -1.637 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.589      ;
; -1.635 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.586      ;
; -1.634 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.585      ;
; -1.634 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.585      ;
; -1.633 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.585      ;
; -1.631 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.163      ; 2.781      ;
; -1.630 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.164      ; 2.781      ;
; -1.630 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.581      ;
; -1.629 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.580      ;
; -1.629 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.581      ;
; -1.627 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.578      ;
; -1.626 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.577      ;
; -1.625 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.577      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'                                                                                                                    ;
+--------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.192 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.142      ;
; -0.183 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.133      ;
; -0.183 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.133      ;
; -0.144 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.094      ;
; -0.144 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.094      ;
; -0.144 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.094      ;
; -0.144 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.094      ;
; -0.144 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.094      ;
; -0.144 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.094      ;
; -0.144 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.094      ;
; -0.144 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.094      ;
; -0.144 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.094      ;
; -0.143 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.093      ;
; -0.140 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.090      ;
; -0.065 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.015      ;
; -0.052 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.002      ;
; -0.052 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.002      ;
; -0.052 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.002      ;
; -0.052 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.002      ;
; -0.052 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.002      ;
; -0.052 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.002      ;
; -0.052 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.002      ;
; -0.052 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.002      ;
; -0.052 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 1.002      ;
; 0.000  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.950      ;
; 0.011  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.939      ;
; 0.011  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.939      ;
; 0.035  ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.915      ;
; 0.044  ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.906      ;
; 0.087  ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.863      ;
; 0.165  ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.785      ;
; 0.255  ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.695      ;
; 0.256  ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.694      ;
; 0.347  ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.603      ;
; 0.399  ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.551      ;
; 0.406  ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.000        ; -0.037     ; 0.544      ;
+--------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:U_CLK_GEN|clk_out'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.186 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.043     ; 0.758      ;
; 0.193 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.758      ;
; 0.285 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.139      ; 0.841      ;
; 0.289 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.139      ; 0.837      ;
; 0.300 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.139      ; 0.826      ;
; 0.338 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; 0.139      ; 0.788      ;
; 0.359 ; counter:U_COUNTER|tmp[3]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.043     ; 0.585      ;
; 0.399 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.552      ;
; 0.405 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.043     ; 0.539      ;
; 0.498 ; gray2:U_GRAY|curr_state.STATE11 ; gray2:U_GRAY|curr_state.STATE12 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.453      ;
; 0.500 ; gray2:U_GRAY|curr_state.STATE12 ; gray2:U_GRAY|curr_state.STATE13 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.451      ;
; 0.501 ; gray2:U_GRAY|curr_state.STATE4  ; gray2:U_GRAY|curr_state.STATE5  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.450      ;
; 0.502 ; gray2:U_GRAY|curr_state.STATE1  ; gray2:U_GRAY|curr_state.STATE2  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.449      ;
; 0.502 ; gray2:U_GRAY|curr_state.STATE14 ; gray2:U_GRAY|curr_state.STATE15 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.449      ;
; 0.511 ; gray2:U_GRAY|curr_state.STATE13 ; gray2:U_GRAY|curr_state.STATE14 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.440      ;
; 0.560 ; quiz:U_QUIZ|curr_state.STATE3   ; quiz:U_QUIZ|curr_state.STATE0   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.035     ; 0.392      ;
; 0.566 ; gray2:U_GRAY|curr_state.STATE6  ; gray2:U_GRAY|curr_state.STATE7  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.385      ;
; 0.566 ; quiz:U_QUIZ|curr_state.STATE0   ; quiz:U_QUIZ|curr_state.STATE1   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.035     ; 0.386      ;
; 0.567 ; gray2:U_GRAY|curr_state.STATE3  ; gray2:U_GRAY|curr_state.STATE4  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.384      ;
; 0.567 ; quiz:U_QUIZ|curr_state.STATE2   ; quiz:U_QUIZ|curr_state.STATE3   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.035     ; 0.385      ;
; 0.568 ; gray2:U_GRAY|curr_state.STATE7  ; gray2:U_GRAY|curr_state.STATE8  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.383      ;
; 0.569 ; quiz:U_QUIZ|curr_state.STATE1   ; quiz:U_QUIZ|curr_state.STATE2   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.035     ; 0.383      ;
; 0.571 ; gray2:U_GRAY|curr_state.STATE0  ; gray2:U_GRAY|curr_state.STATE1  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.380      ;
; 0.571 ; gray2:U_GRAY|curr_state.STATE9  ; gray2:U_GRAY|curr_state.STATE10 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.380      ;
; 0.573 ; gray2:U_GRAY|curr_state.STATE8  ; gray2:U_GRAY|curr_state.STATE9  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.378      ;
; 0.575 ; gray2:U_GRAY|curr_state.STATE2  ; gray2:U_GRAY|curr_state.STATE3  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.376      ;
; 0.577 ; gray2:U_GRAY|curr_state.STATE15 ; gray2:U_GRAY|curr_state.STATE0  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.374      ;
; 0.579 ; gray2:U_GRAY|curr_state.STATE5  ; gray2:U_GRAY|curr_state.STATE6  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.372      ;
; 0.580 ; gray2:U_GRAY|curr_state.STATE10 ; gray2:U_GRAY|curr_state.STATE11 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.371      ;
; 0.592 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[0]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 1.000        ; -0.036     ; 0.359      ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50MHz'                                                                                                                                                                 ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.079 ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk50MHz    ; 0.000        ; 1.400      ; 1.540      ;
; 0.188  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.307      ;
; 0.256  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.243      ; 0.583      ;
; 0.298  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.044      ; 0.426      ;
; 0.305  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.311  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.430      ;
; 0.311  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.243      ; 0.638      ;
; 0.312  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.431      ;
; 0.313  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.432      ;
; 0.313  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.432      ;
; 0.313  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.432      ;
; 0.323  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.243      ; 0.650      ;
; 0.373  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.492      ;
; 0.378  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.243      ; 0.705      ;
; 0.390  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.243      ; 0.717      ;
; 0.395  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.514      ;
; 0.443  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.243      ; 0.770      ;
; 0.454  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.243      ; 0.783      ;
; 0.457  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.576      ;
; 0.464  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.034      ; 0.583      ;
; 0.465  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.034      ; 0.586      ;
; 0.468  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.588      ;
; 0.500  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.619      ;
; 0.508  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.243      ; 0.835      ;
; 0.517  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.636      ;
; 0.518  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk50MHz    ; -0.500       ; 1.400      ; 1.637      ;
; 0.518  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.034      ; 0.637      ;
; 0.519  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ; clk50MHz                              ; clk50MHz    ; 0.000        ; 0.035      ; 0.640      ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_out'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.193 ; gray2:U_GRAY|curr_state.STATE10 ; gray2:U_GRAY|curr_state.STATE11 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; gray2:U_GRAY|curr_state.STATE5  ; gray2:U_GRAY|curr_state.STATE6  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[0]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; gray2:U_GRAY|curr_state.STATE2  ; gray2:U_GRAY|curr_state.STATE3  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; gray2:U_GRAY|curr_state.STATE8  ; gray2:U_GRAY|curr_state.STATE9  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; gray2:U_GRAY|curr_state.STATE9  ; gray2:U_GRAY|curr_state.STATE10 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.318      ;
; 0.201 ; gray2:U_GRAY|curr_state.STATE15 ; gray2:U_GRAY|curr_state.STATE0  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; gray2:U_GRAY|curr_state.STATE6  ; gray2:U_GRAY|curr_state.STATE7  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; gray2:U_GRAY|curr_state.STATE7  ; gray2:U_GRAY|curr_state.STATE8  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.322      ;
; 0.203 ; quiz:U_QUIZ|curr_state.STATE1   ; quiz:U_QUIZ|curr_state.STATE2   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.035      ; 0.322      ;
; 0.205 ; gray2:U_GRAY|curr_state.STATE3  ; gray2:U_GRAY|curr_state.STATE4  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; gray2:U_GRAY|curr_state.STATE0  ; gray2:U_GRAY|curr_state.STATE1  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.325      ;
; 0.207 ; quiz:U_QUIZ|curr_state.STATE2   ; quiz:U_QUIZ|curr_state.STATE3   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.035      ; 0.326      ;
; 0.210 ; quiz:U_QUIZ|curr_state.STATE0   ; quiz:U_QUIZ|curr_state.STATE1   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.035      ; 0.329      ;
; 0.222 ; quiz:U_QUIZ|curr_state.STATE3   ; quiz:U_QUIZ|curr_state.STATE0   ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.035      ; 0.341      ;
; 0.267 ; gray2:U_GRAY|curr_state.STATE13 ; gray2:U_GRAY|curr_state.STATE14 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.387      ;
; 0.274 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.218      ; 0.576      ;
; 0.278 ; gray2:U_GRAY|curr_state.STATE14 ; gray2:U_GRAY|curr_state.STATE15 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; gray2:U_GRAY|curr_state.STATE1  ; gray2:U_GRAY|curr_state.STATE2  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; gray2:U_GRAY|curr_state.STATE4  ; gray2:U_GRAY|curr_state.STATE5  ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; gray2:U_GRAY|curr_state.STATE12 ; gray2:U_GRAY|curr_state.STATE13 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; gray2:U_GRAY|curr_state.STATE11 ; gray2:U_GRAY|curr_state.STATE12 ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.401      ;
; 0.285 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.218      ; 0.587      ;
; 0.300 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[2]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.043      ; 0.427      ;
; 0.308 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.428      ;
; 0.319 ; counter:U_COUNTER|tmp[3]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.043      ; 0.446      ;
; 0.337 ; counter:U_COUNTER|tmp[1]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.218      ; 0.639      ;
; 0.348 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.218      ; 0.650      ;
; 0.459 ; counter:U_COUNTER|tmp[2]        ; counter:U_COUNTER|tmp[3]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.043      ; 0.586      ;
; 0.464 ; counter:U_COUNTER|tmp[0]        ; counter:U_COUNTER|tmp[1]        ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_out ; 0.000        ; 0.036      ; 0.584      ;
+-------+---------------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'                                                                                                                    ;
+-------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.200 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.321      ;
; 0.296 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.421      ;
; 0.307 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.428      ;
; 0.342 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.463      ;
; 0.376 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.497      ;
; 0.432 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.553      ;
; 0.445 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.566      ;
; 0.447 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.569      ;
; 0.456 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.582      ;
; 0.498 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.619      ;
; 0.499 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.620      ;
; 0.510 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.635      ;
; 0.522 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.648      ;
; 0.576 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.697      ;
; 0.577 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.698      ;
; 0.579 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.700      ;
; 0.580 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.701      ;
; 0.588 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.710      ;
; 0.591 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.712      ;
; 0.592 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.713      ;
; 0.601 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.722      ;
; 0.642 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.763      ;
; 0.643 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.764      ;
; 0.645 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.766      ;
; 0.654 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.775      ;
; 0.657 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|tmp[8]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.778      ;
; 0.691 ; clk_gen:U_CLK_GEN|tmp[0] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.812      ;
; 0.691 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|clk_out ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.812      ;
; 0.698 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[7]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.819      ;
; 0.698 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.819      ;
; 0.698 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.819      ;
; 0.698 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.819      ;
; 0.698 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.819      ;
; 0.698 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.819      ;
; 0.698 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.819      ;
; 0.698 ; clk_gen:U_CLK_GEN|tmp[8] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.819      ;
; 0.734 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.855      ;
; 0.734 ; clk_gen:U_CLK_GEN|tmp[6] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.855      ;
; 0.790 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; clk_gen:U_CLK_GEN|tmp[2] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[6]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; clk_gen:U_CLK_GEN|tmp[7] ; clk_gen:U_CLK_GEN|tmp[5]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.911      ;
; 0.856 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.977      ;
; 0.856 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.977      ;
; 0.856 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.977      ;
; 0.856 ; clk_gen:U_CLK_GEN|tmp[4] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.977      ;
; 0.857 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.978      ;
; 0.857 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.978      ;
; 0.857 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.978      ;
; 0.857 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[3]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.978      ;
; 0.857 ; clk_gen:U_CLK_GEN|tmp[5] ; clk_gen:U_CLK_GEN|tmp[4]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.978      ;
; 0.873 ; clk_gen:U_CLK_GEN|tmp[1] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 0.994      ;
; 0.921 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[2]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 1.042      ;
; 0.921 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[0]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 1.042      ;
; 0.921 ; clk_gen:U_CLK_GEN|tmp[3] ; clk_gen:U_CLK_GEN|tmp[1]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 0.000        ; 0.037      ; 1.042      ;
+-------+--------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                                             ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[30] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[26] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[27] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[28] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[29] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[31] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|counter[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[30]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[16]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[17]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[18]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[19]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[20]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[21]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[22]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[23]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[24]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[25]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[26]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[27]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[28]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[29]|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[31]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[0]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[10]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[11]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[12]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[13]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[14]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[15]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[1]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[2]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[3]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[4]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[5]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[6]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[7]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[8]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; U_CLK_GEN|CLK_DIV|counter[9]|clk              ;
+--------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_out'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE10    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE11    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE12    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE13    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE14    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE15    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE9     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE3      ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[2]           ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[3]           ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[0]           ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[1]           ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE0     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE1     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE10    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE11    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE12    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE13    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE14    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE15    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE2     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE3     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE4     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE5     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE6     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE7     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE8     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE9     ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE0      ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE1      ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE2      ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE3      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE0      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE1      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE2      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; quiz:U_QUIZ|curr_state.STATE3      ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[0]           ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[1]           ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE0     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE1     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE10    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE11    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE12    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE13    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE14    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE15    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE2     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE3     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE4     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE5     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE6     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE7     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE8     ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; gray2:U_GRAY|curr_state.STATE9     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[2]           ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; counter:U_COUNTER|tmp[3]           ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[2]|clk               ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[3]|clk               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[0]|clk               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_COUNTER|tmp[1]|clk               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE0|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE10|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE11|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE12|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE13|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE14|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE15|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE1|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE2|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE3|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE4|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE5|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE6|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE7|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE8|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_GRAY|curr_state.STATE9|clk       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE0|clk       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE1|clk       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE2|clk       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_QUIZ|curr_state.STATE3|clk       ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_out ; Rise       ; U_CLK_GEN|clk_out|q                ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|clk_out              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[8]               ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|clk_out              ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[0]               ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[1]               ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[2]               ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[3]               ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[4]               ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[5]               ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[6]               ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[7]               ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[8]               ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|clk_out              ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[0]               ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[1]               ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[2]               ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[3]               ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[4]               ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[5]               ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[6]               ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[7]               ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; clk_gen:U_CLK_GEN|tmp[8]               ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|clk_out|clk                  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[0]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[1]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[2]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[3]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[4]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[5]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[6]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[7]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[8]|clk                   ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|inclk[0] ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp|q                ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|inclk[0] ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|CLK_DIV|tmp~clkctrl|outclk   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|clk_out|clk                  ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[0]|clk                   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[1]|clk                   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[2]|clk                   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[3]|clk                   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[4]|clk                   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[5]|clk                   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[6]|clk                   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[7]|clk                   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; Rise       ; U_CLK_GEN|tmp[8]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; rst        ; clk50MHz                              ; 1.441 ; 2.080 ; Rise       ; clk50MHz                              ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.381 ; 1.982 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.381 ; 1.982 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; rst        ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.103 ; 1.671 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_out             ; 1.549 ; 2.157 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[0] ; clk_gen:U_CLK_GEN|clk_out             ; 1.549 ; 2.157 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[1] ; clk_gen:U_CLK_GEN|clk_out             ; 1.448 ; 2.105 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
; switch[*]  ; clk_gen:U_CLK_GEN|clk_out             ; 1.258 ; 1.881 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[6] ; clk_gen:U_CLK_GEN|clk_out             ; 1.258 ; 1.881 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[7] ; clk_gen:U_CLK_GEN|clk_out             ; 1.179 ; 1.767 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[8] ; clk_gen:U_CLK_GEN|clk_out             ; 1.022 ; 1.621 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[9] ; clk_gen:U_CLK_GEN|clk_out             ; 1.097 ; 1.699 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; rst        ; clk50MHz                              ; -0.962 ; -1.575 ; Rise       ; clk50MHz                              ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -0.756 ; -1.346 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -0.756 ; -1.346 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; rst        ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -0.919 ; -1.484 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_out             ; -0.787 ; -1.401 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[0] ; clk_gen:U_CLK_GEN|clk_out             ; -1.100 ; -1.730 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[1] ; clk_gen:U_CLK_GEN|clk_out             ; -0.787 ; -1.401 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
; switch[*]  ; clk_gen:U_CLK_GEN|clk_out             ; -0.795 ; -1.387 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[6] ; clk_gen:U_CLK_GEN|clk_out             ; -1.031 ; -1.638 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[7] ; clk_gen:U_CLK_GEN|clk_out             ; -0.960 ; -1.541 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[8] ; clk_gen:U_CLK_GEN|clk_out             ; -0.795 ; -1.387 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[9] ; clk_gen:U_CLK_GEN|clk_out             ; -0.869 ; -1.463 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|clk_out ; 3.440 ; 3.399 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|clk_out ; 3.440 ; 3.399 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|clk_out ; 3.242 ; 3.176 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|clk_out ; 3.303 ; 3.374 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|clk_out ; 3.250 ; 3.219 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|clk_out ; 2.912 ; 2.943 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|clk_out ; 3.025 ; 3.068 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|clk_out ; 3.929 ; 3.936 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|clk_out ; 3.929 ; 3.879 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|clk_out ; 3.882 ; 3.926 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|clk_out ; 3.892 ; 3.936 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|clk_out ; 3.854 ; 3.904 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|clk_out ; 3.869 ; 3.917 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|clk_out ; 3.796 ; 3.920 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|clk_out ; 3.862 ; 3.916 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|clk_out ; 4.532 ; 4.525 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|clk_out ; 4.521 ; 4.525 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|clk_out ; 4.415 ; 4.404 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|clk_out ; 4.417 ; 4.393 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|clk_out ; 4.426 ; 4.392 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|clk_out ; 4.423 ; 4.383 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|clk_out ; 4.532 ; 4.489 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|clk_out ; 4.400 ; 4.400 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|clk_out ; 2.843 ; 2.872 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|clk_out ; 3.156 ; 3.178 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|clk_out ; 3.159 ; 3.095 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|clk_out ; 2.991 ; 3.037 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|clk_out ; 2.991 ; 3.039 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|clk_out ; 2.843 ; 2.872 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|clk_out ; 2.952 ; 2.992 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|clk_out ; 3.498 ; 3.528 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|clk_out ; 3.593 ; 3.528 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|clk_out ; 3.524 ; 3.603 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|clk_out ; 3.541 ; 3.597 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|clk_out ; 3.498 ; 3.560 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|clk_out ; 3.519 ; 3.572 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|clk_out ; 3.516 ; 3.583 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|clk_out ; 3.511 ; 3.572 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|clk_out ; 3.470 ; 3.507 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|clk_out ; 3.581 ; 3.616 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|clk_out ; 3.481 ; 3.507 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|clk_out ; 3.470 ; 3.540 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|clk_out ; 3.591 ; 3.563 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|clk_out ; 3.620 ; 3.571 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|clk_out ; 3.581 ; 3.552 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|clk_out ; 3.562 ; 3.573 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+----------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                  ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                       ; -4.118   ; -0.079 ; N/A      ; N/A     ; -3.000              ;
;  clk50MHz                              ; -4.118   ; -0.079 ; N/A      ; N/A     ; -3.000              ;
;  clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -1.172   ; 0.200  ; N/A      ; N/A     ; -1.000              ;
;  clk_gen:U_CLK_GEN|clk_out             ; -0.481   ; 0.193  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                        ; -112.824 ; -0.079 ; 0.0      ; 0.0     ; -71.858             ;
;  clk50MHz                              ; -100.343 ; -0.079 ; N/A      ; N/A     ; -37.858             ;
;  clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -11.274  ; 0.000  ; N/A      ; N/A     ; -10.000             ;
;  clk_gen:U_CLK_GEN|clk_out             ; -1.207   ; 0.000  ; N/A      ; N/A     ; -24.000             ;
+----------------------------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; rst        ; clk50MHz                              ; 2.581 ; 3.027 ; Rise       ; clk50MHz                              ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 2.451 ; 2.900 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 2.451 ; 2.900 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; rst        ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 1.967 ; 2.376 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_out             ; 2.797 ; 3.225 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[0] ; clk_gen:U_CLK_GEN|clk_out             ; 2.797 ; 3.225 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[1] ; clk_gen:U_CLK_GEN|clk_out             ; 2.579 ; 3.072 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
; switch[*]  ; clk_gen:U_CLK_GEN|clk_out             ; 2.275 ; 2.700 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[6] ; clk_gen:U_CLK_GEN|clk_out             ; 2.275 ; 2.700 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[7] ; clk_gen:U_CLK_GEN|clk_out             ; 2.120 ; 2.555 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[8] ; clk_gen:U_CLK_GEN|clk_out             ; 1.847 ; 2.282 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[9] ; clk_gen:U_CLK_GEN|clk_out             ; 1.933 ; 2.367 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
+------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port  ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; rst        ; clk50MHz                              ; -0.962 ; -1.575 ; Rise       ; clk50MHz                              ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -0.756 ; -1.346 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
;  button[2] ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -0.756 ; -1.346 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; rst        ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; -0.919 ; -1.484 ; Rise       ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ;
; button[*]  ; clk_gen:U_CLK_GEN|clk_out             ; -0.787 ; -1.401 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[0] ; clk_gen:U_CLK_GEN|clk_out             ; -1.100 ; -1.730 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  button[1] ; clk_gen:U_CLK_GEN|clk_out             ; -0.787 ; -1.401 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
; switch[*]  ; clk_gen:U_CLK_GEN|clk_out             ; -0.795 ; -1.387 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[6] ; clk_gen:U_CLK_GEN|clk_out             ; -1.031 ; -1.638 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[7] ; clk_gen:U_CLK_GEN|clk_out             ; -0.960 ; -1.541 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[8] ; clk_gen:U_CLK_GEN|clk_out             ; -0.795 ; -1.387 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
;  switch[9] ; clk_gen:U_CLK_GEN|clk_out             ; -0.869 ; -1.463 ; Rise       ; clk_gen:U_CLK_GEN|clk_out             ;
+------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|clk_out ; 5.718 ; 5.758 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|clk_out ; 5.718 ; 5.758 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|clk_out ; 5.374 ; 5.391 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|clk_out ; 5.635 ; 5.626 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|clk_out ; 5.506 ; 5.384 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|clk_out ; 4.898 ; 4.873 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|clk_out ; 5.109 ; 5.080 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|clk_out ; 6.605 ; 6.582 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|clk_out ; 6.532 ; 6.582 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|clk_out ; 6.576 ; 6.495 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|clk_out ; 6.605 ; 6.516 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|clk_out ; 6.559 ; 6.481 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|clk_out ; 6.601 ; 6.514 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|clk_out ; 6.526 ; 6.500 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|clk_out ; 6.597 ; 6.530 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|clk_out ; 7.755 ; 7.703 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|clk_out ; 7.755 ; 7.635 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|clk_out ; 7.534 ; 7.436 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|clk_out ; 7.538 ; 7.426 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|clk_out ; 7.448 ; 7.508 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|clk_out ; 7.462 ; 7.497 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|clk_out ; 7.656 ; 7.703 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|clk_out ; 7.516 ; 7.426 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; led1[*]   ; clk_gen:U_CLK_GEN|clk_out ; 2.843 ; 2.872 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[0]  ; clk_gen:U_CLK_GEN|clk_out ; 3.156 ; 3.178 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[1]  ; clk_gen:U_CLK_GEN|clk_out ; 3.159 ; 3.095 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[2]  ; clk_gen:U_CLK_GEN|clk_out ; 2.991 ; 3.037 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[3]  ; clk_gen:U_CLK_GEN|clk_out ; 2.991 ; 3.039 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[4]  ; clk_gen:U_CLK_GEN|clk_out ; 2.843 ; 2.872 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led1[6]  ; clk_gen:U_CLK_GEN|clk_out ; 2.952 ; 2.992 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led2[*]   ; clk_gen:U_CLK_GEN|clk_out ; 3.498 ; 3.528 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[0]  ; clk_gen:U_CLK_GEN|clk_out ; 3.593 ; 3.528 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[1]  ; clk_gen:U_CLK_GEN|clk_out ; 3.524 ; 3.603 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[2]  ; clk_gen:U_CLK_GEN|clk_out ; 3.541 ; 3.597 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[3]  ; clk_gen:U_CLK_GEN|clk_out ; 3.498 ; 3.560 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[4]  ; clk_gen:U_CLK_GEN|clk_out ; 3.519 ; 3.572 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[5]  ; clk_gen:U_CLK_GEN|clk_out ; 3.516 ; 3.583 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led2[6]  ; clk_gen:U_CLK_GEN|clk_out ; 3.511 ; 3.572 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
; led3[*]   ; clk_gen:U_CLK_GEN|clk_out ; 3.470 ; 3.507 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[0]  ; clk_gen:U_CLK_GEN|clk_out ; 3.581 ; 3.616 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[1]  ; clk_gen:U_CLK_GEN|clk_out ; 3.481 ; 3.507 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[2]  ; clk_gen:U_CLK_GEN|clk_out ; 3.470 ; 3.540 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[3]  ; clk_gen:U_CLK_GEN|clk_out ; 3.591 ; 3.563 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[4]  ; clk_gen:U_CLK_GEN|clk_out ; 3.620 ; 3.571 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[5]  ; clk_gen:U_CLK_GEN|clk_out ; 3.581 ; 3.552 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
;  led3[6]  ; clk_gen:U_CLK_GEN|clk_out ; 3.562 ; 3.573 ; Rise       ; clk_gen:U_CLK_GEN|clk_out ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3_dp       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; switch[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50MHz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led0_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3_dp       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk50MHz                              ; clk50MHz                              ; 5104     ; 0        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk50MHz                              ; 1        ; 1        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 135      ; 0        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_out             ; clk_gen:U_CLK_GEN|clk_out             ; 30       ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk50MHz                              ; clk50MHz                              ; 5104     ; 0        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk50MHz                              ; 1        ; 1        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp ; 135      ; 0        ; 0        ; 0        ;
; clk_gen:U_CLK_GEN|clk_out             ; clk_gen:U_CLK_GEN|clk_out             ; 30       ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 88    ; 88   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 144   ; 144  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Feb 19 19:41:36 2016
Info: Command: quartus_sta lab4 -c lab4
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_gen:U_CLK_GEN|clk_out clk_gen:U_CLK_GEN|clk_out
    Info (332105): create_clock -period 1.000 -name clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp
    Info (332105): create_clock -period 1.000 -name clk50MHz clk50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.118
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.118            -100.343 clk50MHz 
    Info (332119):    -1.172             -11.274 clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp 
    Info (332119):    -0.481              -1.207 clk_gen:U_CLK_GEN|clk_out 
Info (332146): Worst-case hold slack is -0.001
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.001              -0.001 clk50MHz 
    Info (332119):     0.362               0.000 clk_gen:U_CLK_GEN|clk_out 
    Info (332119):     0.385               0.000 clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50MHz 
    Info (332119):    -1.000             -24.000 clk_gen:U_CLK_GEN|clk_out 
    Info (332119):    -1.000             -10.000 clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.510
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.510             -85.328 clk50MHz 
    Info (332119):    -0.958              -9.162 clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp 
    Info (332119):    -0.322              -0.749 clk_gen:U_CLK_GEN|clk_out 
Info (332146): Worst-case hold slack is -0.007
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.007              -0.007 clk50MHz 
    Info (332119):     0.320               0.000 clk_gen:U_CLK_GEN|clk_out 
    Info (332119):     0.340               0.000 clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50MHz 
    Info (332119):    -1.000             -24.000 clk_gen:U_CLK_GEN|clk_out 
    Info (332119):    -1.000             -10.000 clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.911
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.911             -43.180 clk50MHz 
    Info (332119):    -0.192              -1.728 clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp 
    Info (332119):     0.186               0.000 clk_gen:U_CLK_GEN|clk_out 
Info (332146): Worst-case hold slack is -0.079
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.079              -0.079 clk50MHz 
    Info (332119):     0.193               0.000 clk_gen:U_CLK_GEN|clk_out 
    Info (332119):     0.200               0.000 clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.858 clk50MHz 
    Info (332119):    -1.000             -24.000 clk_gen:U_CLK_GEN|clk_out 
    Info (332119):    -1.000             -10.000 clk_gen:U_CLK_GEN|clk_div:CLK_DIV|tmp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Fri Feb 19 19:41:38 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


