# ELEC413 / 디지털집적회로 / 2020년도 / 2학기 / 송대건
## [IDEC Verilog 강의](https://github.com/LEE-GEUN-JEONG/Verilog_HDL)에서 배운 Verilog HDL을 바탕으로 본 강의에서는 16bit high speed Adder를 설계할 계획임.

### 과제 제안서
![image](https://user-images.githubusercontent.com/58419421/99423608-10b8e600-2944-11eb-8f02-73ab75658633.png)
![image](https://user-images.githubusercontent.com/58419421/99423677-23cbb600-2944-11eb-954b-3a7cc9f1a4c2.png)
![image](https://user-images.githubusercontent.com/58419421/99423695-2b8b5a80-2944-11eb-9ee2-b0a4901ddaa6.png)
![image](https://user-images.githubusercontent.com/58419421/99423712-30e8a500-2944-11eb-89b9-fd3af953b481.png)


### 과제
과제는 현재 수행 중으로 완료 후 업로드 예정
