verilog work "netgen/par/convertidor_timesim.v"
vhdl work "convertidor_tb.vhd"
