0.6
2018.3
Dec  7 2018
00:33:28
D:/Acode/Xilinx_FPGA/my_sobel/project/my_sobel.sim/sim_1/behav/xsim/glbl.v,1544155481,verilog,,,,glbl,,,,,,,,
D:/Acode/Xilinx_FPGA/my_sobel/project/my_sobel.srcs/sources_1/ip/data_fifo/sim/data_fifo.v,1667923300,verilog,,D:/Acode/Xilinx_FPGA/my_sobel/rtl/uart.tx.v,,data_fifo,,,,,,,,
D:/Acode/Xilinx_FPGA/my_sobel/rtl/sobel_ctrl.v,1667978947,verilog,,D:/Acode/Xilinx_FPGA/my_sobel/sim/tb_sobel.v,,sobel_ctrl,,,,,,,,
D:/Acode/Xilinx_FPGA/my_sobel/rtl/top.v,1667993857,verilog,,D:/Acode/Xilinx_FPGA/my_sobel/rtl/sobel_ctrl.v,,top,,,,,,,,
D:/Acode/Xilinx_FPGA/my_sobel/rtl/uart.tx.v,1667811004,verilog,,D:/Acode/Xilinx_FPGA/my_sobel/rtl/uart_rx.v,,uart_tx,,,,,,,,
D:/Acode/Xilinx_FPGA/my_sobel/rtl/uart_rx.v,1667810885,verilog,,D:/Acode/Xilinx_FPGA/my_sobel/rtl/top.v,,uart_rx,,,,,,,,
D:/Acode/Xilinx_FPGA/my_sobel/sim/tb_sobel.v,1667993870,verilog,,,,tb_sobel,,,,,,,,
