### 实验部分

个人实验分为 ALU、SRAM && UART、多周期 CPU 三个部分，因为我当时选的是数设，所以 Verilog 比较熟悉，如果不太熟悉的话建议 ALU 提早至少一星期开始。

SRAM && UART 的时序逻辑还是挺烦的，主要是要搞清楚怎么样可以保证写入/读出内存或者串口，状态机建议不要轻易自行修改。

多周期 CPU 其实相对来说还挺简单，只要你的 SRAM && UART 写的没问题，根据康总给的示例代码，边抄边学，基本上就是合并一下的问题（可能需要补一两个 `SB` 等指令）。

具体可以参见 `labs` 下的子模块，我把不同实验分到了不同分支方便查看。

### 造机部分

传说中的造机（CPU）就是实验六，其实实验五就已经完成了多周期 CPU 的实现，所以实验六要求必须是流水线。

我们当时的分数分布是，实验总共算 $100$ 分，其中前五个实验正常完成即 $70$ 分，完成流水线 CPU 的基本测试即可得到 $80$ 分，但是剩余的 $20$ 分均为附加分（简单来说就是卷）。

`Projects` 下的子模块即为我当时跟 wza、dzy 组队做的 CPU，我们当时完成的包括：

- 基础流水线
- 异常中断处理（按照 uCore 所需实现）
- 页表与虚拟内存（包含 TLB）
- RV32I 指令集补全
- S 态实现与中断异常委托
- 另开分支的动态分支预测（BHT）

理论上这些功能实现时，应该可以支持起 uCore，但应该是页表配合 S 态还有些问题，实际运行会出现报错，得待后人修复了大概。

其余一些拓展功能我觉得也还算推荐：

- 缓存 Cache 实现（注意清除 Cache 指令），实现后可加大时钟频率
- 动态分支预测（BTB）
- 向量指令

当然理论上你写个 Tomasulo 乱序执行或者多发射可能都是可以的，就是可能有点费肝×。

### 考试部分

建议留出更多时间复习，并且无论是否在造机过程中参与了流水线部分的实现，都请务必好好掌握流水线原理，应该是必考的一大部分。

我们这届大概是实验比较难，考试其实比上届容易了很多（也可能是人人都会流水线了吧hhh），但感觉一般来讲还是得复习很久的。

特别是网原同时选的同学，这两门都不是考前一两天随便看看就能记住的。
