Analysis & Synthesis report for Chen_Kevin_Single_Cycle_CPU
Wed May 15 15:16:01 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis IP Cores Summary
  9. Registers Removed During Synthesis
 10. Removed Registers Triggering Further Register Optimizations
 11. General Register Statistics
 12. Multiplexer Restructuring Statistics (Restructuring Performed)
 13. Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst15|LPM_MUX:LPM_MUX_component
 14. Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_ADD:Chen_Kevin_LPM_ADDFunction|lpm_add_sub:LPM_ADD_SUB_component
 15. Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction|lpm_add_sub:LPM_ADD_SUB_component
 16. Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component
 17. Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst7|LPM_MUX:LPM_MUX_component
 18. Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_5bit_MUX:inst11|LPM_MUX:LPM_MUX_component
 19. Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst8|LPM_MUX:LPM_MUX_component
 20. Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_ADD:inst14|lpm_add_sub:LPM_ADD_SUB_component
 21. Port Connectivity Checks: "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction"
 22. Elapsed Time Per Partition
 23. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed May 15 15:16:01 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Chen_Kevin_Single_Cycle_CPU                     ;
; Top-level Entity Name              ; Chen_Kevin_Single_Cycle_CPU_Board               ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 263                                             ;
;     Total combinational functions  ; 263                                             ;
;     Dedicated logic registers      ; 62                                              ;
; Total registers                    ; 62                                              ;
; Total pins                         ; 62                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                                                ;
+----------------------------------------------------------------------------+-----------------------------------+-----------------------------+
; Option                                                                     ; Setting                           ; Default Value               ;
+----------------------------------------------------------------------------+-----------------------------------+-----------------------------+
; Device                                                                     ; EP2C35F672C6                      ;                             ;
; Top-level entity name                                                      ; Chen_Kevin_Single_Cycle_CPU_Board ; Chen_Kevin_Single_Cycle_CPU ;
; Family name                                                                ; Cyclone II                        ; Cyclone IV GX               ;
; Use smart compilation                                                      ; Off                               ; Off                         ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                ; On                          ;
; Enable compact report table                                                ; Off                               ; Off                         ;
; Restructure Multiplexers                                                   ; Auto                              ; Auto                        ;
; Create Debugging Nodes for IP Cores                                        ; Off                               ; Off                         ;
; Preserve fewer node names                                                  ; On                                ; On                          ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                               ; Off                         ;
; Verilog Version                                                            ; Verilog_2001                      ; Verilog_2001                ;
; VHDL Version                                                               ; VHDL_1993                         ; VHDL_1993                   ;
; State Machine Processing                                                   ; Auto                              ; Auto                        ;
; Safe State Machine                                                         ; Off                               ; Off                         ;
; Extract Verilog State Machines                                             ; On                                ; On                          ;
; Extract VHDL State Machines                                                ; On                                ; On                          ;
; Ignore Verilog initial constructs                                          ; Off                               ; Off                         ;
; Iteration limit for constant Verilog loops                                 ; 5000                              ; 5000                        ;
; Iteration limit for non-constant Verilog loops                             ; 250                               ; 250                         ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                                ; On                          ;
; Infer RAMs from Raw Logic                                                  ; On                                ; On                          ;
; Parallel Synthesis                                                         ; On                                ; On                          ;
; DSP Block Balancing                                                        ; Auto                              ; Auto                        ;
; NOT Gate Push-Back                                                         ; On                                ; On                          ;
; Power-Up Don't Care                                                        ; On                                ; On                          ;
; Remove Redundant Logic Cells                                               ; Off                               ; Off                         ;
; Remove Duplicate Registers                                                 ; On                                ; On                          ;
; Ignore CARRY Buffers                                                       ; Off                               ; Off                         ;
; Ignore CASCADE Buffers                                                     ; Off                               ; Off                         ;
; Ignore GLOBAL Buffers                                                      ; Off                               ; Off                         ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                               ; Off                         ;
; Ignore LCELL Buffers                                                       ; Off                               ; Off                         ;
; Ignore SOFT Buffers                                                        ; On                                ; On                          ;
; Limit AHDL Integers to 32 Bits                                             ; Off                               ; Off                         ;
; Optimization Technique                                                     ; Balanced                          ; Balanced                    ;
; Carry Chain Length                                                         ; 70                                ; 70                          ;
; Auto Carry Chains                                                          ; On                                ; On                          ;
; Auto Open-Drain Pins                                                       ; On                                ; On                          ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                               ; Off                         ;
; Auto ROM Replacement                                                       ; On                                ; On                          ;
; Auto RAM Replacement                                                       ; On                                ; On                          ;
; Auto Shift Register Replacement                                            ; Auto                              ; Auto                        ;
; Allow Shift Register Merging across Hierarchies                            ; Auto                              ; Auto                        ;
; Auto Clock Enable Replacement                                              ; On                                ; On                          ;
; Strict RAM Replacement                                                     ; Off                               ; Off                         ;
; Allow Synchronous Control Signals                                          ; On                                ; On                          ;
; Force Use of Synchronous Clear Signals                                     ; Off                               ; Off                         ;
; Auto RAM to Logic Cell Conversion                                          ; Off                               ; Off                         ;
; Auto Resource Sharing                                                      ; Off                               ; Off                         ;
; Allow Any RAM Size For Recognition                                         ; Off                               ; Off                         ;
; Allow Any ROM Size For Recognition                                         ; Off                               ; Off                         ;
; Allow Any Shift Register Size For Recognition                              ; Off                               ; Off                         ;
; Use LogicLock Constraints during Resource Balancing                        ; On                                ; On                          ;
; Ignore translate_off and synthesis_off directives                          ; Off                               ; Off                         ;
; Timing-Driven Synthesis                                                    ; Off                               ; Off                         ;
; Report Parameter Settings                                                  ; On                                ; On                          ;
; Report Source Assignments                                                  ; On                                ; On                          ;
; Report Connectivity Checks                                                 ; On                                ; On                          ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                               ; Off                         ;
; Synchronization Register Chain Length                                      ; 2                                 ; 2                           ;
; PowerPlay Power Optimization                                               ; Normal compilation                ; Normal compilation          ;
; HDL message level                                                          ; Level2                            ; Level2                      ;
; Suppress Register Optimization Related Messages                            ; Off                               ; Off                         ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000                              ; 5000                        ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000                              ; 5000                        ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                               ; 100                         ;
; Clock MUX Protection                                                       ; On                                ; On                          ;
; Auto Gated Clock Conversion                                                ; Off                               ; Off                         ;
; Block Design Naming                                                        ; Auto                              ; Auto                        ;
; SDC constraint protection                                                  ; Off                               ; Off                         ;
; Synthesis Effort                                                           ; Auto                              ; Auto                        ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                                ; On                          ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                               ; Off                         ;
; Analysis & Synthesis Message Level                                         ; Medium                            ; Medium                      ;
; Disable Register Merging Across Hierarchies                                ; Auto                              ; Auto                        ;
; Resource Aware Inference For Block RAM                                     ; On                                ; On                          ;
; Synthesis Seed                                                             ; 1                                 ; 1                           ;
+----------------------------------------------------------------------------+-----------------------------------+-----------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                               ;
+---------------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path      ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                                ; Library ;
+---------------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------------------+---------+
; Chen_Kevin_Dec_to_Hex.vhd             ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Dec_to_Hex.vhd             ;         ;
; Chen_Kevin_LPM_5bit_MUX.vhd           ; yes             ; User Wizard-Generated File         ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_5bit_MUX.vhd           ;         ;
; Chen_Kevin_LPM_MUX.vhd                ; yes             ; User Wizard-Generated File         ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_MUX.vhd                ;         ;
; Chen_Kevin_LPM_SUBTRACT.vhd           ; yes             ; User Wizard-Generated File         ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_SUBTRACT.vhd           ;         ;
; Chen_Kevin_LPM_DIVIDE.vhd             ; yes             ; User Wizard-Generated File         ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_DIVIDE.vhd             ;         ;
; Chen_Kevin_LPM_ADD.vhd                ; yes             ; User Wizard-Generated File         ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_ADD.vhd                ;         ;
; Chen_Kevin_Bitwise_AND.vhd            ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Bitwise_AND.vhd            ;         ;
; Chen_Kevin_Bitwise_OR.vhd             ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Bitwise_OR.vhd             ;         ;
; Chen_Kevin_ALU.vhd                    ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_ALU.vhd                    ;         ;
; Chen_Kevin_Multiply.vhd               ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Multiply.vhd               ;         ;
; Chen_Kevin_Single_Cycle_CPU.bdf       ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Single_Cycle_CPU.bdf       ;         ;
; Chen_Kevin_Register.vhd               ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Register.vhd               ;         ;
; Chen_Kevin_Memory.vhd                 ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Memory.vhd                 ;         ;
; Chen_Kevin_Instruction.vhd            ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Instruction.vhd            ;         ;
; Chen_Kevin_Control.vhd                ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Control.vhd                ;         ;
; Chen_Kevin_SignExtend.vhd             ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_SignExtend.vhd             ;         ;
; Chen_Kevin_Shift_Left_By_Two.vhd      ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Shift_Left_By_Two.vhd      ;         ;
; Chen_Kevin_ALU_Control.vhd            ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_ALU_Control.vhd            ;         ;
; Chen_Kevin_Add_By_Four.vhd            ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Add_By_Four.vhd            ;         ;
; Chen_Kevin_PC.vhd                     ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_PC.vhd                     ;         ;
; Chen_Kevin_Single_Cycle_CPU_Board.bdf ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_Single_Cycle_CPU_Board.bdf ;         ;
; lpm_mux.tdf                           ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/lpm_mux.tdf                   ;         ;
; aglobal130.inc                        ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/aglobal130.inc                ;         ;
; muxlut.inc                            ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/muxlut.inc                    ;         ;
; bypassff.inc                          ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/bypassff.inc                  ;         ;
; altshift.inc                          ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/altshift.inc                  ;         ;
; db/mux_k4e.tdf                        ; yes             ; Auto-Generated Megafunction        ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/db/mux_k4e.tdf                        ;         ;
; lpm_add_sub.tdf                       ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/lpm_add_sub.tdf               ;         ;
; addcore.inc                           ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/addcore.inc                   ;         ;
; look_add.inc                          ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/look_add.inc                  ;         ;
; alt_stratix_add_sub.inc               ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/alt_stratix_add_sub.inc       ;         ;
; db/add_sub_plh.tdf                    ; yes             ; Auto-Generated Megafunction        ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/db/add_sub_plh.tdf                    ;         ;
; db/add_sub_qmh.tdf                    ; yes             ; Auto-Generated Megafunction        ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/db/add_sub_qmh.tdf                    ;         ;
; lpm_divide.tdf                        ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/lpm_divide.tdf                ;         ;
; abs_divider.inc                       ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/abs_divider.inc               ;         ;
; sign_div_unsign.inc                   ; yes             ; Megafunction                       ; c:/users/kille/desktop/altera/quartus/libraries/megafunctions/sign_div_unsign.inc           ;         ;
; db/lpm_divide_eup.tdf                 ; yes             ; Auto-Generated Megafunction        ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/db/lpm_divide_eup.tdf                 ;         ;
; db/sign_div_unsign_9nh.tdf            ; yes             ; Auto-Generated Megafunction        ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/db/sign_div_unsign_9nh.tdf            ;         ;
; db/alt_u_div_k5f.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/db/alt_u_div_k5f.tdf                  ;         ;
; db/add_sub_lkc.tdf                    ; yes             ; Auto-Generated Megafunction        ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/db/add_sub_lkc.tdf                    ;         ;
; db/add_sub_mkc.tdf                    ; yes             ; Auto-Generated Megafunction        ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/db/add_sub_mkc.tdf                    ;         ;
; db/mux_43e.tdf                        ; yes             ; Auto-Generated Megafunction        ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/db/mux_43e.tdf                        ;         ;
+---------------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                    ;
+---------------------------------------------+------------------+
; Resource                                    ; Usage            ;
+---------------------------------------------+------------------+
; Estimated Total logic elements              ; 263              ;
;                                             ;                  ;
; Total combinational functions               ; 263              ;
; Logic element usage by number of LUT inputs ;                  ;
;     -- 4 input functions                    ; 157              ;
;     -- 3 input functions                    ; 43               ;
;     -- <=2 input functions                  ; 63               ;
;                                             ;                  ;
; Logic elements by mode                      ;                  ;
;     -- normal mode                          ; 202              ;
;     -- arithmetic mode                      ; 61               ;
;                                             ;                  ;
; Total registers                             ; 62               ;
;     -- Dedicated logic registers            ; 62               ;
;     -- I/O registers                        ; 0                ;
;                                             ;                  ;
; I/O pins                                    ; 62               ;
; Embedded Multiplier 9-bit elements          ; 0                ;
; Maximum fan-out node                        ; Chen_Kevin_Clock ;
; Maximum fan-out                             ; 62               ;
; Total fan-out                               ; 1157             ;
; Average fan-out                             ; 2.99             ;
+---------------------------------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                         ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                           ; Library Name ;
+--------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Chen_Kevin_Single_Cycle_CPU_Board                                 ; 263 (0)           ; 62 (0)       ; 0           ; 0            ; 0       ; 0         ; 62   ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board                                                                                                                                                                            ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst2|                                   ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Dec_to_Hex:inst2                                                                                                                                                ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst3|                                   ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Dec_to_Hex:inst3                                                                                                                                                ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst4|                                   ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Dec_to_Hex:inst4                                                                                                                                                ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst5|                                   ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Dec_to_Hex:inst5                                                                                                                                                ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst6|                                   ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Dec_to_Hex:inst6                                                                                                                                                ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst7|                                   ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Dec_to_Hex:inst7                                                                                                                                                ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst8|                                   ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Dec_to_Hex:inst8                                                                                                                                                ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst9|                                   ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Dec_to_Hex:inst9                                                                                                                                                ; work         ;
;    |Chen_Kevin_Single_Cycle_CPU:inst|                              ; 207 (0)           ; 62 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst                                                                                                                                           ; work         ;
;       |Chen_Kevin_ALU:inst2|                                       ; 72 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2                                                                                                                      ; work         ;
;          |Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction| ; 72 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction                                                              ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|                    ; 72 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction|lpm_add_sub:LPM_ADD_SUB_component                            ; work         ;
;                |add_sub_qmh:auto_generated|                        ; 72 (72)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qmh:auto_generated ; work         ;
;       |Chen_Kevin_ALU_Control:inst3|                               ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU_Control:inst3                                                                                                              ; work         ;
;       |Chen_Kevin_Add_By_Four:inst18|                              ; 30 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Add_By_Four:inst18                                                                                                             ; work         ;
;       |Chen_Kevin_Control:inst10|                                  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Control:inst10                                                                                                                 ; work         ;
;       |Chen_Kevin_Instruction:inst20|                              ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Instruction:inst20                                                                                                             ; work         ;
;       |Chen_Kevin_LPM_MUX:inst7|                                   ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst7                                                                                                                  ; work         ;
;          |lpm_mux:LPM_MUX_component|                               ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst7|lpm_mux:LPM_MUX_component                                                                                        ; work         ;
;             |mux_k4e:auto_generated|                               ; 32 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst7|lpm_mux:LPM_MUX_component|mux_k4e:auto_generated                                                                 ; work         ;
;       |Chen_Kevin_LPM_MUX:inst8|                                   ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst8                                                                                                                  ; work         ;
;          |lpm_mux:LPM_MUX_component|                               ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst8|lpm_mux:LPM_MUX_component                                                                                        ; work         ;
;             |mux_k4e:auto_generated|                               ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst8|lpm_mux:LPM_MUX_component|mux_k4e:auto_generated                                                                 ; work         ;
;       |Chen_Kevin_PC:inst23|                                       ; 14 (14)           ; 30 (30)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_PC:inst23                                                                                                                      ; work         ;
;       |Chen_Kevin_Register:inst|                                   ; 33 (33)           ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst                                                                                                                  ; work         ;
+--------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                                                                                ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                                                                                                  ; IP Include File                                                                   ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+
; Altera ; LPM_DIVIDE   ; N/A     ; N/A          ; N/A          ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction         ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_DIVIDE.vhd   ;
; Altera ; LPM_ADD_SUB  ; N/A     ; N/A          ; N/A          ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_ADD:Chen_Kevin_LPM_ADDFunction           ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_ADD.vhd      ;
; Altera ; LPM_ADD_SUB  ; N/A     ; N/A          ; N/A          ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_SUBTRACT.vhd ;
; Altera ; LPM_MUX      ; N/A     ; N/A          ; N/A          ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst7                                                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_MUX.vhd      ;
; Altera ; LPM_MUX      ; N/A     ; N/A          ; N/A          ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst8                                                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_MUX.vhd      ;
; Altera ; LPM_MUX      ; N/A     ; N/A          ; N/A          ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_5bit_MUX:inst11                                               ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_5bit_MUX.vhd ;
; Altera ; LPM_ADD_SUB  ; N/A     ; N/A          ; N/A          ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_ADD:inst14                                                    ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_ADD.vhd      ;
; Altera ; LPM_MUX      ; N/A     ; N/A          ; N/A          ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst15                                                    ; C:/Users/kille/Desktop/Chen_Kevin/Lab 5/Quartus Files/Chen_Kevin_LPM_MUX.vhd      ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                             ;
+------------------------------------------------------------------------------------+---------------------------------------------------------------------------+
; Register name                                                                      ; Reason for Removal                                                        ;
+------------------------------------------------------------------------------------+---------------------------------------------------------------------------+
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][31]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][30]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][29]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][28]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][27]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][26]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][25]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][24]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][23]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][22]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][21]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][20]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][19]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][18]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][17]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][16]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][15]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][14]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][13]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][12]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][11]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][10]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][9]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][8]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][7]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][6]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][5]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][4]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][3]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][2]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][1]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[4][0]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][31]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][30]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][29]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][28]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][27]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][26]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][25]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][24]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][23]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][22]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][21]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][20]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][19]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][18]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][17]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][16]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][15]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][14]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][13]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][12]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][11]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][10]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][9]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][8]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][7]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][6]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][5]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][4]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][3]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][2]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][1]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[5][0]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][31]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][30]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][29]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][28]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][27]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][26]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][25]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][24]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][23]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][22]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][21]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][20]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][19]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][18]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][17]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][16]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][15]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][14]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][13]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][12]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][11]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][10]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][9]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][8]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][7]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][6]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][5]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][4]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][3]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][2]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][1]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[6][0]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][31]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][30]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][29]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][28]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][27]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][26]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][25]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][24]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][23]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][22]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][21]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][20]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][19]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][18]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][17]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][16]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][15]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][14]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][13]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][12]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][11]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][10]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][9]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][8]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][7]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][6]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][5]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][4]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][3]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][2]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][1]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[7][0]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][31]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][30]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][29]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][28]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][27]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][26]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][25]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][24]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][23]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][22]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][21]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][20]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][19]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][18]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][17]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][16]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][15]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][14]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][13]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][12]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][11]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][10]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][9]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][8]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][7]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][6]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][5]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][4]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][3]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][2]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][1]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[9][0]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[10][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[11][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[12][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[13][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[14][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[15][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[20][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[21][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[22][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[23][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[24][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[25][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[26][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[27][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[28][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[29][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[30][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][31] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][30] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][29] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][28] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][27] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][26] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][25] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][24] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][23] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][22] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][21] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][20] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][19] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][18] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][17] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][16] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][15] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][14] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][13] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][12] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][11] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][10] ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][9]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][8]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][7]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][6]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][5]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][4]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][3]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][2]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][1]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[31][0]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_PC:inst23|temp[1]                      ; Merged with Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_PC:inst23|temp[0] ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_PC:inst23|temp[0]                      ; Stuck at GND due to stuck port data_in                                    ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][31]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][30]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][29]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][28]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][27]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][26]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][25]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][24]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][23]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][22]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][21]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][20]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][19]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][18]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][17]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][16]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][15]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][14]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][13]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][12]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][11]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][10]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][9]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][8]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][7]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][6]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][5]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][4]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][3]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][2]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][1]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][0]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][31]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][30]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][29]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][28]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][27]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][26]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][25]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][24]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][23]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][22]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][21]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][20]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][19]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][18]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][17]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][16]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][15]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][14]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][13]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][12]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][11]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][10]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][9]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][8]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][7]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][6]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][5]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][4]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][3]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][2]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][1]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[2][0]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][31]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][30]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][29]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][28]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][27]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][26]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][25]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][24]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][23]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][22]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][21]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][20]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][19]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][18]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][17]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][16]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][15]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][14]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][13]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][12]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][11]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][10]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][9]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][8]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][7]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][6]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][5]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][4]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][3]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][2]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][1]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[3][0]   ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][31] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][30] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][29] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][28] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][27] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][26] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][25] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][24] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][23] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][22] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][21] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][20] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][19] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][18] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][17] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][16] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][15] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][14] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][13] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][12] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][11] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][10] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][9]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][8]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][7]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][6]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][5]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][4]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][3]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][2]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][1]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[16][0]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][31] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][30] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][29] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][28] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][27] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][26] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][25] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][24] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][23] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][22] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][21] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][20] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][19] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][18] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][17] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][16] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][15] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][14] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][13] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][12] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][11] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][10] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][9]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][8]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][7]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][6]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][5]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][4]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][3]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][2]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][1]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[17][0]  ; Stuck at VCC due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][31] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][30] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][29] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][28] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][27] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][26] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][25] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][24] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][23] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][22] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][21] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][20] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][19] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][18] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][17] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][16] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][15] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][14] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][13] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][12] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][11] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][10] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][9]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][8]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][7]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][6]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][5]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][4]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][3]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][2]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][1]  ; Stuck at VCC due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[18][0]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][31] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][30] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][29] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][28] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][27] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][26] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][25] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][24] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][23] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][22] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][21] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][20] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][19] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][18] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][17] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][16] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][15] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][14] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][13] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][12] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][11] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][10] ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][9]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][8]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][7]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][6]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][5]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][4]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][3]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][2]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][1]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[19][0]  ; Stuck at GND due to stuck port clock_enable                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][3]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][2]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][4]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][5]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][6]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][7]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][8]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][9]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][10]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][11]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][12]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][13]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][14]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][15]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][16]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][17]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][18]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][19]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][20]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][21]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][22]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][23]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][24]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][25]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][26]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][27]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][28]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][29]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][30]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][31]  ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][0]   ; Lost fanout                                                               ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][1]   ; Lost fanout                                                               ;
; Total Number of Removed Registers = 994                                            ;                                                                           ;
+------------------------------------------------------------------------------------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                            ;
+-----------------------------------------------------------------------------------+--------------------------------+-----------------------------------------------------------------------------------+
; Register name                                                                     ; Reason for Removal             ; Registers Removed due to This Register                                            ;
+-----------------------------------------------------------------------------------+--------------------------------+-----------------------------------------------------------------------------------+
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][31] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][31] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][30] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][30] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][29] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][29] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][28] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][28] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][27] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][27] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][26] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][26] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][25] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][25] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][24] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][24] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][23] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][23] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][22] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][22] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][21] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][21] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][20] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][20] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][19] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][19] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][18] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][18] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][17] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][17] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][16] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][16] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][15] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][15] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][13] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][13] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][12] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][12] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][11] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][11] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][10] ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][10] ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][9]  ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][9]  ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][8]  ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][8]  ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][7]  ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][7]  ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][6]  ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][6]  ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][5]  ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][5]  ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][4]  ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][4]  ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][3]  ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][3]  ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[1][2]  ; Stuck at GND                   ; Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst|Chen_Kevin_Array[0][2]  ;
;                                                                                   ; due to stuck port clock_enable ;                                                                                   ;
+-----------------------------------------------------------------------------------+--------------------------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 62    ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 62    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 32    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 4:1                ; 29 bits   ; 58 LEs        ; 58 LEs               ; 0 LEs                  ; No         ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Mux20                                                               ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Mux1                                                                ;
; 10:1               ; 2 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |Chen_Kevin_Single_Cycle_CPU_Board|Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst8|lpm_mux:LPM_MUX_component|mux_k4e:auto_generated|result_node[1] ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst15|LPM_MUX:LPM_MUX_component ;
+------------------------+------------+---------------------------------------------------------------------------------------------+
; Parameter Name         ; Value      ; Type                                                                                        ;
+------------------------+------------+---------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON         ; AUTO_CARRY                                                                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF        ; IGNORE_CARRY                                                                                ;
; AUTO_CASCADE_CHAINS    ; ON         ; AUTO_CASCADE                                                                                ;
; IGNORE_CASCADE_BUFFERS ; OFF        ; IGNORE_CASCADE                                                                              ;
; LPM_WIDTH              ; 32         ; Signed Integer                                                                              ;
; LPM_SIZE               ; 2          ; Signed Integer                                                                              ;
; LPM_WIDTHS             ; 1          ; Signed Integer                                                                              ;
; LPM_PIPELINE           ; 0          ; Signed Integer                                                                              ;
; CBXI_PARAMETER         ; mux_k4e    ; Untyped                                                                                     ;
; DEVICE_FAMILY          ; Cyclone II ; Untyped                                                                                     ;
+------------------------+------------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_ADD:Chen_Kevin_LPM_ADDFunction|lpm_add_sub:LPM_ADD_SUB_component ;
+------------------------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name         ; Value       ; Type                                                                                                                                        ;
+------------------------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; LPM_WIDTH              ; 32          ; Signed Integer                                                                                                                              ;
; LPM_REPRESENTATION     ; UNSIGNED    ; Untyped                                                                                                                                     ;
; LPM_DIRECTION          ; ADD         ; Untyped                                                                                                                                     ;
; ONE_INPUT_IS_CONSTANT  ; NO          ; Untyped                                                                                                                                     ;
; LPM_PIPELINE           ; 0           ; Untyped                                                                                                                                     ;
; MAXIMIZE_SPEED         ; 5           ; Untyped                                                                                                                                     ;
; REGISTERED_AT_END      ; 0           ; Untyped                                                                                                                                     ;
; OPTIMIZE_FOR_SPEED     ; 5           ; Untyped                                                                                                                                     ;
; USE_CS_BUFFERS         ; 1           ; Untyped                                                                                                                                     ;
; CARRY_CHAIN            ; MANUAL      ; Untyped                                                                                                                                     ;
; CARRY_CHAIN_LENGTH     ; 48          ; CARRY_CHAIN_LENGTH                                                                                                                          ;
; DEVICE_FAMILY          ; Cyclone II  ; Untyped                                                                                                                                     ;
; USE_WYS                ; OFF         ; Untyped                                                                                                                                     ;
; STYLE                  ; FAST        ; Untyped                                                                                                                                     ;
; CBXI_PARAMETER         ; add_sub_plh ; Untyped                                                                                                                                     ;
; AUTO_CARRY_CHAINS      ; ON          ; AUTO_CARRY                                                                                                                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF         ; IGNORE_CARRY                                                                                                                                ;
; AUTO_CASCADE_CHAINS    ; ON          ; AUTO_CASCADE                                                                                                                                ;
; IGNORE_CASCADE_BUFFERS ; OFF         ; IGNORE_CASCADE                                                                                                                              ;
+------------------------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction|lpm_add_sub:LPM_ADD_SUB_component ;
+------------------------+-------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name         ; Value       ; Type                                                                                                                                                  ;
+------------------------+-------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; LPM_WIDTH              ; 32          ; Signed Integer                                                                                                                                        ;
; LPM_REPRESENTATION     ; UNSIGNED    ; Untyped                                                                                                                                               ;
; LPM_DIRECTION          ; SUB         ; Untyped                                                                                                                                               ;
; ONE_INPUT_IS_CONSTANT  ; NO          ; Untyped                                                                                                                                               ;
; LPM_PIPELINE           ; 0           ; Untyped                                                                                                                                               ;
; MAXIMIZE_SPEED         ; 5           ; Untyped                                                                                                                                               ;
; REGISTERED_AT_END      ; 0           ; Untyped                                                                                                                                               ;
; OPTIMIZE_FOR_SPEED     ; 5           ; Untyped                                                                                                                                               ;
; USE_CS_BUFFERS         ; 1           ; Untyped                                                                                                                                               ;
; CARRY_CHAIN            ; MANUAL      ; Untyped                                                                                                                                               ;
; CARRY_CHAIN_LENGTH     ; 48          ; CARRY_CHAIN_LENGTH                                                                                                                                    ;
; DEVICE_FAMILY          ; Cyclone II  ; Untyped                                                                                                                                               ;
; USE_WYS                ; OFF         ; Untyped                                                                                                                                               ;
; STYLE                  ; FAST        ; Untyped                                                                                                                                               ;
; CBXI_PARAMETER         ; add_sub_qmh ; Untyped                                                                                                                                               ;
; AUTO_CARRY_CHAINS      ; ON          ; AUTO_CARRY                                                                                                                                            ;
; IGNORE_CARRY_BUFFERS   ; OFF         ; IGNORE_CARRY                                                                                                                                          ;
; AUTO_CASCADE_CHAINS    ; ON          ; AUTO_CASCADE                                                                                                                                          ;
; IGNORE_CASCADE_BUFFERS ; OFF         ; IGNORE_CASCADE                                                                                                                                        ;
+------------------------+-------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component ;
+------------------------+----------------+------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name         ; Value          ; Type                                                                                                                                     ;
+------------------------+----------------+------------------------------------------------------------------------------------------------------------------------------------------+
; LPM_WIDTHN             ; 32             ; Signed Integer                                                                                                                           ;
; LPM_WIDTHD             ; 32             ; Signed Integer                                                                                                                           ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                                                                                                                  ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                                                                                                                  ;
; LPM_PIPELINE           ; 0              ; Untyped                                                                                                                                  ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                                                                                                                  ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                                                                                                                  ;
; CBXI_PARAMETER         ; lpm_divide_eup ; Untyped                                                                                                                                  ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                                                                                                                  ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                                                                                                                  ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                                                                                                               ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                                                                                                             ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                                                                                                             ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                                                                                                           ;
+------------------------+----------------+------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst7|LPM_MUX:LPM_MUX_component ;
+------------------------+------------+--------------------------------------------------------------------------------------------+
; Parameter Name         ; Value      ; Type                                                                                       ;
+------------------------+------------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON         ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS   ; OFF        ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS    ; ON         ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS ; OFF        ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTH              ; 32         ; Signed Integer                                                                             ;
; LPM_SIZE               ; 2          ; Signed Integer                                                                             ;
; LPM_WIDTHS             ; 1          ; Signed Integer                                                                             ;
; LPM_PIPELINE           ; 0          ; Signed Integer                                                                             ;
; CBXI_PARAMETER         ; mux_k4e    ; Untyped                                                                                    ;
; DEVICE_FAMILY          ; Cyclone II ; Untyped                                                                                    ;
+------------------------+------------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_5bit_MUX:inst11|LPM_MUX:LPM_MUX_component ;
+------------------------+------------+--------------------------------------------------------------------------------------------------+
; Parameter Name         ; Value      ; Type                                                                                             ;
+------------------------+------------+--------------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON         ; AUTO_CARRY                                                                                       ;
; IGNORE_CARRY_BUFFERS   ; OFF        ; IGNORE_CARRY                                                                                     ;
; AUTO_CASCADE_CHAINS    ; ON         ; AUTO_CASCADE                                                                                     ;
; IGNORE_CASCADE_BUFFERS ; OFF        ; IGNORE_CASCADE                                                                                   ;
; LPM_WIDTH              ; 5          ; Signed Integer                                                                                   ;
; LPM_SIZE               ; 2          ; Signed Integer                                                                                   ;
; LPM_WIDTHS             ; 1          ; Signed Integer                                                                                   ;
; LPM_PIPELINE           ; 0          ; Signed Integer                                                                                   ;
; CBXI_PARAMETER         ; mux_43e    ; Untyped                                                                                          ;
; DEVICE_FAMILY          ; Cyclone II ; Untyped                                                                                          ;
+------------------------+------------+--------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst8|LPM_MUX:LPM_MUX_component ;
+------------------------+------------+--------------------------------------------------------------------------------------------+
; Parameter Name         ; Value      ; Type                                                                                       ;
+------------------------+------------+--------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON         ; AUTO_CARRY                                                                                 ;
; IGNORE_CARRY_BUFFERS   ; OFF        ; IGNORE_CARRY                                                                               ;
; AUTO_CASCADE_CHAINS    ; ON         ; AUTO_CASCADE                                                                               ;
; IGNORE_CASCADE_BUFFERS ; OFF        ; IGNORE_CASCADE                                                                             ;
; LPM_WIDTH              ; 32         ; Signed Integer                                                                             ;
; LPM_SIZE               ; 2          ; Signed Integer                                                                             ;
; LPM_WIDTHS             ; 1          ; Signed Integer                                                                             ;
; LPM_PIPELINE           ; 0          ; Signed Integer                                                                             ;
; CBXI_PARAMETER         ; mux_k4e    ; Untyped                                                                                    ;
; DEVICE_FAMILY          ; Cyclone II ; Untyped                                                                                    ;
+------------------------+------------+--------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_ADD:inst14|lpm_add_sub:LPM_ADD_SUB_component ;
+------------------------+-------------+----------------------------------------------------------------------------------------------------+
; Parameter Name         ; Value       ; Type                                                                                               ;
+------------------------+-------------+----------------------------------------------------------------------------------------------------+
; LPM_WIDTH              ; 32          ; Signed Integer                                                                                     ;
; LPM_REPRESENTATION     ; UNSIGNED    ; Untyped                                                                                            ;
; LPM_DIRECTION          ; ADD         ; Untyped                                                                                            ;
; ONE_INPUT_IS_CONSTANT  ; NO          ; Untyped                                                                                            ;
; LPM_PIPELINE           ; 0           ; Untyped                                                                                            ;
; MAXIMIZE_SPEED         ; 5           ; Untyped                                                                                            ;
; REGISTERED_AT_END      ; 0           ; Untyped                                                                                            ;
; OPTIMIZE_FOR_SPEED     ; 5           ; Untyped                                                                                            ;
; USE_CS_BUFFERS         ; 1           ; Untyped                                                                                            ;
; CARRY_CHAIN            ; MANUAL      ; Untyped                                                                                            ;
; CARRY_CHAIN_LENGTH     ; 48          ; CARRY_CHAIN_LENGTH                                                                                 ;
; DEVICE_FAMILY          ; Cyclone II  ; Untyped                                                                                            ;
; USE_WYS                ; OFF         ; Untyped                                                                                            ;
; STYLE                  ; FAST        ; Untyped                                                                                            ;
; CBXI_PARAMETER         ; add_sub_plh ; Untyped                                                                                            ;
; AUTO_CARRY_CHAINS      ; ON          ; AUTO_CARRY                                                                                         ;
; IGNORE_CARRY_BUFFERS   ; OFF         ; IGNORE_CARRY                                                                                       ;
; AUTO_CASCADE_CHAINS    ; ON          ; AUTO_CASCADE                                                                                       ;
; IGNORE_CASCADE_BUFFERS ; OFF         ; IGNORE_CASCADE                                                                                     ;
+------------------------+-------------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction"     ;
+--------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                                                  ;
+--------+--------+----------+----------------------------------------------------------------------------------------------------------+
; remain ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:02     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 15 15:15:53 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Chen_Kevin_Single_Cycle_CPU -c Chen_Kevin_Single_Cycle_CPU
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_dec_to_hex.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Dec_to_Hex-Arc
    Info (12023): Found entity 1: Chen_Kevin_Dec_to_Hex
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_lpm_5bit_mux.vhd
    Info (12022): Found design unit 1: chen_kevin_lpm_5bit_mux-SYN
    Info (12023): Found entity 1: Chen_Kevin_LPM_5bit_MUX
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_lpm_mux.vhd
    Info (12022): Found design unit 1: chen_kevin_lpm_mux-SYN
    Info (12023): Found entity 1: Chen_Kevin_LPM_MUX
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_lpm_subtract.vhd
    Info (12022): Found design unit 1: chen_kevin_lpm_subtract-SYN
    Info (12023): Found entity 1: Chen_Kevin_LPM_SUBTRACT
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_lpm_divide.vhd
    Info (12022): Found design unit 1: chen_kevin_lpm_divide-SYN
    Info (12023): Found entity 1: Chen_Kevin_LPM_DIVIDE
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_lpm_add.vhd
    Info (12022): Found design unit 1: chen_kevin_lpm_add-SYN
    Info (12023): Found entity 1: Chen_Kevin_LPM_ADD
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_shift_right.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Shift_Right-arch
    Info (12023): Found entity 1: Chen_Kevin_Shift_Right
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_shift_left.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Shift_Left-arch
    Info (12023): Found entity 1: Chen_Kevin_Shift_Left
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_rotation_right.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Rotation_Right-arch
    Info (12023): Found entity 1: Chen_Kevin_Rotation_Right
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_rotation_left.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Rotation_Left-arch
    Info (12023): Found entity 1: Chen_Kevin_Rotation_Left
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_bitwise_xor.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Bitwise_XOR-arch
    Info (12023): Found entity 1: Chen_Kevin_Bitwise_XOR
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_bitwise_not.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Bitwise_NOT-arch
    Info (12023): Found entity 1: Chen_Kevin_Bitwise_NOT
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_bitwise_and.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Bitwise_AND-arch
    Info (12023): Found entity 1: Chen_Kevin_Bitwise_AND
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_bitwise_or.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Bitwise_OR-arch
    Info (12023): Found entity 1: Chen_Kevin_Bitwise_OR
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_alu.vhd
    Info (12022): Found design unit 1: Chen_Kevin_ALU-arch
    Info (12023): Found entity 1: Chen_Kevin_ALU
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_multiply.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Multiply-arch
    Info (12023): Found entity 1: Chen_Kevin_Multiply
Info (12021): Found 2 design units, including 1 entities, in source file ram3port.vhd
    Info (12022): Found design unit 1: ram3port-SYN
    Info (12023): Found entity 1: ram3port
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_single_cycle_cpu.bdf
    Info (12023): Found entity 1: Chen_Kevin_Single_Cycle_CPU
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_register.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Register-arch
    Info (12023): Found entity 1: Chen_Kevin_Register
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_memory.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Memory-arch
    Info (12023): Found entity 1: Chen_Kevin_Memory
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_instruction.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Instruction-arch
    Info (12023): Found entity 1: Chen_Kevin_Instruction
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_control.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Control-arch
    Info (12023): Found entity 1: Chen_Kevin_Control
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_signextend.vhd
    Info (12022): Found design unit 1: Chen_Kevin_SignExtend-arch
    Info (12023): Found entity 1: Chen_Kevin_SignExtend
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_shift_left_by_two.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Shift_Left_By_Two-arch
    Info (12023): Found entity 1: Chen_Kevin_Shift_Left_By_Two
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_alu_control.vhd
    Info (12022): Found design unit 1: Chen_Kevin_ALU_Control-arch
    Info (12023): Found entity 1: Chen_Kevin_ALU_Control
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_add_by_four.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Add_By_Four-arch
    Info (12023): Found entity 1: Chen_Kevin_Add_By_Four
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_pc.vhd
    Info (12022): Found design unit 1: Chen_Kevin_PC-arch
    Info (12023): Found entity 1: Chen_Kevin_PC
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_single_cycle_cpu_board.bdf
    Info (12023): Found entity 1: Chen_Kevin_Single_Cycle_CPU_Board
Info (12127): Elaborating entity "Chen_Kevin_Single_Cycle_CPU_Board" for the top level hierarchy
Info (12128): Elaborating entity "Chen_Kevin_Dec_to_Hex" for hierarchy "Chen_Kevin_Dec_to_Hex:inst2"
Info (12128): Elaborating entity "Chen_Kevin_Single_Cycle_CPU" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst"
Warning (275002): No superset bus at connection
Info (12128): Elaborating entity "Chen_Kevin_ALU_Control" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU_Control:inst3"
Warning (10631): VHDL Process Statement warning at Chen_Kevin_ALU_Control.vhd(14): inferring latch(es) for signal or variable "Chen_Kevin_op", which holds its previous value in one or more paths through the process
Info (10041): Inferred latch for "Chen_Kevin_op[0]" at Chen_Kevin_ALU_Control.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_op[1]" at Chen_Kevin_ALU_Control.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_op[2]" at Chen_Kevin_ALU_Control.vhd(14)
Info (10041): Inferred latch for "Chen_Kevin_op[3]" at Chen_Kevin_ALU_Control.vhd(14)
Info (12128): Elaborating entity "Chen_Kevin_Control" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Control:inst10"
Info (12128): Elaborating entity "Chen_Kevin_Instruction" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Instruction:inst20"
Info (12128): Elaborating entity "Chen_Kevin_PC" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_PC:inst23"
Info (12128): Elaborating entity "Chen_Kevin_LPM_MUX" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst15"
Info (12128): Elaborating entity "LPM_MUX" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst15|LPM_MUX:LPM_MUX_component"
Info (12130): Elaborated megafunction instantiation "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst15|LPM_MUX:LPM_MUX_component"
Info (12133): Instantiated megafunction "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst15|LPM_MUX:LPM_MUX_component" with the following parameter:
    Info (12134): Parameter "LPM_WIDTH" = "32"
    Info (12134): Parameter "LPM_SIZE" = "2"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_PIPELINE" = "0"
    Info (12134): Parameter "LPM_TYPE" = "LPM_MUX"
    Info (12134): Parameter "LPM_HINT" = "UNUSED"
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_k4e.tdf
    Info (12023): Found entity 1: mux_k4e
Info (12128): Elaborating entity "mux_k4e" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_MUX:inst15|LPM_MUX:LPM_MUX_component|mux_k4e:auto_generated"
Info (12128): Elaborating entity "Chen_Kevin_ALU" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2"
Warning (10492): VHDL Process Statement warning at Chen_Kevin_ALU.vhd(94): signal "Chen_Kevin_AND" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_ALU.vhd(96): signal "Chen_Kevin_OR" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_ALU.vhd(98): signal "Chen_Kevin_ADD" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_ALU.vhd(100): signal "Chen_Kevin_SUBTRACT" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_ALU.vhd(102): signal "Chen_Kevin_MULTIPLYResult" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_ALU.vhd(104): signal "Chen_Kevin_DIVIDE" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_ALU.vhd(108): signal "Chen_Kevin_Answer" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at Chen_Kevin_ALU.vhd(113): signal "Chen_Kevin_Answer" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10631): VHDL Process Statement warning at Chen_Kevin_ALU.vhd(90): inferring latch(es) for signal or variable "Chen_Kevin_Answer", which holds its previous value in one or more paths through the process
Info (10041): Inferred latch for "Chen_Kevin_Answer[0]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[1]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[2]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[3]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[4]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[5]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[6]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[7]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[8]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[9]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[10]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[11]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[12]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[13]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[14]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[15]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[16]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[17]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[18]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[19]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[20]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[21]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[22]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[23]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[24]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[25]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[26]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[27]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[28]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[29]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[30]" at Chen_Kevin_ALU.vhd(90)
Info (10041): Inferred latch for "Chen_Kevin_Answer[31]" at Chen_Kevin_ALU.vhd(90)
Info (12128): Elaborating entity "Chen_Kevin_Bitwise_AND" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Bitwise_AND:Chen_Kevin_ANDFunction"
Info (12128): Elaborating entity "Chen_Kevin_Bitwise_OR" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Bitwise_OR:Chen_Kevin_ORFunction"
Info (12128): Elaborating entity "Chen_Kevin_LPM_ADD" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_ADD:Chen_Kevin_LPM_ADDFunction"
Info (12128): Elaborating entity "lpm_add_sub" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_ADD:Chen_Kevin_LPM_ADDFunction|lpm_add_sub:LPM_ADD_SUB_component"
Info (12130): Elaborated megafunction instantiation "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_ADD:Chen_Kevin_LPM_ADDFunction|lpm_add_sub:LPM_ADD_SUB_component"
Info (12133): Instantiated megafunction "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_ADD:Chen_Kevin_LPM_ADDFunction|lpm_add_sub:LPM_ADD_SUB_component" with the following parameter:
    Info (12134): Parameter "lpm_direction" = "ADD"
    Info (12134): Parameter "lpm_hint" = "ONE_INPUT_IS_CONSTANT=NO,CIN_USED=NO"
    Info (12134): Parameter "lpm_representation" = "UNSIGNED"
    Info (12134): Parameter "lpm_type" = "LPM_ADD_SUB"
    Info (12134): Parameter "lpm_width" = "32"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_plh.tdf
    Info (12023): Found entity 1: add_sub_plh
Info (12128): Elaborating entity "add_sub_plh" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_ADD:Chen_Kevin_LPM_ADDFunction|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated"
Info (12128): Elaborating entity "Chen_Kevin_LPM_SUBTRACT" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction"
Info (12128): Elaborating entity "lpm_add_sub" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction|lpm_add_sub:LPM_ADD_SUB_component"
Info (12130): Elaborated megafunction instantiation "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction|lpm_add_sub:LPM_ADD_SUB_component"
Info (12133): Instantiated megafunction "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction|lpm_add_sub:LPM_ADD_SUB_component" with the following parameter:
    Info (12134): Parameter "lpm_direction" = "SUB"
    Info (12134): Parameter "lpm_hint" = "ONE_INPUT_IS_CONSTANT=NO,CIN_USED=NO"
    Info (12134): Parameter "lpm_representation" = "UNSIGNED"
    Info (12134): Parameter "lpm_type" = "LPM_ADD_SUB"
    Info (12134): Parameter "lpm_width" = "32"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_qmh.tdf
    Info (12023): Found entity 1: add_sub_qmh
Info (12128): Elaborating entity "add_sub_qmh" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_SUBTRACT:Chen_Kevin_LPM_SUBTRACTFunction|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qmh:auto_generated"
Info (12128): Elaborating entity "Chen_Kevin_Multiply" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Multiply:Chen_Kevin_LPM_MULTIPLYFunction"
Info (12128): Elaborating entity "Chen_Kevin_LPM_DIVIDE" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction"
Info (12128): Elaborating entity "lpm_divide" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component"
Info (12130): Elaborated megafunction instantiation "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component"
Info (12133): Instantiated megafunction "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component" with the following parameter:
    Info (12134): Parameter "lpm_drepresentation" = "UNSIGNED"
    Info (12134): Parameter "lpm_hint" = "LPM_REMAINDERPOSITIVE=TRUE"
    Info (12134): Parameter "lpm_nrepresentation" = "UNSIGNED"
    Info (12134): Parameter "lpm_type" = "LPM_DIVIDE"
    Info (12134): Parameter "lpm_widthd" = "32"
    Info (12134): Parameter "lpm_widthn" = "32"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_eup.tdf
    Info (12023): Found entity 1: lpm_divide_eup
Info (12128): Elaborating entity "lpm_divide_eup" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component|lpm_divide_eup:auto_generated"
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_9nh.tdf
    Info (12023): Found entity 1: sign_div_unsign_9nh
Info (12128): Elaborating entity "sign_div_unsign_9nh" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component|lpm_divide_eup:auto_generated|sign_div_unsign_9nh:divider"
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_k5f.tdf
    Info (12023): Found entity 1: alt_u_div_k5f
Info (12128): Elaborating entity "alt_u_div_k5f" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component|lpm_divide_eup:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_lkc.tdf
    Info (12023): Found entity 1: add_sub_lkc
Info (12128): Elaborating entity "add_sub_lkc" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component|lpm_divide_eup:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_lkc:add_sub_0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_mkc.tdf
    Info (12023): Found entity 1: add_sub_mkc
Info (12128): Elaborating entity "add_sub_mkc" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_LPM_DIVIDE:Chen_Kevin_DIVIDEFunction|lpm_divide:LPM_DIVIDE_component|lpm_divide_eup:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_mkc:add_sub_1"
Info (12128): Elaborating entity "Chen_Kevin_Register" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Register:inst"
Info (12128): Elaborating entity "Chen_Kevin_Memory" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Memory:inst6"
Warning (10445): VHDL Subtype or Type Declaration warning at Chen_Kevin_Memory.vhd(17): subtype or type has null range
Info (12128): Elaborating entity "Chen_Kevin_LPM_5bit_MUX" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_5bit_MUX:inst11"
Info (12128): Elaborating entity "LPM_MUX" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_5bit_MUX:inst11|LPM_MUX:LPM_MUX_component"
Info (12130): Elaborated megafunction instantiation "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_5bit_MUX:inst11|LPM_MUX:LPM_MUX_component"
Info (12133): Instantiated megafunction "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_5bit_MUX:inst11|LPM_MUX:LPM_MUX_component" with the following parameter:
    Info (12134): Parameter "LPM_WIDTH" = "5"
    Info (12134): Parameter "LPM_SIZE" = "2"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_PIPELINE" = "0"
    Info (12134): Parameter "LPM_TYPE" = "LPM_MUX"
    Info (12134): Parameter "LPM_HINT" = "UNUSED"
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_43e.tdf
    Info (12023): Found entity 1: mux_43e
Info (12128): Elaborating entity "mux_43e" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_5bit_MUX:inst11|LPM_MUX:LPM_MUX_component|mux_43e:auto_generated"
Info (12128): Elaborating entity "Chen_Kevin_SignExtend" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_SignExtend:inst5"
Info (12128): Elaborating entity "Chen_Kevin_Add_By_Four" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Add_By_Four:inst18"
Info (12128): Elaborating entity "Chen_Kevin_LPM_ADD" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_LPM_ADD:inst14"
Info (12128): Elaborating entity "Chen_Kevin_Shift_Left_By_Two" for hierarchy "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Shift_Left_By_Two:inst13"
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU_Control:inst3|Chen_Kevin_op[3]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU_Control:inst3|Chen_Kevin_op[2]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU_Control:inst3|Chen_Kevin_op[1]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU_Control:inst3|Chen_Kevin_op[0]" is permanently enabled
Info (276014): Found 1 instances of uninferred RAM logic
    Info (276004): RAM logic "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_Memory:inst6|Chen_Kevin_ram" is uninferred due to inappropriate RAM size
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[3]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[2]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[1]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[0]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[7]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[6]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[5]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[4]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[11]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[10]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[9]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[8]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[15]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[14]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[13]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[12]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[19]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[18]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[17]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[16]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[23]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[22]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[21]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[20]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[27]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[26]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[25]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[24]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[31]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[30]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[29]" is permanently enabled
Warning (14026): LATCH primitive "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_ALU:inst2|Chen_Kevin_Answer[28]" is permanently enabled
Warning (12241): 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Warning (13004): Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state.
    Warning (13310): Register "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_PC:inst23|temp[2]" is converted into an equivalent circuit using register "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_PC:inst23|temp[2]~_emulated" and latch "Chen_Kevin_Single_Cycle_CPU:inst|Chen_Kevin_PC:inst23|temp[2]~1"
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "Chen_Kevin_Op[3]" is stuck at GND
    Warning (13410): Pin "Chen_Kevin_Op[2]" is stuck at GND
Info (17049): 768 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 354 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 2 input pins
    Info (21059): Implemented 60 output pins
    Info (21061): Implemented 292 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 55 warnings
    Info: Peak virtual memory: 4699 megabytes
    Info: Processing ended: Wed May 15 15:16:01 2019
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


