## 数据
### logic
- 可以连续赋值，用门和模块驱动。
- 只能有一个驱动。
### 双状态数
**bit** 单比特，无符号
**int** 32比特，有符号
**unsigned int** 32比特，无符号
**byte** 8比特，有符号
**shortint** 16比特，有符号
**longint** 64比特，有符号
**integer** 32比特，有符号
**time** 64比特，无符号
**real** 双精度浮点
## 定宽数组
int lo_high[0:15]=== int c[16]
### 常量数组
int const[5]='{0,1,2,3,4};
### 数组长度
```systemverilog
$size(const)
```

### 数组循环
##### for
```systemverilog
for(int i=0;i<$size(src);i++)
	src[i]=i;
```
##### foreach
```systemverilog
foreach(dst[i,j])
	dst[i][j]=src[i][j]*2;
```
### 下标和位下标
```systemverilog
bit [31:0] src[5];
$display(src[0][2:1])
```
### 合并数组
- 合并位和数组大小放在变量名前
- 数组大小格式为[msb,lsb]，不能是[size]
```systemverilog
bit [3:0][7:0]
```
- 合并数组可以和非合并数组混用
## 动态数组
### 操作
- 使用空下标声明
```systemverilog
int dyn[];
```
- new[]分配空间
```systemverilog
dyn=new[5];
```
- 拷贝构造
```systemverilog
dyn=new[100](dyn);
```
- 删除
```systemverilog
dyn.delete();
```
## 队列
- 在任何地方增减元素
```systemverilog
q[$]={...}
q.insert(1,j);
q.insert(1,q);
q.delete(1);
q.push_front(1); //在队列前插入
i=q.pop_back; //弹出队列最后一位
q.push_back(8); //在队列末尾插入
j=q.pop_front; //弹出队列第一位
```
- '$'相当于':'
## 关联数组
- 超大容量数组，只为实际写入的元素分配空间
- 方括号内放置数据类型
```systemverilog
bit [63:0] assoc[bit[63:0]];
//遍历
foreach (assoc[i])
	$display(assoc[idx])
//遍历
if(assoc.first(idx))
	begin
  do
    $display(assoc[idx]);
    while(assoc.next(idx));
```
## 数组缩减方法
```systemveriog
bit on[10];
on.sum;
on.product;
on.and;
on.or;
on.xor;
```
## 数组定位方法
- min,max,unique：返回队列
```systemverilog
tq=on.find with(item>0); //返回元素
tq=on.find_index with(item>0); //返回索引
tq=on.find_first with(item>0); //返回第一个元素
tq=on.find_first_index with(item>0); //返回第一个索引
tq=on.find_last with(item==1); //返回最后一个元素
tq=on.find_last_index with(item==1); //返回最后一个索引
```
## 数组排序
```systemverilog
d.reverse(); //翻转，不能with
d.sort(); //从小到大
d.rsort(); //从大到小
d.shuffle(); //乱序，不能with
```
## 自定义类型
### typedef（后缀_t）
```systemverilog
parameter OPSIZE=8;
typedef reg [OPSIZE-1:0] opreg_t;
```
常用
```systemverilog
typedef bit [31:0] unit;
==>
typedef int unsigned unit;
```
自定义数组类型
```systemverilog
typedef int fixed_array5[5];
```
## 结构
### struct创建（可综合）（后缀_s）
```systemverilog
struct {
	bit [7:0] r,g,b;
	} pixel_s;
```
### 初始化结构
```systemverilog
pixel_s st='{8'b00000010,
			8'b00111111,
			8'b00001101};
```
### 合并结构
- packed 没有闲置空间
```systemverilog
struct packed {
	bit [7:0] r,g,b;
	} pixel_s;
```
## 类型转换
### 静态
- 单引号
```systemverilog
i=int'(10.0-0.1)
```
### 动态
- $cast
### 流操作符
- <<, >>
把后面的数据打包成比特流
- >>数据从左到右变成流
- <<数据从右到左变成流
- 可以指定宽度
```systemverilog
h={>>{j}}; //位正序
h={<<{j}}; //位倒序
h={>>byte{j}}; //字节正序
h={<<byte{j}}; //字节倒序
b={<<4{8'b10100101}}; //半字节倒序
{>>{q,r,s,t}}=j; //分散
j={>>{q,r,s,t}}; //集中
```
- 队列转换
```systemverilog
bit [15:0] wq[$];
bit [7:0] bq[$];
bq={>>{wq}}; //字转字节
wq={>>{bq}}; //字节转字
```
结构同理

## 枚举
### 定义
```systemverilog
enum {RED,BLUE,GREEN} color;
typedef enum {INIT,DECODE=2,IDLE} fsmstate_e;
```
- 枚举变量初始值为0，需要把0指定给枚举常量
- .name()得到枚举变量的字符串
### 遍历函数
```systemverilog
d.first;
d.last;
d.next;
d.next(N); //后N个枚举常量
d.prev:
d.prev(N); //前N个枚举常量
#next,prev支持绕回
```
### 枚举类型
- 整型赋给枚举必须显示转换
```systemverilog
$cast(enum_t,int_t); //右值赋给左值，成功返回1
```
## 其他数据
### 常量
const
### 字符串
- string保存长度可变的字符串
- 单字符为byte类型，编号从0开始
- *操作*
```systemverilog
string s;
s.getc(N); //返回第N位字符
s.tolower(); //小写
s.len(); //返回长度
s.substr(start,end); //提取从start到end的字符
$psprintf("%s",string);
```