#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 624 624 1
1 574 574 1
2 948 948 1
3 474 474 1
4 25 25 0
5 75 75 0
6 212 212 0
7 125 125 0
8 25 25 0
9 250 250 0
10 75 75 0
11 125 125 0
12 100 100 0
13 350 350 0
14 462 462 0
15 100 100 0
16 125 125 0
17 125 125 0
18 237 237 0
19 237 237 0
20 1004 1004 1
21 487 487 1
22 525 525 1
23 917 917 1
24 262 262 0
25 225 225 0
26 262 262 0
27 262 262 0
28 100 100 0
29 175 175 0
30 262 262 0
31 100 100 0
32 262 262 0
33 450 450 0
34 300 300 0
35 100 100 0
36 100 100 0
37 237 237 0
38 225 225 0
39 237 237 0
# Arcs: idS idT delay bandwidth
0 19 7 112
0 7 9 75
0 1 3 156
0 2 8 156
0 3 2 125
1 39 4 112
1 17 5 75
1 11 9 75
1 2 5 156
1 0 3 156
2 32 3 112
2 33 8 150
2 20 3 187
2 14 1 187
2 1 2 156
2 0 3 156
3 26 2 112
3 20 3 125
3 18 1 112
3 0 9 125
4 5 7 25
5 6 7 50
5 4 10 25
6 20 6 112
6 7 6 50
6 5 10 50
7 0 9 75
7 6 2 50
8 10 5 25
9 38 2 75
9 30 5 75
9 10 6 50
9 11 4 50
10 9 2 50
10 8 6 25
11 1 8 75
11 9 4 50
12 13 6 50
12 14 10 50
13 23 2 150
13 14 4 100
13 15 3 50
13 12 3 50
14 32 10 75
14 2 9 187
14 15 3 50
14 13 9 100
14 12 10 50
15 14 8 50
15 13 3 50
16 23 4 75
16 19 8 50
17 1 4 75
17 18 3 50
18 3 9 112
18 19 8 75
18 17 10 50
19 0 7 112
19 18 9 75
19 16 4 50
20 6 10 112
20 3 3 125
20 2 6 187
20 24 1 112
20 21 1 125
20 22 4 125
20 23 3 218
21 30 9 112
21 22 10 125
21 23 7 125
21 20 7 125
22 33 4 150
22 23 9 125
22 21 2 125
22 20 8 125
23 13 1 150
23 27 5 112
23 16 2 75
23 37 3 112
23 22 6 125
23 21 1 125
23 20 8 218
24 20 7 112
24 25 6 75
24 26 9 75
25 34 3 75
25 27 1 75
25 24 9 75
26 3 8 112
26 27 6 75
26 24 8 75
27 23 4 112
27 26 4 75
27 25 2 75
28 29 7 50
28 31 5 50
29 30 8 75
29 31 9 50
29 28 1 50
30 9 4 75
30 21 9 112
30 29 5 75
31 29 9 50
31 28 5 50
32 14 6 75
32 2 2 112
32 34 10 75
33 2 8 150
33 22 2 150
33 34 5 100
33 35 2 50
34 25 8 75
34 35 4 50
34 33 7 100
34 32 10 75
35 34 7 50
35 33 5 50
36 37 7 50
36 39 2 50
37 23 4 112
37 38 8 75
37 36 7 50
38 9 6 75
38 39 7 75
38 37 7 75
39 1 9 112
39 38 10 75
39 36 6 50
