
Implementación de un Sumador con FSM y un cronómetro en FPGA con Quartus y Verilog

📌 Descripción

Este proyecto fue el examen argumentativo de la unidad TE2002B, donde implementé un cronómetro y un sumador con FSM que va desde N hasta 0.

⚙️ Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10)

Cable de programación JTAG


📂 Estructura del Proyecto

/Argumentativo

│── Chronometer.v # Módulo de cronómetro

│── Chronometer.qpf # Archivo del proyecto en Quartus

│── Chronometer.qsf # Archivo de configuración del FPGA

│── README.md # Este archivo

│── SumModule.v # Módulo de sumador

│── SumModule.qpf # Archivo del proyecto en Quartus

│── SumModule.qsf # Archivo de configuración del FPGA



