# 2024.03.04-3.3 Interlude: Chisel Standard Library

## Decoupled: A Standard Ready-Valid Interface

在 Chisel 中，`DecoupledIO` 是一种标准的准备就绪（ready-valid）接口，广泛用于不同模块间的数据传输，提供了一种带有流控制的通信机制。使用 `DecoupledIO` 可以有效地处理数据传输的同步问题，特别是在生产者（source）和消费者（sink）速率不匹配时，确保数据的正确传输与接收。

### 组件

`DecoupledIO` 接口由以下三个主要部分组成：

1. valid（有效） - 这是一个输出信号（从数据源角度看），用于表明当前的数据是有效的，可以被读取。当数据源有数据准备好发送时，它会将 `valid` 信号置为高电平。
2. ready（准备就绪） - 这是一个输入信号（从数据源角度看），用于表明目标模块（接收端）准备好接收数据。当接收端可以接收新的数据时，它会将 `ready` 信号置为高电平。
3. bits（数据位） - 这个信号承载了要传输的实际数据。数据的宽度和类型可以是任意的，从简单的 `UInt` 或 `Bool` 到复杂的用户定义 `Bundle`。

### 数据传输

在 `DecoupledIO` 接口中，数据传输在以下条件下发生：

- 数据源设置 `valid` 为高电平，表示其有数据要发送。
- 接收端设置 `ready` 为高电平，表示其准备好接收数据。

当且仅当同一时钟周期内 `valid` 和 `ready` 同时为高电平时，数据才会被传输。这允许在接收端或发送端任一端控制数据流，实现背压（backpressure）机制：

- 如果接收端未准备好接收（`ready` 为低），即使发送端有数据发送（`valid` 为高），数据也不会被传输。
- 如果发送端没有数据要发送（`valid` 为低），即使接收端准备好了（`ready` 为高），也不会有数据传输。

### 使用场景

`DecoupledIO` 非常适用于生产者和消费者速率不一致的情况，如：

- 在 FIFO 队列的实现中，确保数据不会在缓冲区满时被写入，或在缓冲区空时被读出。
- 在处理器设计中，用于不同执行单元间的数据传输，确保在数据未准备好或处理单元未准备好时不发生数据传输。

### 代码示例

以下是如何在 Chisel 中创建一个 `DecoupledIO` 接口的简单示例：

```scala
val data = UInt(8.W) // 定义数据宽度
val decoupledData = Decoupled(data) // 创建 DecoupledIO 接口
```

这里，`decoupledData` 将是一个拥有 `valid`、`ready` 和 `bits` 字段的 `DecoupledIO` Bundle，可用于模块间的数据传输。

## Queue

```scala
test(new Module {
    // Example circuit using a Queue
    val io = IO(new Bundle {
      val in = Flipped(Decoupled(UInt(8.W)))
      val out = Decoupled(UInt(8.W))
    })
    val queue = Queue(io.in, 2)  // 2-element queue
    io.out <> queue
  }) { c =>
    c.io.out.ready.poke(false.B)
    c.io.in.valid.poke(true.B)  // Enqueue an element
    c.io.in.bits.poke(42.U)
    println(s"Starting:")
    println(s"\tio.in: ready=${c.io.in.ready.peek().litValue}")
    println(s"\tio.out: valid=${c.io.out.valid.peek().litValue}, bits=${c.io.out.bits.peek().litValue}")
    c.clock.step(1)

    c.io.in.valid.poke(true.B)  // Enqueue another element
    c.io.in.bits.poke(43.U)
    // What do you think io.out.valid and io.out.bits will be?
    println(s"After first enqueue:")
    println(s"\tio.in: ready=${c.io.in.ready.peek().litValue}")
    println(s"\tio.out: valid=${c.io.out.valid.peek().litValue}, bits=${c.io.out.bits.peek().litValue}")
    c.clock.step(1)

    c.io.in.valid.poke(true.B)  // Read a element, attempt to enqueue
    c.io.in.bits.poke(44.U)
    c.io.out.ready.poke(true.B)
    // What do you think io.in.ready will be, and will this enqueue succeed, and what will be read?
    println(s"On first read:")
    println(s"\tio.in: ready=${c.io.in.ready.peek().litValue}")
    println(s"\tio.out: valid=${c.io.out.valid.peek().litValue}, bits=${c.io.out.bits.peek().litValue}")
    c.clock.step(1)

    c.io.in.valid.poke(false.B)  // Read elements out
    c.io.out.ready.poke(true.B)
    // What do you think will be read here?
    println(s"On second read:")
    println(s"\tio.in: ready=${c.io.in.ready.peek().litValue}")
    println(s"\tio.out: valid=${c.io.out.valid.peek().litValue}, bits=${c.io.out.bits.peek().litValue}")
    c.clock.step(1)

    // Will a third read produce anything?
    println(s"On third read:")
    println(s"\tio.in: ready=${c.io.in.ready.peek().litValue}")
    println(s"\tio.out: valid=${c.io.out.valid.peek().litValue}, bits=${c.io.out.bits.peek().litValue}")
    c.clock.step(1)
}
```

```scala
Starting:
	io.in: ready=1
	io.out: valid=0, bits=0
After first enqueue:
	io.in: ready=1
	io.out: valid=1, bits=42
On first read:
	io.in: ready=0
	io.out: valid=1, bits=42
On second read:
	io.in: ready=1
	io.out: valid=1, bits=43
On third read:
	io.in: ready=1
	io.out: valid=0, bits=42
```

1. `val in = Flipped(Decoupled(UInt(8.W)))` 这里的`Flipped`表示是`Input`，因为`Decoupled`默认是`Output`
2. `val queue = Queue(io.in, 2)` 连接 `io.in` 到队列的输入端： 这意味着 `io.in` 上发生的任何事情（比如信号变化）都会直接影响到队列。具体来说，当您在测试代码中设置 `io.in.valid` 和 `io.in.bits`，您实际上是在向队列的入队端提供数据。
3. `io.out <> queue` 时，你实际上是在将模块的输出接口 `io.out` 和队列 `queue` 的出队接口双向连接。

   具体来说，对于 `DecoupledIO` 接口：

   - `io.out.valid` 会连接到 `queue.io.deq.valid`。
   - `io.out.bits` 会连接到 `queue.io.deq.bits`。
   - `queue.io.deq.ready` 会连接到 `io.out.ready`。

   这种连接方式确保了数据可以从 `queue` 的出队端传输到模块的输出 `io.out`，同时允许 `io.out` 控制背压（通过 `ready` 信号）以及 `queue` 报告其状态（通过 `valid` 信号）。

- 开始时：
  - 首先，输出端 `io.out.ready` 被设为 `false`，表示消费者还没准备好接收数据。
  - 输入端 `io.in.valid` 被设为 `true`，并通过 `io.in.bits` 提供了值 42，尝试将其入队。
  - 打印的输出显示，初始时，`io.in.ready` 应该为 `true`（队列未满，可以接收数据），而 `io.out.valid` 应该为 `false`（数据尚未出队到输出端）。
- 首次入队后：
  - 程序尝试将另一个值 43 入队，并再次检查状态。
  - 由于队列不满，第二个值应该成功入队。`io.in.ready` 仍然为 `true`，表明还可以接收更多数据。
  - `io.out.valid` 被设置为 `true` 并且 `io.out.bits` 被更新为 42，因为队列内部确实有一个元素（42）准备好了并且尝试发送。即使 `io.out.ready` 是 `false`，`io.out.valid` 和 `io.out.bits` 仍然会反映队列出口处的数据状态。
  - 尽管 `io.out.valid` 为 `true` 并且 `io.out.bits` 显示了数据（42），但由于 `io.out.ready` 为 `false`，这次数据传输并不会真正完成。换句话说，42 在逻辑上是"准备发送"的，但由于缺乏接收准备就绪的确认（即 `io.out.ready` 为 `false`），它实际上并没有"被接收"。
- 首次读取尝试：
  - 程序尝试同时进行读取（将 `io.out.ready` 设为 `true`）和入队（值 44）。
  - 由于此时输出准备好接收数据，第一个入队的值（42）应该会被传递到 `io.out`，`io.out.valid` 应变为 `true`，`io.out.bits` 应显示 42。
  - `io.in.ready` 为 `0`。这是因为队列（`queue`）此时已经满了。
- 第二次读取：
  - 这时不再有新数据入队，但 `io.out` 准备好读取数据。
  - 应该能读取到之前入队的第二个值 43，`io.out.valid` 应为 `true`，`io.out.bits` 应显示 43。
- 第三次读取尝试：
  - 在这一步，尽管 `io.out` 依然准备好接收数据，但队列应该已经空了。
  - 因此，`io.out.valid` 应该变回 `false`，表示没有更多数据可读。
  - 不过为什么是 42？
  注：
  1. `peek()` 函数用于查看信号的当前值，而 `.litValue` 用于获取这个值作为一个 Scala 的字面量（literal）。因此，`c.io.in.ready.peek().litValue` 表示查看 `c.io.in.ready` 信号的当前值，并获取其字面量值。
  2. 必须要`c.clock.step(1)`以后才会有输出

## Arbiter

一个 Arbiter 是用于解决多个请求源争用单一资源的组件。它的基本功能是在多个输入信号中选择一个进行输出，基于某种特定的优先级或策略。在处理多个并发请求访问同一资源（例如，总线或共享内存）时，仲裁器确保每个时刻只有一个选定的请求被服务，同时遵循公平性或优先级规则，避免资源冲突或死锁。

1. `Arbiter`：这是一个静态优先级仲裁器，它总是优先选择索引较低的生产者。如果有多个请求同时到达，`Arbiter` 会根据请求信号的索引顺序来决定优先权，索引较小的请求者会获得优先服务。这意味着如果较低索引的请求者持续有请求，它将持续获得资源，而更高索引的请求者则需要等待。

   示例代码如下：

   ```scala
   test(new Module {
       // Example circuit using a priority arbiter
       val io = IO(new Bundle {
         val in = Flipped(Vec(2, Decoupled(UInt(8.W))))
         val out = Decoupled(UInt(8.W))
       })
       // Arbiter doesn't have a convenience constructor, so it's built like any Module
       val arbiter = Module(new Arbiter(UInt(8.W), 2))  // 2 to 1 Priority Arbiter
       arbiter.io.in <> io.in
       io.out <> arbiter.io.out
     }) { c =>
       c.io.in(0).valid.poke(false.B)
       c.io.in(1).valid.poke(false.B)
       c.io.out.ready.poke(false.B)
       println(s"Start:")
       println(s"\tin(0).ready=${c.io.in(0).ready.peek().litValue}, in(1).ready=${c.io.in(1).ready.peek().litValue}")
       println(s"\tout.valid=${c.io.out.valid.peek().litValue}, out.bits=${c.io.out.bits.peek().litValue}")
       c.io.in(1).valid.poke(true.B)  // Valid input 1
       c.io.in(1).bits.poke(42.U)
       c.io.out.ready.poke(true.B)
       // What do you think the output will be?
       println(s"valid input 1:")
       println(s"\tin(0).ready=${c.io.in(0).ready.peek().litValue}, in(1).ready=${c.io.in(1).ready.peek().litValue}")
       println(s"\tout.valid=${c.io.out.valid.peek().litValue}, out.bits=${c.io.out.bits.peek().litValue}")
       c.io.in(0).valid.poke(true.B)  // Valid inputs 0 and 1
       c.io.in(0).bits.poke(43.U)
       // What do you think the output will be? Which inputs will be ready?
       println(s"valid inputs 0 and 1:")
       println(s"\tin(0).ready=${c.io.in(0).ready.peek().litValue}, in(1).ready=${c.io.in(1).ready.peek().litValue}")
       println(s"\tout.valid=${c.io.out.valid.peek().litValue}, out.bits=${c.io.out.bits.peek().litValue}")
       c.io.in(1).valid.poke(false.B)  // Valid input 0
       // What do you think the output will be?
       println(s"valid input 0:")
       println(s"\tin(0).ready=${c.io.in(0).ready.peek().litValue}, in(1).ready=${c.io.in(1).ready.peek().litValue}")
       println(s"\tout.valid=${c.io.out.valid.peek().litValue}, out.bits=${c.io.out.bits.peek().litValue}")
   }
   ```

   ```scala
   Start:
     in(0).ready=0, in(1).ready=0
     out.valid=0, out.bits=0
   valid input 1:
     in(0).ready=1, in(1).ready=1
     out.valid=1, out.bits=42
   valid inputs 0 and 1:
     in(0).ready=1, in(1).ready=0
     out.valid=1, out.bits=43
   valid input 0:
     in(0).ready=1, in(1).ready=0
     out.valid=1, out.bits=43
   ```

   1. 初始状态检查:
      - 首先，测试确认在没有任何有效输入 (`io.in(0).valid` 和 `io.in(1).valid` 都为 `false`) 时，输出 (`io.out.valid`) 也应为 `false`，表示没有数据通过仲裁器。
   2. 激活第二个输入:

      - 然后，测试激活 `io.in(1)`（即索引为 1 的输入），同时保持 `io.out.ready` 为 `true`，这模拟了接收端准备好接收数据的情况。预期 `io.in(1)` 的数据应该通过到 `io.out`。
      - 两个输入的 `ready` 信号都是 `1`。这是因为 `Arbiter` 的行为是基于它可以传递数据的能力。让我们分解这个情况：
        当只有 `io.in(1)` 有效时：
        - `in(0).ready=1`：这意味着 `Arbiter` 仲裁器准备好从 `io.in(0)` 接收数据，尽管此时 `io.in(0)` 没有数据（不是有效的）。`ready` 信号为 `1` 表示如果 `io.in(0)` 有数据，`Arbiter` 准备好接收它。
        - `in(1).ready=1`：同时，`Arbiter` 也表示准备好接收 `io.in(1)` 的数据，因为它是有效的。在这种情况下，由于 `io.out.ready` 被设置为 `true`，`Arbiter` 知道输出端已经准备好接收数据，所以它将 `io.in(1)` 的 `ready` 也置为 `1`。

      这里的关键是 `ready` 信号表示的是接收能力而非当前的数据有效性。即使 `io.in(0)` 当前没有标记为有效，`Arbiter` 也表明它准备好从该输入接收数据，这就是为什么在 `io.in(1)` 有效时，`io.in(0).ready` 也会是 `1`。

   3. 同时激活两个输入:
      - 接下来，测试同时激活两个输入，即 `io.in(0)` 和 `io.in(1)` 都设置为有效。由于 `Arbiter` 的静态优先级策略，预期 `io.in(0)` 的数据（即优先级更高的输入）会被传递到 `io.out`。
      - 当两个输入 `io.in(0)` 和 `io.in(1)` 都被设置为有效时，`Arbiter` 会根据其内部逻辑来选择一个输入。对于普通的 `Arbiter`，它将优先选择索引较低的输入，即 `io.in(0)`。
      - 由于 `io.in(0)` 被选中，`io.in(1)` 的 `ready` 信号将会被置为 `false`，而 `io.in(0).ready` 会是 `true`，表示 `Arbiter` 准备接受 `io.in(0)` 的数据。
      - 在此情况下，即使您设置了 `io.in(1).bits`，这个数据也不会被 `Arbiter` 选择，因为 `io.in(0)` 有更高的优先级。
   4. 只激活第一个输入:
      - 最后，测试只激活 `io.in(0)`。即使之前 `io.in(1)` 被激活过，在这一步中只有 `io.in(0)` 有效，所以只有它的数据应该被传递到 `io.out`。

2. `RRArbiter`：这是一个循环（round-robin）仲裁器，它按照循环的顺序为请求者提供服务，确保了长期的公平性。当一个请求被服务后，`RRArbiter` 会记住最后被服务的请求，并在下一个服务周期中优先考虑下一个请求者。这样可以确保即使在高负载下，所有请求者也能获得均等的服务机会。

   示例代码如下：

   ```scala
   val rrArbiter = Module(new RRArbiter(UInt(8.W), 2))
   rrArbiter.io.in(0) <> producer0
   rrArbiter.io.in(1) <> producer1
   consumer <> rrArbiter.io.out
   ```

注：Ariter 是组合电路，不需要 step(1)

## Misc Function Blocks

### Bitwise Utilities

### PopCount

PopCount returns the number of high (1) bits in the input as a `UInt`.

```scala
test(new Module {
    // Example circuit using PopCount
    val io = IO(new Bundle {
      val in = Input(UInt(8.W))
      val out = Output(UInt(8.W))
    })
    io.out := PopCount(io.in)
  }) { c =>
    // Integer.parseInt is used create an Integer from a binary specification
    c.io.in.poke(Integer.parseInt("00000000", 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=${c.io.out.peek().litValue}")

    c.io.in.poke(Integer.parseInt("00001111", 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=${c.io.out.peek().litValue}")

    c.io.in.poke(Integer.parseInt("11001010", 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=${c.io.out.peek().litValue}")

    c.io.in.poke(Integer.parseInt("11111111", 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=${c.io.out.peek().litValue}")

}
```

```scala
in=0b0, out=0
in=0b1111, out=4
in=0b11001010, out=4
in=0b11111111, out=8
```

### Reverse

Reverse returns the bit-reversed input

```scala
test(new Module {
    // Example circuit using Reverse
    val io = IO(new Bundle {
      val in = Input(UInt(8.W))
      val out = Output(UInt(8.W))
    })
    io.out := Reverse(io.in)
  }) { c =>
    // Integer.parseInt is used create an Integer from a binary specification
    c.io.in.poke(Integer.parseInt("01010101", 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=0b${c.io.out.peek().litValue.toInt.toBinaryString}")

    c.io.in.poke(Integer.parseInt("00001111", 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=0b${c.io.out.peek().litValue.toInt.toBinaryString}")

    c.io.in.poke(Integer.parseInt("11110000", 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=0b${c.io.out.peek().litValue.toInt.toBinaryString}")

    c.io.in.poke(Integer.parseInt("11001010", 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=0b${c.io.out.peek().litValue.toInt.toBinaryString}")
}
```

```scala
in=0b1010101, out=0b10101010
in=0b1111, out=0b11110000
in=0b11110000, out=0b1111
in=0b11001010, out=0b1010011
```

### OneHot encoding utilities

### `UIntToOH`

UInt to OneHot

```scala
test(new Module {
    // Example circuit using UIntToOH
    val io = IO(new Bundle {
      val in = Input(UInt(4.W))
      val out = Output(UInt(16.W))
    })
    io.out := UIntToOH(io.in)
  }) { c =>
    c.io.in.poke(0.U)
    println(s"in=${c.io.in.peek().litValue}, out=0b${c.io.out.peek().litValue.toInt.toBinaryString}")

    c.io.in.poke(1.U)
    println(s"in=${c.io.in.peek().litValue}, out=0b${c.io.out.peek().litValue.toInt.toBinaryString}")

    c.io.in.poke(8.U)
    println(s"in=${c.io.in.peek().litValue}, out=0b${c.io.out.peek().litValue.toInt.toBinaryString}")

    c.io.in.poke(15.U)
    println(s"in=${c.io.in.peek().litValue}, out=0b${c.io.out.peek().litValue.toInt.toBinaryString}")
}

in=0, out=0b1
in=1, out=0b10
in=8, out=0b100000000
in=15, out=0b1000000000000000
```

### `OHToUInt`

OneHot to UInt

```scala
test(new Module {
    // Example circuit using OHToUInt
    val io = IO(new Bundle {
      val in = Input(UInt(16.W))
      val out = Output(UInt(4.W))
    })
    io.out := OHToUInt(io.in)
}) { c =>
    c.io.in.poke(Integer.parseInt("0000 0000 0000 0001".replace(" ", ""), 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=${c.io.out.peek().litValue}")

    c.io.in.poke(Integer.parseInt("0000 0000 1000 0000".replace(" ", ""), 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=${c.io.out.peek().litValue}")

    c.io.in.poke(Integer.parseInt("1000 0000 0000 0001".replace(" ", ""), 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=${c.io.out.peek().litValue}")

    // Some invalid inputs:
    // None high
    c.io.in.poke(Integer.parseInt("0000 0000 0000 0000".replace(" ", ""), 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=${c.io.out.peek().litValue}")

    // Multiple high
    c.io.in.poke(Integer.parseInt("0001 0100 0010 0000".replace(" ", ""), 2).U)
    println(s"in=0b${c.io.in.peek().litValue.toInt.toBinaryString}, out=${c.io.out.peek().litValue}")
}

in=0b1, out=0
in=0b10000000, out=7
in=0b1000000000000001, out=15
in=0b0, out=0
in=0b1010000100000, out=15
```

### MUX

### `PriorityMux`

Outputs the value associated with the lowest-index asserted select signal.

```scala
test(new Module {
    // Example circuit using PriorityMux
    val io = IO(new Bundle {
      val in_sels = Input(Vec(2, Bool()))
      val in_bits = Input(Vec(2, UInt(8.W)))
      val out = Output(UInt(8.W))
    })
    io.out := PriorityMux(io.in_sels, io.in_bits)
  }) { c =>
    c.io.in_bits(0).poke(10.U)
    c.io.in_bits(1).poke(20.U)

    // Select higher index only
    c.io.in_sels(0).poke(false.B)
    c.io.in_sels(1).poke(true.B)
    println(s"in_sels=${c.io.in_sels(0).peek().litValue}, out=${c.io.out.peek().litValue}")

    // Select both - arbitration needed
    c.io.in_sels(0).poke(true.B)
    c.io.in_sels(1).poke(true.B)
    println(s"in_sels=${c.io.in_sels(0).peek().litValue}, out=${c.io.out.peek().litValue}")

    // Select lower index only
    c.io.in_sels(0).poke(true.B)
    c.io.in_sels(1).poke(false.B)
    println(s"in_sels=${c.io.in_sels(0).peek().litValue}, out=${c.io.out.peek().litValue}")
}

in_sels=0, out=20
in_sels=1, out=10
in_sels=1, out=10
```

`PriorityMux` 会根据 `in_sels` 中的布尔值，从左到右（即从索引 0 开始）检查哪个输入是选中的，并输出第一个选中输入对应的 `in_bits` 值。因此，同时使 `in_sels(0)` 和 `in_sels(1)` 为 `true` 时，由于 `in_sels(0)` 的优先级更高，`io.out` 应该输出 `in_bits(0)` 的值，即 `10.U`。

### OneHot Mux: `Mux1H`

An `Mux1H` provides an efficient implementation when it is guaranteed that exactly one of the select signals will be high. Behavior is undefined if the assumption is not true.

```scala
test(new Module {
    // Example circuit using Mux1H
    val io = IO(new Bundle {
      val in_sels = Input(Vec(2, Bool()))
      val in_bits = Input(Vec(2, UInt(8.W)))
      val out = Output(UInt(8.W))
    })
    io.out := Mux1H(io.in_sels, io.in_bits)
  }) { c =>
    c.io.in_bits(0).poke(10.U)
    c.io.in_bits(1).poke(20.U)

    // Select index 1
    c.io.in_sels(0).poke(false.B)
    c.io.in_sels(1).poke(true.B)
    println(s"in_sels=${c.io.in_sels(0).peek().litValue}, out=${c.io.out.peek().litValue}")

    // Select index 0
    c.io.in_sels(0).poke(true.B)
    c.io.in_sels(1).poke(false.B)
    println(s"in_sels=${c.io.in_sels(0).peek().litValue}, out=${c.io.out.peek().litValue}")

    // Select none (invalid)
    c.io.in_sels(0).poke(false.B)
    c.io.in_sels(1).poke(false.B)
    println(s"in_sels=${c.io.in_sels(0).peek().litValue}, out=${c.io.out.peek().litValue}")

    // Select both (invalid)
    c.io.in_sels(0).poke(true.B)
    c.io.in_sels(1).poke(true.B)
    println(s"in_sels=${c.io.in_sels(0).peek().litValue}, out=${c.io.out.peek().litValue}")
}

in_sels=0, out=20
in_sels=1, out=10
in_sels=0, out=0
in_sels=1, out=30
```

### `Counter`

A counter that can be incremented once every cycle, up to some specified limit, at which point it overflows. Note that it is not a Module, and its value is accessible.

```scala
test(new Module {
  // Example circuit with two counters
  val io = IO(new Bundle {
    val count = Input(Bool())
    val out = Output(UInt(2.W))
    val totalCycles = Output(UInt(32.W))  // Assuming 32-bit is enough for cycle count
  })

  // Counter for controlled increments
  val controlledCounter = Counter(3)  // 3-count Counter (outputs range [0...2])
  when(io.count) {
    controlledCounter.inc()
  }
  io.out := controlledCounter.value

  // Counter for total cycles, counting up to (2^32)-1
  val totalCycleCounter = Counter(math.pow(2, 32).toInt)
  totalCycleCounter.inc()  // Increment every cycle
  io.totalCycles := totalCycleCounter.value
}) { c =>
  c.io.count.poke(true.B)
  println(s"start: controlled counter value=${c.io.out.peek().litValue}, total cycles=${c.io.totalCycles.peek().litValue}")

  c.clock.step(1)
  println(s"step 1: controlled counter value=${c.io.out.peek().litValue}, total cycles=${c.io.totalCycles.peek().litValue}")

  c.clock.step(1)
  println(s"step 2: controlled counter value=${c.io.out.peek().litValue}, total cycles=${c.io.totalCycles.peek().litValue}")

  c.io.count.poke(false.B)
  c.clock.step(1)
  println(s"step without increment: controlled counter value=${c.io.out.peek().litValue}, total cycles=${c.io.totalCycles.peek().litValue}")

  c.io.count.poke(true.B)
  c.clock.step(1)
  println(s"step again: controlled counter value=${c.io.out.peek().litValue}, total cycles=${c.io.totalCycles.peek().litValue}")
}

start: controlled counter value=0, total cycles=0
step 1: controlled counter value=1, total cycles=1
step 2: controlled counter value=2, total cycles=2
step without increment: controlled counter value=2, total cycles=3
step again: controlled counter value=0, total cycles=4
```

在 Chisel 中创建一个计数器时，如果您传递的参数是 `n`，那么计数器能够表示的计数范围是从 0 到 n-1。所以，当您使用 `Counter(n)` 时，计数器的实际最大计数值是 n-1。
