<?xml version="1.0" encoding="utf-8"?>
<feed xmlns="http://www.w3.org/2005/Atom">

  <title><![CDATA[Category: Article | Lukman's Blog]]></title>
  <link href="http://blog.lukmanh.com/blog/categories/article/atom.xml" rel="self"/>
  <link href="http://blog.lukmanh.com/"/>
  <updated>2015-03-25T11:36:46+07:00</updated>
  <id>http://blog.lukmanh.com/</id>
  <author>
    <name><![CDATA[Lukman Hakim]]></name>
    <email><![CDATA[mailto:lukmanh1995@gmail.com]]></email>
  </author>
  <generator uri="http://octopress.org/">Octopress</generator>

  
  <entry>
    <title type="html"><![CDATA[Perilaku Konsumen]]></title>
    <link href="http://blog.lukmanh.com/blog/2015/03/25/perilaku-konsumen/"/>
    <updated>2015-03-25T11:34:09+07:00</updated>
    <id>http://blog.lukmanh.com/blog/2015/03/25/perilaku-konsumen</id>
    <content type="html"><![CDATA[
]]></content>
  </entry>
  
  <entry>
    <title type="html"><![CDATA[Elastisitas]]></title>
    <link href="http://blog.lukmanh.com/blog/2015/03/18/elastisitas/"/>
    <updated>2015-03-18T11:33:26+07:00</updated>
    <id>http://blog.lukmanh.com/blog/2015/03/18/elastisitas</id>
    <content type="html"><![CDATA[
]]></content>
  </entry>
  
  <entry>
    <title type="html"><![CDATA[Keseimbangan Permintaan Dan Penawaran]]></title>
    <link href="http://blog.lukmanh.com/blog/2015/03/11/keseimbangan-permintaan-dan-penawaran/"/>
    <updated>2015-03-11T11:31:37+07:00</updated>
    <id>http://blog.lukmanh.com/blog/2015/03/11/keseimbangan-permintaan-dan-penawaran</id>
    <content type="html"><![CDATA[
]]></content>
  </entry>
  
  <entry>
    <title type="html"><![CDATA[Mapping Cache Memory]]></title>
    <link href="http://blog.lukmanh.com/blog/2014/11/20/mapping-cache-memory/"/>
    <updated>2014-11-20T21:47:18+07:00</updated>
    <id>http://blog.lukmanh.com/blog/2014/11/20/mapping-cache-memory</id>
    <content type="html"><![CDATA[<p>Karena saluran cache memory lebih sedikit dibandingkan dengan blok memori utama, maka diperlukan algoritma untuk pemetaan blok memori utama ke dalam saluran cache memory. Pemilihan terhadap fungsi pemetaan akan sangat menentukan bentuk organisasi cache memory.</p>

<!-- more -->


<p>Telah kita ketahui bahwa cache memory mempunyai kapasitas yang kecil dibandingkan memori utama. Sehingga diperlukan aturan blok-blok mana yang diletakkan dalam cache memory. Terdapat tiga metode, yaitu pemetaan langsung (direct mapping), pemetaan asosiatif, dan pemetaan asosiatif set.</p>

<h3>Direct Mapping</h3>

<ul>
<li>Setiap blok pada main memory dipetakan dengan line tertentu pada cache.di mana i adalah nomor line pada cache yang digunakan untuk meletakkan blok main memory ke-j.
  <hr />
  <blockquote><p><b>i = j modulo C</b></p></blockquote>
  <hr /></li>
<li>Jika M = 64 dan C = 4, maka pemetaan antara line dengan blok menjadi seperti berikut :

<ul>
<li>Line 0 can hold blocks 0, 4, 8, 12, &hellip;</li>
<li>Line 1 can hold blocks 1, 5, 9, 13, &hellip;</li>
<li>Line 2 can hold blocks 2, 6, 10, 14, &hellip;</li>
<li>Line 3 can hold blocks 3, 7, 11, 15, &hellip;</li>
</ul>
</li>
</ul>


<p><br /></p>

<ul>
<li>Pada cara ini, address pada main memory dibagi 3 field atau bagian, yaitu:

<ul>
<li>Tag identifier.</li>
<li>Line number identifier</li>
<li>Word identifier (offset)</li>
</ul>
</li>
</ul>


<p><br /></p>

<ul>
<li><p>Word identifier berisi informasi tentang lokasi word atau unit addressable lainnya dalam line tertentu pada cache.</p></li>
<li><p>Line identifier berisi informasi tentang nomor fisik (bukan logika) line pada cache.</p></li>
<li><p>Tag identifier disimpan pada cache bersama dengan blok pada line.</p>

<ul>
<li>Untuk setiap alamat memory yang dibuat oleh CPU, line tertentu yang menyimpan copy alamat tersebut ditentukan, jika blok tempat lokasi data tersebut sudah dikopi dari main memory ke cache.</li>
<li>Tag yang ada pada line akan dicek untuk melihat apakah benar blok yang dimaksud ada pada line tsb.</li>
</ul>
</li>
</ul>


<hr />


<p><img class="center" src="/images/4.png" title="Gambar 1" ></p>

<p style="text-align:center;"><strong> Gambar Organisasi Direct Mapping. </strong></p>

<hr />


<p><strong> Keuntungan </strong> menggunakan Direct Mapping antara lain:</p>

<ul>
<li><p>Mudah dan murah diimplementasikan.</p></li>
<li><p>Mudah untuk menentukan letak salinan data main memory pada cache.</p></li>
</ul>


<p><br /></p>

<p><strong> Kerugian </strong> menggunakan Direct Mapping antara lain:</p>

<ul>
<li><p>Setiap blok main memory hanya dipetakan pada 1 line saja. Terkait dengan sifat lokal pada main memory, sangat mungkin mengakses blok yang dipetakan pada line yang sama pada cache. Blok seperti ini akan menyebabkan seringnya sapu masuk dan keluar data ke/dari cache, sehingga hit ratio mengecil.</p></li>
<li><p>Hit ratio adalah perbandingan antara jumlah ditemukan- nya data pada cache dengan jumlah usaha mengakses cache.</p></li>
</ul>


<hr />


<p><img class="center" src="/images/5.png" title="Gambar 2" ></p>

<p style="text-align:center;"><strong> Gambar Contoh Pengalamatan Direct Mapping. </strong></p>

<hr />




<div class="row">
    <div class="col-md-8 col-md-offset-2">
        <center><b><i><u>Tabel Direct Mapping</u></i></b></center>
        <br />
        <table class="table table-striped">
            <tr>
                <th>Item</th>
                <th>Keterangan</th>
            </tr>
            <tr>
                <td>Panjang alamat</td>
                <td>(s + w) bits</td>
            </tr>
            <tr>
                <td>Jumlah unit yang dapat dialamati</td>
                <td>2s+w words or bytes</td>
            </tr>
            <tr>
                <td>Ukuran Blok sama dengan ukuran Line</td>
                <td>2w words or bytes</td>
            </tr>
            <tr>
                <td>Jumlah blok di memori utama</td>
                <td>2s+ w/2w = 2s</td>
            </tr>
            <tr>
                <td>Jumlah line di cache</td>
                <td>m = 2r</td>
            </tr>
            <tr>
                <td>Besarnya tag</td>
                <td>(s â€“ r) bits</td>
            </tr>
        </table>
    </div>
</div>




<hr />


<h3>Associative Mapping</h3>

<ul>
<li><p>Memungkinkan blok diletakkan di sebarang line yang sedang tidak terpakai.</p></li>
<li><p>Diharapkan akan mengatasi kelemahan utama Direct Mapping.</p></li>
<li><p>Harus menguji setiap cache untuk menemukan blok yang diinginkan.</p>

<ul>
<li>Mengecek setiap tag pada line</li>
<li>Sangat lambat untuk cache berukuran besar.</li>
</ul>
</li>
<li><p>Nomor line menjadi tidak berarti. Address main memory dibagi menjadi 2 field saja,
yaitu tag dan word offset.</p></li>
</ul>


<hr />


<p><img class="center" src="/images/6.png" title="Gambar 3" ></p>

<p style="text-align:center;"><strong> Gambar Organisasi Associative Mapping. </strong></p>

<hr />


<ul>
<li><p>Melakukan pencarian ke semua tag untuk menemukan blok.</p></li>
<li><p>Cache dibagi menjadi 2 bagian :</p>

<ul>
<li>lines dalam SRAM</li>
<li>tag dalam associative memory</li>
</ul>
</li>
</ul>


<hr />


<p><img class="center" src="/images/7.png" title="Gambar 4" ></p>

<p style="text-align:center;"><strong> Gambar Contoh Pengalamatan Associative Mapping. </strong></p>

<hr />


<p><strong> Keuntungan </strong> Associative Mapping:</p>

<ul>
<li>cepat dan fleksibel.</li>
</ul>


<p><strong> Kerugian </strong> Associative Mapping:</p>

<ul>
<li><p>biaya implementasi. Misalnya :</p>

<ul>
<li>untuk cache ukuran 8 kbyte dibutuhkan 1024 x 17 bit associative memory untuk menyimpan tag identifier.</li>
</ul>
</li>
</ul>


<div class="row">
    <div class="col-md-8 col-md-offset-2">
        <center><b><i><u>Tabel Associative Mapping</u></i></b></center>
        <br />
        <table class="table table-striped">
            <tr>
                <th>Item</th>
                <th>Keterangan</th>
            </tr>
            <tr>
                <td>Panjang alamat</td>
                <td>(s + w) bits</td>
            </tr>
            <tr>
                <td>Jumlah unit yang dapat dialamati</td>
                <td>2s+w words or bytes</td>
            </tr>
            <tr>
                <td>Ukuran Blok sama dengan ukuran Line</td>
                <td>2w words or bytes</td>
            </tr>
            <tr>
                <td>Jumlah blok di memori utama</td>
                <td>2s+ w/2w = 2s</td>
            </tr>
            <tr>
                <td>Jumlah line di cache</td>
                <td>undetermined</td>
            </tr>
            <tr>
                <td>Besarnya tag</td>
                <td>s bits</td>
            </tr>
        </table>
    </div>
</div>




<hr />


<h3>Set Associative Mapping</h3>

<ul>
<li><p>Merupakan kompromi antara Direct dengan Full Associative Mapping.</p></li>
<li><p>Membagi cache menjadi sejumlah set (v) yang masing-masing memiliki sejumlah line (k)</p></li>
<li><p>Setiap blok dapat diletakkan di sebarang line dengan nomor set:
  <hr />
  <blockquote><p><b>nomor set = j modulo v</b></p></blockquote>
  <hr /></p></li>
</ul>


<p><img class="center" src="/images/8.png" title="Gambar 5" ></p>

<p style="text-align:center;"><strong> Gambar Organisasi K-Way Set Associative Mapping. </strong></p>

<hr />


<ul>
<li><p>Jika sebuah set dapat menampung X line, maka cache disebut memiliki X-way set associative cache.</p></li>
<li><p>Hampir semua cache yang digunakan saat ini menggunakan organisasi 2 atau 4-way set associative mapping.</p></li>
</ul>


<hr />


<p><img class="center" src="/images/9.png" title="Gambar 6" ></p>

<p style="text-align:center;"><strong> Gambar Contoh Pengalamatan 2-Way Associative Mapping. </strong></p>

<hr />


<ul>
<li><p>Setiap blok memori dapat menempati lebih dari satu kemungkinan nomor line (dapat menggunakan line yang kosong), sehingga thrashing dapat diperkecil.</p></li>
<li><p>Jumlah tag lebih sedikit (dibanding model associative), sehingga jalur untuk melakukan perbandingan tag lebih sederhana.</p></li>
</ul>


<div class="row">
    <div class="col-md-8 col-md-offset-2">
        <center><b><i><u>Tabel Set Associative Mapping</u></i></b></center>
        <br />
        <table class="table table-striped">
            <tr>
                <th>Item</th>
                <th>Keterangan</th>
            </tr>
            <tr>
                <td>Panjang alamat</td>
                <td>(s + w) bits</td>
            </tr>
            <tr>
                <td>Jumlah unit yang dapat dialamati</td>
                <td>2s+w words or bytes</td>
            </tr>
            <tr>
                <td>Ukuran Blok sama dengan ukuran Line</td>
                <td>2w words or bytes</td>
            </tr>
            <tr>
                <td>Jumlah blok di memory utama</td>
                <td>2d</td>
            </tr>
            <tr>
                <td>Jumlah line dalam set</td>
                <td>k</td>
            </tr>
            <tr>
                <td>Jumlah set</td>
                <td>V=2d</td>
            </tr>
            <tr>
                <td>Jumlah line di cache</td>
                <td>Kv = k*2d</td>
            </tr>
            <tr>
                <td>Besarnya tag</td>
                <td>(s-d) bits</td>
            </tr>>
        </table>
    </div>
</div>




<hr />


<h3>Algoritma Penggantian</h3>

<p>Yang dimaksud algoritma penggantian adalah suatu mekanisme pergantian blok-blok dalam cache memory yang lama dengan data baru. Dalam pemetaan langsung tidak diperlukan algoritma ini, namun dalam pemetaan asosiatif dan asosiatif set, algoritma ini mempunyai peranan penting untuk meningkatkan kinerja cache memory.</p>

<p>Banyak algoritma penggantian yang telah dikembangkan. Algoritma yang paling efektif adalah Least Recently Used (LRU), yaitu mengganti blok data yang terlama berada dalam cache memory dan tidak memiliki referensi. Algoritma lainnya adalah First In First Out (FIFO), yaitu mengganti blok data yang awal masuk. Kemudian Least Frequently Used (LFU) adalah mengganti blok data yang mempunyai
referensi paling sedikit. Teknik lain adalah algoritma Random, yaitu penggantian tidak berdasakan pemakaian datanya, melainkan berdasarkan slot dari beberapa slot kandidat secara acak.</p>

<hr />


<h3>Write Policy</h3>

<p>Apabila suatu data telah diletakkan pada cache memory maka sebelum ada penggantian harus dicek apakah data tersebut telah mengalami perubahan. Apabila telah berubah maka data pada memori utama harus di-update. Masalah penulisan ini sangat komplek, apalagi memori utama dapat diakses langsung oleh modul I/O, yang memungkinkan data pada memori utama berubah, lalu bagaimana dengan data yang
telah dikirim pada cache? Tentunya perbedaan ini menjadikan data tidak valid.</p>

<p>Teknik yang dikenalkan diantaranya, write through, yaitu operasi penulisan melibatkan data pada memori utama dan sekaligus pada cache memory sehingga data selalu valid. Kekurangan teknik ini adalah menjadikan lalu lintas data ke memori utama dan cache memory sangat tinggi sehingga mengurangi kinerja sistem, bahkan bisa terjadi hang. Teknik lainnya adalah write back, yaitu teknik meminimasi penulisan dengan cara penulisan pada cache memory saja. Pada saat akan terjadi
penggantian blok data cache memory maka baru diadakan penulisan pada memori utama. Masalah yang timbul adalah manakala data di memori utama belum diupdate telah diakses modul I/O sehingga data di memori utama tidak valid.</p>

<p>Penggunaan multi cache terutama untuk multiprocessor adan menjumpai masalah yang lebih komplek. Masalah validasi data tidak hanya antara cache memory dan memori utama saja, namun antar cache memory juga harus diperhatikan. Pendekatan penyelesaian masalah yang dapat dilakukan adalah dengan :</p>

<ul>
<li><p>Bus Watching with Write Through, yaitu setiap cache controller akan memonitoring bus alamat untuk mendeteksi adanya operasi tulis. Apabila ada operasi tulis di alamat yang datanya digunakan bersama maka cache controller akan menginvalidasi data cache-nya.</p></li>
<li><p>Hardware Transparency, yaitu adanya perangkat keras tambahan yang menjamin semua updating data memori utama melalui cache direfleksikan pada seluruh cache yang ada.</p></li>
<li><p>Non Cacheable Memory, yaitu hanya bagian memori utama tertentu yang digunakan secara bersama. Apabila ada mengaksesan data yang tidak di share merupakan kegagalan cache.</p></li>
</ul>


<hr />


<h3>Miss Cache</h3>

<p>Saat miss menulis, anda bisa punya pilihan antara membawa blok ke cache (write-allocate) atau tidak (write-no-allocate). Saat miss membaca, anda selalu membawa blok ke cache (lokalitas spasial atau temporal) - blok mana yang diganti:</p>

<ul>
<li>tidak ada pilihan untuk direct-mapped cache</li>
<li>memilih secara acak way yang akan diganti</li>
<li>mengganti way yang paling jarang dipakai (LRU)</li>
<li>penggantian FIFO (round-robin)</li>
</ul>


<p>Tipe miss cache adalah sebagai berikut:</p>

<ul>
<li><p>Miss wajib : terjadi saat pertama kali word memori diakses. Merupakan miss untuk cache yang infinit.</p></li>
<li><p>Miss kapasitas : terjadi karena program menyentuh banyak word yang lain sebelum menyentuh ulang word yang sama. Merupakan miss untuk cache fully- associative.</p></li>
<li><p>Miss konflik : terjadi karena dua work dipetakan ke lokasi yg sama di cache. Merupakan miss yang terjadi ketika berganti dari cache fully-associative kedirect-mapped.</p></li>
</ul>

]]></content>
  </entry>
  
  <entry>
    <title type="html"><![CDATA[Cache Memory]]></title>
    <link href="http://blog.lukmanh.com/blog/2014/11/20/cache-memory/"/>
    <updated>2014-11-20T14:20:24+07:00</updated>
    <id>http://blog.lukmanh.com/blog/2014/11/20/cache-memory</id>
    <content type="html"><![CDATA[<p>Cache memory merupakan lokasi data sementara antara prosesor dengan main memory. Penempatan cache memory ditujukan untuk mengurangi gap antara kecepatan prosesor dengan kecepatan main memory. Gambar 1 di bawah ini menunjukkan posisi cache memory yang diletakkan antara prosesor (CPU) dengan main memory. Sedangkan Gambar 2 memperlihatkan sistem interkoneksi untuk cache memory.</p>

<!-- more -->


<p><img src="/images/1.png" title="Gambar 1" ></p>

<p style="text-align:center;"><strong> Gambar 1 </strong></p>

<hr />


<p><img class="center" src="/images/2.png" title="Gambar 2" ></p>

<p style="text-align:center;"><strong> Gambar 2 </strong></p>

<p>Cache berasal dari kata cash. Dari istilah tersebut cache adalah tempat menyembunyikan atau tempat menyimpan sementara. Sesuai definisi tersebut cache memory adalah tempat menympan data sementara. Cara ini dimaksudkan untuk meningkatkan transfer data dengan menyimpan data yang pernah diakses pada cache memory tersebut, sehingga apabila ada data yang ingin diakses adalah data yang sama maka maka akses akan dapat dilakukan lebih cepat. Cache memory ini adalah memori tipe SDRAM yang memiliki kapasitas terbatas namun memiliki kecepatan yang sangat tinggi dan harga yang lebih mahal dari memori utama. Cache memory ini terletak antara register dan RAM (memori utama) sehingga pemrosesan data tidak langsung mengacu pada memori utama.</p>

<p>Karakteristik cache memory adalah sebagai berikut:</p>

<ul>
<li><p>Kapasitas relatif lebih kecil dari main memory, tetapi memiliki kecepatan
yang relativ lebih tinggi dibanding main memory;</p></li>
<li><p>Cache memory merupakan suatu memori buffer (salinan data) bagi
memori utama;</p></li>
<li><p>Meskipun cache menggunakan informasi yang tersimpan dalam memori
utama, tetapi ia tidak berhadapan secara langsung dengan memori utama;</p></li>
<li><p>Word yang disimpan didalam cache memory adalah word yang diambil dari
main memory, yang dikerjakan sesuai perintah CPU.</p></li>
</ul>


<hr />


<h3>Level Cache Memory</h3>

<p>Hingga saat ini, cache memory terbagi atas tiga level yaitu L1, L2 dan L3. Cache memory memori level 1 (L1) adalah cache memory yang terletak dalam prosesor (internal cache). Cache memory ini memiliki kecepatan akses paling tinggi dan harganya paling mahal. Ukuran memori berkembang mulai dari 8KB, 64KB dan 128KB. Cache memory level 2 (L2) memiliki kapasitas yang lebih besar yaitu berkisar antara 256KB sampai dengan 2MB. Namun, cache memory L2 ini memiliki kecepatan yang lebih rendah dari cache memory L1. Cache memory L2 terletak terpisah dengan prosesor atau disebut dengan external cache.Sedangkan cache memory level 3 hanya dimiliki oleh prosesor yang memiliki unit lebih dari satu misalnya dualcore dan quadcore. Fungsinya adalah untuk mengontrol data yang masuk dari tembolok L2 dari masing-masing inti prosesor.</p>

<p>Level 2 atau L2 cache merupakan bagian dari strategi penyimpanan multi level untuk meningkatkan performa komputer. Terdapat tiga level cache yang digunakan pada komputer, yaitu L1, L2 dan L3 cache. Tiap-tiap cache tersebut menjembatani jarak (gap) diantara processor yang sangat cepat, dengan memori RAM (Random Access Memory) yang jauh lebih lambat.</p>

<p>Sementara desainnya terus mengalami perubahan, L1 cache biasanya telah terintegrasi (built in) ke dalam processor, sementara L2 cache biasanya terintegrasi pada motherboard (bersamaan dengan L2 cache). Namun, beberapa processor kini menggabungkan L2 cache serta L1 cache, dan bahkan beberapa diantaranya juga menggungkan L3 cache. Kecepatan yang paling tinggi terdapat pada L1 cache, kemudian menurun pada L2 dan L3 cache. Namun kebalikannya, semakin besar angka cache, maka semakin besar pula kapasitas penyimpanan datanya.</p>

<p><img class="center" src="/images/3.png" title="Gambar 3" ></p>

<p style="text-align:center;"><strong> Gambar 3 </strong></p>

<p>Tugas dari cache processor adalah untuk mengantisipasi data request, sehingga ketika pengguna mengakses sebuah program yang sering digunakan, sebagai contohnya, instruksi-instruksi yang dibutuhkan untuk menjalankan program tersebut telah siap digunakan, disimpan pada cache. Ketika hal ini terjadi, CPU dapat memproses request tanpa adanya jeda (delay), sehingga dapat meningkatkan performa komputer secara drastis.</p>

<p>CPU pertama-tama akan memeriksa L1 cache, diikuti dengan L2 dan L3 cache. Jika processor telah menemukan bit data yang dibutuhkan, maka disebut dengan cache hit. Namun jika cache tidak menyediakan bit data yang dibutuhkan, processor mendapatkan sebuah cache miss, dan data perlu ditarik dari RAM yang lebih lambat atau hard disk yang juga lebih lambat.</p>

<hr />


<h3>Kapasitas Cache</h3>

<p>Menentukan ukuran cache memory sangatlah penting untuk mendongkrak kinerja komputer. Dari segi harga cache memory sangatlah mahal tidak seperti memori utama. Semakin besar kapasitas cache tidak berarti semakin cepat prosesnya, dengan ukuran besar akan terlalu banyak gate pengalamatannya sehingga akan
memperlambat proses.</p>

<p>Kita bisa melihat beberapa merek prosesor di pasaran beberapa waktu lalu. AMD mengeluarkan prosesor K5 dan K6 dengan cache memory yang besar (1MB) tetapi kinerjanya tidak bagus. Kemudian Intel pernah mengeluarkan prosesor tanpa cache memory untuk alasan harga yang murah, yaitu seri Intel Celeron pada tahun 1998-an hasil kinerjanya sangat buruk terutama untuk operasi data besar, floating point, 3D.</p>

<p>Intel Celeron versi berikutnya sudah ditambah cache memory sekitar 128KB.
Lalu berapa idealnya kapasitas cache memory? Sejumlah penelitian telah
menganjurkan bahwa ukuran cache antara 1KB dan 512KB akan lebih optimum.</p>

<hr />


<h3>Ukuran Blok</h3>

<p>Elemen rancangan yang harus diperhatikan lagi adalah ukuran blok. Telah dijelaskan adanya sifat lokalitas referensi maka nilai ukuran blok sangatlah penting. Apabila blok berukuran besar ditransfer ke cache akan menyebabkan hit ratio mengalami penurunan karena banyaknya data yang dikirim disekitar referensi. Tetapi apabila terlalu kecil, dimungkinkan memori yang akan dibutuhkan CPU tidak tercakup.</p>

<p>Apabila blok berukuran besar ditransfer ke cache, maka akan terjadi :</p>

<ol>
<li><p>Blok-blok yang berukuran lebih besar mengurangi jumlah blok yang menempati cache. Karena isi cache sebelumnya akan ditindih.</p></li>
<li><p>Dengan meningkatnya ukuran blok maka jarak setiap word tambahan menjadi lebih jauh dari word yang diminta, sehingga menjadi lebih kecil kemungkinannya digunakan cepat.</p></li>
</ol>


<p>Hubungan antara ukuran blok dan hit ratio sangat rumit untuk dirumuskan,
tergantung pada karakteristik lokalitas programnya dan tidak terdapat nilai optimum
yang pasti telah ditemukan. Ukuran antara 4 hingga 8 satuan yang dapat dialamati
(word atau byte) cukup beralasan untuk mendekati nilai optimum.</p>

<hr />


<p style="text-align:center;"><a href="http://files.yogaprihastomo.com/Kuliah/Strata%20Dua/Semester%201/Tugas%20Arsitektur%20dan%20Organisasi%20Komputer%20-%20Cache%20Memory.pdf">Sumber</a></p>

<hr />

]]></content>
  </entry>
  
</feed>
