To Do:
1) Search for Intel/AMD TLB architectures to find standards
2) Fix Morrigan for data based TLB + prefetching
3) Στο Quagmire(champsim directory απο ISCA) λεει: 
4) Τελικα το Morrigan κανει prefetch μονο για instruction(if iflag == 1 στο cache.cc)
5) Στο Morrigan κανει prefetch μονο οταν εχουμε miss(cache.cc ~ line 800)

----------------------------------------------------------------------------------------

Πρακτικα τα trace files(ειτε αυτα που δινονται, ειτε αυτα που θα φτιαξω) θα ειναι της μορφης 
(Unique Instr Id, Cycle Count, Load Address, Instruction Pointer of the Load, LLC hit/miss)

Προμπλεμζ:
1) Αυτο με τα useful/useless απο skype
2) Εαν υπαρχει τροπος να ειμαι 100% σιγουρος οτι τα hits που κανω record ειναι σωστα
3) Ποια traces να χρησιμοποιησω, θεωρω οχι του Morrigan επειδη ειναι για industrial size applications
4) Για να φτιαξω λιγο μερικα scripts και να αλλαξω το πως λειτουργουν οσα εχω κανει, πως ακριβως θελουμε να διαβαζει και να τρεχει το νευρωνικο

Για το tracking των useful/useless prefetches, χρησιμοποιειται η μεταβλητη block[set][way].prefetch γινεται 1 μεσα στην cache_fill και μεσα στην prefetch_code_line. Το μορριγκαν την εβγαζε πενα απο το prefetch_code_line, οπου το .prefetch γινεται 1.
Η cache fill καλειται απο τις:
handle_fill()
handle_writeback()