TimeQuest Timing Analyzer report for open-scope
Sat Nov 02 00:57:17 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK_25'
 14. Slow 1200mV 85C Model Setup: 'CLK_32'
 15. Slow 1200mV 85C Model Hold: 'CLK_32'
 16. Slow 1200mV 85C Model Hold: 'CLK_25'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_32'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_25'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK_25'
 33. Slow 1200mV 0C Model Setup: 'CLK_32'
 34. Slow 1200mV 0C Model Hold: 'CLK_32'
 35. Slow 1200mV 0C Model Hold: 'CLK_25'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_32'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_25'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'CLK_32'
 51. Fast 1200mV 0C Model Setup: 'CLK_25'
 52. Fast 1200mV 0C Model Hold: 'CLK_32'
 53. Fast 1200mV 0C Model Hold: 'CLK_25'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_32'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_25'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Fast 1200mV 0C Model Metastability Report
 63. Multicorner Timing Analysis Summary
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Progagation Delay
 69. Minimum Progagation Delay
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; open-scope                                                        ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C5E144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sat Nov 02 00:57:14 2024 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK_25     ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_25 } ;
; CLK_32     ; Base ; 31.250 ; 32.0 MHz  ; 0.000 ; 15.625 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_32 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 14.46 MHz  ; 14.46 MHz       ; CLK_25     ;      ;
; 200.52 MHz ; 200.52 MHz      ; CLK_32     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; CLK_25 ; -29.151 ; -315.008         ;
; CLK_32 ; -0.489  ; -1.387           ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK_32 ; 0.452 ; 0.000             ;
; CLK_25 ; 0.453 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK_32 ; 15.285 ; 0.000                           ;
; CLK_25 ; 19.678 ; 0.000                           ;
+--------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_25'                                                                                                                                                                                                                                                 ;
+---------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -29.151 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.041      ; 69.213     ;
; -29.150 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.041      ; 69.212     ;
; -29.150 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.041      ; 69.212     ;
; -28.732 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.041      ; 68.794     ;
; -28.719 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[5]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.047      ; 68.787     ;
; -28.354 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[5]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.047      ; 68.422     ;
; -28.351 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[6]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.047      ; 68.419     ;
; -28.351 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[7]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.047      ; 68.419     ;
; -28.351 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[7]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.047      ; 68.419     ;
; -28.350 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[3]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.047      ; 68.418     ;
; -28.349 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[3]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.426     ; 67.944     ;
; -26.839 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.050      ; 66.910     ;
; -26.838 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.050      ; 66.909     ;
; -26.838 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.050      ; 66.909     ;
; -26.420 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.050      ; 66.491     ;
; -26.407 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[5]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.056      ; 66.484     ;
; -26.042 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[5]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.056      ; 66.119     ;
; -26.039 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[6]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.056      ; 66.116     ;
; -26.039 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[7]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.056      ; 66.116     ;
; -26.039 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[7]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.056      ; 66.116     ;
; -26.038 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[3]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.056      ; 66.115     ;
; -26.037 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[3]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.417     ; 65.641     ;
; 30.442  ; vga_640x480:U1|hcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.256      ; 9.882      ;
; 30.586  ; vga_640x480:U1|hcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.256      ; 9.738      ;
; 30.628  ; vga_640x480:U1|hcs[5]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.256      ; 9.696      ;
; 30.681  ; vga_640x480:U1|hcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.256      ; 9.643      ;
; 30.761  ; vga_640x480:U1|vcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 9.575      ;
; 30.766  ; vga_640x480:U1|hcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.256      ; 9.558      ;
; 30.842  ; vga_640x480:U1|vcs[2]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 9.494      ;
; 30.853  ; vga_640x480:U1|hcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.247      ; 9.462      ;
; 30.876  ; vga_640x480:U1|hcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.256      ; 9.448      ;
; 30.997  ; vga_640x480:U1|hcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.247      ; 9.318      ;
; 31.039  ; vga_640x480:U1|hcs[5]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.247      ; 9.276      ;
; 31.092  ; vga_640x480:U1|hcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.247      ; 9.223      ;
; 31.172  ; vga_640x480:U1|vcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.259      ; 9.155      ;
; 31.177  ; vga_640x480:U1|hcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.247      ; 9.138      ;
; 31.201  ; vga_640x480:U1|vcs[3]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 9.135      ;
; 31.253  ; vga_640x480:U1|vcs[2]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.259      ; 9.074      ;
; 31.287  ; vga_640x480:U1|hcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.247      ; 9.028      ;
; 31.612  ; vga_640x480:U1|vcs[3]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.259      ; 8.715      ;
; 31.903  ; vga_640x480:U1|vcs[1]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 8.433      ;
; 32.164  ; vga_640x480:U1|vcs[0]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 8.172      ;
; 32.314  ; vga_640x480:U1|vcs[1]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.259      ; 8.013      ;
; 32.315  ; vga_640x480:U1|hcs[4]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 8.080      ;
; 32.315  ; vga_640x480:U1|hcs[4]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 8.080      ;
; 32.316  ; vga_640x480:U1|hcs[4]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 8.079      ;
; 32.385  ; vga_640x480:U1|vcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 7.951      ;
; 32.407  ; vga_640x480:U1|vcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 7.929      ;
; 32.431  ; vga_640x480:U1|hcs[4]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.072     ; 7.518      ;
; 32.459  ; vga_640x480:U1|hcs[6]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.936      ;
; 32.459  ; vga_640x480:U1|hcs[6]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.936      ;
; 32.460  ; vga_640x480:U1|hcs[6]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.935      ;
; 32.501  ; vga_640x480:U1|hcs[5]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.894      ;
; 32.501  ; vga_640x480:U1|hcs[5]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.894      ;
; 32.502  ; vga_640x480:U1|hcs[5]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.893      ;
; 32.554  ; vga_640x480:U1|hcs[9]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.841      ;
; 32.554  ; vga_640x480:U1|hcs[9]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.841      ;
; 32.555  ; vga_640x480:U1|hcs[9]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.840      ;
; 32.575  ; vga_640x480:U1|vcs[0]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.259      ; 7.752      ;
; 32.575  ; vga_640x480:U1|hcs[6]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.072     ; 7.374      ;
; 32.617  ; vga_640x480:U1|hcs[5]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.072     ; 7.332      ;
; 32.634  ; vga_640x480:U1|vcs[4]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.773      ;
; 32.634  ; vga_640x480:U1|vcs[4]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.773      ;
; 32.635  ; vga_640x480:U1|vcs[4]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.772      ;
; 32.639  ; vga_640x480:U1|hcs[7]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.756      ;
; 32.639  ; vga_640x480:U1|hcs[7]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.756      ;
; 32.640  ; vga_640x480:U1|hcs[7]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.755      ;
; 32.670  ; vga_640x480:U1|hcs[9]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.072     ; 7.279      ;
; 32.686  ; vga_640x480:U1|vcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 7.650      ;
; 32.715  ; vga_640x480:U1|vcs[2]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.692      ;
; 32.715  ; vga_640x480:U1|vcs[2]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.692      ;
; 32.716  ; vga_640x480:U1|vcs[2]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.691      ;
; 32.747  ; vga_640x480:U1|hcs[4]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.648      ;
; 32.749  ; vga_640x480:U1|hcs[8]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.646      ;
; 32.749  ; vga_640x480:U1|hcs[8]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.646      ;
; 32.750  ; vga_640x480:U1|hcs[8]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.645      ;
; 32.750  ; vga_640x480:U1|vcs[4]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.060     ; 7.211      ;
; 32.755  ; vga_640x480:U1|hcs[7]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.072     ; 7.194      ;
; 32.796  ; vga_640x480:U1|vcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.259      ; 7.531      ;
; 32.799  ; vga_640x480:U1|vcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 7.537      ;
; 32.818  ; vga_640x480:U1|vcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.259      ; 7.509      ;
; 32.831  ; vga_640x480:U1|vcs[2]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.060     ; 7.130      ;
; 32.865  ; vga_640x480:U1|hcs[8]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.072     ; 7.084      ;
; 32.891  ; vga_640x480:U1|hcs[6]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.504      ;
; 32.933  ; vga_640x480:U1|hcs[5]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.462      ;
; 32.950  ; vga_640x480:U1|hcs[4]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.086     ; 6.985      ;
; 32.986  ; vga_640x480:U1|hcs[9]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.409      ;
; 33.066  ; vga_640x480:U1|vcs[4]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.341      ;
; 33.071  ; vga_640x480:U1|hcs[7]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.324      ;
; 33.074  ; vga_640x480:U1|vcs[3]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.333      ;
; 33.074  ; vga_640x480:U1|vcs[3]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.333      ;
; 33.075  ; vga_640x480:U1|vcs[3]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.332      ;
; 33.082  ; vga_640x480:U1|vcs[5]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.268      ; 7.254      ;
; 33.094  ; vga_640x480:U1|hcs[6]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.086     ; 6.841      ;
; 33.097  ; vga_640x480:U1|vcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.259      ; 7.230      ;
; 33.136  ; vga_640x480:U1|hcs[5]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.086     ; 6.799      ;
; 33.147  ; vga_640x480:U1|vcs[2]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.386      ; 7.260      ;
; 33.181  ; vga_640x480:U1|hcs[8]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.374      ; 7.214      ;
; 33.189  ; vga_640x480:U1|hcs[9]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.086     ; 6.746      ;
; 33.190  ; vga_640x480:U1|vcs[3]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.060     ; 6.771      ;
+---------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_32'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.489 ; edgedetect:U3|reg1                    ; s_mainFSM_state.writeSamples          ; CLK_25       ; CLK_32      ; 1.250        ; -0.082     ; 1.678      ;
; -0.488 ; edgedetect:U3|reg1                    ; s_mainFSM_state.start                 ; CLK_25       ; CLK_32      ; 1.250        ; -0.082     ; 1.677      ;
; -0.410 ; edgedetect:U3|reg0                    ; s_ram_write_en                        ; CLK_25       ; CLK_32      ; 1.250        ; -0.082     ; 1.599      ;
; -0.152 ; edgedetect:U3|reg0                    ; s_mainFSM_state.writeSamples          ; CLK_25       ; CLK_32      ; 1.250        ; -0.082     ; 1.341      ;
; -0.151 ; edgedetect:U3|reg0                    ; s_mainFSM_state.start                 ; CLK_25       ; CLK_32      ; 1.250        ; -0.082     ; 1.340      ;
; 0.106  ; edgedetect:U3|reg1                    ; s_ram_write_en                        ; CLK_25       ; CLK_32      ; 1.250        ; -0.082     ; 1.083      ;
; 26.263 ; addr_write[3]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.922      ;
; 26.564 ; addr_write[3]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.621      ;
; 26.582 ; addr_write[3]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.603      ;
; 26.614 ; addr_write[8]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.571      ;
; 26.642 ; addr_write[3]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.543      ;
; 26.643 ; addr_write[3]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.542      ;
; 26.713 ; addr_write[7]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.077     ; 4.481      ;
; 26.806 ; addr_write[4]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.379      ;
; 26.842 ; addr_write[8]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.343      ;
; 26.875 ; addr_write[8]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.310      ;
; 26.903 ; addr_write[8]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.282      ;
; 26.905 ; addr_write[8]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.280      ;
; 27.025 ; addr_write[7]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 4.165      ;
; 27.052 ; addr_write[1]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 4.137      ;
; 27.107 ; addr_write[4]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.078      ;
; 27.125 ; addr_write[4]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.060      ;
; 27.152 ; addr_write[6]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.077     ; 4.042      ;
; 27.185 ; addr_write[4]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 4.000      ;
; 27.186 ; addr_write[4]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.999      ;
; 27.236 ; addr_write[1]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.949      ;
; 27.271 ; addr_write[5]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.914      ;
; 27.271 ; addr_write[6]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.919      ;
; 27.330 ; addr_write[2]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.855      ;
; 27.375 ; addr_write[6]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.815      ;
; 27.388 ; addr_write[0]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.801      ;
; 27.392 ; addr_write[1]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.797      ;
; 27.394 ; trigger_system2:U5|o_triggered        ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.083     ; 3.794      ;
; 27.407 ; addr_write[3]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.782      ;
; 27.442 ; addr_write[1]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.747      ;
; 27.442 ; addr_write[1]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.743      ;
; 27.501 ; addr_write[2]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.688      ;
; 27.507 ; addr_write[0]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.682      ;
; 27.507 ; addr_write[0]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.678      ;
; 27.533 ; addr_write[5]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.652      ;
; 27.546 ; addr_write[1]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.639      ;
; 27.552 ; addr_write[1]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.637      ;
; 27.566 ; addr_write[5]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.619      ;
; 27.572 ; addr_write[0]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.613      ;
; 27.585 ; addr_write[1]                         ; addr_write[2]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.604      ;
; 27.585 ; addr_write[5]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.604      ;
; 27.591 ; addr_write[3]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.594      ;
; 27.594 ; addr_write[5]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.591      ;
; 27.596 ; addr_write[5]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.589      ;
; 27.610 ; addr_write[1]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.575      ;
; 27.611 ; addr_write[0]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.574      ;
; 27.617 ; addr_write[0]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.572      ;
; 27.626 ; addr_write[2]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.559      ;
; 27.640 ; s_mainFSM_state.readSamples           ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.550      ;
; 27.649 ; addr_write[2]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.536      ;
; 27.651 ; addr_write[4]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.538      ;
; 27.654 ; addr_write[2]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.535      ;
; 27.654 ; addr_write[2]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.531      ;
; 27.677 ; addr_write[7]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.513      ;
; 27.685 ; addr_write[2]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.500      ;
; 27.689 ; addr_write[2]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.496      ;
; 27.728 ; addr_write[0]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.461      ;
; 27.733 ; addr_write[9]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.457      ;
; 27.747 ; addr_write[3]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.442      ;
; 27.764 ; addr_write[2]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.425      ;
; 27.769 ; addr_write[5]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.416      ;
; 27.774 ; addr_write[6]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.416      ;
; 27.791 ; addr_write[0]                         ; addr_write[1]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.398      ;
; 27.801 ; addr_write[4]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.388      ;
; 27.813 ; s_ram_write_en                        ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.377      ;
; 27.828 ; addr_write[3]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.361      ;
; 27.835 ; addr_write[4]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.350      ;
; 27.841 ; addr_write[2]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.348      ;
; 27.884 ; addr_write[7]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.306      ;
; 27.911 ; addr_write[1]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.274      ;
; 27.921 ; addr_write[0]                         ; addr_write[2]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 3.268      ;
; 27.929 ; addr_write[1]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 3.256      ;
; 28.031 ; addr_write[6]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.159      ;
; 28.034 ; addr_write[9]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.156      ;
; 28.052 ; addr_write[9]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.138      ;
; 28.111 ; addr_write[9]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.079      ;
; 28.113 ; addr_write[9]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.077      ;
; 28.185 ; addr_write[7]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 3.005      ;
; 28.203 ; addr_write[7]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 2.987      ;
; 28.207 ; addr_write[0]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 2.978      ;
; 28.232 ; addr_write[1]                         ; addr_write[1]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 2.957      ;
; 28.332 ; addr_write[6]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 2.858      ;
; 28.350 ; addr_write[6]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 2.840      ;
; 28.378 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.ready      ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 2.812      ;
; 28.379 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.belowLevel ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 2.811      ;
; 28.413 ; addr_write[3]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 2.776      ;
; 28.421 ; s_mainFSM_state.readSamples           ; s_mainFSM_state.start                 ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 2.769      ;
; 28.421 ; addr_write[8]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 2.768      ;
; 28.460 ; addr_write[4]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 2.729      ;
; 28.474 ; s_mainFSM_state.readSamples           ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 2.716      ;
; 28.475 ; s_mainFSM_state.readSamples           ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 2.715      ;
; 28.477 ; s_mainFSM_state.readSamples           ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.081     ; 2.713      ;
; 28.481 ; addr_write[5]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 2.708      ;
; 28.501 ; addr_write[2]                         ; addr_write[2]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.082     ; 2.688      ;
; 28.507 ; addr_write[0]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.086     ; 2.678      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_32'                                                                                                                                                                                    ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; addr_write[8]                         ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; addr_write[1]                         ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; addr_write[3]                         ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; addr_write[2]                         ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; addr_write[4]                         ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; addr_write[5]                         ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; addr_write[0]                         ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.start                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; trigger_system2:U5|s_state.ready      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; addr_write[6]                         ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; addr_write[7]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; s_mainFSM_state.start                 ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; addr_write[9]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 0.746      ;
; 0.458 ; addr_write[1]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.479      ; 1.191      ;
; 0.465 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 0.758      ;
; 0.512 ; addr_write[9]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.474      ; 1.240      ;
; 0.523 ; addr_write[1]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.470      ; 1.247      ;
; 0.531 ; addr_write[7]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.474      ; 1.259      ;
; 0.680 ; edgedetect:U3|reg1                    ; s_ram_write_en                                                                                    ; CLK_25       ; CLK_32      ; 0.000        ; 0.110      ; 1.002      ;
; 0.744 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|o_triggered                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 1.038      ;
; 0.784 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.077      ;
; 0.787 ; addr_write[8]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.470      ; 1.511      ;
; 0.788 ; addr_write[4]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.479      ; 1.521      ;
; 0.792 ; addr_write[9]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.483      ; 1.529      ;
; 0.793 ; s_mainFSM_state.writeSamples          ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.086      ;
; 0.801 ; addr_write[6]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.483      ; 1.538      ;
; 0.807 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.100      ;
; 0.810 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.103      ;
; 0.820 ; addr_write[2]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.470      ; 1.544      ;
; 0.825 ; addr_write[5]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.470      ; 1.549      ;
; 0.842 ; addr_write[5]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.479      ; 1.575      ;
; 0.873 ; addr_write[7]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.483      ; 1.610      ;
; 0.889 ; addr_write[3]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.479      ; 1.622      ;
; 0.928 ; edgedetect:U3|reg0                    ; s_mainFSM_state.start                                                                             ; CLK_25       ; CLK_32      ; 0.000        ; 0.110      ; 1.250      ;
; 0.929 ; edgedetect:U3|reg0                    ; s_mainFSM_state.writeSamples                                                                      ; CLK_25       ; CLK_32      ; 0.000        ; 0.110      ; 1.251      ;
; 1.057 ; trigger_system2:U5|s_state.ready      ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.350      ;
; 1.078 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_we_reg       ; CLK_32       ; CLK_32      ; 0.000        ; 0.483      ; 1.815      ;
; 1.092 ; s_mainFSM_state.writeSamples          ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 1.390      ;
; 1.096 ; s_mainFSM_state.writeSamples          ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 1.394      ;
; 1.096 ; s_mainFSM_state.writeSamples          ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 1.394      ;
; 1.096 ; s_mainFSM_state.writeSamples          ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 1.394      ;
; 1.096 ; s_mainFSM_state.writeSamples          ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 1.394      ;
; 1.097 ; s_mainFSM_state.writeSamples          ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 1.395      ;
; 1.121 ; addr_write[6]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.474      ; 1.849      ;
; 1.121 ; s_mainFSM_state.writeSamples          ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 1.419      ;
; 1.159 ; addr_write[0]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.470      ; 1.883      ;
; 1.167 ; edgedetect:U3|reg1                    ; s_mainFSM_state.start                                                                             ; CLK_25       ; CLK_32      ; 0.000        ; 0.110      ; 1.489      ;
; 1.168 ; edgedetect:U3|reg1                    ; s_mainFSM_state.writeSamples                                                                      ; CLK_25       ; CLK_32      ; 0.000        ; 0.110      ; 1.490      ;
; 1.169 ; addr_write[2]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.479      ; 1.902      ;
; 1.172 ; edgedetect:U3|reg0                    ; s_ram_write_en                                                                                    ; CLK_25       ; CLK_32      ; 0.000        ; 0.110      ; 1.494      ;
; 1.192 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.484      ;
; 1.200 ; s_mainFSM_state.start                 ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.493      ;
; 1.236 ; addr_write[4]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.470      ; 1.960      ;
; 1.256 ; addr_write[3]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.470      ; 1.980      ;
; 1.344 ; s_mainFSM_state.writeSamples          ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.637      ;
; 1.345 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.638      ;
; 1.346 ; s_mainFSM_state.writeSamples          ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.639      ;
; 1.357 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_we_reg       ; CLK_32       ; CLK_32      ; 0.000        ; 0.474      ; 2.085      ;
; 1.362 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.080      ; 1.654      ;
; 1.422 ; addr_write[8]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.479      ; 2.155      ;
; 1.434 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.727      ;
; 1.472 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.765      ;
; 1.495 ; s_mainFSM_state.writeSamples          ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.788      ;
; 1.510 ; addr_write[0]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.479      ; 2.243      ;
; 1.513 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.start                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 1.806      ;
; 1.568 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK_32       ; CLK_32      ; 0.000        ; 0.490      ; 2.312      ;
; 1.571 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.483      ; 2.308      ;
; 1.749 ; s_ram_write_en                        ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.042      ;
; 1.796 ; s_mainFSM_state.readSamples           ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 2.094      ;
; 1.798 ; s_mainFSM_state.readSamples           ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 2.096      ;
; 1.799 ; s_mainFSM_state.readSamples           ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 2.097      ;
; 1.800 ; s_mainFSM_state.readSamples           ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 2.098      ;
; 1.800 ; s_mainFSM_state.readSamples           ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 2.098      ;
; 1.802 ; s_mainFSM_state.readSamples           ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 2.100      ;
; 1.822 ; s_mainFSM_state.readSamples           ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.086      ; 2.120      ;
; 1.847 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_datain_reg0  ; CLK_32       ; CLK_32      ; 0.000        ; 0.481      ; 2.582      ;
; 1.850 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.474      ; 2.578      ;
; 1.860 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.153      ;
; 1.861 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.readSamples                                                                       ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.154      ;
; 2.085 ; s_mainFSM_state.readSamples           ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.378      ;
; 2.088 ; s_mainFSM_state.readSamples           ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.381      ;
; 2.090 ; s_mainFSM_state.readSamples           ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.383      ;
; 2.113 ; s_mainFSM_state.readSamples           ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.406      ;
; 2.158 ; addr_write[0]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.077      ; 2.447      ;
; 2.159 ; addr_write[0]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.077      ; 2.448      ;
; 2.171 ; addr_write[0]                         ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.077      ; 2.460      ;
; 2.183 ; addr_write[0]                         ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.077      ; 2.472      ;
; 2.188 ; addr_write[8]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.077      ; 2.477      ;
; 2.311 ; addr_write[5]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.077      ; 2.600      ;
; 2.327 ; addr_write[6]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.620      ;
; 2.328 ; addr_write[6]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.621      ;
; 2.333 ; addr_write[6]                         ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.626      ;
; 2.350 ; addr_write[6]                         ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.643      ;
; 2.373 ; addr_write[4]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.077      ; 2.662      ;
; 2.418 ; addr_write[5]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.077      ; 2.707      ;
; 2.419 ; addr_write[5]                         ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.077      ; 2.708      ;
; 2.430 ; addr_write[0]                         ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 2.724      ;
; 2.459 ; addr_write[4]                         ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.082      ; 2.753      ;
; 2.469 ; addr_write[7]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.081      ; 2.762      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_25'                                                                                                                          ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|\FSM:bit_count[2]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|\FSM:bit_count[3]        ; i2c_Master:U2|\FSM:bit_count[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.scllo2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|s_FSM_state.sclhi2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|s_FSM_state.stop         ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|run_timer                ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|scl~en                   ; i2c_Master:U2|scl~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_Master:U2|sda~en                   ; i2c_Master:U2|sda~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; i2c_Master:U2|\FSM:bit_count[1]        ; i2c_Master:U2|\FSM:bit_count[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_Master:U2|r_byte_to_send[0]        ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 0.746      ;
; 0.501 ; i2c_Master:U2|r_byte_to_send[4]        ; i2c_Master:U2|r_byte_to_send[5]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 0.793      ;
; 0.502 ; i2c_Master:U2|r_byte_to_send[0]        ; i2c_Master:U2|r_byte_to_send[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; i2c_Master:U2|r_byte_to_send[1]        ; i2c_Master:U2|r_byte_to_send[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; i2c_Master:U2|r_byte_to_send[6]        ; i2c_Master:U2|r_byte_to_send[7]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 0.795      ;
; 0.504 ; i2c_Master:U2|r_byte_to_send[2]        ; i2c_Master:U2|r_byte_to_send[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 0.796      ;
; 0.525 ; i2c_Master:U2|s_FSM_state.stop         ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.818      ;
; 0.535 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.828      ;
; 0.675 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 0.968      ;
; 0.727 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.sclhi        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.020      ;
; 0.728 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.021      ;
; 0.757 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.049      ;
; 0.757 ; i2c_Master:U2|count[7]                 ; i2c_Master:U2|count[7]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.049      ;
; 0.758 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.050      ;
; 0.760 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.052      ;
; 0.763 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; vga_640x480:U1|vcs[8]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.057      ;
; 0.768 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.061      ;
; 0.769 ; vga_640x480:U1|hcs[3]                  ; vga_640x480:U1|hcs[3]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.062      ;
; 0.771 ; vga_640x480:U1|hcs[4]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; i2c_Master:U2|count[1]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.064      ;
; 0.773 ; vga_640x480:U1|hcs[6]                  ; vga_640x480:U1|hcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.066      ;
; 0.781 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[0]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.073      ;
; 0.782 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.074      ;
; 0.785 ; vga_640x480:U1|vcs[1]                  ; vga_640x480:U1|vcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.078      ;
; 0.785 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.078      ;
; 0.789 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.082      ;
; 0.790 ; i2c_Master:U2|r_byte_to_send[3]        ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.082      ;
; 0.793 ; i2c_Master:U2|r_byte_to_send[5]        ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.085      ;
; 0.794 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[0]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.087      ;
; 0.794 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.087      ;
; 0.802 ; i2c_Master:U2|count[6]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.094      ;
; 0.805 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.098      ;
; 0.898 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.190      ;
; 0.907 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|sda~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.200      ;
; 0.940 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.232      ;
; 1.050 ; vga_640x480:U1|hcs[9]                  ; vga_640x480:U1|hcs[9]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.343      ;
; 1.071 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.364      ;
; 1.095 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.388      ;
; 1.097 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[5]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.390      ;
; 1.104 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.397      ;
; 1.104 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.397      ;
; 1.104 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[7]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.397      ;
; 1.104 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.397      ;
; 1.110 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.403      ;
; 1.111 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.403      ;
; 1.112 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.404      ;
; 1.115 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.408      ;
; 1.117 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.410      ;
; 1.119 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.411      ;
; 1.121 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.413      ;
; 1.123 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.416      ;
; 1.124 ; vga_640x480:U1|hcs[3]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; vga_640x480:U1|vcs[0]                  ; vga_640x480:U1|vcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.418      ;
; 1.127 ; i2c_Master:U2|count[1]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.420      ;
; 1.130 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.422      ;
; 1.132 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[3]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; vga_640x480:U1|vcs[2]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; vga_640x480:U1|hcs[6]                  ; vga_640x480:U1|hcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.427      ;
; 1.141 ; vga_640x480:U1|hcs[4]                  ; vga_640x480:U1|hcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.434      ;
; 1.141 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.434      ;
; 1.141 ; vga_640x480:U1|vcs[3]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.434      ;
; 1.142 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.435      ;
; 1.150 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.443      ;
; 1.152 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.444      ;
; 1.159 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.452      ;
; 1.161 ; vga_640x480:U1|vcs[2]                  ; vga_640x480:U1|vcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.454      ;
; 1.163 ; i2c_Master:U2|count[6]                 ; i2c_Master:U2|count[7]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.080      ; 1.455      ;
; 1.166 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.459      ;
; 1.171 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.464      ;
; 1.171 ; vga_640x480:U1|hcs[8]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.464      ;
; 1.172 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.465      ;
; 1.174 ; vga_640x480:U1|hcs[9]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.467      ;
; 1.192 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.485      ;
; 1.210 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[9]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.503      ;
; 1.211 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.504      ;
; 1.211 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.081      ; 1.504      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_32'                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 15.285 ; 15.520       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ;
; 15.285 ; 15.520       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_we_reg       ;
; 15.287 ; 15.522       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; 15.288 ; 15.523       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 15.288 ; 15.523       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_we_reg       ;
; 15.290 ; 15.525       ; 0.235          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 15.412 ; 15.632       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.412 ; 15.632       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.412 ; 15.632       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.412 ; 15.632       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.412 ; 15.632       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.412 ; 15.632       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.412 ; 15.632       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.415 ; 15.635       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.415 ; 15.635       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.415 ; 15.635       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.415 ; 15.635       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.415 ; 15.635       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.416 ; 15.636       ; 0.220          ; High Pulse Width ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.426 ; 15.614       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.428 ; 15.616       ; 0.188          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.471 ; 15.706       ; 0.235          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 15.474 ; 15.709       ; 0.235          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 15.474 ; 15.709       ; 0.235          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_we_reg       ;
; 15.474 ; 15.709       ; 0.235          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; 15.477 ; 15.712       ; 0.235          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ;
; 15.477 ; 15.712       ; 0.235          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_we_reg       ;
; 15.565 ; 15.565       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[6]|clk                                                                                 ;
; 15.565 ; 15.565       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[7]|clk                                                                                 ;
; 15.565 ; 15.565       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[9]|clk                                                                                 ;
; 15.565 ; 15.565       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples|clk                                                                   ;
; 15.565 ; 15.565       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.start|clk                                                                         ;
; 15.565 ; 15.565       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples|clk                                                                  ;
; 15.565 ; 15.565       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_ram_write_en|clk                                                                                ;
; 15.566 ; 15.566       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a8|clk0                                                     ;
; 15.566 ; 15.566       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|o_triggered|clk                                                                                ;
; 15.566 ; 15.566       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.belowLevel|clk                                                                         ;
; 15.566 ; 15.566       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.ready|clk                                                                              ;
; 15.566 ; 15.566       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.start|clk                                                                              ;
; 15.566 ; 15.566       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.triggered|clk                                                                          ;
; 15.568 ; 15.568       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[0]|clk                                                                                 ;
; 15.568 ; 15.568       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[1]|clk                                                                                 ;
; 15.568 ; 15.568       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[2]|clk                                                                                 ;
; 15.568 ; 15.568       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[3]|clk                                                                                 ;
; 15.568 ; 15.568       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[4]|clk                                                                                 ;
; 15.568 ; 15.568       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[5]|clk                                                                                 ;
; 15.568 ; 15.568       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[8]|clk                                                                                 ;
; 15.569 ; 15.569       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 15.574 ; 15.574       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~input|o                                                                                    ;
; 15.587 ; 15.587       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|inclk[0]                                                                      ;
; 15.587 ; 15.587       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|outclk                                                                        ;
; 15.625 ; 15.625       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~input|i                                                                                    ;
; 15.625 ; 15.625       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~input|i                                                                                    ;
; 15.662 ; 15.662       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|inclk[0]                                                                      ;
; 15.662 ; 15.662       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|outclk                                                                        ;
; 15.676 ; 15.676       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~input|o                                                                                    ;
; 15.681 ; 15.681       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 15.681 ; 15.681       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[0]|clk                                                                                 ;
; 15.681 ; 15.681       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[1]|clk                                                                                 ;
; 15.681 ; 15.681       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[2]|clk                                                                                 ;
; 15.681 ; 15.681       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[3]|clk                                                                                 ;
; 15.681 ; 15.681       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[4]|clk                                                                                 ;
; 15.681 ; 15.681       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[5]|clk                                                                                 ;
; 15.681 ; 15.681       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[8]|clk                                                                                 ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a8|clk0                                                     ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|o_triggered|clk                                                                                ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.belowLevel|clk                                                                         ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.ready|clk                                                                              ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.start|clk                                                                              ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.triggered|clk                                                                          ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[6]|clk                                                                                 ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[7]|clk                                                                                 ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[9]|clk                                                                                 ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples|clk                                                                   ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start|clk                                                                         ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples|clk                                                                  ;
; 15.684 ; 15.684       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_ram_write_en|clk                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_25'                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 19.678 ; 19.913       ; 0.235          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ;
; 19.681 ; 19.916       ; 0.235          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.775 ; 19.995       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; blue[3]                                                                                           ;
; 19.775 ; 19.995       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; blue[4]                                                                                           ;
; 19.775 ; 19.995       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[2]                                                                                          ;
; 19.775 ; 19.995       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[2]                                                                                            ;
; 19.785 ; 20.005       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[5]                                                                                          ;
; 19.785 ; 20.005       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[6]                                                                                          ;
; 19.785 ; 20.005       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[7]                                                                                          ;
; 19.785 ; 20.005       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[3]                                                                                            ;
; 19.785 ; 20.005       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[5]                                                                                            ;
; 19.785 ; 20.005       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[7]                                                                                            ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[0]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[1]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[2]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[3]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[4]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[5]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[6]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[7]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[8]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[9]                                                                             ;
; 19.787 ; 20.007       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vsenable                                                                           ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[6]                                                                                            ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[0]                                                                             ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[1]                                                                             ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[2]                                                                             ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[3]                                                                             ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[4]                                                                             ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[5]                                                                             ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[6]                                                                             ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[7]                                                                             ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[8]                                                                             ;
; 19.790 ; 20.010       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[9]                                                                             ;
; 19.791 ; 20.011       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; edgedetect:U3|reg0                                                                                ;
; 19.791 ; 20.011       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; edgedetect:U3|reg1                                                                                ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[1]                                                                                          ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; green[3]                                                                                          ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[0]                                                                   ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[2]                                                                   ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[3]                                                                   ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[0]                                                                            ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[1]                                                                            ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[2]                                                                            ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[3]                                                                            ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[4]                                                                            ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[5]                                                                            ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[6]                                                                            ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[7]                                                                            ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|run_timer                                                                           ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.idle                                                                    ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi                                                                   ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi2                                                                  ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo                                                                   ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo2                                                                  ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.start                                                                   ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.stop                                                                    ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|scl~en                                                                              ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|sda~en                                                                              ;
; 19.792 ; 20.012       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; red[1]                                                                                            ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[1]                                                                   ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[0]                                                                   ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[1]                                                                   ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[2]                                                                   ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[3]                                                                   ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[4]                                                                   ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[5]                                                                   ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[6]                                                                   ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[7]                                                                   ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[0]                                                            ;
; 19.793 ; 20.013       ; 0.220          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[1]                                                            ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[0]                                                                   ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[2]                                                                   ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[3]                                                                   ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|run_timer                                                                           ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.idle                                                                    ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi                                                                   ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo                                                                   ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo2                                                                  ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.start                                                                   ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.stop                                                                    ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|scl~en                                                                              ;
; 19.798 ; 19.986       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|sda~en                                                                              ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; green[1]                                                                                          ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[1]                                                                   ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[0]                                                                            ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[1]                                                                            ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[2]                                                                            ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[3]                                                                            ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[4]                                                                            ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[5]                                                                            ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[6]                                                                            ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[7]                                                                            ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[0]                                                                   ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[1]                                                                   ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[2]                                                                   ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[3]                                                                   ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[4]                                                                   ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[5]                                                                   ;
; 19.799 ; 19.987       ; 0.188          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[6]                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SW           ; CLK_25     ; 2.621 ; 2.858 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; 5.983 ; 6.243 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; 5.288 ; 5.630 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; 5.362 ; 5.798 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; 5.056 ; 5.373 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; 5.616 ; 6.015 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; 4.060 ; 4.312 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; 5.983 ; 6.243 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; 5.652 ; 5.897 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; 5.812 ; 6.139 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; 5.486 ; 5.758 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; 5.468 ; 5.708 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; 5.710 ; 5.978 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; 4.826 ; 4.961 ; Rise       ; CLK_32          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SW           ; CLK_25     ; -2.155 ; -2.380 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; -1.119 ; -1.311 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; -1.119 ; -1.311 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; -1.598 ; -1.902 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; -1.263 ; -1.481 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; -1.772 ; -1.999 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; -1.150 ; -1.356 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; -1.516 ; -1.762 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; -1.247 ; -1.462 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; -2.040 ; -2.282 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; -1.983 ; -2.145 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; -1.692 ; -1.924 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; -1.631 ; -1.875 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; -1.951 ; -2.103 ; Rise       ; CLK_32          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.690  ; 4.914  ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 8.095  ; 7.925  ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 7.502  ; 7.325  ; Rise       ; CLK_25          ;
;  ADV_D[4]  ; CLK_25     ; 7.431  ; 7.297  ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 6.553  ; 6.452  ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 7.562  ; 7.361  ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 6.750  ; 6.580  ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 7.248  ; 7.079  ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 7.212  ; 7.065  ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 7.750  ; 7.609  ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 7.203  ; 6.991  ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 7.300  ; 7.130  ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.736  ; 7.570  ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 7.668  ; 7.544  ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 7.050  ; 6.870  ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 8.095  ; 7.925  ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 12.278 ; 11.946 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 10.145 ; 10.374 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 9.495  ; 9.340  ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.891  ; 7.000  ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 8.246  ; 8.290  ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.690  ; 4.914  ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.197  ; 4.355  ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.197  ; 4.355  ; Fall       ; CLK_32          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.633 ; 4.849 ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 6.409 ; 6.311 ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 7.323 ; 7.152 ; Rise       ; CLK_25          ;
;  ADV_D[4]  ; CLK_25     ; 7.255 ; 7.126 ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 6.409 ; 6.311 ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 7.378 ; 7.183 ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 6.598 ; 6.434 ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 7.076 ; 6.912 ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 7.041 ; 6.899 ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 7.558 ; 7.421 ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 7.033 ; 6.828 ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 7.125 ; 6.961 ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.545 ; 7.384 ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 7.479 ; 7.359 ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 6.887 ; 6.713 ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 7.889 ; 7.726 ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 7.899 ; 7.803 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 9.243 ; 9.426 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 8.084 ; 7.859 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.732 ; 6.838 ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 8.094 ; 8.134 ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.633 ; 4.849 ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.162 ; 4.316 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.162 ; 4.316 ; Fall       ; CLK_32          ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AD_data[8]  ; LED[0]      ; 8.714 ;    ;    ; 8.991 ;
; AD_data[9]  ; LED[1]      ; 9.183 ;    ;    ; 9.465 ;
; AD_data[10] ; LED[2]      ; 8.100 ;    ;    ; 8.417 ;
; AD_data[11] ; LED[3]      ; 9.352 ;    ;    ; 9.590 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AD_data[8]  ; LED[0]      ; 8.549 ;    ;    ; 8.815 ;
; AD_data[9]  ; LED[1]      ; 9.000 ;    ;    ; 9.270 ;
; AD_data[10] ; LED[2]      ; 7.958 ;    ;    ; 8.264 ;
; AD_data[11] ; LED[3]      ; 9.161 ;    ;    ; 9.390 ;
+-------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 15.72 MHz  ; 15.72 MHz       ; CLK_25     ;      ;
; 211.33 MHz ; 211.33 MHz      ; CLK_32     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; CLK_25 ; -23.597 ; -254.281        ;
; CLK_32 ; -0.332  ; -0.981          ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_32 ; 0.401 ; 0.000            ;
; CLK_25 ; 0.402 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_32 ; 15.272 ; 0.000                          ;
; CLK_25 ; 19.665 ; 0.000                          ;
+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_25'                                                                                                                                                                                                                                                  ;
+---------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.597 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.065      ; 63.684     ;
; -23.596 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.065      ; 63.683     ;
; -23.596 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.065      ; 63.683     ;
; -23.222 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.065      ; 63.309     ;
; -23.197 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[5]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.075      ; 63.294     ;
; -22.848 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[3]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.374     ; 62.496     ;
; -22.847 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[6]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.075      ; 62.944     ;
; -22.847 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[7]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.075      ; 62.944     ;
; -22.844 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[7]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.075      ; 62.941     ;
; -22.844 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[5]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.075      ; 62.941     ;
; -22.843 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[3]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.075      ; 62.940     ;
; -21.530 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.071      ; 61.623     ;
; -21.529 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.071      ; 61.622     ;
; -21.529 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.071      ; 61.622     ;
; -21.155 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.071      ; 61.248     ;
; -21.130 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[5]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.081      ; 61.233     ;
; -20.781 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[3]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.368     ; 60.435     ;
; -20.780 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[6]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.081      ; 60.883     ;
; -20.780 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[7]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.081      ; 60.883     ;
; -20.777 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[7]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.081      ; 60.880     ;
; -20.777 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[5]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.081      ; 60.880     ;
; -20.776 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[3]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.081      ; 60.879     ;
; 30.779  ; vga_640x480:U1|hcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.227      ; 9.507      ;
; 30.911  ; vga_640x480:U1|hcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.227      ; 9.375      ;
; 30.948  ; vga_640x480:U1|hcs[5]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.227      ; 9.338      ;
; 31.010  ; vga_640x480:U1|hcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.227      ; 9.276      ;
; 31.086  ; vga_640x480:U1|hcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.227      ; 9.200      ;
; 31.178  ; vga_640x480:U1|hcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.221      ; 9.102      ;
; 31.201  ; vga_640x480:U1|hcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.227      ; 9.085      ;
; 31.220  ; vga_640x480:U1|vcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 9.077      ;
; 31.301  ; vga_640x480:U1|vcs[2]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 8.996      ;
; 31.310  ; vga_640x480:U1|hcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.221      ; 8.970      ;
; 31.347  ; vga_640x480:U1|hcs[5]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.221      ; 8.933      ;
; 31.409  ; vga_640x480:U1|hcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.221      ; 8.871      ;
; 31.485  ; vga_640x480:U1|hcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.221      ; 8.795      ;
; 31.600  ; vga_640x480:U1|hcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.221      ; 8.680      ;
; 31.619  ; vga_640x480:U1|vcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.232      ; 8.672      ;
; 31.642  ; vga_640x480:U1|vcs[3]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 8.655      ;
; 31.700  ; vga_640x480:U1|vcs[2]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.232      ; 8.591      ;
; 32.041  ; vga_640x480:U1|vcs[3]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.232      ; 8.250      ;
; 32.263  ; vga_640x480:U1|vcs[1]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 8.034      ;
; 32.521  ; vga_640x480:U1|vcs[0]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 7.776      ;
; 32.641  ; vga_640x480:U1|hcs[4]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.738      ;
; 32.642  ; vga_640x480:U1|hcs[4]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.737      ;
; 32.642  ; vga_640x480:U1|hcs[4]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.737      ;
; 32.662  ; vga_640x480:U1|vcs[1]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.232      ; 7.629      ;
; 32.693  ; vga_640x480:U1|vcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 7.604      ;
; 32.712  ; vga_640x480:U1|vcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 7.585      ;
; 32.750  ; vga_640x480:U1|hcs[4]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.061     ; 7.211      ;
; 32.773  ; vga_640x480:U1|hcs[6]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.606      ;
; 32.774  ; vga_640x480:U1|hcs[6]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.605      ;
; 32.774  ; vga_640x480:U1|hcs[6]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.605      ;
; 32.810  ; vga_640x480:U1|hcs[5]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.569      ;
; 32.811  ; vga_640x480:U1|hcs[5]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.568      ;
; 32.811  ; vga_640x480:U1|hcs[5]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.568      ;
; 32.872  ; vga_640x480:U1|hcs[9]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.507      ;
; 32.873  ; vga_640x480:U1|hcs[9]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.506      ;
; 32.873  ; vga_640x480:U1|hcs[9]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.506      ;
; 32.882  ; vga_640x480:U1|hcs[6]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.061     ; 7.079      ;
; 32.919  ; vga_640x480:U1|hcs[5]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.061     ; 7.042      ;
; 32.920  ; vga_640x480:U1|vcs[0]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.232      ; 7.371      ;
; 32.948  ; vga_640x480:U1|hcs[7]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.431      ;
; 32.949  ; vga_640x480:U1|hcs[7]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.430      ;
; 32.949  ; vga_640x480:U1|hcs[7]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.430      ;
; 32.978  ; vga_640x480:U1|vcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 7.319      ;
; 32.981  ; vga_640x480:U1|hcs[9]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.061     ; 6.980      ;
; 33.049  ; vga_640x480:U1|hcs[4]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.330      ;
; 33.057  ; vga_640x480:U1|hcs[7]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.061     ; 6.904      ;
; 33.063  ; vga_640x480:U1|hcs[8]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.316      ;
; 33.064  ; vga_640x480:U1|hcs[8]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.315      ;
; 33.064  ; vga_640x480:U1|hcs[8]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.315      ;
; 33.082  ; vga_640x480:U1|vcs[4]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 7.308      ;
; 33.082  ; vga_640x480:U1|vcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 7.215      ;
; 33.083  ; vga_640x480:U1|vcs[4]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 7.307      ;
; 33.083  ; vga_640x480:U1|vcs[4]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 7.307      ;
; 33.092  ; vga_640x480:U1|vcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.232      ; 7.199      ;
; 33.111  ; vga_640x480:U1|vcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.232      ; 7.180      ;
; 33.163  ; vga_640x480:U1|vcs[2]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 7.227      ;
; 33.164  ; vga_640x480:U1|vcs[2]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 7.226      ;
; 33.164  ; vga_640x480:U1|vcs[2]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 7.226      ;
; 33.172  ; vga_640x480:U1|hcs[8]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.061     ; 6.789      ;
; 33.181  ; vga_640x480:U1|hcs[6]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.198      ;
; 33.191  ; vga_640x480:U1|vcs[4]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.050     ; 6.781      ;
; 33.218  ; vga_640x480:U1|hcs[5]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.161      ;
; 33.253  ; vga_640x480:U1|hcs[4]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.074     ; 6.695      ;
; 33.272  ; vga_640x480:U1|vcs[2]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.050     ; 6.700      ;
; 33.280  ; vga_640x480:U1|hcs[9]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.099      ;
; 33.356  ; vga_640x480:U1|hcs[7]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 7.023      ;
; 33.377  ; vga_640x480:U1|vcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.232      ; 6.914      ;
; 33.385  ; vga_640x480:U1|hcs[6]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.074     ; 6.563      ;
; 33.413  ; vga_640x480:U1|vcs[5]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.238      ; 6.884      ;
; 33.422  ; vga_640x480:U1|hcs[5]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.074     ; 6.526      ;
; 33.471  ; vga_640x480:U1|hcs[8]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.357      ; 6.908      ;
; 33.481  ; vga_640x480:U1|vcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.232      ; 6.810      ;
; 33.484  ; vga_640x480:U1|hcs[9]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.074     ; 6.464      ;
; 33.490  ; vga_640x480:U1|vcs[4]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 6.900      ;
; 33.504  ; vga_640x480:U1|vcs[3]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 6.886      ;
; 33.505  ; vga_640x480:U1|vcs[3]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 6.885      ;
; 33.505  ; vga_640x480:U1|vcs[3]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.368      ; 6.885      ;
; 33.560  ; vga_640x480:U1|hcs[7]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.074     ; 6.388      ;
+---------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_32'                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.332 ; edgedetect:U3|reg1                    ; s_mainFSM_state.writeSamples          ; CLK_25       ; CLK_32      ; 1.250        ; -0.073     ; 1.531      ;
; -0.331 ; edgedetect:U3|reg1                    ; s_mainFSM_state.start                 ; CLK_25       ; CLK_32      ; 1.250        ; -0.073     ; 1.530      ;
; -0.318 ; edgedetect:U3|reg0                    ; s_ram_write_en                        ; CLK_25       ; CLK_32      ; 1.250        ; -0.073     ; 1.517      ;
; -0.022 ; edgedetect:U3|reg0                    ; s_mainFSM_state.writeSamples          ; CLK_25       ; CLK_32      ; 1.250        ; -0.073     ; 1.221      ;
; -0.021 ; edgedetect:U3|reg0                    ; s_mainFSM_state.start                 ; CLK_25       ; CLK_32      ; 1.250        ; -0.073     ; 1.220      ;
; 0.201  ; edgedetect:U3|reg1                    ; s_ram_write_en                        ; CLK_25       ; CLK_32      ; 1.250        ; -0.073     ; 0.998      ;
; 26.518 ; addr_write[3]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.680      ;
; 26.873 ; addr_write[3]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.325      ;
; 26.887 ; addr_write[3]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.311      ;
; 26.947 ; addr_write[3]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.251      ;
; 26.948 ; addr_write[3]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.250      ;
; 26.960 ; addr_write[8]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.238      ;
; 27.040 ; addr_write[4]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.158      ;
; 27.088 ; addr_write[7]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 4.112      ;
; 27.123 ; addr_write[8]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.075      ;
; 27.155 ; addr_write[8]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.043      ;
; 27.181 ; addr_write[8]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.017      ;
; 27.182 ; addr_write[8]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 4.016      ;
; 27.284 ; addr_write[7]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.915      ;
; 27.386 ; addr_write[6]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.072     ; 3.814      ;
; 27.395 ; addr_write[4]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.803      ;
; 27.409 ; addr_write[4]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.789      ;
; 27.425 ; addr_write[1]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.774      ;
; 27.469 ; addr_write[4]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.729      ;
; 27.470 ; addr_write[4]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.728      ;
; 27.485 ; addr_write[5]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.713      ;
; 27.522 ; addr_write[6]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.677      ;
; 27.531 ; addr_write[2]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.667      ;
; 27.576 ; addr_write[1]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.622      ;
; 27.581 ; trigger_system2:U5|o_triggered        ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.617      ;
; 27.602 ; addr_write[6]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.597      ;
; 27.672 ; addr_write[1]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.527      ;
; 27.685 ; addr_write[0]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.514      ;
; 27.700 ; addr_write[1]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.498      ;
; 27.725 ; addr_write[3]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.474      ;
; 27.726 ; addr_write[1]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.473      ;
; 27.762 ; addr_write[1]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.437      ;
; 27.779 ; addr_write[1]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.419      ;
; 27.780 ; addr_write[1]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.418      ;
; 27.785 ; addr_write[2]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.414      ;
; 27.822 ; addr_write[0]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.377      ;
; 27.835 ; s_mainFSM_state.readSamples           ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.364      ;
; 27.836 ; addr_write[0]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.362      ;
; 27.840 ; addr_write[5]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.358      ;
; 27.850 ; addr_write[0]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.348      ;
; 27.854 ; addr_write[5]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.344      ;
; 27.854 ; addr_write[7]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.345      ;
; 27.876 ; addr_write[3]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.322      ;
; 27.877 ; addr_write[5]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.322      ;
; 27.886 ; addr_write[2]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.312      ;
; 27.893 ; addr_write[2]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.306      ;
; 27.900 ; addr_write[2]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.298      ;
; 27.902 ; addr_write[1]                         ; addr_write[2]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.297      ;
; 27.911 ; addr_write[4]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.288      ;
; 27.912 ; addr_write[0]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.287      ;
; 27.914 ; addr_write[5]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.284      ;
; 27.915 ; addr_write[5]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.283      ;
; 27.915 ; addr_write[9]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.284      ;
; 27.921 ; addr_write[2]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.277      ;
; 27.923 ; addr_write[6]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.276      ;
; 27.930 ; addr_write[0]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.268      ;
; 27.936 ; addr_write[2]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.262      ;
; 27.959 ; s_ram_write_en                        ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.240      ;
; 27.961 ; addr_write[2]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.237      ;
; 27.983 ; addr_write[2]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.216      ;
; 27.986 ; addr_write[0]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.213      ;
; 28.019 ; addr_write[4]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.180      ;
; 28.026 ; addr_write[3]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.173      ;
; 28.028 ; addr_write[5]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.170      ;
; 28.044 ; addr_write[3]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.155      ;
; 28.062 ; addr_write[4]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.136      ;
; 28.063 ; addr_write[0]                         ; addr_write[1]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.136      ;
; 28.086 ; addr_write[2]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.113      ;
; 28.097 ; addr_write[7]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.102      ;
; 28.134 ; addr_write[1]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.064      ;
; 28.148 ; addr_write[1]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 3.050      ;
; 28.162 ; addr_write[0]                         ; addr_write[2]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.037      ;
; 28.193 ; addr_write[6]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 3.006      ;
; 28.270 ; addr_write[9]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.929      ;
; 28.284 ; addr_write[9]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.915      ;
; 28.344 ; addr_write[9]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.855      ;
; 28.345 ; addr_write[9]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.854      ;
; 28.403 ; addr_write[1]                         ; addr_write[1]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.796      ;
; 28.415 ; addr_write[7]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.784      ;
; 28.427 ; addr_write[0]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 2.771      ;
; 28.447 ; addr_write[7]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.752      ;
; 28.545 ; s_mainFSM_state.readSamples           ; s_mainFSM_state.start                 ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.654      ;
; 28.548 ; addr_write[6]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.651      ;
; 28.556 ; addr_write[8]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.643      ;
; 28.562 ; addr_write[6]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.637      ;
; 28.584 ; s_mainFSM_state.readSamples           ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.615      ;
; 28.585 ; s_mainFSM_state.readSamples           ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.614      ;
; 28.587 ; s_mainFSM_state.readSamples           ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.612      ;
; 28.598 ; addr_write[4]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.601      ;
; 28.619 ; addr_write[3]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.580      ;
; 28.637 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.ready      ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.562      ;
; 28.637 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.belowLevel ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.562      ;
; 28.643 ; addr_write[2]                         ; addr_write[2]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.556      ;
; 28.675 ; addr_write[0]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.074     ; 2.523      ;
; 28.681 ; addr_write[5]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.073     ; 2.518      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_32'                                                                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.start                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; trigger_system2:U5|s_state.ready      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[6]                         ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[7]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[8]                         ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[1]                         ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[3]                         ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[2]                         ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[4]                         ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[5]                         ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; s_mainFSM_state.start                 ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[0]                         ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; addr_write[9]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.684      ;
; 0.439 ; addr_write[1]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.423      ; 1.092      ;
; 0.482 ; addr_write[9]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.418      ; 1.130      ;
; 0.484 ; addr_write[1]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.417      ; 1.131      ;
; 0.512 ; addr_write[7]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.418      ; 1.160      ;
; 0.638 ; edgedetect:U3|reg1                    ; s_ram_write_en                                                                                    ; CLK_25       ; CLK_32      ; 0.000        ; 0.099      ; 0.932      ;
; 0.663 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|o_triggered                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.931      ;
; 0.728 ; addr_write[8]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.417      ; 1.375      ;
; 0.729 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 0.997      ;
; 0.740 ; s_mainFSM_state.writeSamples          ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.008      ;
; 0.748 ; addr_write[9]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.424      ; 1.402      ;
; 0.751 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.019      ;
; 0.753 ; addr_write[6]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.424      ; 1.407      ;
; 0.756 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.024      ;
; 0.758 ; addr_write[4]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.423      ; 1.411      ;
; 0.758 ; addr_write[2]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.417      ; 1.405      ;
; 0.763 ; addr_write[5]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.417      ; 1.410      ;
; 0.778 ; addr_write[5]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.423      ; 1.431      ;
; 0.824 ; addr_write[7]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.424      ; 1.478      ;
; 0.825 ; addr_write[3]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.423      ; 1.478      ;
; 0.847 ; edgedetect:U3|reg0                    ; s_mainFSM_state.start                                                                             ; CLK_25       ; CLK_32      ; 0.000        ; 0.099      ; 1.141      ;
; 0.848 ; edgedetect:U3|reg0                    ; s_mainFSM_state.writeSamples                                                                      ; CLK_25       ; CLK_32      ; 0.000        ; 0.099      ; 1.142      ;
; 0.971 ; s_mainFSM_state.writeSamples          ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.240      ;
; 0.975 ; s_mainFSM_state.writeSamples          ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.244      ;
; 0.975 ; s_mainFSM_state.writeSamples          ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.244      ;
; 0.976 ; s_mainFSM_state.writeSamples          ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.245      ;
; 0.976 ; s_mainFSM_state.writeSamples          ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.245      ;
; 0.976 ; s_mainFSM_state.writeSamples          ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.245      ;
; 0.995 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_we_reg       ; CLK_32       ; CLK_32      ; 0.000        ; 0.424      ; 1.649      ;
; 0.995 ; trigger_system2:U5|s_state.ready      ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.263      ;
; 1.002 ; s_mainFSM_state.writeSamples          ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.271      ;
; 1.047 ; edgedetect:U3|reg0                    ; s_ram_write_en                                                                                    ; CLK_25       ; CLK_32      ; 0.000        ; 0.099      ; 1.341      ;
; 1.047 ; addr_write[6]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.418      ; 1.695      ;
; 1.061 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.328      ;
; 1.063 ; s_mainFSM_state.start                 ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.331      ;
; 1.075 ; edgedetect:U3|reg1                    ; s_mainFSM_state.start                                                                             ; CLK_25       ; CLK_32      ; 0.000        ; 0.099      ; 1.369      ;
; 1.076 ; edgedetect:U3|reg1                    ; s_mainFSM_state.writeSamples                                                                      ; CLK_25       ; CLK_32      ; 0.000        ; 0.099      ; 1.370      ;
; 1.085 ; addr_write[2]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.423      ; 1.738      ;
; 1.085 ; addr_write[0]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.417      ; 1.732      ;
; 1.154 ; addr_write[4]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.417      ; 1.801      ;
; 1.161 ; addr_write[3]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.417      ; 1.808      ;
; 1.212 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 1.479      ;
; 1.248 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_we_reg       ; CLK_32       ; CLK_32      ; 0.000        ; 0.418      ; 1.896      ;
; 1.261 ; s_mainFSM_state.writeSamples          ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.529      ;
; 1.262 ; s_mainFSM_state.writeSamples          ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.530      ;
; 1.262 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.530      ;
; 1.320 ; addr_write[8]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.423      ; 1.973      ;
; 1.342 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.610      ;
; 1.366 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.634      ;
; 1.372 ; s_mainFSM_state.writeSamples          ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.640      ;
; 1.413 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.start                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.681      ;
; 1.436 ; addr_write[0]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.423      ; 2.089      ;
; 1.445 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK_32       ; CLK_32      ; 0.000        ; 0.430      ; 2.105      ;
; 1.448 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.424      ; 2.102      ;
; 1.578 ; s_ram_write_en                        ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.846      ;
; 1.599 ; s_mainFSM_state.readSamples           ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.868      ;
; 1.600 ; s_mainFSM_state.readSamples           ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.869      ;
; 1.602 ; s_mainFSM_state.readSamples           ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.871      ;
; 1.602 ; s_mainFSM_state.readSamples           ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.871      ;
; 1.602 ; s_mainFSM_state.readSamples           ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.871      ;
; 1.604 ; s_mainFSM_state.readSamples           ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.873      ;
; 1.623 ; s_mainFSM_state.readSamples           ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.074      ; 1.892      ;
; 1.663 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.readSamples                                                                       ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.931      ;
; 1.698 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_datain_reg0  ; CLK_32       ; CLK_32      ; 0.000        ; 0.424      ; 2.352      ;
; 1.701 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.418      ; 2.349      ;
; 1.727 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 1.995      ;
; 1.851 ; s_mainFSM_state.readSamples           ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 2.119      ;
; 1.855 ; s_mainFSM_state.readSamples           ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 2.123      ;
; 1.855 ; s_mainFSM_state.readSamples           ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 2.123      ;
; 1.877 ; s_mainFSM_state.readSamples           ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 2.145      ;
; 1.939 ; addr_write[0]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.206      ;
; 1.939 ; addr_write[8]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.206      ;
; 1.940 ; addr_write[0]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.207      ;
; 1.951 ; addr_write[0]                         ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.218      ;
; 1.961 ; addr_write[0]                         ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.228      ;
; 2.051 ; addr_write[5]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.318      ;
; 2.102 ; addr_write[4]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.369      ;
; 2.122 ; addr_write[6]                         ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 2.390      ;
; 2.141 ; addr_write[6]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 2.409      ;
; 2.142 ; addr_write[6]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 2.410      ;
; 2.142 ; addr_write[6]                         ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 2.410      ;
; 2.145 ; addr_write[5]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.412      ;
; 2.184 ; addr_write[4]                         ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.073      ; 2.452      ;
; 2.196 ; addr_write[4]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.463      ;
; 2.198 ; addr_write[3]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.465      ;
; 2.201 ; addr_write[5]                         ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.072      ; 2.468      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_25'                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|\FSM:bit_count[1]        ; i2c_Master:U2|\FSM:bit_count[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|\FSM:bit_count[2]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|\FSM:bit_count[3]        ; i2c_Master:U2|\FSM:bit_count[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.scllo2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|s_FSM_state.sclhi2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|s_FSM_state.stop         ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|run_timer                ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|scl~en                   ; i2c_Master:U2|scl~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|r_byte_to_send[0]        ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_Master:U2|sda~en                   ; i2c_Master:U2|sda~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.669      ;
; 0.469 ; i2c_Master:U2|r_byte_to_send[4]        ; i2c_Master:U2|r_byte_to_send[5]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.736      ;
; 0.470 ; i2c_Master:U2|r_byte_to_send[1]        ; i2c_Master:U2|r_byte_to_send[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; i2c_Master:U2|r_byte_to_send[0]        ; i2c_Master:U2|r_byte_to_send[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; i2c_Master:U2|r_byte_to_send[2]        ; i2c_Master:U2|r_byte_to_send[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; i2c_Master:U2|r_byte_to_send[6]        ; i2c_Master:U2|r_byte_to_send[7]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.738      ;
; 0.487 ; i2c_Master:U2|s_FSM_state.stop         ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.754      ;
; 0.502 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.769      ;
; 0.630 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.897      ;
; 0.690 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.sclhi        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.957      ;
; 0.705 ; i2c_Master:U2|count[7]                 ; i2c_Master:U2|count[7]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; vga_640x480:U1|vcs[8]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.979      ;
; 0.716 ; vga_640x480:U1|hcs[3]                  ; vga_640x480:U1|hcs[3]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.983      ;
; 0.717 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; vga_640x480:U1|hcs[4]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.985      ;
; 0.720 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.987      ;
; 0.721 ; vga_640x480:U1|hcs[6]                  ; vga_640x480:U1|hcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.988      ;
; 0.724 ; i2c_Master:U2|count[1]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.991      ;
; 0.728 ; vga_640x480:U1|vcs[1]                  ; vga_640x480:U1|vcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.995      ;
; 0.728 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.995      ;
; 0.731 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[0]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 0.998      ;
; 0.734 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; i2c_Master:U2|r_byte_to_send[3]        ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.001      ;
; 0.736 ; i2c_Master:U2|r_byte_to_send[5]        ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.003      ;
; 0.737 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.004      ;
; 0.743 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[0]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.010      ;
; 0.743 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.010      ;
; 0.745 ; i2c_Master:U2|count[6]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.012      ;
; 0.750 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.017      ;
; 0.820 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.087      ;
; 0.831 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|sda~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.098      ;
; 0.874 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.141      ;
; 0.949 ; vga_640x480:U1|hcs[9]                  ; vga_640x480:U1|hcs[9]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.216      ;
; 0.976 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.244      ;
; 0.978 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.073      ; 1.246      ;
; 1.004 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.271      ;
; 1.006 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.273      ;
; 1.019 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[7]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.286      ;
; 1.026 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.293      ;
; 1.026 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.293      ;
; 1.028 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; vga_640x480:U1|vcs[0]                  ; vga_640x480:U1|vcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.295      ;
; 1.030 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.301      ;
; 1.036 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[5]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.303      ;
; 1.038 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.305      ;
; 1.038 ; vga_640x480:U1|hcs[3]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.305      ;
; 1.039 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[3]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.306      ;
; 1.040 ; vga_640x480:U1|hcs[6]                  ; vga_640x480:U1|hcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.307      ;
; 1.041 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.308      ;
; 1.041 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; vga_640x480:U1|vcs[2]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.309      ;
; 1.046 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; i2c_Master:U2|count[1]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.314      ;
; 1.051 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.318      ;
; 1.052 ; vga_640x480:U1|hcs[4]                  ; vga_640x480:U1|hcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.319      ;
; 1.053 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.320      ;
; 1.054 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.321      ;
; 1.055 ; vga_640x480:U1|vcs[3]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.322      ;
; 1.062 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.329      ;
; 1.064 ; i2c_Master:U2|count[6]                 ; i2c_Master:U2|count[7]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.331      ;
; 1.068 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.335      ;
; 1.076 ; vga_640x480:U1|vcs[2]                  ; vga_640x480:U1|vcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.343      ;
; 1.076 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.343      ;
; 1.083 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.350      ;
; 1.084 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.351      ;
; 1.085 ; vga_640x480:U1|hcs[8]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.352      ;
; 1.086 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.353      ;
; 1.093 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.074      ; 1.362      ;
; 1.100 ; vga_640x480:U1|hcs[9]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.367      ;
; 1.127 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.394      ;
; 1.129 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.072      ; 1.396      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_32'                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 15.272 ; 15.502       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ;
; 15.272 ; 15.502       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_we_reg       ;
; 15.273 ; 15.503       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 15.273 ; 15.503       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_we_reg       ;
; 15.274 ; 15.504       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; 15.275 ; 15.505       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.423 ; 15.639       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.425 ; 15.609       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.503 ; 15.733       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 15.504 ; 15.734       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 15.504 ; 15.734       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_we_reg       ;
; 15.504 ; 15.734       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; 15.505 ; 15.735       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ;
; 15.505 ; 15.735       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_we_reg       ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a8|clk0                                                     ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|o_triggered|clk                                                                                ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.belowLevel|clk                                                                         ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.ready|clk                                                                              ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.start|clk                                                                              ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.triggered|clk                                                                          ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[0]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[1]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[2]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[3]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[4]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[5]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[6]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[7]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[8]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[9]|clk                                                                                 ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples|clk                                                                   ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.start|clk                                                                         ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples|clk                                                                  ;
; 15.557 ; 15.557       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_ram_write_en|clk                                                                                ;
; 15.558 ; 15.558       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 15.574 ; 15.574       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~input|o                                                                                    ;
; 15.578 ; 15.578       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|inclk[0]                                                                      ;
; 15.578 ; 15.578       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|outclk                                                                        ;
; 15.625 ; 15.625       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~input|i                                                                                    ;
; 15.625 ; 15.625       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~input|i                                                                                    ;
; 15.672 ; 15.672       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|inclk[0]                                                                      ;
; 15.672 ; 15.672       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|outclk                                                                        ;
; 15.676 ; 15.676       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~input|o                                                                                    ;
; 15.691 ; 15.691       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a8|clk0                                                     ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|o_triggered|clk                                                                                ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.belowLevel|clk                                                                         ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.ready|clk                                                                              ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.start|clk                                                                              ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.triggered|clk                                                                          ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[0]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[1]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[2]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[3]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[4]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[5]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[6]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[7]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[8]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[9]|clk                                                                                 ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples|clk                                                                   ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start|clk                                                                         ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples|clk                                                                  ;
; 15.692 ; 15.692       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_ram_write_en|clk                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_25'                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 19.665 ; 19.895       ; 0.230          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ;
; 19.666 ; 19.896       ; 0.230          ; Low Pulse Width  ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; blue[3]                                                                                           ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; blue[4]                                                                                           ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[2]                                                                                          ;
; 19.755 ; 19.971       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[2]                                                                                            ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[5]                                                                                          ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[6]                                                                                          ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[7]                                                                                          ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[3]                                                                                            ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[5]                                                                                            ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[7]                                                                                            ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[1]                                                                   ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[0]                                                                   ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[1]                                                                   ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[2]                                                                   ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[3]                                                                   ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[4]                                                                   ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[5]                                                                   ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[6]                                                                   ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[7]                                                                   ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[0]                                                            ;
; 19.795 ; 19.979       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[1]                                                            ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|run_timer                                                                           ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.idle                                                                    ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo                                                                   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.start                                                                   ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.stop                                                                    ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|scl~en                                                                              ;
; 19.796 ; 19.980       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|sda~en                                                                              ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[0]                                                                   ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[2]                                                                   ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[3]                                                                   ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi                                                                   ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo2                                                                  ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[0]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[1]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[2]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[3]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[4]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[5]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[6]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[7]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[8]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[9]                                                                             ;
; 19.797 ; 20.013       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vsenable                                                                           ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; edgedetect:U3|reg0                                                                                ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; edgedetect:U3|reg1                                                                                ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[0]                                                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[1]                                                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[2]                                                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[3]                                                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[4]                                                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[5]                                                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[6]                                                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|count[7]                                                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi2                                                                  ;
; 19.798 ; 20.014       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[6]                                                                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[0]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[1]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[2]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[3]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[4]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[5]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[6]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[7]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[8]                                                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[9]                                                                             ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; green[1]                                                                                          ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[3]                                                                                          ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; green[3]                                                                                          ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; red[1]                                                                                            ;
; 19.799 ; 19.983       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; red[1]                                                                                            ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; edgedetect:U3|reg0                                                                                ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; edgedetect:U3|reg1                                                                                ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; green[1]                                                                                          ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[0]                                                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[1]                                                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[2]                                                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[3]                                                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[4]                                                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[5]                                                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[6]                                                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[7]                                                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi2                                                                  ;
; 19.800 ; 19.984       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; red[6]                                                                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[0]                                                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[1]                                                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[2]                                                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[3]                                                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[4]                                                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[5]                                                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[6]                                                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[7]                                                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[8]                                                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[9]                                                                             ;
; 19.801 ; 19.985       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[0]                                                                             ;
; 19.801 ; 19.985       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[1]                                                                             ;
; 19.801 ; 19.985       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[2]                                                                             ;
; 19.801 ; 19.985       ; 0.184          ; Low Pulse Width  ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[3]                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SW           ; CLK_25     ; 2.328 ; 2.447 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; 5.415 ; 5.577 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; 4.770 ; 5.037 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; 4.841 ; 5.183 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; 4.560 ; 4.805 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; 5.093 ; 5.360 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; 3.687 ; 3.738 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; 5.415 ; 5.577 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; 5.088 ; 5.282 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; 5.256 ; 5.499 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; 4.939 ; 5.162 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; 4.942 ; 5.085 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; 5.170 ; 5.323 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; 4.391 ; 4.337 ; Rise       ; CLK_32          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SW           ; CLK_25     ; -1.908 ; -2.022 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; -0.983 ; -1.069 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; -0.983 ; -1.069 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; -1.445 ; -1.603 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; -1.116 ; -1.238 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; -1.608 ; -1.717 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; -1.008 ; -1.125 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; -1.366 ; -1.479 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; -1.102 ; -1.223 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; -1.859 ; -1.954 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; -1.800 ; -1.838 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; -1.535 ; -1.620 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; -1.472 ; -1.588 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; -1.785 ; -1.782 ; Rise       ; CLK_32          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.530  ; 4.888  ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 7.779  ; 7.465  ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 7.221  ; 6.924  ; Rise       ; CLK_25          ;
;  ADV_D[4]  ; CLK_25     ; 7.131  ; 6.911  ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 6.290  ; 6.153  ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 7.280  ; 6.948  ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 6.492  ; 6.248  ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 6.976  ; 6.717  ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 6.942  ; 6.702  ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 7.426  ; 7.211  ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 6.937  ; 6.610  ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 7.005  ; 6.761  ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.441  ; 7.159  ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 7.373  ; 7.126  ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 6.801  ; 6.499  ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 7.779  ; 7.465  ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 11.777 ; 11.194 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 9.582  ; 9.842  ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 9.088  ; 8.776  ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.513  ; 6.725  ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 7.890  ; 8.035  ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.530  ; 4.888  ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.107  ; 4.337  ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.107  ; 4.337  ; Fall       ; CLK_32          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.480 ; 4.824 ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 6.159 ; 6.027 ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 7.055 ; 6.770 ; Rise       ; CLK_25          ;
;  ADV_D[4]  ; CLK_25     ; 6.970 ; 6.757 ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 6.159 ; 6.027 ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 7.109 ; 6.789 ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 6.352 ; 6.117 ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 6.816 ; 6.566 ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 6.783 ; 6.551 ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 7.249 ; 7.041 ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 6.779 ; 6.464 ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 6.844 ; 6.609 ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.263 ; 6.991 ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 7.197 ; 6.959 ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 6.649 ; 6.358 ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 7.588 ; 7.285 ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 7.512 ; 7.421 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 8.757 ; 8.975 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 7.793 ; 7.382 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.372 ; 6.576 ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 7.755 ; 7.892 ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.480 ; 4.824 ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.075 ; 4.298 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.075 ; 4.298 ; Fall       ; CLK_32          ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AD_data[8]  ; LED[0]      ; 8.298 ;    ;    ; 8.418 ;
; AD_data[9]  ; LED[1]      ; 8.744 ;    ;    ; 8.852 ;
; AD_data[10] ; LED[2]      ; 7.691 ;    ;    ; 7.920 ;
; AD_data[11] ; LED[3]      ; 8.923 ;    ;    ; 8.946 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AD_data[8]  ; LED[0]      ; 8.150 ;    ;    ; 8.267 ;
; AD_data[9]  ; LED[1]      ; 8.579 ;    ;    ; 8.684 ;
; AD_data[10] ; LED[2]      ; 7.566 ;    ;    ; 7.788 ;
; AD_data[11] ; LED[3]      ; 8.749 ;    ;    ; 8.773 ;
+-------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK_32 ; 0.529 ; 0.000             ;
; CLK_25 ; 9.948 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_32 ; 0.165 ; 0.000            ;
; CLK_25 ; 0.187 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_32 ; 15.001 ; 0.000                          ;
; CLK_25 ; 19.378 ; 0.000                          ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_32'                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.529  ; edgedetect:U3|reg1                    ; s_mainFSM_state.writeSamples          ; CLK_25       ; CLK_32      ; 1.250        ; -0.032     ; 0.696      ;
; 0.530  ; edgedetect:U3|reg1                    ; s_mainFSM_state.start                 ; CLK_25       ; CLK_32      ; 1.250        ; -0.032     ; 0.695      ;
; 0.544  ; edgedetect:U3|reg0                    ; s_ram_write_en                        ; CLK_25       ; CLK_32      ; 1.250        ; -0.032     ; 0.681      ;
; 0.651  ; edgedetect:U3|reg0                    ; s_mainFSM_state.start                 ; CLK_25       ; CLK_32      ; 1.250        ; -0.032     ; 0.574      ;
; 0.651  ; edgedetect:U3|reg0                    ; s_mainFSM_state.writeSamples          ; CLK_25       ; CLK_32      ; 1.250        ; -0.032     ; 0.574      ;
; 0.766  ; edgedetect:U3|reg1                    ; s_ram_write_en                        ; CLK_25       ; CLK_32      ; 1.250        ; -0.032     ; 0.459      ;
; 29.032 ; addr_write[3]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.190      ;
; 29.156 ; addr_write[3]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.066      ;
; 29.168 ; addr_write[3]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.054      ;
; 29.182 ; addr_write[3]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.040      ;
; 29.185 ; addr_write[3]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 2.037      ;
; 29.222 ; addr_write[7]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.037     ; 1.998      ;
; 29.269 ; addr_write[8]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.953      ;
; 29.300 ; addr_write[4]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.922      ;
; 29.312 ; addr_write[8]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.910      ;
; 29.321 ; addr_write[8]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.901      ;
; 29.341 ; addr_write[8]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.881      ;
; 29.344 ; addr_write[8]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.878      ;
; 29.355 ; addr_write[7]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.866      ;
; 29.424 ; addr_write[4]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.798      ;
; 29.428 ; addr_write[1]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.793      ;
; 29.436 ; addr_write[4]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.786      ;
; 29.450 ; addr_write[4]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.772      ;
; 29.453 ; addr_write[4]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.769      ;
; 29.494 ; addr_write[6]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.037     ; 1.726      ;
; 29.509 ; addr_write[1]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.713      ;
; 29.510 ; addr_write[5]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.712      ;
; 29.510 ; trigger_system2:U5|o_triggered        ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.037     ; 1.710      ;
; 29.553 ; addr_write[0]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.668      ;
; 29.557 ; addr_write[2]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.665      ;
; 29.561 ; addr_write[1]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.661      ;
; 29.579 ; addr_write[1]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.642      ;
; 29.583 ; addr_write[1]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.638      ;
; 29.603 ; addr_write[3]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.618      ;
; 29.614 ; addr_write[1]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.608      ;
; 29.626 ; addr_write[0]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.596      ;
; 29.627 ; addr_write[6]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.594      ;
; 29.634 ; addr_write[5]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.588      ;
; 29.634 ; addr_write[0]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.588      ;
; 29.635 ; addr_write[1]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.586      ;
; 29.644 ; addr_write[0]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.577      ;
; 29.646 ; addr_write[5]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.576      ;
; 29.650 ; addr_write[2]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.571      ;
; 29.659 ; addr_write[7]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.562      ;
; 29.660 ; addr_write[5]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.562      ;
; 29.663 ; addr_write[5]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.559      ;
; 29.668 ; addr_write[1]                         ; addr_write[2]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.553      ;
; 29.679 ; addr_write[0]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.543      ;
; 29.680 ; addr_write[6]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.541      ;
; 29.681 ; addr_write[2]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.541      ;
; 29.682 ; addr_write[5]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.539      ;
; 29.684 ; addr_write[3]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.538      ;
; 29.689 ; s_mainFSM_state.readSamples           ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.532      ;
; 29.692 ; addr_write[1]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.530      ;
; 29.693 ; addr_write[2]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.529      ;
; 29.700 ; addr_write[0]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.521      ;
; 29.707 ; addr_write[2]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.515      ;
; 29.708 ; addr_write[0]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.513      ;
; 29.710 ; addr_write[2]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.512      ;
; 29.714 ; addr_write[4]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.507      ;
; 29.723 ; s_ram_write_en                        ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.498      ;
; 29.731 ; addr_write[2]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.491      ;
; 29.743 ; addr_write[6]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.478      ;
; 29.754 ; addr_write[3]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.467      ;
; 29.758 ; addr_write[3]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.463      ;
; 29.763 ; addr_write[5]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.459      ;
; 29.775 ; addr_write[0]                         ; addr_write[1]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.446      ;
; 29.776 ; addr_write[9]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.445      ;
; 29.778 ; addr_write[2]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.443      ;
; 29.793 ; addr_write[0]                         ; addr_write[2]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.428      ;
; 29.795 ; addr_write[4]                         ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.427      ;
; 29.805 ; addr_write[2]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.416      ;
; 29.816 ; addr_write[1]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.406      ;
; 29.828 ; addr_write[1]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.394      ;
; 29.834 ; addr_write[2]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.387      ;
; 29.847 ; addr_write[4]                         ; addr_write[5]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.374      ;
; 29.885 ; addr_write[7]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.336      ;
; 29.900 ; addr_write[6]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.321      ;
; 29.900 ; addr_write[9]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.321      ;
; 29.912 ; addr_write[9]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.309      ;
; 29.926 ; addr_write[9]                         ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.295      ;
; 29.929 ; addr_write[9]                         ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.292      ;
; 29.961 ; addr_write[1]                         ; addr_write[1]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.260      ;
; 29.968 ; addr_write[7]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.253      ;
; 29.977 ; addr_write[7]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.244      ;
; 30.001 ; addr_write[0]                         ; s_mainFSM_state.readSamples           ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.221      ;
; 30.005 ; s_mainFSM_state.readSamples           ; s_mainFSM_state.start                 ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.216      ;
; 30.010 ; s_mainFSM_state.readSamples           ; addr_write[6]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.211      ;
; 30.011 ; s_mainFSM_state.readSamples           ; addr_write[7]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.210      ;
; 30.015 ; s_mainFSM_state.readSamples           ; addr_write[9]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.206      ;
; 30.024 ; addr_write[6]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.197      ;
; 30.025 ; addr_write[8]                         ; addr_write[8]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.196      ;
; 30.029 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.ready      ; CLK_32       ; CLK_32      ; 31.250       ; -0.037     ; 1.191      ;
; 30.032 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.belowLevel ; CLK_32       ; CLK_32      ; 31.250       ; -0.037     ; 1.188      ;
; 30.036 ; addr_write[6]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.185      ;
; 30.037 ; addr_write[4]                         ; addr_write[4]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.184      ;
; 30.044 ; addr_write[0]                         ; s_mainFSM_state.writeSamples          ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.178      ;
; 30.053 ; addr_write[0]                         ; s_ram_write_en                        ; CLK_32       ; CLK_32      ; 31.250       ; -0.035     ; 1.169      ;
; 30.057 ; addr_write[2]                         ; addr_write[2]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.164      ;
; 30.061 ; addr_write[3]                         ; addr_write[3]                         ; CLK_32       ; CLK_32      ; 31.250       ; -0.036     ; 1.160      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_25'                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.948  ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; -0.007     ; 30.052     ;
; 9.948  ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.007     ; 30.052     ;
; 9.949  ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.007     ; 30.051     ;
; 10.114 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; -0.007     ; 29.886     ;
; 10.169 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[5]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.001     ; 29.837     ;
; 10.283 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[7]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.001     ; 29.723     ;
; 10.284 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[6]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.001     ; 29.722     ;
; 10.286 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[5]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.001     ; 29.720     ;
; 10.288 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; red[3]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.001     ; 29.718     ;
; 10.290 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[7]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.001     ; 29.716     ;
; 10.300 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; green[3]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.193     ; 29.514     ;
; 10.961 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; -0.003     ; 29.043     ;
; 10.961 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.003     ; 29.043     ;
; 10.962 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.003     ; 29.042     ;
; 11.127 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; -0.003     ; 28.877     ;
; 11.182 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[5]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.003      ; 28.828     ;
; 11.296 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[7]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.003      ; 28.714     ;
; 11.297 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[6]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.003      ; 28.713     ;
; 11.299 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[5]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.003      ; 28.711     ;
; 11.301 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; red[3]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.003      ; 28.709     ;
; 11.303 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[7]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.003      ; 28.707     ;
; 11.313 ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; green[3]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.189     ; 28.505     ;
; 35.778 ; vga_640x480:U1|hcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.117      ; 4.368      ;
; 35.849 ; vga_640x480:U1|hcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.117      ; 4.297      ;
; 35.856 ; vga_640x480:U1|hcs[5]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.117      ; 4.290      ;
; 35.861 ; vga_640x480:U1|hcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.117      ; 4.285      ;
; 35.906 ; vga_640x480:U1|hcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.117      ; 4.240      ;
; 35.950 ; vga_640x480:U1|hcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.117      ; 4.196      ;
; 35.976 ; vga_640x480:U1|hcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 4.166      ;
; 36.008 ; vga_640x480:U1|vcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 4.146      ;
; 36.035 ; vga_640x480:U1|vcs[2]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 4.119      ;
; 36.047 ; vga_640x480:U1|hcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 4.095      ;
; 36.054 ; vga_640x480:U1|hcs[5]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 4.088      ;
; 36.059 ; vga_640x480:U1|hcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 4.083      ;
; 36.104 ; vga_640x480:U1|hcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 4.038      ;
; 36.148 ; vga_640x480:U1|hcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.113      ; 3.994      ;
; 36.180 ; vga_640x480:U1|vcs[3]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 3.974      ;
; 36.206 ; vga_640x480:U1|vcs[4]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 3.944      ;
; 36.233 ; vga_640x480:U1|vcs[2]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 3.917      ;
; 36.378 ; vga_640x480:U1|vcs[3]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 3.772      ;
; 36.440 ; vga_640x480:U1|vcs[1]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 3.714      ;
; 36.576 ; vga_640x480:U1|vcs[0]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 3.578      ;
; 36.589 ; vga_640x480:U1|hcs[4]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.563      ;
; 36.590 ; vga_640x480:U1|hcs[4]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.562      ;
; 36.591 ; vga_640x480:U1|hcs[4]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.561      ;
; 36.616 ; vga_640x480:U1|hcs[4]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.030     ; 3.361      ;
; 36.638 ; vga_640x480:U1|vcs[1]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 3.512      ;
; 36.660 ; vga_640x480:U1|hcs[6]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.492      ;
; 36.661 ; vga_640x480:U1|hcs[6]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.491      ;
; 36.662 ; vga_640x480:U1|hcs[6]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.490      ;
; 36.667 ; vga_640x480:U1|hcs[5]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.485      ;
; 36.668 ; vga_640x480:U1|vcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 3.486      ;
; 36.668 ; vga_640x480:U1|hcs[5]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.484      ;
; 36.669 ; vga_640x480:U1|hcs[5]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.483      ;
; 36.672 ; vga_640x480:U1|hcs[9]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.480      ;
; 36.673 ; vga_640x480:U1|hcs[9]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.479      ;
; 36.674 ; vga_640x480:U1|hcs[9]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.478      ;
; 36.686 ; vga_640x480:U1|vcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 3.468      ;
; 36.687 ; vga_640x480:U1|hcs[6]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.030     ; 3.290      ;
; 36.694 ; vga_640x480:U1|hcs[5]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.030     ; 3.283      ;
; 36.699 ; vga_640x480:U1|hcs[9]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.030     ; 3.278      ;
; 36.717 ; vga_640x480:U1|hcs[7]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.435      ;
; 36.718 ; vga_640x480:U1|hcs[7]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.434      ;
; 36.719 ; vga_640x480:U1|hcs[7]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.433      ;
; 36.744 ; vga_640x480:U1|hcs[7]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.030     ; 3.233      ;
; 36.761 ; vga_640x480:U1|hcs[8]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.391      ;
; 36.762 ; vga_640x480:U1|hcs[8]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.390      ;
; 36.763 ; vga_640x480:U1|hcs[8]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.389      ;
; 36.770 ; vga_640x480:U1|hcs[4]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.382      ;
; 36.774 ; vga_640x480:U1|vcs[0]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 3.376      ;
; 36.788 ; vga_640x480:U1|hcs[8]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.030     ; 3.189      ;
; 36.797 ; vga_640x480:U1|vcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 3.357      ;
; 36.819 ; vga_640x480:U1|vcs[4]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.341      ;
; 36.820 ; vga_640x480:U1|vcs[4]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.340      ;
; 36.821 ; vga_640x480:U1|vcs[4]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.339      ;
; 36.835 ; vga_640x480:U1|vcs[7]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 3.319      ;
; 36.841 ; vga_640x480:U1|hcs[6]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.311      ;
; 36.846 ; vga_640x480:U1|vcs[4]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.022     ; 3.139      ;
; 36.846 ; vga_640x480:U1|vcs[2]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.314      ;
; 36.847 ; vga_640x480:U1|vcs[2]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.313      ;
; 36.848 ; vga_640x480:U1|hcs[5]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.304      ;
; 36.848 ; vga_640x480:U1|vcs[2]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.312      ;
; 36.853 ; vga_640x480:U1|hcs[9]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.299      ;
; 36.866 ; vga_640x480:U1|vcs[9]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 3.284      ;
; 36.873 ; vga_640x480:U1|vcs[2]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.022     ; 3.112      ;
; 36.884 ; vga_640x480:U1|vcs[8]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 3.266      ;
; 36.898 ; vga_640x480:U1|hcs[7]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.254      ;
; 36.924 ; vga_640x480:U1|hcs[4]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.035     ; 3.048      ;
; 36.942 ; vga_640x480:U1|hcs[8]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.145      ; 3.210      ;
; 36.989 ; vga_640x480:U1|vcs[5]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.125      ; 3.165      ;
; 36.991 ; vga_640x480:U1|vcs[3]                                                                             ; blue[4]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.169      ;
; 36.992 ; vga_640x480:U1|vcs[3]                                                                             ; green[2]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.168      ;
; 36.993 ; vga_640x480:U1|vcs[3]                                                                             ; red[2]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.167      ;
; 36.995 ; vga_640x480:U1|vcs[6]                                                                             ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK_25       ; CLK_25      ; 40.000       ; 0.121      ; 3.155      ;
; 36.995 ; vga_640x480:U1|hcs[6]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.035     ; 2.977      ;
; 37.000 ; vga_640x480:U1|vcs[4]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.160      ;
; 37.002 ; vga_640x480:U1|hcs[5]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.035     ; 2.970      ;
; 37.007 ; vga_640x480:U1|hcs[9]                                                                             ; green[1]                                                                                          ; CLK_25       ; CLK_25      ; 40.000       ; -0.035     ; 2.965      ;
; 37.018 ; vga_640x480:U1|vcs[3]                                                                             ; red[6]                                                                                            ; CLK_25       ; CLK_25      ; 40.000       ; -0.022     ; 2.967      ;
; 37.027 ; vga_640x480:U1|vcs[2]                                                                             ; blue[3]                                                                                           ; CLK_25       ; CLK_25      ; 40.000       ; 0.153      ; 3.133      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_32'                                                                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.165 ; addr_write[1]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.223      ; 0.492      ;
; 0.181 ; addr_write[1]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.219      ; 0.504      ;
; 0.186 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.start                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; trigger_system2:U5|s_state.ready      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addr_write[9]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.218      ; 0.508      ;
; 0.187 ; addr_write[6]                         ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addr_write[7]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addr_write[8]                         ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addr_write[1]                         ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addr_write[3]                         ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addr_write[2]                         ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addr_write[4]                         ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addr_write[5]                         ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; s_mainFSM_state.start                 ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addr_write[0]                         ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addr_write[9]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; addr_write[7]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.218      ; 0.514      ;
; 0.193 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.314      ;
; 0.258 ; edgedetect:U3|reg1                    ; s_ram_write_en                                                                                    ; CLK_25       ; CLK_32      ; 0.000        ; 0.056      ; 0.398      ;
; 0.281 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|o_triggered                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.402      ;
; 0.309 ; addr_write[8]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.219      ; 0.632      ;
; 0.318 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; addr_write[2]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.219      ; 0.642      ;
; 0.320 ; addr_write[9]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.222      ; 0.646      ;
; 0.323 ; addr_write[4]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.223      ; 0.650      ;
; 0.323 ; addr_write[6]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.222      ; 0.649      ;
; 0.324 ; s_mainFSM_state.writeSamples          ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.444      ;
; 0.326 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.triggered                                                              ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.447      ;
; 0.327 ; trigger_system2:U5|s_state.triggered  ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.448      ;
; 0.331 ; addr_write[5]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.219      ; 0.654      ;
; 0.335 ; addr_write[5]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.223      ; 0.662      ;
; 0.353 ; edgedetect:U3|reg0                    ; s_mainFSM_state.start                                                                             ; CLK_25       ; CLK_32      ; 0.000        ; 0.056      ; 0.493      ;
; 0.354 ; edgedetect:U3|reg0                    ; s_mainFSM_state.writeSamples                                                                      ; CLK_25       ; CLK_32      ; 0.000        ; 0.056      ; 0.494      ;
; 0.361 ; addr_write[3]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.223      ; 0.688      ;
; 0.361 ; addr_write[7]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.222      ; 0.687      ;
; 0.413 ; trigger_system2:U5|s_state.ready      ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.534      ;
; 0.447 ; s_mainFSM_state.writeSamples          ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.566      ;
; 0.447 ; s_mainFSM_state.writeSamples          ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.566      ;
; 0.448 ; s_mainFSM_state.writeSamples          ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; s_mainFSM_state.writeSamples          ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.567      ;
; 0.449 ; edgedetect:U3|reg0                    ; s_ram_write_en                                                                                    ; CLK_25       ; CLK_32      ; 0.000        ; 0.056      ; 0.589      ;
; 0.449 ; s_mainFSM_state.writeSamples          ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.568      ;
; 0.450 ; s_mainFSM_state.writeSamples          ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.569      ;
; 0.451 ; s_mainFSM_state.writeSamples          ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.570      ;
; 0.466 ; addr_write[0]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.219      ; 0.789      ;
; 0.468 ; s_mainFSM_state.start                 ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.588      ;
; 0.476 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.595      ;
; 0.477 ; edgedetect:U3|reg1                    ; s_mainFSM_state.start                                                                             ; CLK_25       ; CLK_32      ; 0.000        ; 0.056      ; 0.617      ;
; 0.477 ; edgedetect:U3|reg1                    ; s_mainFSM_state.writeSamples                                                                      ; CLK_25       ; CLK_32      ; 0.000        ; 0.056      ; 0.617      ;
; 0.483 ; addr_write[2]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.223      ; 0.810      ;
; 0.483 ; addr_write[6]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.218      ; 0.805      ;
; 0.490 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_we_reg       ; CLK_32       ; CLK_32      ; 0.000        ; 0.222      ; 0.816      ;
; 0.517 ; addr_write[4]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.219      ; 0.840      ;
; 0.538 ; s_mainFSM_state.writeSamples          ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.659      ;
; 0.541 ; s_mainFSM_state.writeSamples          ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.661      ;
; 0.544 ; addr_write[3]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.219      ; 0.867      ;
; 0.555 ; trigger_system2:U5|o_triggered        ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.674      ;
; 0.573 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.694      ;
; 0.588 ; trigger_system2:U5|s_state.start      ; trigger_system2:U5|s_state.belowLevel                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.709      ;
; 0.611 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.start                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.732      ;
; 0.619 ; addr_write[8]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.223      ; 0.946      ;
; 0.623 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_we_reg       ; CLK_32       ; CLK_32      ; 0.000        ; 0.218      ; 0.945      ;
; 0.631 ; s_mainFSM_state.writeSamples          ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.751      ;
; 0.649 ; addr_write[0]                         ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.223      ; 0.976      ;
; 0.680 ; s_ram_write_en                        ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.800      ;
; 0.714 ; s_mainFSM_state.writeSamples          ; s_mainFSM_state.readSamples                                                                       ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 0.834      ;
; 0.714 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.222      ; 1.040      ;
; 0.714 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK_32       ; CLK_32      ; 0.000        ; 0.224      ; 1.042      ;
; 0.753 ; s_mainFSM_state.readSamples           ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.872      ;
; 0.754 ; s_mainFSM_state.readSamples           ; addr_write[3]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.873      ;
; 0.757 ; s_mainFSM_state.readSamples           ; addr_write[8]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.876      ;
; 0.757 ; s_mainFSM_state.readSamples           ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.876      ;
; 0.759 ; s_mainFSM_state.readSamples           ; addr_write[0]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.878      ;
; 0.760 ; s_mainFSM_state.readSamples           ; addr_write[2]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.879      ;
; 0.761 ; s_mainFSM_state.readSamples           ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.035      ; 0.880      ;
; 0.765 ; trigger_system2:U5|s_state.belowLevel ; trigger_system2:U5|s_state.ready                                                                  ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.886      ;
; 0.847 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ; CLK_32       ; CLK_32      ; 0.000        ; 0.218      ; 1.169      ;
; 0.847 ; s_ram_write_en                        ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_datain_reg0  ; CLK_32       ; CLK_32      ; 0.000        ; 0.220      ; 1.171      ;
; 0.864 ; addr_write[0]                         ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.985      ;
; 0.869 ; addr_write[0]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.990      ;
; 0.870 ; addr_write[0]                         ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.991      ;
; 0.872 ; addr_write[0]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 0.993      ;
; 0.889 ; s_mainFSM_state.readSamples           ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.009      ;
; 0.892 ; s_mainFSM_state.readSamples           ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.012      ;
; 0.893 ; s_mainFSM_state.readSamples           ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.013      ;
; 0.894 ; s_mainFSM_state.readSamples           ; s_mainFSM_state.start                                                                             ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.014      ;
; 0.900 ; addr_write[8]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 1.021      ;
; 0.932 ; addr_write[6]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.052      ;
; 0.935 ; addr_write[6]                         ; addr_write[9]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.055      ;
; 0.944 ; addr_write[6]                         ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.064      ;
; 0.950 ; addr_write[6]                         ; s_mainFSM_state.writeSamples                                                                      ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.070      ;
; 0.953 ; addr_write[5]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 1.074      ;
; 0.975 ; addr_write[0]                         ; addr_write[1]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.095      ;
; 0.980 ; addr_write[4]                         ; addr_write[7]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 1.101      ;
; 0.987 ; addr_write[5]                         ; addr_write[6]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.037      ; 1.108      ;
; 0.994 ; addr_write[3]                         ; addr_write[4]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.114      ;
; 0.996 ; addr_write[4]                         ; addr_write[5]                                                                                     ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.116      ;
; 1.004 ; addr_write[7]                         ; s_ram_write_en                                                                                    ; CLK_32       ; CLK_32      ; 0.000        ; 0.036      ; 1.124      ;
+-------+---------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_25'                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|\FSM:bit_count[1]        ; i2c_Master:U2|\FSM:bit_count[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|\FSM:bit_count[2]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|\FSM:bit_count[3]        ; i2c_Master:U2|\FSM:bit_count[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.scllo2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|s_FSM_state.sclhi2       ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|s_FSM_state.stop         ; i2c_Master:U2|s_FSM_state.stop         ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|run_timer                ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|scl~en                   ; i2c_Master:U2|scl~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|r_byte_to_send[0]        ; i2c_Master:U2|r_byte_to_send[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_Master:U2|sda~en                   ; i2c_Master:U2|sda~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; i2c_Master:U2|r_byte_to_send[4]        ; i2c_Master:U2|r_byte_to_send[5]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; i2c_Master:U2|r_byte_to_send[0]        ; i2c_Master:U2|r_byte_to_send[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; i2c_Master:U2|r_byte_to_send[1]        ; i2c_Master:U2|r_byte_to_send[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; i2c_Master:U2|r_byte_to_send[6]        ; i2c_Master:U2|r_byte_to_send[7]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; i2c_Master:U2|r_byte_to_send[2]        ; i2c_Master:U2|r_byte_to_send[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.315      ;
; 0.213 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.333      ;
; 0.218 ; i2c_Master:U2|s_FSM_state.stop         ; i2c_Master:U2|s_FSM_state.idle         ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.338      ;
; 0.272 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.392      ;
; 0.285 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|\FSM:bit_count[0]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.405      ;
; 0.286 ; i2c_Master:U2|s_FSM_state.scllo2       ; i2c_Master:U2|s_FSM_state.sclhi        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.406      ;
; 0.303 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; i2c_Master:U2|count[7]                 ; i2c_Master:U2|count[7]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; vga_640x480:U1|vcs[8]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; vga_640x480:U1|hcs[3]                  ; vga_640x480:U1|hcs[3]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vga_640x480:U1|hcs[7]                  ; vga_640x480:U1|hcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vga_640x480:U1|hcs[4]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; vga_640x480:U1|hcs[6]                  ; vga_640x480:U1|hcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; i2c_Master:U2|count[1]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.434      ;
; 0.315 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[0]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; vga_640x480:U1|vcs[1]                  ; vga_640x480:U1|vcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; i2c_Master:U2|r_byte_to_send[3]        ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; i2c_Master:U2|r_byte_to_send[5]        ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; i2c_Master:U2|s_FSM_state.start        ; i2c_Master:U2|run_timer                ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.439      ;
; 0.322 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[0]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; i2c_Master:U2|count[6]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.444      ;
; 0.327 ; i2c_Master:U2|s_FSM_state.idle         ; i2c_Master:U2|s_FSM_state.start        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.447      ;
; 0.363 ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.483      ;
; 0.366 ; i2c_Master:U2|r_no_of_bytes_to_send[1] ; i2c_Master:U2|r_no_of_bytes_to_send[0] ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.486      ;
; 0.388 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|sda~en                   ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.508      ;
; 0.425 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[3]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.545      ;
; 0.426 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[5]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.546      ;
; 0.430 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.550      ;
; 0.432 ; vga_640x480:U1|hcs[9]                  ; vga_640x480:U1|hcs[9]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.552      ;
; 0.432 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[7]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.552      ;
; 0.433 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.553      ;
; 0.434 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[1]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.554      ;
; 0.439 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.560      ;
; 0.444 ; i2c_Master:U2|s_FSM_state.sclhi2       ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.565      ;
; 0.452 ; i2c_Master:U2|count[5]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; i2c_Master:U2|count[3]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; vga_640x480:U1|vcs[7]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; vga_640x480:U1|vcs[5]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; vga_640x480:U1|vcs[2]                  ; vga_640x480:U1|vcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[4]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; vga_640x480:U1|hcs[3]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[5]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[1]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; i2c_Master:U2|count[1]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.583      ;
; 0.464 ; vga_640x480:U1|hcs[8]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; i2c_Master:U2|count[4]                 ; i2c_Master:U2|count[6]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; i2c_Master:U2|s_FSM_state.scllo        ; i2c_Master:U2|r_byte_to_send[6]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; i2c_Master:U2|count[0]                 ; i2c_Master:U2|count[2]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; vga_640x480:U1|hcs[9]                  ; vga_640x480:U1|vsenable                ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; vga_640x480:U1|vcs[0]                  ; vga_640x480:U1|vcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; vga_640x480:U1|vcs[2]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; vga_640x480:U1|vcs[6]                  ; vga_640x480:U1|vcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; vga_640x480:U1|vcs[3]                  ; vga_640x480:U1|vcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[1]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[3]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vga_640x480:U1|hcs[6]                  ; vga_640x480:U1|hcs[7]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; vga_640x480:U1|hcs[4]                  ; vga_640x480:U1|hcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[2]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[3]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.594      ;
; 0.473 ; vga_640x480:U1|hcs[2]                  ; vga_640x480:U1|hcs[4]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; i2c_Master:U2|count[2]                 ; i2c_Master:U2|count[4]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.597      ;
; 0.479 ; vga_640x480:U1|vcs[4]                  ; vga_640x480:U1|vcs[6]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.599      ;
; 0.480 ; edgedetect:U3|reg0                     ; edgedetect:U3|reg1                     ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.600      ;
; 0.481 ; i2c_Master:U2|count[6]                 ; i2c_Master:U2|count[7]                 ; CLK_25       ; CLK_25      ; 0.000        ; 0.037      ; 0.602      ;
; 0.483 ; i2c_Master:U2|\FSM:bit_count[0]        ; i2c_Master:U2|\FSM:bit_count[2]        ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.603      ;
; 0.489 ; vga_640x480:U1|hcs[0]                  ; vga_640x480:U1|hcs[8]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.609      ;
; 0.489 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[9]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.609      ;
; 0.490 ; vga_640x480:U1|hcs[1]                  ; vga_640x480:U1|hcs[5]                  ; CLK_25       ; CLK_25      ; 0.000        ; 0.036      ; 0.610      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_32'                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 15.001 ; 15.231       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ;
; 15.001 ; 15.231       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_we_reg       ;
; 15.002 ; 15.232       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 15.002 ; 15.232       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_we_reg       ;
; 15.003 ; 15.233       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; 15.004 ; 15.234       ; 0.230          ; Low Pulse Width  ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.063 ; 15.247       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.064 ; 15.248       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.064 ; 15.248       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.064 ; 15.248       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.064 ; 15.248       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.064 ; 15.248       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.064 ; 15.248       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.064 ; 15.248       ; 0.184          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|o_triggered|clk                                                                                ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.belowLevel|clk                                                                         ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.ready|clk                                                                              ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.start|clk                                                                              ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U5|s_state.triggered|clk                                                                          ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[0]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[1]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[2]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[3]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[4]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[5]|clk                                                                                 ;
; 15.243 ; 15.243       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[8]|clk                                                                                 ;
; 15.244 ; 15.244       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 15.244 ; 15.244       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a8|clk0                                                     ;
; 15.244 ; 15.244       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[6]|clk                                                                                 ;
; 15.244 ; 15.244       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[7]|clk                                                                                 ;
; 15.244 ; 15.244       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; addr_write[9]|clk                                                                                 ;
; 15.244 ; 15.244       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples|clk                                                                   ;
; 15.244 ; 15.244       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.start|clk                                                                         ;
; 15.244 ; 15.244       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples|clk                                                                  ;
; 15.244 ; 15.244       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; s_ram_write_en|clk                                                                                ;
; 15.248 ; 15.248       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~input|o                                                                                    ;
; 15.267 ; 15.267       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|inclk[0]                                                                      ;
; 15.267 ; 15.267       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|outclk                                                                        ;
; 15.625 ; 15.625       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~input|i                                                                                    ;
; 15.625 ; 15.625       ; 0.000          ; Low Pulse Width  ; CLK_32 ; Rise       ; CLK_32~input|i                                                                                    ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[0]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[1]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[2]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[3]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[4]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[5]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[6]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[7]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[8]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[9]                                                                                     ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples                                                                       ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start                                                                             ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples                                                                      ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; s_ram_write_en                                                                                    ;
; 15.783 ; 15.999       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|o_triggered                                                                    ;
; 15.784 ; 16.000       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.belowLevel                                                             ;
; 15.784 ; 16.000       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.ready                                                                  ;
; 15.784 ; 16.000       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.start                                                                  ;
; 15.784 ; 16.000       ; 0.216          ; High Pulse Width ; CLK_32 ; Rise       ; trigger_system2:U5|s_state.triggered                                                              ;
; 15.786 ; 16.016       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 15.786 ; 16.016       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 15.786 ; 16.016       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~porta_we_reg       ;
; 15.786 ; 16.016       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_address_reg0 ;
; 15.786 ; 16.016       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_datain_reg0  ;
; 15.786 ; 16.016       ; 0.230          ; High Pulse Width ; CLK_32 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~porta_we_reg       ;
; 15.983 ; 15.983       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|inclk[0]                                                                      ;
; 15.983 ; 15.983       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~inputclkctrl|outclk                                                                        ;
; 16.002 ; 16.002       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; CLK_32~input|o                                                                                    ;
; 16.004 ; 16.004       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a0|clk0                                                     ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U4|ram_rtl_0|auto_generated|ram_block1a8|clk0                                                     ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|o_triggered|clk                                                                                ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[0]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[1]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[2]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[3]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[4]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[5]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[6]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[7]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[8]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; addr_write[9]|clk                                                                                 ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.readSamples|clk                                                                   ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.start|clk                                                                         ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_mainFSM_state.writeSamples|clk                                                                  ;
; 16.005 ; 16.005       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; s_ram_write_en|clk                                                                                ;
; 16.006 ; 16.006       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.belowLevel|clk                                                                         ;
; 16.006 ; 16.006       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.ready|clk                                                                              ;
; 16.006 ; 16.006       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.start|clk                                                                              ;
; 16.006 ; 16.006       ; 0.000          ; High Pulse Width ; CLK_32 ; Rise       ; U5|s_state.triggered|clk                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_25'                                                                                                                                 ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------+
; 19.378 ; 19.608       ; 0.230          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.378 ; 19.608       ; 0.230          ; Low Pulse Width ; CLK_25 ; Rise       ; sample_RAM:U4|altsyncram:ram_rtl_0|altsyncram_s9i1:auto_generated|ram_block1a8~portb_address_reg0 ;
; 19.412 ; 19.596       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[5]                                                                                          ;
; 19.412 ; 19.596       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[6]                                                                                          ;
; 19.412 ; 19.596       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[7]                                                                                          ;
; 19.412 ; 19.596       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[3]                                                                                            ;
; 19.412 ; 19.596       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[5]                                                                                            ;
; 19.412 ; 19.596       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[7]                                                                                            ;
; 19.415 ; 19.599       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[3]                                                                                           ;
; 19.415 ; 19.599       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[4]                                                                                           ;
; 19.415 ; 19.599       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[2]                                                                                          ;
; 19.415 ; 19.599       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[2]                                                                                            ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[0]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[1]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[2]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[3]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[4]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[5]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[6]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[7]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[8]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|hcs[9]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[0]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[1]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[2]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[3]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[4]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[5]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[6]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[7]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[8]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vcs[9]                                                                             ;
; 19.438 ; 19.622       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; vga_640x480:U1|vsenable                                                                           ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; edgedetect:U3|reg0                                                                                ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; edgedetect:U3|reg1                                                                                ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[3]                                                                                          ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[0]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[1]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[2]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|\FSM:bit_count[3]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[0]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[1]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[2]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[3]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[4]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[5]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[6]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_byte_to_send[7]                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi                                                                   ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.sclhi2                                                                  ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo2                                                                  ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[1]                                                                                            ;
; 19.439 ; 19.623       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; red[6]                                                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; green[1]                                                                                          ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[0]                                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[1]                                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[2]                                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[3]                                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[4]                                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[5]                                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[6]                                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|count[7]                                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[0]                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|r_no_of_bytes_to_send[1]                                                            ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|run_timer                                                                           ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.idle                                                                    ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.scllo                                                                   ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.start                                                                   ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|s_FSM_state.stop                                                                    ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|scl~en                                                                              ;
; 19.440 ; 19.624       ; 0.184          ; Low Pulse Width ; CLK_25 ; Rise       ; i2c_Master:U2|sda~en                                                                              ;
; 19.592 ; 19.592       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; green[5]|clk                                                                                      ;
; 19.592 ; 19.592       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; green[6]|clk                                                                                      ;
; 19.592 ; 19.592       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; green[7]|clk                                                                                      ;
; 19.592 ; 19.592       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; red[3]|clk                                                                                        ;
; 19.592 ; 19.592       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; red[5]|clk                                                                                        ;
; 19.592 ; 19.592       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; red[7]|clk                                                                                        ;
; 19.595 ; 19.595       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[3]|clk                                                                                       ;
; 19.595 ; 19.595       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; blue[4]|clk                                                                                       ;
; 19.595 ; 19.595       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; green[2]|clk                                                                                      ;
; 19.595 ; 19.595       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; red[2]|clk                                                                                        ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[0]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[1]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[2]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[3]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[4]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[5]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[6]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[7]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[8]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|hcs[9]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|vcs[0]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|vcs[1]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|vcs[2]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|vcs[3]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|vcs[4]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|vcs[5]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|vcs[6]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|vcs[7]|clk                                                                                     ;
; 19.618 ; 19.618       ; 0.000          ; Low Pulse Width ; CLK_25 ; Rise       ; U1|vcs[8]|clk                                                                                     ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SW           ; CLK_25     ; 1.232 ; 1.847 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; 2.698 ; 3.245 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; 2.406 ; 2.937 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; 2.477 ; 3.061 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; 2.299 ; 2.813 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; 2.567 ; 3.160 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; 1.793 ; 2.441 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; 2.698 ; 3.245 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; 2.560 ; 3.063 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; 2.660 ; 3.205 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; 2.502 ; 2.991 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; 2.472 ; 3.007 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; 2.587 ; 3.157 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; 2.130 ; 2.755 ; Rise       ; CLK_32          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SW           ; CLK_25     ; -1.025 ; -1.632 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; -0.548 ; -1.125 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; -0.548 ; -1.125 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; -0.815 ; -1.466 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; -0.636 ; -1.216 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; -0.868 ; -1.494 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; -0.581 ; -1.158 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; -0.748 ; -1.370 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; -0.627 ; -1.207 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; -0.980 ; -1.627 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; -0.937 ; -1.556 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; -0.814 ; -1.433 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; -0.798 ; -1.420 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; -0.919 ; -1.532 ; Rise       ; CLK_32          ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 2.365 ; 2.681 ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 3.750 ; 3.893 ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 3.467 ; 3.579 ; Rise       ; CLK_25          ;
;  ADV_D[4]  ; CLK_25     ; 3.457 ; 3.571 ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 3.103 ; 3.181 ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 3.478 ; 3.574 ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 3.154 ; 3.233 ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 3.353 ; 3.438 ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 3.345 ; 3.422 ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 3.626 ; 3.768 ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 3.330 ; 3.451 ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 3.373 ; 3.466 ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 3.589 ; 3.712 ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 3.551 ; 3.671 ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 3.296 ; 3.398 ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 3.750 ; 3.893 ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 5.528 ; 5.741 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 4.855 ; 4.805 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 4.289 ; 4.437 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 3.418 ; 3.291 ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 4.309 ; 4.148 ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 2.365 ; 2.681 ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 2.135 ; 2.525 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 2.135 ; 2.525 ; Fall       ; CLK_32          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 2.337 ; 2.656 ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 3.039 ; 3.114 ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 3.390 ; 3.499 ; Rise       ; CLK_25          ;
;  ADV_D[4]  ; CLK_25     ; 3.381 ; 3.492 ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 3.039 ; 3.114 ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 3.399 ; 3.492 ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 3.088 ; 3.164 ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 3.278 ; 3.361 ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 3.271 ; 3.345 ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 3.540 ; 3.677 ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 3.257 ; 3.373 ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 3.298 ; 3.387 ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 3.506 ; 3.624 ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 3.469 ; 3.584 ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 3.224 ; 3.323 ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 3.661 ; 3.798 ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 3.743 ; 3.765 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 4.439 ; 4.397 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 3.683 ; 3.860 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 3.343 ; 3.220 ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 4.237 ; 4.079 ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 2.337 ; 2.656 ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 2.117 ; 2.508 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 2.117 ; 2.508 ; Fall       ; CLK_32          ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AD_data[8]  ; LED[0]      ; 4.464 ;    ;    ; 5.119 ;
; AD_data[9]  ; LED[1]      ; 4.681 ;    ;    ; 5.370 ;
; AD_data[10] ; LED[2]      ; 4.219 ;    ;    ; 4.844 ;
; AD_data[11] ; LED[3]      ; 4.737 ;    ;    ; 5.427 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AD_data[8]  ; LED[0]      ; 4.384 ;    ;    ; 5.033 ;
; AD_data[9]  ; LED[1]      ; 4.593 ;    ;    ; 5.274 ;
; AD_data[10] ; LED[2]      ; 4.148 ;    ;    ; 4.768 ;
; AD_data[11] ; LED[3]      ; 4.647 ;    ;    ; 5.328 ;
+-------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -29.151  ; 0.165 ; N/A      ; N/A     ; 15.001              ;
;  CLK_25          ; -29.151  ; 0.187 ; N/A      ; N/A     ; 19.378              ;
;  CLK_32          ; -0.489   ; 0.165 ; N/A      ; N/A     ; 15.001              ;
; Design-wide TNS  ; -316.395 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK_25          ; -315.008 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  CLK_32          ; -1.387   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SW           ; CLK_25     ; 2.621 ; 2.858 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; 5.983 ; 6.243 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; 5.288 ; 5.630 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; 5.362 ; 5.798 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; 5.056 ; 5.373 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; 5.616 ; 6.015 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; 4.060 ; 4.312 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; 5.983 ; 6.243 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; 5.652 ; 5.897 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; 5.812 ; 6.139 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; 5.486 ; 5.758 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; 5.468 ; 5.708 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; 5.710 ; 5.978 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; 4.826 ; 4.961 ; Rise       ; CLK_32          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SW           ; CLK_25     ; -1.025 ; -1.632 ; Rise       ; CLK_25          ;
; AD_data[*]   ; CLK_32     ; -0.548 ; -1.069 ; Rise       ; CLK_32          ;
;  AD_data[0]  ; CLK_32     ; -0.548 ; -1.069 ; Rise       ; CLK_32          ;
;  AD_data[1]  ; CLK_32     ; -0.815 ; -1.466 ; Rise       ; CLK_32          ;
;  AD_data[2]  ; CLK_32     ; -0.636 ; -1.216 ; Rise       ; CLK_32          ;
;  AD_data[3]  ; CLK_32     ; -0.868 ; -1.494 ; Rise       ; CLK_32          ;
;  AD_data[4]  ; CLK_32     ; -0.581 ; -1.125 ; Rise       ; CLK_32          ;
;  AD_data[5]  ; CLK_32     ; -0.748 ; -1.370 ; Rise       ; CLK_32          ;
;  AD_data[6]  ; CLK_32     ; -0.627 ; -1.207 ; Rise       ; CLK_32          ;
;  AD_data[7]  ; CLK_32     ; -0.980 ; -1.627 ; Rise       ; CLK_32          ;
;  AD_data[8]  ; CLK_32     ; -0.937 ; -1.556 ; Rise       ; CLK_32          ;
;  AD_data[9]  ; CLK_32     ; -0.814 ; -1.433 ; Rise       ; CLK_32          ;
;  AD_data[10] ; CLK_32     ; -0.798 ; -1.420 ; Rise       ; CLK_32          ;
;  AD_data[11] ; CLK_32     ; -0.919 ; -1.532 ; Rise       ; CLK_32          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 4.690  ; 4.914  ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 8.095  ; 7.925  ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 7.502  ; 7.325  ; Rise       ; CLK_25          ;
;  ADV_D[4]  ; CLK_25     ; 7.431  ; 7.297  ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 6.553  ; 6.452  ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 7.562  ; 7.361  ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 6.750  ; 6.580  ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 7.248  ; 7.079  ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 7.212  ; 7.065  ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 7.750  ; 7.609  ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 7.203  ; 6.991  ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 7.300  ; 7.130  ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 7.736  ; 7.570  ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 7.668  ; 7.544  ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 7.050  ; 6.870  ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 8.095  ; 7.925  ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 12.278 ; 11.946 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 10.145 ; 10.374 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 9.495  ; 9.340  ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 6.891  ; 7.000  ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 8.246  ; 8.290  ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 4.690  ; 4.914  ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 4.197  ; 4.355  ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 4.197  ; 4.355  ; Fall       ; CLK_32          ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADV_CLK    ; CLK_25     ; 2.337 ; 2.656 ; Rise       ; CLK_25          ;
; ADV_D[*]   ; CLK_25     ; 3.039 ; 3.114 ; Rise       ; CLK_25          ;
;  ADV_D[3]  ; CLK_25     ; 3.390 ; 3.499 ; Rise       ; CLK_25          ;
;  ADV_D[4]  ; CLK_25     ; 3.381 ; 3.492 ; Rise       ; CLK_25          ;
;  ADV_D[9]  ; CLK_25     ; 3.039 ; 3.114 ; Rise       ; CLK_25          ;
;  ADV_D[10] ; CLK_25     ; 3.399 ; 3.492 ; Rise       ; CLK_25          ;
;  ADV_D[11] ; CLK_25     ; 3.088 ; 3.164 ; Rise       ; CLK_25          ;
;  ADV_D[13] ; CLK_25     ; 3.278 ; 3.361 ; Rise       ; CLK_25          ;
;  ADV_D[14] ; CLK_25     ; 3.271 ; 3.345 ; Rise       ; CLK_25          ;
;  ADV_D[15] ; CLK_25     ; 3.540 ; 3.677 ; Rise       ; CLK_25          ;
;  ADV_D[17] ; CLK_25     ; 3.257 ; 3.373 ; Rise       ; CLK_25          ;
;  ADV_D[18] ; CLK_25     ; 3.298 ; 3.387 ; Rise       ; CLK_25          ;
;  ADV_D[19] ; CLK_25     ; 3.506 ; 3.624 ; Rise       ; CLK_25          ;
;  ADV_D[21] ; CLK_25     ; 3.469 ; 3.584 ; Rise       ; CLK_25          ;
;  ADV_D[22] ; CLK_25     ; 3.224 ; 3.323 ; Rise       ; CLK_25          ;
;  ADV_D[23] ; CLK_25     ; 3.661 ; 3.798 ; Rise       ; CLK_25          ;
; ADV_DE     ; CLK_25     ; 3.743 ; 3.765 ; Rise       ; CLK_25          ;
; ADV_HSYNC  ; CLK_25     ; 4.439 ; 4.397 ; Rise       ; CLK_25          ;
; ADV_VSYNC  ; CLK_25     ; 3.683 ; 3.860 ; Rise       ; CLK_25          ;
; SCL        ; CLK_25     ; 3.343 ; 3.220 ; Rise       ; CLK_25          ;
; SDA        ; CLK_25     ; 4.237 ; 4.079 ; Rise       ; CLK_25          ;
; ADV_CLK    ; CLK_25     ; 2.337 ; 2.656 ; Fall       ; CLK_25          ;
; AD_CLK     ; CLK_32     ; 2.117 ; 2.508 ; Rise       ; CLK_32          ;
; AD_CLK     ; CLK_32     ; 2.117 ; 2.508 ; Fall       ; CLK_32          ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AD_data[8]  ; LED[0]      ; 8.714 ;    ;    ; 8.991 ;
; AD_data[9]  ; LED[1]      ; 9.183 ;    ;    ; 9.465 ;
; AD_data[10] ; LED[2]      ; 8.100 ;    ;    ; 8.417 ;
; AD_data[11] ; LED[3]      ; 9.352 ;    ;    ; 9.590 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; AD_data[8]  ; LED[0]      ; 4.384 ;    ;    ; 5.033 ;
; AD_data[9]  ; LED[1]      ; 4.593 ;    ;    ; 5.274 ;
; AD_data[10] ; LED[2]      ; 4.148 ;    ;    ; 4.768 ;
; AD_data[11] ; LED[3]      ; 4.647 ;    ;    ; 5.328 ;
+-------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RAM_nWE       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_nCAS      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_nRAS      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_nCS       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_BA0       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_BA1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQM       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_CKE       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_A[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AD_CLK        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_D[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_HSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_VSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_I2SD      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_SCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_LRCLK     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADV_DE        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DQ[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DQ[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_32                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_25                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAM_nWE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nCAS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nRAS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nCS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_BA0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_BA1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_CKE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; AD_CLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ADV_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_I2SD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADV_LRCLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ADV_DE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAM_nWE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nCAS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nRAS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_nCS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_BA0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_BA1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQM       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_CKE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_A[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AD_CLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_D[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_D[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADV_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_I2SD      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ADV_LRCLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ADV_DE        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; RAM_DQ[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DQ[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_25     ; CLK_25   ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK_25     ; CLK_32   ; 6            ; 0        ; 0        ; 0        ;
; CLK_32     ; CLK_32   ; 194          ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_25     ; CLK_25   ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK_25     ; CLK_32   ; 6            ; 0        ; 0        ; 0        ;
; CLK_32     ; CLK_32   ; 194          ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 02 00:57:13 2024
Info: Command: quartus_sta open-scope -c open-scope
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK_25 (Rise) to CLK_25 (Rise) (setup and hold)
    Critical Warning (332169): From CLK_25 (Rise) to CLK_32 (Rise) (setup and hold)
    Critical Warning (332169): From CLK_32 (Rise) to CLK_32 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -29.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -29.151      -315.008 CLK_25 
    Info (332119):    -0.489        -1.387 CLK_32 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.452         0.000 CLK_32 
    Info (332119):     0.453         0.000 CLK_25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.285         0.000 CLK_32 
    Info (332119):    19.678         0.000 CLK_25 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK_25 (Rise) to CLK_25 (Rise) (setup and hold)
    Critical Warning (332169): From CLK_25 (Rise) to CLK_32 (Rise) (setup and hold)
    Critical Warning (332169): From CLK_32 (Rise) to CLK_32 (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -23.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.597      -254.281 CLK_25 
    Info (332119):    -0.332        -0.981 CLK_32 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.401         0.000 CLK_32 
    Info (332119):     0.402         0.000 CLK_25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.272         0.000 CLK_32 
    Info (332119):    19.665         0.000 CLK_25 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK_25 (Rise) to CLK_25 (Rise) (setup and hold)
    Critical Warning (332169): From CLK_25 (Rise) to CLK_32 (Rise) (setup and hold)
    Critical Warning (332169): From CLK_32 (Rise) to CLK_32 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 0.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.529         0.000 CLK_32 
    Info (332119):     9.948         0.000 CLK_25 
Info (332146): Worst-case hold slack is 0.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.165         0.000 CLK_32 
    Info (332119):     0.187         0.000 CLK_25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.001
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.001         0.000 CLK_32 
    Info (332119):    19.378         0.000 CLK_25 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 4601 megabytes
    Info: Processing ended: Sat Nov 02 00:57:17 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


