INST:    1100 0001 1111 0110 LBI r1, -10  
ARCH:    INUM:        0 PC: 0x0000 REG: 1 VALUE: 0xfff6
VERILOG: INUM:        0 PC: 0x0000 REG: 1 VALUE: 0xfff6
INST:    0111 1001 0000 0110 BGEZ r1, .shouldNotBranchHere  
ARCH:    INUM:        1 PC: 0x0002
VERILOG: INUM:        1 PC: 0x0002
INST:    1100 0010 0000 0000 LBI r2, 0 ***DIFF***
ARCH:    INUM:        2 PC: 0x0004 REG: 2 VALUE: 0x0000
VERILOG: 
INST:    0100 1010 0100 0010 ADDI r2, r2, 2 ***DIFF***
ARCH:    INUM:        3 PC: 0x0006 REG: 2 VALUE: 0x0002
VERILOG: 
INST:    0100 1010 0100 0010 ADDI r2, r2, 2 ***DIFF***
ARCH:    INUM:        4 PC: 0x0008 REG: 2 VALUE: 0x0004
VERILOG: 
INST:    0111 1001 0000 0000 BGEZ r1, .hereNext ***DIFF***
ARCH:    INUM:        5 PC: 0x000a
VERILOG: 
INST:    0111 1001 0000 0000 BGEZ r1, .keepGoing ***DIFF***
ARCH:    INUM:        6 PC: 0x000c
VERILOG: 
INST:    0111 1001 0000 0000 BGEZ r1, .stillHard ***DIFF***
ARCH:    INUM:        7 PC: 0x000e
VERILOG: 
INST:    0100 1001 0010 1011 ADDI r1, r1, 11 ***DIFF***
ARCH:    INUM:        8 PC: 0x0010 REG: 1 VALUE: 0x0001
VERILOG: 
INST:    0111 1001 0000 0100 BGEZ r1, .finally ***DIFF***
ARCH:    INUM:        9 PC: 0x0012
VERILOG: 
INST:    0000 0000 0000 0000 HALT ***DIFF***
ARCH:    INUM:       10 PC: 0x0018
VERILOG: 
