# 🚂 Step Up Verilogへようこそ

このRepositoryは、Vivado HLx IDEを用いてVerilogを学習するN研の初学者向けページです。そのため、読む際にはVivado (出来れば2020.1版をインストールした状態で、かつ起動できる状態でいること)が望ましいです。

N研の計算機にはVivado2020.1がInstallされたサーバが存在するので、許可を得てそこにアクセスして学習することも可能です。

このRepositoryは引き継ぎ資料にもなっています。
学習後には、2022年10月現在のWire Segment Reconstruction moduleとTrack Selector module (for HL-LHC ATLAS phase2 upgrade)の構造の理解と文法の理解を達成できます。

### 章の説明
本Repositoryは以下の章で構成されています。
1. LED Lightning
2. What is IP
3. 
4. 