## 2. 宣言とパラメータ

前回ポートを宣言して使用する場合を例を利用して説明しました。
その際**input**と**output**でポートを宣言しました。
これらの宣言子の他にレジスタ(reg)や配線(wire)などの宣言子も用意されています。

宣言は

```systemverilog
宣言子  幅  オブジェクト名;
```

の形式に従います。
幅はオブジェクトの持つビット幅を指定します。
オブジェクトは複数列挙できます。
列挙する際は","で区切ります。
幅の指定は例えば

```verilog
[7:0]
```

のように記述すれば8ビット幅を指定できます。
この場合、降順で7, 6, 5,..., 2, 1, 0と各ビットが並びます。
昇順での指定も可能です。
また**ソフトウェアプログラム同様にSVでも0から始まります**。

定数で幅を指定する場合、複数のオブジェクトで同じ目的で同じ幅を指定したい時がよくあります。
またその幅を変えてみたいこともよくあります。
特にモジュールを再利用したい場合にこのような要望が発生します。

SVではパラメータを設定することでこれを可能にしています。
特定のモジュール内でのみパラメータを使用したい場合、

```verilog
localparam ローカルパラメータ名 = 値;
```

とローカルで使用することを宣言する**localparam**宣言子を使用して記述します。
ローカルパラメータの値は数式で与えることもできます。
先の例の場合

```verilog
localparam WIDTH = 8;
wire [WIDTH-1:0]  w_a;
wire [WIDTH-1:0]  w_b;
```

のように使用します。
値を修正するだけで、同じローカルパラメータ指定しているすべてのオブジェクトに対して適用されるので、冗長作業として各オブジェクトの記述を修正する手間を省けます。

さらにモジュールを使用する際にも幅といった値を個々に対して変えたい場合もあります。
この時は例えば

```verilog
module instance_name 
#(
    parameter パラメータ名 = 値
)( ... );
...
endmodule
```

としてパラメータを宣言して使用します。
このパラメータ宣言ではデフォルトの値を指定します。
パラメータの値は数式で与えることもできます。
このモジュールを使用する場合、例えばパラメータとして**param_hoge**を宣言している場合は

```verilog
instance_name #(
    .param_hoge( 8  )
) object_name1 (
...
);
...
instance_name #(
    .param_hoge( 5  )
) object_name2 (
...
);
...
instance_name #(
    .param_hoge( param_foo  )
) object_name3 (
...
);
```

といった形で指定します。
``コンマ+パラメータ名+(+値+)``で記述します。
また列挙する際は","で区切ります。
この例のモジュールでは３つめのオブジェクトについてパラメータあるいはローカルパラメータでパラメータ渡しています。
オブジェクト宣言でパラメータ指定を省略した場合、デフォルト値が暗黙に用いられます。
