C:${FPGA_BBB_CCI_SRC}/BBB_cci_mpf/hw/rtl/cci_mpf_sources.txt
SI:${FPGA_BBB_CCI_SRC}/BBB_ccip_async/hw/sim/ccip_async_sim_addenda.txt
QI:${FPGA_BBB_CCI_SRC}/BBB_ccip_async/hw/par/ccip_async_addenda.qsf

+define+GRAYSCALE_NOMUX_NAME=ccip_std_afu
+define+GRAYSCALE_WITHMUX_NAME=grayscale_cci_top

+incdir+.

cci_afu_with_mpf.sv
ccip_std_afu.sv
csr_mgr.sv

cci_memcpy.sv
a10_ram_sdp_wysiwyg.v
gram_sdp.v
sync_C1Tx_fifo.v
grayscale.sv
