FPGA器件的需求取决于系统和上下游（upstream and downstrem）设备。我们的设计需要和其他的devices进行数据的交互，其他的devices可能是FPGA外部的芯片，可能是FPGA内部的**硬核**。
![](http://xilinx.eetop.cn/attachments/2015/08/3_2015082017160413xRq.png)

**底层内嵌功能单元**：主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP等软处理核(Soft Core)。

现在越来越丰富的内嵌功能单元，使得单片FPGA成为系统级的设计工具，使其具备了软硬件协同设计的能力，逐步向**SOC平台(片上系统：定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上，它通常是客户定制的，或是面向特定用途的标准产品)**过渡。

DLL 和PLL 具有类似的功能，可以完成时钟高精度、低抖动的倍频和分频，以及占空比调整和移相等功能。赛灵思公司生产的芯片上集成了DCM 和DLL，Altera 公司的芯片集成了PLL，Lattice 公司的新型芯片上同时集成了PLL 和DLL。PLL 和DLL 可以通过IP 核生成的工具方便地进行管理和配置。

**内嵌专用硬核**：指FPGA 处理能力强大的硬核(Hard Core)，等效于ASIC 电路。

为了提高FPGA 性能，芯片生产商在芯片内部集成了一些专用的硬核。

例如：为了提高FPGA 的乘法速度，主流的FPGA 中都集成了专用乘法器；**为了适用通信总线与接口标准，很多高端的FPGA 内部都集成了串并收发器(SERDES)，可以达到数十Gbps 的收发速度。**

赛灵思公司的高端产品不仅集成了Power PC 系列CPU，还内嵌了DSP Core 模块，其相应的系统级设计工具是EDK 和Platform Studio，并依此提出了片上系统(System on Chip) 的概念。通过PowerPC™、Miroblaze、Picoblaze 等平台，能够开发标准的DSP 处理器及其相关应用，达到SOC 的开发目的。

此外，新推出赛灵思的FPGA 系列如Virtex-5 LXT 还内建了PCI Express 和三态以太网MAC 硬核(TEMAC)。**与软核实现方式相比，硬核可以把功耗降低5~10 倍, 节约将近90% 的逻辑资源。**

> Xilinx 三态以太网MAC 核是一个可参数化的核，非常适合在网络设备中使用, 例如开关和路由器等。可定制的TEMAC 核使系统设计者能够实现宽范围的集成式以太网设计，从低成本10/100 以太网到性能更高的1GB端口。TEMAC 核设计符合 IEEE 802.3 规范的要求，并且可以在 1000Mbps、100 Mbps 和 10 Mbps 模式下运行。另外，它还支持半双工和全双工操作。TEMAC 核通过 Xilinx CORE Generator™ 工具提供，是 Xilinx 全套以太网解决方案的一部分。

**软核、硬核以及固核的概念**

IP(Intelligent Property) 核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。

到了SOC 阶段，IP 核设计已成为ASIC 电路设计公司和FPGA 提供商的重要任务，也是其实力体现。对于FPGA 开发软件，其提供的IP 核越丰富，用户的设计就越方便，其市场占用率就越高。目前，IP 核已经变成系统设计的基本单元，并作为独立设计成果被交换、转让和销售。

从IP核的提供方式上，通常将其分为软核、固核和硬核这3类。从完成IP核所花费的成本来讲，硬核代价最大；从使用灵活性来讲，软核的可复用使用性最高。

- 软核(Soft IP Core)
软核在EDA 设计领域指的是综合之前的寄存器传输级(RTL) 模型；具体在FPGA 设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核**只经过功能仿真，需要经过综合以及布局布线才能使用。**其优点是灵活性高、可移植性强，允许用户自配置；缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计风险。软核是IP 核应用最广泛的形式。

- 固核(Firm IP Core)
固核在EDA 设计领域指的是带有平面规划信息的网表；具体在FPGA 设计中**可以看做带有布局规划的软核，通常以RTL 代码和对应具体工艺网表的混合形式提供。**将RTL 描述结合具体标准单元库进行综合优化设计，形成门级网表，再通过布局布线工具即可使用。和软核相比，固核的设计灵活性稍差，但在可靠性上有较大提高。目前，固核也是IP 核的主流形式之一。

- 硬核 (Hard IP Core)
硬核在EDA 设计领域指经过验证的设计版图；具体在FPGA 设计中指**布局和工艺固定、经过前端和后端验证的设计，设计人员不能对其修改。**不能修改的原因有两个：首先是系统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图；其次是保护知识产权的要求，不允许设计人员对其有任何改动。IP 硬核的不许修改特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。

**对于FPGA design来说，必须要关注在指定要求下，它能否正常工作。这个正常工作包括同步时序电路的工作频率，以及输入输出设备的时序要求。在FPGA design内部，都是同步时序电路，各处的延时等都能够估计出来（：在CPLD中可以较为精确的计算出来），但是FPGA内部并不知道外部的设备的时序关系。**

所以Timing constraints包括：

1. 输入路径（Input paths ）：Input paths对应的是**OFFSET IN约束**，即输入数据和时钟之间的相位关系。针对不同的数据输入方式（系统同步和源同步，SDR和DDR）有不同的分析结果。

2. 寄存器-寄存器路径（Register-to-register paths ）：Register-to-register paths 对应的是**整个FPGA design的工作时钟。**如果只有一个时钟，那么只需要指定输入的频率即可。如果有多个时钟，这些时钟是通过DCM，MMCM，PLL生成的，那么显然ISE知道这些时钟之间的频率、相位关系，所以也不需要我们指定。**如果这些不同的时钟是通过不同的引脚输入的，ISE不知道其相位关系，所以指定其中一个为主时钟，需要指定其间的相位关系。**
3. 输出路径（Output paths ）：Output paths对应的是**OFFSET OUT 约束**，和OFFSET IN约束很类似，不过方向相反。

4. 例外（Path specific exceptions ）

这正好对应了上图中三个部分，Path specific exceptions 暂时不提。
   
2.输入时序约束
   
> The input timing constraints cover the data path from the external pin or pad of the package of the FPGA device to the internal synchronous element or register that captures that data.

输入时序约束控制外部引脚到内部模块的路径。采用OFFSET IN来指出输入时序约束。也就是说OFFSET IN定义了时钟沿河被采集数据的关系（相位）。这里我们关心两类不同的输入方式，系统同步输入和源同步输入。****（对于SDR和DDR，即单数据速率和双数据速率而言，区别只在于一个时钟周期的采样次数，不做说明）

System Synchronous inputs：系统同步输入，指由同一时钟传输和捕获数据，如下图所示。
![](http://xilinx.eetop.cn/attachments/2015/08/3_201508201716042mssi.png)
 
上图可以看出，FPGA和输入源设备是同源的，共用一个系统时钟。这一个系统时钟在源设备触发输出数据，同时还作为FPGA的时钟接收输入的数据。因此源设备只需要提供输入的数据就可以了。

Source synchronous inputs：源同步如下图所示（这里是DDR，同时在上升沿和下降沿采样） 
![](http://xilinx.eetop.cn/attachments/2015/08/3_2015082017160438wOO.png)
   
源同步和系统同步的最大区别在于源设备（Source Device）在输出数据的同时，输出了一路和数据同步的时钟。FPGA采用这一路时钟来进行数据的采样。
这两种输入方式看起来有很大的差别，但是OFFSET IN约束的写法是一致的，后文将详细明。

3.寄存器-寄存器的时序约束：寄存器-寄存器的约束，在同步时序电路中，就是周期的约束。对于完全采用一个时钟的电路而言，对这一个clk指定周期约束即可。但是如果采用了多个时钟，那么情况就复杂了。多个时钟中的“多个”，可能由DCM等倍/分频得到，也有可能FPGA外部就引入了两个时钟信号，还有可能是其他情况。

Xilinx将其分成以下几类：

1. Input paths对应的是OFFSET IN约束，即输入数据和时钟之间的相位关系。针对不同的数据输入方式（系统同步和源同步，SDR和DDR）有不同的分析结果。
2. Register-to-register paths 对应的是整个FPGA design的工作时钟。如果只有一个时钟，那么只需要指定输入的频率即可。如果有多个时钟，这些时钟是通过DCM，MMCM，PLL生成的，那么显然ISE知道这些时钟之间的频率、相位关系，所以也不需要我们指定。**如果这些不同的时钟是通过不同的引脚输入的，ISE不知道其相位关系，所以需要指定其中一个为主时钟，需要指定之间的相位关系。**
3. Output paths对应的是OFFSET OUT 约束，和OFFSET IN约束很类似，不过方向相反。

------------------

1、输入时序约束

      The input timing constraints cover the data path from the external pin or pad of the package of the FPGA device to the internal synchronous element or register that captures that data.

- 输入时序约束控制外部引脚到内部模块的路径。
- 采用OFFSET IN来指出输入时序约束。也就是说OFFSET IN定义了时钟沿与被采集数据的关系（包括相位）。

这里我们关心两类不同的输入方式，系统同步输入和源同步输入。（对于SDR和DDR，即单数据速率和双数据速率而言，区别只在于一个时钟周期的采样次数，故不做说明）

a、System Synchronous inputs：系统同步输入，指由同一时钟传输和捕获数据，如下图所示。

![](http://xilinx.eetop.cn/attachments/2015/08/3_201508201716042mssi.png)
 
上图可以看出，FPGA和输入源设备是同源的，共用一个系统时钟。这一个系统时钟在源设备触发输出数据，同时还作为FPGA的时钟接收输入的数据。因此源设备只需要提供输入的数据就可以。

b、Source synchronous inputs：源同步如下图所示（这里是DDR，同时在上升沿和下降沿采样）
 
![](http://xilinx.eetop.cn/attachments/2015/08/3_2015082017160438wOO.png)
   
源同步和系统同步的最大区别在于源设备（Source Device）在输出数据的同时，输出一路和数据同步的时钟。FPGA采用这一路时钟来进行数据的采样。

**这两种输入方式看起来有很大的差别，但是OFFSET IN约束的写法是一致的，后文将详细明。**

2、寄存器-寄存器时序约束

- 寄存器-寄存器的约束，在同步时序电路中，就是周期的约束。对于完全采用一个时钟的电路而言，对这一个clk指定周期约束即可。
- 但是如果采用了多个时钟，那么情况就复杂了。多个时钟中的“多个”，可能由DCM等倍/分频得到，也有可能FPGA外部就引入了两个时钟信号，还有可能是其他情况。

Xilinx将其分成了以下几类：
>>>>>>> da002257d88d7aea80cce62e6a66b7c437316b49

1. 自动相关同步时钟域
2. 手动相关同步时钟域
3. 异步时钟域
<<<<<<< HEAD

自动相关同步时钟域（DLL，DCM，PLL，MMCM）
    
> 因为它是自动的，从字面意思上看就是自动分析。当我们例化了一个DCM，DCM的输入输出信号之间的关系就已近确定了，譬如频率关系和相位关系。当指定了DCM输入时钟的频率和相关信息之后，再去指定输出的相对关系就有画蛇添足的感觉了，因为这些关系以及在生成DCM的时候确定了。对于PLL，MMCM来说也是一样的。

手动相关同步时钟域
    
> 对应上文的“自动”，这里的“手动”指需要人为指定时钟之间的关系。**在什么情况下，ISE套件无法知道时钟之间的关系？**
> 如果两组时钟都是由FPGA外部引入的，那么它们之间的相位关系是未知的，需要认为指定。时钟之间的相位关系都是相对的，因此这个过程需要指定一个主时钟，之后定义其他时钟和主时钟之间的相对相位关系。

4. 自动相关同步时钟域（DLL，DCM，PLL，MMCM）

自动，从字面意思上看就是自动分析。当我们例化了一个DCM，DCM的输入输出信号之间的关系就已近确定了，譬如频率关系和相位关系。当指定了DCM输入时钟的频率和相关信息之后，再去指定输出的相对关系就有画蛇添足的感觉了，因为这些关系以及在生成DCM的时候确定了。对于PLL，MMCM来说也是一样的。

手动，指需要人为指定时钟之间的关系。在什么情况下，ISE套件无法知道时钟之间的关系？如果两组时钟都是由FPGA外部引入的，那么它们之间的相位关系是未知的，需要认为指定。时钟之间的相位关系都是相对的，因此这个过程需要指定一个主时钟，之后定义其他时钟和主时钟之间的相对相位关系。
>>>>>>> da002257d88d7aea80cce62e6a66b7c437316b49

    NET “PrimaryClock” TNM_NET = “TNM_Primary”;
    NET “RelatedClock” TNM_NET = “TNM_Related”;
    TIMESPEC “TS_primary” = PERIOD “TNM_Primary” PeriodValue HIGH HighValue%;
<<<<<<< HEAD
    TIMESPEC “TS_related” = PERIOD “TNM_Related” TS_Primary_relation PHASE value;

异步时钟域：xilinx无法分析，具体参考ug612。

4.输出时序约束：输出就是输入的逆，因此分析的过程是类似的，分类也是类似的。针对时钟的不同，有系统同步和源同步两种。此处不再详细说明。

系统同步SDR
![](http://xilinx.eetop.cn/attachments/2015/08/3_201508201716044b7H1.png)

    TIMESPEC “TS_related” = PERIOD “TNM_Related” TS_Primary_relation PHASE_value;

异步时钟域，即xilinx无法分析，具体参考ug612。

3、输出时序约束

输出就是输入的逆，因此分析的过程是类似的，分类也是类似的。针对时钟的不同，有系统同步和源同步两种。此处不再详细说明。

a、系统同步SDR

![](http://xilinx.eetop.cn/attachments/2015/08/3_201508201716044b7H1.png)

b、源同步DDR（一般来说不给约束就可以）
>>>>>>> da002257d88d7aea80cce62e6a66b7c437316b49

源同步DDR（一般来说不给约束就可以）
![](http://xilinx.eetop.cn/attachments/2015/08/3_201508201716045ELCe.png)
 
<<<<<<< HEAD
5. 总结

> 时序收敛的目的是让FPGA design 按预设的逻辑正常的工作。
> 为了使其正常工作，需要考虑至少三处：FPGA内部的寄存器-寄存器时序要求，FPGA输入数据的时序要求，FPGA输出信号的要求。
    
	Example：(由于markdown语法的因素，将注释改)

	CONFIG VCCAUX=2.5; //Valid values are 2.5 and 3.3 
	CONFIG MCB_PERFORMANCE= EXTENDED;

	//系统时钟
	NET clk_50M LOC = V10 | TNM_NET = sys_clk_pin | IOSTANDARD = "LVCMOS33";
	TIMESPEC TS_sys_clk_pin = PERIOD sys_clk_pin 50000 kHz;

	//系统复位
	NET "reset_n" LOC = N4 | IOSTANDARD = "LVCMOS15"; ## SW2 pushbutton

	// I/O TERMINATION(终端电阻)  
    NET "mcb3_dram_dq[*]"IN_TERM = NONE;
    NET "mcb3_dram_dqs"  IN_TERM = NONE;
    NET "mcb3_dram_dqs_n"IN_TERM = NONE;
    NET "mcb3_dram_udqs" IN_TERM = NONE;
    NET "mcb3_dram_udqs_n"   IN_TERM = NONE;

    // I/O 标准
    NET  "mcb3_dram_dq[*]"   IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_a[*]"    IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_ba[*]"   IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_dqs" IOSTANDARD = DIFF_SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_udqs"IOSTANDARD = DIFF_SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_dqs_n"   IOSTANDARD = DIFF_SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_udqs_n"  IOSTANDARD = DIFF_SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_ck"  IOSTANDARD = DIFF_SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_ck_n"IOSTANDARD = DIFF_SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_cke" IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_ras_n"   IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_cas_n"   IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_we_n"IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_odt" IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_reset_n" IOSTANDARD = LVCMOS15  ;
    NET  "mcb3_dram_dm"  IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_dram_udm" IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_rzq"  IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;
    NET  "mcb3_zio"  IOSTANDARD = SSTL15_II  | OUT_TERM = UNTUNED_50;

    //MCB 3 引脚约束 for Clock, Masks（掩码）, Address, and Controls
    
    //NET "memc3_infrastructure_inst/sys_clk_ibufg" TNM_NET = "SYS_CLK3";
    //TIMESPEC "TS_SYS_CLK3" = PERIOD "SYS_CLK3"  20  ns HIGH 50 %;
    
    //Timing Ignore constraints for paths crossing the clock domain 
    
    NET "ddr_rw_inst/mig_39_2_inst/memc3_wrapper_inst/mcb_ui_top_inst/mcb_raw_wrapper_inst/selfrefresh_mcb_mode" TIG;
    //NET "c?_pll_lock" TIG;
    
    INST "ddr_rw_inst/mig_39_2_inst/memc3_wrapper_inst/mcb_ui_top_inst/mcb_raw_wrapper_inst/gen_term_calib.mcb_soft_calibration_top_inst/mcb_soft_calibration_inst/DONE_SOFTANDHARD_CAL*" TIG;
    
    //Please uncomment the below TIG if used in a design which enables self-refresh mode（自刷新模式 使能）
    //NET "memc?_wrapper_inst/memc?_mcb_raw_wrapper_inst/gen_term_calib.mcb_soft_calibration_top_inst/mcb_soft_calibration_inst/SELFREFRESH_MCB_REQ" TIG;

    NET  "mcb3_dram_a[0]"    LOC = "J7" ;
    NET  "mcb3_dram_a[10]"   LOC = "F4" ;
    NET  "mcb3_dram_a[11]"   LOC = "D3" ;
    NET  "mcb3_dram_a[12]"   LOC = "G6" ;
    NET  "mcb3_dram_a[13]"   LOC = "F6" ;
    NET  "mcb3_dram_a[1]"	 LOC = "J6" ;
    NET  "mcb3_dram_a[2]"	 LOC = "H5" ;
    NET  "mcb3_dram_a[3]"	 LOC = "L7" ;
    NET  "mcb3_dram_a[4]"	 LOC = "F3" ;
    NET  "mcb3_dram_a[5]"	 LOC = "H4" ;
    NET  "mcb3_dram_a[6]"	 LOC = "H3" ;
    NET  "mcb3_dram_a[7]"	 LOC = "H6" ;
    NET  "mcb3_dram_a[8]"	 LOC = "D2" ;
    NET  "mcb3_dram_a[9]"	 LOC = "D1" ;
    NET  "mcb3_dram_ba[0]"   LOC = "F2" ;
    NET  "mcb3_dram_ba[1]"   LOC = "F1" ;
    NET  "mcb3_dram_ba[2]"   LOC = "E1" ;
    NET  "mcb3_dram_cas_n"   LOC = "K5" ;
    NET  "mcb3_dram_ck"  	 LOC = "G3" ;
    NET  "mcb3_dram_ck_n"	 LOC = "G1" ;
    NET  "mcb3_dram_cke" 	 LOC = "H7" ;
    NET  "mcb3_dram_dm"  	 LOC = "K3" ;
    NET  "mcb3_dram_dq[0]"   LOC = "L2" ;
    NET  "mcb3_dram_dq[10]"  LOC = "N2" ;
    NET  "mcb3_dram_dq[11]"  LOC = "N1" ;
    NET  "mcb3_dram_dq[12]"  LOC = "T2" ;
    NET  "mcb3_dram_dq[13]"  LOC = "T1" ;
    NET  "mcb3_dram_dq[14]"  LOC = "U2" ;
    NET  "mcb3_dram_dq[15]"  LOC = "U1" ;
    NET  "mcb3_dram_dq[1]"   LOC = "L1" ;
    NET  "mcb3_dram_dq[2]"   LOC = "K2" ;
    NET  "mcb3_dram_dq[3]"   LOC = "K1" ;
    NET  "mcb3_dram_dq[4]"   LOC = "H2" ;
    NET  "mcb3_dram_dq[5]"   LOC = "H1" ;
    NET  "mcb3_dram_dq[6]"   LOC = "J3" ;
    NET  "mcb3_dram_dq[7]"   LOC = "J1" ;
    NET  "mcb3_dram_dq[8]"   LOC = "M3" ;
    NET  "mcb3_dram_dq[9]"   LOC = "M1" ;
    NET  "mcb3_dram_dqs" 	 LOC = "L4" ;
    NET  "mcb3_dram_dqs_n"   LOC = "L3" ;
    NET  "mcb3_dram_odt" 	 LOC = "K6" ;
    NET  "mcb3_dram_ras_n"   LOC = "L5" ;
    NET  "mcb3_dram_reset_n" LOC = "E4" ;
    NET  "mcb3_dram_udm" 	 LOC = "K4" ;
    NET  "mcb3_dram_udqs"	 LOC = "P2" ;
    NET  "mcb3_dram_udqs_n"  LOC = "P1" ;
    NET  "mcb3_dram_we_n"	 LOC = "E3" ;
    //RZQ is required for all MCB designs.Do not move the location of this pin for ES devices.For production devices, RZQ can be moved to any valid package pin within the MCB bank.For designs using Calibrated Input Termination, a 2R resistor should be connected between RZQand ground, where R is the desired input termination value. Otherwise, RZQ should be left as a no-connect (NC) pin.
    
    NET  "mcb3_rzq"  LOC = "C2" ;
    
    //ZIO is **only** required for MCB designs using Calibrated Input Termination.
    //ZIO can be moved to any valid package pin (i.e. bonded IO) within the MCB bank but must be left as a no-connect (NC) pin.

    NET  "mcb3_zio"  LOC = "L6" ;
    
    ------------------------------
    
    //VGA 引脚约束
    NET vga_r<0>   LOC = F13 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA R0
    NET vga_r<1>   LOC = D14 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA R1
    NET vga_r<2>   LOC = C13 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA R2
    NET vga_r<3>   LOC = E13 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA R3
    NET vga_r<4>   LOC = F14 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA R4
    NET vga_g<0>   LOC = C14 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA G0
    NET vga_g<1>   LOC = A15 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA G1
    NET vga_g<2>   LOC = A12 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA G2
    NET vga_g<3>   LOC = A13 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA G3
    NET vga_g<4>   LOC = C15 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA G4
    NET vga_g<5>   LOC = A14 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA G4
    NET vga_b<0>   LOC = B14 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA B0
    NET vga_b<1>   LOC = A16 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA B1
    NET vga_b<2>   LOC = F16 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA B2
    NET vga_b<3>   LOC = F15 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA B3
    NET vga_b<4>   LOC = B16 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA B4
    NET vga_vsync  LOC = C18 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA VS
    NET vga_hsync  LOC = C17 | IOSTANDARD = "LVCMOS33" | SLEW = FAST;## VGA HS 
    
    //LED 引脚约束
    NET LED<0> LOC = V5 | IOSTANDARD = "LVCMOS33";   ## LED1
    NET LED<1> LOC = P3 | IOSTANDARD = "SSTL15_II";   ## LED2
    NET LED<2> LOC = P4 | IOSTANDARD = "SSTL15_II";   ## LED3
    NET LED<3> LOC = T4 | IOSTANDARD = "LVCMOS33";   ## LED4
    
    //KEY 引脚约束
    NET key1   LOC = P7  | IOSTANDARD = "LVCMOS33";  
    
    //Camera 引脚约束
    NET i2c_sclk   LOC = C8 |  IOSTANDARD = LVCMOS33;
    NET i2c_sdat   LOC = D8 |  IOSTANDARD = LVCMOS33;
    NET camera_xclkLOC = A3 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_hrefLOC = B3 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_vsync   LOC = B6 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_pclkLOC = A6 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_data<7> LOC = A7 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_data<6> LOC = C7 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_data<5> LOC = B2 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_data<4> LOC = C6 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_data<3> LOC = A4 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_data<2> LOC = B4 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_data<1> LOC = A2 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_data<0> LOC = D6 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_reset   LOC = D4 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    NET camera_pwndLOC = C4 |  IOSTANDARD = LVCMOS33 | SLEW = FAST;
    
    //各组件时钟约束
    NET "camera_pclk" CLOCK_DEDICATED_ROUTE = FALSE;
    
    PIN "reg_config_inst/clock_20k_BUFG.O" CLOCK_DEDICATED_ROUTE = FALSE;
    
    PIN "ddr_rw_inst/mig_39_2_inst/memc3_infrastructure_inst/U_BUFG_CLK2.O" CLOCK_DEDICATED_ROUTE = FALSE; 
    
	NET "usb_clk" CLOCK_DEDICATED_ROUTE = FALSE;	

    NET usb_clk LOC = K17 | TNM_NET = sys_usb_clk | IOSTANDARD = "LVCMOS33"; TIMESPEC TS_sys_usb_clk = PERIOD sys_usb_clk 50000 kHz;
    
    //USB 引脚约束
    NET USB_FIFO_ADR<0>   LOC = H15 | IOSTANDARD = "LVCMOS33" | SLEW = FAST; ## FIFO ADDR0: U6(PA4/FIFOADR0)
    NET USB_FIFO_ADR<1>   LOC = K12 | IOSTANDARD = "LVCMOS33"| SLEW = FAST; ## FIFO ADDR1: U6(PA5/FIFOADR1)
    NET USB_SLRD   LOC = M16 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB SLRD: U6(RDY0/*SLRD)
    NET USB_SLWR   LOC = N16 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB SLWR: U6(RDY1/*SLWR)
    NET USB_SLOE   LOC = H18 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB SLWR: U6(RDY1/*SLWR)
    NET USB_DATA<0>  LOC = L17 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB FD0: U6(PD0/FD0)
    NET USB_DATA<1>  LOC = K13 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB FD1: U6(PD1/FD1)
    NET USB_DATA<2>  LOC = L18 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB FD2: U6(PD2/FD2)
    NET USB_DATA<3>  LOC = N15 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB FD3: U6(PD3/FD3)
    NET USB_DATA<4>  LOC = M18 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB FD4: U6(PD4/FD4)
    NET USB_DATA<5>  LOC = H12 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB FD5: U6(PD5/FD5)
    NET USB_DATA<6>  LOC = N17 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB FD6: U6(PD6/FD6)
    NET USB_DATA<7>  LOC = H13 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB FD7: U6(PD7/FD7)
    NET USB_DATA<8>  LOC = D17 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;   ## USB FD8: U6(PD8/FD8)
    NET USB_DATA<9>  LOC = H16 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;   ## USB FD9: U6(PD9/FD9)
    NET USB_DATA<10> LOC = D18 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;   ## USB FD10: U6(PD10/FD10)
    NET USB_DATA<11> LOC = G16 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;   ## USB FD011 U6(PD11/FD11)
    NET USB_DATA<12> LOC = E16 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;## USB FD12: U6(PD12/FD12)
    NET USB_DATA<13> LOC = H14 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;   ## USB FD13: U6(PD13/FD13)
    NET USB_DATA<14> LOC = G13 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;   ## USB FD14: U6(PD14/FD14)
    NET USB_DATA<15> LOC = F17 | IOSTANDARD = "LVCMOS33"| SLEW = FAST;   ## USB FD15: U6(PD15/FD15)
    NET flagA_EP6EF  LOC = E18 | IOSTANDARD = "LVCMOS33";## FLAGA EP2 Empty: U6(CTL0/*FLAGA) 
    NET flagB_EP6FF  LOC = F18 | IOSTANDARD = "LVCMOS33";## FLAGB EP4 Empty: U6(CTL1/*FLAGB)
    NET flagC_EP8EF  LOC = G18 | IOSTANDARD = "LVCMOS33";## FLAGC EP6 Full: U6(CTL2/*FLAGC)
    NET flagD_EP8FF  LOC = K18 | IOSTANDARD = "LVCMOS33";## USB SLCS: U6(PA7/*FLAGD/SLCS#)

**xilinx约束实现**

1．约束文件的概念

约束文件3 类：

1. 用户设计文件（.UCF 文件）
2. 网表约束文件（.NCF 文件）
3. 物理约束文件（.PCF 文件）

- 时序约束
- 管脚约束
- 区域约束

约束文件关系：

1. 用户在设计输入阶段编写UCF 文件
2. 然后UCF 文件和设计综合后生成NCF 文件
3. 最后再经过实现后生成PCF 文件

NCF 约束文件的语法和UCF 文件相同，二者的区别在于： UCF 文件由用户输入，NCF 文件由综合工具自动生成；当二者发生冲突时，以UCF 文件为准，这是因为UCF 的优先级最高。

PCF 文件可以分为两个部分：

1. 一部分是映射产生的物理约束
2. 另一部分是用户输入的约束，同样用户约束输入的优先级最高。

2.UCF 文件的语法说明

**UCF 文件语法为：{NET|INST|PIN} "signal_name" Attribute;**

其中，“signal_name”是指所约束对象的名字，包含了对象所在层次的描述；“Attribute”为约束的具体描述；语句必须以分号“；”结束。可以用“#”或
“/* */”添加注释。需要注意的是：UCF 文件是大小写敏感的，信号名必须和设计中保持大小写一致，但约束的关键字可以是大写、小写甚至大小写混合。

在UCF 文件中描述管脚分配的语法为：

NET “端口名称” LOC = 引脚编号;
例如：NET "CLK" LOC = P30; “CLK”就是所约束信号名，LOC = P30；是约束具体的含义，将CLK 信号分配到FPGA 的P30 管脚上。

通配符：在UCF 文件中，通配符指的是“*”和“?”。“*”可以代表任何字符串以及空，“?”则代表一个字符。在编辑约束文件时，使用通配符可以快速选择一组信号，当然这些信号都要包含部分共有的字符串。
例如：NET "*CLK?" FAST;将包含“CLK”字符并以一个字符结尾的所有信号，并提高了其速率。

在位置约束中，可以在行号和列号中使用通配符。
例如：INST "/CLK_logic/*" LOC = CLB_r*c7;把CLK_logic 层次中所有的实例放在第7 列的CLB 中。

**管脚约束**

最简单的应用主要是位置约束LOC，和电平标准IOSTANDARD：

    NET CLK_27MHZ_FPGA LOC="AG18"; # Bank 4, Vcco=3.3V, No DCI
    NET CLK_33MHZ_FPGA LOC="AH17"; # Bank 4, Vcco=3.3V, No DCI
    NET CLK_FPGA_N LOC="K19"; # Bank 3, Vcco=2.5V, No DCI
    fpga_0_SysACE_CompactFlash_SysACE_MPA_pin<5> IOSTANDARD = LVCMOS33;

**时序约束**

- 周期约束

PERIOD 约束附加在时钟网线上，时序分析工具根据PERIOD 约束检查时钟域内所有同步元件的时序是否满足要求，将检查与同步时序约束端口相连接的所有路径的延迟，但是不会检查PAD 到寄存器的路径。

语法如下：
**TIMESPEC “TSidentifier” = PERIOD “TNM_reference” period {HIGH|LOW}[high_or_low_time]**

其中“[]”内为可选项，“{}”为必选项，参数period 为要求的时钟周期，可以使用ps、ns、us 或者ms 等单位，大小写都可以，缺省单位为ns。
HIGH|LOW 关键词指出时钟周期里的第一个脉冲是高电平还是低电平，而high_or_low_time 为脉冲的延续时间，缺省单位也是ns，如果不提供该项，
则缺省**占空比**为50%。

TIMESPEC 是一个基本时序相关约束标识，表示本约束为时序规范。TSidentifier包括字母TS 和一个标识符identifier（为ASCII 码字符串）共同组成一个时序规范。

例如定义时钟周期约束时，首先在时钟网线clk 上附加一个TNM_NET 约束，把clk 驱动的所有同步元件定义为一个名为sys_clk 的分组，然后使用TIMESPEC 约束定义时钟周期。

    NET “clk” TNM_NET=”sys_clk”;
    TIMESPEC “TS_sys_clk”= PERIOD “sys_clk” 50 HIGH 30;

派生时钟语法如下：
**TIMESPEC “TSidentifier_2”=PERIOD “timegroup_name” “TSidentifier_1”[*or/] factor PHASE [+|-] phase_value [units单位];**

其中TSidentifier_2 为要定义的派生时钟，TSidentifier_1 为已经定义的时钟，factor 指出两者周期的辈出关系，是一个浮点数。phase_value 指出两者之间的相位关系，为浮点数。

例如定义主时钟clk0：

    TIMESPEC “TS01” = PERIOD “clk0” 10.0 ns;

定义派生时钟clk180，其相位与主时钟相差180°：

    TIMESPEC “TS02” = PERIOD “clk180” TS01 PHASE + 5.0 ns;

定义派生时钟clk180_2,其周期为主时钟的1/2，并延迟2.5ns：

    TIMESPEC “TS03” = PERIOD “clk180_2” TS01 /2 PHASE + 2.5 ns;


- 偏移约束

外部时钟和数据输入输出引脚之间的时序关系，只用于与PAD 相连的信号，不能用于内部信号。

指出输入数据到达的时刻，或者输出数据稳定的时刻，从而在综合实现中调整布局布线过程，使正在开发的FPGA/CPLD 的输入建立时间以及下一级电路的输入建立时间满足要求。

语法如下：
**OFFSET = {IN|OUT} “offset_time” [units] {BEFORE|AFTER} “clk_name”[TIMEGRP “group_name”];**

其中{IN|OUT}说明约束的是输入还是输出，offset_time 为FPGA 引脚数据变化与有效时钟沿之间的时间差，BEFORE|AFTER 说明该时间差在有效时钟沿的前面还是后面，TIMEGRP “group_name”定义了约束的触发器组，缺省时约束该时钟驱动的所有触发器。

OFFSET                        根据芯片外围电路的时序特性约束内部延时
OFFSET_IN                     约束输入信号
OFFSET_IN_AFTER               输入信号（in）在时钟后（after）多长时间进入芯片
OFFSET_IN_BEFORE              输入信号（in）在时钟前（before）多长时间进入芯片

OFFSET_IN_AFTER               反映的是外围电路的时序特性，我们无法左右。
OFFSET_IN_BEFORE              是留给芯片的时序余量。PAR 的目的就是要满足这个余量，不得超过。

OFFSET_OUT                    约束输出信号
OFFSET_OUT_AFTER              输出信号（out）在时钟后（after）多长时间输出芯片
OFFSET_OUT_BEFORE             输出信号（out）在时钟前（before）多长时间输出芯片

OFFSET_OUT_BEFORE             反映的是外围电路的时序特性，我们无法左右
OFFSET_OUT_AFTER              是留给芯片的时序余量。PAR 的目的就是要满足这个余量，不得超过

例如：OFFSET = IN 10 ns BEFORE "i_ref_clk";NET “Q_OUT” OFFSET=OUT 15.0 BEFORE “CLK_SYS”;
第一个例子没有指明对象，表示所有受到“i_ref_clk”约束的信号都被施加该约束


- 分组约束

1. TNM（Timing Name）约束可以选出构成一个分组的元件，并赋予一个名字，以便给它们附加约束。
2. TNM_NET（timing name for nets）约束**只加在网线上，其作用与TNM 加在网上时基本相同。即把该网线所在路径上的所有有效同步元件作为命名组的一部分。**
3. 不同之处在于当TNM 约束加在PAD NET 上时，TNM 的值将被赋予PAD，而不是该网线所在的路径上的同步元件，即**TNM 约束不能穿过IBUF。而用TNM_NET 约束就不会出现这种情况。**

TNM 是Timing Name 的缩写，是一种grouping 约束，用于把若干信号组合成一个特定的组以施加相同的约束。

例如：

    INST "o_dbg_out[0]" TNM = "dbg_out";
    INST "o_dbg_out[1]" TNM = "dbg_out";
    ......
    INST "o_dbg_out[63]" TNM = "dbg_out";

采用该方法后一些列信号都被列入名为“dbg_out”的组合。然后可以统一施加约束。

例如：

    TIMESPEC "TS_FFS_2_dbg_out" = FROM "FFS" TO "dbg_out" TIG;


- 专门约束

**策略：首先整体约束，例如PERIOD、OFFSET 等；然后对局部附加专门约束，这些专门约束通常比整体约束宽松，通过在可能的地方尽量放松约束可以提高布线通过率，减小布局布线的时间。**

1. FROM_TO 约束：两个组之间定义时序约束，对两者之间的逻辑和布线延迟进行控制，这两个组可以是用户定义的，也可以是与定义的。
**用户可以使用TNM_NET、TNM 和TIMEGRP 定义组，而与定义组主要包括FFS、LATCHES、PADS 和RAMS 等。**

语法如下：
**TIMESPEC “TSname” = FROM “group1” TO “group2” value;**  其中value 为延迟时间，可以使具体数值或表达式。

2. MAXDELAY 约束：定义特定网线上的最大延迟。

语法如下：
**NET “net_name” MAXDELAY = value units;**

3. TIG 是Timing IGnore 的缩写：表示忽略该对象上的时序约束。

语法如下：
**NET “RESET” TIG=TS_fast, TS_even_faster;**表示对RESET 信号，时序约束TS_fast 和TS_even_faster 无效。

**from to 的约束是一个比较实用的约束。尤其在跨时钟域处理中的应用，特别有效。**

举例：有两个时钟，一个是PLL 的输入，一个是PLL 的输出，并且两者为异步形式。当设计中有数据在该两个时钟域中传递时可以使用这个约束。

    TIMEGRP "tg_from" = RISING "PLL_IN" ;
    TIMEGRP "tg_to" = RISING "PLL_OUT" ;
    TIMESPEC "TS_CLK" = FROM "PLL_IN" TO "PLL_OUT" TIG;
    TIMESPEC "TS_CLK" = FROM "PLL_OUT" TO "PLL_IN" TIG;

这样就不会对该两个跨时钟路径分析。如果不加这个约束，时序会比较紧，很容易造成其它模块的时序过不去。
当然如果不用TIG，给具体的时间也是可以的，那么时钟域之间的延时只要小于你给的时间值就不会报错。
=======
> 时序收敛的目的是让FPGA design 按预设的逻辑正常的工作。
> 为了使其正常工作，需要考虑至少三处：FPGA内部的寄存器-寄存器时序要求，FPGA输入数据的时序要求，FPGA输出信号的要求。
>>>>>>> da002257d88d7aea80cce62e6a66b7c437316b49
