Fitter report for signal_6
Wed Nov 11 01:06:02 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |combine|my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 11 01:06:02 2020      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; signal_6                                   ;
; Top-level Entity Name              ; combine                                    ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C7                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 514 / 6,272 ( 8 % )                        ;
;     Total combinational functions  ; 492 / 6,272 ( 8 % )                        ;
;     Dedicated logic registers      ; 289 / 6,272 ( 5 % )                        ;
; Total registers                    ; 289                                        ;
; Total pins                         ; 12 / 92 ( 13 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 2,048 / 276,480 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C7                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; sclk            ; Incomplete set of assignments ;
; sd              ; Incomplete set of assignments ;
; ws              ; Incomplete set of assignments ;
; reset           ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; slide_switch[0] ; Incomplete set of assignments ;
; slide_switch[1] ; Incomplete set of assignments ;
; slide_switch[2] ; Incomplete set of assignments ;
; slide_switch[3] ; Incomplete set of assignments ;
; slide_switch[4] ; Incomplete set of assignments ;
; slide_switch[5] ; Incomplete set of assignments ;
; slide_switch[6] ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 835 ) ; 0.00 % ( 0 / 835 )         ; 0.00 % ( 0 / 835 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 835 ) ; 0.00 % ( 0 / 835 )         ; 0.00 % ( 0 / 835 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 825 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.1/Project/signal_6/output_files/signal_6.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 514 / 6,272 ( 8 % )       ;
;     -- Combinational with no register       ; 225                       ;
;     -- Register only                        ; 22                        ;
;     -- Combinational with a register        ; 267                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 197                       ;
;     -- 3 input functions                    ; 48                        ;
;     -- <=2 input functions                  ; 247                       ;
;     -- Register only                        ; 22                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 286                       ;
;     -- arithmetic mode                      ; 206                       ;
;                                             ;                           ;
; Total registers*                            ; 289 / 6,684 ( 4 % )       ;
;     -- Dedicated logic registers            ; 289 / 6,272 ( 5 % )       ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 41 / 392 ( 10 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 12 / 92 ( 13 % )          ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M9Ks                                        ; 1 / 30 ( 3 % )            ;
; Total block memory bits                     ; 2,048 / 276,480 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 276,480 ( 3 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 3 / 10 ( 30 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%              ;
; Maximum fan-out                             ; 119                       ;
; Highest non-global fan-out                  ; 68                        ;
; Total fan-out                               ; 2101                      ;
; Average fan-out                             ; 2.50                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 514 / 6272 ( 8 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 225                ; 0                              ;
;     -- Register only                        ; 22                 ; 0                              ;
;     -- Combinational with a register        ; 267                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 197                ; 0                              ;
;     -- 3 input functions                    ; 48                 ; 0                              ;
;     -- <=2 input functions                  ; 247                ; 0                              ;
;     -- Register only                        ; 22                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 286                ; 0                              ;
;     -- arithmetic mode                      ; 206                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 289                ; 0                              ;
;     -- Dedicated logic registers            ; 289 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 41 / 392 ( 10 % )  ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 12                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 2048               ; 0                              ;
; Total RAM block bits                        ; 9216               ; 0                              ;
; M9K                                         ; 1 / 30 ( 3 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2096               ; 5                              ;
;     -- Registered Connections               ; 814                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 9                  ; 0                              ;
;     -- Output Ports                         ; 3                  ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk             ; 23    ; 1        ; 0            ; 11           ; 7            ; 148                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset           ; 90    ; 6        ; 34           ; 12           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; slide_switch[0] ; 91    ; 6        ; 34           ; 12           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; slide_switch[1] ; 33    ; 2        ; 0            ; 6            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; slide_switch[2] ; 32    ; 2        ; 0            ; 6            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; slide_switch[3] ; 28    ; 2        ; 0            ; 9            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; slide_switch[4] ; 11    ; 1        ; 0            ; 18           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; slide_switch[5] ; 30    ; 2        ; 0            ; 8            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; slide_switch[6] ; 31    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; sclk ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sd   ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ws   ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; sclk                    ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 11 ( 55 % ) ; 2.5V          ; --           ;
; 2        ; 5 / 8 ( 63 % )  ; 2.5V          ; --           ;
; 3        ; 2 / 11 ( 18 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 4 / 10 ( 40 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; slide_switch[4]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; slide_switch[3]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; slide_switch[5]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 31       ; 36         ; 2        ; slide_switch[6]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 39         ; 2        ; slide_switch[2]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 33       ; 40         ; 2        ; slide_switch[1]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; sd                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; ws                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 91       ; 128        ; 6        ; slide_switch[0]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; sclk                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                           ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; |combine                                     ; 514 (0)     ; 289 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 12   ; 0            ; 225 (0)      ; 22 (0)            ; 267 (0)          ; |combine                                                                                      ; work         ;
;    |freqA:a0|                                ; 35 (35)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 18 (18)          ; |combine|freqA:a0                                                                             ; work         ;
;    |freqB:a1|                                ; 33 (33)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 18 (18)          ; |combine|freqB:a1                                                                             ; work         ;
;    |freqC:a2|                                ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 19 (19)          ; |combine|freqC:a2                                                                             ; work         ;
;    |freqD:a3|                                ; 31 (31)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 18 (18)          ; |combine|freqD:a3                                                                             ; work         ;
;    |freqE:a4|                                ; 29 (29)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 18 (18)          ; |combine|freqE:a4                                                                             ; work         ;
;    |freqF:a5|                                ; 33 (33)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 19 (19)          ; |combine|freqF:a5                                                                             ; work         ;
;    |freqG:a6|                                ; 29 (29)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 16 (16)          ; |combine|freqG:a6                                                                             ; work         ;
;    |my_I2S:a8|                               ; 262 (147)   ; 163 (92)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (55)      ; 22 (21)           ; 141 (70)         ; |combine|my_I2S:a8                                                                            ; work         ;
;       |SineROM:ROM|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |combine|my_I2S:a8|SineROM:ROM                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |combine|my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_tvt3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |combine|my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated ; work         ;
;       |my_I2S_Transmitter:Transmitter|       ; 116 (116)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 1 (1)             ; 71 (71)          ; |combine|my_I2S:a8|my_I2S_Transmitter:Transmitter                                             ; work         ;
;    |select_note:a7|                          ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |combine|select_note:a7                                                                       ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; sclk            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ws              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; slide_switch[0] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; slide_switch[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; slide_switch[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; slide_switch[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; slide_switch[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; slide_switch[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; slide_switch[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                              ;
+-------------------------------+-------------------+---------+
; Source Pin / Fanout           ; Pad To Core Index ; Setting ;
+-------------------------------+-------------------+---------+
; reset                         ;                   ;         ;
; clk                           ;                   ;         ;
; slide_switch[0]               ;                   ;         ;
; slide_switch[1]               ;                   ;         ;
;      - select_note:a7|Mux0~2  ; 0                 ; 6       ;
;      - select_note:a7|Mux0~4  ; 0                 ; 6       ;
;      - select_note:a7|Mux0~7  ; 0                 ; 6       ;
;      - select_note:a7|Mux0~11 ; 0                 ; 6       ;
;      - select_note:a7|Mux0~16 ; 0                 ; 6       ;
;      - select_note:a7|Mux0~22 ; 0                 ; 6       ;
; slide_switch[2]               ;                   ;         ;
;      - select_note:a7|Mux0~5  ; 1                 ; 6       ;
;      - select_note:a7|Mux0~8  ; 1                 ; 6       ;
;      - select_note:a7|Mux0~12 ; 1                 ; 6       ;
;      - select_note:a7|Mux0~17 ; 1                 ; 6       ;
;      - select_note:a7|Mux0~23 ; 1                 ; 6       ;
; slide_switch[3]               ;                   ;         ;
;      - select_note:a7|Mux0~9  ; 1                 ; 6       ;
;      - select_note:a7|Mux0~13 ; 1                 ; 6       ;
;      - select_note:a7|Mux0~18 ; 1                 ; 6       ;
;      - select_note:a7|Mux0~24 ; 1                 ; 6       ;
; slide_switch[4]               ;                   ;         ;
;      - select_note:a7|Mux0~14 ; 0                 ; 6       ;
;      - select_note:a7|Mux0~19 ; 0                 ; 6       ;
;      - select_note:a7|Mux0~25 ; 0                 ; 6       ;
; slide_switch[5]               ;                   ;         ;
;      - select_note:a7|Mux0~20 ; 1                 ; 6       ;
;      - select_note:a7|Mux0~26 ; 1                 ; 6       ;
; slide_switch[6]               ;                   ;         ;
;      - select_note:a7|Mux0    ; 1                 ; 6       ;
+-------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+-------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                       ; PIN_23            ; 30      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                       ; PIN_23            ; 119     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; my_I2S:a8|Counter[26]~96                  ; LCCOMB_X33_Y14_N0 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; my_I2S:a8|CurrentState.State_WaitForStart ; FF_X16_Y11_N27    ; 25      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; my_I2S:a8|SCLK_Int                        ; FF_X33_Y14_N13    ; 71      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; select_note:a7|Mux0                       ; LCCOMB_X1_Y11_N14 ; 93      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                    ;
+---------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                 ; PIN_23            ; 119     ; 19                                   ; Global Clock         ; GCLK2            ; --                        ;
; my_I2S:a8|SCLK_Int  ; FF_X33_Y14_N13    ; 71      ; 12                                   ; Global Clock         ; GCLK6            ; --                        ;
; select_note:a7|Mux0 ; LCCOMB_X1_Y11_N14 ; 93      ; 4                                    ; Global Clock         ; GCLK0            ; --                        ;
+---------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; my_I2S:a8|my_I2S_Transmitter:Transmitter|CurrentState.State_TransmitWord                     ; 68      ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|CurrentState.State_Reset                            ; 35      ;
; my_I2S:a8|WordCounter~2                                                                      ; 32      ;
; my_I2S:a8|Add1~10                                                                            ; 32      ;
; my_I2S:a8|Counter[26]~96                                                                     ; 32      ;
; clk~input                                                                                    ; 29      ;
; my_I2S:a8|CurrentState.State_WaitForStart                                                    ; 25      ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|CurrentState.State_LoadWord                         ; 19      ;
; freqA:a0|counter[16]                                                                         ; 14      ;
; freqA:a0|Equal0~4                                                                            ; 13      ;
; freqC:a2|counter[17]                                                                         ; 12      ;
; freqC:a2|counter[16]                                                                         ; 12      ;
; freqC:a2|Equal0~4                                                                            ; 11      ;
; freqF:a5|counter[17]                                                                         ; 11      ;
; freqF:a5|counter[16]                                                                         ; 11      ;
; freqB:a1|counter[16]                                                                         ; 11      ;
; freqD:a3|counter[17]                                                                         ; 10      ;
; freqD:a3|counter[16]                                                                         ; 10      ;
; freqF:a5|Equal0~4                                                                            ; 10      ;
; freqB:a1|Equal0~5                                                                            ; 10      ;
; freqB:a1|Equal0~2                                                                            ; 10      ;
; reset~input                                                                                  ; 9       ;
; freqD:a3|Equal0~4                                                                            ; 9       ;
; freqE:a4|counter[17]                                                                         ; 8       ;
; freqE:a4|counter[16]                                                                         ; 8       ;
; freqG:a6|Equal0~4                                                                            ; 8       ;
; slide_switch[0]~input                                                                        ; 7       ;
; freqE:a4|Equal0~4                                                                            ; 7       ;
; freqB:a1|counter[0]                                                                          ; 7       ;
; slide_switch[1]~input                                                                        ; 6       ;
; slide_switch[2]~input                                                                        ; 5       ;
; slide_switch[3]~input                                                                        ; 4       ;
; my_I2S:a8|WordCounter[6]                                                                     ; 4       ;
; my_I2S:a8|WordCounter[5]                                                                     ; 4       ;
; my_I2S:a8|WordCounter[4]                                                                     ; 4       ;
; my_I2S:a8|WordCounter[3]                                                                     ; 4       ;
; my_I2S:a8|WordCounter[2]                                                                     ; 4       ;
; my_I2S:a8|WordCounter[1]                                                                     ; 4       ;
; my_I2S:a8|WordCounter[0]                                                                     ; 4       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Ready_Int                                           ; 4       ;
; slide_switch[4]~input                                                                        ; 3       ;
; my_I2S:a8|WordCounter[26]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[25]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[24]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[23]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[22]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[21]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[20]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[19]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[18]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[17]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[16]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[15]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[14]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[13]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[12]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[11]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[30]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[29]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[28]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[27]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[10]                                                                    ; 3       ;
; my_I2S:a8|WordCounter[9]                                                                     ; 3       ;
; my_I2S:a8|WordCounter[8]                                                                     ; 3       ;
; my_I2S:a8|WordCounter[7]                                                                     ; 3       ;
; my_I2S:a8|WordCounter[31]                                                                    ; 3       ;
; my_I2S:a8|CurrentState.State_IncreaseAddress                                                 ; 3       ;
; freqB:a1|counter[1]                                                                          ; 3       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~10                                        ; 3       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~62                                             ; 3       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~8                                              ; 3       ;
; slide_switch[5]~input                                                                        ; 2       ;
; my_I2S:a8|CurrentState.State_WaitForReady                                                    ; 2       ;
; my_I2S:a8|CurrentState.State_Reset                                                           ; 2       ;
; freqC:a2|counter[12]                                                                         ; 2       ;
; freqC:a2|counter[15]                                                                         ; 2       ;
; freqC:a2|counter[14]                                                                         ; 2       ;
; freqC:a2|counter[13]                                                                         ; 2       ;
; freqC:a2|counter[10]                                                                         ; 2       ;
; freqC:a2|counter[0]                                                                          ; 2       ;
; freqC:a2|counter[11]                                                                         ; 2       ;
; freqC:a2|counter[9]                                                                          ; 2       ;
; freqC:a2|counter[3]                                                                          ; 2       ;
; freqC:a2|counter[4]                                                                          ; 2       ;
; freqC:a2|counter[1]                                                                          ; 2       ;
; freqC:a2|counter[2]                                                                          ; 2       ;
; freqC:a2|counter[5]                                                                          ; 2       ;
; freqC:a2|counter[6]                                                                          ; 2       ;
; freqC:a2|counter[8]                                                                          ; 2       ;
; freqC:a2|counter[7]                                                                          ; 2       ;
; freqD:a3|counter[14]                                                                         ; 2       ;
; freqD:a3|counter[13]                                                                         ; 2       ;
; freqD:a3|counter[15]                                                                         ; 2       ;
; freqD:a3|counter[12]                                                                         ; 2       ;
; freqD:a3|counter[10]                                                                         ; 2       ;
; freqD:a3|counter[9]                                                                          ; 2       ;
; freqD:a3|counter[11]                                                                         ; 2       ;
; freqD:a3|counter[8]                                                                          ; 2       ;
; freqD:a3|counter[1]                                                                          ; 2       ;
; freqD:a3|counter[2]                                                                          ; 2       ;
; freqD:a3|counter[3]                                                                          ; 2       ;
; freqD:a3|counter[4]                                                                          ; 2       ;
; freqD:a3|counter[5]                                                                          ; 2       ;
; freqD:a3|counter[6]                                                                          ; 2       ;
; freqD:a3|counter[7]                                                                          ; 2       ;
; freqE:a4|counter[15]                                                                         ; 2       ;
; freqE:a4|counter[13]                                                                         ; 2       ;
; freqE:a4|counter[14]                                                                         ; 2       ;
; freqE:a4|counter[12]                                                                         ; 2       ;
; freqE:a4|counter[11]                                                                         ; 2       ;
; freqE:a4|counter[10]                                                                         ; 2       ;
; freqE:a4|counter[9]                                                                          ; 2       ;
; freqE:a4|counter[8]                                                                          ; 2       ;
; freqE:a4|counter[6]                                                                          ; 2       ;
; freqE:a4|counter[1]                                                                          ; 2       ;
; freqE:a4|counter[7]                                                                          ; 2       ;
; freqE:a4|counter[2]                                                                          ; 2       ;
; freqE:a4|counter[3]                                                                          ; 2       ;
; freqE:a4|counter[4]                                                                          ; 2       ;
; freqE:a4|counter[5]                                                                          ; 2       ;
; freqF:a5|counter[15]                                                                         ; 2       ;
; freqF:a5|counter[14]                                                                         ; 2       ;
; freqF:a5|counter[12]                                                                         ; 2       ;
; freqF:a5|counter[13]                                                                         ; 2       ;
; freqF:a5|counter[11]                                                                         ; 2       ;
; freqF:a5|counter[10]                                                                         ; 2       ;
; freqF:a5|counter[9]                                                                          ; 2       ;
; freqF:a5|counter[8]                                                                          ; 2       ;
; freqF:a5|counter[0]                                                                          ; 2       ;
; freqF:a5|counter[1]                                                                          ; 2       ;
; freqF:a5|counter[3]                                                                          ; 2       ;
; freqF:a5|counter[2]                                                                          ; 2       ;
; freqF:a5|counter[4]                                                                          ; 2       ;
; freqF:a5|counter[5]                                                                          ; 2       ;
; freqF:a5|counter[7]                                                                          ; 2       ;
; freqF:a5|counter[6]                                                                          ; 2       ;
; freqG:a6|counter[15]                                                                         ; 2       ;
; freqG:a6|counter[14]                                                                         ; 2       ;
; freqG:a6|counter[13]                                                                         ; 2       ;
; freqG:a6|counter[12]                                                                         ; 2       ;
; freqG:a6|counter[2]                                                                          ; 2       ;
; freqG:a6|counter[3]                                                                          ; 2       ;
; freqG:a6|counter[4]                                                                          ; 2       ;
; freqG:a6|counter[5]                                                                          ; 2       ;
; freqG:a6|counter[10]                                                                         ; 2       ;
; freqG:a6|counter[11]                                                                         ; 2       ;
; freqG:a6|counter[6]                                                                          ; 2       ;
; freqG:a6|counter[7]                                                                          ; 2       ;
; freqG:a6|counter[8]                                                                          ; 2       ;
; freqG:a6|counter[9]                                                                          ; 2       ;
; freqG:a6|counter[16]                                                                         ; 2       ;
; freqA:a0|counter[14]                                                                         ; 2       ;
; freqA:a0|counter[15]                                                                         ; 2       ;
; freqA:a0|counter[13]                                                                         ; 2       ;
; freqA:a0|counter[12]                                                                         ; 2       ;
; freqA:a0|counter[0]                                                                          ; 2       ;
; freqA:a0|counter[1]                                                                          ; 2       ;
; freqA:a0|counter[11]                                                                         ; 2       ;
; freqA:a0|counter[2]                                                                          ; 2       ;
; freqA:a0|counter[3]                                                                          ; 2       ;
; freqA:a0|counter[4]                                                                          ; 2       ;
; freqA:a0|counter[5]                                                                          ; 2       ;
; freqA:a0|counter[6]                                                                          ; 2       ;
; freqA:a0|counter[10]                                                                         ; 2       ;
; freqA:a0|counter[7]                                                                          ; 2       ;
; freqA:a0|counter[8]                                                                          ; 2       ;
; freqA:a0|counter[9]                                                                          ; 2       ;
; freqB:a1|counter[14]                                                                         ; 2       ;
; freqB:a1|counter[13]                                                                         ; 2       ;
; freqB:a1|counter[12]                                                                         ; 2       ;
; freqB:a1|counter[15]                                                                         ; 2       ;
; freqB:a1|counter[3]                                                                          ; 2       ;
; freqB:a1|counter[11]                                                                         ; 2       ;
; freqB:a1|counter[2]                                                                          ; 2       ;
; freqB:a1|counter[4]                                                                          ; 2       ;
; freqB:a1|counter[10]                                                                         ; 2       ;
; freqB:a1|counter[7]                                                                          ; 2       ;
; freqB:a1|counter[5]                                                                          ; 2       ;
; freqB:a1|counter[6]                                                                          ; 2       ;
; freqB:a1|counter[8]                                                                          ; 2       ;
; freqB:a1|counter[9]                                                                          ; 2       ;
; freqB:a1|Equal0~0                                                                            ; 2       ;
; freqC:a2|temporal                                                                            ; 2       ;
; freqD:a3|temporal                                                                            ; 2       ;
; freqE:a4|temporal                                                                            ; 2       ;
; freqF:a5|temporal                                                                            ; 2       ;
; freqG:a6|temporal                                                                            ; 2       ;
; freqA:a0|temporal                                                                            ; 2       ;
; freqB:a1|temporal                                                                            ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~8                                         ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[0]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[1]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[2]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[3]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[4]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[5]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[6]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[7]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[8]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[9]                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[10]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[11]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[12]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[13]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[14]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[15]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[16]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[17]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[18]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[19]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[20]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[21]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[22]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[23]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[24]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[25]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[26]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[27]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[28]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[29]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[30]                                      ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|BitCounter[31]                                      ; 2       ;
; my_I2S:a8|LessThan0~10                                                                       ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LRCLK_Int                                           ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|SD_Int                                              ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Enable                                              ; 2       ;
; my_I2S:a8|SCLK_Int                                                                           ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~60                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~58                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~56                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~54                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~52                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~50                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~48                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~46                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~44                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~42                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~40                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~38                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~36                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~34                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~32                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~30                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~28                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~26                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~24                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~22                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~20                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~18                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~16                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~14                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~12                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~10                                             ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~6                                              ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~4                                              ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~2                                              ; 2       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~0                                              ; 2       ;
; my_I2S:a8|Counter[30]                                                                        ; 2       ;
; my_I2S:a8|Counter[29]                                                                        ; 2       ;
; my_I2S:a8|Counter[28]                                                                        ; 2       ;
; my_I2S:a8|Counter[27]                                                                        ; 2       ;
; my_I2S:a8|Counter[26]                                                                        ; 2       ;
; my_I2S:a8|Counter[25]                                                                        ; 2       ;
; my_I2S:a8|Counter[24]                                                                        ; 2       ;
; my_I2S:a8|Counter[23]                                                                        ; 2       ;
; my_I2S:a8|Counter[22]                                                                        ; 2       ;
; my_I2S:a8|Counter[21]                                                                        ; 2       ;
; my_I2S:a8|Counter[20]                                                                        ; 2       ;
; my_I2S:a8|Counter[19]                                                                        ; 2       ;
; my_I2S:a8|Counter[18]                                                                        ; 2       ;
; my_I2S:a8|Counter[17]                                                                        ; 2       ;
; my_I2S:a8|Counter[16]                                                                        ; 2       ;
; my_I2S:a8|Counter[15]                                                                        ; 2       ;
; my_I2S:a8|Counter[14]                                                                        ; 2       ;
; my_I2S:a8|Counter[13]                                                                        ; 2       ;
; my_I2S:a8|Counter[12]                                                                        ; 2       ;
; my_I2S:a8|Counter[11]                                                                        ; 2       ;
; my_I2S:a8|Counter[10]                                                                        ; 2       ;
; my_I2S:a8|Counter[9]                                                                         ; 2       ;
; my_I2S:a8|Counter[8]                                                                         ; 2       ;
; my_I2S:a8|Counter[7]                                                                         ; 2       ;
; my_I2S:a8|Counter[6]                                                                         ; 2       ;
; my_I2S:a8|Counter[5]                                                                         ; 2       ;
; my_I2S:a8|Counter[4]                                                                         ; 2       ;
; my_I2S:a8|Counter[3]                                                                         ; 2       ;
; my_I2S:a8|Counter[2]                                                                         ; 2       ;
; my_I2S:a8|Counter[1]                                                                         ; 2       ;
; my_I2S:a8|Counter[0]                                                                         ; 2       ;
; my_I2S:a8|Counter[31]                                                                        ; 2       ;
; slide_switch[6]~input                                                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int~0                                            ; 1       ;
; my_I2S:a8|Tx[0]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector33~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[0]                                           ; 1       ;
; my_I2S:a8|Tx[1]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector32~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[1]                                           ; 1       ;
; my_I2S:a8|Tx[2]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector31~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[2]                                           ; 1       ;
; my_I2S:a8|Tx[3]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector30~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[3]                                           ; 1       ;
; my_I2S:a8|Tx[4]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector29~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[4]                                           ; 1       ;
; my_I2S:a8|Tx[5]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector28~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[5]                                           ; 1       ;
; my_I2S:a8|Tx[6]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector27~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[6]                                           ; 1       ;
; my_I2S:a8|Tx[7]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector26~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[7]                                           ; 1       ;
; my_I2S:a8|Tx[8]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector25~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[8]                                           ; 1       ;
; my_I2S:a8|Tx[9]                                                                              ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector24~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[9]                                           ; 1       ;
; my_I2S:a8|Tx[10]                                                                             ; 1       ;
; my_I2S:a8|CurrentState~9                                                                     ; 1       ;
; my_I2S:a8|CurrentState~8                                                                     ; 1       ;
; my_I2S:a8|Selector5~0                                                                        ; 1       ;
; my_I2S:a8|Selector6~0                                                                        ; 1       ;
; my_I2S:a8|Selector7~0                                                                        ; 1       ;
; my_I2S:a8|Selector8~0                                                                        ; 1       ;
; my_I2S:a8|Selector9~0                                                                        ; 1       ;
; my_I2S:a8|Selector10~0                                                                       ; 1       ;
; my_I2S:a8|Selector11~0                                                                       ; 1       ;
; my_I2S:a8|Selector12~0                                                                       ; 1       ;
; my_I2S:a8|Selector13~0                                                                       ; 1       ;
; my_I2S:a8|Selector14~0                                                                       ; 1       ;
; my_I2S:a8|Selector15~0                                                                       ; 1       ;
; my_I2S:a8|Selector16~0                                                                       ; 1       ;
; my_I2S:a8|Selector17~0                                                                       ; 1       ;
; my_I2S:a8|Selector18~0                                                                       ; 1       ;
; my_I2S:a8|Selector19~0                                                                       ; 1       ;
; my_I2S:a8|Selector20~0                                                                       ; 1       ;
; my_I2S:a8|Selector1~0                                                                        ; 1       ;
; my_I2S:a8|Selector2~0                                                                        ; 1       ;
; my_I2S:a8|Selector3~0                                                                        ; 1       ;
; my_I2S:a8|Selector4~0                                                                        ; 1       ;
; my_I2S:a8|Selector21~0                                                                       ; 1       ;
; my_I2S:a8|Selector22~0                                                                       ; 1       ;
; my_I2S:a8|Selector23~0                                                                       ; 1       ;
; my_I2S:a8|Selector24~0                                                                       ; 1       ;
; my_I2S:a8|Selector0~0                                                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector23~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[10]                                          ; 1       ;
; my_I2S:a8|Tx[11]                                                                             ; 1       ;
; my_I2S:a8|Selector25~0                                                                       ; 1       ;
; my_I2S:a8|Selector26~0                                                                       ; 1       ;
; my_I2S:a8|Selector27~0                                                                       ; 1       ;
; my_I2S:a8|Selector28~0                                                                       ; 1       ;
; my_I2S:a8|Selector29~0                                                                       ; 1       ;
; my_I2S:a8|Selector30~0                                                                       ; 1       ;
; my_I2S:a8|Selector31~0                                                                       ; 1       ;
; my_I2S:a8|Add1~9                                                                             ; 1       ;
; my_I2S:a8|Add1~8                                                                             ; 1       ;
; my_I2S:a8|Add1~7                                                                             ; 1       ;
; my_I2S:a8|Add1~6                                                                             ; 1       ;
; my_I2S:a8|Add1~5                                                                             ; 1       ;
; my_I2S:a8|Add1~4                                                                             ; 1       ;
; my_I2S:a8|Add1~3                                                                             ; 1       ;
; my_I2S:a8|Add1~2                                                                             ; 1       ;
; my_I2S:a8|LessThan1~1                                                                        ; 1       ;
; my_I2S:a8|LessThan1~0                                                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector22~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[11]                                          ; 1       ;
; my_I2S:a8|Tx[12]                                                                             ; 1       ;
; my_I2S:a8|CurrentState~7                                                                     ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector0~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector21~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[12]                                          ; 1       ;
; my_I2S:a8|Tx[13]                                                                             ; 1       ;
; my_I2S:a8|CurrentState~6                                                                     ; 1       ;
; my_I2S:a8|ROM_Address[6]                                                                     ; 1       ;
; my_I2S:a8|ROM_Address[5]                                                                     ; 1       ;
; my_I2S:a8|ROM_Address[4]                                                                     ; 1       ;
; my_I2S:a8|ROM_Address[3]                                                                     ; 1       ;
; my_I2S:a8|ROM_Address[2]                                                                     ; 1       ;
; my_I2S:a8|ROM_Address[1]                                                                     ; 1       ;
; my_I2S:a8|ROM_Address[0]                                                                     ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector20~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[13]                                          ; 1       ;
; my_I2S:a8|Tx[14]                                                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector19~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[14]                                          ; 1       ;
; my_I2S:a8|Tx[15]                                                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector18~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[15]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector17~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[16]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector16~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[17]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector15~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[18]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector14~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[19]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector13~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[20]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector12~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[21]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector11~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[22]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector10~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[23]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector9~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[24]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector8~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[25]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector7~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[26]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector6~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[27]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector5~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[28]                                          ; 1       ;
; freqC:a2|counter~9                                                                           ; 1       ;
; freqC:a2|counter~8                                                                           ; 1       ;
; freqC:a2|counter~7                                                                           ; 1       ;
; freqC:a2|counter~6                                                                           ; 1       ;
; freqC:a2|counter~5                                                                           ; 1       ;
; freqC:a2|counter~4                                                                           ; 1       ;
; freqC:a2|counter~3                                                                           ; 1       ;
; freqC:a2|counter~2                                                                           ; 1       ;
; freqC:a2|counter~1                                                                           ; 1       ;
; freqC:a2|counter~0                                                                           ; 1       ;
; freqD:a3|counter~7                                                                           ; 1       ;
; freqD:a3|counter~6                                                                           ; 1       ;
; freqD:a3|counter~5                                                                           ; 1       ;
; freqD:a3|counter~4                                                                           ; 1       ;
; freqD:a3|counter~3                                                                           ; 1       ;
; freqD:a3|counter~2                                                                           ; 1       ;
; freqD:a3|counter~1                                                                           ; 1       ;
; freqD:a3|counter~0                                                                           ; 1       ;
; freqE:a4|counter~5                                                                           ; 1       ;
; freqE:a4|counter~4                                                                           ; 1       ;
; freqE:a4|counter~3                                                                           ; 1       ;
; freqE:a4|counter~2                                                                           ; 1       ;
; freqE:a4|counter~1                                                                           ; 1       ;
; freqE:a4|counter~0                                                                           ; 1       ;
; freqF:a5|counter~8                                                                           ; 1       ;
; freqF:a5|counter~7                                                                           ; 1       ;
; freqF:a5|counter~6                                                                           ; 1       ;
; freqF:a5|counter~5                                                                           ; 1       ;
; freqF:a5|counter~4                                                                           ; 1       ;
; freqF:a5|counter~3                                                                           ; 1       ;
; freqF:a5|counter~2                                                                           ; 1       ;
; freqF:a5|counter~1                                                                           ; 1       ;
; freqF:a5|counter~0                                                                           ; 1       ;
; freqG:a6|counter~6                                                                           ; 1       ;
; freqG:a6|counter~5                                                                           ; 1       ;
; freqG:a6|counter~4                                                                           ; 1       ;
; freqG:a6|counter~3                                                                           ; 1       ;
; freqG:a6|counter~2                                                                           ; 1       ;
; freqG:a6|counter~1                                                                           ; 1       ;
; freqG:a6|counter~0                                                                           ; 1       ;
; freqA:a0|counter~11                                                                          ; 1       ;
; freqA:a0|counter~10                                                                          ; 1       ;
; freqA:a0|counter~9                                                                           ; 1       ;
; freqA:a0|counter~8                                                                           ; 1       ;
; freqA:a0|counter~7                                                                           ; 1       ;
; freqA:a0|counter~6                                                                           ; 1       ;
; freqA:a0|counter~5                                                                           ; 1       ;
; freqA:a0|counter~4                                                                           ; 1       ;
; freqA:a0|counter~3                                                                           ; 1       ;
; freqA:a0|counter~2                                                                           ; 1       ;
; freqA:a0|counter~1                                                                           ; 1       ;
; freqA:a0|counter~0                                                                           ; 1       ;
; freqB:a1|counter~8                                                                           ; 1       ;
; freqB:a1|counter~7                                                                           ; 1       ;
; freqB:a1|counter~6                                                                           ; 1       ;
; freqB:a1|counter~5                                                                           ; 1       ;
; freqB:a1|counter~4                                                                           ; 1       ;
; freqB:a1|counter~3                                                                           ; 1       ;
; freqB:a1|counter~2                                                                           ; 1       ;
; freqB:a1|counter~1                                                                           ; 1       ;
; freqB:a1|counter~0                                                                           ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector4~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[29]                                          ; 1       ;
; freqC:a2|temporal~0                                                                          ; 1       ;
; freqC:a2|Equal0~3                                                                            ; 1       ;
; freqC:a2|Equal0~2                                                                            ; 1       ;
; freqC:a2|Equal0~1                                                                            ; 1       ;
; freqC:a2|Equal0~0                                                                            ; 1       ;
; freqD:a3|temporal~0                                                                          ; 1       ;
; freqD:a3|Equal0~3                                                                            ; 1       ;
; freqD:a3|Equal0~2                                                                            ; 1       ;
; freqD:a3|Equal0~1                                                                            ; 1       ;
; freqD:a3|Equal0~0                                                                            ; 1       ;
; freqE:a4|temporal~0                                                                          ; 1       ;
; freqE:a4|Equal0~3                                                                            ; 1       ;
; freqE:a4|Equal0~2                                                                            ; 1       ;
; freqE:a4|Equal0~1                                                                            ; 1       ;
; freqE:a4|Equal0~0                                                                            ; 1       ;
; freqF:a5|temporal~0                                                                          ; 1       ;
; freqF:a5|Equal0~3                                                                            ; 1       ;
; freqF:a5|Equal0~2                                                                            ; 1       ;
; freqF:a5|Equal0~1                                                                            ; 1       ;
; freqF:a5|Equal0~0                                                                            ; 1       ;
; freqG:a6|temporal~0                                                                          ; 1       ;
; freqG:a6|Equal0~3                                                                            ; 1       ;
; freqG:a6|Equal0~2                                                                            ; 1       ;
; freqG:a6|Equal0~1                                                                            ; 1       ;
; freqG:a6|Equal0~0                                                                            ; 1       ;
; freqA:a0|temporal~0                                                                          ; 1       ;
; freqA:a0|Equal0~3                                                                            ; 1       ;
; freqA:a0|Equal0~2                                                                            ; 1       ;
; freqA:a0|Equal0~1                                                                            ; 1       ;
; freqA:a0|Equal0~0                                                                            ; 1       ;
; freqB:a1|temporal~0                                                                          ; 1       ;
; freqB:a1|Equal0~4                                                                            ; 1       ;
; freqB:a1|Equal0~3                                                                            ; 1       ;
; freqB:a1|Equal0~1                                                                            ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector67~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector66~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector65~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector64~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector63~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector62~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector61~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector60~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector59~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector58~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector57~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector56~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector55~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector54~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector53~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector52~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector51~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector50~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector49~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector48~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector47~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector46~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector45~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector44~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector43~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector42~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector41~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector40~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector39~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector38~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector37~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector36~0                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|CurrentState~6                                      ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|CurrentState~5                                      ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~9                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector3~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[30]                                          ; 1       ;
; select_note:a7|Mux0~26                                                                       ; 1       ;
; select_note:a7|Mux0~25                                                                       ; 1       ;
; select_note:a7|Mux0~24                                                                       ; 1       ;
; select_note:a7|Mux0~23                                                                       ; 1       ;
; select_note:a7|Mux0~22                                                                       ; 1       ;
; select_note:a7|Mux0~21                                                                       ; 1       ;
; select_note:a7|Mux0~20                                                                       ; 1       ;
; select_note:a7|Mux0~19                                                                       ; 1       ;
; select_note:a7|Mux0~18                                                                       ; 1       ;
; select_note:a7|Mux0~17                                                                       ; 1       ;
; select_note:a7|Mux0~16                                                                       ; 1       ;
; select_note:a7|Mux0~15                                                                       ; 1       ;
; select_note:a7|Mux0~14                                                                       ; 1       ;
; select_note:a7|Mux0~13                                                                       ; 1       ;
; select_note:a7|Mux0~12                                                                       ; 1       ;
; select_note:a7|Mux0~11                                                                       ; 1       ;
; select_note:a7|Mux0~10                                                                       ; 1       ;
; select_note:a7|Mux0~9                                                                        ; 1       ;
; select_note:a7|Mux0~8                                                                        ; 1       ;
; select_note:a7|Mux0~7                                                                        ; 1       ;
; select_note:a7|Mux0~6                                                                        ; 1       ;
; select_note:a7|Mux0~5                                                                        ; 1       ;
; select_note:a7|Mux0~4                                                                        ; 1       ;
; select_note:a7|Mux0~3                                                                        ; 1       ;
; select_note:a7|Mux0~2                                                                        ; 1       ;
; select_note:a7|Mux0~1                                                                        ; 1       ;
; select_note:a7|Mux0~0                                                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector1~1                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector1~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~7                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~6                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~5                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~4                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~3                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~2                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~1                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|LessThan1~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Selector2~0                                         ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Tx_Int[31]                                          ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Enable~0                                            ; 1       ;
; my_I2S:a8|SCLK_Int~0                                                                         ; 1       ;
; my_I2S:a8|LessThan0~9                                                                        ; 1       ;
; my_I2S:a8|LessThan0~8                                                                        ; 1       ;
; my_I2S:a8|LessThan0~7                                                                        ; 1       ;
; my_I2S:a8|LessThan0~6                                                                        ; 1       ;
; my_I2S:a8|LessThan0~5                                                                        ; 1       ;
; my_I2S:a8|LessThan0~4                                                                        ; 1       ;
; my_I2S:a8|LessThan0~3                                                                        ; 1       ;
; my_I2S:a8|LessThan0~2                                                                        ; 1       ;
; my_I2S:a8|LessThan0~1                                                                        ; 1       ;
; my_I2S:a8|LessThan0~0                                                                        ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|SCLK                                                ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[1]  ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[2]  ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[3]  ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[4]  ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[5]  ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[6]  ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[7]  ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[8]  ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[9]  ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[10] ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[11] ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[12] ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[13] ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[14] ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[15] ; 1       ;
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|q_a[0]  ; 1       ;
; my_I2S:a8|Add1~71                                                                            ; 1       ;
; my_I2S:a8|Add1~70                                                                            ; 1       ;
; my_I2S:a8|Add1~69                                                                            ; 1       ;
; my_I2S:a8|Add1~68                                                                            ; 1       ;
; my_I2S:a8|Add1~67                                                                            ; 1       ;
; my_I2S:a8|Add1~66                                                                            ; 1       ;
; my_I2S:a8|Add1~65                                                                            ; 1       ;
; my_I2S:a8|Add1~64                                                                            ; 1       ;
; my_I2S:a8|Add1~63                                                                            ; 1       ;
; my_I2S:a8|Add1~62                                                                            ; 1       ;
; my_I2S:a8|Add1~61                                                                            ; 1       ;
; my_I2S:a8|Add1~60                                                                            ; 1       ;
; my_I2S:a8|Add1~59                                                                            ; 1       ;
; my_I2S:a8|Add1~58                                                                            ; 1       ;
; my_I2S:a8|Add1~57                                                                            ; 1       ;
; my_I2S:a8|Add1~56                                                                            ; 1       ;
; my_I2S:a8|Add1~55                                                                            ; 1       ;
; my_I2S:a8|Add1~54                                                                            ; 1       ;
; my_I2S:a8|Add1~53                                                                            ; 1       ;
; my_I2S:a8|Add1~52                                                                            ; 1       ;
; my_I2S:a8|Add1~51                                                                            ; 1       ;
; my_I2S:a8|Add1~50                                                                            ; 1       ;
; my_I2S:a8|Add1~49                                                                            ; 1       ;
; my_I2S:a8|Add1~48                                                                            ; 1       ;
; my_I2S:a8|Add1~47                                                                            ; 1       ;
; my_I2S:a8|Add1~46                                                                            ; 1       ;
; my_I2S:a8|Add1~45                                                                            ; 1       ;
; my_I2S:a8|Add1~44                                                                            ; 1       ;
; my_I2S:a8|Add1~43                                                                            ; 1       ;
; my_I2S:a8|Add1~42                                                                            ; 1       ;
; my_I2S:a8|Add1~41                                                                            ; 1       ;
; my_I2S:a8|Add1~40                                                                            ; 1       ;
; my_I2S:a8|Add1~39                                                                            ; 1       ;
; my_I2S:a8|Add1~38                                                                            ; 1       ;
; my_I2S:a8|Add1~37                                                                            ; 1       ;
; my_I2S:a8|Add1~36                                                                            ; 1       ;
; my_I2S:a8|Add1~35                                                                            ; 1       ;
; my_I2S:a8|Add1~34                                                                            ; 1       ;
; my_I2S:a8|Add1~33                                                                            ; 1       ;
; my_I2S:a8|Add1~32                                                                            ; 1       ;
; my_I2S:a8|Add1~31                                                                            ; 1       ;
; my_I2S:a8|Add1~30                                                                            ; 1       ;
; my_I2S:a8|Add1~29                                                                            ; 1       ;
; my_I2S:a8|Add1~28                                                                            ; 1       ;
; my_I2S:a8|Add1~27                                                                            ; 1       ;
; my_I2S:a8|Add1~26                                                                            ; 1       ;
; my_I2S:a8|Add1~25                                                                            ; 1       ;
; my_I2S:a8|Add1~24                                                                            ; 1       ;
; my_I2S:a8|Add1~23                                                                            ; 1       ;
; my_I2S:a8|Add1~22                                                                            ; 1       ;
; my_I2S:a8|Add1~21                                                                            ; 1       ;
; my_I2S:a8|Add1~20                                                                            ; 1       ;
; my_I2S:a8|Add1~19                                                                            ; 1       ;
; my_I2S:a8|Add1~18                                                                            ; 1       ;
; my_I2S:a8|Add1~17                                                                            ; 1       ;
; my_I2S:a8|Add1~16                                                                            ; 1       ;
; my_I2S:a8|Add1~15                                                                            ; 1       ;
; my_I2S:a8|Add1~14                                                                            ; 1       ;
; my_I2S:a8|Add1~13                                                                            ; 1       ;
; my_I2S:a8|Add1~12                                                                            ; 1       ;
; my_I2S:a8|Add1~11                                                                            ; 1       ;
; my_I2S:a8|Add1~1                                                                             ; 1       ;
; my_I2S:a8|Add1~0                                                                             ; 1       ;
; freqC:a2|Add0~34                                                                             ; 1       ;
; freqC:a2|Add0~33                                                                             ; 1       ;
; freqC:a2|Add0~32                                                                             ; 1       ;
; freqC:a2|Add0~31                                                                             ; 1       ;
; freqC:a2|Add0~30                                                                             ; 1       ;
; freqC:a2|Add0~29                                                                             ; 1       ;
; freqC:a2|Add0~28                                                                             ; 1       ;
; freqC:a2|Add0~27                                                                             ; 1       ;
; freqC:a2|Add0~26                                                                             ; 1       ;
; freqC:a2|Add0~25                                                                             ; 1       ;
; freqC:a2|Add0~24                                                                             ; 1       ;
; freqC:a2|Add0~23                                                                             ; 1       ;
; freqC:a2|Add0~22                                                                             ; 1       ;
; freqC:a2|Add0~21                                                                             ; 1       ;
; freqC:a2|Add0~20                                                                             ; 1       ;
; freqC:a2|Add0~19                                                                             ; 1       ;
; freqC:a2|Add0~18                                                                             ; 1       ;
; freqC:a2|Add0~17                                                                             ; 1       ;
; freqC:a2|Add0~16                                                                             ; 1       ;
; freqC:a2|Add0~15                                                                             ; 1       ;
; freqC:a2|Add0~14                                                                             ; 1       ;
; freqC:a2|Add0~13                                                                             ; 1       ;
; freqC:a2|Add0~12                                                                             ; 1       ;
; freqC:a2|Add0~11                                                                             ; 1       ;
; freqC:a2|Add0~10                                                                             ; 1       ;
; freqC:a2|Add0~9                                                                              ; 1       ;
; freqC:a2|Add0~8                                                                              ; 1       ;
; freqC:a2|Add0~7                                                                              ; 1       ;
; freqC:a2|Add0~6                                                                              ; 1       ;
; freqC:a2|Add0~5                                                                              ; 1       ;
; freqC:a2|Add0~4                                                                              ; 1       ;
; freqC:a2|Add0~3                                                                              ; 1       ;
; freqC:a2|Add0~2                                                                              ; 1       ;
; freqC:a2|Add0~1                                                                              ; 1       ;
; freqC:a2|Add0~0                                                                              ; 1       ;
; freqD:a3|Add0~32                                                                             ; 1       ;
; freqD:a3|Add0~31                                                                             ; 1       ;
; freqD:a3|Add0~30                                                                             ; 1       ;
; freqD:a3|Add0~29                                                                             ; 1       ;
; freqD:a3|Add0~28                                                                             ; 1       ;
; freqD:a3|Add0~27                                                                             ; 1       ;
; freqD:a3|Add0~26                                                                             ; 1       ;
; freqD:a3|Add0~25                                                                             ; 1       ;
; freqD:a3|Add0~24                                                                             ; 1       ;
; freqD:a3|Add0~23                                                                             ; 1       ;
; freqD:a3|Add0~22                                                                             ; 1       ;
; freqD:a3|Add0~21                                                                             ; 1       ;
; freqD:a3|Add0~20                                                                             ; 1       ;
; freqD:a3|Add0~19                                                                             ; 1       ;
; freqD:a3|Add0~18                                                                             ; 1       ;
; freqD:a3|Add0~17                                                                             ; 1       ;
; freqD:a3|Add0~16                                                                             ; 1       ;
; freqD:a3|Add0~15                                                                             ; 1       ;
; freqD:a3|Add0~14                                                                             ; 1       ;
; freqD:a3|Add0~13                                                                             ; 1       ;
; freqD:a3|Add0~12                                                                             ; 1       ;
; freqD:a3|Add0~11                                                                             ; 1       ;
; freqD:a3|Add0~10                                                                             ; 1       ;
; freqD:a3|Add0~9                                                                              ; 1       ;
; freqD:a3|Add0~8                                                                              ; 1       ;
; freqD:a3|Add0~7                                                                              ; 1       ;
; freqD:a3|Add0~6                                                                              ; 1       ;
; freqD:a3|Add0~5                                                                              ; 1       ;
; freqD:a3|Add0~4                                                                              ; 1       ;
; freqD:a3|Add0~3                                                                              ; 1       ;
; freqD:a3|Add0~2                                                                              ; 1       ;
; freqD:a3|Add0~1                                                                              ; 1       ;
; freqD:a3|Add0~0                                                                              ; 1       ;
; freqE:a4|Add0~32                                                                             ; 1       ;
; freqE:a4|Add0~31                                                                             ; 1       ;
; freqE:a4|Add0~30                                                                             ; 1       ;
; freqE:a4|Add0~29                                                                             ; 1       ;
; freqE:a4|Add0~28                                                                             ; 1       ;
; freqE:a4|Add0~27                                                                             ; 1       ;
; freqE:a4|Add0~26                                                                             ; 1       ;
; freqE:a4|Add0~25                                                                             ; 1       ;
; freqE:a4|Add0~24                                                                             ; 1       ;
; freqE:a4|Add0~23                                                                             ; 1       ;
; freqE:a4|Add0~22                                                                             ; 1       ;
; freqE:a4|Add0~21                                                                             ; 1       ;
; freqE:a4|Add0~20                                                                             ; 1       ;
; freqE:a4|Add0~19                                                                             ; 1       ;
; freqE:a4|Add0~18                                                                             ; 1       ;
; freqE:a4|Add0~17                                                                             ; 1       ;
; freqE:a4|Add0~16                                                                             ; 1       ;
; freqE:a4|Add0~15                                                                             ; 1       ;
; freqE:a4|Add0~14                                                                             ; 1       ;
; freqE:a4|Add0~13                                                                             ; 1       ;
; freqE:a4|Add0~12                                                                             ; 1       ;
; freqE:a4|Add0~11                                                                             ; 1       ;
; freqE:a4|Add0~10                                                                             ; 1       ;
; freqE:a4|Add0~9                                                                              ; 1       ;
; freqE:a4|Add0~8                                                                              ; 1       ;
; freqE:a4|Add0~7                                                                              ; 1       ;
; freqE:a4|Add0~6                                                                              ; 1       ;
; freqE:a4|Add0~5                                                                              ; 1       ;
; freqE:a4|Add0~4                                                                              ; 1       ;
; freqE:a4|Add0~3                                                                              ; 1       ;
; freqE:a4|Add0~2                                                                              ; 1       ;
; freqE:a4|Add0~1                                                                              ; 1       ;
; freqE:a4|Add0~0                                                                              ; 1       ;
; freqF:a5|Add0~34                                                                             ; 1       ;
; freqF:a5|Add0~33                                                                             ; 1       ;
; freqF:a5|Add0~32                                                                             ; 1       ;
; freqF:a5|Add0~31                                                                             ; 1       ;
; freqF:a5|Add0~30                                                                             ; 1       ;
; freqF:a5|Add0~29                                                                             ; 1       ;
; freqF:a5|Add0~28                                                                             ; 1       ;
; freqF:a5|Add0~27                                                                             ; 1       ;
; freqF:a5|Add0~26                                                                             ; 1       ;
; freqF:a5|Add0~25                                                                             ; 1       ;
; freqF:a5|Add0~24                                                                             ; 1       ;
; freqF:a5|Add0~23                                                                             ; 1       ;
; freqF:a5|Add0~22                                                                             ; 1       ;
; freqF:a5|Add0~21                                                                             ; 1       ;
; freqF:a5|Add0~20                                                                             ; 1       ;
; freqF:a5|Add0~19                                                                             ; 1       ;
; freqF:a5|Add0~18                                                                             ; 1       ;
; freqF:a5|Add0~17                                                                             ; 1       ;
; freqF:a5|Add0~16                                                                             ; 1       ;
; freqF:a5|Add0~15                                                                             ; 1       ;
; freqF:a5|Add0~14                                                                             ; 1       ;
; freqF:a5|Add0~13                                                                             ; 1       ;
; freqF:a5|Add0~12                                                                             ; 1       ;
; freqF:a5|Add0~11                                                                             ; 1       ;
; freqF:a5|Add0~10                                                                             ; 1       ;
; freqF:a5|Add0~9                                                                              ; 1       ;
; freqF:a5|Add0~8                                                                              ; 1       ;
; freqF:a5|Add0~7                                                                              ; 1       ;
; freqF:a5|Add0~6                                                                              ; 1       ;
; freqF:a5|Add0~5                                                                              ; 1       ;
; freqF:a5|Add0~4                                                                              ; 1       ;
; freqF:a5|Add0~3                                                                              ; 1       ;
; freqF:a5|Add0~2                                                                              ; 1       ;
; freqF:a5|Add0~1                                                                              ; 1       ;
; freqF:a5|Add0~0                                                                              ; 1       ;
; freqG:a6|Add0~30                                                                             ; 1       ;
; freqG:a6|Add0~29                                                                             ; 1       ;
; freqG:a6|Add0~28                                                                             ; 1       ;
; freqG:a6|Add0~27                                                                             ; 1       ;
; freqG:a6|Add0~26                                                                             ; 1       ;
; freqG:a6|Add0~25                                                                             ; 1       ;
; freqG:a6|Add0~24                                                                             ; 1       ;
; freqG:a6|Add0~23                                                                             ; 1       ;
; freqG:a6|Add0~22                                                                             ; 1       ;
; freqG:a6|Add0~21                                                                             ; 1       ;
; freqG:a6|Add0~20                                                                             ; 1       ;
; freqG:a6|Add0~19                                                                             ; 1       ;
; freqG:a6|Add0~18                                                                             ; 1       ;
; freqG:a6|Add0~17                                                                             ; 1       ;
; freqG:a6|Add0~16                                                                             ; 1       ;
; freqG:a6|Add0~15                                                                             ; 1       ;
; freqG:a6|Add0~14                                                                             ; 1       ;
; freqG:a6|Add0~13                                                                             ; 1       ;
; freqG:a6|Add0~12                                                                             ; 1       ;
; freqG:a6|Add0~11                                                                             ; 1       ;
; freqG:a6|Add0~10                                                                             ; 1       ;
; freqG:a6|Add0~9                                                                              ; 1       ;
; freqG:a6|Add0~8                                                                              ; 1       ;
; freqG:a6|Add0~7                                                                              ; 1       ;
; freqG:a6|Add0~6                                                                              ; 1       ;
; freqG:a6|Add0~5                                                                              ; 1       ;
; freqG:a6|Add0~4                                                                              ; 1       ;
; freqG:a6|Add0~3                                                                              ; 1       ;
; freqG:a6|Add0~2                                                                              ; 1       ;
; freqG:a6|Add0~1                                                                              ; 1       ;
; freqA:a0|Add0~32                                                                             ; 1       ;
; freqA:a0|Add0~31                                                                             ; 1       ;
; freqA:a0|Add0~30                                                                             ; 1       ;
; freqA:a0|Add0~29                                                                             ; 1       ;
; freqA:a0|Add0~28                                                                             ; 1       ;
; freqA:a0|Add0~27                                                                             ; 1       ;
; freqA:a0|Add0~26                                                                             ; 1       ;
; freqA:a0|Add0~25                                                                             ; 1       ;
; freqA:a0|Add0~24                                                                             ; 1       ;
; freqA:a0|Add0~23                                                                             ; 1       ;
; freqA:a0|Add0~22                                                                             ; 1       ;
; freqA:a0|Add0~21                                                                             ; 1       ;
; freqA:a0|Add0~20                                                                             ; 1       ;
; freqA:a0|Add0~19                                                                             ; 1       ;
; freqA:a0|Add0~18                                                                             ; 1       ;
; freqA:a0|Add0~17                                                                             ; 1       ;
; freqA:a0|Add0~16                                                                             ; 1       ;
; freqA:a0|Add0~15                                                                             ; 1       ;
; freqA:a0|Add0~14                                                                             ; 1       ;
; freqA:a0|Add0~13                                                                             ; 1       ;
; freqA:a0|Add0~12                                                                             ; 1       ;
; freqA:a0|Add0~11                                                                             ; 1       ;
; freqA:a0|Add0~10                                                                             ; 1       ;
; freqA:a0|Add0~9                                                                              ; 1       ;
; freqA:a0|Add0~8                                                                              ; 1       ;
; freqA:a0|Add0~7                                                                              ; 1       ;
; freqA:a0|Add0~6                                                                              ; 1       ;
; freqA:a0|Add0~5                                                                              ; 1       ;
; freqA:a0|Add0~4                                                                              ; 1       ;
; freqA:a0|Add0~3                                                                              ; 1       ;
; freqA:a0|Add0~2                                                                              ; 1       ;
; freqA:a0|Add0~1                                                                              ; 1       ;
; freqA:a0|Add0~0                                                                              ; 1       ;
; freqB:a1|Add0~32                                                                             ; 1       ;
; freqB:a1|Add0~31                                                                             ; 1       ;
; freqB:a1|Add0~30                                                                             ; 1       ;
; freqB:a1|Add0~29                                                                             ; 1       ;
; freqB:a1|Add0~28                                                                             ; 1       ;
; freqB:a1|Add0~27                                                                             ; 1       ;
; freqB:a1|Add0~26                                                                             ; 1       ;
; freqB:a1|Add0~25                                                                             ; 1       ;
; freqB:a1|Add0~24                                                                             ; 1       ;
; freqB:a1|Add0~23                                                                             ; 1       ;
; freqB:a1|Add0~22                                                                             ; 1       ;
; freqB:a1|Add0~21                                                                             ; 1       ;
; freqB:a1|Add0~20                                                                             ; 1       ;
; freqB:a1|Add0~19                                                                             ; 1       ;
; freqB:a1|Add0~18                                                                             ; 1       ;
; freqB:a1|Add0~17                                                                             ; 1       ;
; freqB:a1|Add0~16                                                                             ; 1       ;
; freqB:a1|Add0~15                                                                             ; 1       ;
; freqB:a1|Add0~14                                                                             ; 1       ;
; freqB:a1|Add0~13                                                                             ; 1       ;
; freqB:a1|Add0~12                                                                             ; 1       ;
; freqB:a1|Add0~11                                                                             ; 1       ;
; freqB:a1|Add0~10                                                                             ; 1       ;
; freqB:a1|Add0~9                                                                              ; 1       ;
; freqB:a1|Add0~8                                                                              ; 1       ;
; freqB:a1|Add0~7                                                                              ; 1       ;
; freqB:a1|Add0~6                                                                              ; 1       ;
; freqB:a1|Add0~5                                                                              ; 1       ;
; freqB:a1|Add0~4                                                                              ; 1       ;
; freqB:a1|Add0~3                                                                              ; 1       ;
; freqB:a1|Add0~2                                                                              ; 1       ;
; freqB:a1|Add0~1                                                                              ; 1       ;
; freqB:a1|Add0~0                                                                              ; 1       ;
; my_I2S:a8|Counter[31]~94                                                                     ; 1       ;
; my_I2S:a8|Counter[30]~93                                                                     ; 1       ;
; my_I2S:a8|Counter[30]~92                                                                     ; 1       ;
; my_I2S:a8|Counter[29]~91                                                                     ; 1       ;
; my_I2S:a8|Counter[29]~90                                                                     ; 1       ;
; my_I2S:a8|Counter[28]~89                                                                     ; 1       ;
; my_I2S:a8|Counter[28]~88                                                                     ; 1       ;
; my_I2S:a8|Counter[27]~87                                                                     ; 1       ;
; my_I2S:a8|Counter[27]~86                                                                     ; 1       ;
; my_I2S:a8|Counter[26]~85                                                                     ; 1       ;
; my_I2S:a8|Counter[26]~84                                                                     ; 1       ;
; my_I2S:a8|Counter[25]~83                                                                     ; 1       ;
; my_I2S:a8|Counter[25]~82                                                                     ; 1       ;
; my_I2S:a8|Counter[24]~81                                                                     ; 1       ;
; my_I2S:a8|Counter[24]~80                                                                     ; 1       ;
; my_I2S:a8|Counter[23]~79                                                                     ; 1       ;
; my_I2S:a8|Counter[23]~78                                                                     ; 1       ;
; my_I2S:a8|Counter[22]~77                                                                     ; 1       ;
; my_I2S:a8|Counter[22]~76                                                                     ; 1       ;
; my_I2S:a8|Counter[21]~75                                                                     ; 1       ;
; my_I2S:a8|Counter[21]~74                                                                     ; 1       ;
; my_I2S:a8|Counter[20]~73                                                                     ; 1       ;
; my_I2S:a8|Counter[20]~72                                                                     ; 1       ;
; my_I2S:a8|Counter[19]~71                                                                     ; 1       ;
; my_I2S:a8|Counter[19]~70                                                                     ; 1       ;
; my_I2S:a8|Counter[18]~69                                                                     ; 1       ;
; my_I2S:a8|Counter[18]~68                                                                     ; 1       ;
; my_I2S:a8|Counter[17]~67                                                                     ; 1       ;
; my_I2S:a8|Counter[17]~66                                                                     ; 1       ;
; my_I2S:a8|Counter[16]~65                                                                     ; 1       ;
; my_I2S:a8|Counter[16]~64                                                                     ; 1       ;
; my_I2S:a8|Counter[15]~63                                                                     ; 1       ;
; my_I2S:a8|Counter[15]~62                                                                     ; 1       ;
; my_I2S:a8|Counter[14]~61                                                                     ; 1       ;
; my_I2S:a8|Counter[14]~60                                                                     ; 1       ;
; my_I2S:a8|Counter[13]~59                                                                     ; 1       ;
; my_I2S:a8|Counter[13]~58                                                                     ; 1       ;
; my_I2S:a8|Counter[12]~57                                                                     ; 1       ;
; my_I2S:a8|Counter[12]~56                                                                     ; 1       ;
; my_I2S:a8|Counter[11]~55                                                                     ; 1       ;
; my_I2S:a8|Counter[11]~54                                                                     ; 1       ;
; my_I2S:a8|Counter[10]~53                                                                     ; 1       ;
; my_I2S:a8|Counter[10]~52                                                                     ; 1       ;
; my_I2S:a8|Counter[9]~51                                                                      ; 1       ;
; my_I2S:a8|Counter[9]~50                                                                      ; 1       ;
; my_I2S:a8|Counter[8]~49                                                                      ; 1       ;
; my_I2S:a8|Counter[8]~48                                                                      ; 1       ;
; my_I2S:a8|Counter[7]~47                                                                      ; 1       ;
; my_I2S:a8|Counter[7]~46                                                                      ; 1       ;
; my_I2S:a8|Counter[6]~45                                                                      ; 1       ;
; my_I2S:a8|Counter[6]~44                                                                      ; 1       ;
; my_I2S:a8|Counter[5]~43                                                                      ; 1       ;
; my_I2S:a8|Counter[5]~42                                                                      ; 1       ;
; my_I2S:a8|Counter[4]~41                                                                      ; 1       ;
; my_I2S:a8|Counter[4]~40                                                                      ; 1       ;
; my_I2S:a8|Counter[3]~39                                                                      ; 1       ;
; my_I2S:a8|Counter[3]~38                                                                      ; 1       ;
; my_I2S:a8|Counter[2]~37                                                                      ; 1       ;
; my_I2S:a8|Counter[2]~36                                                                      ; 1       ;
; my_I2S:a8|Counter[1]~35                                                                      ; 1       ;
; my_I2S:a8|Counter[1]~34                                                                      ; 1       ;
; my_I2S:a8|Counter[0]~33                                                                      ; 1       ;
; my_I2S:a8|Counter[0]~32                                                                      ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~61                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~59                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~57                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~55                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~53                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~51                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~49                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~47                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~45                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~43                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~41                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~39                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~37                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~35                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~33                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~31                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~29                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~27                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~25                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~23                                             ; 1       ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Add0~21                                             ; 1       ;
+----------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                            ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                           ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 128          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 128                         ; 16                          ; --                          ; --                          ; 2048                ; 1    ; ../../../../Users/why55/Downloads/SineRom.hex ; M9K_X15_Y11_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |combine|my_I2S:a8|SineROM:ROM|altsyncram:altsyncram_component|altsyncram_tvt3:auto_generated|ALTSYNCRAM                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000100000000101) (4005) (2053) (805)   ;(0001000000001010) (10012) (4106) (100A)   ;(0001100000001111) (14017) (6159) (180F)   ;(0010000000010100) (20024) (8212) (2014)   ;(0010100000011001) (24031) (10265) (2819)   ;(0011000000011110) (30036) (12318) (301E)   ;(0011100000100011) (34043) (14371) (3823)   ;
;8;(0100000000101000) (40050) (16424) (4028)    ;(0100100000101101) (44055) (18477) (482D)   ;(0101000000110010) (50062) (20530) (5032)   ;(0101100000110111) (54067) (22583) (5837)   ;(0110000000111100) (60074) (24636) (603C)   ;(0110100001000001) (64101) (26689) (6841)   ;(0111000001000110) (70106) (28742) (7046)   ;(0111100001001011) (74113) (30795) (784B)   ;
;16;(1000000001010000) (100120) (32848) (8050)    ;(1000100001010101) (104125) (34901) (8855)   ;(1001000001011010) (110132) (36954) (905A)   ;(1001100001011111) (114137) (39007) (985F)   ;(1010000001100100) (120144) (41060) (A064)   ;(1010100001101001) (124151) (43113) (A869)   ;(1011000001101110) (130156) (45166) (B06E)   ;(1011100001110011) (134163) (47219) (B873)   ;
;24;(1100000001111000) (140170) (49272) (C078)    ;(1100100001111101) (144175) (51325) (C87D)   ;(1101000010000010) (150202) (53378) (D082)   ;(1101100010000111) (154207) (55431) (D887)   ;(1110000010001100) (160214) (57484) (E08C)   ;(1110100010010001) (164221) (59537) (E891)   ;(1111000010010110) (170226) (61590) (F096)   ;(1111100010011011) (174233) (63643) (F89B)   ;
;32;(0000000010100000) (240) (160) (A0)    ;(0000100010100101) (4245) (2213) (8A5)   ;(0001000010101010) (10252) (4266) (10AA)   ;(0001100010101111) (14257) (6319) (18AF)   ;(0010000010110100) (20264) (8372) (20B4)   ;(0010100010111001) (24271) (10425) (28B9)   ;(0011000010111110) (30276) (12478) (30BE)   ;(0011100011000011) (34303) (14531) (38C3)   ;
;40;(0100000011001000) (40310) (16584) (40C8)    ;(0100100011001101) (44315) (18637) (48CD)   ;(0101000011010010) (50322) (20690) (50D2)   ;(0101100011010111) (54327) (22743) (58D7)   ;(0110000011011100) (60334) (24796) (60DC)   ;(0110100011100001) (64341) (26849) (68E1)   ;(0111000011100110) (70346) (28902) (70E6)   ;(0111100011101011) (74353) (30955) (78EB)   ;
;48;(1000000011110000) (100360) (33008) (80F0)    ;(1000100011110101) (104365) (35061) (88F5)   ;(1001000011111010) (110372) (37114) (90FA)   ;(1001100011111111) (114377) (39167) (98FF)   ;(1010000100000100) (120404) (41220) (A104)   ;(1010100100001001) (124411) (43273) (A909)   ;(1011000100001110) (130416) (45326) (B10E)   ;(1011100100010011) (134423) (47379) (B913)   ;
;56;(1100000100011000) (140430) (49432) (C118)    ;(1100100100011101) (144435) (51485) (C91D)   ;(1101000100100010) (150442) (53538) (D122)   ;(1101100100100111) (154447) (55591) (D927)   ;(1110000100101100) (160454) (57644) (E12C)   ;(1110100100110001) (164461) (59697) (E931)   ;(1111000100110110) (170466) (61750) (F136)   ;(1111100100111011) (174473) (63803) (F93B)   ;
;64;(0000000101000000) (500) (320) (140)    ;(0000100101000101) (4505) (2373) (945)   ;(0001000101001010) (10512) (4426) (114A)   ;(0001100101001111) (14517) (6479) (194F)   ;(0010000101010100) (20524) (8532) (2154)   ;(0010100101011001) (24531) (10585) (2959)   ;(0011000101011110) (30536) (12638) (315E)   ;(0011100101100011) (34543) (14691) (3963)   ;
;72;(0100000101101000) (40550) (16744) (4168)    ;(0100100101101101) (44555) (18797) (496D)   ;(0101000101110010) (50562) (20850) (5172)   ;(0101100101110111) (54567) (22903) (5977)   ;(0110000101111100) (60574) (24956) (617C)   ;(0110100110000001) (64601) (27009) (6981)   ;(0111000110000110) (70606) (29062) (7186)   ;(0111100110001011) (74613) (31115) (798B)   ;
;80;(1000000110010000) (100620) (33168) (8190)    ;(1000100110010101) (104625) (35221) (8995)   ;(1001000110011010) (110632) (37274) (919A)   ;(1001100110011111) (114637) (39327) (999F)   ;(1010000110100100) (120644) (41380) (A1A4)   ;(1010100110101001) (124651) (43433) (A9A9)   ;(1011000110101110) (130656) (45486) (B1AE)   ;(1011100110110011) (134663) (47539) (B9B3)   ;
;88;(1100000110111000) (140670) (49592) (C1B8)    ;(1100100110111101) (144675) (51645) (C9BD)   ;(1101000111000010) (150702) (53698) (D1C2)   ;(1101100111000111) (154707) (55751) (D9C7)   ;(1110000111001100) (160714) (57804) (E1CC)   ;(1110100111010001) (164721) (59857) (E9D1)   ;(1111000111010110) (170726) (61910) (F1D6)   ;(1111100111011011) (174733) (63963) (F9DB)   ;
;96;(0000000111100000) (740) (480) (1E0)    ;(0000100111100101) (4745) (2533) (9E5)   ;(0001000111101010) (10752) (4586) (11EA)   ;(0001100111101111) (14757) (6639) (19EF)   ;(0010000111110100) (20764) (8692) (21F4)   ;(0010100111111001) (24771) (10745) (29F9)   ;(0011000111111110) (30776) (12798) (31FE)   ;(0011101000000011) (35003) (14851) (3A03)   ;
;104;(0100001000001000) (41010) (16904) (4208)    ;(0100101000001101) (45015) (18957) (4A0D)   ;(0101001000010010) (51022) (21010) (5212)   ;(0101101000010111) (55027) (23063) (5A17)   ;(0110001000011100) (61034) (25116) (621C)   ;(0110101000100001) (65041) (27169) (6A21)   ;(0111001000100110) (71046) (29222) (7226)   ;(0111101000101011) (75053) (31275) (7A2B)   ;
;112;(1000001000110000) (101060) (33328) (8230)    ;(1000101000110101) (105065) (35381) (8A35)   ;(1001001000111010) (111072) (37434) (923A)   ;(1001101000111111) (115077) (39487) (9A3F)   ;(1010001001000100) (121104) (41540) (A244)   ;(1010101001001001) (125111) (43593) (AA49)   ;(1011001001001110) (131116) (45646) (B24E)   ;(1011101001010011) (135123) (47699) (BA53)   ;
;120;(1100001001011000) (141130) (49752) (C258)    ;(1100101001011101) (145135) (51805) (CA5D)   ;(1101001001100010) (151142) (53858) (D262)   ;(1101101001100111) (155147) (55911) (DA67)   ;(1110001001101100) (161154) (57964) (E26C)   ;(1110101001110001) (165161) (60017) (EA71)   ;(1111001001110110) (171166) (62070) (F276)   ;(1111101001111011) (175173) (64123) (FA7B)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 458 / 32,401 ( 1 % )   ;
; C16 interconnects     ; 2 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 131 / 21,816 ( < 1 % ) ;
; Direct links          ; 199 / 32,401 ( < 1 % ) ;
; Global clocks         ; 3 / 10 ( 30 % )        ;
; Local interconnects   ; 360 / 10,320 ( 3 % )   ;
; R24 interconnects     ; 6 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 158 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.54) ; Number of LABs  (Total = 41) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 3                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 4                            ;
; 14                                          ; 2                            ;
; 15                                          ; 7                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.98) ; Number of LABs  (Total = 41) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 26                           ;
; 1 Clock enable                     ; 4                            ;
; 1 Sync. clear                      ; 2                            ;
; 2 Clocks                           ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.54) ; Number of LABs  (Total = 41) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 4                            ;
; 25                                           ; 5                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.22) ; Number of LABs  (Total = 41) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 2                            ;
; 3                                               ; 3                            ;
; 4                                               ; 5                            ;
; 5                                               ; 4                            ;
; 6                                               ; 4                            ;
; 7                                               ; 0                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
; 16                                              ; 4                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 0                            ;
; 29                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.54) ; Number of LABs  (Total = 41) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 5                            ;
; 4                                            ; 9                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 12        ; 0            ; 0            ; 12        ; 12        ; 0            ; 3            ; 0            ; 0            ; 9            ; 0            ; 3            ; 9            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 12        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 12           ; 12           ; 12           ; 12           ; 12           ; 0         ; 12           ; 12           ; 0         ; 0         ; 12           ; 9            ; 12           ; 12           ; 3            ; 12           ; 9            ; 3            ; 12           ; 12           ; 12           ; 9            ; 12           ; 12           ; 12           ; 12           ; 12           ; 0         ; 12           ; 12           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sclk               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ws                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; slide_switch[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; slide_switch[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; slide_switch[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; slide_switch[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; slide_switch[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; slide_switch[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; slide_switch[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 4.2               ;
; clk,I/O         ; clk                  ; 1.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                         ;
+----------------------------------------------------+----------------------------------------------+-------------------+
; Source Register                                    ; Destination Register                         ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------+-------------------+
; my_I2S:a8|SCLK_Int                                 ; my_I2S:a8|SCLK_Int                           ; 2.651             ;
; reset                                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[29]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[28]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[27]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[26]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[25]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[24]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[23]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[22]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[21]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[20]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[19]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[18]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[17]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[16]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[15]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[14]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[13]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[12]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[11]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[10]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[9]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[8]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[7]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[6]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[5]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[4]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[3]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[2]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[1]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[0]                               ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[30]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|Counter[31]                              ; my_I2S:a8|SCLK_Int                           ; 1.057             ;
; my_I2S:a8|ROM_Address[0]                           ; my_I2S:a8|Tx[15]                             ; 0.385             ;
; my_I2S:a8|ROM_Address[2]                           ; my_I2S:a8|Tx[15]                             ; 0.383             ;
; my_I2S:a8|ROM_Address[1]                           ; my_I2S:a8|Tx[15]                             ; 0.381             ;
; my_I2S:a8|my_I2S_Transmitter:Transmitter|Ready_Int ; my_I2S:a8|CurrentState.State_IncreaseAddress ; 0.374             ;
; my_I2S:a8|CurrentState.State_Reset                 ; my_I2S:a8|CurrentState.State_WaitForStart    ; 0.239             ;
; my_I2S:a8|WordCounter[4]                           ; my_I2S:a8|ROM_Address[4]                     ; 0.170             ;
; my_I2S:a8|WordCounter[6]                           ; my_I2S:a8|Tx[15]                             ; 0.170             ;
; my_I2S:a8|CurrentState.State_WaitForStart          ; my_I2S:a8|CurrentState.State_IncreaseAddress ; 0.157             ;
; my_I2S:a8|CurrentState.State_IncreaseAddress       ; my_I2S:a8|CurrentState.State_WaitForStart    ; 0.149             ;
; my_I2S:a8|WordCounter[31]                          ; my_I2S:a8|WordCounter[31]                    ; 0.137             ;
; my_I2S:a8|ROM_Address[3]                           ; my_I2S:a8|Tx[15]                             ; 0.071             ;
; my_I2S:a8|ROM_Address[4]                           ; my_I2S:a8|Tx[15]                             ; 0.071             ;
; my_I2S:a8|ROM_Address[5]                           ; my_I2S:a8|Tx[15]                             ; 0.071             ;
; my_I2S:a8|ROM_Address[6]                           ; my_I2S:a8|Tx[15]                             ; 0.071             ;
; my_I2S:a8|CurrentState.State_WaitForReady          ; my_I2S:a8|CurrentState.State_WaitForReady    ; 0.051             ;
+----------------------------------------------------+----------------------------------------------+-------------------+
Note: This table only shows the top 49 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE6E22C7 for design "signal_6"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22A7 is compatible
    Info (176445): Device EP4CE10E22C7 is compatible
    Info (176445): Device EP4CE10E22I7 is compatible
    Info (176445): Device EP4CE6E22A7 is compatible
    Info (176445): Device EP4CE6E22I7 is compatible
    Info (176445): Device EP4CE15E22C7 is compatible
    Info (176445): Device EP4CE15E22I7 is compatible
    Info (176445): Device EP4CE22E22A7 is compatible
    Info (176445): Device EP4CE22E22C7 is compatible
    Info (176445): Device EP4CE22E22I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 12 pins of 12 total pins
    Info (169086): Pin sclk not assigned to an exact location on the device
    Info (169086): Pin sd not assigned to an exact location on the device
    Info (169086): Pin ws not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin slide_switch[0] not assigned to an exact location on the device
    Info (169086): Pin slide_switch[1] not assigned to an exact location on the device
    Info (169086): Pin slide_switch[2] not assigned to an exact location on the device
    Info (169086): Pin slide_switch[3] not assigned to an exact location on the device
    Info (169086): Pin slide_switch[4] not assigned to an exact location on the device
    Info (169086): Pin slide_switch[5] not assigned to an exact location on the device
    Info (169086): Pin slide_switch[6] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'signal_6.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node freqB:a1|temporal
        Info (176357): Destination node select_note:a7|Mux0~0
        Info (176357): Destination node freqA:a0|temporal
        Info (176357): Destination node select_note:a7|Mux0~1
        Info (176357): Destination node freqG:a6|temporal
        Info (176357): Destination node select_note:a7|Mux0~3
        Info (176357): Destination node select_note:a7|Mux0~4
        Info (176357): Destination node freqF:a5|temporal
        Info (176357): Destination node select_note:a7|Mux0~6
        Info (176357): Destination node select_note:a7|Mux0~7
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node select_note:a7|Mux0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node my_I2S:a8|SCLK_Int 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node my_I2S:a8|my_I2S_Transmitter:Transmitter|SCLK
        Info (176357): Destination node my_I2S:a8|SCLK_Int~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 11 (unused VREF, 2.5V VCCIO, 8 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X0_Y0 to location X10_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/altera/13.1/Project/signal_6/output_files/signal_6.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4946 megabytes
    Info: Processing ended: Wed Nov 11 01:06:03 2020
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.1/Project/signal_6/output_files/signal_6.fit.smsg.


