Fitter report for project12
Wed Dec 27 14:19:15 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 27 14:19:15 2017            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; project12                                        ;
; Top-level Entity Name              ; project12                                        ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C55F484C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 763 / 55,856 ( 1 % )                             ;
;     Total combinational functions  ; 749 / 55,856 ( 1 % )                             ;
;     Dedicated logic registers      ; 400 / 55,856 ( < 1 % )                           ;
; Total registers                    ; 400                                              ;
; Total pins                         ; 33 / 328 ( 10 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 2,396,160 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 312 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C55F484C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  35.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; col[3]   ; Missing drive strength and slew rate ;
; col[2]   ; Missing drive strength and slew rate ;
; col[1]   ; Missing drive strength and slew rate ;
; col[0]   ; Missing drive strength and slew rate ;
; row[15]  ; Missing drive strength and slew rate ;
; row[14]  ; Missing drive strength and slew rate ;
; row[13]  ; Missing drive strength and slew rate ;
; row[12]  ; Missing drive strength and slew rate ;
; row[11]  ; Missing drive strength and slew rate ;
; row[10]  ; Missing drive strength and slew rate ;
; row[9]   ; Missing drive strength and slew rate ;
; row[8]   ; Missing drive strength and slew rate ;
; row[7]   ; Missing drive strength and slew rate ;
; row[6]   ; Missing drive strength and slew rate ;
; row[5]   ; Missing drive strength and slew rate ;
; row[4]   ; Missing drive strength and slew rate ;
; row[3]   ; Missing drive strength and slew rate ;
; row[2]   ; Missing drive strength and slew rate ;
; row[1]   ; Missing drive strength and slew rate ;
; row[0]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; LED_sel    ; PIN_V16       ; QSF Assignment ;
; Location ;                ;              ; a          ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; arrival    ; PIN_U12       ; QSF Assignment ;
; Location ;                ;              ; b          ; PIN_W20       ; QSF Assignment ;
; Location ;                ;              ; c          ; PIN_R21       ; QSF Assignment ;
; Location ;                ;              ; d          ; PIN_P21       ; QSF Assignment ;
; Location ;                ;              ; door       ; PIN_V12       ; QSF Assignment ;
; Location ;                ;              ; e          ; PIN_N21       ; QSF Assignment ;
; Location ;                ;              ; f          ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; g          ; PIN_M21       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1232 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1232 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1222    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Hanliutong/OneDrive/Homework/Digital logic experiment/16071118/12_3/output_files/project12.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 763 / 55,856 ( 1 % )   ;
;     -- Combinational with no register       ; 363                    ;
;     -- Register only                        ; 14                     ;
;     -- Combinational with a register        ; 386                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 294                    ;
;     -- 3 input functions                    ; 100                    ;
;     -- <=2 input functions                  ; 355                    ;
;     -- Register only                        ; 14                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 457                    ;
;     -- arithmetic mode                      ; 292                    ;
;                                             ;                        ;
; Total registers*                            ; 400 / 57,421 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 400 / 55,856 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,565 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 58 / 3,491 ( 2 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 33 / 328 ( 10 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 6                      ;
; M9Ks                                        ; 0 / 260 ( 0 % )        ;
; Total block memory bits                     ; 0 / 2,396,160 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 2,396,160 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 312 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 6 / 20 ( 30 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 6%           ;
; Maximum fan-out                             ; 180                    ;
; Highest non-global fan-out                  ; 153                    ;
; Total fan-out                               ; 3473                   ;
; Average fan-out                             ; 2.79                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 763 / 55856 ( 1 % )   ; 0 / 55856 ( 0 % )              ;
;     -- Combinational with no register       ; 363                   ; 0                              ;
;     -- Register only                        ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 386                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 294                   ; 0                              ;
;     -- 3 input functions                    ; 100                   ; 0                              ;
;     -- <=2 input functions                  ; 355                   ; 0                              ;
;     -- Register only                        ; 14                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 457                   ; 0                              ;
;     -- arithmetic mode                      ; 292                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 400                   ; 0                              ;
;     -- Dedicated logic registers            ; 400 / 55856 ( < 1 % ) ; 0 / 55856 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 58 / 3491 ( 2 % )     ; 0 / 3491 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 33                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 312 ( 0 % )       ; 0 / 312 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 6 / 24 ( 25 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3468                  ; 5                              ;
;     -- Registered Connections               ; 1435                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 0                              ;
;     -- Output Ports                         ; 20                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Fin_1     ; W19   ; 5        ; 77           ; 7            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Fin_1up   ; AB15  ; 4        ; 50           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Fin_2     ; U19   ; 5        ; 77           ; 10           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Fin_2nd   ; W21   ; 5        ; 77           ; 11           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Fin_2up   ; AA16  ; 4        ; 55           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Fin_3     ; U21   ; 5        ; 77           ; 16           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Fin_3nd   ; V21   ; 5        ; 77           ; 14           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Fin_3up   ; AB19  ; 4        ; 69           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Fin_4     ; R18   ; 5        ; 77           ; 16           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Fin_4nd   ; AA22  ; 5        ; 77           ; 4            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_50MHz ; T1    ; 2        ; 0            ; 26           ; 21           ; 130                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; err       ; N18   ; 5        ; 77           ; 23           ; 21           ; 153                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; full      ; M20   ; 5        ; 77           ; 25           ; 0            ; 46                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; col[0]  ; A14   ; 7        ; 43           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; col[1]  ; A15   ; 7        ; 48           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; col[2]  ; A16   ; 7        ; 55           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; col[3]  ; C4    ; 8        ; 9            ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[0]  ; A13   ; 7        ; 43           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[10] ; C13   ; 7        ; 48           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[11] ; E11   ; 7        ; 41           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[12] ; B6    ; 8        ; 25           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[13] ; A6    ; 8        ; 25           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[14] ; A5    ; 8        ; 21           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[15] ; A4    ; 8        ; 16           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[1]  ; F9    ; 8        ; 3            ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[2]  ; D10   ; 8        ; 37           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[3]  ; B10   ; 8        ; 37           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[4]  ; B9    ; 8        ; 35           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[5]  ; B8    ; 8        ; 30           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[6]  ; B7    ; 8        ; 28           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[7]  ; E14   ; 7        ; 50           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[8]  ; C15   ; 7        ; 50           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; row[9]  ; F11   ; 7        ; 41           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T28n, PADD3                       ; Use as regular IO        ; row[7]                  ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T27n, PADD5                       ; Use as regular IO        ; col[1]                  ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T26n, PADD7                       ; Use as regular IO        ; row[10]                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T25n, PADD9                       ; Use as regular IO        ; col[0]                  ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T24n, PADD11                      ; Use as regular IO        ; row[0]                  ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T23n, PADD13                      ; Use as regular IO        ; row[11]                 ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T23p, PADD14                      ; Use as regular IO        ; row[9]                  ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T21p, PADD15                      ; Use as regular IO        ; row[3]                  ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T20p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; row[4]                  ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T17p, DATA3                       ; Use as regular IO        ; row[5]                  ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T16p, DATA4                       ; Use as regular IO        ; row[6]                  ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T15n, PADD19                      ; Use as regular IO        ; row[13]                 ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T15p, DATA15                      ; Use as regular IO        ; row[12]                 ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T11p, DATA5                       ; Use as regular IO        ; row[14]                 ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; col[3]                  ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 34 ( 12 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 42 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 3 / 43 ( 7 % )   ; 2.5V          ; --           ;
; 5        ; 9 / 42 ( 21 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 39 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 9 / 43 ( 21 % )  ; 2.5V          ; --           ;
; 8        ; 11 / 43 ( 26 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 378        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 372        ; 8        ; row[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 366        ; 8        ; row[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 357        ; 8        ; row[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 355        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 346        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 344        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 340        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 338        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 333        ; 7        ; row[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 331        ; 7        ; col[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 325        ; 7        ; col[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 318        ; 7        ; col[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 316        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 310        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 308        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 301        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 97         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 101        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 139        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 143        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 152        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 158        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 164        ; 4        ; Fin_2up                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 179        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 181        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 182        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 186        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 195        ; 5        ; Fin_4nd                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 106        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 105        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 142        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 144        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 148        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 159        ; 4        ; Fin_1up                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 165        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 180        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 178        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 183        ; 4        ; Fin_3up                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 187        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 379        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 373        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 367        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 358        ; 8        ; row[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 356        ; 8        ; row[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 354        ; 8        ; row[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 347        ; 8        ; row[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 345        ; 8        ; row[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 341        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 339        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 334        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 332        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 326        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 319        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 317        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 307        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 302        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 282        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 281        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 382        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 383        ; 8        ; col[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 370        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 362        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 361        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 350        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 327        ; 7        ; row[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 322        ; 7        ; row[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 306        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 294        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 299        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 283        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 280        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 279        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 380        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 371        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 363        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 342        ; 8        ; row[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 328        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 312        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 296        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ; 295        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 300        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 284        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 274        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 273        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 388        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 387        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 381        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 364        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 359        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 343        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 336        ; 7        ; row[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 335        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 330        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 323        ; 7        ; row[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 313        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 288        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 270        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 269        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 384        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 374        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 386        ; 8        ; row[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 369        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 337        ; 7        ; row[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 324        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 292        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 289        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 285        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 276        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 275        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 263        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 262        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 44         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 43         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 385        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 375        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 389        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 368        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 351        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 315        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 314        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 291        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 290        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 286        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 277        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 243        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 242        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 278        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 271        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 268        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 267        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 257        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 256        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 34         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 33         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 32         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 266        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 260        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 264        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 255        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 254        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 36         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 35         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 37         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 259        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 251        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 248        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 253        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 252        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 40         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 39         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 42         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 41         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 38         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 47         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 247        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 246        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 250        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 249        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 52         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 56         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 48         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 239        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 245        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 244        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 238        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 237        ; 5        ; full                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 236        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 235        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 54         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 53         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 223        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 231        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 232        ; 5        ; err                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 230        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 229        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 234        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 233        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 58         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 57         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 64         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 63         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 226        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 228        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 227        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 60         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 59         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 89         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 193        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 194        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 192        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 212        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 220        ; 5        ; Fin_4                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 216        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 225        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 224        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 46         ; 2        ; clk_50MHz                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 45         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 88         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 120        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 177        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 191        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 198        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 199        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 241        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 240        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 66         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 65         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 92         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 135        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 160        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 189        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 190        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 205        ; 5        ; Fin_2                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 219        ; 5        ; Fin_3                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 218        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 91         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 100        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 126        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 127        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 154        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 166        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 170        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 173        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 188        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 215        ; 5        ; Fin_3nd                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 214        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 107        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 156        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 174        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 184        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 201        ; 5        ; Fin_1                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 200        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 209        ; 5        ; Fin_2nd                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 208        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 95         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 94         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 108        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 116        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 162        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 163        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 185        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 203        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 202        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                      ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                         ; Library Name ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------+--------------+
; |project12                    ; 763 (0)     ; 400 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 33   ; 0            ; 363 (0)      ; 14 (0)            ; 386 (0)          ; |project12                                  ; work         ;
;    |dot_matrix_ev:inst4|      ; 211 (211)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 9 (9)             ; 113 (113)        ; |project12|dot_matrix_ev:inst4              ; work         ;
;    |floor:inst|               ; 332 (332)   ; 156 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (172)    ; 0 (0)             ; 160 (160)        ; |project12|floor:inst                       ; work         ;
;    |frequency_divider:inst13| ; 90 (90)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 2 (2)             ; 64 (64)          ; |project12|frequency_divider:inst13         ; work         ;
;    |motor_12:inst1|           ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 19 (19)          ; |project12|motor_12:inst1                   ; work         ;
;    |shake:inst6|              ; 31 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 30 (0)           ; |project12|shake:inst6                      ; work         ;
;       |keyboard_shake:inst1|  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst1 ; work         ;
;       |keyboard_shake:inst2|  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst2 ; work         ;
;       |keyboard_shake:inst3|  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst3 ; work         ;
;       |keyboard_shake:inst4|  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst4 ; work         ;
;       |keyboard_shake:inst5|  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst5 ; work         ;
;       |keyboard_shake:inst6|  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst6 ; work         ;
;       |keyboard_shake:inst7|  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst7 ; work         ;
;       |keyboard_shake:inst8|  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst8 ; work         ;
;       |keyboard_shake:inst9|  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst9 ; work         ;
;       |keyboard_shake:inst|   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |project12|shake:inst6|keyboard_shake:inst  ; work         ;
;    |state:inst2|              ; 74 (74)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 4 (4)            ; |project12|state:inst2                      ; work         ;
+-------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; col[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_50MHz ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; err       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; full      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Fin_4nd   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Fin_3up   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Fin_3nd   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Fin_2up   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Fin_2nd   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Fin_1up   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Fin_4     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Fin_3     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Fin_2     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Fin_1     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; clk_50MHz                                          ;                   ;         ;
; err                                                ;                   ;         ;
;      - dot_matrix_ev:inst4|r[3][0]                 ; 1                 ; 6       ;
;      - dot_matrix_ev:inst4|r[2][6]                 ; 1                 ; 6       ;
;      - dot_matrix_ev:inst4|r[1][5]                 ; 1                 ; 6       ;
;      - dot_matrix_ev:inst4|r[1][3]                 ; 1                 ; 6       ;
;      - dot_matrix_ev:inst4|r[2][3]                 ; 1                 ; 6       ;
;      - dot_matrix_ev:inst4|r[0][3]                 ; 1                 ; 6       ;
;      - floor:inst|cnt_4[0]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[1]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[2]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[3]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[4]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[5]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[6]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[7]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[8]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[9]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_4[10]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[11]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[12]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[13]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[14]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[15]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[16]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[17]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[18]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[19]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[20]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[21]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[22]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[23]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[24]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[25]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[26]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[27]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[28]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[29]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[30]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_4[31]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[0]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[1]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[2]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[3]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[4]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[5]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[6]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[7]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[8]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[9]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_3[10]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[11]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[12]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[13]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[14]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[15]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[16]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[17]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[18]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[19]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[20]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[21]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[22]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[23]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[24]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[25]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[26]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[27]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[28]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[29]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[30]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_3[31]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[0]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[1]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[2]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[3]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[4]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[5]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[6]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[7]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[8]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[9]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_2[10]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[11]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[12]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[13]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[14]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[15]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[16]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[17]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[18]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[19]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[20]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[21]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[22]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[23]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[24]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[25]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[26]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[27]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[28]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[29]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[30]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_2[31]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[0]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[1]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[2]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[3]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[4]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[5]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[6]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[7]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[8]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[9]                         ; 1                 ; 6       ;
;      - floor:inst|cnt_1[10]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[11]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[12]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[13]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[14]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[15]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[16]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[17]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[18]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[19]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[20]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[21]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[22]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[23]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[24]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[25]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[26]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[27]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[28]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[29]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[30]                        ; 1                 ; 6       ;
;      - floor:inst|cnt_1[31]                        ; 1                 ; 6       ;
;      - dot_matrix_ev:inst4|r[0][1]~4               ; 1                 ; 6       ;
;      - dot_matrix_ev:inst4|r[3][0]~5               ; 1                 ; 6       ;
;      - dot_matrix_ev:inst4|r~7                     ; 1                 ; 6       ;
;      - dot_matrix_ev:inst4|r[3][0]~8               ; 1                 ; 6       ;
;      - floor:inst|Fout_4dn~3                       ; 1                 ; 6       ;
;      - floor:inst|Fout_3up~4                       ; 1                 ; 6       ;
;      - floor:inst|Fout_3dn~5                       ; 1                 ; 6       ;
;      - floor:inst|Fout_2up~6                       ; 1                 ; 6       ;
;      - floor:inst|Fout_2dn~0                       ; 1                 ; 6       ;
;      - floor:inst|Fout_1up~2                       ; 1                 ; 6       ;
;      - floor:inst|Fout_4~2                         ; 1                 ; 6       ;
;      - floor:inst|Fout_3~15                        ; 1                 ; 6       ;
;      - floor:inst|Fout_2~6                         ; 1                 ; 6       ;
;      - floor:inst|Fout_1~11                        ; 1                 ; 6       ;
;      - floor:inst|door~8                           ; 1                 ; 6       ;
;      - floor:inst|arrival~0                        ; 1                 ; 6       ;
;      - floor:inst|arrival~1                        ; 1                 ; 6       ;
;      - floor:inst|arrival~4                        ; 1                 ; 6       ;
;      - floor:inst|door~9                           ; 1                 ; 6       ;
; full                                               ;                   ;         ;
;      - floor:inst|cnt_0[0]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[1]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[2]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[3]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[4]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[5]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[6]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[7]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[8]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[9]                         ; 0                 ; 6       ;
;      - floor:inst|cnt_0[10]                        ; 0                 ; 6       ;
;      - floor:inst|cnt_0[11]                        ; 0                 ; 6       ;
;      - floor:inst|cnt_0[12]                        ; 0                 ; 6       ;
;      - floor:inst|cnt_0[13]                        ; 0                 ; 6       ;
;      - floor:inst|cnt_0[14]                        ; 0                 ; 6       ;
;      - floor:inst|cnt_0[15]                        ; 0                 ; 6       ;
;      - floor:inst|Fout_4dn~0                       ; 0                 ; 6       ;
;      - floor:inst|Fout_3up~0                       ; 0                 ; 6       ;
;      - floor:inst|Fout_3dn~0                       ; 0                 ; 6       ;
;      - state:inst2|drc~23                          ; 0                 ; 6       ;
;      - state:inst2|drc~37                          ; 0                 ; 6       ;
;      - floor:inst|Fout_4~0                         ; 0                 ; 6       ;
;      - floor:inst|Fout_4~1                         ; 0                 ; 6       ;
;      - floor:inst|Fout_4~3                         ; 0                 ; 6       ;
;      - floor:inst|Fout_4~4                         ; 0                 ; 6       ;
;      - floor:inst|Fout_3~3                         ; 0                 ; 6       ;
;      - floor:inst|Fout_3~5                         ; 0                 ; 6       ;
;      - floor:inst|Fout_3~10                        ; 0                 ; 6       ;
;      - floor:inst|Fout_3~15                        ; 0                 ; 6       ;
;      - floor:inst|Fout_2~0                         ; 0                 ; 6       ;
;      - floor:inst|Fout_2~5                         ; 0                 ; 6       ;
;      - floor:inst|Fout_2~6                         ; 0                 ; 6       ;
;      - floor:inst|Fout_2~8                         ; 0                 ; 6       ;
;      - floor:inst|Fout_1~6                         ; 0                 ; 6       ;
;      - floor:inst|Fout_1~8                         ; 0                 ; 6       ;
;      - floor:inst|Fout_1~10                        ; 0                 ; 6       ;
;      - floor:inst|door~2                           ; 0                 ; 6       ;
;      - floor:inst|door~5                           ; 0                 ; 6       ;
;      - floor:inst|door~6                           ; 0                 ; 6       ;
;      - state:inst2|t_floor~4                       ; 0                 ; 6       ;
;      - state:inst2|t_floor~7                       ; 0                 ; 6       ;
;      - state:inst2|t_floor~8                       ; 0                 ; 6       ;
;      - state:inst2|t_floor~11                      ; 0                 ; 6       ;
;      - floor:inst|arrival~0                        ; 0                 ; 6       ;
;      - floor:inst|arrival~2                        ; 0                 ; 6       ;
;      - floor:inst|arrival~3                        ; 0                 ; 6       ;
; Fin_4nd                                            ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst5|state~10   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst5|state~11   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst5|state.S0~0 ; 1                 ; 6       ;
; Fin_3up                                            ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst2|state~10   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst2|state~11   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst2|state.S0~0 ; 1                 ; 6       ;
; Fin_3nd                                            ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst4|state~10   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst4|state~11   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst4|state.S0~0 ; 1                 ; 6       ;
; Fin_2up                                            ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst1|state~10   ; 0                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst1|state~11   ; 0                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst1|state.S0~0 ; 0                 ; 6       ;
; Fin_2nd                                            ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst3|state~10   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst3|state~11   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst3|state.S0~0 ; 1                 ; 6       ;
; Fin_1up                                            ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst|state~10    ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst|state~11    ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst|state.S0~0  ; 1                 ; 6       ;
; Fin_4                                              ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst9|state~10   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst9|state~11   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst9|state.S0~0 ; 1                 ; 6       ;
; Fin_3                                              ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst8|state~10   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst8|state~11   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst8|state.S0~0 ; 1                 ; 6       ;
; Fin_2                                              ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst7|state~10   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst7|state~11   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst7|state.S0~0 ; 1                 ; 6       ;
; Fin_1                                              ;                   ;         ;
;      - shake:inst6|keyboard_shake:inst6|state~10   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst6|state~11   ; 1                 ; 6       ;
;      - shake:inst6|keyboard_shake:inst6|state.S0~0 ; 1                 ; 6       ;
+----------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+-------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clk_50MHz                                 ; PIN_T1             ; 130     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; dot_matrix_ev:inst4|clk1                  ; FF_X20_Y25_N27     ; 44      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; dot_matrix_ev:inst4|clk2                  ; FF_X16_Y25_N13     ; 14      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; dot_matrix_ev:inst4|col[3]                ; FF_X45_Y38_N15     ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; dot_matrix_ev:inst4|r[3][0]~5             ; LCCOMB_X43_Y36_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; err                                       ; PIN_N18            ; 153     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; floor:inst|LessThan1~4                    ; LCCOMB_X42_Y37_N18 ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; floor:inst|door~8                         ; LCCOMB_X42_Y37_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst13|LessThan0~10     ; LCCOMB_X48_Y10_N18 ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst13|LessThan1~10     ; LCCOMB_X39_Y36_N18 ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; frequency_divider:inst13|clk_100Hz        ; FF_X39_Y36_N7      ; 30      ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; frequency_divider:inst13|clk_1KHz         ; FF_X48_Y10_N9      ; 180     ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; full                                      ; PIN_M20            ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; motor_12:inst1|clk_3Hz                    ; FF_X45_Y36_N13     ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; motor_12:inst1|cnt_3[14]~50               ; LCCOMB_X45_Y36_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; shake:inst6|keyboard_shake:inst6|state.S3 ; FF_X45_Y39_N9      ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; shake:inst6|keyboard_shake:inst7|state.S3 ; FF_X42_Y35_N7      ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; shake:inst6|keyboard_shake:inst8|state.S3 ; FF_X41_Y37_N19     ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; shake:inst6|keyboard_shake:inst9|state.S3 ; FF_X41_Y37_N29     ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; state:inst2|t_floor~6                     ; LCCOMB_X43_Y36_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                ;
+------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                               ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50MHz                          ; PIN_T1         ; 130     ; 1                                    ; Global Clock         ; GCLK3            ; --                        ;
; dot_matrix_ev:inst4|clk1           ; FF_X20_Y25_N27 ; 44      ; 8                                    ; Global Clock         ; GCLK2            ; --                        ;
; dot_matrix_ev:inst4|clk2           ; FF_X16_Y25_N13 ; 14      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; frequency_divider:inst13|clk_100Hz ; FF_X39_Y36_N7  ; 30      ; 21                                   ; Global Clock         ; GCLK14           ; --                        ;
; frequency_divider:inst13|clk_1KHz  ; FF_X48_Y10_N9  ; 180     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; motor_12:inst1|clk_3Hz             ; FF_X45_Y36_N13 ; 2       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; err~input                                   ; 153     ;
; motor_12:inst1|c_floor[1]                   ; 56      ;
; motor_12:inst1|c_floor[0]                   ; 50      ;
; dot_matrix_ev:inst4|col[0]                  ; 48      ;
; full~input                                  ; 46      ;
; dot_matrix_ev:inst4|col[1]                  ; 41      ;
; shake:inst6|keyboard_shake:inst7|state.S3   ; 36      ;
; shake:inst6|keyboard_shake:inst8|state.S3   ; 36      ;
; shake:inst6|keyboard_shake:inst9|state.S3   ; 35      ;
; state:inst2|drc[1]                          ; 35      ;
; dot_matrix_ev:inst4|col[2]                  ; 35      ;
; floor:inst|arrival                          ; 34      ;
; frequency_divider:inst13|LessThan1~10       ; 33      ;
; frequency_divider:inst13|LessThan0~10       ; 33      ;
; shake:inst6|keyboard_shake:inst6|state.S3   ; 33      ;
; state:inst2|drc[0]                          ; 32      ;
; floor:inst|LessThan1~4                      ; 29      ;
; floor:inst|Fout_2                           ; 26      ;
; floor:inst|Fout_3                           ; 24      ;
; dot_matrix_ev:inst4|col[3]                  ; 22      ;
; floor:inst|Fout_1                           ; 20      ;
; floor:inst|Fout_4                           ; 19      ;
; motor_12:inst1|cnt_3[14]~50                 ; 16      ;
; floor:inst|door~8                           ; 16      ;
; floor:inst|Fout_3up                         ; 14      ;
; floor:inst|Mux40~0                          ; 13      ;
; floor:inst|Mux15~0                          ; 13      ;
; floor:inst|Fout_2dn                         ; 13      ;
; floor:inst|Fout_3dn                         ; 13      ;
; floor:inst|Fout_2up                         ; 12      ;
; floor:inst|Fout_1up                         ; 11      ;
; motor_12:inst1|lock                         ; 10      ;
; floor:inst|Fout_4dn                         ; 10      ;
; dot_matrix_ev:inst4|Equal1~9                ; 9       ;
; dot_matrix_ev:inst4|r[3][0]~5               ; 9       ;
; floor:inst|Mux17~8                          ; 9       ;
; dot_matrix_ev:inst4|Mux113~4                ; 9       ;
; dot_matrix_ev:inst4|Mux113~3                ; 9       ;
; floor:inst|always0~1                        ; 8       ;
; state:inst2|always0~2                       ; 7       ;
; dot_matrix_ev:inst4|r~6                     ; 7       ;
; dot_matrix_ev:inst4|r[0][1]                 ; 7       ;
; floor:inst|Mux33~4                          ; 6       ;
; floor:inst|Mux3~1                           ; 6       ;
; state:inst2|always0~0                       ; 6       ;
; dot_matrix_ev:inst4|Equal0~10               ; 6       ;
; floor:inst|Fout_1~3                         ; 5       ;
; floor:inst|Fout_3~2                         ; 5       ;
; state:inst2|drc~8                           ; 5       ;
; state:inst2|always0~1                       ; 5       ;
; floor:inst|always0~0                        ; 5       ;
; floor:inst|door                             ; 5       ;
; dot_matrix_ev:inst4|cnt_d.00                ; 5       ;
; floor:inst|cnt_0[10]                        ; 5       ;
; floor:inst|cnt_0[11]                        ; 5       ;
; floor:inst|cnt_0[12]                        ; 5       ;
; dot_matrix_ev:inst4|r[3][0]                 ; 5       ;
; dot_matrix_ev:inst4|row[14]~0               ; 5       ;
; state:inst2|Equal2~0                        ; 4       ;
; state:inst2|drc~18                          ; 4       ;
; state:inst2|drc~11                          ; 4       ;
; floor:inst|Selector7~0                      ; 4       ;
; dot_matrix_ev:inst4|Mux66~0                 ; 4       ;
; dot_matrix_ev:inst4|cnt_d.01                ; 4       ;
; dot_matrix_ev:inst4|r[2][1]                 ; 4       ;
; dot_matrix_ev:inst4|r[0][10]                ; 4       ;
; dot_matrix_ev:inst4|r[3][11]                ; 4       ;
; floor:inst|cnt_0[6]                         ; 4       ;
; floor:inst|cnt_0[5]                         ; 4       ;
; floor:inst|cnt_0[4]                         ; 4       ;
; floor:inst|cnt_0[2]                         ; 4       ;
; floor:inst|cnt_0[1]                         ; 4       ;
; floor:inst|cnt_0[0]                         ; 4       ;
; floor:inst|cnt_0[3]                         ; 4       ;
; floor:inst|cnt_0[7]                         ; 4       ;
; floor:inst|cnt_0[9]                         ; 4       ;
; floor:inst|cnt_0[8]                         ; 4       ;
; floor:inst|cnt_0[15]                        ; 4       ;
; floor:inst|cnt_0[14]                        ; 4       ;
; floor:inst|cnt_0[13]                        ; 4       ;
; dot_matrix_ev:inst4|r[1][3]                 ; 4       ;
; dot_matrix_ev:inst4|r[2][6]                 ; 4       ;
; Fin_1~input                                 ; 3       ;
; Fin_2~input                                 ; 3       ;
; Fin_3~input                                 ; 3       ;
; Fin_4~input                                 ; 3       ;
; Fin_1up~input                               ; 3       ;
; Fin_2nd~input                               ; 3       ;
; Fin_2up~input                               ; 3       ;
; Fin_3nd~input                               ; 3       ;
; Fin_3up~input                               ; 3       ;
; Fin_4nd~input                               ; 3       ;
; floor:inst|Fout_3~17                        ; 3       ;
; floor:inst|LessThan2~1                      ; 3       ;
; floor:inst|Fout_2~3                         ; 3       ;
; floor:inst|Fout_3~9                         ; 3       ;
; state:inst2|drc~21                          ; 3       ;
; floor:inst|Fout_3up~0                       ; 3       ;
; floor:inst|Mux18~0                          ; 3       ;
; state:inst2|t_floor[1]                      ; 3       ;
; dot_matrix_ev:inst4|Mux66~1                 ; 3       ;
; floor:inst|Fout_1~2                         ; 3       ;
; dot_matrix_ev:inst4|i[0]                    ; 3       ;
; dot_matrix_ev:inst4|i[1]                    ; 3       ;
; dot_matrix_ev:inst4|r[12][10]               ; 3       ;
; dot_matrix_ev:inst4|r[13][10]               ; 3       ;
; floor:inst|cnt_2[31]                        ; 3       ;
; floor:inst|cnt_2[30]                        ; 3       ;
; floor:inst|cnt_3[31]                        ; 3       ;
; floor:inst|cnt_3[30]                        ; 3       ;
; dot_matrix_ev:inst4|r~6_wirecell            ; 2       ;
; shake:inst6|keyboard_shake:inst6|state.S0   ; 2       ;
; shake:inst6|keyboard_shake:inst7|state.S0   ; 2       ;
; shake:inst6|keyboard_shake:inst8|state.S0   ; 2       ;
; shake:inst6|keyboard_shake:inst9|state.S0   ; 2       ;
; shake:inst6|keyboard_shake:inst|state.S0    ; 2       ;
; shake:inst6|keyboard_shake:inst3|state.S0   ; 2       ;
; shake:inst6|keyboard_shake:inst1|state.S0   ; 2       ;
; shake:inst6|keyboard_shake:inst4|state.S0   ; 2       ;
; shake:inst6|keyboard_shake:inst2|state.S0   ; 2       ;
; floor:inst|Mux0~1                           ; 2       ;
; shake:inst6|keyboard_shake:inst5|state.S0   ; 2       ;
; motor_12:inst1|LessThan0~3                  ; 2       ;
; motor_12:inst1|clk_3Hz~2                    ; 2       ;
; state:inst2|t_floor~6                       ; 2       ;
; floor:inst|LessThan2~3                      ; 2       ;
; floor:inst|LessThan2~2                      ; 2       ;
; floor:inst|Fout_1~4                         ; 2       ;
; floor:inst|always0~3                        ; 2       ;
; floor:inst|LessThan5~8                      ; 2       ;
; floor:inst|LessThan5~3                      ; 2       ;
; floor:inst|LessThan5~0                      ; 2       ;
; floor:inst|always0~2                        ; 2       ;
; floor:inst|LessThan6~8                      ; 2       ;
; floor:inst|LessThan6~3                      ; 2       ;
; floor:inst|LessThan6~0                      ; 2       ;
; floor:inst|LessThan7~10                     ; 2       ;
; floor:inst|LessThan7~9                      ; 2       ;
; floor:inst|LessThan7~7                      ; 2       ;
; floor:inst|LessThan7~2                      ; 2       ;
; state:inst2|Mux7~0                          ; 2       ;
; state:inst2|Mux1~2                          ; 2       ;
; floor:inst|Mux22~0                          ; 2       ;
; shake:inst6|keyboard_shake:inst|state.S3    ; 2       ;
; shake:inst6|keyboard_shake:inst3|state.S3   ; 2       ;
; floor:inst|Fout_3dn~2                       ; 2       ;
; shake:inst6|keyboard_shake:inst4|state.S3   ; 2       ;
; floor:inst|Fout_3dn~0                       ; 2       ;
; shake:inst6|keyboard_shake:inst2|state.S3   ; 2       ;
; dot_matrix_ev:inst4|j[5]                    ; 2       ;
; dot_matrix_ev:inst4|j[2]                    ; 2       ;
; dot_matrix_ev:inst4|j[3]                    ; 2       ;
; dot_matrix_ev:inst4|j[4]                    ; 2       ;
; dot_matrix_ev:inst4|j[6]                    ; 2       ;
; dot_matrix_ev:inst4|j[9]                    ; 2       ;
; dot_matrix_ev:inst4|j[7]                    ; 2       ;
; dot_matrix_ev:inst4|j[8]                    ; 2       ;
; dot_matrix_ev:inst4|j[11]                   ; 2       ;
; dot_matrix_ev:inst4|j[12]                   ; 2       ;
; dot_matrix_ev:inst4|j[10]                   ; 2       ;
; dot_matrix_ev:inst4|j[13]                   ; 2       ;
; dot_matrix_ev:inst4|j[14]                   ; 2       ;
; dot_matrix_ev:inst4|j[15]                   ; 2       ;
; dot_matrix_ev:inst4|j[16]                   ; 2       ;
; dot_matrix_ev:inst4|j[17]                   ; 2       ;
; dot_matrix_ev:inst4|j[19]                   ; 2       ;
; dot_matrix_ev:inst4|j[20]                   ; 2       ;
; dot_matrix_ev:inst4|j[18]                   ; 2       ;
; dot_matrix_ev:inst4|j[21]                   ; 2       ;
; dot_matrix_ev:inst4|j[22]                   ; 2       ;
; dot_matrix_ev:inst4|j[23]                   ; 2       ;
; dot_matrix_ev:inst4|j[24]                   ; 2       ;
; dot_matrix_ev:inst4|j[25]                   ; 2       ;
; dot_matrix_ev:inst4|j[30]                   ; 2       ;
; dot_matrix_ev:inst4|j[31]                   ; 2       ;
; dot_matrix_ev:inst4|j[26]                   ; 2       ;
; dot_matrix_ev:inst4|j[27]                   ; 2       ;
; dot_matrix_ev:inst4|j[28]                   ; 2       ;
; dot_matrix_ev:inst4|j[29]                   ; 2       ;
; floor:inst|Fout_4dn~0                       ; 2       ;
; shake:inst6|keyboard_shake:inst5|state.S3   ; 2       ;
; state:inst2|t_floor[0]                      ; 2       ;
; dot_matrix_ev:inst4|r~7                     ; 2       ;
; dot_matrix_ev:inst4|Mux84~0                 ; 2       ;
; dot_matrix_ev:inst4|cnt_d.11                ; 2       ;
; dot_matrix_ev:inst4|i[15]                   ; 2       ;
; dot_matrix_ev:inst4|i[16]                   ; 2       ;
; dot_matrix_ev:inst4|i[17]                   ; 2       ;
; dot_matrix_ev:inst4|i[18]                   ; 2       ;
; dot_matrix_ev:inst4|i[19]                   ; 2       ;
; dot_matrix_ev:inst4|i[20]                   ; 2       ;
; dot_matrix_ev:inst4|i[21]                   ; 2       ;
; dot_matrix_ev:inst4|i[22]                   ; 2       ;
; dot_matrix_ev:inst4|i[23]                   ; 2       ;
; dot_matrix_ev:inst4|i[24]                   ; 2       ;
; dot_matrix_ev:inst4|i[25]                   ; 2       ;
; dot_matrix_ev:inst4|i[26]                   ; 2       ;
; dot_matrix_ev:inst4|i[27]                   ; 2       ;
; dot_matrix_ev:inst4|i[28]                   ; 2       ;
; dot_matrix_ev:inst4|i[29]                   ; 2       ;
; dot_matrix_ev:inst4|i[30]                   ; 2       ;
; dot_matrix_ev:inst4|i[31]                   ; 2       ;
; dot_matrix_ev:inst4|i[3]                    ; 2       ;
; dot_matrix_ev:inst4|i[4]                    ; 2       ;
; dot_matrix_ev:inst4|i[2]                    ; 2       ;
; dot_matrix_ev:inst4|i[5]                    ; 2       ;
; dot_matrix_ev:inst4|i[6]                    ; 2       ;
; dot_matrix_ev:inst4|i[7]                    ; 2       ;
; dot_matrix_ev:inst4|i[8]                    ; 2       ;
; dot_matrix_ev:inst4|i[13]                   ; 2       ;
; dot_matrix_ev:inst4|i[14]                   ; 2       ;
; dot_matrix_ev:inst4|i[10]                   ; 2       ;
; dot_matrix_ev:inst4|i[11]                   ; 2       ;
; dot_matrix_ev:inst4|i[9]                    ; 2       ;
; dot_matrix_ev:inst4|i[12]                   ; 2       ;
; dot_matrix_ev:inst4|Equal0~0                ; 2       ;
; dot_matrix_ev:inst4|Mux113~34               ; 2       ;
; dot_matrix_ev:inst4|Mux113~28               ; 2       ;
; dot_matrix_ev:inst4|Mux120~0                ; 2       ;
; dot_matrix_ev:inst4|Mux113~14               ; 2       ;
; dot_matrix_ev:inst4|r[4][11]                ; 2       ;
; dot_matrix_ev:inst4|r[4][12]                ; 2       ;
; dot_matrix_ev:inst4|r[2][8]                 ; 2       ;
; dot_matrix_ev:inst4|Mux113~8                ; 2       ;
; dot_matrix_ev:inst4|r[2][11]                ; 2       ;
; dot_matrix_ev:inst4|r[1][13]                ; 2       ;
; dot_matrix_ev:inst4|r[10][10]               ; 2       ;
; dot_matrix_ev:inst4|Mux113~0                ; 2       ;
; frequency_divider:inst13|cnt_100Hz[31]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[30]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[29]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[28]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[27]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[26]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[25]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[24]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[23]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[22]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[21]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[20]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[19]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[18]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[13]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[12]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[7]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[6]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[5]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[4]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[3]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[2]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[1]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[0]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[11]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[10]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[9]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[8]       ; 2       ;
; frequency_divider:inst13|cnt_100Hz[17]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[16]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[15]      ; 2       ;
; frequency_divider:inst13|cnt_100Hz[14]      ; 2       ;
; frequency_divider:inst13|cnt_1KHz[31]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[14]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[13]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[8]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[7]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[6]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[5]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[4]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[3]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[2]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[1]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[0]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[12]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[11]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[10]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[9]        ; 2       ;
; frequency_divider:inst13|cnt_1KHz[30]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[29]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[28]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[27]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[26]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[25]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[24]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[23]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[22]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[21]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[20]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[19]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[18]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[17]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[16]       ; 2       ;
; frequency_divider:inst13|cnt_1KHz[15]       ; 2       ;
; motor_12:inst1|cnt_3[11]                    ; 2       ;
; motor_12:inst1|cnt_3[10]                    ; 2       ;
; motor_12:inst1|cnt_3[9]                     ; 2       ;
; motor_12:inst1|cnt_3[8]                     ; 2       ;
; motor_12:inst1|cnt_3[7]                     ; 2       ;
; motor_12:inst1|cnt_3[6]                     ; 2       ;
; motor_12:inst1|cnt_3[5]                     ; 2       ;
; motor_12:inst1|cnt_3[4]                     ; 2       ;
; motor_12:inst1|cnt_3[3]                     ; 2       ;
; motor_12:inst1|cnt_3[15]                    ; 2       ;
; motor_12:inst1|cnt_3[14]                    ; 2       ;
; motor_12:inst1|cnt_3[13]                    ; 2       ;
; motor_12:inst1|cnt_3[12]                    ; 2       ;
; floor:inst|cnt_1[31]                        ; 2       ;
; floor:inst|cnt_1[30]                        ; 2       ;
; floor:inst|cnt_1[29]                        ; 2       ;
; floor:inst|cnt_1[28]                        ; 2       ;
; floor:inst|cnt_1[27]                        ; 2       ;
; floor:inst|cnt_1[26]                        ; 2       ;
; floor:inst|cnt_1[25]                        ; 2       ;
; floor:inst|cnt_1[24]                        ; 2       ;
; floor:inst|cnt_1[23]                        ; 2       ;
; floor:inst|cnt_1[22]                        ; 2       ;
; floor:inst|cnt_1[21]                        ; 2       ;
; floor:inst|cnt_1[20]                        ; 2       ;
; floor:inst|cnt_1[19]                        ; 2       ;
; floor:inst|cnt_1[18]                        ; 2       ;
; floor:inst|cnt_1[17]                        ; 2       ;
; floor:inst|cnt_1[16]                        ; 2       ;
; floor:inst|cnt_1[15]                        ; 2       ;
; floor:inst|cnt_1[14]                        ; 2       ;
; floor:inst|cnt_1[13]                        ; 2       ;
; floor:inst|cnt_1[12]                        ; 2       ;
; floor:inst|cnt_1[11]                        ; 2       ;
; floor:inst|cnt_1[10]                        ; 2       ;
; floor:inst|cnt_1[2]                         ; 2       ;
; floor:inst|cnt_1[1]                         ; 2       ;
; floor:inst|cnt_1[0]                         ; 2       ;
; floor:inst|cnt_1[3]                         ; 2       ;
; floor:inst|cnt_1[4]                         ; 2       ;
; floor:inst|cnt_1[8]                         ; 2       ;
; floor:inst|cnt_1[7]                         ; 2       ;
; floor:inst|cnt_1[6]                         ; 2       ;
; floor:inst|cnt_1[5]                         ; 2       ;
; floor:inst|cnt_1[9]                         ; 2       ;
; floor:inst|cnt_2[25]                        ; 2       ;
; floor:inst|cnt_2[24]                        ; 2       ;
; floor:inst|cnt_2[23]                        ; 2       ;
; floor:inst|cnt_2[22]                        ; 2       ;
; floor:inst|cnt_2[21]                        ; 2       ;
; floor:inst|cnt_2[20]                        ; 2       ;
; floor:inst|cnt_2[19]                        ; 2       ;
; floor:inst|cnt_2[18]                        ; 2       ;
; floor:inst|cnt_2[17]                        ; 2       ;
; floor:inst|cnt_2[16]                        ; 2       ;
; floor:inst|cnt_2[15]                        ; 2       ;
; floor:inst|cnt_2[14]                        ; 2       ;
; floor:inst|cnt_2[13]                        ; 2       ;
; floor:inst|cnt_2[12]                        ; 2       ;
; floor:inst|cnt_2[11]                        ; 2       ;
; floor:inst|cnt_2[10]                        ; 2       ;
; floor:inst|cnt_2[2]                         ; 2       ;
; floor:inst|cnt_2[1]                         ; 2       ;
; floor:inst|cnt_2[0]                         ; 2       ;
; floor:inst|cnt_2[3]                         ; 2       ;
; floor:inst|cnt_2[4]                         ; 2       ;
; floor:inst|cnt_2[8]                         ; 2       ;
; floor:inst|cnt_2[7]                         ; 2       ;
; floor:inst|cnt_2[6]                         ; 2       ;
; floor:inst|cnt_2[5]                         ; 2       ;
; floor:inst|cnt_2[9]                         ; 2       ;
; floor:inst|cnt_2[29]                        ; 2       ;
; floor:inst|cnt_2[28]                        ; 2       ;
; floor:inst|cnt_2[27]                        ; 2       ;
; floor:inst|cnt_2[26]                        ; 2       ;
; floor:inst|cnt_3[25]                        ; 2       ;
; floor:inst|cnt_3[24]                        ; 2       ;
; floor:inst|cnt_3[23]                        ; 2       ;
; floor:inst|cnt_3[22]                        ; 2       ;
; floor:inst|cnt_3[21]                        ; 2       ;
; floor:inst|cnt_3[20]                        ; 2       ;
; floor:inst|cnt_3[19]                        ; 2       ;
; floor:inst|cnt_3[18]                        ; 2       ;
; floor:inst|cnt_3[17]                        ; 2       ;
; floor:inst|cnt_3[16]                        ; 2       ;
; floor:inst|cnt_3[15]                        ; 2       ;
; floor:inst|cnt_3[14]                        ; 2       ;
; floor:inst|cnt_3[13]                        ; 2       ;
; floor:inst|cnt_3[12]                        ; 2       ;
; floor:inst|cnt_3[11]                        ; 2       ;
; floor:inst|cnt_3[10]                        ; 2       ;
; floor:inst|cnt_3[2]                         ; 2       ;
; floor:inst|cnt_3[1]                         ; 2       ;
; floor:inst|cnt_3[0]                         ; 2       ;
; floor:inst|cnt_3[3]                         ; 2       ;
; floor:inst|cnt_3[4]                         ; 2       ;
; floor:inst|cnt_3[8]                         ; 2       ;
; floor:inst|cnt_3[7]                         ; 2       ;
; floor:inst|cnt_3[6]                         ; 2       ;
; floor:inst|cnt_3[5]                         ; 2       ;
; floor:inst|cnt_3[9]                         ; 2       ;
; floor:inst|cnt_3[29]                        ; 2       ;
; floor:inst|cnt_3[28]                        ; 2       ;
; floor:inst|cnt_3[27]                        ; 2       ;
; floor:inst|cnt_3[26]                        ; 2       ;
; floor:inst|cnt_4[31]                        ; 2       ;
; floor:inst|cnt_4[30]                        ; 2       ;
; floor:inst|cnt_4[29]                        ; 2       ;
; floor:inst|cnt_4[28]                        ; 2       ;
; floor:inst|cnt_4[27]                        ; 2       ;
; floor:inst|cnt_4[26]                        ; 2       ;
; floor:inst|cnt_4[25]                        ; 2       ;
; floor:inst|cnt_4[24]                        ; 2       ;
; floor:inst|cnt_4[23]                        ; 2       ;
; floor:inst|cnt_4[22]                        ; 2       ;
; floor:inst|cnt_4[21]                        ; 2       ;
; floor:inst|cnt_4[20]                        ; 2       ;
; floor:inst|cnt_4[19]                        ; 2       ;
; floor:inst|cnt_4[18]                        ; 2       ;
; floor:inst|cnt_4[17]                        ; 2       ;
; floor:inst|cnt_4[16]                        ; 2       ;
; floor:inst|cnt_4[15]                        ; 2       ;
; floor:inst|cnt_4[14]                        ; 2       ;
; floor:inst|cnt_4[13]                        ; 2       ;
; floor:inst|cnt_4[12]                        ; 2       ;
; floor:inst|cnt_4[11]                        ; 2       ;
; floor:inst|cnt_4[10]                        ; 2       ;
; floor:inst|cnt_4[2]                         ; 2       ;
; floor:inst|cnt_4[1]                         ; 2       ;
; floor:inst|cnt_4[0]                         ; 2       ;
; floor:inst|cnt_4[3]                         ; 2       ;
; floor:inst|cnt_4[4]                         ; 2       ;
; floor:inst|cnt_4[8]                         ; 2       ;
; floor:inst|cnt_4[7]                         ; 2       ;
; floor:inst|cnt_4[6]                         ; 2       ;
; floor:inst|cnt_4[5]                         ; 2       ;
; floor:inst|cnt_4[9]                         ; 2       ;
; floor:inst|Mux17~8_wirecell                 ; 1       ;
; shake:inst6|keyboard_shake:inst6|state.S0~0 ; 1       ;
; shake:inst6|keyboard_shake:inst7|state.S0~0 ; 1       ;
; shake:inst6|keyboard_shake:inst8|state.S0~0 ; 1       ;
; shake:inst6|keyboard_shake:inst9|state.S0~0 ; 1       ;
; shake:inst6|keyboard_shake:inst|state.S0~0  ; 1       ;
; shake:inst6|keyboard_shake:inst3|state.S0~0 ; 1       ;
; shake:inst6|keyboard_shake:inst1|state.S0~0 ; 1       ;
; shake:inst6|keyboard_shake:inst4|state.S0~0 ; 1       ;
; shake:inst6|keyboard_shake:inst2|state.S0~0 ; 1       ;
; shake:inst6|keyboard_shake:inst5|state.S0~0 ; 1       ;
; dot_matrix_ev:inst4|r[0][4]~15              ; 1       ;
; dot_matrix_ev:inst4|r[2][9]~14              ; 1       ;
; dot_matrix_ev:inst4|r[2][12]~13             ; 1       ;
; dot_matrix_ev:inst4|r[1][13]~12             ; 1       ;
; dot_matrix_ev:inst4|r[4][14]~11             ; 1       ;
; dot_matrix_ev:inst4|r[10][10]~10            ; 1       ;
; dot_matrix_ev:inst4|r[13][10]~9             ; 1       ;
; dot_matrix_ev:inst4|col[0]~6                ; 1       ;
; state:inst2|drc~43                          ; 1       ;
; state:inst2|drc~42                          ; 1       ;
; floor:inst|Mux43~6                          ; 1       ;
; floor:inst|Mux43~5                          ; 1       ;
; floor:inst|Mux33~3                          ; 1       ;
; floor:inst|Mux17~17                         ; 1       ;
; floor:inst|Mux17~16                         ; 1       ;
; motor_12:inst1|clk_3Hz~3                    ; 1       ;
; state:inst2|t_floor~13                      ; 1       ;
; state:inst2|Mux3~3                          ; 1       ;
; floor:inst|door~9                           ; 1       ;
; floor:inst|Fout_1~12                        ; 1       ;
; floor:inst|Mux43~4                          ; 1       ;
; state:inst2|drc~41                          ; 1       ;
; state:inst2|drc~40                          ; 1       ;
; state:inst2|Mux1~3                          ; 1       ;
; floor:inst|Fout_2up~7                       ; 1       ;
; shake:inst6|keyboard_shake:inst6|state~11   ; 1       ;
; shake:inst6|keyboard_shake:inst7|state~11   ; 1       ;
; shake:inst6|keyboard_shake:inst8|state~11   ; 1       ;
; shake:inst6|keyboard_shake:inst9|state~11   ; 1       ;
; shake:inst6|keyboard_shake:inst|state~11    ; 1       ;
; shake:inst6|keyboard_shake:inst3|state~11   ; 1       ;
; shake:inst6|keyboard_shake:inst1|state~11   ; 1       ;
; shake:inst6|keyboard_shake:inst4|state~11   ; 1       ;
; shake:inst6|keyboard_shake:inst2|state~11   ; 1       ;
; frequency_divider:inst13|clk_100Hz~0        ; 1       ;
; frequency_divider:inst13|LessThan1~9        ; 1       ;
; frequency_divider:inst13|LessThan1~8        ; 1       ;
; frequency_divider:inst13|LessThan1~7        ; 1       ;
; frequency_divider:inst13|LessThan1~6        ; 1       ;
; frequency_divider:inst13|LessThan1~5        ; 1       ;
; frequency_divider:inst13|LessThan1~4        ; 1       ;
; frequency_divider:inst13|LessThan1~3        ; 1       ;
; frequency_divider:inst13|LessThan1~2        ; 1       ;
; frequency_divider:inst13|LessThan1~1        ; 1       ;
; frequency_divider:inst13|LessThan1~0        ; 1       ;
; shake:inst6|keyboard_shake:inst5|state~11   ; 1       ;
; shake:inst6|keyboard_shake:inst6|state~10   ; 1       ;
; shake:inst6|keyboard_shake:inst6|state.S1   ; 1       ;
; shake:inst6|keyboard_shake:inst7|state~10   ; 1       ;
; shake:inst6|keyboard_shake:inst7|state.S1   ; 1       ;
; shake:inst6|keyboard_shake:inst8|state~10   ; 1       ;
; shake:inst6|keyboard_shake:inst8|state.S1   ; 1       ;
; shake:inst6|keyboard_shake:inst9|state~10   ; 1       ;
; shake:inst6|keyboard_shake:inst9|state.S1   ; 1       ;
; shake:inst6|keyboard_shake:inst|state~10    ; 1       ;
; shake:inst6|keyboard_shake:inst|state.S1    ; 1       ;
; shake:inst6|keyboard_shake:inst3|state~10   ; 1       ;
; shake:inst6|keyboard_shake:inst3|state.S1   ; 1       ;
; shake:inst6|keyboard_shake:inst1|state~10   ; 1       ;
; shake:inst6|keyboard_shake:inst1|state.S1   ; 1       ;
; shake:inst6|keyboard_shake:inst4|state~10   ; 1       ;
; shake:inst6|keyboard_shake:inst4|state.S1   ; 1       ;
; shake:inst6|keyboard_shake:inst2|state~10   ; 1       ;
; shake:inst6|keyboard_shake:inst2|state.S1   ; 1       ;
; dot_matrix_ev:inst4|j~7                     ; 1       ;
; dot_matrix_ev:inst4|j~6                     ; 1       ;
; dot_matrix_ev:inst4|j~5                     ; 1       ;
; dot_matrix_ev:inst4|j~4                     ; 1       ;
; dot_matrix_ev:inst4|j~3                     ; 1       ;
; dot_matrix_ev:inst4|j~2                     ; 1       ;
; dot_matrix_ev:inst4|j~1                     ; 1       ;
; dot_matrix_ev:inst4|j~0                     ; 1       ;
; frequency_divider:inst13|clk_1KHz~0         ; 1       ;
; frequency_divider:inst13|LessThan0~9        ; 1       ;
; frequency_divider:inst13|LessThan0~8        ; 1       ;
; frequency_divider:inst13|LessThan0~7        ; 1       ;
; frequency_divider:inst13|LessThan0~6        ; 1       ;
; frequency_divider:inst13|LessThan0~5        ; 1       ;
; frequency_divider:inst13|LessThan0~4        ; 1       ;
; frequency_divider:inst13|LessThan0~3        ; 1       ;
; frequency_divider:inst13|LessThan0~2        ; 1       ;
; frequency_divider:inst13|LessThan0~1        ; 1       ;
; frequency_divider:inst13|LessThan0~0        ; 1       ;
; motor_12:inst1|lock~0                       ; 1       ;
; motor_12:inst1|c_floor_delay[1]             ; 1       ;
; motor_12:inst1|c_floor_delay[0]             ; 1       ;
; floor:inst|arrival~4                        ; 1       ;
; floor:inst|arrival~3                        ; 1       ;
; floor:inst|Mux0~3                           ; 1       ;
; floor:inst|Mux0~2                           ; 1       ;
; floor:inst|Mux0~0                           ; 1       ;
; floor:inst|arrival~2                        ; 1       ;
; floor:inst|arrival~1                        ; 1       ;
; floor:inst|arrival~0                        ; 1       ;
; floor:inst|Mux17~15                         ; 1       ;
; floor:inst|Mux17~14                         ; 1       ;
; floor:inst|Mux17~13                         ; 1       ;
; floor:inst|Mux17~12                         ; 1       ;
; floor:inst|Mux17~11                         ; 1       ;
; frequency_divider:inst13|clk_100Hz          ; 1       ;
; shake:inst6|keyboard_shake:inst5|state~10   ; 1       ;
; shake:inst6|keyboard_shake:inst5|state.S1   ; 1       ;
; motor_12:inst1|LessThan0~2                  ; 1       ;
; motor_12:inst1|LessThan0~1                  ; 1       ;
; motor_12:inst1|LessThan0~0                  ; 1       ;
; state:inst2|t_floor~12                      ; 1       ;
; state:inst2|t_floor~11                      ; 1       ;
; state:inst2|t_floor~10                      ; 1       ;
; state:inst2|t_floor~9                       ; 1       ;
; state:inst2|t_floor~8                       ; 1       ;
; state:inst2|t_floor~7                       ; 1       ;
; state:inst2|t_floor~5                       ; 1       ;
; state:inst2|Mux3~2                          ; 1       ;
; state:inst2|t_floor~4                       ; 1       ;
; state:inst2|Mux17~2                         ; 1       ;
; state:inst2|Mux17~1                         ; 1       ;
; state:inst2|Mux17~0                         ; 1       ;
; state:inst2|Mux7~2                          ; 1       ;
; state:inst2|Mux7~1                          ; 1       ;
; state:inst2|Mux13~2                         ; 1       ;
; state:inst2|Mux13~1                         ; 1       ;
; state:inst2|Mux13~0                         ; 1       ;
; dot_matrix_ev:inst4|cnt_d~12                ; 1       ;
; floor:inst|door~7                           ; 1       ;
; floor:inst|door~6                           ; 1       ;
; floor:inst|door~5                           ; 1       ;
; floor:inst|door~4                           ; 1       ;
; floor:inst|door~3                           ; 1       ;
; floor:inst|LessThan2~0                      ; 1       ;
; floor:inst|door~2                           ; 1       ;
; floor:inst|Mux3~0                           ; 1       ;
; floor:inst|Mux33~2                          ; 1       ;
; floor:inst|Mux33~1                          ; 1       ;
; floor:inst|Mux33~0                          ; 1       ;
; floor:inst|Fout_1~11                        ; 1       ;
; floor:inst|Fout_1~10                        ; 1       ;
; floor:inst|Fout_1~9                         ; 1       ;
; floor:inst|Fout_1~8                         ; 1       ;
; floor:inst|Fout_1~7                         ; 1       ;
; floor:inst|Fout_1~6                         ; 1       ;
; floor:inst|Fout_1~5                         ; 1       ;
; floor:inst|LessThan4~9                      ; 1       ;
; floor:inst|LessThan4~8                      ; 1       ;
; floor:inst|LessThan4~7                      ; 1       ;
; floor:inst|LessThan4~6                      ; 1       ;
; floor:inst|LessThan4~5                      ; 1       ;
; floor:inst|LessThan4~4                      ; 1       ;
; floor:inst|LessThan4~3                      ; 1       ;
; floor:inst|LessThan4~2                      ; 1       ;
; floor:inst|LessThan4~1                      ; 1       ;
; floor:inst|LessThan4~0                      ; 1       ;
; floor:inst|Fout_2~9                         ; 1       ;
; floor:inst|Fout_2~8                         ; 1       ;
; floor:inst|Mux43~3                          ; 1       ;
; floor:inst|Mux43~2                          ; 1       ;
; floor:inst|Mux17~10                         ; 1       ;
; floor:inst|Fout_2~7                         ; 1       ;
; floor:inst|Fout_2~6                         ; 1       ;
; floor:inst|Fout_2~5                         ; 1       ;
; floor:inst|Fout_2~4                         ; 1       ;
; floor:inst|Fout_2~2                         ; 1       ;
; floor:inst|LessThan5~7                      ; 1       ;
; floor:inst|LessThan5~6                      ; 1       ;
; floor:inst|LessThan5~5                      ; 1       ;
; floor:inst|LessThan5~4                      ; 1       ;
; floor:inst|LessThan5~2                      ; 1       ;
; floor:inst|LessThan5~1                      ; 1       ;
; floor:inst|Fout_2~1                         ; 1       ;
; floor:inst|Mux21~0                          ; 1       ;
; floor:inst|Fout_3~16                        ; 1       ;
; floor:inst|Fout_2~0                         ; 1       ;
; floor:inst|Fout_3~15                        ; 1       ;
; floor:inst|Mux42~1                          ; 1       ;
; floor:inst|Mux42~0                          ; 1       ;
; floor:inst|Fout_3~14                        ; 1       ;
; floor:inst|Fout_3~13                        ; 1       ;
; floor:inst|Fout_3~12                        ; 1       ;
; floor:inst|Fout_3~11                        ; 1       ;
; floor:inst|Fout_3~10                        ; 1       ;
; floor:inst|Fout_3~8                         ; 1       ;
; floor:inst|Fout_3~7                         ; 1       ;
; floor:inst|LessThan6~7                      ; 1       ;
; floor:inst|LessThan6~6                      ; 1       ;
; floor:inst|LessThan6~5                      ; 1       ;
; floor:inst|LessThan6~4                      ; 1       ;
; floor:inst|LessThan6~2                      ; 1       ;
; floor:inst|LessThan6~1                      ; 1       ;
; floor:inst|Fout_3~6                         ; 1       ;
; floor:inst|Fout_3~5                         ; 1       ;
; floor:inst|Fout_3~4                         ; 1       ;
; floor:inst|Fout_3~3                         ; 1       ;
; floor:inst|Fout_4~5                         ; 1       ;
; floor:inst|LessThan7~8                      ; 1       ;
; floor:inst|LessThan7~6                      ; 1       ;
; floor:inst|LessThan7~5                      ; 1       ;
; floor:inst|LessThan7~4                      ; 1       ;
; floor:inst|LessThan7~3                      ; 1       ;
; floor:inst|LessThan7~1                      ; 1       ;
; floor:inst|LessThan7~0                      ; 1       ;
; floor:inst|Fout_4~4                         ; 1       ;
; floor:inst|Fout_4~3                         ; 1       ;
; floor:inst|Fout_4~2                         ; 1       ;
; floor:inst|Fout_4~1                         ; 1       ;
; floor:inst|Fout_4~0                         ; 1       ;
; state:inst2|drc~39                          ; 1       ;
; state:inst2|drc~38                          ; 1       ;
; floor:inst|Mux17~9                          ; 1       ;
; state:inst2|drc~37                          ; 1       ;
; state:inst2|Mux10~1                         ; 1       ;
; state:inst2|drc~36                          ; 1       ;
; state:inst2|Mux10~0                         ; 1       ;
; state:inst2|drc~35                          ; 1       ;
; state:inst2|drc~34                          ; 1       ;
; state:inst2|drc~33                          ; 1       ;
; state:inst2|drc~32                          ; 1       ;
; state:inst2|drc~31                          ; 1       ;
; state:inst2|drc~30                          ; 1       ;
; state:inst2|drc~29                          ; 1       ;
; state:inst2|drc~28                          ; 1       ;
; state:inst2|Mux0~2                          ; 1       ;
; state:inst2|Mux0~1                          ; 1       ;
; state:inst2|Mux0~0                          ; 1       ;
; state:inst2|drc~27                          ; 1       ;
; state:inst2|drc~26                          ; 1       ;
; state:inst2|Mux18~1                         ; 1       ;
; state:inst2|Mux18~0                         ; 1       ;
; state:inst2|drc~25                          ; 1       ;
; state:inst2|drc~24                          ; 1       ;
; state:inst2|drc~23                          ; 1       ;
; state:inst2|Mux11~1                         ; 1       ;
; state:inst2|drc~22                          ; 1       ;
; state:inst2|Mux11~0                         ; 1       ;
; state:inst2|drc~20                          ; 1       ;
; state:inst2|drc~19                          ; 1       ;
; state:inst2|drc~17                          ; 1       ;
; state:inst2|drc~16                          ; 1       ;
; state:inst2|drc~15                          ; 1       ;
; state:inst2|drc~14                          ; 1       ;
; state:inst2|drc~13                          ; 1       ;
; state:inst2|drc~12                          ; 1       ;
; state:inst2|drc~10                          ; 1       ;
; state:inst2|drc~9                           ; 1       ;
; state:inst2|Mux15~1                         ; 1       ;
; state:inst2|Mux15~0                         ; 1       ;
; floor:inst|Fout_1up~2                       ; 1       ;
; floor:inst|Fout_1up~1                       ; 1       ;
; floor:inst|Fout_1up~0                       ; 1       ;
; floor:inst|Fout_2dn~4                       ; 1       ;
; floor:inst|Fout_2dn~3                       ; 1       ;
; floor:inst|Fout_2dn~2                       ; 1       ;
; floor:inst|Fout_2dn~1                       ; 1       ;
; floor:inst|Fout_2dn~0                       ; 1       ;
; floor:inst|Fout_2up~6                       ; 1       ;
; floor:inst|Fout_2up~5                       ; 1       ;
; floor:inst|Fout_2up~4                       ; 1       ;
; floor:inst|Fout_2up~3                       ; 1       ;
; floor:inst|Fout_2up~2                       ; 1       ;
; shake:inst6|keyboard_shake:inst1|state.S3   ; 1       ;
; floor:inst|Fout_3dn~5                       ; 1       ;
; floor:inst|Fout_3dn~4                       ; 1       ;
; floor:inst|Fout_3dn~3                       ; 1       ;
; floor:inst|Fout_3dn~1                       ; 1       ;
; floor:inst|Fout_3up~4                       ; 1       ;
; floor:inst|Fout_3up~3                       ; 1       ;
; floor:inst|Fout_3up~2                       ; 1       ;
; floor:inst|Fout_3up~1                       ; 1       ;
; dot_matrix_ev:inst4|clk2~0                  ; 1       ;
; dot_matrix_ev:inst4|Equal1~8                ; 1       ;
; dot_matrix_ev:inst4|Equal1~7                ; 1       ;
; dot_matrix_ev:inst4|Equal1~6                ; 1       ;
; dot_matrix_ev:inst4|Equal1~5                ; 1       ;
; dot_matrix_ev:inst4|Equal1~4                ; 1       ;
; dot_matrix_ev:inst4|Equal1~3                ; 1       ;
; dot_matrix_ev:inst4|Equal1~2                ; 1       ;
; dot_matrix_ev:inst4|Equal1~1                ; 1       ;
; dot_matrix_ev:inst4|Equal1~0                ; 1       ;
; frequency_divider:inst13|clk_1KHz           ; 1       ;
; floor:inst|Fout_4dn~3                       ; 1       ;
; floor:inst|Fout_4dn~2                       ; 1       ;
; floor:inst|Fout_4dn~1                       ; 1       ;
; floor:inst|LessThan1~3                      ; 1       ;
; floor:inst|LessThan1~2                      ; 1       ;
; floor:inst|LessThan1~1                      ; 1       ;
; floor:inst|LessThan1~0                      ; 1       ;
; motor_12:inst1|c_floor~1                    ; 1       ;
; motor_12:inst1|clk_3Hz                      ; 1       ;
; motor_12:inst1|c_floor~0                    ; 1       ;
; dot_matrix_ev:inst4|cnt_d~11                ; 1       ;
; dot_matrix_ev:inst4|cnt_d~10                ; 1       ;
; dot_matrix_ev:inst4|cnt_d.10                ; 1       ;
; dot_matrix_ev:inst4|cnt_d~9                 ; 1       ;
; dot_matrix_ev:inst4|i~4                     ; 1       ;
; dot_matrix_ev:inst4|i~3                     ; 1       ;
; dot_matrix_ev:inst4|i~2                     ; 1       ;
; dot_matrix_ev:inst4|i~1                     ; 1       ;
; dot_matrix_ev:inst4|i~0                     ; 1       ;
; dot_matrix_ev:inst4|r[3][0]~8               ; 1       ;
; dot_matrix_ev:inst4|r[0][1]~4               ; 1       ;
; dot_matrix_ev:inst4|Mux77~0                 ; 1       ;
; dot_matrix_ev:inst4|clk2                    ; 1       ;
; dot_matrix_ev:inst4|r~3                     ; 1       ;
; dot_matrix_ev:inst4|clk1~0                  ; 1       ;
; dot_matrix_ev:inst4|Equal0~9                ; 1       ;
; dot_matrix_ev:inst4|Equal0~8                ; 1       ;
; dot_matrix_ev:inst4|Equal0~7                ; 1       ;
; dot_matrix_ev:inst4|Equal0~6                ; 1       ;
; dot_matrix_ev:inst4|Equal0~5                ; 1       ;
; dot_matrix_ev:inst4|Equal0~4                ; 1       ;
; dot_matrix_ev:inst4|Equal0~3                ; 1       ;
; dot_matrix_ev:inst4|Equal0~2                ; 1       ;
; dot_matrix_ev:inst4|Equal0~1                ; 1       ;
; dot_matrix_ev:inst4|Mux127~1                ; 1       ;
; dot_matrix_ev:inst4|Mux127~0                ; 1       ;
; dot_matrix_ev:inst4|r[15][0]                ; 1       ;
; dot_matrix_ev:inst4|Mux113~52               ; 1       ;
; dot_matrix_ev:inst4|Mux113~51               ; 1       ;
; dot_matrix_ev:inst4|Mux113~50               ; 1       ;
; dot_matrix_ev:inst4|Mux113~49               ; 1       ;
; dot_matrix_ev:inst4|Mux113~48               ; 1       ;
; dot_matrix_ev:inst4|r[15][1]                ; 1       ;
; dot_matrix_ev:inst4|Mux113~47               ; 1       ;
; dot_matrix_ev:inst4|Mux113~46               ; 1       ;
; dot_matrix_ev:inst4|Mux113~45               ; 1       ;
; dot_matrix_ev:inst4|r[1][2]                 ; 1       ;
; dot_matrix_ev:inst4|Mux113~44               ; 1       ;
; dot_matrix_ev:inst4|r[15][2]                ; 1       ;
; dot_matrix_ev:inst4|Mux113~43               ; 1       ;
; dot_matrix_ev:inst4|Mux113~42               ; 1       ;
; dot_matrix_ev:inst4|Mux113~41               ; 1       ;
; dot_matrix_ev:inst4|Mux113~40               ; 1       ;
; dot_matrix_ev:inst4|Mux113~39               ; 1       ;
; dot_matrix_ev:inst4|r[15][3]                ; 1       ;
; dot_matrix_ev:inst4|Mux113~38               ; 1       ;
; dot_matrix_ev:inst4|Mux113~37               ; 1       ;
; dot_matrix_ev:inst4|Mux113~36               ; 1       ;
; dot_matrix_ev:inst4|Mux113~35               ; 1       ;
; dot_matrix_ev:inst4|r[0][4]                 ; 1       ;
; dot_matrix_ev:inst4|Mux113~33               ; 1       ;
; dot_matrix_ev:inst4|Mux113~32               ; 1       ;
; dot_matrix_ev:inst4|Mux113~31               ; 1       ;
; dot_matrix_ev:inst4|Mux113~30               ; 1       ;
; dot_matrix_ev:inst4|Mux113~29               ; 1       ;
; dot_matrix_ev:inst4|Mux113~27               ; 1       ;
; dot_matrix_ev:inst4|Mux113~26               ; 1       ;
; dot_matrix_ev:inst4|Mux120~1                ; 1       ;
; dot_matrix_ev:inst4|Mux119~3                ; 1       ;
; dot_matrix_ev:inst4|Mux119~2                ; 1       ;
; dot_matrix_ev:inst4|Mux119~1                ; 1       ;
; dot_matrix_ev:inst4|Mux119~0                ; 1       ;
; dot_matrix_ev:inst4|r[15][8]                ; 1       ;
; dot_matrix_ev:inst4|Mux113~25               ; 1       ;
; dot_matrix_ev:inst4|Mux113~24               ; 1       ;
; dot_matrix_ev:inst4|r[2][9]                 ; 1       ;
; dot_matrix_ev:inst4|Mux113~23               ; 1       ;
; dot_matrix_ev:inst4|Mux113~22               ; 1       ;
; dot_matrix_ev:inst4|r[15][9]                ; 1       ;
; dot_matrix_ev:inst4|Mux113~21               ; 1       ;
; dot_matrix_ev:inst4|Mux113~20               ; 1       ;
; dot_matrix_ev:inst4|Mux113~19               ; 1       ;
; dot_matrix_ev:inst4|r[2][10]                ; 1       ;
; dot_matrix_ev:inst4|Mux113~18               ; 1       ;
; dot_matrix_ev:inst4|r[15][10]               ; 1       ;
; dot_matrix_ev:inst4|Mux116~1                ; 1       ;
; dot_matrix_ev:inst4|Mux113~17               ; 1       ;
; dot_matrix_ev:inst4|r[15][11]               ; 1       ;
; dot_matrix_ev:inst4|Mux116~0                ; 1       ;
; dot_matrix_ev:inst4|Mux113~16               ; 1       ;
; dot_matrix_ev:inst4|Mux113~15               ; 1       ;
; dot_matrix_ev:inst4|Mux113~13               ; 1       ;
; dot_matrix_ev:inst4|Mux113~12               ; 1       ;
; dot_matrix_ev:inst4|r[2][12]                ; 1       ;
; dot_matrix_ev:inst4|Mux113~11               ; 1       ;
; dot_matrix_ev:inst4|r[15][12]               ; 1       ;
; dot_matrix_ev:inst4|Mux113~10               ; 1       ;
; dot_matrix_ev:inst4|Mux113~9                ; 1       ;
; dot_matrix_ev:inst4|Mux113~7                ; 1       ;
; dot_matrix_ev:inst4|Mux113~6                ; 1       ;
; dot_matrix_ev:inst4|Mux113~5                ; 1       ;
; dot_matrix_ev:inst4|r[15][13]               ; 1       ;
; dot_matrix_ev:inst4|Mux113~2                ; 1       ;
; dot_matrix_ev:inst4|Mux113~1                ; 1       ;
; dot_matrix_ev:inst4|r[4][14]                ; 1       ;
; dot_matrix_ev:inst4|row[14]~9               ; 1       ;
; dot_matrix_ev:inst4|row[14]~8               ; 1       ;
; dot_matrix_ev:inst4|Mux112~0                ; 1       ;
; dot_matrix_ev:inst4|col[1]~2                ; 1       ;
; dot_matrix_ev:inst4|col[2]~1                ; 1       ;
; dot_matrix_ev:inst4|clk1                    ; 1       ;
; dot_matrix_ev:inst4|col[3]~0                ; 1       ;
; dot_matrix_ev:inst4|row[0]                  ; 1       ;
; dot_matrix_ev:inst4|row[7]                  ; 1       ;
; dot_matrix_ev:inst4|row[8]                  ; 1       ;
; dot_matrix_ev:inst4|row[11]                 ; 1       ;
; dot_matrix_ev:inst4|row[15]                 ; 1       ;
; frequency_divider:inst13|cnt_100Hz[31]~94   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[30]~93   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[30]~92   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[29]~91   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[29]~90   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[28]~89   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[28]~88   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[27]~87   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[27]~86   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[26]~85   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[26]~84   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[25]~83   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[25]~82   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[24]~81   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[24]~80   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[23]~79   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[23]~78   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[22]~77   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[22]~76   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[21]~75   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[21]~74   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[20]~73   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[20]~72   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[19]~71   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[19]~70   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[18]~69   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[18]~68   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[17]~67   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[17]~66   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[16]~65   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[16]~64   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[15]~63   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[15]~62   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[14]~61   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[14]~60   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[13]~59   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[13]~58   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[12]~57   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[12]~56   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[11]~55   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[11]~54   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[10]~53   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[10]~52   ; 1       ;
; frequency_divider:inst13|cnt_100Hz[9]~51    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[9]~50    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[8]~49    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[8]~48    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[7]~47    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[7]~46    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[6]~45    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[6]~44    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[5]~43    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[5]~42    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[4]~41    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[4]~40    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[3]~39    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[3]~38    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[2]~37    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[2]~36    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[1]~35    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[1]~34    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[0]~33    ; 1       ;
; frequency_divider:inst13|cnt_100Hz[0]~32    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[31]~94    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[30]~93    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[30]~92    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[29]~91    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[29]~90    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[28]~89    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[28]~88    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[27]~87    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[27]~86    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[26]~85    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[26]~84    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[25]~83    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[25]~82    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[24]~81    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[24]~80    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[23]~79    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[23]~78    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[22]~77    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[22]~76    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[21]~75    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[21]~74    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[20]~73    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[20]~72    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[19]~71    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[19]~70    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[18]~69    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[18]~68    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[17]~67    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[17]~66    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[16]~65    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[16]~64    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[15]~63    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[15]~62    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[14]~61    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[14]~60    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[13]~59    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[13]~58    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[12]~57    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[12]~56    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[11]~55    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[11]~54    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[10]~53    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[10]~52    ; 1       ;
; frequency_divider:inst13|cnt_1KHz[9]~51     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[9]~50     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[8]~49     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[8]~48     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[7]~47     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[7]~46     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[6]~45     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[6]~44     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[5]~43     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[5]~42     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[4]~41     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[4]~40     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[3]~39     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[3]~38     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[2]~37     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[2]~36     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[1]~35     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[1]~34     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[0]~33     ; 1       ;
; frequency_divider:inst13|cnt_1KHz[0]~32     ; 1       ;
; motor_12:inst1|cnt_3[15]~48                 ; 1       ;
; motor_12:inst1|cnt_3[14]~47                 ; 1       ;
; motor_12:inst1|cnt_3[14]~46                 ; 1       ;
; motor_12:inst1|cnt_3[13]~45                 ; 1       ;
; motor_12:inst1|cnt_3[13]~44                 ; 1       ;
; motor_12:inst1|cnt_3[12]~43                 ; 1       ;
; motor_12:inst1|cnt_3[12]~42                 ; 1       ;
; motor_12:inst1|cnt_3[11]~41                 ; 1       ;
; motor_12:inst1|cnt_3[11]~40                 ; 1       ;
; motor_12:inst1|cnt_3[10]~39                 ; 1       ;
; motor_12:inst1|cnt_3[10]~38                 ; 1       ;
; motor_12:inst1|cnt_3[9]~37                  ; 1       ;
; motor_12:inst1|cnt_3[9]~36                  ; 1       ;
; motor_12:inst1|cnt_3[8]~35                  ; 1       ;
; motor_12:inst1|cnt_3[8]~34                  ; 1       ;
; motor_12:inst1|cnt_3[7]~33                  ; 1       ;
; motor_12:inst1|cnt_3[7]~32                  ; 1       ;
; motor_12:inst1|cnt_3[6]~31                  ; 1       ;
; motor_12:inst1|cnt_3[6]~30                  ; 1       ;
; motor_12:inst1|cnt_3[5]~29                  ; 1       ;
; motor_12:inst1|cnt_3[5]~28                  ; 1       ;
; motor_12:inst1|cnt_3[4]~27                  ; 1       ;
; motor_12:inst1|cnt_3[4]~26                  ; 1       ;
; motor_12:inst1|cnt_3[3]~25                  ; 1       ;
; motor_12:inst1|cnt_3[3]~24                  ; 1       ;
; motor_12:inst1|cnt_3[2]~23                  ; 1       ;
; motor_12:inst1|cnt_3[2]~22                  ; 1       ;
; motor_12:inst1|cnt_3[1]~21                  ; 1       ;
; motor_12:inst1|cnt_3[1]~20                  ; 1       ;
; motor_12:inst1|cnt_3[0]~19                  ; 1       ;
; motor_12:inst1|cnt_3[0]~18                  ; 1       ;
; motor_12:inst1|cnt_3[0]                     ; 1       ;
; motor_12:inst1|cnt_3[1]                     ; 1       ;
; motor_12:inst1|cnt_3[2]                     ; 1       ;
; floor:inst|cnt_1[31]~94                     ; 1       ;
; floor:inst|cnt_1[30]~93                     ; 1       ;
; floor:inst|cnt_1[30]~92                     ; 1       ;
; floor:inst|cnt_1[29]~91                     ; 1       ;
; floor:inst|cnt_1[29]~90                     ; 1       ;
; floor:inst|cnt_1[28]~89                     ; 1       ;
+---------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 944 / 168,875 ( < 1 % ) ;
; C16 interconnects           ; 40 / 5,236 ( < 1 % )    ;
; C4 interconnects            ; 414 / 103,272 ( < 1 % ) ;
; Direct links                ; 254 / 168,875 ( < 1 % ) ;
; Global clocks               ; 6 / 20 ( 30 % )         ;
; Local interconnects         ; 583 / 55,856 ( 1 % )    ;
; R24 interconnects           ; 36 / 5,207 ( < 1 % )    ;
; R4 interconnects            ; 479 / 141,678 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.16) ; Number of LABs  (Total = 58) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 2                            ;
; 4                                           ; 6                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 3                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 38                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.41) ; Number of LABs  (Total = 58) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 33                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 16                           ;
; 1 Sync. load                       ; 7                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 12                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.02) ; Number of LABs  (Total = 58) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 4                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 4                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 15                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.78) ; Number of LABs  (Total = 58) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 8                            ;
; 3                                               ; 2                            ;
; 4                                               ; 6                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 4                            ;
; 8                                               ; 3                            ;
; 9                                               ; 3                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 17                           ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.90) ; Number of LABs  (Total = 58) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 4                            ;
; 3                                            ; 6                            ;
; 4                                            ; 4                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 4                            ;
; 11                                           ; 0                            ;
; 12                                           ; 4                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 4                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 33        ; 0            ; 33        ; 0            ; 0            ; 33        ; 33        ; 0            ; 33        ; 33        ; 0            ; 20           ; 0            ; 0            ; 13           ; 0            ; 20           ; 13           ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 33        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 33           ; 0         ; 33           ; 33           ; 0         ; 0         ; 33           ; 0         ; 0         ; 33           ; 13           ; 33           ; 33           ; 20           ; 33           ; 13           ; 20           ; 33           ; 33           ; 33           ; 13           ; 33           ; 33           ; 33           ; 33           ; 33           ; 0         ; 33           ; 33           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; col[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50MHz          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; err                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; full               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_4nd            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_3up            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_3nd            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_2up            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_2nd            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_1up            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Fin_1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                    ;
+----------------------------------------------------------+-----------------------------------+-------------------+
; Source Clock(s)                                          ; Destination Clock(s)              ; Delay Added in ns ;
+----------------------------------------------------------+-----------------------------------+-------------------+
; clk_50MHz                                                ; clk_50MHz                         ; 10.3              ;
; frequency_divider:inst13|clk_100Hz                       ; frequency_divider:inst13|clk_1KHz ; 4.9               ;
; frequency_divider:inst13|clk_1KHz                        ; frequency_divider:inst13|clk_1KHz ; 1.6               ;
; motor_12:inst1|clk_3Hz,frequency_divider:inst13|clk_1KHz ; frequency_divider:inst13|clk_1KHz ; 1.6               ;
+----------------------------------------------------------+-----------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+----------------------------------------+------------------------------------+-------------------+
; Source Register                        ; Destination Register               ; Delay Added in ns ;
+----------------------------------------+------------------------------------+-------------------+
; motor_12:inst1|clk_3Hz                 ; motor_12:inst1|clk_3Hz             ; 3.293             ;
; dot_matrix_ev:inst4|clk1               ; dot_matrix_ev:inst4|clk1           ; 2.571             ;
; dot_matrix_ev:inst4|clk2               ; dot_matrix_ev:inst4|clk2           ; 2.570             ;
; frequency_divider:inst13|clk_1KHz      ; frequency_divider:inst13|clk_1KHz  ; 2.568             ;
; frequency_divider:inst13|clk_100Hz     ; frequency_divider:inst13|clk_100Hz ; 2.548             ;
; motor_12:inst1|cnt_3[14]               ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[13]               ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[12]               ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[15]               ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[10]               ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[9]                ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[8]                ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[7]                ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[6]                ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[5]                ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[4]                ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[3]                ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|cnt_3[11]               ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; floor:inst|arrival                     ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; state:inst2|t_floor[0]                 ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|c_floor[0]              ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; state:inst2|t_floor[1]                 ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; motor_12:inst1|c_floor[1]              ; motor_12:inst1|clk_3Hz             ; 1.646             ;
; frequency_divider:inst13|cnt_100Hz[30] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[29] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[28] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[27] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[26] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[25] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[24] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[23] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[22] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[21] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[20] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[19] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[18] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[17] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[16] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[15] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[14] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[13] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[12] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[11] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[10] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[9]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[8]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[7]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[6]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[5]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[4]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[3]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[2]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[1]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[0]  ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; frequency_divider:inst13|cnt_100Hz[31] ; frequency_divider:inst13|clk_100Hz ; 1.146             ;
; dot_matrix_ev:inst4|i[31]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[30]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[29]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[28]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[27]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[26]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[25]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[24]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[23]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[22]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[21]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[20]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[19]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[18]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[17]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[16]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[14]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[13]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[12]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[11]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[10]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[9]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[8]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[7]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[6]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[5]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[4]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[3]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[2]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[1]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[0]               ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|i[15]              ; dot_matrix_ev:inst4|clk1           ; 1.134             ;
; dot_matrix_ev:inst4|j[31]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[29]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[28]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[27]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[26]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[30]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[25]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[24]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[23]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[22]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[21]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[20]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
; dot_matrix_ev:inst4|j[18]              ; dot_matrix_ev:inst4|clk2           ; 1.129             ;
+----------------------------------------+------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C55F484C8 for design "project12"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16F484C8 is compatible
    Info (176445): Device EP3C40F484C8 is compatible
    Info (176445): Device EP3C80F484C8 is compatible
    Info (176445): Device EP3C120F484C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project12.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_50MHz~input (placed in PIN T1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node frequency_divider:inst13|clk_1KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node frequency_divider:inst13|clk_1KHz~0
Info (176353): Automatically promoted node dot_matrix_ev:inst4|clk1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dot_matrix_ev:inst4|clk1~0
Info (176353): Automatically promoted node frequency_divider:inst13|clk_100Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node frequency_divider:inst13|clk_100Hz~0
Info (176353): Automatically promoted node dot_matrix_ev:inst4|clk2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dot_matrix_ev:inst4|clk2~0
Info (176353): Automatically promoted node motor_12:inst1|clk_3Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node motor_12:inst1|clk_3Hz~3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "LED_sel" is assigned to location or region, but does not exist in design
    Warning (15706): Node "a" is assigned to location or region, but does not exist in design
    Warning (15706): Node "arrival" is assigned to location or region, but does not exist in design
    Warning (15706): Node "b" is assigned to location or region, but does not exist in design
    Warning (15706): Node "c" is assigned to location or region, but does not exist in design
    Warning (15706): Node "d" is assigned to location or region, but does not exist in design
    Warning (15706): Node "door" is assigned to location or region, but does not exist in design
    Warning (15706): Node "e" is assigned to location or region, but does not exist in design
    Warning (15706): Node "f" is assigned to location or region, but does not exist in design
    Warning (15706): Node "g" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X33_Y32 to location X43_Y42
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.17 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Hanliutong/OneDrive/Homework/Digital logic experiment/16071118/12_3/output_files/project12.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 1153 megabytes
    Info: Processing ended: Wed Dec 27 14:19:16 2017
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Hanliutong/OneDrive/Homework/Digital logic experiment/16071118/12_3/output_files/project12.fit.smsg.


