
Practica5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800100  00000734  000007c8  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000734  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800102  00800102  000007ca  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000007ca  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000007fc  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000060  00000000  00000000  0000083c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000007e5  00000000  00000000  0000089c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000006b3  00000000  00000000  00001081  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000004a3  00000000  00000000  00001734  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000160  00000000  00000000  00001bd8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000003e9  00000000  00000000  00001d38  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000249  00000000  00000000  00002121  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  0000236a  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 bc 00 	jmp	0x178	; 0x178 <__vector_1>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 44 01 	jmp	0x288	; 0x288 <__vector_3>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 32 01 	jmp	0x264	; 0x264 <__vector_14>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 f5 00 	jmp	0x1ea	; 0x1ea <__vector_21>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e4 e3       	ldi	r30, 0x34	; 52
  7c:	f7 e0       	ldi	r31, 0x07	; 7
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a2 30       	cpi	r26, 0x02	; 2
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a2 e0       	ldi	r26, 0x02	; 2
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a6 30       	cpi	r26, 0x06	; 6
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 ea 01 	call	0x3d4	; 0x3d4 <main>
  9e:	0c 94 98 03 	jmp	0x730	; 0x730 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <print>:
static uint8_t configuracion = 0;
static uint8_t counter = 0;
static const float factor_conversion = 45.0 / 255.0;

void print(unsigned char data){
	PORTB = (((PORTB >> PINB1) & 0x01) << PINB1) | (((PORTB >> PINB2) & 0x01) << PINB2) | ((data & 0x01) << PINB0);
  a6:	95 b1       	in	r25, 0x05	; 5
  a8:	91 fb       	bst	r25, 1
  aa:	66 27       	eor	r22, r22
  ac:	60 f9       	bld	r22, 0
  ae:	70 e0       	ldi	r23, 0x00	; 0
  b0:	66 0f       	add	r22, r22
  b2:	77 1f       	adc	r23, r23
  b4:	95 b1       	in	r25, 0x05	; 5
  b6:	92 fb       	bst	r25, 2
  b8:	44 27       	eor	r20, r20
  ba:	40 f9       	bld	r20, 0
  bc:	50 e0       	ldi	r21, 0x00	; 0
  be:	44 0f       	add	r20, r20
  c0:	55 1f       	adc	r21, r21
  c2:	44 0f       	add	r20, r20
  c4:	55 1f       	adc	r21, r21
  c6:	46 2b       	or	r20, r22
  c8:	98 2f       	mov	r25, r24
  ca:	91 70       	andi	r25, 0x01	; 1
  cc:	49 2b       	or	r20, r25
  ce:	45 b9       	out	0x05, r20	; 5
	PORTD = (((PORTD >> PIND4) & 0x01) << PIND4) | (((data & 0x04) >> 2) << PIND5) | (((data & 0x02) >> 1) << PIND7);
  d0:	9b b1       	in	r25, 0x0b	; 11
  d2:	94 fb       	bst	r25, 4
  d4:	22 27       	eor	r18, r18
  d6:	20 f9       	bld	r18, 0
  d8:	30 e0       	ldi	r19, 0x00	; 0
  da:	a9 01       	movw	r20, r18
  dc:	42 95       	swap	r20
  de:	52 95       	swap	r21
  e0:	50 7f       	andi	r21, 0xF0	; 240
  e2:	54 27       	eor	r21, r20
  e4:	40 7f       	andi	r20, 0xF0	; 240
  e6:	54 27       	eor	r21, r20
  e8:	98 2f       	mov	r25, r24
  ea:	94 70       	andi	r25, 0x04	; 4
  ec:	29 2f       	mov	r18, r25
  ee:	30 e0       	ldi	r19, 0x00	; 0
  f0:	35 95       	asr	r19
  f2:	27 95       	ror	r18
  f4:	35 95       	asr	r19
  f6:	27 95       	ror	r18
  f8:	22 0f       	add	r18, r18
  fa:	33 1f       	adc	r19, r19
  fc:	22 95       	swap	r18
  fe:	32 95       	swap	r19
 100:	30 7f       	andi	r19, 0xF0	; 240
 102:	32 27       	eor	r19, r18
 104:	20 7f       	andi	r18, 0xF0	; 240
 106:	32 27       	eor	r19, r18
 108:	82 70       	andi	r24, 0x02	; 2
 10a:	90 e0       	ldi	r25, 0x00	; 0
 10c:	95 95       	asr	r25
 10e:	87 95       	ror	r24
 110:	96 95       	lsr	r25
 112:	98 2f       	mov	r25, r24
 114:	88 27       	eor	r24, r24
 116:	97 95       	ror	r25
 118:	87 95       	ror	r24
 11a:	24 2b       	or	r18, r20
 11c:	82 2b       	or	r24, r18
 11e:	8b b9       	out	0x0b, r24	; 11
 120:	08 95       	ret

00000122 <initLEDS>:
}

void initLEDS(){
	DDRB |= (1 << PINB2) | (1 << PINB0);
 122:	84 b1       	in	r24, 0x04	; 4
 124:	85 60       	ori	r24, 0x05	; 5
 126:	84 b9       	out	0x04, r24	; 4
	DDRC |= (1 << PINC3) | (1 << PINC4);
 128:	87 b1       	in	r24, 0x07	; 7
 12a:	88 61       	ori	r24, 0x18	; 24
 12c:	87 b9       	out	0x07, r24	; 7
	DDRD |= (1 << PIND5) | (1 << PIND7);
 12e:	8a b1       	in	r24, 0x0a	; 10
 130:	80 6a       	ori	r24, 0xA0	; 160
 132:	8a b9       	out	0x0a, r24	; 10
 134:	08 95       	ret

00000136 <init_ADC>:
}

void init_ADC(){
	ADMUX = (1 << REFS0) | (1<<ADLAR) | (5 & 0x0F);				
 136:	85 e6       	ldi	r24, 0x65	; 101
 138:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	ADCSRA = (1<<ADEN) | (1<<ADPS2);	
 13c:	84 e8       	ldi	r24, 0x84	; 132
 13e:	80 93 7a 00 	sts	0x007A, r24	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
 142:	08 95       	ret

00000144 <initTimers>:
}

void initTimers(){
	//Timer 0 en modo CTC usando la señal generada por la pwm como reloj.
	TCCR0A = (1 << WGM01); 
 144:	82 e0       	ldi	r24, 0x02	; 2
 146:	84 bd       	out	0x24, r24	; 36
	OCR0A = 5;											//0.1s
 148:	85 e0       	ldi	r24, 0x05	; 5
 14a:	87 bd       	out	0x27, r24	; 39
	 
	
	//Timer 1 en modo FastPWM, non inverted con canal A, preescalado de 8 y carga del valor 40000
	//Se carga por defecto 1ms
	TCCR1A = (1 << COM1A1) | (1 << WGM11);
 14c:	82 e8       	ldi	r24, 0x82	; 130
 14e:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << WGM13) | (1 << WGM12) | (1 << CS11);
 152:	8a e1       	ldi	r24, 0x1A	; 26
 154:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	ICR1H = (40000 >> 8) & 0xFF;
 158:	8c e9       	ldi	r24, 0x9C	; 156
 15a:	80 93 87 00 	sts	0x0087, r24	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
	ICR1L = 40000 & 0x00FF;
 15e:	80 e4       	ldi	r24, 0x40	; 64
 160:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	OCR1AH = (2000 >> 8) & 0xFF;
 164:	87 e0       	ldi	r24, 0x07	; 7
 166:	80 93 89 00 	sts	0x0089, r24	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
	OCR1AL = 2000 & 0x00FF;
 16a:	80 ed       	ldi	r24, 0xD0	; 208
 16c:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
	
	//Asignar salida de la señal pwm como reloj del timer0
	DDRB |= (1 << PINB1);										 											
 170:	84 b1       	in	r24, 0x04	; 4
 172:	82 60       	ori	r24, 0x02	; 2
 174:	84 b9       	out	0x04, r24	; 4
 176:	08 95       	ret

00000178 <__vector_1>:
}

ISR(INT0_vect){
 178:	1f 92       	push	r1
 17a:	0f 92       	push	r0
 17c:	0f b6       	in	r0, 0x3f	; 63
 17e:	0f 92       	push	r0
 180:	11 24       	eor	r1, r1
 182:	8f 93       	push	r24
 184:	ef 93       	push	r30
 186:	ff 93       	push	r31
	if (reposo){
 188:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 18c:	88 23       	and	r24, r24
 18e:	81 f0       	breq	.+32     	; 0x1b0 <__vector_1+0x38>
		reposo = 0;
 190:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
		configuracion = 1;
 194:	81 e0       	ldi	r24, 0x01	; 1
 196:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <configuracion>
		
		//Activar parpadeo
		TCCR0B = (1 << CS02) | (1 << CS01) | (1 << CS00);
 19a:	87 e0       	ldi	r24, 0x07	; 7
 19c:	85 bd       	out	0x25, r24	; 37
		TIMSK0 = (1 << OCIE0A);
 19e:	82 e0       	ldi	r24, 0x02	; 2
 1a0:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>
		
		//Enable ADC interrupt
		ADCSRA |= (1 << ADSC); 
 1a4:	ea e7       	ldi	r30, 0x7A	; 122
 1a6:	f0 e0       	ldi	r31, 0x00	; 0
 1a8:	80 81       	ld	r24, Z
 1aa:	80 64       	ori	r24, 0x40	; 64
 1ac:	80 83       	st	Z, r24
 1ae:	15 c0       	rjmp	.+42     	; 0x1da <__vector_1+0x62>
		
	} else if (configuracion){
 1b0:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <configuracion>
 1b4:	88 23       	and	r24, r24
 1b6:	89 f0       	breq	.+34     	; 0x1da <__vector_1+0x62>
		reposo = 1;
 1b8:	81 e0       	ldi	r24, 0x01	; 1
 1ba:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		configuracion = 0;
 1be:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <configuracion>
		
		//Desactivar ADC
		ADCSRA &= ~(1 << ADSC);
 1c2:	ea e7       	ldi	r30, 0x7A	; 122
 1c4:	f0 e0       	ldi	r31, 0x00	; 0
 1c6:	80 81       	ld	r24, Z
 1c8:	8f 7b       	andi	r24, 0xBF	; 191
 1ca:	80 83       	st	Z, r24
		
		//Apagar parpadeo
		TCCR0B = 0;
 1cc:	15 bc       	out	0x25, r1	; 37
		TIMSK0 = 0;
 1ce:	10 92 6e 00 	sts	0x006E, r1	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>
		TCNT0 = 0;
 1d2:	16 bc       	out	0x26, r1	; 38
		PORTB &= ~(1 << PINB2);
 1d4:	85 b1       	in	r24, 0x05	; 5
 1d6:	8b 7f       	andi	r24, 0xFB	; 251
 1d8:	85 b9       	out	0x05, r24	; 5
	}
}
 1da:	ff 91       	pop	r31
 1dc:	ef 91       	pop	r30
 1de:	8f 91       	pop	r24
 1e0:	0f 90       	pop	r0
 1e2:	0f be       	out	0x3f, r0	; 63
 1e4:	0f 90       	pop	r0
 1e6:	1f 90       	pop	r1
 1e8:	18 95       	reti

000001ea <__vector_21>:

ISR(ADC_vect){
 1ea:	1f 92       	push	r1
 1ec:	0f 92       	push	r0
 1ee:	0f b6       	in	r0, 0x3f	; 63
 1f0:	0f 92       	push	r0
 1f2:	11 24       	eor	r1, r1
 1f4:	2f 93       	push	r18
 1f6:	3f 93       	push	r19
 1f8:	4f 93       	push	r20
 1fa:	5f 93       	push	r21
 1fc:	6f 93       	push	r22
 1fe:	7f 93       	push	r23
 200:	8f 93       	push	r24
 202:	9f 93       	push	r25
 204:	af 93       	push	r26
 206:	bf 93       	push	r27
 208:	ef 93       	push	r30
 20a:	ff 93       	push	r31
	//Escritura del resultado de la conversion
	OCR0A = (ADCH * factor_conversion) + 5;
 20c:	60 91 79 00 	lds	r22, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 210:	70 e0       	ldi	r23, 0x00	; 0
 212:	80 e0       	ldi	r24, 0x00	; 0
 214:	90 e0       	ldi	r25, 0x00	; 0
 216:	0e 94 9f 02 	call	0x53e	; 0x53e <__floatsisf>
 21a:	25 eb       	ldi	r18, 0xB5	; 181
 21c:	34 eb       	ldi	r19, 0xB4	; 180
 21e:	44 e3       	ldi	r20, 0x34	; 52
 220:	5e e3       	ldi	r21, 0x3E	; 62
 222:	0e 94 2b 03 	call	0x656	; 0x656 <__mulsf3>
 226:	20 e0       	ldi	r18, 0x00	; 0
 228:	30 e0       	ldi	r19, 0x00	; 0
 22a:	40 ea       	ldi	r20, 0xA0	; 160
 22c:	50 e4       	ldi	r21, 0x40	; 64
 22e:	0e 94 02 02 	call	0x404	; 0x404 <__addsf3>
 232:	0e 94 6e 02 	call	0x4dc	; 0x4dc <__fixunssfsi>
 236:	67 bd       	out	0x27, r22	; 39
	
	//Inicio la conversion
	ADCSRA |= (1<<ADSC);
 238:	ea e7       	ldi	r30, 0x7A	; 122
 23a:	f0 e0       	ldi	r31, 0x00	; 0
 23c:	80 81       	ld	r24, Z
 23e:	80 64       	ori	r24, 0x40	; 64
 240:	80 83       	st	Z, r24
}
 242:	ff 91       	pop	r31
 244:	ef 91       	pop	r30
 246:	bf 91       	pop	r27
 248:	af 91       	pop	r26
 24a:	9f 91       	pop	r25
 24c:	8f 91       	pop	r24
 24e:	7f 91       	pop	r23
 250:	6f 91       	pop	r22
 252:	5f 91       	pop	r21
 254:	4f 91       	pop	r20
 256:	3f 91       	pop	r19
 258:	2f 91       	pop	r18
 25a:	0f 90       	pop	r0
 25c:	0f be       	out	0x3f, r0	; 63
 25e:	0f 90       	pop	r0
 260:	1f 90       	pop	r1
 262:	18 95       	reti

00000264 <__vector_14>:

ISR(TIMER0_COMPA_vect){
 264:	1f 92       	push	r1
 266:	0f 92       	push	r0
 268:	0f b6       	in	r0, 0x3f	; 63
 26a:	0f 92       	push	r0
 26c:	11 24       	eor	r1, r1
 26e:	8f 93       	push	r24
	PORTB = (!((PORTB >> PINB2) & 0x01) << PINB2);
 270:	2a 99       	sbic	0x05, 2	; 5
 272:	02 c0       	rjmp	.+4      	; 0x278 <__vector_14+0x14>
 274:	84 e0       	ldi	r24, 0x04	; 4
 276:	01 c0       	rjmp	.+2      	; 0x27a <__vector_14+0x16>
 278:	80 e0       	ldi	r24, 0x00	; 0
 27a:	85 b9       	out	0x05, r24	; 5
}
 27c:	8f 91       	pop	r24
 27e:	0f 90       	pop	r0
 280:	0f be       	out	0x3f, r0	; 63
 282:	0f 90       	pop	r0
 284:	1f 90       	pop	r1
 286:	18 95       	reti

00000288 <__vector_3>:

ISR(PCINT0_vect){
 288:	1f 92       	push	r1
 28a:	0f 92       	push	r0
 28c:	0f b6       	in	r0, 0x3f	; 63
 28e:	0f 92       	push	r0
 290:	11 24       	eor	r1, r1
 292:	2f 93       	push	r18
 294:	3f 93       	push	r19
 296:	4f 93       	push	r20
 298:	5f 93       	push	r21
 29a:	6f 93       	push	r22
 29c:	7f 93       	push	r23
 29e:	8f 93       	push	r24
 2a0:	9f 93       	push	r25
 2a2:	af 93       	push	r26
 2a4:	bf 93       	push	r27
 2a6:	ef 93       	push	r30
 2a8:	ff 93       	push	r31
	if (PINB & (1 << PINB3)){			//Boton A
 2aa:	1b 9b       	sbis	0x03, 3	; 3
 2ac:	44 c0       	rjmp	.+136    	; 0x336 <__vector_3+0xae>
		if (reposo && counter < 7) {
 2ae:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 2b2:	88 23       	and	r24, r24
 2b4:	c1 f0       	breq	.+48     	; 0x2e6 <__vector_3+0x5e>
 2b6:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 2ba:	87 30       	cpi	r24, 0x07	; 7
 2bc:	a0 f4       	brcc	.+40     	; 0x2e6 <__vector_3+0x5e>
			reposo = 0;
 2be:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
			entra_coche = 1;
 2c2:	81 e0       	ldi	r24, 0x01	; 1
 2c4:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <entra_coche>
			
			//Apagar semaforo
			PORTC &= ~((1 << PINC3) | (1 << PINC4));
 2c8:	88 b1       	in	r24, 0x08	; 8
 2ca:	87 7e       	andi	r24, 0xE7	; 231
 2cc:	88 b9       	out	0x08, r24	; 8
			

			//Activo parpadeo y levanto barrera
			TCCR0B = (1 << CS02) | (1 << CS01) | (1 << CS00);
 2ce:	87 e0       	ldi	r24, 0x07	; 7
 2d0:	85 bd       	out	0x25, r24	; 37
			TIMSK0 = (1 << OCIE0A);
 2d2:	82 e0       	ldi	r24, 0x02	; 2
 2d4:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>
			OCR1AH = (3000 >> 8) & 0xFF;
 2d8:	8b e0       	ldi	r24, 0x0B	; 11
 2da:	80 93 89 00 	sts	0x0089, r24	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
			OCR1AL = 3000 & 0x00FF;
 2de:	88 eb       	ldi	r24, 0xB8	; 184
 2e0:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 2e4:	66 c0       	rjmp	.+204    	; 0x3b2 <__vector_3+0x12a>
			
		} else if (sale_coche){
 2e6:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <sale_coche>
 2ea:	88 23       	and	r24, r24
 2ec:	e1 f0       	breq	.+56     	; 0x326 <__vector_3+0x9e>
			reposo = 1;
 2ee:	81 e0       	ldi	r24, 0x01	; 1
 2f0:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			sale_coche = 0;
 2f4:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <sale_coche>
		
			//Enciendo semaforo
			PORTC = (1 << PINC3) | (1 << PINC4);						//LED6 y LED7
 2f8:	88 e1       	ldi	r24, 0x18	; 24
 2fa:	88 b9       	out	0x08, r24	; 8
		
			//Apagar luz parpadeante
			TCCR0B = 0;
 2fc:	15 bc       	out	0x25, r1	; 37
			TIMSK0 = 0;
 2fe:	10 92 6e 00 	sts	0x006E, r1	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>
			TCNT0 = 0;
 302:	16 bc       	out	0x26, r1	; 38
			PORTB &= ~(1 << PINB2);
 304:	85 b1       	in	r24, 0x05	; 5
 306:	8b 7f       	andi	r24, 0xFB	; 251
 308:	85 b9       	out	0x05, r24	; 5
		
			//Bajar barrera
			OCR1AH = (2000 >> 8) & 0xFF;
 30a:	87 e0       	ldi	r24, 0x07	; 7
 30c:	80 93 89 00 	sts	0x0089, r24	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
			OCR1AL = 2000 & 0x00FF;
 310:	80 ed       	ldi	r24, 0xD0	; 208
 312:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
		
			counter -= 1;
 316:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 31a:	81 50       	subi	r24, 0x01	; 1
 31c:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
			print(counter);
 320:	0e 94 53 00 	call	0xa6	; 0xa6 <print>
 324:	46 c0       	rjmp	.+140    	; 0x3b2 <__vector_3+0x12a>
		} else if (configuracion){
 326:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <configuracion>
 32a:	88 23       	and	r24, r24
 32c:	09 f4       	brne	.+2      	; 0x330 <__vector_3+0xa8>
 32e:	41 c0       	rjmp	.+130    	; 0x3b2 <__vector_3+0x12a>
			counter = 0;
 330:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <__data_end>
 334:	3e c0       	rjmp	.+124    	; 0x3b2 <__vector_3+0x12a>
		}
		
	} else if (PINB & (1<<PINB4)){		//Boton B
 336:	1c 9b       	sbis	0x03, 4	; 3
 338:	3c c0       	rjmp	.+120    	; 0x3b2 <__vector_3+0x12a>
		if (reposo && counter > 0) {
 33a:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 33e:	88 23       	and	r24, r24
 340:	c1 f0       	breq	.+48     	; 0x372 <__vector_3+0xea>
 342:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 346:	88 23       	and	r24, r24
 348:	a1 f0       	breq	.+40     	; 0x372 <__vector_3+0xea>
			reposo = 0;
 34a:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
			sale_coche = 1;
 34e:	81 e0       	ldi	r24, 0x01	; 1
 350:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <sale_coche>
			
			//Apagar led7 y led6
			PORTC &= ~((1 << PINC3) | (1 << PINC4));
 354:	88 b1       	in	r24, 0x08	; 8
 356:	87 7e       	andi	r24, 0xE7	; 231
 358:	88 b9       	out	0x08, r24	; 8
			
			//Activo parpadeo y levanto barrera
			TCCR0B = (1 << CS02) | (1 << CS01) | (1 << CS00);
 35a:	87 e0       	ldi	r24, 0x07	; 7
 35c:	85 bd       	out	0x25, r24	; 37
			TIMSK0 = (1 << OCIE0A);
 35e:	82 e0       	ldi	r24, 0x02	; 2
 360:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>
			OCR1AH = (3000 >> 8) & 0xFF;
 364:	8b e0       	ldi	r24, 0x0B	; 11
 366:	80 93 89 00 	sts	0x0089, r24	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
			OCR1AL = 3000 & 0x00FF;
 36a:	88 eb       	ldi	r24, 0xB8	; 184
 36c:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 370:	20 c0       	rjmp	.+64     	; 0x3b2 <__vector_3+0x12a>
			
		} else if (entra_coche){
 372:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <entra_coche>
 376:	88 23       	and	r24, r24
 378:	e1 f0       	breq	.+56     	; 0x3b2 <__vector_3+0x12a>
			reposo = 1;
 37a:	81 e0       	ldi	r24, 0x01	; 1
 37c:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			entra_coche = 0;
 380:	10 92 05 01 	sts	0x0105, r1	; 0x800105 <entra_coche>
			
			//Enciendo semaforo
			PORTC |= (1 << PINC3) | (1 << PINC4);						//LED6 y LED7
 384:	88 b1       	in	r24, 0x08	; 8
 386:	88 61       	ori	r24, 0x18	; 24
 388:	88 b9       	out	0x08, r24	; 8
			
			//Apagar luz parpadeante
			TCCR0B = 0;
 38a:	15 bc       	out	0x25, r1	; 37
			TIMSK0 = 0;
 38c:	10 92 6e 00 	sts	0x006E, r1	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>
			TCNT0 = 0;
 390:	16 bc       	out	0x26, r1	; 38
			PORTB &= ~(1 << PINB2);
 392:	85 b1       	in	r24, 0x05	; 5
 394:	8b 7f       	andi	r24, 0xFB	; 251
 396:	85 b9       	out	0x05, r24	; 5
			
			//Bajar barrera
			OCR1AH = (3000 >> 8) & 0xFF;
 398:	8b e0       	ldi	r24, 0x0B	; 11
 39a:	80 93 89 00 	sts	0x0089, r24	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
			OCR1AL = 3000 & 0x00FF;
 39e:	88 eb       	ldi	r24, 0xB8	; 184
 3a0:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			
			counter += 1;
 3a4:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 3a8:	8f 5f       	subi	r24, 0xFF	; 255
 3aa:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
			print(counter);
 3ae:	0e 94 53 00 	call	0xa6	; 0xa6 <print>
		}
	}
}
 3b2:	ff 91       	pop	r31
 3b4:	ef 91       	pop	r30
 3b6:	bf 91       	pop	r27
 3b8:	af 91       	pop	r26
 3ba:	9f 91       	pop	r25
 3bc:	8f 91       	pop	r24
 3be:	7f 91       	pop	r23
 3c0:	6f 91       	pop	r22
 3c2:	5f 91       	pop	r21
 3c4:	4f 91       	pop	r20
 3c6:	3f 91       	pop	r19
 3c8:	2f 91       	pop	r18
 3ca:	0f 90       	pop	r0
 3cc:	0f be       	out	0x3f, r0	; 63
 3ce:	0f 90       	pop	r0
 3d0:	1f 90       	pop	r1
 3d2:	18 95       	reti

000003d4 <main>:

int main(void)
{
    //Deshabilitar interrupciones
    cli(); 
 3d4:	f8 94       	cli
    
    /*--------------------------------- INTERRUPCION EXTERNA -----------------------------------------*/
    //Mascara para INT0
    EIMSK = 0x01;
 3d6:	81 e0       	ldi	r24, 0x01	; 1
 3d8:	8d bb       	out	0x1d, r24	; 29
    
    //Activacion por flanco de bajada
    EICRA = 0x02;
 3da:	92 e0       	ldi	r25, 0x02	; 2
 3dc:	90 93 69 00 	sts	0x0069, r25	; 0x800069 <__TEXT_REGION_LENGTH__+0x7f8069>
    
    //Limpieza del registro de flag
    EIFR = 0x00;
 3e0:	1c ba       	out	0x1c, r1	; 28
    
    /*---------------------------- INTERRUPCION POR CAMBIO DE PIN -------------------------------------*/
    PCICR = (1<<PCIE0);
 3e2:	80 93 68 00 	sts	0x0068, r24	; 0x800068 <__TEXT_REGION_LENGTH__+0x7f8068>
    PCMSK0 = (1<<PCINT4) | (1<<PCINT3);							//Boton B y A
 3e6:	88 e1       	ldi	r24, 0x18	; 24
 3e8:	80 93 6b 00 	sts	0x006B, r24	; 0x80006b <__TEXT_REGION_LENGTH__+0x7f806b>
	
    initLEDS();
 3ec:	0e 94 91 00 	call	0x122	; 0x122 <initLEDS>
	initTimers();
 3f0:	0e 94 a2 00 	call	0x144	; 0x144 <initTimers>
	init_ADC();
 3f4:	0e 94 9b 00 	call	0x136	; 0x136 <init_ADC>
    
    //Activar interrupciones
    sei();
 3f8:	78 94       	sei
	
	//Enciendo semaforo
	PORTC |= (1 << PINC3) | (1 << PINC4);						//LED6 y LED7
 3fa:	88 b1       	in	r24, 0x08	; 8
 3fc:	88 61       	ori	r24, 0x18	; 24
 3fe:	88 b9       	out	0x08, r24	; 8
 400:	ff cf       	rjmp	.-2      	; 0x400 <__EEPROM_REGION_LENGTH__>

00000402 <__subsf3>:
 402:	50 58       	subi	r21, 0x80	; 128

00000404 <__addsf3>:
 404:	bb 27       	eor	r27, r27
 406:	aa 27       	eor	r26, r26
 408:	0e 94 19 02 	call	0x432	; 0x432 <__addsf3x>
 40c:	0c 94 f1 02 	jmp	0x5e2	; 0x5e2 <__fp_round>
 410:	0e 94 e3 02 	call	0x5c6	; 0x5c6 <__fp_pscA>
 414:	38 f0       	brcs	.+14     	; 0x424 <__addsf3+0x20>
 416:	0e 94 ea 02 	call	0x5d4	; 0x5d4 <__fp_pscB>
 41a:	20 f0       	brcs	.+8      	; 0x424 <__addsf3+0x20>
 41c:	39 f4       	brne	.+14     	; 0x42c <__addsf3+0x28>
 41e:	9f 3f       	cpi	r25, 0xFF	; 255
 420:	19 f4       	brne	.+6      	; 0x428 <__addsf3+0x24>
 422:	26 f4       	brtc	.+8      	; 0x42c <__addsf3+0x28>
 424:	0c 94 e0 02 	jmp	0x5c0	; 0x5c0 <__fp_nan>
 428:	0e f4       	brtc	.+2      	; 0x42c <__addsf3+0x28>
 42a:	e0 95       	com	r30
 42c:	e7 fb       	bst	r30, 7
 42e:	0c 94 da 02 	jmp	0x5b4	; 0x5b4 <__fp_inf>

00000432 <__addsf3x>:
 432:	e9 2f       	mov	r30, r25
 434:	0e 94 02 03 	call	0x604	; 0x604 <__fp_split3>
 438:	58 f3       	brcs	.-42     	; 0x410 <__addsf3+0xc>
 43a:	ba 17       	cp	r27, r26
 43c:	62 07       	cpc	r22, r18
 43e:	73 07       	cpc	r23, r19
 440:	84 07       	cpc	r24, r20
 442:	95 07       	cpc	r25, r21
 444:	20 f0       	brcs	.+8      	; 0x44e <__addsf3x+0x1c>
 446:	79 f4       	brne	.+30     	; 0x466 <__addsf3x+0x34>
 448:	a6 f5       	brtc	.+104    	; 0x4b2 <__addsf3x+0x80>
 44a:	0c 94 24 03 	jmp	0x648	; 0x648 <__fp_zero>
 44e:	0e f4       	brtc	.+2      	; 0x452 <__addsf3x+0x20>
 450:	e0 95       	com	r30
 452:	0b 2e       	mov	r0, r27
 454:	ba 2f       	mov	r27, r26
 456:	a0 2d       	mov	r26, r0
 458:	0b 01       	movw	r0, r22
 45a:	b9 01       	movw	r22, r18
 45c:	90 01       	movw	r18, r0
 45e:	0c 01       	movw	r0, r24
 460:	ca 01       	movw	r24, r20
 462:	a0 01       	movw	r20, r0
 464:	11 24       	eor	r1, r1
 466:	ff 27       	eor	r31, r31
 468:	59 1b       	sub	r21, r25
 46a:	99 f0       	breq	.+38     	; 0x492 <__addsf3x+0x60>
 46c:	59 3f       	cpi	r21, 0xF9	; 249
 46e:	50 f4       	brcc	.+20     	; 0x484 <__addsf3x+0x52>
 470:	50 3e       	cpi	r21, 0xE0	; 224
 472:	68 f1       	brcs	.+90     	; 0x4ce <__addsf3x+0x9c>
 474:	1a 16       	cp	r1, r26
 476:	f0 40       	sbci	r31, 0x00	; 0
 478:	a2 2f       	mov	r26, r18
 47a:	23 2f       	mov	r18, r19
 47c:	34 2f       	mov	r19, r20
 47e:	44 27       	eor	r20, r20
 480:	58 5f       	subi	r21, 0xF8	; 248
 482:	f3 cf       	rjmp	.-26     	; 0x46a <__addsf3x+0x38>
 484:	46 95       	lsr	r20
 486:	37 95       	ror	r19
 488:	27 95       	ror	r18
 48a:	a7 95       	ror	r26
 48c:	f0 40       	sbci	r31, 0x00	; 0
 48e:	53 95       	inc	r21
 490:	c9 f7       	brne	.-14     	; 0x484 <__addsf3x+0x52>
 492:	7e f4       	brtc	.+30     	; 0x4b2 <__addsf3x+0x80>
 494:	1f 16       	cp	r1, r31
 496:	ba 0b       	sbc	r27, r26
 498:	62 0b       	sbc	r22, r18
 49a:	73 0b       	sbc	r23, r19
 49c:	84 0b       	sbc	r24, r20
 49e:	ba f0       	brmi	.+46     	; 0x4ce <__addsf3x+0x9c>
 4a0:	91 50       	subi	r25, 0x01	; 1
 4a2:	a1 f0       	breq	.+40     	; 0x4cc <__addsf3x+0x9a>
 4a4:	ff 0f       	add	r31, r31
 4a6:	bb 1f       	adc	r27, r27
 4a8:	66 1f       	adc	r22, r22
 4aa:	77 1f       	adc	r23, r23
 4ac:	88 1f       	adc	r24, r24
 4ae:	c2 f7       	brpl	.-16     	; 0x4a0 <__addsf3x+0x6e>
 4b0:	0e c0       	rjmp	.+28     	; 0x4ce <__addsf3x+0x9c>
 4b2:	ba 0f       	add	r27, r26
 4b4:	62 1f       	adc	r22, r18
 4b6:	73 1f       	adc	r23, r19
 4b8:	84 1f       	adc	r24, r20
 4ba:	48 f4       	brcc	.+18     	; 0x4ce <__addsf3x+0x9c>
 4bc:	87 95       	ror	r24
 4be:	77 95       	ror	r23
 4c0:	67 95       	ror	r22
 4c2:	b7 95       	ror	r27
 4c4:	f7 95       	ror	r31
 4c6:	9e 3f       	cpi	r25, 0xFE	; 254
 4c8:	08 f0       	brcs	.+2      	; 0x4cc <__addsf3x+0x9a>
 4ca:	b0 cf       	rjmp	.-160    	; 0x42c <__addsf3+0x28>
 4cc:	93 95       	inc	r25
 4ce:	88 0f       	add	r24, r24
 4d0:	08 f0       	brcs	.+2      	; 0x4d4 <__addsf3x+0xa2>
 4d2:	99 27       	eor	r25, r25
 4d4:	ee 0f       	add	r30, r30
 4d6:	97 95       	ror	r25
 4d8:	87 95       	ror	r24
 4da:	08 95       	ret

000004dc <__fixunssfsi>:
 4dc:	0e 94 0a 03 	call	0x614	; 0x614 <__fp_splitA>
 4e0:	88 f0       	brcs	.+34     	; 0x504 <__fixunssfsi+0x28>
 4e2:	9f 57       	subi	r25, 0x7F	; 127
 4e4:	98 f0       	brcs	.+38     	; 0x50c <__fixunssfsi+0x30>
 4e6:	b9 2f       	mov	r27, r25
 4e8:	99 27       	eor	r25, r25
 4ea:	b7 51       	subi	r27, 0x17	; 23
 4ec:	b0 f0       	brcs	.+44     	; 0x51a <__fixunssfsi+0x3e>
 4ee:	e1 f0       	breq	.+56     	; 0x528 <__fixunssfsi+0x4c>
 4f0:	66 0f       	add	r22, r22
 4f2:	77 1f       	adc	r23, r23
 4f4:	88 1f       	adc	r24, r24
 4f6:	99 1f       	adc	r25, r25
 4f8:	1a f0       	brmi	.+6      	; 0x500 <__fixunssfsi+0x24>
 4fa:	ba 95       	dec	r27
 4fc:	c9 f7       	brne	.-14     	; 0x4f0 <__fixunssfsi+0x14>
 4fe:	14 c0       	rjmp	.+40     	; 0x528 <__fixunssfsi+0x4c>
 500:	b1 30       	cpi	r27, 0x01	; 1
 502:	91 f0       	breq	.+36     	; 0x528 <__fixunssfsi+0x4c>
 504:	0e 94 24 03 	call	0x648	; 0x648 <__fp_zero>
 508:	b1 e0       	ldi	r27, 0x01	; 1
 50a:	08 95       	ret
 50c:	0c 94 24 03 	jmp	0x648	; 0x648 <__fp_zero>
 510:	67 2f       	mov	r22, r23
 512:	78 2f       	mov	r23, r24
 514:	88 27       	eor	r24, r24
 516:	b8 5f       	subi	r27, 0xF8	; 248
 518:	39 f0       	breq	.+14     	; 0x528 <__fixunssfsi+0x4c>
 51a:	b9 3f       	cpi	r27, 0xF9	; 249
 51c:	cc f3       	brlt	.-14     	; 0x510 <__fixunssfsi+0x34>
 51e:	86 95       	lsr	r24
 520:	77 95       	ror	r23
 522:	67 95       	ror	r22
 524:	b3 95       	inc	r27
 526:	d9 f7       	brne	.-10     	; 0x51e <__fixunssfsi+0x42>
 528:	3e f4       	brtc	.+14     	; 0x538 <__fixunssfsi+0x5c>
 52a:	90 95       	com	r25
 52c:	80 95       	com	r24
 52e:	70 95       	com	r23
 530:	61 95       	neg	r22
 532:	7f 4f       	sbci	r23, 0xFF	; 255
 534:	8f 4f       	sbci	r24, 0xFF	; 255
 536:	9f 4f       	sbci	r25, 0xFF	; 255
 538:	08 95       	ret

0000053a <__floatunsisf>:
 53a:	e8 94       	clt
 53c:	09 c0       	rjmp	.+18     	; 0x550 <__floatsisf+0x12>

0000053e <__floatsisf>:
 53e:	97 fb       	bst	r25, 7
 540:	3e f4       	brtc	.+14     	; 0x550 <__floatsisf+0x12>
 542:	90 95       	com	r25
 544:	80 95       	com	r24
 546:	70 95       	com	r23
 548:	61 95       	neg	r22
 54a:	7f 4f       	sbci	r23, 0xFF	; 255
 54c:	8f 4f       	sbci	r24, 0xFF	; 255
 54e:	9f 4f       	sbci	r25, 0xFF	; 255
 550:	99 23       	and	r25, r25
 552:	a9 f0       	breq	.+42     	; 0x57e <__floatsisf+0x40>
 554:	f9 2f       	mov	r31, r25
 556:	96 e9       	ldi	r25, 0x96	; 150
 558:	bb 27       	eor	r27, r27
 55a:	93 95       	inc	r25
 55c:	f6 95       	lsr	r31
 55e:	87 95       	ror	r24
 560:	77 95       	ror	r23
 562:	67 95       	ror	r22
 564:	b7 95       	ror	r27
 566:	f1 11       	cpse	r31, r1
 568:	f8 cf       	rjmp	.-16     	; 0x55a <__floatsisf+0x1c>
 56a:	fa f4       	brpl	.+62     	; 0x5aa <__floatsisf+0x6c>
 56c:	bb 0f       	add	r27, r27
 56e:	11 f4       	brne	.+4      	; 0x574 <__floatsisf+0x36>
 570:	60 ff       	sbrs	r22, 0
 572:	1b c0       	rjmp	.+54     	; 0x5aa <__floatsisf+0x6c>
 574:	6f 5f       	subi	r22, 0xFF	; 255
 576:	7f 4f       	sbci	r23, 0xFF	; 255
 578:	8f 4f       	sbci	r24, 0xFF	; 255
 57a:	9f 4f       	sbci	r25, 0xFF	; 255
 57c:	16 c0       	rjmp	.+44     	; 0x5aa <__floatsisf+0x6c>
 57e:	88 23       	and	r24, r24
 580:	11 f0       	breq	.+4      	; 0x586 <__floatsisf+0x48>
 582:	96 e9       	ldi	r25, 0x96	; 150
 584:	11 c0       	rjmp	.+34     	; 0x5a8 <__floatsisf+0x6a>
 586:	77 23       	and	r23, r23
 588:	21 f0       	breq	.+8      	; 0x592 <__floatsisf+0x54>
 58a:	9e e8       	ldi	r25, 0x8E	; 142
 58c:	87 2f       	mov	r24, r23
 58e:	76 2f       	mov	r23, r22
 590:	05 c0       	rjmp	.+10     	; 0x59c <__floatsisf+0x5e>
 592:	66 23       	and	r22, r22
 594:	71 f0       	breq	.+28     	; 0x5b2 <__floatsisf+0x74>
 596:	96 e8       	ldi	r25, 0x86	; 134
 598:	86 2f       	mov	r24, r22
 59a:	70 e0       	ldi	r23, 0x00	; 0
 59c:	60 e0       	ldi	r22, 0x00	; 0
 59e:	2a f0       	brmi	.+10     	; 0x5aa <__floatsisf+0x6c>
 5a0:	9a 95       	dec	r25
 5a2:	66 0f       	add	r22, r22
 5a4:	77 1f       	adc	r23, r23
 5a6:	88 1f       	adc	r24, r24
 5a8:	da f7       	brpl	.-10     	; 0x5a0 <__floatsisf+0x62>
 5aa:	88 0f       	add	r24, r24
 5ac:	96 95       	lsr	r25
 5ae:	87 95       	ror	r24
 5b0:	97 f9       	bld	r25, 7
 5b2:	08 95       	ret

000005b4 <__fp_inf>:
 5b4:	97 f9       	bld	r25, 7
 5b6:	9f 67       	ori	r25, 0x7F	; 127
 5b8:	80 e8       	ldi	r24, 0x80	; 128
 5ba:	70 e0       	ldi	r23, 0x00	; 0
 5bc:	60 e0       	ldi	r22, 0x00	; 0
 5be:	08 95       	ret

000005c0 <__fp_nan>:
 5c0:	9f ef       	ldi	r25, 0xFF	; 255
 5c2:	80 ec       	ldi	r24, 0xC0	; 192
 5c4:	08 95       	ret

000005c6 <__fp_pscA>:
 5c6:	00 24       	eor	r0, r0
 5c8:	0a 94       	dec	r0
 5ca:	16 16       	cp	r1, r22
 5cc:	17 06       	cpc	r1, r23
 5ce:	18 06       	cpc	r1, r24
 5d0:	09 06       	cpc	r0, r25
 5d2:	08 95       	ret

000005d4 <__fp_pscB>:
 5d4:	00 24       	eor	r0, r0
 5d6:	0a 94       	dec	r0
 5d8:	12 16       	cp	r1, r18
 5da:	13 06       	cpc	r1, r19
 5dc:	14 06       	cpc	r1, r20
 5de:	05 06       	cpc	r0, r21
 5e0:	08 95       	ret

000005e2 <__fp_round>:
 5e2:	09 2e       	mov	r0, r25
 5e4:	03 94       	inc	r0
 5e6:	00 0c       	add	r0, r0
 5e8:	11 f4       	brne	.+4      	; 0x5ee <__fp_round+0xc>
 5ea:	88 23       	and	r24, r24
 5ec:	52 f0       	brmi	.+20     	; 0x602 <__fp_round+0x20>
 5ee:	bb 0f       	add	r27, r27
 5f0:	40 f4       	brcc	.+16     	; 0x602 <__fp_round+0x20>
 5f2:	bf 2b       	or	r27, r31
 5f4:	11 f4       	brne	.+4      	; 0x5fa <__fp_round+0x18>
 5f6:	60 ff       	sbrs	r22, 0
 5f8:	04 c0       	rjmp	.+8      	; 0x602 <__fp_round+0x20>
 5fa:	6f 5f       	subi	r22, 0xFF	; 255
 5fc:	7f 4f       	sbci	r23, 0xFF	; 255
 5fe:	8f 4f       	sbci	r24, 0xFF	; 255
 600:	9f 4f       	sbci	r25, 0xFF	; 255
 602:	08 95       	ret

00000604 <__fp_split3>:
 604:	57 fd       	sbrc	r21, 7
 606:	90 58       	subi	r25, 0x80	; 128
 608:	44 0f       	add	r20, r20
 60a:	55 1f       	adc	r21, r21
 60c:	59 f0       	breq	.+22     	; 0x624 <__fp_splitA+0x10>
 60e:	5f 3f       	cpi	r21, 0xFF	; 255
 610:	71 f0       	breq	.+28     	; 0x62e <__fp_splitA+0x1a>
 612:	47 95       	ror	r20

00000614 <__fp_splitA>:
 614:	88 0f       	add	r24, r24
 616:	97 fb       	bst	r25, 7
 618:	99 1f       	adc	r25, r25
 61a:	61 f0       	breq	.+24     	; 0x634 <__fp_splitA+0x20>
 61c:	9f 3f       	cpi	r25, 0xFF	; 255
 61e:	79 f0       	breq	.+30     	; 0x63e <__fp_splitA+0x2a>
 620:	87 95       	ror	r24
 622:	08 95       	ret
 624:	12 16       	cp	r1, r18
 626:	13 06       	cpc	r1, r19
 628:	14 06       	cpc	r1, r20
 62a:	55 1f       	adc	r21, r21
 62c:	f2 cf       	rjmp	.-28     	; 0x612 <__fp_split3+0xe>
 62e:	46 95       	lsr	r20
 630:	f1 df       	rcall	.-30     	; 0x614 <__fp_splitA>
 632:	08 c0       	rjmp	.+16     	; 0x644 <__fp_splitA+0x30>
 634:	16 16       	cp	r1, r22
 636:	17 06       	cpc	r1, r23
 638:	18 06       	cpc	r1, r24
 63a:	99 1f       	adc	r25, r25
 63c:	f1 cf       	rjmp	.-30     	; 0x620 <__fp_splitA+0xc>
 63e:	86 95       	lsr	r24
 640:	71 05       	cpc	r23, r1
 642:	61 05       	cpc	r22, r1
 644:	08 94       	sec
 646:	08 95       	ret

00000648 <__fp_zero>:
 648:	e8 94       	clt

0000064a <__fp_szero>:
 64a:	bb 27       	eor	r27, r27
 64c:	66 27       	eor	r22, r22
 64e:	77 27       	eor	r23, r23
 650:	cb 01       	movw	r24, r22
 652:	97 f9       	bld	r25, 7
 654:	08 95       	ret

00000656 <__mulsf3>:
 656:	0e 94 3e 03 	call	0x67c	; 0x67c <__mulsf3x>
 65a:	0c 94 f1 02 	jmp	0x5e2	; 0x5e2 <__fp_round>
 65e:	0e 94 e3 02 	call	0x5c6	; 0x5c6 <__fp_pscA>
 662:	38 f0       	brcs	.+14     	; 0x672 <__mulsf3+0x1c>
 664:	0e 94 ea 02 	call	0x5d4	; 0x5d4 <__fp_pscB>
 668:	20 f0       	brcs	.+8      	; 0x672 <__mulsf3+0x1c>
 66a:	95 23       	and	r25, r21
 66c:	11 f0       	breq	.+4      	; 0x672 <__mulsf3+0x1c>
 66e:	0c 94 da 02 	jmp	0x5b4	; 0x5b4 <__fp_inf>
 672:	0c 94 e0 02 	jmp	0x5c0	; 0x5c0 <__fp_nan>
 676:	11 24       	eor	r1, r1
 678:	0c 94 25 03 	jmp	0x64a	; 0x64a <__fp_szero>

0000067c <__mulsf3x>:
 67c:	0e 94 02 03 	call	0x604	; 0x604 <__fp_split3>
 680:	70 f3       	brcs	.-36     	; 0x65e <__mulsf3+0x8>

00000682 <__mulsf3_pse>:
 682:	95 9f       	mul	r25, r21
 684:	c1 f3       	breq	.-16     	; 0x676 <__mulsf3+0x20>
 686:	95 0f       	add	r25, r21
 688:	50 e0       	ldi	r21, 0x00	; 0
 68a:	55 1f       	adc	r21, r21
 68c:	62 9f       	mul	r22, r18
 68e:	f0 01       	movw	r30, r0
 690:	72 9f       	mul	r23, r18
 692:	bb 27       	eor	r27, r27
 694:	f0 0d       	add	r31, r0
 696:	b1 1d       	adc	r27, r1
 698:	63 9f       	mul	r22, r19
 69a:	aa 27       	eor	r26, r26
 69c:	f0 0d       	add	r31, r0
 69e:	b1 1d       	adc	r27, r1
 6a0:	aa 1f       	adc	r26, r26
 6a2:	64 9f       	mul	r22, r20
 6a4:	66 27       	eor	r22, r22
 6a6:	b0 0d       	add	r27, r0
 6a8:	a1 1d       	adc	r26, r1
 6aa:	66 1f       	adc	r22, r22
 6ac:	82 9f       	mul	r24, r18
 6ae:	22 27       	eor	r18, r18
 6b0:	b0 0d       	add	r27, r0
 6b2:	a1 1d       	adc	r26, r1
 6b4:	62 1f       	adc	r22, r18
 6b6:	73 9f       	mul	r23, r19
 6b8:	b0 0d       	add	r27, r0
 6ba:	a1 1d       	adc	r26, r1
 6bc:	62 1f       	adc	r22, r18
 6be:	83 9f       	mul	r24, r19
 6c0:	a0 0d       	add	r26, r0
 6c2:	61 1d       	adc	r22, r1
 6c4:	22 1f       	adc	r18, r18
 6c6:	74 9f       	mul	r23, r20
 6c8:	33 27       	eor	r19, r19
 6ca:	a0 0d       	add	r26, r0
 6cc:	61 1d       	adc	r22, r1
 6ce:	23 1f       	adc	r18, r19
 6d0:	84 9f       	mul	r24, r20
 6d2:	60 0d       	add	r22, r0
 6d4:	21 1d       	adc	r18, r1
 6d6:	82 2f       	mov	r24, r18
 6d8:	76 2f       	mov	r23, r22
 6da:	6a 2f       	mov	r22, r26
 6dc:	11 24       	eor	r1, r1
 6de:	9f 57       	subi	r25, 0x7F	; 127
 6e0:	50 40       	sbci	r21, 0x00	; 0
 6e2:	9a f0       	brmi	.+38     	; 0x70a <__mulsf3_pse+0x88>
 6e4:	f1 f0       	breq	.+60     	; 0x722 <__mulsf3_pse+0xa0>
 6e6:	88 23       	and	r24, r24
 6e8:	4a f0       	brmi	.+18     	; 0x6fc <__mulsf3_pse+0x7a>
 6ea:	ee 0f       	add	r30, r30
 6ec:	ff 1f       	adc	r31, r31
 6ee:	bb 1f       	adc	r27, r27
 6f0:	66 1f       	adc	r22, r22
 6f2:	77 1f       	adc	r23, r23
 6f4:	88 1f       	adc	r24, r24
 6f6:	91 50       	subi	r25, 0x01	; 1
 6f8:	50 40       	sbci	r21, 0x00	; 0
 6fa:	a9 f7       	brne	.-22     	; 0x6e6 <__mulsf3_pse+0x64>
 6fc:	9e 3f       	cpi	r25, 0xFE	; 254
 6fe:	51 05       	cpc	r21, r1
 700:	80 f0       	brcs	.+32     	; 0x722 <__mulsf3_pse+0xa0>
 702:	0c 94 da 02 	jmp	0x5b4	; 0x5b4 <__fp_inf>
 706:	0c 94 25 03 	jmp	0x64a	; 0x64a <__fp_szero>
 70a:	5f 3f       	cpi	r21, 0xFF	; 255
 70c:	e4 f3       	brlt	.-8      	; 0x706 <__mulsf3_pse+0x84>
 70e:	98 3e       	cpi	r25, 0xE8	; 232
 710:	d4 f3       	brlt	.-12     	; 0x706 <__mulsf3_pse+0x84>
 712:	86 95       	lsr	r24
 714:	77 95       	ror	r23
 716:	67 95       	ror	r22
 718:	b7 95       	ror	r27
 71a:	f7 95       	ror	r31
 71c:	e7 95       	ror	r30
 71e:	9f 5f       	subi	r25, 0xFF	; 255
 720:	c1 f7       	brne	.-16     	; 0x712 <__mulsf3_pse+0x90>
 722:	fe 2b       	or	r31, r30
 724:	88 0f       	add	r24, r24
 726:	91 1d       	adc	r25, r1
 728:	96 95       	lsr	r25
 72a:	87 95       	ror	r24
 72c:	97 f9       	bld	r25, 7
 72e:	08 95       	ret

00000730 <_exit>:
 730:	f8 94       	cli

00000732 <__stop_program>:
 732:	ff cf       	rjmp	.-2      	; 0x732 <__stop_program>
