---
layout : single
title: "Impact of Work-Function Variation in Ferroelectric Field-Effect Transistor"
categories: 
  - Device Paper Review
tags:
  - Ferro
  - FeFET
toc: true
toc_sticky: true
use_math: true
---

FeFET의 Work Function Variation에 따른 영향      

[논문 링크](https://ieeexplore.ieee.org/document/10685408)  

- [IEEE Journal of the Electron Devices Society](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=6245494)   
  - 23 September 2024
- Department of Intelligence Semiconductor Engineering, Ajou University, South Korea   
  - [Su Yeon Jung](https://ieeexplore.ieee.org/author/195476707515700), [Jongmin Lee](https://ieeexplore.ieee.org/author/37085676301), [Jang Hyun Kim](https://ieeexplore.ieee.org/author/37600780000)    
- Department of Electrical and Electronics Engineering, Konkuk University, South Korea  
  - [Hyunwoo Kim](https://ieeexplore.ieee.org/author/38200837800)   

## 0. Abstract   

&nbsp;

- **FeFET의 Work-Function Variation(WFV) 영향 연구**   
  - 본 논문에서는 FeFET의 Work Function Variation(WFV)의 영향을 분석함   
  - 강유전체(Ferroelectricity, FE) 특성을 평가 후, Calibration을 통해 Device model의 parameter를 최적화를 수행하였고, 이후 FeFET의 hysteretic transfer curve로부터 다음과 같은 주요 parameter들을 추출함   
    - **Threshold Voltage($$V_{th}$$)**  
    - **On-current($$I_{on}$$)**  
    - **Subthreshold Swing(SS)**   
    - **Off-current($$I_{off}$$)**   
    - **Gate-induced Drain leakage(GIDL)**    
  - 상술한 parameter들은 강유전체의 유무와 강유전층의 두께에 대해 비교/평가됨   
    - 그 결과, 강유전체가 존재할 경우, 쌍극자 정렬(Dipole Alignment)과 WFV에 의해 variation이 증가하며 강유전층의 두깨가 증가하더라도 Field의 값은 유지됨   

&nbsp;

## 1. Introduction   

&nbsp;

- **FeFET & 비휘발성 메모리**   
  - 최근 HfO2 기반 강유전체와 반도체를 Transistor 구조에 결합하려는 연구가 활발한데, 이중 **Hafnia-based FeFET**의 경우, 메모리 및 로직 소자에서 high-k Oxide와 함께 쓰이고 있음    
  - FeFET의 경우, 외부 전기장이 제거된 후에도 남아있는 **분극 유도 강유전성(Polarization-induced FE)** 덕분에 **비휘발성 메모리(Non-volatile Memroy, NVM)**로써 사용됨    
  - FeFET 기반 메모리 소자는 **분극(Polarization, P)**에 따른 가역적(reversible) 상태 전환에 기반하며, 이는 **분극 하강(P↓)**과 **분극 상승(P↑)**으로 나뉨   
    - **분극 하강**  
      - 강유전체의 항전압(Coercive Voltage) 이상의 Positive Gate Pulse가 인가되면, 분극 하강이 발생하며, 이는 **program(PRG)**라고 정의됨   
    - **분극 상승**  
      - 반대로 Negative Gate Pulse를 인가하면 분극 상승이 발생하며, 이는 **erase(ERS)**로 정의됨   

&nbsp;

- **eNVM with FeFET**   
  - CMOS 공정과의 호환성이 우수한 FeFET은 **내장형 비휘발성 메모리(Embedded NVM, eNVM)**를 Computer system에 통합할 수 있는 가능성을 제시함   
  - 따라서, Hafnia-based FeFET은 고성능과 저전력이 요구되는 **In-memory computing(IMC)** 분야에서 유망하다고 평가됨   
    - 특히, small-system AI engine에서의 **간헐적 연산(Intermittent Computing)**과 **버스트 통신(Burst Transmission)**을 위해 필수적임   

&nbsp;

> **Intermittent Computing & Burst Transmission**  
>   - **Intermittent Computing**   
>       - 전원이 일정하지 않은 환경에서, 짧은 시간 동안 전원이 공급될때만 계산을 수행하는 방식   
>       - 주로 에너지 하베스팅을 통해 진행되며, 시스템이 전원 부족으로 중단될 때, 데이터를 보존하기 위해 백업/복구 루틴을 가지는 코드를 삽입하는 방식으로 개발하여 시스템의 일관성을 유지   
>   - **Burst Transmission**  
>       - 인터럽트가 없다는 가정하에, 블록 단위의 일정량의 데이터가 모두 전송될 때까지 중단없이 고속으로 전송하는 방식을 의미   
>       - 통신 상대로부터 인지했다는 신호를 기다리지 않고, 데이터가 모두 전송될 때까지 패킷을 연속으로 전송함   
>       - 주로 주기억장치에서 캐시메모리로 데이터를 빠르게 전송하는데 사용됨  
>   - 소형 AI Device는 항상 켜져 있는게 아니라, 전원이 켜졌을 때만 연산을 수행하고, 필요할 때만 데이터를 주고 받는 효율적인 동작이 필수이기 때문에 eNVM이 필요함   

&nbsp;

- **FeFET의 로직 호환성 한계**   
  - FeFET을 주요 application 분야에 활용하기 위해서는 내장 메모리의 density와 Read/Write Speed를 Scaling을 통해 향상시키는 것이 필수   
  - 또한 동일한 Chip 또는 Die에 위치한 고성능 로직과의 호환성 또한 갖춰야 함   
    - **하지만, Wrtie Voltage를 로직과 호환될 수 있는 수준까지 낮추는 것은 해결되지 못함**    