introduction to Degital VLSI Design in DPGA Era.md

# FPGA時代に学ぶ集積回路の時代　宇佐美公良　2019

## 1　集積回路とは

スイッチング素子があると論理回路ができることは、比較的古くから知られていた。
ノーマルなスイッチング素子は押すと通電し放つと絶える。
あまのじゃく…は放しで通電し押すと絶える。
ノーマルSw素子を２つ並列すると、NOT回路ができる。
あま２つ並列でノマ２つ直列でNAND回路ができる。

さて、ハーバードマークワン（１９４４）は電磁石を使った継電器（リレー）をスイッチに。
エニアック（１９４６）は真空管を。1947年にベル研でトランジスタ発明（ノーベル賞）。
1960年代にMOSトランジスタ製造開始（アイディアは1925年にあったが、作るに適切な素材がなかった）。
このMOSトラには２種類あり、先に紹介したノマスイとあまスイの正体である。
テキサスインスツルメンのKilbyは半導体の上にトランジスタを大量に載せることを特許取得。
1971年MOSトラを１チップに集積した世界初の商用CPU（intel4004）が開発される。素子数2300個。
2009年Core_i7は７億3100万個。３年に４倍に増している。
2018年には61億個ののMOSトラを持つIBM z14が発売。
チップサイズは40年で若干広くなったが、それよりもフィーチャーサイズが大きく発展。
4004は10μmだったが、45nmになっている（インフルエンザウイルスの大きさの半分）。
フィーチャーサイズは２～３年ごとに30％小さくなっている。

## 2　スイッチング素子の正体とオンオフするしくみ

Metal　金属　ゲート。かつてはメタルだったが現在ではポリシリコン
Oxide　うすい酸化膜
Semiconductor　半導体基板。さらにソースとドレインが載る。

ソースとドレインはn型半導体。半導体基板はp型半導体。

ノーマルSwのnMOSは電圧低い方がソース高い方がドレイン。pMOSは逆。
pMOSの記号はゲート部分に白丸がある。


## 3　CMOS組み合わせ回路

nMOSトラとpMOSトラの両方を使って構成する回路を、
相補的MOS回路(complementary MOS circuit)という。

同一チップ上に両方のトランジスタを作る製造技術は非常に難し、
1971年のインテル4004はpMOSトランジスタだけを使って回路を構成した。
その後、より動作の早いnMOSチラだけと方針が変わった。
80年代前半くらいまで使われた。8086など。
1985年の80386からCMOSに移行。

## 4　集積回路の製造方法

歩留まり　yield　良品の割合。
欠陥密度はチップ面積に比例するため、チップを大きくできないのである

## 5　集積回路の動作速度はどんな仕組みで決まるのか

## 6　CMOS回路の遅延時間

入力の変化によって出力が切り替わる動作をCOMS回路のスイッチング動作という。

## 7　スイッチとしての弱点と伝送ゲートのしくみ

これまでMOSトラはスイッチと等価としてきたが、
ほんとうは100％等価ではない。

pMOSは必ず電源側に、nMOSは必ずグランド側に接続する。なぜか。
pMOSは0Vを使えられず、nMOSはVddを伝えられない。
スイッチをオンすればすぐ入力された電圧をそのまま出力できれば理想的。
しかし、MOSトラはそれができない。それを補うのが上の方法である。


## 8　CMOS記憶回路と動作のしくみ

ここまで扱ったのは組合せ回路（combinational circuit）であった。
ところが集積回路には順序回路（sequential circuit）、
記憶機能を持つ回路。フリップフロップやラッチ。

SRAM回路。


## 9 　

## a　

## b　

## c　

## d　

## e　

## f　

