load ../datasets/UCR/Wafer/Wafer_DATA
group 0 0.3
testSim ../results/ksim_Wafer_0.3_results.txt
testSim 1 100 3 0 0 5710 126 152
testSim 1 100 3 0 0 515 78 121
testSim 1 100 3 0 0 3272 17 59
testSim 1 100 3 0 0 2744 29 96
testSim 1 100 3 0 0 152 11 117
testSim 1 100 3 0 0 2600 68 135
testSim 1 100 3 0 0 2216 7 125
testSim 1 100 3 0 0 3637 87 135
testSim 1 100 3 0 0 5993 48 132
testSim 1 100 3 0 0 2276 76 133
testSim 3 100 3 0 0 5710 126 152
testSim 3 100 3 0 0 515 78 121
testSim 3 100 3 0 0 3272 17 59
testSim 3 100 3 0 0 2744 29 96
testSim 3 100 3 0 0 152 11 117
testSim 3 100 3 0 0 2600 68 135
testSim 3 100 3 0 0 2216 7 125
testSim 3 100 3 0 0 3637 87 135
testSim 3 100 3 0 0 5993 48 132
testSim 3 100 3 0 0 2276 76 133
testSim 5 100 3 0 0 5710 126 152
testSim 5 100 3 0 0 515 78 121
testSim 5 100 3 0 0 3272 17 59
testSim 5 100 3 0 0 2744 29 96
testSim 5 100 3 0 0 152 11 117
testSim 5 100 3 0 0 2600 68 135
testSim 5 100 3 0 0 2216 7 125
testSim 5 100 3 0 0 3637 87 135
testSim 5 100 3 0 0 5993 48 132
testSim 5 100 3 0 0 2276 76 133
testSim 7 100 3 0 0 5710 126 152
testSim 7 100 3 0 0 515 78 121
testSim 7 100 3 0 0 3272 17 59
testSim 7 100 3 0 0 2744 29 96
testSim 7 100 3 0 0 152 11 117
testSim 7 100 3 0 0 2600 68 135
testSim 7 100 3 0 0 2216 7 125
testSim 7 100 3 0 0 3637 87 135
testSim 7 100 3 0 0 5993 48 132
testSim 7 100 3 0 0 2276 76 133
testSim 9 100 3 0 0 5710 126 152
testSim 9 100 3 0 0 515 78 121
testSim 9 100 3 0 0 3272 17 59
testSim 9 100 3 0 0 2744 29 96
testSim 9 100 3 0 0 152 11 117
testSim 9 100 3 0 0 2600 68 135
testSim 9 100 3 0 0 2216 7 125
testSim 9 100 3 0 0 3637 87 135
testSim 9 100 3 0 0 5993 48 132
testSim 9 100 3 0 0 2276 76 133
testSim 11 100 3 0 0 5710 126 152
testSim 11 100 3 0 0 515 78 121
testSim 11 100 3 0 0 3272 17 59
testSim 11 100 3 0 0 2744 29 96
testSim 11 100 3 0 0 152 11 117
testSim 11 100 3 0 0 2600 68 135
testSim 11 100 3 0 0 2216 7 125
testSim 11 100 3 0 0 3637 87 135
testSim 11 100 3 0 0 5993 48 132
testSim 11 100 3 0 0 2276 76 133
testSim 1 100 7 0 0 5710 126 152
testSim 1 100 7 0 0 515 78 121
testSim 1 100 7 0 0 3272 17 59
testSim 1 100 7 0 0 2744 29 96
testSim 1 100 7 0 0 152 11 117
testSim 1 100 7 0 0 2600 68 135
testSim 1 100 7 0 0 2216 7 125
testSim 1 100 7 0 0 3637 87 135
testSim 1 100 7 0 0 5993 48 132
testSim 1 100 7 0 0 2276 76 133
testSim 3 100 7 0 0 5710 126 152
testSim 3 100 7 0 0 515 78 121
testSim 3 100 7 0 0 3272 17 59
testSim 3 100 7 0 0 2744 29 96
testSim 3 100 7 0 0 152 11 117
testSim 3 100 7 0 0 2600 68 135
testSim 3 100 7 0 0 2216 7 125
testSim 3 100 7 0 0 3637 87 135
testSim 3 100 7 0 0 5993 48 132
testSim 3 100 7 0 0 2276 76 133
testSim 5 100 7 0 0 5710 126 152
testSim 5 100 7 0 0 515 78 121
testSim 5 100 7 0 0 3272 17 59
testSim 5 100 7 0 0 2744 29 96
testSim 5 100 7 0 0 152 11 117
testSim 5 100 7 0 0 2600 68 135
testSim 5 100 7 0 0 2216 7 125
testSim 5 100 7 0 0 3637 87 135
testSim 5 100 7 0 0 5993 48 132
testSim 5 100 7 0 0 2276 76 133
testSim 7 100 7 0 0 5710 126 152
testSim 7 100 7 0 0 515 78 121
testSim 7 100 7 0 0 3272 17 59
testSim 7 100 7 0 0 2744 29 96
testSim 7 100 7 0 0 152 11 117
testSim 7 100 7 0 0 2600 68 135
testSim 7 100 7 0 0 2216 7 125
testSim 7 100 7 0 0 3637 87 135
testSim 7 100 7 0 0 5993 48 132
testSim 7 100 7 0 0 2276 76 133
testSim 9 100 7 0 0 5710 126 152
testSim 9 100 7 0 0 515 78 121
testSim 9 100 7 0 0 3272 17 59
testSim 9 100 7 0 0 2744 29 96
testSim 9 100 7 0 0 152 11 117
testSim 9 100 7 0 0 2600 68 135
testSim 9 100 7 0 0 2216 7 125
testSim 9 100 7 0 0 3637 87 135
testSim 9 100 7 0 0 5993 48 132
testSim 9 100 7 0 0 2276 76 133
testSim 11 100 7 0 0 5710 126 152
testSim 11 100 7 0 0 515 78 121
testSim 11 100 7 0 0 3272 17 59
testSim 11 100 7 0 0 2744 29 96
testSim 11 100 7 0 0 152 11 117
testSim 11 100 7 0 0 2600 68 135
testSim 11 100 7 0 0 2216 7 125
testSim 11 100 7 0 0 3637 87 135
testSim 11 100 7 0 0 5993 48 132
testSim 11 100 7 0 0 2276 76 133
