assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 6) && (uartRec_::sReg <= 15)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 7)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 7)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 7)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rx) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 8) && (uartRec_::sNext <= 15)) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 7)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 7)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 2) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 9)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 86)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 86)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 86)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 86)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 54)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 10) && (uartRec_::sReg <= 15)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 7)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 3)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 3)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 6) && (uartRec_::sReg <= 10)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 216)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 216)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 6) && (uartRec_::nReg <= 7)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 6) && (uartRec_::nNext <= 7)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 6) && (uartRec_::nNext <= 7)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 6) && (uartRec_::nReg <= 7)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 6) && (uartRec_::nNext <= 7)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 6) && (uartRec_::nNext <= 7)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 11) && (uartRec_::sReg <= 15)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 6) && (uartRec_::sReg <= 9)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 108)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 10)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 3)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 5)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 101)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 101)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 101)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 101)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 12) && (uartRec_::sNext <= 15)) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 8) && (uartRec_::sNext <= 11)) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 33)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 70)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 171) && (uartRec_::bNext <= 236)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 216)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 216)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 216)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 216)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 7)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 7)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 1) && (uartRec_::sNext <= 3) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 15)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 15)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 13) && (uartRec_::sReg <= 15)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 27)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 27)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 108)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 108)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 108)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 108)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 108)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 149)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 149)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 149)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 149)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 12) && (uartRec_::sReg <= 14)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 12) && (uartRec_::sNext <= 14)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 11) && (uartRec_::sReg <= 13) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 11) && (uartRec_::sReg <= 13)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 108)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 13) ##1 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 54)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 10) && (uartRec_::sReg <= 12)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 54) && (uartRec_::dOut <= 86)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 54) && (uartRec_::dOut <= 86)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 54) && (uartRec_::bReg <= 86)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 54) && (uartRec_::bReg <= 86)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 33)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 6) && (uartRec_::sNext <= 7)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 33)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 74)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 101)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 101)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 101)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 101)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 161)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 149)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 149)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##3 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 4)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 74)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 3) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 192)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 192)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 192)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 192)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 192)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 192)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 192)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 192) && (uartRec_::bNext <= 236)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 216)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 216)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 216)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 216)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 216)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 216)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 216)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 216)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 86)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 86)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 86)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 86)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 54)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 13) && (uartRec_::sReg <= 14)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 6)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 5)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 108)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 108)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 108)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 108)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 10)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 108)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 108)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 12) && (uartRec_::sReg <= 13)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 12) && (uartRec_::sReg <= 13) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 141)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 141)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 141)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 141)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 141)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 27)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 27)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 10) && (uartRec_::sReg <= 11) ##4 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 10) && (uartRec_::sReg <= 11)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 10) && (uartRec_::sReg <= 11)) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 74)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 70)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 12)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 70)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 70)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 70)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 192) && (uartRec_::bNext <= 202)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 202) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 202) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 192) && (uartRec_::bNext <= 202)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 182)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 182)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 195) && (uartRec_::bNext <= 236)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 96)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 96)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 96)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 96)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 171) && (uartRec_::bNext <= 182)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 236)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 236)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 172) && (uartRec_::bNext <= 182) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 172) && (uartRec_::bNext <= 182) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 172) && (uartRec_::bNext <= 177) ##1 true) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177) ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177) ##2 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 177) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177) ##2 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177) ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 177) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 216)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 216)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 216)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 216)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 1) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 101) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 108)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 108)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 108)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 108)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 2) && (uartRec_::nReg <= 3) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 12)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 101)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 101)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 7)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 12)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 177)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 177)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 177)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 177)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 177)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 177)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 177)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 177)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 177)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 177)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 177)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 177)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 3)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 3)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 3)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 177)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 177)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 3) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 3) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 176) && (uartRec_::bNext <= 177)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 176) && (uartRec_::bNext <= 177) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 176) && (uartRec_::bNext <= 177)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 177)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 177)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3)) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##3 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##3 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 134)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 134)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 134)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 134)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 134)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 134)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 134)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 134)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 176) && (uartRec_::bNext <= 177)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 149) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 149)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 134)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 134)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 15)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 149)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 134)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 3)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 3) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 161)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 15)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 6)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 1) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 13)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 13) ##1 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 13)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 13)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 4)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 4) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::sNext >= 6) && (uartRec_::sNext <= 8) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 1)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 1) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 1) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 1) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 8)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 4) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 198)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 198)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 198)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 198)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 198)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 198)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 198)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 198)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 9)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 198)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 198)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 99) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 99)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 99)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 99) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 2)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 2)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 88)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 2)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 2) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 2) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 88)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 88)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 88)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 171) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 171) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 202)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 202) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 202) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 14)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 14)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 88) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 14)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) && (uartRec_::stateReg == 2) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::stateReg == 2) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) && (uartRec_::stateNext == 2) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 11)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 11) ##2 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 11)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 11) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 11)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 11) ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 86) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 171) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 86) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 10)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 99) && (uartRec_::bReg <= 101)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 99) && (uartRec_::dOut <= 101)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 10)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 172)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 172)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 172)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 172)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 99) && (uartRec_::bNext <= 101) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 5)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 5) ##3 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 88)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 88)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::stateNext == 3) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 54)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 54)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 54)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 54)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 54)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::stateNext >= 2) && (uartRec_::stateNext <= 3) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 6)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 88)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 88)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 12) ##1 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 12)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 54) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 54) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 54) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 54) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 54)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 54) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 54) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg >= 3) && (uartRec_::nReg <= 7)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 50) && (uartRec_::bNext <= 54) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 50) && (uartRec_::bNext <= 54) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 50) && (uartRec_::bNext <= 54) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 50) && (uartRec_::bNext <= 54) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 177)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 177)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 177)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 177) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 177)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 177)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 177)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 177)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 177)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 177)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 177)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nNext >= 3) && (uartRec_::nNext <= 7)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 177)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 177)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 177)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 177)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 177)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 177)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::stateNext == 2) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nNext >= 3) && (uartRec_::nNext <= 7) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 177)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 177)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::stateReg == 2) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::stateReg == 2)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::stateReg == 2) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) && (uartRec_::stateReg == 2) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) && (uartRec_::stateNext == 2) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::stateNext == 2) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 !uartRec_::sTick) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::bNext >= 70) && (uartRec_::bNext <= 141)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::nReg == 1)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::bNext >= 70) && (uartRec_::bNext <= 141)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 15)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 15)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::nReg == 1)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) && (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) && (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::nNext == 1) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::nNext == 1) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 134)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 2) ##3 (uartRec_::dOut == 134) ##1 true) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 2) ##3 (uartRec_::dOut == 134) ##1 true) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 134)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::nNext == 1)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::bNext == 141)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::bNext == 141)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::nNext == 1)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 134)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 134) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 134) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 134) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 !uartRec_::sTick ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 149) ##3 (uartRec_::dOut == 134) ##1 true) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 149) ##3 (uartRec_::dOut == 134) ##1 true) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext >= 3) && (uartRec_::nNext <= 7)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg >= 3) && (uartRec_::nReg <= 7)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg >= 3) && (uartRec_::nReg <= 7) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext >= 3) && (uartRec_::nNext <= 7) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 7) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg >= 3) && (uartRec_::nReg <= 7) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 7) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 214) && (uartRec_::bNext <= 236)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 214) && (uartRec_::bNext <= 236)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 214) && (uartRec_::bNext <= 236)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##3 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##3 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##3 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 86)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##2 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##2 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 214) && (uartRec_::bNext <= 236)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 86)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 86)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 86)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##3 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##4 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##3 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##4 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##3 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##3 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##3 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##4 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##4 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 86)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 12)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 134) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 134) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 134) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 192) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 192)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nNext >= 3) && (uartRec_::nNext <= 7) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 uartRec_::rx) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##3 true) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##4 true) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##3 true) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##2 true) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##4 true) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##2 true) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##3 true) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##4 true) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##2 true) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##2 true) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##3 true) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##4 true) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##3 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##4 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##3 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##4 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##4 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##3 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##4 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##3 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##3 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 7) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) && uartRec_::sTick ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 202) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 192) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 202) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 6) && (uartRec_::bNext <= 12)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 176)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 176) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 176)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 161) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 214) && (uartRec_::bNext <= 216)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 214) && (uartRec_::bNext <= 216)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 176)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 176)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 uartRec_::rx) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 25) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 25)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 25) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 25) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 33) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 33) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 202) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 12)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 216)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 216)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 176)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 176)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 25)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 25) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 25) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 25) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##3 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 7) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 7) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##3 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 6)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 6)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 96)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 161) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 149) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 96)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 149) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 6) && (uartRec_::bNext <= 12) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 6) && (uartRec_::bNext <= 12) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 25) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 21) && (uartRec_::bNext <= 25)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 !uartRec_::sTick) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##2 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##3 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##3 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##2 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##4 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##2 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##3 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##2 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##3 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##4 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 96) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 149)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 88)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 88)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 88)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 25) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 25) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 25)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 25) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 25) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 25) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 uartRec_::sTick ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 88)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 88) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 88) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 7) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 uartRec_::rx ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 7) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut == 134) ##1 true) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut == 134) ##1 true) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::nNext == 2)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::sNext >= 7) && (uartRec_::sNext <= 8) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 uartRec_::rx ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 uartRec_::sTick ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 uartRec_::sTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::bNext >= 108) && (uartRec_::bNext <= 182)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::bNext >= 108) && (uartRec_::bNext <= 182)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::nReg == 6)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::nReg == 6)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 50)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) && (uartRec_::nNext == 2)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 50)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) && (uartRec_::sNext >= 0) && (uartRec_::sNext <= 14) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 13) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 !uartRec_::sTick) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 !uartRec_::sTick) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg >= 3) && (uartRec_::nReg <= 5)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 216)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 216)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 128) && (uartRec_::bNext <= 216)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 216) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 216) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 5) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 216) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::nNext == 6)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 5) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 216) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 216) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nReg >= 3) && (uartRec_::nReg <= 5) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::nNext == 6)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 128) && (uartRec_::bNext <= 216) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 50)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 50)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 50)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 54)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 54)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 50)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 50)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 54)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 99)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 99)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 101)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 101)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 15)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 7) && (uartRec_::sNext <= 15)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 15)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 7) && (uartRec_::sNext <= 15)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 7) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 7) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##2 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##2 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 216) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 216) ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 uartRec_::sTick ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::bNext >= 67) && (uartRec_::bNext <= 128) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::bReg >= 67) && (uartRec_::bReg <= 128) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::dOut >= 67) && (uartRec_::dOut <= 128) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::dOut >= 67) && (uartRec_::dOut <= 128)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::bNext >= 67) && (uartRec_::bNext <= 128)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::bReg >= 67) && (uartRec_::bReg <= 128)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 128) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::bNext >= 67) && (uartRec_::bNext <= 128) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 128) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 128) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::bReg >= 67) && (uartRec_::bReg <= 128) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::dOut >= 67) && (uartRec_::dOut <= 128) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 50)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sReg >= 2) && (uartRec_::sReg <= 15)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 15)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 14)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 86) && (uartRec_::bReg <= 149)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 86) && (uartRec_::bNext <= 149)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 86) && (uartRec_::dOut <= 149)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 50)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 86) && (uartRec_::bReg <= 149) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 86) && (uartRec_::dOut <= 149) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 149) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 149) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 149) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 86) && (uartRec_::bNext <= 149) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 33)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 50) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 54) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 54) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 50)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 50) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 50)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 54) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 50) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 50) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 50) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 50)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 50) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 50) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 54) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 54)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext >= 6) && (uartRec_::nNext <= 7)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg >= 6) && (uartRec_::nReg <= 7)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 6) && (uartRec_::nReg <= 7) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg >= 6) && (uartRec_::nReg <= 7) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg >= 6) && (uartRec_::nReg <= 7) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext >= 6) && (uartRec_::nNext <= 7) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 6) && (uartRec_::nNext <= 7) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg >= 6) && (uartRec_::nReg <= 7)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 6) && (uartRec_::nNext <= 7) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 6) && (uartRec_::nNext <= 7) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::nReg == 6)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 15)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::nReg == 6)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 15)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 14)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 195) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 195) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 !uartRec_::rx) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 !uartRec_::rx) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##4 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 10) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172) ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172) ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 172)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sReg >= 2) && (uartRec_::sReg <= 15)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::nReg == 6)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::nNext == 6) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 13) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 14) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::sReg == 5) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::sNext == 5) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 5) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 !uartRec_::sTick ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##4 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 9) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::sNext == 0)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::sNext == 0)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::nNext == 6)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::sReg == 7) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 6)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 6)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 6) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 6) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg == 7)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) && (uartRec_::sNext >= 0) && (uartRec_::sNext <= 6) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg >= 4) && (uartRec_::nReg <= 6) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext >= 4) && (uartRec_::nNext <= 6)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg >= 4) && (uartRec_::nReg <= 6)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext >= 4) && (uartRec_::nNext <= 6) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 6) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg >= 4) && (uartRec_::nReg <= 6) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 6) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 6) && (uartRec_::sNext <= 10)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 9)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 5) && (uartRec_::sReg <= 9)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 6) && (uartRec_::sNext <= 10)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 9)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 5) && (uartRec_::sReg <= 9)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 9)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg >= 4) && (uartRec_::nReg <= 5)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nNext == 7)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 172) && (uartRec_::bNext <= 216)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 172) && (uartRec_::bNext <= 216) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 172) && (uartRec_::bNext <= 216) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg >= 3) && (uartRec_::nReg <= 5) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext >= 3) && (uartRec_::nNext <= 5)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg >= 3) && (uartRec_::nReg <= 5)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 5) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 5) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg >= 3) && (uartRec_::nReg <= 5) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext >= 3) && (uartRec_::nNext <= 5) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 6) && (uartRec_::sNext <= 9) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 6) && (uartRec_::sNext <= 9) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 25) && (uartRec_::dOut <= 43)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 25) && (uartRec_::bNext <= 43)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 25) && (uartRec_::bReg <= 43)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 43) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 25) && (uartRec_::bReg <= 43) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 25) && (uartRec_::bNext <= 43) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 43) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 25) && (uartRec_::bNext <= 43) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 25) && (uartRec_::dOut <= 43) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 0) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && uartRec_::sTick ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && uartRec_::sTick ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 9)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::nReg == 7) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::nNext == 7) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::nReg == 7) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::nReg == 7) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 15) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 15) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::nReg == 7) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::nNext == 7) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::nReg == 7)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) (!uartRec_::reset && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::nNext == 7) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::nNext == 7) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (!uartRec_::reset && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext == 7)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg == 7)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg == 7) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg == 7) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext == 7) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 5) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 5) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 12)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 12)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##4 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##3 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##4 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##2 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 uartRec_::rx) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) && uartRec_::rx ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut == 134) ##1 true) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut == 134) ##1 true) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 216) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 216) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::bNext >= 128) && (uartRec_::bNext <= 216) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 216)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg >= 5) && (uartRec_::nReg <= 6)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 216)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext >= 5) && (uartRec_::nNext <= 6)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::bNext >= 128) && (uartRec_::bNext <= 216)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 4)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 5)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 5)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 10) && (uartRec_::sNext <= 15)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 10) && (uartRec_::sNext <= 15)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 4)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 10) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sNext >= 10) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 6) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::bNext >= 128) && (uartRec_::bNext <= 216) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg >= 5) && (uartRec_::nReg <= 6) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 216) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 216) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 216) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 216) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 216) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 86) && (uartRec_::bReg <= 108)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 86) && (uartRec_::dOut <= 108)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 86) && (uartRec_::bNext <= 108)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 uartRec_::rx) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 108) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 uartRec_::rx) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 86) && (uartRec_::bReg <= 108) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 86) && (uartRec_::dOut <= 108) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 108) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 86) && (uartRec_::bNext <= 108) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 108) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##3 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sReg >= 8) && (uartRec_::sReg <= 15)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) && uartRec_::rx ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) && uartRec_::rx ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 15) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 15) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 uartRec_::rx) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) && uartRec_::rx) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 8) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nNext == 7) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 10) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 10) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 25) && (uartRec_::dOut <= 33)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 25) && (uartRec_::bReg <= 33)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 25) && (uartRec_::bNext <= 33)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 25) && (uartRec_::bNext <= 33) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 25) && (uartRec_::dOut <= 33) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 25) && (uartRec_::bNext <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 25) && (uartRec_::bReg <= 33) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 8)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 8)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::sReg == 15) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::sNext == 15) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 uartRec_::rx ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::sReg == 15) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 uartRec_::rx ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::sNext == 15) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 !uartRec_::sTick) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 8) && (uartRec_::sReg <= 11) ##2 (uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 8) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 13) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 8) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::sNext == 7) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::bReg >= 134) && (uartRec_::bReg <= 216) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::dOut >= 134) && (uartRec_::dOut <= 216) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::bNext >= 134) && (uartRec_::bNext <= 216) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 11) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 11) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 8) && (uartRec_::sReg <= 10) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 8) && (uartRec_::sReg <= 10) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::bReg >= 134) && (uartRec_::bReg <= 216)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::bNext >= 134) && (uartRec_::bNext <= 216)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::dOut >= 134) && (uartRec_::dOut <= 216)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::bNext >= 134) && (uartRec_::bNext <= 216) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 134) && (uartRec_::bNext <= 216) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::dOut >= 134) && (uartRec_::dOut <= 216) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 134) && (uartRec_::bReg <= 216) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 134) && (uartRec_::dOut <= 216) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::bReg >= 134) && (uartRec_::bReg <= 216) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg == 5)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg == 1)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 !uartRec_::sTick) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nReg == 1) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nReg == 5) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::sReg >= 8) && (uartRec_::sReg <= 15)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::sReg >= 8) && (uartRec_::sReg <= 15)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15)) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15)) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 !uartRec_::sTick) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7) ##3 (uartRec_::sNext == 3) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##2 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sNext >= 10) && (uartRec_::sNext <= 15)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sNext >= 10) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext == 67)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext == 67) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut == 67) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext == 67) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg == 67) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg == 67) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg == 67) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut == 67)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut == 67) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext == 67)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut == 67) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext == 67) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg == 67) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext == 67) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg == 67)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut == 67) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut == 67)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg == 67)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) && (uartRec_::sNext >= 7) && (uartRec_::sNext <= 14) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sReg >= 2) && (uartRec_::sReg <= 8)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 8) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 7) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 10) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && uartRec_::sTick ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && uartRec_::sTick ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 198) && (uartRec_::bNext <= 216)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 198) && (uartRec_::dOut <= 216)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 198) && (uartRec_::bReg <= 216)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 198) && (uartRec_::bReg <= 216) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 198) && (uartRec_::dOut <= 216) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 198) && (uartRec_::dOut <= 216) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 198) && (uartRec_::bReg <= 216) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##1 uartRec_::rx ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 198) && (uartRec_::bNext <= 216) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 198) && (uartRec_::bNext <= 216) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 7) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sNext >= 3) && (uartRec_::sNext <= 7) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 8) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sNext >= 3) && (uartRec_::sNext <= 7) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 7) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 8) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7) ##3 (uartRec_::sNext == 3) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 10) && (uartRec_::sReg <= 14)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 10) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 9) && (uartRec_::sNext <= 15)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 6) && (uartRec_::sNext <= 10)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 9) && (uartRec_::sNext <= 15)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 6) && (uartRec_::sNext <= 10)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 10) && (uartRec_::sNext <= 12) ##2 (uartRec_::bReg >= 198) && (uartRec_::bReg <= 202) ##2 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 13) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 uartRec_::sTick) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sNext == 15) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sNext == 15)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sReg == 15) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sReg >= 6) && (uartRec_::sReg <= 10)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sReg >= 9) && (uartRec_::sReg <= 15)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sNext >= 9) && (uartRec_::sNext <= 15)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 8) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 9) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 uartRec_::rx) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sNext >= 9) && (uartRec_::sNext <= 15)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 9) && (uartRec_::sNext <= 15)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sReg >= 9) && (uartRec_::sReg <= 15)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) && (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 14)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && uartRec_::rx ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && uartRec_::rx ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 8) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 uartRec_::rx ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::nReg == 7) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::nReg == 7) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) (!uartRec_::reset && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::nNext == 7) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::nNext == 7) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (!uartRec_::reset && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 15) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 67) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 15) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::nNext == 7) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 67)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::nReg == 7) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 149)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 128) && (uartRec_::bNext <= 149)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg == 3)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 149)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 149) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 128) && (uartRec_::bNext <= 149) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 149) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nReg == 3) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 149) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##3 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 !uartRec_::sTick) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sNext >= 4) && (uartRec_::sNext <= 9)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 8) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 8)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 8) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 5) && (uartRec_::sReg <= 9)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 8)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 5) && (uartRec_::sReg <= 9)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sNext >= 4) && (uartRec_::sNext <= 8)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 4) && (uartRec_::sReg <= 8) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 9) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 7) && (uartRec_::sNext <= 10) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 4) && (uartRec_::sNext <= 8) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 8) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 6) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 9) && (uartRec_::sNext <= 14) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 8) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 9) && (uartRec_::sReg <= 14)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 8)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 uartRec_::rx) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 7) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 7) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 8) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 9) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 8) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 8) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 3) && (uartRec_::nReg <= 4) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 3) && (uartRec_::nNext <= 4) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) && uartRec_::rx ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 5) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 5) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 11) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 11) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 8) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 8) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 2) && (uartRec_::sReg <= 5) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 2) && (uartRec_::sReg <= 5)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 10) && (uartRec_::sReg <= 14)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 10) && (uartRec_::sReg <= 14)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::sNext >= 6) && (uartRec_::sNext <= 10)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 (uartRec_::sNext >= 6) && (uartRec_::sNext <= 10)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 uartRec_::rx) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 10) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 10) && (uartRec_::sNext <= 14) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 9) && (uartRec_::sReg <= 13) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sReg == 15) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext == 15) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 !uartRec_::sTick) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 !uartRec_::sTick) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sReg >= 2) && (uartRec_::sReg <= 8)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 8)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::sNext == 5) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg == 5) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext == 5)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg == 5)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg == 5) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext == 5) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 !uartRec_::sTick ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 8) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::stateReg == 1)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) && uartRec_::rx) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 15) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 15) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) && uartRec_::rx ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 7) ##1 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 5) && (uartRec_::nReg <= 7) ##2 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 27) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 7) ##2 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 27) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 27) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 25) && (uartRec_::bNext <= 27) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 7) ##1 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 27) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 10) && (uartRec_::sNext <= 15) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 10) && (uartRec_::sNext <= 15) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 7) ##1 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 5) && (uartRec_::nNext <= 7) ##2 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 7) ##1 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 7) ##2 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 14) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 4)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 4)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 4)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 6) && (uartRec_::sReg <= 8)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 5)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 12) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 12) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 5)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 6) && (uartRec_::sReg <= 8)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##3 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##4 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 8) && (uartRec_::sNext <= 11) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 198) ##1 (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 8) && (uartRec_::sNext <= 11) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sNext >= 6) && (uartRec_::sNext <= 8)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sReg >= 11) && (uartRec_::sReg <= 15)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 6) && (uartRec_::sReg <= 8) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 6) && (uartRec_::sNext <= 8) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 6) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 6) && (uartRec_::sNext <= 8) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 12) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 6) && (uartRec_::sReg <= 8) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sNext == 15)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sReg == 15)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) && (uartRec_::sNext >= 6) && (uartRec_::sNext <= 10)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg == 6) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg == 1) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext == 6)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext == 1)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg == 1)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg == 6)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 5) && (uartRec_::sReg <= 10)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sReg >= 5) && (uartRec_::sReg <= 10)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sReg >= 11) && (uartRec_::sReg <= 15)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg == 6) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg == 1) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext == 6) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext == 1) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 5) && (uartRec_::sReg <= 10) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 172) && (uartRec_::bReg <= 192)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 172) && (uartRec_::bNext <= 192)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 172) && (uartRec_::dOut <= 192)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 172) && (uartRec_::dOut <= 192) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 172) && (uartRec_::bNext <= 192) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 192) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 172) && (uartRec_::bNext <= 192) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 172) && (uartRec_::bReg <= 192) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 192) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 9) && (uartRec_::sReg <= 11) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 9) && (uartRec_::sReg <= 11) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::sReg == 15) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 uartRec_::rx ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::sNext == 15) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 12) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 6) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 13) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 6) && (uartRec_::sReg <= 9)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 12) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 1)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 9) && (uartRec_::sReg <= 11)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 9) && (uartRec_::sReg <= 11)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 12) && (uartRec_::sReg <= 15) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7) ##3 (uartRec_::sNext == 3) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sReg >= 2) && (uartRec_::sReg <= 5)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sNext >= 12) && (uartRec_::sNext <= 15)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sNext >= 9) && (uartRec_::sNext <= 11)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 12) && (uartRec_::sNext <= 15) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 9) && (uartRec_::sNext <= 11) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 4) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 9) && (uartRec_::sReg <= 11) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 5) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 9) && (uartRec_::sNext <= 11) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 4) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 9) && (uartRec_::sReg <= 11) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 !uartRec_::sTick ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 198) && (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 8) && (uartRec_::sNext <= 11) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##3 (uartRec_::nReg == 7) ##1 (uartRec_::sNext == 15)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::bReg == 67) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::dOut == 67) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg == 3) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::bNext == 67) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::stateNext == 1)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::bReg == 67)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg == 3)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext == 3)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::dOut == 67)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::bNext == 67)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext == 3) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg == 3) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 11) && (uartRec_::sReg <= 14)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 11) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::stateNext == 1)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 54)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut == 27)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext == 27)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 54)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg == 27)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 54)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::stateReg == 3)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg == 4)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 54) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nReg == 4) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) && (uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) && (uartRec_::stateNext == 3) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext == 27) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 54) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::stateNext == 1) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 54) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::stateNext == 3) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg == 27) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut == 27) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 54) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg == 67) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext == 67) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut == 67) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext == 67) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut == 67) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg == 67)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut == 67)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg == 67) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut == 67) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg == 67) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext == 67) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext == 67)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sNext == 0)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 7)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 50) ##1 (uartRec_::sNext >= 8) && (uartRec_::sNext <= 10)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##4 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 12) && (uartRec_::sReg <= 14)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 5)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 236)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 2)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 5)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 2)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 236)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bNext == 172)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 172) && (uartRec_::sReg >= 12) && (uartRec_::sReg <= 14)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::bNext == 172)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 14) && (uartRec_::sReg <= 15) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 7) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 15) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 12) && (uartRec_::sReg <= 14) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 13) && (uartRec_::sReg <= 14) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 149) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 1) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 149) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 12) && (uartRec_::sReg <= 15) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 7) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 14) && (uartRec_::sReg <= 15) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7) ##3 (uartRec_::sNext == 3) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 !uartRec_::sTick) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sNext >= 3) && (uartRec_::sNext <= 5)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 !uartRec_::sTick ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 12) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 5) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 3) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 12) && (uartRec_::sNext <= 14) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 !uartRec_::sTick ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 !uartRec_::sTick ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 12) && (uartRec_::sReg <= 15) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 149) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 141) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 149) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::sNext == 0) ##2 (uartRec_::nReg == 7) ##1 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::stateReg == 3) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::stateNext == 3) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::stateReg == 3)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::stateNext == 3) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::stateReg == 3) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 3) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) && (uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##1 (uartRec_::nReg == 7) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 7) ##2 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 7) ##2 (uartRec_::bReg >= 0) && (uartRec_::bReg <= 33) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##3 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##3 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sReg == 15) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 uartRec_::sTick) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sNext == 15) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 229) && (uartRec_::bNext <= 236)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 229) && (uartRec_::bNext <= 236)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 14) && (uartRec_::sNext <= 15) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 14) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 1) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 12) && (uartRec_::sReg <= 14) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 13) && (uartRec_::sReg <= 14) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 14) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 14) && (uartRec_::sNext <= 15) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 70) && (uartRec_::bNext <= 74)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 15) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 149) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 1) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nNext == 2) ##2 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nNext == 2) ##2 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 4) && (uartRec_::nReg <= 5) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##1 (uartRec_::sReg >= 4) && (uartRec_::sReg <= 5) ##1 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sReg >= 12) && (uartRec_::sReg <= 13) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) && (uartRec_::sNext >= 4) && (uartRec_::sNext <= 5) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 128) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 128) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::stateNext == 1)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 uartRec_::rx ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 !uartRec_::rx) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 15) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 uartRec_::sTick ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::stateReg == 1)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 2)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 108) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 108) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 108) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 108) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 149) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 108) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 108) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 149) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 14) && (uartRec_::sReg <= 15) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 !uartRec_::sTick ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 !uartRec_::sTick) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sReg == 1) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 1)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 7) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 15) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 12) && (uartRec_::sReg <= 14) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg == 7) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) && (uartRec_::sReg == 7) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##3 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##3 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##3 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 13) && (uartRec_::sReg <= 14) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg == 2) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::nReg == 4) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext == 4)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg == 2)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nReg == 4)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##3 (uartRec_::nNext == 2)) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg == 4) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nReg == 2) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext == 4) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 1) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##1 (uartRec_::nNext == 2) ##2 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) && (uartRec_::sReg == 5) ##3 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 8) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 8) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 8) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bNext == 43)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg == 2)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::dOut == 43)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::bReg == 43)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##2 (uartRec_::nReg == 6)) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) && (uartRec_::stateNext == 0)) |-> uartRec_::reset);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 0) && (uartRec_::stateReg == 0)) |-> uartRec_::reset);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) && (uartRec_::stateReg == 0)) |-> uartRec_::reset);
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) && (uartRec_::stateReg == 0)) |-> uartRec_::reset);
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::sNext == 0) && (uartRec_::stateReg == 0)) |-> uartRec_::reset);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 0) && (uartRec_::stateReg == 0)) |-> uartRec_::reset);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) && (uartRec_::stateReg == 0)) |-> uartRec_::reset);
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) && (uartRec_::stateReg == 0)) |-> uartRec_::reset);
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> uartRec_::reset);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##3 (uartRec_::sReg >= 14) && (uartRec_::sReg <= 15) ##1 (uartRec_::dOut == 67)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##2 (uartRec_::sNext >= 12) && (uartRec_::sNext <= 13) ##2 (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::sReg == 12) ##4 (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) && uartRec_::rx ##4 (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##3 !uartRec_::rx ##1 (uartRec_::dOut == 67)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##1 uartRec_::sTick ##3 (uartRec_::dOut == 67) && (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##1 !uartRec_::rx ##3 (uartRec_::dOut == 67) && (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##4 (uartRec_::stateNext == 0)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##2 (uartRec_::sNext == 13) ##2 (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##3 (uartRec_::sNext == 15) ##1 (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##2 uartRec_::rx ##2 (uartRec_::dOut == 67) && (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 12) && (uartRec_::sReg == 12) ##4 (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##2 !uartRec_::sTick ##2 (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##4 (uartRec_::sReg == 15) && (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 12) ##3 uartRec_::sTick ##1 (uartRec_::stateReg == 3)) |-> uartRec_::rxDoneTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 27)) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::sTick) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 27)) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##2 (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 27)) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 195) ##4 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##4 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 33) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171)) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##2 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 33) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 195)) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##2 (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##3 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 27) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##2 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##4 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateReg == 3)) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::sTick) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##3 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 27)) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 27)) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 27)) |-> (uartRec_::stateNext == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 195) ##4 true) |-> (uartRec_::stateReg == 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nReg == 6) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 6) ##1 (uartRec_::nReg == 2) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) && (uartRec_::sReg == 6) ##2 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 6) && (uartRec_::sReg <= 8) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 6) && (uartRec_::sReg <= 8) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 12) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 12) && (uartRec_::sReg <= 14) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 67)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 67)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 uartRec_::rx) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 67)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 108) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 108) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 108) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 108) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 108) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 108) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 108) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 108) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##1 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nNext == 0)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bReg == 0)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::dOut == 0)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext == 15) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##1 true) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##2 true) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::sNext >= 0) && (uartRec_::sNext <= 6) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::sNext >= 0) && (uartRec_::sNext <= 6) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::nReg == 0) ##1 true) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 !uartRec_::sTick && (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##2 true) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::dOut == 0) ##1 true) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 !uartRec_::sTick && (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && uartRec_::rx ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && uartRec_::sTick ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::dOut == 0) ##1 true) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && uartRec_::rx ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && uartRec_::sTick ##1 (uartRec_::sReg == 15)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##1 true) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nReg == 0)) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext == 15) && (uartRec_::sReg == 15)) |-> (uartRec_::nReg == 0));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::nReg == 0) ##1 true) |-> (uartRec_::nNext == 0));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::sNext == 15) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 uartRec_::sTick ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::stateNext == 0) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 67) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 uartRec_::rx ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 67) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 50) && (uartRec_::bNext <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 14) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48) ##1 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##4 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48)) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48) ##2 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48) ##3 true) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##2 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##3 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##4 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##1 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 3) ##1 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##3 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##3 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##2 (uartRec_::dOut == 50)) |-> (uartRec_::nNext >= 3) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 3) ##2 (uartRec_::dOut == 50) ##1 true) |-> (uartRec_::nReg >= 3) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 50) && (uartRec_::bNext <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 50) && (uartRec_::bNext <= 88) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##2 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##2 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 101) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 101) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 101) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 101) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 101) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 101) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 uartRec_::sTick ##3 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 uartRec_::sTick ##3 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 uartRec_::rx ##2 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 uartRec_::rx ##2 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171)) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171)) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 64)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##1 uartRec_::sTick ##3 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70)) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 177) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 50) && (uartRec_::dOut <= 88));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 uartRec_::rx ##2 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 177) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 50) && (uartRec_::bReg <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 177) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 48) && (uartRec_::bNext <= 88));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 214)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 236)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229)) |-> (uartRec_::bReg >= 172) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 236)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 214)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224)) |-> (uartRec_::dOut >= 172) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 15) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 14) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 1) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 13) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 13) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 149) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 149) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 99) && (uartRec_::sNext == 0)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 (uartRec_::sNext >= 6) && (uartRec_::sNext <= 15) ##1 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 (uartRec_::sNext >= 10) && (uartRec_::sNext <= 15) ##1 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 14) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 134) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##1 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 108) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) && uartRec_::rx ##2 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 64)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##4 (uartRec_::dOut == 198)) |-> (uartRec_::bNext >= 161) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 99) && (uartRec_::sReg == 15)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##4 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 2) ##1 (uartRec_::bNext == 99)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##4 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##3 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##2 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##3 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 64) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 15) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 1) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##1 (uartRec_::bNext == 128) ##3 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 3) ##1 (uartRec_::bNext == 128) ##3 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 229) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 229) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##1 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) ##1 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3) && uartRec_::rx) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3) && (uartRec_::stateReg == 2)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3) && uartRec_::rx) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3) && (uartRec_::stateReg == 2)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 202) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bReg == 192) ##1 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::dOut == 192) ##2 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::dOut == 192) ##1 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 202) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nReg == 2) ##2 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nReg == 2) ##1 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::dOut == 192) ##1 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext == 1) ##2 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 202) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bNext == 192) ##2 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bReg == 192) ##2 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nReg == 2) ##2 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bNext == 192) ##1 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 4) ##1 (uartRec_::bNext == 128) ##3 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nReg == 2) ##1 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 202) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bNext == 192) ##1 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bReg == 192) ##2 true) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bReg == 192) ##1 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 2) && (uartRec_::nNext <= 4) ##1 (uartRec_::bNext == 128) ##3 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::bNext == 198) ##1 true) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bNext == 192) ##2 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext == 1) ##2 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 2) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 2) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::dOut == 192) ##2 true) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 192) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bReg == 128) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::sNext >= 7) && (uartRec_::sNext <= 15) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 172) ##2 (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 10) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 6) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bNext >= 64) && (uartRec_::bNext <= 128) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 192) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bNext >= 64) && (uartRec_::bNext <= 192) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 uartRec_::sTick ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##3 (uartRec_::sReg == 1)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::dOut == 128) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nReg == 1) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 6) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 6) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 192) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 161) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nNext == 1) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 10) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nReg == 1) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 192) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::dOut == 128) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 192) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bNext == 128) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 192) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bReg == 128) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bNext >= 64) && (uartRec_::bNext <= 192) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::sNext >= 7) && (uartRec_::sNext <= 15) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::dOut >= 128) && (uartRec_::dOut <= 192) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) && (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bNext >= 64) && (uartRec_::bNext <= 128) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bNext >= 64) && (uartRec_::bNext <= 192) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bNext >= 64) && (uartRec_::bNext <= 128) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##3 (uartRec_::sReg == 1)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 uartRec_::sTick ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bNext >= 64) && (uartRec_::bNext <= 128) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nNext == 1) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 161) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::bNext >= 64) && (uartRec_::bNext <= 192) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 6) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##4 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##1 (uartRec_::nReg >= 1) && (uartRec_::nReg <= 2) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 4) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##2 (uartRec_::bReg >= 128) && (uartRec_::bReg <= 192) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 3) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 128) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##4 (uartRec_::sReg == 0) && uartRec_::sTick) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rx ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::sReg == 15)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 11) && (uartRec_::sReg <= 15) ##1 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::sNext == 0) && uartRec_::sTick) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 128) ##4 (uartRec_::sReg == 0) && uartRec_::sTick) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 198) && (uartRec_::nNext == 3)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 128) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx && (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 10) && (uartRec_::sReg <= 15) ##1 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 1) && (uartRec_::nReg <= 3) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 4) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 9) && (uartRec_::sReg <= 15) ##1 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 !uartRec_::rx ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::sNext == 0) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 27) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 27) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 15) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 27) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 0) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::stateNext == 1) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 27) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::sTick ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 27) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 !uartRec_::rx ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 27) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 4) && (uartRec_::nNext <= 5) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 27) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 27) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::stateReg == 1) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 27) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::stateNext == 1) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##3 (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::sNext == 0)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext == 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut == 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext == 27)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg == 27)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 !uartRec_::sTick) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg == 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##1 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut == 27)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 128) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 128) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 14) && (uartRec_::sNext <= 15) ##2 (uartRec_::bReg == 172) && (uartRec_::nNext == 6) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 128) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 128) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 149) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::bNext == 128) ##3 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 149) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 195)) |-> (uartRec_::bReg >= 96) && (uartRec_::bReg <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 195)) |-> (uartRec_::dOut >= 96) && (uartRec_::dOut <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 86) && (uartRec_::bNext <= 108) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##3 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##3 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##3 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 108) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##3 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##4 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##3 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##4 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##4 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##3 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::bReg == 172) ##2 true) |-> (uartRec_::bNext >= 149) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##4 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##4 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##4 (uartRec_::dOut == 198) && (uartRec_::sNext == 0)) |-> (uartRec_::bNext >= 96) && (uartRec_::bNext <= 149));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext == 43) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg == 43) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg == 43) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext == 43)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut == 43)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut == 43)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext == 43) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 !uartRec_::rx) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext == 43)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sReg == 1)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sNext == 3)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg == 43)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut == 43) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg == 43)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 !uartRec_::rx ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut == 43) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 !uartRec_::rx ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 14) && (uartRec_::sNext <= 15) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::stateNext == 2) ##1 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bReg == 134) ##1 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::stateNext == 2)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bNext == 134) ##1 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::bReg == 134)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 195) ##3 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::dOut == 134) ##1 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::stateReg == 2)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 134) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::dOut == 134)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::stateReg == 2) ##1 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 134) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext == 134) ##2 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg == 134) ##2 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut == 134) ##2 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 101) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 101) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 14) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##1 (uartRec_::stateReg == 2) ##2 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##2 (uartRec_::sReg == 15) ##1 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##2 (uartRec_::sNext == 15) ##1 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##3 (uartRec_::sReg == 15)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext == 0)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sNext == 0)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::sReg == 15) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) && (uartRec_::stateReg == 2) ##3 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##1 (uartRec_::sNext == 15) ##2 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##3 !uartRec_::rx) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##1 (uartRec_::sReg == 15) ##2 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 141) ##1 (uartRec_::sReg == 15)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##1 (uartRec_::stateNext == 2) ##2 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##3 (uartRec_::sNext == 15)) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::sNext == 0) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) && uartRec_::rx ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) && uartRec_::rx ##3 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##1 !uartRec_::rx ##2 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##2 !uartRec_::sTick ##1 true) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::stateNext == 3) ##3 !uartRec_::sTick) |-> (uartRec_::bNext >= 74) && (uartRec_::bNext <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##1 (uartRec_::nNext == 2)) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 141) ##1 (uartRec_::nNext == 2)) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##3 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##2 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 0) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext == 67)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::sReg == 15) ##1 uartRec_::sTick) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::stateReg == 0)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 uartRec_::rx) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::sReg == 15)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 67) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::bReg >= 86) && (uartRec_::bReg <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg == 67)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 67) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut == 67)) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 (uartRec_::dOut == 141) ##1 true) |-> (uartRec_::dOut >= 86) && (uartRec_::dOut <= 141));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 67) ##2 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 67) ##2 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 67) ##1 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 67) ##1 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext >= 1) && (uartRec_::stateNext <= 3) ##2 (uartRec_::sReg == 15) ##1 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 !uartRec_::sTick ##2 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 67) ##2 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 67) ##1 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 67) ##3 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::rx ##3 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 1) ##3 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 0) ##3 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 67) ##3 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 67) ##3 true) |-> (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 1) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 6)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::stateReg == 1)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 uartRec_::sTick ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 uartRec_::rx ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::stateNext == 1)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 !uartRec_::rx) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 2)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 15) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54) ##4 uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 43));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 5) ##2 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::sNext >= 5) && (uartRec_::sNext <= 10));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 uartRec_::rxDoneTick ##1 uartRec_::sTick) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##3 uartRec_::rxDoneTick ##1 (uartRec_::stateReg == 0)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 67)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::rx) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 1)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) && uartRec_::sTick ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 67)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) && uartRec_::sTick ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 67)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 10) && (uartRec_::sReg <= 13)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 7) ##1 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 6) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 10) && (uartRec_::sReg <= 13) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 3) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 1) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 0) ##2 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 67)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 67)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 67)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 43)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 43)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 43)) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 6) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 6) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 !uartRec_::sTick ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 43) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 43) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 67) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 67) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 67) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 43) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::rx ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 67) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 1) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 67) ##1 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 0) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 67) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 0) ##2 true) |-> (uartRec_::sReg >= 10) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##3 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##3 (uartRec_::bNext == 128)) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 6) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sReg == 15) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext == 15) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 15) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 1) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sReg == 0) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext == 2) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext == 1) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 !uartRec_::rx) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sReg == 0)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sNext == 0)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::sNext == 0) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sNext == 0) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 13) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 14) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 13) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 1) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 0) && (uartRec_::nReg <= 1) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::stateNext == 1) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 27) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 27) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 27) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 27) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 27) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 27) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::stateNext == 1) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 !uartRec_::rx ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 27) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 0) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 43) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 27) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 43) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::stateReg == 1) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::sTick ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::sNext == 0) ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 !uartRec_::rx ##2 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 27) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::sNext == 0)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext == 27)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut == 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg == 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 !uartRec_::sTick) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext == 43)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut == 27)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg == 27)) |-> (uartRec_::sReg >= 0) && (uartRec_::sReg <= 5));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 9) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 8) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 5) ##3 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 4) && (uartRec_::sNext <= 6)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 10)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 7) && (uartRec_::sNext <= 10)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 10)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sReg >= 4) && (uartRec_::sReg <= 6)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 11) && (uartRec_::sReg <= 13)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 4) && (uartRec_::sReg <= 6)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sNext >= 7) && (uartRec_::sNext <= 10)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 195) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 195) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 214) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::dOut >= 108) && (uartRec_::dOut <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 214) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 108) ##1 true) |-> (uartRec_::bReg >= 108) && (uartRec_::bReg <= 216));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 11) && (uartRec_::sReg <= 13) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 6) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 7) && (uartRec_::sNext <= 10) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 4) && (uartRec_::sNext <= 6) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 12) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 uartRec_::rx) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 6) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 6) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 171) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 171) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 10) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##4 (uartRec_::bReg == 198)) |-> (uartRec_::bNext >= 128) && (uartRec_::bNext <= 236));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 10) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 10) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 6) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 10) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sReg == 15)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sNext == 15)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut == 27) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg == 27)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext == 27) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut == 27)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg == 27) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg == 27) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg == 27) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg == 27)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext == 27) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg == 27) ##1 true) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut == 27) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sNext == 1)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext == 27) ##3 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut == 27) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sNext == 0)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext == 27)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut == 27)) |-> (uartRec_::nNext >= 5) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext == 27) ##1 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut == 27) ##2 true) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext == 27)) |-> (uartRec_::nReg >= 5) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 4) ##3 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 9)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 4)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 10) && (uartRec_::sNext <= 15) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 4) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sNext >= 1) && (uartRec_::sNext <= 4) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 9) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 7) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 4) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##2 (uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 3) && (uartRec_::sReg <= 4) ##3 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 14) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##4 (uartRec_::dOut == 0) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 1) && (uartRec_::nNext <= 2) ##2 (uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 1) ##2 (uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 54) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 54) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 54) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 149) ##2 (uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) && (uartRec_::sReg == 15) && uartRec_::sTick) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 0) && (uartRec_::sNext == 0) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 161) ##2 (uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 128) ##2 (uartRec_::bReg == 0) ##1 true) |-> (uartRec_::nReg >= 1) && (uartRec_::nReg <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 !uartRec_::sTick ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) && uartRec_::rx ##1 (uartRec_::dOut == 0) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 171) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 2) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::dOut == 0) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 15) ##1 (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::dOut == 0) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##1 (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::dOut == 0) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::dOut == 0) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##1 (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::dOut == 0) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 0) ##1 (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70) ##1 (uartRec_::dOut == 0) && (uartRec_::sReg == 15)) |-> (uartRec_::nNext >= 1) && (uartRec_::nNext <= 4));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg == 14)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 4)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 3)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sReg >= 2) && (uartRec_::sReg <= 4)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 108) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 176) && (uartRec_::bNext <= 202) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 1) && (uartRec_::sNext <= 3) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 192) && (uartRec_::bNext <= 202) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 1) && (uartRec_::sNext <= 3) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 3) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg == 14) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 176) && (uartRec_::bReg <= 202) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 1) && (uartRec_::sNext <= 3) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 192) && (uartRec_::bNext <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 172) && (uartRec_::bNext <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 176) && (uartRec_::dOut <= 202) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) && (uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 1) && (uartRec_::sNext <= 3) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 15) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 216) ##4 (uartRec_::dOut == 101)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 4) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 108) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 108) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 108) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 108) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 5) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 108) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 108) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && uartRec_::rx ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 !uartRec_::rx && (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 (uartRec_::sNext == 1) && (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 (uartRec_::nReg == 7)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 !uartRec_::rx && (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 171) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sReg >= 13) && (uartRec_::sReg <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 (uartRec_::sNext == 1) && (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sReg >= 8) && (uartRec_::sReg <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0) && uartRec_::sTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 (uartRec_::nNext == 7) && (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 (uartRec_::nReg == 7)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sReg >= 11) && (uartRec_::sReg <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 48)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 229) ##1 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 171) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 6)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 (uartRec_::nNext == 7) && (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sReg >= 8) && (uartRec_::sReg <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0) && uartRec_::sTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 182) ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sReg >= 13) && (uartRec_::sReg <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 182) ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && uartRec_::rx ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 64)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) && (uartRec_::sReg >= 11) && (uartRec_::sReg <= 15) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 5) ##3 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg == 15) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 (uartRec_::nNext == 7)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 182) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 134) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && uartRec_::rx ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sNext >= 11) && (uartRec_::sNext <= 15) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::nNext == 7) && (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sNext >= 13) && (uartRec_::sNext <= 15) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) && uartRec_::sTick ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 182) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##2 (uartRec_::nReg == 7)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 !uartRec_::rx && (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 171) && (uartRec_::bNext <= 229) ##1 (uartRec_::bNext == 108) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::sNext == 1) && (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 134) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) ##1 (uartRec_::nReg == 7) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 108) && (uartRec_::sReg >= 8) && (uartRec_::sReg <= 15) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 !uartRec_::sTick ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 108) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 108) && (uartRec_::bNext <= 229) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 229) ##1 (uartRec_::bNext == 108) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 229) ##1 (uartRec_::bNext == 108) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg == 43) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext == 43) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 uartRec_::rx ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut == 43) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 108) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 108) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##1 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##1 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 0) && (uartRec_::nNext <= 2) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext >= 6) && (uartRec_::nNext <= 7) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##1 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##1 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 6) && (uartRec_::nReg <= 7) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 134) && (uartRec_::bNext <= 229) ##1 (uartRec_::bNext == 108) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 108) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 6) && (uartRec_::nReg <= 7) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg >= 6) && (uartRec_::nReg <= 7) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 108) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 229) ##1 (uartRec_::bNext == 108) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 108) && (uartRec_::bNext <= 229) ##1 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 64) && (uartRec_::bNext <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 96) && (uartRec_::bReg <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 96) && (uartRec_::dOut <= 149) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 3)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sReg >= 2) && (uartRec_::sReg <= 3)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 13) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 96) && (uartRec_::bNext <= 149) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 141) && (uartRec_::bNext <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 172) && (uartRec_::bNext <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sNext >= 2) && (uartRec_::sNext <= 3) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 128) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 141) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 128) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 192) && (uartRec_::bNext <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg == 15) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 192) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 192) && (uartRec_::dOut <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 141) && (uartRec_::bReg <= 216) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 74) && (uartRec_::bNext <= 141) ##2 (uartRec_::bNext == 108) ##1 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 70));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 86) && (uartRec_::dOut <= 141) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 86) && (uartRec_::bReg <= 141) ##3 (uartRec_::bReg == 108) ##1 (uartRec_::sReg == 0)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 67));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 4) ##3 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::sReg >= 4) && (uartRec_::sReg <= 9));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 1) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 !uartRec_::sTick ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 1)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sReg == 1) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::stateReg == 0)) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::sReg == 15)) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext == 67)) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg == 67)) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut == 67)) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::sReg == 15) ##1 uartRec_::sTick) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 uartRec_::rx) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 10) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 10) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 67) ##2 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 67) ##1 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 !uartRec_::sTick ##2 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 67) ##2 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 67) ##1 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext >= 1) && (uartRec_::stateNext <= 3) ##2 (uartRec_::sReg == 15) ##1 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 67) ##2 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 67) ##1 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 uartRec_::rx ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 0) ##3 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 67) ##3 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 1) ##3 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::rx ##3 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 67) ##3 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 67) ##3 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 8) && (uartRec_::sNext <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##2 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 224) && (uartRec_::bNext <= 229) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##2 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 14) ##3 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut == 43)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg == 43) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext == 43) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg == 43)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sNext == 3)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut == 43) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg == 43) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 !uartRec_::rx ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext == 43) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext == 43)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut == 43) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sReg == 1)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 !uartRec_::rx ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 54) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 54) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bNext == 27) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::sReg >= 5) && (uartRec_::sReg <= 9) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bReg == 27) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::bReg == 27)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 9)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::dOut == 27) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sNext >= 5) && (uartRec_::sNext <= 9) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::dOut == 27)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg == 10)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##2 (uartRec_::sNext == 0)) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70) ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 101) ##1 (uartRec_::sReg == 10) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229) ##4 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 108) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 149) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 128) && (uartRec_::bNext <= 236) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 224) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229) ##4 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74) ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 172) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 101) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 161)) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 108) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 149) && (uartRec_::bReg <= 216) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229) ##1 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 229) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 172) && (uartRec_::dOut <= 216) ##1 (uartRec_::bNext == 101) ##2 true) |-> (uartRec_::nReg >= 0) && (uartRec_::nReg <= 3));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 70) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 74) ##2 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 21) ##1 true) |-> (uartRec_::nNext >= 0) && (uartRec_::nNext <= 3));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 25) && (uartRec_::bReg <= 43) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 25) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 15) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 uartRec_::rx ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 54) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 0) && (uartRec_::bReg <= 43) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 0) && (uartRec_::dOut <= 54) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 43) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 0) && (uartRec_::bNext <= 54) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext == 0) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 !uartRec_::rx) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 1) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::sNext == 0) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sNext == 0) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sReg == 0) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext == 1) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::sNext == 2) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::sReg == 0) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 6) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 6) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 43) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::sNext == 0)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 43) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 0) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 43) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::stateNext == 1)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 43)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 27)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 43)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 27)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 43)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 !uartRec_::rx) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 27)) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 54) && (uartRec_::bReg <= 86) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut >= 54) && (uartRec_::dOut <= 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext >= 54) && (uartRec_::bNext <= 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext == 27) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg >= 54) && (uartRec_::bReg <= 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut == 27) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg == 27) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 54) && (uartRec_::dOut <= 86) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::stateNext == 0)) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg == 67)) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 27) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && uartRec_::rxDoneTick ##4 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 27) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && uartRec_::rxDoneTick ##4 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 3) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::sTick ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateReg == 3) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 54) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut == 67)) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext == 67)) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::sReg == 15)) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::stateReg == 0)) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && uartRec_::rxDoneTick ##4 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::sNext == 15)) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::sReg == 15) ##1 uartRec_::sTick) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 27) ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 54) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 67) ##2 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 67) ##1 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 67) ##1 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext >= 1) && (uartRec_::stateNext <= 3) ##2 (uartRec_::sReg == 15) ##1 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 !uartRec_::sTick ##2 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 67) ##2 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 67) ##1 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 67) ##2 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 54) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 67) ##3 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 67) ##3 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 1) ##3 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 67) ##3 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::rx ##3 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 0) ##3 true) |-> uartRec_::rx);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 54) ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sNext == 0)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bNext == 27) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bReg == 27)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bNext == 27) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sReg == 0)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::bNext == 27)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bNext == 27) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::bReg == 27) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::bReg == 27) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::sNext == 1)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::bReg == 27) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && (uartRec_::stateReg == 0) ##4 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##2 (uartRec_::dOut == 27) ##2 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##3 (uartRec_::dOut == 27) ##1 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##1 (uartRec_::dOut == 27) ##3 true) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && (uartRec_::stateReg == 0)) |-> (uartRec_::nNext >= 4) && (uartRec_::nNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateReg == 0) ##4 (uartRec_::dOut == 27)) |-> (uartRec_::nReg >= 4) && (uartRec_::nReg <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 5) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 15) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 15) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 67) && (uartRec_::bNext <= 171) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 67) && (uartRec_::dOut <= 86) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut >= 67) && (uartRec_::dOut <= 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 67) && (uartRec_::bReg <= 86) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext >= 67) && (uartRec_::bNext <= 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg >= 67) && (uartRec_::bReg <= 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 !uartRec_::rx) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 uartRec_::sTick ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 uartRec_::rx ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut >= 27) && (uartRec_::dOut <= 43) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext >= 27) && (uartRec_::bNext <= 43) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 15) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg >= 27) && (uartRec_::bReg <= 43) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 12) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 9) && (uartRec_::sNext <= 12) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::sNext == 0) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::stateNext == 1) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 27) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::stateNext == 1) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 27) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 27) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 !uartRec_::rx ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 27) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 27) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 27) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 27) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 27) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 !uartRec_::rx ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 27) && uartRec_::rxDoneTick ##4 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::dOut == 67) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::bReg == 67)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bReg == 67) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg == 67) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::dOut == 67)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut == 67) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext == 67) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::bNext == 67) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 43) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext == 27)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::sTick ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateReg == 3) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 0) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bNext == 43)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 27) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 43) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 !uartRec_::sTick) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 43) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut == 43)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 43) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg == 43)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 43) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 27) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 43) ##2 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::dOut == 27)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 27) ##3 true) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 (uartRec_::bReg == 27)) |-> (uartRec_::sNext >= 0) && (uartRec_::sNext <= 7));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 1) && (uartRec_::sNext <= 3) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 1) && (uartRec_::sNext <= 3) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 6) && (uartRec_::sReg <= 9)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 5)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 6) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 6) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 7) && (uartRec_::sNext <= 10) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 7) && (uartRec_::sReg <= 10) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 4) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 10)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 3) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 10) && (uartRec_::sNext <= 12) && (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 10) && (uartRec_::sNext <= 12) && (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 3) && (uartRec_::sNext <= 6) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 2) && (uartRec_::sReg <= 5) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 3) && (uartRec_::sReg <= 6)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 13) && (uartRec_::sNext <= 15) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 6) && (uartRec_::sReg <= 8) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 7) && (uartRec_::sReg <= 9)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sNext >= 0) && (uartRec_::sNext <= 4)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 3) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 2) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 1) && (uartRec_::sNext <= 3) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 2) && (uartRec_::sReg <= 4) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 4) && (uartRec_::sNext <= 6) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 4) && (uartRec_::sReg <= 6) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 4) && (uartRec_::sReg <= 6)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 5) && (uartRec_::sReg <= 7) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 3)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 3) && (uartRec_::sReg <= 5)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 10) && (uartRec_::sNext <= 12) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sNext >= 10) && (uartRec_::sNext <= 12) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 10) && (uartRec_::sReg <= 12) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##2 (uartRec_::sReg >= 10) && (uartRec_::sReg <= 12) ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 8) && (uartRec_::sReg <= 9) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 10) && (uartRec_::sReg <= 12)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext >= 0) && (uartRec_::sNext <= 2) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##1 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 9) && (uartRec_::sReg <= 10) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg >= 1) && (uartRec_::sReg <= 2)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 11) && (uartRec_::sReg <= 12) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::sReg >= 0) && (uartRec_::sReg <= 1) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##2 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##3 (uartRec_::sReg == 6)) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##3 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 67)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 uartRec_::rx) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 67)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 67)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateReg == 0) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 67) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 uartRec_::sTick ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 uartRec_::rx ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 149) && (uartRec_::bNext <= 236) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::bReg >= 0) && (uartRec_::bReg <= 101));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::sNext == 15) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 161) && (uartRec_::bNext <= 236) ##4 (uartRec_::stateNext == 3)) |-> (uartRec_::dOut >= 0) && (uartRec_::dOut <= 101));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 67) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::stateNext == 0) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 43)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 43)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::dOut == 67)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 67)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bNext == 43)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 (uartRec_::bReg == 67)) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 43) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 43) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 43) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 67) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 43) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 67) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bReg == 67) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::dOut == 67) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 !uartRec_::sTick ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 0) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 67) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 43) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 0) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 67) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 33) && (uartRec_::bNext <= 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 1) ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 (uartRec_::bNext == 43) ##1 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::rx ##2 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 43) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 uartRec_::rxDoneTick ##3 true) |-> (uartRec_::sReg >= 6) && (uartRec_::sReg <= 15));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 171) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 86) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bReg == 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::dOut == 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 86) && (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::stateNext == 3) ##1 (uartRec_::bNext == 86) ##2 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::sNext == 0) ##1 (uartRec_::stateNext == 3) ##3 true) |-> (uartRec_::bNext >= 0) && (uartRec_::bNext <= 108));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 2) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 2) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 4)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 4) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 3)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 3) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 5) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 5)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##1 uartRec_::rxDoneTick ##2 true) |-> uartRec_::sTick);
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nReg == 6) ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::nNext == 6) ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 67)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 uartRec_::sTick) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 67)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 67)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 43)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 67)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::rx) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 67)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 0)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 43)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 43)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 67)) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 43) && (uartRec_::bReg <= 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut >= 43) && (uartRec_::dOut <= 67)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 uartRec_::sTick) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg >= 43) && (uartRec_::bReg <= 67)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 43) && (uartRec_::dOut <= 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 1)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext >= 43) && (uartRec_::bNext <= 67)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 43) && (uartRec_::bNext <= 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::sTick ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##2 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##3 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 50) && (uartRec_::dOut <= 88) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##4 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::reset) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 50) && (uartRec_::bReg <= 88) ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (!uartRec_::rx ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg >= 33) && (uartRec_::bReg <= 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut >= 33) && (uartRec_::dOut <= 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 67) && uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext >= 48) && (uartRec_::bNext <= 88) ##2 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 67)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 43)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::sNext == 0)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 43)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::dOut == 67)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 !uartRec_::rx) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::stateNext == 0)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bReg == 67)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::rxDoneTick ##1 (uartRec_::bNext == 43)) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) (uartRec_::sTick ##1 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateNext >= 0) && (uartRec_::stateNext <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bReg == 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::dOut == 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
assert property(@(posedge uartRec_::clk) ((uartRec_::bNext == 43) ##3 uartRec_::rxDoneTick ##1 true) |-> (uartRec_::stateReg >= 0) && (uartRec_::stateReg <= 2));
