/****************************************************************************
 *     Copyright (c) 1999-2016, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Mon Feb  8 12:53:12 2016
 *                 Full Compile MD5 Checksum  7c463a9180016920b3e03273285ff33d
 *                     (minus title and desc)
 *                 MD5 Checksum               30fed0099690880293569d98807ed1d8
 *
 * lock_release:   n/a
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     749
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *                 Script Source              /tools/dvtsw/current/Linux/combo_header.pl
 *                 DVTSWVER                   current
 *
 *
 ***************************************************************************/

#ifndef BCHP_XPT_MSG_DAT_ERR_INTR_L2_H__
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_H__

/***************************************************************************
 *XPT_MSG_DAT_ERR_INTR_L2
 ***************************************************************************/
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS  0x00a3fb80 /* [RO] CPU interrupt Status Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET     0x00a3fb84 /* [WO] CPU interrupt Set Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR   0x00a3fb88 /* [WO] CPU interrupt Clear Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS 0x00a3fb8c /* [RO] CPU interrupt Mask Status Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET 0x00a3fb90 /* [WO] CPU interrupt Mask Set Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR 0x00a3fb94 /* [WO] CPU interrupt Mask Clear Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS  0x00a3fb98 /* [RO] PCI interrupt Status Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET     0x00a3fb9c /* [WO] PCI interrupt Set Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR   0x00a3fba0 /* [WO] PCI interrupt Clear Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS 0x00a3fba4 /* [RO] PCI interrupt Mask Status Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET 0x00a3fba8 /* [WO] PCI interrupt Mask Set Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR 0x00a3fbac /* [WO] PCI interrupt Mask Clear Register */

/***************************************************************************
 *CPU_STATUS - CPU interrupt Status Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_reserved0_MASK     0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_reserved0_SHIFT    8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_SET - CPU interrupt Set Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_reserved0_MASK        0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_reserved0_SHIFT       8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_MPT_ERROR_INTR_MASK   0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_MPT_ERROR_INTR_SHIFT  4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSC_ERROR_INTR_MASK   0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSC_ERROR_INTR_SHIFT  3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PES_ERROR_INTR_MASK   0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PES_ERROR_INTR_SHIFT  2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSI_ERROR_INTR_MASK   0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSI_ERROR_INTR_SHIFT  1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_CRC_ERROR_INTR_MASK   0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_CRC_ERROR_INTR_SHIFT  0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_CLEAR - CPU interrupt Clear Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_reserved0_MASK      0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_reserved0_SHIFT     8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_MASK_STATUS - CPU interrupt Mask Status Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_reserved0_MASK 0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_reserved0_SHIFT 8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *CPU_MASK_SET - CPU interrupt Mask Set Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_reserved0_MASK   0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_reserved0_SHIFT  8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *CPU_MASK_CLEAR - CPU interrupt Mask Clear Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_reserved0_MASK 0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_reserved0_SHIFT 8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_STATUS - PCI interrupt Status Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_reserved0_MASK     0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_reserved0_SHIFT    8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_SET - PCI interrupt Set Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_reserved0_MASK        0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_reserved0_SHIFT       8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_MPT_ERROR_INTR_MASK   0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_MPT_ERROR_INTR_SHIFT  4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSC_ERROR_INTR_MASK   0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSC_ERROR_INTR_SHIFT  3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PES_ERROR_INTR_MASK   0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PES_ERROR_INTR_SHIFT  2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSI_ERROR_INTR_MASK   0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSI_ERROR_INTR_SHIFT  1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_CRC_ERROR_INTR_MASK   0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_CRC_ERROR_INTR_SHIFT  0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_CLEAR - PCI interrupt Clear Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_reserved0_MASK      0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_reserved0_SHIFT     8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_MASK_STATUS - PCI interrupt Mask Status Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_reserved0_MASK 0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_reserved0_SHIFT 8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_MASK_SET - PCI interrupt Mask Set Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_reserved0_MASK   0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_reserved0_SHIFT  8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_MASK_CLEAR - PCI interrupt Mask Clear Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_reserved0_MASK 0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_reserved0_SHIFT 8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_CRC_ERROR_INTR_DEFAULT 0x00000001

#endif /* #ifndef BCHP_XPT_MSG_DAT_ERR_INTR_L2_H__ */

/* End of File */
