TimeQuest Timing Analyzer report for SDMapper
Sat Feb 25 16:22:29 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_i'
 12. Slow Model Setup: 'A[2]'
 13. Slow Model Setup: 'sd_sel_q[0]'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'A[2]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'sd_sel_q[0]'
 18. Slow Model Hold: 'clock_i'
 19. Slow Model Recovery: 'clock_i'
 20. Slow Model Recovery: 'A[2]'
 21. Slow Model Removal: 'A[2]'
 22. Slow Model Removal: 'clock_i'
 23. Slow Model Minimum Pulse Width: 'A[2]'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'clock_i'
 26. Slow Model Minimum Pulse Width: 'sd_sel_q[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clock_i'
 43. Fast Model Setup: 'A[2]'
 44. Fast Model Setup: 'sd_sel_q[0]'
 45. Fast Model Setup: 'CLOCK_50'
 46. Fast Model Hold: 'A[2]'
 47. Fast Model Hold: 'CLOCK_50'
 48. Fast Model Hold: 'clock_i'
 49. Fast Model Hold: 'sd_sel_q[0]'
 50. Fast Model Recovery: 'clock_i'
 51. Fast Model Recovery: 'A[2]'
 52. Fast Model Removal: 'A[2]'
 53. Fast Model Removal: 'clock_i'
 54. Fast Model Minimum Pulse Width: 'A[2]'
 55. Fast Model Minimum Pulse Width: 'CLOCK_50'
 56. Fast Model Minimum Pulse Width: 'clock_i'
 57. Fast Model Minimum Pulse Width: 'sd_sel_q[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SDMapper                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; A[2]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] }        ;
; CLOCK_50    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }    ;
; clock_i     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_i }     ;
; sd_sel_q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_sel_q[0] } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                            ;
+------------+-----------------+-------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                  ;
+------------+-----------------+-------------+-------------------------------------------------------+
; 154.51 MHz ; 143.8 MHz       ; A[2]        ; limit due to high minimum pulse width violation (tch) ;
; 224.11 MHz ; 224.11 MHz      ; clock_i     ;                                                       ;
; 438.98 MHz ; 438.98 MHz      ; sd_sel_q[0] ;                                                       ;
+------------+-----------------+-------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -7.410 ; -218.596      ;
; A[2]        ; -2.736 ; -10.871       ;
; sd_sel_q[0] ; -0.639 ; -0.639        ;
; CLOCK_50    ; 2.116  ; 0.000         ;
+-------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; A[2]        ; -14.007 ; -105.284      ;
; CLOCK_50    ; -1.864  ; -1.864        ;
; sd_sel_q[0] ; 0.004   ; 0.000         ;
; clock_i     ; 0.343   ; 0.000         ;
+-------------+---------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clock_i ; -0.420 ; -0.420        ;
; A[2]    ; 4.238  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -3.494 ; -31.438       ;
; clock_i ; 1.172  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; A[2]        ; -2.977 ; -110.141        ;
; CLOCK_50    ; -1.631 ; -2.853          ;
; clock_i     ; -0.611 ; -57.434         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.410 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.987      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.245 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.822      ;
; -7.239 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -6.373     ; 1.404      ;
; -6.891 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -6.374     ; 1.055      ;
; -6.888 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -6.374     ; 1.052      ;
; -6.747 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -6.374     ; 0.911      ;
; -6.746 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -6.374     ; 0.910      ;
; -6.744 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -6.374     ; 0.908      ;
; -6.743 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -6.374     ; 0.907      ;
; -6.743 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -6.374     ; 0.907      ;
; -6.741 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -6.374     ; 0.905      ;
; -6.737 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -6.374     ; 0.901      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.599 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.176      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.574 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.387      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.434 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.961     ; 4.011      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
; -6.428 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.725     ; 4.241      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.736 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -2.366     ; 0.908      ;
; -2.727 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -2.366     ; 0.899      ;
; -2.704 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -2.366     ; 1.376      ;
; -2.704 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -2.366     ; 1.376      ;
; 0.135  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.091      ; 5.494      ;
; 0.135  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.091      ; 5.494      ;
; 0.135  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.091      ; 5.494      ;
; 0.135  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.091      ; 5.494      ;
; 0.169  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.450      ;
; 0.169  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.450      ;
; 0.169  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.450      ;
; 0.169  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.450      ;
; 0.169  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.450      ;
; 0.188  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.431      ;
; 0.188  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.431      ;
; 0.188  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.431      ;
; 0.188  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.431      ;
; 0.188  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.431      ;
; 0.229  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.089      ; 5.398      ;
; 0.263  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.356      ;
; 0.263  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.356      ;
; 0.263  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.356      ;
; 0.263  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.356      ;
; 0.263  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 5.081      ; 5.356      ;
; 0.635  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.091      ; 5.494      ;
; 0.635  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.091      ; 5.494      ;
; 0.635  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.091      ; 5.494      ;
; 0.635  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.091      ; 5.494      ;
; 0.669  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.450      ;
; 0.669  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.450      ;
; 0.669  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.450      ;
; 0.669  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.450      ;
; 0.669  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.450      ;
; 0.688  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.431      ;
; 0.688  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.431      ;
; 0.688  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.431      ;
; 0.688  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.431      ;
; 0.688  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.431      ;
; 0.729  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.089      ; 5.398      ;
; 0.763  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.356      ;
; 0.763  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.356      ;
; 0.763  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.356      ;
; 0.763  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.356      ;
; 0.763  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 5.081      ; 5.356      ;
; 5.736  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 7.273      ; 2.575      ;
; 6.453  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 7.272      ; 1.857      ;
; 8.956  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.177     ; 1.170      ;
; 9.169  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.200     ; 1.216      ;
; 9.209  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.197     ; 1.171      ;
; 9.228  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.198     ; 1.158      ;
; 9.278  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.199     ; 0.635      ;
; 9.281  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.424     ; 0.635      ;
; 9.496  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.424     ; 0.635      ;
; 9.789  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 10.424     ; 0.635      ;
; 11.623 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 12.997     ; 2.189      ;
; 11.893 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 12.996     ; 1.918      ;
; 12.123 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 12.997     ; 2.189      ;
; 12.393 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 12.996     ; 1.918      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sd_sel_q[0]'                                                                        ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.639 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 1.513      ; 1.794      ;
; -0.139 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 1.513      ; 1.794      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 2.116 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 2.032      ; 0.731      ;
; 2.616 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 2.032      ; 0.731      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                                                               ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -14.007 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 15.362     ; 1.918      ;
; -13.737 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 15.363     ; 2.189      ;
; -13.507 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 15.362     ; 1.918      ;
; -13.237 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 15.363     ; 2.189      ;
; -9.789  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.424     ; 0.635      ;
; -9.789  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.424     ; 0.635      ;
; -9.789  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.424     ; 0.635      ;
; -9.564  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.199     ; 0.635      ;
; -9.040  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.198     ; 1.158      ;
; -9.026  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.197     ; 1.171      ;
; -9.007  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.177     ; 1.170      ;
; -8.984  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 10.200     ; 1.216      ;
; -8.619  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 10.190     ; 1.857      ;
; -7.902  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 10.191     ; 2.575      ;
; -1.276  ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 2.366      ; 1.376      ;
; -1.276  ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 2.366      ; 1.376      ;
; -1.253  ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 2.366      ; 0.899      ;
; -1.244  ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 2.366      ; 0.908      ;
; -0.011  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.356      ;
; -0.011  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.356      ;
; -0.011  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.356      ;
; -0.011  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.356      ;
; -0.011  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.356      ;
; 0.023   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.089      ; 5.398      ;
; 0.064   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.431      ;
; 0.064   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.431      ;
; 0.064   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.431      ;
; 0.064   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.431      ;
; 0.064   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.431      ;
; 0.083   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.450      ;
; 0.083   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.450      ;
; 0.083   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.450      ;
; 0.083   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.450      ;
; 0.083   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.081      ; 5.450      ;
; 0.117   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 5.091      ; 5.494      ;
; 0.117   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 5.091      ; 5.494      ;
; 0.117   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 5.091      ; 5.494      ;
; 0.117   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 5.091      ; 5.494      ;
; 0.489   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.356      ;
; 0.489   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.356      ;
; 0.489   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.356      ;
; 0.489   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.356      ;
; 0.489   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.356      ;
; 0.523   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.089      ; 5.398      ;
; 0.564   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.431      ;
; 0.564   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.431      ;
; 0.564   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.431      ;
; 0.564   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.431      ;
; 0.564   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.431      ;
; 0.583   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.450      ;
; 0.583   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.450      ;
; 0.583   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.450      ;
; 0.583   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.450      ;
; 0.583   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.081      ; 5.450      ;
; 0.617   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 5.091      ; 5.494      ;
; 0.617   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 5.091      ; 5.494      ;
; 0.617   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 5.091      ; 5.494      ;
; 0.617   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 5.091      ; 5.494      ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.864 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 2.032      ; 0.731      ;
; -1.364 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 2.032      ; 0.731      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sd_sel_q[0]'                                                                        ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.004 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 1.513      ; 1.794      ;
; 0.504 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 1.513      ; 1.794      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_i'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 0.789      ; 0.918      ;
; 0.445 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.635 ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.921      ;
; 0.638 ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.924      ;
; 0.773 ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.059      ;
; 0.778 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.064      ;
; 0.796 ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.082      ;
; 0.880 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.166      ;
; 0.882 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.168      ;
; 0.884 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.170      ;
; 0.945 ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.231      ;
; 0.946 ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.949 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.234      ;
; 0.971 ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.257      ;
; 0.974 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.260      ;
; 0.976 ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.264      ;
; 0.987 ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 1.008 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.293      ;
; 1.009 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.294      ;
; 1.019 ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.027 ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.313      ;
; 1.031 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.316      ;
; 1.035 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|spi_data_q[1]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.320      ;
; 1.039 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.325      ;
; 1.107 ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.394      ;
; 1.133 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.420      ;
; 1.184 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[0]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.469      ;
; 1.185 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.470      ;
; 1.186 ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.471      ;
; 1.191 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.477      ;
; 1.204 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.490      ;
; 1.211 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.497      ;
; 1.256 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.542      ;
; 1.257 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.543      ;
; 1.259 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.546      ;
; 1.272 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.557      ;
; 1.279 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.564      ;
; 1.285 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.569      ;
; 1.301 ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.586      ;
; 1.317 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.603      ;
; 1.358 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.642      ;
; 1.360 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.644      ;
; 1.362 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.647      ;
; 1.362 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; -0.002     ; 1.646      ;
; 1.403 ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.689      ;
; 1.407 ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.434 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.719      ;
; 1.449 ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.457 ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.743      ;
; 1.464 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.749      ;
; 1.464 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.749      ;
; 1.464 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.749      ;
; 1.473 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.759      ;
; 1.483 ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.769      ;
; 1.487 ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.796      ;
; 1.526 ; spi:portaspi|state_s.s_running  ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.812      ;
; 1.529 ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.537 ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.823      ;
; 1.552 ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 1.837      ;
; 1.563 ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.849      ;
; 1.567 ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; tmr_cnt_q[9]                    ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; tmr_cnt_q[11]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.855      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_i'                                                                                           ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.420 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 1.458      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 4.238 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 6.373      ; 2.673      ;
; 4.246 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 6.372      ; 2.664      ;
; 4.246 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 6.372      ; 2.664      ;
; 4.246 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 6.372      ; 2.664      ;
; 4.246 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 6.372      ; 2.664      ;
; 4.246 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 6.372      ; 2.664      ;
; 4.246 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 6.372      ; 2.664      ;
; 4.246 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 6.372      ; 2.664      ;
; 4.246 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 6.372      ; 2.664      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 6.372      ; 2.664      ;
; -3.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 6.372      ; 2.664      ;
; -3.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 6.372      ; 2.664      ;
; -3.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 6.372      ; 2.664      ;
; -3.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 6.372      ; 2.664      ;
; -3.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 6.372      ; 2.664      ;
; -3.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 6.372      ; 2.664      ;
; -3.494 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 6.372      ; 2.664      ;
; -3.486 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 6.373      ; 2.673      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.172 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.458      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -2.977 ; -1.866       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -2.977 ; -1.866       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -2.977 ; -1.866       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -2.977 ; -1.866       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -2.977 ; -1.866       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -2.977 ; -1.866       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -2.977 ; -1.866       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -2.977 ; -1.866       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.866 ; -1.866       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.866 ; -1.866       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.866 ; -1.866       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.866 ; -1.866       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.866 ; -1.866       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.866 ; -1.866       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.866 ; -1.866       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.866 ; -1.866       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.866 ; -1.866       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.866 ; -1.866       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.866 ; -1.866       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.866 ; -1.866       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.866 ; -1.866       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -1.866 ; -1.866       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -1.163 ; -0.052       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -1.163 ; -0.052       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -1.163 ; -0.052       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -1.163 ; -0.052       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+-----------+-------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port  ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+-------------+---------+---------+------------+-----------------+
; A[*]      ; A[2]        ; 1.292   ; 1.292   ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.292   ; 1.292   ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.977   ; 3.977   ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.977   ; 3.977   ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.384   ; 3.384   ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.693   ; 0.693   ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.569   ; 0.569   ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -4.144  ; -4.144  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -4.144  ; -4.144  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -4.016  ; -4.016  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -9.594  ; -9.594  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -9.594  ; -9.594  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -9.775  ; -9.775  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 6.549   ; 6.549   ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 5.682   ; 5.682   ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 4.958   ; 4.958   ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.365   ; 0.365   ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 5.240   ; 5.240   ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 5.818   ; 5.818   ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 5.902   ; 5.902   ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 6.287   ; 6.287   ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 6.549   ; 6.549   ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 5.624   ; 5.624   ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 4.121   ; 4.121   ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.771   ; 3.771   ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.866   ; 2.866   ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 5.624   ; 5.624   ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 3.447   ; 3.447   ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.646   ; 1.646   ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.613   ; 2.613   ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.359   ; 2.359   ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -4.612  ; -4.612  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -4.612  ; -4.612  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -0.532  ; -0.532  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -4.484  ; -4.484  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -10.062 ; -10.062 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -10.062 ; -10.062 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -10.252 ; -10.252 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 13.618  ; 13.618  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 9.368   ; 9.368   ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 8.644   ; 8.644   ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 4.051   ; 4.051   ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 8.439   ; 8.439   ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.955  ; 10.955  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 11.039  ; 11.039  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 11.424  ; 11.424  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 11.686  ; 11.686  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 11.802  ; 11.802  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 13.618  ; 13.618  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 11.534  ; 11.534  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 12.747  ; 12.747  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 13.041  ; 13.041  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 11.548  ; 11.548  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 11.465  ; 11.465  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 8.888   ; 8.888   ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 6.908   ; 6.908   ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 6.226   ; 6.226   ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 6.908   ; 6.908   ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.526   ; 5.526   ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 4.910   ; 4.910   ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.165   ; 5.165   ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 4.686   ; 4.686   ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 5.926   ; 5.926   ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 5.384   ; 5.384   ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.816   ; 7.816   ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.816   ; 7.816   ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 7.944   ; 7.944   ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 7.900   ; 7.900   ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.082   ; 4.082   ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.082   ; 4.082   ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 6.912   ; 6.912   ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.469   ; 7.469   ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 7.610   ; 7.610   ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-----------+-------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port  ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+-------------+---------+---------+------------+-----------------+
; A[*]      ; A[2]        ; 1.822   ; 1.822   ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.822   ; 1.822   ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 2.501   ; 2.501   ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.501   ; 2.501   ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.654   ; 1.654   ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.145   ; 2.145   ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.321  ; -0.321  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 7.135   ; 7.135   ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 7.135   ; 7.135   ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 7.007   ; 7.007   ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 12.389  ; 12.389  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 12.208  ; 12.208  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 12.389  ; 12.389  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.011   ; 0.011   ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -3.704  ; -3.704  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -4.559  ; -4.559  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.011   ; 0.011   ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -4.411  ; -4.411  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -4.893  ; -4.893  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -4.977  ; -4.977  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -5.362  ; -5.362  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -5.624  ; -5.624  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.095   ; 2.095   ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.114   ; 0.114   ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.463   ; 0.463   ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.736   ; 0.736   ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; -1.854  ; -1.854  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.342   ; 1.342   ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.054   ; 2.054   ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.095   ; 2.095   ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.755   ; 1.755   ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 7.612   ; 7.612   ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 7.612   ; 7.612   ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 1.135   ; 1.135   ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 7.484   ; 7.484   ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 12.866  ; 12.866  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 12.676  ; 12.676  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 12.866  ; 12.866  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -2.541  ; -2.541  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -7.408  ; -7.408  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -7.135  ; -7.135  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -2.541  ; -2.541  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -6.874  ; -6.874  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -8.665  ; -8.665  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -8.749  ; -8.749  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -9.134  ; -9.134  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -9.396  ; -9.396  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -9.162  ; -9.162  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -10.978 ; -10.978 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -9.483  ; -9.483  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -10.107 ; -10.107 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -10.401 ; -10.401 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -9.497  ; -9.497  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -8.258  ; -8.258  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -6.767  ; -6.767  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -4.438  ; -4.438  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -5.978  ; -5.978  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -6.660  ; -6.660  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -5.278  ; -5.278  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -4.662  ; -4.662  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -4.917  ; -4.917  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -4.438  ; -4.438  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -5.678  ; -5.678  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -5.136  ; -5.136  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -6.468  ; -6.468  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -6.468  ; -6.468  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -6.596  ; -6.596  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -7.367  ; -7.367  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -3.549  ; -3.549  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -3.549  ; -3.549  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -6.489  ; -6.489  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -6.334  ; -6.334  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -6.475  ; -6.475  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 8.921  ; 8.921  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 22.846 ; 22.846 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 22.474 ; 22.474 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 22.846 ; 22.846 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 19.436 ; 19.436 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 19.858 ; 19.858 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 20.732 ; 20.732 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 21.005 ; 21.005 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 21.087 ; 21.087 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 21.607 ; 21.607 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 17.410 ; 17.410 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.946 ; 15.946 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 16.061 ; 16.061 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 16.061 ; 16.061 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 17.410 ; 17.410 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 17.807 ; 17.807 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 15.306 ; 15.306 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 14.961 ; 14.961 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 14.956 ; 14.956 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 14.998 ; 14.998 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 15.000 ; 15.000 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 14.988 ; 14.988 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 14.974 ; 14.974 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 15.306 ; 15.306 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 17.184 ; 17.184 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 15.918 ; 15.918 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 17.184 ; 17.184 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 16.059 ; 16.059 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 15.899 ; 15.899 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 15.867 ; 15.867 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.943 ; 15.943 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 16.238 ; 16.238 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 10.699 ; 10.699 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 9.904  ; 9.904  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 9.997  ; 9.997  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.050  ; 9.050  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.910  ; 9.910  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 9.868  ; 9.868  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 10.513 ; 10.513 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 10.699 ; 10.699 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.721 ; 14.721 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 13.060 ; 13.060 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.193 ; 11.193 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.721 ; 14.721 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.183 ; 11.183 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 10.487 ; 10.487 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.900  ; 9.900  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 8.921  ; 8.921  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 24.854 ; 24.854 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 24.354 ; 24.354 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 24.854 ; 24.854 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 22.281 ; 22.281 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 22.537 ; 22.537 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 22.655 ; 22.655 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 24.004 ; 24.004 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 24.086 ; 24.086 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 24.606 ; 24.606 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.696 ; 15.696 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.257 ; 15.257 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 15.689 ; 15.689 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 15.696 ; 15.696 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 14.090 ; 14.090 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.562 ; 15.562 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 12.487 ; 12.487 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 12.370 ; 12.370 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 12.487 ; 12.487 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 12.172 ; 12.172 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 12.176 ; 12.176 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 11.840 ; 11.840 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 11.835 ; 11.835 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 11.840 ; 11.840 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 12.948 ; 12.948 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.490 ; 12.490 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 11.688 ; 11.688 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.161 ; 12.161 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 12.530 ; 12.530 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 11.733 ; 11.733 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 12.948 ; 12.948 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.622 ; 12.622 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 14.348 ; 14.348 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 13.763 ; 13.763 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 13.640 ; 13.640 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.050  ; 9.050  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 13.769 ; 13.769 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 13.511 ; 13.511 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.157 ; 14.157 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 14.348 ; 14.348 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.493 ; 14.493 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.493 ; 14.493 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 13.093 ; 13.093 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 18.249 ; 18.249 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 16.048 ; 16.048 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 17.746 ; 17.746 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 17.503 ; 17.503 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 18.249 ; 18.249 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 14.130 ; 14.130 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 18.019 ; 18.019 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 18.005 ; 18.005 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.900  ; 9.900  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 13.228 ; 13.228 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 13.228 ; 13.228 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 12.598 ; 12.598 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 11.404 ; 11.404 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 10.222 ; 10.222 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 10.553 ; 10.553 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 11.328 ; 11.328 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 11.410 ; 11.410 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 11.930 ; 11.930 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.018  ; 8.018  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.018  ; 8.018  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.080  ; 7.080  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.387  ; 7.387  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 7.978  ; 7.978  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.110  ; 7.110  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.370  ; 8.370  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 9.062  ; 8.546  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.268  ; 8.268  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.546  ; 8.546  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 9.062  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 5.510  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 5.510  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 5.564  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 8.546  ; 9.062  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.268  ; 8.268  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.546  ; 8.546  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 9.062  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 5.510  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 5.510  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 5.564  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 8.921  ; 8.921  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 9.976  ; 9.976  ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 12.234 ; 12.234 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 12.463 ; 12.463 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 10.470 ; 10.470 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 11.477 ; 11.477 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 10.514 ; 10.514 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 9.976  ; 9.976  ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.289 ; 10.289 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 10.347 ; 10.347 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 11.398 ; 11.398 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 11.830 ; 11.830 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 11.837 ; 11.837 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 10.790 ; 10.790 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 10.503 ; 10.503 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 14.576 ; 14.576 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 14.576 ; 14.576 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 14.581 ; 14.581 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 14.619 ; 14.619 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 14.617 ; 14.617 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 14.609 ; 14.609 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 14.598 ; 14.598 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 14.922 ; 14.922 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 15.477 ; 15.477 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 15.529 ; 15.529 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 16.795 ; 16.795 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 15.702 ; 15.702 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 15.509 ; 15.509 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 15.477 ; 15.477 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.554 ; 15.554 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 15.847 ; 15.847 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 9.050  ; 9.050  ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 9.904  ; 9.904  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 9.997  ; 9.997  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.050  ; 9.050  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.910  ; 9.910  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 9.868  ; 9.868  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 10.513 ; 10.513 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 10.699 ; 10.699 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 9.585  ; 9.585  ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 12.508 ; 12.508 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.193 ; 11.193 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 9.585  ; 9.585  ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 10.631 ; 10.631 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 10.487 ; 10.487 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.511  ; 9.511  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 8.921  ; 8.921  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 9.976  ; 9.976  ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 13.342 ; 13.342 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 12.463 ; 12.463 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 10.470 ; 10.470 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 11.477 ; 11.477 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 10.514 ; 10.514 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 9.976  ; 9.976  ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.289 ; 10.289 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 10.347 ; 10.347 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 11.398 ; 11.398 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 11.830 ; 11.830 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 11.837 ; 11.837 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 10.790 ; 10.790 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 10.503 ; 10.503 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 11.616 ; 11.616 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 11.810 ; 11.810 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 11.931 ; 11.931 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 11.617 ; 11.617 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 11.616 ; 11.616 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 11.635 ; 11.635 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 11.632 ; 11.632 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 11.632 ; 11.632 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 11.313 ; 11.313 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.091 ; 12.091 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 11.313 ; 11.313 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 11.785 ; 11.785 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 12.121 ; 12.121 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 11.329 ; 11.329 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 12.549 ; 12.549 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.212 ; 12.212 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 9.050  ; 9.050  ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 9.904  ; 9.904  ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 9.997  ; 9.997  ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.050  ; 9.050  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.910  ; 9.910  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 9.868  ; 9.868  ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 10.513 ; 10.513 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 10.699 ; 10.699 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 9.585  ; 9.585  ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.193 ; 11.193 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 9.585  ; 9.585  ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.949 ; 10.949 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 13.885 ; 13.885 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 15.114 ; 15.114 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 15.053 ; 15.053 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 14.768 ; 14.768 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 10.487 ; 10.487 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 14.747 ; 14.747 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 14.733 ; 14.733 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.511  ; 9.511  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 8.137  ; 8.137  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 11.874 ; 11.874 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 11.277 ; 11.277 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 9.167  ; 9.167  ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 9.608  ; 9.608  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 10.207 ; 10.207 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 8.137  ; 8.137  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 8.452  ; 8.452  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 9.240  ; 9.240  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.018  ; 8.018  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.018  ; 8.018  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.080  ; 7.080  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.387  ; 7.387  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 7.978  ; 7.978  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.110  ; 7.110  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.370  ; 8.370  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 7.452  ; 7.452  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 7.452  ; 7.452  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.546  ; 8.546  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 9.062  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 5.510  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 5.510  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 5.564  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 7.452  ; 7.452  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 7.452  ; 7.452  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.546  ; 8.546  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 9.062  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 5.510  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 5.510  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 5.564  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 25.939 ; 25.939 ; 25.939 ; 25.939 ;
; A[0]        ; D[1]          ; 25.754 ; 25.754 ; 25.754 ; 25.754 ;
; A[0]        ; D[2]          ; 24.020 ; 24.020 ; 24.020 ; 24.020 ;
; A[0]        ; D[3]          ; 24.314 ; 24.314 ; 24.314 ; 24.314 ;
; A[0]        ; D[4]          ; 24.314 ; 24.314 ; 24.314 ; 24.314 ;
; A[0]        ; D[5]          ; 24.929 ; 24.929 ; 24.929 ; 24.929 ;
; A[0]        ; D[6]          ; 24.919 ; 24.919 ; 24.919 ; 24.919 ;
; A[0]        ; D[7]          ; 24.915 ; 24.915 ; 24.915 ; 24.915 ;
; A[0]        ; FL_ADDR[0]    ; 11.304 ;        ;        ; 11.304 ;
; A[0]        ; FL_ADDR[14]   ; 16.715 ; 16.715 ; 16.715 ; 16.715 ;
; A[0]        ; FL_ADDR[15]   ; 17.147 ; 17.147 ; 17.147 ; 17.147 ;
; A[0]        ; FL_ADDR[16]   ; 17.154 ; 17.154 ; 17.154 ; 17.154 ;
; A[0]        ; FL_ADDR[17]   ; 16.107 ;        ;        ; 16.107 ;
; A[0]        ; FL_CE_N       ; 16.155 ; 17.020 ; 17.020 ; 16.155 ;
; A[0]        ; LEDG[0]       ;        ; 15.221 ; 15.221 ;        ;
; A[0]        ; LEDG[1]       ;        ; 15.314 ; 15.314 ;        ;
; A[0]        ; LEDG[2]       ; 14.367 ;        ;        ; 14.367 ;
; A[0]        ; LEDG[3]       ; 15.227 ;        ;        ; 15.227 ;
; A[0]        ; LEDG[4]       ; 15.185 ;        ;        ; 15.185 ;
; A[0]        ; LEDG[5]       ; 15.830 ;        ;        ; 15.830 ;
; A[0]        ; LEDG[6]       ; 16.016 ;        ;        ; 16.016 ;
; A[0]        ; LEDR[6]       ;        ; 16.510 ; 16.510 ;        ;
; A[0]        ; LEDR[8]       ;        ; 14.902 ; 14.902 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.256 ;        ;        ; 11.256 ;
; A[0]        ; SRAM_CE_N     ; 15.804 ;        ;        ; 15.804 ;
; A[0]        ; SRAM_DQ[0]    ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[0]        ; SRAM_DQ[1]    ; 17.221 ; 17.221 ; 17.221 ; 17.221 ;
; A[0]        ; SRAM_DQ[2]    ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[0]        ; SRAM_DQ[3]    ; 17.221 ; 17.221 ; 17.221 ; 17.221 ;
; A[0]        ; SRAM_DQ[4]    ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; A[0]        ; SRAM_DQ[5]    ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; A[0]        ; SRAM_DQ[6]    ; 17.162 ; 17.162 ; 17.162 ; 17.162 ;
; A[0]        ; SRAM_DQ[7]    ; 17.180 ; 17.180 ; 17.180 ; 17.180 ;
; A[0]        ; SRAM_DQ[8]    ; 17.295 ; 17.295 ; 17.295 ; 17.295 ;
; A[0]        ; SRAM_DQ[9]    ; 17.295 ; 17.295 ; 17.295 ; 17.295 ;
; A[0]        ; SRAM_DQ[10]   ; 17.760 ; 17.760 ; 17.760 ; 17.760 ;
; A[0]        ; SRAM_DQ[11]   ; 17.285 ; 17.285 ; 17.285 ; 17.285 ;
; A[0]        ; SRAM_DQ[12]   ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; A[0]        ; SRAM_DQ[13]   ; 17.770 ; 17.770 ; 17.770 ; 17.770 ;
; A[0]        ; SRAM_DQ[14]   ; 17.770 ; 17.770 ; 17.770 ; 17.770 ;
; A[0]        ; SRAM_DQ[15]   ; 17.760 ; 17.760 ; 17.760 ; 17.760 ;
; A[1]        ; D[0]          ; 25.215 ; 25.215 ; 25.215 ; 25.215 ;
; A[1]        ; D[1]          ; 25.030 ; 25.030 ; 25.030 ; 25.030 ;
; A[1]        ; D[2]          ; 24.638 ; 24.638 ; 24.638 ; 24.638 ;
; A[1]        ; D[3]          ; 24.932 ; 24.932 ; 24.932 ; 24.932 ;
; A[1]        ; D[4]          ; 24.932 ; 24.932 ; 24.932 ; 24.932 ;
; A[1]        ; D[5]          ; 25.547 ; 25.547 ; 25.547 ; 25.547 ;
; A[1]        ; D[6]          ; 25.537 ; 25.537 ; 25.537 ; 25.537 ;
; A[1]        ; D[7]          ; 25.533 ; 25.533 ; 25.533 ; 25.533 ;
; A[1]        ; FL_ADDR[1]    ; 10.791 ;        ;        ; 10.791 ;
; A[1]        ; FL_ADDR[14]   ; 15.991 ; 15.991 ; 15.991 ; 15.991 ;
; A[1]        ; FL_ADDR[15]   ; 16.423 ; 16.423 ; 16.423 ; 16.423 ;
; A[1]        ; FL_ADDR[16]   ; 16.430 ; 16.430 ; 16.430 ; 16.430 ;
; A[1]        ; FL_ADDR[17]   ; 15.383 ;        ;        ; 15.383 ;
; A[1]        ; FL_CE_N       ; 15.431 ; 16.296 ; 16.296 ; 15.431 ;
; A[1]        ; LEDG[0]       ;        ; 14.497 ; 14.497 ;        ;
; A[1]        ; LEDG[1]       ;        ; 14.590 ; 14.590 ;        ;
; A[1]        ; LEDG[2]       ; 13.643 ;        ;        ; 13.643 ;
; A[1]        ; LEDG[3]       ; 14.503 ;        ;        ; 14.503 ;
; A[1]        ; LEDG[4]       ; 14.461 ;        ;        ; 14.461 ;
; A[1]        ; LEDG[5]       ; 15.106 ;        ;        ; 15.106 ;
; A[1]        ; LEDG[6]       ; 15.292 ;        ;        ; 15.292 ;
; A[1]        ; LEDR[6]       ;        ; 15.786 ; 15.786 ;        ;
; A[1]        ; LEDR[8]       ;        ; 14.178 ; 14.178 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.329 ;        ;        ; 11.329 ;
; A[1]        ; SRAM_CE_N     ; 15.080 ;        ;        ; 15.080 ;
; A[1]        ; SRAM_DQ[0]    ; 16.487 ; 16.487 ; 16.487 ; 16.487 ;
; A[1]        ; SRAM_DQ[1]    ; 16.497 ; 16.497 ; 16.497 ; 16.497 ;
; A[1]        ; SRAM_DQ[2]    ; 16.487 ; 16.487 ; 16.487 ; 16.487 ;
; A[1]        ; SRAM_DQ[3]    ; 16.497 ; 16.497 ; 16.497 ; 16.497 ;
; A[1]        ; SRAM_DQ[4]    ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; A[1]        ; SRAM_DQ[5]    ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; A[1]        ; SRAM_DQ[6]    ; 16.438 ; 16.438 ; 16.438 ; 16.438 ;
; A[1]        ; SRAM_DQ[7]    ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; A[1]        ; SRAM_DQ[8]    ; 16.571 ; 16.571 ; 16.571 ; 16.571 ;
; A[1]        ; SRAM_DQ[9]    ; 16.571 ; 16.571 ; 16.571 ; 16.571 ;
; A[1]        ; SRAM_DQ[10]   ; 17.036 ; 17.036 ; 17.036 ; 17.036 ;
; A[1]        ; SRAM_DQ[11]   ; 16.561 ; 16.561 ; 16.561 ; 16.561 ;
; A[1]        ; SRAM_DQ[12]   ; 16.569 ; 16.569 ; 16.569 ; 16.569 ;
; A[1]        ; SRAM_DQ[13]   ; 17.046 ; 17.046 ; 17.046 ; 17.046 ;
; A[1]        ; SRAM_DQ[14]   ; 17.046 ; 17.046 ; 17.046 ; 17.046 ;
; A[1]        ; SRAM_DQ[15]   ; 17.036 ; 17.036 ; 17.036 ; 17.036 ;
; A[3]        ; BUSDIR_n      ;        ; 12.780 ; 12.780 ;        ;
; A[3]        ; D[0]          ; 25.010 ; 25.010 ; 25.010 ; 25.010 ;
; A[3]        ; D[1]          ; 24.825 ; 24.825 ; 24.825 ; 24.825 ;
; A[3]        ; D[2]          ; 24.377 ; 24.377 ; 24.377 ; 24.377 ;
; A[3]        ; D[3]          ; 24.671 ; 24.671 ; 24.671 ; 24.671 ;
; A[3]        ; D[4]          ; 24.671 ; 24.671 ; 24.671 ; 24.671 ;
; A[3]        ; D[5]          ; 25.286 ; 25.286 ; 25.286 ; 25.286 ;
; A[3]        ; D[6]          ; 25.276 ; 25.276 ; 25.276 ; 25.276 ;
; A[3]        ; D[7]          ; 25.272 ; 25.272 ; 25.272 ; 25.272 ;
; A[3]        ; FL_ADDR[3]    ; 10.134 ;        ;        ; 10.134 ;
; A[3]        ; FL_ADDR[14]   ; 15.786 ; 15.786 ; 15.786 ; 15.786 ;
; A[3]        ; FL_ADDR[15]   ; 16.218 ; 16.218 ; 16.218 ; 16.218 ;
; A[3]        ; FL_ADDR[16]   ; 16.225 ; 16.225 ; 16.225 ; 16.225 ;
; A[3]        ; FL_ADDR[17]   ; 15.178 ;        ;        ; 15.178 ;
; A[3]        ; FL_CE_N       ; 15.226 ; 16.091 ; 16.091 ; 15.226 ;
; A[3]        ; LEDG[0]       ;        ; 14.292 ; 14.292 ;        ;
; A[3]        ; LEDG[1]       ;        ; 14.385 ; 14.385 ;        ;
; A[3]        ; LEDG[2]       ; 13.438 ;        ;        ; 13.438 ;
; A[3]        ; LEDG[3]       ; 14.298 ;        ;        ; 14.298 ;
; A[3]        ; LEDG[4]       ; 14.256 ;        ;        ; 14.256 ;
; A[3]        ; LEDG[5]       ; 14.901 ;        ;        ; 14.901 ;
; A[3]        ; LEDG[6]       ; 15.087 ;        ;        ; 15.087 ;
; A[3]        ; LEDR[6]       ;        ; 15.581 ; 15.581 ;        ;
; A[3]        ; LEDR[8]       ;        ; 13.973 ; 13.973 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.947 ;        ;        ; 10.947 ;
; A[3]        ; SRAM_CE_N     ; 14.875 ;        ;        ; 14.875 ;
; A[3]        ; SRAM_DQ[0]    ; 16.282 ; 16.282 ; 16.282 ; 16.282 ;
; A[3]        ; SRAM_DQ[1]    ; 16.292 ; 16.292 ; 16.292 ; 16.292 ;
; A[3]        ; SRAM_DQ[2]    ; 16.282 ; 16.282 ; 16.282 ; 16.282 ;
; A[3]        ; SRAM_DQ[3]    ; 16.292 ; 16.292 ; 16.292 ; 16.292 ;
; A[3]        ; SRAM_DQ[4]    ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; A[3]        ; SRAM_DQ[5]    ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; A[3]        ; SRAM_DQ[6]    ; 16.233 ; 16.233 ; 16.233 ; 16.233 ;
; A[3]        ; SRAM_DQ[7]    ; 16.251 ; 16.251 ; 16.251 ; 16.251 ;
; A[3]        ; SRAM_DQ[8]    ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; A[3]        ; SRAM_DQ[9]    ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; A[3]        ; SRAM_DQ[10]   ; 16.831 ; 16.831 ; 16.831 ; 16.831 ;
; A[3]        ; SRAM_DQ[11]   ; 16.356 ; 16.356 ; 16.356 ; 16.356 ;
; A[3]        ; SRAM_DQ[12]   ; 16.364 ; 16.364 ; 16.364 ; 16.364 ;
; A[3]        ; SRAM_DQ[13]   ; 16.841 ; 16.841 ; 16.841 ; 16.841 ;
; A[3]        ; SRAM_DQ[14]   ; 16.841 ; 16.841 ; 16.841 ; 16.841 ;
; A[3]        ; SRAM_DQ[15]   ; 16.831 ; 16.831 ; 16.831 ; 16.831 ;
; A[3]        ; U1OE_n        ;        ; 13.759 ; 13.759 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 15.665 ; 15.665 ;        ;
; A[4]        ; D[0]          ; 27.018 ; 27.018 ; 27.018 ; 27.018 ;
; A[4]        ; D[1]          ; 26.596 ; 26.596 ; 26.596 ; 26.596 ;
; A[4]        ; D[2]          ; 27.073 ; 27.073 ; 27.073 ; 27.073 ;
; A[4]        ; D[3]          ; 27.367 ; 27.367 ; 27.367 ; 27.367 ;
; A[4]        ; D[4]          ; 27.367 ; 27.367 ; 27.367 ; 27.367 ;
; A[4]        ; D[5]          ; 27.982 ; 27.982 ; 27.982 ; 27.982 ;
; A[4]        ; D[6]          ; 27.972 ; 27.972 ; 27.972 ; 27.972 ;
; A[4]        ; D[7]          ; 27.968 ; 27.968 ; 27.968 ; 27.968 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 18.302 ; 18.302 ; 18.302 ; 18.302 ;
; A[4]        ; FL_ADDR[15]   ; 18.734 ; 18.734 ; 18.734 ; 18.734 ;
; A[4]        ; FL_ADDR[16]   ; 18.741 ; 18.741 ; 18.741 ; 18.741 ;
; A[4]        ; FL_ADDR[17]   ; 16.220 ;        ;        ; 16.220 ;
; A[4]        ; FL_CE_N       ; 17.742 ; 18.607 ; 18.607 ; 17.742 ;
; A[4]        ; LEDG[0]       ;        ; 16.808 ; 16.808 ;        ;
; A[4]        ; LEDG[1]       ;        ; 16.901 ; 16.901 ;        ;
; A[4]        ; LEDG[2]       ; 15.954 ;        ;        ; 15.954 ;
; A[4]        ; LEDG[3]       ; 16.814 ;        ;        ; 16.814 ;
; A[4]        ; LEDG[4]       ; 16.772 ;        ;        ; 16.772 ;
; A[4]        ; LEDG[5]       ; 17.417 ;        ;        ; 17.417 ;
; A[4]        ; LEDG[6]       ; 17.603 ;        ;        ; 17.603 ;
; A[4]        ; LEDR[6]       ; 14.862 ; 16.623 ; 16.623 ; 14.862 ;
; A[4]        ; LEDR[8]       ;        ; 16.489 ; 16.489 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.497 ;        ;        ; 10.497 ;
; A[4]        ; SRAM_CE_N     ; 17.391 ;        ;        ; 17.391 ;
; A[4]        ; SRAM_DQ[0]    ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; A[4]        ; SRAM_DQ[1]    ; 18.808 ; 18.808 ; 18.808 ; 18.808 ;
; A[4]        ; SRAM_DQ[2]    ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; A[4]        ; SRAM_DQ[3]    ; 18.808 ; 18.808 ; 18.808 ; 18.808 ;
; A[4]        ; SRAM_DQ[4]    ; 18.792 ; 18.792 ; 18.792 ; 18.792 ;
; A[4]        ; SRAM_DQ[5]    ; 18.792 ; 18.792 ; 18.792 ; 18.792 ;
; A[4]        ; SRAM_DQ[6]    ; 18.749 ; 18.749 ; 18.749 ; 18.749 ;
; A[4]        ; SRAM_DQ[7]    ; 18.767 ; 18.767 ; 18.767 ; 18.767 ;
; A[4]        ; SRAM_DQ[8]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[4]        ; SRAM_DQ[9]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[4]        ; SRAM_DQ[10]   ; 19.347 ; 19.347 ; 19.347 ; 19.347 ;
; A[4]        ; SRAM_DQ[11]   ; 18.872 ; 18.872 ; 18.872 ; 18.872 ;
; A[4]        ; SRAM_DQ[12]   ; 18.880 ; 18.880 ; 18.880 ; 18.880 ;
; A[4]        ; SRAM_DQ[13]   ; 19.357 ; 19.357 ; 19.357 ; 19.357 ;
; A[4]        ; SRAM_DQ[14]   ; 19.357 ; 19.357 ; 19.357 ; 19.357 ;
; A[4]        ; SRAM_DQ[15]   ; 19.347 ; 19.347 ; 19.347 ; 19.347 ;
; A[4]        ; U1OE_n        ;        ; 16.644 ; 16.644 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.749 ; 15.749 ;        ;
; A[5]        ; D[0]          ; 27.102 ; 27.102 ; 27.102 ; 27.102 ;
; A[5]        ; D[1]          ; 26.680 ; 26.680 ; 26.680 ; 26.680 ;
; A[5]        ; D[2]          ; 27.157 ; 27.157 ; 27.157 ; 27.157 ;
; A[5]        ; D[3]          ; 27.451 ; 27.451 ; 27.451 ; 27.451 ;
; A[5]        ; D[4]          ; 27.451 ; 27.451 ; 27.451 ; 27.451 ;
; A[5]        ; D[5]          ; 28.066 ; 28.066 ; 28.066 ; 28.066 ;
; A[5]        ; D[6]          ; 28.056 ; 28.056 ; 28.056 ; 28.056 ;
; A[5]        ; D[7]          ; 28.052 ; 28.052 ; 28.052 ; 28.052 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 18.386 ; 18.386 ; 18.386 ; 18.386 ;
; A[5]        ; FL_ADDR[15]   ; 18.818 ; 18.818 ; 18.818 ; 18.818 ;
; A[5]        ; FL_ADDR[16]   ; 18.825 ; 18.825 ; 18.825 ; 18.825 ;
; A[5]        ; FL_ADDR[17]   ; 16.304 ;        ;        ; 16.304 ;
; A[5]        ; FL_CE_N       ; 17.826 ; 18.691 ; 18.691 ; 17.826 ;
; A[5]        ; LEDG[0]       ;        ; 16.892 ; 16.892 ;        ;
; A[5]        ; LEDG[1]       ;        ; 16.985 ; 16.985 ;        ;
; A[5]        ; LEDG[2]       ; 16.038 ;        ;        ; 16.038 ;
; A[5]        ; LEDG[3]       ; 16.898 ;        ;        ; 16.898 ;
; A[5]        ; LEDG[4]       ; 16.856 ;        ;        ; 16.856 ;
; A[5]        ; LEDG[5]       ; 17.501 ;        ;        ; 17.501 ;
; A[5]        ; LEDG[6]       ; 17.687 ;        ;        ; 17.687 ;
; A[5]        ; LEDR[6]       ; 14.946 ; 16.707 ; 16.707 ; 14.946 ;
; A[5]        ; LEDR[8]       ;        ; 16.573 ; 16.573 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.114 ;        ;        ; 10.114 ;
; A[5]        ; SRAM_CE_N     ; 17.475 ;        ;        ; 17.475 ;
; A[5]        ; SRAM_DQ[0]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[5]        ; SRAM_DQ[1]    ; 18.892 ; 18.892 ; 18.892 ; 18.892 ;
; A[5]        ; SRAM_DQ[2]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[5]        ; SRAM_DQ[3]    ; 18.892 ; 18.892 ; 18.892 ; 18.892 ;
; A[5]        ; SRAM_DQ[4]    ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; A[5]        ; SRAM_DQ[5]    ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; A[5]        ; SRAM_DQ[6]    ; 18.833 ; 18.833 ; 18.833 ; 18.833 ;
; A[5]        ; SRAM_DQ[7]    ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; A[5]        ; SRAM_DQ[8]    ; 18.966 ; 18.966 ; 18.966 ; 18.966 ;
; A[5]        ; SRAM_DQ[9]    ; 18.966 ; 18.966 ; 18.966 ; 18.966 ;
; A[5]        ; SRAM_DQ[10]   ; 19.431 ; 19.431 ; 19.431 ; 19.431 ;
; A[5]        ; SRAM_DQ[11]   ; 18.956 ; 18.956 ; 18.956 ; 18.956 ;
; A[5]        ; SRAM_DQ[12]   ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; A[5]        ; SRAM_DQ[13]   ; 19.441 ; 19.441 ; 19.441 ; 19.441 ;
; A[5]        ; SRAM_DQ[14]   ; 19.441 ; 19.441 ; 19.441 ; 19.441 ;
; A[5]        ; SRAM_DQ[15]   ; 19.431 ; 19.431 ; 19.431 ; 19.431 ;
; A[5]        ; U1OE_n        ;        ; 16.728 ; 16.728 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.134 ; 16.134 ;        ;
; A[6]        ; D[0]          ; 27.487 ; 27.487 ; 27.487 ; 27.487 ;
; A[6]        ; D[1]          ; 27.065 ; 27.065 ; 27.065 ; 27.065 ;
; A[6]        ; D[2]          ; 27.542 ; 27.542 ; 27.542 ; 27.542 ;
; A[6]        ; D[3]          ; 27.836 ; 27.836 ; 27.836 ; 27.836 ;
; A[6]        ; D[4]          ; 27.836 ; 27.836 ; 27.836 ; 27.836 ;
; A[6]        ; D[5]          ; 28.451 ; 28.451 ; 28.451 ; 28.451 ;
; A[6]        ; D[6]          ; 28.441 ; 28.441 ; 28.441 ; 28.441 ;
; A[6]        ; D[7]          ; 28.437 ; 28.437 ; 28.437 ; 28.437 ;
; A[6]        ; FL_ADDR[6]    ; 10.603 ;        ;        ; 10.603 ;
; A[6]        ; FL_ADDR[14]   ; 18.771 ; 18.771 ; 18.771 ; 18.771 ;
; A[6]        ; FL_ADDR[15]   ; 19.203 ; 19.203 ; 19.203 ; 19.203 ;
; A[6]        ; FL_ADDR[16]   ; 19.210 ; 19.210 ; 19.210 ; 19.210 ;
; A[6]        ; FL_ADDR[17]   ; 16.689 ;        ;        ; 16.689 ;
; A[6]        ; FL_CE_N       ; 18.211 ; 19.076 ; 19.076 ; 18.211 ;
; A[6]        ; LEDG[0]       ;        ; 17.277 ; 17.277 ;        ;
; A[6]        ; LEDG[1]       ;        ; 17.370 ; 17.370 ;        ;
; A[6]        ; LEDG[2]       ; 16.423 ;        ;        ; 16.423 ;
; A[6]        ; LEDG[3]       ; 17.283 ;        ;        ; 17.283 ;
; A[6]        ; LEDG[4]       ; 17.241 ;        ;        ; 17.241 ;
; A[6]        ; LEDG[5]       ; 17.886 ;        ;        ; 17.886 ;
; A[6]        ; LEDG[6]       ; 18.072 ;        ;        ; 18.072 ;
; A[6]        ; LEDR[6]       ; 15.331 ; 17.092 ; 17.092 ; 15.331 ;
; A[6]        ; LEDR[8]       ;        ; 16.958 ; 16.958 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.597 ;        ;        ; 10.597 ;
; A[6]        ; SRAM_CE_N     ; 17.860 ;        ;        ; 17.860 ;
; A[6]        ; SRAM_DQ[0]    ; 19.267 ; 19.267 ; 19.267 ; 19.267 ;
; A[6]        ; SRAM_DQ[1]    ; 19.277 ; 19.277 ; 19.277 ; 19.277 ;
; A[6]        ; SRAM_DQ[2]    ; 19.267 ; 19.267 ; 19.267 ; 19.267 ;
; A[6]        ; SRAM_DQ[3]    ; 19.277 ; 19.277 ; 19.277 ; 19.277 ;
; A[6]        ; SRAM_DQ[4]    ; 19.261 ; 19.261 ; 19.261 ; 19.261 ;
; A[6]        ; SRAM_DQ[5]    ; 19.261 ; 19.261 ; 19.261 ; 19.261 ;
; A[6]        ; SRAM_DQ[6]    ; 19.218 ; 19.218 ; 19.218 ; 19.218 ;
; A[6]        ; SRAM_DQ[7]    ; 19.236 ; 19.236 ; 19.236 ; 19.236 ;
; A[6]        ; SRAM_DQ[8]    ; 19.351 ; 19.351 ; 19.351 ; 19.351 ;
; A[6]        ; SRAM_DQ[9]    ; 19.351 ; 19.351 ; 19.351 ; 19.351 ;
; A[6]        ; SRAM_DQ[10]   ; 19.816 ; 19.816 ; 19.816 ; 19.816 ;
; A[6]        ; SRAM_DQ[11]   ; 19.341 ; 19.341 ; 19.341 ; 19.341 ;
; A[6]        ; SRAM_DQ[12]   ; 19.349 ; 19.349 ; 19.349 ; 19.349 ;
; A[6]        ; SRAM_DQ[13]   ; 19.826 ; 19.826 ; 19.826 ; 19.826 ;
; A[6]        ; SRAM_DQ[14]   ; 19.826 ; 19.826 ; 19.826 ; 19.826 ;
; A[6]        ; SRAM_DQ[15]   ; 19.816 ; 19.816 ; 19.816 ; 19.816 ;
; A[6]        ; U1OE_n        ;        ; 17.113 ; 17.113 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.396 ; 16.396 ;        ;
; A[7]        ; D[0]          ; 27.749 ; 27.749 ; 27.749 ; 27.749 ;
; A[7]        ; D[1]          ; 27.327 ; 27.327 ; 27.327 ; 27.327 ;
; A[7]        ; D[2]          ; 27.804 ; 27.804 ; 27.804 ; 27.804 ;
; A[7]        ; D[3]          ; 28.098 ; 28.098 ; 28.098 ; 28.098 ;
; A[7]        ; D[4]          ; 28.098 ; 28.098 ; 28.098 ; 28.098 ;
; A[7]        ; D[5]          ; 28.713 ; 28.713 ; 28.713 ; 28.713 ;
; A[7]        ; D[6]          ; 28.703 ; 28.703 ; 28.703 ; 28.703 ;
; A[7]        ; D[7]          ; 28.699 ; 28.699 ; 28.699 ; 28.699 ;
; A[7]        ; FL_ADDR[7]    ; 10.946 ;        ;        ; 10.946 ;
; A[7]        ; FL_ADDR[14]   ; 19.033 ; 19.033 ; 19.033 ; 19.033 ;
; A[7]        ; FL_ADDR[15]   ; 19.465 ; 19.465 ; 19.465 ; 19.465 ;
; A[7]        ; FL_ADDR[16]   ; 19.472 ; 19.472 ; 19.472 ; 19.472 ;
; A[7]        ; FL_ADDR[17]   ; 16.951 ;        ;        ; 16.951 ;
; A[7]        ; FL_CE_N       ; 18.473 ; 19.338 ; 19.338 ; 18.473 ;
; A[7]        ; LEDG[0]       ;        ; 17.539 ; 17.539 ;        ;
; A[7]        ; LEDG[1]       ;        ; 17.632 ; 17.632 ;        ;
; A[7]        ; LEDG[2]       ; 16.685 ;        ;        ; 16.685 ;
; A[7]        ; LEDG[3]       ; 17.545 ;        ;        ; 17.545 ;
; A[7]        ; LEDG[4]       ; 17.503 ;        ;        ; 17.503 ;
; A[7]        ; LEDG[5]       ; 18.148 ;        ;        ; 18.148 ;
; A[7]        ; LEDG[6]       ; 18.334 ;        ;        ; 18.334 ;
; A[7]        ; LEDR[6]       ; 15.593 ; 17.354 ; 17.354 ; 15.593 ;
; A[7]        ; LEDR[8]       ;        ; 17.220 ; 17.220 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.984 ;        ;        ; 10.984 ;
; A[7]        ; SRAM_CE_N     ; 18.122 ;        ;        ; 18.122 ;
; A[7]        ; SRAM_DQ[0]    ; 19.529 ; 19.529 ; 19.529 ; 19.529 ;
; A[7]        ; SRAM_DQ[1]    ; 19.539 ; 19.539 ; 19.539 ; 19.539 ;
; A[7]        ; SRAM_DQ[2]    ; 19.529 ; 19.529 ; 19.529 ; 19.529 ;
; A[7]        ; SRAM_DQ[3]    ; 19.539 ; 19.539 ; 19.539 ; 19.539 ;
; A[7]        ; SRAM_DQ[4]    ; 19.523 ; 19.523 ; 19.523 ; 19.523 ;
; A[7]        ; SRAM_DQ[5]    ; 19.523 ; 19.523 ; 19.523 ; 19.523 ;
; A[7]        ; SRAM_DQ[6]    ; 19.480 ; 19.480 ; 19.480 ; 19.480 ;
; A[7]        ; SRAM_DQ[7]    ; 19.498 ; 19.498 ; 19.498 ; 19.498 ;
; A[7]        ; SRAM_DQ[8]    ; 19.613 ; 19.613 ; 19.613 ; 19.613 ;
; A[7]        ; SRAM_DQ[9]    ; 19.613 ; 19.613 ; 19.613 ; 19.613 ;
; A[7]        ; SRAM_DQ[10]   ; 20.078 ; 20.078 ; 20.078 ; 20.078 ;
; A[7]        ; SRAM_DQ[11]   ; 19.603 ; 19.603 ; 19.603 ; 19.603 ;
; A[7]        ; SRAM_DQ[12]   ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; A[7]        ; SRAM_DQ[13]   ; 20.088 ; 20.088 ; 20.088 ; 20.088 ;
; A[7]        ; SRAM_DQ[14]   ; 20.088 ; 20.088 ; 20.088 ; 20.088 ;
; A[7]        ; SRAM_DQ[15]   ; 20.078 ; 20.078 ; 20.078 ; 20.078 ;
; A[7]        ; U1OE_n        ;        ; 17.375 ; 17.375 ;        ;
; A[8]        ; D[0]          ; 27.865 ; 27.865 ; 27.865 ; 27.865 ;
; A[8]        ; D[1]          ; 27.443 ; 27.443 ; 27.443 ; 27.443 ;
; A[8]        ; D[2]          ; 27.920 ; 27.920 ; 27.920 ; 27.920 ;
; A[8]        ; D[3]          ; 28.214 ; 28.214 ; 28.214 ; 28.214 ;
; A[8]        ; D[4]          ; 28.214 ; 28.214 ; 28.214 ; 28.214 ;
; A[8]        ; D[5]          ; 28.829 ; 28.829 ; 28.829 ; 28.829 ;
; A[8]        ; D[6]          ; 28.819 ; 28.819 ; 28.819 ; 28.819 ;
; A[8]        ; D[7]          ; 28.815 ; 28.815 ; 28.815 ; 28.815 ;
; A[8]        ; FL_ADDR[8]    ; 10.519 ;        ;        ; 10.519 ;
; A[8]        ; FL_ADDR[14]   ; 19.149 ; 19.149 ; 19.149 ; 19.149 ;
; A[8]        ; FL_ADDR[15]   ; 19.581 ; 19.581 ; 19.581 ; 19.581 ;
; A[8]        ; FL_ADDR[16]   ; 19.588 ; 19.588 ; 19.588 ; 19.588 ;
; A[8]        ; FL_ADDR[17]   ; 16.717 ;        ;        ; 16.717 ;
; A[8]        ; FL_CE_N       ; 18.589 ; 19.454 ; 19.454 ; 18.589 ;
; A[8]        ; LEDG[0]       ;        ; 17.655 ; 17.655 ;        ;
; A[8]        ; LEDG[1]       ;        ; 17.748 ; 17.748 ;        ;
; A[8]        ; LEDG[2]       ; 16.801 ;        ;        ; 16.801 ;
; A[8]        ; LEDG[3]       ; 17.661 ;        ;        ; 17.661 ;
; A[8]        ; LEDG[4]       ; 17.619 ;        ;        ; 17.619 ;
; A[8]        ; LEDG[5]       ; 18.264 ;        ;        ; 18.264 ;
; A[8]        ; LEDG[6]       ; 18.450 ;        ;        ; 18.450 ;
; A[8]        ; LEDR[6]       ; 14.112 ; 17.120 ; 17.120 ; 14.112 ;
; A[8]        ; LEDR[8]       ; 13.382 ; 17.336 ; 17.336 ; 13.382 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.510 ;        ;        ; 10.510 ;
; A[8]        ; SRAM_CE_N     ; 18.238 ;        ;        ; 18.238 ;
; A[8]        ; SRAM_DQ[0]    ; 19.645 ; 19.645 ; 19.645 ; 19.645 ;
; A[8]        ; SRAM_DQ[1]    ; 19.655 ; 19.655 ; 19.655 ; 19.655 ;
; A[8]        ; SRAM_DQ[2]    ; 19.645 ; 19.645 ; 19.645 ; 19.645 ;
; A[8]        ; SRAM_DQ[3]    ; 19.655 ; 19.655 ; 19.655 ; 19.655 ;
; A[8]        ; SRAM_DQ[4]    ; 19.639 ; 19.639 ; 19.639 ; 19.639 ;
; A[8]        ; SRAM_DQ[5]    ; 19.639 ; 19.639 ; 19.639 ; 19.639 ;
; A[8]        ; SRAM_DQ[6]    ; 19.596 ; 19.596 ; 19.596 ; 19.596 ;
; A[8]        ; SRAM_DQ[7]    ; 19.614 ; 19.614 ; 19.614 ; 19.614 ;
; A[8]        ; SRAM_DQ[8]    ; 19.729 ; 19.729 ; 19.729 ; 19.729 ;
; A[8]        ; SRAM_DQ[9]    ; 19.729 ; 19.729 ; 19.729 ; 19.729 ;
; A[8]        ; SRAM_DQ[10]   ; 20.194 ; 20.194 ; 20.194 ; 20.194 ;
; A[8]        ; SRAM_DQ[11]   ; 19.719 ; 19.719 ; 19.719 ; 19.719 ;
; A[8]        ; SRAM_DQ[12]   ; 19.727 ; 19.727 ; 19.727 ; 19.727 ;
; A[8]        ; SRAM_DQ[13]   ; 20.204 ; 20.204 ; 20.204 ; 20.204 ;
; A[8]        ; SRAM_DQ[14]   ; 20.204 ; 20.204 ; 20.204 ; 20.204 ;
; A[8]        ; SRAM_DQ[15]   ; 20.194 ; 20.194 ; 20.194 ; 20.194 ;
; A[9]        ; D[0]          ; 29.681 ; 29.681 ; 29.681 ; 29.681 ;
; A[9]        ; D[1]          ; 29.259 ; 29.259 ; 29.259 ; 29.259 ;
; A[9]        ; D[2]          ; 29.736 ; 29.736 ; 29.736 ; 29.736 ;
; A[9]        ; D[3]          ; 30.030 ; 30.030 ; 30.030 ; 30.030 ;
; A[9]        ; D[4]          ; 30.030 ; 30.030 ; 30.030 ; 30.030 ;
; A[9]        ; D[5]          ; 30.645 ; 30.645 ; 30.645 ; 30.645 ;
; A[9]        ; D[6]          ; 30.635 ; 30.635 ; 30.635 ; 30.635 ;
; A[9]        ; D[7]          ; 30.631 ; 30.631 ; 30.631 ; 30.631 ;
; A[9]        ; FL_ADDR[9]    ; 10.659 ;        ;        ; 10.659 ;
; A[9]        ; FL_ADDR[14]   ; 20.965 ; 20.965 ; 20.965 ; 20.965 ;
; A[9]        ; FL_ADDR[15]   ; 21.397 ; 21.397 ; 21.397 ; 21.397 ;
; A[9]        ; FL_ADDR[16]   ; 21.404 ; 21.404 ; 21.404 ; 21.404 ;
; A[9]        ; FL_ADDR[17]   ; 18.533 ;        ;        ; 18.533 ;
; A[9]        ; FL_CE_N       ; 20.405 ; 21.270 ; 21.270 ; 20.405 ;
; A[9]        ; LEDG[0]       ;        ; 19.471 ; 19.471 ;        ;
; A[9]        ; LEDG[1]       ;        ; 19.564 ; 19.564 ;        ;
; A[9]        ; LEDG[2]       ; 18.617 ;        ;        ; 18.617 ;
; A[9]        ; LEDG[3]       ; 19.477 ;        ;        ; 19.477 ;
; A[9]        ; LEDG[4]       ; 19.435 ;        ;        ; 19.435 ;
; A[9]        ; LEDG[5]       ; 20.080 ;        ;        ; 20.080 ;
; A[9]        ; LEDG[6]       ; 20.266 ;        ;        ; 20.266 ;
; A[9]        ; LEDR[6]       ; 15.928 ; 18.936 ; 18.936 ; 15.928 ;
; A[9]        ; LEDR[8]       ; 15.502 ; 19.152 ; 19.152 ; 15.502 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.680 ;        ;        ; 10.680 ;
; A[9]        ; SRAM_CE_N     ; 20.054 ;        ;        ; 20.054 ;
; A[9]        ; SRAM_DQ[0]    ; 21.461 ; 21.461 ; 21.461 ; 21.461 ;
; A[9]        ; SRAM_DQ[1]    ; 21.471 ; 21.471 ; 21.471 ; 21.471 ;
; A[9]        ; SRAM_DQ[2]    ; 21.461 ; 21.461 ; 21.461 ; 21.461 ;
; A[9]        ; SRAM_DQ[3]    ; 21.471 ; 21.471 ; 21.471 ; 21.471 ;
; A[9]        ; SRAM_DQ[4]    ; 21.455 ; 21.455 ; 21.455 ; 21.455 ;
; A[9]        ; SRAM_DQ[5]    ; 21.455 ; 21.455 ; 21.455 ; 21.455 ;
; A[9]        ; SRAM_DQ[6]    ; 21.412 ; 21.412 ; 21.412 ; 21.412 ;
; A[9]        ; SRAM_DQ[7]    ; 21.430 ; 21.430 ; 21.430 ; 21.430 ;
; A[9]        ; SRAM_DQ[8]    ; 21.545 ; 21.545 ; 21.545 ; 21.545 ;
; A[9]        ; SRAM_DQ[9]    ; 21.545 ; 21.545 ; 21.545 ; 21.545 ;
; A[9]        ; SRAM_DQ[10]   ; 22.010 ; 22.010 ; 22.010 ; 22.010 ;
; A[9]        ; SRAM_DQ[11]   ; 21.535 ; 21.535 ; 21.535 ; 21.535 ;
; A[9]        ; SRAM_DQ[12]   ; 21.543 ; 21.543 ; 21.543 ; 21.543 ;
; A[9]        ; SRAM_DQ[13]   ; 22.020 ; 22.020 ; 22.020 ; 22.020 ;
; A[9]        ; SRAM_DQ[14]   ; 22.020 ; 22.020 ; 22.020 ; 22.020 ;
; A[9]        ; SRAM_DQ[15]   ; 22.010 ; 22.010 ; 22.010 ; 22.010 ;
; A[10]       ; D[0]          ; 27.597 ; 27.597 ; 27.597 ; 27.597 ;
; A[10]       ; D[1]          ; 27.175 ; 27.175 ; 27.175 ; 27.175 ;
; A[10]       ; D[2]          ; 27.652 ; 27.652 ; 27.652 ; 27.652 ;
; A[10]       ; D[3]          ; 27.946 ; 27.946 ; 27.946 ; 27.946 ;
; A[10]       ; D[4]          ; 27.946 ; 27.946 ; 27.946 ; 27.946 ;
; A[10]       ; D[5]          ; 28.561 ; 28.561 ; 28.561 ; 28.561 ;
; A[10]       ; D[6]          ; 28.551 ; 28.551 ; 28.551 ; 28.551 ;
; A[10]       ; D[7]          ; 28.547 ; 28.547 ; 28.547 ; 28.547 ;
; A[10]       ; FL_ADDR[10]   ; 10.596 ;        ;        ; 10.596 ;
; A[10]       ; FL_ADDR[14]   ; 18.881 ; 18.881 ; 18.881 ; 18.881 ;
; A[10]       ; FL_ADDR[15]   ; 19.313 ; 19.313 ; 19.313 ; 19.313 ;
; A[10]       ; FL_ADDR[16]   ; 19.320 ; 19.320 ; 19.320 ; 19.320 ;
; A[10]       ; FL_ADDR[17]   ; 17.038 ;        ;        ; 17.038 ;
; A[10]       ; FL_CE_N       ; 18.321 ; 19.186 ; 19.186 ; 18.321 ;
; A[10]       ; LEDG[0]       ;        ; 17.387 ; 17.387 ;        ;
; A[10]       ; LEDG[1]       ;        ; 17.480 ; 17.480 ;        ;
; A[10]       ; LEDG[2]       ; 16.533 ;        ;        ; 16.533 ;
; A[10]       ; LEDG[3]       ; 17.393 ;        ;        ; 17.393 ;
; A[10]       ; LEDG[4]       ; 17.351 ;        ;        ; 17.351 ;
; A[10]       ; LEDG[5]       ; 17.996 ;        ;        ; 17.996 ;
; A[10]       ; LEDG[6]       ; 18.182 ;        ;        ; 18.182 ;
; A[10]       ; LEDR[6]       ; 15.094 ; 17.441 ; 17.441 ; 15.094 ;
; A[10]       ; LEDR[8]       ; 14.007 ; 17.068 ; 17.068 ; 14.007 ;
; A[10]       ; SRAM_ADDR[10] ; 10.879 ;        ;        ; 10.879 ;
; A[10]       ; SRAM_CE_N     ; 17.970 ;        ;        ; 17.970 ;
; A[10]       ; SRAM_DQ[0]    ; 19.377 ; 19.377 ; 19.377 ; 19.377 ;
; A[10]       ; SRAM_DQ[1]    ; 19.387 ; 19.387 ; 19.387 ; 19.387 ;
; A[10]       ; SRAM_DQ[2]    ; 19.377 ; 19.377 ; 19.377 ; 19.377 ;
; A[10]       ; SRAM_DQ[3]    ; 19.387 ; 19.387 ; 19.387 ; 19.387 ;
; A[10]       ; SRAM_DQ[4]    ; 19.371 ; 19.371 ; 19.371 ; 19.371 ;
; A[10]       ; SRAM_DQ[5]    ; 19.371 ; 19.371 ; 19.371 ; 19.371 ;
; A[10]       ; SRAM_DQ[6]    ; 19.328 ; 19.328 ; 19.328 ; 19.328 ;
; A[10]       ; SRAM_DQ[7]    ; 19.346 ; 19.346 ; 19.346 ; 19.346 ;
; A[10]       ; SRAM_DQ[8]    ; 19.461 ; 19.461 ; 19.461 ; 19.461 ;
; A[10]       ; SRAM_DQ[9]    ; 19.461 ; 19.461 ; 19.461 ; 19.461 ;
; A[10]       ; SRAM_DQ[10]   ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[10]       ; SRAM_DQ[11]   ; 19.451 ; 19.451 ; 19.451 ; 19.451 ;
; A[10]       ; SRAM_DQ[12]   ; 19.459 ; 19.459 ; 19.459 ; 19.459 ;
; A[10]       ; SRAM_DQ[13]   ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[10]       ; SRAM_DQ[14]   ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[10]       ; SRAM_DQ[15]   ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[11]       ; D[0]          ; 28.810 ; 28.810 ; 28.810 ; 28.810 ;
; A[11]       ; D[1]          ; 28.388 ; 28.388 ; 28.388 ; 28.388 ;
; A[11]       ; D[2]          ; 28.865 ; 28.865 ; 28.865 ; 28.865 ;
; A[11]       ; D[3]          ; 29.159 ; 29.159 ; 29.159 ; 29.159 ;
; A[11]       ; D[4]          ; 29.159 ; 29.159 ; 29.159 ; 29.159 ;
; A[11]       ; D[5]          ; 29.774 ; 29.774 ; 29.774 ; 29.774 ;
; A[11]       ; D[6]          ; 29.764 ; 29.764 ; 29.764 ; 29.764 ;
; A[11]       ; D[7]          ; 29.760 ; 29.760 ; 29.760 ; 29.760 ;
; A[11]       ; FL_ADDR[11]   ; 10.525 ;        ;        ; 10.525 ;
; A[11]       ; FL_ADDR[14]   ; 20.094 ; 20.094 ; 20.094 ; 20.094 ;
; A[11]       ; FL_ADDR[15]   ; 20.526 ; 20.526 ; 20.526 ; 20.526 ;
; A[11]       ; FL_ADDR[16]   ; 20.533 ; 20.533 ; 20.533 ; 20.533 ;
; A[11]       ; FL_ADDR[17]   ; 17.662 ;        ;        ; 17.662 ;
; A[11]       ; FL_CE_N       ; 19.534 ; 20.399 ; 20.399 ; 19.534 ;
; A[11]       ; LEDG[0]       ;        ; 18.600 ; 18.600 ;        ;
; A[11]       ; LEDG[1]       ;        ; 18.693 ; 18.693 ;        ;
; A[11]       ; LEDG[2]       ; 17.746 ;        ;        ; 17.746 ;
; A[11]       ; LEDG[3]       ; 18.606 ;        ;        ; 18.606 ;
; A[11]       ; LEDG[4]       ; 18.564 ;        ;        ; 18.564 ;
; A[11]       ; LEDG[5]       ; 19.209 ;        ;        ; 19.209 ;
; A[11]       ; LEDG[6]       ; 19.395 ;        ;        ; 19.395 ;
; A[11]       ; LEDR[6]       ; 15.057 ; 18.065 ; 18.065 ; 15.057 ;
; A[11]       ; LEDR[8]       ; 13.824 ; 18.281 ; 18.281 ; 13.824 ;
; A[11]       ; SRAM_ADDR[11] ; 10.881 ;        ;        ; 10.881 ;
; A[11]       ; SRAM_CE_N     ; 19.183 ;        ;        ; 19.183 ;
; A[11]       ; SRAM_DQ[0]    ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; A[11]       ; SRAM_DQ[1]    ; 20.600 ; 20.600 ; 20.600 ; 20.600 ;
; A[11]       ; SRAM_DQ[2]    ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; A[11]       ; SRAM_DQ[3]    ; 20.600 ; 20.600 ; 20.600 ; 20.600 ;
; A[11]       ; SRAM_DQ[4]    ; 20.584 ; 20.584 ; 20.584 ; 20.584 ;
; A[11]       ; SRAM_DQ[5]    ; 20.584 ; 20.584 ; 20.584 ; 20.584 ;
; A[11]       ; SRAM_DQ[6]    ; 20.541 ; 20.541 ; 20.541 ; 20.541 ;
; A[11]       ; SRAM_DQ[7]    ; 20.559 ; 20.559 ; 20.559 ; 20.559 ;
; A[11]       ; SRAM_DQ[8]    ; 20.674 ; 20.674 ; 20.674 ; 20.674 ;
; A[11]       ; SRAM_DQ[9]    ; 20.674 ; 20.674 ; 20.674 ; 20.674 ;
; A[11]       ; SRAM_DQ[10]   ; 21.139 ; 21.139 ; 21.139 ; 21.139 ;
; A[11]       ; SRAM_DQ[11]   ; 20.664 ; 20.664 ; 20.664 ; 20.664 ;
; A[11]       ; SRAM_DQ[12]   ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[11]       ; SRAM_DQ[13]   ; 21.149 ; 21.149 ; 21.149 ; 21.149 ;
; A[11]       ; SRAM_DQ[14]   ; 21.149 ; 21.149 ; 21.149 ; 21.149 ;
; A[11]       ; SRAM_DQ[15]   ; 21.139 ; 21.139 ; 21.139 ; 21.139 ;
; A[12]       ; D[0]          ; 29.104 ; 29.104 ; 29.104 ; 29.104 ;
; A[12]       ; D[1]          ; 28.682 ; 28.682 ; 28.682 ; 28.682 ;
; A[12]       ; D[2]          ; 29.159 ; 29.159 ; 29.159 ; 29.159 ;
; A[12]       ; D[3]          ; 29.453 ; 29.453 ; 29.453 ; 29.453 ;
; A[12]       ; D[4]          ; 29.453 ; 29.453 ; 29.453 ; 29.453 ;
; A[12]       ; D[5]          ; 30.068 ; 30.068 ; 30.068 ; 30.068 ;
; A[12]       ; D[6]          ; 30.058 ; 30.058 ; 30.058 ; 30.058 ;
; A[12]       ; D[7]          ; 30.054 ; 30.054 ; 30.054 ; 30.054 ;
; A[12]       ; FL_ADDR[12]   ; 10.773 ;        ;        ; 10.773 ;
; A[12]       ; FL_ADDR[14]   ; 20.388 ; 20.388 ; 20.388 ; 20.388 ;
; A[12]       ; FL_ADDR[15]   ; 20.820 ; 20.820 ; 20.820 ; 20.820 ;
; A[12]       ; FL_ADDR[16]   ; 20.827 ; 20.827 ; 20.827 ; 20.827 ;
; A[12]       ; FL_ADDR[17]   ; 17.956 ;        ;        ; 17.956 ;
; A[12]       ; FL_CE_N       ; 19.828 ; 20.693 ; 20.693 ; 19.828 ;
; A[12]       ; LEDG[0]       ;        ; 18.894 ; 18.894 ;        ;
; A[12]       ; LEDG[1]       ;        ; 18.987 ; 18.987 ;        ;
; A[12]       ; LEDG[2]       ; 18.040 ;        ;        ; 18.040 ;
; A[12]       ; LEDG[3]       ; 18.900 ;        ;        ; 18.900 ;
; A[12]       ; LEDG[4]       ; 18.858 ;        ;        ; 18.858 ;
; A[12]       ; LEDG[5]       ; 19.503 ;        ;        ; 19.503 ;
; A[12]       ; LEDG[6]       ; 19.689 ;        ;        ; 19.689 ;
; A[12]       ; LEDR[6]       ; 15.351 ; 18.359 ; 18.359 ; 15.351 ;
; A[12]       ; LEDR[8]       ; 15.005 ; 18.575 ; 18.575 ; 15.005 ;
; A[12]       ; SRAM_ADDR[12] ; 10.943 ;        ;        ; 10.943 ;
; A[12]       ; SRAM_CE_N     ; 19.477 ;        ;        ; 19.477 ;
; A[12]       ; SRAM_DQ[0]    ; 20.884 ; 20.884 ; 20.884 ; 20.884 ;
; A[12]       ; SRAM_DQ[1]    ; 20.894 ; 20.894 ; 20.894 ; 20.894 ;
; A[12]       ; SRAM_DQ[2]    ; 20.884 ; 20.884 ; 20.884 ; 20.884 ;
; A[12]       ; SRAM_DQ[3]    ; 20.894 ; 20.894 ; 20.894 ; 20.894 ;
; A[12]       ; SRAM_DQ[4]    ; 20.878 ; 20.878 ; 20.878 ; 20.878 ;
; A[12]       ; SRAM_DQ[5]    ; 20.878 ; 20.878 ; 20.878 ; 20.878 ;
; A[12]       ; SRAM_DQ[6]    ; 20.835 ; 20.835 ; 20.835 ; 20.835 ;
; A[12]       ; SRAM_DQ[7]    ; 20.853 ; 20.853 ; 20.853 ; 20.853 ;
; A[12]       ; SRAM_DQ[8]    ; 20.968 ; 20.968 ; 20.968 ; 20.968 ;
; A[12]       ; SRAM_DQ[9]    ; 20.968 ; 20.968 ; 20.968 ; 20.968 ;
; A[12]       ; SRAM_DQ[10]   ; 21.433 ; 21.433 ; 21.433 ; 21.433 ;
; A[12]       ; SRAM_DQ[11]   ; 20.958 ; 20.958 ; 20.958 ; 20.958 ;
; A[12]       ; SRAM_DQ[12]   ; 20.966 ; 20.966 ; 20.966 ; 20.966 ;
; A[12]       ; SRAM_DQ[13]   ; 21.443 ; 21.443 ; 21.443 ; 21.443 ;
; A[12]       ; SRAM_DQ[14]   ; 21.443 ; 21.443 ; 21.443 ; 21.443 ;
; A[12]       ; SRAM_DQ[15]   ; 21.433 ; 21.433 ; 21.433 ; 21.433 ;
; A[13]       ; D[0]          ; 27.611 ; 27.611 ; 27.611 ; 27.611 ;
; A[13]       ; D[1]          ; 27.189 ; 27.189 ; 27.189 ; 27.189 ;
; A[13]       ; D[2]          ; 27.666 ; 27.666 ; 27.666 ; 27.666 ;
; A[13]       ; D[3]          ; 27.960 ; 27.960 ; 27.960 ; 27.960 ;
; A[13]       ; D[4]          ; 27.960 ; 27.960 ; 27.960 ; 27.960 ;
; A[13]       ; D[5]          ; 28.575 ; 28.575 ; 28.575 ; 28.575 ;
; A[13]       ; D[6]          ; 28.565 ; 28.565 ; 28.565 ; 28.565 ;
; A[13]       ; D[7]          ; 28.561 ; 28.561 ; 28.561 ; 28.561 ;
; A[13]       ; FL_ADDR[13]   ; 10.698 ;        ;        ; 10.698 ;
; A[13]       ; FL_ADDR[14]   ; 18.895 ; 18.895 ; 18.895 ; 18.895 ;
; A[13]       ; FL_ADDR[15]   ; 19.327 ; 19.327 ; 19.327 ; 19.327 ;
; A[13]       ; FL_ADDR[16]   ; 19.334 ; 19.334 ; 19.334 ; 19.334 ;
; A[13]       ; FL_ADDR[17]   ; 17.052 ;        ;        ; 17.052 ;
; A[13]       ; FL_CE_N       ; 18.335 ; 19.200 ; 19.200 ; 18.335 ;
; A[13]       ; LEDG[0]       ;        ; 17.401 ; 17.401 ;        ;
; A[13]       ; LEDG[1]       ;        ; 17.494 ; 17.494 ;        ;
; A[13]       ; LEDG[2]       ; 16.547 ;        ;        ; 16.547 ;
; A[13]       ; LEDG[3]       ; 17.407 ;        ;        ; 17.407 ;
; A[13]       ; LEDG[4]       ; 17.365 ;        ;        ; 17.365 ;
; A[13]       ; LEDG[5]       ; 18.010 ;        ;        ; 18.010 ;
; A[13]       ; LEDG[6]       ; 18.196 ;        ;        ; 18.196 ;
; A[13]       ; LEDR[6]       ; 15.108 ; 17.455 ; 17.455 ; 15.108 ;
; A[13]       ; LEDR[8]       ; 13.261 ; 17.082 ; 17.082 ; 13.261 ;
; A[13]       ; SRAM_ADDR[13] ; 10.904 ;        ;        ; 10.904 ;
; A[13]       ; SRAM_CE_N     ; 17.984 ;        ;        ; 17.984 ;
; A[13]       ; SRAM_DQ[0]    ; 19.391 ; 19.391 ; 19.391 ; 19.391 ;
; A[13]       ; SRAM_DQ[1]    ; 19.401 ; 19.401 ; 19.401 ; 19.401 ;
; A[13]       ; SRAM_DQ[2]    ; 19.391 ; 19.391 ; 19.391 ; 19.391 ;
; A[13]       ; SRAM_DQ[3]    ; 19.401 ; 19.401 ; 19.401 ; 19.401 ;
; A[13]       ; SRAM_DQ[4]    ; 19.385 ; 19.385 ; 19.385 ; 19.385 ;
; A[13]       ; SRAM_DQ[5]    ; 19.385 ; 19.385 ; 19.385 ; 19.385 ;
; A[13]       ; SRAM_DQ[6]    ; 19.342 ; 19.342 ; 19.342 ; 19.342 ;
; A[13]       ; SRAM_DQ[7]    ; 19.360 ; 19.360 ; 19.360 ; 19.360 ;
; A[13]       ; SRAM_DQ[8]    ; 19.475 ; 19.475 ; 19.475 ; 19.475 ;
; A[13]       ; SRAM_DQ[9]    ; 19.475 ; 19.475 ; 19.475 ; 19.475 ;
; A[13]       ; SRAM_DQ[10]   ; 19.940 ; 19.940 ; 19.940 ; 19.940 ;
; A[13]       ; SRAM_DQ[11]   ; 19.465 ; 19.465 ; 19.465 ; 19.465 ;
; A[13]       ; SRAM_DQ[12]   ; 19.473 ; 19.473 ; 19.473 ; 19.473 ;
; A[13]       ; SRAM_DQ[13]   ; 19.950 ; 19.950 ; 19.950 ; 19.950 ;
; A[13]       ; SRAM_DQ[14]   ; 19.950 ; 19.950 ; 19.950 ; 19.950 ;
; A[13]       ; SRAM_DQ[15]   ; 19.940 ; 19.940 ; 19.940 ; 19.940 ;
; A[14]       ; D[0]          ; 27.528 ; 27.528 ; 27.528 ; 27.528 ;
; A[14]       ; D[1]          ; 27.106 ; 27.106 ; 27.106 ; 27.106 ;
; A[14]       ; D[2]          ; 27.583 ; 27.583 ; 27.583 ; 27.583 ;
; A[14]       ; D[3]          ; 27.877 ; 27.877 ; 27.877 ; 27.877 ;
; A[14]       ; D[4]          ; 27.877 ; 27.877 ; 27.877 ; 27.877 ;
; A[14]       ; D[5]          ; 28.492 ; 28.492 ; 28.492 ; 28.492 ;
; A[14]       ; D[6]          ; 28.482 ; 28.482 ; 28.482 ; 28.482 ;
; A[14]       ; D[7]          ; 28.478 ; 28.478 ; 28.478 ; 28.478 ;
; A[14]       ; FL_ADDR[14]   ; 18.812 ; 18.812 ; 18.812 ; 18.812 ;
; A[14]       ; FL_ADDR[15]   ; 19.244 ; 19.244 ; 19.244 ; 19.244 ;
; A[14]       ; FL_ADDR[16]   ; 19.251 ; 19.251 ; 19.251 ; 19.251 ;
; A[14]       ; FL_ADDR[17]   ; 16.969 ; 15.813 ; 15.813 ; 16.969 ;
; A[14]       ; FL_CE_N       ; 18.252 ; 19.117 ; 19.117 ; 18.252 ;
; A[14]       ; LEDG[0]       ; 15.493 ; 17.318 ; 17.318 ; 15.493 ;
; A[14]       ; LEDG[1]       ; 15.363 ; 17.411 ; 17.411 ; 15.363 ;
; A[14]       ; LEDG[2]       ; 16.464 ;        ;        ; 16.464 ;
; A[14]       ; LEDG[3]       ; 17.324 ; 15.499 ; 15.499 ; 17.324 ;
; A[14]       ; LEDG[4]       ; 17.282 ; 15.234 ; 15.234 ; 17.282 ;
; A[14]       ; LEDG[5]       ; 17.927 ; 15.880 ; 15.880 ; 17.927 ;
; A[14]       ; LEDG[6]       ; 18.113 ; 16.071 ; 16.071 ; 18.113 ;
; A[14]       ; LEDR[6]       ; 16.216 ; 17.372 ; 17.372 ; 16.216 ;
; A[14]       ; LEDR[8]       ; 14.816 ; 16.999 ; 16.999 ; 14.816 ;
; A[14]       ; SRAM_ADDR[14] ; 16.460 ; 16.460 ; 16.460 ; 16.460 ;
; A[14]       ; SRAM_ADDR[15] ; 18.158 ; 18.158 ; 18.158 ; 18.158 ;
; A[14]       ; SRAM_ADDR[16] ; 17.916 ; 17.916 ; 17.916 ; 17.916 ;
; A[14]       ; SRAM_ADDR[17] ; 18.662 ; 18.662 ; 18.662 ; 18.662 ;
; A[14]       ; SRAM_CE_N     ; 17.901 ; 15.853 ; 15.853 ; 17.901 ;
; A[14]       ; SRAM_DQ[0]    ; 19.308 ; 19.308 ; 19.308 ; 19.308 ;
; A[14]       ; SRAM_DQ[1]    ; 19.318 ; 19.318 ; 19.318 ; 19.318 ;
; A[14]       ; SRAM_DQ[2]    ; 19.308 ; 19.308 ; 19.308 ; 19.308 ;
; A[14]       ; SRAM_DQ[3]    ; 19.318 ; 19.318 ; 19.318 ; 19.318 ;
; A[14]       ; SRAM_DQ[4]    ; 19.302 ; 19.302 ; 19.302 ; 19.302 ;
; A[14]       ; SRAM_DQ[5]    ; 19.302 ; 19.302 ; 19.302 ; 19.302 ;
; A[14]       ; SRAM_DQ[6]    ; 19.259 ; 19.259 ; 19.259 ; 19.259 ;
; A[14]       ; SRAM_DQ[7]    ; 19.277 ; 19.277 ; 19.277 ; 19.277 ;
; A[14]       ; SRAM_DQ[8]    ; 19.392 ; 19.392 ; 19.392 ; 19.392 ;
; A[14]       ; SRAM_DQ[9]    ; 19.392 ; 19.392 ; 19.392 ; 19.392 ;
; A[14]       ; SRAM_DQ[10]   ; 19.857 ; 19.857 ; 19.857 ; 19.857 ;
; A[14]       ; SRAM_DQ[11]   ; 19.382 ; 19.382 ; 19.382 ; 19.382 ;
; A[14]       ; SRAM_DQ[12]   ; 19.390 ; 19.390 ; 19.390 ; 19.390 ;
; A[14]       ; SRAM_DQ[13]   ; 19.867 ; 19.867 ; 19.867 ; 19.867 ;
; A[14]       ; SRAM_DQ[14]   ; 19.867 ; 19.867 ; 19.867 ; 19.867 ;
; A[14]       ; SRAM_DQ[15]   ; 19.857 ; 19.857 ; 19.857 ; 19.857 ;
; A[14]       ; SRAM_LB_N     ; 18.432 ; 18.432 ; 18.432 ; 18.432 ;
; A[14]       ; SRAM_UB_N     ; 18.418 ; 18.418 ; 18.418 ; 18.418 ;
; A[15]       ; D[0]          ; 25.068 ; 25.068 ; 25.068 ; 25.068 ;
; A[15]       ; D[1]          ; 25.440 ; 25.440 ; 25.440 ; 25.440 ;
; A[15]       ; D[2]          ; 24.772 ; 24.772 ; 24.772 ; 24.772 ;
; A[15]       ; D[3]          ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[15]       ; D[4]          ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[15]       ; D[5]          ; 25.681 ; 25.681 ; 25.681 ; 25.681 ;
; A[15]       ; D[6]          ; 25.671 ; 25.671 ; 25.671 ; 25.671 ;
; A[15]       ; D[7]          ; 25.667 ; 25.667 ; 25.667 ; 25.667 ;
; A[15]       ; FL_ADDR[14]   ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; A[15]       ; FL_ADDR[15]   ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; A[15]       ; FL_ADDR[16]   ; 16.674 ; 16.674 ; 16.674 ; 16.674 ;
; A[15]       ; FL_ADDR[17]   ; 15.662 ; 15.662 ; 15.662 ; 15.662 ;
; A[15]       ; FL_CE_N       ; 16.540 ; 16.540 ; 16.540 ; 16.540 ;
; A[15]       ; LEDG[0]       ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; A[15]       ; LEDG[1]       ; 15.212 ; 15.212 ; 15.212 ; 15.212 ;
; A[15]       ; LEDG[2]       ; 13.091 ;        ;        ; 13.091 ;
; A[15]       ; LEDG[3]       ; 14.747 ; 14.747 ; 14.747 ; 14.747 ;
; A[15]       ; LEDG[4]       ; 15.083 ; 15.083 ; 15.083 ; 15.083 ;
; A[15]       ; LEDG[5]       ; 15.729 ; 15.729 ; 15.729 ; 15.729 ;
; A[15]       ; LEDG[6]       ; 15.920 ; 15.920 ; 15.920 ; 15.920 ;
; A[15]       ; LEDR[6]       ; 16.065 ; 16.065 ; 16.065 ; 16.065 ;
; A[15]       ; LEDR[8]       ; 14.665 ; 14.665 ; 14.665 ; 14.665 ;
; A[15]       ; SRAM_ADDR[14] ; 14.114 ; 14.114 ; 14.114 ; 14.114 ;
; A[15]       ; SRAM_ADDR[15] ; 18.086 ; 18.086 ; 18.086 ; 18.086 ;
; A[15]       ; SRAM_ADDR[16] ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; A[15]       ; SRAM_ADDR[17] ; 19.028 ; 19.028 ; 19.028 ; 19.028 ;
; A[15]       ; SRAM_CE_N     ; 15.702 ; 15.702 ; 15.702 ; 15.702 ;
; A[15]       ; SRAM_DQ[0]    ; 19.479 ; 19.479 ; 19.479 ; 19.479 ;
; A[15]       ; SRAM_DQ[1]    ; 19.489 ; 19.489 ; 19.489 ; 19.489 ;
; A[15]       ; SRAM_DQ[2]    ; 19.479 ; 19.479 ; 19.479 ; 19.479 ;
; A[15]       ; SRAM_DQ[3]    ; 19.489 ; 19.489 ; 19.489 ; 19.489 ;
; A[15]       ; SRAM_DQ[4]    ; 19.473 ; 19.473 ; 19.473 ; 19.473 ;
; A[15]       ; SRAM_DQ[5]    ; 19.473 ; 19.473 ; 19.473 ; 19.473 ;
; A[15]       ; SRAM_DQ[6]    ; 19.430 ; 19.430 ; 19.430 ; 19.430 ;
; A[15]       ; SRAM_DQ[7]    ; 19.448 ; 19.448 ; 19.448 ; 19.448 ;
; A[15]       ; SRAM_DQ[8]    ; 19.617 ; 19.617 ; 19.617 ; 19.617 ;
; A[15]       ; SRAM_DQ[9]    ; 19.617 ; 19.617 ; 19.617 ; 19.617 ;
; A[15]       ; SRAM_DQ[10]   ; 20.082 ; 20.082 ; 20.082 ; 20.082 ;
; A[15]       ; SRAM_DQ[11]   ; 19.607 ; 19.607 ; 19.607 ; 19.607 ;
; A[15]       ; SRAM_DQ[12]   ; 19.615 ; 19.615 ; 19.615 ; 19.615 ;
; A[15]       ; SRAM_DQ[13]   ; 20.092 ; 20.092 ; 20.092 ; 20.092 ;
; A[15]       ; SRAM_DQ[14]   ; 20.092 ; 20.092 ; 20.092 ; 20.092 ;
; A[15]       ; SRAM_DQ[15]   ; 20.082 ; 20.082 ; 20.082 ; 20.082 ;
; A[15]       ; SRAM_LB_N     ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; A[15]       ; SRAM_UB_N     ; 18.784 ; 18.784 ; 18.784 ; 18.784 ;
; D[0]        ; SRAM_DQ[0]    ; 11.372 ;        ;        ; 11.372 ;
; D[0]        ; SRAM_DQ[8]    ; 11.343 ;        ;        ; 11.343 ;
; D[1]        ; SRAM_DQ[1]    ; 11.246 ;        ;        ; 11.246 ;
; D[1]        ; SRAM_DQ[9]    ; 11.283 ;        ;        ; 11.283 ;
; D[2]        ; SRAM_DQ[2]    ; 11.133 ;        ;        ; 11.133 ;
; D[2]        ; SRAM_DQ[10]   ; 11.398 ;        ;        ; 11.398 ;
; D[3]        ; SRAM_DQ[3]    ; 14.411 ;        ;        ; 14.411 ;
; D[3]        ; SRAM_DQ[11]   ; 14.095 ;        ;        ; 14.095 ;
; D[4]        ; SRAM_DQ[4]    ; 10.854 ;        ;        ; 10.854 ;
; D[4]        ; SRAM_DQ[12]   ; 10.638 ;        ;        ; 10.638 ;
; D[5]        ; SRAM_DQ[5]    ; 10.562 ;        ;        ; 10.562 ;
; D[5]        ; SRAM_DQ[13]   ; 10.547 ;        ;        ; 10.547 ;
; D[6]        ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]        ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]        ; SRAM_DQ[7]    ; 10.967 ;        ;        ; 10.967 ;
; D[7]        ; SRAM_DQ[15]   ; 10.104 ;        ;        ; 10.104 ;
; FL_DQ[0]    ; D[0]          ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; FL_DQ[1]    ; D[1]          ; 16.121 ; 16.121 ; 16.121 ; 16.121 ;
; FL_DQ[2]    ; D[2]          ; 12.499 ;        ;        ; 12.499 ;
; FL_DQ[3]    ; D[3]          ; 14.091 ; 14.091 ; 14.091 ; 14.091 ;
; FL_DQ[4]    ; D[4]          ; 12.787 ; 12.787 ; 12.787 ; 12.787 ;
; FL_DQ[5]    ; D[5]          ; 16.088 ; 16.088 ; 16.088 ; 16.088 ;
; FL_DQ[6]    ; D[6]          ; 16.192 ; 16.192 ; 16.192 ; 16.192 ;
; FL_DQ[7]    ; D[7]          ; 16.763 ; 16.763 ; 16.763 ; 16.763 ;
; IORQ_n      ; BUSDIR_n      ; 11.734 ;        ;        ; 11.734 ;
; IORQ_n      ; D[0]          ; 21.630 ; 21.630 ; 21.630 ; 21.630 ;
; IORQ_n      ; D[1]          ; 22.093 ; 22.093 ; 22.093 ; 22.093 ;
; IORQ_n      ; D[2]          ; 18.422 ; 18.422 ; 18.422 ; 18.422 ;
; IORQ_n      ; D[3]          ; 19.138 ; 19.138 ; 19.138 ; 19.138 ;
; IORQ_n      ; D[4]          ; 20.929 ; 20.929 ; 20.929 ; 20.929 ;
; IORQ_n      ; D[5]          ; 15.927 ; 15.927 ; 15.927 ; 15.927 ;
; IORQ_n      ; D[6]          ; 15.917 ; 15.917 ; 15.917 ; 15.917 ;
; IORQ_n      ; D[7]          ; 15.913 ; 15.913 ; 15.913 ; 15.913 ;
; IORQ_n      ; U1OE_n        ; 14.665 ;        ;        ; 14.665 ;
; KEY[0]      ; LEDG[7]       ;        ; 12.578 ; 12.578 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 12.523 ; 12.523 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 11.203 ; 11.203 ;        ;
; M1_n        ; D[0]          ; 21.098 ; 21.098 ; 21.098 ; 21.098 ;
; M1_n        ; D[1]          ; 21.561 ; 21.561 ; 21.561 ; 21.561 ;
; M1_n        ; D[2]          ; 17.890 ; 17.890 ; 17.890 ; 17.890 ;
; M1_n        ; D[3]          ; 18.606 ; 18.606 ; 18.606 ; 18.606 ;
; M1_n        ; D[4]          ; 20.397 ; 20.397 ; 20.397 ; 20.397 ;
; M1_n        ; D[5]          ; 15.396 ; 15.396 ; 15.396 ; 15.396 ;
; M1_n        ; D[6]          ; 15.386 ; 15.386 ; 15.386 ; 15.386 ;
; M1_n        ; D[7]          ; 15.382 ; 15.382 ; 15.382 ; 15.382 ;
; M1_n        ; U1OE_n        ;        ; 14.557 ; 14.557 ;        ;
; RD_n        ; BUSDIR_n      ; 11.937 ;        ;        ; 11.937 ;
; RD_n        ; D[0]          ; 21.832 ; 21.832 ; 21.832 ; 21.832 ;
; RD_n        ; D[1]          ; 22.295 ; 22.295 ; 22.295 ; 22.295 ;
; RD_n        ; D[2]          ; 18.624 ; 18.624 ; 18.624 ; 18.624 ;
; RD_n        ; D[3]          ; 19.340 ; 19.340 ; 19.340 ; 19.340 ;
; RD_n        ; D[4]          ; 21.131 ; 21.131 ; 21.131 ; 21.131 ;
; RD_n        ; D[5]          ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; RD_n        ; D[6]          ; 18.954 ; 18.954 ; 18.954 ; 18.954 ;
; RD_n        ; D[7]          ; 18.989 ; 18.989 ; 18.989 ; 18.989 ;
; RD_n        ; FL_CE_N       ; 13.805 ;        ;        ; 13.805 ;
; RD_n        ; FL_OE_N       ; 10.605 ;        ;        ; 10.605 ;
; RD_n        ; U1OE_n        ; 12.908 ;        ;        ; 12.908 ;
; RESET_n     ; LEDG[7]       ;        ; 12.706 ; 12.706 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.651 ; 12.651 ;        ;
; SLTSL_n     ; D[0]          ; 22.174 ; 22.174 ; 22.174 ; 22.174 ;
; SLTSL_n     ; D[1]          ; 22.546 ; 22.546 ; 22.546 ; 22.546 ;
; SLTSL_n     ; D[2]          ; 21.810 ; 21.810 ; 21.810 ; 21.810 ;
; SLTSL_n     ; D[3]          ; 22.104 ; 22.104 ; 22.104 ; 22.104 ;
; SLTSL_n     ; D[4]          ; 22.104 ; 22.104 ; 22.104 ; 22.104 ;
; SLTSL_n     ; D[5]          ; 22.719 ; 22.719 ; 22.719 ; 22.719 ;
; SLTSL_n     ; D[6]          ; 22.709 ; 22.709 ; 22.709 ; 22.709 ;
; SLTSL_n     ; D[7]          ; 22.705 ; 22.705 ; 22.705 ; 22.705 ;
; SLTSL_n     ; FL_ADDR[14]   ; 15.247 ; 15.247 ; 15.247 ; 15.247 ;
; SLTSL_n     ; FL_ADDR[15]   ; 15.679 ; 15.679 ; 15.679 ; 15.679 ;
; SLTSL_n     ; FL_ADDR[16]   ; 15.686 ; 15.686 ; 15.686 ; 15.686 ;
; SLTSL_n     ; FL_ADDR[17]   ; 14.922 ;        ;        ; 14.922 ;
; SLTSL_n     ; FL_CE_N       ; 14.687 ; 15.552 ; 15.552 ; 14.687 ;
; SLTSL_n     ; LEDG[0]       ;        ; 13.753 ; 13.753 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 13.535 ; 13.535 ;        ;
; SLTSL_n     ; LEDG[3]       ; 13.759 ;        ;        ; 13.759 ;
; SLTSL_n     ; LEDG[4]       ; 13.538 ;        ;        ; 13.538 ;
; SLTSL_n     ; LEDG[5]       ; 14.180 ;        ;        ; 14.180 ;
; SLTSL_n     ; LEDG[6]       ; 14.371 ;        ;        ; 14.371 ;
; SLTSL_n     ; LEDR[6]       ;        ; 15.325 ; 15.325 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 14.421 ; 14.421 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 14.025 ;        ;        ; 14.025 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.574 ; 15.574 ; 15.574 ; 15.574 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.574 ; 15.574 ; 15.574 ; 15.574 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 15.515 ; 15.515 ; 15.515 ; 15.515 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 15.533 ; 15.533 ; 15.533 ; 15.533 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 15.648 ; 15.648 ; 15.648 ; 15.648 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 15.648 ; 15.648 ; 15.648 ; 15.648 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 15.638 ; 15.638 ; 15.638 ; 15.638 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 15.646 ; 15.646 ; 15.646 ; 15.646 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; SLTSL_n     ; U1OE_n        ; 12.761 ;        ;        ; 12.761 ;
; SRAM_DQ[0]  ; D[0]          ; 16.664 ; 16.664 ; 16.664 ; 16.664 ;
; SRAM_DQ[1]  ; D[1]          ; 17.858 ; 17.858 ; 17.858 ; 17.858 ;
; SRAM_DQ[2]  ; D[2]          ; 15.594 ;        ;        ; 15.594 ;
; SRAM_DQ[3]  ; D[3]          ; 14.427 ;        ;        ; 14.427 ;
; SRAM_DQ[4]  ; D[4]          ; 16.478 ; 16.478 ; 16.478 ; 16.478 ;
; SRAM_DQ[5]  ; D[5]          ; 14.778 ;        ;        ; 14.778 ;
; SRAM_DQ[6]  ; D[6]          ; 14.729 ;        ;        ; 14.729 ;
; SRAM_DQ[7]  ; D[7]          ; 15.418 ;        ;        ; 15.418 ;
; SRAM_DQ[8]  ; D[0]          ; 17.837 ; 17.837 ; 17.837 ; 17.837 ;
; SRAM_DQ[9]  ; D[1]          ; 17.724 ; 17.724 ; 17.724 ; 17.724 ;
; SRAM_DQ[10] ; D[2]          ; 15.182 ;        ;        ; 15.182 ;
; SRAM_DQ[11] ; D[3]          ; 14.564 ; 14.564 ; 14.564 ; 14.564 ;
; SRAM_DQ[12] ; D[4]          ; 14.995 ; 14.995 ; 14.995 ; 14.995 ;
; SRAM_DQ[13] ; D[5]          ; 14.073 ;        ;        ; 14.073 ;
; SRAM_DQ[14] ; D[6]          ; 14.364 ;        ;        ; 14.364 ;
; SRAM_DQ[15] ; D[7]          ; 15.422 ;        ;        ; 15.422 ;
; SW[0]       ; D[1]          ;        ; 7.783  ; 7.783  ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 9.831  ; 9.831  ;        ;
; SW[2]       ; LEDR[2]       ; 5.390  ;        ;        ; 5.390  ;
; SW[3]       ; D[2]          ;        ; 10.369 ; 10.369 ;        ;
; SW[3]       ; LEDR[3]       ; 5.181  ;        ;        ; 5.181  ;
; SW[7]       ; D[1]          ; 8.382  ;        ;        ; 8.382  ;
; SW[8]       ; D[0]          ; 17.705 ; 17.705 ; 17.705 ; 17.705 ;
; SW[8]       ; D[1]          ; 18.077 ; 18.077 ; 18.077 ; 18.077 ;
; SW[8]       ; D[2]          ; 13.886 ; 13.718 ; 13.718 ; 13.886 ;
; SW[8]       ; D[3]          ; 15.089 ; 15.089 ; 15.089 ; 15.089 ;
; SW[8]       ; D[4]          ; 15.963 ; 15.963 ; 15.963 ; 15.963 ;
; SW[8]       ; D[5]          ; 14.627 ; 14.627 ; 14.627 ; 14.627 ;
; SW[8]       ; D[6]          ; 14.617 ; 14.617 ; 14.617 ; 14.617 ;
; SW[8]       ; D[7]          ; 14.613 ; 14.613 ; 14.613 ; 14.613 ;
; SW[8]       ; LEDG[1]       ; 9.889  ;        ;        ; 9.889  ;
; SW[8]       ; SRAM_CE_N     ;        ; 10.379 ; 10.379 ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; SW[8]       ; SRAM_DQ[2]    ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; SW[8]       ; SRAM_DQ[3]    ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; SW[8]       ; SRAM_DQ[4]    ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; SW[8]       ; SRAM_DQ[5]    ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; SW[8]       ; SRAM_DQ[6]    ; 8.680  ; 8.680  ; 8.680  ; 8.680  ;
; SW[8]       ; SRAM_DQ[7]    ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; SW[8]       ; SRAM_DQ[8]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; SW[8]       ; SRAM_DQ[9]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; SW[8]       ; SRAM_DQ[10]   ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; SW[8]       ; SRAM_DQ[11]   ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; SW[8]       ; SRAM_DQ[12]   ; 8.805  ; 8.805  ; 8.805  ; 8.805  ;
; SW[8]       ; SRAM_DQ[13]   ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; SW[8]       ; SRAM_DQ[14]   ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; SW[8]       ; SRAM_DQ[15]   ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; SW[9]       ; D[0]          ; 18.356 ; 18.356 ; 18.356 ; 18.356 ;
; SW[9]       ; D[1]          ; 18.728 ; 18.728 ; 18.728 ; 18.728 ;
; SW[9]       ; D[2]          ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; SW[9]       ; D[3]          ; 18.286 ; 18.286 ; 18.286 ; 18.286 ;
; SW[9]       ; D[4]          ; 18.286 ; 18.286 ; 18.286 ; 18.286 ;
; SW[9]       ; D[5]          ; 18.901 ; 18.901 ; 18.901 ; 18.901 ;
; SW[9]       ; D[6]          ; 18.891 ; 18.891 ; 18.891 ; 18.891 ;
; SW[9]       ; D[7]          ; 18.887 ; 18.887 ; 18.887 ; 18.887 ;
; SW[9]       ; FL_ADDR[14]   ; 11.429 ; 11.429 ; 11.429 ; 11.429 ;
; SW[9]       ; FL_ADDR[15]   ; 11.861 ; 11.861 ; 11.861 ; 11.861 ;
; SW[9]       ; FL_ADDR[16]   ; 11.868 ; 11.868 ; 11.868 ; 11.868 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 11.104 ; 11.104 ;        ;
; SW[9]       ; FL_CE_N       ; 11.734 ; 10.869 ; 10.869 ; 11.734 ;
; SW[9]       ; LEDG[0]       ; 9.935  ;        ;        ; 9.935  ;
; SW[9]       ; LEDG[1]       ; 9.713  ;        ;        ; 9.713  ;
; SW[9]       ; LEDG[3]       ;        ; 9.941  ; 9.941  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.720  ; 9.720  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 10.362 ; 10.362 ;        ;
; SW[9]       ; LEDG[6]       ;        ; 10.553 ; 10.553 ;        ;
; SW[9]       ; LEDR[6]       ; 11.507 ;        ;        ; 11.507 ;
; SW[9]       ; LEDR[8]       ; 10.603 ;        ;        ; 10.603 ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.203 ; 10.203 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; SW[9]       ; SRAM_DQ[1]    ; 11.756 ; 11.756 ; 11.756 ; 11.756 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.756 ; 11.756 ; 11.756 ; 11.756 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.740 ; 11.740 ; 11.740 ; 11.740 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.740 ; 11.740 ; 11.740 ; 11.740 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.295 ; 12.295 ; 12.295 ; 12.295 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.828 ; 11.828 ; 11.828 ; 11.828 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.305 ; 12.305 ; 12.305 ; 12.305 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.305 ; 12.305 ; 12.305 ; 12.305 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.295 ; 12.295 ; 12.295 ; 12.295 ;
; SW[9]       ; U1OE_n        ;        ; 8.943  ; 8.943  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; WR_n        ; SRAM_DQ[1]    ; 13.205 ; 13.205 ; 13.205 ; 13.205 ;
; WR_n        ; SRAM_DQ[2]    ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; WR_n        ; SRAM_DQ[3]    ; 13.205 ; 13.205 ; 13.205 ; 13.205 ;
; WR_n        ; SRAM_DQ[4]    ; 13.189 ; 13.189 ; 13.189 ; 13.189 ;
; WR_n        ; SRAM_DQ[5]    ; 13.189 ; 13.189 ; 13.189 ; 13.189 ;
; WR_n        ; SRAM_DQ[6]    ; 13.146 ; 13.146 ; 13.146 ; 13.146 ;
; WR_n        ; SRAM_DQ[7]    ; 13.164 ; 13.164 ; 13.164 ; 13.164 ;
; WR_n        ; SRAM_DQ[8]    ; 13.271 ; 13.271 ; 13.271 ; 13.271 ;
; WR_n        ; SRAM_DQ[9]    ; 13.271 ; 13.271 ; 13.271 ; 13.271 ;
; WR_n        ; SRAM_DQ[10]   ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_DQ[11]   ; 13.261 ; 13.261 ; 13.261 ; 13.261 ;
; WR_n        ; SRAM_DQ[12]   ; 13.269 ; 13.269 ; 13.269 ; 13.269 ;
; WR_n        ; SRAM_DQ[13]   ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; WR_n        ; SRAM_DQ[14]   ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; WR_n        ; SRAM_DQ[15]   ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_WE_N     ; 10.640 ;        ;        ; 10.640 ;
; WR_n        ; U1OE_n        ; 14.749 ;        ;        ; 14.749 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 16.260 ; 16.260 ; 16.260 ; 16.260 ;
; A[0]        ; D[1]          ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; A[0]        ; D[2]          ; 15.676 ; 15.337 ; 15.337 ; 15.676 ;
; A[0]        ; D[3]          ; 16.344 ; 16.344 ; 16.344 ; 16.344 ;
; A[0]        ; D[4]          ; 15.381 ; 15.381 ; 15.381 ; 15.381 ;
; A[0]        ; D[5]          ; 14.843 ; 15.531 ; 15.531 ; 14.843 ;
; A[0]        ; D[6]          ; 15.156 ; 15.731 ; 15.731 ; 15.156 ;
; A[0]        ; D[7]          ; 15.214 ; 16.685 ; 16.685 ; 15.214 ;
; A[0]        ; FL_ADDR[0]    ; 11.304 ;        ;        ; 11.304 ;
; A[0]        ; FL_ADDR[14]   ; 16.715 ; 16.715 ; 16.715 ; 16.715 ;
; A[0]        ; FL_ADDR[15]   ; 17.147 ; 17.147 ; 17.147 ; 17.147 ;
; A[0]        ; FL_ADDR[16]   ; 17.154 ; 17.154 ; 17.154 ; 17.154 ;
; A[0]        ; FL_ADDR[17]   ; 16.107 ;        ;        ; 16.107 ;
; A[0]        ; FL_CE_N       ; 16.155 ; 15.820 ; 15.820 ; 16.155 ;
; A[0]        ; LEDG[0]       ;        ; 15.221 ; 15.221 ;        ;
; A[0]        ; LEDG[1]       ;        ; 15.314 ; 15.314 ;        ;
; A[0]        ; LEDG[2]       ; 14.367 ;        ;        ; 14.367 ;
; A[0]        ; LEDG[3]       ; 15.227 ;        ;        ; 15.227 ;
; A[0]        ; LEDG[4]       ; 15.185 ;        ;        ; 15.185 ;
; A[0]        ; LEDG[5]       ; 15.830 ;        ;        ; 15.830 ;
; A[0]        ; LEDG[6]       ; 16.016 ;        ;        ; 16.016 ;
; A[0]        ; LEDR[6]       ;        ; 16.510 ; 16.510 ;        ;
; A[0]        ; LEDR[8]       ;        ; 14.902 ; 14.902 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.256 ;        ;        ; 11.256 ;
; A[0]        ; SRAM_CE_N     ; 15.804 ;        ;        ; 15.804 ;
; A[0]        ; SRAM_DQ[0]    ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[0]        ; SRAM_DQ[1]    ; 17.221 ; 17.221 ; 17.221 ; 17.221 ;
; A[0]        ; SRAM_DQ[2]    ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[0]        ; SRAM_DQ[3]    ; 17.221 ; 17.221 ; 17.221 ; 17.221 ;
; A[0]        ; SRAM_DQ[4]    ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; A[0]        ; SRAM_DQ[5]    ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; A[0]        ; SRAM_DQ[6]    ; 17.162 ; 17.162 ; 17.162 ; 17.162 ;
; A[0]        ; SRAM_DQ[7]    ; 17.180 ; 17.180 ; 17.180 ; 17.180 ;
; A[0]        ; SRAM_DQ[8]    ; 17.295 ; 17.295 ; 17.295 ; 17.295 ;
; A[0]        ; SRAM_DQ[9]    ; 17.295 ; 17.295 ; 17.295 ; 17.295 ;
; A[0]        ; SRAM_DQ[10]   ; 17.760 ; 17.760 ; 17.760 ; 17.760 ;
; A[0]        ; SRAM_DQ[11]   ; 17.285 ; 17.285 ; 17.285 ; 17.285 ;
; A[0]        ; SRAM_DQ[12]   ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; A[0]        ; SRAM_DQ[13]   ; 17.770 ; 17.770 ; 17.770 ; 17.770 ;
; A[0]        ; SRAM_DQ[14]   ; 17.770 ; 17.770 ; 17.770 ; 17.770 ;
; A[0]        ; SRAM_DQ[15]   ; 17.760 ; 17.760 ; 17.760 ; 17.760 ;
; A[1]        ; D[0]          ; 15.987 ; 15.987 ; 15.987 ; 15.987 ;
; A[1]        ; D[1]          ; 15.565 ; 15.565 ; 15.565 ; 15.565 ;
; A[1]        ; D[2]          ; 15.064 ; 15.403 ; 15.403 ; 15.064 ;
; A[1]        ; D[3]          ; 16.071 ; 16.071 ; 16.071 ; 16.071 ;
; A[1]        ; D[4]          ; 15.108 ; 15.108 ; 15.108 ; 15.108 ;
; A[1]        ; D[5]          ; 15.258 ; 14.570 ; 14.570 ; 15.258 ;
; A[1]        ; D[6]          ; 15.458 ; 14.883 ; 14.883 ; 15.458 ;
; A[1]        ; D[7]          ; 16.412 ; 14.941 ; 14.941 ; 16.412 ;
; A[1]        ; FL_ADDR[1]    ; 10.791 ;        ;        ; 10.791 ;
; A[1]        ; FL_ADDR[14]   ; 15.991 ; 15.991 ; 15.991 ; 15.991 ;
; A[1]        ; FL_ADDR[15]   ; 16.423 ; 16.423 ; 16.423 ; 16.423 ;
; A[1]        ; FL_ADDR[16]   ; 16.430 ; 16.430 ; 16.430 ; 16.430 ;
; A[1]        ; FL_ADDR[17]   ; 15.383 ;        ;        ; 15.383 ;
; A[1]        ; FL_CE_N       ; 15.431 ; 15.096 ; 15.096 ; 15.431 ;
; A[1]        ; LEDG[0]       ;        ; 14.497 ; 14.497 ;        ;
; A[1]        ; LEDG[1]       ;        ; 14.590 ; 14.590 ;        ;
; A[1]        ; LEDG[2]       ; 13.643 ;        ;        ; 13.643 ;
; A[1]        ; LEDG[3]       ; 14.503 ;        ;        ; 14.503 ;
; A[1]        ; LEDG[4]       ; 14.461 ;        ;        ; 14.461 ;
; A[1]        ; LEDG[5]       ; 15.106 ;        ;        ; 15.106 ;
; A[1]        ; LEDG[6]       ; 15.292 ;        ;        ; 15.292 ;
; A[1]        ; LEDR[6]       ;        ; 15.786 ; 15.786 ;        ;
; A[1]        ; LEDR[8]       ;        ; 14.178 ; 14.178 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.329 ;        ;        ; 11.329 ;
; A[1]        ; SRAM_CE_N     ; 15.080 ;        ;        ; 15.080 ;
; A[1]        ; SRAM_DQ[0]    ; 16.487 ; 16.487 ; 16.487 ; 16.487 ;
; A[1]        ; SRAM_DQ[1]    ; 16.497 ; 16.497 ; 16.497 ; 16.497 ;
; A[1]        ; SRAM_DQ[2]    ; 16.487 ; 16.487 ; 16.487 ; 16.487 ;
; A[1]        ; SRAM_DQ[3]    ; 16.497 ; 16.497 ; 16.497 ; 16.497 ;
; A[1]        ; SRAM_DQ[4]    ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; A[1]        ; SRAM_DQ[5]    ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; A[1]        ; SRAM_DQ[6]    ; 16.438 ; 16.438 ; 16.438 ; 16.438 ;
; A[1]        ; SRAM_DQ[7]    ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; A[1]        ; SRAM_DQ[8]    ; 16.571 ; 16.571 ; 16.571 ; 16.571 ;
; A[1]        ; SRAM_DQ[9]    ; 16.571 ; 16.571 ; 16.571 ; 16.571 ;
; A[1]        ; SRAM_DQ[10]   ; 17.036 ; 17.036 ; 17.036 ; 17.036 ;
; A[1]        ; SRAM_DQ[11]   ; 16.561 ; 16.561 ; 16.561 ; 16.561 ;
; A[1]        ; SRAM_DQ[12]   ; 16.569 ; 16.569 ; 16.569 ; 16.569 ;
; A[1]        ; SRAM_DQ[13]   ; 17.046 ; 17.046 ; 17.046 ; 17.046 ;
; A[1]        ; SRAM_DQ[14]   ; 17.046 ; 17.046 ; 17.046 ; 17.046 ;
; A[1]        ; SRAM_DQ[15]   ; 17.036 ; 17.036 ; 17.036 ; 17.036 ;
; A[3]        ; BUSDIR_n      ;        ; 12.780 ; 12.780 ;        ;
; A[3]        ; D[0]          ; 15.726 ; 15.726 ; 15.726 ; 15.726 ;
; A[3]        ; D[1]          ; 15.304 ; 15.304 ; 15.304 ; 15.304 ;
; A[3]        ; D[2]          ; 14.803 ; 15.142 ; 15.142 ; 14.803 ;
; A[3]        ; D[3]          ; 15.810 ; 15.810 ; 15.810 ; 15.810 ;
; A[3]        ; D[4]          ; 14.847 ; 14.847 ; 14.847 ; 14.847 ;
; A[3]        ; D[5]          ; 14.997 ; 14.309 ; 14.309 ; 14.997 ;
; A[3]        ; D[6]          ; 15.197 ; 14.622 ; 14.622 ; 15.197 ;
; A[3]        ; D[7]          ; 16.151 ; 14.680 ; 14.680 ; 16.151 ;
; A[3]        ; FL_ADDR[3]    ; 10.134 ;        ;        ; 10.134 ;
; A[3]        ; FL_ADDR[14]   ; 15.786 ; 15.786 ; 15.786 ; 15.786 ;
; A[3]        ; FL_ADDR[15]   ; 16.218 ; 16.218 ; 16.218 ; 16.218 ;
; A[3]        ; FL_ADDR[16]   ; 16.225 ; 16.225 ; 16.225 ; 16.225 ;
; A[3]        ; FL_ADDR[17]   ; 15.178 ;        ;        ; 15.178 ;
; A[3]        ; FL_CE_N       ; 15.226 ; 14.891 ; 14.891 ; 15.226 ;
; A[3]        ; LEDG[0]       ;        ; 14.292 ; 14.292 ;        ;
; A[3]        ; LEDG[1]       ;        ; 14.385 ; 14.385 ;        ;
; A[3]        ; LEDG[2]       ; 13.438 ;        ;        ; 13.438 ;
; A[3]        ; LEDG[3]       ; 14.298 ;        ;        ; 14.298 ;
; A[3]        ; LEDG[4]       ; 14.256 ;        ;        ; 14.256 ;
; A[3]        ; LEDG[5]       ; 14.901 ;        ;        ; 14.901 ;
; A[3]        ; LEDG[6]       ; 15.087 ;        ;        ; 15.087 ;
; A[3]        ; LEDR[6]       ;        ; 15.581 ; 15.581 ;        ;
; A[3]        ; LEDR[8]       ;        ; 13.973 ; 13.973 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.947 ;        ;        ; 10.947 ;
; A[3]        ; SRAM_CE_N     ; 14.875 ;        ;        ; 14.875 ;
; A[3]        ; SRAM_DQ[0]    ; 16.282 ; 16.282 ; 16.282 ; 16.282 ;
; A[3]        ; SRAM_DQ[1]    ; 16.292 ; 16.292 ; 16.292 ; 16.292 ;
; A[3]        ; SRAM_DQ[2]    ; 16.282 ; 16.282 ; 16.282 ; 16.282 ;
; A[3]        ; SRAM_DQ[3]    ; 16.292 ; 16.292 ; 16.292 ; 16.292 ;
; A[3]        ; SRAM_DQ[4]    ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; A[3]        ; SRAM_DQ[5]    ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; A[3]        ; SRAM_DQ[6]    ; 16.233 ; 16.233 ; 16.233 ; 16.233 ;
; A[3]        ; SRAM_DQ[7]    ; 16.251 ; 16.251 ; 16.251 ; 16.251 ;
; A[3]        ; SRAM_DQ[8]    ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; A[3]        ; SRAM_DQ[9]    ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; A[3]        ; SRAM_DQ[10]   ; 16.831 ; 16.831 ; 16.831 ; 16.831 ;
; A[3]        ; SRAM_DQ[11]   ; 16.356 ; 16.356 ; 16.356 ; 16.356 ;
; A[3]        ; SRAM_DQ[12]   ; 16.364 ; 16.364 ; 16.364 ; 16.364 ;
; A[3]        ; SRAM_DQ[13]   ; 16.841 ; 16.841 ; 16.841 ; 16.841 ;
; A[3]        ; SRAM_DQ[14]   ; 16.841 ; 16.841 ; 16.841 ; 16.841 ;
; A[3]        ; SRAM_DQ[15]   ; 16.831 ; 16.831 ; 16.831 ; 16.831 ;
; A[3]        ; U1OE_n        ;        ; 13.370 ; 13.370 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 15.665 ; 15.665 ;        ;
; A[4]        ; D[0]          ; 18.579 ; 18.579 ; 18.579 ; 18.579 ;
; A[4]        ; D[1]          ; 18.157 ; 18.157 ; 18.157 ; 18.157 ;
; A[4]        ; D[2]          ; 17.995 ; 17.656 ; 17.656 ; 17.995 ;
; A[4]        ; D[3]          ; 18.663 ; 18.663 ; 18.663 ; 18.663 ;
; A[4]        ; D[4]          ; 17.700 ; 17.700 ; 17.700 ; 17.700 ;
; A[4]        ; D[5]          ; 17.162 ; 17.850 ; 17.850 ; 17.162 ;
; A[4]        ; D[6]          ; 17.475 ; 18.050 ; 18.050 ; 17.475 ;
; A[4]        ; D[7]          ; 17.533 ; 19.004 ; 19.004 ; 17.533 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 18.302 ; 18.302 ; 18.302 ; 18.302 ;
; A[4]        ; FL_ADDR[15]   ; 18.734 ; 18.734 ; 18.734 ; 18.734 ;
; A[4]        ; FL_ADDR[16]   ; 18.741 ; 18.741 ; 18.741 ; 18.741 ;
; A[4]        ; FL_ADDR[17]   ; 16.220 ;        ;        ; 16.220 ;
; A[4]        ; FL_CE_N       ; 15.842 ; 17.407 ; 17.407 ; 15.842 ;
; A[4]        ; LEDG[0]       ;        ; 16.808 ; 16.808 ;        ;
; A[4]        ; LEDG[1]       ;        ; 16.901 ; 16.901 ;        ;
; A[4]        ; LEDG[2]       ; 15.954 ;        ;        ; 15.954 ;
; A[4]        ; LEDG[3]       ; 16.814 ;        ;        ; 16.814 ;
; A[4]        ; LEDG[4]       ; 16.772 ;        ;        ; 16.772 ;
; A[4]        ; LEDG[5]       ; 17.417 ;        ;        ; 17.417 ;
; A[4]        ; LEDG[6]       ; 17.603 ;        ;        ; 17.603 ;
; A[4]        ; LEDR[6]       ; 14.862 ; 16.623 ; 16.623 ; 14.862 ;
; A[4]        ; LEDR[8]       ;        ; 16.489 ; 16.489 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.497 ;        ;        ; 10.497 ;
; A[4]        ; SRAM_CE_N     ; 17.391 ;        ;        ; 17.391 ;
; A[4]        ; SRAM_DQ[0]    ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; A[4]        ; SRAM_DQ[1]    ; 18.808 ; 18.808 ; 18.808 ; 18.808 ;
; A[4]        ; SRAM_DQ[2]    ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; A[4]        ; SRAM_DQ[3]    ; 18.808 ; 18.808 ; 18.808 ; 18.808 ;
; A[4]        ; SRAM_DQ[4]    ; 18.792 ; 18.792 ; 18.792 ; 18.792 ;
; A[4]        ; SRAM_DQ[5]    ; 18.792 ; 18.792 ; 18.792 ; 18.792 ;
; A[4]        ; SRAM_DQ[6]    ; 18.749 ; 18.749 ; 18.749 ; 18.749 ;
; A[4]        ; SRAM_DQ[7]    ; 18.767 ; 18.767 ; 18.767 ; 18.767 ;
; A[4]        ; SRAM_DQ[8]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[4]        ; SRAM_DQ[9]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[4]        ; SRAM_DQ[10]   ; 19.347 ; 19.347 ; 19.347 ; 19.347 ;
; A[4]        ; SRAM_DQ[11]   ; 18.872 ; 18.872 ; 18.872 ; 18.872 ;
; A[4]        ; SRAM_DQ[12]   ; 18.880 ; 18.880 ; 18.880 ; 18.880 ;
; A[4]        ; SRAM_DQ[13]   ; 19.357 ; 19.357 ; 19.357 ; 19.357 ;
; A[4]        ; SRAM_DQ[14]   ; 19.357 ; 19.357 ; 19.357 ; 19.357 ;
; A[4]        ; SRAM_DQ[15]   ; 19.347 ; 19.347 ; 19.347 ; 19.347 ;
; A[4]        ; U1OE_n        ;        ; 16.255 ; 16.255 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.749 ; 15.749 ;        ;
; A[5]        ; D[0]          ; 18.663 ; 18.663 ; 18.663 ; 18.663 ;
; A[5]        ; D[1]          ; 18.241 ; 18.241 ; 18.241 ; 18.241 ;
; A[5]        ; D[2]          ; 18.079 ; 17.740 ; 17.740 ; 18.079 ;
; A[5]        ; D[3]          ; 18.747 ; 18.747 ; 18.747 ; 18.747 ;
; A[5]        ; D[4]          ; 17.784 ; 17.784 ; 17.784 ; 17.784 ;
; A[5]        ; D[5]          ; 17.246 ; 17.934 ; 17.934 ; 17.246 ;
; A[5]        ; D[6]          ; 17.559 ; 18.134 ; 18.134 ; 17.559 ;
; A[5]        ; D[7]          ; 17.617 ; 19.088 ; 19.088 ; 17.617 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 18.386 ; 18.386 ; 18.386 ; 18.386 ;
; A[5]        ; FL_ADDR[15]   ; 18.818 ; 18.818 ; 18.818 ; 18.818 ;
; A[5]        ; FL_ADDR[16]   ; 18.825 ; 18.825 ; 18.825 ; 18.825 ;
; A[5]        ; FL_ADDR[17]   ; 16.304 ;        ;        ; 16.304 ;
; A[5]        ; FL_CE_N       ; 15.926 ; 17.491 ; 17.491 ; 15.926 ;
; A[5]        ; LEDG[0]       ;        ; 16.892 ; 16.892 ;        ;
; A[5]        ; LEDG[1]       ;        ; 16.985 ; 16.985 ;        ;
; A[5]        ; LEDG[2]       ; 16.038 ;        ;        ; 16.038 ;
; A[5]        ; LEDG[3]       ; 16.898 ;        ;        ; 16.898 ;
; A[5]        ; LEDG[4]       ; 16.856 ;        ;        ; 16.856 ;
; A[5]        ; LEDG[5]       ; 17.501 ;        ;        ; 17.501 ;
; A[5]        ; LEDG[6]       ; 17.687 ;        ;        ; 17.687 ;
; A[5]        ; LEDR[6]       ; 14.946 ; 16.707 ; 16.707 ; 14.946 ;
; A[5]        ; LEDR[8]       ;        ; 16.573 ; 16.573 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.114 ;        ;        ; 10.114 ;
; A[5]        ; SRAM_CE_N     ; 17.475 ;        ;        ; 17.475 ;
; A[5]        ; SRAM_DQ[0]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[5]        ; SRAM_DQ[1]    ; 18.892 ; 18.892 ; 18.892 ; 18.892 ;
; A[5]        ; SRAM_DQ[2]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[5]        ; SRAM_DQ[3]    ; 18.892 ; 18.892 ; 18.892 ; 18.892 ;
; A[5]        ; SRAM_DQ[4]    ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; A[5]        ; SRAM_DQ[5]    ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; A[5]        ; SRAM_DQ[6]    ; 18.833 ; 18.833 ; 18.833 ; 18.833 ;
; A[5]        ; SRAM_DQ[7]    ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; A[5]        ; SRAM_DQ[8]    ; 18.966 ; 18.966 ; 18.966 ; 18.966 ;
; A[5]        ; SRAM_DQ[9]    ; 18.966 ; 18.966 ; 18.966 ; 18.966 ;
; A[5]        ; SRAM_DQ[10]   ; 19.431 ; 19.431 ; 19.431 ; 19.431 ;
; A[5]        ; SRAM_DQ[11]   ; 18.956 ; 18.956 ; 18.956 ; 18.956 ;
; A[5]        ; SRAM_DQ[12]   ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; A[5]        ; SRAM_DQ[13]   ; 19.441 ; 19.441 ; 19.441 ; 19.441 ;
; A[5]        ; SRAM_DQ[14]   ; 19.441 ; 19.441 ; 19.441 ; 19.441 ;
; A[5]        ; SRAM_DQ[15]   ; 19.431 ; 19.431 ; 19.431 ; 19.431 ;
; A[5]        ; U1OE_n        ;        ; 16.339 ; 16.339 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.134 ; 16.134 ;        ;
; A[6]        ; D[0]          ; 19.048 ; 19.048 ; 19.048 ; 19.048 ;
; A[6]        ; D[1]          ; 18.626 ; 18.626 ; 18.626 ; 18.626 ;
; A[6]        ; D[2]          ; 18.464 ; 18.125 ; 18.125 ; 18.464 ;
; A[6]        ; D[3]          ; 19.132 ; 19.132 ; 19.132 ; 19.132 ;
; A[6]        ; D[4]          ; 18.169 ; 18.169 ; 18.169 ; 18.169 ;
; A[6]        ; D[5]          ; 17.631 ; 18.319 ; 18.319 ; 17.631 ;
; A[6]        ; D[6]          ; 17.944 ; 18.519 ; 18.519 ; 17.944 ;
; A[6]        ; D[7]          ; 18.002 ; 19.473 ; 19.473 ; 18.002 ;
; A[6]        ; FL_ADDR[6]    ; 10.603 ;        ;        ; 10.603 ;
; A[6]        ; FL_ADDR[14]   ; 18.771 ; 18.771 ; 18.771 ; 18.771 ;
; A[6]        ; FL_ADDR[15]   ; 19.203 ; 19.203 ; 19.203 ; 19.203 ;
; A[6]        ; FL_ADDR[16]   ; 19.210 ; 19.210 ; 19.210 ; 19.210 ;
; A[6]        ; FL_ADDR[17]   ; 16.689 ;        ;        ; 16.689 ;
; A[6]        ; FL_CE_N       ; 16.311 ; 17.876 ; 17.876 ; 16.311 ;
; A[6]        ; LEDG[0]       ;        ; 17.277 ; 17.277 ;        ;
; A[6]        ; LEDG[1]       ;        ; 17.370 ; 17.370 ;        ;
; A[6]        ; LEDG[2]       ; 16.423 ;        ;        ; 16.423 ;
; A[6]        ; LEDG[3]       ; 17.283 ;        ;        ; 17.283 ;
; A[6]        ; LEDG[4]       ; 17.241 ;        ;        ; 17.241 ;
; A[6]        ; LEDG[5]       ; 17.886 ;        ;        ; 17.886 ;
; A[6]        ; LEDG[6]       ; 18.072 ;        ;        ; 18.072 ;
; A[6]        ; LEDR[6]       ; 15.331 ; 17.092 ; 17.092 ; 15.331 ;
; A[6]        ; LEDR[8]       ;        ; 16.958 ; 16.958 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.597 ;        ;        ; 10.597 ;
; A[6]        ; SRAM_CE_N     ; 17.860 ;        ;        ; 17.860 ;
; A[6]        ; SRAM_DQ[0]    ; 19.267 ; 19.267 ; 19.267 ; 19.267 ;
; A[6]        ; SRAM_DQ[1]    ; 19.277 ; 19.277 ; 19.277 ; 19.277 ;
; A[6]        ; SRAM_DQ[2]    ; 19.267 ; 19.267 ; 19.267 ; 19.267 ;
; A[6]        ; SRAM_DQ[3]    ; 19.277 ; 19.277 ; 19.277 ; 19.277 ;
; A[6]        ; SRAM_DQ[4]    ; 19.261 ; 19.261 ; 19.261 ; 19.261 ;
; A[6]        ; SRAM_DQ[5]    ; 19.261 ; 19.261 ; 19.261 ; 19.261 ;
; A[6]        ; SRAM_DQ[6]    ; 19.218 ; 19.218 ; 19.218 ; 19.218 ;
; A[6]        ; SRAM_DQ[7]    ; 19.236 ; 19.236 ; 19.236 ; 19.236 ;
; A[6]        ; SRAM_DQ[8]    ; 19.351 ; 19.351 ; 19.351 ; 19.351 ;
; A[6]        ; SRAM_DQ[9]    ; 19.351 ; 19.351 ; 19.351 ; 19.351 ;
; A[6]        ; SRAM_DQ[10]   ; 19.816 ; 19.816 ; 19.816 ; 19.816 ;
; A[6]        ; SRAM_DQ[11]   ; 19.341 ; 19.341 ; 19.341 ; 19.341 ;
; A[6]        ; SRAM_DQ[12]   ; 19.349 ; 19.349 ; 19.349 ; 19.349 ;
; A[6]        ; SRAM_DQ[13]   ; 19.826 ; 19.826 ; 19.826 ; 19.826 ;
; A[6]        ; SRAM_DQ[14]   ; 19.826 ; 19.826 ; 19.826 ; 19.826 ;
; A[6]        ; SRAM_DQ[15]   ; 19.816 ; 19.816 ; 19.816 ; 19.816 ;
; A[6]        ; U1OE_n        ;        ; 16.724 ; 16.724 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.396 ; 16.396 ;        ;
; A[7]        ; D[0]          ; 19.310 ; 19.310 ; 19.310 ; 19.310 ;
; A[7]        ; D[1]          ; 18.888 ; 18.888 ; 18.888 ; 18.888 ;
; A[7]        ; D[2]          ; 18.726 ; 18.387 ; 18.387 ; 18.726 ;
; A[7]        ; D[3]          ; 19.394 ; 19.394 ; 19.394 ; 19.394 ;
; A[7]        ; D[4]          ; 18.431 ; 18.431 ; 18.431 ; 18.431 ;
; A[7]        ; D[5]          ; 17.893 ; 18.581 ; 18.581 ; 17.893 ;
; A[7]        ; D[6]          ; 18.206 ; 18.781 ; 18.781 ; 18.206 ;
; A[7]        ; D[7]          ; 18.264 ; 19.735 ; 19.735 ; 18.264 ;
; A[7]        ; FL_ADDR[7]    ; 10.946 ;        ;        ; 10.946 ;
; A[7]        ; FL_ADDR[14]   ; 19.033 ; 19.033 ; 19.033 ; 19.033 ;
; A[7]        ; FL_ADDR[15]   ; 19.465 ; 19.465 ; 19.465 ; 19.465 ;
; A[7]        ; FL_ADDR[16]   ; 19.472 ; 19.472 ; 19.472 ; 19.472 ;
; A[7]        ; FL_ADDR[17]   ; 16.951 ;        ;        ; 16.951 ;
; A[7]        ; FL_CE_N       ; 16.573 ; 18.138 ; 18.138 ; 16.573 ;
; A[7]        ; LEDG[0]       ;        ; 17.539 ; 17.539 ;        ;
; A[7]        ; LEDG[1]       ;        ; 17.632 ; 17.632 ;        ;
; A[7]        ; LEDG[2]       ; 16.685 ;        ;        ; 16.685 ;
; A[7]        ; LEDG[3]       ; 17.545 ;        ;        ; 17.545 ;
; A[7]        ; LEDG[4]       ; 17.503 ;        ;        ; 17.503 ;
; A[7]        ; LEDG[5]       ; 18.148 ;        ;        ; 18.148 ;
; A[7]        ; LEDG[6]       ; 18.334 ;        ;        ; 18.334 ;
; A[7]        ; LEDR[6]       ; 15.593 ; 17.354 ; 17.354 ; 15.593 ;
; A[7]        ; LEDR[8]       ;        ; 17.220 ; 17.220 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.984 ;        ;        ; 10.984 ;
; A[7]        ; SRAM_CE_N     ; 18.122 ;        ;        ; 18.122 ;
; A[7]        ; SRAM_DQ[0]    ; 19.529 ; 19.529 ; 19.529 ; 19.529 ;
; A[7]        ; SRAM_DQ[1]    ; 19.539 ; 19.539 ; 19.539 ; 19.539 ;
; A[7]        ; SRAM_DQ[2]    ; 19.529 ; 19.529 ; 19.529 ; 19.529 ;
; A[7]        ; SRAM_DQ[3]    ; 19.539 ; 19.539 ; 19.539 ; 19.539 ;
; A[7]        ; SRAM_DQ[4]    ; 19.523 ; 19.523 ; 19.523 ; 19.523 ;
; A[7]        ; SRAM_DQ[5]    ; 19.523 ; 19.523 ; 19.523 ; 19.523 ;
; A[7]        ; SRAM_DQ[6]    ; 19.480 ; 19.480 ; 19.480 ; 19.480 ;
; A[7]        ; SRAM_DQ[7]    ; 19.498 ; 19.498 ; 19.498 ; 19.498 ;
; A[7]        ; SRAM_DQ[8]    ; 19.613 ; 19.613 ; 19.613 ; 19.613 ;
; A[7]        ; SRAM_DQ[9]    ; 19.613 ; 19.613 ; 19.613 ; 19.613 ;
; A[7]        ; SRAM_DQ[10]   ; 20.078 ; 20.078 ; 20.078 ; 20.078 ;
; A[7]        ; SRAM_DQ[11]   ; 19.603 ; 19.603 ; 19.603 ; 19.603 ;
; A[7]        ; SRAM_DQ[12]   ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; A[7]        ; SRAM_DQ[13]   ; 20.088 ; 20.088 ; 20.088 ; 20.088 ;
; A[7]        ; SRAM_DQ[14]   ; 20.088 ; 20.088 ; 20.088 ; 20.088 ;
; A[7]        ; SRAM_DQ[15]   ; 20.078 ; 20.078 ; 20.078 ; 20.078 ;
; A[7]        ; U1OE_n        ;        ; 16.986 ; 16.986 ;        ;
; A[8]        ; D[0]          ; 16.796 ; 16.796 ; 16.796 ; 16.796 ;
; A[8]        ; D[1]          ; 16.374 ; 16.374 ; 16.374 ; 16.374 ;
; A[8]        ; D[2]          ; 15.793 ; 15.793 ; 15.793 ; 15.793 ;
; A[8]        ; D[3]          ; 16.736 ; 16.736 ; 16.736 ; 16.736 ;
; A[8]        ; D[4]          ; 16.520 ; 16.520 ; 16.520 ; 16.520 ;
; A[8]        ; D[5]          ; 17.760 ; 17.760 ; 17.760 ; 17.760 ;
; A[8]        ; D[6]          ; 17.750 ; 17.750 ; 17.750 ; 17.750 ;
; A[8]        ; D[7]          ; 17.746 ; 17.746 ; 17.746 ; 17.746 ;
; A[8]        ; FL_ADDR[8]    ; 10.519 ;        ;        ; 10.519 ;
; A[8]        ; FL_ADDR[14]   ; 19.149 ; 19.149 ; 19.149 ; 19.149 ;
; A[8]        ; FL_ADDR[15]   ; 19.581 ; 19.581 ; 19.581 ; 19.581 ;
; A[8]        ; FL_ADDR[16]   ; 19.588 ; 19.588 ; 19.588 ; 19.588 ;
; A[8]        ; FL_ADDR[17]   ; 16.717 ;        ;        ; 16.717 ;
; A[8]        ; FL_CE_N       ; 14.300 ; 14.300 ; 14.300 ; 14.300 ;
; A[8]        ; LEDG[0]       ;        ; 17.655 ; 17.655 ;        ;
; A[8]        ; LEDG[1]       ;        ; 17.748 ; 17.748 ;        ;
; A[8]        ; LEDG[2]       ; 16.801 ;        ;        ; 16.801 ;
; A[8]        ; LEDG[3]       ; 17.661 ;        ;        ; 17.661 ;
; A[8]        ; LEDG[4]       ; 17.619 ;        ;        ; 17.619 ;
; A[8]        ; LEDG[5]       ; 18.264 ;        ;        ; 18.264 ;
; A[8]        ; LEDG[6]       ; 18.450 ;        ;        ; 18.450 ;
; A[8]        ; LEDR[6]       ; 14.112 ; 17.120 ; 17.120 ; 14.112 ;
; A[8]        ; LEDR[8]       ; 13.382 ; 13.382 ; 13.382 ; 13.382 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.510 ;        ;        ; 10.510 ;
; A[8]        ; SRAM_CE_N     ; 18.238 ;        ;        ; 18.238 ;
; A[8]        ; SRAM_DQ[0]    ; 19.645 ; 19.645 ; 19.645 ; 19.645 ;
; A[8]        ; SRAM_DQ[1]    ; 19.655 ; 19.655 ; 19.655 ; 19.655 ;
; A[8]        ; SRAM_DQ[2]    ; 19.645 ; 19.645 ; 19.645 ; 19.645 ;
; A[8]        ; SRAM_DQ[3]    ; 19.655 ; 19.655 ; 19.655 ; 19.655 ;
; A[8]        ; SRAM_DQ[4]    ; 19.639 ; 19.639 ; 19.639 ; 19.639 ;
; A[8]        ; SRAM_DQ[5]    ; 19.639 ; 19.639 ; 19.639 ; 19.639 ;
; A[8]        ; SRAM_DQ[6]    ; 19.596 ; 19.596 ; 19.596 ; 19.596 ;
; A[8]        ; SRAM_DQ[7]    ; 19.614 ; 19.614 ; 19.614 ; 19.614 ;
; A[8]        ; SRAM_DQ[8]    ; 19.729 ; 19.729 ; 19.729 ; 19.729 ;
; A[8]        ; SRAM_DQ[9]    ; 19.729 ; 19.729 ; 19.729 ; 19.729 ;
; A[8]        ; SRAM_DQ[10]   ; 20.194 ; 20.194 ; 20.194 ; 20.194 ;
; A[8]        ; SRAM_DQ[11]   ; 19.719 ; 19.719 ; 19.719 ; 19.719 ;
; A[8]        ; SRAM_DQ[12]   ; 19.727 ; 19.727 ; 19.727 ; 19.727 ;
; A[8]        ; SRAM_DQ[13]   ; 20.204 ; 20.204 ; 20.204 ; 20.204 ;
; A[8]        ; SRAM_DQ[14]   ; 20.204 ; 20.204 ; 20.204 ; 20.204 ;
; A[8]        ; SRAM_DQ[15]   ; 20.194 ; 20.194 ; 20.194 ; 20.194 ;
; A[9]        ; D[0]          ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[9]        ; D[1]          ; 18.494 ; 18.494 ; 18.494 ; 18.494 ;
; A[9]        ; D[2]          ; 17.913 ; 17.913 ; 17.913 ; 17.913 ;
; A[9]        ; D[3]          ; 18.856 ; 18.856 ; 18.856 ; 18.856 ;
; A[9]        ; D[4]          ; 18.640 ; 18.640 ; 18.640 ; 18.640 ;
; A[9]        ; D[5]          ; 19.825 ; 19.880 ; 19.880 ; 19.825 ;
; A[9]        ; D[6]          ; 19.870 ; 19.870 ; 19.870 ; 19.870 ;
; A[9]        ; D[7]          ; 19.866 ; 19.866 ; 19.866 ; 19.866 ;
; A[9]        ; FL_ADDR[9]    ; 10.659 ;        ;        ; 10.659 ;
; A[9]        ; FL_ADDR[14]   ; 20.965 ; 20.965 ; 20.965 ; 20.965 ;
; A[9]        ; FL_ADDR[15]   ; 21.397 ; 21.397 ; 21.397 ; 21.397 ;
; A[9]        ; FL_ADDR[16]   ; 21.404 ; 21.404 ; 21.404 ; 21.404 ;
; A[9]        ; FL_ADDR[17]   ; 18.533 ;        ;        ; 18.533 ;
; A[9]        ; FL_CE_N       ; 16.420 ; 16.420 ; 16.420 ; 16.420 ;
; A[9]        ; LEDG[0]       ;        ; 19.471 ; 19.471 ;        ;
; A[9]        ; LEDG[1]       ;        ; 19.564 ; 19.564 ;        ;
; A[9]        ; LEDG[2]       ; 18.617 ;        ;        ; 18.617 ;
; A[9]        ; LEDG[3]       ; 19.477 ;        ;        ; 19.477 ;
; A[9]        ; LEDG[4]       ; 19.435 ;        ;        ; 19.435 ;
; A[9]        ; LEDG[5]       ; 20.080 ;        ;        ; 20.080 ;
; A[9]        ; LEDG[6]       ; 20.266 ;        ;        ; 20.266 ;
; A[9]        ; LEDR[6]       ; 15.928 ; 18.936 ; 18.936 ; 15.928 ;
; A[9]        ; LEDR[8]       ; 15.502 ; 15.502 ; 15.502 ; 15.502 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.680 ;        ;        ; 10.680 ;
; A[9]        ; SRAM_CE_N     ; 20.054 ;        ;        ; 20.054 ;
; A[9]        ; SRAM_DQ[0]    ; 21.461 ; 21.461 ; 21.461 ; 21.461 ;
; A[9]        ; SRAM_DQ[1]    ; 21.471 ; 21.471 ; 21.471 ; 21.471 ;
; A[9]        ; SRAM_DQ[2]    ; 21.461 ; 21.461 ; 21.461 ; 21.461 ;
; A[9]        ; SRAM_DQ[3]    ; 21.471 ; 21.471 ; 21.471 ; 21.471 ;
; A[9]        ; SRAM_DQ[4]    ; 21.455 ; 21.455 ; 21.455 ; 21.455 ;
; A[9]        ; SRAM_DQ[5]    ; 21.455 ; 21.455 ; 21.455 ; 21.455 ;
; A[9]        ; SRAM_DQ[6]    ; 21.412 ; 21.412 ; 21.412 ; 21.412 ;
; A[9]        ; SRAM_DQ[7]    ; 21.430 ; 21.430 ; 21.430 ; 21.430 ;
; A[9]        ; SRAM_DQ[8]    ; 21.545 ; 21.545 ; 21.545 ; 21.545 ;
; A[9]        ; SRAM_DQ[9]    ; 21.545 ; 21.545 ; 21.545 ; 21.545 ;
; A[9]        ; SRAM_DQ[10]   ; 22.010 ; 22.010 ; 22.010 ; 22.010 ;
; A[9]        ; SRAM_DQ[11]   ; 21.535 ; 21.535 ; 21.535 ; 21.535 ;
; A[9]        ; SRAM_DQ[12]   ; 21.543 ; 21.543 ; 21.543 ; 21.543 ;
; A[9]        ; SRAM_DQ[13]   ; 22.020 ; 22.020 ; 22.020 ; 22.020 ;
; A[9]        ; SRAM_DQ[14]   ; 22.020 ; 22.020 ; 22.020 ; 22.020 ;
; A[9]        ; SRAM_DQ[15]   ; 22.010 ; 22.010 ; 22.010 ; 22.010 ;
; A[10]       ; D[0]          ; 16.804 ; 16.804 ; 16.804 ; 16.804 ;
; A[10]       ; D[1]          ; 16.382 ; 16.382 ; 16.382 ; 16.382 ;
; A[10]       ; D[2]          ; 15.801 ; 15.801 ; 15.801 ; 15.801 ;
; A[10]       ; D[3]          ; 16.744 ; 16.744 ; 16.744 ; 16.744 ;
; A[10]       ; D[4]          ; 16.528 ; 16.528 ; 16.528 ; 16.528 ;
; A[10]       ; D[5]          ; 17.741 ; 17.768 ; 17.768 ; 17.741 ;
; A[10]       ; D[6]          ; 17.758 ; 17.758 ; 17.758 ; 17.758 ;
; A[10]       ; D[7]          ; 17.754 ; 17.754 ; 17.754 ; 17.754 ;
; A[10]       ; FL_ADDR[10]   ; 10.596 ;        ;        ; 10.596 ;
; A[10]       ; FL_ADDR[14]   ; 18.881 ; 18.881 ; 18.881 ; 18.881 ;
; A[10]       ; FL_ADDR[15]   ; 19.313 ; 19.313 ; 19.313 ; 19.313 ;
; A[10]       ; FL_ADDR[16]   ; 19.320 ; 19.320 ; 19.320 ; 19.320 ;
; A[10]       ; FL_ADDR[17]   ; 17.038 ;        ;        ; 17.038 ;
; A[10]       ; FL_CE_N       ; 14.308 ; 14.925 ; 14.925 ; 14.308 ;
; A[10]       ; LEDG[0]       ;        ; 17.387 ; 17.387 ;        ;
; A[10]       ; LEDG[1]       ;        ; 17.480 ; 17.480 ;        ;
; A[10]       ; LEDG[2]       ; 16.533 ;        ;        ; 16.533 ;
; A[10]       ; LEDG[3]       ; 17.393 ;        ;        ; 17.393 ;
; A[10]       ; LEDG[4]       ; 17.351 ;        ;        ; 17.351 ;
; A[10]       ; LEDG[5]       ; 17.996 ;        ;        ; 17.996 ;
; A[10]       ; LEDG[6]       ; 18.182 ;        ;        ; 18.182 ;
; A[10]       ; LEDR[6]       ; 15.094 ; 17.441 ; 17.441 ; 15.094 ;
; A[10]       ; LEDR[8]       ; 13.390 ; 14.007 ; 14.007 ; 13.390 ;
; A[10]       ; SRAM_ADDR[10] ; 10.879 ;        ;        ; 10.879 ;
; A[10]       ; SRAM_CE_N     ; 17.970 ;        ;        ; 17.970 ;
; A[10]       ; SRAM_DQ[0]    ; 19.377 ; 19.377 ; 19.377 ; 19.377 ;
; A[10]       ; SRAM_DQ[1]    ; 19.387 ; 19.387 ; 19.387 ; 19.387 ;
; A[10]       ; SRAM_DQ[2]    ; 19.377 ; 19.377 ; 19.377 ; 19.377 ;
; A[10]       ; SRAM_DQ[3]    ; 19.387 ; 19.387 ; 19.387 ; 19.387 ;
; A[10]       ; SRAM_DQ[4]    ; 19.371 ; 19.371 ; 19.371 ; 19.371 ;
; A[10]       ; SRAM_DQ[5]    ; 19.371 ; 19.371 ; 19.371 ; 19.371 ;
; A[10]       ; SRAM_DQ[6]    ; 19.328 ; 19.328 ; 19.328 ; 19.328 ;
; A[10]       ; SRAM_DQ[7]    ; 19.346 ; 19.346 ; 19.346 ; 19.346 ;
; A[10]       ; SRAM_DQ[8]    ; 19.461 ; 19.461 ; 19.461 ; 19.461 ;
; A[10]       ; SRAM_DQ[9]    ; 19.461 ; 19.461 ; 19.461 ; 19.461 ;
; A[10]       ; SRAM_DQ[10]   ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[10]       ; SRAM_DQ[11]   ; 19.451 ; 19.451 ; 19.451 ; 19.451 ;
; A[10]       ; SRAM_DQ[12]   ; 19.459 ; 19.459 ; 19.459 ; 19.459 ;
; A[10]       ; SRAM_DQ[13]   ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[10]       ; SRAM_DQ[14]   ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[10]       ; SRAM_DQ[15]   ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[11]       ; D[0]          ; 17.238 ; 17.238 ; 17.238 ; 17.238 ;
; A[11]       ; D[1]          ; 16.816 ; 16.816 ; 16.816 ; 16.816 ;
; A[11]       ; D[2]          ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; A[11]       ; D[3]          ; 17.178 ; 17.178 ; 17.178 ; 17.178 ;
; A[11]       ; D[4]          ; 16.962 ; 16.962 ; 16.962 ; 16.962 ;
; A[11]       ; D[5]          ; 18.202 ; 18.202 ; 18.202 ; 18.202 ;
; A[11]       ; D[6]          ; 18.192 ; 18.192 ; 18.192 ; 18.192 ;
; A[11]       ; D[7]          ; 18.188 ; 18.188 ; 18.188 ; 18.188 ;
; A[11]       ; FL_ADDR[11]   ; 10.525 ;        ;        ; 10.525 ;
; A[11]       ; FL_ADDR[14]   ; 20.094 ; 20.094 ; 20.094 ; 20.094 ;
; A[11]       ; FL_ADDR[15]   ; 20.526 ; 20.526 ; 20.526 ; 20.526 ;
; A[11]       ; FL_ADDR[16]   ; 20.533 ; 20.533 ; 20.533 ; 20.533 ;
; A[11]       ; FL_ADDR[17]   ; 17.662 ;        ;        ; 17.662 ;
; A[11]       ; FL_CE_N       ; 14.742 ; 19.199 ; 19.199 ; 14.742 ;
; A[11]       ; LEDG[0]       ;        ; 18.600 ; 18.600 ;        ;
; A[11]       ; LEDG[1]       ;        ; 18.693 ; 18.693 ;        ;
; A[11]       ; LEDG[2]       ; 17.746 ;        ;        ; 17.746 ;
; A[11]       ; LEDG[3]       ; 18.606 ;        ;        ; 18.606 ;
; A[11]       ; LEDG[4]       ; 18.564 ;        ;        ; 18.564 ;
; A[11]       ; LEDG[5]       ; 19.209 ;        ;        ; 19.209 ;
; A[11]       ; LEDG[6]       ; 19.395 ;        ;        ; 19.395 ;
; A[11]       ; LEDR[6]       ; 15.057 ; 18.065 ; 18.065 ; 15.057 ;
; A[11]       ; LEDR[8]       ; 13.824 ; 18.281 ; 18.281 ; 13.824 ;
; A[11]       ; SRAM_ADDR[11] ; 10.881 ;        ;        ; 10.881 ;
; A[11]       ; SRAM_CE_N     ; 19.183 ;        ;        ; 19.183 ;
; A[11]       ; SRAM_DQ[0]    ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; A[11]       ; SRAM_DQ[1]    ; 20.600 ; 20.600 ; 20.600 ; 20.600 ;
; A[11]       ; SRAM_DQ[2]    ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; A[11]       ; SRAM_DQ[3]    ; 20.600 ; 20.600 ; 20.600 ; 20.600 ;
; A[11]       ; SRAM_DQ[4]    ; 20.584 ; 20.584 ; 20.584 ; 20.584 ;
; A[11]       ; SRAM_DQ[5]    ; 20.584 ; 20.584 ; 20.584 ; 20.584 ;
; A[11]       ; SRAM_DQ[6]    ; 20.541 ; 20.541 ; 20.541 ; 20.541 ;
; A[11]       ; SRAM_DQ[7]    ; 20.559 ; 20.559 ; 20.559 ; 20.559 ;
; A[11]       ; SRAM_DQ[8]    ; 20.674 ; 20.674 ; 20.674 ; 20.674 ;
; A[11]       ; SRAM_DQ[9]    ; 20.674 ; 20.674 ; 20.674 ; 20.674 ;
; A[11]       ; SRAM_DQ[10]   ; 21.139 ; 21.139 ; 21.139 ; 21.139 ;
; A[11]       ; SRAM_DQ[11]   ; 20.664 ; 20.664 ; 20.664 ; 20.664 ;
; A[11]       ; SRAM_DQ[12]   ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[11]       ; SRAM_DQ[13]   ; 21.149 ; 21.149 ; 21.149 ; 21.149 ;
; A[11]       ; SRAM_DQ[14]   ; 21.149 ; 21.149 ; 21.149 ; 21.149 ;
; A[11]       ; SRAM_DQ[15]   ; 21.139 ; 21.139 ; 21.139 ; 21.139 ;
; A[12]       ; D[0]          ; 18.419 ; 18.419 ; 18.419 ; 18.419 ;
; A[12]       ; D[1]          ; 17.997 ; 17.997 ; 17.997 ; 17.997 ;
; A[12]       ; D[2]          ; 17.416 ; 17.416 ; 17.416 ; 17.416 ;
; A[12]       ; D[3]          ; 18.359 ; 18.359 ; 18.359 ; 18.359 ;
; A[12]       ; D[4]          ; 18.143 ; 18.143 ; 18.143 ; 18.143 ;
; A[12]       ; D[5]          ; 19.248 ; 19.383 ; 19.383 ; 19.248 ;
; A[12]       ; D[6]          ; 19.373 ; 19.373 ; 19.373 ; 19.373 ;
; A[12]       ; D[7]          ; 19.369 ; 19.369 ; 19.369 ; 19.369 ;
; A[12]       ; FL_ADDR[12]   ; 10.773 ;        ;        ; 10.773 ;
; A[12]       ; FL_ADDR[14]   ; 20.388 ; 20.388 ; 20.388 ; 20.388 ;
; A[12]       ; FL_ADDR[15]   ; 20.820 ; 20.820 ; 20.820 ; 20.820 ;
; A[12]       ; FL_ADDR[16]   ; 20.827 ; 20.827 ; 20.827 ; 20.827 ;
; A[12]       ; FL_ADDR[17]   ; 17.956 ;        ;        ; 17.956 ;
; A[12]       ; FL_CE_N       ; 15.923 ; 19.493 ; 19.493 ; 15.923 ;
; A[12]       ; LEDG[0]       ;        ; 18.894 ; 18.894 ;        ;
; A[12]       ; LEDG[1]       ;        ; 18.987 ; 18.987 ;        ;
; A[12]       ; LEDG[2]       ; 18.040 ;        ;        ; 18.040 ;
; A[12]       ; LEDG[3]       ; 18.900 ;        ;        ; 18.900 ;
; A[12]       ; LEDG[4]       ; 18.858 ;        ;        ; 18.858 ;
; A[12]       ; LEDG[5]       ; 19.503 ;        ;        ; 19.503 ;
; A[12]       ; LEDG[6]       ; 19.689 ;        ;        ; 19.689 ;
; A[12]       ; LEDR[6]       ; 15.351 ; 18.359 ; 18.359 ; 15.351 ;
; A[12]       ; LEDR[8]       ; 15.005 ; 18.575 ; 18.575 ; 15.005 ;
; A[12]       ; SRAM_ADDR[12] ; 10.943 ;        ;        ; 10.943 ;
; A[12]       ; SRAM_CE_N     ; 19.477 ;        ;        ; 19.477 ;
; A[12]       ; SRAM_DQ[0]    ; 20.884 ; 20.884 ; 20.884 ; 20.884 ;
; A[12]       ; SRAM_DQ[1]    ; 20.894 ; 20.894 ; 20.894 ; 20.894 ;
; A[12]       ; SRAM_DQ[2]    ; 20.884 ; 20.884 ; 20.884 ; 20.884 ;
; A[12]       ; SRAM_DQ[3]    ; 20.894 ; 20.894 ; 20.894 ; 20.894 ;
; A[12]       ; SRAM_DQ[4]    ; 20.878 ; 20.878 ; 20.878 ; 20.878 ;
; A[12]       ; SRAM_DQ[5]    ; 20.878 ; 20.878 ; 20.878 ; 20.878 ;
; A[12]       ; SRAM_DQ[6]    ; 20.835 ; 20.835 ; 20.835 ; 20.835 ;
; A[12]       ; SRAM_DQ[7]    ; 20.853 ; 20.853 ; 20.853 ; 20.853 ;
; A[12]       ; SRAM_DQ[8]    ; 20.968 ; 20.968 ; 20.968 ; 20.968 ;
; A[12]       ; SRAM_DQ[9]    ; 20.968 ; 20.968 ; 20.968 ; 20.968 ;
; A[12]       ; SRAM_DQ[10]   ; 21.433 ; 21.433 ; 21.433 ; 21.433 ;
; A[12]       ; SRAM_DQ[11]   ; 20.958 ; 20.958 ; 20.958 ; 20.958 ;
; A[12]       ; SRAM_DQ[12]   ; 20.966 ; 20.966 ; 20.966 ; 20.966 ;
; A[12]       ; SRAM_DQ[13]   ; 21.443 ; 21.443 ; 21.443 ; 21.443 ;
; A[12]       ; SRAM_DQ[14]   ; 21.443 ; 21.443 ; 21.443 ; 21.443 ;
; A[12]       ; SRAM_DQ[15]   ; 21.433 ; 21.433 ; 21.433 ; 21.433 ;
; A[13]       ; D[0]          ; 16.675 ; 16.675 ; 16.675 ; 16.675 ;
; A[13]       ; D[1]          ; 16.253 ; 16.253 ; 16.253 ; 16.253 ;
; A[13]       ; D[2]          ; 15.672 ; 15.672 ; 15.672 ; 15.672 ;
; A[13]       ; D[3]          ; 16.615 ; 16.615 ; 16.615 ; 16.615 ;
; A[13]       ; D[4]          ; 16.399 ; 16.399 ; 16.399 ; 16.399 ;
; A[13]       ; D[5]          ; 17.639 ; 17.639 ; 17.639 ; 17.639 ;
; A[13]       ; D[6]          ; 17.629 ; 17.629 ; 17.629 ; 17.629 ;
; A[13]       ; D[7]          ; 17.625 ; 17.625 ; 17.625 ; 17.625 ;
; A[13]       ; FL_ADDR[13]   ; 10.698 ;        ;        ; 10.698 ;
; A[13]       ; FL_ADDR[14]   ; 18.895 ; 18.895 ; 18.895 ; 18.895 ;
; A[13]       ; FL_ADDR[15]   ; 19.327 ; 19.327 ; 19.327 ; 19.327 ;
; A[13]       ; FL_ADDR[16]   ; 19.334 ; 19.334 ; 19.334 ; 19.334 ;
; A[13]       ; FL_ADDR[17]   ; 17.052 ;        ;        ; 17.052 ;
; A[13]       ; FL_CE_N       ; 14.179 ; 18.000 ; 18.000 ; 14.179 ;
; A[13]       ; LEDG[0]       ;        ; 17.401 ; 17.401 ;        ;
; A[13]       ; LEDG[1]       ;        ; 17.494 ; 17.494 ;        ;
; A[13]       ; LEDG[2]       ; 16.547 ;        ;        ; 16.547 ;
; A[13]       ; LEDG[3]       ; 17.407 ;        ;        ; 17.407 ;
; A[13]       ; LEDG[4]       ; 17.365 ;        ;        ; 17.365 ;
; A[13]       ; LEDG[5]       ; 18.010 ;        ;        ; 18.010 ;
; A[13]       ; LEDG[6]       ; 18.196 ;        ;        ; 18.196 ;
; A[13]       ; LEDR[6]       ; 15.108 ; 17.455 ; 17.455 ; 15.108 ;
; A[13]       ; LEDR[8]       ; 13.261 ; 17.082 ; 17.082 ; 13.261 ;
; A[13]       ; SRAM_ADDR[13] ; 10.904 ;        ;        ; 10.904 ;
; A[13]       ; SRAM_CE_N     ; 17.984 ;        ;        ; 17.984 ;
; A[13]       ; SRAM_DQ[0]    ; 19.391 ; 19.391 ; 19.391 ; 19.391 ;
; A[13]       ; SRAM_DQ[1]    ; 19.401 ; 19.401 ; 19.401 ; 19.401 ;
; A[13]       ; SRAM_DQ[2]    ; 19.391 ; 19.391 ; 19.391 ; 19.391 ;
; A[13]       ; SRAM_DQ[3]    ; 19.401 ; 19.401 ; 19.401 ; 19.401 ;
; A[13]       ; SRAM_DQ[4]    ; 19.385 ; 19.385 ; 19.385 ; 19.385 ;
; A[13]       ; SRAM_DQ[5]    ; 19.385 ; 19.385 ; 19.385 ; 19.385 ;
; A[13]       ; SRAM_DQ[6]    ; 19.342 ; 19.342 ; 19.342 ; 19.342 ;
; A[13]       ; SRAM_DQ[7]    ; 19.360 ; 19.360 ; 19.360 ; 19.360 ;
; A[13]       ; SRAM_DQ[8]    ; 19.475 ; 19.475 ; 19.475 ; 19.475 ;
; A[13]       ; SRAM_DQ[9]    ; 19.475 ; 19.475 ; 19.475 ; 19.475 ;
; A[13]       ; SRAM_DQ[10]   ; 19.940 ; 19.940 ; 19.940 ; 19.940 ;
; A[13]       ; SRAM_DQ[11]   ; 19.465 ; 19.465 ; 19.465 ; 19.465 ;
; A[13]       ; SRAM_DQ[12]   ; 19.473 ; 19.473 ; 19.473 ; 19.473 ;
; A[13]       ; SRAM_DQ[13]   ; 19.950 ; 19.950 ; 19.950 ; 19.950 ;
; A[13]       ; SRAM_DQ[14]   ; 19.950 ; 19.950 ; 19.950 ; 19.950 ;
; A[13]       ; SRAM_DQ[15]   ; 19.940 ; 19.940 ; 19.940 ; 19.940 ;
; A[14]       ; D[0]          ; 17.210 ; 17.210 ; 17.210 ; 17.210 ;
; A[14]       ; D[1]          ; 16.788 ; 16.788 ; 16.788 ; 16.788 ;
; A[14]       ; D[2]          ; 16.207 ; 16.207 ; 16.207 ; 16.207 ;
; A[14]       ; D[3]          ; 17.150 ; 17.150 ; 17.150 ; 17.150 ;
; A[14]       ; D[4]          ; 16.934 ; 16.934 ; 16.934 ; 16.934 ;
; A[14]       ; D[5]          ; 17.672 ; 18.174 ; 18.174 ; 17.672 ;
; A[14]       ; D[6]          ; 17.985 ; 18.164 ; 18.164 ; 17.985 ;
; A[14]       ; D[7]          ; 18.043 ; 18.160 ; 18.160 ; 18.043 ;
; A[14]       ; FL_ADDR[14]   ; 12.982 ; 12.982 ; 12.982 ; 12.982 ;
; A[14]       ; FL_ADDR[15]   ; 12.564 ; 12.564 ; 12.564 ; 12.564 ;
; A[14]       ; FL_ADDR[16]   ; 12.571 ; 12.571 ; 12.571 ; 12.571 ;
; A[14]       ; FL_ADDR[17]   ; 14.918 ; 13.446 ; 13.446 ; 14.918 ;
; A[14]       ; FL_CE_N       ; 13.783 ; 13.655 ; 13.655 ; 13.783 ;
; A[14]       ; LEDG[0]       ; 14.650 ; 14.650 ; 14.650 ; 14.650 ;
; A[14]       ; LEDG[1]       ; 14.987 ; 14.987 ; 14.987 ; 14.987 ;
; A[14]       ; LEDG[2]       ; 16.464 ;        ;        ; 16.464 ;
; A[14]       ; LEDG[3]       ; 14.656 ; 14.656 ; 14.656 ; 14.656 ;
; A[14]       ; LEDG[4]       ; 14.855 ; 14.855 ; 14.855 ; 14.855 ;
; A[14]       ; LEDG[5]       ; 15.501 ; 15.501 ; 15.501 ; 15.501 ;
; A[14]       ; LEDG[6]       ; 15.689 ; 15.689 ; 15.689 ; 15.689 ;
; A[14]       ; LEDR[6]       ; 15.025 ; 15.213 ; 15.213 ; 15.025 ;
; A[14]       ; LEDR[8]       ; 13.796 ; 14.711 ; 14.711 ; 13.796 ;
; A[14]       ; SRAM_ADDR[14] ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; A[14]       ; SRAM_ADDR[15] ; 15.800 ; 15.800 ; 15.800 ; 15.800 ;
; A[14]       ; SRAM_ADDR[16] ; 15.084 ; 15.084 ; 15.084 ; 15.084 ;
; A[14]       ; SRAM_ADDR[17] ; 15.803 ; 15.803 ; 15.803 ; 15.803 ;
; A[14]       ; SRAM_CE_N     ; 15.477 ; 15.477 ; 15.477 ; 15.477 ;
; A[14]       ; SRAM_DQ[0]    ; 16.168 ; 16.168 ; 16.168 ; 16.168 ;
; A[14]       ; SRAM_DQ[1]    ; 16.178 ; 16.178 ; 16.178 ; 16.178 ;
; A[14]       ; SRAM_DQ[2]    ; 16.168 ; 16.168 ; 16.168 ; 16.168 ;
; A[14]       ; SRAM_DQ[3]    ; 16.178 ; 16.178 ; 16.178 ; 16.178 ;
; A[14]       ; SRAM_DQ[4]    ; 16.162 ; 16.162 ; 16.162 ; 16.162 ;
; A[14]       ; SRAM_DQ[5]    ; 16.162 ; 16.162 ; 16.162 ; 16.162 ;
; A[14]       ; SRAM_DQ[6]    ; 16.119 ; 16.119 ; 16.119 ; 16.119 ;
; A[14]       ; SRAM_DQ[7]    ; 16.137 ; 16.137 ; 16.137 ; 16.137 ;
; A[14]       ; SRAM_DQ[8]    ; 16.306 ; 16.306 ; 16.306 ; 16.306 ;
; A[14]       ; SRAM_DQ[9]    ; 16.306 ; 16.306 ; 16.306 ; 16.306 ;
; A[14]       ; SRAM_DQ[10]   ; 16.771 ; 16.771 ; 16.771 ; 16.771 ;
; A[14]       ; SRAM_DQ[11]   ; 16.296 ; 16.296 ; 16.296 ; 16.296 ;
; A[14]       ; SRAM_DQ[12]   ; 16.304 ; 16.304 ; 16.304 ; 16.304 ;
; A[14]       ; SRAM_DQ[13]   ; 16.781 ; 16.781 ; 16.781 ; 16.781 ;
; A[14]       ; SRAM_DQ[14]   ; 16.781 ; 16.781 ; 16.781 ; 16.781 ;
; A[14]       ; SRAM_DQ[15]   ; 16.771 ; 16.771 ; 16.771 ; 16.771 ;
; A[14]       ; SRAM_LB_N     ; 15.487 ; 15.487 ; 15.487 ; 15.487 ;
; A[14]       ; SRAM_UB_N     ; 15.473 ; 15.473 ; 15.473 ; 15.473 ;
; A[15]       ; D[0]          ; 15.892 ; 15.892 ; 15.892 ; 15.892 ;
; A[15]       ; D[1]          ; 15.470 ; 15.470 ; 15.470 ; 15.470 ;
; A[15]       ; D[2]          ; 14.889 ; 14.889 ; 14.889 ; 14.889 ;
; A[15]       ; D[3]          ; 15.832 ; 15.832 ; 15.832 ; 15.832 ;
; A[15]       ; D[4]          ; 14.768 ; 14.768 ; 14.768 ; 14.768 ;
; A[15]       ; D[5]          ; 14.129 ; 14.129 ; 14.129 ; 14.129 ;
; A[15]       ; D[6]          ; 14.259 ; 14.259 ; 14.259 ; 14.259 ;
; A[15]       ; D[7]          ; 14.583 ; 14.583 ; 14.583 ; 14.583 ;
; A[15]       ; FL_ADDR[14]   ; 14.829 ; 14.829 ; 14.829 ; 14.829 ;
; A[15]       ; FL_ADDR[15]   ; 15.261 ; 15.261 ; 15.261 ; 15.261 ;
; A[15]       ; FL_ADDR[16]   ; 15.268 ; 15.268 ; 15.268 ; 15.268 ;
; A[15]       ; FL_ADDR[17]   ; 13.353 ; 13.353 ; 13.353 ; 13.353 ;
; A[15]       ; FL_CE_N       ; 13.825 ; 12.733 ; 12.733 ; 13.825 ;
; A[15]       ; LEDG[0]       ; 13.335 ; 13.335 ; 13.335 ; 13.335 ;
; A[15]       ; LEDG[1]       ; 13.422 ; 13.422 ; 13.422 ; 13.422 ;
; A[15]       ; LEDG[2]       ; 13.091 ;        ;        ; 13.091 ;
; A[15]       ; LEDG[3]       ; 13.341 ; 13.341 ; 13.341 ; 13.341 ;
; A[15]       ; LEDG[4]       ; 13.290 ; 13.290 ; 13.290 ; 13.290 ;
; A[15]       ; LEDG[5]       ; 13.936 ; 13.936 ; 13.936 ; 13.936 ;
; A[15]       ; LEDG[6]       ; 14.124 ; 14.124 ; 14.124 ; 14.124 ;
; A[15]       ; LEDR[6]       ; 12.845 ; 13.648 ; 13.648 ; 12.845 ;
; A[15]       ; LEDR[8]       ; 13.146 ; 12.478 ; 12.478 ; 13.146 ;
; A[15]       ; SRAM_ADDR[14] ; 13.652 ; 13.652 ; 13.652 ; 13.652 ;
; A[15]       ; SRAM_ADDR[15] ; 14.421 ; 14.421 ; 14.421 ; 14.421 ;
; A[15]       ; SRAM_ADDR[16] ; 14.682 ; 14.682 ; 14.682 ; 14.682 ;
; A[15]       ; SRAM_ADDR[17] ; 14.700 ; 14.700 ; 14.700 ; 14.700 ;
; A[15]       ; SRAM_CE_N     ; 13.912 ; 13.912 ; 13.912 ; 13.912 ;
; A[15]       ; SRAM_DQ[0]    ; 14.774 ; 14.774 ; 14.774 ; 14.774 ;
; A[15]       ; SRAM_DQ[1]    ; 14.784 ; 14.784 ; 14.784 ; 14.784 ;
; A[15]       ; SRAM_DQ[2]    ; 14.774 ; 14.774 ; 14.774 ; 14.774 ;
; A[15]       ; SRAM_DQ[3]    ; 14.784 ; 14.784 ; 14.784 ; 14.784 ;
; A[15]       ; SRAM_DQ[4]    ; 14.768 ; 14.768 ; 14.768 ; 14.768 ;
; A[15]       ; SRAM_DQ[5]    ; 14.768 ; 14.768 ; 14.768 ; 14.768 ;
; A[15]       ; SRAM_DQ[6]    ; 14.725 ; 14.725 ; 14.725 ; 14.725 ;
; A[15]       ; SRAM_DQ[7]    ; 14.743 ; 14.743 ; 14.743 ; 14.743 ;
; A[15]       ; SRAM_DQ[8]    ; 14.912 ; 14.912 ; 14.912 ; 14.912 ;
; A[15]       ; SRAM_DQ[9]    ; 14.912 ; 14.912 ; 14.912 ; 14.912 ;
; A[15]       ; SRAM_DQ[10]   ; 15.377 ; 15.377 ; 15.377 ; 15.377 ;
; A[15]       ; SRAM_DQ[11]   ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; A[15]       ; SRAM_DQ[12]   ; 14.910 ; 14.910 ; 14.910 ; 14.910 ;
; A[15]       ; SRAM_DQ[13]   ; 15.387 ; 15.387 ; 15.387 ; 15.387 ;
; A[15]       ; SRAM_DQ[14]   ; 15.387 ; 15.387 ; 15.387 ; 15.387 ;
; A[15]       ; SRAM_DQ[15]   ; 15.377 ; 15.377 ; 15.377 ; 15.377 ;
; A[15]       ; SRAM_LB_N     ; 14.093 ; 14.093 ; 14.093 ; 14.093 ;
; A[15]       ; SRAM_UB_N     ; 14.079 ; 14.079 ; 14.079 ; 14.079 ;
; D[0]        ; SRAM_DQ[0]    ; 11.372 ;        ;        ; 11.372 ;
; D[0]        ; SRAM_DQ[8]    ; 11.343 ;        ;        ; 11.343 ;
; D[1]        ; SRAM_DQ[1]    ; 11.246 ;        ;        ; 11.246 ;
; D[1]        ; SRAM_DQ[9]    ; 11.283 ;        ;        ; 11.283 ;
; D[2]        ; SRAM_DQ[2]    ; 11.133 ;        ;        ; 11.133 ;
; D[2]        ; SRAM_DQ[10]   ; 11.398 ;        ;        ; 11.398 ;
; D[3]        ; SRAM_DQ[3]    ; 14.411 ;        ;        ; 14.411 ;
; D[3]        ; SRAM_DQ[11]   ; 14.095 ;        ;        ; 14.095 ;
; D[4]        ; SRAM_DQ[4]    ; 10.854 ;        ;        ; 10.854 ;
; D[4]        ; SRAM_DQ[12]   ; 10.638 ;        ;        ; 10.638 ;
; D[5]        ; SRAM_DQ[5]    ; 10.562 ;        ;        ; 10.562 ;
; D[5]        ; SRAM_DQ[13]   ; 10.547 ;        ;        ; 10.547 ;
; D[6]        ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]        ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]        ; SRAM_DQ[7]    ; 10.967 ;        ;        ; 10.967 ;
; D[7]        ; SRAM_DQ[15]   ; 10.104 ;        ;        ; 10.104 ;
; FL_DQ[0]    ; D[0]          ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; FL_DQ[1]    ; D[1]          ; 16.121 ; 16.121 ; 16.121 ; 16.121 ;
; FL_DQ[2]    ; D[2]          ; 12.499 ;        ;        ; 12.499 ;
; FL_DQ[3]    ; D[3]          ; 14.091 ; 14.091 ; 14.091 ; 14.091 ;
; FL_DQ[4]    ; D[4]          ; 12.787 ; 12.787 ; 12.787 ; 12.787 ;
; FL_DQ[5]    ; D[5]          ; 16.088 ; 16.088 ; 16.088 ; 16.088 ;
; FL_DQ[6]    ; D[6]          ; 16.192 ; 16.192 ; 16.192 ; 16.192 ;
; FL_DQ[7]    ; D[7]          ; 16.763 ; 16.763 ; 16.763 ; 16.763 ;
; IORQ_n      ; BUSDIR_n      ; 11.734 ;        ;        ; 11.734 ;
; IORQ_n      ; D[0]          ; 14.963 ; 14.963 ; 14.963 ; 14.963 ;
; IORQ_n      ; D[1]          ; 14.541 ; 14.541 ; 14.541 ; 14.541 ;
; IORQ_n      ; D[2]          ; 15.018 ; 15.018 ; 15.018 ; 15.018 ;
; IORQ_n      ; D[3]          ; 15.312 ; 15.312 ; 15.312 ; 15.312 ;
; IORQ_n      ; D[4]          ; 15.312 ; 15.312 ; 15.312 ; 15.312 ;
; IORQ_n      ; D[5]          ; 15.927 ; 15.927 ; 15.927 ; 15.927 ;
; IORQ_n      ; D[6]          ; 15.917 ; 15.917 ; 15.917 ; 15.917 ;
; IORQ_n      ; D[7]          ; 15.913 ; 15.913 ; 15.913 ; 15.913 ;
; IORQ_n      ; U1OE_n        ; 12.706 ;        ;        ; 12.706 ;
; KEY[0]      ; LEDG[7]       ;        ; 12.578 ; 12.578 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 12.523 ; 12.523 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 11.203 ; 11.203 ;        ;
; M1_n        ; D[0]          ; 14.432 ; 14.432 ; 14.432 ; 14.432 ;
; M1_n        ; D[1]          ; 14.010 ; 14.010 ; 14.010 ; 14.010 ;
; M1_n        ; D[2]          ; 14.487 ; 14.487 ; 14.487 ; 14.487 ;
; M1_n        ; D[3]          ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; M1_n        ; D[4]          ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; M1_n        ; D[5]          ; 15.396 ; 15.396 ; 15.396 ; 15.396 ;
; M1_n        ; D[6]          ; 15.386 ; 15.386 ; 15.386 ; 15.386 ;
; M1_n        ; D[7]          ; 15.382 ; 15.382 ; 15.382 ; 15.382 ;
; M1_n        ; U1OE_n        ;        ; 12.174 ; 12.174 ;        ;
; RD_n        ; BUSDIR_n      ; 11.937 ;        ;        ; 11.937 ;
; RD_n        ; D[0]          ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; RD_n        ; D[1]          ; 14.663 ; 14.663 ; 14.663 ; 14.663 ;
; RD_n        ; D[2]          ; 14.628 ; 14.628 ; 14.628 ; 14.628 ;
; RD_n        ; D[3]          ; 15.434 ; 15.434 ; 15.434 ; 15.434 ;
; RD_n        ; D[4]          ; 13.992 ; 13.992 ; 13.992 ; 13.992 ;
; RD_n        ; D[5]          ; 14.187 ; 14.172 ; 14.172 ; 14.187 ;
; RD_n        ; D[6]          ; 14.317 ; 14.317 ; 14.317 ; 14.317 ;
; RD_n        ; D[7]          ; 14.641 ; 14.543 ; 14.543 ; 14.641 ;
; RD_n        ; FL_CE_N       ; 13.805 ;        ;        ; 13.805 ;
; RD_n        ; FL_OE_N       ; 10.605 ;        ;        ; 10.605 ;
; RD_n        ; U1OE_n        ; 12.908 ;        ;        ; 12.908 ;
; RESET_n     ; LEDG[7]       ;        ; 12.706 ; 12.706 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.651 ; 12.651 ;        ;
; SLTSL_n     ; D[0]          ; 17.309 ; 17.309 ; 17.309 ; 17.309 ;
; SLTSL_n     ; D[1]          ; 16.887 ; 16.887 ; 16.887 ; 16.887 ;
; SLTSL_n     ; D[2]          ; 16.441 ; 16.705 ; 16.705 ; 16.441 ;
; SLTSL_n     ; D[3]          ; 17.597 ; 17.597 ; 17.597 ; 17.597 ;
; SLTSL_n     ; D[4]          ; 16.099 ; 16.099 ; 16.099 ; 16.099 ;
; SLTSL_n     ; D[5]          ; 15.460 ; 15.460 ; 15.460 ; 15.460 ;
; SLTSL_n     ; D[6]          ; 15.590 ; 15.590 ; 15.590 ; 15.590 ;
; SLTSL_n     ; D[7]          ; 15.914 ; 15.914 ; 15.914 ; 15.914 ;
; SLTSL_n     ; FL_ADDR[14]   ; 15.247 ; 15.247 ; 15.247 ; 15.247 ;
; SLTSL_n     ; FL_ADDR[15]   ; 15.679 ; 15.679 ; 15.679 ; 15.679 ;
; SLTSL_n     ; FL_ADDR[16]   ; 15.686 ; 15.686 ; 15.686 ; 15.686 ;
; SLTSL_n     ; FL_ADDR[17]   ; 14.922 ;        ;        ; 14.922 ;
; SLTSL_n     ; FL_CE_N       ; 14.687 ; 15.339 ; 15.339 ; 14.687 ;
; SLTSL_n     ; LEDG[0]       ;        ; 13.753 ; 13.753 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 13.535 ; 13.535 ;        ;
; SLTSL_n     ; LEDG[3]       ; 13.759 ;        ;        ; 13.759 ;
; SLTSL_n     ; LEDG[4]       ; 13.538 ;        ;        ; 13.538 ;
; SLTSL_n     ; LEDG[5]       ; 14.180 ;        ;        ; 14.180 ;
; SLTSL_n     ; LEDG[6]       ; 14.371 ;        ;        ; 14.371 ;
; SLTSL_n     ; LEDR[6]       ;        ; 15.325 ; 15.325 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 14.421 ; 14.421 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 14.025 ;        ;        ; 14.025 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.574 ; 15.574 ; 15.574 ; 15.574 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.574 ; 15.574 ; 15.574 ; 15.574 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 15.515 ; 15.515 ; 15.515 ; 15.515 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 15.533 ; 15.533 ; 15.533 ; 15.533 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 15.648 ; 15.648 ; 15.648 ; 15.648 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 15.648 ; 15.648 ; 15.648 ; 15.648 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 15.638 ; 15.638 ; 15.638 ; 15.638 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 15.646 ; 15.646 ; 15.646 ; 15.646 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; SLTSL_n     ; U1OE_n        ; 12.761 ;        ;        ; 12.761 ;
; SRAM_DQ[0]  ; D[0]          ; 16.664 ; 16.664 ; 16.664 ; 16.664 ;
; SRAM_DQ[1]  ; D[1]          ; 17.858 ; 17.858 ; 17.858 ; 17.858 ;
; SRAM_DQ[2]  ; D[2]          ; 15.594 ;        ;        ; 15.594 ;
; SRAM_DQ[3]  ; D[3]          ; 14.427 ;        ;        ; 14.427 ;
; SRAM_DQ[4]  ; D[4]          ; 16.478 ; 16.478 ; 16.478 ; 16.478 ;
; SRAM_DQ[5]  ; D[5]          ; 14.778 ;        ;        ; 14.778 ;
; SRAM_DQ[6]  ; D[6]          ; 14.729 ;        ;        ; 14.729 ;
; SRAM_DQ[7]  ; D[7]          ; 15.418 ;        ;        ; 15.418 ;
; SRAM_DQ[8]  ; D[0]          ; 17.837 ; 17.837 ; 17.837 ; 17.837 ;
; SRAM_DQ[9]  ; D[1]          ; 17.724 ; 17.724 ; 17.724 ; 17.724 ;
; SRAM_DQ[10] ; D[2]          ; 15.182 ;        ;        ; 15.182 ;
; SRAM_DQ[11] ; D[3]          ; 14.564 ; 14.564 ; 14.564 ; 14.564 ;
; SRAM_DQ[12] ; D[4]          ; 14.995 ; 14.995 ; 14.995 ; 14.995 ;
; SRAM_DQ[13] ; D[5]          ; 14.073 ;        ;        ; 14.073 ;
; SRAM_DQ[14] ; D[6]          ; 14.364 ;        ;        ; 14.364 ;
; SRAM_DQ[15] ; D[7]          ; 15.422 ;        ;        ; 15.422 ;
; SW[0]       ; D[1]          ;        ; 7.783  ; 7.783  ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 9.831  ; 9.831  ;        ;
; SW[2]       ; LEDR[2]       ; 5.390  ;        ;        ; 5.390  ;
; SW[3]       ; D[2]          ;        ; 10.369 ; 10.369 ;        ;
; SW[3]       ; LEDR[3]       ; 5.181  ;        ;        ; 5.181  ;
; SW[7]       ; D[1]          ; 8.382  ;        ;        ; 8.382  ;
; SW[8]       ; D[0]          ; 10.625 ; 10.625 ; 10.625 ; 10.625 ;
; SW[8]       ; D[1]          ; 10.203 ; 10.203 ; 10.203 ; 10.203 ;
; SW[8]       ; D[2]          ; 10.680 ; 10.680 ; 10.680 ; 10.680 ;
; SW[8]       ; D[3]          ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; SW[8]       ; D[4]          ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; SW[8]       ; D[5]          ; 11.032 ; 11.032 ; 11.032 ; 11.032 ;
; SW[8]       ; D[6]          ; 11.579 ; 11.579 ; 11.579 ; 11.579 ;
; SW[8]       ; D[7]          ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; SW[8]       ; LEDG[1]       ; 9.889  ;        ;        ; 9.889  ;
; SW[8]       ; SRAM_CE_N     ;        ; 10.379 ; 10.379 ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; SW[8]       ; SRAM_DQ[2]    ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; SW[8]       ; SRAM_DQ[3]    ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; SW[8]       ; SRAM_DQ[4]    ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; SW[8]       ; SRAM_DQ[5]    ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; SW[8]       ; SRAM_DQ[6]    ; 8.680  ; 8.680  ; 8.680  ; 8.680  ;
; SW[8]       ; SRAM_DQ[7]    ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; SW[8]       ; SRAM_DQ[8]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; SW[8]       ; SRAM_DQ[9]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; SW[8]       ; SRAM_DQ[10]   ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; SW[8]       ; SRAM_DQ[11]   ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; SW[8]       ; SRAM_DQ[12]   ; 8.805  ; 8.805  ; 8.805  ; 8.805  ;
; SW[8]       ; SRAM_DQ[13]   ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; SW[8]       ; SRAM_DQ[14]   ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; SW[8]       ; SRAM_DQ[15]   ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; SW[9]       ; D[0]          ; 9.029  ; 9.029  ; 9.029  ; 9.029  ;
; SW[9]       ; D[1]          ; 13.065 ; 13.065 ; 13.065 ; 13.065 ;
; SW[9]       ; D[2]          ; 12.887 ; 12.623 ; 12.623 ; 12.887 ;
; SW[9]       ; D[3]          ; 13.779 ; 13.779 ; 13.779 ; 13.779 ;
; SW[9]       ; D[4]          ; 12.281 ; 12.281 ; 12.281 ; 12.281 ;
; SW[9]       ; D[5]          ; 11.642 ; 11.642 ; 11.642 ; 11.642 ;
; SW[9]       ; D[6]          ; 11.772 ; 11.772 ; 11.772 ; 11.772 ;
; SW[9]       ; D[7]          ; 12.096 ; 12.096 ; 12.096 ; 12.096 ;
; SW[9]       ; FL_ADDR[14]   ; 11.429 ; 11.429 ; 11.429 ; 11.429 ;
; SW[9]       ; FL_ADDR[15]   ; 11.861 ; 11.861 ; 11.861 ; 11.861 ;
; SW[9]       ; FL_ADDR[16]   ; 11.868 ; 11.868 ; 11.868 ; 11.868 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 11.104 ; 11.104 ;        ;
; SW[9]       ; FL_CE_N       ; 11.521 ; 10.869 ; 10.869 ; 11.521 ;
; SW[9]       ; LEDG[0]       ; 9.935  ;        ;        ; 9.935  ;
; SW[9]       ; LEDG[1]       ; 9.713  ;        ;        ; 9.713  ;
; SW[9]       ; LEDG[3]       ;        ; 9.941  ; 9.941  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.720  ; 9.720  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 10.362 ; 10.362 ;        ;
; SW[9]       ; LEDG[6]       ;        ; 10.553 ; 10.553 ;        ;
; SW[9]       ; LEDR[6]       ; 11.507 ;        ;        ; 11.507 ;
; SW[9]       ; LEDR[8]       ; 10.603 ;        ;        ; 10.603 ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.203 ; 10.203 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; SW[9]       ; SRAM_DQ[1]    ; 11.756 ; 11.756 ; 11.756 ; 11.756 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.756 ; 11.756 ; 11.756 ; 11.756 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.740 ; 11.740 ; 11.740 ; 11.740 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.740 ; 11.740 ; 11.740 ; 11.740 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.295 ; 12.295 ; 12.295 ; 12.295 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.828 ; 11.828 ; 11.828 ; 11.828 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.305 ; 12.305 ; 12.305 ; 12.305 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.305 ; 12.305 ; 12.305 ; 12.305 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.295 ; 12.295 ; 12.295 ; 12.295 ;
; SW[9]       ; U1OE_n        ;        ; 8.943  ; 8.943  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; WR_n        ; SRAM_DQ[1]    ; 13.205 ; 13.205 ; 13.205 ; 13.205 ;
; WR_n        ; SRAM_DQ[2]    ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; WR_n        ; SRAM_DQ[3]    ; 13.205 ; 13.205 ; 13.205 ; 13.205 ;
; WR_n        ; SRAM_DQ[4]    ; 13.189 ; 13.189 ; 13.189 ; 13.189 ;
; WR_n        ; SRAM_DQ[5]    ; 13.189 ; 13.189 ; 13.189 ; 13.189 ;
; WR_n        ; SRAM_DQ[6]    ; 13.146 ; 13.146 ; 13.146 ; 13.146 ;
; WR_n        ; SRAM_DQ[7]    ; 13.164 ; 13.164 ; 13.164 ; 13.164 ;
; WR_n        ; SRAM_DQ[8]    ; 13.271 ; 13.271 ; 13.271 ; 13.271 ;
; WR_n        ; SRAM_DQ[9]    ; 13.271 ; 13.271 ; 13.271 ; 13.271 ;
; WR_n        ; SRAM_DQ[10]   ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_DQ[11]   ; 13.261 ; 13.261 ; 13.261 ; 13.261 ;
; WR_n        ; SRAM_DQ[12]   ; 13.269 ; 13.269 ; 13.269 ; 13.269 ;
; WR_n        ; SRAM_DQ[13]   ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; WR_n        ; SRAM_DQ[14]   ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; WR_n        ; SRAM_DQ[15]   ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_WE_N     ; 10.640 ;        ;        ; 10.640 ;
; WR_n        ; U1OE_n        ; 14.749 ;        ;        ; 14.749 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 19.567 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.989 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.567 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 20.044 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 20.338 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 20.338 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 20.953 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 20.943 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 20.939 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.845 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.894 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.904 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.894 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.904 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.888 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.888 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.845 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.863 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 11.978 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 11.978 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.443 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 11.968 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.976 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.453 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.453 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.443 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 20.739 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 21.161 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 20.739 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 21.216 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 21.510 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 21.510 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 22.125 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 22.115 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 22.111 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.651 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 18.700 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 18.710 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 18.700 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 18.710 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 18.694 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 18.694 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 18.651 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 18.669 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 18.838 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 18.838 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 19.303 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 18.828 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 18.836 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 19.313 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 19.313 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.303 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 10.971 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.393 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 10.971 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.448 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.742 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.742 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.357 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 12.347 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.343 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.845 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.894 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.904 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.894 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.904 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.888 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.888 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.845 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.863 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 11.978 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 11.978 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.443 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 11.968 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.976 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.453 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.453 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.443 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 10.971 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.393 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 10.971 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.448 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.742 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.742 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.357 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 12.347 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.343 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.845 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.894 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.904 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.894 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.904 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.888 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.888 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.845 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.863 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 11.978 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 11.978 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.443 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 11.968 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.976 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.453 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.453 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.443 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 19.567    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 19.989    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 19.567    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 20.044    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 20.338    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 20.338    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 20.953    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 20.943    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 20.939    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.845    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.894    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.904    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.894    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.904    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.888    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.888    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.845    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.863    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 11.978    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 11.978    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.443    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 11.968    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.976    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.453    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.453    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.443    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 20.739    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 21.161    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 20.739    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 21.216    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 21.510    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 21.510    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 22.125    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 22.115    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 22.111    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 18.651    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 18.700    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 18.710    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 18.700    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 18.710    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 18.694    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 18.694    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 18.651    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 18.669    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 18.838    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 18.838    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 19.303    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 18.828    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 18.836    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 19.313    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 19.313    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.303    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 10.971    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.393    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 10.971    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.448    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.742    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.742    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.357    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 12.347    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.343    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.845    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.894    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.904    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.894    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.904    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.888    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.888    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.845    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.863    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 11.978    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 11.978    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.443    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 11.968    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.976    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.453    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.453    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.443    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 10.971    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.393    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 10.971    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.448    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.742    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.742    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 12.357    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 12.347    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 12.343    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.845    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.894    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.904    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.894    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.904    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.888    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.888    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.845    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.863    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 11.978    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 11.978    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.443    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 11.968    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 11.976    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.453    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.453    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 12.443    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -2.620 ; -62.978       ;
; A[2]        ; -0.784 ; -2.458        ;
; sd_sel_q[0] ; 0.168  ; 0.000         ;
; CLOCK_50    ; 1.343  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; A[2]        ; -6.391 ; -56.352       ;
; CLOCK_50    ; -0.963 ; -0.963        ;
; clock_i     ; -0.194 ; -0.194        ;
; sd_sel_q[0] ; -0.055 ; -0.055        ;
+-------------+--------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clock_i ; 0.298 ; 0.000         ;
; A[2]    ; 1.946 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -1.070 ; -9.626        ;
; clock_i ; 0.582  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; A[2]        ; -1.422 ; -65.434         ;
; CLOCK_50    ; -1.380 ; -2.380          ;
; clock_i     ; -0.500 ; -47.000         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.620 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -2.583     ; 0.569      ;
; -2.493 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -2.584     ; 0.441      ;
; -2.492 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -2.584     ; 0.440      ;
; -2.448 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -2.584     ; 0.396      ;
; -2.447 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -2.584     ; 0.395      ;
; -2.445 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -2.584     ; 0.393      ;
; -2.445 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -2.584     ; 0.393      ;
; -2.445 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -2.584     ; 0.393      ;
; -2.445 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -2.584     ; 0.393      ;
; -2.443 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -2.584     ; 0.391      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.262 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.951      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -2.203 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.892      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.977 ; exp_slot:exp|exp_reg[5]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.666      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.942 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.716      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.920 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.843     ; 1.609      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
; -1.894 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.758     ; 1.668      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.784 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -0.922     ; 0.394      ;
; -0.779 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -0.922     ; 0.389      ;
; -0.448 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -0.922     ; 0.558      ;
; -0.447 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -0.922     ; 0.557      ;
; 0.875  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.733      ; 2.390      ;
; 0.875  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.733      ; 2.390      ;
; 0.875  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.733      ; 2.390      ;
; 0.875  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.733      ; 2.390      ;
; 0.877  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.378      ;
; 0.877  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.378      ;
; 0.877  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.378      ;
; 0.877  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.378      ;
; 0.877  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.378      ;
; 0.892  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.363      ;
; 0.892  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.363      ;
; 0.892  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.363      ;
; 0.892  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.363      ;
; 0.892  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.363      ;
; 0.923  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.731      ; 2.340      ;
; 0.926  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.329      ;
; 0.926  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.329      ;
; 0.926  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.329      ;
; 0.926  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.329      ;
; 0.926  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 2.723      ; 2.329      ;
; 1.375  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.733      ; 2.390      ;
; 1.375  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.733      ; 2.390      ;
; 1.375  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.733      ; 2.390      ;
; 1.375  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.733      ; 2.390      ;
; 1.377  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.378      ;
; 1.377  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.378      ;
; 1.377  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.378      ;
; 1.377  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.378      ;
; 1.377  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.378      ;
; 1.392  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.363      ;
; 1.392  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.363      ;
; 1.392  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.363      ;
; 1.392  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.363      ;
; 1.392  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.363      ;
; 1.423  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.731      ; 2.340      ;
; 1.426  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.329      ;
; 1.426  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.329      ;
; 1.426  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.329      ;
; 1.426  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.329      ;
; 1.426  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 2.723      ; 2.329      ;
; 3.455  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 3.466      ; 1.043      ;
; 3.756  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 3.465      ; 0.741      ;
; 4.656  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.488      ; 0.476      ;
; 4.729  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.579      ; 0.325      ;
; 4.730  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.499      ; 0.325      ;
; 4.730  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.500      ; 0.489      ;
; 4.739  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.497      ; 0.477      ;
; 4.749  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.498      ; 0.468      ;
; 4.808  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.578      ; 0.325      ;
; 4.910  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 4.578      ; 0.325      ;
; 5.749  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.938      ; 0.862      ;
; 5.849  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.937      ; 0.761      ;
; 6.249  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.938      ; 0.862      ;
; 6.349  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.937      ; 0.761      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sd_sel_q[0]'                                                                       ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.168 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 0.611      ; 0.697      ;
; 0.668 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 0.611      ; 0.697      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -6.391 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.859      ; 0.761      ;
; -6.291 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 6.860      ; 0.862      ;
; -5.891 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.859      ; 0.761      ;
; -5.791 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 6.860      ; 0.862      ;
; -4.254 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.579      ; 0.325      ;
; -4.253 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.578      ; 0.325      ;
; -4.253 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.578      ; 0.325      ;
; -4.174 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.499      ; 0.325      ;
; -4.030 ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 4.619      ; 0.741      ;
; -4.030 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.498      ; 0.468      ;
; -4.020 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.497      ; 0.477      ;
; -4.012 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.488      ; 0.476      ;
; -4.011 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 4.500      ; 0.489      ;
; -3.729 ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 4.620      ; 1.043      ;
; -0.546 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.329      ;
; -0.546 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.329      ;
; -0.546 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.329      ;
; -0.546 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.329      ;
; -0.546 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.329      ;
; -0.543 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.731      ; 2.340      ;
; -0.517 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 0.922      ; 0.557      ;
; -0.516 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 0.922      ; 0.558      ;
; -0.512 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.363      ;
; -0.512 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.363      ;
; -0.512 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.363      ;
; -0.512 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.363      ;
; -0.512 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.363      ;
; -0.497 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.378      ;
; -0.497 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.378      ;
; -0.497 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.378      ;
; -0.497 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.378      ;
; -0.497 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.723      ; 2.378      ;
; -0.495 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 2.733      ; 2.390      ;
; -0.495 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 2.733      ; 2.390      ;
; -0.495 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 2.733      ; 2.390      ;
; -0.495 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 2.733      ; 2.390      ;
; -0.185 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 0.922      ; 0.389      ;
; -0.180 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 0.922      ; 0.394      ;
; -0.046 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.329      ;
; -0.046 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.329      ;
; -0.046 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.329      ;
; -0.046 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.329      ;
; -0.046 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.329      ;
; -0.043 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.731      ; 2.340      ;
; -0.012 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.363      ;
; -0.012 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.363      ;
; -0.012 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.363      ;
; -0.012 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.363      ;
; -0.012 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.363      ;
; 0.003  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.378      ;
; 0.003  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.378      ;
; 0.003  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.378      ;
; 0.003  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.378      ;
; 0.003  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.723      ; 2.378      ;
; 0.005  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 2.733      ; 2.390      ;
; 0.005  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 2.733      ; 2.390      ;
; 0.005  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 2.733      ; 2.390      ;
; 0.005  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 2.733      ; 2.390      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_i'                                                                                                                       ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.194 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 0.875      ; 0.333      ;
; 0.215  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.246  ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.398      ;
; 0.268  ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.420      ;
; 0.289  ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.441      ;
; 0.296  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.448      ;
; 0.330  ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.482      ;
; 0.337  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.489      ;
; 0.339  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.491      ;
; 0.339  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.491      ;
; 0.357  ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.509      ;
; 0.359  ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.514      ;
; 0.367  ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.519      ;
; 0.371  ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.526      ;
; 0.378  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.530      ;
; 0.396  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.548      ;
; 0.403  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.555      ;
; 0.413  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.565      ;
; 0.414  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.566      ;
; 0.426  ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.578      ;
; 0.427  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.579      ;
; 0.428  ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|spi_data_q[1]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.580      ;
; 0.443  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.596      ;
; 0.444  ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.596      ;
; 0.445  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.597      ;
; 0.451  ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.603      ;
; 0.452  ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.604      ;
; 0.453  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.605      ;
; 0.457  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.609      ;
; 0.459  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.611      ;
; 0.470  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[0]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.622      ;
; 0.477  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.628      ;
; 0.495  ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.503  ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.655      ;
; 0.511  ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.665      ;
; 0.514  ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.665      ;
; 0.514  ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.666      ;
; 0.521  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.672      ;
; 0.525  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.676      ;
; 0.525  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.676      ;
; 0.528  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.679      ;
; 0.530  ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.682      ;
; 0.532  ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.548  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.700      ;
; 0.549  ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.706      ;
; 0.557  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.709      ;
; 0.563  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.715      ;
; 0.565  ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.717      ;
; 0.567  ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; tmr_cnt_q[9]                    ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; tmr_cnt_q[11]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; tmr_cnt_q[4]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.721      ;
; 0.573  ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.725      ;
; 0.581  ; tmr_cnt_q[10]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; tmr_cnt_q[3]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; tmr_cnt_q[12]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.734      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sd_sel_q[0]'                                                                         ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.055 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 0.611      ; 0.697      ;
; 0.445  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 0.611      ; 0.697      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_i'                                                                                          ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 0.734      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.946 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 2.583      ; 1.169      ;
; 1.950 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 2.582      ; 1.164      ;
; 1.950 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 2.582      ; 1.164      ;
; 1.950 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 2.582      ; 1.164      ;
; 1.950 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 2.582      ; 1.164      ;
; 1.950 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 2.582      ; 1.164      ;
; 1.950 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 2.582      ; 1.164      ;
; 1.950 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 2.582      ; 1.164      ;
; 1.950 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 2.582      ; 1.164      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.070 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 2.582      ; 1.164      ;
; -1.070 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 2.582      ; 1.164      ;
; -1.070 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 2.582      ; 1.164      ;
; -1.070 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 2.582      ; 1.164      ;
; -1.070 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 2.582      ; 1.164      ;
; -1.070 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 2.582      ; 1.164      ;
; -1.070 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 2.582      ; 1.164      ;
; -1.070 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 2.582      ; 1.164      ;
; -1.066 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 2.583      ; 1.169      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.582 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.734      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.422 ; -0.422       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.422 ; -0.422       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.422 ; -0.422       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.422 ; -0.422       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.422 ; -0.422       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.422 ; -0.422       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.422 ; -0.422       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.422 ; -0.422       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -0.732 ; 0.268        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.732 ; 0.268        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.732 ; 0.268        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.732 ; 0.268        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|start_s           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.427  ; 1.427  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.427  ; 1.427  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 2.418  ; 2.418  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.418  ; 2.418  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.227  ; 2.227  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.067  ; 1.067  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.634  ; 0.634  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.523 ; -1.523 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.523 ; -1.523 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.570 ; -1.570 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.484 ; -4.484 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.484 ; -4.484 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.527 ; -4.527 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 2.873  ; 2.873  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 2.480  ; 2.480  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 2.334  ; 2.334  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.375 ; -0.375 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 2.354  ; 2.354  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 2.526  ; 2.526  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 2.554  ; 2.554  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 2.753  ; 2.753  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 2.873  ; 2.873  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 3.005  ; 3.005  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.411  ; 2.411  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.260  ; 2.260  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.852  ; 1.852  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 3.005  ; 3.005  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.818  ; 1.818  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.356  ; 1.356  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 1.741  ; 1.741  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.670  ; 1.670  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.687 ; -1.687 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.687 ; -1.687 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.085  ; 0.085  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.734 ; -1.734 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.648 ; -4.648 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.648 ; -4.648 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.695 ; -4.695 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 5.734  ; 5.734  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 3.995  ; 3.995  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 3.736  ; 3.736  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 1.140  ; 1.140  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 3.637  ; 3.637  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 4.591  ; 4.591  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 4.619  ; 4.619  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 4.818  ; 4.818  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 4.938  ; 4.938  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 4.844  ; 4.844  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 5.734  ; 5.734  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 4.818  ; 4.818  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 5.270  ; 5.270  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 5.451  ; 5.451  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 4.846  ; 4.846  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 4.812  ; 4.812  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 3.774  ; 3.774  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 3.207  ; 3.207  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 2.932  ; 2.932  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 3.207  ; 3.207  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 2.576  ; 2.576  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 2.304  ; 2.304  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 2.439  ; 2.439  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 2.245  ; 2.245  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 2.726  ; 2.726  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 2.532  ; 2.532  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 3.540  ; 3.540  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 3.540  ; 3.540  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 3.493  ; 3.493  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 3.395  ; 3.395  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 1.228  ; 1.228  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 1.228  ; 1.228  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 3.107  ; 3.107  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 3.733  ; 3.733  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 3.810  ; 3.810  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 0.285  ; 0.285  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.285  ; 0.285  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 0.664  ; 0.664  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.664  ; 0.664  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.246  ; 0.246  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.474  ; 0.474  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.514 ; -0.514 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 2.692  ; 2.692  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 2.692  ; 2.692  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 2.739  ; 2.739  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 5.569  ; 5.569  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 5.526  ; 5.526  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 5.569  ; 5.569  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.546  ; 0.546  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.769 ; -1.769 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -2.053 ; -2.053 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.546  ; 0.546  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -1.954 ; -1.954 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -2.144 ; -2.144 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.172 ; -2.172 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -2.371 ; -2.371 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -2.491 ; -2.491 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 0.553  ; 0.553  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; -0.301 ; -0.301 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; -0.202 ; -0.202 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.022  ; 0.022  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.944 ; -0.944 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 0.260  ; 0.260  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 0.527  ; 0.527  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 0.553  ; 0.553  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 0.420  ; 0.420  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 2.860  ; 2.860  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 2.860  ; 2.860  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.164  ; 0.164  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 2.907  ; 2.907  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 5.737  ; 5.737  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 5.690  ; 5.690  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 5.737  ; 5.737  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.595 ; -0.595 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.256 ; -3.256 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.168 ; -3.168 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.595 ; -0.595 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.091 ; -3.091 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -3.740 ; -3.740 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -3.768 ; -3.768 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -3.967 ; -3.967 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.087 ; -4.087 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -3.863 ; -3.863 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.753 ; -4.753 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.048 ; -4.048 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.289 ; -4.289 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.470 ; -4.470 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.076 ; -4.076 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.616 ; -3.616 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.004 ; -3.004 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.125 ; -2.125 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.812 ; -2.812 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -3.087 ; -3.087 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.456 ; -2.456 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.184 ; -2.184 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.319 ; -2.319 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.125 ; -2.125 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.606 ; -2.606 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.412 ; -2.412 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.979 ; -2.979 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.979 ; -2.979 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -2.932 ; -2.932 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.192 ; -3.192 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.025 ; -1.025 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.025 ; -1.025 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -2.946 ; -2.946 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.346 ; -3.346 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.423 ; -3.423 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.025  ; 4.025  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 9.162  ; 9.162  ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 9.001  ; 9.001  ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 9.162  ; 9.162  ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 8.150  ; 8.150  ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 8.020  ; 8.020  ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 8.325  ; 8.325  ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 8.486  ; 8.486  ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 8.521  ; 8.521  ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 8.715  ; 8.715  ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 7.872  ; 7.872  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269  ; 5.269  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 7.336  ; 7.336  ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 7.367  ; 7.367  ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 7.359  ; 7.359  ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 7.872  ; 7.872  ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 8.012  ; 8.012  ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 6.638  ; 6.638  ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 6.491  ; 6.491  ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 6.489  ; 6.489  ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 6.531  ; 6.531  ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 6.533  ; 6.533  ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.518  ; 6.518  ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.504  ; 6.504  ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.638  ; 6.638  ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 7.782  ; 7.782  ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.241  ; 7.241  ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.782  ; 7.782  ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.379  ; 7.379  ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 7.221  ; 7.221  ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 7.197  ; 7.197  ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.256  ; 7.256  ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.360  ; 7.360  ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.621  ; 4.621  ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.326  ; 4.326  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 4.423  ; 4.423  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.024  ; 4.024  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.331  ; 4.331  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.362  ; 4.362  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.617  ; 4.617  ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.621  ; 4.621  ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.250  ; 6.250  ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.781  ; 5.781  ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.841  ; 4.841  ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 6.250  ; 6.250  ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 5.050  ; 5.050  ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739  ; 5.739  ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739  ; 5.739  ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.711  ; 4.711  ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.383  ; 4.383  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.025  ; 4.025  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 10.716 ; 10.716 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 10.482 ; 10.482 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 10.716 ; 10.716 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 9.757  ; 9.757  ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 9.781  ; 9.781  ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 9.831  ; 9.831  ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 10.037 ; 10.037 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.072 ; 10.072 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 10.266 ; 10.266 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 6.748  ; 6.748  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269  ; 5.269  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 6.601  ; 6.601  ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 6.746  ; 6.746  ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 6.748  ; 6.748  ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 6.129  ; 6.129  ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 6.662  ; 6.662  ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.942  ; 5.942  ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.866  ; 5.866  ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.942  ; 5.942  ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.825  ; 5.825  ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.825  ; 5.825  ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.710  ; 5.710  ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.713  ; 5.713  ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.708  ; 5.708  ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.120  ; 6.120  ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.958  ; 5.958  ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.674  ; 5.674  ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.827  ; 5.827  ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 5.964  ; 5.964  ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.692  ; 5.692  ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.120  ; 6.120  ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 5.989  ; 5.989  ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 6.195  ; 6.195  ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 5.948  ; 5.948  ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.992  ; 5.992  ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.024  ; 4.024  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 5.953  ; 5.953  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 5.932  ; 5.932  ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 6.167  ; 6.167  ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 6.195  ; 6.195  ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.210  ; 6.210  ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 6.210  ; 6.210  ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 5.739  ; 5.739  ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 8.097  ; 8.097  ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739  ; 5.739  ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 7.357  ; 7.357  ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 7.912  ; 7.912  ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.833  ; 7.833  ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 8.097  ; 8.097  ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.280  ; 6.280  ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 7.996  ; 7.996  ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 7.982  ; 7.982  ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.383  ; 4.383  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 5.942  ; 5.942  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.942  ; 5.942  ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.766  ; 5.766  ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 5.280  ; 5.280  ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.806  ; 4.806  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.969  ; 4.969  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 5.278  ; 5.278  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 5.313  ; 5.313  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 5.508  ; 5.508  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.179  ; 4.179  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.179  ; 4.179  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.773  ; 3.773  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.894  ; 3.894  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 4.127  ; 4.127  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 3.803  ; 3.803  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.205  ; 4.205  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.758  ; 3.622  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.490  ; 3.490  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.622  ; 3.622  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.758  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.595  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.595  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 2.620  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.622  ; 3.758  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.490  ; 3.490  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.622  ; 3.622  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 3.758  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 2.595  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 2.595  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.620  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.025 ; 4.025 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.387 ; 4.387 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.320 ; 5.320 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.271 ; 5.271 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.566 ; 4.566 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.889 ; 4.889 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.499 ; 4.499 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.387 ; 4.387 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.497 ; 4.497 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.514 ; 4.514 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.760 ; 4.760 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.979 ; 4.979 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 5.124 ; 5.124 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 5.126 ; 5.126 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 4.760 ; 4.760 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.622 ; 4.622 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 6.187 ; 6.187 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 6.187 ; 6.187 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 6.220 ; 6.220 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 6.238 ; 6.238 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 6.229 ; 6.229 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.223 ; 6.223 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.209 ; 6.209 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.333 ; 6.333 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 7.062 ; 7.062 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.107 ; 7.107 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.648 ; 7.648 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.238 ; 7.238 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 7.086 ; 7.086 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 7.062 ; 7.062 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.116 ; 7.116 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.226 ; 7.226 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.024 ; 4.024 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.326 ; 4.326 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 4.423 ; 4.423 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.024 ; 4.024 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.331 ; 4.331 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.362 ; 4.362 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.617 ; 4.617 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.621 ; 4.621 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.221 ; 4.221 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.549 ; 5.549 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.841 ; 4.841 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.221 ; 4.221 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 4.818 ; 4.818 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.711 ; 4.711 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.236 ; 4.236 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.025 ; 4.025 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.387 ; 4.387 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.555 ; 5.555 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.271 ; 5.271 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.566 ; 4.566 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.889 ; 4.889 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.499 ; 4.499 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.387 ; 4.387 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.497 ; 4.497 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.514 ; 4.514 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.760 ; 4.760 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.979 ; 4.979 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 5.124 ; 5.124 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 5.126 ; 5.126 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 4.760 ; 4.760 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.622 ; 4.622 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.636 ; 5.636 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.687 ; 5.687 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.761 ; 5.761 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.645 ; 5.645 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.643 ; 5.643 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.638 ; 5.638 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.636 ; 5.636 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.636 ; 5.636 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 5.537 ; 5.537 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.821 ; 5.821 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.537 ; 5.537 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.689 ; 5.689 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 5.823 ; 5.823 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.553 ; 5.553 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 5.979 ; 5.979 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 5.849 ; 5.849 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.024 ; 4.024 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.326 ; 4.326 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 4.423 ; 4.423 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.024 ; 4.024 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.331 ; 4.331 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.362 ; 4.362 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.617 ; 4.617 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.621 ; 4.621 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.221 ; 4.221 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.841 ; 4.841 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.221 ; 4.221 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.576 ; 6.576 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.991 ; 6.991 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 6.977 ; 6.977 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.871 ; 6.871 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.711 ; 4.711 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.836 ; 6.836 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.822 ; 6.822 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.236 ; 4.236 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 4.122 ; 4.122 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.482 ; 5.482 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.265 ; 5.265 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.478 ; 4.478 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.629 ; 4.629 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.816 ; 4.816 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.122 ; 4.122 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 4.231 ; 4.231 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.514 ; 4.514 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.179 ; 4.179 ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.179 ; 4.179 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.773 ; 3.773 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.894 ; 3.894 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 4.127 ; 4.127 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 3.803 ; 3.803 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.205 ; 4.205 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.204 ; 3.204 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.204 ; 3.204 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.622 ; 3.622 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.758 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.595 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.595 ;       ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;       ; 2.620 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.204 ; 3.204 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.204 ; 3.204 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.622 ; 3.622 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.758 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.595 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.595 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.620 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 11.258 ; 11.258 ; 11.258 ; 11.258 ;
; A[0]        ; D[1]          ; 11.200 ; 11.200 ; 11.200 ; 11.200 ;
; A[0]        ; D[2]          ; 10.791 ; 10.791 ; 10.791 ; 10.791 ;
; A[0]        ; D[3]          ; 10.892 ; 10.892 ; 10.892 ; 10.892 ;
; A[0]        ; D[4]          ; 10.892 ; 10.892 ; 10.892 ; 10.892 ;
; A[0]        ; D[5]          ; 11.216 ; 11.216 ; 11.216 ; 11.216 ;
; A[0]        ; D[6]          ; 11.207 ; 11.207 ; 11.207 ; 11.207 ;
; A[0]        ; D[7]          ; 11.202 ; 11.202 ; 11.202 ; 11.202 ;
; A[0]        ; FL_ADDR[0]    ; 5.907  ;        ;        ; 5.907  ;
; A[0]        ; FL_ADDR[14]   ; 7.834  ; 7.834  ; 7.834  ; 7.834  ;
; A[0]        ; FL_ADDR[15]   ; 7.979  ; 7.979  ; 7.979  ; 7.979  ;
; A[0]        ; FL_ADDR[16]   ; 7.981  ; 7.981  ; 7.981  ; 7.981  ;
; A[0]        ; FL_ADDR[17]   ; 7.615  ;        ;        ; 7.615  ;
; A[0]        ; FL_CE_N       ; 7.616  ; 7.895  ; 7.895  ; 7.616  ;
; A[0]        ; LEDG[0]       ;        ; 7.181  ; 7.181  ;        ;
; A[0]        ; LEDG[1]       ;        ; 7.278  ; 7.278  ;        ;
; A[0]        ; LEDG[2]       ; 6.879  ;        ;        ; 6.879  ;
; A[0]        ; LEDG[3]       ; 7.186  ;        ;        ; 7.186  ;
; A[0]        ; LEDG[4]       ; 7.217  ;        ;        ; 7.217  ;
; A[0]        ; LEDG[5]       ; 7.472  ;        ;        ; 7.472  ;
; A[0]        ; LEDG[6]       ; 7.476  ;        ;        ; 7.476  ;
; A[0]        ; LEDR[6]       ;        ; 7.696  ; 7.696  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.076  ; 7.076  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.883  ;        ;        ; 5.883  ;
; A[0]        ; SRAM_CE_N     ; 7.566  ;        ;        ; 7.566  ;
; A[0]        ; SRAM_DQ[0]    ; 8.047  ; 8.047  ; 8.047  ; 8.047  ;
; A[0]        ; SRAM_DQ[1]    ; 8.057  ; 8.057  ; 8.057  ; 8.057  ;
; A[0]        ; SRAM_DQ[2]    ; 8.044  ; 8.044  ; 8.044  ; 8.044  ;
; A[0]        ; SRAM_DQ[3]    ; 8.054  ; 8.054  ; 8.054  ; 8.054  ;
; A[0]        ; SRAM_DQ[4]    ; 8.038  ; 8.038  ; 8.038  ; 8.038  ;
; A[0]        ; SRAM_DQ[5]    ; 8.038  ; 8.038  ; 8.038  ; 8.038  ;
; A[0]        ; SRAM_DQ[6]    ; 7.998  ; 7.998  ; 7.998  ; 7.998  ;
; A[0]        ; SRAM_DQ[7]    ; 8.016  ; 8.016  ; 8.016  ; 8.016  ;
; A[0]        ; SRAM_DQ[8]    ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; A[0]        ; SRAM_DQ[9]    ; 8.042  ; 8.042  ; 8.042  ; 8.042  ;
; A[0]        ; SRAM_DQ[10]   ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; A[0]        ; SRAM_DQ[11]   ; 8.032  ; 8.032  ; 8.032  ; 8.032  ;
; A[0]        ; SRAM_DQ[12]   ; 8.045  ; 8.045  ; 8.045  ; 8.045  ;
; A[0]        ; SRAM_DQ[13]   ; 8.239  ; 8.239  ; 8.239  ; 8.239  ;
; A[0]        ; SRAM_DQ[14]   ; 8.239  ; 8.239  ; 8.239  ; 8.239  ;
; A[0]        ; SRAM_DQ[15]   ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; A[1]        ; D[0]          ; 10.999 ; 10.999 ; 10.999 ; 10.999 ;
; A[1]        ; D[1]          ; 10.941 ; 10.941 ; 10.941 ; 10.941 ;
; A[1]        ; D[2]          ; 10.973 ; 10.973 ; 10.973 ; 10.973 ;
; A[1]        ; D[3]          ; 11.074 ; 11.074 ; 11.074 ; 11.074 ;
; A[1]        ; D[4]          ; 11.074 ; 11.074 ; 11.074 ; 11.074 ;
; A[1]        ; D[5]          ; 11.398 ; 11.398 ; 11.398 ; 11.398 ;
; A[1]        ; D[6]          ; 11.389 ; 11.389 ; 11.389 ; 11.389 ;
; A[1]        ; D[7]          ; 11.384 ; 11.384 ; 11.384 ; 11.384 ;
; A[1]        ; FL_ADDR[1]    ; 5.639  ;        ;        ; 5.639  ;
; A[1]        ; FL_ADDR[14]   ; 7.575  ; 7.575  ; 7.575  ; 7.575  ;
; A[1]        ; FL_ADDR[15]   ; 7.720  ; 7.720  ; 7.720  ; 7.720  ;
; A[1]        ; FL_ADDR[16]   ; 7.722  ; 7.722  ; 7.722  ; 7.722  ;
; A[1]        ; FL_ADDR[17]   ; 7.356  ;        ;        ; 7.356  ;
; A[1]        ; FL_CE_N       ; 7.357  ; 7.636  ; 7.636  ; 7.357  ;
; A[1]        ; LEDG[0]       ;        ; 6.922  ; 6.922  ;        ;
; A[1]        ; LEDG[1]       ;        ; 7.019  ; 7.019  ;        ;
; A[1]        ; LEDG[2]       ; 6.620  ;        ;        ; 6.620  ;
; A[1]        ; LEDG[3]       ; 6.927  ;        ;        ; 6.927  ;
; A[1]        ; LEDG[4]       ; 6.958  ;        ;        ; 6.958  ;
; A[1]        ; LEDG[5]       ; 7.213  ;        ;        ; 7.213  ;
; A[1]        ; LEDG[6]       ; 7.217  ;        ;        ; 7.217  ;
; A[1]        ; LEDR[6]       ;        ; 7.437  ; 7.437  ;        ;
; A[1]        ; LEDR[8]       ;        ; 6.817  ; 6.817  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.902  ;        ;        ; 5.902  ;
; A[1]        ; SRAM_CE_N     ; 7.307  ;        ;        ; 7.307  ;
; A[1]        ; SRAM_DQ[0]    ; 7.788  ; 7.788  ; 7.788  ; 7.788  ;
; A[1]        ; SRAM_DQ[1]    ; 7.798  ; 7.798  ; 7.798  ; 7.798  ;
; A[1]        ; SRAM_DQ[2]    ; 7.785  ; 7.785  ; 7.785  ; 7.785  ;
; A[1]        ; SRAM_DQ[3]    ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; A[1]        ; SRAM_DQ[4]    ; 7.779  ; 7.779  ; 7.779  ; 7.779  ;
; A[1]        ; SRAM_DQ[5]    ; 7.779  ; 7.779  ; 7.779  ; 7.779  ;
; A[1]        ; SRAM_DQ[6]    ; 7.739  ; 7.739  ; 7.739  ; 7.739  ;
; A[1]        ; SRAM_DQ[7]    ; 7.757  ; 7.757  ; 7.757  ; 7.757  ;
; A[1]        ; SRAM_DQ[8]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; A[1]        ; SRAM_DQ[9]    ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; A[1]        ; SRAM_DQ[10]   ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; A[1]        ; SRAM_DQ[11]   ; 7.773  ; 7.773  ; 7.773  ; 7.773  ;
; A[1]        ; SRAM_DQ[12]   ; 7.786  ; 7.786  ; 7.786  ; 7.786  ;
; A[1]        ; SRAM_DQ[13]   ; 7.980  ; 7.980  ; 7.980  ; 7.980  ;
; A[1]        ; SRAM_DQ[14]   ; 7.980  ; 7.980  ; 7.980  ; 7.980  ;
; A[1]        ; SRAM_DQ[15]   ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; A[3]        ; BUSDIR_n      ;        ; 6.283  ; 6.283  ;        ;
; A[3]        ; D[0]          ; 10.900 ; 10.900 ; 10.900 ; 10.900 ;
; A[3]        ; D[1]          ; 10.842 ; 10.842 ; 10.842 ; 10.842 ;
; A[3]        ; D[2]          ; 10.896 ; 10.896 ; 10.896 ; 10.896 ;
; A[3]        ; D[3]          ; 10.997 ; 10.997 ; 10.997 ; 10.997 ;
; A[3]        ; D[4]          ; 10.997 ; 10.997 ; 10.997 ; 10.997 ;
; A[3]        ; D[5]          ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; A[3]        ; D[6]          ; 11.312 ; 11.312 ; 11.312 ; 11.312 ;
; A[3]        ; D[7]          ; 11.307 ; 11.307 ; 11.307 ; 11.307 ;
; A[3]        ; FL_ADDR[3]    ; 5.320  ;        ;        ; 5.320  ;
; A[3]        ; FL_ADDR[14]   ; 7.476  ; 7.476  ; 7.476  ; 7.476  ;
; A[3]        ; FL_ADDR[15]   ; 7.621  ; 7.621  ; 7.621  ; 7.621  ;
; A[3]        ; FL_ADDR[16]   ; 7.623  ; 7.623  ; 7.623  ; 7.623  ;
; A[3]        ; FL_ADDR[17]   ; 7.257  ;        ;        ; 7.257  ;
; A[3]        ; FL_CE_N       ; 7.258  ; 7.537  ; 7.537  ; 7.258  ;
; A[3]        ; LEDG[0]       ;        ; 6.823  ; 6.823  ;        ;
; A[3]        ; LEDG[1]       ;        ; 6.920  ; 6.920  ;        ;
; A[3]        ; LEDG[2]       ; 6.521  ;        ;        ; 6.521  ;
; A[3]        ; LEDG[3]       ; 6.828  ;        ;        ; 6.828  ;
; A[3]        ; LEDG[4]       ; 6.859  ;        ;        ; 6.859  ;
; A[3]        ; LEDG[5]       ; 7.114  ;        ;        ; 7.114  ;
; A[3]        ; LEDG[6]       ; 7.118  ;        ;        ; 7.118  ;
; A[3]        ; LEDR[6]       ;        ; 7.338  ; 7.338  ;        ;
; A[3]        ; LEDR[8]       ;        ; 6.718  ; 6.718  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.730  ;        ;        ; 5.730  ;
; A[3]        ; SRAM_CE_N     ; 7.208  ;        ;        ; 7.208  ;
; A[3]        ; SRAM_DQ[0]    ; 7.689  ; 7.689  ; 7.689  ; 7.689  ;
; A[3]        ; SRAM_DQ[1]    ; 7.699  ; 7.699  ; 7.699  ; 7.699  ;
; A[3]        ; SRAM_DQ[2]    ; 7.686  ; 7.686  ; 7.686  ; 7.686  ;
; A[3]        ; SRAM_DQ[3]    ; 7.696  ; 7.696  ; 7.696  ; 7.696  ;
; A[3]        ; SRAM_DQ[4]    ; 7.680  ; 7.680  ; 7.680  ; 7.680  ;
; A[3]        ; SRAM_DQ[5]    ; 7.680  ; 7.680  ; 7.680  ; 7.680  ;
; A[3]        ; SRAM_DQ[6]    ; 7.640  ; 7.640  ; 7.640  ; 7.640  ;
; A[3]        ; SRAM_DQ[7]    ; 7.658  ; 7.658  ; 7.658  ; 7.658  ;
; A[3]        ; SRAM_DQ[8]    ; 7.684  ; 7.684  ; 7.684  ; 7.684  ;
; A[3]        ; SRAM_DQ[9]    ; 7.684  ; 7.684  ; 7.684  ; 7.684  ;
; A[3]        ; SRAM_DQ[10]   ; 7.871  ; 7.871  ; 7.871  ; 7.871  ;
; A[3]        ; SRAM_DQ[11]   ; 7.674  ; 7.674  ; 7.674  ; 7.674  ;
; A[3]        ; SRAM_DQ[12]   ; 7.687  ; 7.687  ; 7.687  ; 7.687  ;
; A[3]        ; SRAM_DQ[13]   ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; A[3]        ; SRAM_DQ[14]   ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; A[3]        ; SRAM_DQ[15]   ; 7.872  ; 7.872  ; 7.872  ; 7.872  ;
; A[3]        ; U1OE_n        ;        ; 6.641  ; 6.641  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.423  ; 7.423  ;        ;
; A[4]        ; D[0]          ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
; A[4]        ; D[1]          ; 11.700 ; 11.700 ; 11.700 ; 11.700 ;
; A[4]        ; D[2]          ; 11.923 ; 11.923 ; 11.923 ; 11.923 ;
; A[4]        ; D[3]          ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; A[4]        ; D[4]          ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; A[4]        ; D[5]          ; 12.348 ; 12.348 ; 12.348 ; 12.348 ;
; A[4]        ; D[6]          ; 12.339 ; 12.339 ; 12.339 ; 12.339 ;
; A[4]        ; D[7]          ; 12.334 ; 12.334 ; 12.334 ; 12.334 ;
; A[4]        ; FL_ADDR[4]    ; 5.337  ;        ;        ; 5.337  ;
; A[4]        ; FL_ADDR[14]   ; 8.430  ; 8.430  ; 8.430  ; 8.430  ;
; A[4]        ; FL_ADDR[15]   ; 8.575  ; 8.575  ; 8.575  ; 8.575  ;
; A[4]        ; FL_ADDR[16]   ; 8.577  ; 8.577  ; 8.577  ; 8.577  ;
; A[4]        ; FL_ADDR[17]   ; 7.643  ;        ;        ; 7.643  ;
; A[4]        ; FL_CE_N       ; 8.212  ; 8.491  ; 8.491  ; 8.212  ;
; A[4]        ; LEDG[0]       ;        ; 7.777  ; 7.777  ;        ;
; A[4]        ; LEDG[1]       ;        ; 7.874  ; 7.874  ;        ;
; A[4]        ; LEDG[2]       ; 7.475  ;        ;        ; 7.475  ;
; A[4]        ; LEDG[3]       ; 7.782  ;        ;        ; 7.782  ;
; A[4]        ; LEDG[4]       ; 7.813  ;        ;        ; 7.813  ;
; A[4]        ; LEDG[5]       ; 8.068  ;        ;        ; 8.068  ;
; A[4]        ; LEDG[6]       ; 8.072  ;        ;        ; 8.072  ;
; A[4]        ; LEDR[6]       ; 7.077  ; 7.724  ; 7.724  ; 7.077  ;
; A[4]        ; LEDR[8]       ;        ; 7.672  ; 7.672  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542  ;        ;        ; 5.542  ;
; A[4]        ; SRAM_CE_N     ; 8.162  ;        ;        ; 8.162  ;
; A[4]        ; SRAM_DQ[0]    ; 8.643  ; 8.643  ; 8.643  ; 8.643  ;
; A[4]        ; SRAM_DQ[1]    ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; A[4]        ; SRAM_DQ[2]    ; 8.640  ; 8.640  ; 8.640  ; 8.640  ;
; A[4]        ; SRAM_DQ[3]    ; 8.650  ; 8.650  ; 8.650  ; 8.650  ;
; A[4]        ; SRAM_DQ[4]    ; 8.634  ; 8.634  ; 8.634  ; 8.634  ;
; A[4]        ; SRAM_DQ[5]    ; 8.634  ; 8.634  ; 8.634  ; 8.634  ;
; A[4]        ; SRAM_DQ[6]    ; 8.594  ; 8.594  ; 8.594  ; 8.594  ;
; A[4]        ; SRAM_DQ[7]    ; 8.612  ; 8.612  ; 8.612  ; 8.612  ;
; A[4]        ; SRAM_DQ[8]    ; 8.638  ; 8.638  ; 8.638  ; 8.638  ;
; A[4]        ; SRAM_DQ[9]    ; 8.638  ; 8.638  ; 8.638  ; 8.638  ;
; A[4]        ; SRAM_DQ[10]   ; 8.825  ; 8.825  ; 8.825  ; 8.825  ;
; A[4]        ; SRAM_DQ[11]   ; 8.628  ; 8.628  ; 8.628  ; 8.628  ;
; A[4]        ; SRAM_DQ[12]   ; 8.641  ; 8.641  ; 8.641  ; 8.641  ;
; A[4]        ; SRAM_DQ[13]   ; 8.835  ; 8.835  ; 8.835  ; 8.835  ;
; A[4]        ; SRAM_DQ[14]   ; 8.835  ; 8.835  ; 8.835  ; 8.835  ;
; A[4]        ; SRAM_DQ[15]   ; 8.826  ; 8.826  ; 8.826  ; 8.826  ;
; A[4]        ; U1OE_n        ;        ; 7.781  ; 7.781  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.451  ; 7.451  ;        ;
; A[5]        ; D[0]          ; 11.917 ; 11.917 ; 11.917 ; 11.917 ;
; A[5]        ; D[1]          ; 11.728 ; 11.728 ; 11.728 ; 11.728 ;
; A[5]        ; D[2]          ; 11.951 ; 11.951 ; 11.951 ; 11.951 ;
; A[5]        ; D[3]          ; 12.052 ; 12.052 ; 12.052 ; 12.052 ;
; A[5]        ; D[4]          ; 12.052 ; 12.052 ; 12.052 ; 12.052 ;
; A[5]        ; D[5]          ; 12.376 ; 12.376 ; 12.376 ; 12.376 ;
; A[5]        ; D[6]          ; 12.367 ; 12.367 ; 12.367 ; 12.367 ;
; A[5]        ; D[7]          ; 12.362 ; 12.362 ; 12.362 ; 12.362 ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 8.458  ; 8.458  ; 8.458  ; 8.458  ;
; A[5]        ; FL_ADDR[15]   ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; A[5]        ; FL_ADDR[16]   ; 8.605  ; 8.605  ; 8.605  ; 8.605  ;
; A[5]        ; FL_ADDR[17]   ; 7.671  ;        ;        ; 7.671  ;
; A[5]        ; FL_CE_N       ; 8.240  ; 8.519  ; 8.519  ; 8.240  ;
; A[5]        ; LEDG[0]       ;        ; 7.805  ; 7.805  ;        ;
; A[5]        ; LEDG[1]       ;        ; 7.902  ; 7.902  ;        ;
; A[5]        ; LEDG[2]       ; 7.503  ;        ;        ; 7.503  ;
; A[5]        ; LEDG[3]       ; 7.810  ;        ;        ; 7.810  ;
; A[5]        ; LEDG[4]       ; 7.841  ;        ;        ; 7.841  ;
; A[5]        ; LEDG[5]       ; 8.096  ;        ;        ; 8.096  ;
; A[5]        ; LEDG[6]       ; 8.100  ;        ;        ; 8.100  ;
; A[5]        ; LEDR[6]       ; 7.105  ; 7.752  ; 7.752  ; 7.105  ;
; A[5]        ; LEDR[8]       ;        ; 7.700  ; 7.700  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 8.190  ;        ;        ; 8.190  ;
; A[5]        ; SRAM_DQ[0]    ; 8.671  ; 8.671  ; 8.671  ; 8.671  ;
; A[5]        ; SRAM_DQ[1]    ; 8.681  ; 8.681  ; 8.681  ; 8.681  ;
; A[5]        ; SRAM_DQ[2]    ; 8.668  ; 8.668  ; 8.668  ; 8.668  ;
; A[5]        ; SRAM_DQ[3]    ; 8.678  ; 8.678  ; 8.678  ; 8.678  ;
; A[5]        ; SRAM_DQ[4]    ; 8.662  ; 8.662  ; 8.662  ; 8.662  ;
; A[5]        ; SRAM_DQ[5]    ; 8.662  ; 8.662  ; 8.662  ; 8.662  ;
; A[5]        ; SRAM_DQ[6]    ; 8.622  ; 8.622  ; 8.622  ; 8.622  ;
; A[5]        ; SRAM_DQ[7]    ; 8.640  ; 8.640  ; 8.640  ; 8.640  ;
; A[5]        ; SRAM_DQ[8]    ; 8.666  ; 8.666  ; 8.666  ; 8.666  ;
; A[5]        ; SRAM_DQ[9]    ; 8.666  ; 8.666  ; 8.666  ; 8.666  ;
; A[5]        ; SRAM_DQ[10]   ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; A[5]        ; SRAM_DQ[11]   ; 8.656  ; 8.656  ; 8.656  ; 8.656  ;
; A[5]        ; SRAM_DQ[12]   ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; A[5]        ; SRAM_DQ[13]   ; 8.863  ; 8.863  ; 8.863  ; 8.863  ;
; A[5]        ; SRAM_DQ[14]   ; 8.863  ; 8.863  ; 8.863  ; 8.863  ;
; A[5]        ; SRAM_DQ[15]   ; 8.854  ; 8.854  ; 8.854  ; 8.854  ;
; A[5]        ; U1OE_n        ;        ; 7.809  ; 7.809  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 7.650  ; 7.650  ;        ;
; A[6]        ; D[0]          ; 12.116 ; 12.116 ; 12.116 ; 12.116 ;
; A[6]        ; D[1]          ; 11.927 ; 11.927 ; 11.927 ; 11.927 ;
; A[6]        ; D[2]          ; 12.150 ; 12.150 ; 12.150 ; 12.150 ;
; A[6]        ; D[3]          ; 12.251 ; 12.251 ; 12.251 ; 12.251 ;
; A[6]        ; D[4]          ; 12.251 ; 12.251 ; 12.251 ; 12.251 ;
; A[6]        ; D[5]          ; 12.575 ; 12.575 ; 12.575 ; 12.575 ;
; A[6]        ; D[6]          ; 12.566 ; 12.566 ; 12.566 ; 12.566 ;
; A[6]        ; D[7]          ; 12.561 ; 12.561 ; 12.561 ; 12.561 ;
; A[6]        ; FL_ADDR[6]    ; 5.510  ;        ;        ; 5.510  ;
; A[6]        ; FL_ADDR[14]   ; 8.657  ; 8.657  ; 8.657  ; 8.657  ;
; A[6]        ; FL_ADDR[15]   ; 8.802  ; 8.802  ; 8.802  ; 8.802  ;
; A[6]        ; FL_ADDR[16]   ; 8.804  ; 8.804  ; 8.804  ; 8.804  ;
; A[6]        ; FL_ADDR[17]   ; 7.870  ;        ;        ; 7.870  ;
; A[6]        ; FL_CE_N       ; 8.439  ; 8.718  ; 8.718  ; 8.439  ;
; A[6]        ; LEDG[0]       ;        ; 8.004  ; 8.004  ;        ;
; A[6]        ; LEDG[1]       ;        ; 8.101  ; 8.101  ;        ;
; A[6]        ; LEDG[2]       ; 7.702  ;        ;        ; 7.702  ;
; A[6]        ; LEDG[3]       ; 8.009  ;        ;        ; 8.009  ;
; A[6]        ; LEDG[4]       ; 8.040  ;        ;        ; 8.040  ;
; A[6]        ; LEDG[5]       ; 8.295  ;        ;        ; 8.295  ;
; A[6]        ; LEDG[6]       ; 8.299  ;        ;        ; 8.299  ;
; A[6]        ; LEDR[6]       ; 7.304  ; 7.951  ; 7.951  ; 7.304  ;
; A[6]        ; LEDR[8]       ;        ; 7.899  ; 7.899  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.570  ;        ;        ; 5.570  ;
; A[6]        ; SRAM_CE_N     ; 8.389  ;        ;        ; 8.389  ;
; A[6]        ; SRAM_DQ[0]    ; 8.870  ; 8.870  ; 8.870  ; 8.870  ;
; A[6]        ; SRAM_DQ[1]    ; 8.880  ; 8.880  ; 8.880  ; 8.880  ;
; A[6]        ; SRAM_DQ[2]    ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; A[6]        ; SRAM_DQ[3]    ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; A[6]        ; SRAM_DQ[4]    ; 8.861  ; 8.861  ; 8.861  ; 8.861  ;
; A[6]        ; SRAM_DQ[5]    ; 8.861  ; 8.861  ; 8.861  ; 8.861  ;
; A[6]        ; SRAM_DQ[6]    ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; A[6]        ; SRAM_DQ[7]    ; 8.839  ; 8.839  ; 8.839  ; 8.839  ;
; A[6]        ; SRAM_DQ[8]    ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; A[6]        ; SRAM_DQ[9]    ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; A[6]        ; SRAM_DQ[10]   ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; A[6]        ; SRAM_DQ[11]   ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[6]        ; SRAM_DQ[12]   ; 8.868  ; 8.868  ; 8.868  ; 8.868  ;
; A[6]        ; SRAM_DQ[13]   ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; A[6]        ; SRAM_DQ[14]   ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; A[6]        ; SRAM_DQ[15]   ; 9.053  ; 9.053  ; 9.053  ; 9.053  ;
; A[6]        ; U1OE_n        ;        ; 8.008  ; 8.008  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.770  ; 7.770  ;        ;
; A[7]        ; D[0]          ; 12.236 ; 12.236 ; 12.236 ; 12.236 ;
; A[7]        ; D[1]          ; 12.047 ; 12.047 ; 12.047 ; 12.047 ;
; A[7]        ; D[2]          ; 12.270 ; 12.270 ; 12.270 ; 12.270 ;
; A[7]        ; D[3]          ; 12.371 ; 12.371 ; 12.371 ; 12.371 ;
; A[7]        ; D[4]          ; 12.371 ; 12.371 ; 12.371 ; 12.371 ;
; A[7]        ; D[5]          ; 12.695 ; 12.695 ; 12.695 ; 12.695 ;
; A[7]        ; D[6]          ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; A[7]        ; D[7]          ; 12.681 ; 12.681 ; 12.681 ; 12.681 ;
; A[7]        ; FL_ADDR[7]    ; 5.710  ;        ;        ; 5.710  ;
; A[7]        ; FL_ADDR[14]   ; 8.777  ; 8.777  ; 8.777  ; 8.777  ;
; A[7]        ; FL_ADDR[15]   ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; A[7]        ; FL_ADDR[16]   ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; A[7]        ; FL_ADDR[17]   ; 7.990  ;        ;        ; 7.990  ;
; A[7]        ; FL_CE_N       ; 8.559  ; 8.838  ; 8.838  ; 8.559  ;
; A[7]        ; LEDG[0]       ;        ; 8.124  ; 8.124  ;        ;
; A[7]        ; LEDG[1]       ;        ; 8.221  ; 8.221  ;        ;
; A[7]        ; LEDG[2]       ; 7.822  ;        ;        ; 7.822  ;
; A[7]        ; LEDG[3]       ; 8.129  ;        ;        ; 8.129  ;
; A[7]        ; LEDG[4]       ; 8.160  ;        ;        ; 8.160  ;
; A[7]        ; LEDG[5]       ; 8.415  ;        ;        ; 8.415  ;
; A[7]        ; LEDG[6]       ; 8.419  ;        ;        ; 8.419  ;
; A[7]        ; LEDR[6]       ; 7.424  ; 8.071  ; 8.071  ; 7.424  ;
; A[7]        ; LEDR[8]       ;        ; 8.019  ; 8.019  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.752  ;        ;        ; 5.752  ;
; A[7]        ; SRAM_CE_N     ; 8.509  ;        ;        ; 8.509  ;
; A[7]        ; SRAM_DQ[0]    ; 8.990  ; 8.990  ; 8.990  ; 8.990  ;
; A[7]        ; SRAM_DQ[1]    ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; A[7]        ; SRAM_DQ[2]    ; 8.987  ; 8.987  ; 8.987  ; 8.987  ;
; A[7]        ; SRAM_DQ[3]    ; 8.997  ; 8.997  ; 8.997  ; 8.997  ;
; A[7]        ; SRAM_DQ[4]    ; 8.981  ; 8.981  ; 8.981  ; 8.981  ;
; A[7]        ; SRAM_DQ[5]    ; 8.981  ; 8.981  ; 8.981  ; 8.981  ;
; A[7]        ; SRAM_DQ[6]    ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; A[7]        ; SRAM_DQ[7]    ; 8.959  ; 8.959  ; 8.959  ; 8.959  ;
; A[7]        ; SRAM_DQ[8]    ; 8.985  ; 8.985  ; 8.985  ; 8.985  ;
; A[7]        ; SRAM_DQ[9]    ; 8.985  ; 8.985  ; 8.985  ; 8.985  ;
; A[7]        ; SRAM_DQ[10]   ; 9.172  ; 9.172  ; 9.172  ; 9.172  ;
; A[7]        ; SRAM_DQ[11]   ; 8.975  ; 8.975  ; 8.975  ; 8.975  ;
; A[7]        ; SRAM_DQ[12]   ; 8.988  ; 8.988  ; 8.988  ; 8.988  ;
; A[7]        ; SRAM_DQ[13]   ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; A[7]        ; SRAM_DQ[14]   ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; A[7]        ; SRAM_DQ[15]   ; 9.173  ; 9.173  ; 9.173  ; 9.173  ;
; A[7]        ; U1OE_n        ;        ; 8.128  ; 8.128  ;        ;
; A[8]        ; D[0]          ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; A[8]        ; D[1]          ; 11.953 ; 11.953 ; 11.953 ; 11.953 ;
; A[8]        ; D[2]          ; 12.176 ; 12.176 ; 12.176 ; 12.176 ;
; A[8]        ; D[3]          ; 12.277 ; 12.277 ; 12.277 ; 12.277 ;
; A[8]        ; D[4]          ; 12.277 ; 12.277 ; 12.277 ; 12.277 ;
; A[8]        ; D[5]          ; 12.601 ; 12.601 ; 12.601 ; 12.601 ;
; A[8]        ; D[6]          ; 12.592 ; 12.592 ; 12.592 ; 12.592 ;
; A[8]        ; D[7]          ; 12.587 ; 12.587 ; 12.587 ; 12.587 ;
; A[8]        ; FL_ADDR[8]    ; 5.515  ;        ;        ; 5.515  ;
; A[8]        ; FL_ADDR[14]   ; 8.683  ; 8.683  ; 8.683  ; 8.683  ;
; A[8]        ; FL_ADDR[15]   ; 8.828  ; 8.828  ; 8.828  ; 8.828  ;
; A[8]        ; FL_ADDR[16]   ; 8.830  ; 8.830  ; 8.830  ; 8.830  ;
; A[8]        ; FL_ADDR[17]   ; 7.766  ;        ;        ; 7.766  ;
; A[8]        ; FL_CE_N       ; 8.465  ; 8.744  ; 8.744  ; 8.465  ;
; A[8]        ; LEDG[0]       ;        ; 8.030  ; 8.030  ;        ;
; A[8]        ; LEDG[1]       ;        ; 8.127  ; 8.127  ;        ;
; A[8]        ; LEDG[2]       ; 7.728  ;        ;        ; 7.728  ;
; A[8]        ; LEDG[3]       ; 8.035  ;        ;        ; 8.035  ;
; A[8]        ; LEDG[4]       ; 8.066  ;        ;        ; 8.066  ;
; A[8]        ; LEDG[5]       ; 8.321  ;        ;        ; 8.321  ;
; A[8]        ; LEDG[6]       ; 8.325  ;        ;        ; 8.325  ;
; A[8]        ; LEDR[6]       ; 6.734  ; 7.847  ; 7.847  ; 6.734  ;
; A[8]        ; LEDR[8]       ; 6.455  ; 7.925  ; 7.925  ; 6.455  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.506  ;        ;        ; 5.506  ;
; A[8]        ; SRAM_CE_N     ; 8.415  ;        ;        ; 8.415  ;
; A[8]        ; SRAM_DQ[0]    ; 8.896  ; 8.896  ; 8.896  ; 8.896  ;
; A[8]        ; SRAM_DQ[1]    ; 8.906  ; 8.906  ; 8.906  ; 8.906  ;
; A[8]        ; SRAM_DQ[2]    ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; A[8]        ; SRAM_DQ[3]    ; 8.903  ; 8.903  ; 8.903  ; 8.903  ;
; A[8]        ; SRAM_DQ[4]    ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; A[8]        ; SRAM_DQ[5]    ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; A[8]        ; SRAM_DQ[6]    ; 8.847  ; 8.847  ; 8.847  ; 8.847  ;
; A[8]        ; SRAM_DQ[7]    ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; A[8]        ; SRAM_DQ[8]    ; 8.891  ; 8.891  ; 8.891  ; 8.891  ;
; A[8]        ; SRAM_DQ[9]    ; 8.891  ; 8.891  ; 8.891  ; 8.891  ;
; A[8]        ; SRAM_DQ[10]   ; 9.078  ; 9.078  ; 9.078  ; 9.078  ;
; A[8]        ; SRAM_DQ[11]   ; 8.881  ; 8.881  ; 8.881  ; 8.881  ;
; A[8]        ; SRAM_DQ[12]   ; 8.894  ; 8.894  ; 8.894  ; 8.894  ;
; A[8]        ; SRAM_DQ[13]   ; 9.088  ; 9.088  ; 9.088  ; 9.088  ;
; A[8]        ; SRAM_DQ[14]   ; 9.088  ; 9.088  ; 9.088  ; 9.088  ;
; A[8]        ; SRAM_DQ[15]   ; 9.079  ; 9.079  ; 9.079  ; 9.079  ;
; A[9]        ; D[0]          ; 13.032 ; 13.032 ; 13.032 ; 13.032 ;
; A[9]        ; D[1]          ; 12.843 ; 12.843 ; 12.843 ; 12.843 ;
; A[9]        ; D[2]          ; 13.066 ; 13.066 ; 13.066 ; 13.066 ;
; A[9]        ; D[3]          ; 13.167 ; 13.167 ; 13.167 ; 13.167 ;
; A[9]        ; D[4]          ; 13.167 ; 13.167 ; 13.167 ; 13.167 ;
; A[9]        ; D[5]          ; 13.491 ; 13.491 ; 13.491 ; 13.491 ;
; A[9]        ; D[6]          ; 13.482 ; 13.482 ; 13.482 ; 13.482 ;
; A[9]        ; D[7]          ; 13.477 ; 13.477 ; 13.477 ; 13.477 ;
; A[9]        ; FL_ADDR[9]    ; 5.597  ;        ;        ; 5.597  ;
; A[9]        ; FL_ADDR[14]   ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; A[9]        ; FL_ADDR[15]   ; 9.718  ; 9.718  ; 9.718  ; 9.718  ;
; A[9]        ; FL_ADDR[16]   ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[9]        ; FL_ADDR[17]   ; 8.656  ;        ;        ; 8.656  ;
; A[9]        ; FL_CE_N       ; 9.355  ; 9.634  ; 9.634  ; 9.355  ;
; A[9]        ; LEDG[0]       ;        ; 8.920  ; 8.920  ;        ;
; A[9]        ; LEDG[1]       ;        ; 9.017  ; 9.017  ;        ;
; A[9]        ; LEDG[2]       ; 8.618  ;        ;        ; 8.618  ;
; A[9]        ; LEDG[3]       ; 8.925  ;        ;        ; 8.925  ;
; A[9]        ; LEDG[4]       ; 8.956  ;        ;        ; 8.956  ;
; A[9]        ; LEDG[5]       ; 9.211  ;        ;        ; 9.211  ;
; A[9]        ; LEDG[6]       ; 9.215  ;        ;        ; 9.215  ;
; A[9]        ; LEDR[6]       ; 7.624  ; 8.737  ; 8.737  ; 7.624  ;
; A[9]        ; LEDR[8]       ; 7.437  ; 8.815  ; 8.815  ; 7.437  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.623  ;        ;        ; 5.623  ;
; A[9]        ; SRAM_CE_N     ; 9.305  ;        ;        ; 9.305  ;
; A[9]        ; SRAM_DQ[0]    ; 9.786  ; 9.786  ; 9.786  ; 9.786  ;
; A[9]        ; SRAM_DQ[1]    ; 9.796  ; 9.796  ; 9.796  ; 9.796  ;
; A[9]        ; SRAM_DQ[2]    ; 9.783  ; 9.783  ; 9.783  ; 9.783  ;
; A[9]        ; SRAM_DQ[3]    ; 9.793  ; 9.793  ; 9.793  ; 9.793  ;
; A[9]        ; SRAM_DQ[4]    ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; A[9]        ; SRAM_DQ[5]    ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; A[9]        ; SRAM_DQ[6]    ; 9.737  ; 9.737  ; 9.737  ; 9.737  ;
; A[9]        ; SRAM_DQ[7]    ; 9.755  ; 9.755  ; 9.755  ; 9.755  ;
; A[9]        ; SRAM_DQ[8]    ; 9.781  ; 9.781  ; 9.781  ; 9.781  ;
; A[9]        ; SRAM_DQ[9]    ; 9.781  ; 9.781  ; 9.781  ; 9.781  ;
; A[9]        ; SRAM_DQ[10]   ; 9.968  ; 9.968  ; 9.968  ; 9.968  ;
; A[9]        ; SRAM_DQ[11]   ; 9.771  ; 9.771  ; 9.771  ; 9.771  ;
; A[9]        ; SRAM_DQ[12]   ; 9.784  ; 9.784  ; 9.784  ; 9.784  ;
; A[9]        ; SRAM_DQ[13]   ; 9.978  ; 9.978  ; 9.978  ; 9.978  ;
; A[9]        ; SRAM_DQ[14]   ; 9.978  ; 9.978  ; 9.978  ; 9.978  ;
; A[9]        ; SRAM_DQ[15]   ; 9.969  ; 9.969  ; 9.969  ; 9.969  ;
; A[10]       ; D[0]          ; 12.116 ; 12.116 ; 12.116 ; 12.116 ;
; A[10]       ; D[1]          ; 11.927 ; 11.927 ; 11.927 ; 11.927 ;
; A[10]       ; D[2]          ; 12.150 ; 12.150 ; 12.150 ; 12.150 ;
; A[10]       ; D[3]          ; 12.251 ; 12.251 ; 12.251 ; 12.251 ;
; A[10]       ; D[4]          ; 12.251 ; 12.251 ; 12.251 ; 12.251 ;
; A[10]       ; D[5]          ; 12.575 ; 12.575 ; 12.575 ; 12.575 ;
; A[10]       ; D[6]          ; 12.566 ; 12.566 ; 12.566 ; 12.566 ;
; A[10]       ; D[7]          ; 12.561 ; 12.561 ; 12.561 ; 12.561 ;
; A[10]       ; FL_ADDR[10]   ; 5.560  ;        ;        ; 5.560  ;
; A[10]       ; FL_ADDR[14]   ; 8.657  ; 8.657  ; 8.657  ; 8.657  ;
; A[10]       ; FL_ADDR[15]   ; 8.802  ; 8.802  ; 8.802  ; 8.802  ;
; A[10]       ; FL_ADDR[16]   ; 8.804  ; 8.804  ; 8.804  ; 8.804  ;
; A[10]       ; FL_ADDR[17]   ; 7.951  ;        ;        ; 7.951  ;
; A[10]       ; FL_CE_N       ; 8.439  ; 8.718  ; 8.718  ; 8.439  ;
; A[10]       ; LEDG[0]       ;        ; 8.004  ; 8.004  ;        ;
; A[10]       ; LEDG[1]       ;        ; 8.101  ; 8.101  ;        ;
; A[10]       ; LEDG[2]       ; 7.702  ;        ;        ; 7.702  ;
; A[10]       ; LEDG[3]       ; 8.009  ;        ;        ; 8.009  ;
; A[10]       ; LEDG[4]       ; 8.040  ;        ;        ; 8.040  ;
; A[10]       ; LEDG[5]       ; 8.295  ;        ;        ; 8.295  ;
; A[10]       ; LEDG[6]       ; 8.299  ;        ;        ; 8.299  ;
; A[10]       ; LEDR[6]       ; 7.182  ; 8.032  ; 8.032  ; 7.182  ;
; A[10]       ; LEDR[8]       ; 6.762  ; 7.899  ; 7.899  ; 6.762  ;
; A[10]       ; SRAM_ADDR[10] ; 5.663  ;        ;        ; 5.663  ;
; A[10]       ; SRAM_CE_N     ; 8.389  ;        ;        ; 8.389  ;
; A[10]       ; SRAM_DQ[0]    ; 8.870  ; 8.870  ; 8.870  ; 8.870  ;
; A[10]       ; SRAM_DQ[1]    ; 8.880  ; 8.880  ; 8.880  ; 8.880  ;
; A[10]       ; SRAM_DQ[2]    ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; A[10]       ; SRAM_DQ[3]    ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; A[10]       ; SRAM_DQ[4]    ; 8.861  ; 8.861  ; 8.861  ; 8.861  ;
; A[10]       ; SRAM_DQ[5]    ; 8.861  ; 8.861  ; 8.861  ; 8.861  ;
; A[10]       ; SRAM_DQ[6]    ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; A[10]       ; SRAM_DQ[7]    ; 8.839  ; 8.839  ; 8.839  ; 8.839  ;
; A[10]       ; SRAM_DQ[8]    ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; A[10]       ; SRAM_DQ[9]    ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; A[10]       ; SRAM_DQ[10]   ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; A[10]       ; SRAM_DQ[11]   ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[10]       ; SRAM_DQ[12]   ; 8.868  ; 8.868  ; 8.868  ; 8.868  ;
; A[10]       ; SRAM_DQ[13]   ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; A[10]       ; SRAM_DQ[14]   ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; A[10]       ; SRAM_DQ[15]   ; 9.053  ; 9.053  ; 9.053  ; 9.053  ;
; A[11]       ; D[0]          ; 12.568 ; 12.568 ; 12.568 ; 12.568 ;
; A[11]       ; D[1]          ; 12.379 ; 12.379 ; 12.379 ; 12.379 ;
; A[11]       ; D[2]          ; 12.602 ; 12.602 ; 12.602 ; 12.602 ;
; A[11]       ; D[3]          ; 12.703 ; 12.703 ; 12.703 ; 12.703 ;
; A[11]       ; D[4]          ; 12.703 ; 12.703 ; 12.703 ; 12.703 ;
; A[11]       ; D[5]          ; 13.027 ; 13.027 ; 13.027 ; 13.027 ;
; A[11]       ; D[6]          ; 13.018 ; 13.018 ; 13.018 ; 13.018 ;
; A[11]       ; D[7]          ; 13.013 ; 13.013 ; 13.013 ; 13.013 ;
; A[11]       ; FL_ADDR[11]   ; 5.520  ;        ;        ; 5.520  ;
; A[11]       ; FL_ADDR[14]   ; 9.109  ; 9.109  ; 9.109  ; 9.109  ;
; A[11]       ; FL_ADDR[15]   ; 9.254  ; 9.254  ; 9.254  ; 9.254  ;
; A[11]       ; FL_ADDR[16]   ; 9.256  ; 9.256  ; 9.256  ; 9.256  ;
; A[11]       ; FL_ADDR[17]   ; 8.192  ;        ;        ; 8.192  ;
; A[11]       ; FL_CE_N       ; 8.891  ; 9.170  ; 9.170  ; 8.891  ;
; A[11]       ; LEDG[0]       ;        ; 8.456  ; 8.456  ;        ;
; A[11]       ; LEDG[1]       ;        ; 8.553  ; 8.553  ;        ;
; A[11]       ; LEDG[2]       ; 8.154  ;        ;        ; 8.154  ;
; A[11]       ; LEDG[3]       ; 8.461  ;        ;        ; 8.461  ;
; A[11]       ; LEDG[4]       ; 8.492  ;        ;        ; 8.492  ;
; A[11]       ; LEDG[5]       ; 8.747  ;        ;        ; 8.747  ;
; A[11]       ; LEDG[6]       ; 8.751  ;        ;        ; 8.751  ;
; A[11]       ; LEDR[6]       ; 7.160  ; 8.273  ; 8.273  ; 7.160  ;
; A[11]       ; LEDR[8]       ; 6.685  ; 8.351  ; 8.351  ; 6.685  ;
; A[11]       ; SRAM_ADDR[11] ; 5.674  ;        ;        ; 5.674  ;
; A[11]       ; SRAM_CE_N     ; 8.841  ;        ;        ; 8.841  ;
; A[11]       ; SRAM_DQ[0]    ; 9.322  ; 9.322  ; 9.322  ; 9.322  ;
; A[11]       ; SRAM_DQ[1]    ; 9.332  ; 9.332  ; 9.332  ; 9.332  ;
; A[11]       ; SRAM_DQ[2]    ; 9.319  ; 9.319  ; 9.319  ; 9.319  ;
; A[11]       ; SRAM_DQ[3]    ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; A[11]       ; SRAM_DQ[4]    ; 9.313  ; 9.313  ; 9.313  ; 9.313  ;
; A[11]       ; SRAM_DQ[5]    ; 9.313  ; 9.313  ; 9.313  ; 9.313  ;
; A[11]       ; SRAM_DQ[6]    ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; A[11]       ; SRAM_DQ[7]    ; 9.291  ; 9.291  ; 9.291  ; 9.291  ;
; A[11]       ; SRAM_DQ[8]    ; 9.317  ; 9.317  ; 9.317  ; 9.317  ;
; A[11]       ; SRAM_DQ[9]    ; 9.317  ; 9.317  ; 9.317  ; 9.317  ;
; A[11]       ; SRAM_DQ[10]   ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; A[11]       ; SRAM_DQ[11]   ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; A[11]       ; SRAM_DQ[12]   ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; A[11]       ; SRAM_DQ[13]   ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; A[11]       ; SRAM_DQ[14]   ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; A[11]       ; SRAM_DQ[15]   ; 9.505  ; 9.505  ; 9.505  ; 9.505  ;
; A[12]       ; D[0]          ; 12.749 ; 12.749 ; 12.749 ; 12.749 ;
; A[12]       ; D[1]          ; 12.560 ; 12.560 ; 12.560 ; 12.560 ;
; A[12]       ; D[2]          ; 12.783 ; 12.783 ; 12.783 ; 12.783 ;
; A[12]       ; D[3]          ; 12.884 ; 12.884 ; 12.884 ; 12.884 ;
; A[12]       ; D[4]          ; 12.884 ; 12.884 ; 12.884 ; 12.884 ;
; A[12]       ; D[5]          ; 13.208 ; 13.208 ; 13.208 ; 13.208 ;
; A[12]       ; D[6]          ; 13.199 ; 13.199 ; 13.199 ; 13.199 ;
; A[12]       ; D[7]          ; 13.194 ; 13.194 ; 13.194 ; 13.194 ;
; A[12]       ; FL_ADDR[12]   ; 5.642  ;        ;        ; 5.642  ;
; A[12]       ; FL_ADDR[14]   ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; A[12]       ; FL_ADDR[15]   ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; A[12]       ; FL_ADDR[16]   ; 9.437  ; 9.437  ; 9.437  ; 9.437  ;
; A[12]       ; FL_ADDR[17]   ; 8.373  ;        ;        ; 8.373  ;
; A[12]       ; FL_CE_N       ; 9.072  ; 9.351  ; 9.351  ; 9.072  ;
; A[12]       ; LEDG[0]       ;        ; 8.637  ; 8.637  ;        ;
; A[12]       ; LEDG[1]       ;        ; 8.734  ; 8.734  ;        ;
; A[12]       ; LEDG[2]       ; 8.335  ;        ;        ; 8.335  ;
; A[12]       ; LEDG[3]       ; 8.642  ;        ;        ; 8.642  ;
; A[12]       ; LEDG[4]       ; 8.673  ;        ;        ; 8.673  ;
; A[12]       ; LEDG[5]       ; 8.928  ;        ;        ; 8.928  ;
; A[12]       ; LEDG[6]       ; 8.932  ;        ;        ; 8.932  ;
; A[12]       ; LEDR[6]       ; 7.341  ; 8.454  ; 8.454  ; 7.341  ;
; A[12]       ; LEDR[8]       ; 7.161  ; 8.532  ; 8.532  ; 7.161  ;
; A[12]       ; SRAM_ADDR[12] ; 5.735  ;        ;        ; 5.735  ;
; A[12]       ; SRAM_CE_N     ; 9.022  ;        ;        ; 9.022  ;
; A[12]       ; SRAM_DQ[0]    ; 9.503  ; 9.503  ; 9.503  ; 9.503  ;
; A[12]       ; SRAM_DQ[1]    ; 9.513  ; 9.513  ; 9.513  ; 9.513  ;
; A[12]       ; SRAM_DQ[2]    ; 9.500  ; 9.500  ; 9.500  ; 9.500  ;
; A[12]       ; SRAM_DQ[3]    ; 9.510  ; 9.510  ; 9.510  ; 9.510  ;
; A[12]       ; SRAM_DQ[4]    ; 9.494  ; 9.494  ; 9.494  ; 9.494  ;
; A[12]       ; SRAM_DQ[5]    ; 9.494  ; 9.494  ; 9.494  ; 9.494  ;
; A[12]       ; SRAM_DQ[6]    ; 9.454  ; 9.454  ; 9.454  ; 9.454  ;
; A[12]       ; SRAM_DQ[7]    ; 9.472  ; 9.472  ; 9.472  ; 9.472  ;
; A[12]       ; SRAM_DQ[8]    ; 9.498  ; 9.498  ; 9.498  ; 9.498  ;
; A[12]       ; SRAM_DQ[9]    ; 9.498  ; 9.498  ; 9.498  ; 9.498  ;
; A[12]       ; SRAM_DQ[10]   ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; A[12]       ; SRAM_DQ[11]   ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; A[12]       ; SRAM_DQ[12]   ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; A[12]       ; SRAM_DQ[13]   ; 9.695  ; 9.695  ; 9.695  ; 9.695  ;
; A[12]       ; SRAM_DQ[14]   ; 9.695  ; 9.695  ; 9.695  ; 9.695  ;
; A[12]       ; SRAM_DQ[15]   ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; A[13]       ; D[0]          ; 12.144 ; 12.144 ; 12.144 ; 12.144 ;
; A[13]       ; D[1]          ; 11.955 ; 11.955 ; 11.955 ; 11.955 ;
; A[13]       ; D[2]          ; 12.178 ; 12.178 ; 12.178 ; 12.178 ;
; A[13]       ; D[3]          ; 12.279 ; 12.279 ; 12.279 ; 12.279 ;
; A[13]       ; D[4]          ; 12.279 ; 12.279 ; 12.279 ; 12.279 ;
; A[13]       ; D[5]          ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; A[13]       ; D[6]          ; 12.594 ; 12.594 ; 12.594 ; 12.594 ;
; A[13]       ; D[7]          ; 12.589 ; 12.589 ; 12.589 ; 12.589 ;
; A[13]       ; FL_ADDR[13]   ; 5.614  ;        ;        ; 5.614  ;
; A[13]       ; FL_ADDR[14]   ; 8.685  ; 8.685  ; 8.685  ; 8.685  ;
; A[13]       ; FL_ADDR[15]   ; 8.830  ; 8.830  ; 8.830  ; 8.830  ;
; A[13]       ; FL_ADDR[16]   ; 8.832  ; 8.832  ; 8.832  ; 8.832  ;
; A[13]       ; FL_ADDR[17]   ; 7.979  ;        ;        ; 7.979  ;
; A[13]       ; FL_CE_N       ; 8.467  ; 8.746  ; 8.746  ; 8.467  ;
; A[13]       ; LEDG[0]       ;        ; 8.032  ; 8.032  ;        ;
; A[13]       ; LEDG[1]       ;        ; 8.129  ; 8.129  ;        ;
; A[13]       ; LEDG[2]       ; 7.730  ;        ;        ; 7.730  ;
; A[13]       ; LEDG[3]       ; 8.037  ;        ;        ; 8.037  ;
; A[13]       ; LEDG[4]       ; 8.068  ;        ;        ; 8.068  ;
; A[13]       ; LEDG[5]       ; 8.323  ;        ;        ; 8.323  ;
; A[13]       ; LEDG[6]       ; 8.327  ;        ;        ; 8.327  ;
; A[13]       ; LEDR[6]       ; 7.210  ; 8.060  ; 8.060  ; 7.210  ;
; A[13]       ; LEDR[8]       ; 6.508  ; 7.927  ; 7.927  ; 6.508  ;
; A[13]       ; SRAM_ADDR[13] ; 5.721  ;        ;        ; 5.721  ;
; A[13]       ; SRAM_CE_N     ; 8.417  ;        ;        ; 8.417  ;
; A[13]       ; SRAM_DQ[0]    ; 8.898  ; 8.898  ; 8.898  ; 8.898  ;
; A[13]       ; SRAM_DQ[1]    ; 8.908  ; 8.908  ; 8.908  ; 8.908  ;
; A[13]       ; SRAM_DQ[2]    ; 8.895  ; 8.895  ; 8.895  ; 8.895  ;
; A[13]       ; SRAM_DQ[3]    ; 8.905  ; 8.905  ; 8.905  ; 8.905  ;
; A[13]       ; SRAM_DQ[4]    ; 8.889  ; 8.889  ; 8.889  ; 8.889  ;
; A[13]       ; SRAM_DQ[5]    ; 8.889  ; 8.889  ; 8.889  ; 8.889  ;
; A[13]       ; SRAM_DQ[6]    ; 8.849  ; 8.849  ; 8.849  ; 8.849  ;
; A[13]       ; SRAM_DQ[7]    ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; A[13]       ; SRAM_DQ[8]    ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; A[13]       ; SRAM_DQ[9]    ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; A[13]       ; SRAM_DQ[10]   ; 9.080  ; 9.080  ; 9.080  ; 9.080  ;
; A[13]       ; SRAM_DQ[11]   ; 8.883  ; 8.883  ; 8.883  ; 8.883  ;
; A[13]       ; SRAM_DQ[12]   ; 8.896  ; 8.896  ; 8.896  ; 8.896  ;
; A[13]       ; SRAM_DQ[13]   ; 9.090  ; 9.090  ; 9.090  ; 9.090  ;
; A[13]       ; SRAM_DQ[14]   ; 9.090  ; 9.090  ; 9.090  ; 9.090  ;
; A[13]       ; SRAM_DQ[15]   ; 9.081  ; 9.081  ; 9.081  ; 9.081  ;
; A[14]       ; D[0]          ; 12.110 ; 12.110 ; 12.110 ; 12.110 ;
; A[14]       ; D[1]          ; 11.921 ; 11.921 ; 11.921 ; 11.921 ;
; A[14]       ; D[2]          ; 12.144 ; 12.144 ; 12.144 ; 12.144 ;
; A[14]       ; D[3]          ; 12.245 ; 12.245 ; 12.245 ; 12.245 ;
; A[14]       ; D[4]          ; 12.245 ; 12.245 ; 12.245 ; 12.245 ;
; A[14]       ; D[5]          ; 12.569 ; 12.569 ; 12.569 ; 12.569 ;
; A[14]       ; D[6]          ; 12.560 ; 12.560 ; 12.560 ; 12.560 ;
; A[14]       ; D[7]          ; 12.555 ; 12.555 ; 12.555 ; 12.555 ;
; A[14]       ; FL_ADDR[14]   ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; A[14]       ; FL_ADDR[15]   ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; A[14]       ; FL_ADDR[16]   ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; A[14]       ; FL_ADDR[17]   ; 7.945  ; 7.519  ; 7.519  ; 7.945  ;
; A[14]       ; FL_CE_N       ; 8.433  ; 8.712  ; 8.712  ; 8.433  ;
; A[14]       ; LEDG[0]       ; 7.321  ; 7.998  ; 7.998  ; 7.321  ;
; A[14]       ; LEDG[1]       ; 7.382  ; 8.095  ; 8.095  ; 7.382  ;
; A[14]       ; LEDG[2]       ; 7.696  ;        ;        ; 7.696  ;
; A[14]       ; LEDG[3]       ; 8.003  ; 7.326  ; 7.326  ; 8.003  ;
; A[14]       ; LEDG[4]       ; 8.034  ; 7.322  ; 7.322  ; 8.034  ;
; A[14]       ; LEDG[5]       ; 8.289  ; 7.557  ; 7.557  ; 8.289  ;
; A[14]       ; LEDG[6]       ; 8.293  ; 7.585  ; 7.585  ; 8.293  ;
; A[14]       ; LEDR[6]       ; 7.600  ; 8.026  ; 8.026  ; 7.600  ;
; A[14]       ; LEDR[8]       ; 7.129  ; 7.893  ; 7.893  ; 7.129  ;
; A[14]       ; SRAM_ADDR[14] ; 7.771  ; 7.771  ; 7.771  ; 7.771  ;
; A[14]       ; SRAM_ADDR[15] ; 8.326  ; 8.326  ; 8.326  ; 8.326  ;
; A[14]       ; SRAM_ADDR[16] ; 8.242  ; 8.242  ; 8.242  ; 8.242  ;
; A[14]       ; SRAM_ADDR[17] ; 8.506  ; 8.506  ; 8.506  ; 8.506  ;
; A[14]       ; SRAM_CE_N     ; 8.383  ; 7.670  ; 7.670  ; 8.383  ;
; A[14]       ; SRAM_DQ[0]    ; 8.864  ; 8.864  ; 8.864  ; 8.864  ;
; A[14]       ; SRAM_DQ[1]    ; 8.874  ; 8.874  ; 8.874  ; 8.874  ;
; A[14]       ; SRAM_DQ[2]    ; 8.861  ; 8.861  ; 8.861  ; 8.861  ;
; A[14]       ; SRAM_DQ[3]    ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; A[14]       ; SRAM_DQ[4]    ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[14]       ; SRAM_DQ[5]    ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; A[14]       ; SRAM_DQ[6]    ; 8.815  ; 8.815  ; 8.815  ; 8.815  ;
; A[14]       ; SRAM_DQ[7]    ; 8.833  ; 8.833  ; 8.833  ; 8.833  ;
; A[14]       ; SRAM_DQ[8]    ; 8.859  ; 8.859  ; 8.859  ; 8.859  ;
; A[14]       ; SRAM_DQ[9]    ; 8.859  ; 8.859  ; 8.859  ; 8.859  ;
; A[14]       ; SRAM_DQ[10]   ; 9.046  ; 9.046  ; 9.046  ; 9.046  ;
; A[14]       ; SRAM_DQ[11]   ; 8.849  ; 8.849  ; 8.849  ; 8.849  ;
; A[14]       ; SRAM_DQ[12]   ; 8.862  ; 8.862  ; 8.862  ; 8.862  ;
; A[14]       ; SRAM_DQ[13]   ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; A[14]       ; SRAM_DQ[14]   ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; A[14]       ; SRAM_DQ[15]   ; 9.047  ; 9.047  ; 9.047  ; 9.047  ;
; A[14]       ; SRAM_LB_N     ; 8.405  ; 8.405  ; 8.405  ; 8.405  ;
; A[14]       ; SRAM_UB_N     ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; A[15]       ; D[0]          ; 10.976 ; 10.976 ; 10.976 ; 10.976 ;
; A[15]       ; D[1]          ; 10.795 ; 10.795 ; 10.795 ; 10.795 ;
; A[15]       ; D[2]          ; 11.010 ; 11.010 ; 11.010 ; 11.010 ;
; A[15]       ; D[3]          ; 11.111 ; 11.111 ; 11.111 ; 11.111 ;
; A[15]       ; D[4]          ; 11.111 ; 11.111 ; 11.111 ; 11.111 ;
; A[15]       ; D[5]          ; 11.435 ; 11.435 ; 11.435 ; 11.435 ;
; A[15]       ; D[6]          ; 11.426 ; 11.426 ; 11.426 ; 11.426 ;
; A[15]       ; D[7]          ; 11.421 ; 11.421 ; 11.421 ; 11.421 ;
; A[15]       ; FL_ADDR[14]   ; 7.613  ; 7.613  ; 7.613  ; 7.613  ;
; A[15]       ; FL_ADDR[15]   ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; A[15]       ; FL_ADDR[16]   ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; A[15]       ; FL_ADDR[17]   ; 7.374  ; 7.374  ; 7.374  ; 7.374  ;
; A[15]       ; FL_CE_N       ; 7.674  ; 7.674  ; 7.674  ; 7.674  ;
; A[15]       ; LEDG[0]       ; 6.960  ; 6.960  ; 6.960  ; 6.960  ;
; A[15]       ; LEDG[1]       ; 7.237  ; 7.237  ; 7.237  ; 7.237  ;
; A[15]       ; LEDG[2]       ; 6.382  ;        ;        ; 6.382  ;
; A[15]       ; LEDG[3]       ; 6.965  ; 6.965  ; 6.965  ; 6.965  ;
; A[15]       ; LEDG[4]       ; 7.177  ; 7.177  ; 7.177  ; 7.177  ;
; A[15]       ; LEDG[5]       ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; A[15]       ; LEDG[6]       ; 7.440  ; 7.440  ; 7.440  ; 7.440  ;
; A[15]       ; LEDR[6]       ; 7.455  ; 7.455  ; 7.455  ; 7.455  ;
; A[15]       ; LEDR[8]       ; 6.984  ; 6.984  ; 6.984  ; 6.984  ;
; A[15]       ; SRAM_ADDR[14] ; 6.892  ; 6.892  ; 6.892  ; 6.892  ;
; A[15]       ; SRAM_ADDR[15] ; 8.291  ; 8.291  ; 8.291  ; 8.291  ;
; A[15]       ; SRAM_ADDR[16] ; 8.244  ; 8.244  ; 8.244  ; 8.244  ;
; A[15]       ; SRAM_ADDR[17] ; 8.596  ; 8.596  ; 8.596  ; 8.596  ;
; A[15]       ; SRAM_CE_N     ; 7.525  ; 7.525  ; 7.525  ; 7.525  ;
; A[15]       ; SRAM_DQ[0]    ; 8.813  ; 8.813  ; 8.813  ; 8.813  ;
; A[15]       ; SRAM_DQ[1]    ; 8.823  ; 8.823  ; 8.823  ; 8.823  ;
; A[15]       ; SRAM_DQ[2]    ; 8.810  ; 8.810  ; 8.810  ; 8.810  ;
; A[15]       ; SRAM_DQ[3]    ; 8.820  ; 8.820  ; 8.820  ; 8.820  ;
; A[15]       ; SRAM_DQ[4]    ; 8.804  ; 8.804  ; 8.804  ; 8.804  ;
; A[15]       ; SRAM_DQ[5]    ; 8.804  ; 8.804  ; 8.804  ; 8.804  ;
; A[15]       ; SRAM_DQ[6]    ; 8.764  ; 8.764  ; 8.764  ; 8.764  ;
; A[15]       ; SRAM_DQ[7]    ; 8.782  ; 8.782  ; 8.782  ; 8.782  ;
; A[15]       ; SRAM_DQ[8]    ; 8.806  ; 8.806  ; 8.806  ; 8.806  ;
; A[15]       ; SRAM_DQ[9]    ; 8.806  ; 8.806  ; 8.806  ; 8.806  ;
; A[15]       ; SRAM_DQ[10]   ; 8.993  ; 8.993  ; 8.993  ; 8.993  ;
; A[15]       ; SRAM_DQ[11]   ; 8.796  ; 8.796  ; 8.796  ; 8.796  ;
; A[15]       ; SRAM_DQ[12]   ; 8.809  ; 8.809  ; 8.809  ; 8.809  ;
; A[15]       ; SRAM_DQ[13]   ; 9.003  ; 9.003  ; 9.003  ; 9.003  ;
; A[15]       ; SRAM_DQ[14]   ; 9.003  ; 9.003  ; 9.003  ; 9.003  ;
; A[15]       ; SRAM_DQ[15]   ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; A[15]       ; SRAM_LB_N     ; 8.495  ; 8.495  ; 8.495  ; 8.495  ;
; A[15]       ; SRAM_UB_N     ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; D[0]        ; SRAM_DQ[0]    ; 5.930  ;        ;        ; 5.930  ;
; D[0]        ; SRAM_DQ[8]    ; 5.903  ;        ;        ; 5.903  ;
; D[1]        ; SRAM_DQ[1]    ; 5.860  ;        ;        ; 5.860  ;
; D[1]        ; SRAM_DQ[9]    ; 5.870  ;        ;        ; 5.870  ;
; D[2]        ; SRAM_DQ[2]    ; 5.836  ;        ;        ; 5.836  ;
; D[2]        ; SRAM_DQ[10]   ; 5.932  ;        ;        ; 5.932  ;
; D[3]        ; SRAM_DQ[3]    ; 7.150  ;        ;        ; 7.150  ;
; D[3]        ; SRAM_DQ[11]   ; 7.008  ;        ;        ; 7.008  ;
; D[4]        ; SRAM_DQ[4]    ; 5.686  ;        ;        ; 5.686  ;
; D[4]        ; SRAM_DQ[12]   ; 5.628  ;        ;        ; 5.628  ;
; D[5]        ; SRAM_DQ[5]    ; 5.578  ;        ;        ; 5.578  ;
; D[5]        ; SRAM_DQ[13]   ; 5.565  ;        ;        ; 5.565  ;
; D[6]        ; SRAM_DQ[6]    ; 5.485  ;        ;        ; 5.485  ;
; D[6]        ; SRAM_DQ[14]   ; 5.489  ;        ;        ; 5.489  ;
; D[7]        ; SRAM_DQ[7]    ; 5.736  ;        ;        ; 5.736  ;
; D[7]        ; SRAM_DQ[15]   ; 5.353  ;        ;        ; 5.353  ;
; FL_DQ[0]    ; D[0]          ; 7.358  ; 7.358  ; 7.358  ; 7.358  ;
; FL_DQ[1]    ; D[1]          ; 7.461  ; 7.461  ; 7.461  ; 7.461  ;
; FL_DQ[2]    ; D[2]          ; 6.163  ;        ;        ; 6.163  ;
; FL_DQ[3]    ; D[3]          ; 6.656  ; 6.656  ; 6.656  ; 6.656  ;
; FL_DQ[4]    ; D[4]          ; 6.212  ; 6.212  ; 6.212  ; 6.212  ;
; FL_DQ[5]    ; D[5]          ; 7.479  ; 7.479  ; 7.479  ; 7.479  ;
; FL_DQ[6]    ; D[6]          ; 7.507  ; 7.507  ; 7.507  ; 7.507  ;
; FL_DQ[7]    ; D[7]          ; 7.715  ; 7.715  ; 7.715  ; 7.715  ;
; IORQ_n      ; BUSDIR_n      ; 5.908  ;        ;        ; 5.908  ;
; IORQ_n      ; D[0]          ; 9.418  ; 9.418  ; 9.418  ; 9.418  ;
; IORQ_n      ; D[1]          ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; IORQ_n      ; D[2]          ; 8.293  ; 8.293  ; 8.293  ; 8.293  ;
; IORQ_n      ; D[3]          ; 8.507  ; 8.507  ; 8.507  ; 8.507  ;
; IORQ_n      ; D[4]          ; 9.121  ; 9.121  ; 9.121  ; 9.121  ;
; IORQ_n      ; D[5]          ; 7.476  ; 7.476  ; 7.476  ; 7.476  ;
; IORQ_n      ; D[6]          ; 7.467  ; 7.467  ; 7.467  ; 7.467  ;
; IORQ_n      ; D[7]          ; 7.462  ; 7.462  ; 7.462  ; 7.462  ;
; IORQ_n      ; U1OE_n        ; 7.014  ;        ;        ; 7.014  ;
; KEY[0]      ; LEDG[7]       ;        ; 6.344  ; 6.344  ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 6.289  ; 6.289  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 5.674  ; 5.674  ;        ;
; M1_n        ; D[0]          ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; M1_n        ; D[1]          ; 9.382  ; 9.382  ; 9.382  ; 9.382  ;
; M1_n        ; D[2]          ; 8.057  ; 8.057  ; 8.057  ; 8.057  ;
; M1_n        ; D[3]          ; 8.271  ; 8.271  ; 8.271  ; 8.271  ;
; M1_n        ; D[4]          ; 8.885  ; 8.885  ; 8.885  ; 8.885  ;
; M1_n        ; D[5]          ; 7.242  ; 7.242  ; 7.242  ; 7.242  ;
; M1_n        ; D[6]          ; 7.233  ; 7.233  ; 7.233  ; 7.233  ;
; M1_n        ; D[7]          ; 7.228  ; 7.228  ; 7.228  ; 7.228  ;
; M1_n        ; U1OE_n        ;        ; 6.946  ; 6.946  ;        ;
; RD_n        ; BUSDIR_n      ; 6.010  ;        ;        ; 6.010  ;
; RD_n        ; D[0]          ; 9.520  ; 9.520  ; 9.520  ; 9.520  ;
; RD_n        ; D[1]          ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; RD_n        ; D[2]          ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; RD_n        ; D[3]          ; 8.609  ; 8.609  ; 8.609  ; 8.609  ;
; RD_n        ; D[4]          ; 9.223  ; 9.223  ; 9.223  ; 9.223  ;
; RD_n        ; D[5]          ; 8.718  ; 8.718  ; 8.718  ; 8.718  ;
; RD_n        ; D[6]          ; 8.709  ; 8.709  ; 8.709  ; 8.709  ;
; RD_n        ; D[7]          ; 8.704  ; 8.704  ; 8.704  ; 8.704  ;
; RD_n        ; FL_CE_N       ; 6.751  ;        ;        ; 6.751  ;
; RD_n        ; FL_OE_N       ; 5.573  ;        ;        ; 5.573  ;
; RD_n        ; U1OE_n        ; 6.380  ;        ;        ; 6.380  ;
; RESET_n     ; LEDG[7]       ;        ; 6.297  ; 6.297  ;        ;
; RESET_n     ; LEDR[9]       ;        ; 6.242  ; 6.242  ;        ;
; SLTSL_n     ; D[0]          ; 9.779  ; 9.779  ; 9.779  ; 9.779  ;
; SLTSL_n     ; D[1]          ; 9.770  ; 9.770  ; 9.770  ; 9.770  ;
; SLTSL_n     ; D[2]          ; 9.813  ; 9.813  ; 9.813  ; 9.813  ;
; SLTSL_n     ; D[3]          ; 9.914  ; 9.914  ; 9.914  ; 9.914  ;
; SLTSL_n     ; D[4]          ; 9.914  ; 9.914  ; 9.914  ; 9.914  ;
; SLTSL_n     ; D[5]          ; 10.238 ; 10.238 ; 10.238 ; 10.238 ;
; SLTSL_n     ; D[6]          ; 10.229 ; 10.229 ; 10.229 ; 10.229 ;
; SLTSL_n     ; D[7]          ; 10.224 ; 10.224 ; 10.224 ; 10.224 ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.234  ; 7.234  ; 7.234  ; 7.234  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.379  ; 7.379  ; 7.379  ; 7.379  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; SLTSL_n     ; FL_ADDR[17]   ; 7.095  ;        ;        ; 7.095  ;
; SLTSL_n     ; FL_CE_N       ; 7.016  ; 7.295  ; 7.295  ; 7.016  ;
; SLTSL_n     ; LEDG[0]       ;        ; 6.581  ; 6.581  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 6.601  ; 6.601  ;        ;
; SLTSL_n     ; LEDG[3]       ; 6.586  ;        ;        ; 6.586  ;
; SLTSL_n     ; LEDG[4]       ; 6.569  ;        ;        ; 6.569  ;
; SLTSL_n     ; LEDG[5]       ; 6.824  ;        ;        ; 6.824  ;
; SLTSL_n     ; LEDG[6]       ; 6.829  ;        ;        ; 6.829  ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.176  ; 7.176  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 6.858  ; 6.858  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 6.889  ;        ;        ; 6.889  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.399  ; 7.399  ; 7.399  ; 7.399  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.409  ; 7.409  ; 7.409  ; 7.409  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.396  ; 7.396  ; 7.396  ; 7.396  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.406  ; 7.406  ; 7.406  ; 7.406  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.390  ; 7.390  ; 7.390  ; 7.390  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.390  ; 7.390  ; 7.390  ; 7.390  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.350  ; 7.350  ; 7.350  ; 7.350  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.368  ; 7.368  ; 7.368  ; 7.368  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.581  ; 7.581  ; 7.581  ; 7.581  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.397  ; 7.397  ; 7.397  ; 7.397  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.591  ; 7.591  ; 7.591  ; 7.591  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.591  ; 7.591  ; 7.591  ; 7.591  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.582  ; 7.582  ; 7.582  ; 7.582  ;
; SLTSL_n     ; U1OE_n        ; 6.251  ;        ;        ; 6.251  ;
; SRAM_DQ[0]  ; D[0]          ; 7.692  ; 7.692  ; 7.692  ; 7.692  ;
; SRAM_DQ[1]  ; D[1]          ; 8.146  ; 8.146  ; 8.146  ; 8.146  ;
; SRAM_DQ[2]  ; D[2]          ; 7.339  ;        ;        ; 7.339  ;
; SRAM_DQ[3]  ; D[3]          ; 6.847  ;        ;        ; 6.847  ;
; SRAM_DQ[4]  ; D[4]          ; 7.571  ; 7.571  ; 7.571  ; 7.571  ;
; SRAM_DQ[5]  ; D[5]          ; 7.030  ;        ;        ; 7.030  ;
; SRAM_DQ[6]  ; D[6]          ; 6.972  ;        ;        ; 6.972  ;
; SRAM_DQ[7]  ; D[7]          ; 7.236  ;        ;        ; 7.236  ;
; SRAM_DQ[8]  ; D[0]          ; 8.107  ; 8.107  ; 8.107  ; 8.107  ;
; SRAM_DQ[9]  ; D[1]          ; 8.090  ; 8.090  ; 8.090  ; 8.090  ;
; SRAM_DQ[10] ; D[2]          ; 7.147  ;        ;        ; 7.147  ;
; SRAM_DQ[11] ; D[3]          ; 6.901  ; 6.901  ; 6.901  ; 6.901  ;
; SRAM_DQ[12] ; D[4]          ; 7.045  ; 7.045  ; 7.045  ; 7.045  ;
; SRAM_DQ[13] ; D[5]          ; 6.751  ;        ;        ; 6.751  ;
; SRAM_DQ[14] ; D[6]          ; 6.875  ;        ;        ; 6.875  ;
; SRAM_DQ[15] ; D[7]          ; 7.220  ;        ;        ; 7.220  ;
; SW[0]       ; D[1]          ;        ; 3.562  ; 3.562  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 3.882  ; 3.882  ; 3.882  ; 3.882  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.247  ; 4.247  ;        ;
; SW[2]       ; LEDR[2]       ; 2.614  ;        ;        ; 2.614  ;
; SW[3]       ; D[2]          ;        ; 4.504  ; 4.504  ;        ;
; SW[3]       ; LEDR[3]       ; 2.538  ;        ;        ; 2.538  ;
; SW[7]       ; D[1]          ; 3.817  ;        ;        ; 3.817  ;
; SW[8]       ; D[0]          ; 7.184  ; 7.184  ; 7.184  ; 7.184  ;
; SW[8]       ; D[1]          ; 7.345  ; 7.345  ; 7.345  ; 7.345  ;
; SW[8]       ; D[2]          ; 5.809  ; 5.749  ; 5.749  ; 5.809  ;
; SW[8]       ; D[3]          ; 6.203  ; 6.203  ; 6.203  ; 6.203  ;
; SW[8]       ; D[4]          ; 6.508  ; 6.508  ; 6.508  ; 6.508  ;
; SW[8]       ; D[5]          ; 6.174  ; 6.174  ; 6.174  ; 6.174  ;
; SW[8]       ; D[6]          ; 6.165  ; 6.165  ; 6.165  ; 6.165  ;
; SW[8]       ; D[7]          ; 6.160  ; 6.160  ; 6.160  ; 6.160  ;
; SW[8]       ; LEDG[1]       ; 4.457  ;        ;        ; 4.457  ;
; SW[8]       ; SRAM_CE_N     ;        ; 4.745  ; 4.745  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 4.063  ; 4.063  ; 4.063  ; 4.063  ;
; SW[8]       ; SRAM_DQ[1]    ; 4.073  ; 4.073  ; 4.073  ; 4.073  ;
; SW[8]       ; SRAM_DQ[2]    ; 4.060  ; 4.060  ; 4.060  ; 4.060  ;
; SW[8]       ; SRAM_DQ[3]    ; 4.070  ; 4.070  ; 4.070  ; 4.070  ;
; SW[8]       ; SRAM_DQ[4]    ; 4.054  ; 4.054  ; 4.054  ; 4.054  ;
; SW[8]       ; SRAM_DQ[5]    ; 4.054  ; 4.054  ; 4.054  ; 4.054  ;
; SW[8]       ; SRAM_DQ[6]    ; 4.014  ; 4.014  ; 4.014  ; 4.014  ;
; SW[8]       ; SRAM_DQ[7]    ; 4.032  ; 4.032  ; 4.032  ; 4.032  ;
; SW[8]       ; SRAM_DQ[8]    ; 4.049  ; 4.049  ; 4.049  ; 4.049  ;
; SW[8]       ; SRAM_DQ[9]    ; 4.049  ; 4.049  ; 4.049  ; 4.049  ;
; SW[8]       ; SRAM_DQ[10]   ; 4.236  ; 4.236  ; 4.236  ; 4.236  ;
; SW[8]       ; SRAM_DQ[11]   ; 4.039  ; 4.039  ; 4.039  ; 4.039  ;
; SW[8]       ; SRAM_DQ[12]   ; 4.052  ; 4.052  ; 4.052  ; 4.052  ;
; SW[8]       ; SRAM_DQ[13]   ; 4.246  ; 4.246  ; 4.246  ; 4.246  ;
; SW[8]       ; SRAM_DQ[14]   ; 4.246  ; 4.246  ; 4.246  ; 4.246  ;
; SW[8]       ; SRAM_DQ[15]   ; 4.237  ; 4.237  ; 4.237  ; 4.237  ;
; SW[9]       ; D[0]          ; 7.612  ; 7.612  ; 7.612  ; 7.612  ;
; SW[9]       ; D[1]          ; 7.603  ; 7.603  ; 7.603  ; 7.603  ;
; SW[9]       ; D[2]          ; 7.646  ; 7.646  ; 7.646  ; 7.646  ;
; SW[9]       ; D[3]          ; 7.747  ; 7.747  ; 7.747  ; 7.747  ;
; SW[9]       ; D[4]          ; 7.747  ; 7.747  ; 7.747  ; 7.747  ;
; SW[9]       ; D[5]          ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; SW[9]       ; D[6]          ; 8.062  ; 8.062  ; 8.062  ; 8.062  ;
; SW[9]       ; D[7]          ; 8.057  ; 8.057  ; 8.057  ; 8.057  ;
; SW[9]       ; FL_ADDR[14]   ; 5.067  ; 5.067  ; 5.067  ; 5.067  ;
; SW[9]       ; FL_ADDR[15]   ; 5.212  ; 5.212  ; 5.212  ; 5.212  ;
; SW[9]       ; FL_ADDR[16]   ; 5.214  ; 5.214  ; 5.214  ; 5.214  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 4.928  ; 4.928  ;        ;
; SW[9]       ; FL_CE_N       ; 5.128  ; 4.849  ; 4.849  ; 5.128  ;
; SW[9]       ; LEDG[0]       ; 4.414  ;        ;        ; 4.414  ;
; SW[9]       ; LEDG[1]       ; 4.406  ;        ;        ; 4.406  ;
; SW[9]       ; LEDG[3]       ;        ; 4.419  ; 4.419  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 4.402  ; 4.402  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 4.657  ; 4.657  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 4.662  ; 4.662  ;        ;
; SW[9]       ; LEDR[6]       ; 5.009  ;        ;        ; 5.009  ;
; SW[9]       ; LEDR[8]       ; 4.691  ;        ;        ; 4.691  ;
; SW[9]       ; SRAM_CE_N     ;        ; 4.694  ; 4.694  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.232  ; 5.232  ; 5.232  ; 5.232  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.242  ; 5.242  ; 5.242  ; 5.242  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.229  ; 5.229  ; 5.229  ; 5.229  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.239  ; 5.239  ; 5.239  ; 5.239  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.223  ; 5.223  ; 5.223  ; 5.223  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.223  ; 5.223  ; 5.223  ; 5.223  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.183  ; 5.183  ; 5.183  ; 5.183  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.201  ; 5.201  ; 5.201  ; 5.201  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.227  ; 5.227  ; 5.227  ; 5.227  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.227  ; 5.227  ; 5.227  ; 5.227  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.414  ; 5.414  ; 5.414  ; 5.414  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.217  ; 5.217  ; 5.217  ; 5.217  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.230  ; 5.230  ; 5.230  ; 5.230  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.424  ; 5.424  ; 5.424  ; 5.424  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.424  ; 5.424  ; 5.424  ; 5.424  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.415  ; 5.415  ; 5.415  ; 5.415  ;
; SW[9]       ; U1OE_n        ;        ; 4.084  ; 4.084  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.566  ; 6.566  ; 6.566  ; 6.566  ;
; WR_n        ; SRAM_DQ[1]    ; 6.576  ; 6.576  ; 6.576  ; 6.576  ;
; WR_n        ; SRAM_DQ[2]    ; 6.563  ; 6.563  ; 6.563  ; 6.563  ;
; WR_n        ; SRAM_DQ[3]    ; 6.573  ; 6.573  ; 6.573  ; 6.573  ;
; WR_n        ; SRAM_DQ[4]    ; 6.557  ; 6.557  ; 6.557  ; 6.557  ;
; WR_n        ; SRAM_DQ[5]    ; 6.557  ; 6.557  ; 6.557  ; 6.557  ;
; WR_n        ; SRAM_DQ[6]    ; 6.517  ; 6.517  ; 6.517  ; 6.517  ;
; WR_n        ; SRAM_DQ[7]    ; 6.535  ; 6.535  ; 6.535  ; 6.535  ;
; WR_n        ; SRAM_DQ[8]    ; 6.551  ; 6.551  ; 6.551  ; 6.551  ;
; WR_n        ; SRAM_DQ[9]    ; 6.551  ; 6.551  ; 6.551  ; 6.551  ;
; WR_n        ; SRAM_DQ[10]   ; 6.738  ; 6.738  ; 6.738  ; 6.738  ;
; WR_n        ; SRAM_DQ[11]   ; 6.541  ; 6.541  ; 6.541  ; 6.541  ;
; WR_n        ; SRAM_DQ[12]   ; 6.554  ; 6.554  ; 6.554  ; 6.554  ;
; WR_n        ; SRAM_DQ[13]   ; 6.748  ; 6.748  ; 6.748  ; 6.748  ;
; WR_n        ; SRAM_DQ[14]   ; 6.748  ; 6.748  ; 6.748  ; 6.748  ;
; WR_n        ; SRAM_DQ[15]   ; 6.739  ; 6.739  ; 6.739  ; 6.739  ;
; WR_n        ; SRAM_WE_N     ; 5.596  ;        ;        ; 5.596  ;
; WR_n        ; U1OE_n        ; 7.051  ;        ;        ; 7.051  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[0]        ; D[0]          ; 7.550 ; 7.550 ; 7.550 ; 7.550 ;
; A[0]        ; D[1]          ; 7.361 ; 7.361 ; 7.361 ; 7.361 ;
; A[0]        ; D[2]          ; 7.341 ; 7.227 ; 7.227 ; 7.341 ;
; A[0]        ; D[3]          ; 7.550 ; 7.550 ; 7.550 ; 7.550 ;
; A[0]        ; D[4]          ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; A[0]        ; D[5]          ; 7.048 ; 7.274 ; 7.274 ; 7.048 ;
; A[0]        ; D[6]          ; 7.158 ; 7.341 ; 7.341 ; 7.158 ;
; A[0]        ; D[7]          ; 7.175 ; 7.684 ; 7.684 ; 7.175 ;
; A[0]        ; FL_ADDR[0]    ; 5.907 ;       ;       ; 5.907 ;
; A[0]        ; FL_ADDR[14]   ; 7.834 ; 7.834 ; 7.834 ; 7.834 ;
; A[0]        ; FL_ADDR[15]   ; 7.979 ; 7.979 ; 7.979 ; 7.979 ;
; A[0]        ; FL_ADDR[16]   ; 7.981 ; 7.981 ; 7.981 ; 7.981 ;
; A[0]        ; FL_ADDR[17]   ; 7.615 ;       ;       ; 7.615 ;
; A[0]        ; FL_CE_N       ; 7.616 ; 7.477 ; 7.477 ; 7.616 ;
; A[0]        ; LEDG[0]       ;       ; 7.181 ; 7.181 ;       ;
; A[0]        ; LEDG[1]       ;       ; 7.278 ; 7.278 ;       ;
; A[0]        ; LEDG[2]       ; 6.879 ;       ;       ; 6.879 ;
; A[0]        ; LEDG[3]       ; 7.186 ;       ;       ; 7.186 ;
; A[0]        ; LEDG[4]       ; 7.217 ;       ;       ; 7.217 ;
; A[0]        ; LEDG[5]       ; 7.472 ;       ;       ; 7.472 ;
; A[0]        ; LEDG[6]       ; 7.476 ;       ;       ; 7.476 ;
; A[0]        ; LEDR[6]       ;       ; 7.696 ; 7.696 ;       ;
; A[0]        ; LEDR[8]       ;       ; 7.076 ; 7.076 ;       ;
; A[0]        ; SRAM_ADDR[0]  ; 5.883 ;       ;       ; 5.883 ;
; A[0]        ; SRAM_CE_N     ; 7.566 ;       ;       ; 7.566 ;
; A[0]        ; SRAM_DQ[0]    ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; A[0]        ; SRAM_DQ[1]    ; 8.057 ; 8.057 ; 8.057 ; 8.057 ;
; A[0]        ; SRAM_DQ[2]    ; 8.044 ; 8.044 ; 8.044 ; 8.044 ;
; A[0]        ; SRAM_DQ[3]    ; 8.054 ; 8.054 ; 8.054 ; 8.054 ;
; A[0]        ; SRAM_DQ[4]    ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; A[0]        ; SRAM_DQ[5]    ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; A[0]        ; SRAM_DQ[6]    ; 7.998 ; 7.998 ; 7.998 ; 7.998 ;
; A[0]        ; SRAM_DQ[7]    ; 8.016 ; 8.016 ; 8.016 ; 8.016 ;
; A[0]        ; SRAM_DQ[8]    ; 8.042 ; 8.042 ; 8.042 ; 8.042 ;
; A[0]        ; SRAM_DQ[9]    ; 8.042 ; 8.042 ; 8.042 ; 8.042 ;
; A[0]        ; SRAM_DQ[10]   ; 8.229 ; 8.229 ; 8.229 ; 8.229 ;
; A[0]        ; SRAM_DQ[11]   ; 8.032 ; 8.032 ; 8.032 ; 8.032 ;
; A[0]        ; SRAM_DQ[12]   ; 8.045 ; 8.045 ; 8.045 ; 8.045 ;
; A[0]        ; SRAM_DQ[13]   ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; A[0]        ; SRAM_DQ[14]   ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; A[0]        ; SRAM_DQ[15]   ; 8.230 ; 8.230 ; 8.230 ; 8.230 ;
; A[1]        ; D[0]          ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; A[1]        ; D[1]          ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; A[1]        ; D[2]          ; 7.139 ; 7.253 ; 7.253 ; 7.139 ;
; A[1]        ; D[3]          ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; A[1]        ; D[4]          ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; A[1]        ; D[5]          ; 7.186 ; 6.960 ; 6.960 ; 7.186 ;
; A[1]        ; D[6]          ; 7.253 ; 7.070 ; 7.070 ; 7.253 ;
; A[1]        ; D[7]          ; 7.596 ; 7.087 ; 7.087 ; 7.596 ;
; A[1]        ; FL_ADDR[1]    ; 5.639 ;       ;       ; 5.639 ;
; A[1]        ; FL_ADDR[14]   ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; A[1]        ; FL_ADDR[15]   ; 7.720 ; 7.720 ; 7.720 ; 7.720 ;
; A[1]        ; FL_ADDR[16]   ; 7.722 ; 7.722 ; 7.722 ; 7.722 ;
; A[1]        ; FL_ADDR[17]   ; 7.356 ;       ;       ; 7.356 ;
; A[1]        ; FL_CE_N       ; 7.357 ; 7.218 ; 7.218 ; 7.357 ;
; A[1]        ; LEDG[0]       ;       ; 6.922 ; 6.922 ;       ;
; A[1]        ; LEDG[1]       ;       ; 7.019 ; 7.019 ;       ;
; A[1]        ; LEDG[2]       ; 6.620 ;       ;       ; 6.620 ;
; A[1]        ; LEDG[3]       ; 6.927 ;       ;       ; 6.927 ;
; A[1]        ; LEDG[4]       ; 6.958 ;       ;       ; 6.958 ;
; A[1]        ; LEDG[5]       ; 7.213 ;       ;       ; 7.213 ;
; A[1]        ; LEDG[6]       ; 7.217 ;       ;       ; 7.217 ;
; A[1]        ; LEDR[6]       ;       ; 7.437 ; 7.437 ;       ;
; A[1]        ; LEDR[8]       ;       ; 6.817 ; 6.817 ;       ;
; A[1]        ; SRAM_ADDR[1]  ; 5.902 ;       ;       ; 5.902 ;
; A[1]        ; SRAM_CE_N     ; 7.307 ;       ;       ; 7.307 ;
; A[1]        ; SRAM_DQ[0]    ; 7.788 ; 7.788 ; 7.788 ; 7.788 ;
; A[1]        ; SRAM_DQ[1]    ; 7.798 ; 7.798 ; 7.798 ; 7.798 ;
; A[1]        ; SRAM_DQ[2]    ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; A[1]        ; SRAM_DQ[3]    ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; A[1]        ; SRAM_DQ[4]    ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[1]        ; SRAM_DQ[5]    ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[1]        ; SRAM_DQ[6]    ; 7.739 ; 7.739 ; 7.739 ; 7.739 ;
; A[1]        ; SRAM_DQ[7]    ; 7.757 ; 7.757 ; 7.757 ; 7.757 ;
; A[1]        ; SRAM_DQ[8]    ; 7.783 ; 7.783 ; 7.783 ; 7.783 ;
; A[1]        ; SRAM_DQ[9]    ; 7.783 ; 7.783 ; 7.783 ; 7.783 ;
; A[1]        ; SRAM_DQ[10]   ; 7.970 ; 7.970 ; 7.970 ; 7.970 ;
; A[1]        ; SRAM_DQ[11]   ; 7.773 ; 7.773 ; 7.773 ; 7.773 ;
; A[1]        ; SRAM_DQ[12]   ; 7.786 ; 7.786 ; 7.786 ; 7.786 ;
; A[1]        ; SRAM_DQ[13]   ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; A[1]        ; SRAM_DQ[14]   ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; A[1]        ; SRAM_DQ[15]   ; 7.971 ; 7.971 ; 7.971 ; 7.971 ;
; A[3]        ; BUSDIR_n      ;       ; 6.283 ; 6.283 ;       ;
; A[3]        ; D[0]          ; 7.385 ; 7.385 ; 7.385 ; 7.385 ;
; A[3]        ; D[1]          ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; A[3]        ; D[2]          ; 7.062 ; 7.176 ; 7.176 ; 7.062 ;
; A[3]        ; D[3]          ; 7.385 ; 7.385 ; 7.385 ; 7.385 ;
; A[3]        ; D[4]          ; 6.995 ; 6.995 ; 6.995 ; 6.995 ;
; A[3]        ; D[5]          ; 7.109 ; 6.883 ; 6.883 ; 7.109 ;
; A[3]        ; D[6]          ; 7.176 ; 6.993 ; 6.993 ; 7.176 ;
; A[3]        ; D[7]          ; 7.519 ; 7.010 ; 7.010 ; 7.519 ;
; A[3]        ; FL_ADDR[3]    ; 5.320 ;       ;       ; 5.320 ;
; A[3]        ; FL_ADDR[14]   ; 7.476 ; 7.476 ; 7.476 ; 7.476 ;
; A[3]        ; FL_ADDR[15]   ; 7.621 ; 7.621 ; 7.621 ; 7.621 ;
; A[3]        ; FL_ADDR[16]   ; 7.623 ; 7.623 ; 7.623 ; 7.623 ;
; A[3]        ; FL_ADDR[17]   ; 7.257 ;       ;       ; 7.257 ;
; A[3]        ; FL_CE_N       ; 7.258 ; 7.119 ; 7.119 ; 7.258 ;
; A[3]        ; LEDG[0]       ;       ; 6.823 ; 6.823 ;       ;
; A[3]        ; LEDG[1]       ;       ; 6.920 ; 6.920 ;       ;
; A[3]        ; LEDG[2]       ; 6.521 ;       ;       ; 6.521 ;
; A[3]        ; LEDG[3]       ; 6.828 ;       ;       ; 6.828 ;
; A[3]        ; LEDG[4]       ; 6.859 ;       ;       ; 6.859 ;
; A[3]        ; LEDG[5]       ; 7.114 ;       ;       ; 7.114 ;
; A[3]        ; LEDG[6]       ; 7.118 ;       ;       ; 7.118 ;
; A[3]        ; LEDR[6]       ;       ; 7.338 ; 7.338 ;       ;
; A[3]        ; LEDR[8]       ;       ; 6.718 ; 6.718 ;       ;
; A[3]        ; SRAM_ADDR[3]  ; 5.730 ;       ;       ; 5.730 ;
; A[3]        ; SRAM_CE_N     ; 7.208 ;       ;       ; 7.208 ;
; A[3]        ; SRAM_DQ[0]    ; 7.689 ; 7.689 ; 7.689 ; 7.689 ;
; A[3]        ; SRAM_DQ[1]    ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; A[3]        ; SRAM_DQ[2]    ; 7.686 ; 7.686 ; 7.686 ; 7.686 ;
; A[3]        ; SRAM_DQ[3]    ; 7.696 ; 7.696 ; 7.696 ; 7.696 ;
; A[3]        ; SRAM_DQ[4]    ; 7.680 ; 7.680 ; 7.680 ; 7.680 ;
; A[3]        ; SRAM_DQ[5]    ; 7.680 ; 7.680 ; 7.680 ; 7.680 ;
; A[3]        ; SRAM_DQ[6]    ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; A[3]        ; SRAM_DQ[7]    ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; A[3]        ; SRAM_DQ[8]    ; 7.684 ; 7.684 ; 7.684 ; 7.684 ;
; A[3]        ; SRAM_DQ[9]    ; 7.684 ; 7.684 ; 7.684 ; 7.684 ;
; A[3]        ; SRAM_DQ[10]   ; 7.871 ; 7.871 ; 7.871 ; 7.871 ;
; A[3]        ; SRAM_DQ[11]   ; 7.674 ; 7.674 ; 7.674 ; 7.674 ;
; A[3]        ; SRAM_DQ[12]   ; 7.687 ; 7.687 ; 7.687 ; 7.687 ;
; A[3]        ; SRAM_DQ[13]   ; 7.881 ; 7.881 ; 7.881 ; 7.881 ;
; A[3]        ; SRAM_DQ[14]   ; 7.881 ; 7.881 ; 7.881 ; 7.881 ;
; A[3]        ; SRAM_DQ[15]   ; 7.872 ; 7.872 ; 7.872 ; 7.872 ;
; A[3]        ; U1OE_n        ;       ; 6.494 ; 6.494 ;       ;
; A[4]        ; BUSDIR_n      ;       ; 7.423 ; 7.423 ;       ;
; A[4]        ; D[0]          ; 8.400 ; 8.400 ; 8.400 ; 8.400 ;
; A[4]        ; D[1]          ; 8.211 ; 8.211 ; 8.211 ; 8.211 ;
; A[4]        ; D[2]          ; 8.191 ; 8.077 ; 8.077 ; 8.191 ;
; A[4]        ; D[3]          ; 8.400 ; 8.400 ; 8.400 ; 8.400 ;
; A[4]        ; D[4]          ; 8.010 ; 8.010 ; 8.010 ; 8.010 ;
; A[4]        ; D[5]          ; 7.898 ; 8.124 ; 8.124 ; 7.898 ;
; A[4]        ; D[6]          ; 8.008 ; 8.191 ; 8.191 ; 8.008 ;
; A[4]        ; D[7]          ; 8.025 ; 8.534 ; 8.534 ; 8.025 ;
; A[4]        ; FL_ADDR[4]    ; 5.337 ;       ;       ; 5.337 ;
; A[4]        ; FL_ADDR[14]   ; 8.430 ; 8.430 ; 8.430 ; 8.430 ;
; A[4]        ; FL_ADDR[15]   ; 8.575 ; 8.575 ; 8.575 ; 8.575 ;
; A[4]        ; FL_ADDR[16]   ; 8.577 ; 8.577 ; 8.577 ; 8.577 ;
; A[4]        ; FL_ADDR[17]   ; 7.643 ;       ;       ; 7.643 ;
; A[4]        ; FL_CE_N       ; 7.487 ; 8.073 ; 8.073 ; 7.487 ;
; A[4]        ; LEDG[0]       ;       ; 7.777 ; 7.777 ;       ;
; A[4]        ; LEDG[1]       ;       ; 7.874 ; 7.874 ;       ;
; A[4]        ; LEDG[2]       ; 7.475 ;       ;       ; 7.475 ;
; A[4]        ; LEDG[3]       ; 7.782 ;       ;       ; 7.782 ;
; A[4]        ; LEDG[4]       ; 7.813 ;       ;       ; 7.813 ;
; A[4]        ; LEDG[5]       ; 8.068 ;       ;       ; 8.068 ;
; A[4]        ; LEDG[6]       ; 8.072 ;       ;       ; 8.072 ;
; A[4]        ; LEDR[6]       ; 7.077 ; 7.724 ; 7.724 ; 7.077 ;
; A[4]        ; LEDR[8]       ;       ; 7.672 ; 7.672 ;       ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[4]        ; SRAM_CE_N     ; 8.162 ;       ;       ; 8.162 ;
; A[4]        ; SRAM_DQ[0]    ; 8.643 ; 8.643 ; 8.643 ; 8.643 ;
; A[4]        ; SRAM_DQ[1]    ; 8.653 ; 8.653 ; 8.653 ; 8.653 ;
; A[4]        ; SRAM_DQ[2]    ; 8.640 ; 8.640 ; 8.640 ; 8.640 ;
; A[4]        ; SRAM_DQ[3]    ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; A[4]        ; SRAM_DQ[4]    ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[4]        ; SRAM_DQ[5]    ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[4]        ; SRAM_DQ[6]    ; 8.594 ; 8.594 ; 8.594 ; 8.594 ;
; A[4]        ; SRAM_DQ[7]    ; 8.612 ; 8.612 ; 8.612 ; 8.612 ;
; A[4]        ; SRAM_DQ[8]    ; 8.638 ; 8.638 ; 8.638 ; 8.638 ;
; A[4]        ; SRAM_DQ[9]    ; 8.638 ; 8.638 ; 8.638 ; 8.638 ;
; A[4]        ; SRAM_DQ[10]   ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; A[4]        ; SRAM_DQ[11]   ; 8.628 ; 8.628 ; 8.628 ; 8.628 ;
; A[4]        ; SRAM_DQ[12]   ; 8.641 ; 8.641 ; 8.641 ; 8.641 ;
; A[4]        ; SRAM_DQ[13]   ; 8.835 ; 8.835 ; 8.835 ; 8.835 ;
; A[4]        ; SRAM_DQ[14]   ; 8.835 ; 8.835 ; 8.835 ; 8.835 ;
; A[4]        ; SRAM_DQ[15]   ; 8.826 ; 8.826 ; 8.826 ; 8.826 ;
; A[4]        ; U1OE_n        ;       ; 7.634 ; 7.634 ;       ;
; A[5]        ; BUSDIR_n      ;       ; 7.451 ; 7.451 ;       ;
; A[5]        ; D[0]          ; 8.428 ; 8.428 ; 8.428 ; 8.428 ;
; A[5]        ; D[1]          ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; A[5]        ; D[2]          ; 8.219 ; 8.105 ; 8.105 ; 8.219 ;
; A[5]        ; D[3]          ; 8.428 ; 8.428 ; 8.428 ; 8.428 ;
; A[5]        ; D[4]          ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; A[5]        ; D[5]          ; 7.926 ; 8.152 ; 8.152 ; 7.926 ;
; A[5]        ; D[6]          ; 8.036 ; 8.219 ; 8.219 ; 8.036 ;
; A[5]        ; D[7]          ; 8.053 ; 8.562 ; 8.562 ; 8.053 ;
; A[5]        ; FL_ADDR[5]    ; 5.062 ;       ;       ; 5.062 ;
; A[5]        ; FL_ADDR[14]   ; 8.458 ; 8.458 ; 8.458 ; 8.458 ;
; A[5]        ; FL_ADDR[15]   ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; A[5]        ; FL_ADDR[16]   ; 8.605 ; 8.605 ; 8.605 ; 8.605 ;
; A[5]        ; FL_ADDR[17]   ; 7.671 ;       ;       ; 7.671 ;
; A[5]        ; FL_CE_N       ; 7.515 ; 8.101 ; 8.101 ; 7.515 ;
; A[5]        ; LEDG[0]       ;       ; 7.805 ; 7.805 ;       ;
; A[5]        ; LEDG[1]       ;       ; 7.902 ; 7.902 ;       ;
; A[5]        ; LEDG[2]       ; 7.503 ;       ;       ; 7.503 ;
; A[5]        ; LEDG[3]       ; 7.810 ;       ;       ; 7.810 ;
; A[5]        ; LEDG[4]       ; 7.841 ;       ;       ; 7.841 ;
; A[5]        ; LEDG[5]       ; 8.096 ;       ;       ; 8.096 ;
; A[5]        ; LEDG[6]       ; 8.100 ;       ;       ; 8.100 ;
; A[5]        ; LEDR[6]       ; 7.105 ; 7.752 ; 7.752 ; 7.105 ;
; A[5]        ; LEDR[8]       ;       ; 7.700 ; 7.700 ;       ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320 ;       ;       ; 5.320 ;
; A[5]        ; SRAM_CE_N     ; 8.190 ;       ;       ; 8.190 ;
; A[5]        ; SRAM_DQ[0]    ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[5]        ; SRAM_DQ[1]    ; 8.681 ; 8.681 ; 8.681 ; 8.681 ;
; A[5]        ; SRAM_DQ[2]    ; 8.668 ; 8.668 ; 8.668 ; 8.668 ;
; A[5]        ; SRAM_DQ[3]    ; 8.678 ; 8.678 ; 8.678 ; 8.678 ;
; A[5]        ; SRAM_DQ[4]    ; 8.662 ; 8.662 ; 8.662 ; 8.662 ;
; A[5]        ; SRAM_DQ[5]    ; 8.662 ; 8.662 ; 8.662 ; 8.662 ;
; A[5]        ; SRAM_DQ[6]    ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; A[5]        ; SRAM_DQ[7]    ; 8.640 ; 8.640 ; 8.640 ; 8.640 ;
; A[5]        ; SRAM_DQ[8]    ; 8.666 ; 8.666 ; 8.666 ; 8.666 ;
; A[5]        ; SRAM_DQ[9]    ; 8.666 ; 8.666 ; 8.666 ; 8.666 ;
; A[5]        ; SRAM_DQ[10]   ; 8.853 ; 8.853 ; 8.853 ; 8.853 ;
; A[5]        ; SRAM_DQ[11]   ; 8.656 ; 8.656 ; 8.656 ; 8.656 ;
; A[5]        ; SRAM_DQ[12]   ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[5]        ; SRAM_DQ[13]   ; 8.863 ; 8.863 ; 8.863 ; 8.863 ;
; A[5]        ; SRAM_DQ[14]   ; 8.863 ; 8.863 ; 8.863 ; 8.863 ;
; A[5]        ; SRAM_DQ[15]   ; 8.854 ; 8.854 ; 8.854 ; 8.854 ;
; A[5]        ; U1OE_n        ;       ; 7.662 ; 7.662 ;       ;
; A[6]        ; BUSDIR_n      ;       ; 7.650 ; 7.650 ;       ;
; A[6]        ; D[0]          ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; A[6]        ; D[1]          ; 8.438 ; 8.438 ; 8.438 ; 8.438 ;
; A[6]        ; D[2]          ; 8.418 ; 8.304 ; 8.304 ; 8.418 ;
; A[6]        ; D[3]          ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; A[6]        ; D[4]          ; 8.237 ; 8.237 ; 8.237 ; 8.237 ;
; A[6]        ; D[5]          ; 8.125 ; 8.351 ; 8.351 ; 8.125 ;
; A[6]        ; D[6]          ; 8.235 ; 8.418 ; 8.418 ; 8.235 ;
; A[6]        ; D[7]          ; 8.252 ; 8.761 ; 8.761 ; 8.252 ;
; A[6]        ; FL_ADDR[6]    ; 5.510 ;       ;       ; 5.510 ;
; A[6]        ; FL_ADDR[14]   ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; A[6]        ; FL_ADDR[15]   ; 8.802 ; 8.802 ; 8.802 ; 8.802 ;
; A[6]        ; FL_ADDR[16]   ; 8.804 ; 8.804 ; 8.804 ; 8.804 ;
; A[6]        ; FL_ADDR[17]   ; 7.870 ;       ;       ; 7.870 ;
; A[6]        ; FL_CE_N       ; 7.714 ; 8.300 ; 8.300 ; 7.714 ;
; A[6]        ; LEDG[0]       ;       ; 8.004 ; 8.004 ;       ;
; A[6]        ; LEDG[1]       ;       ; 8.101 ; 8.101 ;       ;
; A[6]        ; LEDG[2]       ; 7.702 ;       ;       ; 7.702 ;
; A[6]        ; LEDG[3]       ; 8.009 ;       ;       ; 8.009 ;
; A[6]        ; LEDG[4]       ; 8.040 ;       ;       ; 8.040 ;
; A[6]        ; LEDG[5]       ; 8.295 ;       ;       ; 8.295 ;
; A[6]        ; LEDG[6]       ; 8.299 ;       ;       ; 8.299 ;
; A[6]        ; LEDR[6]       ; 7.304 ; 7.951 ; 7.951 ; 7.304 ;
; A[6]        ; LEDR[8]       ;       ; 7.899 ; 7.899 ;       ;
; A[6]        ; SRAM_ADDR[6]  ; 5.570 ;       ;       ; 5.570 ;
; A[6]        ; SRAM_CE_N     ; 8.389 ;       ;       ; 8.389 ;
; A[6]        ; SRAM_DQ[0]    ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; A[6]        ; SRAM_DQ[1]    ; 8.880 ; 8.880 ; 8.880 ; 8.880 ;
; A[6]        ; SRAM_DQ[2]    ; 8.867 ; 8.867 ; 8.867 ; 8.867 ;
; A[6]        ; SRAM_DQ[3]    ; 8.877 ; 8.877 ; 8.877 ; 8.877 ;
; A[6]        ; SRAM_DQ[4]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[6]        ; SRAM_DQ[5]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[6]        ; SRAM_DQ[6]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; A[6]        ; SRAM_DQ[7]    ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[6]        ; SRAM_DQ[8]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[6]        ; SRAM_DQ[9]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[6]        ; SRAM_DQ[10]   ; 9.052 ; 9.052 ; 9.052 ; 9.052 ;
; A[6]        ; SRAM_DQ[11]   ; 8.855 ; 8.855 ; 8.855 ; 8.855 ;
; A[6]        ; SRAM_DQ[12]   ; 8.868 ; 8.868 ; 8.868 ; 8.868 ;
; A[6]        ; SRAM_DQ[13]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[6]        ; SRAM_DQ[14]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[6]        ; SRAM_DQ[15]   ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; A[6]        ; U1OE_n        ;       ; 7.861 ; 7.861 ;       ;
; A[7]        ; BUSDIR_n      ;       ; 7.770 ; 7.770 ;       ;
; A[7]        ; D[0]          ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; A[7]        ; D[1]          ; 8.558 ; 8.558 ; 8.558 ; 8.558 ;
; A[7]        ; D[2]          ; 8.538 ; 8.424 ; 8.424 ; 8.538 ;
; A[7]        ; D[3]          ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; A[7]        ; D[4]          ; 8.357 ; 8.357 ; 8.357 ; 8.357 ;
; A[7]        ; D[5]          ; 8.245 ; 8.471 ; 8.471 ; 8.245 ;
; A[7]        ; D[6]          ; 8.355 ; 8.538 ; 8.538 ; 8.355 ;
; A[7]        ; D[7]          ; 8.372 ; 8.881 ; 8.881 ; 8.372 ;
; A[7]        ; FL_ADDR[7]    ; 5.710 ;       ;       ; 5.710 ;
; A[7]        ; FL_ADDR[14]   ; 8.777 ; 8.777 ; 8.777 ; 8.777 ;
; A[7]        ; FL_ADDR[15]   ; 8.922 ; 8.922 ; 8.922 ; 8.922 ;
; A[7]        ; FL_ADDR[16]   ; 8.924 ; 8.924 ; 8.924 ; 8.924 ;
; A[7]        ; FL_ADDR[17]   ; 7.990 ;       ;       ; 7.990 ;
; A[7]        ; FL_CE_N       ; 7.834 ; 8.420 ; 8.420 ; 7.834 ;
; A[7]        ; LEDG[0]       ;       ; 8.124 ; 8.124 ;       ;
; A[7]        ; LEDG[1]       ;       ; 8.221 ; 8.221 ;       ;
; A[7]        ; LEDG[2]       ; 7.822 ;       ;       ; 7.822 ;
; A[7]        ; LEDG[3]       ; 8.129 ;       ;       ; 8.129 ;
; A[7]        ; LEDG[4]       ; 8.160 ;       ;       ; 8.160 ;
; A[7]        ; LEDG[5]       ; 8.415 ;       ;       ; 8.415 ;
; A[7]        ; LEDG[6]       ; 8.419 ;       ;       ; 8.419 ;
; A[7]        ; LEDR[6]       ; 7.424 ; 8.071 ; 8.071 ; 7.424 ;
; A[7]        ; LEDR[8]       ;       ; 8.019 ; 8.019 ;       ;
; A[7]        ; SRAM_ADDR[7]  ; 5.752 ;       ;       ; 5.752 ;
; A[7]        ; SRAM_CE_N     ; 8.509 ;       ;       ; 8.509 ;
; A[7]        ; SRAM_DQ[0]    ; 8.990 ; 8.990 ; 8.990 ; 8.990 ;
; A[7]        ; SRAM_DQ[1]    ; 9.000 ; 9.000 ; 9.000 ; 9.000 ;
; A[7]        ; SRAM_DQ[2]    ; 8.987 ; 8.987 ; 8.987 ; 8.987 ;
; A[7]        ; SRAM_DQ[3]    ; 8.997 ; 8.997 ; 8.997 ; 8.997 ;
; A[7]        ; SRAM_DQ[4]    ; 8.981 ; 8.981 ; 8.981 ; 8.981 ;
; A[7]        ; SRAM_DQ[5]    ; 8.981 ; 8.981 ; 8.981 ; 8.981 ;
; A[7]        ; SRAM_DQ[6]    ; 8.941 ; 8.941 ; 8.941 ; 8.941 ;
; A[7]        ; SRAM_DQ[7]    ; 8.959 ; 8.959 ; 8.959 ; 8.959 ;
; A[7]        ; SRAM_DQ[8]    ; 8.985 ; 8.985 ; 8.985 ; 8.985 ;
; A[7]        ; SRAM_DQ[9]    ; 8.985 ; 8.985 ; 8.985 ; 8.985 ;
; A[7]        ; SRAM_DQ[10]   ; 9.172 ; 9.172 ; 9.172 ; 9.172 ;
; A[7]        ; SRAM_DQ[11]   ; 8.975 ; 8.975 ; 8.975 ; 8.975 ;
; A[7]        ; SRAM_DQ[12]   ; 8.988 ; 8.988 ; 8.988 ; 8.988 ;
; A[7]        ; SRAM_DQ[13]   ; 9.182 ; 9.182 ; 9.182 ; 9.182 ;
; A[7]        ; SRAM_DQ[14]   ; 9.182 ; 9.182 ; 9.182 ; 9.182 ;
; A[7]        ; SRAM_DQ[15]   ; 9.173 ; 9.173 ; 9.173 ; 9.173 ;
; A[7]        ; U1OE_n        ;       ; 7.981 ; 7.981 ;       ;
; A[8]        ; D[0]          ; 7.638 ; 7.638 ; 7.638 ; 7.638 ;
; A[8]        ; D[1]          ; 7.449 ; 7.449 ; 7.449 ; 7.449 ;
; A[8]        ; D[2]          ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; A[8]        ; D[3]          ; 7.605 ; 7.605 ; 7.605 ; 7.605 ;
; A[8]        ; D[4]          ; 7.506 ; 7.506 ; 7.506 ; 7.506 ;
; A[8]        ; D[5]          ; 8.097 ; 8.097 ; 8.097 ; 8.097 ;
; A[8]        ; D[6]          ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[8]        ; D[7]          ; 8.083 ; 8.083 ; 8.083 ; 8.083 ;
; A[8]        ; FL_ADDR[8]    ; 5.515 ;       ;       ; 5.515 ;
; A[8]        ; FL_ADDR[14]   ; 8.683 ; 8.683 ; 8.683 ; 8.683 ;
; A[8]        ; FL_ADDR[15]   ; 8.828 ; 8.828 ; 8.828 ; 8.828 ;
; A[8]        ; FL_ADDR[16]   ; 8.830 ; 8.830 ; 8.830 ; 8.830 ;
; A[8]        ; FL_ADDR[17]   ; 7.766 ;       ;       ; 7.766 ;
; A[8]        ; FL_CE_N       ; 6.856 ; 6.856 ; 6.856 ; 6.856 ;
; A[8]        ; LEDG[0]       ;       ; 8.030 ; 8.030 ;       ;
; A[8]        ; LEDG[1]       ;       ; 8.127 ; 8.127 ;       ;
; A[8]        ; LEDG[2]       ; 7.728 ;       ;       ; 7.728 ;
; A[8]        ; LEDG[3]       ; 8.035 ;       ;       ; 8.035 ;
; A[8]        ; LEDG[4]       ; 8.066 ;       ;       ; 8.066 ;
; A[8]        ; LEDG[5]       ; 8.321 ;       ;       ; 8.321 ;
; A[8]        ; LEDG[6]       ; 8.325 ;       ;       ; 8.325 ;
; A[8]        ; LEDR[6]       ; 6.734 ; 7.847 ; 7.847 ; 6.734 ;
; A[8]        ; LEDR[8]       ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.506 ;       ;       ; 5.506 ;
; A[8]        ; SRAM_CE_N     ; 8.415 ;       ;       ; 8.415 ;
; A[8]        ; SRAM_DQ[0]    ; 8.896 ; 8.896 ; 8.896 ; 8.896 ;
; A[8]        ; SRAM_DQ[1]    ; 8.906 ; 8.906 ; 8.906 ; 8.906 ;
; A[8]        ; SRAM_DQ[2]    ; 8.893 ; 8.893 ; 8.893 ; 8.893 ;
; A[8]        ; SRAM_DQ[3]    ; 8.903 ; 8.903 ; 8.903 ; 8.903 ;
; A[8]        ; SRAM_DQ[4]    ; 8.887 ; 8.887 ; 8.887 ; 8.887 ;
; A[8]        ; SRAM_DQ[5]    ; 8.887 ; 8.887 ; 8.887 ; 8.887 ;
; A[8]        ; SRAM_DQ[6]    ; 8.847 ; 8.847 ; 8.847 ; 8.847 ;
; A[8]        ; SRAM_DQ[7]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[8]        ; SRAM_DQ[8]    ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[8]        ; SRAM_DQ[9]    ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[8]        ; SRAM_DQ[10]   ; 9.078 ; 9.078 ; 9.078 ; 9.078 ;
; A[8]        ; SRAM_DQ[11]   ; 8.881 ; 8.881 ; 8.881 ; 8.881 ;
; A[8]        ; SRAM_DQ[12]   ; 8.894 ; 8.894 ; 8.894 ; 8.894 ;
; A[8]        ; SRAM_DQ[13]   ; 9.088 ; 9.088 ; 9.088 ; 9.088 ;
; A[8]        ; SRAM_DQ[14]   ; 9.088 ; 9.088 ; 9.088 ; 9.088 ;
; A[8]        ; SRAM_DQ[15]   ; 9.079 ; 9.079 ; 9.079 ; 9.079 ;
; A[9]        ; D[0]          ; 8.620 ; 8.620 ; 8.620 ; 8.620 ;
; A[9]        ; D[1]          ; 8.431 ; 8.431 ; 8.431 ; 8.431 ;
; A[9]        ; D[2]          ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; A[9]        ; D[3]          ; 8.587 ; 8.587 ; 8.587 ; 8.587 ;
; A[9]        ; D[4]          ; 8.488 ; 8.488 ; 8.488 ; 8.488 ;
; A[9]        ; D[5]          ; 9.041 ; 9.079 ; 9.079 ; 9.041 ;
; A[9]        ; D[6]          ; 9.070 ; 9.070 ; 9.070 ; 9.070 ;
; A[9]        ; D[7]          ; 9.065 ; 9.065 ; 9.065 ; 9.065 ;
; A[9]        ; FL_ADDR[9]    ; 5.597 ;       ;       ; 5.597 ;
; A[9]        ; FL_ADDR[14]   ; 9.573 ; 9.573 ; 9.573 ; 9.573 ;
; A[9]        ; FL_ADDR[15]   ; 9.718 ; 9.718 ; 9.718 ; 9.718 ;
; A[9]        ; FL_ADDR[16]   ; 9.720 ; 9.720 ; 9.720 ; 9.720 ;
; A[9]        ; FL_ADDR[17]   ; 8.656 ;       ;       ; 8.656 ;
; A[9]        ; FL_CE_N       ; 7.838 ; 7.838 ; 7.838 ; 7.838 ;
; A[9]        ; LEDG[0]       ;       ; 8.920 ; 8.920 ;       ;
; A[9]        ; LEDG[1]       ;       ; 9.017 ; 9.017 ;       ;
; A[9]        ; LEDG[2]       ; 8.618 ;       ;       ; 8.618 ;
; A[9]        ; LEDG[3]       ; 8.925 ;       ;       ; 8.925 ;
; A[9]        ; LEDG[4]       ; 8.956 ;       ;       ; 8.956 ;
; A[9]        ; LEDG[5]       ; 9.211 ;       ;       ; 9.211 ;
; A[9]        ; LEDG[6]       ; 9.215 ;       ;       ; 9.215 ;
; A[9]        ; LEDR[6]       ; 7.624 ; 8.737 ; 8.737 ; 7.624 ;
; A[9]        ; LEDR[8]       ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.623 ;       ;       ; 5.623 ;
; A[9]        ; SRAM_CE_N     ; 9.305 ;       ;       ; 9.305 ;
; A[9]        ; SRAM_DQ[0]    ; 9.786 ; 9.786 ; 9.786 ; 9.786 ;
; A[9]        ; SRAM_DQ[1]    ; 9.796 ; 9.796 ; 9.796 ; 9.796 ;
; A[9]        ; SRAM_DQ[2]    ; 9.783 ; 9.783 ; 9.783 ; 9.783 ;
; A[9]        ; SRAM_DQ[3]    ; 9.793 ; 9.793 ; 9.793 ; 9.793 ;
; A[9]        ; SRAM_DQ[4]    ; 9.777 ; 9.777 ; 9.777 ; 9.777 ;
; A[9]        ; SRAM_DQ[5]    ; 9.777 ; 9.777 ; 9.777 ; 9.777 ;
; A[9]        ; SRAM_DQ[6]    ; 9.737 ; 9.737 ; 9.737 ; 9.737 ;
; A[9]        ; SRAM_DQ[7]    ; 9.755 ; 9.755 ; 9.755 ; 9.755 ;
; A[9]        ; SRAM_DQ[8]    ; 9.781 ; 9.781 ; 9.781 ; 9.781 ;
; A[9]        ; SRAM_DQ[9]    ; 9.781 ; 9.781 ; 9.781 ; 9.781 ;
; A[9]        ; SRAM_DQ[10]   ; 9.968 ; 9.968 ; 9.968 ; 9.968 ;
; A[9]        ; SRAM_DQ[11]   ; 9.771 ; 9.771 ; 9.771 ; 9.771 ;
; A[9]        ; SRAM_DQ[12]   ; 9.784 ; 9.784 ; 9.784 ; 9.784 ;
; A[9]        ; SRAM_DQ[13]   ; 9.978 ; 9.978 ; 9.978 ; 9.978 ;
; A[9]        ; SRAM_DQ[14]   ; 9.978 ; 9.978 ; 9.978 ; 9.978 ;
; A[9]        ; SRAM_DQ[15]   ; 9.969 ; 9.969 ; 9.969 ; 9.969 ;
; A[10]       ; D[0]          ; 7.732 ; 7.732 ; 7.732 ; 7.732 ;
; A[10]       ; D[1]          ; 7.543 ; 7.543 ; 7.543 ; 7.543 ;
; A[10]       ; D[2]          ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; A[10]       ; D[3]          ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; A[10]       ; D[4]          ; 7.600 ; 7.600 ; 7.600 ; 7.600 ;
; A[10]       ; D[5]          ; 8.125 ; 8.191 ; 8.191 ; 8.125 ;
; A[10]       ; D[6]          ; 8.182 ; 8.182 ; 8.182 ; 8.182 ;
; A[10]       ; D[7]          ; 8.177 ; 8.177 ; 8.177 ; 8.177 ;
; A[10]       ; FL_ADDR[10]   ; 5.560 ;       ;       ; 5.560 ;
; A[10]       ; FL_ADDR[14]   ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; A[10]       ; FL_ADDR[15]   ; 8.802 ; 8.802 ; 8.802 ; 8.802 ;
; A[10]       ; FL_ADDR[16]   ; 8.804 ; 8.804 ; 8.804 ; 8.804 ;
; A[10]       ; FL_ADDR[17]   ; 7.951 ;       ;       ; 7.951 ;
; A[10]       ; FL_CE_N       ; 6.950 ; 7.163 ; 7.163 ; 6.950 ;
; A[10]       ; LEDG[0]       ;       ; 8.004 ; 8.004 ;       ;
; A[10]       ; LEDG[1]       ;       ; 8.101 ; 8.101 ;       ;
; A[10]       ; LEDG[2]       ; 7.702 ;       ;       ; 7.702 ;
; A[10]       ; LEDG[3]       ; 8.009 ;       ;       ; 8.009 ;
; A[10]       ; LEDG[4]       ; 8.040 ;       ;       ; 8.040 ;
; A[10]       ; LEDG[5]       ; 8.295 ;       ;       ; 8.295 ;
; A[10]       ; LEDG[6]       ; 8.299 ;       ;       ; 8.299 ;
; A[10]       ; LEDR[6]       ; 7.182 ; 8.032 ; 8.032 ; 7.182 ;
; A[10]       ; LEDR[8]       ; 6.549 ; 6.762 ; 6.762 ; 6.549 ;
; A[10]       ; SRAM_ADDR[10] ; 5.663 ;       ;       ; 5.663 ;
; A[10]       ; SRAM_CE_N     ; 8.389 ;       ;       ; 8.389 ;
; A[10]       ; SRAM_DQ[0]    ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; A[10]       ; SRAM_DQ[1]    ; 8.880 ; 8.880 ; 8.880 ; 8.880 ;
; A[10]       ; SRAM_DQ[2]    ; 8.867 ; 8.867 ; 8.867 ; 8.867 ;
; A[10]       ; SRAM_DQ[3]    ; 8.877 ; 8.877 ; 8.877 ; 8.877 ;
; A[10]       ; SRAM_DQ[4]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[10]       ; SRAM_DQ[5]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[10]       ; SRAM_DQ[6]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; A[10]       ; SRAM_DQ[7]    ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[10]       ; SRAM_DQ[8]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[10]       ; SRAM_DQ[9]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[10]       ; SRAM_DQ[10]   ; 9.052 ; 9.052 ; 9.052 ; 9.052 ;
; A[10]       ; SRAM_DQ[11]   ; 8.855 ; 8.855 ; 8.855 ; 8.855 ;
; A[10]       ; SRAM_DQ[12]   ; 8.868 ; 8.868 ; 8.868 ; 8.868 ;
; A[10]       ; SRAM_DQ[13]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[10]       ; SRAM_DQ[14]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[10]       ; SRAM_DQ[15]   ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; A[11]       ; D[0]          ; 7.868 ; 7.868 ; 7.868 ; 7.868 ;
; A[11]       ; D[1]          ; 7.679 ; 7.679 ; 7.679 ; 7.679 ;
; A[11]       ; D[2]          ; 7.517 ; 7.517 ; 7.517 ; 7.517 ;
; A[11]       ; D[3]          ; 7.835 ; 7.835 ; 7.835 ; 7.835 ;
; A[11]       ; D[4]          ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; A[11]       ; D[5]          ; 8.327 ; 8.327 ; 8.327 ; 8.327 ;
; A[11]       ; D[6]          ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; A[11]       ; D[7]          ; 8.313 ; 8.313 ; 8.313 ; 8.313 ;
; A[11]       ; FL_ADDR[11]   ; 5.520 ;       ;       ; 5.520 ;
; A[11]       ; FL_ADDR[14]   ; 9.109 ; 9.109 ; 9.109 ; 9.109 ;
; A[11]       ; FL_ADDR[15]   ; 9.254 ; 9.254 ; 9.254 ; 9.254 ;
; A[11]       ; FL_ADDR[16]   ; 9.256 ; 9.256 ; 9.256 ; 9.256 ;
; A[11]       ; FL_ADDR[17]   ; 8.192 ;       ;       ; 8.192 ;
; A[11]       ; FL_CE_N       ; 7.086 ; 8.752 ; 8.752 ; 7.086 ;
; A[11]       ; LEDG[0]       ;       ; 8.456 ; 8.456 ;       ;
; A[11]       ; LEDG[1]       ;       ; 8.553 ; 8.553 ;       ;
; A[11]       ; LEDG[2]       ; 8.154 ;       ;       ; 8.154 ;
; A[11]       ; LEDG[3]       ; 8.461 ;       ;       ; 8.461 ;
; A[11]       ; LEDG[4]       ; 8.492 ;       ;       ; 8.492 ;
; A[11]       ; LEDG[5]       ; 8.747 ;       ;       ; 8.747 ;
; A[11]       ; LEDG[6]       ; 8.751 ;       ;       ; 8.751 ;
; A[11]       ; LEDR[6]       ; 7.160 ; 8.273 ; 8.273 ; 7.160 ;
; A[11]       ; LEDR[8]       ; 6.685 ; 8.351 ; 8.351 ; 6.685 ;
; A[11]       ; SRAM_ADDR[11] ; 5.674 ;       ;       ; 5.674 ;
; A[11]       ; SRAM_CE_N     ; 8.841 ;       ;       ; 8.841 ;
; A[11]       ; SRAM_DQ[0]    ; 9.322 ; 9.322 ; 9.322 ; 9.322 ;
; A[11]       ; SRAM_DQ[1]    ; 9.332 ; 9.332 ; 9.332 ; 9.332 ;
; A[11]       ; SRAM_DQ[2]    ; 9.319 ; 9.319 ; 9.319 ; 9.319 ;
; A[11]       ; SRAM_DQ[3]    ; 9.329 ; 9.329 ; 9.329 ; 9.329 ;
; A[11]       ; SRAM_DQ[4]    ; 9.313 ; 9.313 ; 9.313 ; 9.313 ;
; A[11]       ; SRAM_DQ[5]    ; 9.313 ; 9.313 ; 9.313 ; 9.313 ;
; A[11]       ; SRAM_DQ[6]    ; 9.273 ; 9.273 ; 9.273 ; 9.273 ;
; A[11]       ; SRAM_DQ[7]    ; 9.291 ; 9.291 ; 9.291 ; 9.291 ;
; A[11]       ; SRAM_DQ[8]    ; 9.317 ; 9.317 ; 9.317 ; 9.317 ;
; A[11]       ; SRAM_DQ[9]    ; 9.317 ; 9.317 ; 9.317 ; 9.317 ;
; A[11]       ; SRAM_DQ[10]   ; 9.504 ; 9.504 ; 9.504 ; 9.504 ;
; A[11]       ; SRAM_DQ[11]   ; 9.307 ; 9.307 ; 9.307 ; 9.307 ;
; A[11]       ; SRAM_DQ[12]   ; 9.320 ; 9.320 ; 9.320 ; 9.320 ;
; A[11]       ; SRAM_DQ[13]   ; 9.514 ; 9.514 ; 9.514 ; 9.514 ;
; A[11]       ; SRAM_DQ[14]   ; 9.514 ; 9.514 ; 9.514 ; 9.514 ;
; A[11]       ; SRAM_DQ[15]   ; 9.505 ; 9.505 ; 9.505 ; 9.505 ;
; A[12]       ; D[0]          ; 8.344 ; 8.344 ; 8.344 ; 8.344 ;
; A[12]       ; D[1]          ; 8.155 ; 8.155 ; 8.155 ; 8.155 ;
; A[12]       ; D[2]          ; 7.993 ; 7.993 ; 7.993 ; 7.993 ;
; A[12]       ; D[3]          ; 8.311 ; 8.311 ; 8.311 ; 8.311 ;
; A[12]       ; D[4]          ; 8.212 ; 8.212 ; 8.212 ; 8.212 ;
; A[12]       ; D[5]          ; 8.758 ; 8.803 ; 8.803 ; 8.758 ;
; A[12]       ; D[6]          ; 8.794 ; 8.794 ; 8.794 ; 8.794 ;
; A[12]       ; D[7]          ; 8.789 ; 8.789 ; 8.789 ; 8.789 ;
; A[12]       ; FL_ADDR[12]   ; 5.642 ;       ;       ; 5.642 ;
; A[12]       ; FL_ADDR[14]   ; 9.290 ; 9.290 ; 9.290 ; 9.290 ;
; A[12]       ; FL_ADDR[15]   ; 9.435 ; 9.435 ; 9.435 ; 9.435 ;
; A[12]       ; FL_ADDR[16]   ; 9.437 ; 9.437 ; 9.437 ; 9.437 ;
; A[12]       ; FL_ADDR[17]   ; 8.373 ;       ;       ; 8.373 ;
; A[12]       ; FL_CE_N       ; 7.562 ; 8.933 ; 8.933 ; 7.562 ;
; A[12]       ; LEDG[0]       ;       ; 8.637 ; 8.637 ;       ;
; A[12]       ; LEDG[1]       ;       ; 8.734 ; 8.734 ;       ;
; A[12]       ; LEDG[2]       ; 8.335 ;       ;       ; 8.335 ;
; A[12]       ; LEDG[3]       ; 8.642 ;       ;       ; 8.642 ;
; A[12]       ; LEDG[4]       ; 8.673 ;       ;       ; 8.673 ;
; A[12]       ; LEDG[5]       ; 8.928 ;       ;       ; 8.928 ;
; A[12]       ; LEDG[6]       ; 8.932 ;       ;       ; 8.932 ;
; A[12]       ; LEDR[6]       ; 7.341 ; 8.454 ; 8.454 ; 7.341 ;
; A[12]       ; LEDR[8]       ; 7.161 ; 8.532 ; 8.532 ; 7.161 ;
; A[12]       ; SRAM_ADDR[12] ; 5.735 ;       ;       ; 5.735 ;
; A[12]       ; SRAM_CE_N     ; 9.022 ;       ;       ; 9.022 ;
; A[12]       ; SRAM_DQ[0]    ; 9.503 ; 9.503 ; 9.503 ; 9.503 ;
; A[12]       ; SRAM_DQ[1]    ; 9.513 ; 9.513 ; 9.513 ; 9.513 ;
; A[12]       ; SRAM_DQ[2]    ; 9.500 ; 9.500 ; 9.500 ; 9.500 ;
; A[12]       ; SRAM_DQ[3]    ; 9.510 ; 9.510 ; 9.510 ; 9.510 ;
; A[12]       ; SRAM_DQ[4]    ; 9.494 ; 9.494 ; 9.494 ; 9.494 ;
; A[12]       ; SRAM_DQ[5]    ; 9.494 ; 9.494 ; 9.494 ; 9.494 ;
; A[12]       ; SRAM_DQ[6]    ; 9.454 ; 9.454 ; 9.454 ; 9.454 ;
; A[12]       ; SRAM_DQ[7]    ; 9.472 ; 9.472 ; 9.472 ; 9.472 ;
; A[12]       ; SRAM_DQ[8]    ; 9.498 ; 9.498 ; 9.498 ; 9.498 ;
; A[12]       ; SRAM_DQ[9]    ; 9.498 ; 9.498 ; 9.498 ; 9.498 ;
; A[12]       ; SRAM_DQ[10]   ; 9.685 ; 9.685 ; 9.685 ; 9.685 ;
; A[12]       ; SRAM_DQ[11]   ; 9.488 ; 9.488 ; 9.488 ; 9.488 ;
; A[12]       ; SRAM_DQ[12]   ; 9.501 ; 9.501 ; 9.501 ; 9.501 ;
; A[12]       ; SRAM_DQ[13]   ; 9.695 ; 9.695 ; 9.695 ; 9.695 ;
; A[12]       ; SRAM_DQ[14]   ; 9.695 ; 9.695 ; 9.695 ; 9.695 ;
; A[12]       ; SRAM_DQ[15]   ; 9.686 ; 9.686 ; 9.686 ; 9.686 ;
; A[13]       ; D[0]          ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; A[13]       ; D[1]          ; 7.502 ; 7.502 ; 7.502 ; 7.502 ;
; A[13]       ; D[2]          ; 7.340 ; 7.340 ; 7.340 ; 7.340 ;
; A[13]       ; D[3]          ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; A[13]       ; D[4]          ; 7.559 ; 7.559 ; 7.559 ; 7.559 ;
; A[13]       ; D[5]          ; 8.150 ; 8.150 ; 8.150 ; 8.150 ;
; A[13]       ; D[6]          ; 8.141 ; 8.141 ; 8.141 ; 8.141 ;
; A[13]       ; D[7]          ; 8.136 ; 8.136 ; 8.136 ; 8.136 ;
; A[13]       ; FL_ADDR[13]   ; 5.614 ;       ;       ; 5.614 ;
; A[13]       ; FL_ADDR[14]   ; 8.685 ; 8.685 ; 8.685 ; 8.685 ;
; A[13]       ; FL_ADDR[15]   ; 8.830 ; 8.830 ; 8.830 ; 8.830 ;
; A[13]       ; FL_ADDR[16]   ; 8.832 ; 8.832 ; 8.832 ; 8.832 ;
; A[13]       ; FL_ADDR[17]   ; 7.979 ;       ;       ; 7.979 ;
; A[13]       ; FL_CE_N       ; 6.909 ; 8.328 ; 8.328 ; 6.909 ;
; A[13]       ; LEDG[0]       ;       ; 8.032 ; 8.032 ;       ;
; A[13]       ; LEDG[1]       ;       ; 8.129 ; 8.129 ;       ;
; A[13]       ; LEDG[2]       ; 7.730 ;       ;       ; 7.730 ;
; A[13]       ; LEDG[3]       ; 8.037 ;       ;       ; 8.037 ;
; A[13]       ; LEDG[4]       ; 8.068 ;       ;       ; 8.068 ;
; A[13]       ; LEDG[5]       ; 8.323 ;       ;       ; 8.323 ;
; A[13]       ; LEDG[6]       ; 8.327 ;       ;       ; 8.327 ;
; A[13]       ; LEDR[6]       ; 7.210 ; 8.060 ; 8.060 ; 7.210 ;
; A[13]       ; LEDR[8]       ; 6.508 ; 7.927 ; 7.927 ; 6.508 ;
; A[13]       ; SRAM_ADDR[13] ; 5.721 ;       ;       ; 5.721 ;
; A[13]       ; SRAM_CE_N     ; 8.417 ;       ;       ; 8.417 ;
; A[13]       ; SRAM_DQ[0]    ; 8.898 ; 8.898 ; 8.898 ; 8.898 ;
; A[13]       ; SRAM_DQ[1]    ; 8.908 ; 8.908 ; 8.908 ; 8.908 ;
; A[13]       ; SRAM_DQ[2]    ; 8.895 ; 8.895 ; 8.895 ; 8.895 ;
; A[13]       ; SRAM_DQ[3]    ; 8.905 ; 8.905 ; 8.905 ; 8.905 ;
; A[13]       ; SRAM_DQ[4]    ; 8.889 ; 8.889 ; 8.889 ; 8.889 ;
; A[13]       ; SRAM_DQ[5]    ; 8.889 ; 8.889 ; 8.889 ; 8.889 ;
; A[13]       ; SRAM_DQ[6]    ; 8.849 ; 8.849 ; 8.849 ; 8.849 ;
; A[13]       ; SRAM_DQ[7]    ; 8.867 ; 8.867 ; 8.867 ; 8.867 ;
; A[13]       ; SRAM_DQ[8]    ; 8.893 ; 8.893 ; 8.893 ; 8.893 ;
; A[13]       ; SRAM_DQ[9]    ; 8.893 ; 8.893 ; 8.893 ; 8.893 ;
; A[13]       ; SRAM_DQ[10]   ; 9.080 ; 9.080 ; 9.080 ; 9.080 ;
; A[13]       ; SRAM_DQ[11]   ; 8.883 ; 8.883 ; 8.883 ; 8.883 ;
; A[13]       ; SRAM_DQ[12]   ; 8.896 ; 8.896 ; 8.896 ; 8.896 ;
; A[13]       ; SRAM_DQ[13]   ; 9.090 ; 9.090 ; 9.090 ; 9.090 ;
; A[13]       ; SRAM_DQ[14]   ; 9.090 ; 9.090 ; 9.090 ; 9.090 ;
; A[13]       ; SRAM_DQ[15]   ; 9.081 ; 9.081 ; 9.081 ; 9.081 ;
; A[14]       ; D[0]          ; 7.892 ; 7.892 ; 7.892 ; 7.892 ;
; A[14]       ; D[1]          ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; A[14]       ; D[2]          ; 7.541 ; 7.541 ; 7.541 ; 7.541 ;
; A[14]       ; D[3]          ; 7.859 ; 7.859 ; 7.859 ; 7.859 ;
; A[14]       ; D[4]          ; 7.760 ; 7.760 ; 7.760 ; 7.760 ;
; A[14]       ; D[5]          ; 8.119 ; 8.345 ; 8.345 ; 8.119 ;
; A[14]       ; D[6]          ; 8.229 ; 8.342 ; 8.342 ; 8.229 ;
; A[14]       ; D[7]          ; 8.246 ; 8.337 ; 8.337 ; 8.246 ;
; A[14]       ; FL_ADDR[14]   ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; A[14]       ; FL_ADDR[15]   ; 6.347 ; 6.347 ; 6.347 ; 6.347 ;
; A[14]       ; FL_ADDR[16]   ; 6.350 ; 6.350 ; 6.350 ; 6.350 ;
; A[14]       ; FL_ADDR[17]   ; 7.182 ; 6.668 ; 6.668 ; 7.182 ;
; A[14]       ; FL_CE_N       ; 6.808 ; 6.730 ; 6.730 ; 6.808 ;
; A[14]       ; LEDG[0]       ; 7.018 ; 7.018 ; 7.018 ; 7.018 ;
; A[14]       ; LEDG[1]       ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; A[14]       ; LEDG[2]       ; 7.696 ;       ;       ; 7.696 ;
; A[14]       ; LEDG[3]       ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; A[14]       ; LEDG[4]       ; 7.116 ; 7.116 ; 7.116 ; 7.116 ;
; A[14]       ; LEDG[5]       ; 7.371 ; 7.371 ; 7.371 ; 7.371 ;
; A[14]       ; LEDG[6]       ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; A[14]       ; LEDR[6]       ; 7.176 ; 7.225 ; 7.225 ; 7.176 ;
; A[14]       ; LEDR[8]       ; 6.709 ; 7.055 ; 7.055 ; 6.709 ;
; A[14]       ; SRAM_ADDR[14] ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; A[14]       ; SRAM_ADDR[15] ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; A[14]       ; SRAM_ADDR[16] ; 7.291 ; 7.291 ; 7.291 ; 7.291 ;
; A[14]       ; SRAM_ADDR[17] ; 7.540 ; 7.540 ; 7.540 ; 7.540 ;
; A[14]       ; SRAM_CE_N     ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; A[14]       ; SRAM_DQ[0]    ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; A[14]       ; SRAM_DQ[1]    ; 7.728 ; 7.728 ; 7.728 ; 7.728 ;
; A[14]       ; SRAM_DQ[2]    ; 7.715 ; 7.715 ; 7.715 ; 7.715 ;
; A[14]       ; SRAM_DQ[3]    ; 7.725 ; 7.725 ; 7.725 ; 7.725 ;
; A[14]       ; SRAM_DQ[4]    ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; A[14]       ; SRAM_DQ[5]    ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; A[14]       ; SRAM_DQ[6]    ; 7.669 ; 7.669 ; 7.669 ; 7.669 ;
; A[14]       ; SRAM_DQ[7]    ; 7.687 ; 7.687 ; 7.687 ; 7.687 ;
; A[14]       ; SRAM_DQ[8]    ; 7.711 ; 7.711 ; 7.711 ; 7.711 ;
; A[14]       ; SRAM_DQ[9]    ; 7.711 ; 7.711 ; 7.711 ; 7.711 ;
; A[14]       ; SRAM_DQ[10]   ; 7.898 ; 7.898 ; 7.898 ; 7.898 ;
; A[14]       ; SRAM_DQ[11]   ; 7.701 ; 7.701 ; 7.701 ; 7.701 ;
; A[14]       ; SRAM_DQ[12]   ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; A[14]       ; SRAM_DQ[13]   ; 7.908 ; 7.908 ; 7.908 ; 7.908 ;
; A[14]       ; SRAM_DQ[14]   ; 7.908 ; 7.908 ; 7.908 ; 7.908 ;
; A[14]       ; SRAM_DQ[15]   ; 7.899 ; 7.899 ; 7.899 ; 7.899 ;
; A[14]       ; SRAM_LB_N     ; 7.400 ; 7.400 ; 7.400 ; 7.400 ;
; A[14]       ; SRAM_UB_N     ; 7.386 ; 7.386 ; 7.386 ; 7.386 ;
; A[15]       ; D[0]          ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; A[15]       ; D[1]          ; 7.155 ; 7.155 ; 7.155 ; 7.155 ;
; A[15]       ; D[2]          ; 6.993 ; 6.993 ; 6.993 ; 6.993 ;
; A[15]       ; D[3]          ; 7.311 ; 7.311 ; 7.311 ; 7.311 ;
; A[15]       ; D[4]          ; 6.904 ; 6.904 ; 6.904 ; 6.904 ;
; A[15]       ; D[5]          ; 6.743 ; 6.743 ; 6.743 ; 6.743 ;
; A[15]       ; D[6]          ; 6.777 ; 6.777 ; 6.777 ; 6.777 ;
; A[15]       ; D[7]          ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; A[15]       ; FL_ADDR[14]   ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; A[15]       ; FL_ADDR[15]   ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; A[15]       ; FL_ADDR[16]   ; 7.248 ; 7.248 ; 7.248 ; 7.248 ;
; A[15]       ; FL_ADDR[17]   ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; A[15]       ; FL_CE_N       ; 6.715 ; 6.309 ; 6.309 ; 6.715 ;
; A[15]       ; LEDG[0]       ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; A[15]       ; LEDG[1]       ; 6.529 ; 6.529 ; 6.529 ; 6.529 ;
; A[15]       ; LEDG[2]       ; 6.382 ;       ;       ; 6.382 ;
; A[15]       ; LEDG[3]       ; 6.453 ; 6.453 ; 6.453 ; 6.453 ;
; A[15]       ; LEDG[4]       ; 6.469 ; 6.469 ; 6.469 ; 6.469 ;
; A[15]       ; LEDG[5]       ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; A[15]       ; LEDG[6]       ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; A[15]       ; LEDR[6]       ; 6.305 ; 6.578 ; 6.578 ; 6.305 ;
; A[15]       ; LEDR[8]       ; 6.408 ; 6.161 ; 6.161 ; 6.408 ;
; A[15]       ; SRAM_ADDR[14] ; 6.733 ; 6.733 ; 6.733 ; 6.733 ;
; A[15]       ; SRAM_ADDR[15] ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; A[15]       ; SRAM_ADDR[16] ; 7.081 ; 7.081 ; 7.081 ; 7.081 ;
; A[15]       ; SRAM_ADDR[17] ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; A[15]       ; SRAM_CE_N     ; 6.817 ; 6.817 ; 6.817 ; 6.817 ;
; A[15]       ; SRAM_DQ[0]    ; 7.164 ; 7.164 ; 7.164 ; 7.164 ;
; A[15]       ; SRAM_DQ[1]    ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; A[15]       ; SRAM_DQ[2]    ; 7.161 ; 7.161 ; 7.161 ; 7.161 ;
; A[15]       ; SRAM_DQ[3]    ; 7.171 ; 7.171 ; 7.171 ; 7.171 ;
; A[15]       ; SRAM_DQ[4]    ; 7.155 ; 7.155 ; 7.155 ; 7.155 ;
; A[15]       ; SRAM_DQ[5]    ; 7.155 ; 7.155 ; 7.155 ; 7.155 ;
; A[15]       ; SRAM_DQ[6]    ; 7.115 ; 7.115 ; 7.115 ; 7.115 ;
; A[15]       ; SRAM_DQ[7]    ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; A[15]       ; SRAM_DQ[8]    ; 7.157 ; 7.157 ; 7.157 ; 7.157 ;
; A[15]       ; SRAM_DQ[9]    ; 7.157 ; 7.157 ; 7.157 ; 7.157 ;
; A[15]       ; SRAM_DQ[10]   ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; A[15]       ; SRAM_DQ[11]   ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; A[15]       ; SRAM_DQ[12]   ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; A[15]       ; SRAM_DQ[13]   ; 7.354 ; 7.354 ; 7.354 ; 7.354 ;
; A[15]       ; SRAM_DQ[14]   ; 7.354 ; 7.354 ; 7.354 ; 7.354 ;
; A[15]       ; SRAM_DQ[15]   ; 7.345 ; 7.345 ; 7.345 ; 7.345 ;
; A[15]       ; SRAM_LB_N     ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; A[15]       ; SRAM_UB_N     ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; D[0]        ; SRAM_DQ[0]    ; 5.930 ;       ;       ; 5.930 ;
; D[0]        ; SRAM_DQ[8]    ; 5.903 ;       ;       ; 5.903 ;
; D[1]        ; SRAM_DQ[1]    ; 5.860 ;       ;       ; 5.860 ;
; D[1]        ; SRAM_DQ[9]    ; 5.870 ;       ;       ; 5.870 ;
; D[2]        ; SRAM_DQ[2]    ; 5.836 ;       ;       ; 5.836 ;
; D[2]        ; SRAM_DQ[10]   ; 5.932 ;       ;       ; 5.932 ;
; D[3]        ; SRAM_DQ[3]    ; 7.150 ;       ;       ; 7.150 ;
; D[3]        ; SRAM_DQ[11]   ; 7.008 ;       ;       ; 7.008 ;
; D[4]        ; SRAM_DQ[4]    ; 5.686 ;       ;       ; 5.686 ;
; D[4]        ; SRAM_DQ[12]   ; 5.628 ;       ;       ; 5.628 ;
; D[5]        ; SRAM_DQ[5]    ; 5.578 ;       ;       ; 5.578 ;
; D[5]        ; SRAM_DQ[13]   ; 5.565 ;       ;       ; 5.565 ;
; D[6]        ; SRAM_DQ[6]    ; 5.485 ;       ;       ; 5.485 ;
; D[6]        ; SRAM_DQ[14]   ; 5.489 ;       ;       ; 5.489 ;
; D[7]        ; SRAM_DQ[7]    ; 5.736 ;       ;       ; 5.736 ;
; D[7]        ; SRAM_DQ[15]   ; 5.353 ;       ;       ; 5.353 ;
; FL_DQ[0]    ; D[0]          ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; FL_DQ[1]    ; D[1]          ; 7.461 ; 7.461 ; 7.461 ; 7.461 ;
; FL_DQ[2]    ; D[2]          ; 6.163 ;       ;       ; 6.163 ;
; FL_DQ[3]    ; D[3]          ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; FL_DQ[4]    ; D[4]          ; 6.212 ; 6.212 ; 6.212 ; 6.212 ;
; FL_DQ[5]    ; D[5]          ; 7.479 ; 7.479 ; 7.479 ; 7.479 ;
; FL_DQ[6]    ; D[6]          ; 7.507 ; 7.507 ; 7.507 ; 7.507 ;
; FL_DQ[7]    ; D[7]          ; 7.715 ; 7.715 ; 7.715 ; 7.715 ;
; IORQ_n      ; BUSDIR_n      ; 5.908 ;       ;       ; 5.908 ;
; IORQ_n      ; D[0]          ; 7.017 ; 7.017 ; 7.017 ; 7.017 ;
; IORQ_n      ; D[1]          ; 6.828 ; 6.828 ; 6.828 ; 6.828 ;
; IORQ_n      ; D[2]          ; 7.051 ; 7.051 ; 7.051 ; 7.051 ;
; IORQ_n      ; D[3]          ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; IORQ_n      ; D[4]          ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; IORQ_n      ; D[5]          ; 7.476 ; 7.476 ; 7.476 ; 7.476 ;
; IORQ_n      ; D[6]          ; 7.467 ; 7.467 ; 7.467 ; 7.467 ;
; IORQ_n      ; D[7]          ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; IORQ_n      ; U1OE_n        ; 6.278 ;       ;       ; 6.278 ;
; KEY[0]      ; LEDG[7]       ;       ; 6.344 ; 6.344 ;       ;
; KEY[0]      ; LEDR[9]       ;       ; 6.289 ; 6.289 ;       ;
; M1_n        ; BUSDIR_n      ;       ; 5.674 ; 5.674 ;       ;
; M1_n        ; D[0]          ; 6.783 ; 6.783 ; 6.783 ; 6.783 ;
; M1_n        ; D[1]          ; 6.594 ; 6.594 ; 6.594 ; 6.594 ;
; M1_n        ; D[2]          ; 6.817 ; 6.817 ; 6.817 ; 6.817 ;
; M1_n        ; D[3]          ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; M1_n        ; D[4]          ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; M1_n        ; D[5]          ; 7.242 ; 7.242 ; 7.242 ; 7.242 ;
; M1_n        ; D[6]          ; 7.233 ; 7.233 ; 7.233 ; 7.233 ;
; M1_n        ; D[7]          ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; M1_n        ; U1OE_n        ;       ; 6.042 ; 6.042 ;       ;
; RD_n        ; BUSDIR_n      ; 6.010 ;       ;       ; 6.010 ;
; RD_n        ; D[0]          ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; RD_n        ; D[1]          ; 6.930 ; 6.930 ; 6.930 ; 6.930 ;
; RD_n        ; D[2]          ; 6.974 ; 6.980 ; 6.980 ; 6.974 ;
; RD_n        ; D[3]          ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; RD_n        ; D[4]          ; 6.670 ; 6.670 ; 6.670 ; 6.670 ;
; RD_n        ; D[5]          ; 6.803 ; 6.795 ; 6.795 ; 6.803 ;
; RD_n        ; D[6]          ; 6.837 ; 6.837 ; 6.837 ; 6.837 ;
; RD_n        ; D[7]          ; 6.959 ; 6.922 ; 6.922 ; 6.959 ;
; RD_n        ; FL_CE_N       ; 6.751 ;       ;       ; 6.751 ;
; RD_n        ; FL_OE_N       ; 5.573 ;       ;       ; 5.573 ;
; RD_n        ; U1OE_n        ; 6.380 ;       ;       ; 6.380 ;
; RESET_n     ; LEDG[7]       ;       ; 6.297 ; 6.297 ;       ;
; RESET_n     ; LEDR[9]       ;       ; 6.242 ; 6.242 ;       ;
; SLTSL_n     ; D[0]          ; 7.859 ; 7.859 ; 7.859 ; 7.859 ;
; SLTSL_n     ; D[1]          ; 7.670 ; 7.670 ; 7.670 ; 7.670 ;
; SLTSL_n     ; D[2]          ; 7.657 ; 7.690 ; 7.690 ; 7.657 ;
; SLTSL_n     ; D[3]          ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; SLTSL_n     ; D[4]          ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; SLTSL_n     ; D[5]          ; 7.244 ; 7.244 ; 7.244 ; 7.244 ;
; SLTSL_n     ; D[6]          ; 7.278 ; 7.278 ; 7.278 ; 7.278 ;
; SLTSL_n     ; D[7]          ; 7.400 ; 7.400 ; 7.400 ; 7.400 ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.379 ; 7.379 ; 7.379 ; 7.379 ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; SLTSL_n     ; FL_ADDR[17]   ; 7.095 ;       ;       ; 7.095 ;
; SLTSL_n     ; FL_CE_N       ; 7.016 ; 7.259 ; 7.259 ; 7.016 ;
; SLTSL_n     ; LEDG[0]       ;       ; 6.581 ; 6.581 ;       ;
; SLTSL_n     ; LEDG[1]       ;       ; 6.601 ; 6.601 ;       ;
; SLTSL_n     ; LEDG[3]       ; 6.586 ;       ;       ; 6.586 ;
; SLTSL_n     ; LEDG[4]       ; 6.569 ;       ;       ; 6.569 ;
; SLTSL_n     ; LEDG[5]       ; 6.824 ;       ;       ; 6.824 ;
; SLTSL_n     ; LEDG[6]       ; 6.829 ;       ;       ; 6.829 ;
; SLTSL_n     ; LEDR[6]       ;       ; 7.176 ; 7.176 ;       ;
; SLTSL_n     ; LEDR[8]       ;       ; 6.858 ; 6.858 ;       ;
; SLTSL_n     ; SRAM_CE_N     ; 6.889 ;       ;       ; 6.889 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.399 ; 7.399 ; 7.399 ; 7.399 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.409 ; 7.409 ; 7.409 ; 7.409 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.396 ; 7.396 ; 7.396 ; 7.396 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.390 ; 7.390 ; 7.390 ; 7.390 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.390 ; 7.390 ; 7.390 ; 7.390 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.394 ; 7.394 ; 7.394 ; 7.394 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.394 ; 7.394 ; 7.394 ; 7.394 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.581 ; 7.581 ; 7.581 ; 7.581 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.397 ; 7.397 ; 7.397 ; 7.397 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.591 ; 7.591 ; 7.591 ; 7.591 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.591 ; 7.591 ; 7.591 ; 7.591 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; SLTSL_n     ; U1OE_n        ; 6.251 ;       ;       ; 6.251 ;
; SRAM_DQ[0]  ; D[0]          ; 7.692 ; 7.692 ; 7.692 ; 7.692 ;
; SRAM_DQ[1]  ; D[1]          ; 8.146 ; 8.146 ; 8.146 ; 8.146 ;
; SRAM_DQ[2]  ; D[2]          ; 7.339 ;       ;       ; 7.339 ;
; SRAM_DQ[3]  ; D[3]          ; 6.847 ;       ;       ; 6.847 ;
; SRAM_DQ[4]  ; D[4]          ; 7.571 ; 7.571 ; 7.571 ; 7.571 ;
; SRAM_DQ[5]  ; D[5]          ; 7.030 ;       ;       ; 7.030 ;
; SRAM_DQ[6]  ; D[6]          ; 6.972 ;       ;       ; 6.972 ;
; SRAM_DQ[7]  ; D[7]          ; 7.236 ;       ;       ; 7.236 ;
; SRAM_DQ[8]  ; D[0]          ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; SRAM_DQ[9]  ; D[1]          ; 8.090 ; 8.090 ; 8.090 ; 8.090 ;
; SRAM_DQ[10] ; D[2]          ; 7.147 ;       ;       ; 7.147 ;
; SRAM_DQ[11] ; D[3]          ; 6.901 ; 6.901 ; 6.901 ; 6.901 ;
; SRAM_DQ[12] ; D[4]          ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; SRAM_DQ[13] ; D[5]          ; 6.751 ;       ;       ; 6.751 ;
; SRAM_DQ[14] ; D[6]          ; 6.875 ;       ;       ; 6.875 ;
; SRAM_DQ[15] ; D[7]          ; 7.220 ;       ;       ; 7.220 ;
; SW[0]       ; D[1]          ;       ; 3.562 ; 3.562 ;       ;
; SW[0]       ; LEDR[0]       ; 2.289 ;       ;       ; 2.289 ;
; SW[1]       ; D[1]          ; 3.882 ; 3.882 ; 3.882 ; 3.882 ;
; SW[1]       ; LEDR[1]       ; 2.423 ;       ;       ; 2.423 ;
; SW[2]       ; D[2]          ;       ; 4.247 ; 4.247 ;       ;
; SW[2]       ; LEDR[2]       ; 2.614 ;       ;       ; 2.614 ;
; SW[3]       ; D[2]          ;       ; 4.504 ; 4.504 ;       ;
; SW[3]       ; LEDR[3]       ; 2.538 ;       ;       ; 2.538 ;
; SW[7]       ; D[1]          ; 3.817 ;       ;       ; 3.817 ;
; SW[8]       ; D[0]          ; 4.619 ; 4.619 ; 4.619 ; 4.619 ;
; SW[8]       ; D[1]          ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; SW[8]       ; D[2]          ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; SW[8]       ; D[3]          ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[8]       ; D[4]          ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[8]       ; D[5]          ; 4.745 ; 4.745 ; 4.745 ; 4.745 ;
; SW[8]       ; D[6]          ; 5.002 ; 5.002 ; 5.002 ; 5.002 ;
; SW[8]       ; D[7]          ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW[8]       ; LEDG[1]       ; 4.457 ;       ;       ; 4.457 ;
; SW[8]       ; SRAM_CE_N     ;       ; 4.745 ; 4.745 ;       ;
; SW[8]       ; SRAM_DQ[0]    ; 4.063 ; 4.063 ; 4.063 ; 4.063 ;
; SW[8]       ; SRAM_DQ[1]    ; 4.073 ; 4.073 ; 4.073 ; 4.073 ;
; SW[8]       ; SRAM_DQ[2]    ; 4.060 ; 4.060 ; 4.060 ; 4.060 ;
; SW[8]       ; SRAM_DQ[3]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; SW[8]       ; SRAM_DQ[4]    ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; SW[8]       ; SRAM_DQ[5]    ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; SW[8]       ; SRAM_DQ[6]    ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; SW[8]       ; SRAM_DQ[7]    ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; SW[8]       ; SRAM_DQ[8]    ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; SW[8]       ; SRAM_DQ[9]    ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; SW[8]       ; SRAM_DQ[10]   ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; SW[8]       ; SRAM_DQ[11]   ; 4.039 ; 4.039 ; 4.039 ; 4.039 ;
; SW[8]       ; SRAM_DQ[12]   ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; SW[8]       ; SRAM_DQ[13]   ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; SW[8]       ; SRAM_DQ[14]   ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; SW[8]       ; SRAM_DQ[15]   ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW[9]       ; D[0]          ; 4.033 ; 4.033 ; 4.033 ; 4.033 ;
; SW[9]       ; D[1]          ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; SW[9]       ; D[2]          ; 5.523 ; 5.490 ; 5.490 ; 5.523 ;
; SW[9]       ; D[3]          ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; SW[9]       ; D[4]          ; 5.238 ; 5.238 ; 5.238 ; 5.238 ;
; SW[9]       ; D[5]          ; 5.077 ; 5.077 ; 5.077 ; 5.077 ;
; SW[9]       ; D[6]          ; 5.111 ; 5.111 ; 5.111 ; 5.111 ;
; SW[9]       ; D[7]          ; 5.233 ; 5.233 ; 5.233 ; 5.233 ;
; SW[9]       ; FL_ADDR[14]   ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; SW[9]       ; FL_ADDR[15]   ; 5.212 ; 5.212 ; 5.212 ; 5.212 ;
; SW[9]       ; FL_ADDR[16]   ; 5.214 ; 5.214 ; 5.214 ; 5.214 ;
; SW[9]       ; FL_ADDR[17]   ;       ; 4.928 ; 4.928 ;       ;
; SW[9]       ; FL_CE_N       ; 5.092 ; 4.849 ; 4.849 ; 5.092 ;
; SW[9]       ; LEDG[0]       ; 4.414 ;       ;       ; 4.414 ;
; SW[9]       ; LEDG[1]       ; 4.406 ;       ;       ; 4.406 ;
; SW[9]       ; LEDG[3]       ;       ; 4.419 ; 4.419 ;       ;
; SW[9]       ; LEDG[4]       ;       ; 4.402 ; 4.402 ;       ;
; SW[9]       ; LEDG[5]       ;       ; 4.657 ; 4.657 ;       ;
; SW[9]       ; LEDG[6]       ;       ; 4.662 ; 4.662 ;       ;
; SW[9]       ; LEDR[6]       ; 5.009 ;       ;       ; 5.009 ;
; SW[9]       ; LEDR[8]       ; 4.691 ;       ;       ; 4.691 ;
; SW[9]       ; SRAM_CE_N     ;       ; 4.694 ; 4.694 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 5.232 ; 5.232 ; 5.232 ; 5.232 ;
; SW[9]       ; SRAM_DQ[1]    ; 5.242 ; 5.242 ; 5.242 ; 5.242 ;
; SW[9]       ; SRAM_DQ[2]    ; 5.229 ; 5.229 ; 5.229 ; 5.229 ;
; SW[9]       ; SRAM_DQ[3]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW[9]       ; SRAM_DQ[4]    ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; SW[9]       ; SRAM_DQ[5]    ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; SW[9]       ; SRAM_DQ[6]    ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[9]       ; SRAM_DQ[7]    ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[9]       ; SRAM_DQ[8]    ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; SW[9]       ; SRAM_DQ[9]    ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; SW[9]       ; SRAM_DQ[10]   ; 5.414 ; 5.414 ; 5.414 ; 5.414 ;
; SW[9]       ; SRAM_DQ[11]   ; 5.217 ; 5.217 ; 5.217 ; 5.217 ;
; SW[9]       ; SRAM_DQ[12]   ; 5.230 ; 5.230 ; 5.230 ; 5.230 ;
; SW[9]       ; SRAM_DQ[13]   ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; SW[9]       ; SRAM_DQ[14]   ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; SW[9]       ; SRAM_DQ[15]   ; 5.415 ; 5.415 ; 5.415 ; 5.415 ;
; SW[9]       ; U1OE_n        ;       ; 4.084 ; 4.084 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.566 ; 6.566 ; 6.566 ; 6.566 ;
; WR_n        ; SRAM_DQ[1]    ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; WR_n        ; SRAM_DQ[2]    ; 6.563 ; 6.563 ; 6.563 ; 6.563 ;
; WR_n        ; SRAM_DQ[3]    ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; WR_n        ; SRAM_DQ[4]    ; 6.557 ; 6.557 ; 6.557 ; 6.557 ;
; WR_n        ; SRAM_DQ[5]    ; 6.557 ; 6.557 ; 6.557 ; 6.557 ;
; WR_n        ; SRAM_DQ[6]    ; 6.517 ; 6.517 ; 6.517 ; 6.517 ;
; WR_n        ; SRAM_DQ[7]    ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; WR_n        ; SRAM_DQ[8]    ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; WR_n        ; SRAM_DQ[9]    ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; WR_n        ; SRAM_DQ[10]   ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; WR_n        ; SRAM_DQ[11]   ; 6.541 ; 6.541 ; 6.541 ; 6.541 ;
; WR_n        ; SRAM_DQ[12]   ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; WR_n        ; SRAM_DQ[13]   ; 6.748 ; 6.748 ; 6.748 ; 6.748 ;
; WR_n        ; SRAM_DQ[14]   ; 6.748 ; 6.748 ; 6.748 ; 6.748 ;
; WR_n        ; SRAM_DQ[15]   ; 6.739 ; 6.739 ; 6.739 ; 6.739 ;
; WR_n        ; SRAM_WE_N     ; 5.596 ;       ;       ; 5.596 ;
; WR_n        ; U1OE_n        ; 7.051 ;       ;       ; 7.051 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 8.177 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.366 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.177 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.400 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.501 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.501 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.825 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.816 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.811 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.143 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.192 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.202 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.189 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.199 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.183 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.183 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.143 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.161 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.374 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.177 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.190 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.384 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.384 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.375 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.663 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.852 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.663 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.886 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.987 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.987 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.311 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.302 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.297 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.265 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.314 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.324 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.311 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.321 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.305 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.305 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.265 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.283 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.307 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.307 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.494 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.297 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.310 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.504 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.504 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.495 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 4.700 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.889 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.700 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.923 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.024 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.024 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.348 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.339 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.334 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.143 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.192 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.202 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.189 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.199 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.183 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.183 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.143 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.161 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.374 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.177 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.190 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.384 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.384 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.375 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.700 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.889 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.700 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.923 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.024 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.024 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.348 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.339 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.334 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.143 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.192 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.202 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.189 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.199 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.183 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.183 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.143 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.161 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.187 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.187 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.374 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.177 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.190 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.384 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.384 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.375 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 8.177     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.366     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.177     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.400     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.501     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.501     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.825     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.816     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.811     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.143     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.192     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.202     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.189     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.199     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.183     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.183     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.143     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.161     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.187     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.187     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.374     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.177     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.190     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.384     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.384     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.375     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.663     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.852     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.663     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.886     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.987     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.987     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 9.311     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 9.302     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.297     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.265     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.314     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.324     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.311     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.321     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.305     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.305     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.265     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.283     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.307     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.307     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.494     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.297     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.310     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.504     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.504     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.495     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 4.700     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.889     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.700     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.923     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.024     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.024     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.348     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.339     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.334     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.143     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.192     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.202     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.189     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.199     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.183     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.183     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.143     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.161     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.187     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.187     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.374     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.177     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.190     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.384     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.384     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.375     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.700     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.889     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.700     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.923     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.024     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.024     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 5.348     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 5.339     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 5.334     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.143     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.192     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.202     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.189     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.199     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.183     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.183     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.143     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.161     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.187     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.187     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.374     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.177     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.190     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.384     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.384     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.375     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+----------+----------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack ; -7.410   ; -14.007  ; -0.420   ; -3.494  ; -2.977              ;
;  A[2]            ; -2.736   ; -14.007  ; 1.946    ; -3.494  ; -2.977              ;
;  CLOCK_50        ; 1.343    ; -1.864   ; N/A      ; N/A     ; -1.631              ;
;  clock_i         ; -7.410   ; -0.194   ; -0.420   ; 0.582   ; -0.611              ;
;  sd_sel_q[0]     ; -0.639   ; -0.055   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -230.106 ; -107.148 ; -0.42    ; -31.438 ; -170.428            ;
;  A[2]            ; -10.871  ; -105.284 ; 0.000    ; -31.438 ; -110.141            ;
;  CLOCK_50        ; 0.000    ; -1.864   ; N/A      ; N/A     ; -2.853              ;
;  clock_i         ; -218.596 ; -0.194   ; -0.420   ; 0.000   ; -57.434             ;
;  sd_sel_q[0]     ; -0.639   ; -0.055   ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+----------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.427  ; 1.427  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.427  ; 1.427  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.977  ; 3.977  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.977  ; 3.977  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.384  ; 3.384  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.067  ; 1.067  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.634  ; 0.634  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.523 ; -1.523 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.523 ; -1.523 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.570 ; -1.570 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.484 ; -4.484 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.484 ; -4.484 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.527 ; -4.527 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 6.549  ; 6.549  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 5.682  ; 5.682  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 4.958  ; 4.958  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.365  ; 0.365  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 5.240  ; 5.240  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 5.818  ; 5.818  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 5.902  ; 5.902  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 6.287  ; 6.287  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 6.549  ; 6.549  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 5.624  ; 5.624  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 4.121  ; 4.121  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.771  ; 3.771  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.866  ; 2.866  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 5.624  ; 5.624  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 3.447  ; 3.447  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.646  ; 1.646  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.613  ; 2.613  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.359  ; 2.359  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.687 ; -1.687 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.687 ; -1.687 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.085  ; 0.085  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.734 ; -1.734 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -4.648 ; -4.648 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -4.648 ; -4.648 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -4.695 ; -4.695 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 13.618 ; 13.618 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 9.368  ; 9.368  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 8.644  ; 8.644  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 4.051  ; 4.051  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 8.439  ; 8.439  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 10.955 ; 10.955 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 11.039 ; 11.039 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 11.424 ; 11.424 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 11.686 ; 11.686 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 11.802 ; 11.802 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 13.618 ; 13.618 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 11.534 ; 11.534 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 12.747 ; 12.747 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 13.041 ; 13.041 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 11.548 ; 11.548 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 11.465 ; 11.465 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 8.888  ; 8.888  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 6.908  ; 6.908  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 6.226  ; 6.226  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 6.908  ; 6.908  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 5.526  ; 5.526  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 4.910  ; 4.910  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.165  ; 5.165  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 4.686  ; 4.686  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 5.926  ; 5.926  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 5.384  ; 5.384  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.816  ; 7.816  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.816  ; 7.816  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 7.944  ; 7.944  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 7.900  ; 7.900  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.082  ; 4.082  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.082  ; 4.082  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 6.912  ; 6.912  ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; 7.469  ; 7.469  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; 7.610  ; 7.610  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.822  ; 1.822  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.822  ; 1.822  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 2.501  ; 2.501  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.501  ; 2.501  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.654  ; 1.654  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.145  ; 2.145  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.321 ; -0.321 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 7.135  ; 7.135  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 7.135  ; 7.135  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 7.007  ; 7.007  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 12.389 ; 12.389 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 12.208 ; 12.208 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 12.389 ; 12.389 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.546  ; 0.546  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.769 ; -1.769 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -2.053 ; -2.053 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.546  ; 0.546  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -1.954 ; -1.954 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -2.144 ; -2.144 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.172 ; -2.172 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -2.371 ; -2.371 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -2.491 ; -2.491 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.095  ; 2.095  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.114  ; 0.114  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.463  ; 0.463  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.736  ; 0.736  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.944 ; -0.944 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.342  ; 1.342  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.054  ; 2.054  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.095  ; 2.095  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 1.755  ; 1.755  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 7.612  ; 7.612  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 7.612  ; 7.612  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 1.135  ; 1.135  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 7.484  ; 7.484  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 12.866 ; 12.866 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 12.676 ; 12.676 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 12.866 ; 12.866 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.595 ; -0.595 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.256 ; -3.256 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.168 ; -3.168 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.595 ; -0.595 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.091 ; -3.091 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -3.740 ; -3.740 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -3.768 ; -3.768 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -3.967 ; -3.967 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.087 ; -4.087 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -3.863 ; -3.863 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -4.753 ; -4.753 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.048 ; -4.048 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.289 ; -4.289 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.470 ; -4.470 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.076 ; -4.076 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.616 ; -3.616 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.004 ; -3.004 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.125 ; -2.125 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.812 ; -2.812 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -3.087 ; -3.087 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.456 ; -2.456 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.184 ; -2.184 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.319 ; -2.319 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.125 ; -2.125 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.606 ; -2.606 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -2.412 ; -2.412 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.979 ; -2.979 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.979 ; -2.979 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -2.932 ; -2.932 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.192 ; -3.192 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.025 ; -1.025 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.025 ; -1.025 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -2.946 ; -2.946 ; Rise       ; clock_i         ;
; SD2_MISO  ; sd_sel_q[0] ; -3.346 ; -3.346 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT    ; sd_sel_q[0] ; -3.423 ; -3.423 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 8.921  ; 8.921  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 22.846 ; 22.846 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 22.474 ; 22.474 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 22.846 ; 22.846 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 19.436 ; 19.436 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 19.858 ; 19.858 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 20.732 ; 20.732 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 21.005 ; 21.005 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 21.087 ; 21.087 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 21.607 ; 21.607 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 17.410 ; 17.410 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.946 ; 15.946 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 16.061 ; 16.061 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 16.061 ; 16.061 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 17.410 ; 17.410 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 17.807 ; 17.807 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 15.306 ; 15.306 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 14.961 ; 14.961 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 14.956 ; 14.956 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 14.998 ; 14.998 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 15.000 ; 15.000 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 14.988 ; 14.988 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 14.974 ; 14.974 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 15.306 ; 15.306 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 17.184 ; 17.184 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 15.918 ; 15.918 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 17.184 ; 17.184 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 16.059 ; 16.059 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 15.899 ; 15.899 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 15.867 ; 15.867 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.943 ; 15.943 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 16.238 ; 16.238 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 10.699 ; 10.699 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 9.904  ; 9.904  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 9.997  ; 9.997  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.050  ; 9.050  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 9.910  ; 9.910  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 9.868  ; 9.868  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 10.513 ; 10.513 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 10.699 ; 10.699 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.721 ; 14.721 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 13.060 ; 13.060 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.193 ; 11.193 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.721 ; 14.721 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.183 ; 11.183 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 10.487 ; 10.487 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.900  ; 9.900  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 8.921  ; 8.921  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 24.854 ; 24.854 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 24.354 ; 24.354 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 24.854 ; 24.854 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 22.281 ; 22.281 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 22.537 ; 22.537 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 22.655 ; 22.655 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 24.004 ; 24.004 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 24.086 ; 24.086 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 24.606 ; 24.606 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 15.696 ; 15.696 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 9.939  ; 9.939  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.257 ; 15.257 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 15.689 ; 15.689 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 15.696 ; 15.696 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 14.090 ; 14.090 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.562 ; 15.562 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 12.487 ; 12.487 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 12.370 ; 12.370 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 12.487 ; 12.487 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 12.172 ; 12.172 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 12.176 ; 12.176 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 11.840 ; 11.840 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 11.835 ; 11.835 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 11.840 ; 11.840 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 12.948 ; 12.948 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.490 ; 12.490 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 11.688 ; 11.688 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.161 ; 12.161 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 12.530 ; 12.530 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 11.733 ; 11.733 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 12.948 ; 12.948 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.622 ; 12.622 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 14.348 ; 14.348 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 13.763 ; 13.763 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 13.640 ; 13.640 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 9.050  ; 9.050  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 13.769 ; 13.769 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 13.511 ; 13.511 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.157 ; 14.157 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 14.348 ; 14.348 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.493 ; 14.493 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.493 ; 14.493 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 13.093 ; 13.093 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 18.249 ; 18.249 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 10.949 ; 10.949 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 16.048 ; 16.048 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 17.746 ; 17.746 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 17.503 ; 17.503 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 18.249 ; 18.249 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 14.130 ; 14.130 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 18.019 ; 18.019 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 18.005 ; 18.005 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.900  ; 9.900  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 13.228 ; 13.228 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 13.228 ; 13.228 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 12.598 ; 12.598 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 11.404 ; 11.404 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 10.222 ; 10.222 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 10.553 ; 10.553 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 11.328 ; 11.328 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 11.410 ; 11.410 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 11.930 ; 11.930 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.018  ; 8.018  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.018  ; 8.018  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.080  ; 7.080  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.387  ; 7.387  ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 7.978  ; 7.978  ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 7.110  ; 7.110  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.370  ; 8.370  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 9.062  ; 8.546  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.268  ; 8.268  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.546  ; 8.546  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 9.062  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 5.510  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 5.510  ;        ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;        ; 5.564  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 8.546  ; 9.062  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 8.268  ; 8.268  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 8.546  ; 8.546  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 9.062  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 5.510  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 5.510  ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 5.564  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 4.025 ; 4.025 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.387 ; 4.387 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.320 ; 5.320 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.271 ; 5.271 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.566 ; 4.566 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.889 ; 4.889 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.499 ; 4.499 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.387 ; 4.387 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.497 ; 4.497 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.514 ; 4.514 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.760 ; 4.760 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.979 ; 4.979 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 5.124 ; 5.124 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 5.126 ; 5.126 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 4.760 ; 4.760 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.622 ; 4.622 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 6.187 ; 6.187 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 6.187 ; 6.187 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 6.220 ; 6.220 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 6.238 ; 6.238 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 6.229 ; 6.229 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 6.223 ; 6.223 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 6.209 ; 6.209 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 6.333 ; 6.333 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 7.062 ; 7.062 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 7.107 ; 7.107 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.648 ; 7.648 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.238 ; 7.238 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 7.086 ; 7.086 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 7.062 ; 7.062 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 7.116 ; 7.116 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 7.226 ; 7.226 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.024 ; 4.024 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.326 ; 4.326 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 4.423 ; 4.423 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.024 ; 4.024 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.331 ; 4.331 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.362 ; 4.362 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.617 ; 4.617 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.621 ; 4.621 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.221 ; 4.221 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.549 ; 5.549 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.841 ; 4.841 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.221 ; 4.221 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 4.818 ; 4.818 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.711 ; 4.711 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.236 ; 4.236 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 4.025 ; 4.025 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.387 ; 4.387 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 5.555 ; 5.555 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 5.271 ; 5.271 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.566 ; 4.566 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.889 ; 4.889 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.499 ; 4.499 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.387 ; 4.387 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.497 ; 4.497 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.514 ; 4.514 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.760 ; 4.760 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.269 ; 5.269 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 4.979 ; 4.979 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 5.124 ; 5.124 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 5.126 ; 5.126 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 4.760 ; 4.760 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.622 ; 4.622 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 5.636 ; 5.636 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 5.687 ; 5.687 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 5.761 ; 5.761 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 5.645 ; 5.645 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 5.643 ; 5.643 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 5.638 ; 5.638 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 5.636 ; 5.636 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 5.636 ; 5.636 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 5.537 ; 5.537 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 5.821 ; 5.821 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 5.537 ; 5.537 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 5.689 ; 5.689 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 5.823 ; 5.823 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 5.553 ; 5.553 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 5.979 ; 5.979 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 5.849 ; 5.849 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.024 ; 4.024 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 4.326 ; 4.326 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 4.423 ; 4.423 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.024 ; 4.024 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 4.331 ; 4.331 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.362 ; 4.362 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.617 ; 4.617 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.621 ; 4.621 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.221 ; 4.221 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 4.841 ; 4.841 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.221 ; 4.221 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.739 ; 5.739 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.576 ; 6.576 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.991 ; 6.991 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 6.977 ; 6.977 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.871 ; 6.871 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.711 ; 4.711 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.836 ; 6.836 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.822 ; 6.822 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.236 ; 4.236 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 4.122 ; 4.122 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.482 ; 5.482 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.265 ; 5.265 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.478 ; 4.478 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.629 ; 4.629 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.816 ; 4.816 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.122 ; 4.122 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 4.231 ; 4.231 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.514 ; 4.514 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.179 ; 4.179 ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.179 ; 4.179 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.773 ; 3.773 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.894 ; 3.894 ; Rise       ; clock_i         ;
; SD_CLK         ; clock_i     ; 4.127 ; 4.127 ; Rise       ; clock_i         ;
; SD_CMD         ; clock_i     ; 3.803 ; 3.803 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.205 ; 4.205 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.204 ; 3.204 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.204 ; 3.204 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.622 ; 3.622 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.758 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.595 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.595 ;       ; Rise       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ;       ; 2.620 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.204 ; 3.204 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.204 ; 3.204 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 3.622 ; 3.622 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.758 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.595 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.595 ; Fall       ; sd_sel_q[0]     ;
; SD_DAT3        ; sd_sel_q[0] ; 2.620 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 25.939 ; 25.939 ; 25.939 ; 25.939 ;
; A[0]        ; D[1]          ; 25.754 ; 25.754 ; 25.754 ; 25.754 ;
; A[0]        ; D[2]          ; 24.020 ; 24.020 ; 24.020 ; 24.020 ;
; A[0]        ; D[3]          ; 24.314 ; 24.314 ; 24.314 ; 24.314 ;
; A[0]        ; D[4]          ; 24.314 ; 24.314 ; 24.314 ; 24.314 ;
; A[0]        ; D[5]          ; 24.929 ; 24.929 ; 24.929 ; 24.929 ;
; A[0]        ; D[6]          ; 24.919 ; 24.919 ; 24.919 ; 24.919 ;
; A[0]        ; D[7]          ; 24.915 ; 24.915 ; 24.915 ; 24.915 ;
; A[0]        ; FL_ADDR[0]    ; 11.304 ;        ;        ; 11.304 ;
; A[0]        ; FL_ADDR[14]   ; 16.715 ; 16.715 ; 16.715 ; 16.715 ;
; A[0]        ; FL_ADDR[15]   ; 17.147 ; 17.147 ; 17.147 ; 17.147 ;
; A[0]        ; FL_ADDR[16]   ; 17.154 ; 17.154 ; 17.154 ; 17.154 ;
; A[0]        ; FL_ADDR[17]   ; 16.107 ;        ;        ; 16.107 ;
; A[0]        ; FL_CE_N       ; 16.155 ; 17.020 ; 17.020 ; 16.155 ;
; A[0]        ; LEDG[0]       ;        ; 15.221 ; 15.221 ;        ;
; A[0]        ; LEDG[1]       ;        ; 15.314 ; 15.314 ;        ;
; A[0]        ; LEDG[2]       ; 14.367 ;        ;        ; 14.367 ;
; A[0]        ; LEDG[3]       ; 15.227 ;        ;        ; 15.227 ;
; A[0]        ; LEDG[4]       ; 15.185 ;        ;        ; 15.185 ;
; A[0]        ; LEDG[5]       ; 15.830 ;        ;        ; 15.830 ;
; A[0]        ; LEDG[6]       ; 16.016 ;        ;        ; 16.016 ;
; A[0]        ; LEDR[6]       ;        ; 16.510 ; 16.510 ;        ;
; A[0]        ; LEDR[8]       ;        ; 14.902 ; 14.902 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.256 ;        ;        ; 11.256 ;
; A[0]        ; SRAM_CE_N     ; 15.804 ;        ;        ; 15.804 ;
; A[0]        ; SRAM_DQ[0]    ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[0]        ; SRAM_DQ[1]    ; 17.221 ; 17.221 ; 17.221 ; 17.221 ;
; A[0]        ; SRAM_DQ[2]    ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[0]        ; SRAM_DQ[3]    ; 17.221 ; 17.221 ; 17.221 ; 17.221 ;
; A[0]        ; SRAM_DQ[4]    ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; A[0]        ; SRAM_DQ[5]    ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; A[0]        ; SRAM_DQ[6]    ; 17.162 ; 17.162 ; 17.162 ; 17.162 ;
; A[0]        ; SRAM_DQ[7]    ; 17.180 ; 17.180 ; 17.180 ; 17.180 ;
; A[0]        ; SRAM_DQ[8]    ; 17.295 ; 17.295 ; 17.295 ; 17.295 ;
; A[0]        ; SRAM_DQ[9]    ; 17.295 ; 17.295 ; 17.295 ; 17.295 ;
; A[0]        ; SRAM_DQ[10]   ; 17.760 ; 17.760 ; 17.760 ; 17.760 ;
; A[0]        ; SRAM_DQ[11]   ; 17.285 ; 17.285 ; 17.285 ; 17.285 ;
; A[0]        ; SRAM_DQ[12]   ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; A[0]        ; SRAM_DQ[13]   ; 17.770 ; 17.770 ; 17.770 ; 17.770 ;
; A[0]        ; SRAM_DQ[14]   ; 17.770 ; 17.770 ; 17.770 ; 17.770 ;
; A[0]        ; SRAM_DQ[15]   ; 17.760 ; 17.760 ; 17.760 ; 17.760 ;
; A[1]        ; D[0]          ; 25.215 ; 25.215 ; 25.215 ; 25.215 ;
; A[1]        ; D[1]          ; 25.030 ; 25.030 ; 25.030 ; 25.030 ;
; A[1]        ; D[2]          ; 24.638 ; 24.638 ; 24.638 ; 24.638 ;
; A[1]        ; D[3]          ; 24.932 ; 24.932 ; 24.932 ; 24.932 ;
; A[1]        ; D[4]          ; 24.932 ; 24.932 ; 24.932 ; 24.932 ;
; A[1]        ; D[5]          ; 25.547 ; 25.547 ; 25.547 ; 25.547 ;
; A[1]        ; D[6]          ; 25.537 ; 25.537 ; 25.537 ; 25.537 ;
; A[1]        ; D[7]          ; 25.533 ; 25.533 ; 25.533 ; 25.533 ;
; A[1]        ; FL_ADDR[1]    ; 10.791 ;        ;        ; 10.791 ;
; A[1]        ; FL_ADDR[14]   ; 15.991 ; 15.991 ; 15.991 ; 15.991 ;
; A[1]        ; FL_ADDR[15]   ; 16.423 ; 16.423 ; 16.423 ; 16.423 ;
; A[1]        ; FL_ADDR[16]   ; 16.430 ; 16.430 ; 16.430 ; 16.430 ;
; A[1]        ; FL_ADDR[17]   ; 15.383 ;        ;        ; 15.383 ;
; A[1]        ; FL_CE_N       ; 15.431 ; 16.296 ; 16.296 ; 15.431 ;
; A[1]        ; LEDG[0]       ;        ; 14.497 ; 14.497 ;        ;
; A[1]        ; LEDG[1]       ;        ; 14.590 ; 14.590 ;        ;
; A[1]        ; LEDG[2]       ; 13.643 ;        ;        ; 13.643 ;
; A[1]        ; LEDG[3]       ; 14.503 ;        ;        ; 14.503 ;
; A[1]        ; LEDG[4]       ; 14.461 ;        ;        ; 14.461 ;
; A[1]        ; LEDG[5]       ; 15.106 ;        ;        ; 15.106 ;
; A[1]        ; LEDG[6]       ; 15.292 ;        ;        ; 15.292 ;
; A[1]        ; LEDR[6]       ;        ; 15.786 ; 15.786 ;        ;
; A[1]        ; LEDR[8]       ;        ; 14.178 ; 14.178 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.329 ;        ;        ; 11.329 ;
; A[1]        ; SRAM_CE_N     ; 15.080 ;        ;        ; 15.080 ;
; A[1]        ; SRAM_DQ[0]    ; 16.487 ; 16.487 ; 16.487 ; 16.487 ;
; A[1]        ; SRAM_DQ[1]    ; 16.497 ; 16.497 ; 16.497 ; 16.497 ;
; A[1]        ; SRAM_DQ[2]    ; 16.487 ; 16.487 ; 16.487 ; 16.487 ;
; A[1]        ; SRAM_DQ[3]    ; 16.497 ; 16.497 ; 16.497 ; 16.497 ;
; A[1]        ; SRAM_DQ[4]    ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; A[1]        ; SRAM_DQ[5]    ; 16.481 ; 16.481 ; 16.481 ; 16.481 ;
; A[1]        ; SRAM_DQ[6]    ; 16.438 ; 16.438 ; 16.438 ; 16.438 ;
; A[1]        ; SRAM_DQ[7]    ; 16.456 ; 16.456 ; 16.456 ; 16.456 ;
; A[1]        ; SRAM_DQ[8]    ; 16.571 ; 16.571 ; 16.571 ; 16.571 ;
; A[1]        ; SRAM_DQ[9]    ; 16.571 ; 16.571 ; 16.571 ; 16.571 ;
; A[1]        ; SRAM_DQ[10]   ; 17.036 ; 17.036 ; 17.036 ; 17.036 ;
; A[1]        ; SRAM_DQ[11]   ; 16.561 ; 16.561 ; 16.561 ; 16.561 ;
; A[1]        ; SRAM_DQ[12]   ; 16.569 ; 16.569 ; 16.569 ; 16.569 ;
; A[1]        ; SRAM_DQ[13]   ; 17.046 ; 17.046 ; 17.046 ; 17.046 ;
; A[1]        ; SRAM_DQ[14]   ; 17.046 ; 17.046 ; 17.046 ; 17.046 ;
; A[1]        ; SRAM_DQ[15]   ; 17.036 ; 17.036 ; 17.036 ; 17.036 ;
; A[3]        ; BUSDIR_n      ;        ; 12.780 ; 12.780 ;        ;
; A[3]        ; D[0]          ; 25.010 ; 25.010 ; 25.010 ; 25.010 ;
; A[3]        ; D[1]          ; 24.825 ; 24.825 ; 24.825 ; 24.825 ;
; A[3]        ; D[2]          ; 24.377 ; 24.377 ; 24.377 ; 24.377 ;
; A[3]        ; D[3]          ; 24.671 ; 24.671 ; 24.671 ; 24.671 ;
; A[3]        ; D[4]          ; 24.671 ; 24.671 ; 24.671 ; 24.671 ;
; A[3]        ; D[5]          ; 25.286 ; 25.286 ; 25.286 ; 25.286 ;
; A[3]        ; D[6]          ; 25.276 ; 25.276 ; 25.276 ; 25.276 ;
; A[3]        ; D[7]          ; 25.272 ; 25.272 ; 25.272 ; 25.272 ;
; A[3]        ; FL_ADDR[3]    ; 10.134 ;        ;        ; 10.134 ;
; A[3]        ; FL_ADDR[14]   ; 15.786 ; 15.786 ; 15.786 ; 15.786 ;
; A[3]        ; FL_ADDR[15]   ; 16.218 ; 16.218 ; 16.218 ; 16.218 ;
; A[3]        ; FL_ADDR[16]   ; 16.225 ; 16.225 ; 16.225 ; 16.225 ;
; A[3]        ; FL_ADDR[17]   ; 15.178 ;        ;        ; 15.178 ;
; A[3]        ; FL_CE_N       ; 15.226 ; 16.091 ; 16.091 ; 15.226 ;
; A[3]        ; LEDG[0]       ;        ; 14.292 ; 14.292 ;        ;
; A[3]        ; LEDG[1]       ;        ; 14.385 ; 14.385 ;        ;
; A[3]        ; LEDG[2]       ; 13.438 ;        ;        ; 13.438 ;
; A[3]        ; LEDG[3]       ; 14.298 ;        ;        ; 14.298 ;
; A[3]        ; LEDG[4]       ; 14.256 ;        ;        ; 14.256 ;
; A[3]        ; LEDG[5]       ; 14.901 ;        ;        ; 14.901 ;
; A[3]        ; LEDG[6]       ; 15.087 ;        ;        ; 15.087 ;
; A[3]        ; LEDR[6]       ;        ; 15.581 ; 15.581 ;        ;
; A[3]        ; LEDR[8]       ;        ; 13.973 ; 13.973 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.947 ;        ;        ; 10.947 ;
; A[3]        ; SRAM_CE_N     ; 14.875 ;        ;        ; 14.875 ;
; A[3]        ; SRAM_DQ[0]    ; 16.282 ; 16.282 ; 16.282 ; 16.282 ;
; A[3]        ; SRAM_DQ[1]    ; 16.292 ; 16.292 ; 16.292 ; 16.292 ;
; A[3]        ; SRAM_DQ[2]    ; 16.282 ; 16.282 ; 16.282 ; 16.282 ;
; A[3]        ; SRAM_DQ[3]    ; 16.292 ; 16.292 ; 16.292 ; 16.292 ;
; A[3]        ; SRAM_DQ[4]    ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; A[3]        ; SRAM_DQ[5]    ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; A[3]        ; SRAM_DQ[6]    ; 16.233 ; 16.233 ; 16.233 ; 16.233 ;
; A[3]        ; SRAM_DQ[7]    ; 16.251 ; 16.251 ; 16.251 ; 16.251 ;
; A[3]        ; SRAM_DQ[8]    ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; A[3]        ; SRAM_DQ[9]    ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; A[3]        ; SRAM_DQ[10]   ; 16.831 ; 16.831 ; 16.831 ; 16.831 ;
; A[3]        ; SRAM_DQ[11]   ; 16.356 ; 16.356 ; 16.356 ; 16.356 ;
; A[3]        ; SRAM_DQ[12]   ; 16.364 ; 16.364 ; 16.364 ; 16.364 ;
; A[3]        ; SRAM_DQ[13]   ; 16.841 ; 16.841 ; 16.841 ; 16.841 ;
; A[3]        ; SRAM_DQ[14]   ; 16.841 ; 16.841 ; 16.841 ; 16.841 ;
; A[3]        ; SRAM_DQ[15]   ; 16.831 ; 16.831 ; 16.831 ; 16.831 ;
; A[3]        ; U1OE_n        ;        ; 13.759 ; 13.759 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 15.665 ; 15.665 ;        ;
; A[4]        ; D[0]          ; 27.018 ; 27.018 ; 27.018 ; 27.018 ;
; A[4]        ; D[1]          ; 26.596 ; 26.596 ; 26.596 ; 26.596 ;
; A[4]        ; D[2]          ; 27.073 ; 27.073 ; 27.073 ; 27.073 ;
; A[4]        ; D[3]          ; 27.367 ; 27.367 ; 27.367 ; 27.367 ;
; A[4]        ; D[4]          ; 27.367 ; 27.367 ; 27.367 ; 27.367 ;
; A[4]        ; D[5]          ; 27.982 ; 27.982 ; 27.982 ; 27.982 ;
; A[4]        ; D[6]          ; 27.972 ; 27.972 ; 27.972 ; 27.972 ;
; A[4]        ; D[7]          ; 27.968 ; 27.968 ; 27.968 ; 27.968 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 18.302 ; 18.302 ; 18.302 ; 18.302 ;
; A[4]        ; FL_ADDR[15]   ; 18.734 ; 18.734 ; 18.734 ; 18.734 ;
; A[4]        ; FL_ADDR[16]   ; 18.741 ; 18.741 ; 18.741 ; 18.741 ;
; A[4]        ; FL_ADDR[17]   ; 16.220 ;        ;        ; 16.220 ;
; A[4]        ; FL_CE_N       ; 17.742 ; 18.607 ; 18.607 ; 17.742 ;
; A[4]        ; LEDG[0]       ;        ; 16.808 ; 16.808 ;        ;
; A[4]        ; LEDG[1]       ;        ; 16.901 ; 16.901 ;        ;
; A[4]        ; LEDG[2]       ; 15.954 ;        ;        ; 15.954 ;
; A[4]        ; LEDG[3]       ; 16.814 ;        ;        ; 16.814 ;
; A[4]        ; LEDG[4]       ; 16.772 ;        ;        ; 16.772 ;
; A[4]        ; LEDG[5]       ; 17.417 ;        ;        ; 17.417 ;
; A[4]        ; LEDG[6]       ; 17.603 ;        ;        ; 17.603 ;
; A[4]        ; LEDR[6]       ; 14.862 ; 16.623 ; 16.623 ; 14.862 ;
; A[4]        ; LEDR[8]       ;        ; 16.489 ; 16.489 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.497 ;        ;        ; 10.497 ;
; A[4]        ; SRAM_CE_N     ; 17.391 ;        ;        ; 17.391 ;
; A[4]        ; SRAM_DQ[0]    ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; A[4]        ; SRAM_DQ[1]    ; 18.808 ; 18.808 ; 18.808 ; 18.808 ;
; A[4]        ; SRAM_DQ[2]    ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; A[4]        ; SRAM_DQ[3]    ; 18.808 ; 18.808 ; 18.808 ; 18.808 ;
; A[4]        ; SRAM_DQ[4]    ; 18.792 ; 18.792 ; 18.792 ; 18.792 ;
; A[4]        ; SRAM_DQ[5]    ; 18.792 ; 18.792 ; 18.792 ; 18.792 ;
; A[4]        ; SRAM_DQ[6]    ; 18.749 ; 18.749 ; 18.749 ; 18.749 ;
; A[4]        ; SRAM_DQ[7]    ; 18.767 ; 18.767 ; 18.767 ; 18.767 ;
; A[4]        ; SRAM_DQ[8]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[4]        ; SRAM_DQ[9]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[4]        ; SRAM_DQ[10]   ; 19.347 ; 19.347 ; 19.347 ; 19.347 ;
; A[4]        ; SRAM_DQ[11]   ; 18.872 ; 18.872 ; 18.872 ; 18.872 ;
; A[4]        ; SRAM_DQ[12]   ; 18.880 ; 18.880 ; 18.880 ; 18.880 ;
; A[4]        ; SRAM_DQ[13]   ; 19.357 ; 19.357 ; 19.357 ; 19.357 ;
; A[4]        ; SRAM_DQ[14]   ; 19.357 ; 19.357 ; 19.357 ; 19.357 ;
; A[4]        ; SRAM_DQ[15]   ; 19.347 ; 19.347 ; 19.347 ; 19.347 ;
; A[4]        ; U1OE_n        ;        ; 16.644 ; 16.644 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.749 ; 15.749 ;        ;
; A[5]        ; D[0]          ; 27.102 ; 27.102 ; 27.102 ; 27.102 ;
; A[5]        ; D[1]          ; 26.680 ; 26.680 ; 26.680 ; 26.680 ;
; A[5]        ; D[2]          ; 27.157 ; 27.157 ; 27.157 ; 27.157 ;
; A[5]        ; D[3]          ; 27.451 ; 27.451 ; 27.451 ; 27.451 ;
; A[5]        ; D[4]          ; 27.451 ; 27.451 ; 27.451 ; 27.451 ;
; A[5]        ; D[5]          ; 28.066 ; 28.066 ; 28.066 ; 28.066 ;
; A[5]        ; D[6]          ; 28.056 ; 28.056 ; 28.056 ; 28.056 ;
; A[5]        ; D[7]          ; 28.052 ; 28.052 ; 28.052 ; 28.052 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 18.386 ; 18.386 ; 18.386 ; 18.386 ;
; A[5]        ; FL_ADDR[15]   ; 18.818 ; 18.818 ; 18.818 ; 18.818 ;
; A[5]        ; FL_ADDR[16]   ; 18.825 ; 18.825 ; 18.825 ; 18.825 ;
; A[5]        ; FL_ADDR[17]   ; 16.304 ;        ;        ; 16.304 ;
; A[5]        ; FL_CE_N       ; 17.826 ; 18.691 ; 18.691 ; 17.826 ;
; A[5]        ; LEDG[0]       ;        ; 16.892 ; 16.892 ;        ;
; A[5]        ; LEDG[1]       ;        ; 16.985 ; 16.985 ;        ;
; A[5]        ; LEDG[2]       ; 16.038 ;        ;        ; 16.038 ;
; A[5]        ; LEDG[3]       ; 16.898 ;        ;        ; 16.898 ;
; A[5]        ; LEDG[4]       ; 16.856 ;        ;        ; 16.856 ;
; A[5]        ; LEDG[5]       ; 17.501 ;        ;        ; 17.501 ;
; A[5]        ; LEDG[6]       ; 17.687 ;        ;        ; 17.687 ;
; A[5]        ; LEDR[6]       ; 14.946 ; 16.707 ; 16.707 ; 14.946 ;
; A[5]        ; LEDR[8]       ;        ; 16.573 ; 16.573 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.114 ;        ;        ; 10.114 ;
; A[5]        ; SRAM_CE_N     ; 17.475 ;        ;        ; 17.475 ;
; A[5]        ; SRAM_DQ[0]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[5]        ; SRAM_DQ[1]    ; 18.892 ; 18.892 ; 18.892 ; 18.892 ;
; A[5]        ; SRAM_DQ[2]    ; 18.882 ; 18.882 ; 18.882 ; 18.882 ;
; A[5]        ; SRAM_DQ[3]    ; 18.892 ; 18.892 ; 18.892 ; 18.892 ;
; A[5]        ; SRAM_DQ[4]    ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; A[5]        ; SRAM_DQ[5]    ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; A[5]        ; SRAM_DQ[6]    ; 18.833 ; 18.833 ; 18.833 ; 18.833 ;
; A[5]        ; SRAM_DQ[7]    ; 18.851 ; 18.851 ; 18.851 ; 18.851 ;
; A[5]        ; SRAM_DQ[8]    ; 18.966 ; 18.966 ; 18.966 ; 18.966 ;
; A[5]        ; SRAM_DQ[9]    ; 18.966 ; 18.966 ; 18.966 ; 18.966 ;
; A[5]        ; SRAM_DQ[10]   ; 19.431 ; 19.431 ; 19.431 ; 19.431 ;
; A[5]        ; SRAM_DQ[11]   ; 18.956 ; 18.956 ; 18.956 ; 18.956 ;
; A[5]        ; SRAM_DQ[12]   ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; A[5]        ; SRAM_DQ[13]   ; 19.441 ; 19.441 ; 19.441 ; 19.441 ;
; A[5]        ; SRAM_DQ[14]   ; 19.441 ; 19.441 ; 19.441 ; 19.441 ;
; A[5]        ; SRAM_DQ[15]   ; 19.431 ; 19.431 ; 19.431 ; 19.431 ;
; A[5]        ; U1OE_n        ;        ; 16.728 ; 16.728 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 16.134 ; 16.134 ;        ;
; A[6]        ; D[0]          ; 27.487 ; 27.487 ; 27.487 ; 27.487 ;
; A[6]        ; D[1]          ; 27.065 ; 27.065 ; 27.065 ; 27.065 ;
; A[6]        ; D[2]          ; 27.542 ; 27.542 ; 27.542 ; 27.542 ;
; A[6]        ; D[3]          ; 27.836 ; 27.836 ; 27.836 ; 27.836 ;
; A[6]        ; D[4]          ; 27.836 ; 27.836 ; 27.836 ; 27.836 ;
; A[6]        ; D[5]          ; 28.451 ; 28.451 ; 28.451 ; 28.451 ;
; A[6]        ; D[6]          ; 28.441 ; 28.441 ; 28.441 ; 28.441 ;
; A[6]        ; D[7]          ; 28.437 ; 28.437 ; 28.437 ; 28.437 ;
; A[6]        ; FL_ADDR[6]    ; 10.603 ;        ;        ; 10.603 ;
; A[6]        ; FL_ADDR[14]   ; 18.771 ; 18.771 ; 18.771 ; 18.771 ;
; A[6]        ; FL_ADDR[15]   ; 19.203 ; 19.203 ; 19.203 ; 19.203 ;
; A[6]        ; FL_ADDR[16]   ; 19.210 ; 19.210 ; 19.210 ; 19.210 ;
; A[6]        ; FL_ADDR[17]   ; 16.689 ;        ;        ; 16.689 ;
; A[6]        ; FL_CE_N       ; 18.211 ; 19.076 ; 19.076 ; 18.211 ;
; A[6]        ; LEDG[0]       ;        ; 17.277 ; 17.277 ;        ;
; A[6]        ; LEDG[1]       ;        ; 17.370 ; 17.370 ;        ;
; A[6]        ; LEDG[2]       ; 16.423 ;        ;        ; 16.423 ;
; A[6]        ; LEDG[3]       ; 17.283 ;        ;        ; 17.283 ;
; A[6]        ; LEDG[4]       ; 17.241 ;        ;        ; 17.241 ;
; A[6]        ; LEDG[5]       ; 17.886 ;        ;        ; 17.886 ;
; A[6]        ; LEDG[6]       ; 18.072 ;        ;        ; 18.072 ;
; A[6]        ; LEDR[6]       ; 15.331 ; 17.092 ; 17.092 ; 15.331 ;
; A[6]        ; LEDR[8]       ;        ; 16.958 ; 16.958 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.597 ;        ;        ; 10.597 ;
; A[6]        ; SRAM_CE_N     ; 17.860 ;        ;        ; 17.860 ;
; A[6]        ; SRAM_DQ[0]    ; 19.267 ; 19.267 ; 19.267 ; 19.267 ;
; A[6]        ; SRAM_DQ[1]    ; 19.277 ; 19.277 ; 19.277 ; 19.277 ;
; A[6]        ; SRAM_DQ[2]    ; 19.267 ; 19.267 ; 19.267 ; 19.267 ;
; A[6]        ; SRAM_DQ[3]    ; 19.277 ; 19.277 ; 19.277 ; 19.277 ;
; A[6]        ; SRAM_DQ[4]    ; 19.261 ; 19.261 ; 19.261 ; 19.261 ;
; A[6]        ; SRAM_DQ[5]    ; 19.261 ; 19.261 ; 19.261 ; 19.261 ;
; A[6]        ; SRAM_DQ[6]    ; 19.218 ; 19.218 ; 19.218 ; 19.218 ;
; A[6]        ; SRAM_DQ[7]    ; 19.236 ; 19.236 ; 19.236 ; 19.236 ;
; A[6]        ; SRAM_DQ[8]    ; 19.351 ; 19.351 ; 19.351 ; 19.351 ;
; A[6]        ; SRAM_DQ[9]    ; 19.351 ; 19.351 ; 19.351 ; 19.351 ;
; A[6]        ; SRAM_DQ[10]   ; 19.816 ; 19.816 ; 19.816 ; 19.816 ;
; A[6]        ; SRAM_DQ[11]   ; 19.341 ; 19.341 ; 19.341 ; 19.341 ;
; A[6]        ; SRAM_DQ[12]   ; 19.349 ; 19.349 ; 19.349 ; 19.349 ;
; A[6]        ; SRAM_DQ[13]   ; 19.826 ; 19.826 ; 19.826 ; 19.826 ;
; A[6]        ; SRAM_DQ[14]   ; 19.826 ; 19.826 ; 19.826 ; 19.826 ;
; A[6]        ; SRAM_DQ[15]   ; 19.816 ; 19.816 ; 19.816 ; 19.816 ;
; A[6]        ; U1OE_n        ;        ; 17.113 ; 17.113 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.396 ; 16.396 ;        ;
; A[7]        ; D[0]          ; 27.749 ; 27.749 ; 27.749 ; 27.749 ;
; A[7]        ; D[1]          ; 27.327 ; 27.327 ; 27.327 ; 27.327 ;
; A[7]        ; D[2]          ; 27.804 ; 27.804 ; 27.804 ; 27.804 ;
; A[7]        ; D[3]          ; 28.098 ; 28.098 ; 28.098 ; 28.098 ;
; A[7]        ; D[4]          ; 28.098 ; 28.098 ; 28.098 ; 28.098 ;
; A[7]        ; D[5]          ; 28.713 ; 28.713 ; 28.713 ; 28.713 ;
; A[7]        ; D[6]          ; 28.703 ; 28.703 ; 28.703 ; 28.703 ;
; A[7]        ; D[7]          ; 28.699 ; 28.699 ; 28.699 ; 28.699 ;
; A[7]        ; FL_ADDR[7]    ; 10.946 ;        ;        ; 10.946 ;
; A[7]        ; FL_ADDR[14]   ; 19.033 ; 19.033 ; 19.033 ; 19.033 ;
; A[7]        ; FL_ADDR[15]   ; 19.465 ; 19.465 ; 19.465 ; 19.465 ;
; A[7]        ; FL_ADDR[16]   ; 19.472 ; 19.472 ; 19.472 ; 19.472 ;
; A[7]        ; FL_ADDR[17]   ; 16.951 ;        ;        ; 16.951 ;
; A[7]        ; FL_CE_N       ; 18.473 ; 19.338 ; 19.338 ; 18.473 ;
; A[7]        ; LEDG[0]       ;        ; 17.539 ; 17.539 ;        ;
; A[7]        ; LEDG[1]       ;        ; 17.632 ; 17.632 ;        ;
; A[7]        ; LEDG[2]       ; 16.685 ;        ;        ; 16.685 ;
; A[7]        ; LEDG[3]       ; 17.545 ;        ;        ; 17.545 ;
; A[7]        ; LEDG[4]       ; 17.503 ;        ;        ; 17.503 ;
; A[7]        ; LEDG[5]       ; 18.148 ;        ;        ; 18.148 ;
; A[7]        ; LEDG[6]       ; 18.334 ;        ;        ; 18.334 ;
; A[7]        ; LEDR[6]       ; 15.593 ; 17.354 ; 17.354 ; 15.593 ;
; A[7]        ; LEDR[8]       ;        ; 17.220 ; 17.220 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.984 ;        ;        ; 10.984 ;
; A[7]        ; SRAM_CE_N     ; 18.122 ;        ;        ; 18.122 ;
; A[7]        ; SRAM_DQ[0]    ; 19.529 ; 19.529 ; 19.529 ; 19.529 ;
; A[7]        ; SRAM_DQ[1]    ; 19.539 ; 19.539 ; 19.539 ; 19.539 ;
; A[7]        ; SRAM_DQ[2]    ; 19.529 ; 19.529 ; 19.529 ; 19.529 ;
; A[7]        ; SRAM_DQ[3]    ; 19.539 ; 19.539 ; 19.539 ; 19.539 ;
; A[7]        ; SRAM_DQ[4]    ; 19.523 ; 19.523 ; 19.523 ; 19.523 ;
; A[7]        ; SRAM_DQ[5]    ; 19.523 ; 19.523 ; 19.523 ; 19.523 ;
; A[7]        ; SRAM_DQ[6]    ; 19.480 ; 19.480 ; 19.480 ; 19.480 ;
; A[7]        ; SRAM_DQ[7]    ; 19.498 ; 19.498 ; 19.498 ; 19.498 ;
; A[7]        ; SRAM_DQ[8]    ; 19.613 ; 19.613 ; 19.613 ; 19.613 ;
; A[7]        ; SRAM_DQ[9]    ; 19.613 ; 19.613 ; 19.613 ; 19.613 ;
; A[7]        ; SRAM_DQ[10]   ; 20.078 ; 20.078 ; 20.078 ; 20.078 ;
; A[7]        ; SRAM_DQ[11]   ; 19.603 ; 19.603 ; 19.603 ; 19.603 ;
; A[7]        ; SRAM_DQ[12]   ; 19.611 ; 19.611 ; 19.611 ; 19.611 ;
; A[7]        ; SRAM_DQ[13]   ; 20.088 ; 20.088 ; 20.088 ; 20.088 ;
; A[7]        ; SRAM_DQ[14]   ; 20.088 ; 20.088 ; 20.088 ; 20.088 ;
; A[7]        ; SRAM_DQ[15]   ; 20.078 ; 20.078 ; 20.078 ; 20.078 ;
; A[7]        ; U1OE_n        ;        ; 17.375 ; 17.375 ;        ;
; A[8]        ; D[0]          ; 27.865 ; 27.865 ; 27.865 ; 27.865 ;
; A[8]        ; D[1]          ; 27.443 ; 27.443 ; 27.443 ; 27.443 ;
; A[8]        ; D[2]          ; 27.920 ; 27.920 ; 27.920 ; 27.920 ;
; A[8]        ; D[3]          ; 28.214 ; 28.214 ; 28.214 ; 28.214 ;
; A[8]        ; D[4]          ; 28.214 ; 28.214 ; 28.214 ; 28.214 ;
; A[8]        ; D[5]          ; 28.829 ; 28.829 ; 28.829 ; 28.829 ;
; A[8]        ; D[6]          ; 28.819 ; 28.819 ; 28.819 ; 28.819 ;
; A[8]        ; D[7]          ; 28.815 ; 28.815 ; 28.815 ; 28.815 ;
; A[8]        ; FL_ADDR[8]    ; 10.519 ;        ;        ; 10.519 ;
; A[8]        ; FL_ADDR[14]   ; 19.149 ; 19.149 ; 19.149 ; 19.149 ;
; A[8]        ; FL_ADDR[15]   ; 19.581 ; 19.581 ; 19.581 ; 19.581 ;
; A[8]        ; FL_ADDR[16]   ; 19.588 ; 19.588 ; 19.588 ; 19.588 ;
; A[8]        ; FL_ADDR[17]   ; 16.717 ;        ;        ; 16.717 ;
; A[8]        ; FL_CE_N       ; 18.589 ; 19.454 ; 19.454 ; 18.589 ;
; A[8]        ; LEDG[0]       ;        ; 17.655 ; 17.655 ;        ;
; A[8]        ; LEDG[1]       ;        ; 17.748 ; 17.748 ;        ;
; A[8]        ; LEDG[2]       ; 16.801 ;        ;        ; 16.801 ;
; A[8]        ; LEDG[3]       ; 17.661 ;        ;        ; 17.661 ;
; A[8]        ; LEDG[4]       ; 17.619 ;        ;        ; 17.619 ;
; A[8]        ; LEDG[5]       ; 18.264 ;        ;        ; 18.264 ;
; A[8]        ; LEDG[6]       ; 18.450 ;        ;        ; 18.450 ;
; A[8]        ; LEDR[6]       ; 14.112 ; 17.120 ; 17.120 ; 14.112 ;
; A[8]        ; LEDR[8]       ; 13.382 ; 17.336 ; 17.336 ; 13.382 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.510 ;        ;        ; 10.510 ;
; A[8]        ; SRAM_CE_N     ; 18.238 ;        ;        ; 18.238 ;
; A[8]        ; SRAM_DQ[0]    ; 19.645 ; 19.645 ; 19.645 ; 19.645 ;
; A[8]        ; SRAM_DQ[1]    ; 19.655 ; 19.655 ; 19.655 ; 19.655 ;
; A[8]        ; SRAM_DQ[2]    ; 19.645 ; 19.645 ; 19.645 ; 19.645 ;
; A[8]        ; SRAM_DQ[3]    ; 19.655 ; 19.655 ; 19.655 ; 19.655 ;
; A[8]        ; SRAM_DQ[4]    ; 19.639 ; 19.639 ; 19.639 ; 19.639 ;
; A[8]        ; SRAM_DQ[5]    ; 19.639 ; 19.639 ; 19.639 ; 19.639 ;
; A[8]        ; SRAM_DQ[6]    ; 19.596 ; 19.596 ; 19.596 ; 19.596 ;
; A[8]        ; SRAM_DQ[7]    ; 19.614 ; 19.614 ; 19.614 ; 19.614 ;
; A[8]        ; SRAM_DQ[8]    ; 19.729 ; 19.729 ; 19.729 ; 19.729 ;
; A[8]        ; SRAM_DQ[9]    ; 19.729 ; 19.729 ; 19.729 ; 19.729 ;
; A[8]        ; SRAM_DQ[10]   ; 20.194 ; 20.194 ; 20.194 ; 20.194 ;
; A[8]        ; SRAM_DQ[11]   ; 19.719 ; 19.719 ; 19.719 ; 19.719 ;
; A[8]        ; SRAM_DQ[12]   ; 19.727 ; 19.727 ; 19.727 ; 19.727 ;
; A[8]        ; SRAM_DQ[13]   ; 20.204 ; 20.204 ; 20.204 ; 20.204 ;
; A[8]        ; SRAM_DQ[14]   ; 20.204 ; 20.204 ; 20.204 ; 20.204 ;
; A[8]        ; SRAM_DQ[15]   ; 20.194 ; 20.194 ; 20.194 ; 20.194 ;
; A[9]        ; D[0]          ; 29.681 ; 29.681 ; 29.681 ; 29.681 ;
; A[9]        ; D[1]          ; 29.259 ; 29.259 ; 29.259 ; 29.259 ;
; A[9]        ; D[2]          ; 29.736 ; 29.736 ; 29.736 ; 29.736 ;
; A[9]        ; D[3]          ; 30.030 ; 30.030 ; 30.030 ; 30.030 ;
; A[9]        ; D[4]          ; 30.030 ; 30.030 ; 30.030 ; 30.030 ;
; A[9]        ; D[5]          ; 30.645 ; 30.645 ; 30.645 ; 30.645 ;
; A[9]        ; D[6]          ; 30.635 ; 30.635 ; 30.635 ; 30.635 ;
; A[9]        ; D[7]          ; 30.631 ; 30.631 ; 30.631 ; 30.631 ;
; A[9]        ; FL_ADDR[9]    ; 10.659 ;        ;        ; 10.659 ;
; A[9]        ; FL_ADDR[14]   ; 20.965 ; 20.965 ; 20.965 ; 20.965 ;
; A[9]        ; FL_ADDR[15]   ; 21.397 ; 21.397 ; 21.397 ; 21.397 ;
; A[9]        ; FL_ADDR[16]   ; 21.404 ; 21.404 ; 21.404 ; 21.404 ;
; A[9]        ; FL_ADDR[17]   ; 18.533 ;        ;        ; 18.533 ;
; A[9]        ; FL_CE_N       ; 20.405 ; 21.270 ; 21.270 ; 20.405 ;
; A[9]        ; LEDG[0]       ;        ; 19.471 ; 19.471 ;        ;
; A[9]        ; LEDG[1]       ;        ; 19.564 ; 19.564 ;        ;
; A[9]        ; LEDG[2]       ; 18.617 ;        ;        ; 18.617 ;
; A[9]        ; LEDG[3]       ; 19.477 ;        ;        ; 19.477 ;
; A[9]        ; LEDG[4]       ; 19.435 ;        ;        ; 19.435 ;
; A[9]        ; LEDG[5]       ; 20.080 ;        ;        ; 20.080 ;
; A[9]        ; LEDG[6]       ; 20.266 ;        ;        ; 20.266 ;
; A[9]        ; LEDR[6]       ; 15.928 ; 18.936 ; 18.936 ; 15.928 ;
; A[9]        ; LEDR[8]       ; 15.502 ; 19.152 ; 19.152 ; 15.502 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.680 ;        ;        ; 10.680 ;
; A[9]        ; SRAM_CE_N     ; 20.054 ;        ;        ; 20.054 ;
; A[9]        ; SRAM_DQ[0]    ; 21.461 ; 21.461 ; 21.461 ; 21.461 ;
; A[9]        ; SRAM_DQ[1]    ; 21.471 ; 21.471 ; 21.471 ; 21.471 ;
; A[9]        ; SRAM_DQ[2]    ; 21.461 ; 21.461 ; 21.461 ; 21.461 ;
; A[9]        ; SRAM_DQ[3]    ; 21.471 ; 21.471 ; 21.471 ; 21.471 ;
; A[9]        ; SRAM_DQ[4]    ; 21.455 ; 21.455 ; 21.455 ; 21.455 ;
; A[9]        ; SRAM_DQ[5]    ; 21.455 ; 21.455 ; 21.455 ; 21.455 ;
; A[9]        ; SRAM_DQ[6]    ; 21.412 ; 21.412 ; 21.412 ; 21.412 ;
; A[9]        ; SRAM_DQ[7]    ; 21.430 ; 21.430 ; 21.430 ; 21.430 ;
; A[9]        ; SRAM_DQ[8]    ; 21.545 ; 21.545 ; 21.545 ; 21.545 ;
; A[9]        ; SRAM_DQ[9]    ; 21.545 ; 21.545 ; 21.545 ; 21.545 ;
; A[9]        ; SRAM_DQ[10]   ; 22.010 ; 22.010 ; 22.010 ; 22.010 ;
; A[9]        ; SRAM_DQ[11]   ; 21.535 ; 21.535 ; 21.535 ; 21.535 ;
; A[9]        ; SRAM_DQ[12]   ; 21.543 ; 21.543 ; 21.543 ; 21.543 ;
; A[9]        ; SRAM_DQ[13]   ; 22.020 ; 22.020 ; 22.020 ; 22.020 ;
; A[9]        ; SRAM_DQ[14]   ; 22.020 ; 22.020 ; 22.020 ; 22.020 ;
; A[9]        ; SRAM_DQ[15]   ; 22.010 ; 22.010 ; 22.010 ; 22.010 ;
; A[10]       ; D[0]          ; 27.597 ; 27.597 ; 27.597 ; 27.597 ;
; A[10]       ; D[1]          ; 27.175 ; 27.175 ; 27.175 ; 27.175 ;
; A[10]       ; D[2]          ; 27.652 ; 27.652 ; 27.652 ; 27.652 ;
; A[10]       ; D[3]          ; 27.946 ; 27.946 ; 27.946 ; 27.946 ;
; A[10]       ; D[4]          ; 27.946 ; 27.946 ; 27.946 ; 27.946 ;
; A[10]       ; D[5]          ; 28.561 ; 28.561 ; 28.561 ; 28.561 ;
; A[10]       ; D[6]          ; 28.551 ; 28.551 ; 28.551 ; 28.551 ;
; A[10]       ; D[7]          ; 28.547 ; 28.547 ; 28.547 ; 28.547 ;
; A[10]       ; FL_ADDR[10]   ; 10.596 ;        ;        ; 10.596 ;
; A[10]       ; FL_ADDR[14]   ; 18.881 ; 18.881 ; 18.881 ; 18.881 ;
; A[10]       ; FL_ADDR[15]   ; 19.313 ; 19.313 ; 19.313 ; 19.313 ;
; A[10]       ; FL_ADDR[16]   ; 19.320 ; 19.320 ; 19.320 ; 19.320 ;
; A[10]       ; FL_ADDR[17]   ; 17.038 ;        ;        ; 17.038 ;
; A[10]       ; FL_CE_N       ; 18.321 ; 19.186 ; 19.186 ; 18.321 ;
; A[10]       ; LEDG[0]       ;        ; 17.387 ; 17.387 ;        ;
; A[10]       ; LEDG[1]       ;        ; 17.480 ; 17.480 ;        ;
; A[10]       ; LEDG[2]       ; 16.533 ;        ;        ; 16.533 ;
; A[10]       ; LEDG[3]       ; 17.393 ;        ;        ; 17.393 ;
; A[10]       ; LEDG[4]       ; 17.351 ;        ;        ; 17.351 ;
; A[10]       ; LEDG[5]       ; 17.996 ;        ;        ; 17.996 ;
; A[10]       ; LEDG[6]       ; 18.182 ;        ;        ; 18.182 ;
; A[10]       ; LEDR[6]       ; 15.094 ; 17.441 ; 17.441 ; 15.094 ;
; A[10]       ; LEDR[8]       ; 14.007 ; 17.068 ; 17.068 ; 14.007 ;
; A[10]       ; SRAM_ADDR[10] ; 10.879 ;        ;        ; 10.879 ;
; A[10]       ; SRAM_CE_N     ; 17.970 ;        ;        ; 17.970 ;
; A[10]       ; SRAM_DQ[0]    ; 19.377 ; 19.377 ; 19.377 ; 19.377 ;
; A[10]       ; SRAM_DQ[1]    ; 19.387 ; 19.387 ; 19.387 ; 19.387 ;
; A[10]       ; SRAM_DQ[2]    ; 19.377 ; 19.377 ; 19.377 ; 19.377 ;
; A[10]       ; SRAM_DQ[3]    ; 19.387 ; 19.387 ; 19.387 ; 19.387 ;
; A[10]       ; SRAM_DQ[4]    ; 19.371 ; 19.371 ; 19.371 ; 19.371 ;
; A[10]       ; SRAM_DQ[5]    ; 19.371 ; 19.371 ; 19.371 ; 19.371 ;
; A[10]       ; SRAM_DQ[6]    ; 19.328 ; 19.328 ; 19.328 ; 19.328 ;
; A[10]       ; SRAM_DQ[7]    ; 19.346 ; 19.346 ; 19.346 ; 19.346 ;
; A[10]       ; SRAM_DQ[8]    ; 19.461 ; 19.461 ; 19.461 ; 19.461 ;
; A[10]       ; SRAM_DQ[9]    ; 19.461 ; 19.461 ; 19.461 ; 19.461 ;
; A[10]       ; SRAM_DQ[10]   ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[10]       ; SRAM_DQ[11]   ; 19.451 ; 19.451 ; 19.451 ; 19.451 ;
; A[10]       ; SRAM_DQ[12]   ; 19.459 ; 19.459 ; 19.459 ; 19.459 ;
; A[10]       ; SRAM_DQ[13]   ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[10]       ; SRAM_DQ[14]   ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[10]       ; SRAM_DQ[15]   ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[11]       ; D[0]          ; 28.810 ; 28.810 ; 28.810 ; 28.810 ;
; A[11]       ; D[1]          ; 28.388 ; 28.388 ; 28.388 ; 28.388 ;
; A[11]       ; D[2]          ; 28.865 ; 28.865 ; 28.865 ; 28.865 ;
; A[11]       ; D[3]          ; 29.159 ; 29.159 ; 29.159 ; 29.159 ;
; A[11]       ; D[4]          ; 29.159 ; 29.159 ; 29.159 ; 29.159 ;
; A[11]       ; D[5]          ; 29.774 ; 29.774 ; 29.774 ; 29.774 ;
; A[11]       ; D[6]          ; 29.764 ; 29.764 ; 29.764 ; 29.764 ;
; A[11]       ; D[7]          ; 29.760 ; 29.760 ; 29.760 ; 29.760 ;
; A[11]       ; FL_ADDR[11]   ; 10.525 ;        ;        ; 10.525 ;
; A[11]       ; FL_ADDR[14]   ; 20.094 ; 20.094 ; 20.094 ; 20.094 ;
; A[11]       ; FL_ADDR[15]   ; 20.526 ; 20.526 ; 20.526 ; 20.526 ;
; A[11]       ; FL_ADDR[16]   ; 20.533 ; 20.533 ; 20.533 ; 20.533 ;
; A[11]       ; FL_ADDR[17]   ; 17.662 ;        ;        ; 17.662 ;
; A[11]       ; FL_CE_N       ; 19.534 ; 20.399 ; 20.399 ; 19.534 ;
; A[11]       ; LEDG[0]       ;        ; 18.600 ; 18.600 ;        ;
; A[11]       ; LEDG[1]       ;        ; 18.693 ; 18.693 ;        ;
; A[11]       ; LEDG[2]       ; 17.746 ;        ;        ; 17.746 ;
; A[11]       ; LEDG[3]       ; 18.606 ;        ;        ; 18.606 ;
; A[11]       ; LEDG[4]       ; 18.564 ;        ;        ; 18.564 ;
; A[11]       ; LEDG[5]       ; 19.209 ;        ;        ; 19.209 ;
; A[11]       ; LEDG[6]       ; 19.395 ;        ;        ; 19.395 ;
; A[11]       ; LEDR[6]       ; 15.057 ; 18.065 ; 18.065 ; 15.057 ;
; A[11]       ; LEDR[8]       ; 13.824 ; 18.281 ; 18.281 ; 13.824 ;
; A[11]       ; SRAM_ADDR[11] ; 10.881 ;        ;        ; 10.881 ;
; A[11]       ; SRAM_CE_N     ; 19.183 ;        ;        ; 19.183 ;
; A[11]       ; SRAM_DQ[0]    ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; A[11]       ; SRAM_DQ[1]    ; 20.600 ; 20.600 ; 20.600 ; 20.600 ;
; A[11]       ; SRAM_DQ[2]    ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; A[11]       ; SRAM_DQ[3]    ; 20.600 ; 20.600 ; 20.600 ; 20.600 ;
; A[11]       ; SRAM_DQ[4]    ; 20.584 ; 20.584 ; 20.584 ; 20.584 ;
; A[11]       ; SRAM_DQ[5]    ; 20.584 ; 20.584 ; 20.584 ; 20.584 ;
; A[11]       ; SRAM_DQ[6]    ; 20.541 ; 20.541 ; 20.541 ; 20.541 ;
; A[11]       ; SRAM_DQ[7]    ; 20.559 ; 20.559 ; 20.559 ; 20.559 ;
; A[11]       ; SRAM_DQ[8]    ; 20.674 ; 20.674 ; 20.674 ; 20.674 ;
; A[11]       ; SRAM_DQ[9]    ; 20.674 ; 20.674 ; 20.674 ; 20.674 ;
; A[11]       ; SRAM_DQ[10]   ; 21.139 ; 21.139 ; 21.139 ; 21.139 ;
; A[11]       ; SRAM_DQ[11]   ; 20.664 ; 20.664 ; 20.664 ; 20.664 ;
; A[11]       ; SRAM_DQ[12]   ; 20.672 ; 20.672 ; 20.672 ; 20.672 ;
; A[11]       ; SRAM_DQ[13]   ; 21.149 ; 21.149 ; 21.149 ; 21.149 ;
; A[11]       ; SRAM_DQ[14]   ; 21.149 ; 21.149 ; 21.149 ; 21.149 ;
; A[11]       ; SRAM_DQ[15]   ; 21.139 ; 21.139 ; 21.139 ; 21.139 ;
; A[12]       ; D[0]          ; 29.104 ; 29.104 ; 29.104 ; 29.104 ;
; A[12]       ; D[1]          ; 28.682 ; 28.682 ; 28.682 ; 28.682 ;
; A[12]       ; D[2]          ; 29.159 ; 29.159 ; 29.159 ; 29.159 ;
; A[12]       ; D[3]          ; 29.453 ; 29.453 ; 29.453 ; 29.453 ;
; A[12]       ; D[4]          ; 29.453 ; 29.453 ; 29.453 ; 29.453 ;
; A[12]       ; D[5]          ; 30.068 ; 30.068 ; 30.068 ; 30.068 ;
; A[12]       ; D[6]          ; 30.058 ; 30.058 ; 30.058 ; 30.058 ;
; A[12]       ; D[7]          ; 30.054 ; 30.054 ; 30.054 ; 30.054 ;
; A[12]       ; FL_ADDR[12]   ; 10.773 ;        ;        ; 10.773 ;
; A[12]       ; FL_ADDR[14]   ; 20.388 ; 20.388 ; 20.388 ; 20.388 ;
; A[12]       ; FL_ADDR[15]   ; 20.820 ; 20.820 ; 20.820 ; 20.820 ;
; A[12]       ; FL_ADDR[16]   ; 20.827 ; 20.827 ; 20.827 ; 20.827 ;
; A[12]       ; FL_ADDR[17]   ; 17.956 ;        ;        ; 17.956 ;
; A[12]       ; FL_CE_N       ; 19.828 ; 20.693 ; 20.693 ; 19.828 ;
; A[12]       ; LEDG[0]       ;        ; 18.894 ; 18.894 ;        ;
; A[12]       ; LEDG[1]       ;        ; 18.987 ; 18.987 ;        ;
; A[12]       ; LEDG[2]       ; 18.040 ;        ;        ; 18.040 ;
; A[12]       ; LEDG[3]       ; 18.900 ;        ;        ; 18.900 ;
; A[12]       ; LEDG[4]       ; 18.858 ;        ;        ; 18.858 ;
; A[12]       ; LEDG[5]       ; 19.503 ;        ;        ; 19.503 ;
; A[12]       ; LEDG[6]       ; 19.689 ;        ;        ; 19.689 ;
; A[12]       ; LEDR[6]       ; 15.351 ; 18.359 ; 18.359 ; 15.351 ;
; A[12]       ; LEDR[8]       ; 15.005 ; 18.575 ; 18.575 ; 15.005 ;
; A[12]       ; SRAM_ADDR[12] ; 10.943 ;        ;        ; 10.943 ;
; A[12]       ; SRAM_CE_N     ; 19.477 ;        ;        ; 19.477 ;
; A[12]       ; SRAM_DQ[0]    ; 20.884 ; 20.884 ; 20.884 ; 20.884 ;
; A[12]       ; SRAM_DQ[1]    ; 20.894 ; 20.894 ; 20.894 ; 20.894 ;
; A[12]       ; SRAM_DQ[2]    ; 20.884 ; 20.884 ; 20.884 ; 20.884 ;
; A[12]       ; SRAM_DQ[3]    ; 20.894 ; 20.894 ; 20.894 ; 20.894 ;
; A[12]       ; SRAM_DQ[4]    ; 20.878 ; 20.878 ; 20.878 ; 20.878 ;
; A[12]       ; SRAM_DQ[5]    ; 20.878 ; 20.878 ; 20.878 ; 20.878 ;
; A[12]       ; SRAM_DQ[6]    ; 20.835 ; 20.835 ; 20.835 ; 20.835 ;
; A[12]       ; SRAM_DQ[7]    ; 20.853 ; 20.853 ; 20.853 ; 20.853 ;
; A[12]       ; SRAM_DQ[8]    ; 20.968 ; 20.968 ; 20.968 ; 20.968 ;
; A[12]       ; SRAM_DQ[9]    ; 20.968 ; 20.968 ; 20.968 ; 20.968 ;
; A[12]       ; SRAM_DQ[10]   ; 21.433 ; 21.433 ; 21.433 ; 21.433 ;
; A[12]       ; SRAM_DQ[11]   ; 20.958 ; 20.958 ; 20.958 ; 20.958 ;
; A[12]       ; SRAM_DQ[12]   ; 20.966 ; 20.966 ; 20.966 ; 20.966 ;
; A[12]       ; SRAM_DQ[13]   ; 21.443 ; 21.443 ; 21.443 ; 21.443 ;
; A[12]       ; SRAM_DQ[14]   ; 21.443 ; 21.443 ; 21.443 ; 21.443 ;
; A[12]       ; SRAM_DQ[15]   ; 21.433 ; 21.433 ; 21.433 ; 21.433 ;
; A[13]       ; D[0]          ; 27.611 ; 27.611 ; 27.611 ; 27.611 ;
; A[13]       ; D[1]          ; 27.189 ; 27.189 ; 27.189 ; 27.189 ;
; A[13]       ; D[2]          ; 27.666 ; 27.666 ; 27.666 ; 27.666 ;
; A[13]       ; D[3]          ; 27.960 ; 27.960 ; 27.960 ; 27.960 ;
; A[13]       ; D[4]          ; 27.960 ; 27.960 ; 27.960 ; 27.960 ;
; A[13]       ; D[5]          ; 28.575 ; 28.575 ; 28.575 ; 28.575 ;
; A[13]       ; D[6]          ; 28.565 ; 28.565 ; 28.565 ; 28.565 ;
; A[13]       ; D[7]          ; 28.561 ; 28.561 ; 28.561 ; 28.561 ;
; A[13]       ; FL_ADDR[13]   ; 10.698 ;        ;        ; 10.698 ;
; A[13]       ; FL_ADDR[14]   ; 18.895 ; 18.895 ; 18.895 ; 18.895 ;
; A[13]       ; FL_ADDR[15]   ; 19.327 ; 19.327 ; 19.327 ; 19.327 ;
; A[13]       ; FL_ADDR[16]   ; 19.334 ; 19.334 ; 19.334 ; 19.334 ;
; A[13]       ; FL_ADDR[17]   ; 17.052 ;        ;        ; 17.052 ;
; A[13]       ; FL_CE_N       ; 18.335 ; 19.200 ; 19.200 ; 18.335 ;
; A[13]       ; LEDG[0]       ;        ; 17.401 ; 17.401 ;        ;
; A[13]       ; LEDG[1]       ;        ; 17.494 ; 17.494 ;        ;
; A[13]       ; LEDG[2]       ; 16.547 ;        ;        ; 16.547 ;
; A[13]       ; LEDG[3]       ; 17.407 ;        ;        ; 17.407 ;
; A[13]       ; LEDG[4]       ; 17.365 ;        ;        ; 17.365 ;
; A[13]       ; LEDG[5]       ; 18.010 ;        ;        ; 18.010 ;
; A[13]       ; LEDG[6]       ; 18.196 ;        ;        ; 18.196 ;
; A[13]       ; LEDR[6]       ; 15.108 ; 17.455 ; 17.455 ; 15.108 ;
; A[13]       ; LEDR[8]       ; 13.261 ; 17.082 ; 17.082 ; 13.261 ;
; A[13]       ; SRAM_ADDR[13] ; 10.904 ;        ;        ; 10.904 ;
; A[13]       ; SRAM_CE_N     ; 17.984 ;        ;        ; 17.984 ;
; A[13]       ; SRAM_DQ[0]    ; 19.391 ; 19.391 ; 19.391 ; 19.391 ;
; A[13]       ; SRAM_DQ[1]    ; 19.401 ; 19.401 ; 19.401 ; 19.401 ;
; A[13]       ; SRAM_DQ[2]    ; 19.391 ; 19.391 ; 19.391 ; 19.391 ;
; A[13]       ; SRAM_DQ[3]    ; 19.401 ; 19.401 ; 19.401 ; 19.401 ;
; A[13]       ; SRAM_DQ[4]    ; 19.385 ; 19.385 ; 19.385 ; 19.385 ;
; A[13]       ; SRAM_DQ[5]    ; 19.385 ; 19.385 ; 19.385 ; 19.385 ;
; A[13]       ; SRAM_DQ[6]    ; 19.342 ; 19.342 ; 19.342 ; 19.342 ;
; A[13]       ; SRAM_DQ[7]    ; 19.360 ; 19.360 ; 19.360 ; 19.360 ;
; A[13]       ; SRAM_DQ[8]    ; 19.475 ; 19.475 ; 19.475 ; 19.475 ;
; A[13]       ; SRAM_DQ[9]    ; 19.475 ; 19.475 ; 19.475 ; 19.475 ;
; A[13]       ; SRAM_DQ[10]   ; 19.940 ; 19.940 ; 19.940 ; 19.940 ;
; A[13]       ; SRAM_DQ[11]   ; 19.465 ; 19.465 ; 19.465 ; 19.465 ;
; A[13]       ; SRAM_DQ[12]   ; 19.473 ; 19.473 ; 19.473 ; 19.473 ;
; A[13]       ; SRAM_DQ[13]   ; 19.950 ; 19.950 ; 19.950 ; 19.950 ;
; A[13]       ; SRAM_DQ[14]   ; 19.950 ; 19.950 ; 19.950 ; 19.950 ;
; A[13]       ; SRAM_DQ[15]   ; 19.940 ; 19.940 ; 19.940 ; 19.940 ;
; A[14]       ; D[0]          ; 27.528 ; 27.528 ; 27.528 ; 27.528 ;
; A[14]       ; D[1]          ; 27.106 ; 27.106 ; 27.106 ; 27.106 ;
; A[14]       ; D[2]          ; 27.583 ; 27.583 ; 27.583 ; 27.583 ;
; A[14]       ; D[3]          ; 27.877 ; 27.877 ; 27.877 ; 27.877 ;
; A[14]       ; D[4]          ; 27.877 ; 27.877 ; 27.877 ; 27.877 ;
; A[14]       ; D[5]          ; 28.492 ; 28.492 ; 28.492 ; 28.492 ;
; A[14]       ; D[6]          ; 28.482 ; 28.482 ; 28.482 ; 28.482 ;
; A[14]       ; D[7]          ; 28.478 ; 28.478 ; 28.478 ; 28.478 ;
; A[14]       ; FL_ADDR[14]   ; 18.812 ; 18.812 ; 18.812 ; 18.812 ;
; A[14]       ; FL_ADDR[15]   ; 19.244 ; 19.244 ; 19.244 ; 19.244 ;
; A[14]       ; FL_ADDR[16]   ; 19.251 ; 19.251 ; 19.251 ; 19.251 ;
; A[14]       ; FL_ADDR[17]   ; 16.969 ; 15.813 ; 15.813 ; 16.969 ;
; A[14]       ; FL_CE_N       ; 18.252 ; 19.117 ; 19.117 ; 18.252 ;
; A[14]       ; LEDG[0]       ; 15.493 ; 17.318 ; 17.318 ; 15.493 ;
; A[14]       ; LEDG[1]       ; 15.363 ; 17.411 ; 17.411 ; 15.363 ;
; A[14]       ; LEDG[2]       ; 16.464 ;        ;        ; 16.464 ;
; A[14]       ; LEDG[3]       ; 17.324 ; 15.499 ; 15.499 ; 17.324 ;
; A[14]       ; LEDG[4]       ; 17.282 ; 15.234 ; 15.234 ; 17.282 ;
; A[14]       ; LEDG[5]       ; 17.927 ; 15.880 ; 15.880 ; 17.927 ;
; A[14]       ; LEDG[6]       ; 18.113 ; 16.071 ; 16.071 ; 18.113 ;
; A[14]       ; LEDR[6]       ; 16.216 ; 17.372 ; 17.372 ; 16.216 ;
; A[14]       ; LEDR[8]       ; 14.816 ; 16.999 ; 16.999 ; 14.816 ;
; A[14]       ; SRAM_ADDR[14] ; 16.460 ; 16.460 ; 16.460 ; 16.460 ;
; A[14]       ; SRAM_ADDR[15] ; 18.158 ; 18.158 ; 18.158 ; 18.158 ;
; A[14]       ; SRAM_ADDR[16] ; 17.916 ; 17.916 ; 17.916 ; 17.916 ;
; A[14]       ; SRAM_ADDR[17] ; 18.662 ; 18.662 ; 18.662 ; 18.662 ;
; A[14]       ; SRAM_CE_N     ; 17.901 ; 15.853 ; 15.853 ; 17.901 ;
; A[14]       ; SRAM_DQ[0]    ; 19.308 ; 19.308 ; 19.308 ; 19.308 ;
; A[14]       ; SRAM_DQ[1]    ; 19.318 ; 19.318 ; 19.318 ; 19.318 ;
; A[14]       ; SRAM_DQ[2]    ; 19.308 ; 19.308 ; 19.308 ; 19.308 ;
; A[14]       ; SRAM_DQ[3]    ; 19.318 ; 19.318 ; 19.318 ; 19.318 ;
; A[14]       ; SRAM_DQ[4]    ; 19.302 ; 19.302 ; 19.302 ; 19.302 ;
; A[14]       ; SRAM_DQ[5]    ; 19.302 ; 19.302 ; 19.302 ; 19.302 ;
; A[14]       ; SRAM_DQ[6]    ; 19.259 ; 19.259 ; 19.259 ; 19.259 ;
; A[14]       ; SRAM_DQ[7]    ; 19.277 ; 19.277 ; 19.277 ; 19.277 ;
; A[14]       ; SRAM_DQ[8]    ; 19.392 ; 19.392 ; 19.392 ; 19.392 ;
; A[14]       ; SRAM_DQ[9]    ; 19.392 ; 19.392 ; 19.392 ; 19.392 ;
; A[14]       ; SRAM_DQ[10]   ; 19.857 ; 19.857 ; 19.857 ; 19.857 ;
; A[14]       ; SRAM_DQ[11]   ; 19.382 ; 19.382 ; 19.382 ; 19.382 ;
; A[14]       ; SRAM_DQ[12]   ; 19.390 ; 19.390 ; 19.390 ; 19.390 ;
; A[14]       ; SRAM_DQ[13]   ; 19.867 ; 19.867 ; 19.867 ; 19.867 ;
; A[14]       ; SRAM_DQ[14]   ; 19.867 ; 19.867 ; 19.867 ; 19.867 ;
; A[14]       ; SRAM_DQ[15]   ; 19.857 ; 19.857 ; 19.857 ; 19.857 ;
; A[14]       ; SRAM_LB_N     ; 18.432 ; 18.432 ; 18.432 ; 18.432 ;
; A[14]       ; SRAM_UB_N     ; 18.418 ; 18.418 ; 18.418 ; 18.418 ;
; A[15]       ; D[0]          ; 25.068 ; 25.068 ; 25.068 ; 25.068 ;
; A[15]       ; D[1]          ; 25.440 ; 25.440 ; 25.440 ; 25.440 ;
; A[15]       ; D[2]          ; 24.772 ; 24.772 ; 24.772 ; 24.772 ;
; A[15]       ; D[3]          ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[15]       ; D[4]          ; 25.066 ; 25.066 ; 25.066 ; 25.066 ;
; A[15]       ; D[5]          ; 25.681 ; 25.681 ; 25.681 ; 25.681 ;
; A[15]       ; D[6]          ; 25.671 ; 25.671 ; 25.671 ; 25.671 ;
; A[15]       ; D[7]          ; 25.667 ; 25.667 ; 25.667 ; 25.667 ;
; A[15]       ; FL_ADDR[14]   ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; A[15]       ; FL_ADDR[15]   ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; A[15]       ; FL_ADDR[16]   ; 16.674 ; 16.674 ; 16.674 ; 16.674 ;
; A[15]       ; FL_ADDR[17]   ; 15.662 ; 15.662 ; 15.662 ; 15.662 ;
; A[15]       ; FL_CE_N       ; 16.540 ; 16.540 ; 16.540 ; 16.540 ;
; A[15]       ; LEDG[0]       ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; A[15]       ; LEDG[1]       ; 15.212 ; 15.212 ; 15.212 ; 15.212 ;
; A[15]       ; LEDG[2]       ; 13.091 ;        ;        ; 13.091 ;
; A[15]       ; LEDG[3]       ; 14.747 ; 14.747 ; 14.747 ; 14.747 ;
; A[15]       ; LEDG[4]       ; 15.083 ; 15.083 ; 15.083 ; 15.083 ;
; A[15]       ; LEDG[5]       ; 15.729 ; 15.729 ; 15.729 ; 15.729 ;
; A[15]       ; LEDG[6]       ; 15.920 ; 15.920 ; 15.920 ; 15.920 ;
; A[15]       ; LEDR[6]       ; 16.065 ; 16.065 ; 16.065 ; 16.065 ;
; A[15]       ; LEDR[8]       ; 14.665 ; 14.665 ; 14.665 ; 14.665 ;
; A[15]       ; SRAM_ADDR[14] ; 14.114 ; 14.114 ; 14.114 ; 14.114 ;
; A[15]       ; SRAM_ADDR[15] ; 18.086 ; 18.086 ; 18.086 ; 18.086 ;
; A[15]       ; SRAM_ADDR[16] ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; A[15]       ; SRAM_ADDR[17] ; 19.028 ; 19.028 ; 19.028 ; 19.028 ;
; A[15]       ; SRAM_CE_N     ; 15.702 ; 15.702 ; 15.702 ; 15.702 ;
; A[15]       ; SRAM_DQ[0]    ; 19.479 ; 19.479 ; 19.479 ; 19.479 ;
; A[15]       ; SRAM_DQ[1]    ; 19.489 ; 19.489 ; 19.489 ; 19.489 ;
; A[15]       ; SRAM_DQ[2]    ; 19.479 ; 19.479 ; 19.479 ; 19.479 ;
; A[15]       ; SRAM_DQ[3]    ; 19.489 ; 19.489 ; 19.489 ; 19.489 ;
; A[15]       ; SRAM_DQ[4]    ; 19.473 ; 19.473 ; 19.473 ; 19.473 ;
; A[15]       ; SRAM_DQ[5]    ; 19.473 ; 19.473 ; 19.473 ; 19.473 ;
; A[15]       ; SRAM_DQ[6]    ; 19.430 ; 19.430 ; 19.430 ; 19.430 ;
; A[15]       ; SRAM_DQ[7]    ; 19.448 ; 19.448 ; 19.448 ; 19.448 ;
; A[15]       ; SRAM_DQ[8]    ; 19.617 ; 19.617 ; 19.617 ; 19.617 ;
; A[15]       ; SRAM_DQ[9]    ; 19.617 ; 19.617 ; 19.617 ; 19.617 ;
; A[15]       ; SRAM_DQ[10]   ; 20.082 ; 20.082 ; 20.082 ; 20.082 ;
; A[15]       ; SRAM_DQ[11]   ; 19.607 ; 19.607 ; 19.607 ; 19.607 ;
; A[15]       ; SRAM_DQ[12]   ; 19.615 ; 19.615 ; 19.615 ; 19.615 ;
; A[15]       ; SRAM_DQ[13]   ; 20.092 ; 20.092 ; 20.092 ; 20.092 ;
; A[15]       ; SRAM_DQ[14]   ; 20.092 ; 20.092 ; 20.092 ; 20.092 ;
; A[15]       ; SRAM_DQ[15]   ; 20.082 ; 20.082 ; 20.082 ; 20.082 ;
; A[15]       ; SRAM_LB_N     ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; A[15]       ; SRAM_UB_N     ; 18.784 ; 18.784 ; 18.784 ; 18.784 ;
; D[0]        ; SRAM_DQ[0]    ; 11.372 ;        ;        ; 11.372 ;
; D[0]        ; SRAM_DQ[8]    ; 11.343 ;        ;        ; 11.343 ;
; D[1]        ; SRAM_DQ[1]    ; 11.246 ;        ;        ; 11.246 ;
; D[1]        ; SRAM_DQ[9]    ; 11.283 ;        ;        ; 11.283 ;
; D[2]        ; SRAM_DQ[2]    ; 11.133 ;        ;        ; 11.133 ;
; D[2]        ; SRAM_DQ[10]   ; 11.398 ;        ;        ; 11.398 ;
; D[3]        ; SRAM_DQ[3]    ; 14.411 ;        ;        ; 14.411 ;
; D[3]        ; SRAM_DQ[11]   ; 14.095 ;        ;        ; 14.095 ;
; D[4]        ; SRAM_DQ[4]    ; 10.854 ;        ;        ; 10.854 ;
; D[4]        ; SRAM_DQ[12]   ; 10.638 ;        ;        ; 10.638 ;
; D[5]        ; SRAM_DQ[5]    ; 10.562 ;        ;        ; 10.562 ;
; D[5]        ; SRAM_DQ[13]   ; 10.547 ;        ;        ; 10.547 ;
; D[6]        ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]        ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]        ; SRAM_DQ[7]    ; 10.967 ;        ;        ; 10.967 ;
; D[7]        ; SRAM_DQ[15]   ; 10.104 ;        ;        ; 10.104 ;
; FL_DQ[0]    ; D[0]          ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; FL_DQ[1]    ; D[1]          ; 16.121 ; 16.121 ; 16.121 ; 16.121 ;
; FL_DQ[2]    ; D[2]          ; 12.499 ;        ;        ; 12.499 ;
; FL_DQ[3]    ; D[3]          ; 14.091 ; 14.091 ; 14.091 ; 14.091 ;
; FL_DQ[4]    ; D[4]          ; 12.787 ; 12.787 ; 12.787 ; 12.787 ;
; FL_DQ[5]    ; D[5]          ; 16.088 ; 16.088 ; 16.088 ; 16.088 ;
; FL_DQ[6]    ; D[6]          ; 16.192 ; 16.192 ; 16.192 ; 16.192 ;
; FL_DQ[7]    ; D[7]          ; 16.763 ; 16.763 ; 16.763 ; 16.763 ;
; IORQ_n      ; BUSDIR_n      ; 11.734 ;        ;        ; 11.734 ;
; IORQ_n      ; D[0]          ; 21.630 ; 21.630 ; 21.630 ; 21.630 ;
; IORQ_n      ; D[1]          ; 22.093 ; 22.093 ; 22.093 ; 22.093 ;
; IORQ_n      ; D[2]          ; 18.422 ; 18.422 ; 18.422 ; 18.422 ;
; IORQ_n      ; D[3]          ; 19.138 ; 19.138 ; 19.138 ; 19.138 ;
; IORQ_n      ; D[4]          ; 20.929 ; 20.929 ; 20.929 ; 20.929 ;
; IORQ_n      ; D[5]          ; 15.927 ; 15.927 ; 15.927 ; 15.927 ;
; IORQ_n      ; D[6]          ; 15.917 ; 15.917 ; 15.917 ; 15.917 ;
; IORQ_n      ; D[7]          ; 15.913 ; 15.913 ; 15.913 ; 15.913 ;
; IORQ_n      ; U1OE_n        ; 14.665 ;        ;        ; 14.665 ;
; KEY[0]      ; LEDG[7]       ;        ; 12.578 ; 12.578 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 12.523 ; 12.523 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 11.203 ; 11.203 ;        ;
; M1_n        ; D[0]          ; 21.098 ; 21.098 ; 21.098 ; 21.098 ;
; M1_n        ; D[1]          ; 21.561 ; 21.561 ; 21.561 ; 21.561 ;
; M1_n        ; D[2]          ; 17.890 ; 17.890 ; 17.890 ; 17.890 ;
; M1_n        ; D[3]          ; 18.606 ; 18.606 ; 18.606 ; 18.606 ;
; M1_n        ; D[4]          ; 20.397 ; 20.397 ; 20.397 ; 20.397 ;
; M1_n        ; D[5]          ; 15.396 ; 15.396 ; 15.396 ; 15.396 ;
; M1_n        ; D[6]          ; 15.386 ; 15.386 ; 15.386 ; 15.386 ;
; M1_n        ; D[7]          ; 15.382 ; 15.382 ; 15.382 ; 15.382 ;
; M1_n        ; U1OE_n        ;        ; 14.557 ; 14.557 ;        ;
; RD_n        ; BUSDIR_n      ; 11.937 ;        ;        ; 11.937 ;
; RD_n        ; D[0]          ; 21.832 ; 21.832 ; 21.832 ; 21.832 ;
; RD_n        ; D[1]          ; 22.295 ; 22.295 ; 22.295 ; 22.295 ;
; RD_n        ; D[2]          ; 18.624 ; 18.624 ; 18.624 ; 18.624 ;
; RD_n        ; D[3]          ; 19.340 ; 19.340 ; 19.340 ; 19.340 ;
; RD_n        ; D[4]          ; 21.131 ; 21.131 ; 21.131 ; 21.131 ;
; RD_n        ; D[5]          ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; RD_n        ; D[6]          ; 18.954 ; 18.954 ; 18.954 ; 18.954 ;
; RD_n        ; D[7]          ; 18.989 ; 18.989 ; 18.989 ; 18.989 ;
; RD_n        ; FL_CE_N       ; 13.805 ;        ;        ; 13.805 ;
; RD_n        ; FL_OE_N       ; 10.605 ;        ;        ; 10.605 ;
; RD_n        ; U1OE_n        ; 12.908 ;        ;        ; 12.908 ;
; RESET_n     ; LEDG[7]       ;        ; 12.706 ; 12.706 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.651 ; 12.651 ;        ;
; SLTSL_n     ; D[0]          ; 22.174 ; 22.174 ; 22.174 ; 22.174 ;
; SLTSL_n     ; D[1]          ; 22.546 ; 22.546 ; 22.546 ; 22.546 ;
; SLTSL_n     ; D[2]          ; 21.810 ; 21.810 ; 21.810 ; 21.810 ;
; SLTSL_n     ; D[3]          ; 22.104 ; 22.104 ; 22.104 ; 22.104 ;
; SLTSL_n     ; D[4]          ; 22.104 ; 22.104 ; 22.104 ; 22.104 ;
; SLTSL_n     ; D[5]          ; 22.719 ; 22.719 ; 22.719 ; 22.719 ;
; SLTSL_n     ; D[6]          ; 22.709 ; 22.709 ; 22.709 ; 22.709 ;
; SLTSL_n     ; D[7]          ; 22.705 ; 22.705 ; 22.705 ; 22.705 ;
; SLTSL_n     ; FL_ADDR[14]   ; 15.247 ; 15.247 ; 15.247 ; 15.247 ;
; SLTSL_n     ; FL_ADDR[15]   ; 15.679 ; 15.679 ; 15.679 ; 15.679 ;
; SLTSL_n     ; FL_ADDR[16]   ; 15.686 ; 15.686 ; 15.686 ; 15.686 ;
; SLTSL_n     ; FL_ADDR[17]   ; 14.922 ;        ;        ; 14.922 ;
; SLTSL_n     ; FL_CE_N       ; 14.687 ; 15.552 ; 15.552 ; 14.687 ;
; SLTSL_n     ; LEDG[0]       ;        ; 13.753 ; 13.753 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 13.535 ; 13.535 ;        ;
; SLTSL_n     ; LEDG[3]       ; 13.759 ;        ;        ; 13.759 ;
; SLTSL_n     ; LEDG[4]       ; 13.538 ;        ;        ; 13.538 ;
; SLTSL_n     ; LEDG[5]       ; 14.180 ;        ;        ; 14.180 ;
; SLTSL_n     ; LEDG[6]       ; 14.371 ;        ;        ; 14.371 ;
; SLTSL_n     ; LEDR[6]       ;        ; 15.325 ; 15.325 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 14.421 ; 14.421 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 14.025 ;        ;        ; 14.025 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.574 ; 15.574 ; 15.574 ; 15.574 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.574 ; 15.574 ; 15.574 ; 15.574 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 15.558 ; 15.558 ; 15.558 ; 15.558 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 15.515 ; 15.515 ; 15.515 ; 15.515 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 15.533 ; 15.533 ; 15.533 ; 15.533 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 15.648 ; 15.648 ; 15.648 ; 15.648 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 15.648 ; 15.648 ; 15.648 ; 15.648 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 15.638 ; 15.638 ; 15.638 ; 15.638 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 15.646 ; 15.646 ; 15.646 ; 15.646 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; SLTSL_n     ; U1OE_n        ; 12.761 ;        ;        ; 12.761 ;
; SRAM_DQ[0]  ; D[0]          ; 16.664 ; 16.664 ; 16.664 ; 16.664 ;
; SRAM_DQ[1]  ; D[1]          ; 17.858 ; 17.858 ; 17.858 ; 17.858 ;
; SRAM_DQ[2]  ; D[2]          ; 15.594 ;        ;        ; 15.594 ;
; SRAM_DQ[3]  ; D[3]          ; 14.427 ;        ;        ; 14.427 ;
; SRAM_DQ[4]  ; D[4]          ; 16.478 ; 16.478 ; 16.478 ; 16.478 ;
; SRAM_DQ[5]  ; D[5]          ; 14.778 ;        ;        ; 14.778 ;
; SRAM_DQ[6]  ; D[6]          ; 14.729 ;        ;        ; 14.729 ;
; SRAM_DQ[7]  ; D[7]          ; 15.418 ;        ;        ; 15.418 ;
; SRAM_DQ[8]  ; D[0]          ; 17.837 ; 17.837 ; 17.837 ; 17.837 ;
; SRAM_DQ[9]  ; D[1]          ; 17.724 ; 17.724 ; 17.724 ; 17.724 ;
; SRAM_DQ[10] ; D[2]          ; 15.182 ;        ;        ; 15.182 ;
; SRAM_DQ[11] ; D[3]          ; 14.564 ; 14.564 ; 14.564 ; 14.564 ;
; SRAM_DQ[12] ; D[4]          ; 14.995 ; 14.995 ; 14.995 ; 14.995 ;
; SRAM_DQ[13] ; D[5]          ; 14.073 ;        ;        ; 14.073 ;
; SRAM_DQ[14] ; D[6]          ; 14.364 ;        ;        ; 14.364 ;
; SRAM_DQ[15] ; D[7]          ; 15.422 ;        ;        ; 15.422 ;
; SW[0]       ; D[1]          ;        ; 7.783  ; 7.783  ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 9.831  ; 9.831  ;        ;
; SW[2]       ; LEDR[2]       ; 5.390  ;        ;        ; 5.390  ;
; SW[3]       ; D[2]          ;        ; 10.369 ; 10.369 ;        ;
; SW[3]       ; LEDR[3]       ; 5.181  ;        ;        ; 5.181  ;
; SW[7]       ; D[1]          ; 8.382  ;        ;        ; 8.382  ;
; SW[8]       ; D[0]          ; 17.705 ; 17.705 ; 17.705 ; 17.705 ;
; SW[8]       ; D[1]          ; 18.077 ; 18.077 ; 18.077 ; 18.077 ;
; SW[8]       ; D[2]          ; 13.886 ; 13.718 ; 13.718 ; 13.886 ;
; SW[8]       ; D[3]          ; 15.089 ; 15.089 ; 15.089 ; 15.089 ;
; SW[8]       ; D[4]          ; 15.963 ; 15.963 ; 15.963 ; 15.963 ;
; SW[8]       ; D[5]          ; 14.627 ; 14.627 ; 14.627 ; 14.627 ;
; SW[8]       ; D[6]          ; 14.617 ; 14.617 ; 14.617 ; 14.617 ;
; SW[8]       ; D[7]          ; 14.613 ; 14.613 ; 14.613 ; 14.613 ;
; SW[8]       ; LEDG[1]       ; 9.889  ;        ;        ; 9.889  ;
; SW[8]       ; SRAM_CE_N     ;        ; 10.379 ; 10.379 ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; SW[8]       ; SRAM_DQ[2]    ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; SW[8]       ; SRAM_DQ[3]    ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; SW[8]       ; SRAM_DQ[4]    ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; SW[8]       ; SRAM_DQ[5]    ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; SW[8]       ; SRAM_DQ[6]    ; 8.680  ; 8.680  ; 8.680  ; 8.680  ;
; SW[8]       ; SRAM_DQ[7]    ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; SW[8]       ; SRAM_DQ[8]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; SW[8]       ; SRAM_DQ[9]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; SW[8]       ; SRAM_DQ[10]   ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; SW[8]       ; SRAM_DQ[11]   ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; SW[8]       ; SRAM_DQ[12]   ; 8.805  ; 8.805  ; 8.805  ; 8.805  ;
; SW[8]       ; SRAM_DQ[13]   ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; SW[8]       ; SRAM_DQ[14]   ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; SW[8]       ; SRAM_DQ[15]   ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; SW[9]       ; D[0]          ; 18.356 ; 18.356 ; 18.356 ; 18.356 ;
; SW[9]       ; D[1]          ; 18.728 ; 18.728 ; 18.728 ; 18.728 ;
; SW[9]       ; D[2]          ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; SW[9]       ; D[3]          ; 18.286 ; 18.286 ; 18.286 ; 18.286 ;
; SW[9]       ; D[4]          ; 18.286 ; 18.286 ; 18.286 ; 18.286 ;
; SW[9]       ; D[5]          ; 18.901 ; 18.901 ; 18.901 ; 18.901 ;
; SW[9]       ; D[6]          ; 18.891 ; 18.891 ; 18.891 ; 18.891 ;
; SW[9]       ; D[7]          ; 18.887 ; 18.887 ; 18.887 ; 18.887 ;
; SW[9]       ; FL_ADDR[14]   ; 11.429 ; 11.429 ; 11.429 ; 11.429 ;
; SW[9]       ; FL_ADDR[15]   ; 11.861 ; 11.861 ; 11.861 ; 11.861 ;
; SW[9]       ; FL_ADDR[16]   ; 11.868 ; 11.868 ; 11.868 ; 11.868 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 11.104 ; 11.104 ;        ;
; SW[9]       ; FL_CE_N       ; 11.734 ; 10.869 ; 10.869 ; 11.734 ;
; SW[9]       ; LEDG[0]       ; 9.935  ;        ;        ; 9.935  ;
; SW[9]       ; LEDG[1]       ; 9.713  ;        ;        ; 9.713  ;
; SW[9]       ; LEDG[3]       ;        ; 9.941  ; 9.941  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 9.720  ; 9.720  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 10.362 ; 10.362 ;        ;
; SW[9]       ; LEDG[6]       ;        ; 10.553 ; 10.553 ;        ;
; SW[9]       ; LEDR[6]       ; 11.507 ;        ;        ; 11.507 ;
; SW[9]       ; LEDR[8]       ; 10.603 ;        ;        ; 10.603 ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.203 ; 10.203 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; SW[9]       ; SRAM_DQ[1]    ; 11.756 ; 11.756 ; 11.756 ; 11.756 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.756 ; 11.756 ; 11.756 ; 11.756 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.740 ; 11.740 ; 11.740 ; 11.740 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.740 ; 11.740 ; 11.740 ; 11.740 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.830 ; 11.830 ; 11.830 ; 11.830 ;
; SW[9]       ; SRAM_DQ[10]   ; 12.295 ; 12.295 ; 12.295 ; 12.295 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.828 ; 11.828 ; 11.828 ; 11.828 ;
; SW[9]       ; SRAM_DQ[13]   ; 12.305 ; 12.305 ; 12.305 ; 12.305 ;
; SW[9]       ; SRAM_DQ[14]   ; 12.305 ; 12.305 ; 12.305 ; 12.305 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.295 ; 12.295 ; 12.295 ; 12.295 ;
; SW[9]       ; U1OE_n        ;        ; 8.943  ; 8.943  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; WR_n        ; SRAM_DQ[1]    ; 13.205 ; 13.205 ; 13.205 ; 13.205 ;
; WR_n        ; SRAM_DQ[2]    ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; WR_n        ; SRAM_DQ[3]    ; 13.205 ; 13.205 ; 13.205 ; 13.205 ;
; WR_n        ; SRAM_DQ[4]    ; 13.189 ; 13.189 ; 13.189 ; 13.189 ;
; WR_n        ; SRAM_DQ[5]    ; 13.189 ; 13.189 ; 13.189 ; 13.189 ;
; WR_n        ; SRAM_DQ[6]    ; 13.146 ; 13.146 ; 13.146 ; 13.146 ;
; WR_n        ; SRAM_DQ[7]    ; 13.164 ; 13.164 ; 13.164 ; 13.164 ;
; WR_n        ; SRAM_DQ[8]    ; 13.271 ; 13.271 ; 13.271 ; 13.271 ;
; WR_n        ; SRAM_DQ[9]    ; 13.271 ; 13.271 ; 13.271 ; 13.271 ;
; WR_n        ; SRAM_DQ[10]   ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_DQ[11]   ; 13.261 ; 13.261 ; 13.261 ; 13.261 ;
; WR_n        ; SRAM_DQ[12]   ; 13.269 ; 13.269 ; 13.269 ; 13.269 ;
; WR_n        ; SRAM_DQ[13]   ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; WR_n        ; SRAM_DQ[14]   ; 13.746 ; 13.746 ; 13.746 ; 13.746 ;
; WR_n        ; SRAM_DQ[15]   ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; WR_n        ; SRAM_WE_N     ; 10.640 ;        ;        ; 10.640 ;
; WR_n        ; U1OE_n        ; 14.749 ;        ;        ; 14.749 ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[0]        ; D[0]          ; 7.550 ; 7.550 ; 7.550 ; 7.550 ;
; A[0]        ; D[1]          ; 7.361 ; 7.361 ; 7.361 ; 7.361 ;
; A[0]        ; D[2]          ; 7.341 ; 7.227 ; 7.227 ; 7.341 ;
; A[0]        ; D[3]          ; 7.550 ; 7.550 ; 7.550 ; 7.550 ;
; A[0]        ; D[4]          ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; A[0]        ; D[5]          ; 7.048 ; 7.274 ; 7.274 ; 7.048 ;
; A[0]        ; D[6]          ; 7.158 ; 7.341 ; 7.341 ; 7.158 ;
; A[0]        ; D[7]          ; 7.175 ; 7.684 ; 7.684 ; 7.175 ;
; A[0]        ; FL_ADDR[0]    ; 5.907 ;       ;       ; 5.907 ;
; A[0]        ; FL_ADDR[14]   ; 7.834 ; 7.834 ; 7.834 ; 7.834 ;
; A[0]        ; FL_ADDR[15]   ; 7.979 ; 7.979 ; 7.979 ; 7.979 ;
; A[0]        ; FL_ADDR[16]   ; 7.981 ; 7.981 ; 7.981 ; 7.981 ;
; A[0]        ; FL_ADDR[17]   ; 7.615 ;       ;       ; 7.615 ;
; A[0]        ; FL_CE_N       ; 7.616 ; 7.477 ; 7.477 ; 7.616 ;
; A[0]        ; LEDG[0]       ;       ; 7.181 ; 7.181 ;       ;
; A[0]        ; LEDG[1]       ;       ; 7.278 ; 7.278 ;       ;
; A[0]        ; LEDG[2]       ; 6.879 ;       ;       ; 6.879 ;
; A[0]        ; LEDG[3]       ; 7.186 ;       ;       ; 7.186 ;
; A[0]        ; LEDG[4]       ; 7.217 ;       ;       ; 7.217 ;
; A[0]        ; LEDG[5]       ; 7.472 ;       ;       ; 7.472 ;
; A[0]        ; LEDG[6]       ; 7.476 ;       ;       ; 7.476 ;
; A[0]        ; LEDR[6]       ;       ; 7.696 ; 7.696 ;       ;
; A[0]        ; LEDR[8]       ;       ; 7.076 ; 7.076 ;       ;
; A[0]        ; SRAM_ADDR[0]  ; 5.883 ;       ;       ; 5.883 ;
; A[0]        ; SRAM_CE_N     ; 7.566 ;       ;       ; 7.566 ;
; A[0]        ; SRAM_DQ[0]    ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; A[0]        ; SRAM_DQ[1]    ; 8.057 ; 8.057 ; 8.057 ; 8.057 ;
; A[0]        ; SRAM_DQ[2]    ; 8.044 ; 8.044 ; 8.044 ; 8.044 ;
; A[0]        ; SRAM_DQ[3]    ; 8.054 ; 8.054 ; 8.054 ; 8.054 ;
; A[0]        ; SRAM_DQ[4]    ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; A[0]        ; SRAM_DQ[5]    ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; A[0]        ; SRAM_DQ[6]    ; 7.998 ; 7.998 ; 7.998 ; 7.998 ;
; A[0]        ; SRAM_DQ[7]    ; 8.016 ; 8.016 ; 8.016 ; 8.016 ;
; A[0]        ; SRAM_DQ[8]    ; 8.042 ; 8.042 ; 8.042 ; 8.042 ;
; A[0]        ; SRAM_DQ[9]    ; 8.042 ; 8.042 ; 8.042 ; 8.042 ;
; A[0]        ; SRAM_DQ[10]   ; 8.229 ; 8.229 ; 8.229 ; 8.229 ;
; A[0]        ; SRAM_DQ[11]   ; 8.032 ; 8.032 ; 8.032 ; 8.032 ;
; A[0]        ; SRAM_DQ[12]   ; 8.045 ; 8.045 ; 8.045 ; 8.045 ;
; A[0]        ; SRAM_DQ[13]   ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; A[0]        ; SRAM_DQ[14]   ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; A[0]        ; SRAM_DQ[15]   ; 8.230 ; 8.230 ; 8.230 ; 8.230 ;
; A[1]        ; D[0]          ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; A[1]        ; D[1]          ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; A[1]        ; D[2]          ; 7.139 ; 7.253 ; 7.253 ; 7.139 ;
; A[1]        ; D[3]          ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; A[1]        ; D[4]          ; 7.072 ; 7.072 ; 7.072 ; 7.072 ;
; A[1]        ; D[5]          ; 7.186 ; 6.960 ; 6.960 ; 7.186 ;
; A[1]        ; D[6]          ; 7.253 ; 7.070 ; 7.070 ; 7.253 ;
; A[1]        ; D[7]          ; 7.596 ; 7.087 ; 7.087 ; 7.596 ;
; A[1]        ; FL_ADDR[1]    ; 5.639 ;       ;       ; 5.639 ;
; A[1]        ; FL_ADDR[14]   ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; A[1]        ; FL_ADDR[15]   ; 7.720 ; 7.720 ; 7.720 ; 7.720 ;
; A[1]        ; FL_ADDR[16]   ; 7.722 ; 7.722 ; 7.722 ; 7.722 ;
; A[1]        ; FL_ADDR[17]   ; 7.356 ;       ;       ; 7.356 ;
; A[1]        ; FL_CE_N       ; 7.357 ; 7.218 ; 7.218 ; 7.357 ;
; A[1]        ; LEDG[0]       ;       ; 6.922 ; 6.922 ;       ;
; A[1]        ; LEDG[1]       ;       ; 7.019 ; 7.019 ;       ;
; A[1]        ; LEDG[2]       ; 6.620 ;       ;       ; 6.620 ;
; A[1]        ; LEDG[3]       ; 6.927 ;       ;       ; 6.927 ;
; A[1]        ; LEDG[4]       ; 6.958 ;       ;       ; 6.958 ;
; A[1]        ; LEDG[5]       ; 7.213 ;       ;       ; 7.213 ;
; A[1]        ; LEDG[6]       ; 7.217 ;       ;       ; 7.217 ;
; A[1]        ; LEDR[6]       ;       ; 7.437 ; 7.437 ;       ;
; A[1]        ; LEDR[8]       ;       ; 6.817 ; 6.817 ;       ;
; A[1]        ; SRAM_ADDR[1]  ; 5.902 ;       ;       ; 5.902 ;
; A[1]        ; SRAM_CE_N     ; 7.307 ;       ;       ; 7.307 ;
; A[1]        ; SRAM_DQ[0]    ; 7.788 ; 7.788 ; 7.788 ; 7.788 ;
; A[1]        ; SRAM_DQ[1]    ; 7.798 ; 7.798 ; 7.798 ; 7.798 ;
; A[1]        ; SRAM_DQ[2]    ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; A[1]        ; SRAM_DQ[3]    ; 7.795 ; 7.795 ; 7.795 ; 7.795 ;
; A[1]        ; SRAM_DQ[4]    ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[1]        ; SRAM_DQ[5]    ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[1]        ; SRAM_DQ[6]    ; 7.739 ; 7.739 ; 7.739 ; 7.739 ;
; A[1]        ; SRAM_DQ[7]    ; 7.757 ; 7.757 ; 7.757 ; 7.757 ;
; A[1]        ; SRAM_DQ[8]    ; 7.783 ; 7.783 ; 7.783 ; 7.783 ;
; A[1]        ; SRAM_DQ[9]    ; 7.783 ; 7.783 ; 7.783 ; 7.783 ;
; A[1]        ; SRAM_DQ[10]   ; 7.970 ; 7.970 ; 7.970 ; 7.970 ;
; A[1]        ; SRAM_DQ[11]   ; 7.773 ; 7.773 ; 7.773 ; 7.773 ;
; A[1]        ; SRAM_DQ[12]   ; 7.786 ; 7.786 ; 7.786 ; 7.786 ;
; A[1]        ; SRAM_DQ[13]   ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; A[1]        ; SRAM_DQ[14]   ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; A[1]        ; SRAM_DQ[15]   ; 7.971 ; 7.971 ; 7.971 ; 7.971 ;
; A[3]        ; BUSDIR_n      ;       ; 6.283 ; 6.283 ;       ;
; A[3]        ; D[0]          ; 7.385 ; 7.385 ; 7.385 ; 7.385 ;
; A[3]        ; D[1]          ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; A[3]        ; D[2]          ; 7.062 ; 7.176 ; 7.176 ; 7.062 ;
; A[3]        ; D[3]          ; 7.385 ; 7.385 ; 7.385 ; 7.385 ;
; A[3]        ; D[4]          ; 6.995 ; 6.995 ; 6.995 ; 6.995 ;
; A[3]        ; D[5]          ; 7.109 ; 6.883 ; 6.883 ; 7.109 ;
; A[3]        ; D[6]          ; 7.176 ; 6.993 ; 6.993 ; 7.176 ;
; A[3]        ; D[7]          ; 7.519 ; 7.010 ; 7.010 ; 7.519 ;
; A[3]        ; FL_ADDR[3]    ; 5.320 ;       ;       ; 5.320 ;
; A[3]        ; FL_ADDR[14]   ; 7.476 ; 7.476 ; 7.476 ; 7.476 ;
; A[3]        ; FL_ADDR[15]   ; 7.621 ; 7.621 ; 7.621 ; 7.621 ;
; A[3]        ; FL_ADDR[16]   ; 7.623 ; 7.623 ; 7.623 ; 7.623 ;
; A[3]        ; FL_ADDR[17]   ; 7.257 ;       ;       ; 7.257 ;
; A[3]        ; FL_CE_N       ; 7.258 ; 7.119 ; 7.119 ; 7.258 ;
; A[3]        ; LEDG[0]       ;       ; 6.823 ; 6.823 ;       ;
; A[3]        ; LEDG[1]       ;       ; 6.920 ; 6.920 ;       ;
; A[3]        ; LEDG[2]       ; 6.521 ;       ;       ; 6.521 ;
; A[3]        ; LEDG[3]       ; 6.828 ;       ;       ; 6.828 ;
; A[3]        ; LEDG[4]       ; 6.859 ;       ;       ; 6.859 ;
; A[3]        ; LEDG[5]       ; 7.114 ;       ;       ; 7.114 ;
; A[3]        ; LEDG[6]       ; 7.118 ;       ;       ; 7.118 ;
; A[3]        ; LEDR[6]       ;       ; 7.338 ; 7.338 ;       ;
; A[3]        ; LEDR[8]       ;       ; 6.718 ; 6.718 ;       ;
; A[3]        ; SRAM_ADDR[3]  ; 5.730 ;       ;       ; 5.730 ;
; A[3]        ; SRAM_CE_N     ; 7.208 ;       ;       ; 7.208 ;
; A[3]        ; SRAM_DQ[0]    ; 7.689 ; 7.689 ; 7.689 ; 7.689 ;
; A[3]        ; SRAM_DQ[1]    ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; A[3]        ; SRAM_DQ[2]    ; 7.686 ; 7.686 ; 7.686 ; 7.686 ;
; A[3]        ; SRAM_DQ[3]    ; 7.696 ; 7.696 ; 7.696 ; 7.696 ;
; A[3]        ; SRAM_DQ[4]    ; 7.680 ; 7.680 ; 7.680 ; 7.680 ;
; A[3]        ; SRAM_DQ[5]    ; 7.680 ; 7.680 ; 7.680 ; 7.680 ;
; A[3]        ; SRAM_DQ[6]    ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; A[3]        ; SRAM_DQ[7]    ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; A[3]        ; SRAM_DQ[8]    ; 7.684 ; 7.684 ; 7.684 ; 7.684 ;
; A[3]        ; SRAM_DQ[9]    ; 7.684 ; 7.684 ; 7.684 ; 7.684 ;
; A[3]        ; SRAM_DQ[10]   ; 7.871 ; 7.871 ; 7.871 ; 7.871 ;
; A[3]        ; SRAM_DQ[11]   ; 7.674 ; 7.674 ; 7.674 ; 7.674 ;
; A[3]        ; SRAM_DQ[12]   ; 7.687 ; 7.687 ; 7.687 ; 7.687 ;
; A[3]        ; SRAM_DQ[13]   ; 7.881 ; 7.881 ; 7.881 ; 7.881 ;
; A[3]        ; SRAM_DQ[14]   ; 7.881 ; 7.881 ; 7.881 ; 7.881 ;
; A[3]        ; SRAM_DQ[15]   ; 7.872 ; 7.872 ; 7.872 ; 7.872 ;
; A[3]        ; U1OE_n        ;       ; 6.494 ; 6.494 ;       ;
; A[4]        ; BUSDIR_n      ;       ; 7.423 ; 7.423 ;       ;
; A[4]        ; D[0]          ; 8.400 ; 8.400 ; 8.400 ; 8.400 ;
; A[4]        ; D[1]          ; 8.211 ; 8.211 ; 8.211 ; 8.211 ;
; A[4]        ; D[2]          ; 8.191 ; 8.077 ; 8.077 ; 8.191 ;
; A[4]        ; D[3]          ; 8.400 ; 8.400 ; 8.400 ; 8.400 ;
; A[4]        ; D[4]          ; 8.010 ; 8.010 ; 8.010 ; 8.010 ;
; A[4]        ; D[5]          ; 7.898 ; 8.124 ; 8.124 ; 7.898 ;
; A[4]        ; D[6]          ; 8.008 ; 8.191 ; 8.191 ; 8.008 ;
; A[4]        ; D[7]          ; 8.025 ; 8.534 ; 8.534 ; 8.025 ;
; A[4]        ; FL_ADDR[4]    ; 5.337 ;       ;       ; 5.337 ;
; A[4]        ; FL_ADDR[14]   ; 8.430 ; 8.430 ; 8.430 ; 8.430 ;
; A[4]        ; FL_ADDR[15]   ; 8.575 ; 8.575 ; 8.575 ; 8.575 ;
; A[4]        ; FL_ADDR[16]   ; 8.577 ; 8.577 ; 8.577 ; 8.577 ;
; A[4]        ; FL_ADDR[17]   ; 7.643 ;       ;       ; 7.643 ;
; A[4]        ; FL_CE_N       ; 7.487 ; 8.073 ; 8.073 ; 7.487 ;
; A[4]        ; LEDG[0]       ;       ; 7.777 ; 7.777 ;       ;
; A[4]        ; LEDG[1]       ;       ; 7.874 ; 7.874 ;       ;
; A[4]        ; LEDG[2]       ; 7.475 ;       ;       ; 7.475 ;
; A[4]        ; LEDG[3]       ; 7.782 ;       ;       ; 7.782 ;
; A[4]        ; LEDG[4]       ; 7.813 ;       ;       ; 7.813 ;
; A[4]        ; LEDG[5]       ; 8.068 ;       ;       ; 8.068 ;
; A[4]        ; LEDG[6]       ; 8.072 ;       ;       ; 8.072 ;
; A[4]        ; LEDR[6]       ; 7.077 ; 7.724 ; 7.724 ; 7.077 ;
; A[4]        ; LEDR[8]       ;       ; 7.672 ; 7.672 ;       ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[4]        ; SRAM_CE_N     ; 8.162 ;       ;       ; 8.162 ;
; A[4]        ; SRAM_DQ[0]    ; 8.643 ; 8.643 ; 8.643 ; 8.643 ;
; A[4]        ; SRAM_DQ[1]    ; 8.653 ; 8.653 ; 8.653 ; 8.653 ;
; A[4]        ; SRAM_DQ[2]    ; 8.640 ; 8.640 ; 8.640 ; 8.640 ;
; A[4]        ; SRAM_DQ[3]    ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; A[4]        ; SRAM_DQ[4]    ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[4]        ; SRAM_DQ[5]    ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[4]        ; SRAM_DQ[6]    ; 8.594 ; 8.594 ; 8.594 ; 8.594 ;
; A[4]        ; SRAM_DQ[7]    ; 8.612 ; 8.612 ; 8.612 ; 8.612 ;
; A[4]        ; SRAM_DQ[8]    ; 8.638 ; 8.638 ; 8.638 ; 8.638 ;
; A[4]        ; SRAM_DQ[9]    ; 8.638 ; 8.638 ; 8.638 ; 8.638 ;
; A[4]        ; SRAM_DQ[10]   ; 8.825 ; 8.825 ; 8.825 ; 8.825 ;
; A[4]        ; SRAM_DQ[11]   ; 8.628 ; 8.628 ; 8.628 ; 8.628 ;
; A[4]        ; SRAM_DQ[12]   ; 8.641 ; 8.641 ; 8.641 ; 8.641 ;
; A[4]        ; SRAM_DQ[13]   ; 8.835 ; 8.835 ; 8.835 ; 8.835 ;
; A[4]        ; SRAM_DQ[14]   ; 8.835 ; 8.835 ; 8.835 ; 8.835 ;
; A[4]        ; SRAM_DQ[15]   ; 8.826 ; 8.826 ; 8.826 ; 8.826 ;
; A[4]        ; U1OE_n        ;       ; 7.634 ; 7.634 ;       ;
; A[5]        ; BUSDIR_n      ;       ; 7.451 ; 7.451 ;       ;
; A[5]        ; D[0]          ; 8.428 ; 8.428 ; 8.428 ; 8.428 ;
; A[5]        ; D[1]          ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; A[5]        ; D[2]          ; 8.219 ; 8.105 ; 8.105 ; 8.219 ;
; A[5]        ; D[3]          ; 8.428 ; 8.428 ; 8.428 ; 8.428 ;
; A[5]        ; D[4]          ; 8.038 ; 8.038 ; 8.038 ; 8.038 ;
; A[5]        ; D[5]          ; 7.926 ; 8.152 ; 8.152 ; 7.926 ;
; A[5]        ; D[6]          ; 8.036 ; 8.219 ; 8.219 ; 8.036 ;
; A[5]        ; D[7]          ; 8.053 ; 8.562 ; 8.562 ; 8.053 ;
; A[5]        ; FL_ADDR[5]    ; 5.062 ;       ;       ; 5.062 ;
; A[5]        ; FL_ADDR[14]   ; 8.458 ; 8.458 ; 8.458 ; 8.458 ;
; A[5]        ; FL_ADDR[15]   ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; A[5]        ; FL_ADDR[16]   ; 8.605 ; 8.605 ; 8.605 ; 8.605 ;
; A[5]        ; FL_ADDR[17]   ; 7.671 ;       ;       ; 7.671 ;
; A[5]        ; FL_CE_N       ; 7.515 ; 8.101 ; 8.101 ; 7.515 ;
; A[5]        ; LEDG[0]       ;       ; 7.805 ; 7.805 ;       ;
; A[5]        ; LEDG[1]       ;       ; 7.902 ; 7.902 ;       ;
; A[5]        ; LEDG[2]       ; 7.503 ;       ;       ; 7.503 ;
; A[5]        ; LEDG[3]       ; 7.810 ;       ;       ; 7.810 ;
; A[5]        ; LEDG[4]       ; 7.841 ;       ;       ; 7.841 ;
; A[5]        ; LEDG[5]       ; 8.096 ;       ;       ; 8.096 ;
; A[5]        ; LEDG[6]       ; 8.100 ;       ;       ; 8.100 ;
; A[5]        ; LEDR[6]       ; 7.105 ; 7.752 ; 7.752 ; 7.105 ;
; A[5]        ; LEDR[8]       ;       ; 7.700 ; 7.700 ;       ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320 ;       ;       ; 5.320 ;
; A[5]        ; SRAM_CE_N     ; 8.190 ;       ;       ; 8.190 ;
; A[5]        ; SRAM_DQ[0]    ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[5]        ; SRAM_DQ[1]    ; 8.681 ; 8.681 ; 8.681 ; 8.681 ;
; A[5]        ; SRAM_DQ[2]    ; 8.668 ; 8.668 ; 8.668 ; 8.668 ;
; A[5]        ; SRAM_DQ[3]    ; 8.678 ; 8.678 ; 8.678 ; 8.678 ;
; A[5]        ; SRAM_DQ[4]    ; 8.662 ; 8.662 ; 8.662 ; 8.662 ;
; A[5]        ; SRAM_DQ[5]    ; 8.662 ; 8.662 ; 8.662 ; 8.662 ;
; A[5]        ; SRAM_DQ[6]    ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; A[5]        ; SRAM_DQ[7]    ; 8.640 ; 8.640 ; 8.640 ; 8.640 ;
; A[5]        ; SRAM_DQ[8]    ; 8.666 ; 8.666 ; 8.666 ; 8.666 ;
; A[5]        ; SRAM_DQ[9]    ; 8.666 ; 8.666 ; 8.666 ; 8.666 ;
; A[5]        ; SRAM_DQ[10]   ; 8.853 ; 8.853 ; 8.853 ; 8.853 ;
; A[5]        ; SRAM_DQ[11]   ; 8.656 ; 8.656 ; 8.656 ; 8.656 ;
; A[5]        ; SRAM_DQ[12]   ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[5]        ; SRAM_DQ[13]   ; 8.863 ; 8.863 ; 8.863 ; 8.863 ;
; A[5]        ; SRAM_DQ[14]   ; 8.863 ; 8.863 ; 8.863 ; 8.863 ;
; A[5]        ; SRAM_DQ[15]   ; 8.854 ; 8.854 ; 8.854 ; 8.854 ;
; A[5]        ; U1OE_n        ;       ; 7.662 ; 7.662 ;       ;
; A[6]        ; BUSDIR_n      ;       ; 7.650 ; 7.650 ;       ;
; A[6]        ; D[0]          ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; A[6]        ; D[1]          ; 8.438 ; 8.438 ; 8.438 ; 8.438 ;
; A[6]        ; D[2]          ; 8.418 ; 8.304 ; 8.304 ; 8.418 ;
; A[6]        ; D[3]          ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; A[6]        ; D[4]          ; 8.237 ; 8.237 ; 8.237 ; 8.237 ;
; A[6]        ; D[5]          ; 8.125 ; 8.351 ; 8.351 ; 8.125 ;
; A[6]        ; D[6]          ; 8.235 ; 8.418 ; 8.418 ; 8.235 ;
; A[6]        ; D[7]          ; 8.252 ; 8.761 ; 8.761 ; 8.252 ;
; A[6]        ; FL_ADDR[6]    ; 5.510 ;       ;       ; 5.510 ;
; A[6]        ; FL_ADDR[14]   ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; A[6]        ; FL_ADDR[15]   ; 8.802 ; 8.802 ; 8.802 ; 8.802 ;
; A[6]        ; FL_ADDR[16]   ; 8.804 ; 8.804 ; 8.804 ; 8.804 ;
; A[6]        ; FL_ADDR[17]   ; 7.870 ;       ;       ; 7.870 ;
; A[6]        ; FL_CE_N       ; 7.714 ; 8.300 ; 8.300 ; 7.714 ;
; A[6]        ; LEDG[0]       ;       ; 8.004 ; 8.004 ;       ;
; A[6]        ; LEDG[1]       ;       ; 8.101 ; 8.101 ;       ;
; A[6]        ; LEDG[2]       ; 7.702 ;       ;       ; 7.702 ;
; A[6]        ; LEDG[3]       ; 8.009 ;       ;       ; 8.009 ;
; A[6]        ; LEDG[4]       ; 8.040 ;       ;       ; 8.040 ;
; A[6]        ; LEDG[5]       ; 8.295 ;       ;       ; 8.295 ;
; A[6]        ; LEDG[6]       ; 8.299 ;       ;       ; 8.299 ;
; A[6]        ; LEDR[6]       ; 7.304 ; 7.951 ; 7.951 ; 7.304 ;
; A[6]        ; LEDR[8]       ;       ; 7.899 ; 7.899 ;       ;
; A[6]        ; SRAM_ADDR[6]  ; 5.570 ;       ;       ; 5.570 ;
; A[6]        ; SRAM_CE_N     ; 8.389 ;       ;       ; 8.389 ;
; A[6]        ; SRAM_DQ[0]    ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; A[6]        ; SRAM_DQ[1]    ; 8.880 ; 8.880 ; 8.880 ; 8.880 ;
; A[6]        ; SRAM_DQ[2]    ; 8.867 ; 8.867 ; 8.867 ; 8.867 ;
; A[6]        ; SRAM_DQ[3]    ; 8.877 ; 8.877 ; 8.877 ; 8.877 ;
; A[6]        ; SRAM_DQ[4]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[6]        ; SRAM_DQ[5]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[6]        ; SRAM_DQ[6]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; A[6]        ; SRAM_DQ[7]    ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[6]        ; SRAM_DQ[8]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[6]        ; SRAM_DQ[9]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[6]        ; SRAM_DQ[10]   ; 9.052 ; 9.052 ; 9.052 ; 9.052 ;
; A[6]        ; SRAM_DQ[11]   ; 8.855 ; 8.855 ; 8.855 ; 8.855 ;
; A[6]        ; SRAM_DQ[12]   ; 8.868 ; 8.868 ; 8.868 ; 8.868 ;
; A[6]        ; SRAM_DQ[13]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[6]        ; SRAM_DQ[14]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[6]        ; SRAM_DQ[15]   ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; A[6]        ; U1OE_n        ;       ; 7.861 ; 7.861 ;       ;
; A[7]        ; BUSDIR_n      ;       ; 7.770 ; 7.770 ;       ;
; A[7]        ; D[0]          ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; A[7]        ; D[1]          ; 8.558 ; 8.558 ; 8.558 ; 8.558 ;
; A[7]        ; D[2]          ; 8.538 ; 8.424 ; 8.424 ; 8.538 ;
; A[7]        ; D[3]          ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; A[7]        ; D[4]          ; 8.357 ; 8.357 ; 8.357 ; 8.357 ;
; A[7]        ; D[5]          ; 8.245 ; 8.471 ; 8.471 ; 8.245 ;
; A[7]        ; D[6]          ; 8.355 ; 8.538 ; 8.538 ; 8.355 ;
; A[7]        ; D[7]          ; 8.372 ; 8.881 ; 8.881 ; 8.372 ;
; A[7]        ; FL_ADDR[7]    ; 5.710 ;       ;       ; 5.710 ;
; A[7]        ; FL_ADDR[14]   ; 8.777 ; 8.777 ; 8.777 ; 8.777 ;
; A[7]        ; FL_ADDR[15]   ; 8.922 ; 8.922 ; 8.922 ; 8.922 ;
; A[7]        ; FL_ADDR[16]   ; 8.924 ; 8.924 ; 8.924 ; 8.924 ;
; A[7]        ; FL_ADDR[17]   ; 7.990 ;       ;       ; 7.990 ;
; A[7]        ; FL_CE_N       ; 7.834 ; 8.420 ; 8.420 ; 7.834 ;
; A[7]        ; LEDG[0]       ;       ; 8.124 ; 8.124 ;       ;
; A[7]        ; LEDG[1]       ;       ; 8.221 ; 8.221 ;       ;
; A[7]        ; LEDG[2]       ; 7.822 ;       ;       ; 7.822 ;
; A[7]        ; LEDG[3]       ; 8.129 ;       ;       ; 8.129 ;
; A[7]        ; LEDG[4]       ; 8.160 ;       ;       ; 8.160 ;
; A[7]        ; LEDG[5]       ; 8.415 ;       ;       ; 8.415 ;
; A[7]        ; LEDG[6]       ; 8.419 ;       ;       ; 8.419 ;
; A[7]        ; LEDR[6]       ; 7.424 ; 8.071 ; 8.071 ; 7.424 ;
; A[7]        ; LEDR[8]       ;       ; 8.019 ; 8.019 ;       ;
; A[7]        ; SRAM_ADDR[7]  ; 5.752 ;       ;       ; 5.752 ;
; A[7]        ; SRAM_CE_N     ; 8.509 ;       ;       ; 8.509 ;
; A[7]        ; SRAM_DQ[0]    ; 8.990 ; 8.990 ; 8.990 ; 8.990 ;
; A[7]        ; SRAM_DQ[1]    ; 9.000 ; 9.000 ; 9.000 ; 9.000 ;
; A[7]        ; SRAM_DQ[2]    ; 8.987 ; 8.987 ; 8.987 ; 8.987 ;
; A[7]        ; SRAM_DQ[3]    ; 8.997 ; 8.997 ; 8.997 ; 8.997 ;
; A[7]        ; SRAM_DQ[4]    ; 8.981 ; 8.981 ; 8.981 ; 8.981 ;
; A[7]        ; SRAM_DQ[5]    ; 8.981 ; 8.981 ; 8.981 ; 8.981 ;
; A[7]        ; SRAM_DQ[6]    ; 8.941 ; 8.941 ; 8.941 ; 8.941 ;
; A[7]        ; SRAM_DQ[7]    ; 8.959 ; 8.959 ; 8.959 ; 8.959 ;
; A[7]        ; SRAM_DQ[8]    ; 8.985 ; 8.985 ; 8.985 ; 8.985 ;
; A[7]        ; SRAM_DQ[9]    ; 8.985 ; 8.985 ; 8.985 ; 8.985 ;
; A[7]        ; SRAM_DQ[10]   ; 9.172 ; 9.172 ; 9.172 ; 9.172 ;
; A[7]        ; SRAM_DQ[11]   ; 8.975 ; 8.975 ; 8.975 ; 8.975 ;
; A[7]        ; SRAM_DQ[12]   ; 8.988 ; 8.988 ; 8.988 ; 8.988 ;
; A[7]        ; SRAM_DQ[13]   ; 9.182 ; 9.182 ; 9.182 ; 9.182 ;
; A[7]        ; SRAM_DQ[14]   ; 9.182 ; 9.182 ; 9.182 ; 9.182 ;
; A[7]        ; SRAM_DQ[15]   ; 9.173 ; 9.173 ; 9.173 ; 9.173 ;
; A[7]        ; U1OE_n        ;       ; 7.981 ; 7.981 ;       ;
; A[8]        ; D[0]          ; 7.638 ; 7.638 ; 7.638 ; 7.638 ;
; A[8]        ; D[1]          ; 7.449 ; 7.449 ; 7.449 ; 7.449 ;
; A[8]        ; D[2]          ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; A[8]        ; D[3]          ; 7.605 ; 7.605 ; 7.605 ; 7.605 ;
; A[8]        ; D[4]          ; 7.506 ; 7.506 ; 7.506 ; 7.506 ;
; A[8]        ; D[5]          ; 8.097 ; 8.097 ; 8.097 ; 8.097 ;
; A[8]        ; D[6]          ; 8.088 ; 8.088 ; 8.088 ; 8.088 ;
; A[8]        ; D[7]          ; 8.083 ; 8.083 ; 8.083 ; 8.083 ;
; A[8]        ; FL_ADDR[8]    ; 5.515 ;       ;       ; 5.515 ;
; A[8]        ; FL_ADDR[14]   ; 8.683 ; 8.683 ; 8.683 ; 8.683 ;
; A[8]        ; FL_ADDR[15]   ; 8.828 ; 8.828 ; 8.828 ; 8.828 ;
; A[8]        ; FL_ADDR[16]   ; 8.830 ; 8.830 ; 8.830 ; 8.830 ;
; A[8]        ; FL_ADDR[17]   ; 7.766 ;       ;       ; 7.766 ;
; A[8]        ; FL_CE_N       ; 6.856 ; 6.856 ; 6.856 ; 6.856 ;
; A[8]        ; LEDG[0]       ;       ; 8.030 ; 8.030 ;       ;
; A[8]        ; LEDG[1]       ;       ; 8.127 ; 8.127 ;       ;
; A[8]        ; LEDG[2]       ; 7.728 ;       ;       ; 7.728 ;
; A[8]        ; LEDG[3]       ; 8.035 ;       ;       ; 8.035 ;
; A[8]        ; LEDG[4]       ; 8.066 ;       ;       ; 8.066 ;
; A[8]        ; LEDG[5]       ; 8.321 ;       ;       ; 8.321 ;
; A[8]        ; LEDG[6]       ; 8.325 ;       ;       ; 8.325 ;
; A[8]        ; LEDR[6]       ; 6.734 ; 7.847 ; 7.847 ; 6.734 ;
; A[8]        ; LEDR[8]       ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.506 ;       ;       ; 5.506 ;
; A[8]        ; SRAM_CE_N     ; 8.415 ;       ;       ; 8.415 ;
; A[8]        ; SRAM_DQ[0]    ; 8.896 ; 8.896 ; 8.896 ; 8.896 ;
; A[8]        ; SRAM_DQ[1]    ; 8.906 ; 8.906 ; 8.906 ; 8.906 ;
; A[8]        ; SRAM_DQ[2]    ; 8.893 ; 8.893 ; 8.893 ; 8.893 ;
; A[8]        ; SRAM_DQ[3]    ; 8.903 ; 8.903 ; 8.903 ; 8.903 ;
; A[8]        ; SRAM_DQ[4]    ; 8.887 ; 8.887 ; 8.887 ; 8.887 ;
; A[8]        ; SRAM_DQ[5]    ; 8.887 ; 8.887 ; 8.887 ; 8.887 ;
; A[8]        ; SRAM_DQ[6]    ; 8.847 ; 8.847 ; 8.847 ; 8.847 ;
; A[8]        ; SRAM_DQ[7]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[8]        ; SRAM_DQ[8]    ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[8]        ; SRAM_DQ[9]    ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[8]        ; SRAM_DQ[10]   ; 9.078 ; 9.078 ; 9.078 ; 9.078 ;
; A[8]        ; SRAM_DQ[11]   ; 8.881 ; 8.881 ; 8.881 ; 8.881 ;
; A[8]        ; SRAM_DQ[12]   ; 8.894 ; 8.894 ; 8.894 ; 8.894 ;
; A[8]        ; SRAM_DQ[13]   ; 9.088 ; 9.088 ; 9.088 ; 9.088 ;
; A[8]        ; SRAM_DQ[14]   ; 9.088 ; 9.088 ; 9.088 ; 9.088 ;
; A[8]        ; SRAM_DQ[15]   ; 9.079 ; 9.079 ; 9.079 ; 9.079 ;
; A[9]        ; D[0]          ; 8.620 ; 8.620 ; 8.620 ; 8.620 ;
; A[9]        ; D[1]          ; 8.431 ; 8.431 ; 8.431 ; 8.431 ;
; A[9]        ; D[2]          ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; A[9]        ; D[3]          ; 8.587 ; 8.587 ; 8.587 ; 8.587 ;
; A[9]        ; D[4]          ; 8.488 ; 8.488 ; 8.488 ; 8.488 ;
; A[9]        ; D[5]          ; 9.041 ; 9.079 ; 9.079 ; 9.041 ;
; A[9]        ; D[6]          ; 9.070 ; 9.070 ; 9.070 ; 9.070 ;
; A[9]        ; D[7]          ; 9.065 ; 9.065 ; 9.065 ; 9.065 ;
; A[9]        ; FL_ADDR[9]    ; 5.597 ;       ;       ; 5.597 ;
; A[9]        ; FL_ADDR[14]   ; 9.573 ; 9.573 ; 9.573 ; 9.573 ;
; A[9]        ; FL_ADDR[15]   ; 9.718 ; 9.718 ; 9.718 ; 9.718 ;
; A[9]        ; FL_ADDR[16]   ; 9.720 ; 9.720 ; 9.720 ; 9.720 ;
; A[9]        ; FL_ADDR[17]   ; 8.656 ;       ;       ; 8.656 ;
; A[9]        ; FL_CE_N       ; 7.838 ; 7.838 ; 7.838 ; 7.838 ;
; A[9]        ; LEDG[0]       ;       ; 8.920 ; 8.920 ;       ;
; A[9]        ; LEDG[1]       ;       ; 9.017 ; 9.017 ;       ;
; A[9]        ; LEDG[2]       ; 8.618 ;       ;       ; 8.618 ;
; A[9]        ; LEDG[3]       ; 8.925 ;       ;       ; 8.925 ;
; A[9]        ; LEDG[4]       ; 8.956 ;       ;       ; 8.956 ;
; A[9]        ; LEDG[5]       ; 9.211 ;       ;       ; 9.211 ;
; A[9]        ; LEDG[6]       ; 9.215 ;       ;       ; 9.215 ;
; A[9]        ; LEDR[6]       ; 7.624 ; 8.737 ; 8.737 ; 7.624 ;
; A[9]        ; LEDR[8]       ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.623 ;       ;       ; 5.623 ;
; A[9]        ; SRAM_CE_N     ; 9.305 ;       ;       ; 9.305 ;
; A[9]        ; SRAM_DQ[0]    ; 9.786 ; 9.786 ; 9.786 ; 9.786 ;
; A[9]        ; SRAM_DQ[1]    ; 9.796 ; 9.796 ; 9.796 ; 9.796 ;
; A[9]        ; SRAM_DQ[2]    ; 9.783 ; 9.783 ; 9.783 ; 9.783 ;
; A[9]        ; SRAM_DQ[3]    ; 9.793 ; 9.793 ; 9.793 ; 9.793 ;
; A[9]        ; SRAM_DQ[4]    ; 9.777 ; 9.777 ; 9.777 ; 9.777 ;
; A[9]        ; SRAM_DQ[5]    ; 9.777 ; 9.777 ; 9.777 ; 9.777 ;
; A[9]        ; SRAM_DQ[6]    ; 9.737 ; 9.737 ; 9.737 ; 9.737 ;
; A[9]        ; SRAM_DQ[7]    ; 9.755 ; 9.755 ; 9.755 ; 9.755 ;
; A[9]        ; SRAM_DQ[8]    ; 9.781 ; 9.781 ; 9.781 ; 9.781 ;
; A[9]        ; SRAM_DQ[9]    ; 9.781 ; 9.781 ; 9.781 ; 9.781 ;
; A[9]        ; SRAM_DQ[10]   ; 9.968 ; 9.968 ; 9.968 ; 9.968 ;
; A[9]        ; SRAM_DQ[11]   ; 9.771 ; 9.771 ; 9.771 ; 9.771 ;
; A[9]        ; SRAM_DQ[12]   ; 9.784 ; 9.784 ; 9.784 ; 9.784 ;
; A[9]        ; SRAM_DQ[13]   ; 9.978 ; 9.978 ; 9.978 ; 9.978 ;
; A[9]        ; SRAM_DQ[14]   ; 9.978 ; 9.978 ; 9.978 ; 9.978 ;
; A[9]        ; SRAM_DQ[15]   ; 9.969 ; 9.969 ; 9.969 ; 9.969 ;
; A[10]       ; D[0]          ; 7.732 ; 7.732 ; 7.732 ; 7.732 ;
; A[10]       ; D[1]          ; 7.543 ; 7.543 ; 7.543 ; 7.543 ;
; A[10]       ; D[2]          ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; A[10]       ; D[3]          ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; A[10]       ; D[4]          ; 7.600 ; 7.600 ; 7.600 ; 7.600 ;
; A[10]       ; D[5]          ; 8.125 ; 8.191 ; 8.191 ; 8.125 ;
; A[10]       ; D[6]          ; 8.182 ; 8.182 ; 8.182 ; 8.182 ;
; A[10]       ; D[7]          ; 8.177 ; 8.177 ; 8.177 ; 8.177 ;
; A[10]       ; FL_ADDR[10]   ; 5.560 ;       ;       ; 5.560 ;
; A[10]       ; FL_ADDR[14]   ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; A[10]       ; FL_ADDR[15]   ; 8.802 ; 8.802 ; 8.802 ; 8.802 ;
; A[10]       ; FL_ADDR[16]   ; 8.804 ; 8.804 ; 8.804 ; 8.804 ;
; A[10]       ; FL_ADDR[17]   ; 7.951 ;       ;       ; 7.951 ;
; A[10]       ; FL_CE_N       ; 6.950 ; 7.163 ; 7.163 ; 6.950 ;
; A[10]       ; LEDG[0]       ;       ; 8.004 ; 8.004 ;       ;
; A[10]       ; LEDG[1]       ;       ; 8.101 ; 8.101 ;       ;
; A[10]       ; LEDG[2]       ; 7.702 ;       ;       ; 7.702 ;
; A[10]       ; LEDG[3]       ; 8.009 ;       ;       ; 8.009 ;
; A[10]       ; LEDG[4]       ; 8.040 ;       ;       ; 8.040 ;
; A[10]       ; LEDG[5]       ; 8.295 ;       ;       ; 8.295 ;
; A[10]       ; LEDG[6]       ; 8.299 ;       ;       ; 8.299 ;
; A[10]       ; LEDR[6]       ; 7.182 ; 8.032 ; 8.032 ; 7.182 ;
; A[10]       ; LEDR[8]       ; 6.549 ; 6.762 ; 6.762 ; 6.549 ;
; A[10]       ; SRAM_ADDR[10] ; 5.663 ;       ;       ; 5.663 ;
; A[10]       ; SRAM_CE_N     ; 8.389 ;       ;       ; 8.389 ;
; A[10]       ; SRAM_DQ[0]    ; 8.870 ; 8.870 ; 8.870 ; 8.870 ;
; A[10]       ; SRAM_DQ[1]    ; 8.880 ; 8.880 ; 8.880 ; 8.880 ;
; A[10]       ; SRAM_DQ[2]    ; 8.867 ; 8.867 ; 8.867 ; 8.867 ;
; A[10]       ; SRAM_DQ[3]    ; 8.877 ; 8.877 ; 8.877 ; 8.877 ;
; A[10]       ; SRAM_DQ[4]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[10]       ; SRAM_DQ[5]    ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[10]       ; SRAM_DQ[6]    ; 8.821 ; 8.821 ; 8.821 ; 8.821 ;
; A[10]       ; SRAM_DQ[7]    ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[10]       ; SRAM_DQ[8]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[10]       ; SRAM_DQ[9]    ; 8.865 ; 8.865 ; 8.865 ; 8.865 ;
; A[10]       ; SRAM_DQ[10]   ; 9.052 ; 9.052 ; 9.052 ; 9.052 ;
; A[10]       ; SRAM_DQ[11]   ; 8.855 ; 8.855 ; 8.855 ; 8.855 ;
; A[10]       ; SRAM_DQ[12]   ; 8.868 ; 8.868 ; 8.868 ; 8.868 ;
; A[10]       ; SRAM_DQ[13]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[10]       ; SRAM_DQ[14]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[10]       ; SRAM_DQ[15]   ; 9.053 ; 9.053 ; 9.053 ; 9.053 ;
; A[11]       ; D[0]          ; 7.868 ; 7.868 ; 7.868 ; 7.868 ;
; A[11]       ; D[1]          ; 7.679 ; 7.679 ; 7.679 ; 7.679 ;
; A[11]       ; D[2]          ; 7.517 ; 7.517 ; 7.517 ; 7.517 ;
; A[11]       ; D[3]          ; 7.835 ; 7.835 ; 7.835 ; 7.835 ;
; A[11]       ; D[4]          ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; A[11]       ; D[5]          ; 8.327 ; 8.327 ; 8.327 ; 8.327 ;
; A[11]       ; D[6]          ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; A[11]       ; D[7]          ; 8.313 ; 8.313 ; 8.313 ; 8.313 ;
; A[11]       ; FL_ADDR[11]   ; 5.520 ;       ;       ; 5.520 ;
; A[11]       ; FL_ADDR[14]   ; 9.109 ; 9.109 ; 9.109 ; 9.109 ;
; A[11]       ; FL_ADDR[15]   ; 9.254 ; 9.254 ; 9.254 ; 9.254 ;
; A[11]       ; FL_ADDR[16]   ; 9.256 ; 9.256 ; 9.256 ; 9.256 ;
; A[11]       ; FL_ADDR[17]   ; 8.192 ;       ;       ; 8.192 ;
; A[11]       ; FL_CE_N       ; 7.086 ; 8.752 ; 8.752 ; 7.086 ;
; A[11]       ; LEDG[0]       ;       ; 8.456 ; 8.456 ;       ;
; A[11]       ; LEDG[1]       ;       ; 8.553 ; 8.553 ;       ;
; A[11]       ; LEDG[2]       ; 8.154 ;       ;       ; 8.154 ;
; A[11]       ; LEDG[3]       ; 8.461 ;       ;       ; 8.461 ;
; A[11]       ; LEDG[4]       ; 8.492 ;       ;       ; 8.492 ;
; A[11]       ; LEDG[5]       ; 8.747 ;       ;       ; 8.747 ;
; A[11]       ; LEDG[6]       ; 8.751 ;       ;       ; 8.751 ;
; A[11]       ; LEDR[6]       ; 7.160 ; 8.273 ; 8.273 ; 7.160 ;
; A[11]       ; LEDR[8]       ; 6.685 ; 8.351 ; 8.351 ; 6.685 ;
; A[11]       ; SRAM_ADDR[11] ; 5.674 ;       ;       ; 5.674 ;
; A[11]       ; SRAM_CE_N     ; 8.841 ;       ;       ; 8.841 ;
; A[11]       ; SRAM_DQ[0]    ; 9.322 ; 9.322 ; 9.322 ; 9.322 ;
; A[11]       ; SRAM_DQ[1]    ; 9.332 ; 9.332 ; 9.332 ; 9.332 ;
; A[11]       ; SRAM_DQ[2]    ; 9.319 ; 9.319 ; 9.319 ; 9.319 ;
; A[11]       ; SRAM_DQ[3]    ; 9.329 ; 9.329 ; 9.329 ; 9.329 ;
; A[11]       ; SRAM_DQ[4]    ; 9.313 ; 9.313 ; 9.313 ; 9.313 ;
; A[11]       ; SRAM_DQ[5]    ; 9.313 ; 9.313 ; 9.313 ; 9.313 ;
; A[11]       ; SRAM_DQ[6]    ; 9.273 ; 9.273 ; 9.273 ; 9.273 ;
; A[11]       ; SRAM_DQ[7]    ; 9.291 ; 9.291 ; 9.291 ; 9.291 ;
; A[11]       ; SRAM_DQ[8]    ; 9.317 ; 9.317 ; 9.317 ; 9.317 ;
; A[11]       ; SRAM_DQ[9]    ; 9.317 ; 9.317 ; 9.317 ; 9.317 ;
; A[11]       ; SRAM_DQ[10]   ; 9.504 ; 9.504 ; 9.504 ; 9.504 ;
; A[11]       ; SRAM_DQ[11]   ; 9.307 ; 9.307 ; 9.307 ; 9.307 ;
; A[11]       ; SRAM_DQ[12]   ; 9.320 ; 9.320 ; 9.320 ; 9.320 ;
; A[11]       ; SRAM_DQ[13]   ; 9.514 ; 9.514 ; 9.514 ; 9.514 ;
; A[11]       ; SRAM_DQ[14]   ; 9.514 ; 9.514 ; 9.514 ; 9.514 ;
; A[11]       ; SRAM_DQ[15]   ; 9.505 ; 9.505 ; 9.505 ; 9.505 ;
; A[12]       ; D[0]          ; 8.344 ; 8.344 ; 8.344 ; 8.344 ;
; A[12]       ; D[1]          ; 8.155 ; 8.155 ; 8.155 ; 8.155 ;
; A[12]       ; D[2]          ; 7.993 ; 7.993 ; 7.993 ; 7.993 ;
; A[12]       ; D[3]          ; 8.311 ; 8.311 ; 8.311 ; 8.311 ;
; A[12]       ; D[4]          ; 8.212 ; 8.212 ; 8.212 ; 8.212 ;
; A[12]       ; D[5]          ; 8.758 ; 8.803 ; 8.803 ; 8.758 ;
; A[12]       ; D[6]          ; 8.794 ; 8.794 ; 8.794 ; 8.794 ;
; A[12]       ; D[7]          ; 8.789 ; 8.789 ; 8.789 ; 8.789 ;
; A[12]       ; FL_ADDR[12]   ; 5.642 ;       ;       ; 5.642 ;
; A[12]       ; FL_ADDR[14]   ; 9.290 ; 9.290 ; 9.290 ; 9.290 ;
; A[12]       ; FL_ADDR[15]   ; 9.435 ; 9.435 ; 9.435 ; 9.435 ;
; A[12]       ; FL_ADDR[16]   ; 9.437 ; 9.437 ; 9.437 ; 9.437 ;
; A[12]       ; FL_ADDR[17]   ; 8.373 ;       ;       ; 8.373 ;
; A[12]       ; FL_CE_N       ; 7.562 ; 8.933 ; 8.933 ; 7.562 ;
; A[12]       ; LEDG[0]       ;       ; 8.637 ; 8.637 ;       ;
; A[12]       ; LEDG[1]       ;       ; 8.734 ; 8.734 ;       ;
; A[12]       ; LEDG[2]       ; 8.335 ;       ;       ; 8.335 ;
; A[12]       ; LEDG[3]       ; 8.642 ;       ;       ; 8.642 ;
; A[12]       ; LEDG[4]       ; 8.673 ;       ;       ; 8.673 ;
; A[12]       ; LEDG[5]       ; 8.928 ;       ;       ; 8.928 ;
; A[12]       ; LEDG[6]       ; 8.932 ;       ;       ; 8.932 ;
; A[12]       ; LEDR[6]       ; 7.341 ; 8.454 ; 8.454 ; 7.341 ;
; A[12]       ; LEDR[8]       ; 7.161 ; 8.532 ; 8.532 ; 7.161 ;
; A[12]       ; SRAM_ADDR[12] ; 5.735 ;       ;       ; 5.735 ;
; A[12]       ; SRAM_CE_N     ; 9.022 ;       ;       ; 9.022 ;
; A[12]       ; SRAM_DQ[0]    ; 9.503 ; 9.503 ; 9.503 ; 9.503 ;
; A[12]       ; SRAM_DQ[1]    ; 9.513 ; 9.513 ; 9.513 ; 9.513 ;
; A[12]       ; SRAM_DQ[2]    ; 9.500 ; 9.500 ; 9.500 ; 9.500 ;
; A[12]       ; SRAM_DQ[3]    ; 9.510 ; 9.510 ; 9.510 ; 9.510 ;
; A[12]       ; SRAM_DQ[4]    ; 9.494 ; 9.494 ; 9.494 ; 9.494 ;
; A[12]       ; SRAM_DQ[5]    ; 9.494 ; 9.494 ; 9.494 ; 9.494 ;
; A[12]       ; SRAM_DQ[6]    ; 9.454 ; 9.454 ; 9.454 ; 9.454 ;
; A[12]       ; SRAM_DQ[7]    ; 9.472 ; 9.472 ; 9.472 ; 9.472 ;
; A[12]       ; SRAM_DQ[8]    ; 9.498 ; 9.498 ; 9.498 ; 9.498 ;
; A[12]       ; SRAM_DQ[9]    ; 9.498 ; 9.498 ; 9.498 ; 9.498 ;
; A[12]       ; SRAM_DQ[10]   ; 9.685 ; 9.685 ; 9.685 ; 9.685 ;
; A[12]       ; SRAM_DQ[11]   ; 9.488 ; 9.488 ; 9.488 ; 9.488 ;
; A[12]       ; SRAM_DQ[12]   ; 9.501 ; 9.501 ; 9.501 ; 9.501 ;
; A[12]       ; SRAM_DQ[13]   ; 9.695 ; 9.695 ; 9.695 ; 9.695 ;
; A[12]       ; SRAM_DQ[14]   ; 9.695 ; 9.695 ; 9.695 ; 9.695 ;
; A[12]       ; SRAM_DQ[15]   ; 9.686 ; 9.686 ; 9.686 ; 9.686 ;
; A[13]       ; D[0]          ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; A[13]       ; D[1]          ; 7.502 ; 7.502 ; 7.502 ; 7.502 ;
; A[13]       ; D[2]          ; 7.340 ; 7.340 ; 7.340 ; 7.340 ;
; A[13]       ; D[3]          ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; A[13]       ; D[4]          ; 7.559 ; 7.559 ; 7.559 ; 7.559 ;
; A[13]       ; D[5]          ; 8.150 ; 8.150 ; 8.150 ; 8.150 ;
; A[13]       ; D[6]          ; 8.141 ; 8.141 ; 8.141 ; 8.141 ;
; A[13]       ; D[7]          ; 8.136 ; 8.136 ; 8.136 ; 8.136 ;
; A[13]       ; FL_ADDR[13]   ; 5.614 ;       ;       ; 5.614 ;
; A[13]       ; FL_ADDR[14]   ; 8.685 ; 8.685 ; 8.685 ; 8.685 ;
; A[13]       ; FL_ADDR[15]   ; 8.830 ; 8.830 ; 8.830 ; 8.830 ;
; A[13]       ; FL_ADDR[16]   ; 8.832 ; 8.832 ; 8.832 ; 8.832 ;
; A[13]       ; FL_ADDR[17]   ; 7.979 ;       ;       ; 7.979 ;
; A[13]       ; FL_CE_N       ; 6.909 ; 8.328 ; 8.328 ; 6.909 ;
; A[13]       ; LEDG[0]       ;       ; 8.032 ; 8.032 ;       ;
; A[13]       ; LEDG[1]       ;       ; 8.129 ; 8.129 ;       ;
; A[13]       ; LEDG[2]       ; 7.730 ;       ;       ; 7.730 ;
; A[13]       ; LEDG[3]       ; 8.037 ;       ;       ; 8.037 ;
; A[13]       ; LEDG[4]       ; 8.068 ;       ;       ; 8.068 ;
; A[13]       ; LEDG[5]       ; 8.323 ;       ;       ; 8.323 ;
; A[13]       ; LEDG[6]       ; 8.327 ;       ;       ; 8.327 ;
; A[13]       ; LEDR[6]       ; 7.210 ; 8.060 ; 8.060 ; 7.210 ;
; A[13]       ; LEDR[8]       ; 6.508 ; 7.927 ; 7.927 ; 6.508 ;
; A[13]       ; SRAM_ADDR[13] ; 5.721 ;       ;       ; 5.721 ;
; A[13]       ; SRAM_CE_N     ; 8.417 ;       ;       ; 8.417 ;
; A[13]       ; SRAM_DQ[0]    ; 8.898 ; 8.898 ; 8.898 ; 8.898 ;
; A[13]       ; SRAM_DQ[1]    ; 8.908 ; 8.908 ; 8.908 ; 8.908 ;
; A[13]       ; SRAM_DQ[2]    ; 8.895 ; 8.895 ; 8.895 ; 8.895 ;
; A[13]       ; SRAM_DQ[3]    ; 8.905 ; 8.905 ; 8.905 ; 8.905 ;
; A[13]       ; SRAM_DQ[4]    ; 8.889 ; 8.889 ; 8.889 ; 8.889 ;
; A[13]       ; SRAM_DQ[5]    ; 8.889 ; 8.889 ; 8.889 ; 8.889 ;
; A[13]       ; SRAM_DQ[6]    ; 8.849 ; 8.849 ; 8.849 ; 8.849 ;
; A[13]       ; SRAM_DQ[7]    ; 8.867 ; 8.867 ; 8.867 ; 8.867 ;
; A[13]       ; SRAM_DQ[8]    ; 8.893 ; 8.893 ; 8.893 ; 8.893 ;
; A[13]       ; SRAM_DQ[9]    ; 8.893 ; 8.893 ; 8.893 ; 8.893 ;
; A[13]       ; SRAM_DQ[10]   ; 9.080 ; 9.080 ; 9.080 ; 9.080 ;
; A[13]       ; SRAM_DQ[11]   ; 8.883 ; 8.883 ; 8.883 ; 8.883 ;
; A[13]       ; SRAM_DQ[12]   ; 8.896 ; 8.896 ; 8.896 ; 8.896 ;
; A[13]       ; SRAM_DQ[13]   ; 9.090 ; 9.090 ; 9.090 ; 9.090 ;
; A[13]       ; SRAM_DQ[14]   ; 9.090 ; 9.090 ; 9.090 ; 9.090 ;
; A[13]       ; SRAM_DQ[15]   ; 9.081 ; 9.081 ; 9.081 ; 9.081 ;
; A[14]       ; D[0]          ; 7.892 ; 7.892 ; 7.892 ; 7.892 ;
; A[14]       ; D[1]          ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; A[14]       ; D[2]          ; 7.541 ; 7.541 ; 7.541 ; 7.541 ;
; A[14]       ; D[3]          ; 7.859 ; 7.859 ; 7.859 ; 7.859 ;
; A[14]       ; D[4]          ; 7.760 ; 7.760 ; 7.760 ; 7.760 ;
; A[14]       ; D[5]          ; 8.119 ; 8.345 ; 8.345 ; 8.119 ;
; A[14]       ; D[6]          ; 8.229 ; 8.342 ; 8.342 ; 8.229 ;
; A[14]       ; D[7]          ; 8.246 ; 8.337 ; 8.337 ; 8.246 ;
; A[14]       ; FL_ADDR[14]   ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; A[14]       ; FL_ADDR[15]   ; 6.347 ; 6.347 ; 6.347 ; 6.347 ;
; A[14]       ; FL_ADDR[16]   ; 6.350 ; 6.350 ; 6.350 ; 6.350 ;
; A[14]       ; FL_ADDR[17]   ; 7.182 ; 6.668 ; 6.668 ; 7.182 ;
; A[14]       ; FL_CE_N       ; 6.808 ; 6.730 ; 6.730 ; 6.808 ;
; A[14]       ; LEDG[0]       ; 7.018 ; 7.018 ; 7.018 ; 7.018 ;
; A[14]       ; LEDG[1]       ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; A[14]       ; LEDG[2]       ; 7.696 ;       ;       ; 7.696 ;
; A[14]       ; LEDG[3]       ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; A[14]       ; LEDG[4]       ; 7.116 ; 7.116 ; 7.116 ; 7.116 ;
; A[14]       ; LEDG[5]       ; 7.371 ; 7.371 ; 7.371 ; 7.371 ;
; A[14]       ; LEDG[6]       ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; A[14]       ; LEDR[6]       ; 7.176 ; 7.225 ; 7.225 ; 7.176 ;
; A[14]       ; LEDR[8]       ; 6.709 ; 7.055 ; 7.055 ; 6.709 ;
; A[14]       ; SRAM_ADDR[14] ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; A[14]       ; SRAM_ADDR[15] ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; A[14]       ; SRAM_ADDR[16] ; 7.291 ; 7.291 ; 7.291 ; 7.291 ;
; A[14]       ; SRAM_ADDR[17] ; 7.540 ; 7.540 ; 7.540 ; 7.540 ;
; A[14]       ; SRAM_CE_N     ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; A[14]       ; SRAM_DQ[0]    ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; A[14]       ; SRAM_DQ[1]    ; 7.728 ; 7.728 ; 7.728 ; 7.728 ;
; A[14]       ; SRAM_DQ[2]    ; 7.715 ; 7.715 ; 7.715 ; 7.715 ;
; A[14]       ; SRAM_DQ[3]    ; 7.725 ; 7.725 ; 7.725 ; 7.725 ;
; A[14]       ; SRAM_DQ[4]    ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; A[14]       ; SRAM_DQ[5]    ; 7.709 ; 7.709 ; 7.709 ; 7.709 ;
; A[14]       ; SRAM_DQ[6]    ; 7.669 ; 7.669 ; 7.669 ; 7.669 ;
; A[14]       ; SRAM_DQ[7]    ; 7.687 ; 7.687 ; 7.687 ; 7.687 ;
; A[14]       ; SRAM_DQ[8]    ; 7.711 ; 7.711 ; 7.711 ; 7.711 ;
; A[14]       ; SRAM_DQ[9]    ; 7.711 ; 7.711 ; 7.711 ; 7.711 ;
; A[14]       ; SRAM_DQ[10]   ; 7.898 ; 7.898 ; 7.898 ; 7.898 ;
; A[14]       ; SRAM_DQ[11]   ; 7.701 ; 7.701 ; 7.701 ; 7.701 ;
; A[14]       ; SRAM_DQ[12]   ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; A[14]       ; SRAM_DQ[13]   ; 7.908 ; 7.908 ; 7.908 ; 7.908 ;
; A[14]       ; SRAM_DQ[14]   ; 7.908 ; 7.908 ; 7.908 ; 7.908 ;
; A[14]       ; SRAM_DQ[15]   ; 7.899 ; 7.899 ; 7.899 ; 7.899 ;
; A[14]       ; SRAM_LB_N     ; 7.400 ; 7.400 ; 7.400 ; 7.400 ;
; A[14]       ; SRAM_UB_N     ; 7.386 ; 7.386 ; 7.386 ; 7.386 ;
; A[15]       ; D[0]          ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; A[15]       ; D[1]          ; 7.155 ; 7.155 ; 7.155 ; 7.155 ;
; A[15]       ; D[2]          ; 6.993 ; 6.993 ; 6.993 ; 6.993 ;
; A[15]       ; D[3]          ; 7.311 ; 7.311 ; 7.311 ; 7.311 ;
; A[15]       ; D[4]          ; 6.904 ; 6.904 ; 6.904 ; 6.904 ;
; A[15]       ; D[5]          ; 6.743 ; 6.743 ; 6.743 ; 6.743 ;
; A[15]       ; D[6]          ; 6.777 ; 6.777 ; 6.777 ; 6.777 ;
; A[15]       ; D[7]          ; 6.899 ; 6.899 ; 6.899 ; 6.899 ;
; A[15]       ; FL_ADDR[14]   ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; A[15]       ; FL_ADDR[15]   ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; A[15]       ; FL_ADDR[16]   ; 7.248 ; 7.248 ; 7.248 ; 7.248 ;
; A[15]       ; FL_ADDR[17]   ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; A[15]       ; FL_CE_N       ; 6.715 ; 6.309 ; 6.309 ; 6.715 ;
; A[15]       ; LEDG[0]       ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; A[15]       ; LEDG[1]       ; 6.529 ; 6.529 ; 6.529 ; 6.529 ;
; A[15]       ; LEDG[2]       ; 6.382 ;       ;       ; 6.382 ;
; A[15]       ; LEDG[3]       ; 6.453 ; 6.453 ; 6.453 ; 6.453 ;
; A[15]       ; LEDG[4]       ; 6.469 ; 6.469 ; 6.469 ; 6.469 ;
; A[15]       ; LEDG[5]       ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; A[15]       ; LEDG[6]       ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; A[15]       ; LEDR[6]       ; 6.305 ; 6.578 ; 6.578 ; 6.305 ;
; A[15]       ; LEDR[8]       ; 6.408 ; 6.161 ; 6.161 ; 6.408 ;
; A[15]       ; SRAM_ADDR[14] ; 6.733 ; 6.733 ; 6.733 ; 6.733 ;
; A[15]       ; SRAM_ADDR[15] ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; A[15]       ; SRAM_ADDR[16] ; 7.081 ; 7.081 ; 7.081 ; 7.081 ;
; A[15]       ; SRAM_ADDR[17] ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; A[15]       ; SRAM_CE_N     ; 6.817 ; 6.817 ; 6.817 ; 6.817 ;
; A[15]       ; SRAM_DQ[0]    ; 7.164 ; 7.164 ; 7.164 ; 7.164 ;
; A[15]       ; SRAM_DQ[1]    ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; A[15]       ; SRAM_DQ[2]    ; 7.161 ; 7.161 ; 7.161 ; 7.161 ;
; A[15]       ; SRAM_DQ[3]    ; 7.171 ; 7.171 ; 7.171 ; 7.171 ;
; A[15]       ; SRAM_DQ[4]    ; 7.155 ; 7.155 ; 7.155 ; 7.155 ;
; A[15]       ; SRAM_DQ[5]    ; 7.155 ; 7.155 ; 7.155 ; 7.155 ;
; A[15]       ; SRAM_DQ[6]    ; 7.115 ; 7.115 ; 7.115 ; 7.115 ;
; A[15]       ; SRAM_DQ[7]    ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; A[15]       ; SRAM_DQ[8]    ; 7.157 ; 7.157 ; 7.157 ; 7.157 ;
; A[15]       ; SRAM_DQ[9]    ; 7.157 ; 7.157 ; 7.157 ; 7.157 ;
; A[15]       ; SRAM_DQ[10]   ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; A[15]       ; SRAM_DQ[11]   ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; A[15]       ; SRAM_DQ[12]   ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; A[15]       ; SRAM_DQ[13]   ; 7.354 ; 7.354 ; 7.354 ; 7.354 ;
; A[15]       ; SRAM_DQ[14]   ; 7.354 ; 7.354 ; 7.354 ; 7.354 ;
; A[15]       ; SRAM_DQ[15]   ; 7.345 ; 7.345 ; 7.345 ; 7.345 ;
; A[15]       ; SRAM_LB_N     ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; A[15]       ; SRAM_UB_N     ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; D[0]        ; SRAM_DQ[0]    ; 5.930 ;       ;       ; 5.930 ;
; D[0]        ; SRAM_DQ[8]    ; 5.903 ;       ;       ; 5.903 ;
; D[1]        ; SRAM_DQ[1]    ; 5.860 ;       ;       ; 5.860 ;
; D[1]        ; SRAM_DQ[9]    ; 5.870 ;       ;       ; 5.870 ;
; D[2]        ; SRAM_DQ[2]    ; 5.836 ;       ;       ; 5.836 ;
; D[2]        ; SRAM_DQ[10]   ; 5.932 ;       ;       ; 5.932 ;
; D[3]        ; SRAM_DQ[3]    ; 7.150 ;       ;       ; 7.150 ;
; D[3]        ; SRAM_DQ[11]   ; 7.008 ;       ;       ; 7.008 ;
; D[4]        ; SRAM_DQ[4]    ; 5.686 ;       ;       ; 5.686 ;
; D[4]        ; SRAM_DQ[12]   ; 5.628 ;       ;       ; 5.628 ;
; D[5]        ; SRAM_DQ[5]    ; 5.578 ;       ;       ; 5.578 ;
; D[5]        ; SRAM_DQ[13]   ; 5.565 ;       ;       ; 5.565 ;
; D[6]        ; SRAM_DQ[6]    ; 5.485 ;       ;       ; 5.485 ;
; D[6]        ; SRAM_DQ[14]   ; 5.489 ;       ;       ; 5.489 ;
; D[7]        ; SRAM_DQ[7]    ; 5.736 ;       ;       ; 5.736 ;
; D[7]        ; SRAM_DQ[15]   ; 5.353 ;       ;       ; 5.353 ;
; FL_DQ[0]    ; D[0]          ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; FL_DQ[1]    ; D[1]          ; 7.461 ; 7.461 ; 7.461 ; 7.461 ;
; FL_DQ[2]    ; D[2]          ; 6.163 ;       ;       ; 6.163 ;
; FL_DQ[3]    ; D[3]          ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; FL_DQ[4]    ; D[4]          ; 6.212 ; 6.212 ; 6.212 ; 6.212 ;
; FL_DQ[5]    ; D[5]          ; 7.479 ; 7.479 ; 7.479 ; 7.479 ;
; FL_DQ[6]    ; D[6]          ; 7.507 ; 7.507 ; 7.507 ; 7.507 ;
; FL_DQ[7]    ; D[7]          ; 7.715 ; 7.715 ; 7.715 ; 7.715 ;
; IORQ_n      ; BUSDIR_n      ; 5.908 ;       ;       ; 5.908 ;
; IORQ_n      ; D[0]          ; 7.017 ; 7.017 ; 7.017 ; 7.017 ;
; IORQ_n      ; D[1]          ; 6.828 ; 6.828 ; 6.828 ; 6.828 ;
; IORQ_n      ; D[2]          ; 7.051 ; 7.051 ; 7.051 ; 7.051 ;
; IORQ_n      ; D[3]          ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; IORQ_n      ; D[4]          ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; IORQ_n      ; D[5]          ; 7.476 ; 7.476 ; 7.476 ; 7.476 ;
; IORQ_n      ; D[6]          ; 7.467 ; 7.467 ; 7.467 ; 7.467 ;
; IORQ_n      ; D[7]          ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; IORQ_n      ; U1OE_n        ; 6.278 ;       ;       ; 6.278 ;
; KEY[0]      ; LEDG[7]       ;       ; 6.344 ; 6.344 ;       ;
; KEY[0]      ; LEDR[9]       ;       ; 6.289 ; 6.289 ;       ;
; M1_n        ; BUSDIR_n      ;       ; 5.674 ; 5.674 ;       ;
; M1_n        ; D[0]          ; 6.783 ; 6.783 ; 6.783 ; 6.783 ;
; M1_n        ; D[1]          ; 6.594 ; 6.594 ; 6.594 ; 6.594 ;
; M1_n        ; D[2]          ; 6.817 ; 6.817 ; 6.817 ; 6.817 ;
; M1_n        ; D[3]          ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; M1_n        ; D[4]          ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; M1_n        ; D[5]          ; 7.242 ; 7.242 ; 7.242 ; 7.242 ;
; M1_n        ; D[6]          ; 7.233 ; 7.233 ; 7.233 ; 7.233 ;
; M1_n        ; D[7]          ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; M1_n        ; U1OE_n        ;       ; 6.042 ; 6.042 ;       ;
; RD_n        ; BUSDIR_n      ; 6.010 ;       ;       ; 6.010 ;
; RD_n        ; D[0]          ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; RD_n        ; D[1]          ; 6.930 ; 6.930 ; 6.930 ; 6.930 ;
; RD_n        ; D[2]          ; 6.974 ; 6.980 ; 6.980 ; 6.974 ;
; RD_n        ; D[3]          ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; RD_n        ; D[4]          ; 6.670 ; 6.670 ; 6.670 ; 6.670 ;
; RD_n        ; D[5]          ; 6.803 ; 6.795 ; 6.795 ; 6.803 ;
; RD_n        ; D[6]          ; 6.837 ; 6.837 ; 6.837 ; 6.837 ;
; RD_n        ; D[7]          ; 6.959 ; 6.922 ; 6.922 ; 6.959 ;
; RD_n        ; FL_CE_N       ; 6.751 ;       ;       ; 6.751 ;
; RD_n        ; FL_OE_N       ; 5.573 ;       ;       ; 5.573 ;
; RD_n        ; U1OE_n        ; 6.380 ;       ;       ; 6.380 ;
; RESET_n     ; LEDG[7]       ;       ; 6.297 ; 6.297 ;       ;
; RESET_n     ; LEDR[9]       ;       ; 6.242 ; 6.242 ;       ;
; SLTSL_n     ; D[0]          ; 7.859 ; 7.859 ; 7.859 ; 7.859 ;
; SLTSL_n     ; D[1]          ; 7.670 ; 7.670 ; 7.670 ; 7.670 ;
; SLTSL_n     ; D[2]          ; 7.657 ; 7.690 ; 7.690 ; 7.657 ;
; SLTSL_n     ; D[3]          ; 7.929 ; 7.929 ; 7.929 ; 7.929 ;
; SLTSL_n     ; D[4]          ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; SLTSL_n     ; D[5]          ; 7.244 ; 7.244 ; 7.244 ; 7.244 ;
; SLTSL_n     ; D[6]          ; 7.278 ; 7.278 ; 7.278 ; 7.278 ;
; SLTSL_n     ; D[7]          ; 7.400 ; 7.400 ; 7.400 ; 7.400 ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.379 ; 7.379 ; 7.379 ; 7.379 ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.381 ; 7.381 ; 7.381 ; 7.381 ;
; SLTSL_n     ; FL_ADDR[17]   ; 7.095 ;       ;       ; 7.095 ;
; SLTSL_n     ; FL_CE_N       ; 7.016 ; 7.259 ; 7.259 ; 7.016 ;
; SLTSL_n     ; LEDG[0]       ;       ; 6.581 ; 6.581 ;       ;
; SLTSL_n     ; LEDG[1]       ;       ; 6.601 ; 6.601 ;       ;
; SLTSL_n     ; LEDG[3]       ; 6.586 ;       ;       ; 6.586 ;
; SLTSL_n     ; LEDG[4]       ; 6.569 ;       ;       ; 6.569 ;
; SLTSL_n     ; LEDG[5]       ; 6.824 ;       ;       ; 6.824 ;
; SLTSL_n     ; LEDG[6]       ; 6.829 ;       ;       ; 6.829 ;
; SLTSL_n     ; LEDR[6]       ;       ; 7.176 ; 7.176 ;       ;
; SLTSL_n     ; LEDR[8]       ;       ; 6.858 ; 6.858 ;       ;
; SLTSL_n     ; SRAM_CE_N     ; 6.889 ;       ;       ; 6.889 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.399 ; 7.399 ; 7.399 ; 7.399 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.409 ; 7.409 ; 7.409 ; 7.409 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.396 ; 7.396 ; 7.396 ; 7.396 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.390 ; 7.390 ; 7.390 ; 7.390 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.390 ; 7.390 ; 7.390 ; 7.390 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.394 ; 7.394 ; 7.394 ; 7.394 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.394 ; 7.394 ; 7.394 ; 7.394 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.581 ; 7.581 ; 7.581 ; 7.581 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.397 ; 7.397 ; 7.397 ; 7.397 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.591 ; 7.591 ; 7.591 ; 7.591 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.591 ; 7.591 ; 7.591 ; 7.591 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; SLTSL_n     ; U1OE_n        ; 6.251 ;       ;       ; 6.251 ;
; SRAM_DQ[0]  ; D[0]          ; 7.692 ; 7.692 ; 7.692 ; 7.692 ;
; SRAM_DQ[1]  ; D[1]          ; 8.146 ; 8.146 ; 8.146 ; 8.146 ;
; SRAM_DQ[2]  ; D[2]          ; 7.339 ;       ;       ; 7.339 ;
; SRAM_DQ[3]  ; D[3]          ; 6.847 ;       ;       ; 6.847 ;
; SRAM_DQ[4]  ; D[4]          ; 7.571 ; 7.571 ; 7.571 ; 7.571 ;
; SRAM_DQ[5]  ; D[5]          ; 7.030 ;       ;       ; 7.030 ;
; SRAM_DQ[6]  ; D[6]          ; 6.972 ;       ;       ; 6.972 ;
; SRAM_DQ[7]  ; D[7]          ; 7.236 ;       ;       ; 7.236 ;
; SRAM_DQ[8]  ; D[0]          ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; SRAM_DQ[9]  ; D[1]          ; 8.090 ; 8.090 ; 8.090 ; 8.090 ;
; SRAM_DQ[10] ; D[2]          ; 7.147 ;       ;       ; 7.147 ;
; SRAM_DQ[11] ; D[3]          ; 6.901 ; 6.901 ; 6.901 ; 6.901 ;
; SRAM_DQ[12] ; D[4]          ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; SRAM_DQ[13] ; D[5]          ; 6.751 ;       ;       ; 6.751 ;
; SRAM_DQ[14] ; D[6]          ; 6.875 ;       ;       ; 6.875 ;
; SRAM_DQ[15] ; D[7]          ; 7.220 ;       ;       ; 7.220 ;
; SW[0]       ; D[1]          ;       ; 3.562 ; 3.562 ;       ;
; SW[0]       ; LEDR[0]       ; 2.289 ;       ;       ; 2.289 ;
; SW[1]       ; D[1]          ; 3.882 ; 3.882 ; 3.882 ; 3.882 ;
; SW[1]       ; LEDR[1]       ; 2.423 ;       ;       ; 2.423 ;
; SW[2]       ; D[2]          ;       ; 4.247 ; 4.247 ;       ;
; SW[2]       ; LEDR[2]       ; 2.614 ;       ;       ; 2.614 ;
; SW[3]       ; D[2]          ;       ; 4.504 ; 4.504 ;       ;
; SW[3]       ; LEDR[3]       ; 2.538 ;       ;       ; 2.538 ;
; SW[7]       ; D[1]          ; 3.817 ;       ;       ; 3.817 ;
; SW[8]       ; D[0]          ; 4.619 ; 4.619 ; 4.619 ; 4.619 ;
; SW[8]       ; D[1]          ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; SW[8]       ; D[2]          ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; SW[8]       ; D[3]          ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[8]       ; D[4]          ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; SW[8]       ; D[5]          ; 4.745 ; 4.745 ; 4.745 ; 4.745 ;
; SW[8]       ; D[6]          ; 5.002 ; 5.002 ; 5.002 ; 5.002 ;
; SW[8]       ; D[7]          ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW[8]       ; LEDG[1]       ; 4.457 ;       ;       ; 4.457 ;
; SW[8]       ; SRAM_CE_N     ;       ; 4.745 ; 4.745 ;       ;
; SW[8]       ; SRAM_DQ[0]    ; 4.063 ; 4.063 ; 4.063 ; 4.063 ;
; SW[8]       ; SRAM_DQ[1]    ; 4.073 ; 4.073 ; 4.073 ; 4.073 ;
; SW[8]       ; SRAM_DQ[2]    ; 4.060 ; 4.060 ; 4.060 ; 4.060 ;
; SW[8]       ; SRAM_DQ[3]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; SW[8]       ; SRAM_DQ[4]    ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; SW[8]       ; SRAM_DQ[5]    ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; SW[8]       ; SRAM_DQ[6]    ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; SW[8]       ; SRAM_DQ[7]    ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; SW[8]       ; SRAM_DQ[8]    ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; SW[8]       ; SRAM_DQ[9]    ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; SW[8]       ; SRAM_DQ[10]   ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; SW[8]       ; SRAM_DQ[11]   ; 4.039 ; 4.039 ; 4.039 ; 4.039 ;
; SW[8]       ; SRAM_DQ[12]   ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; SW[8]       ; SRAM_DQ[13]   ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; SW[8]       ; SRAM_DQ[14]   ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; SW[8]       ; SRAM_DQ[15]   ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW[9]       ; D[0]          ; 4.033 ; 4.033 ; 4.033 ; 4.033 ;
; SW[9]       ; D[1]          ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; SW[9]       ; D[2]          ; 5.523 ; 5.490 ; 5.490 ; 5.523 ;
; SW[9]       ; D[3]          ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; SW[9]       ; D[4]          ; 5.238 ; 5.238 ; 5.238 ; 5.238 ;
; SW[9]       ; D[5]          ; 5.077 ; 5.077 ; 5.077 ; 5.077 ;
; SW[9]       ; D[6]          ; 5.111 ; 5.111 ; 5.111 ; 5.111 ;
; SW[9]       ; D[7]          ; 5.233 ; 5.233 ; 5.233 ; 5.233 ;
; SW[9]       ; FL_ADDR[14]   ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; SW[9]       ; FL_ADDR[15]   ; 5.212 ; 5.212 ; 5.212 ; 5.212 ;
; SW[9]       ; FL_ADDR[16]   ; 5.214 ; 5.214 ; 5.214 ; 5.214 ;
; SW[9]       ; FL_ADDR[17]   ;       ; 4.928 ; 4.928 ;       ;
; SW[9]       ; FL_CE_N       ; 5.092 ; 4.849 ; 4.849 ; 5.092 ;
; SW[9]       ; LEDG[0]       ; 4.414 ;       ;       ; 4.414 ;
; SW[9]       ; LEDG[1]       ; 4.406 ;       ;       ; 4.406 ;
; SW[9]       ; LEDG[3]       ;       ; 4.419 ; 4.419 ;       ;
; SW[9]       ; LEDG[4]       ;       ; 4.402 ; 4.402 ;       ;
; SW[9]       ; LEDG[5]       ;       ; 4.657 ; 4.657 ;       ;
; SW[9]       ; LEDG[6]       ;       ; 4.662 ; 4.662 ;       ;
; SW[9]       ; LEDR[6]       ; 5.009 ;       ;       ; 5.009 ;
; SW[9]       ; LEDR[8]       ; 4.691 ;       ;       ; 4.691 ;
; SW[9]       ; SRAM_CE_N     ;       ; 4.694 ; 4.694 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 5.232 ; 5.232 ; 5.232 ; 5.232 ;
; SW[9]       ; SRAM_DQ[1]    ; 5.242 ; 5.242 ; 5.242 ; 5.242 ;
; SW[9]       ; SRAM_DQ[2]    ; 5.229 ; 5.229 ; 5.229 ; 5.229 ;
; SW[9]       ; SRAM_DQ[3]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW[9]       ; SRAM_DQ[4]    ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; SW[9]       ; SRAM_DQ[5]    ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; SW[9]       ; SRAM_DQ[6]    ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[9]       ; SRAM_DQ[7]    ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[9]       ; SRAM_DQ[8]    ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; SW[9]       ; SRAM_DQ[9]    ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; SW[9]       ; SRAM_DQ[10]   ; 5.414 ; 5.414 ; 5.414 ; 5.414 ;
; SW[9]       ; SRAM_DQ[11]   ; 5.217 ; 5.217 ; 5.217 ; 5.217 ;
; SW[9]       ; SRAM_DQ[12]   ; 5.230 ; 5.230 ; 5.230 ; 5.230 ;
; SW[9]       ; SRAM_DQ[13]   ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; SW[9]       ; SRAM_DQ[14]   ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; SW[9]       ; SRAM_DQ[15]   ; 5.415 ; 5.415 ; 5.415 ; 5.415 ;
; SW[9]       ; U1OE_n        ;       ; 4.084 ; 4.084 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.566 ; 6.566 ; 6.566 ; 6.566 ;
; WR_n        ; SRAM_DQ[1]    ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; WR_n        ; SRAM_DQ[2]    ; 6.563 ; 6.563 ; 6.563 ; 6.563 ;
; WR_n        ; SRAM_DQ[3]    ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; WR_n        ; SRAM_DQ[4]    ; 6.557 ; 6.557 ; 6.557 ; 6.557 ;
; WR_n        ; SRAM_DQ[5]    ; 6.557 ; 6.557 ; 6.557 ; 6.557 ;
; WR_n        ; SRAM_DQ[6]    ; 6.517 ; 6.517 ; 6.517 ; 6.517 ;
; WR_n        ; SRAM_DQ[7]    ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; WR_n        ; SRAM_DQ[8]    ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; WR_n        ; SRAM_DQ[9]    ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; WR_n        ; SRAM_DQ[10]   ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; WR_n        ; SRAM_DQ[11]   ; 6.541 ; 6.541 ; 6.541 ; 6.541 ;
; WR_n        ; SRAM_DQ[12]   ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; WR_n        ; SRAM_DQ[13]   ; 6.748 ; 6.748 ; 6.748 ; 6.748 ;
; WR_n        ; SRAM_DQ[14]   ; 6.748 ; 6.748 ; 6.748 ; 6.748 ;
; WR_n        ; SRAM_DQ[15]   ; 6.739 ; 6.739 ; 6.739 ; 6.739 ;
; WR_n        ; SRAM_WE_N     ; 5.596 ;       ;       ; 5.596 ;
; WR_n        ; U1OE_n        ; 7.051 ;       ;       ; 7.051 ;
+-------------+---------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 64    ; 64   ;
; Unconstrained Input Port Paths  ; 1551  ; 1551 ;
; Unconstrained Output Ports      ; 121   ; 121  ;
; Unconstrained Output Port Paths ; 1932  ; 1932 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Feb 25 16:22:27 2023
Info: Command: quartus_sta SDMapper_Top -c SDMapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDMapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
    Info (332105): create_clock -period 1.000 -name sd_sel_q[0] sd_sel_q[0]
    Info (332105): create_clock -period 1.000 -name clock_i clock_i
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.410
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.410      -218.596 clock_i 
    Info (332119):    -2.736       -10.871 A[2] 
    Info (332119):    -0.639        -0.639 sd_sel_q[0] 
    Info (332119):     2.116         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -14.007
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.007      -105.284 A[2] 
    Info (332119):    -1.864        -1.864 CLOCK_50 
    Info (332119):     0.004         0.000 sd_sel_q[0] 
    Info (332119):     0.343         0.000 clock_i 
Info (332146): Worst-case recovery slack is -0.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.420        -0.420 clock_i 
    Info (332119):     4.238         0.000 A[2] 
Info (332146): Worst-case removal slack is -3.494
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.494       -31.438 A[2] 
    Info (332119):     1.172         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -2.977
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.977      -110.141 A[2] 
    Info (332119):    -1.631        -2.853 CLOCK_50 
    Info (332119):    -0.611       -57.434 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.620       -62.978 clock_i 
    Info (332119):    -0.784        -2.458 A[2] 
    Info (332119):     0.168         0.000 sd_sel_q[0] 
    Info (332119):     1.343         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -6.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.391       -56.352 A[2] 
    Info (332119):    -0.963        -0.963 CLOCK_50 
    Info (332119):    -0.194        -0.194 clock_i 
    Info (332119):    -0.055        -0.055 sd_sel_q[0] 
Info (332146): Worst-case recovery slack is 0.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.298         0.000 clock_i 
    Info (332119):     1.946         0.000 A[2] 
Info (332146): Worst-case removal slack is -1.070
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.070        -9.626 A[2] 
    Info (332119):     0.582         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -1.422
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.422       -65.434 A[2] 
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500       -47.000 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Sat Feb 25 16:22:29 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


