# 编译器指令

综合开关

```verilog
// synthesis translate_off
$display()
//synthesis translate_on
```

# 延时说明

```verilog
#()
#()
#()
```

