# ‚ôüÔ∏è Reloj de Ajedrez Profesional en FPGA ‚Äì DE10-Lite (VHDL)

Proyecto desarrollado para el curso **1IEE04 ‚Äì Dise√±o Digital** de la  
**Pontificia Universidad Cat√≥lica del Per√∫ (PUCP)**.

El sistema implementa un **reloj de ajedrez profesional**, basado en el **DGT 2010**, utilizando una arquitectura jer√°rquica sobre FPGA **Intel DE10-Lite**, programado en **VHDL**.

---
### Autor

**Mois√©s Ariel Challco Meza**  
Estudiante de Ingenier√≠a Electr√≥nica ‚Äì PUCP  
Curso: 1IEE04 ‚Äì Dise√±o Digital

---

## Descripci√≥n general

El circuito  principal `reloj_ajedrez` permite controlar el tiempo de dos jugadores de ajedrez, mostrando el tiempo de forma **descendente**, gestionando m√∫ltiples **modos de juego**, contabilizando **movimientos**, y determinando autom√°ticamente la **p√©rdida por tiempo**, incluyendo se√±alizaci√≥n visual mediante LEDs.

Todo el sistema est√° gobernado por una **m√°quina de estados finitos (fms.vhd)** y opera de manera s√≠ncrona a partir de un reloj de **50 MHz**.

---

## ‚öôÔ∏è Especificaciones del sistema

### üîå Entradas
| Se√±al | Descripci√≥n |
|-----|------------|
| `clk` | Reloj del sistema de 50 MHz (flanco de subida) |
| `reset_n` | Reset as√≠ncrono activo en bajo |
| `config` | Habilita la configuraci√≥n del modo de juego |
| `ini_pausa` | Inicia o pausa el conteo de tiempo |
| `jugador_act` | Selecciona el jugador activo (0 o 1) |
| `modo[1:0]` | Selecci√≥n del modo de juego |
| `ver_disp[1:0]` | Selecci√≥n de informaci√≥n a visualizar |

---

### üïπÔ∏è Modos de juego
| C√≥digo | Modo |
|----|----|
| `00` | Blitz ‚Äì 5 minutos por jugador |
| `01` | Rapid ‚Äì 25 minutos por jugador |
| `10` | World Chess Championship Match (FIDE 1996) |
| `11` | Manual (tiempo definido por par√°metros) |

#### Modo World Chess Championship Match
- 2 horas para los primeros **40 movimientos**
- Luego, **1 hora por cada bloque de 16 movimientos**
- Si el jugador no alcanza el m√≠nimo de movimientos en el tiempo asignado, **pierde la partida**

---

### Salidas
| Se√±al | Descripci√≥n |
|-----|------------|
| `display_0` | Unidades de segundo |
| `display_1` | Decenas de segundo |
| `display_2` | Unidades de minuto |
| `display_3` | Decenas de minuto |
| `display_4` | Unidades de hora |
| `leds[9:0]` | Indicador visual de p√©rdida por tiempo |

üìå Todos los displays trabajan en **formato decimal (BCD)**.

---

## Funcionamiento general

1. El sistema inicia en reset (`reset_n = 0`), con displays apagados.
2. Se habilita configuraci√≥n (`config = 1`) y se selecciona el modo.
3. Se bloquea la configuraci√≥n (`config = 0`).
4. Se selecciona el jugador inicial.
5. El tiempo decrementa √∫nicamente para el jugador activo.
6. El juego puede pausarse con `ini_pausa = 0`.
7. El primer jugador que consume todo su tiempo **pierde autom√°ticamente**.

---

## Se√±alizaci√≥n de derrota (LEDs)

- **Jugador 0 pierde**  
  - LEDs [9:5]: secuencia `10101 ‚Üí 01010 ‚Üí 10101` (cada 1 s)  
  - LEDs [4:0]: `00000`

- **Jugador 1 pierde**  
  - LEDs [9:5]: `00000`  
  - LEDs [4:0]: secuencia intermitente

Esta l√≥gica se implementa mediante un generador s√≠ncrono a 1 Hz.

---

## üß† Arquitectura de dise√±o digital

El sistema est√° organizado de forma **modular**, separando claramente funciones de control, conteo, visualizaci√≥n y se√±alizaci√≥n.

### üìÇ Archivos VHDL

| Archivo | Funci√≥n |
|------|--------|
| `reloj_ajedrez.vhd` | M√≥dulo top del sistema |
| `fsm.vhd` | M√°quina de estados finitos principal |
| `selector_modo.vhd` | Gesti√≥n y bloqueo del modo de juego |
| `divisor_freq.vhd` | Divisi√≥n de reloj (50 MHz ‚Üí 1 Hz) |
| `reloj.vhd` | Control general del conteo de tiempo, para cada jugador |
| `counter_mod.vhd` | Contador parametrizable descendente |
| `counter_horas.vhd` | Contador exclusivo de horas |
| `contador_asc.vhd` | Conteo ascendente de movimientos |
| `comparador.vhd` | Comparaci√≥n de l√≠mites de tiempo/movimientos |
| `bintobcd.vhd` | Conversi√≥n binario a BCD |
| `bintobcd_12.vhd` | Conversi√≥n binaria de 12 bits a BCD |
| `hexa.vhd` | BCD a 7 segmentos |
| `Mux4a1.vhd` | Multiplexor de visualizaci√≥n para ver_disp |
| `reg_d.vhd` | Registros s√≠ncronos |
| `generador_leds.vhd` | Generaci√≥n de patrones de LEDs |
| `my_components.vhd` | Declaraci√≥n de componentes |

---

## Observaci√≥n: FSM
El control del reloj de ajedrez se implementa mediante una m√°quina de estados finitos (FSM) descrita en fsm.vhd, la cual gobierna la configuraci√≥n del sistema, el conteo de tiempo, el cambio de turno entre jugadores y la detecci√≥n de p√©rdida por tiempo.

La FSM es s√≠ncrona, opera con el reloj de 50 MHz y posee reset as√≠ncrono activo en bajo.

Los principales estados que conforman la FSM son:

- ST_IDLE: estado inicial tras el reset, con el sistema inactivo

- ST_WAIT_CONFIG: habilita la configuraci√≥n del modo de juego

- ST_PLAYERS_CONFIG: preparaci√≥n de la partida y selecci√≥n del jugador inicial

- ST_PLAYER_0 / ST_PLAYER_1: conteo activo del tiempo del jugador correspondiente

- ST_PLAYER_0_P / ST_PLAYER_1_P: pausa del conteo para cada jugador

- ST_PLAYER_0_M / ST_PLAYER_1_M: transici√≥n de cambio de turno entre jugadores

- ST_PLAYER_0_L / ST_PLAYER_1_L: estado final de p√©rdida por tiempo

A partir de estos estados, la FSM genera las se√±ales de control que habilitan o pausan los contadores de tiempo y movimientos, actuando como la unidad de control central del sistema y garantizando un comportamiento determinista y verificable.

