# ViVaDO
香辣酸爽的数电计组实验大集萃，保质期：2 semesters

- ALU： 算术逻辑单元（Arithmetic Logic Unit）
- Base7_Counter： 7进制计数器
- Basic_Register： 基本触发器
- CPU： RISC-V CPU设计
- Decoder： 译码器
- Edge_JK_Trigger： 边缘JK触发器
- Fetch_Decode： 取指令+初级译码器
- Lookahead_Adder： 超前进位加法器
- Memorizer： 存储器
- Multiplexer： 多路选择器
- Register_File： 寄存器
- Reversible Counter： 可逆计数器
- RGB： 十字路口的交通信号灯设计
- Shifting_Register： 移位寄存器
