Fitter report for project
Wed Dec 03 11:59:21 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. Other Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Wed Dec 03 11:59:21 2025           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; project                                         ;
; Top-level Entity Name               ; top                                             ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CEBA4F23C7                                     ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 3,124 / 18,480 ( 17 % )                         ;
; Total registers                     ; 5338                                            ;
; Total pins                          ; 63 / 224 ( 28 % )                               ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 0 / 3,153,920 ( 0 % )                           ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 0 / 4 ( 0 % )                                   ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Fitter Effort                                                              ; Fast Fit                              ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; LEDR[0]  ; Incomplete set of assignments ;
; LEDR[1]  ; Incomplete set of assignments ;
; LEDR[2]  ; Incomplete set of assignments ;
; LEDR[3]  ; Incomplete set of assignments ;
; LEDR[4]  ; Incomplete set of assignments ;
; LEDR[5]  ; Incomplete set of assignments ;
; LEDR[6]  ; Incomplete set of assignments ;
; LEDR[7]  ; Incomplete set of assignments ;
; LEDR[8]  ; Incomplete set of assignments ;
; LEDR[9]  ; Incomplete set of assignments ;
; HEX5[0]  ; Incomplete set of assignments ;
; HEX5[1]  ; Incomplete set of assignments ;
; HEX5[2]  ; Incomplete set of assignments ;
; HEX5[3]  ; Incomplete set of assignments ;
; HEX5[4]  ; Incomplete set of assignments ;
; HEX5[5]  ; Incomplete set of assignments ;
; HEX5[6]  ; Incomplete set of assignments ;
; HEX4[0]  ; Incomplete set of assignments ;
; HEX4[1]  ; Incomplete set of assignments ;
; HEX4[2]  ; Incomplete set of assignments ;
; HEX4[3]  ; Incomplete set of assignments ;
; HEX4[4]  ; Incomplete set of assignments ;
; HEX4[5]  ; Incomplete set of assignments ;
; HEX4[6]  ; Incomplete set of assignments ;
; HEX3[0]  ; Incomplete set of assignments ;
; HEX3[1]  ; Incomplete set of assignments ;
; HEX3[2]  ; Incomplete set of assignments ;
; HEX3[3]  ; Incomplete set of assignments ;
; HEX3[4]  ; Incomplete set of assignments ;
; HEX3[5]  ; Incomplete set of assignments ;
; HEX3[6]  ; Incomplete set of assignments ;
; HEX2[0]  ; Incomplete set of assignments ;
; HEX2[1]  ; Incomplete set of assignments ;
; HEX2[2]  ; Incomplete set of assignments ;
; HEX2[3]  ; Incomplete set of assignments ;
; HEX2[4]  ; Incomplete set of assignments ;
; HEX2[5]  ; Incomplete set of assignments ;
; HEX2[6]  ; Incomplete set of assignments ;
; HEX1[0]  ; Incomplete set of assignments ;
; HEX1[1]  ; Incomplete set of assignments ;
; HEX1[2]  ; Incomplete set of assignments ;
; HEX1[3]  ; Incomplete set of assignments ;
; HEX1[4]  ; Incomplete set of assignments ;
; HEX1[5]  ; Incomplete set of assignments ;
; HEX1[6]  ; Incomplete set of assignments ;
; HEX0[0]  ; Incomplete set of assignments ;
; HEX0[1]  ; Incomplete set of assignments ;
; HEX0[2]  ; Incomplete set of assignments ;
; HEX0[3]  ; Incomplete set of assignments ;
; HEX0[4]  ; Incomplete set of assignments ;
; HEX0[5]  ; Incomplete set of assignments ;
; HEX0[6]  ; Incomplete set of assignments ;
; CLOCK_50 ; Incomplete set of assignments ;
; SW[4]    ; Incomplete set of assignments ;
; SW[5]    ; Incomplete set of assignments ;
; SW[2]    ; Incomplete set of assignments ;
; SW[0]    ; Incomplete set of assignments ;
; SW[1]    ; Incomplete set of assignments ;
; SW[6]    ; Incomplete set of assignments ;
; SW[3]    ; Incomplete set of assignments ;
; SW[9]    ; Incomplete set of assignments ;
; SW[7]    ; Incomplete set of assignments ;
; SW[8]    ; Incomplete set of assignments ;
+----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                              ;
+-------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------+------------------+-----------------------+
; Node                                ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                              ; Destination Port ; Destination Port Name ;
+-------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------+------------------+-----------------------+
; counter[0]~CLKENA0                  ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                               ;                  ;                       ;
; hex_digits[2]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hex_digits[2]~DUPLICATE                       ;                  ;                       ;
; hex_digits[6]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hex_digits[6]~DUPLICATE                       ;                  ;                       ;
; hex_digits[10]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hex_digits[10]~DUPLICATE                      ;                  ;                       ;
; hex_digits[17]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hex_digits[17]~DUPLICATE                      ;                  ;                       ;
; riscvmulti:cpu|PC[2]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[2]~DUPLICATE                ;                  ;                       ;
; riscvmulti:cpu|PC[3]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[3]~DUPLICATE                ;                  ;                       ;
; riscvmulti:cpu|PC[4]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[4]~DUPLICATE                ;                  ;                       ;
; riscvmulti:cpu|PC[7]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[7]~DUPLICATE                ;                  ;                       ;
; riscvmulti:cpu|PC[8]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[8]~DUPLICATE                ;                  ;                       ;
; riscvmulti:cpu|PC[20]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|PC[20]~DUPLICATE               ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[2][13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[2][13]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[2][18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[2][18]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[2][21]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[2][21]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[4][26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[4][26]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[5][16]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[5][16]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[5][26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[5][26]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[6][16]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[6][16]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[6][26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[6][26]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[7][19]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[7][19]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[8][11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[8][11]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[9][14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[9][14]~DUPLICATE  ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[10][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[10][14]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[11][21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[11][21]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[11][24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[11][24]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[13][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[13][22]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[13][26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[13][26]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[19][10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[19][10]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[20][26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[20][26]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[21][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[21][12]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[23][13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[23][13]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[23][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[23][28]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[24][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[24][22]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[25][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[25][22]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[26][13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[26][13]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[27][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[27][12]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[28][17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[28][17]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[29][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[29][28]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[30][27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[30][27]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[31][21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[31][21]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|RegisterBank[31][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|RegisterBank[31][22]~DUPLICATE ;                  ;                       ;
; riscvmulti:cpu|instr[10]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[10]~DUPLICATE            ;                  ;                       ;
; riscvmulti:cpu|instr[19]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[19]~DUPLICATE            ;                  ;                       ;
; riscvmulti:cpu|instr[20]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[20]~DUPLICATE            ;                  ;                       ;
; riscvmulti:cpu|instr[21]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[21]~DUPLICATE            ;                  ;                       ;
; riscvmulti:cpu|instr[22]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[22]~DUPLICATE            ;                  ;                       ;
; riscvmulti:cpu|instr[23]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[23]~DUPLICATE            ;                  ;                       ;
; riscvmulti:cpu|instr[24]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[24]~DUPLICATE            ;                  ;                       ;
; riscvmulti:cpu|instr[25]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|instr[25]~DUPLICATE            ;                  ;                       ;
; riscvmulti:cpu|rs1[0]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[0]~DUPLICATE               ;                  ;                       ;
; riscvmulti:cpu|rs1[2]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[2]~DUPLICATE               ;                  ;                       ;
; riscvmulti:cpu|rs1[3]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[3]~DUPLICATE               ;                  ;                       ;
; riscvmulti:cpu|rs1[4]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[4]~DUPLICATE               ;                  ;                       ;
; riscvmulti:cpu|rs1[5]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[5]~DUPLICATE               ;                  ;                       ;
; riscvmulti:cpu|rs1[7]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[7]~DUPLICATE               ;                  ;                       ;
; riscvmulti:cpu|rs1[10]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[10]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[11]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[11]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[15]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[15]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[16]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[16]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[17]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[17]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[19]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[19]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[20]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[20]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[21]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[21]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[25]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[25]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[26]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[26]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[27]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[27]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[29]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[29]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[30]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[30]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs1[31]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs1[31]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs2[8]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[8]~DUPLICATE               ;                  ;                       ;
; riscvmulti:cpu|rs2[20]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[20]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs2[26]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[26]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|rs2[29]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|rs2[29]~DUPLICATE              ;                  ;                       ;
; riscvmulti:cpu|state.EXECUTE        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|state.EXECUTE~DUPLICATE        ;                  ;                       ;
; riscvmulti:cpu|state.FETCH_INSTR    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|state.FETCH_INSTR~DUPLICATE    ;                  ;                       ;
; riscvmulti:cpu|state.STORE          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|state.STORE~DUPLICATE          ;                  ;                       ;
; riscvmulti:cpu|state.WAIT_DATA      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscvmulti:cpu|state.WAIT_DATA~DUPLICATE      ;                  ;                       ;
+-------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; KEY[0]     ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; KEY[1]     ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; KEY[2]     ; PIN_M7        ; QSF Assignment ;
; Location ;                ;              ; KEY[3]     ; PIN_M6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]   ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]   ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]   ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]   ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]   ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; VGA_HS     ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]   ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]   ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]   ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]   ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS     ; PIN_G8        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 8443 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 8443 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 8443    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/844917/Downloads/labs/08-riscv-multi-buttons/project.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,124 / 18,480  ; 17 %  ;
; ALMs needed [=A-B+C]                                        ; 3,124           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,939 / 18,480  ; 21 %  ;
;         [a] ALMs used for LUT logic and registers           ; 647             ;       ;
;         [b] ALMs used for LUT logic                         ; 1,408           ;       ;
;         [c] ALMs used for registers                         ; 1,884           ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 988 / 18,480    ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 173 / 18,480    ; < 1 % ;
;         [a] Due to location constrained logic               ; 1               ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 122             ;       ;
;         [c] Due to LAB input limits                         ; 50              ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; Low             ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 585 / 1,848     ; 32 %  ;
;     -- Logic LABs                                           ; 585             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 3,054           ;       ;
;     -- 7 input functions                                    ; 9               ;       ;
;     -- 6 input functions                                    ; 2,135           ;       ;
;     -- 5 input functions                                    ; 419             ;       ;
;     -- 4 input functions                                    ; 142             ;       ;
;     -- <=3 input functions                                  ; 349             ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,495           ;       ;
; Dedicated logic registers                                   ; 5,338           ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- Primary logic registers                          ; 5,061 / 36,960  ; 14 %  ;
;         -- Secondary logic registers                        ; 277 / 36,960    ; < 1 % ;
;     -- By function:                                         ;                 ;       ;
;         -- Design implementation registers                  ; 5,262           ;       ;
;         -- Routing optimization registers                   ; 76              ;       ;
;                                                             ;                 ;       ;
; Virtual pins                                                ; 0               ;       ;
; I/O pins                                                    ; 63 / 224        ; 28 %  ;
;     -- Clock pins                                           ; 4 / 9           ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11          ; 0 %   ;
;                                                             ;                 ;       ;
; Global signals                                              ; 1               ;       ;
; M10K blocks                                                 ; 0 / 308         ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 3,153,920   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920   ; 0 %   ;
; Total DSP Blocks                                            ; 0 / 66          ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4           ; 0 %   ;
; Global clocks                                               ; 1 / 16          ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88          ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68          ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68          ; 0 %   ;
; JTAGs                                                       ; 0 / 1           ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %   ;
; CRC blocks                                                  ; 0 / 1           ; 0 %   ;
; Remote update blocks                                        ; 0 / 1           ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3           ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 13% / 13% / 14% ;       ;
; Peak interconnect usage (total/H/V)                         ; 53% / 52% / 56% ;       ;
; Maximum fan-out                                             ; 5337            ;       ;
; Highest non-global fan-out                                  ; 1182            ;       ;
; Total fan-out                                               ; 35219           ;       ;
; Average fan-out                                             ; 3.52            ;       ;
+-------------------------------------------------------------+-----------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3124 / 18480 ( 17 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3124                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3939 / 18480 ( 21 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 647                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1408                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1884                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 988 / 18480 ( 5 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 173 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 122                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 50                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 585 / 1848 ( 32 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 585                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3054                  ; 0                              ;
;     -- 7 input functions                                    ; 9                     ; 0                              ;
;     -- 6 input functions                                    ; 2135                  ; 0                              ;
;     -- 5 input functions                                    ; 419                   ; 0                              ;
;     -- 4 input functions                                    ; 142                   ; 0                              ;
;     -- <=3 input functions                                  ; 349                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1495                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 5061 / 36960 ( 14 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 277 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 5262                  ; 0                              ;
;         -- Routing optimization registers                   ; 76                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 63                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 35251                 ; 0                              ;
;     -- Registered Connections                               ; 13890                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 11                    ; 0                              ;
;     -- Output Ports                                         ; 52                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]    ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]    ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]    ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[4]    ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[5]    ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[6]    ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[7]    ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[8]    ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[9]    ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 12 / 16 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name     ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------+--------------+
; |top                       ; 3124.0 (27.2)        ; 3938.5 (36.7)                    ; 986.5 (11.3)                                      ; 172.0 (1.9)                      ; 0.0 (0.0)            ; 3054 (44)           ; 5338 (39)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 63   ; 0            ; |top                    ; work         ;
;    |dec7seg:hex0|          ; 2.5 (2.5)            ; 2.9 (2.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex0       ; work         ;
;    |dec7seg:hex1|          ; 2.3 (2.3)            ; 3.5 (3.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex1       ; work         ;
;    |dec7seg:hex2|          ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex2       ; work         ;
;    |dec7seg:hex3|          ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex3       ; work         ;
;    |dec7seg:hex4|          ; 2.5 (2.5)            ; 3.3 (3.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex4       ; work         ;
;    |dec7seg:hex5|          ; 2.4 (2.4)            ; 3.3 (3.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|dec7seg:hex5       ; work         ;
;    |mem:ram|               ; 1830.7 (1830.7)      ; 2603.6 (2603.6)                  ; 856.2 (856.2)                                     ; 83.4 (83.4)                      ; 0.0 (0.0)            ; 1643 (1643)         ; 4096 (4096)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|mem:ram            ; work         ;
;    |power_on_reset:por|    ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|power_on_reset:por ; work         ;
;    |riscvmulti:cpu|        ; 1248.8 (1248.8)      ; 1276.3 (1276.3)                  ; 114.2 (114.2)                                     ; 86.8 (86.8)                      ; 0.0 (0.0)            ; 1320 (1320)         ; 1198 (1198)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|riscvmulti:cpu     ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; CLOCK_50                                  ;                   ;         ;
;      - counter[0]                         ; 1                 ; 0       ;
; SW[4]                                     ;                   ;         ;
;      - readdata[4]~2                      ; 1                 ; 0       ;
;      - riscvmulti:cpu|writeBackData[4]~22 ; 1                 ; 0       ;
; SW[5]                                     ;                   ;         ;
;      - readdata[5]~3                      ; 1                 ; 0       ;
; SW[2]                                     ;                   ;         ;
;      - readdata[2]~5                      ; 1                 ; 0       ;
; SW[0]                                     ;                   ;         ;
;      - readdata[0]~7                      ; 0                 ; 0       ;
; SW[1]                                     ;                   ;         ;
;      - readdata[1]~9                      ; 1                 ; 0       ;
;      - riscvmulti:cpu|writeBackData[1]~7  ; 1                 ; 0       ;
; SW[6]                                     ;                   ;         ;
;      - readdata[6]~10                     ; 1                 ; 0       ;
;      - riscvmulti:cpu|writeBackData[6]~32 ; 1                 ; 0       ;
; SW[3]                                     ;                   ;         ;
;      - readdata[3]~11                     ; 1                 ; 0       ;
; SW[9]                                     ;                   ;         ;
;      - readdata[9]~20                     ; 0                 ; 0       ;
; SW[7]                                     ;                   ;         ;
;      - riscvmulti:cpu|writeBackData[7]~37 ; 0                 ; 0       ;
;      - readdata[7]~33                     ; 0                 ; 0       ;
; SW[8]                                     ;                   ;         ;
;      - readdata[8]~23                     ; 1                 ; 0       ;
+-------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+----------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                               ; PIN_M9               ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; LEDR[8]~2                              ; LABCELL_X40_Y13_N24  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; counter[0]                             ; FF_X23_Y1_N11        ; 5337    ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; hex_digits[6]~0                        ; LABCELL_X40_Y13_N42  ; 28      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8957                       ; MLABCELL_X18_Y24_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8959                       ; MLABCELL_X37_Y20_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8961                       ; MLABCELL_X18_Y24_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8963                       ; MLABCELL_X18_Y24_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8965                       ; LABCELL_X16_Y21_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8967                       ; LABCELL_X14_Y22_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8969                       ; LABCELL_X16_Y21_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8971                       ; LABCELL_X16_Y21_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8973                       ; MLABCELL_X45_Y21_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8975                       ; MLABCELL_X45_Y21_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8977                       ; LABCELL_X12_Y21_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8979                       ; MLABCELL_X45_Y21_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8981                       ; LABCELL_X10_Y21_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8983                       ; LABCELL_X25_Y16_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8985                       ; LABCELL_X10_Y21_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8987                       ; LABCELL_X10_Y21_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8989                       ; LABCELL_X32_Y12_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8991                       ; LABCELL_X32_Y12_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8993                       ; MLABCELL_X13_Y25_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8995                       ; LABCELL_X32_Y12_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8997                       ; MLABCELL_X23_Y16_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~8999                       ; MLABCELL_X23_Y16_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9001                       ; MLABCELL_X23_Y16_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9003                       ; LABCELL_X21_Y17_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9005                       ; LABCELL_X39_Y23_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9007                       ; LABCELL_X21_Y15_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9009                       ; LABCELL_X21_Y15_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9011                       ; LABCELL_X21_Y15_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9013                       ; LABCELL_X26_Y12_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9015                       ; LABCELL_X26_Y12_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9017                       ; LABCELL_X16_Y19_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9019                       ; LABCELL_X29_Y22_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9021                       ; MLABCELL_X37_Y19_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9023                       ; MLABCELL_X34_Y15_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9025                       ; LABCELL_X17_Y21_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9027                       ; LABCELL_X17_Y21_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9029                       ; MLABCELL_X37_Y19_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9031                       ; MLABCELL_X34_Y15_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9033                       ; LABCELL_X39_Y19_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9035                       ; LABCELL_X17_Y16_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9037                       ; LABCELL_X12_Y19_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9039                       ; LABCELL_X44_Y22_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9041                       ; LABCELL_X44_Y22_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9043                       ; LABCELL_X44_Y22_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9045                       ; LABCELL_X19_Y15_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9047                       ; MLABCELL_X34_Y15_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9049                       ; LABCELL_X25_Y16_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9051                       ; MLABCELL_X28_Y18_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9053                       ; LABCELL_X36_Y15_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9055                       ; LABCELL_X36_Y15_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9057                       ; LABCELL_X12_Y23_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9059                       ; LABCELL_X36_Y15_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9061                       ; LABCELL_X32_Y13_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9063                       ; LABCELL_X32_Y13_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9065                       ; LABCELL_X12_Y20_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9067                       ; LABCELL_X16_Y25_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9069                       ; MLABCELL_X9_Y24_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9071                       ; LABCELL_X17_Y19_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9073                       ; LABCELL_X17_Y19_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9075                       ; LABCELL_X16_Y25_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9077                       ; LABCELL_X14_Y17_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9079                       ; MLABCELL_X37_Y16_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9081                       ; MLABCELL_X37_Y16_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9083                       ; LABCELL_X16_Y25_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9084                       ; MLABCELL_X18_Y24_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9085                       ; LABCELL_X32_Y12_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9086                       ; MLABCELL_X37_Y19_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9087                       ; LABCELL_X36_Y15_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9088                       ; LABCELL_X26_Y23_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9089                       ; LABCELL_X32_Y12_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9090                       ; MLABCELL_X34_Y15_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9091                       ; LABCELL_X32_Y13_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9092                       ; MLABCELL_X18_Y24_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9093                       ; MLABCELL_X13_Y25_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9094                       ; LABCELL_X17_Y21_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9095                       ; MLABCELL_X9_Y24_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9096                       ; MLABCELL_X18_Y24_N42 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9097                       ; LABCELL_X32_Y12_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9098                       ; LABCELL_X17_Y21_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9099                       ; LABCELL_X14_Y17_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9100                       ; LABCELL_X16_Y21_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9101                       ; MLABCELL_X23_Y16_N48 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9102                       ; MLABCELL_X37_Y19_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9103                       ; LABCELL_X36_Y15_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9104                       ; LABCELL_X14_Y22_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9105                       ; MLABCELL_X23_Y16_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9106                       ; MLABCELL_X34_Y15_N48 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9107                       ; LABCELL_X32_Y13_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9108                       ; LABCELL_X16_Y21_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9109                       ; MLABCELL_X23_Y16_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9110                       ; LABCELL_X21_Y18_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9111                       ; LABCELL_X17_Y19_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9112                       ; LABCELL_X16_Y21_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9113                       ; LABCELL_X21_Y17_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9114                       ; LABCELL_X26_Y12_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9115                       ; MLABCELL_X37_Y16_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9116                       ; MLABCELL_X45_Y21_N42 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9117                       ; LABCELL_X39_Y23_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9118                       ; LABCELL_X12_Y19_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9119                       ; LABCELL_X12_Y23_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9120                       ; MLABCELL_X45_Y21_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9121                       ; LABCELL_X21_Y15_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9122                       ; LABCELL_X44_Y22_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9123                       ; LABCELL_X12_Y20_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9124                       ; LABCELL_X12_Y21_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9125                       ; LABCELL_X21_Y15_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9126                       ; LABCELL_X44_Y22_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9127                       ; LABCELL_X16_Y19_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9128                       ; MLABCELL_X45_Y21_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9129                       ; LABCELL_X21_Y15_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9130                       ; LABCELL_X44_Y22_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9131                       ; MLABCELL_X37_Y16_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9132                       ; LABCELL_X10_Y21_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9133                       ; LABCELL_X25_Y16_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9134                       ; LABCELL_X10_Y21_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9135                       ; LABCELL_X10_Y21_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9136                       ; LABCELL_X29_Y22_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9137                       ; LABCELL_X26_Y12_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9138                       ; LABCELL_X16_Y19_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9139                       ; LABCELL_X26_Y12_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9140                       ; LABCELL_X19_Y15_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9141                       ; MLABCELL_X34_Y15_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9142                       ; LABCELL_X25_Y16_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9143                       ; MLABCELL_X28_Y18_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9144                       ; LABCELL_X36_Y15_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9145                       ; LABCELL_X16_Y25_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9146                       ; LABCELL_X16_Y25_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem:ram|RAM~9147                       ; LABCELL_X16_Y25_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; power_on_reset:por|reset               ; FF_X14_Y13_N2        ; 1182    ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|PC[3]~3                 ; LABCELL_X35_Y22_N27  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[10][1]~36  ; LABCELL_X24_Y29_N33  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[11][26]~38 ; LABCELL_X19_Y19_N12  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[12][15]~26 ; LABCELL_X19_Y19_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[13][11]~27 ; MLABCELL_X13_Y28_N54 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[14][11]~28 ; LABCELL_X24_Y29_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[15][11]~29 ; LABCELL_X20_Y20_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[16][11]~0  ; LABCELL_X26_Y18_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[17][11]~7  ; LABCELL_X26_Y18_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[18][30]~14 ; LABCELL_X24_Y29_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[19][24]~21 ; LABCELL_X20_Y20_N21  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[1][11]~39  ; LABCELL_X26_Y18_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[20][11]~1  ; LABCELL_X26_Y18_N48  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[21][31]~8  ; LABCELL_X26_Y18_N3   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[22][12]~15 ; LABCELL_X24_Y29_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[23][3]~22  ; LABCELL_X20_Y20_N9   ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[24][19]~3  ; LABCELL_X24_Y29_N18  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[25][20]~10 ; LABCELL_X19_Y19_N21  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[26][17]~17 ; LABCELL_X24_Y29_N24  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[27][7]~24  ; LABCELL_X20_Y20_N30  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[28][0]~5   ; LABCELL_X19_Y19_N54  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[29][25]~12 ; LABCELL_X19_Y19_N57  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[2][0]~40   ; LABCELL_X24_Y29_N45  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[30][0]~19  ; LABCELL_X26_Y18_N51  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[31][29]~25 ; LABCELL_X20_Y20_N57  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[3][13]~42  ; LABCELL_X19_Y19_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[4][5]~30   ; LABCELL_X26_Y18_N30  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[5][18]~31  ; LABCELL_X26_Y18_N6   ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[6][9]~32   ; LABCELL_X24_Y29_N6   ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[7][15]~33  ; LABCELL_X20_Y20_N51  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[8][19]~34  ; LABCELL_X24_Y29_N51  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|RegisterBank[9][1]~35   ; LABCELL_X20_Y20_N24  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|instr[15]~0             ; LABCELL_X25_Y19_N15  ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|rs1[26]~11              ; MLABCELL_X18_Y23_N15 ; 52      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|rs2[3]~11               ; LABCELL_X16_Y13_N39  ; 36      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; riscvmulti:cpu|rs2[3]~12               ; LABCELL_X39_Y21_N21  ; 88      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                ;
+------------+---------------+---------+----------------------+------------------+---------------------------+
; Name       ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+---------------+---------+----------------------+------------------+---------------------------+
; counter[0] ; FF_X23_Y1_N11 ; 5337    ; Global Clock         ; GCLK7            ; --                        ;
+------------+---------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------+
; Non-Global High Fan-Out Signals                      ;
+--------------------------------------------+---------+
; Name                                       ; Fan-Out ;
+--------------------------------------------+---------+
; power_on_reset:por|reset                   ; 1182    ;
; riscvmulti:cpu|Address[7]~8                ; 521     ;
; riscvmulti:cpu|Address[6]~7                ; 521     ;
; riscvmulti:cpu|Address[3]~12               ; 512     ;
; riscvmulti:cpu|Address[2]~11               ; 512     ;
; riscvmulti:cpu|Address[5]~10               ; 503     ;
; riscvmulti:cpu|Address[4]~9                ; 503     ;
; riscvmulti:cpu|Address[8]~6                ; 192     ;
; riscvmulti:cpu|instr[23]~DUPLICATE         ; 166     ;
; riscvmulti:cpu|Address[9]~13               ; 163     ;
; riscvmulti:cpu|instr[16]                   ; 163     ;
; riscvmulti:cpu|instr[15]                   ; 163     ;
; riscvmulti:cpu|instr[18]                   ; 163     ;
; riscvmulti:cpu|instr[17]                   ; 163     ;
; riscvmulti:cpu|instr[22]                   ; 149     ;
; riscvmulti:cpu|rs2[6]                      ; 133     ;
; riscvmulti:cpu|rs2[2]                      ; 133     ;
; riscvmulti:cpu|rs2[10]                     ; 132     ;
; riscvmulti:cpu|rs2[17]                     ; 132     ;
; riscvmulti:cpu|rs2[9]                      ; 132     ;
; riscvmulti:cpu|rs2[7]                      ; 132     ;
; riscvmulti:cpu|rs2[5]                      ; 132     ;
; riscvmulti:cpu|rs2[4]                      ; 132     ;
; riscvmulti:cpu|rs2[3]                      ; 132     ;
; riscvmulti:cpu|rs2[1]                      ; 132     ;
; riscvmulti:cpu|rs2[0]                      ; 132     ;
; riscvmulti:cpu|Equal8~0                    ; 131     ;
; riscvmulti:cpu|rs2[11]                     ; 131     ;
; riscvmulti:cpu|rs2[15]                     ; 131     ;
; riscvmulti:cpu|rs2[14]                     ; 131     ;
; riscvmulti:cpu|rs2[13]                     ; 131     ;
; riscvmulti:cpu|rs2[12]                     ; 131     ;
; riscvmulti:cpu|rs2[19]                     ; 131     ;
; riscvmulti:cpu|rs2[18]                     ; 131     ;
; riscvmulti:cpu|rs2[16]                     ; 131     ;
; riscvmulti:cpu|rs2[23]                     ; 131     ;
; riscvmulti:cpu|rs2[22]                     ; 131     ;
; riscvmulti:cpu|rs2[21]                     ; 131     ;
; riscvmulti:cpu|rs2[20]~DUPLICATE           ; 130     ;
; riscvmulti:cpu|rs2[24]                     ; 130     ;
; riscvmulti:cpu|rs2[25]                     ; 130     ;
; riscvmulti:cpu|rs2[27]                     ; 130     ;
; riscvmulti:cpu|rs2[28]                     ; 130     ;
; riscvmulti:cpu|rs2[30]                     ; 130     ;
; riscvmulti:cpu|rs2[31]                     ; 130     ;
; riscvmulti:cpu|rs2[26]~DUPLICATE           ; 129     ;
; riscvmulti:cpu|instr[20]                   ; 129     ;
; riscvmulti:cpu|state.STORE~DUPLICATE       ; 128     ;
; riscvmulti:cpu|rs2[29]                     ; 128     ;
; riscvmulti:cpu|instr[21]                   ; 124     ;
; riscvmulti:cpu|rs2[3]~12                   ; 88      ;
; riscvmulti:cpu|rs2[8]                      ; 72      ;
; riscvmulti:cpu|instr[31]                   ; 63      ;
; riscvmulti:cpu|rs2[8]~DUPLICATE            ; 60      ;
; riscvmulti:cpu|instr[12]                   ; 53      ;
; riscvmulti:cpu|rs1[26]~11                  ; 52      ;
; riscvmulti:cpu|comb~5                      ; 52      ;
; riscvmulti:cpu|instr[13]                   ; 52      ;
; riscvmulti:cpu|writeBackData[11]~4         ; 47      ;
; riscvmulti:cpu|Equal5~0                    ; 46      ;
; riscvmulti:cpu|Equal4~0                    ; 45      ;
; riscvmulti:cpu|instr[21]~DUPLICATE         ; 43      ;
; riscvmulti:cpu|Equal2~1                    ; 41      ;
; riscvmulti:cpu|instr[15]~0                 ; 40      ;
; riscvmulti:cpu|Equal0~2                    ; 39      ;
; riscvmulti:cpu|instr[20]~DUPLICATE         ; 38      ;
; riscvmulti:cpu|SrcB[1]~3                   ; 38      ;
; riscvmulti:cpu|SrcB[2]~5                   ; 37      ;
; riscvmulti:cpu|SrcB[0]~2                   ; 37      ;
; riscvmulti:cpu|writeBackData[26]~91        ; 36      ;
; riscvmulti:cpu|PC[3]~3                     ; 36      ;
; riscvmulti:cpu|rs2[3]~11                   ; 36      ;
; riscvmulti:cpu|instr[4]                    ; 36      ;
; riscvmulti:cpu|writeBackData[22]~55        ; 35      ;
; riscvmulti:cpu|RegisterBank[2][0]~40       ; 35      ;
; riscvmulti:cpu|SrcB[3]~4                   ; 35      ;
; riscvmulti:cpu|writeBackData[13]~71        ; 34      ;
; riscvmulti:cpu|writeBackData[21]~53        ; 34      ;
; riscvmulti:cpu|writeBackData[16]~50        ; 34      ;
; riscvmulti:cpu|RegisterBank[11][26]~38     ; 34      ;
; riscvmulti:cpu|RegisterBank[6][9]~32       ; 34      ;
; riscvmulti:cpu|RegisterBank[5][18]~31      ; 34      ;
; riscvmulti:cpu|RegisterBank[13][11]~27     ; 34      ;
; riscvmulti:cpu|RegisterBank[31][29]~25     ; 34      ;
; riscvmulti:cpu|RegisterBank[23][3]~22      ; 34      ;
; riscvmulti:cpu|instr[11]                   ; 34      ;
; riscvmulti:cpu|instr[24]                   ; 34      ;
; riscvmulti:cpu|writeBackData[28]~98        ; 33      ;
; riscvmulti:cpu|writeBackData[14]~74        ; 33      ;
; riscvmulti:cpu|writeBackData[12]~67        ; 33      ;
; riscvmulti:cpu|RegisterBank[10][1]~36      ; 33      ;
; riscvmulti:cpu|RegisterBank[9][1]~35       ; 33      ;
; riscvmulti:cpu|RegisterBank[8][19]~34      ; 33      ;
; riscvmulti:cpu|RegisterBank[7][15]~33      ; 33      ;
; riscvmulti:cpu|RegisterBank[4][5]~30       ; 33      ;
; riscvmulti:cpu|RegisterBank[27][7]~24      ; 33      ;
; riscvmulti:cpu|RegisterBank[19][24]~21     ; 33      ;
; riscvmulti:cpu|RegisterBank[30][0]~19      ; 33      ;
; riscvmulti:cpu|RegisterBank[26][17]~17     ; 33      ;
; riscvmulti:cpu|RegisterBank[29][25]~12     ; 33      ;
; riscvmulti:cpu|RegisterBank[25][20]~10     ; 33      ;
; riscvmulti:cpu|RegisterBank[21][31]~8      ; 33      ;
; riscvmulti:cpu|RegisterBank[28][0]~5       ; 33      ;
; riscvmulti:cpu|RegisterBank[24][19]~3      ; 33      ;
; riscvmulti:cpu|RegisterBank[20][11]~1      ; 33      ;
; riscvmulti:cpu|writeBackData[16]~167       ; 33      ;
; riscvmulti:cpu|instr[19]~DUPLICATE         ; 32      ;
; riscvmulti:cpu|writeBackData[24]~93        ; 32      ;
; riscvmulti:cpu|writeBackData[27]~87        ; 32      ;
; riscvmulti:cpu|writeBackData[11]~81        ; 32      ;
; riscvmulti:cpu|writeBackData[10]~79        ; 32      ;
; riscvmulti:cpu|writeBackData[19]~63        ; 32      ;
; riscvmulti:cpu|writeBackData[18]~61        ; 32      ;
; mem:ram|RAM~9147                           ; 32      ;
; mem:ram|RAM~9146                           ; 32      ;
; mem:ram|RAM~9145                           ; 32      ;
; mem:ram|RAM~9144                           ; 32      ;
; mem:ram|RAM~9143                           ; 32      ;
; mem:ram|RAM~9142                           ; 32      ;
; mem:ram|RAM~9141                           ; 32      ;
; mem:ram|RAM~9140                           ; 32      ;
; mem:ram|RAM~9139                           ; 32      ;
; mem:ram|RAM~9138                           ; 32      ;
; mem:ram|RAM~9137                           ; 32      ;
; mem:ram|RAM~9136                           ; 32      ;
; mem:ram|RAM~9135                           ; 32      ;
; mem:ram|RAM~9134                           ; 32      ;
; mem:ram|RAM~9133                           ; 32      ;
; mem:ram|RAM~9132                           ; 32      ;
; mem:ram|RAM~9131                           ; 32      ;
; mem:ram|RAM~9130                           ; 32      ;
; mem:ram|RAM~9129                           ; 32      ;
; mem:ram|RAM~9128                           ; 32      ;
; mem:ram|RAM~9127                           ; 32      ;
; mem:ram|RAM~9126                           ; 32      ;
; mem:ram|RAM~9125                           ; 32      ;
; mem:ram|RAM~9124                           ; 32      ;
; mem:ram|RAM~9123                           ; 32      ;
; mem:ram|RAM~9122                           ; 32      ;
; mem:ram|RAM~9121                           ; 32      ;
; mem:ram|RAM~9120                           ; 32      ;
; mem:ram|RAM~9119                           ; 32      ;
; mem:ram|RAM~9118                           ; 32      ;
; mem:ram|RAM~9117                           ; 32      ;
; mem:ram|RAM~9116                           ; 32      ;
; mem:ram|RAM~9115                           ; 32      ;
; mem:ram|RAM~9114                           ; 32      ;
; mem:ram|RAM~9113                           ; 32      ;
; mem:ram|RAM~9112                           ; 32      ;
; mem:ram|RAM~9111                           ; 32      ;
; mem:ram|RAM~9110                           ; 32      ;
; mem:ram|RAM~9109                           ; 32      ;
; mem:ram|RAM~9108                           ; 32      ;
; mem:ram|RAM~9107                           ; 32      ;
; mem:ram|RAM~9106                           ; 32      ;
; mem:ram|RAM~9105                           ; 32      ;
; mem:ram|RAM~9104                           ; 32      ;
; mem:ram|RAM~9103                           ; 32      ;
; mem:ram|RAM~9102                           ; 32      ;
; mem:ram|RAM~9101                           ; 32      ;
; mem:ram|RAM~9100                           ; 32      ;
; mem:ram|RAM~9099                           ; 32      ;
; mem:ram|RAM~9098                           ; 32      ;
; mem:ram|RAM~9097                           ; 32      ;
; mem:ram|RAM~9096                           ; 32      ;
; mem:ram|RAM~9095                           ; 32      ;
; mem:ram|RAM~9094                           ; 32      ;
; mem:ram|RAM~9093                           ; 32      ;
; mem:ram|RAM~9092                           ; 32      ;
; mem:ram|RAM~9091                           ; 32      ;
; mem:ram|RAM~9090                           ; 32      ;
; mem:ram|RAM~9089                           ; 32      ;
; mem:ram|RAM~9088                           ; 32      ;
; mem:ram|RAM~9087                           ; 32      ;
; mem:ram|RAM~9086                           ; 32      ;
; mem:ram|RAM~9085                           ; 32      ;
; mem:ram|RAM~9084                           ; 32      ;
; mem:ram|RAM~9083                           ; 32      ;
; mem:ram|RAM~9081                           ; 32      ;
; mem:ram|RAM~9079                           ; 32      ;
; mem:ram|RAM~9077                           ; 32      ;
; mem:ram|RAM~9075                           ; 32      ;
; mem:ram|RAM~9073                           ; 32      ;
; mem:ram|RAM~9071                           ; 32      ;
; mem:ram|RAM~9069                           ; 32      ;
; mem:ram|RAM~9067                           ; 32      ;
; mem:ram|RAM~9065                           ; 32      ;
; mem:ram|RAM~9063                           ; 32      ;
; mem:ram|RAM~9061                           ; 32      ;
; mem:ram|RAM~9059                           ; 32      ;
; mem:ram|RAM~9057                           ; 32      ;
; mem:ram|RAM~9055                           ; 32      ;
; mem:ram|RAM~9053                           ; 32      ;
; mem:ram|RAM~9051                           ; 32      ;
; mem:ram|RAM~9049                           ; 32      ;
; mem:ram|RAM~9047                           ; 32      ;
; mem:ram|RAM~9045                           ; 32      ;
; mem:ram|RAM~9043                           ; 32      ;
; mem:ram|RAM~9041                           ; 32      ;
; mem:ram|RAM~9039                           ; 32      ;
; mem:ram|RAM~9037                           ; 32      ;
; mem:ram|RAM~9035                           ; 32      ;
; mem:ram|RAM~9033                           ; 32      ;
; mem:ram|RAM~9031                           ; 32      ;
; mem:ram|RAM~9029                           ; 32      ;
; mem:ram|RAM~9027                           ; 32      ;
; mem:ram|RAM~9025                           ; 32      ;
; mem:ram|RAM~9023                           ; 32      ;
; mem:ram|RAM~9021                           ; 32      ;
; mem:ram|RAM~9019                           ; 32      ;
; mem:ram|RAM~9017                           ; 32      ;
; mem:ram|RAM~9015                           ; 32      ;
; mem:ram|RAM~9013                           ; 32      ;
; mem:ram|RAM~9011                           ; 32      ;
; mem:ram|RAM~9009                           ; 32      ;
; mem:ram|RAM~9007                           ; 32      ;
; mem:ram|RAM~9005                           ; 32      ;
; mem:ram|RAM~9003                           ; 32      ;
; mem:ram|RAM~9001                           ; 32      ;
; mem:ram|RAM~8999                           ; 32      ;
; mem:ram|RAM~8997                           ; 32      ;
; mem:ram|RAM~8995                           ; 32      ;
; mem:ram|RAM~8993                           ; 32      ;
; mem:ram|RAM~8991                           ; 32      ;
; mem:ram|RAM~8989                           ; 32      ;
; mem:ram|RAM~8987                           ; 32      ;
; mem:ram|RAM~8985                           ; 32      ;
; mem:ram|RAM~8983                           ; 32      ;
; mem:ram|RAM~8981                           ; 32      ;
; mem:ram|RAM~8979                           ; 32      ;
; mem:ram|RAM~8977                           ; 32      ;
; mem:ram|RAM~8975                           ; 32      ;
; mem:ram|RAM~8973                           ; 32      ;
; mem:ram|RAM~8971                           ; 32      ;
; mem:ram|RAM~8969                           ; 32      ;
; mem:ram|RAM~8967                           ; 32      ;
; mem:ram|RAM~8965                           ; 32      ;
; mem:ram|RAM~8963                           ; 32      ;
; mem:ram|RAM~8961                           ; 32      ;
; mem:ram|RAM~8959                           ; 32      ;
; mem:ram|RAM~8957                           ; 32      ;
; riscvmulti:cpu|RegisterBank[3][13]~42      ; 32      ;
; riscvmulti:cpu|RegisterBank[1][11]~39      ; 32      ;
; riscvmulti:cpu|RegisterBank[15][11]~29     ; 32      ;
; riscvmulti:cpu|RegisterBank[14][11]~28     ; 32      ;
; riscvmulti:cpu|RegisterBank[12][15]~26     ; 32      ;
; riscvmulti:cpu|RegisterBank[22][12]~15     ; 32      ;
; riscvmulti:cpu|RegisterBank[18][30]~14     ; 32      ;
; riscvmulti:cpu|RegisterBank[17][11]~7      ; 32      ;
; riscvmulti:cpu|RegisterBank[16][11]~0      ; 32      ;
; riscvmulti:cpu|Equal12~0                   ; 32      ;
; riscvmulti:cpu|Equal3~0                    ; 32      ;
; riscvmulti:cpu|writeBackData[17]~163       ; 32      ;
; riscvmulti:cpu|writeBackData[29]~102       ; 31      ;
; riscvmulti:cpu|writeBackData[25]~89        ; 31      ;
; riscvmulti:cpu|writeBackData[31]~85        ; 31      ;
; riscvmulti:cpu|writeBackData[15]~77        ; 31      ;
; riscvmulti:cpu|writeBackData[23]~57        ; 31      ;
; riscvmulti:cpu|writeBackData[20]~51        ; 31      ;
; riscvmulti:cpu|writeBackData[9]~47         ; 31      ;
; riscvmulti:cpu|writeBackData[8]~42         ; 31      ;
; riscvmulti:cpu|writeBackData[7]~37         ; 31      ;
; riscvmulti:cpu|writeBackData[6]~32         ; 31      ;
; riscvmulti:cpu|writeBackData[5]~27         ; 31      ;
; riscvmulti:cpu|writeBackData[4]~22         ; 31      ;
; riscvmulti:cpu|writeBackData[3]~17         ; 31      ;
; riscvmulti:cpu|writeBackData[2]~12         ; 31      ;
; riscvmulti:cpu|writeBackData[1]~7          ; 31      ;
; riscvmulti:cpu|writeBackData[11]~5         ; 31      ;
; riscvmulti:cpu|always2~2                   ; 31      ;
; riscvmulti:cpu|comb~4                      ; 31      ;
; riscvmulti:cpu|SrcB[4]~1                   ; 31      ;
; riscvmulti:cpu|comb~3                      ; 31      ;
; riscvmulti:cpu|comb~2                      ; 31      ;
; riscvmulti:cpu|writeBackData[0]~175        ; 31      ;
; riscvmulti:cpu|writeBackData[30]~155       ; 31      ;
; riscvmulti:cpu|Mux32~0                     ; 30      ;
; riscvmulti:cpu|writeBackData[16]~48        ; 29      ;
; hex_digits[6]~0                            ; 28      ;
; riscvmulti:cpu|Equal2~0                    ; 27      ;
; riscvmulti:cpu|Equal0~0                    ; 27      ;
; riscvmulti:cpu|instr[9]                    ; 27      ;
; riscvmulti:cpu|writeBackData[11]~1         ; 22      ;
; riscvmulti:cpu|Equal7~0                    ; 22      ;
; riscvmulti:cpu|instr[14]                   ; 19      ;
; riscvmulti:cpu|instr[22]~DUPLICATE         ; 18      ;
; riscvmulti:cpu|writeBackData[11]~3         ; 18      ;
; riscvmulti:cpu|instr[7]                    ; 18      ;
; riscvmulti:cpu|writeBackData[11]~2         ; 17      ;
; riscvmulti:cpu|instr[10]                   ; 16      ;
; riscvmulti:cpu|Address[5]~14               ; 14      ;
; riscvmulti:cpu|instr[8]                    ; 14      ;
; LEDR[8]~0                                  ; 11      ;
; LEDR[8]~2                                  ; 10      ;
; riscvmulti:cpu|instr[5]                    ; 10      ;
; riscvmulti:cpu|ShiftRight0~41              ; 9       ;
; riscvmulti:cpu|instr[30]                   ; 9       ;
; riscvmulti:cpu|instr[2]                    ; 9       ;
; riscvmulti:cpu|Address[8]~5                ; 8       ;
; riscvmulti:cpu|rs1[9]                      ; 8       ;
; riscvmulti:cpu|rs1[8]                      ; 8       ;
; riscvmulti:cpu|rs1[31]~DUPLICATE           ; 7       ;
; riscvmulti:cpu|shifter_in[31]~0            ; 7       ;
; riscvmulti:cpu|rs1[23]                     ; 7       ;
; riscvmulti:cpu|rs1[22]                     ; 7       ;
; riscvmulti:cpu|rs1[6]                      ; 7       ;
; hex_digits[3]                              ; 7       ;
; hex_digits[1]                              ; 7       ;
; hex_digits[0]                              ; 7       ;
; hex_digits[7]                              ; 7       ;
; hex_digits[5]                              ; 7       ;
; hex_digits[4]                              ; 7       ;
; hex_digits[11]                             ; 7       ;
; hex_digits[9]                              ; 7       ;
; hex_digits[8]                              ; 7       ;
; hex_digits[15]                             ; 7       ;
; hex_digits[14]                             ; 7       ;
; hex_digits[13]                             ; 7       ;
; hex_digits[12]                             ; 7       ;
; hex_digits[19]                             ; 7       ;
; hex_digits[18]                             ; 7       ;
; hex_digits[16]                             ; 7       ;
; hex_digits[23]                             ; 7       ;
; hex_digits[22]                             ; 7       ;
; hex_digits[21]                             ; 7       ;
; hex_digits[20]                             ; 7       ;
; riscvmulti:cpu|rs1[20]~DUPLICATE           ; 6       ;
; riscvmulti:cpu|rs1[7]~DUPLICATE            ; 6       ;
; hex_digits[2]~DUPLICATE                    ; 6       ;
; hex_digits[17]~DUPLICATE                   ; 6       ;
; riscvmulti:cpu|ShiftRight0~45              ; 6       ;
; riscvmulti:cpu|Decoder0~1                  ; 6       ;
; riscvmulti:cpu|Decoder0~0                  ; 6       ;
; riscvmulti:cpu|instr[27]                   ; 6       ;
; riscvmulti:cpu|instr[26]                   ; 6       ;
; riscvmulti:cpu|instr[29]                   ; 6       ;
; riscvmulti:cpu|rs1[11]                     ; 6       ;
; riscvmulti:cpu|rs1[28]                     ; 6       ;
; riscvmulti:cpu|rs1[1]                      ; 6       ;
; riscvmulti:cpu|rs1[24]                     ; 6       ;
; riscvmulti:cpu|instr[28]                   ; 6       ;
; riscvmulti:cpu|instr[3]                    ; 6       ;
; riscvmulti:cpu|instr[25]~DUPLICATE         ; 5       ;
; riscvmulti:cpu|rs1[10]~DUPLICATE           ; 5       ;
; riscvmulti:cpu|rs1[0]~DUPLICATE            ; 5       ;
; riscvmulti:cpu|instr[24]~DUPLICATE         ; 5       ;
; riscvmulti:cpu|ShiftRight0~35              ; 5       ;
; riscvmulti:cpu|ShiftRight0~19              ; 5       ;
; riscvmulti:cpu|shifter_in[30]~1            ; 5       ;
; power_on_reset:por|counter[0]              ; 5       ;
; riscvmulti:cpu|rs1[15]                     ; 5       ;
; riscvmulti:cpu|rs1[16]                     ; 5       ;
; riscvmulti:cpu|rs1[13]                     ; 5       ;
; riscvmulti:cpu|rs1[18]                     ; 5       ;
; riscvmulti:cpu|rs1[14]                     ; 5       ;
; riscvmulti:cpu|rs1[12]                     ; 5       ;
; riscvmulti:cpu|instr[6]                    ; 5       ;
; riscvmulti:cpu|instr[1]                    ; 5       ;
; riscvmulti:cpu|instr[0]                    ; 5       ;
; riscvmulti:cpu|rs1[21]~DUPLICATE           ; 4       ;
; riscvmulti:cpu|rs1[19]~DUPLICATE           ; 4       ;
; hex_digits[10]~DUPLICATE                   ; 4       ;
; riscvmulti:cpu|ShiftRight0~81              ; 4       ;
; riscvmulti:cpu|ShiftRight0~71              ; 4       ;
; riscvmulti:cpu|ShiftRight0~70              ; 4       ;
; riscvmulti:cpu|ShiftRight0~62              ; 4       ;
; riscvmulti:cpu|ShiftRight0~60              ; 4       ;
; riscvmulti:cpu|ShiftRight0~57              ; 4       ;
; riscvmulti:cpu|ShiftRight0~56              ; 4       ;
; riscvmulti:cpu|ShiftRight0~55              ; 4       ;
; riscvmulti:cpu|ShiftRight0~54              ; 4       ;
; riscvmulti:cpu|ShiftRight0~46              ; 4       ;
; riscvmulti:cpu|ShiftRight0~43              ; 4       ;
; riscvmulti:cpu|ShiftRight0~39              ; 4       ;
; riscvmulti:cpu|ShiftRight0~38              ; 4       ;
; riscvmulti:cpu|ShiftRight0~37              ; 4       ;
; riscvmulti:cpu|ShiftRight0~36              ; 4       ;
; riscvmulti:cpu|RegisterBank[18][30]~13     ; 4       ;
; riscvmulti:cpu|ShiftRight0~32              ; 4       ;
; riscvmulti:cpu|ShiftRight0~30              ; 4       ;
; riscvmulti:cpu|ShiftRight0~27              ; 4       ;
; riscvmulti:cpu|ShiftRight0~26              ; 4       ;
; riscvmulti:cpu|ShiftRight0~24              ; 4       ;
; riscvmulti:cpu|ShiftRight0~22              ; 4       ;
; riscvmulti:cpu|ShiftRight0~21              ; 4       ;
; riscvmulti:cpu|ShiftRight0~20              ; 4       ;
; riscvmulti:cpu|ShiftRight0~18              ; 4       ;
; riscvmulti:cpu|ShiftRight0~17              ; 4       ;
; riscvmulti:cpu|ShiftRight0~13              ; 4       ;
; riscvmulti:cpu|ShiftRight0~10              ; 4       ;
; riscvmulti:cpu|ShiftRight0~8               ; 4       ;
; riscvmulti:cpu|SrcB[31]~0                  ; 4       ;
; riscvmulti:cpu|Equal0~1                    ; 4       ;
; riscvmulti:cpu|state.EXECUTE               ; 4       ;
; power_on_reset:por|counter[1]              ; 4       ;
; riscvmulti:cpu|state.WAIT_INSTR            ; 4       ;
; riscvmulti:cpu|PC[1]                       ; 4       ;
; riscvmulti:cpu|rs1[25]                     ; 4       ;
; riscvmulti:cpu|rs1[3]                      ; 4       ;
; riscvmulti:cpu|PC[5]                       ; 4       ;
; riscvmulti:cpu|rs1[2]                      ; 4       ;
; hex_digits[6]                              ; 4       ;
; riscvmulti:cpu|rs1[29]~DUPLICATE           ; 3       ;
; riscvmulti:cpu|rs1[17]~DUPLICATE           ; 3       ;
; riscvmulti:cpu|rs1[5]~DUPLICATE            ; 3       ;
; riscvmulti:cpu|rs1[4]~DUPLICATE            ; 3       ;
; riscvmulti:cpu|rs1[27]~DUPLICATE           ; 3       ;
; riscvmulti:cpu|rs1[3]~DUPLICATE            ; 3       ;
; riscvmulti:cpu|rs1[2]~DUPLICATE            ; 3       ;
; riscvmulti:cpu|PC[3]~DUPLICATE             ; 3       ;
; riscvmulti:cpu|PC[8]~DUPLICATE             ; 3       ;
; riscvmulti:cpu|PC[2]~DUPLICATE             ; 3       ;
; hex_digits[6]~DUPLICATE                    ; 3       ;
; readdata[25]~37                            ; 3       ;
; readdata[19]~28                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~72              ; 3       ;
; riscvmulti:cpu|ShiftRight0~69              ; 3       ;
; riscvmulti:cpu|ShiftRight0~58              ; 3       ;
; riscvmulti:cpu|ShiftRight0~53              ; 3       ;
; riscvmulti:cpu|ShiftRight0~40              ; 3       ;
; readdata[21]~17                            ; 3       ;
; readdata[20]~16                            ; 3       ;
; riscvmulti:cpu|RegisterBank[27][7]~23      ; 3       ;
; riscvmulti:cpu|RegisterBank[19][24]~20     ; 3       ;
; riscvmulti:cpu|RegisterBank[17][11]~6      ; 3       ;
; readdata[23]~15                            ; 3       ;
; readdata[22]~14                            ; 3       ;
; riscvmulti:cpu|ShiftRight0~33              ; 3       ;
; riscvmulti:cpu|ShiftRight0~25              ; 3       ;
; riscvmulti:cpu|ShiftRight0~23              ; 3       ;
; riscvmulti:cpu|ShiftRight0~14              ; 3       ;
; readdata[24]~13                            ; 3       ;
; riscvmulti:cpu|PC[3]~2                     ; 3       ;
; riscvmulti:cpu|Equal2~2                    ; 3       ;
; power_on_reset:por|LessThan0~0             ; 3       ;
; power_on_reset:por|counter[2]              ; 3       ;
; power_on_reset:por|counter[3]              ; 3       ;
; riscvmulti:cpu|state.STORE                 ; 3       ;
; riscvmulti:cpu|instr[19]                   ; 3       ;
; riscvmulti:cpu|rs1[29]                     ; 3       ;
; riscvmulti:cpu|rs1[21]                     ; 3       ;
; riscvmulti:cpu|rs1[30]                     ; 3       ;
; riscvmulti:cpu|rs1[5]                      ; 3       ;
; riscvmulti:cpu|rs1[26]                     ; 3       ;
; riscvmulti:cpu|rs1[4]                      ; 3       ;
; riscvmulti:cpu|PC[9]                       ; 3       ;
; riscvmulti:cpu|PC[6]                       ; 3       ;
; riscvmulti:cpu|Add2~65                     ; 3       ;
; riscvmulti:cpu|Add2~61                     ; 3       ;
; riscvmulti:cpu|Add2~57                     ; 3       ;
; riscvmulti:cpu|Add2~53                     ; 3       ;
; riscvmulti:cpu|Add2~49                     ; 3       ;
; riscvmulti:cpu|Add2~45                     ; 3       ;
; riscvmulti:cpu|Add2~41                     ; 3       ;
; riscvmulti:cpu|Add2~37                     ; 3       ;
; riscvmulti:cpu|Add2~33                     ; 3       ;
; riscvmulti:cpu|Add2~29                     ; 3       ;
; riscvmulti:cpu|Add2~25                     ; 3       ;
; riscvmulti:cpu|Add2~21                     ; 3       ;
; riscvmulti:cpu|Add2~17                     ; 3       ;
; riscvmulti:cpu|Add2~13                     ; 3       ;
; riscvmulti:cpu|Add2~9                      ; 3       ;
; riscvmulti:cpu|Add2~5                      ; 3       ;
; riscvmulti:cpu|Add5~5                      ; 3       ;
; hex_digits[10]                             ; 3       ;
; riscvmulti:cpu|state.FETCH_INSTR~DUPLICATE ; 2       ;
; riscvmulti:cpu|rs2[29]~DUPLICATE           ; 2       ;
; riscvmulti:cpu|rs1[30]~DUPLICATE           ; 2       ;
; riscvmulti:cpu|rs1[15]~DUPLICATE           ; 2       ;
; riscvmulti:cpu|rs1[16]~DUPLICATE           ; 2       ;
; riscvmulti:cpu|rs1[26]~DUPLICATE           ; 2       ;
; riscvmulti:cpu|rs1[25]~DUPLICATE           ; 2       ;
; riscvmulti:cpu|instr[10]~DUPLICATE         ; 2       ;
; riscvmulti:cpu|PC[4]~DUPLICATE             ; 2       ;
; riscvmulti:cpu|PC[7]~DUPLICATE             ; 2       ;
; SW[7]~input                                ; 2       ;
; SW[6]~input                                ; 2       ;
; SW[1]~input                                ; 2       ;
; SW[4]~input                                ; 2       ;
; riscvmulti:cpu|writeBackData[0]~145        ; 2       ;
; riscvmulti:cpu|writeBackData[17]~121       ; 2       ;
; riscvmulti:cpu|writeBackData[18]~106       ; 2       ;
; riscvmulti:cpu|PC~20                       ; 2       ;
; riscvmulti:cpu|rs2~342                     ; 2       ;
; readdata[27]~36                            ; 2       ;
; readdata[26]~35                            ; 2       ;
; readdata[29]~34                            ; 2       ;
; riscvmulti:cpu|rs2~298                     ; 2       ;
; riscvmulti:cpu|rs1~352                     ; 2       ;
; riscvmulti:cpu|rs1~341                     ; 2       ;
; riscvmulti:cpu|rs1~330                     ; 2       ;
; riscvmulti:cpu|rs1~308                     ; 2       ;
; riscvmulti:cpu|rs1~297                     ; 2       ;
; riscvmulti:cpu|rs1~242                     ; 2       ;
; riscvmulti:cpu|rs1~231                     ; 2       ;
; riscvmulti:cpu|rs1~220                     ; 2       ;
; riscvmulti:cpu|rs1~176                     ; 2       ;
; riscvmulti:cpu|rs1~154                     ; 2       ;
; riscvmulti:cpu|rs1~143                     ; 2       ;
; riscvmulti:cpu|rs1~121                     ; 2       ;
; riscvmulti:cpu|rs1~110                     ; 2       ;
; riscvmulti:cpu|rs1~88                      ; 2       ;
; riscvmulti:cpu|rs1~77                      ; 2       ;
; riscvmulti:cpu|rs1~66                      ; 2       ;
; riscvmulti:cpu|rs1~55                      ; 2       ;
; readdata[30]~30                            ; 2       ;
; mem:ram|RAM~9529                           ; 2       ;
; mem:ram|RAM~9486                           ; 2       ;
; mem:ram|RAM~9465                           ; 2       ;
; riscvmulti:cpu|ShiftRight0~122             ; 2       ;
; riscvmulti:cpu|ShiftRight0~121             ; 2       ;
; riscvmulti:cpu|ShiftRight0~119             ; 2       ;
; riscvmulti:cpu|ShiftRight0~118             ; 2       ;
; readdata[18]~27                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~116             ; 2       ;
; riscvmulti:cpu|ShiftRight0~115             ; 2       ;
; readdata[17]~26                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~113             ; 2       ;
; riscvmulti:cpu|ShiftRight0~112             ; 2       ;
; readdata[16]~25                            ; 2       ;
; riscvmulti:cpu|ShiftRight0~110             ; 2       ;
; riscvmulti:cpu|ShiftRight0~109             ; 2       ;
; riscvmulti:cpu|ShiftRight0~107             ; 2       ;
; riscvmulti:cpu|rs1~44                      ; 2       ;
; readdata[10]~24                            ; 2       ;
; mem:ram|RAM~9276                           ; 2       ;
; riscvmulti:cpu|ShiftRight0~106             ; 2       ;
; riscvmulti:cpu|ShiftRight0~105             ; 2       ;
; riscvmulti:cpu|ShiftRight0~104             ; 2       ;
; riscvmulti:cpu|ShiftRight0~102             ; 2       ;
; riscvmulti:cpu|ShiftRight0~101             ; 2       ;
; riscvmulti:cpu|ShiftRight0~100             ; 2       ;
; riscvmulti:cpu|ShiftRight0~98              ; 2       ;
; riscvmulti:cpu|ShiftRight0~97              ; 2       ;
; riscvmulti:cpu|ShiftRight0~96              ; 2       ;
; mem:ram|RAM~9233                           ; 2       ;
; readdata[8]~23                             ; 2       ;
; riscvmulti:cpu|ShiftRight0~94              ; 2       ;
; riscvmulti:cpu|ShiftRight0~93              ; 2       ;
; riscvmulti:cpu|ShiftRight0~92              ; 2       ;
; riscvmulti:cpu|ShiftRight0~91              ; 2       ;
; mem:ram|RAM~9190                           ; 2       ;
; riscvmulti:cpu|ShiftRight0~90              ; 2       ;
; riscvmulti:cpu|ShiftRight0~89              ; 2       ;
; riscvmulti:cpu|ShiftRight0~88              ; 2       ;
; riscvmulti:cpu|ShiftRight0~87              ; 2       ;
; riscvmulti:cpu|ShiftRight0~86              ; 2       ;
; riscvmulti:cpu|ShiftRight0~85              ; 2       ;
; riscvmulti:cpu|ShiftRight0~84              ; 2       ;
; riscvmulti:cpu|ShiftRight0~83              ; 2       ;
; riscvmulti:cpu|ShiftRight0~82              ; 2       ;
; riscvmulti:cpu|ShiftRight0~80              ; 2       ;
; riscvmulti:cpu|ShiftRight0~79              ; 2       ;
; riscvmulti:cpu|ShiftRight0~78              ; 2       ;
; riscvmulti:cpu|ShiftRight0~77              ; 2       ;
; riscvmulti:cpu|ShiftRight0~76              ; 2       ;
; riscvmulti:cpu|ShiftRight0~73              ; 2       ;
; riscvmulti:cpu|ShiftRight0~68              ; 2       ;
; riscvmulti:cpu|ShiftRight0~67              ; 2       ;
; riscvmulti:cpu|ShiftRight0~66              ; 2       ;
; riscvmulti:cpu|ShiftRight0~64              ; 2       ;
; riscvmulti:cpu|ShiftRight0~61              ; 2       ;
; riscvmulti:cpu|ShiftRight0~59              ; 2       ;
; riscvmulti:cpu|ShiftRight0~52              ; 2       ;
; riscvmulti:cpu|ShiftRight0~51              ; 2       ;
; riscvmulti:cpu|ShiftRight0~50              ; 2       ;
; riscvmulti:cpu|ShiftRight0~48              ; 2       ;
; riscvmulti:cpu|ShiftRight0~44              ; 2       ;
; riscvmulti:cpu|ShiftRight0~42              ; 2       ;
; mem:ram|RAM~9082                           ; 2       ;
; mem:ram|RAM~9080                           ; 2       ;
; mem:ram|RAM~9078                           ; 2       ;
; mem:ram|RAM~9076                           ; 2       ;
; mem:ram|RAM~9074                           ; 2       ;
; mem:ram|RAM~9072                           ; 2       ;
; mem:ram|RAM~9070                           ; 2       ;
; mem:ram|RAM~9068                           ; 2       ;
; mem:ram|RAM~9066                           ; 2       ;
; mem:ram|RAM~9064                           ; 2       ;
; mem:ram|RAM~9062                           ; 2       ;
; mem:ram|RAM~9060                           ; 2       ;
; mem:ram|RAM~9058                           ; 2       ;
; mem:ram|RAM~9056                           ; 2       ;
; mem:ram|RAM~9054                           ; 2       ;
; mem:ram|RAM~9052                           ; 2       ;
; mem:ram|RAM~9050                           ; 2       ;
; mem:ram|RAM~9048                           ; 2       ;
; mem:ram|RAM~9046                           ; 2       ;
; mem:ram|RAM~9044                           ; 2       ;
; mem:ram|RAM~9042                           ; 2       ;
; mem:ram|RAM~9040                           ; 2       ;
; mem:ram|RAM~9038                           ; 2       ;
; mem:ram|RAM~9036                           ; 2       ;
; mem:ram|RAM~9034                           ; 2       ;
; mem:ram|RAM~9032                           ; 2       ;
; mem:ram|RAM~9030                           ; 2       ;
; mem:ram|RAM~9028                           ; 2       ;
; mem:ram|RAM~9026                           ; 2       ;
; mem:ram|RAM~9024                           ; 2       ;
; mem:ram|RAM~9022                           ; 2       ;
; mem:ram|RAM~9020                           ; 2       ;
; mem:ram|RAM~9018                           ; 2       ;
; mem:ram|RAM~9016                           ; 2       ;
; mem:ram|RAM~9014                           ; 2       ;
; mem:ram|RAM~9012                           ; 2       ;
; mem:ram|RAM~9010                           ; 2       ;
; mem:ram|RAM~9008                           ; 2       ;
; mem:ram|RAM~9006                           ; 2       ;
; mem:ram|RAM~9004                           ; 2       ;
; mem:ram|RAM~9002                           ; 2       ;
; mem:ram|RAM~9000                           ; 2       ;
; mem:ram|RAM~8998                           ; 2       ;
; mem:ram|RAM~8996                           ; 2       ;
; mem:ram|RAM~8994                           ; 2       ;
; mem:ram|RAM~8992                           ; 2       ;
; mem:ram|RAM~8990                           ; 2       ;
; mem:ram|RAM~8988                           ; 2       ;
; riscvmulti:cpu|PC~13                       ; 2       ;
; mem:ram|RAM~8986                           ; 2       ;
; mem:ram|RAM~8984                           ; 2       ;
; mem:ram|RAM~8982                           ; 2       ;
; mem:ram|RAM~8980                           ; 2       ;
; mem:ram|RAM~8978                           ; 2       ;
; mem:ram|RAM~8976                           ; 2       ;
; mem:ram|RAM~8974                           ; 2       ;
; mem:ram|RAM~8972                           ; 2       ;
; mem:ram|RAM~8970                           ; 2       ;
; mem:ram|RAM~8968                           ; 2       ;
; mem:ram|RAM~8966                           ; 2       ;
; mem:ram|RAM~8964                           ; 2       ;
; riscvmulti:cpu|PC~11                       ; 2       ;
; mem:ram|RAM~8962                           ; 2       ;
; mem:ram|RAM~8960                           ; 2       ;
; mem:ram|RAM~8958                           ; 2       ;
; mem:ram|RAM~8956                           ; 2       ;
; readdata[28]~22                            ; 2       ;
; riscvmulti:cpu|rs1~22                      ; 2       ;
; mem:ram|RAM~8913                           ; 2       ;
; readdata[9]~20                             ; 2       ;
; riscvmulti:cpu|SrcB[5]~31                  ; 2       ;
; riscvmulti:cpu|SrcB[11]~30                 ; 2       ;
; riscvmulti:cpu|SrcB[12]~29                 ; 2       ;
; riscvmulti:cpu|SrcB[13]~28                 ; 2       ;
; riscvmulti:cpu|SrcB[14]~27                 ; 2       ;
; riscvmulti:cpu|SrcB[16]~26                 ; 2       ;
; riscvmulti:cpu|SrcB[21]~25                 ; 2       ;
; riscvmulti:cpu|SrcB[22]~24                 ; 2       ;
; riscvmulti:cpu|SrcB[23]~23                 ; 2       ;
; riscvmulti:cpu|SrcB[24]~22                 ; 2       ;
; riscvmulti:cpu|SrcB[26]~21                 ; 2       ;
; riscvmulti:cpu|SrcB[7]~20                  ; 2       ;
; riscvmulti:cpu|SrcB[6]~19                  ; 2       ;
; riscvmulti:cpu|SrcB[8]~18                  ; 2       ;
; riscvmulti:cpu|SrcB[9]~17                  ; 2       ;
; riscvmulti:cpu|SrcB[10]~16                 ; 2       ;
; riscvmulti:cpu|SrcB[15]~15                 ; 2       ;
; riscvmulti:cpu|SrcB[17]~14                 ; 2       ;
; riscvmulti:cpu|SrcB[18]~13                 ; 2       ;
; riscvmulti:cpu|SrcB[19]~12                 ; 2       ;
; riscvmulti:cpu|SrcB[20]~11                 ; 2       ;
; riscvmulti:cpu|SrcB[25]~10                 ; 2       ;
; riscvmulti:cpu|SrcB[27]~9                  ; 2       ;
; riscvmulti:cpu|SrcB[28]~8                  ; 2       ;
; riscvmulti:cpu|SrcB[29]~7                  ; 2       ;
; riscvmulti:cpu|SrcB[30]~6                  ; 2       ;
; readdata[31]~19                            ; 2       ;
; riscvmulti:cpu|rs1~10                      ; 2       ;
; readdata[12]~18                            ; 2       ;
; riscvmulti:cpu|state~17                    ; 2       ;
; riscvmulti:cpu|state~16                    ; 2       ;
; riscvmulti:cpu|RegisterBank[30][0]~18      ; 2       ;
; riscvmulti:cpu|RegisterBank[26][17]~16     ; 2       ;
; riscvmulti:cpu|RegisterBank[25][20]~11     ; 2       ;
; riscvmulti:cpu|RegisterBank[25][20]~9      ; 2       ;
; riscvmulti:cpu|RegisterBank[28][0]~4       ; 2       ;
; riscvmulti:cpu|RegisterBank[24][19]~2      ; 2       ;
; riscvmulti:cpu|ShiftRight0~34              ; 2       ;
; riscvmulti:cpu|ShiftRight0~31              ; 2       ;
; riscvmulti:cpu|ShiftRight0~29              ; 2       ;
; riscvmulti:cpu|ShiftRight0~28              ; 2       ;
; riscvmulti:cpu|ShiftRight0~12              ; 2       ;
; riscvmulti:cpu|ShiftRight0~11              ; 2       ;
; riscvmulti:cpu|ShiftRight0~9               ; 2       ;
; riscvmulti:cpu|ShiftRight0~7               ; 2       ;
; riscvmulti:cpu|ShiftRight0~6               ; 2       ;
; riscvmulti:cpu|ShiftRight0~5               ; 2       ;
; riscvmulti:cpu|ShiftRight0~4               ; 2       ;
; riscvmulti:cpu|ShiftRight0~3               ; 2       ;
; riscvmulti:cpu|ShiftRight0~2               ; 2       ;
; riscvmulti:cpu|ShiftRight0~1               ; 2       ;
; riscvmulti:cpu|ShiftRight0~0               ; 2       ;
; riscvmulti:cpu|PC~7                        ; 2       ;
; riscvmulti:cpu|rs2~122                     ; 2       ;
; riscvmulti:cpu|rs2~100                     ; 2       ;
; mem:ram|RAM~8576                           ; 2       ;
; readdata[3]~11                             ; 2       ;
; mem:ram|RAM~8533                           ; 2       ;
; mem:ram|RAM~8490                           ; 2       ;
; mem:ram|RAM~8447                           ; 2       ;
; readdata[0]~7                              ; 2       ;
; mem:ram|RAM~8404                           ; 2       ;
; readdata[2]~5                              ; 2       ;
; mem:ram|RAM~8361                           ; 2       ;
; readdata[5]~3                              ; 2       ;
; mem:ram|RAM~8318                           ; 2       ;
; riscvmulti:cpu|state~14                    ; 2       ;
; readdata[13]~1                             ; 2       ;
; mem:ram|RAM~8233                           ; 2       ;
; mem:ram|RAM~8212                           ; 2       ;
; riscvmulti:cpu|state.LOAD                  ; 2       ;
; riscvmulti:cpu|PC~5                        ; 2       ;
; riscvmulti:cpu|PC~1                        ; 2       ;
; riscvmulti:cpu|Equal10~5                   ; 2       ;
; riscvmulti:cpu|state~12                    ; 2       ;
; riscvmulti:cpu|state.WAIT_DATA             ; 2       ;
; riscvmulti:cpu|state.FETCH_REGS            ; 2       ;
; LEDR[8]~1                                  ; 2       ;
; riscvmulti:cpu|PC[29]                      ; 2       ;
; riscvmulti:cpu|PC[28]                      ; 2       ;
; riscvmulti:cpu|PC[30]                      ; 2       ;
; riscvmulti:cpu|PC[24]                      ; 2       ;
; riscvmulti:cpu|PC[26]                      ; 2       ;
; riscvmulti:cpu|PC[25]                      ; 2       ;
; riscvmulti:cpu|PC[27]                      ; 2       ;
; riscvmulti:cpu|PC[31]                      ; 2       ;
; riscvmulti:cpu|Add0~125                    ; 2       ;
; riscvmulti:cpu|Add3~117                    ; 2       ;
; riscvmulti:cpu|Add4~121                    ; 2       ;
; riscvmulti:cpu|Add0~121                    ; 2       ;
; riscvmulti:cpu|Add3~113                    ; 2       ;
; riscvmulti:cpu|Add4~117                    ; 2       ;
; riscvmulti:cpu|Add0~117                    ; 2       ;
; riscvmulti:cpu|Add3~109                    ; 2       ;
; riscvmulti:cpu|Add4~113                    ; 2       ;
; riscvmulti:cpu|Add0~113                    ; 2       ;
; riscvmulti:cpu|Add3~105                    ; 2       ;
; riscvmulti:cpu|Add4~109                    ; 2       ;
; riscvmulti:cpu|Add0~109                    ; 2       ;
; riscvmulti:cpu|Add3~101                    ; 2       ;
; riscvmulti:cpu|Add4~105                    ; 2       ;
; riscvmulti:cpu|Add0~105                    ; 2       ;
; riscvmulti:cpu|Add3~97                     ; 2       ;
; riscvmulti:cpu|Add4~101                    ; 2       ;
; riscvmulti:cpu|Add0~101                    ; 2       ;
; riscvmulti:cpu|Add3~93                     ; 2       ;
; riscvmulti:cpu|Add4~97                     ; 2       ;
; riscvmulti:cpu|PC[11]                      ; 2       ;
; riscvmulti:cpu|PC[10]                      ; 2       ;
; riscvmulti:cpu|PC[15]                      ; 2       ;
; riscvmulti:cpu|PC[14]                      ; 2       ;
; riscvmulti:cpu|PC[13]                      ; 2       ;
; riscvmulti:cpu|PC[12]                      ; 2       ;
; riscvmulti:cpu|PC[19]                      ; 2       ;
; riscvmulti:cpu|PC[18]                      ; 2       ;
; riscvmulti:cpu|PC[17]                      ; 2       ;
; riscvmulti:cpu|PC[16]                      ; 2       ;
; riscvmulti:cpu|PC[23]                      ; 2       ;
; riscvmulti:cpu|PC[22]                      ; 2       ;
; riscvmulti:cpu|PC[21]                      ; 2       ;
; riscvmulti:cpu|Add0~97                     ; 2       ;
; riscvmulti:cpu|Add3~89                     ; 2       ;
; riscvmulti:cpu|Add4~93                     ; 2       ;
; riscvmulti:cpu|RegisterBank[15][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[14][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[13][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[12][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[11][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[10][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[9][29]         ; 2       ;
; riscvmulti:cpu|RegisterBank[8][29]         ; 2       ;
; riscvmulti:cpu|RegisterBank[7][29]         ; 2       ;
; riscvmulti:cpu|RegisterBank[6][29]         ; 2       ;
; riscvmulti:cpu|RegisterBank[5][29]         ; 2       ;
; riscvmulti:cpu|RegisterBank[4][29]         ; 2       ;
; riscvmulti:cpu|RegisterBank[3][29]         ; 2       ;
; riscvmulti:cpu|RegisterBank[2][29]         ; 2       ;
; riscvmulti:cpu|RegisterBank[1][29]         ; 2       ;
; riscvmulti:cpu|RegisterBank[31][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[27][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[23][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[19][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[30][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[26][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[22][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[18][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[29][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[25][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[21][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[17][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[28][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[24][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[20][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[16][29]        ; 2       ;
; riscvmulti:cpu|RegisterBank[15][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[14][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[13][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[12][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[11][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[10][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[9][28]         ; 2       ;
; riscvmulti:cpu|RegisterBank[8][28]         ; 2       ;
; riscvmulti:cpu|RegisterBank[7][28]         ; 2       ;
; riscvmulti:cpu|RegisterBank[6][28]         ; 2       ;
; riscvmulti:cpu|RegisterBank[5][28]         ; 2       ;
; riscvmulti:cpu|RegisterBank[4][28]         ; 2       ;
; riscvmulti:cpu|RegisterBank[3][28]         ; 2       ;
; riscvmulti:cpu|RegisterBank[2][28]         ; 2       ;
; riscvmulti:cpu|RegisterBank[1][28]         ; 2       ;
; riscvmulti:cpu|RegisterBank[31][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[27][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[19][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[30][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[26][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[22][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[18][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[25][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[21][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[17][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[28][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[24][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[20][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[16][28]        ; 2       ;
; riscvmulti:cpu|RegisterBank[15][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[14][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[13][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[12][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[11][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[10][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[9][30]         ; 2       ;
; riscvmulti:cpu|RegisterBank[8][30]         ; 2       ;
; riscvmulti:cpu|RegisterBank[7][30]         ; 2       ;
; riscvmulti:cpu|RegisterBank[6][30]         ; 2       ;
; riscvmulti:cpu|RegisterBank[5][30]         ; 2       ;
; riscvmulti:cpu|RegisterBank[4][30]         ; 2       ;
; riscvmulti:cpu|RegisterBank[3][30]         ; 2       ;
; riscvmulti:cpu|RegisterBank[2][30]         ; 2       ;
; riscvmulti:cpu|RegisterBank[1][30]         ; 2       ;
; riscvmulti:cpu|RegisterBank[31][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[27][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[23][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[19][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[30][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[26][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[22][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[18][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[29][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[25][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[21][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[17][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[28][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[24][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[20][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[16][30]        ; 2       ;
; riscvmulti:cpu|RegisterBank[15][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[14][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[13][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[12][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[10][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[9][24]         ; 2       ;
; riscvmulti:cpu|RegisterBank[8][24]         ; 2       ;
; riscvmulti:cpu|RegisterBank[7][24]         ; 2       ;
; riscvmulti:cpu|RegisterBank[6][24]         ; 2       ;
; riscvmulti:cpu|RegisterBank[5][24]         ; 2       ;
; riscvmulti:cpu|RegisterBank[4][24]         ; 2       ;
; riscvmulti:cpu|RegisterBank[3][24]         ; 2       ;
; riscvmulti:cpu|RegisterBank[2][24]         ; 2       ;
; riscvmulti:cpu|RegisterBank[1][24]         ; 2       ;
; riscvmulti:cpu|RegisterBank[31][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[27][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[23][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[19][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[30][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[26][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[22][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[18][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[29][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[25][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[21][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[17][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[28][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[24][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[20][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[16][24]        ; 2       ;
; riscvmulti:cpu|RegisterBank[15][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[14][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[12][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[11][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[10][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[9][26]         ; 2       ;
; riscvmulti:cpu|RegisterBank[8][26]         ; 2       ;
; riscvmulti:cpu|RegisterBank[7][26]         ; 2       ;
; riscvmulti:cpu|RegisterBank[3][26]         ; 2       ;
; riscvmulti:cpu|RegisterBank[2][26]         ; 2       ;
; riscvmulti:cpu|RegisterBank[1][26]         ; 2       ;
; riscvmulti:cpu|RegisterBank[31][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[27][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[23][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[19][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[30][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[26][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[22][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[18][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[29][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[25][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[21][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[17][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[28][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[24][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[16][26]        ; 2       ;
; riscvmulti:cpu|RegisterBank[15][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[14][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[13][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[12][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[11][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[10][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[9][25]         ; 2       ;
; riscvmulti:cpu|RegisterBank[8][25]         ; 2       ;
; riscvmulti:cpu|RegisterBank[7][25]         ; 2       ;
; riscvmulti:cpu|RegisterBank[6][25]         ; 2       ;
; riscvmulti:cpu|RegisterBank[5][25]         ; 2       ;
; riscvmulti:cpu|RegisterBank[4][25]         ; 2       ;
; riscvmulti:cpu|RegisterBank[3][25]         ; 2       ;
; riscvmulti:cpu|RegisterBank[2][25]         ; 2       ;
; riscvmulti:cpu|RegisterBank[1][25]         ; 2       ;
; riscvmulti:cpu|RegisterBank[31][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[27][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[23][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[19][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[30][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[26][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[22][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[18][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[29][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[25][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[21][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[17][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[28][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[24][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[20][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[16][25]        ; 2       ;
; riscvmulti:cpu|RegisterBank[15][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[14][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[13][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[12][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[11][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[10][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[9][27]         ; 2       ;
; riscvmulti:cpu|RegisterBank[8][27]         ; 2       ;
; riscvmulti:cpu|RegisterBank[7][27]         ; 2       ;
; riscvmulti:cpu|RegisterBank[6][27]         ; 2       ;
; riscvmulti:cpu|RegisterBank[5][27]         ; 2       ;
; riscvmulti:cpu|RegisterBank[4][27]         ; 2       ;
; riscvmulti:cpu|RegisterBank[3][27]         ; 2       ;
; riscvmulti:cpu|RegisterBank[2][27]         ; 2       ;
; riscvmulti:cpu|RegisterBank[1][27]         ; 2       ;
; riscvmulti:cpu|RegisterBank[31][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[27][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[23][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[19][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[26][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[22][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[18][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[29][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[25][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[21][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[17][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[28][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[24][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[20][27]        ; 2       ;
; riscvmulti:cpu|RegisterBank[16][27]        ; 2       ;
; riscvmulti:cpu|Add0~93                     ; 2       ;
; riscvmulti:cpu|Add3~85                     ; 2       ;
; riscvmulti:cpu|Add4~89                     ; 2       ;
; riscvmulti:cpu|Add0~89                     ; 2       ;
; riscvmulti:cpu|Add3~81                     ; 2       ;
; riscvmulti:cpu|Add4~85                     ; 2       ;
; riscvmulti:cpu|Add0~85                     ; 2       ;
; riscvmulti:cpu|Add3~77                     ; 2       ;
; riscvmulti:cpu|Add4~81                     ; 2       ;
; riscvmulti:cpu|Add0~81                     ; 2       ;
; riscvmulti:cpu|Add3~73                     ; 2       ;
; riscvmulti:cpu|Add4~77                     ; 2       ;
; riscvmulti:cpu|Add0~77                     ; 2       ;
; riscvmulti:cpu|Add3~69                     ; 2       ;
; riscvmulti:cpu|Add4~73                     ; 2       ;
; riscvmulti:cpu|Add0~73                     ; 2       ;
; riscvmulti:cpu|Add3~65                     ; 2       ;
; riscvmulti:cpu|Add4~69                     ; 2       ;
; riscvmulti:cpu|Add0~69                     ; 2       ;
; riscvmulti:cpu|Add3~61                     ; 2       ;
; riscvmulti:cpu|Add4~65                     ; 2       ;
; riscvmulti:cpu|Add0~65                     ; 2       ;
; riscvmulti:cpu|Add3~57                     ; 2       ;
; riscvmulti:cpu|Add4~61                     ; 2       ;
; riscvmulti:cpu|Add0~61                     ; 2       ;
; riscvmulti:cpu|Add3~53                     ; 2       ;
; riscvmulti:cpu|Add4~57                     ; 2       ;
; riscvmulti:cpu|Add0~57                     ; 2       ;
; riscvmulti:cpu|Add3~49                     ; 2       ;
; riscvmulti:cpu|Add4~53                     ; 2       ;
+--------------------------------------------+---------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 13,973 / 140,056 ( 10 % ) ;
; C12 interconnects          ; 903 / 6,048 ( 15 % )      ;
; C2 interconnects           ; 6,277 / 54,648 ( 11 % )   ;
; C4 interconnects           ; 3,925 / 25,920 ( 15 % )   ;
; Local interconnects        ; 1,926 / 36,960 ( 5 % )    ;
; R14 interconnects          ; 1,203 / 5,984 ( 20 % )    ;
; R3 interconnects           ; 7,318 / 60,192 ( 12 % )   ;
; R6 interconnects           ; 15,182 / 127,072 ( 12 % ) ;
+----------------------------+---------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 308 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 1,953 / 9,504 ( 21 % )  ;
; Spine clocks                 ; 4 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 63        ; 0            ; 63        ; 0            ; 0            ; 63        ; 63        ; 0            ; 63        ; 63        ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 63           ; 0         ; 63           ; 63           ; 0         ; 0         ; 63           ; 0         ; 0         ; 63           ; 11           ; 63           ; 63           ; 63           ; 63           ; 11           ; 63           ; 63           ; 63           ; 63           ; 11           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; counter[0]      ; counter[0]           ; 40.8              ;
; CLOCK_50        ; CLOCK_50             ; 2.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                              ;
+----------------------------------+-------------------------------------+-------------------+
; Source Register                  ; Destination Register                ; Delay Added in ns ;
+----------------------------------+-------------------------------------+-------------------+
; counter[0]                       ; counter[0]                          ; 2.539             ;
; riscvmulti:cpu|PC[23]            ; riscvmulti:cpu|RegisterBank[16][24] ; 0.852             ;
; riscvmulti:cpu|instr[28]         ; riscvmulti:cpu|RegisterBank[16][28] ; 0.824             ;
; riscvmulti:cpu|instr[24]         ; riscvmulti:cpu|RegisterBank[16][24] ; 0.761             ;
; mem:ram|RAM~1284                 ; riscvmulti:cpu|RegisterBank[16][4]  ; 0.739             ;
; riscvmulti:cpu|PC[27]            ; riscvmulti:cpu|RegisterBank[16][29] ; 0.735             ;
; power_on_reset:por|counter[1]    ; power_on_reset:por|counter[2]       ; 0.732             ;
; mem:ram|RAM~966                  ; riscvmulti:cpu|RegisterBank[16][6]  ; 0.728             ;
; power_on_reset:por|counter[0]    ; power_on_reset:por|counter[2]       ; 0.726             ;
; power_on_reset:por|counter[3]    ; power_on_reset:por|counter[2]       ; 0.705             ;
; riscvmulti:cpu|state.STORE       ; riscvmulti:cpu|state.FETCH_INSTR    ; 0.688             ;
; mem:ram|RAM~1156                 ; riscvmulti:cpu|RegisterBank[16][4]  ; 0.673             ;
; riscvmulti:cpu|state.FETCH_INSTR ; riscvmulti:cpu|RegisterBank[16][19] ; 0.672             ;
; riscvmulti:cpu|state.LOAD        ; riscvmulti:cpu|RegisterBank[16][19] ; 0.662             ;
; power_on_reset:por|counter[2]    ; power_on_reset:por|counter[3]       ; 0.661             ;
; riscvmulti:cpu|state.FETCH_REGS  ; riscvmulti:cpu|RegisterBank[16][24] ; 0.661             ;
; riscvmulti:cpu|state.WAIT_INSTR  ; riscvmulti:cpu|RegisterBank[16][12] ; 0.623             ;
; riscvmulti:cpu|instr[23]         ; riscvmulti:cpu|RegisterBank[16][23] ; 0.600             ;
; mem:ram|RAM~5572                 ; riscvmulti:cpu|RegisterBank[16][4]  ; 0.594             ;
; riscvmulti:cpu|state.WAIT_DATA   ; riscvmulti:cpu|RegisterBank[16][19] ; 0.588             ;
; mem:ram|RAM~5452                 ; riscvmulti:cpu|RegisterBank[16][12] ; 0.569             ;
; mem:ram|RAM~5964                 ; riscvmulti:cpu|RegisterBank[16][12] ; 0.569             ;
; mem:ram|RAM~4204                 ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; mem:ram|RAM~4716                 ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; mem:ram|RAM~5228                 ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; mem:ram|RAM~5740                 ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[27]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|rs1[7]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|rs1[6]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|PC[6]             ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[0]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[4]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[9]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[5]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[10]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|rs1[5]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[22]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[8]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[2]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[11]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[21]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[1]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|rs1[1]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|rs1[2]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[7]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|rs1[4]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|rs1[3]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[26]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[25]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[20]         ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|PC[7]             ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|rs1[0]            ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[6]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; riscvmulti:cpu|instr[3]          ; riscvmulti:cpu|RegisterBank[16][12] ; 0.548             ;
; mem:ram|RAM~4395                 ; riscvmulti:cpu|RegisterBank[16][11] ; 0.547             ;
; mem:ram|RAM~4907                 ; riscvmulti:cpu|RegisterBank[16][11] ; 0.547             ;
; mem:ram|RAM~5419                 ; riscvmulti:cpu|RegisterBank[16][11] ; 0.547             ;
; mem:ram|RAM~5931                 ; riscvmulti:cpu|RegisterBank[16][11] ; 0.547             ;
; mem:ram|RAM~4479                 ; riscvmulti:cpu|RegisterBank[16][31] ; 0.540             ;
; mem:ram|RAM~4991                 ; riscvmulti:cpu|RegisterBank[16][31] ; 0.540             ;
; mem:ram|RAM~5503                 ; riscvmulti:cpu|RegisterBank[16][31] ; 0.540             ;
; mem:ram|RAM~6015                 ; riscvmulti:cpu|RegisterBank[16][31] ; 0.540             ;
; mem:ram|RAM~5060                 ; riscvmulti:cpu|RegisterBank[16][4]  ; 0.526             ;
; riscvmulti:cpu|instr[13]         ; riscvmulti:cpu|RegisterBank[16][13] ; 0.502             ;
; riscvmulti:cpu|instr[14]         ; riscvmulti:cpu|RegisterBank[16][0]  ; 0.465             ;
; mem:ram|RAM~1501                 ; riscvmulti:cpu|RegisterBank[16][29] ; 0.464             ;
; mem:ram|RAM~4726                 ; riscvmulti:cpu|RegisterBank[16][22] ; 0.453             ;
; riscvmulti:cpu|PC[4]             ; riscvmulti:cpu|RegisterBank[16][5]  ; 0.445             ;
; riscvmulti:cpu|rs2[5]            ; mem:ram|RAM~5989                    ; 0.431             ;
; mem:ram|RAM~6049                 ; riscvmulti:cpu|RegisterBank[16][1]  ; 0.389             ;
; mem:ram|RAM~4709                 ; riscvmulti:cpu|RegisterBank[16][5]  ; 0.388             ;
; mem:ram|RAM~4837                 ; riscvmulti:cpu|RegisterBank[16][5]  ; 0.388             ;
; mem:ram|RAM~4965                 ; riscvmulti:cpu|RegisterBank[16][5]  ; 0.388             ;
; mem:ram|RAM~5093                 ; riscvmulti:cpu|RegisterBank[16][5]  ; 0.388             ;
; riscvmulti:cpu|PC[5]             ; riscvmulti:cpu|RegisterBank[16][5]  ; 0.388             ;
; riscvmulti:cpu|rs2[15]           ; mem:ram|RAM~5999                    ; 0.375             ;
; riscvmulti:cpu|rs2[1]            ; mem:ram|RAM~5985                    ; 0.375             ;
; mem:ram|RAM~4630                 ; riscvmulti:cpu|RegisterBank[16][22] ; 0.369             ;
; mem:ram|RAM~4513                 ; riscvmulti:cpu|RegisterBank[16][1]  ; 0.361             ;
; mem:ram|RAM~267                  ; riscvmulti:cpu|RegisterBank[16][11] ; 0.352             ;
; riscvmulti:cpu|rs2[20]           ; mem:ram|RAM~180                     ; 0.349             ;
; mem:ram|RAM~11                   ; riscvmulti:cpu|RegisterBank[16][11] ; 0.348             ;
; mem:ram|RAM~1397                 ; riscvmulti:cpu|RegisterBank[16][21] ; 0.344             ;
; mem:ram|RAM~6068                 ; riscvmulti:cpu|RegisterBank[16][20] ; 0.340             ;
; riscvmulti:cpu|PC[3]             ; riscvmulti:cpu|instr[28]            ; 0.317             ;
; mem:ram|RAM~4532                 ; riscvmulti:cpu|RegisterBank[16][20] ; 0.316             ;
; riscvmulti:cpu|rs2[26]           ; mem:ram|RAM~1146                    ; 0.308             ;
; riscvmulti:cpu|rs2[21]           ; mem:ram|RAM~1141                    ; 0.308             ;
; mem:ram|RAM~1028                 ; riscvmulti:cpu|RegisterBank[16][4]  ; 0.301             ;
; mem:ram|RAM~1412                 ; riscvmulti:cpu|RegisterBank[16][4]  ; 0.301             ;
; riscvmulti:cpu|rs2[3]            ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
; riscvmulti:cpu|rs1[13]           ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
; riscvmulti:cpu|rs1[12]           ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
; riscvmulti:cpu|rs1[17]           ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
; riscvmulti:cpu|rs1[21]           ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
; riscvmulti:cpu|rs1[20]           ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
; riscvmulti:cpu|rs1[11]           ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
; riscvmulti:cpu|rs1[8]            ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
; riscvmulti:cpu|rs1[10]           ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
; riscvmulti:cpu|rs1[25]           ; riscvmulti:cpu|RegisterBank[16][13] ; 0.297             ;
+----------------------------------+-------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "project"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): counter[0]~CLKENA0 with 5261 fanout uses global clock CLKCTRL_G2
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000     CLOCK_50
    Info (332111):    1.000   counter[0]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 51% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:59
Info (11888): Total time spent on timing analysis during the Fitter is 8.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:28
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 2A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 12 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location C1 (pad PAD_16): Pin HEX5[4] of type output uses 2.5 V I/O standard
        Info (169220): Location C2 (pad PAD_18): Pin HEX5[5] of type output uses 2.5 V I/O standard
        Info (169220): Location L1 (pad PAD_21): Pin LEDR[9] of type output uses 2.5 V I/O standard
        Info (169220): Location L2 (pad PAD_23): Pin LEDR[8] of type output uses 2.5 V I/O standard
        Info (169220): Location N1 (pad PAD_24): Pin LEDR[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U1 (pad PAD_25): Pin LEDR[7] of type output uses 2.5 V I/O standard
        Info (169220): Location N2 (pad PAD_26): Pin LEDR[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U2 (pad PAD_27): Pin LEDR[6] of type output uses 2.5 V I/O standard
        Info (169220): Location W2 (pad PAD_28): Pin LEDR[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA1 (pad PAD_29): Pin LEDR[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y3 (pad PAD_30): Pin LEDR[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA2 (pad PAD_31): Pin LEDR[0] of type output uses 2.5 V I/O standard
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 4A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 36 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location Y14 (pad PAD_115): Pin HEX2[3] of type output uses 2.5 V I/O standard
        Info (169220): Location Y15 (pad PAD_117): Pin HEX4[5] of type output uses 2.5 V I/O standard
        Info (169220): Location V14 (pad PAD_118): Pin HEX2[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB17 (pad PAD_119): Pin HEX2[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AB18 (pad PAD_121): Pin HEX1[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB20 (pad PAD_122): Pin HEX1[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y16 (pad PAD_123): Pin HEX3[0] of type output uses 2.5 V I/O standard
        Info (169220): Location AB21 (pad PAD_124): Pin HEX2[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y17 (pad PAD_125): Pin HEX3[2] of type output uses 2.5 V I/O standard
        Info (169220): Location T14 (pad PAD_126): Pin HEX5[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA17 (pad PAD_127): Pin HEX1[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U15 (pad PAD_128): Pin HEX4[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AA18 (pad PAD_129): Pin HEX1[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA19 (pad PAD_130): Pin HEX1[2] of type output uses 2.5 V I/O standard
        Info (169220): Location V20 (pad PAD_131): Pin HEX4[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA20 (pad PAD_132): Pin HEX1[0] of type output uses 2.5 V I/O standard
        Info (169220): Location W19 (pad PAD_133): Pin HEX5[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V16 (pad PAD_134): Pin HEX3[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AB22 (pad PAD_135): Pin HEX2[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W16 (pad PAD_136): Pin HEX3[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AA22 (pad PAD_137): Pin HEX0[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y22 (pad PAD_138): Pin HEX0[4] of type output uses 2.5 V I/O standard
        Info (169220): Location Y20 (pad PAD_139): Pin HEX4[1] of type output uses 2.5 V I/O standard
        Info (169220): Location W22 (pad PAD_140): Pin HEX0[2] of type output uses 2.5 V I/O standard
        Info (169220): Location Y19 (pad PAD_141): Pin HEX2[0] of type output uses 2.5 V I/O standard
        Info (169220): Location P14 (pad PAD_142): Pin HEX5[3] of type output uses 2.5 V I/O standard
        Info (169220): Location Y21 (pad PAD_143): Pin HEX0[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W21 (pad PAD_145): Pin HEX0[3] of type output uses 2.5 V I/O standard
        Info (169220): Location U22 (pad PAD_146): Pin HEX1[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V19 (pad PAD_147): Pin HEX3[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V21 (pad PAD_148): Pin HEX0[1] of type output uses 2.5 V I/O standard
        Info (169220): Location V18 (pad PAD_149): Pin HEX3[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U16 (pad PAD_150): Pin HEX4[3] of type output uses 2.5 V I/O standard
        Info (169220): Location U21 (pad PAD_151): Pin HEX0[0] of type output uses 2.5 V I/O standard
        Info (169220): Location U17 (pad PAD_152): Pin HEX3[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U20 (pad PAD_153): Pin HEX4[0] of type output uses 2.5 V I/O standard
Info (144001): Generated suppressed messages file C:/Users/844917/Downloads/labs/08-riscv-multi-buttons/project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 5728 megabytes
    Info: Processing ended: Wed Dec 03 11:59:23 2025
    Info: Elapsed time: 00:02:06
    Info: Total CPU time (on all processors): 00:02:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/844917/Downloads/labs/08-riscv-multi-buttons/project.fit.smsg.


