/*
 * Copyright (C) 2019 Mesotic SAS
 *
 * This file is subject to the terms and conditions of the GNU Lesser
 * General Public License v2.1. See the file LICENSE in the top level
 * directory for more details.
 */

/**
 * @ingroup         cpu_imx8mq-cm4
 * @brief           Implementation specific gpio configuration options
 * @{
 *
 * @file
 * @brief           Implementation specific gpio configuration options
 *
 * @author          Dylan Laduranty <dylan.laduranty@mesotic.com>
 */

#ifndef GPIO_CONF_H
#define GPIO_CONF_H

#ifdef __cplusplus
extern "C" {
#endif

/* defines maximum number of GPIO available per GPIO_BASE */
#define GPIO1_GPIO_NUMOF 30
#define GPIO2_GPIO_NUMOF 21
#define GPIO3_GPIO_NUMOF 26
#define GPIO4_GPIO_NUMOF 32
#define GPIO5_GPIO_NUMOF 30

const uint8_t _gpio_per_port[] = {
    GPIO1_GPIO_NUMOF,
    GPIO2_GPIO_NUMOF,
    GPIO3_GPIO_NUMOF,
    GPIO4_GPIO_NUMOF,
    GPIO5_GPIO_NUMOF,
};

const uint8_t _mux_ctl_start[] = {
    0,
    GPIO1_GPIO_NUMOF,
    GPIO1_GPIO_NUMOF + GPIO2_GPIO_NUMOF,
    GPIO1_GPIO_NUMOF + GPIO2_GPIO_NUMOF + GPIO3_GPIO_NUMOF,
    GPIO1_GPIO_NUMOF + GPIO2_GPIO_NUMOF + GPIO3_GPIO_NUMOF + GPIO4_GPIO_NUMOF
};

/* map all gpio mux to friendly name */
typedef enum {
    /* GPIO1 base */
    IMX8_GPIO1_IO00_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO00,
    IMX8_GPIO1_IO01_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO01,
    IMX8_GPIO1_IO02_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO02,
    IMX8_GPIO1_IO03_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO03,
    IMX8_GPIO1_IO04_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO04,
    IMX8_GPIO1_IO05_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO05,
    IMX8_GPIO1_IO06_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO06,
    IMX8_GPIO1_IO07_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO07,
    IMX8_GPIO1_IO08_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO08,
    IMX8_GPIO1_IO09_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO09,
    IMX8_GPIO1_IO10_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO10,
    IMX8_GPIO1_IO11_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO11,
    IMX8_GPIO1_IO12_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO12,
    IMX8_GPIO1_IO13_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO13,
    IMX8_GPIO1_IO14_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO14,
    IMX8_GPIO1_IO15_MUX = kIOMUXC_SW_MUX_CTL_PAD_GPIO1_IO15,
    IMX8_GPIO1_IO16_MUX,
    IMX8_GPIO1_IO17_MUX,
    IMX8_GPIO1_IO18_MUX,
    IMX8_GPIO1_IO19_MUX,
    IMX8_GPIO1_IO20_MUX,
    IMX8_GPIO1_IO21_MUX,
    IMX8_GPIO1_IO22_MUX,
    IMX8_GPIO1_IO23_MUX,
    IMX8_GPIO1_IO24_MUX,
    IMX8_GPIO1_IO25_MUX,
    IMX8_GPIO1_IO26_MUX,
    IMX8_GPIO1_IO27_MUX,
    IMX8_GPIO1_IO28_MUX,
    IMX8_GPIO1_IO29_MUX,

    /* GPIO2 base */
    IMX8_GPIO2_IO00_MUX,
    IMX8_GPIO2_IO01_MUX,
    IMX8_GPIO2_IO02_MUX,
    IMX8_GPIO2_IO03_MUX,
    IMX8_GPIO2_IO04_MUX,
    IMX8_GPIO2_IO05_MUX,
    IMX8_GPIO2_IO06_MUX,
    IMX8_GPIO2_IO07_MUX,
    IMX8_GPIO2_IO08_MUX,
    IMX8_GPIO2_IO09_MUX,
    IMX8_GPIO2_IO10_MUX,
    IMX8_GPIO2_IO11_MUX,
    IMX8_GPIO2_IO12_MUX,
    IMX8_GPIO2_IO13_MUX,
    IMX8_GPIO2_IO14_MUX,
    IMX8_GPIO2_IO15_MUX,
    IMX8_GPIO2_IO16_MUX,
    IMX8_GPIO2_IO17_MUX,
    IMX8_GPIO2_IO18_MUX,
    IMX8_GPIO2_IO19_MUX,
    IMX8_GPIO2_IO20_MUX,

    /* GPIO3 base */
    IMX8_GPIO3_IO00_MUX,
    IMX8_GPIO3_IO01_MUX,
    IMX8_GPIO3_IO02_MUX,
    IMX8_GPIO3_IO03_MUX,
    IMX8_GPIO3_IO04_MUX,
    IMX8_GPIO3_IO05_MUX,
    IMX8_GPIO3_IO06_MUX,
    IMX8_GPIO3_IO07_MUX,
    IMX8_GPIO3_IO08_MUX,
    IMX8_GPIO3_IO09_MUX,
    IMX8_GPIO3_IO10_MUX,
    IMX8_GPIO3_IO11_MUX,
    IMX8_GPIO3_IO12_MUX,
    IMX8_GPIO3_IO13_MUX,
    IMX8_GPIO3_IO14_MUX,
    IMX8_GPIO3_IO15_MUX,
    IMX8_GPIO3_IO16_MUX,
    IMX8_GPIO3_IO17_MUX,
    IMX8_GPIO3_IO18_MUX,
    IMX8_GPIO3_IO19_MUX,
    IMX8_GPIO3_IO20_MUX,
    IMX8_GPIO3_IO21_MUX,
    IMX8_GPIO3_IO22_MUX,
    IMX8_GPIO3_IO23_MUX,
    IMX8_GPIO3_IO24_MUX,
    IMX8_GPIO3_IO25_MUX,

    /* GPIO4 base */
    IMX8_GPIO4_IO00_MUX,
    IMX8_GPIO4_IO01_MUX,
    IMX8_GPIO4_IO02_MUX,
    IMX8_GPIO4_IO03_MUX,
    IMX8_GPIO4_IO04_MUX,
    IMX8_GPIO4_IO05_MUX,
    IMX8_GPIO4_IO06_MUX,
    IMX8_GPIO4_IO07_MUX,
    IMX8_GPIO4_IO08_MUX,
    IMX8_GPIO4_IO09_MUX,
    IMX8_GPIO4_IO10_MUX,
    IMX8_GPIO4_IO11_MUX,
    IMX8_GPIO4_IO12_MUX,
    IMX8_GPIO4_IO13_MUX,
    IMX8_GPIO4_IO14_MUX,
    IMX8_GPIO4_IO15_MUX,
    IMX8_GPIO4_IO16_MUX,
    IMX8_GPIO4_IO17_MUX,
    IMX8_GPIO4_IO18_MUX,
    IMX8_GPIO4_IO19_MUX,
    IMX8_GPIO4_IO20_MUX,
    IMX8_GPIO4_IO21_MUX,
    IMX8_GPIO4_IO22_MUX,
    IMX8_GPIO4_IO23_MUX,
    IMX8_GPIO4_IO24_MUX,
    IMX8_GPIO4_IO25_MUX,
    IMX8_GPIO4_IO26_MUX,
    IMX8_GPIO4_IO27_MUX,
    IMX8_GPIO4_IO28_MUX,
    IMX8_GPIO4_IO29_MUX,
    IMX8_GPIO4_IO30_MUX,
    IMX8_GPIO4_IO31_MUX,

    /* GPIO5 base */
    IMX8_GPIO5_IO00_MUX,
    IMX8_GPIO5_IO01_MUX,
    IMX8_GPIO5_IO02_MUX,
    IMX8_GPIO5_IO03_MUX,
    IMX8_GPIO5_IO04_MUX,
    IMX8_GPIO5_IO05_MUX,
    IMX8_GPIO5_IO06_MUX,
    IMX8_GPIO5_IO07_MUX,
    IMX8_GPIO5_IO08_MUX,
    IMX8_GPIO5_IO09_MUX,
    IMX8_GPIO5_IO10_MUX,
    IMX8_GPIO5_IO11_MUX,
    IMX8_GPIO5_IO12_MUX,
    IMX8_GPIO5_IO13_MUX,
    IMX8_GPIO5_IO14_MUX,
    IMX8_GPIO5_IO15_MUX,
    IMX8_GPIO5_IO16_MUX,
    IMX8_GPIO5_IO17_MUX,
    IMX8_GPIO5_IO18_MUX,
    IMX8_GPIO5_IO19_MUX,
    IMX8_GPIO5_IO20_MUX,
    IMX8_GPIO5_IO21_MUX,
    IMX8_GPIO5_IO22_MUX,
    IMX8_GPIO5_IO23_MUX,
    IMX8_GPIO5_IO24_MUX,
    IMX8_GPIO5_IO25_MUX,
    IMX8_GPIO5_IO26_MUX,
    IMX8_GPIO5_IO27_MUX,
    IMX8_GPIO5_IO28_MUX,
    IMX8_GPIO5_IO29_MUX,

} imx8_gpio_mux_t;


#ifdef __cplusplus
}
#endif

#endif /* GPIO_CONF_H */
/** @} */