`timescale 1ns / 1ps
(* keep_hierarchy = "yes" *)
module Data_memory #(
    parameter N = 10,         // numero de bits para direccion (2^N posiciones)
    parameter M = 32         // numero de bits por palabra
)(
    input clk,
    input WE,
    input [N-1:0] A,  //adrrs
    input [M-1:0] WD,  // bits por palabra
    output reg [M-1:0] RD
);

    // Definimos la RAM
    reg [M-1:0] my_mem [0:(1<<N)-1];

    // Inicializamos desde archivo externo
// initial begin
//     $display(">>> Cargando memoria desde program.mem ...");
//     $readmemh("program2.mem", my_mem);
// end

    // Escritura sincr贸nica / Lectura sincr贸nica registrada
    // Esta estructura permite inferencia BRAM eficiente con registro de salida
    always @(posedge clk) begin
        if (WE)
            my_mem[A] <= WD;  // escritura sincr贸nica
        RD <= my_mem[A];     // lectura sincr贸nica registrada (mejora timing)
    end

endmodule
