7858f3da93d36ae9d2a5adaff1cc1333412ad328
Add missing full_o output signal of prim_fifo_sync
diff --git a/hw/ip/uart/rtl/uart_core.sv b/hw/ip/uart/rtl/uart_core.sv
index b83e9527c..34b165077 100644
--- a/hw/ip/uart/rtl/uart_core.sv
+++ b/hw/ip/uart/rtl/uart_core.sv
@@ -181,6 +181,7 @@ module uart_core (
     .wready_o(tx_fifo_wready),
     .wdata_i (reg2hw.wdata.q),
     .depth_o (tx_fifo_depth),
+    .full_o (),
     .rvalid_o(tx_fifo_rvalid),
     .rready_i(tx_fifo_rready),
     .rdata_o (tx_fifo_data)
@@ -280,6 +281,7 @@ module uart_core (
     .wready_o(rx_fifo_wready),
     .wdata_i (rx_fifo_data),
     .depth_o (rx_fifo_depth),
+    .full_o (),
     .rvalid_o(rx_fifo_rvalid),
     .rready_i(reg2hw.rdata.re),
     .rdata_o (uart_rdata)