
Postlab3_Master.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000018  00800100  00000396  0000042a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000396  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800118  00800118  00000442  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000442  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000474  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a8  00000000  00000000  000004b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000b85  00000000  00000000  0000055c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008e1  00000000  00000000  000010e1  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006f4  00000000  00000000  000019c2  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000134  00000000  00000000  000020b8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004ba  00000000  00000000  000021ec  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001f7  00000000  00000000  000026a6  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000078  00000000  00000000  0000289d  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   8:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  10:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  14:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  18:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  1c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  20:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  24:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  28:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  2c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  30:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  34:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  38:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  3c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  40:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  44:	0c 94 9d 00 	jmp	0x13a	; 0x13a <__vector_17>
  48:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  4c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  50:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  54:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  58:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  5c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  60:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  64:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  68:	0e 01       	movw	r0, r28
  6a:	15 01       	movw	r2, r10
  6c:	1c 01       	movw	r2, r24
  6e:	26 01       	movw	r4, r12
  70:	30 01       	movw	r6, r0
  72:	3a 01       	movw	r6, r20
  74:	44 01       	movw	r8, r8

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_copy_data>:
  82:	11 e0       	ldi	r17, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	e6 e9       	ldi	r30, 0x96	; 150
  8a:	f3 e0       	ldi	r31, 0x03	; 3
  8c:	02 c0       	rjmp	.+4      	; 0x92 <__do_copy_data+0x10>
  8e:	05 90       	lpm	r0, Z+
  90:	0d 92       	st	X+, r0
  92:	a8 31       	cpi	r26, 0x18	; 24
  94:	b1 07       	cpc	r27, r17
  96:	d9 f7       	brne	.-10     	; 0x8e <__do_copy_data+0xc>

00000098 <__do_clear_bss>:
  98:	21 e0       	ldi	r18, 0x01	; 1
  9a:	a8 e1       	ldi	r26, 0x18	; 24
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	01 c0       	rjmp	.+2      	; 0xa2 <.do_clear_bss_start>

000000a0 <.do_clear_bss_loop>:
  a0:	1d 92       	st	X+, r1

000000a2 <.do_clear_bss_start>:
  a2:	ac 31       	cpi	r26, 0x1C	; 28
  a4:	b2 07       	cpc	r27, r18
  a6:	e1 f7       	brne	.-8      	; 0xa0 <.do_clear_bss_loop>
  a8:	0e 94 65 00 	call	0xca	; 0xca <main>
  ac:	0c 94 c9 01 	jmp	0x392	; 0x392 <_exit>

000000b0 <__bad_interrupt>:
  b0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000b4 <setup>:
void refresh_PORT(uint8_t bus_data){
	// Bits D0 y D1 --> PORTB0 y PORTB1
	PORTB = (PORTB & 0xFC) | (bus_data & 0x03);

	// Bits D2?D7 ? PORTD2?PORTD7
	PORTD = (PORTD & 0x03) | (bus_data & 0xFC);
  b4:	f8 94       	cli
  b6:	0e 94 a8 01 	call	0x350	; 0x350 <initUART_9600>
  ba:	22 e0       	ldi	r18, 0x02	; 2
  bc:	41 e0       	ldi	r20, 0x01	; 1
  be:	60 e0       	ldi	r22, 0x00	; 0
  c0:	81 e0       	ldi	r24, 0x01	; 1
  c2:	0e 94 c2 00 	call	0x184	; 0x184 <SPI_init>
  c6:	78 94       	sei
  c8:	08 95       	ret

000000ca <main>:
  ca:	0e 94 5a 00 	call	0xb4	; 0xb4 <setup>
  ce:	81 e6       	ldi	r24, 0x61	; 97
  d0:	0e 94 4e 01 	call	0x29c	; 0x29c <SPI_write>
  d4:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <__data_end>
  d8:	81 30       	cpi	r24, 0x01	; 1
  da:	91 f4       	brne	.+36     	; 0x100 <main+0x36>
  dc:	80 e0       	ldi	r24, 0x00	; 0
  de:	91 e0       	ldi	r25, 0x01	; 1
  e0:	0e 94 57 01 	call	0x2ae	; 0x2ae <writeString>
  e4:	80 91 1a 01 	lds	r24, 0x011A	; 0x80011a <POT1>
  e8:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <UART_sendUint8>
  ec:	87 e0       	ldi	r24, 0x07	; 7
  ee:	91 e0       	ldi	r25, 0x01	; 1
  f0:	0e 94 57 01 	call	0x2ae	; 0x2ae <writeString>
  f4:	82 e6       	ldi	r24, 0x62	; 98
  f6:	0e 94 4e 01 	call	0x29c	; 0x29c <SPI_write>
  fa:	10 92 18 01 	sts	0x0118, r1	; 0x800118 <__data_end>
  fe:	13 c0       	rjmp	.+38     	; 0x126 <main+0x5c>
 100:	82 30       	cpi	r24, 0x02	; 2
 102:	89 f4       	brne	.+34     	; 0x126 <main+0x5c>
 104:	8f e0       	ldi	r24, 0x0F	; 15
 106:	91 e0       	ldi	r25, 0x01	; 1
 108:	0e 94 57 01 	call	0x2ae	; 0x2ae <writeString>
 10c:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <POT2>
 110:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <UART_sendUint8>
 114:	86 e1       	ldi	r24, 0x16	; 22
 116:	91 e0       	ldi	r25, 0x01	; 1
 118:	0e 94 57 01 	call	0x2ae	; 0x2ae <writeString>
 11c:	81 e6       	ldi	r24, 0x61	; 97
 11e:	0e 94 4e 01 	call	0x29c	; 0x29c <SPI_write>
 122:	10 92 18 01 	sts	0x0118, r1	; 0x800118 <__data_end>
 126:	2f ef       	ldi	r18, 0xFF	; 255
 128:	81 ee       	ldi	r24, 0xE1	; 225
 12a:	94 e0       	ldi	r25, 0x04	; 4
 12c:	21 50       	subi	r18, 0x01	; 1
 12e:	80 40       	sbci	r24, 0x00	; 0
 130:	90 40       	sbci	r25, 0x00	; 0
 132:	e1 f7       	brne	.-8      	; 0x12c <main+0x62>
 134:	00 c0       	rjmp	.+0      	; 0x136 <main+0x6c>
 136:	00 00       	nop
 138:	cd cf       	rjmp	.-102    	; 0xd4 <main+0xa>

0000013a <__vector_17>:
}


//******* Subrutinas INterrupt ******//
ISR(SPI_STC_vect){
 13a:	1f 92       	push	r1
 13c:	0f 92       	push	r0
 13e:	0f b6       	in	r0, 0x3f	; 63
 140:	0f 92       	push	r0
 142:	11 24       	eor	r1, r1
 144:	8f 93       	push	r24
	if (POTX==0){
 146:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <POTX>
 14a:	81 11       	cpse	r24, r1
 14c:	09 c0       	rjmp	.+18     	; 0x160 <__vector_17+0x26>
		POT1=SPDR;		//En el primer ciclo se va recibir el pot1
 14e:	8e b5       	in	r24, 0x2e	; 46
 150:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <POT1>
		POTX=1;			//Cambiar de pot
 154:	81 e0       	ldi	r24, 0x01	; 1
 156:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <POTX>
		imprimir=1;		//Imprimir el valor del pot1
 15a:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
 15e:	0c c0       	rjmp	.+24     	; 0x178 <__vector_17+0x3e>
	}
	else if (POTX==1){
 160:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <POTX>
 164:	81 30       	cpi	r24, 0x01	; 1
 166:	41 f4       	brne	.+16     	; 0x178 <__vector_17+0x3e>
		POT2=SPDR;		//En el segundo ciclo se va recibir el pot2
 168:	8e b5       	in	r24, 0x2e	; 46
 16a:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <POT2>
		POTX=0;			//cambiar de pot
 16e:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <POTX>
		imprimir=2;		//Imprimir el valor del pot2
 172:	82 e0       	ldi	r24, 0x02	; 2
 174:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
	}
 178:	8f 91       	pop	r24
 17a:	0f 90       	pop	r0
 17c:	0f be       	out	0x3f, r0	; 63
 17e:	0f 90       	pop	r0
 180:	1f 90       	pop	r1
 182:	18 95       	reti

00000184 <SPI_init>:


void SPI_init(uint8_t ena_inter, uint8_t data_order, uint8_t Master_slave, uint8_t CLOCK ){
	
	//Interrupciones (casi siempre activadas)
	if (ena_inter==1){
 184:	81 30       	cpi	r24, 0x01	; 1
 186:	21 f4       	brne	.+8      	; 0x190 <SPI_init+0xc>
		//Interrupciones de SPI activadas
		SPCR |= (1<<SPIE);
 188:	8c b5       	in	r24, 0x2c	; 44
 18a:	80 68       	ori	r24, 0x80	; 128
 18c:	8c bd       	out	0x2c, r24	; 44
 18e:	03 c0       	rjmp	.+6      	; 0x196 <SPI_init+0x12>
		}
	else{
		//Interrupciones deshabilitadas
		SPCR &= ~((1<<SPIE));
 190:	8c b5       	in	r24, 0x2c	; 44
 192:	8f 77       	andi	r24, 0x7F	; 127
 194:	8c bd       	out	0x2c, r24	; 44
		}
	
	//Configurar el orden de data (No se en que influye)
	if (data_order==1){
 196:	61 30       	cpi	r22, 0x01	; 1
 198:	21 f4       	brne	.+8      	; 0x1a2 <SPI_init+0x1e>
		SPCR |= (1<<DORD); //first LSB
 19a:	8c b5       	in	r24, 0x2c	; 44
 19c:	80 62       	ori	r24, 0x20	; 32
 19e:	8c bd       	out	0x2c, r24	; 44
 1a0:	03 c0       	rjmp	.+6      	; 0x1a8 <SPI_init+0x24>
	}else {
		SPCR &= ~(1<<DORD); //first MSB
 1a2:	8c b5       	in	r24, 0x2c	; 44
 1a4:	8f 7d       	andi	r24, 0xDF	; 223
 1a6:	8c bd       	out	0x2c, r24	; 44
	}
	
	//Master/slave selector
	if (Master_slave==1){
 1a8:	41 30       	cpi	r20, 0x01	; 1
 1aa:	69 f4       	brne	.+26     	; 0x1c6 <SPI_init+0x42>
		//ATmega sera master
		SPCR |= (1<<MSTR);
 1ac:	8c b5       	in	r24, 0x2c	; 44
 1ae:	80 61       	ori	r24, 0x10	; 16
 1b0:	8c bd       	out	0x2c, r24	; 44
		//Configurar los pines para master
		DDRB &= ~(1 << DDB4);  // MISO como entrada
 1b2:	84 b1       	in	r24, 0x04	; 4
 1b4:	8f 7e       	andi	r24, 0xEF	; 239
 1b6:	84 b9       	out	0x04, r24	; 4
		DDRB |= ((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como salidas
 1b8:	84 b1       	in	r24, 0x04	; 4
 1ba:	8c 62       	ori	r24, 0x2C	; 44
 1bc:	84 b9       	out	0x04, r24	; 4
		
		PORTB &= ~(1<<PORTB2); // SS LOW ? esclavo seleccionado
 1be:	85 b1       	in	r24, 0x05	; 5
 1c0:	8b 7f       	andi	r24, 0xFB	; 251
 1c2:	85 b9       	out	0x05, r24	; 5
 1c4:	09 c0       	rjmp	.+18     	; 0x1d8 <SPI_init+0x54>

		
	}else{
		//ATMega sera esclavo
		SPCR &= ~(1<<MSTR);
 1c6:	8c b5       	in	r24, 0x2c	; 44
 1c8:	8f 7e       	andi	r24, 0xEF	; 239
 1ca:	8c bd       	out	0x2c, r24	; 44
		
		//Configurar los pines para slave
		DDRB |= (1 << DDB4);  // MISO como salida
 1cc:	84 b1       	in	r24, 0x04	; 4
 1ce:	80 61       	ori	r24, 0x10	; 16
 1d0:	84 b9       	out	0x04, r24	; 4
		DDRB &= ~((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como entradas
 1d2:	84 b1       	in	r24, 0x04	; 4
 1d4:	83 7d       	andi	r24, 0xD3	; 211
 1d6:	84 b9       	out	0x04, r24	; 4
	}
	
	
	
	//Selecionar la velocidad de transmisión con los primeros bits de CLOCK
	if (Master_slave==1){
 1d8:	41 30       	cpi	r20, 0x01	; 1
 1da:	09 f0       	breq	.+2      	; 0x1de <SPI_init+0x5a>
 1dc:	5b c0       	rjmp	.+182    	; 0x294 <SPI_init+0x110>
		
		if ((CLOCK & 0b00001000) == 0b00001000){
 1de:	23 ff       	sbrs	r18, 3
 1e0:	04 c0       	rjmp	.+8      	; 0x1ea <SPI_init+0x66>
			SPCR |= (1<<CPOL); //Polaridad del reloj inicia arriba o en HIGH
 1e2:	8c b5       	in	r24, 0x2c	; 44
 1e4:	88 60       	ori	r24, 0x08	; 8
 1e6:	8c bd       	out	0x2c, r24	; 44
 1e8:	03 c0       	rjmp	.+6      	; 0x1f0 <SPI_init+0x6c>
			}else{
			SPCR &= ~(1<<CPOL); //Polaridad del reloj inicia en LOW
 1ea:	8c b5       	in	r24, 0x2c	; 44
 1ec:	87 7f       	andi	r24, 0xF7	; 247
 1ee:	8c bd       	out	0x2c, r24	; 44
		}
		
		if ((CLOCK & 0b00010000) == 0b00010000){
 1f0:	24 ff       	sbrs	r18, 4
 1f2:	04 c0       	rjmp	.+8      	; 0x1fc <SPI_init+0x78>
			SPCR |= (1<<CPHA); //phase del reloj segundo flanco
 1f4:	8c b5       	in	r24, 0x2c	; 44
 1f6:	84 60       	ori	r24, 0x04	; 4
 1f8:	8c bd       	out	0x2c, r24	; 44
 1fa:	03 c0       	rjmp	.+6      	; 0x202 <SPI_init+0x7e>
			}else{
			SPCR &= ~(1<<CPHA); //Phase del reloj primer flanco
 1fc:	8c b5       	in	r24, 0x2c	; 44
 1fe:	8b 7f       	andi	r24, 0xFB	; 251
 200:	8c bd       	out	0x2c, r24	; 44
		}
		
		switch((CLOCK&0b00000111)){
 202:	e2 2f       	mov	r30, r18
 204:	e7 70       	andi	r30, 0x07	; 7
 206:	8e 2f       	mov	r24, r30
 208:	90 e0       	ldi	r25, 0x00	; 0
 20a:	87 30       	cpi	r24, 0x07	; 7
 20c:	91 05       	cpc	r25, r1
 20e:	08 f0       	brcs	.+2      	; 0x212 <SPI_init+0x8e>
 210:	41 c0       	rjmp	.+130    	; 0x294 <SPI_init+0x110>
 212:	fc 01       	movw	r30, r24
 214:	ec 5c       	subi	r30, 0xCC	; 204
 216:	ff 4f       	sbci	r31, 0xFF	; 255
 218:	0c 94 c3 01 	jmp	0x386	; 0x386 <__tablejump2__>
			//DIV2
			case 0:
			SPSR |= (1<<SPI2X);
 21c:	8d b5       	in	r24, 0x2d	; 45
 21e:	81 60       	ori	r24, 0x01	; 1
 220:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 222:	8c b5       	in	r24, 0x2c	; 44
 224:	8c 7f       	andi	r24, 0xFC	; 252
 226:	8c bd       	out	0x2c, r24	; 44
			break;
 228:	35 c0       	rjmp	.+106    	; 0x294 <SPI_init+0x110>
			
			//DIV4
			case 1:
			SPSR &= ~(1<<SPI2X);
 22a:	8d b5       	in	r24, 0x2d	; 45
 22c:	8e 7f       	andi	r24, 0xFE	; 254
 22e:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 230:	8c b5       	in	r24, 0x2c	; 44
 232:	8c 7f       	andi	r24, 0xFC	; 252
 234:	8c bd       	out	0x2c, r24	; 44
			break;
 236:	2e c0       	rjmp	.+92     	; 0x294 <SPI_init+0x110>
			
			//DIV8
			case 2:
			SPSR |= (1<<SPI2X);
 238:	8d b5       	in	r24, 0x2d	; 45
 23a:	81 60       	ori	r24, 0x01	; 1
 23c:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 23e:	8c b5       	in	r24, 0x2c	; 44
 240:	8d 7f       	andi	r24, 0xFD	; 253
 242:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 244:	8c b5       	in	r24, 0x2c	; 44
 246:	81 60       	ori	r24, 0x01	; 1
 248:	8c bd       	out	0x2c, r24	; 44
			break;
 24a:	24 c0       	rjmp	.+72     	; 0x294 <SPI_init+0x110>
			
			//DIV16
			case 3:
			SPSR &= ~(1<<SPI2X);
 24c:	8d b5       	in	r24, 0x2d	; 45
 24e:	8e 7f       	andi	r24, 0xFE	; 254
 250:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 252:	8c b5       	in	r24, 0x2c	; 44
 254:	8d 7f       	andi	r24, 0xFD	; 253
 256:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 258:	8c b5       	in	r24, 0x2c	; 44
 25a:	81 60       	ori	r24, 0x01	; 1
 25c:	8c bd       	out	0x2c, r24	; 44
			break;
 25e:	1a c0       	rjmp	.+52     	; 0x294 <SPI_init+0x110>
			
			//DIV32
			case 4:
			SPSR |= (1<<SPI2X);
 260:	8d b5       	in	r24, 0x2d	; 45
 262:	81 60       	ori	r24, 0x01	; 1
 264:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 266:	8c b5       	in	r24, 0x2c	; 44
 268:	8e 7f       	andi	r24, 0xFE	; 254
 26a:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 26c:	8c b5       	in	r24, 0x2c	; 44
 26e:	82 60       	ori	r24, 0x02	; 2
 270:	8c bd       	out	0x2c, r24	; 44
			break;
 272:	10 c0       	rjmp	.+32     	; 0x294 <SPI_init+0x110>
			
			//DIV64
			case 5:
			SPSR &= ~(1<<SPI2X);
 274:	8d b5       	in	r24, 0x2d	; 45
 276:	8e 7f       	andi	r24, 0xFE	; 254
 278:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 27a:	8c b5       	in	r24, 0x2c	; 44
 27c:	8e 7f       	andi	r24, 0xFE	; 254
 27e:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 280:	8c b5       	in	r24, 0x2c	; 44
 282:	82 60       	ori	r24, 0x02	; 2
 284:	8c bd       	out	0x2c, r24	; 44
			break;
 286:	06 c0       	rjmp	.+12     	; 0x294 <SPI_init+0x110>
			
			//DIV128
			case 6:
			SPSR &= ~(1<<SPI2X);
 288:	8d b5       	in	r24, 0x2d	; 45
 28a:	8e 7f       	andi	r24, 0xFE	; 254
 28c:	8d bd       	out	0x2d, r24	; 45
			SPCR |= (1<<SPR0)|(1<<SPR1);
 28e:	8c b5       	in	r24, 0x2c	; 44
 290:	83 60       	ori	r24, 0x03	; 3
 292:	8c bd       	out	0x2c, r24	; 44
		}
		
	}
	
	//Habilitar el modo SPI
	SPCR |= (1<<SPE);
 294:	8c b5       	in	r24, 0x2c	; 44
 296:	80 64       	ori	r24, 0x40	; 64
 298:	8c bd       	out	0x2c, r24	; 44
 29a:	08 95       	ret

0000029c <SPI_write>:
}

//Función para cargar datos al bus y enviarlas al esclavo.
void SPI_write(uint8_t data_bus){
	SPDR = data_bus;
 29c:	8e bd       	out	0x2e, r24	; 46
 29e:	08 95       	ret

000002a0 <write>:
#include "UART_Library.h"
				
//Envía un solo carácter por el puerto serial (UART).
void write(char texto){
	while ((UCSR0A & (1<<UDRIE0))==0);	//Esperamos a que el registro de datos de UART este vacio.
 2a0:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 2a4:	95 ff       	sbrs	r25, 5
 2a6:	fc cf       	rjmp	.-8      	; 0x2a0 <write>
	UDR0= texto;						//se envia el dato.
 2a8:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 2ac:	08 95       	ret

000002ae <writeString>:
}

//envia una cadena de texto completa a la terminal, caracter por caracter por UART 
void writeString(char* texto){
 2ae:	0f 93       	push	r16
 2b0:	1f 93       	push	r17
 2b2:	cf 93       	push	r28
 2b4:	8c 01       	movw	r16, r24
	for(uint8_t i = 0; *(texto+i) !='\0'; i++)		//
 2b6:	c0 e0       	ldi	r28, 0x00	; 0
 2b8:	03 c0       	rjmp	.+6      	; 0x2c0 <writeString+0x12>
	write(*(texto+i));								//
 2ba:	0e 94 50 01 	call	0x2a0	; 0x2a0 <write>
	UDR0= texto;						//se envia el dato.
}

//envia una cadena de texto completa a la terminal, caracter por caracter por UART 
void writeString(char* texto){
	for(uint8_t i = 0; *(texto+i) !='\0'; i++)		//
 2be:	cf 5f       	subi	r28, 0xFF	; 255
 2c0:	f8 01       	movw	r30, r16
 2c2:	ec 0f       	add	r30, r28
 2c4:	f1 1d       	adc	r31, r1
 2c6:	80 81       	ld	r24, Z
 2c8:	81 11       	cpse	r24, r1
 2ca:	f7 cf       	rjmp	.-18     	; 0x2ba <writeString+0xc>
	write(*(texto+i));								//
}
 2cc:	cf 91       	pop	r28
 2ce:	1f 91       	pop	r17
 2d0:	0f 91       	pop	r16
 2d2:	08 95       	ret

000002d4 <UART_sendUint8>:

//enviar datos numericos
void UART_sendUint8(uint8_t num)
{
 2d4:	1f 93       	push	r17
 2d6:	cf 93       	push	r28
 2d8:	df 93       	push	r29
 2da:	00 d0       	rcall	.+0      	; 0x2dc <UART_sendUint8+0x8>
 2dc:	00 d0       	rcall	.+0      	; 0x2de <UART_sendUint8+0xa>
 2de:	cd b7       	in	r28, 0x3d	; 61
 2e0:	de b7       	in	r29, 0x3e	; 62
	char buffer[4]; // máximo "255"
	uint8_t i = 0;

	if (num == 0) {
 2e2:	81 11       	cpse	r24, r1
 2e4:	1d c0       	rjmp	.+58     	; 0x320 <UART_sendUint8+0x4c>
		write('0');
 2e6:	80 e3       	ldi	r24, 0x30	; 48
 2e8:	0e 94 50 01 	call	0x2a0	; 0x2a0 <write>
 2ec:	29 c0       	rjmp	.+82     	; 0x340 <UART_sendUint8+0x6c>
		return;
	}

	while (num > 0) {
		buffer[i++] = (num % 10) + '0';
 2ee:	e1 e0       	ldi	r30, 0x01	; 1
 2f0:	f0 e0       	ldi	r31, 0x00	; 0
 2f2:	ec 0f       	add	r30, r28
 2f4:	fd 1f       	adc	r31, r29
 2f6:	e1 0f       	add	r30, r17
 2f8:	f1 1d       	adc	r31, r1
 2fa:	9d ec       	ldi	r25, 0xCD	; 205
 2fc:	89 9f       	mul	r24, r25
 2fe:	91 2d       	mov	r25, r1
 300:	11 24       	eor	r1, r1
 302:	96 95       	lsr	r25
 304:	96 95       	lsr	r25
 306:	96 95       	lsr	r25
 308:	39 2f       	mov	r19, r25
 30a:	33 0f       	add	r19, r19
 30c:	23 2f       	mov	r18, r19
 30e:	22 0f       	add	r18, r18
 310:	22 0f       	add	r18, r18
 312:	23 0f       	add	r18, r19
 314:	82 1b       	sub	r24, r18
 316:	80 5d       	subi	r24, 0xD0	; 208
 318:	80 83       	st	Z, r24
		num /= 10;
 31a:	89 2f       	mov	r24, r25
		write('0');
		return;
	}

	while (num > 0) {
		buffer[i++] = (num % 10) + '0';
 31c:	1f 5f       	subi	r17, 0xFF	; 255
 31e:	01 c0       	rjmp	.+2      	; 0x322 <UART_sendUint8+0x4e>
 320:	10 e0       	ldi	r17, 0x00	; 0
	if (num == 0) {
		write('0');
		return;
	}

	while (num > 0) {
 322:	81 11       	cpse	r24, r1
 324:	e4 cf       	rjmp	.-56     	; 0x2ee <UART_sendUint8+0x1a>
 326:	0a c0       	rjmp	.+20     	; 0x33c <UART_sendUint8+0x68>
		num /= 10;
	}

	// Enviar en orden correcto
	while (i > 0) {
		write(buffer[--i]);
 328:	11 50       	subi	r17, 0x01	; 1
 32a:	e1 e0       	ldi	r30, 0x01	; 1
 32c:	f0 e0       	ldi	r31, 0x00	; 0
 32e:	ec 0f       	add	r30, r28
 330:	fd 1f       	adc	r31, r29
 332:	e1 0f       	add	r30, r17
 334:	f1 1d       	adc	r31, r1
 336:	80 81       	ld	r24, Z
 338:	0e 94 50 01 	call	0x2a0	; 0x2a0 <write>
		buffer[i++] = (num % 10) + '0';
		num /= 10;
	}

	// Enviar en orden correcto
	while (i > 0) {
 33c:	11 11       	cpse	r17, r1
 33e:	f4 cf       	rjmp	.-24     	; 0x328 <UART_sendUint8+0x54>
		write(buffer[--i]);
	}
}
 340:	0f 90       	pop	r0
 342:	0f 90       	pop	r0
 344:	0f 90       	pop	r0
 346:	0f 90       	pop	r0
 348:	df 91       	pop	r29
 34a:	cf 91       	pop	r28
 34c:	1f 91       	pop	r17
 34e:	08 95       	ret

00000350 <initUART_9600>:


//Inicializa el USART a 9600 baudios, 8 bits, sin paridad, 1 bit de parada.
void initUART_9600(){
	//Configurar los pines PD1 Tx y PD0 Rx
	DDRD |= (1<<PORTD1);
 350:	8a b1       	in	r24, 0x0a	; 10
 352:	82 60       	ori	r24, 0x02	; 2
 354:	8a b9       	out	0x0a, r24	; 10
	DDRD &= ~(1<<PORTD0);
 356:	8a b1       	in	r24, 0x0a	; 10
 358:	8e 7f       	andi	r24, 0xFE	; 254
 35a:	8a b9       	out	0x0a, r24	; 10
	UCSR0A = 0;		//No se utiliza doble speed.
 35c:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	UCSR0B = 0;
 360:	e1 ec       	ldi	r30, 0xC1	; 193
 362:	f0 e0       	ldi	r31, 0x00	; 0
 364:	10 82       	st	Z, r1
	UCSR0B |= (1<<RXCIE0)|(1<<RXEN0)|(1<<TXEN0);  //Habilitamos interrupciones al recibir, habilitar recepcion y transmision
 366:	80 81       	ld	r24, Z
 368:	88 69       	ori	r24, 0x98	; 152
 36a:	80 83       	st	Z, r24
	UCSR0C = 0;
 36c:	e2 ec       	ldi	r30, 0xC2	; 194
 36e:	f0 e0       	ldi	r31, 0x00	; 0
 370:	10 82       	st	Z, r1
	UCSR0C |= (1<<UCSZ00)|(1<<UCSZ01);	//Asincrono, deshabilitado el bit de paridad, un stop bit, 8 bits de datos.
 372:	80 81       	ld	r24, Z
 374:	86 60       	ori	r24, 0x06	; 6
 376:	80 83       	st	Z, r24
	UBRR0=103;	//UBBRR0=103; -> 9600 con frecuencia de 16MHz
 378:	87 e6       	ldi	r24, 0x67	; 103
 37a:	90 e0       	ldi	r25, 0x00	; 0
 37c:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 380:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 384:	08 95       	ret

00000386 <__tablejump2__>:
 386:	ee 0f       	add	r30, r30
 388:	ff 1f       	adc	r31, r31
 38a:	05 90       	lpm	r0, Z+
 38c:	f4 91       	lpm	r31, Z
 38e:	e0 2d       	mov	r30, r0
 390:	09 94       	ijmp

00000392 <_exit>:
 392:	f8 94       	cli

00000394 <__stop_program>:
 394:	ff cf       	rjmp	.-2      	; 0x394 <__stop_program>
