% Exercise Template
%A LaTeX template for typesetting exercise in Persian (with cover page).
%By: Reza Adinepour

\documentclass[12pt]{exam}

\usepackage{setspace}
\usepackage{listings}
\usepackage{graphicx,subfigure,wrapfig}
\usepackage{multirow}
\usepackage{matlab-prettifier}
\usepackage{amsmath}
\usepackage{xcolor}
\usepackage{multicol}
\usepackage[T1]{fontenc}
\usepackage{beramono}% monospaced font with bold variant


\usepackage[margin=20mm]{geometry}
\usepackage{xepersian}
\settextfont{XB Niloofar}

\newcommand{\class}{آزمایشگاه FPGA}
\newcommand{\term}{نیم‌سال دوم ۰۱-۰۲}
\newcommand{\college}{دانشکده مهندسی برق}
\newcommand{\prof}{استاد: دکتر خرقانیان}

\singlespacing
\parindent 0ex

\begin{document}

\include{info}
\pagestyle{empty}
\include{cover-page}

% These commands set up the running header on the top of the exam pages
\pagestyle{head}
\firstpageheader{}{}{}
\runningheader{صفحه \thepage\ از \numpages}{}{\class}
\runningheadrule

\vspace{0pt}

\lstdefinelanguage{VHDL}{
	morekeywords=[1]{
		library,use,all,entity,is,port,in,out,end,architecture,of,
		begin,and,or,not,xor,nor,xnor,buffer,not,if,then,else,elsif,
		when,others,signal,process,variable,constant
	},
	morekeywords=[2]{
		std_logic,std_logic_vector,std_ulogic,std_ulogic_vector
	},
	morecomment=[l]--
}


\colorlet{keyword}{blue!100!black!80}
\colorlet{comment}{green!90!black!90}
\lstdefinestyle{vhdl}{
	language=VHDL,
	basicstyle=\small\ttfamily,
	keywordstyle=[1]\color{blue}\bfseries,
	keywordstyle=[2]\color{red}\bfseries,
	commentstyle=\color{green!50!black},
	tabsize=4,
	showstringspaces=false,
	breaklines=true,
	numbers=left,
	numberstyle=\tiny\color{gray},
	stepnumber=1,
	numbersep=10pt,
	frame=lines
}




\begin{questions}
\pointpoints{نمره}{نمره}

\question
بدون استفاده از توابع اماده یک MUX را پیاده سازی کنید.

$$
\delta(n-n_0)=\begin{cases}
	1, & \text{$n=n_0$}\\
	0, & \text{$n\neq n_0$}
\end{cases}
$$

• تابع نوشته شده به‌صورت زیر است: 
\begin{latin}
\begin{lstlisting}[style=vhdl,caption={Example VHDL code}]
	
	library ieee;
	use ieee.std_logic_1164.all;
	
	entity example is
	port (
	clk : in std_logic;
	rst : in std_logic;
	data_in : in std_logic_vector(7 downto 0);
	data_out : out std_logic_vector(7 downto 0)
	);
	end entity;
	
	architecture rtl of example is
	begin
	-- insert your VHDL code here
	end architecture;
\end{lstlisting}
\end{latin}


\question 
تابعی به نام 
\lr{max}
بنویسید که دو عدد صحیح را به عنوان آرگومان ورودی گرفته ماکزیمم آنها را برگرداند.
\begin{parts}
\part[10] با دو \lr{return}
\part[10] با یک \lr{return}
\end{parts}


\begin{figure}[h]
	\centering
	\includegraphics[width=0.2\textwidth]{images/logo}
	\caption{خروجی برنامه}
\end{figure}

\end{questions}
\end{document}