1. Adder의 크기가 너무 큼. 연속적으로 gate들을 이었어야 했는데, 너무 위아래로 잇다 보니 크기가 커짐. 너무 늦게 알아챔
모든 입력, 출력을 외부로 빼는 것이 유리함.
2. DRC를 최대한 지키는 선에서 했으나, 크기를 아주 미세하게까지 컨트롤 하지 못함. 
3. 기본적인 Gate 및 디자인에서 한계에 부딪힘. 여러 reference를 찾아 보았으나, 시간적 한계로 인해 모든 걸 처리할 수 없었음. 
4. SRAM 동작은 이해가 가나, 구조에 대해 완전히 이해하지 못한 상태에서 디자인을 함. 강의 및 참고자료를 찾아 디자인을 하였으나, 더 효율적인 디자인이 있다고 생각함. 
5. 신호 입/출력을 위해 metal을 인가할 때 조금 더 잘 인가할 것.