ARM R0060
"PosWR PosRR DpAddrdW Wse DMBdWR Fre"
Cycle=Fre PosWR PosRR DpAddrdW Wse DMBdWR
Relax=[Wse,DMBdWR,Fre]
Safe=PosWR PosRR DpAddrdW
Prefetch=0:x=F,0:y=W,1:y=F,1:x=T
Com=Ws Fr
Orig=PosWR PosRR DpAddrdW Wse DMBdWR Fre
{
%x0=x; %y0=y;
%y1=y; %x1=x;
}
 P0              | P1           ;
 MOV R0,#1       | MOV R0,#2    ;
 STR R0,[%x0]    | STR R0,[%y1] ;
 LDR R1,[%x0]    | DMB          ;
 LDR R2,[%x0]    | LDR R1,[%x1] ;
 EOR R3,R2,R2    |              ;
 MOV R4,#1       |              ;
 STR R4,[R3,%y0] |              ;
exists
(y=2 /\ 1:R1=0)
