## Welcome.

*Questa repo è interamente condivisa tra @Zi0LEO ed @umbertofrega . Il codice e le relazioni qui riportati sono da attribuire ad entrambi in ugual misura*

In questa repo sono contenuti il codice VHDL e relativi file di simulazione e test, nonchè le relative relazioni, di tutti i progetti per il corso di elettronica digitale di @UniversitàDellaCalabria.
Le relazioni contenute saranno in formato .md per il readme e in formato .tex per generare il pdf originale.

