<?xml version="1.0"?>
<!--Product Version: Vivado v2013.4 (64-bit)-->
<Project Version="6" Minor="14" Path="C:/workspace/fpga-image-example/hdl_nodes/adder_2_to_1/adder_2_to_1.xpr">
	<FileSet Dir="sources_1" File="fileset.xml"/>
	<FileSet Dir="constrs_1" File="fileset.xml"/>
	<FileSet Dir="sim_1" File="fileset.xml"/>
	<DefaultLaunch Dir="$PRUNDIR"/>
	<Config>
		<Option Name="Id" Val="899096f1b9f94e43b0f90baa01d4c86b"/>
		<Option Name="Part" Val="xc7z020clg484-1"/>
		<Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
		<Option Name="TargetLanguage" Val="VHDL"/>
		<Option Name="Board" Val=""/>
		<Option Name="SourceMgmtMode" Val="DisplayOnly"/>
		<Option Name="ActiveSimSet" Val="sim_1"/>
	</Config>
</Project>

