{
  "module_name": "defza.h",
  "hash_id": "63ed55bc655f6d1289e5f0ec35c6aaa11fb0b2958d3a6425ff09ee42630ff6f5",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/fddi/defza.h",
  "human_readable_source": " \n \n\n#include <linux/compiler.h>\n#include <linux/if_fddi.h>\n#include <linux/spinlock.h>\n#include <linux/timer.h>\n#include <linux/types.h>\n\n \n#define FZA_REG_BASE\t\t0x100000\t \n#define FZA_REG_RESET\t\t0x100200\t \n#define FZA_REG_INT_EVENT\t0x100400\t \n#define FZA_REG_STATUS\t\t0x100402\t \n#define FZA_REG_INT_MASK\t0x100404\t \n#define FZA_REG_CONTROL_A\t0x100500\t \n#define FZA_REG_CONTROL_B\t0x100502\t \n\n \n#define FZA_RESET_DLU\t0x0002\t \n#define FZA_RESET_INIT\t0x0001\t \n#define FZA_RESET_CLR\t0x0000\t \n\n \n#define FZA_EVENT_DLU_DONE\t0x0800\t \n#define FZA_EVENT_FLUSH_TX\t0x0400\t \n#define FZA_EVENT_PM_PARITY_ERR\t0x0200\t \n#define FZA_EVENT_HB_PARITY_ERR\t0x0100\t \n#define FZA_EVENT_NXM_ERR\t0x0080\t \n#define FZA_EVENT_LINK_ST_CHG\t0x0040\t \n#define FZA_EVENT_STATE_CHG\t0x0020\t \n#define FZA_EVENT_UNS_POLL\t0x0010\t \n#define FZA_EVENT_CMD_DONE\t0x0008\t \n#define FZA_EVENT_SMT_TX_POLL\t0x0004\t \n#define FZA_EVENT_RX_POLL\t0x0002\t \n#define FZA_EVENT_TX_DONE\t0x0001\t \n\n \n#define FZA_STATUS_DLU_SHIFT\t0xc\t \n#define FZA_STATUS_DLU_MASK\t0x03\n#define FZA_STATUS_LINK_SHIFT\t0xb\t \n#define FZA_STATUS_LINK_MASK\t0x01\n#define FZA_STATUS_STATE_SHIFT\t0x8\t \n#define FZA_STATUS_STATE_MASK\t0x07\n#define FZA_STATUS_HALT_SHIFT\t0x0\t \n#define FZA_STATUS_HALT_MASK\t0xff\n#define FZA_STATUS_TEST_SHIFT\t0x0\t \n#define FZA_STATUS_TEST_MASK\t0xff\n\n#define FZA_STATUS_GET_DLU(x)\t(((x) >> FZA_STATUS_DLU_SHIFT) &\t\\\n\t\t\t\t FZA_STATUS_DLU_MASK)\n#define FZA_STATUS_GET_LINK(x)\t(((x) >> FZA_STATUS_LINK_SHIFT) &\t\\\n\t\t\t\t FZA_STATUS_LINK_MASK)\n#define FZA_STATUS_GET_STATE(x)\t(((x) >> FZA_STATUS_STATE_SHIFT) &\t\\\n\t\t\t\t FZA_STATUS_STATE_MASK)\n#define FZA_STATUS_GET_HALT(x)\t(((x) >> FZA_STATUS_HALT_SHIFT) &\t\\\n\t\t\t\t FZA_STATUS_HALT_MASK)\n#define FZA_STATUS_GET_TEST(x)\t(((x) >> FZA_STATUS_TEST_SHIFT) &\t\\\n\t\t\t\t FZA_STATUS_TEST_MASK)\n\n#define FZA_DLU_FAILURE\t\t0x0\t \n#define FZA_DLU_ERROR\t\t0x1\t \n#define FZA_DLU_SUCCESS\t\t0x2\t \n\n#define FZA_LINK_OFF\t\t0x0\t \n#define FZA_LINK_ON\t\t0x1\t \n\n#define FZA_STATE_RESET\t\t0x0\t \n#define FZA_STATE_UNINITIALIZED\t0x1\t \n#define FZA_STATE_INITIALIZED\t0x2\t \n#define FZA_STATE_RUNNING\t0x3\t \n#define FZA_STATE_MAINTENANCE\t0x4\t \n#define FZA_STATE_HALTED\t0x5\t \n\n#define FZA_HALT_UNKNOWN\t0x00\t \n#define FZA_HALT_HOST\t\t0x01\t \n#define FZA_HALT_HB_PARITY\t0x02\t \n#define FZA_HALT_NXM\t\t0x03\t \n#define FZA_HALT_SW\t\t0x04\t \n#define FZA_HALT_HW\t\t0x05\t \n#define FZA_HALT_PC_TRACE\t0x06\t \n#define FZA_HALT_DLSW\t\t0x07\t \n#define FZA_HALT_DLHW\t\t0x08\t \n\n#define FZA_TEST_FATAL\t\t0x00\t \n#define FZA_TEST_68K\t\t0x01\t \n#define FZA_TEST_SRAM_BWADDR\t0x02\t \n#define FZA_TEST_SRAM_DBUS\t0x03\t \n#define FZA_TEST_SRAM_STUCK1\t0x04\t \n#define FZA_TEST_SRAM_STUCK2\t0x05\t \n#define FZA_TEST_SRAM_COUPL1\t0x06\t \n#define FZA_TEST_SRAM_COUPL2\t0x07\t \n#define FZA_TEST_FLASH_CRC\t0x08\t \n#define FZA_TEST_ROM\t\t0x09\t \n#define FZA_TEST_PHY_CSR\t0x0a\t \n#define FZA_TEST_MAC_BIST\t0x0b\t \n#define FZA_TEST_MAC_CSR\t0x0c\t \n#define FZA_TEST_MAC_ADDR_UNIQ\t0x0d\t \n#define FZA_TEST_ELM_BIST\t0x0e\t \n#define FZA_TEST_ELM_CSR\t0x0f\t \n#define FZA_TEST_ELM_ADDR_UNIQ\t0x10\t \n#define FZA_TEST_CAM\t\t0x11\t \n#define FZA_TEST_NIROM\t\t0x12\t \n#define FZA_TEST_SC_LOOP\t0x13\t \n#define FZA_TEST_LM_LOOP\t0x14\t \n#define FZA_TEST_EB_LOOP\t0x15\t \n#define FZA_TEST_SC_LOOP_BYPS\t0x16\t \n#define FZA_TEST_LM_LOOP_LOCAL\t0x17\t \n#define FZA_TEST_EB_LOOP_LOCAL\t0x18\t \n#define FZA_TEST_CDC_LOOP\t0x19\t \n#define FZA_TEST_FIBER_LOOP\t0x1A\t \n#define FZA_TEST_CAM_MATCH_LOOP\t0x1B\t \n#define FZA_TEST_68K_IRQ_STUCK\t0x1C\t \n#define FZA_TEST_IRQ_PRESENT\t0x1D\t \n#define FZA_TEST_RMC_BIST\t0x1E\t \n#define FZA_TEST_RMC_CSR\t0x1F\t \n#define FZA_TEST_RMC_ADDR_UNIQ\t0x20\t \n#define FZA_TEST_PM_DPATH\t0x21\t \n#define FZA_TEST_PM_ADDR\t0x22\t \n#define FZA_TEST_RES_23\t\t0x23\t \n#define FZA_TEST_PM_DESC\t0x24\t \n#define FZA_TEST_PM_OWN\t\t0x25\t \n#define FZA_TEST_PM_PARITY\t0x26\t \n#define FZA_TEST_PM_BSWAP\t0x27\t \n#define FZA_TEST_PM_WSWAP\t0x28\t \n#define FZA_TEST_PM_REF\t\t0x29\t \n#define FZA_TEST_PM_CSR\t\t0x2A\t \n#define FZA_TEST_PORT_STATUS\t0x2B\t \n#define FZA_TEST_HOST_IRQMASK\t0x2C\t \n#define FZA_TEST_TIMER_IRQ1\t0x2D\t \n#define FZA_TEST_FORCE_IRQ1\t0x2E\t \n#define FZA_TEST_TIMER_IRQ5\t0x2F\t \n#define FZA_TEST_FORCE_IRQ5\t0x30\t \n#define FZA_TEST_RES_31\t\t0x31\t \n#define FZA_TEST_IC_PRIO\t0x32\t \n#define FZA_TEST_PM_FULL\t0x33\t \n#define FZA_TEST_PMI_DMA\t0x34\t \n\n \n#define FZA_MASK_RESERVED\t0xf000\t \n#define FZA_MASK_DLU_DONE\t0x0800\t \n#define FZA_MASK_FLUSH_TX\t0x0400\t \n#define FZA_MASK_PM_PARITY_ERR\t0x0200\t \n#define FZA_MASK_HB_PARITY_ERR\t0x0100\t \n#define FZA_MASK_NXM_ERR\t0x0080\t \n#define FZA_MASK_LINK_ST_CHG\t0x0040\t \n#define FZA_MASK_STATE_CHG\t0x0020\t \n#define FZA_MASK_UNS_POLL\t0x0010\t \n#define FZA_MASK_CMD_DONE\t0x0008\t \n#define FZA_MASK_SMT_TX_POLL\t0x0004\t \n#define FZA_MASK_RCV_POLL\t0x0002\t \n#define FZA_MASK_TX_DONE\t0x0001\t \n\n \n#define FZA_MASK_NONE\t\t0x0000\n#define FZA_MASK_NORMAL\t\t\t\t\t\t\t\\\n\t\t((~(FZA_MASK_RESERVED | FZA_MASK_DLU_DONE |\t\t\\\n\t\t    FZA_MASK_PM_PARITY_ERR | FZA_MASK_HB_PARITY_ERR |\t\\\n\t\t    FZA_MASK_NXM_ERR)) & 0xffff)\n\n \n#define FZA_CONTROL_A_HB_PARITY_ERR\t0x8000\t \n#define FZA_CONTROL_A_NXM_ERR\t\t0x4000\t \n#define FZA_CONTROL_A_SMT_RX_OVFL\t0x0040\t \n#define FZA_CONTROL_A_FLUSH_DONE\t0x0020\t \n#define FZA_CONTROL_A_SHUT\t\t0x0010\t \n#define FZA_CONTROL_A_HALT\t\t0x0008\t \n#define FZA_CONTROL_A_CMD_POLL\t\t0x0004\t \n#define FZA_CONTROL_A_SMT_RX_POLL\t0x0002\t \n#define FZA_CONTROL_A_TX_POLL\t\t0x0001\t \n\n \n#define FZA_CONTROL_B_CONSOLE\t0x0002\t \n#define FZA_CONTROL_B_DRIVER\t0x0001\t \n#define FZA_CONTROL_B_IDLE\t0x0000\t \n\n#define FZA_RESET_PAD\t\t\t\t\t\t\t\\\n\t\t(FZA_REG_RESET - FZA_REG_BASE)\n#define FZA_INT_EVENT_PAD\t\t\t\t\t\t\\\n\t\t(FZA_REG_INT_EVENT - FZA_REG_RESET - sizeof(u16))\n#define FZA_CONTROL_A_PAD\t\t\t\t\t\t\\\n\t\t(FZA_REG_CONTROL_A - FZA_REG_INT_MASK - sizeof(u16))\n\n \nstruct fza_regs {\n\tu8  pad0[FZA_RESET_PAD];\n\tu16 reset;\t\t\t\t \n\tu8  pad1[FZA_INT_EVENT_PAD];\n\tu16 int_event;\t\t\t\t \n\tu16 status;\t\t\t\t \n\tu16 int_mask;\t\t\t\t \n\tu8  pad2[FZA_CONTROL_A_PAD];\n\tu16 control_a;\t\t\t\t \n\tu16 control_b;\t\t\t\t \n};\n\n \nstruct fza_ring_cmd {\n\tu32 cmd_own;\t\t \n\tu32 stat;\t\t \n\tu32 buffer;\t\t \n\tu32 pad0;\n};\n\n#define FZA_RING_CMD\t\t0x200400\t \n#define FZA_RING_CMD_SIZE\t0x40\t\t \n \n#define FZA_RING_CMD_MASK\t0x7fffffff\n#define FZA_RING_CMD_NOP\t0x00000000\t \n#define FZA_RING_CMD_INIT\t0x00000001\t \n#define FZA_RING_CMD_MODCAM\t0x00000002\t \n#define FZA_RING_CMD_PARAM\t0x00000003\t \n#define FZA_RING_CMD_MODPROM\t0x00000004\t \n#define FZA_RING_CMD_SETCHAR\t0x00000005\t \n#define FZA_RING_CMD_RDCNTR\t0x00000006\t \n#define FZA_RING_CMD_STATUS\t0x00000007\t \n#define FZA_RING_CMD_RDCAM\t0x00000008\t \n\n \n#define FZA_RING_STAT_SUCCESS\t0x00000000\n\n \nstruct fza_ring_uns {\n\tu32 own;\t\t \n\tu32 id;\t\t\t \n\tu32 buffer;\t\t \n\tu32 pad0;\t\t \n};\n\n#define FZA_RING_UNS\t\t0x200800\t \n#define FZA_RING_UNS_SIZE\t0x40\t\t \n \n#define FZA_RING_UNS_UND\t0x00000000\t \n#define FZA_RING_UNS_INIT_IN\t0x00000001\t \n#define FZA_RING_UNS_INIT_RX\t0x00000002\t \n#define FZA_RING_UNS_BEAC_IN\t0x00000003\t \n#define FZA_RING_UNS_DUP_ADDR\t0x00000004\t \n#define FZA_RING_UNS_DUP_TOK\t0x00000005\t \n#define FZA_RING_UNS_PURG_ERR\t0x00000006\t \n#define FZA_RING_UNS_STRIP_ERR\t0x00000007\t \n#define FZA_RING_UNS_OP_OSC\t0x00000008\t \n#define FZA_RING_UNS_BEAC_RX\t0x00000009\t \n#define FZA_RING_UNS_PCT_IN\t0x0000000a\t \n#define FZA_RING_UNS_PCT_RX\t0x0000000b\t \n#define FZA_RING_UNS_TX_UNDER\t0x0000000c\t \n#define FZA_RING_UNS_TX_FAIL\t0x0000000d\t \n#define FZA_RING_UNS_RX_OVER\t0x0000000e\t \n\n \nstruct fza_ring_rmc_tx {\n\tu32 rmc;\t\t \n\tu32 avl;\t\t \n\tu32 own;\t\t \n\tu32 pad0;\t\t \n};\n\n#define FZA_TX_BUFFER_ADDR(x)\t(0x200000 | (((x) & 0xffff) << 5))\n#define FZA_TX_BUFFER_SIZE\t512\nstruct fza_buffer_tx {\n\tu32 data[FZA_TX_BUFFER_SIZE / sizeof(u32)];\n};\n\n \n#define FZA_RING_TX_SOP\t\t0x80000000\t \n#define FZA_RING_TX_EOP\t\t0x40000000\t \n#define FZA_RING_TX_DTP\t\t0x20000000\t \n#define FZA_RING_TX_VBC\t\t0x10000000\t \n#define FZA_RING_TX_DCC_MASK\t0x0f000000\t \n#define FZA_RING_TX_DCC_SUCCESS\t0x01000000\t \n#define FZA_RING_TX_DCC_DTP_SOP\t0x02000000\t \n#define FZA_RING_TX_DCC_DTP\t0x04000000\t \n#define FZA_RING_TX_DCC_ABORT\t0x05000000\t \n#define FZA_RING_TX_DCC_PARITY\t0x06000000\t \n#define FZA_RING_TX_DCC_UNDRRUN\t0x07000000\t \n#define FZA_RING_TX_XPO_MASK\t0x003fe000\t \n\n \nstruct fza_ring_hst_rx {\n\tu32 buf0_own;\t\t \n\tu32 buffer1;\t\t \n\tu32 rmc;\t\t \n\tu32 pad0;\n};\n\n#define FZA_RX_BUFFER_SIZE\t(4096 + 512)\t \n\n \n#define FZA_RING_RX_SOP\t\t0x80000000\t \n#define FZA_RING_RX_EOP\t\t0x40000000\t \n#define FZA_RING_RX_FSC_MASK\t0x38000000\t \n#define FZA_RING_RX_FSB_MASK\t0x07c00000\t \n#define FZA_RING_RX_FSB_ERR\t0x04000000\t \n#define FZA_RING_RX_FSB_ADDR\t0x02000000\t \n#define FZA_RING_RX_FSB_COP\t0x01000000\t \n#define FZA_RING_RX_FSB_F0\t0x00800000\t \n#define FZA_RING_RX_FSB_F1\t0x00400000\t \n#define FZA_RING_RX_BAD\t\t0x00200000\t \n#define FZA_RING_RX_CRC\t\t0x00100000\t \n#define FZA_RING_RX_RRR_MASK\t0x000e0000\t \n#define FZA_RING_RX_RRR_OK\t0x00000000\t \n#define FZA_RING_RX_RRR_SADDR\t0x00020000\t \n#define FZA_RING_RX_RRR_DADDR\t0x00040000\t \n#define FZA_RING_RX_RRR_ABORT\t0x00060000\t \n#define FZA_RING_RX_RRR_LENGTH\t0x00080000\t \n#define FZA_RING_RX_RRR_FRAG\t0x000a0000\t \n#define FZA_RING_RX_RRR_FORMAT\t0x000c0000\t \n#define FZA_RING_RX_RRR_RESET\t0x000e0000\t \n#define FZA_RING_RX_DA_MASK\t0x00018000\t \n#define FZA_RING_RX_DA_NONE\t0x00000000\t \n#define FZA_RING_RX_DA_PROM\t0x00008000\t \n#define FZA_RING_RX_DA_CAM\t0x00010000\t \n#define FZA_RING_RX_DA_LOCAL\t0x00018000\t \n#define FZA_RING_RX_SA_MASK\t0x00006000\t \n#define FZA_RING_RX_SA_NONE\t0x00000000\t \n#define FZA_RING_RX_SA_ALIAS\t0x00002000\t \n#define FZA_RING_RX_SA_CAM\t0x00004000\t \n#define FZA_RING_RX_SA_LOCAL\t0x00006000\t \n\n \nstruct fza_ring_smt {\n\tu32 own;\t\t \n\tu32 rmc;\t\t \n\tu32 buffer;\t\t \n\tu32 pad0;\t\t \n};\n\n \n#define FZA_RING_OWN_MASK\t0x80000000\n#define FZA_RING_OWN_FZA\t0x00000000\t \n#define FZA_RING_OWN_HOST\t0x80000000\t \n#define FZA_RING_TX_OWN_RMC\t0x80000000\t \n#define FZA_RING_TX_OWN_HOST\t0x00000000\t \n\n \n#define FZA_RING_PBC_MASK\t0x00001fff\t \n\n \n\nstruct fza_counter {\n\tu32 msw;\n\tu32 lsw;\n};\n\nstruct fza_counters {\n\tstruct fza_counter sys_buf;\t \n\tstruct fza_counter tx_under;\t \n\tstruct fza_counter tx_fail;\t \n\tstruct fza_counter rx_over;\t \n\tstruct fza_counter frame_cnt;\t \n\tstruct fza_counter error_cnt;\t \n\tstruct fza_counter lost_cnt;\t \n\tstruct fza_counter rinit_in;\t \n\tstruct fza_counter rinit_rx;\t \n\tstruct fza_counter beac_in;\t \n\tstruct fza_counter dup_addr;\t \n\tstruct fza_counter dup_tok;\t \n\tstruct fza_counter purg_err;\t \n\tstruct fza_counter strip_err;\t \n\tstruct fza_counter pct_in;\t \n\tstruct fza_counter pct_rx;\t \n\tstruct fza_counter lem_rej;\t \n\tstruct fza_counter tne_rej;\t \n\tstruct fza_counter lem_event;\t \n\tstruct fza_counter lct_rej;\t \n\tstruct fza_counter conn_cmpl;\t \n\tstruct fza_counter el_buf;\t \n};\n\n \n\n \nstruct fza_cmd_init {\n\tu32 tx_mode;\t\t\t \n\tu32 hst_rx_size;\t\t \n\n\tstruct fza_counters counters;\t \n\n\tu8 rmc_rev[4];\t\t\t \n\tu8 rom_rev[4];\t\t\t \n\tu8 fw_rev[4];\t\t\t \n\n\tu32 mop_type;\t\t\t \n\n\tu32 hst_rx;\t\t\t \n\tu32 rmc_tx;\t\t\t \n\tu32 rmc_tx_size;\t\t \n\tu32 smt_tx;\t\t\t \n\tu32 smt_tx_size;\t\t \n\tu32 smt_rx;\t\t\t \n\tu32 smt_rx_size;\t\t \n\n\tu32 hw_addr[2];\t\t\t \n\n\tu32 def_t_req;\t\t\t \n\tu32 def_tvx;\t\t\t \n\tu32 def_t_max;\t\t\t \n\tu32 lem_threshold;\t\t \n\tu32 def_station_id[2];\t\t \n\n\tu32 pmd_type_alt;\t\t \n\n\tu32 smt_ver;\t\t\t \n\n\tu32 rtoken_timeout;\t\t \n\tu32 ring_purger;\t\t \n\n\tu32 smt_ver_max;\t\t \n\tu32 smt_ver_min;\t\t \n\tu32 pmd_type;\t\t\t \n};\n\n \n#define FZA_PMD_TYPE_MMF\t  0\t \n#define FZA_PMD_TYPE_TW\t\t101\t \n#define FZA_PMD_TYPE_STP\t102\t \n\n \n#define FZA_CMD_CAM_SIZE\t64\t\t \nstruct fza_cmd_cam {\n\tu32 hw_addr[FZA_CMD_CAM_SIZE][2];\t \n};\n\n \nstruct fza_cmd_param {\n\tu32 loop_mode;\t\t\t \n\tu32 t_max;\t\t\t \n\tu32 t_req;\t\t\t \n\tu32 tvx;\t\t\t \n\tu32 lem_threshold;\t\t \n\tu32 station_id[2];\t\t \n\tu32 rtoken_timeout;\t\t \n\tu32 ring_purger;\t\t \n};\n\n \n#define FZA_LOOP_NORMAL\t\t0\n#define FZA_LOOP_INTERN\t\t1\n#define FZA_LOOP_EXTERN\t\t2\n\n \nstruct fza_cmd_modprom {\n\tu32 llc_prom;\t\t\t \n\tu32 smt_prom;\t\t\t \n\tu32 llc_multi;\t\t\t \n\tu32 llc_bcast;\t\t\t \n};\n\n \nstruct fza_cmd_setchar {\n\tu32 t_max;\t\t\t \n\tu32 t_req;\t\t\t \n\tu32 tvx;\t\t\t \n\tu32 lem_threshold;\t\t \n\tu32 rtoken_timeout;\t\t \n\tu32 ring_purger;\t\t \n};\n\n \nstruct fza_cmd_rdcntr {\n\tstruct fza_counters counters;\t \n};\n\n \nstruct fza_cmd_status {\n\tu32 led_state;\t\t\t \n\tu32 rmt_state;\t\t\t \n\tu32 link_state;\t\t\t \n\tu32 dup_addr;\t\t\t \n\tu32 ring_purger;\t\t \n\tu32 t_neg;\t\t\t \n\tu32 una[2];\t\t\t \n\tu32 una_timeout;\t\t \n\tu32 strip_mode;\t\t\t \n\tu32 yield_mode;\t\t\t \n\tu32 phy_state;\t\t\t \n\tu32 neigh_phy;\t\t\t \n\tu32 reject;\t\t\t \n\tu32 phy_lee;\t\t\t \n\tu32 una_old[2];\t\t\t \n\tu32 rmt_mac;\t\t\t \n\tu32 ring_err;\t\t\t \n\tu32 beac_rx[2];\t\t\t \n\tu32 un_dup_addr;\t\t \n\tu32 dna[2];\t\t\t \n\tu32 dna_old[2];\t\t\t \n};\n\n \nunion fza_cmd_buf {\n\tstruct fza_cmd_init init;\n\tstruct fza_cmd_cam cam;\n\tstruct fza_cmd_param param;\n\tstruct fza_cmd_modprom modprom;\n\tstruct fza_cmd_setchar setchar;\n\tstruct fza_cmd_rdcntr rdcntr;\n\tstruct fza_cmd_status status;\n};\n\n \n\n \n#define FZA_PRH0_FMT_TYPE_MASK\t0xc0\t \n#define FZA_PRH0_TOK_TYPE_MASK\t0x30\t \n#define FZA_PRH0_TKN_TYPE_ANY\t0x30\t \n#define FZA_PRH0_TKN_TYPE_UNR\t0x20\t \n#define FZA_PRH0_TKN_TYPE_RST\t0x10\t \n#define FZA_PRH0_TKN_TYPE_IMM\t0x00\t \n#define FZA_PRH0_FRAME_MASK\t0x08\t \n#define FZA_PRH0_FRAME_SYNC\t0x08\t \n#define FZA_PRH0_FRAME_ASYNC\t0x00\t \n#define FZA_PRH0_MODE_MASK\t0x04\t \n#define FZA_PRH0_MODE_IMMED\t0x04\t \n#define FZA_PRH0_MODE_NORMAL\t0x00\t \n#define FZA_PRH0_SF_MASK\t0x02\t \n#define FZA_PRH0_SF_FIRST\t0x02\t \n#define FZA_PRH0_SF_NORMAL\t0x00\t \n#define FZA_PRH0_BCN_MASK\t0x01\t \n#define FZA_PRH0_BCN_BEACON\t0x01\t \n#define FZA_PRH0_BCN_DATA\t0x01\t \n \n\t\t\t\t\t \n#define FZA_PRH1_SL_MASK\t0x40\t \n#define FZA_PRH1_SL_LAST\t0x40\t \n#define FZA_PRH1_SL_NORMAL\t0x00\t \n#define FZA_PRH1_CRC_MASK\t0x20\t \n#define FZA_PRH1_CRC_NORMAL\t0x20\t \n#define FZA_PRH1_CRC_SKIP\t0x00\t \n#define FZA_PRH1_TKN_SEND_MASK\t0x18\t \n#define FZA_PRH1_TKN_SEND_ORIG\t0x18\t \n#define FZA_PRH1_TKN_SEND_RST\t0x10\t \n#define FZA_PRH1_TKN_SEND_UNR\t0x08\t \n#define FZA_PRH1_TKN_SEND_NONE\t0x00\t \n#define FZA_PRH1_EXTRA_FS_MASK\t0x07\t \n#define FZA_PRH1_EXTRA_FS_ST\t0x07\t \n#define FZA_PRH1_EXTRA_FS_SS\t0x06\t \n#define FZA_PRH1_EXTRA_FS_SR\t0x05\t \n#define FZA_PRH1_EXTRA_FS_NONE1\t0x04\t \n#define FZA_PRH1_EXTRA_FS_RT\t0x03\t \n#define FZA_PRH1_EXTRA_FS_RS\t0x02\t \n#define FZA_PRH1_EXTRA_FS_RR\t0x01\t \n#define FZA_PRH1_EXTRA_FS_NONE\t0x00\t \n \n#define FZA_PRH2_NORMAL\t\t0x00\t \n\n \n#define FZA_PRH0_LLC\t\t(FZA_PRH0_TKN_TYPE_UNR)\n#define FZA_PRH1_LLC\t\t(FZA_PRH1_CRC_NORMAL | FZA_PRH1_TKN_SEND_UNR)\n#define FZA_PRH2_LLC\t\t(FZA_PRH2_NORMAL)\n\n \n#define FZA_PRH0_SMT\t\t(FZA_PRH0_TKN_TYPE_UNR)\n#define FZA_PRH1_SMT\t\t(FZA_PRH1_CRC_NORMAL | FZA_PRH1_TKN_SEND_UNR)\n#define FZA_PRH2_SMT\t\t(FZA_PRH2_NORMAL)\n\n#if ((FZA_RING_RX_SIZE) < 2) || ((FZA_RING_RX_SIZE) > 256)\n# error FZA_RING_RX_SIZE has to be from 2 up to 256\n#endif\n#if ((FZA_RING_TX_MODE) != 0) && ((FZA_RING_TX_MODE) != 1)\n# error FZA_RING_TX_MODE has to be either 0 or 1\n#endif\n\n#define FZA_RING_TX_SIZE (512 << (FZA_RING_TX_MODE))\n\nstruct fza_private {\n\tstruct device *bdev;\t\t \n\tconst char *name;\t\t \n\tvoid __iomem *mmio;\t\t \n\tstruct fza_regs __iomem *regs;\t \n\n\tstruct sk_buff *rx_skbuff[FZA_RING_RX_SIZE];\n\t\t\t\t\t \n\tdma_addr_t rx_dma[FZA_RING_RX_SIZE];\n\t\t\t\t\t \n\n\tstruct fza_ring_cmd __iomem *ring_cmd;\n\t\t\t\t\t \n\tint ring_cmd_index;\t\t \n\tstruct fza_ring_uns __iomem *ring_uns;\n\t\t\t\t\t \n\tint ring_uns_index;\t\t \n\n\tstruct fza_ring_rmc_tx __iomem *ring_rmc_tx;\n\t\t\t\t\t \n\tint ring_rmc_tx_size;\t\t \n\tint ring_rmc_tx_index;\t\t \n\tint ring_rmc_txd_index;\t\t \n\n\tstruct fza_ring_hst_rx __iomem *ring_hst_rx;\n\t\t\t\t\t \n\tint ring_hst_rx_size;\t\t \n\tint ring_hst_rx_index;\t\t \n\n\tstruct fza_ring_smt __iomem *ring_smt_tx;\n\t\t\t\t\t \n\tint ring_smt_tx_size;\t\t \n\tint ring_smt_tx_index;\t\t \n\n\tstruct fza_ring_smt __iomem *ring_smt_rx;\n\t\t\t\t\t \n\tint ring_smt_rx_size;\t\t \n\tint ring_smt_rx_index;\t\t \n\n\tstruct fza_buffer_tx __iomem *buffer_tx;\n\t\t\t\t\t \n\n\tuint state;\t\t\t \n\n\tspinlock_t lock;\t\t \n\tuint int_mask;\t\t\t \n\n\tint cmd_done_flag;\t\t \n\twait_queue_head_t cmd_done_wait;\n\n\tint state_chg_flag;\t\t \n\twait_queue_head_t state_chg_wait;\n\n\tstruct timer_list reset_timer;\t \n\tint timer_state;\t\t \n\n\tint queue_active;\t\t \n\n\tstruct net_device_stats stats;\n\n\tuint irq_count_flush_tx;\t \n\tuint irq_count_uns_poll;\t \n\tuint irq_count_smt_tx_poll;\t \n\tuint irq_count_rx_poll;\t\t \n\tuint irq_count_tx_done;\t\t \n\tuint irq_count_cmd_done;\t \n\tuint irq_count_state_chg;\t \n\tuint irq_count_link_st_chg;\t \n\n\tuint t_max;\t\t\t \n\tuint t_req;\t\t\t \n\tuint tvx;\t\t\t \n\tuint lem_threshold;\t\t \n\tuint station_id[2];\t\t \n\tuint rtoken_timeout;\t\t \n\tuint ring_purger;\t\t \n};\n\nstruct fza_fddihdr {\n\tu8 pa[2];\t\t\t \n\tu8 sd;\t\t\t\t \n\tstruct fddihdr hdr;\n} __packed;\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}