clk 1 std_logic bool
rst 1 std_logic sc_logic
input_rsc_dat 4096 std_logic_vector sc_lv
input_rsc_triosy_lz 1 std_logic sc_logic
output_rsc_dat 4096 std_logic_vector sc_lv
output_rsc_triosy_lz 1 std_logic sc_logic
