TimeQuest Timing Analyzer report for lab11step2
Thu Nov 16 13:15:20 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst|inst10'
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst|inst10'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst|inst10'
 24. Slow 1200mV 0C Model Setup: 'CLK'
 25. Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst|inst10'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst|inst10'
 34. Fast 1200mV 0C Model Setup: 'CLK'
 35. Fast 1200mV 0C Model Hold: 'CLK'
 36. Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst|inst10'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                               ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Standard Edition ;
; Timing Analyzer       ; TimeQuest                                               ;
; Revision Name         ; lab11step2                                              ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; CLK                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                             ;
; clock_divider_1024:inst1|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_1024:inst1|inst10 } ;
; clock_divider_1024:inst|inst10  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_1024:inst|inst10 }  ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 302.66 MHz ; 302.66 MHz      ; clock_divider_1024:inst|inst10 ;                                                               ;
; 303.21 MHz ; 250.0 MHz       ; CLK                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clock_divider_1024:inst|inst10 ; -2.304 ; -7.012        ;
; CLK                            ; -2.298 ; -6.881        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLK                            ; 0.402 ; 0.000         ;
; clock_divider_1024:inst|inst10 ; 0.402 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -3.000 ; -15.850       ;
; clock_divider_1024:inst|inst10  ; -1.285 ; -12.850       ;
; clock_divider_1024:inst1|inst10 ; -1.285 ; -1.285        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_1024:inst|inst10'                                                                                                                          ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; -2.304 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 3.221      ;
; -2.272 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 3.189      ;
; -2.146 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 3.063      ;
; -2.006 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 2.923      ;
; -1.889 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 2.806      ;
; -1.881 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 2.798      ;
; -1.755 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 2.672      ;
; -1.501 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 2.418      ;
; -1.487 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 2.404      ;
; -1.103 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.500        ; 2.883      ; 4.726      ;
; -0.970 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.887      ;
; -0.970 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.887      ;
; -0.938 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.855      ;
; -0.938 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.855      ;
; -0.812 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.729      ;
; -0.812 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.729      ;
; -0.672 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.589      ;
; -0.672 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.589      ;
; -0.623 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 1.000        ; 2.883      ; 4.746      ;
; -0.592 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.509      ;
; -0.587 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.504      ;
; -0.585 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.502      ;
; -0.560 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.477      ;
; -0.555 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.472      ;
; -0.555 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.472      ;
; -0.555 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.472      ;
; -0.553 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.470      ;
; -0.547 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.464      ;
; -0.547 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.464      ;
; -0.546 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.463      ;
; -0.434 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.351      ;
; -0.429 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.346      ;
; -0.427 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.344      ;
; -0.421 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.338      ;
; -0.421 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.338      ;
; -0.294 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.211      ;
; -0.289 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.206      ;
; -0.287 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.204      ;
; -0.261 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.178      ;
; -0.197 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.114      ;
; -0.195 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.112      ;
; -0.190 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.107      ;
; -0.186 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.103      ;
; -0.172 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.089      ;
; -0.171 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 1.088      ;
; 0.097  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.820      ;
; 0.098  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.819      ;
; 0.152  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.081     ; 0.765      ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                               ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.298 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 3.215      ;
; -2.276 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 3.193      ;
; -2.150 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 3.067      ;
; -2.031 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 2.948      ;
; -2.010 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 2.927      ;
; -1.880 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 2.797      ;
; -1.788 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 2.705      ;
; -1.517 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 2.434      ;
; -1.504 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 2.421      ;
; -1.412 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; 0.500        ; 2.979      ; 5.111      ;
; -0.954 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.871      ;
; -0.932 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; 1.000        ; 2.979      ; 5.131      ;
; -0.932 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.849      ;
; -0.929 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.846      ;
; -0.907 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.824      ;
; -0.806 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.723      ;
; -0.781 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.698      ;
; -0.687 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.604      ;
; -0.666 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.583      ;
; -0.641 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.558      ;
; -0.595 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.512      ;
; -0.593 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.510      ;
; -0.593 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.510      ;
; -0.586 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.503      ;
; -0.573 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.490      ;
; -0.571 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.488      ;
; -0.571 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.488      ;
; -0.554 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.471      ;
; -0.536 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.453      ;
; -0.447 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.364      ;
; -0.445 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.362      ;
; -0.445 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.362      ;
; -0.444 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.361      ;
; -0.419 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.336      ;
; -0.346 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.263      ;
; -0.345 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.262      ;
; -0.333 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.250      ;
; -0.332 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.249      ;
; -0.307 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.224      ;
; -0.305 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.222      ;
; -0.305 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.222      ;
; -0.240 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.157      ;
; -0.193 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.110      ;
; -0.173 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 1.090      ;
; -0.062 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.979      ;
; 0.082  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.835      ;
; 0.083  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.834      ;
; 0.152  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 1.000        ; -0.081     ; 0.765      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                               ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.402 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.442 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.709      ;
; 0.443 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.710      ;
; 0.614 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.881      ;
; 0.647 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.914      ;
; 0.661 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.928      ;
; 0.719 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.986      ;
; 0.819 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.086      ;
; 0.819 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.086      ;
; 0.821 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.088      ;
; 0.824 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.091      ;
; 0.829 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.096      ;
; 0.840 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.107      ;
; 0.840 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.107      ;
; 0.921 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.188      ;
; 0.921 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.188      ;
; 0.923 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.190      ;
; 0.926 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.193      ;
; 0.949 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.216      ;
; 1.008 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.275      ;
; 1.027 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.294      ;
; 1.027 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.294      ;
; 1.027 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.294      ;
; 1.029 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.296      ;
; 1.029 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.296      ;
; 1.029 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.296      ;
; 1.031 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.298      ;
; 1.091 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.358      ;
; 1.101 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.368      ;
; 1.170 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.437      ;
; 1.170 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.437      ;
; 1.193 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.460      ;
; 1.264 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; 0.000        ; 3.092      ; 4.804      ;
; 1.272 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.539      ;
; 1.299 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.566      ;
; 1.301 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.568      ;
; 1.378 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.645      ;
; 1.380 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.647      ;
; 1.755 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; -0.500       ; 3.092      ; 4.795      ;
; 1.857 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 2.124      ;
; 1.864 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 2.131      ;
; 2.108 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 2.375      ;
; 2.190 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 2.457      ;
; 2.352 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 2.619      ;
; 2.352 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 2.619      ;
; 2.454 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 2.721      ;
; 2.560 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 2.827      ;
; 2.562 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 2.829      ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_1024:inst|inst10'                                                                                                                          ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; 0.402 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.674      ;
; 0.434 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.701      ;
; 0.434 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.701      ;
; 0.645 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.913      ;
; 0.654 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.921      ;
; 0.658 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 0.926      ;
; 0.808 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.075      ;
; 0.810 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.077      ;
; 0.814 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.081      ;
; 0.907 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.174      ;
; 0.908 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.175      ;
; 0.910 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.177      ;
; 0.912 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.179      ;
; 0.916 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.183      ;
; 0.996 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.000        ; 3.023      ; 4.447      ;
; 0.996 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.263      ;
; 0.997 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.264      ;
; 1.013 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.280      ;
; 1.014 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.281      ;
; 1.014 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.281      ;
; 1.016 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.283      ;
; 1.020 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.287      ;
; 1.020 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.287      ;
; 1.022 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.289      ;
; 1.026 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.293      ;
; 1.065 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.332      ;
; 1.177 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.444      ;
; 1.178 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.445      ;
; 1.279 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.546      ;
; 1.280 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.547      ;
; 1.383 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.650      ;
; 1.384 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.651      ;
; 1.389 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.656      ;
; 1.390 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 1.657      ;
; 1.463 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; -0.500       ; 3.023      ; 4.414      ;
; 1.836 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 2.103      ;
; 1.846 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 2.113      ;
; 2.097 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 2.364      ;
; 2.186 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 2.453      ;
; 2.203 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 2.470      ;
; 2.367 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 2.634      ;
; 2.469 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 2.736      ;
; 2.573 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 2.840      ;
; 2.579 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.081      ; 2.846      ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 330.47 MHz ; 330.47 MHz      ; clock_divider_1024:inst|inst10 ;                                                               ;
; 331.9 MHz  ; 250.0 MHz       ; CLK                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clock_divider_1024:inst|inst10 ; -2.026 ; -5.518        ;
; CLK                            ; -2.013 ; -5.454        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clock_divider_1024:inst|inst10 ; 0.353 ; 0.000         ;
; CLK                            ; 0.354 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -3.000 ; -15.850       ;
; clock_divider_1024:inst|inst10  ; -1.285 ; -12.850       ;
; clock_divider_1024:inst1|inst10 ; -1.285 ; -1.285        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_1024:inst|inst10'                                                                                                                           ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; -2.026 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 2.952      ;
; -1.994 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 2.920      ;
; -1.887 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 2.813      ;
; -1.759 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 2.685      ;
; -1.648 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 2.574      ;
; -1.643 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 2.569      ;
; -1.536 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 2.462      ;
; -1.300 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 2.226      ;
; -1.287 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 2.213      ;
; -0.952 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.500        ; 2.593      ; 4.267      ;
; -0.778 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.704      ;
; -0.778 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.704      ;
; -0.746 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.672      ;
; -0.746 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.672      ;
; -0.639 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.565      ;
; -0.639 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.565      ;
; -0.620 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 1.000        ; 2.593      ; 4.435      ;
; -0.511 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.437      ;
; -0.511 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.437      ;
; -0.438 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.364      ;
; -0.432 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.358      ;
; -0.431 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.357      ;
; -0.419 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.345      ;
; -0.406 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.332      ;
; -0.400 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.326      ;
; -0.400 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.326      ;
; -0.400 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.326      ;
; -0.399 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.325      ;
; -0.395 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.321      ;
; -0.395 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.321      ;
; -0.299 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.225      ;
; -0.293 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.219      ;
; -0.292 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.218      ;
; -0.288 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.214      ;
; -0.288 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.214      ;
; -0.171 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.097      ;
; -0.165 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.091      ;
; -0.164 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.090      ;
; -0.134 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.060      ;
; -0.082 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.008      ;
; -0.080 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 1.006      ;
; -0.072 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.998      ;
; -0.068 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.994      ;
; -0.056 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.982      ;
; -0.056 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.982      ;
; 0.182  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.744      ;
; 0.183  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.743      ;
; 0.243  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.073     ; 0.683      ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.013 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 2.940      ;
; -1.992 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 2.919      ;
; -1.886 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 2.813      ;
; -1.767 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 2.694      ;
; -1.757 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 2.684      ;
; -1.636 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 2.563      ;
; -1.560 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 2.487      ;
; -1.309 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 2.236      ;
; -1.299 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 2.226      ;
; -1.216 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; 0.500        ; 2.708      ; 4.626      ;
; -0.885 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; 1.000        ; 2.708      ; 4.795      ;
; -0.760 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.687      ;
; -0.739 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.666      ;
; -0.727 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.654      ;
; -0.706 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.633      ;
; -0.633 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.560      ;
; -0.600 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.527      ;
; -0.514 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.441      ;
; -0.504 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.431      ;
; -0.471 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.398      ;
; -0.451 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.378      ;
; -0.437 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.364      ;
; -0.436 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.363      ;
; -0.435 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.362      ;
; -0.416 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.343      ;
; -0.415 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.342      ;
; -0.414 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.341      ;
; -0.406 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.333      ;
; -0.383 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.310      ;
; -0.310 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.237      ;
; -0.309 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.236      ;
; -0.308 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.235      ;
; -0.307 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.234      ;
; -0.284 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.211      ;
; -0.206 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.133      ;
; -0.206 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.133      ;
; -0.195 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.122      ;
; -0.193 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.120      ;
; -0.181 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.108      ;
; -0.180 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.107      ;
; -0.179 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.106      ;
; -0.111 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.038      ;
; -0.075 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 1.002      ;
; -0.056 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.983      ;
; 0.044  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.883      ;
; 0.167  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.760      ;
; 0.168  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.759      ;
; 0.244  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 1.000        ; -0.072     ; 0.683      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_1024:inst|inst10'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; 0.353 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.608      ;
; 0.391 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.635      ;
; 0.392 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.636      ;
; 0.589 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.833      ;
; 0.590 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.834      ;
; 0.598 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.842      ;
; 0.601 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.848      ;
; 0.738 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.982      ;
; 0.740 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.984      ;
; 0.744 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 0.988      ;
; 0.827 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.071      ;
; 0.827 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.071      ;
; 0.829 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.073      ;
; 0.831 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.075      ;
; 0.835 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.079      ;
; 0.906 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.150      ;
; 0.906 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.150      ;
; 0.921 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.165      ;
; 0.921 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.165      ;
; 0.921 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.165      ;
; 0.923 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.167      ;
; 0.927 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.171      ;
; 0.929 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.173      ;
; 0.931 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.175      ;
; 0.935 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.179      ;
; 0.983 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.227      ;
; 0.985 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.000        ; 2.719      ; 4.098      ;
; 1.080 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.324      ;
; 1.080 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.324      ;
; 1.171 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.415      ;
; 1.171 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.415      ;
; 1.263 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.507      ;
; 1.263 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.507      ;
; 1.271 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.515      ;
; 1.271 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.515      ;
; 1.355 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; -0.500       ; 2.719      ; 3.968      ;
; 1.678 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.922      ;
; 1.688 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 1.932      ;
; 1.887 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 2.131      ;
; 1.966 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 2.210      ;
; 1.981 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 2.225      ;
; 2.140 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 2.384      ;
; 2.231 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 2.475      ;
; 2.323 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 2.567      ;
; 2.331 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.073      ; 2.575      ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.354 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.402 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.645      ;
; 0.403 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.646      ;
; 0.569 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.812      ;
; 0.592 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.835      ;
; 0.604 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.847      ;
; 0.657 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.900      ;
; 0.749 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.992      ;
; 0.750 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.993      ;
; 0.751 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.994      ;
; 0.763 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.006      ;
; 0.767 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.010      ;
; 0.779 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.022      ;
; 0.780 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.023      ;
; 0.841 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.084      ;
; 0.842 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.085      ;
; 0.843 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.086      ;
; 0.846 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.089      ;
; 0.867 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.110      ;
; 0.918 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.161      ;
; 0.933 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.176      ;
; 0.935 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.178      ;
; 0.936 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.179      ;
; 0.937 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.180      ;
; 0.938 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.181      ;
; 0.939 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.182      ;
; 0.940 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.183      ;
; 0.997 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.240      ;
; 1.019 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.262      ;
; 1.074 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.317      ;
; 1.075 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.318      ;
; 1.089 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.332      ;
; 1.166 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.409      ;
; 1.183 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.426      ;
; 1.186 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.429      ;
; 1.209 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; 0.000        ; 2.808      ; 4.431      ;
; 1.260 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.503      ;
; 1.263 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.506      ;
; 1.579 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; -0.500       ; 2.808      ; 4.301      ;
; 1.680 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.923      ;
; 1.687 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.930      ;
; 1.900 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 2.143      ;
; 1.972 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 2.215      ;
; 2.128 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 2.371      ;
; 2.129 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 2.372      ;
; 2.220 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 2.463      ;
; 2.314 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 2.557      ;
; 2.317 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 2.560      ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clock_divider_1024:inst|inst10 ; -0.663 ; -0.663        ;
; CLK                            ; -0.646 ; -0.646        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLK                            ; 0.181 ; 0.000         ;
; clock_divider_1024:inst|inst10 ; 0.181 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -3.000 ; -13.620       ;
; clock_divider_1024:inst|inst10  ; -1.000 ; -10.000       ;
; clock_divider_1024:inst1|inst10 ; -1.000 ; -1.000        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_1024:inst|inst10'                                                                                                                           ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; -0.663 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 1.608      ;
; -0.647 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 1.592      ;
; -0.574 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 1.519      ;
; -0.511 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 1.456      ;
; -0.458 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 1.403      ;
; -0.449 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 1.394      ;
; -0.398 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.500        ; 1.506      ; 2.506      ;
; -0.380 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 1.325      ;
; -0.260 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 1.205      ;
; -0.253 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 1.198      ;
; 0.027  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.918      ;
; 0.027  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.918      ;
; 0.043  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.902      ;
; 0.043  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.902      ;
; 0.116  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.829      ;
; 0.116  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.829      ;
; 0.179  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.766      ;
; 0.179  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.766      ;
; 0.214  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.731      ;
; 0.218  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.727      ;
; 0.220  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.725      ;
; 0.228  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.717      ;
; 0.230  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.715      ;
; 0.232  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.713      ;
; 0.232  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.713      ;
; 0.234  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.711      ;
; 0.236  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.709      ;
; 0.241  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.704      ;
; 0.241  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.704      ;
; 0.297  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 1.000        ; 1.506      ; 2.311      ;
; 0.303  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.642      ;
; 0.307  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.638      ;
; 0.309  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.636      ;
; 0.310  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.635      ;
; 0.310  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.635      ;
; 0.366  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.579      ;
; 0.370  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.575      ;
; 0.372  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.573      ;
; 0.381  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.564      ;
; 0.411  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.534      ;
; 0.412  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.533      ;
; 0.415  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.530      ;
; 0.418  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.527      ;
; 0.424  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.521      ;
; 0.426  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.519      ;
; 0.561  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.384      ;
; 0.562  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.383      ;
; 0.586  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 1.000        ; -0.042     ; 0.359      ;
+--------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.646 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 1.591      ;
; -0.638 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 1.583      ;
; -0.568 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 1.513      ;
; -0.559 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; 0.500        ; 1.598      ; 2.739      ;
; -0.523 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 1.468      ;
; -0.504 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 1.449      ;
; -0.448 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 1.393      ;
; -0.392 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 1.337      ;
; -0.267 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 1.212      ;
; -0.264 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 1.209      ;
; 0.046  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.899      ;
; 0.053  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.892      ;
; 0.054  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.891      ;
; 0.061  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.884      ;
; 0.124  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.821      ;
; 0.131  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.814      ;
; 0.158  ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; 1.000        ; 1.598      ; 2.522      ;
; 0.169  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.776      ;
; 0.188  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.757      ;
; 0.195  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.750      ;
; 0.206  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.739      ;
; 0.220  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.725      ;
; 0.221  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.724      ;
; 0.221  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.724      ;
; 0.228  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.717      ;
; 0.229  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.716      ;
; 0.229  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.716      ;
; 0.244  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.701      ;
; 0.247  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.698      ;
; 0.298  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.647      ;
; 0.299  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.646      ;
; 0.299  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.646      ;
; 0.300  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.645      ;
; 0.312  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.633      ;
; 0.333  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.612      ;
; 0.333  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.612      ;
; 0.340  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.605      ;
; 0.342  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.603      ;
; 0.362  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.583      ;
; 0.363  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.582      ;
; 0.363  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.582      ;
; 0.392  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.553      ;
; 0.413  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.532      ;
; 0.426  ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.519      ;
; 0.474  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.471      ;
; 0.551  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.394      ;
; 0.553  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.392      ;
; 0.586  ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 1.000        ; -0.042     ; 0.359      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.181 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst1  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.201 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.327      ;
; 0.201 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst2  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.327      ;
; 0.274 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.400      ;
; 0.295 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.421      ;
; 0.304 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.430      ;
; 0.330 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.456      ;
; 0.369 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.495      ;
; 0.370 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.496      ;
; 0.370 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.496      ;
; 0.371 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.497      ;
; 0.372 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst3  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.498      ;
; 0.377 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.503      ;
; 0.377 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.503      ;
; 0.419 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.545      ;
; 0.420 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.546      ;
; 0.421 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.547      ;
; 0.421 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.547      ;
; 0.429 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; 0.000        ; 1.660      ; 2.308      ;
; 0.439 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.565      ;
; 0.460 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.586      ;
; 0.471 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.597      ;
; 0.472 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst7  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.598      ;
; 0.472 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.598      ;
; 0.473 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst6  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.599      ;
; 0.473 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.599      ;
; 0.474 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst5  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.600      ;
; 0.479 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.605      ;
; 0.490 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst4  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.616      ;
; 0.498 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.624      ;
; 0.524 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.651      ;
; 0.548 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.674      ;
; 0.574 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.700      ;
; 0.600 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.726      ;
; 0.601 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst8  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.727      ;
; 0.626 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.752      ;
; 0.627 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst9  ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.753      ;
; 0.853 ; clock_divider_1024:inst|inst9  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.979      ;
; 0.856 ; clock_divider_1024:inst|inst8  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 0.982      ;
; 0.981 ; clock_divider_1024:inst|inst6  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 1.107      ;
; 1.020 ; clock_divider_1024:inst|inst5  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 1.146      ;
; 1.084 ; clock_divider_1024:inst|inst3  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 1.210      ;
; 1.085 ; clock_divider_1024:inst|inst7  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 1.211      ;
; 1.119 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; clock_divider_1024:inst|inst10 ; CLK         ; -0.500       ; 1.660      ; 2.498      ;
; 1.134 ; clock_divider_1024:inst|inst4  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 1.260      ;
; 1.186 ; clock_divider_1024:inst|inst2  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 1.312      ;
; 1.187 ; clock_divider_1024:inst|inst1  ; clock_divider_1024:inst|inst10 ; CLK                            ; CLK         ; 0.000        ; 0.042      ; 1.313      ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_1024:inst|inst10'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+
; 0.181 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.314      ;
; 0.195 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.321      ;
; 0.196 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.322      ;
; 0.294 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.421      ;
; 0.299 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.425      ;
; 0.302 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.430      ;
; 0.324 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 0.000        ; 1.579      ; 2.102      ;
; 0.363 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.489      ;
; 0.364 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.490      ;
; 0.368 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.494      ;
; 0.411 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.537      ;
; 0.411 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.537      ;
; 0.412 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.538      ;
; 0.413 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.539      ;
; 0.417 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.543      ;
; 0.455 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.581      ;
; 0.463 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.590      ;
; 0.465 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.591      ;
; 0.465 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.591      ;
; 0.468 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.594      ;
; 0.470 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.596      ;
; 0.471 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.597      ;
; 0.474 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.600      ;
; 0.475 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.601      ;
; 0.530 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.656      ;
; 0.530 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.656      ;
; 0.579 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.705      ;
; 0.579 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.705      ;
; 0.630 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.756      ;
; 0.630 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.756      ;
; 0.637 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.763      ;
; 0.637 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.763      ;
; 0.840 ; clock_divider_1024:inst1|inst9  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.966      ;
; 0.846 ; clock_divider_1024:inst1|inst8  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 0.972      ;
; 0.965 ; clock_divider_1024:inst1|inst7  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 1.091      ;
; 0.992 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; -0.500       ; 1.579      ; 2.270      ;
; 1.009 ; clock_divider_1024:inst1|inst6  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 1.135      ;
; 1.019 ; clock_divider_1024:inst1|inst5  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 1.145      ;
; 1.084 ; clock_divider_1024:inst1|inst3  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 1.210      ;
; 1.133 ; clock_divider_1024:inst1|inst4  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 1.259      ;
; 1.184 ; clock_divider_1024:inst1|inst2  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 1.310      ;
; 1.191 ; clock_divider_1024:inst1|inst1  ; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 0.000        ; 0.042      ; 1.317      ;
+-------+---------------------------------+---------------------------------+---------------------------------+--------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -2.304  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  CLK                             ; -2.298  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider_1024:inst1|inst10 ; N/A     ; N/A   ; N/A      ; N/A     ; -1.285              ;
;  clock_divider_1024:inst|inst10  ; -2.304  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                  ; -13.893 ; 0.0   ; 0.0      ; 0.0     ; -29.985             ;
;  CLK                             ; -6.881  ; 0.000 ; N/A      ; N/A     ; -15.850             ;
;  clock_divider_1024:inst1|inst10 ; N/A     ; N/A   ; N/A      ; N/A     ; -1.285              ;
;  clock_divider_1024:inst|inst10  ; -7.012  ; 0.000 ; N/A      ; N/A     ; -12.850             ;
+----------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Smooth        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Manual                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Smooth        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Smooth        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Smooth        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                              ;
+---------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK                             ; CLK                            ; 54       ; 0        ; 0        ; 0        ;
; clock_divider_1024:inst|inst10  ; CLK                            ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 54       ; 0        ; 0        ; 0        ;
+---------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                               ;
+---------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK                             ; CLK                            ; 54       ; 0        ; 0        ; 0        ;
; clock_divider_1024:inst|inst10  ; CLK                            ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10 ; 54       ; 0        ; 0        ; 0        ;
+---------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------+
; Clock Status Summary                                                                   ;
+---------------------------------+---------------------------------+------+-------------+
; Target                          ; Clock                           ; Type ; Status      ;
+---------------------------------+---------------------------------+------+-------------+
; CLK                             ; CLK                             ; Base ; Constrained ;
; clock_divider_1024:inst1|inst10 ; clock_divider_1024:inst1|inst10 ; Base ; Constrained ;
; clock_divider_1024:inst|inst10  ; clock_divider_1024:inst|inst10  ; Base ; Constrained ;
+---------------------------------+---------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Manual     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Smooth      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Manual     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Smooth      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Standard Edition
    Info: Processing started: Thu Nov 16 13:15:17 2017
Info: Command: quartus_sta lab11step2 -c lab11step2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab11step2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider_1024:inst1|inst10 clock_divider_1024:inst1|inst10
    Info (332105): create_clock -period 1.000 -name clock_divider_1024:inst|inst10 clock_divider_1024:inst|inst10
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.304              -7.012 clock_divider_1024:inst|inst10 
    Info (332119):    -2.298              -6.881 CLK 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 CLK 
    Info (332119):     0.402               0.000 clock_divider_1024:inst|inst10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.850 CLK 
    Info (332119):    -1.285             -12.850 clock_divider_1024:inst|inst10 
    Info (332119):    -1.285              -1.285 clock_divider_1024:inst1|inst10 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.026              -5.518 clock_divider_1024:inst|inst10 
    Info (332119):    -2.013              -5.454 CLK 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clock_divider_1024:inst|inst10 
    Info (332119):     0.354               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.850 CLK 
    Info (332119):    -1.285             -12.850 clock_divider_1024:inst|inst10 
    Info (332119):    -1.285              -1.285 clock_divider_1024:inst1|inst10 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.663
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.663              -0.663 clock_divider_1024:inst|inst10 
    Info (332119):    -0.646              -0.646 CLK 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 CLK 
    Info (332119):     0.181               0.000 clock_divider_1024:inst|inst10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.620 CLK 
    Info (332119):    -1.000             -10.000 clock_divider_1024:inst|inst10 
    Info (332119):    -1.000              -1.000 clock_divider_1024:inst1|inst10 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 738 megabytes
    Info: Processing ended: Thu Nov 16 13:15:20 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


