<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<tables>
    <table id="pnr_io_report" title="IO Report" column_number="21" abnormal="">
        <column_headers>
            <data>PORT</data>
            <data>DIRECTION</data>
            <data>LOC</data>
            <data>BANK</data>
            <data>VCCIO</data>
            <data>IOSTANDARD</data>
            <data>DRIVE</data>
            <data>BUS_KEEPER</data>
            <data>SLEW</data>
            <data>OFF_CHIP_TERMINATION</data>
            <data>VREF_MODE</data>
            <data>VREF_IN_MODE</data>
            <data>VREF_OUT_MODE</data>
            <data>DDR_TERM_MODE</data>
            <data>DIFF_IN_TERM_MODE</data>
            <data>OPEN_DRAIN</data>
            <data>DDR_RES</data>
            <data>IN_MAG</data>
            <data>HYS</data>
            <data>DYN_TERM</data>
            <data>CONSTRAINT</data>
        </column_headers>
        <row>
            <data>SevenSegCatHL[0]</data>
            <data>output</data>
            <data>D4</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[10]</data>
            <data>output</data>
            <data>A3</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[11]</data>
            <data>output</data>
            <data>B1</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[12]</data>
            <data>output</data>
            <data>A1</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[13]</data>
            <data>output</data>
            <data>B3</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[14]</data>
            <data>output</data>
            <data>B2</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[15]</data>
            <data>output</data>
            <data>D5</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[1]</data>
            <data>output</data>
            <data>E3</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[2]</data>
            <data>output</data>
            <data>D3</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[3]</data>
            <data>output</data>
            <data>F4</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[4]</data>
            <data>output</data>
            <data>F3</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[5]</data>
            <data>output</data>
            <data>E2</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[6]</data>
            <data>output</data>
            <data>D2</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[7]</data>
            <data>output</data>
            <data>H2</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[8]</data>
            <data>output</data>
            <data>B4</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>SevenSegCatHL[9]</data>
            <data>output</data>
            <data>A4</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>anode[0]</data>
            <data>output</data>
            <data>G1</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>UNUSED</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>anode[1]</data>
            <data>output</data>
            <data>F1</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>anode[2]</data>
            <data>output</data>
            <data>E1</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>anode[3]</data>
            <data>output</data>
            <data>G6</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>anode[4]</data>
            <data>output</data>
            <data>G2</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>anode[5]</data>
            <data>output</data>
            <data>C2</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>anode[6]</data>
            <data>output</data>
            <data>C1</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>anode[7]</data>
            <data>output</data>
            <data>H1</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>btn_p</data>
            <data>input</data>
            <data>M1</data>
            <data>BANKR5</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>NONE</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>UNUSED</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>btn_spddn</data>
            <data>input</data>
            <data>L1</data>
            <data>BANKR5</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>NONE</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>UNUSED</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>btn_spdup</data>
            <data>input</data>
            <data>L3</data>
            <data>BANKR5</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>NONE</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>UNUSED</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>clk</data>
            <data>input</data>
            <data>P17</data>
            <data>BANKL5</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>UNUSED</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>UNUSED</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[0]</data>
            <data>output</data>
            <data>K2</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[1]</data>
            <data>output</data>
            <data>J2</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[2]</data>
            <data>output</data>
            <data>J3</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[3]</data>
            <data>output</data>
            <data>H4</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[4]</data>
            <data>output</data>
            <data>J4</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[5]</data>
            <data>output</data>
            <data>G3</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[6]</data>
            <data>output</data>
            <data>G4</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[7]</data>
            <data>output</data>
            <data>F6</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>FAST</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row color="4294901760">
            <data>rst_n</data>
            <data>input</data>
            <data>K1</data>
            <data>BANKR4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>NONE</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>UNUSED</data>
            <data>OFF</data>
            <data>NA</data>
            <data>NO</data>
        </row>
    </table>
    <table id="pnr_pinout_report" title="Pinout Report" column_number="7">
        <column_headers>
            <data>Pin Name</data>
            <data>IO Instance Name</data>
            <data>BANK</data>
            <data>Function Name</data>
            <data>Design Instance Name</data>
            <data>Direction</data>
            <data>Constraint</data>
        </column_headers>
        <row>
            <data>C9</data>
            <data>IOBD_0_786</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G1_10P_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B8</data>
            <data>IOBD_0_774</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G1_11P_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C11</data>
            <data>IOBD_0_756</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G2_12P_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A10</data>
            <data>IOBD_0_744</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G2_13P_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D9</data>
            <data>IOBS_0_840</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G0_05N_VREF</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B9</data>
            <data>IOBS_0_780</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G1_10N_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A8</data>
            <data>IOBS_0_768</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G1_11N_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C10</data>
            <data>IOBS_0_750</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G2_12N_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A9</data>
            <data>IOBS_0_738</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G2_13N_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D10</data>
            <data>IOBS_0_678</data>
            <data>BANKL3</data>
            <data>DIFFIO_L3_G3_18N_VREF</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D14</data>
            <data>IOBD_0_600</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_00P_VAA1P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B13</data>
            <data>IOBD_0_588</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_01P_VAA2P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C12</data>
            <data>IOBD_0_576</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_02P_DQS_VAA3P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B11</data>
            <data>IOBD_0_564</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_03P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F13</data>
            <data>IOBD_0_552</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_04P_VAA5P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D12</data>
            <data>IOBD_0_540</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_05P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B16</data>
            <data>IOBD_0_528</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_06P_VAA7P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A15</data>
            <data>IOBD_0_516</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_07P_VAA8P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A13</data>
            <data>IOBD_0_504</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_08P_DQS_VAA9P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B18</data>
            <data>IOBD_0_492</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_09P_VAA10P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E15</data>
            <data>IOBD_0_480</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_10P_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D15</data>
            <data>IOBD_0_468</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_11P_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H16</data>
            <data>IOBD_0_450</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_12P_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F15</data>
            <data>IOBD_0_438</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_13P_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H14</data>
            <data>IOBD_0_426</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_14P_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E17</data>
            <data>IOBD_0_414</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_15P_A28</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K13</data>
            <data>IOBD_0_402</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_16P_A26</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H17</data>
            <data>IOBD_0_390</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_17P_A24</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J14</data>
            <data>IOBD_0_378</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_18P_A22</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C16</data>
            <data>IOBD_0_366</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_19P_A20</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E18</data>
            <data>IOBD_0_354</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_20P_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G18</data>
            <data>IOBD_0_342</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_21P_A17</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J17</data>
            <data>IOBD_0_330</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_22P_BFOE_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K15</data>
            <data>IOBD_0_318</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_23P_VS1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G13</data>
            <data>IOBS_0_606</data>
            <data>BANKL4</data>
            <data>SIO_L4_00</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C14</data>
            <data>IOBS_0_594</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_00N_VAA1N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B14</data>
            <data>IOBS_0_582</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_01N_VAA2N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B12</data>
            <data>IOBS_0_570</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_02N_DQS_VAA3N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A11</data>
            <data>IOBS_0_558</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_03N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F14</data>
            <data>IOBS_0_546</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_04N_VAA5N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D13</data>
            <data>IOBS_0_534</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G0_05N_VREF</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B17</data>
            <data>IOBS_0_522</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_06N_VAA7N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A16</data>
            <data>IOBS_0_510</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_07N_VAA8N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A14</data>
            <data>IOBS_0_498</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_08N_DQS_VAA9N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A18</data>
            <data>IOBS_0_486</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_09N_VAA10N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E16</data>
            <data>IOBS_0_474</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_10N_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C15</data>
            <data>IOBS_0_462</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G1_11N_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G16</data>
            <data>IOBS_0_444</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_12N_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F16</data>
            <data>IOBS_0_432</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_13N_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G14</data>
            <data>IOBS_0_420</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_14N_DQS_BADRVO_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D17</data>
            <data>IOBS_0_408</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_15N_A27</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J13</data>
            <data>IOBS_0_396</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_16N_A25</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G17</data>
            <data>IOBS_0_384</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G2_17N_A23</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H15</data>
            <data>IOBS_0_372</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_18N_VREF_A21</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C17</data>
            <data>IOBS_0_360</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_19N_A19</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D18</data>
            <data>IOBS_0_348</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_20N_DQS_A18</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F18</data>
            <data>IOBS_0_336</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_21N_A16</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J18</data>
            <data>IOBS_0_324</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_22N_BFWE_FCS2_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J15</data>
            <data>IOBS_0_312</data>
            <data>BANKL4</data>
            <data>DIFFIO_L4_G3_23N_VS0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K16</data>
            <data>IOBS_0_306</data>
            <data>BANKL4</data>
            <data>SIO_L4_01</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K17</data>
            <data>IOBD_0_294</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_00P_MOSI_D0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L14</data>
            <data>IOBD_0_282</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_01P_D2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L15</data>
            <data>IOBD_0_270</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_02P_DQS_IO_STATUS_C</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L18</data>
            <data>IOBD_0_258</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_03P_D4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R12</data>
            <data>IOBD_0_246</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_04P_D6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L13</data>
            <data>IOBD_0_234</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_05P_FCS_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R18</data>
            <data>IOBD_0_222</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_06P_D9</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N14</data>
            <data>IOBD_0_210</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_07P_D11</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N17</data>
            <data>IOBD_0_198</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_08P_DQS_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M16</data>
            <data>IOBD_0_186</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_09P_D14</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N15</data>
            <data>IOBD_0_174</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_10P_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P17</data>
            <data>IOBD_0_162</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_11P_GMCLK</data>
            <data>clk</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P15</data>
            <data>IOBD_0_144</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_12P_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T14</data>
            <data>IOBD_0_132</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_13P_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R16</data>
            <data>IOBD_0_120</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_14P_DQS_RWSEL</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V15</data>
            <data>IOBD_0_108</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_15P_CS_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U17</data>
            <data>IOBD_0_96</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_16P_D30_A14</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U16</data>
            <data>IOBD_0_84</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_17P_D28_A12</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T11</data>
            <data>IOBD_0_72</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_18P_D26_A10</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U12</data>
            <data>IOBD_0_60</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_19P_D24_A8</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V10</data>
            <data>IOBD_0_48</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_20P_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U14</data>
            <data>IOBD_0_36</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_21P_D21_A5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T13</data>
            <data>IOBD_0_24</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_22P_D19_A3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T9</data>
            <data>IOBD_0_12</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_23P_D17_A1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R11</data>
            <data>IOBS_0_300</data>
            <data>BANKL5</data>
            <data>SIO_L5_00</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K18</data>
            <data>IOBS_0_288</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_00N_MISO_D1_DI</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M14</data>
            <data>IOBS_0_276</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_01N_D3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L16</data>
            <data>IOBS_0_264</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_02N_DQS_ECCLKIN</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M18</data>
            <data>IOBS_0_252</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_03N_D5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R13</data>
            <data>IOBS_0_240</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_04N_D7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M13</data>
            <data>IOBS_0_228</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G0_05N_VREF_D8</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T18</data>
            <data>IOBS_0_216</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_06N_D10</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P14</data>
            <data>IOBS_0_204</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_07N_D12</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P18</data>
            <data>IOBS_0_192</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_08N_DQS_D13</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M17</data>
            <data>IOBS_0_180</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_09N_D15</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N16</data>
            <data>IOBS_0_168</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_10N_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R17</data>
            <data>IOBS_0_156</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G1_11N_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R15</data>
            <data>IOBS_0_138</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_12N_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T15</data>
            <data>IOBS_0_126</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_13N_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T16</data>
            <data>IOBS_0_114</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_14N_DQS_CSO_DOUT</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V16</data>
            <data>IOBS_0_102</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_15N_D31_A15</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U18</data>
            <data>IOBS_0_90</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_16N_D29_A13</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V17</data>
            <data>IOBS_0_78</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G2_17N_D27_A11</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U11</data>
            <data>IOBS_0_66</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_18N_VREF_D25_A9</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V12</data>
            <data>IOBS_0_54</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_19N_D23_A7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V11</data>
            <data>IOBS_0_42</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_20N_DQS_D22_A6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V14</data>
            <data>IOBS_0_30</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_21N_D20_A4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U13</data>
            <data>IOBS_0_18</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_22N_D18_A2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T10</data>
            <data>IOBS_0_6</data>
            <data>BANKL5</data>
            <data>DIFFIO_L5_G3_23N_D16_A0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R10</data>
            <data>IOBS_0_0</data>
            <data>BANKL5</data>
            <data>SIO_L5_01</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C6</data>
            <data>IOBD_300_600</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_00P_VAA4P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B7</data>
            <data>IOBD_300_588</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_01P_VAA6P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A6</data>
            <data>IOBD_300_576</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_02P_DQS_VAA11P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D8</data>
            <data>IOBD_300_564</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_03P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E6</data>
            <data>IOBD_300_552</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_04P_VAA12P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E7</data>
            <data>IOBD_300_540</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_05P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C4</data>
            <data>IOBD_300_528</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_06P_VAA13P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A4</data>
            <data>IOBD_300_516</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_07P_VAA14P</data>
            <data>SevenSegCatHL[9]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B1</data>
            <data>IOBD_300_504</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_08P_DQS_VAA15P</data>
            <data>SevenSegCatHL[11]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B3</data>
            <data>IOBD_300_492</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_09P_VAA0P</data>
            <data>SevenSegCatHL[13]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D5</data>
            <data>IOBD_300_480</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_10P_GSCLK</data>
            <data>SevenSegCatHL[15]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>E3</data>
            <data>IOBD_300_468</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_11P_GMCLK</data>
            <data>SevenSegCatHL[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F4</data>
            <data>IOBD_300_450</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_12P_GMCLK</data>
            <data>SevenSegCatHL[3]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>E2</data>
            <data>IOBD_300_438</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_13P_GSCLK</data>
            <data>SevenSegCatHL[5]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>H2</data>
            <data>IOBD_300_426</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_14P_DQS</data>
            <data>SevenSegCatHL[7]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C2</data>
            <data>IOBD_300_414</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_15P</data>
            <data>anode[5]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>H1</data>
            <data>IOBD_300_402</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_16P</data>
            <data>anode[7]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F1</data>
            <data>IOBD_300_390</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_17P</data>
            <data>anode[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G6</data>
            <data>IOBD_300_378</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_18P</data>
            <data>anode[3]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G4</data>
            <data>IOBD_300_366</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_19P</data>
            <data>led[6]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>J4</data>
            <data>IOBD_300_354</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_20P_DQS</data>
            <data>led[4]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>J3</data>
            <data>IOBD_300_342</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_21P</data>
            <data>led[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K2</data>
            <data>IOBD_300_330</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_22P</data>
            <data>led[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>H6</data>
            <data>IOBD_300_318</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_23P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F5</data>
            <data>IOBS_300_606</data>
            <data>BANKR4</data>
            <data>SIO_R4_00</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C5</data>
            <data>IOBS_300_594</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_00N_VAA4N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B6</data>
            <data>IOBS_300_582</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_01N_VAA6N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A5</data>
            <data>IOBS_300_570</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_02N_DQS_VAA11N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C7</data>
            <data>IOBS_300_558</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_03N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E5</data>
            <data>IOBS_300_546</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_04N_VAA12N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D7</data>
            <data>IOBS_300_534</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G0_05N_VREF</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B4</data>
            <data>IOBS_300_522</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_06N_VAA13N</data>
            <data>SevenSegCatHL[8]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A3</data>
            <data>IOBS_300_510</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_07N_VAA14N</data>
            <data>SevenSegCatHL[10]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A1</data>
            <data>IOBS_300_498</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_08N_DQS_VAA15N</data>
            <data>SevenSegCatHL[12]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B2</data>
            <data>IOBS_300_486</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_09N_VAA0N</data>
            <data>SevenSegCatHL[14]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D4</data>
            <data>IOBS_300_474</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_10N_GSCLK</data>
            <data>SevenSegCatHL[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D3</data>
            <data>IOBS_300_462</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G1_11N_GMCLK</data>
            <data>SevenSegCatHL[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F3</data>
            <data>IOBS_300_444</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_12N_GMCLK</data>
            <data>SevenSegCatHL[4]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D2</data>
            <data>IOBS_300_432</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_13N_GSCLK</data>
            <data>SevenSegCatHL[6]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G2</data>
            <data>IOBS_300_420</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_14N_DQS</data>
            <data>anode[4]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C1</data>
            <data>IOBS_300_408</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_15N</data>
            <data>anode[6]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G1</data>
            <data>IOBS_300_396</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_16N</data>
            <data>anode[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>E1</data>
            <data>IOBS_300_384</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G2_17N</data>
            <data>anode[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F6</data>
            <data>IOBS_300_372</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_18N_VREF</data>
            <data>led[7]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G3</data>
            <data>IOBS_300_360</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_19N</data>
            <data>led[5]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>H4</data>
            <data>IOBS_300_348</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_20N_DQS</data>
            <data>led[3]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>J2</data>
            <data>IOBS_300_336</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_21N</data>
            <data>led[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K1</data>
            <data>IOBS_300_324</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_22N</data>
            <data>rst_n</data>
            <data>input</data>
            <data>NO</data>
        </row>
        <row>
            <data>H5</data>
            <data>IOBS_300_312</data>
            <data>BANKR4</data>
            <data>DIFFIO_R4_G3_23N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J5</data>
            <data>IOBS_300_306</data>
            <data>BANKR4</data>
            <data>SIO_R4_01</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L1</data>
            <data>IOBD_300_294</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_00P</data>
            <data>btn_spddn</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>K3</data>
            <data>IOBD_300_282</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_01P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N2</data>
            <data>IOBD_300_270</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_02P_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M3</data>
            <data>IOBD_300_258</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_03P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K5</data>
            <data>IOBD_300_246</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_04P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L6</data>
            <data>IOBD_300_234</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_05P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U1</data>
            <data>IOBD_300_222</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_06P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U4</data>
            <data>IOBD_300_210</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_07P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U2</data>
            <data>IOBD_300_198</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_08P_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V5</data>
            <data>IOBD_300_186</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_09P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R3</data>
            <data>IOBD_300_174</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_10P_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T5</data>
            <data>IOBD_300_162</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_11P_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N5</data>
            <data>IOBD_300_144</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_12P_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P4</data>
            <data>IOBD_300_132</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_13P_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P2</data>
            <data>IOBD_300_120</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_14P_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M4</data>
            <data>IOBD_300_108</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_15P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R1</data>
            <data>IOBD_300_96</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_16P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M6</data>
            <data>IOBD_300_84</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_17P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R6</data>
            <data>IOBD_300_72</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_18P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V7</data>
            <data>IOBD_300_60</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_19P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U9</data>
            <data>IOBD_300_48</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_20P_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U7</data>
            <data>IOBD_300_36</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_21P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R7</data>
            <data>IOBD_300_24</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_22P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R8</data>
            <data>IOBD_300_12</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_23P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K6</data>
            <data>IOBS_300_300</data>
            <data>BANKR5</data>
            <data>SIO_R5_00</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M1</data>
            <data>IOBS_300_288</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_00N</data>
            <data>btn_p</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>L3</data>
            <data>IOBS_300_276</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_01N</data>
            <data>btn_spdup</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>N1</data>
            <data>IOBS_300_264</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_02N_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M2</data>
            <data>IOBS_300_252</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_03N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L4</data>
            <data>IOBS_300_240</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_04N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L5</data>
            <data>IOBS_300_228</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G0_05N_VREF</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V1</data>
            <data>IOBS_300_216</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_06N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U3</data>
            <data>IOBS_300_204</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_07N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V2</data>
            <data>IOBS_300_192</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_08N_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V4</data>
            <data>IOBS_300_180</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_09N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T3</data>
            <data>IOBS_300_168</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_10N_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T4</data>
            <data>IOBS_300_156</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G1_11N_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P5</data>
            <data>IOBS_300_138</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_12N_GMCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P3</data>
            <data>IOBS_300_126</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_13N_GSCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R2</data>
            <data>IOBS_300_114</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_14N_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N4</data>
            <data>IOBS_300_102</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_15N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T1</data>
            <data>IOBS_300_90</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_16N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N6</data>
            <data>IOBS_300_78</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G2_17N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R5</data>
            <data>IOBS_300_66</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_18N_VREF</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V6</data>
            <data>IOBS_300_54</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_19N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V9</data>
            <data>IOBS_300_42</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_20N_DQS</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U6</data>
            <data>IOBS_300_30</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_21N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T6</data>
            <data>IOBS_300_18</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_22N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T8</data>
            <data>IOBS_300_6</data>
            <data>BANKR5</data>
            <data>DIFFIO_R5_G3_23N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U8</data>
            <data>IOBS_300_0</data>
            <data>BANKR5</data>
            <data>SIO_R5_01</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
    </table>
    <table id="pnr_resource_usage" title="Resource Usage Summary" column_number="4" tree="">
        <column_headers>
            <data>Logic Utilization</data>
            <data>Used</data>
            <data>Available</data>
            <data>Utilization(%)</data>
        </column_headers>
        <row>
            <data>Use of ADC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of ANALOG</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of APM</data>
            <data>0</data>
            <data>120</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of BKCL</data>
            <data>3</data>
            <data>5</data>
            <data>60</data>
        </row>
        <row>
            <data>Use of CCS</data>
            <data>1</data>
            <data>1</data>
            <data>100</data>
        </row>
        <row>
            <data>Use of CLMA</data>
            <data>58</data>
            <data>6575</data>
            <data>1</data>
            <row>
                <data>  FF</data>
                <data>64</data>
                <data>52600</data>
                <data>1</data>
            </row>
            <row>
                <data>  LUT</data>
                <data>151</data>
                <data>26300</data>
                <data>1</data>
            </row>
            <row>
                <data>  LUT-FF pairs</data>
                <data>58</data>
                <data>26300</data>
                <data>1</data>
            </row>
        </row>
        <row>
            <data>Use of CLMS</data>
            <data>21</data>
            <data>2375</data>
            <data>1</data>
            <row>
                <data>  FF</data>
                <data>39</data>
                <data>19000</data>
                <data>1</data>
            </row>
            <row>
                <data>  LUT</data>
                <data>54</data>
                <data>9500</data>
                <data>1</data>
            </row>
            <row>
                <data>  LUT-FF pairs</data>
                <data>18</data>
                <data>9500</data>
                <data>1</data>
            </row>
            <row>
                <data>  Distributed RAM</data>
                <data>0</data>
                <data>9500</data>
                <data>0</data>
            </row>
        </row>
        <row>
            <data>Use of DDRPHY_CPD</data>
            <data>0</data>
            <data>10</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of DDRPHY_IOCLK_DIV</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of DDR_PHY</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of DRM</data>
            <data>1</data>
            <data>85</data>
            <data>2</data>
        </row>
        <row>
            <data>Use of GCLK_INBUF_SYN</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of GPLL</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of GSEB</data>
            <data>0</data>
            <data>123</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of HARD0</data>
            <data>22</data>
            <data>5850</data>
            <data>1</data>
        </row>
        <row>
            <data>Use of HCKB</data>
            <data>1</data>
            <data>72</data>
            <data>2</data>
        </row>
        <row>
            <data>Use of HCKMUX_TEST</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of HSSTLP</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IO</data>
            <data>37</data>
            <data>210</data>
            <data>18</data>
            <row>
                <data>  IOBD</data>
                <data>18</data>
                <data>100</data>
                <data>18</data>
            </row>
            <row>
                <data>  IOBS</data>
                <data>19</data>
                <data>110</data>
                <data>18</data>
            </row>
        </row>
        <row>
            <data>Use of IOCKB</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IOCKMUX_TEST</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IOLHR</data>
            <data>37</data>
            <data>250</data>
            <data>15</data>
        </row>
        <row>
            <data>Use of KEYRAM</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of MFG_TEST</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of MRCKB</data>
            <data>0</data>
            <data>10</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of MRCKMUX_TEST</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of MRPOSTMUX_TEST</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PCIE</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PCKMUX_TEST</data>
            <data>0</data>
            <data>10</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PLLMRMUX_TEST</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PLLREFMUX_TEST</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PPLL</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PREGMUXC_TEST</data>
            <data>0</data>
            <data>3</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PREGMUXLR_TEST</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of RCKB</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of RCKMUX_TEST</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of SCANCHAIN</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of SCKMUX_TEST</data>
            <data>0</data>
            <data>10</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of SFB</data>
            <data>0</data>
            <data>1375</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of TSERDES</data>
            <data>0</data>
            <data>40</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of USCM</data>
            <data>1</data>
            <data>32</data>
            <data>4</data>
        </row>
        <row>
            <data>Use of USCMMUX_TEST</data>
            <data>0</data>
            <data>32</data>
            <data>0</data>
        </row>
    </table>
    <table id="pnr_resource_utilization" title="Resource Utilization By Entity" column_number="25" tree="">
        <column_headers>
            <data>Module Inst Name</data>
            <data>LUT</data>
            <data>FF</data>
            <data>Distributed RAM</data>
            <data>APM</data>
            <data>DRM</data>
            <data>ADC</data>
            <data>ANALOG</data>
            <data>CCS</data>
            <data>DDRPHY_CPD</data>
            <data>DDRPHY_IOCLK_DIV</data>
            <data>DDR_PHY</data>
            <data>GPLL</data>
            <data>HCKB</data>
            <data>HSSTLP</data>
            <data>IO</data>
            <data>IOCKB</data>
            <data>KEYRAM</data>
            <data>MRCKB</data>
            <data>PCIE</data>
            <data>PPLL</data>
            <data>RCKB</data>
            <data>SCANCHAIN</data>
            <data>TSERDES</data>
            <data>USCM</data>
        </column_headers>
        <row>
            <data>top</data>
            <data>155</data>
            <data>103</data>
            <data>0</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
            <data>37</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>1</data>
            <row>
                <data>ctrl</data>
                <data>4</data>
                <data>3</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>ss</data>
                <data>113</data>
                <data>70</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>u_data_mem</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0.5</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>u_instr_mem</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0.5</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>u_key_d</data>
                <data>29</data>
                <data>30</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
        </row>
    </table>
    <table id="pnr_runtime" title="Place &amp; Route Runtime &amp; Memory" column_number="7">
        <column_headers>
            <data>Cpu Time</data>
            <data>Process Cpu Time</data>
            <data>Real Time</data>
            <data>Peak Memory (MB)</data>
            <data>Operation System</data>
            <data>CPU</data>
            <data>RAM(GB)</data>
        </column_headers>
        <row>
            <data>0h:0m:12s</data>
            <data>0h:0m:14s</data>
            <data>0h:0m:25s</data>
            <data>890</data>
            <data>WINDOWS 10 x86_64</data>
            <data>12th Gen Intel(R) Core(TM) i7-1255U</data>
            <data>16</data>
        </row>
    </table>
    <table id="pnr_messages" title="Place &amp; Route Messages" column_number="1">
        <column_headers/>
        <row>
            <data message="6">ConstraintEditor-2002: [F:/SME files/SME309/codes/SME209_codes/lab1/project/device_map/top.pcf(line number: 11)] | Port SevenSegCatHL[8] has been placed at location B4, whose type is share pin.</data>
        </row>
        <row>
            <data message="6">ConstraintEditor-2002: [F:/SME files/SME309/codes/SME209_codes/lab1/project/device_map/top.pcf(line number: 12)] | Port SevenSegCatHL[9] has been placed at location A4, whose type is share pin.</data>
        </row>
        <row>
            <data message="6">ConstraintEditor-2002: [F:/SME files/SME309/codes/SME209_codes/lab1/project/device_map/top.pcf(line number: 13)] | Port SevenSegCatHL[10] has been placed at location A3, whose type is share pin.</data>
        </row>
        <row>
            <data message="6">ConstraintEditor-2002: [F:/SME files/SME309/codes/SME209_codes/lab1/project/device_map/top.pcf(line number: 14)] | Port SevenSegCatHL[11] has been placed at location B1, whose type is share pin.</data>
        </row>
        <row>
            <data message="6">ConstraintEditor-2002: [F:/SME files/SME309/codes/SME209_codes/lab1/project/device_map/top.pcf(line number: 15)] | Port SevenSegCatHL[12] has been placed at location A1, whose type is share pin.</data>
        </row>
        <row>
            <data message="6">ConstraintEditor-2002: [F:/SME files/SME309/codes/SME209_codes/lab1/project/device_map/top.pcf(line number: 16)] | Port SevenSegCatHL[13] has been placed at location B3, whose type is share pin.</data>
        </row>
        <row>
            <data message="6">ConstraintEditor-2002: [F:/SME files/SME309/codes/SME209_codes/lab1/project/device_map/top.pcf(line number: 17)] | Port SevenSegCatHL[14] has been placed at location B2, whose type is share pin.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'rst_n' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="4">Column Clock Check open.</data>
        </row>
        <row>
            <data message="4">LUT6D pack result: There are 81 LUT6 in collection, pack success:6</data>
        </row>
        <row>
            <data message="4">LUT6D pack result: There are 69 LUT6 in collection, pack success:0</data>
        </row>
        <row>
            <data message="4">clock_dedicated_route = 0</data>
        </row>
        <row>
            <data message="6">Route-2036: The clock path from CLMS_273_403:Y1 to CLMS_267_409:CLK is routed by SRB.</data>
        </row>
        <row>
            <data message="6">Route-2036: The clock path from CLMS_273_361:Y3 to CLMS_273_355:CLK is routed by SRB.</data>
        </row>
    </table>
    <general_container id="pnr_settings">
        <table_container>
            <table id="pnr_settings" title="Place &amp; Route Settings" column_number="2">
                <column_headers>
                    <data>Name</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>Part</data>
                    <data>PG2L50H-6MBG324</data>
                </row>
                <row>
                    <data>Top Module</data>
                    <data>top</data>
                </row>
            </table>
        </table_container>
        <general_container align="3">
            <table_container>
                <data>General</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Mode</data>
                        <data>normal</data>
                    </row>
                    <row>
                        <data>Place Only</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Optimize Hold Timing In Route</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>Fix Hold Violation Threshold For Clock Path Cross SRB(ps)</data>
                        <data>200</data>
                    </row>
                    <row>
                        <data>Fix Hold Violation Threshold For Clock Path On Clock Tree(ps)</data>
                        <data>100</data>
                    </row>
                    <row>
                        <data>Max Number Of Hold Violated Paths To Fix</data>
                        <data>15000</data>
                    </row>
                    <row>
                        <data>Action Timeout(min)</data>
                        <data>0</data>
                    </row>
                </table>
            </table_container>
            <table_container>
                <data>Placement</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Placement Decongestion Mode</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Placement Initial Method</data>
                        <data>Quad</data>
                    </row>
                    <row>
                        <data>Early Block Placement</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>Auto Dispose Macro Object</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>Dispose DRM Prior</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>Dispose APM Prior</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>Dispose Distribute-RAM Prior</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Dispose Carry Chain Prior</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Design Cells Duplication</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>RefinePlacement Mode</data>
                        <data>Swap</data>
                    </row>
                    <row>
                        <data>RefinePlacement Cluster</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>RefinePlacement Iteration</data>
                        <data>20</data>
                    </row>
                    <row>
                        <data>Enable Recovery Analysis in GP</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Enable Recovery Analysis in DP</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Enable Recovery Analysis in RP</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Placement Logic Optimization</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>LUT6D Packing Strategy</data>
                        <data>3</data>
                    </row>
                </table>
            </table_container>
            <table_container>
                <data>Router</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Multi-thread routing thread size</data>
                        <data>4</data>
                    </row>
                    <row>
                        <data>Reduce CE/RS signal</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>CE/RS signal series limit</data>
                        <data>500</data>
                    </row>
                    <row>
                        <data>Slack Weight</data>
                        <data>90</data>
                    </row>
                    <row>
                        <data>Pin Cost Increasing Speed</data>
                        <data>300</data>
                    </row>
                    <row>
                        <data>Dump Router Congestion Plot</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Enable Recovery Analysis in Routing</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Check Clock Net Routing Path</data>
                        <data>true</data>
                    </row>
                </table>
            </table_container>
            <table_container>
                <data>Multi-Run</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Global Random Seed(Placement)</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Iterations(Placement)</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Random Seed Step(Placement)</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Save Best Run(Placement)</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Maximum Number Of Mutil-seed Running In Placement Parallel</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Filter Strategies</data>
                        <data></data>
                    </row>
                    <row>
                        <data>Sort Strategy</data>
                        <data>setup</data>
                    </row>
                    <row>
                        <data>Timeout(min)</data>
                        <data>720</data>
                    </row>
                    <row>
                        <data>Generate Bitstream In Multi-seed Mode</data>
                        <data>false</data>
                    </row>
                </table>
            </table_container>
            <table_container>
                <data>Route Iterate</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Enable Route Constraint Iterate</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Route Constraint Iterate Times</data>
                        <data>10</data>
                    </row>
                    <row>
                        <data>Route Constraint Slack Value(ns)</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Route Constraint Max Timing Path</data>
                        <data>3</data>
                    </row>
                </table>
            </table_container>
        </general_container>
    </general_container>
    <general_container id="pnr_clock_summary" align="4">
        <table_container>
            <data>Global Clock</data>
            <table id="pnr_global_clock" title="Global Clock" column_number="8">
                <column_headers>
                    <data>GClk Inst</data>
                    <data>Site Of GClk Inst</data>
                    <data>GClk Fanout Net</data>
                    <data>Clock Loads</data>
                    <data>Non_Clock Loads</data>
                    <data>Driver Inst</data>
                    <data>Driver Pin</data>
                    <data>Site Of Driver Inst</data>
                </column_headers>
                <row>
                    <data>clkbufg_0/gopclkbufg</data>
                    <data>USCM_167_270</data>
                    <data>ntclkbufg_0</data>
                    <data>89</data>
                    <data>0</data>
                    <data>clk_ibuf/opit_1</data>
                    <data>DI_TO_CLK</data>
                    <data>IOLHR_16_162</data>
                </row>
            </table>
        </table_container>
    </general_container>
</tables>