# ğŸ§  **MiniCPU-8 â€” Processador de 8 bits em FPGA (Cyclone IV)**

### Implementado em Verilog para a placa **EP4CE6E22C8N**

Este repositÃ³rio contÃ©m a implementaÃ§Ã£o completa de um processador simples de 8 bits projetado do zero em Verilog, incluindo:

âœ” Arquitetura prÃ³pria
âœ” Registradores A, X, Y, PC, SP e PS
âœ” Pipeline simples baseado em **FSM de 5 estÃ¡gios**
âœ” InstruÃ§Ãµes inspiradas no 6502 (ADC, SBC, JSR, RTS, LDA, BEQ, BNEâ€¦)
âœ” Modos de endereÃ§amento imediato, zeropage, absoluto e indireto
âœ” MemÃ³ria RAM 16 KB
âœ” ALU completa com operaÃ§Ãµes lÃ³gicas, aritmÃ©ticas e shifts/rotates
âœ” Suporte Ã  utilizaÃ§Ã£o de stack para operaÃ§Ãµes de push/pop e chamadas de funÃ§Ã£o (JSR/RTS)
âœ” Interface de monitoramento via display de 7 segmentos
âœ” Totalmente sintetizÃ¡vel na **Cyclone IV EP4CE6E22C8N**

---

# ğŸ“ **Arquitetura**

A CPU possui os seguintes registradores internos:

| Registrador | Largura | FunÃ§Ã£o                                       |
| ----------- | ------- | -------------------------------------------- |
| **A**       | 8 bits  | Acumulador principal                         |
| **X**       | 8 bits  | Index register                               |
| **Y**       | 8 bits  | Index register                               |
| **PC**      | 16 bits | Program Counter                              |
| **SP**      | 8 bits  | Stack Pointer (suporte ampliado para stack)  |
| **PS**      | 8 bits  | Processor Status  |

### **Flags implementados:**

| Flag  | Bit | DescriÃ§Ã£o                     |
| ----- | --- | ----------------------------- |
| **Z** | 0   | Zero flag                     |
| **C** | 1   | Carry flag                    |
| **N** | 2   | Negative (bit 7 do resultado) |
| **V** | 3   | Overflow                      |

---

# âš™ï¸ **Pipeline / FSM**

A CPU Ã© controlada por uma FSM de 5 estÃ¡gios:

1. **FETCH**
   PC â†’ RAM
   LÃª opcode
2. **DECODE**
   Decodifica instruÃ§Ã£o + determina tamanho e modo de endereÃ§amento
3. **READ**
   LÃª operandos (1 ou 2 bytes) conforme o modo
4. **EXECUTE**
   Executa ALU, branch, JMP ou prepara escrita em memÃ³ria
5. **WRITEBACK**
   Escreve resultado em registrador/memÃ³ria e atualiza PC

Cada estÃ¡gio possui sub-estÃ¡gios para sincronizaÃ§Ã£o com a RAM:

* `SUB_SET_ADDR`
* `SUB_WAIT`
* `SUB_CAPTURE`

---

# ğŸ§® **ALU**

A ALU suporta:

* ADD / SUB (ADC, SBC)
* INC / DEC
* AND / OR / XOR
* ASL / LSR
* ROL / ROR
* PASS-THROUGH (movimento interno)

As operaÃ§Ãµes atualizam os 4 flags bÃ¡sicos.

---

# ğŸ“¦ **Modos de EndereÃ§amento**

| CÃ³digo | Nome        | DescriÃ§Ã£o                                    |
| ------ | ----------- | -------------------------------------------- |
| `00`   | Implied     | OperaÃ§Ã£o sem operandos (INX, ROR Aâ€¦)         |
| `01`   | Immediate   | Byte seguinte Ã© o operando                   |
| `02`   | Zero Page   | EndereÃ§o 8 bits (endereÃ§a RAM 0x0000â€“0x00FF) |
| `03`   | Absolute    | Dois bytes de endereÃ§o                       |
| `04`   | Indirect    | Ponteiro armazenado no endereÃ§o fornecido    |

### **Branch utiliza endereÃ§amento relativo**

O offset Ã© um valor signed de 8 bits:

```
novo_PC = PC + offset + 2
```

---

# ğŸ“š **Conjunto de InstruÃ§Ãµes Implementadas**

## **Carregamento e Armazenamento**

| InstruÃ§Ã£o       | Formato | DescriÃ§Ã£o               |
| --------------- | ------- | ----------------------- |
| `LDA #imm` (A9) | 2 bytes | Carrega imediato em A   |
| `LDA zp` (A5)   | 2 bytes | Carrega da RAM zeropage |
| `LDX #imm` (A2) |         | Carrega imediato em X   |
| `LDY #imm` (A0) |         | Carrega imediato em Y   |
| `STA zp` (85)   |         | Armazena A na zeropage  |
| `STX zp` (86)   |         | Armazena X              |
| `STY zp` (84)   |         | Armazena Y              |

---

## **AritmÃ©ticas & LÃ³gicas (Sempre salva em A)**

| Mnemonic | Opcode | OperaÃ§Ã£o   |
| -------- | ------ | ---------- |
| ADC      | 69     | A = A + op |
| SBC      | E9     | A = A â€“ op |
| AND      | 29     | A = A & op |
| ORA      | 09     | A = A | op |
| XOR      | 49     | A = A ^ op |

---

## **Shifts e Rotates (somente A)**

| Mnemonic | Opcode | OperaÃ§Ã£o     |
| -------- | ------ | ------------ |
| ASL A    | 0A     | Shift left   |
| LSR A    | 4A     | Shift right  |
| ROL A    | 2A     | Rotate left  |
| ROR A    | 6A     | Rotate right |

---

## **Incremento / Decremento**

| Mnemonic | Opcode | Afeta             |
| -------- | ------ | ----------------- |
| INX      | E8     | X = X + 1         |
| DEX      | CA     | X = X â€“ 1         |
| INY      | C8     | Y = Y + 1         |
| DEY      | 88     | Y = Y â€“ 1         |
| INC zp   | E6     | M[zp] = M[zp] + 1 |
| DEC zp   | C6     | M[zp] = M[zp] â€“ 1 |

---

## **Controle de Fluxo**

| Mnemonic | Opcode | AÃ§Ã£o                   |
| -------- | ------ | ---------------------- |
| JMP abs  | 4C     | PC â† endereÃ§o absoluto |
| JMP ind  | 6C     | PC â† endereÃ§o indireto |
| JSR abs  | 20     | Stack â† PC, Salto      |
| RTS      | 60     | Retorna do subprograma |
| BEQ rel  | F0     | if Z==1 branch         |
| BNE rel  | D0     | if Z==0 branch         |

---

# ğŸ§± **MemÃ³ria**

A CPU utiliza uma RAM sÃ­ncrona de:

* **16 KB**
* EndereÃ§ada por 16 bits
* Single-port
* Ciclos sÃ­ncronos de leitura/escrita

---

# ğŸ–¥ï¸ **MÃ³dulo de Monitoramento (cpu_monitor)**

Permite visualizar valores internos atravÃ©s de 4 botÃµes:

| BotÃ£o    | Valor exibido     |
| -------- | ----------------- |
| `btn[0]` | Registrador **Y** |
| `btn[1]` | Registrador **A** |
| `btn[2]` | Registrador **X** |
| nenhum   | Program Counter   |

O display mostra **16 bits em hexadecimal**, usando o mÃ³dulo `sled_monitor`.

---

# ğŸ§© **OrganizaÃ§Ã£o do Sistema**

```
/src
 â”œâ”€â”€ control_unit.v
 â”œâ”€â”€ decoder.v
 â”œâ”€â”€ alu.v
 â”œâ”€â”€ cpu_register.v
 â”œâ”€â”€ ram16k.v
 â”œâ”€â”€ cpu_monitor.v
 â”œâ”€â”€ alu_defines.vh
```

---

# ğŸ’» **SÃ­ntese na Cyclone IV**

A CPU foi projetada especificamente para:

> **EP4CE6E22C8N â€” Cyclone IV E (Altera/Intel)**

* CompatÃ­vel com **Quartus Prime Lite**
* FrequÃªncia tÃ­pica de operaÃ§Ã£o: 25â€“50 MHz
* Uso de LUTs estimado: ~15â€“20%
* RAM interna armazenada em M9K blocks

---

# ğŸ§ª **Exemplo de Programa**

```
      LDX #05     ; X = 5
loop: INX         ; X++
      STX $10     ; Guarda X na RAM
      LDA $10
      BEQ end     ; nunca acontece
      JMP loop
end:  JMP end
```

---

# ğŸ“ **Estado Atual / PrÃ³ximos Passos**

* [x] ALU completa
* [x] Registradores A, X, Y
* [x] JMP / BEQ / BNE funcionando
* [x] Stack funcionando (Push/Pop, JSR/RTS)
* [x] Monitor com display
* [ ] InterrupÃ§Ãµes
* [ ] Modo absoluto para mais instruÃ§Ãµes
* [ ] Montador simples

---

# ğŸ“œ **LicenÃ§a**

MIT â€” livre para uso acadÃªmico, pessoal e aprendizagem.
---

# ğŸ™Œ **Autor**

**Lucas Oliveira**
Estudante de Engenharia de ComputaÃ§Ã£o â€” UEFS

---
