./Wrapper_tb.v
./Wrapper.v
./Verilog/JabberVerilog/PWMSerializerBigBoy.v
./Verilog/JabberVerilog/PWMSerializer.v
./Verilog/JabberVerilog/slow_clock_gen.v
./Verilog/JabberVerilog/PWMSerializerMini.v
./Verilog/JabberVerilog/clock_gen.v
./Verilog/RAM.v
./Verilog/ROM.v
./Verilog/ALU/shifting/leftshift16.v
./Verilog/ALU/shifting/rightshift16.v
./Verilog/ALU/shifting/rightshift2.v
./Verilog/ALU/shifting/rightshift8.v
./Verilog/ALU/shifting/rightshift.v
./Verilog/ALU/shifting/leftshift8.v
./Verilog/ALU/shifting/leftshift2.v
./Verilog/ALU/shifting/rightshift1.v
./Verilog/ALU/shifting/leftshift1.v
./Verilog/ALU/shifting/leftshift.v
./Verilog/ALU/shifting/leftshift4.v
./Verilog/ALU/shifting/rightshift4.v
./Verilog/ALU/shifting/leftshift1_64.v
./Verilog/ALU/RegFile/register_64.v
./Verilog/ALU/RegFile/regfile_tb.v
./Verilog/ALU/RegFile/register.v
./Verilog/ALU/RegFile/dffe_ref.v
./Verilog/ALU/RegFile/dffe.v
./Verilog/ALU/RegFile/regfile.v
./Verilog/ALU/RegFile/decoder.v
./Verilog/ALU/Multiplexers/mux_2_32.v
./Verilog/ALU/Multiplexers/mux_4_32.v
./Verilog/ALU/Multiplexers/mux_8_32.v
./Verilog/ALU/Multiplexers/mux_2_64.v
./Verilog/ALU/Multiplexers/mux_2_1.v
./Verilog/ALU/Multiplexers/mux_2_5.v
./Verilog/ALU/Counters/count_64.v
./Verilog/ALU/Counters/count_16.v
./Verilog/ALU/Counters/tff.v
./Verilog/ALU/Counters/count_32.v
./Verilog/ALU/muldiv/multdiv.v
./Verilog/ALU/muldiv/wallacetree_32.v
./Verilog/ALU/muldiv/half_adder.v
./Verilog/ALU/muldiv/divider.v
./Verilog/ALU/muldiv/full_adder.v
./Verilog/ALU/Control/control_mem.v
./Verilog/ALU/Control/control_div.v
./Verilog/ALU/Control/control_d.v
./Verilog/ALU/Control/control.v
./Verilog/ALU/Control/control_wb.v
./Verilog/ALU/Control/control_hazard.v
./Verilog/ALU/ALU/isnotequal.v
./Verilog/ALU/ALU/adder.v
./Verilog/ALU/ALU/adderblock.v
./Verilog/ALU/ALU/alu.v
./Verilog/ALU/ALU/or_.v
./Verilog/ALU/ALU/not_.v
./Verilog/ALU/ALU/and_.v
./processor.v
