# MIPS32 CPU design and test

Microprocessor without interlocked pipelined stages

I need a Verilog HDL fomatter and a snipper QAQ

##  日程计划

4月10日--五级指令流水线 + 数据转发旁路机制
4月12日--算逻指令实现 + MIPS汇编
4月14日--跳转、储器读取指令实现 + MIPS汇编
4月16日--异常相关指令实现
....
5月前实现Tomasulo指令调度

