vendor_name = ModelSim
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ram_ini.mif
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ram.v
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ram.qip
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegMW.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegFD.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegEM.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PipeRegDE.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/program.mem
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/InstructionMemory.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/RegisterFile.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/MainDecoder.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/AluDecoder.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/PCLogic.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Decoder.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionCheck.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ConditionLogic.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ControlUnit.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Extend.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/plus_n.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_4.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/alu.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/arith_alu.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/logic_alu.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/pcRegister.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/cpu.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_3_to_1_32.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ChipSet.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesador.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/procesadorArm.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/divisorClock.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/controladorVGA.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/videocontroller.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/contadorXY.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/instruction_TB.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/program_tb.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/rom_TB.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ram_TB.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/program_final_tb.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/register_tb.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/adder_alu.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/multiplyUnit.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/divUnit.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/DRAM.mif
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/DROM.mif
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/DROMMemory.qip
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/DROMMemory.v
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/instRegister.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Commonregister.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/Commonregister_4.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/alu_TB.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/DRAMMemory.qip
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/DRAMMemory.v
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/DRAMArduino.mif
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/DRAMMemoryArd.qip
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/DRAMMemoryArd.v
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/RegisterArduino.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ArduinoAdd_p1.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/ArduinoLogic.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/RAM_ARD_tb.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/WriteToMIF.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/RAM_INC_tb.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mux_2_to_1_32_vec.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/modUnit.sv
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/mem_control.sv
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/altsyncram.tdf
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/stratix_ram_block.inc
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/lpm_mux.inc
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/lpm_decode.inc
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/aglobal201.inc
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/a_rdenreg.inc
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/altrom.inc
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/altram.inc
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/altdpram.inc
source_file = 1, /opt/intelFPGA/20.1/quartus/libraries/megafunctions/cbx.lst
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/db/altsyncram_ubp1.tdf
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/db/decode_0na.tdf
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/db/decode_p2a.tdf
source_file = 1, /home/rijegaro/Documents/GitHub/Arqui-II-Proyecto-I/proyecto1/db/mux_vib.tdf
design_name = procesadorArm
instance = comp, \dataArduino[0]~output , dataArduino[0]~output, procesadorArm, 1
instance = comp, \dataArduino[1]~output , dataArduino[1]~output, procesadorArm, 1
instance = comp, \dataArduino[2]~output , dataArduino[2]~output, procesadorArm, 1
instance = comp, \dataArduino[3]~output , dataArduino[3]~output, procesadorArm, 1
instance = comp, \dataArduino[4]~output , dataArduino[4]~output, procesadorArm, 1
instance = comp, \dataArduino[5]~output , dataArduino[5]~output, procesadorArm, 1
instance = comp, \dataArduino[6]~output , dataArduino[6]~output, procesadorArm, 1
instance = comp, \dataArduino[7]~output , dataArduino[7]~output, procesadorArm, 1
instance = comp, \clk~input , clk~input, procesadorArm, 1
instance = comp, \clkArduino~input , clkArduino~input, procesadorArm, 1
instance = comp, \rst~input , rst~input, procesadorArm, 1
instance = comp, \start~input , start~input, procesadorArm, 1
instance = comp, \dataIn[0]~input , dataIn[0]~input, procesadorArm, 1
instance = comp, \dataIn[1]~input , dataIn[1]~input, procesadorArm, 1
instance = comp, \dataIn[2]~input , dataIn[2]~input, procesadorArm, 1
instance = comp, \dataIn[3]~input , dataIn[3]~input, procesadorArm, 1
instance = comp, \dataIn[4]~input , dataIn[4]~input, procesadorArm, 1
instance = comp, \dataIn[5]~input , dataIn[5]~input, procesadorArm, 1
instance = comp, \dataIn[6]~input , dataIn[6]~input, procesadorArm, 1
instance = comp, \dataIn[7]~input , dataIn[7]~input, procesadorArm, 1
instance = comp, \~QUARTUS_CREATED_GND~I , ~QUARTUS_CREATED_GND~I, procesadorArm, 1
