
Denemepwmsingle.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000004ae  2**0
                  ALLOC, LOAD, DATA
  1 .text         00000080  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      0000002f  00000000  00000000  000004ae  2**0
                  CONTENTS, READONLY
  3 .stack.descriptors.hdr 000000b6  00000000  00000000  000004dd  2**0
                  CONTENTS, READONLY
  4 .debug_aranges 00000048  00000000  00000000  00000593  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000a42  00000000  00000000  000005db  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000695  00000000  00000000  0000101d  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000002d0  00000000  00000000  000016b2  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000074  00000000  00000000  00001984  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000208  00000000  00000000  000019f8  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000042  00000000  00000000  00001c00  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000038  00000000  00000000  00001c42  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .text         00000004  0000042c  0000042c  000004a0  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 13 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00001c7c  2**2
                  CONTENTS, READONLY, DEBUGGING
 14 .text.adc_pin_enable 0000001a  00000386  00000386  000003fa  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 15 .text.adc_pin_disable 0000001c  0000036a  0000036a  000003de  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 16 .text.adc_pin_select 00000012  000003b6  000003b6  0000042a  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 17 .text.ADC_Init 00000012  000003c8  000003c8  0000043c  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 18 .text.ADC_Read 0000002a  0000031e  0000031e  00000392  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 19 .text.main    000000a4  0000015e  0000015e  000001d2  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 20 .text         00000008  0000041e  0000041e  00000492  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 21 .text         000000de  00000080  00000080  000000f4  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 22 .text         0000000e  000003da  000003da  0000044e  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 23 .text         0000005e  0000027c  0000027c  000002f0  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 24 .text         0000007a  00000202  00000202  00000276  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 25 .text         0000000c  00000412  00000412  00000486  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 26 .text         00000006  00000426  00000426  0000049a  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 27 .text         0000000e  000003e8  000003e8  0000045c  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 28 .text         0000000e  000003f6  000003f6  0000046a  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 29 .text         00000022  00000348  00000348  000003bc  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 30 .text         00000044  000002da  000002da  0000034e  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 31 .text         0000000e  00000404  00000404  00000478  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 32 .text.__dummy_fini 00000002  00000434  00000434  000004a8  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 33 .text.__dummy_funcs_on_exit 00000002  00000436  00000436  000004aa  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 34 .text.__dummy_simulator_exit 00000002  00000438  00000438  000004ac  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 35 .text.exit    00000016  000003a0  000003a0  00000414  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 36 .text._Exit   00000004  00000430  00000430  000004a4  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
   8:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
   c:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  10:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  14:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  18:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  1c:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  20:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  24:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  28:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  2c:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  30:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  34:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  38:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  3c:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  40:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  44:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  48:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  4c:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  50:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  54:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  58:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  5c:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  60:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>
  64:	0c 94 16 02 	jmp	0x42c	; 0x42c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61
  74:	0e 94 af 00 	call	0x15e	; 0x15e <main>
  78:	0c 94 d0 01 	jmp	0x3a0	; 0x3a0 <exit>

0000007c <_exit>:
  7c:	f8 94       	cli

0000007e <__stop_program>:
  7e:	ff cf       	rjmp	.-2      	; 0x7e <__stop_program>

Disassembly of section .text:

0000042c <__bad_interrupt>:
 42c:	0c 94 00 00 	jmp	0	; 0x0 <__TEXT_REGION_ORIGIN__>

Disassembly of section .text.adc_pin_enable:

00000386 <adc_pin_enable>:




void adc_pin_enable(uint8_t pin){
	DIDR0 |= 1 << pin;
 386:	ee e7       	ldi	r30, 0x7E	; 126
 388:	f0 e0       	ldi	r31, 0x00	; 0
 38a:	90 81       	ld	r25, Z
 38c:	21 e0       	ldi	r18, 0x01	; 1
 38e:	30 e0       	ldi	r19, 0x00	; 0
 390:	02 c0       	rjmp	.+4      	; 0x396 <adc_pin_enable+0x10>
 392:	22 0f       	add	r18, r18
 394:	33 1f       	adc	r19, r19
 396:	8a 95       	dec	r24
 398:	e2 f7       	brpl	.-8      	; 0x392 <adc_pin_enable+0xc>
 39a:	29 2b       	or	r18, r25
 39c:	20 83       	st	Z, r18
 39e:	08 95       	ret

Disassembly of section .text.adc_pin_disable:

0000036a <adc_pin_disable>:
}

void adc_pin_disable(uint8_t pin){
	DIDR0 &= ~(1 << pin);
 36a:	ee e7       	ldi	r30, 0x7E	; 126
 36c:	f0 e0       	ldi	r31, 0x00	; 0
 36e:	90 81       	ld	r25, Z
 370:	21 e0       	ldi	r18, 0x01	; 1
 372:	30 e0       	ldi	r19, 0x00	; 0
 374:	02 c0       	rjmp	.+4      	; 0x37a <adc_pin_disable+0x10>
 376:	22 0f       	add	r18, r18
 378:	33 1f       	adc	r19, r19
 37a:	8a 95       	dec	r24
 37c:	e2 f7       	brpl	.-8      	; 0x376 <adc_pin_disable+0xc>
 37e:	20 95       	com	r18
 380:	29 23       	and	r18, r25
 382:	20 83       	st	Z, r18
 384:	08 95       	ret

Disassembly of section .text.adc_pin_select:

000003b6 <adc_pin_select>:
}

void adc_pin_select(uint8_t souce){
	ADMUX &= 0xF0;
 3b6:	ec e7       	ldi	r30, 0x7C	; 124
 3b8:	f0 e0       	ldi	r31, 0x00	; 0
 3ba:	90 81       	ld	r25, Z
 3bc:	90 7f       	andi	r25, 0xF0	; 240
 3be:	90 83       	st	Z, r25
	ADMUX |= souce;
 3c0:	90 81       	ld	r25, Z
 3c2:	89 2b       	or	r24, r25
 3c4:	80 83       	st	Z, r24
 3c6:	08 95       	ret

Disassembly of section .text.ADC_Init:

000003c8 <ADC_Init>:
}
void ADC_Init()										/* ADC Initialization function */
{
	
	ADCSRA |= 1<<ADEN | 1<<ADPS2 | 1<<ADPS1 ;  // AVCC with external capacitor at AREF pin,  64 prescaler
 3c8:	ea e7       	ldi	r30, 0x7A	; 122
 3ca:	f0 e0       	ldi	r31, 0x00	; 0
 3cc:	80 81       	ld	r24, Z
 3ce:	86 68       	ori	r24, 0x86	; 134
 3d0:	80 83       	st	Z, r24
	ADMUX = (1 << REFS0);
 3d2:	80 e4       	ldi	r24, 0x40	; 64
 3d4:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
 3d8:	08 95       	ret

Disassembly of section .text.ADC_Read:

0000031e <ADC_Read>:
}

uint16_t ADC_Read(char channel)							/* ADC Read function */
{
	ADMUX = (ADMUX & 0xF0) | (channel & 0x07);		/* set input channel to read */
 31e:	ec e7       	ldi	r30, 0x7C	; 124
 320:	f0 e0       	ldi	r31, 0x00	; 0
 322:	90 81       	ld	r25, Z
 324:	90 7f       	andi	r25, 0xF0	; 240
 326:	87 70       	andi	r24, 0x07	; 7
 328:	89 2b       	or	r24, r25
 32a:	80 83       	st	Z, r24
	ADCSRA |= (1<<ADSC);							/* Start ADC conversion */
 32c:	ea e7       	ldi	r30, 0x7A	; 122
 32e:	f0 e0       	ldi	r31, 0x00	; 0
 330:	80 81       	ld	r24, Z
 332:	80 64       	ori	r24, 0x40	; 64
 334:	80 83       	st	Z, r24
	while(ADCSRA & (0x1 <<ADSC));				//// Wait until conversion is  completed
 336:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
 33a:	86 fd       	sbrc	r24, 6
 33c:	fc cf       	rjmp	.-8      	; 0x336 <ADC_Read+0x18>
	return ADCW;									/* Return ADC word */
 33e:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
 342:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
	
}
 346:	08 95       	ret

Disassembly of section .text.main:

0000015e <main>:

int main(void)
{
	ADC_Init();										/* Initialize ADC */
 15e:	0e 94 e4 01 	call	0x3c8	; 0x3c8 <ADC_Init>
	DDRB |= 1<< PINB1 | 1<<PINB2 ;					/* Make OC1A OC1B pin as output */
 162:	84 b1       	in	r24, 0x04	; 4
 164:	86 60       	ori	r24, 0x06	; 6
 166:	84 b9       	out	0x04, r24	; 4
	
	ICR1 = 4999;									/* Set TOP count for timer1 in ICR1 register */
 168:	87 e8       	ldi	r24, 0x87	; 135
 16a:	93 e1       	ldi	r25, 0x13	; 19
 16c:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 170:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	TCCR1A = (1<<WGM11)|(1<<COM1A1)|(1<<COM1B1);				/* Set Fast PWM, TOP in ICR1, Clear OC1A on compare match, clk/prescaler64 */
 174:	82 ea       	ldi	r24, 0xA2	; 162
 176:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1<<WGM12)|(1<<WGM13)|(1<<CS10)|(1<<CS11);
 17a:	8b e1       	ldi	r24, 0x1B	; 27
 17c:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	

		
	while(1)
	{
		adc_pin_enable(0);
 180:	80 e0       	ldi	r24, 0x00	; 0
 182:	0e 94 c3 01 	call	0x386	; 0x386 <adc_pin_enable>
		adc_pin_select(0);
 186:	80 e0       	ldi	r24, 0x00	; 0
 188:	0e 94 db 01 	call	0x3b6	; 0x3b6 <adc_pin_select>
		a_1 = 125 + (int)(ADC_Read(0)/2.048);
 18c:	80 e0       	ldi	r24, 0x00	; 0
 18e:	0e 94 8f 01 	call	0x31e	; 0x31e <ADC_Read>
 192:	bc 01       	movw	r22, r24
 194:	80 e0       	ldi	r24, 0x00	; 0
 196:	90 e0       	ldi	r25, 0x00	; 0
 198:	0e 94 01 01 	call	0x202	; 0x202 <__floatunsisf>
 19c:	2f e6       	ldi	r18, 0x6F	; 111
 19e:	32 e1       	ldi	r19, 0x12	; 18
 1a0:	43 e0       	ldi	r20, 0x03	; 3
 1a2:	50 e4       	ldi	r21, 0x40	; 64
 1a4:	0e 94 0f 02 	call	0x41e	; 0x41e <__divsf3>
 1a8:	0e 94 ed 01 	call	0x3da	; 0x3da <__fixsfsi>
 1ac:	8b 01       	movw	r16, r22
 1ae:	03 58       	subi	r16, 0x83	; 131
 1b0:	1f 4f       	sbci	r17, 0xFF	; 255
		adc_pin_disable(0);
 1b2:	80 e0       	ldi	r24, 0x00	; 0
 1b4:	0e 94 b5 01 	call	0x36a	; 0x36a <adc_pin_disable>
		
		adc_pin_enable(1);
 1b8:	81 e0       	ldi	r24, 0x01	; 1
 1ba:	0e 94 c3 01 	call	0x386	; 0x386 <adc_pin_enable>
		adc_pin_select(1);
 1be:	81 e0       	ldi	r24, 0x01	; 1
 1c0:	0e 94 db 01 	call	0x3b6	; 0x3b6 <adc_pin_select>
		b_1 = 125 + (int)(ADC_Read(1)/2.048);
 1c4:	81 e0       	ldi	r24, 0x01	; 1
 1c6:	0e 94 8f 01 	call	0x31e	; 0x31e <ADC_Read>
 1ca:	bc 01       	movw	r22, r24
 1cc:	80 e0       	ldi	r24, 0x00	; 0
 1ce:	90 e0       	ldi	r25, 0x00	; 0
 1d0:	0e 94 01 01 	call	0x202	; 0x202 <__floatunsisf>
 1d4:	2f e6       	ldi	r18, 0x6F	; 111
 1d6:	32 e1       	ldi	r19, 0x12	; 18
 1d8:	43 e0       	ldi	r20, 0x03	; 3
 1da:	50 e4       	ldi	r21, 0x40	; 64
 1dc:	0e 94 0f 02 	call	0x41e	; 0x41e <__divsf3>
 1e0:	0e 94 ed 01 	call	0x3da	; 0x3da <__fixsfsi>
 1e4:	eb 01       	movw	r28, r22
 1e6:	c3 58       	subi	r28, 0x83	; 131
 1e8:	df 4f       	sbci	r29, 0xFF	; 255
		adc_pin_disable(1);
 1ea:	81 e0       	ldi	r24, 0x01	; 1
 1ec:	0e 94 b5 01 	call	0x36a	; 0x36a <adc_pin_disable>
		
		OCR1A=a_1;
 1f0:	10 93 89 00 	sts	0x0089, r17	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 1f4:	00 93 88 00 	sts	0x0088, r16	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
		OCR1B=b_1;
 1f8:	d0 93 8b 00 	sts	0x008B, r29	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 1fc:	c0 93 8a 00 	sts	0x008A, r28	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
 200:	bf cf       	rjmp	.-130    	; 0x180 <main+0x22>

Disassembly of section .text:

0000041e <__divsf3>:
 41e:	0e 94 40 00 	call	0x80	; 0x80 <__data_load_end>
 422:	0c 94 a4 01 	jmp	0x348	; 0x348 <__fp_round>

Disassembly of section .text:

00000080 <__divsf3x>:
  80:	10 c0       	rjmp	.+32     	; 0xa2 <__divsf3x+0x22>
  82:	0e 94 fb 01 	call	0x3f6	; 0x3f6 <__fp_pscB>
  86:	58 f0       	brcs	.+22     	; 0x9e <__divsf3x+0x1e>
  88:	0e 94 f4 01 	call	0x3e8	; 0x3e8 <__fp_pscA>
  8c:	40 f0       	brcs	.+16     	; 0x9e <__divsf3x+0x1e>
  8e:	29 f4       	brne	.+10     	; 0x9a <__divsf3x+0x1a>
  90:	5f 3f       	cpi	r21, 0xFF	; 255
  92:	29 f0       	breq	.+10     	; 0x9e <__divsf3x+0x1e>
  94:	0c 94 09 02 	jmp	0x412	; 0x412 <__fp_inf>
  98:	51 11       	cpse	r21, r1
  9a:	0c 94 03 02 	jmp	0x406	; 0x406 <__fp_szero>
  9e:	0c 94 13 02 	jmp	0x426	; 0x426 <__fp_nan>
  a2:	0e 94 6d 01 	call	0x2da	; 0x2da <__fp_split3>
  a6:	68 f3       	brcs	.-38     	; 0x82 <__divsf3x+0x2>

000000a8 <__divsf3_pse>:
  a8:	99 23       	and	r25, r25
  aa:	b1 f3       	breq	.-20     	; 0x98 <__divsf3x+0x18>
  ac:	55 23       	and	r21, r21
  ae:	91 f3       	breq	.-28     	; 0x94 <__divsf3x+0x14>
  b0:	95 1b       	sub	r25, r21
  b2:	55 0b       	sbc	r21, r21
  b4:	bb 27       	eor	r27, r27
  b6:	aa 27       	eor	r26, r26
  b8:	62 17       	cp	r22, r18
  ba:	73 07       	cpc	r23, r19
  bc:	84 07       	cpc	r24, r20
  be:	38 f0       	brcs	.+14     	; 0xce <__divsf3_pse+0x26>
  c0:	9f 5f       	subi	r25, 0xFF	; 255
  c2:	5f 4f       	sbci	r21, 0xFF	; 255
  c4:	22 0f       	add	r18, r18
  c6:	33 1f       	adc	r19, r19
  c8:	44 1f       	adc	r20, r20
  ca:	aa 1f       	adc	r26, r26
  cc:	a9 f3       	breq	.-22     	; 0xb8 <__divsf3_pse+0x10>
  ce:	35 d0       	rcall	.+106    	; 0x13a <__divsf3_pse+0x92>
  d0:	0e 2e       	mov	r0, r30
  d2:	3a f0       	brmi	.+14     	; 0xe2 <__divsf3_pse+0x3a>
  d4:	e0 e8       	ldi	r30, 0x80	; 128
  d6:	32 d0       	rcall	.+100    	; 0x13c <__divsf3_pse+0x94>
  d8:	91 50       	subi	r25, 0x01	; 1
  da:	50 40       	sbci	r21, 0x00	; 0
  dc:	e6 95       	lsr	r30
  de:	00 1c       	adc	r0, r0
  e0:	ca f7       	brpl	.-14     	; 0xd4 <__divsf3_pse+0x2c>
  e2:	2b d0       	rcall	.+86     	; 0x13a <__divsf3_pse+0x92>
  e4:	fe 2f       	mov	r31, r30
  e6:	29 d0       	rcall	.+82     	; 0x13a <__divsf3_pse+0x92>
  e8:	66 0f       	add	r22, r22
  ea:	77 1f       	adc	r23, r23
  ec:	88 1f       	adc	r24, r24
  ee:	bb 1f       	adc	r27, r27
  f0:	26 17       	cp	r18, r22
  f2:	37 07       	cpc	r19, r23
  f4:	48 07       	cpc	r20, r24
  f6:	ab 07       	cpc	r26, r27
  f8:	b0 e8       	ldi	r27, 0x80	; 128
  fa:	09 f0       	breq	.+2      	; 0xfe <__divsf3_pse+0x56>
  fc:	bb 0b       	sbc	r27, r27
  fe:	80 2d       	mov	r24, r0
 100:	bf 01       	movw	r22, r30
 102:	ff 27       	eor	r31, r31
 104:	93 58       	subi	r25, 0x83	; 131
 106:	5f 4f       	sbci	r21, 0xFF	; 255
 108:	3a f0       	brmi	.+14     	; 0x118 <__divsf3_pse+0x70>
 10a:	9e 3f       	cpi	r25, 0xFE	; 254
 10c:	51 05       	cpc	r21, r1
 10e:	78 f0       	brcs	.+30     	; 0x12e <__divsf3_pse+0x86>
 110:	0c 94 09 02 	jmp	0x412	; 0x412 <__fp_inf>
 114:	0c 94 03 02 	jmp	0x406	; 0x406 <__fp_szero>
 118:	5f 3f       	cpi	r21, 0xFF	; 255
 11a:	e4 f3       	brlt	.-8      	; 0x114 <__divsf3_pse+0x6c>
 11c:	98 3e       	cpi	r25, 0xE8	; 232
 11e:	d4 f3       	brlt	.-12     	; 0x114 <__divsf3_pse+0x6c>
 120:	86 95       	lsr	r24
 122:	77 95       	ror	r23
 124:	67 95       	ror	r22
 126:	b7 95       	ror	r27
 128:	f7 95       	ror	r31
 12a:	9f 5f       	subi	r25, 0xFF	; 255
 12c:	c9 f7       	brne	.-14     	; 0x120 <__divsf3_pse+0x78>
 12e:	88 0f       	add	r24, r24
 130:	91 1d       	adc	r25, r1
 132:	96 95       	lsr	r25
 134:	87 95       	ror	r24
 136:	97 f9       	bld	r25, 7
 138:	08 95       	ret
 13a:	e1 e0       	ldi	r30, 0x01	; 1
 13c:	66 0f       	add	r22, r22
 13e:	77 1f       	adc	r23, r23
 140:	88 1f       	adc	r24, r24
 142:	bb 1f       	adc	r27, r27
 144:	62 17       	cp	r22, r18
 146:	73 07       	cpc	r23, r19
 148:	84 07       	cpc	r24, r20
 14a:	ba 07       	cpc	r27, r26
 14c:	20 f0       	brcs	.+8      	; 0x156 <__divsf3_pse+0xae>
 14e:	62 1b       	sub	r22, r18
 150:	73 0b       	sbc	r23, r19
 152:	84 0b       	sbc	r24, r20
 154:	ba 0b       	sbc	r27, r26
 156:	ee 1f       	adc	r30, r30
 158:	88 f7       	brcc	.-30     	; 0x13c <__divsf3_pse+0x94>
 15a:	e0 95       	com	r30
 15c:	08 95       	ret

Disassembly of section .text:

000003da <__fixsfsi>:
 3da:	0e 94 3e 01 	call	0x27c	; 0x27c <__fixunssfsi>
 3de:	68 94       	set
 3e0:	b1 11       	cpse	r27, r1
 3e2:	0c 94 03 02 	jmp	0x406	; 0x406 <__fp_szero>
 3e6:	08 95       	ret

Disassembly of section .text:

0000027c <__fixunssfsi>:
 27c:	0e 94 75 01 	call	0x2ea	; 0x2ea <__fp_splitA>
 280:	88 f0       	brcs	.+34     	; 0x2a4 <__fixunssfsi+0x28>
 282:	9f 57       	subi	r25, 0x7F	; 127
 284:	98 f0       	brcs	.+38     	; 0x2ac <__fixunssfsi+0x30>
 286:	b9 2f       	mov	r27, r25
 288:	99 27       	eor	r25, r25
 28a:	b7 51       	subi	r27, 0x17	; 23
 28c:	b0 f0       	brcs	.+44     	; 0x2ba <__fixunssfsi+0x3e>
 28e:	e1 f0       	breq	.+56     	; 0x2c8 <__fixunssfsi+0x4c>
 290:	66 0f       	add	r22, r22
 292:	77 1f       	adc	r23, r23
 294:	88 1f       	adc	r24, r24
 296:	99 1f       	adc	r25, r25
 298:	1a f0       	brmi	.+6      	; 0x2a0 <__fixunssfsi+0x24>
 29a:	ba 95       	dec	r27
 29c:	c9 f7       	brne	.-14     	; 0x290 <__fixunssfsi+0x14>
 29e:	14 c0       	rjmp	.+40     	; 0x2c8 <__fixunssfsi+0x4c>
 2a0:	b1 30       	cpi	r27, 0x01	; 1
 2a2:	91 f0       	breq	.+36     	; 0x2c8 <__fixunssfsi+0x4c>
 2a4:	0e 94 02 02 	call	0x404	; 0x404 <__fp_zero>
 2a8:	b1 e0       	ldi	r27, 0x01	; 1
 2aa:	08 95       	ret
 2ac:	0c 94 02 02 	jmp	0x404	; 0x404 <__fp_zero>
 2b0:	67 2f       	mov	r22, r23
 2b2:	78 2f       	mov	r23, r24
 2b4:	88 27       	eor	r24, r24
 2b6:	b8 5f       	subi	r27, 0xF8	; 248
 2b8:	39 f0       	breq	.+14     	; 0x2c8 <__fixunssfsi+0x4c>
 2ba:	b9 3f       	cpi	r27, 0xF9	; 249
 2bc:	cc f3       	brlt	.-14     	; 0x2b0 <__fixunssfsi+0x34>
 2be:	86 95       	lsr	r24
 2c0:	77 95       	ror	r23
 2c2:	67 95       	ror	r22
 2c4:	b3 95       	inc	r27
 2c6:	d9 f7       	brne	.-10     	; 0x2be <__fixunssfsi+0x42>
 2c8:	3e f4       	brtc	.+14     	; 0x2d8 <__fixunssfsi+0x5c>
 2ca:	90 95       	com	r25
 2cc:	80 95       	com	r24
 2ce:	70 95       	com	r23
 2d0:	61 95       	neg	r22
 2d2:	7f 4f       	sbci	r23, 0xFF	; 255
 2d4:	8f 4f       	sbci	r24, 0xFF	; 255
 2d6:	9f 4f       	sbci	r25, 0xFF	; 255
 2d8:	08 95       	ret

Disassembly of section .text:

00000202 <__floatunsisf>:
 202:	e8 94       	clt
 204:	09 c0       	rjmp	.+18     	; 0x218 <__floatsisf+0x12>

00000206 <__floatsisf>:
 206:	97 fb       	bst	r25, 7
 208:	3e f4       	brtc	.+14     	; 0x218 <__floatsisf+0x12>
 20a:	90 95       	com	r25
 20c:	80 95       	com	r24
 20e:	70 95       	com	r23
 210:	61 95       	neg	r22
 212:	7f 4f       	sbci	r23, 0xFF	; 255
 214:	8f 4f       	sbci	r24, 0xFF	; 255
 216:	9f 4f       	sbci	r25, 0xFF	; 255
 218:	99 23       	and	r25, r25
 21a:	a9 f0       	breq	.+42     	; 0x246 <__floatsisf+0x40>
 21c:	f9 2f       	mov	r31, r25
 21e:	96 e9       	ldi	r25, 0x96	; 150
 220:	bb 27       	eor	r27, r27
 222:	93 95       	inc	r25
 224:	f6 95       	lsr	r31
 226:	87 95       	ror	r24
 228:	77 95       	ror	r23
 22a:	67 95       	ror	r22
 22c:	b7 95       	ror	r27
 22e:	f1 11       	cpse	r31, r1
 230:	f8 cf       	rjmp	.-16     	; 0x222 <__floatsisf+0x1c>
 232:	fa f4       	brpl	.+62     	; 0x272 <__floatsisf+0x6c>
 234:	bb 0f       	add	r27, r27
 236:	11 f4       	brne	.+4      	; 0x23c <__floatsisf+0x36>
 238:	60 ff       	sbrs	r22, 0
 23a:	1b c0       	rjmp	.+54     	; 0x272 <__floatsisf+0x6c>
 23c:	6f 5f       	subi	r22, 0xFF	; 255
 23e:	7f 4f       	sbci	r23, 0xFF	; 255
 240:	8f 4f       	sbci	r24, 0xFF	; 255
 242:	9f 4f       	sbci	r25, 0xFF	; 255
 244:	16 c0       	rjmp	.+44     	; 0x272 <__floatsisf+0x6c>
 246:	88 23       	and	r24, r24
 248:	11 f0       	breq	.+4      	; 0x24e <__floatsisf+0x48>
 24a:	96 e9       	ldi	r25, 0x96	; 150
 24c:	11 c0       	rjmp	.+34     	; 0x270 <__floatsisf+0x6a>
 24e:	77 23       	and	r23, r23
 250:	21 f0       	breq	.+8      	; 0x25a <__floatsisf+0x54>
 252:	9e e8       	ldi	r25, 0x8E	; 142
 254:	87 2f       	mov	r24, r23
 256:	76 2f       	mov	r23, r22
 258:	05 c0       	rjmp	.+10     	; 0x264 <__floatsisf+0x5e>
 25a:	66 23       	and	r22, r22
 25c:	71 f0       	breq	.+28     	; 0x27a <__floatsisf+0x74>
 25e:	96 e8       	ldi	r25, 0x86	; 134
 260:	86 2f       	mov	r24, r22
 262:	70 e0       	ldi	r23, 0x00	; 0
 264:	60 e0       	ldi	r22, 0x00	; 0
 266:	2a f0       	brmi	.+10     	; 0x272 <__floatsisf+0x6c>
 268:	9a 95       	dec	r25
 26a:	66 0f       	add	r22, r22
 26c:	77 1f       	adc	r23, r23
 26e:	88 1f       	adc	r24, r24
 270:	da f7       	brpl	.-10     	; 0x268 <__floatsisf+0x62>
 272:	88 0f       	add	r24, r24
 274:	96 95       	lsr	r25
 276:	87 95       	ror	r24
 278:	97 f9       	bld	r25, 7
 27a:	08 95       	ret

Disassembly of section .text:

00000412 <__fp_inf>:
 412:	97 f9       	bld	r25, 7
 414:	9f 67       	ori	r25, 0x7F	; 127
 416:	80 e8       	ldi	r24, 0x80	; 128
 418:	70 e0       	ldi	r23, 0x00	; 0
 41a:	60 e0       	ldi	r22, 0x00	; 0
 41c:	08 95       	ret

Disassembly of section .text:

00000426 <__fp_nan>:
 426:	9f ef       	ldi	r25, 0xFF	; 255
 428:	80 ec       	ldi	r24, 0xC0	; 192
 42a:	08 95       	ret

Disassembly of section .text:

000003e8 <__fp_pscA>:
 3e8:	00 24       	eor	r0, r0
 3ea:	0a 94       	dec	r0
 3ec:	16 16       	cp	r1, r22
 3ee:	17 06       	cpc	r1, r23
 3f0:	18 06       	cpc	r1, r24
 3f2:	09 06       	cpc	r0, r25
 3f4:	08 95       	ret

Disassembly of section .text:

000003f6 <__fp_pscB>:
 3f6:	00 24       	eor	r0, r0
 3f8:	0a 94       	dec	r0
 3fa:	12 16       	cp	r1, r18
 3fc:	13 06       	cpc	r1, r19
 3fe:	14 06       	cpc	r1, r20
 400:	05 06       	cpc	r0, r21
 402:	08 95       	ret

Disassembly of section .text:

00000348 <__fp_round>:
 348:	09 2e       	mov	r0, r25
 34a:	03 94       	inc	r0
 34c:	00 0c       	add	r0, r0
 34e:	11 f4       	brne	.+4      	; 0x354 <__fp_round+0xc>
 350:	88 23       	and	r24, r24
 352:	52 f0       	brmi	.+20     	; 0x368 <__fp_round+0x20>
 354:	bb 0f       	add	r27, r27
 356:	40 f4       	brcc	.+16     	; 0x368 <__fp_round+0x20>
 358:	bf 2b       	or	r27, r31
 35a:	11 f4       	brne	.+4      	; 0x360 <__fp_round+0x18>
 35c:	60 ff       	sbrs	r22, 0
 35e:	04 c0       	rjmp	.+8      	; 0x368 <__fp_round+0x20>
 360:	6f 5f       	subi	r22, 0xFF	; 255
 362:	7f 4f       	sbci	r23, 0xFF	; 255
 364:	8f 4f       	sbci	r24, 0xFF	; 255
 366:	9f 4f       	sbci	r25, 0xFF	; 255
 368:	08 95       	ret

Disassembly of section .text:

000002da <__fp_split3>:
 2da:	57 fd       	sbrc	r21, 7
 2dc:	90 58       	subi	r25, 0x80	; 128
 2de:	44 0f       	add	r20, r20
 2e0:	55 1f       	adc	r21, r21
 2e2:	59 f0       	breq	.+22     	; 0x2fa <__fp_splitA+0x10>
 2e4:	5f 3f       	cpi	r21, 0xFF	; 255
 2e6:	71 f0       	breq	.+28     	; 0x304 <__fp_splitA+0x1a>
 2e8:	47 95       	ror	r20

000002ea <__fp_splitA>:
 2ea:	88 0f       	add	r24, r24
 2ec:	97 fb       	bst	r25, 7
 2ee:	99 1f       	adc	r25, r25
 2f0:	61 f0       	breq	.+24     	; 0x30a <__fp_splitA+0x20>
 2f2:	9f 3f       	cpi	r25, 0xFF	; 255
 2f4:	79 f0       	breq	.+30     	; 0x314 <__fp_splitA+0x2a>
 2f6:	87 95       	ror	r24
 2f8:	08 95       	ret
 2fa:	12 16       	cp	r1, r18
 2fc:	13 06       	cpc	r1, r19
 2fe:	14 06       	cpc	r1, r20
 300:	55 1f       	adc	r21, r21
 302:	f2 cf       	rjmp	.-28     	; 0x2e8 <__fp_split3+0xe>
 304:	46 95       	lsr	r20
 306:	f1 df       	rcall	.-30     	; 0x2ea <__fp_splitA>
 308:	08 c0       	rjmp	.+16     	; 0x31a <__fp_splitA+0x30>
 30a:	16 16       	cp	r1, r22
 30c:	17 06       	cpc	r1, r23
 30e:	18 06       	cpc	r1, r24
 310:	99 1f       	adc	r25, r25
 312:	f1 cf       	rjmp	.-30     	; 0x2f6 <__fp_splitA+0xc>
 314:	86 95       	lsr	r24
 316:	71 05       	cpc	r23, r1
 318:	61 05       	cpc	r22, r1
 31a:	08 94       	sec
 31c:	08 95       	ret

Disassembly of section .text:

00000404 <__fp_zero>:
 404:	e8 94       	clt

00000406 <__fp_szero>:
 406:	bb 27       	eor	r27, r27
 408:	66 27       	eor	r22, r22
 40a:	77 27       	eor	r23, r23
 40c:	cb 01       	movw	r24, r22
 40e:	97 f9       	bld	r25, 7
 410:	08 95       	ret

Disassembly of section .text.__dummy_fini:

00000434 <_fini>:
 434:	08 95       	ret

Disassembly of section .text.__dummy_funcs_on_exit:

00000436 <__funcs_on_exit>:
 436:	08 95       	ret

Disassembly of section .text.__dummy_simulator_exit:

00000438 <__simulator_exit>:
 438:	08 95       	ret

Disassembly of section .text.exit:

000003a0 <exit>:
 3a0:	ec 01       	movw	r28, r24
 3a2:	0e 94 1b 02 	call	0x436	; 0x436 <__funcs_on_exit>
 3a6:	0e 94 1a 02 	call	0x434	; 0x434 <_fini>
 3aa:	ce 01       	movw	r24, r28
 3ac:	0e 94 1c 02 	call	0x438	; 0x438 <__simulator_exit>
 3b0:	ce 01       	movw	r24, r28
 3b2:	0e 94 18 02 	call	0x430	; 0x430 <_Exit>

Disassembly of section .text._Exit:

00000430 <_Exit>:
 430:	0e 94 3e 00 	call	0x7c	; 0x7c <_exit>
