---
audio: false
generated: true
lang: es
layout: post
title: Tecnolog√≠a de E/S e Interfaz
translated: true
type: note
---

¬°Excelente! Aqu√≠ tienes un **tutorial completo** para la **Parte 4: Tecnolog√≠a de E/S e Interfaz**, basado en el esquema de tu curso. Este tutorial est√° estructurado para explicar los conceptos con claridad, proporcionar ejemplos pr√°cticos y mostrar c√≥mo componentes como el 8255A, 8253/8254 y 8251A trabajan juntos en un sistema de microcomputadora.

---

## üìò Parte 4: Tecnolog√≠a de E/S e Interfaz

---

### **1. Conceptos B√°sicos de Interfaces de E/S**

#### ‚úÖ Direccionamiento de Puertos

Las interfaces de E/S permiten que un microprocesador se comunique con dispositivos externos. Existen **dos esquemas principales de direccionamiento**:

- **E/S Mapeada en Memoria**:
  - Los dispositivos de E/S se tratan como ubicaciones de memoria.
  - Utiliza las mismas instrucciones que el acceso a memoria (ej., `MOV`).
  - Pros: Espacio de direcciones m√°s grande, puede usar todas las instrucciones de la CPU.
  - Contras: Consume espacio de direcciones de memoria.

- **E/S Aislada (E/S Mapeada en Puertos)**:
  - Instrucciones especiales como `IN` y `OUT`.
  - Espacio de direcciones limitado (usualmente 256 puertos).
  - Espacio de direcciones separado de la memoria.

| Tipo                  | Conjunto de Instrucciones | Espacio de Direcciones |
|-----------------------|---------------------------|------------------------|
| Mapeada en Memoria    | `MOV`, etc.               | Parte de la memoria    |
| Aislada (Mapeada en E/S) | `IN`, `OUT`           | Espacio de E/S separado|

---

#### ‚úÖ Modos de Transferencia de Datos

1. **E/S Controlada por Programa**:
   - La CPU verifica el estado del dispositivo y lee/escribe datos directamente.
   - Simple pero ineficiente (espera ocupada).

2. **E/S Basada en Interrupciones**:
   - El dispositivo notifica a la CPU cuando est√° listo mediante una **interrupci√≥n**.
   - La CPU ejecuta una Rutina de Servicio de Interrupci√≥n (ISR).
   - Mejora la eficiencia.

3. **DMA (Acceso Directo a Memoria)**:
   - El dispositivo transfiere datos directamente hacia/desde la memoria.
   - Omite a la CPU para transferencias de datos grandes o r√°pidas.
   - Se usa para dispositivos de alta velocidad como discos.

---

### **2. Sistemas de Interrupci√≥n**

#### ‚úÖ Tabla de Vectores de Interrupci√≥n

- Almacena las direcciones de las **Rutinas de Servicio de Interrupci√≥n (ISR)**.
- Cada tipo de interrupci√≥n tiene un **vector √∫nico** (ej., INT 0x08 para el Temporizador).
- La CPU consulta la tabla para saltar a la ISR correcta.

#### ‚úÖ Manejo de Prioridades

- Cuando ocurren m√∫ltiples interrupciones simult√°neamente, la **prioridad** determina cu√°l se atiende primero.
- La prioridad puede ser **fija** o **programable**.

#### ‚úÖ Controlador de Interrupciones Programable 8259A

- Gestiona m√∫ltiples fuentes de interrupci√≥n (hasta 8).
- Puede **encadenarse** para 64 entradas de interrupci√≥n.
- Funciones clave:
  - Enmascaramiento de interrupciones.
  - Configuraci√≥n de prioridades.
  - Env√≠o del vector de interrupci√≥n a la CPU.

**Registros**:
- IMR (Registro de M√°scara de Interrupciones)
- ISR (Registro de Servicio)
- IRR (Registro de Solicitud de Interrupci√≥n)

**Ejemplo**: El teclado y el Temporizador activan interrupciones ‚Äî el 8259A las prioriza seg√∫n la prioridad configurada.

---

### **3. Chips de Interfaz Comunes**

---

#### ‚úÖ Interfaz Perif√©rica Programable 8255A (PPI)

Se utiliza para interactuar con dispositivos paralelos externos como interruptores, LEDs, etc.

- Tiene 3 puertos: **Puerto A**, **Puerto B** y **Puerto C**.
- Se controla mediante la **Palabra de Control**.

**Modos de Operaci√≥n**:

- **Modo 0** ‚Äì E/S Simple
  - Cada puerto puede ser entrada/salida.
- **Modo 1** ‚Äì E/S con Protocolo de Comunicaci√≥n (Handshaking)
  - Sincronizaci√≥n con el perif√©rico.
- **Modo 2** ‚Äì E/S Bidireccional (solo para el Puerto A)
  - Transferencia de datos bidireccional con protocolo de comunicaci√≥n.

**Ejemplo**:
- Puerto A: salida a una pantalla de LEDs
- Puerto B: entrada desde interruptores DIP
- Puerto C: se usa para se√±ales de control

---

#### ‚úÖ Temporizador de Intervalos Programable 8253 / 8254

Se utiliza para generar retardos, velocidades en baudios, etc.

- Tiene 3 contadores independientes de 16 bits.
- Cada contador tiene modos (0‚Äì5), ej.:

| Modo | Descripci√≥n                  |
|------|------------------------------|
| 0    | Interrupci√≥n en cuenta final   |
| 2    | Generador de tasa (ej., para reloj) |
| 3    | Generador de onda cuadrada    |

**Aplicaciones**:
- Generaci√≥n de retardos
- Reloj en tiempo real
- Generaci√≥n de velocidad en baudios para puertos serie

**Uso T√≠pico**:
- Contador 0: Tic del temporizador del SO
- Contador 1: Refresco de DRAM
- Contador 2: Tono del altavoz

---

#### ‚úÖ USART 8251A (Transceptor S√≠ncrono/As√≠ncrono Universal)

Se utiliza para **comunicaci√≥n serie**.

- Convierte entre datos paralelos y serie.
- Admite ambos modos:
  - **S√≠ncrono**: requiere se√±al de reloj
  - **As√≠ncrono**: usa bits de inicio/parada

**Caracter√≠sticas Clave**:
- Control de velocidad en baudios (v√≠a 8253/8254)
- Longitud de car√°cter, bits de parada y paridad configurables
- Admite almacenamiento en b√∫fer de transmisi√≥n y recepci√≥n

**Aplicaci√≥n**: Comunicaci√≥n por puerto serie con PC o microcontrolador.

---

## ‚úÖ Tabla Resumen

| Chip    | Funci√≥n                      | Caracter√≠sticas Clave                 |
|---------|------------------------------|---------------------------------------|
| 8255A   | E/S Paralela                 | 3 puertos, 3 modos, protocolo de comunicaci√≥n |
| 8253/54 | Temporizaci√≥n/Conteo         | 3 contadores, m√∫ltiples modos         |
| 8251A   | Comunicaci√≥n Serie           | S√≠nc/As√≠nc, control de baudios        |
| 8259A   | Control de Interrupciones    | Prioridad, enmascaramiento, vectorizaci√≥n de ISR |

---

## üß† Ejemplo de Escenario del Mundo Real

Quieres dise√±ar un sistema simple de microcomputadora para:

- Controlar una matriz de LEDs a trav√©s del Puerto A (8255A Modo 0)
- Recibir entrada del teclado mediante interrupciones (8259A)
- Generar un tic del sistema peri√≥dico cada 1ms (8253 Modo 2)
- Enviar datos de sensores a una PC por serie (8251A en modo as√≠ncrono)

Cada chip se configurar√≠a y conectar√≠a a la CPU a trav√©s de decodificaci√≥n de direcciones y se√±ales de control, con el software apropiado escrito para gestionar la comunicaci√≥n.

---

¬°H√°zme saber si quieres c√≥digo de ejemplo, diagramas de simulaci√≥n o un cuestionario para este cap√≠tulo