# 2024年11月工作产出

## Sail-RISCv

### PR提交

- 向Sail-RISCV 提交PR 修复其Issue 提到的不符合Spec 的地方（已经合并） [PR](https://github.com/riscv/sail-riscv/pull/621)

- 向Sail-RISCV 提交PR , 为V 扩展的CSR 添加是否enable 的检查（已经合并） [PR](https://github.com/riscv/sail-riscv/pull/628)

- 向Sail-RISCV 提交PR , 使用newtype对内存模型进行重构，目前正在持续跟进 [PR](https://github.com/riscv/sail-riscv/pull/615)
    - 已解决初始方案中handle_mem_exception 函数参数检查的问题
    - 解决review 提出的newtype 重定义后需要使用bit(64) 特性的问题

### PR跟进

- 跟进smepmp PR的推进，解决主线重构CSR定义带来的冲突问题 [commit](https://github.com/riscv/sail-riscv/pull/601/commits/ebce8d326a4de8f8d420ca96fb22e8a0a4cde89a)

### Issue 讨论

- 参与Sail-RISCV PR实施方案讨论 [issue](https://github.com/riscv/sail-riscv/pull/613#issuecomment-2465858273)

- 解决Sail-RISCV Issue 提出的zfinx 扩展修改fcsr 不修改FS 位的问题的问题 [commit](https://github.com/riscv/sail-riscv/issues/625#issuecomment-2506884206)

- 修复Sail-RISCV Issue 提出的V 扩展的CSR 不检查是否enable 的问题 [Issue](https://github.com/riscv/sail-riscv/issues/624)

- 修复Sail-RISCV Issue 提出的mie 和mip 在S-mode 缺失下需要一直为0 的问题 [Issue](https://github.com/riscv/sail-riscv/issues/326)

## 技术分享

- 进行技术分享，有关使用newtype重构sail的内存模型 [ppt](../sail-riscv/sail_riscv_memory.pdf)