V 51
K 367470657800 or18
Y 0
D 0 0 850 1100
Z 0
i 107
I 105 virtex:AND4 1 355 670 0 1 '
C 47 30 5 0
C 103 4 4 0
C 93 1 3 0
C 83 4 1 0
C 90 2 6 0
I 74 virtex:AND4 1 215 770 0 1 '
C 47 26 5 0
C 47 24 4 0
C 47 8 3 0
C 47 22 1 0
C 83 1 6 0
I 85 virtex:AND4 1 215 680 0 1 '
C 93 2 6 0
C 47 18 1 0
C 47 20 3 0
C 47 16 4 0
C 47 14 5 0
N 93
J 355 730 2
J 295 730 2
S 2 1
L 290 730 14 0 3 0 1 0 INT1
I 48 virtex:ASHEETP 1 410 0 0 1 '
T 705 75 30 0 3 JRG
Q 14 0 0
T 700 30 10 0 3 A
T 710 50 10 0 9 1
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
T 630 50 10 0 9 3rd October 2003
T 595 100 10 0 9 VIRTEX Family AND12 Macro
T 585 80 10 0 9 12-Bit AND Gate w/bus input
I 100 virtex:AND4 1 215 575 0 1 '
C 103 3 6 0
C 47 10 1 0
C 47 12 3 0
C 47 6 4 0
C 47 4 5 0
N 103
J 335 710 3
J 335 625 3
J 295 625 2
J 355 710 2
S 1 4
S 3 2
L 290 625 14 0 3 0 1 0 INT2
S 2 1
N 83
J 295 820 2
J 335 820 3
J 335 750 3
J 355 750 2
S 3 4
S 1 2
L 290 820 14 0 3 0 1 0 INT0
S 3 2
N 90
J 555 720 1
J 435 720 2
S 2 1
L 465 720 20 0 3 0 1 0 O
N 47
J 350 545 3
J 350 690 3
J 170 545 11
J 215 595 2
J 170 595 11
J 215 615 2
J 170 615 11
J 215 830 2
J 170 830 11
J 215 655 2
J 170 655 11
J 215 635 2
J 170 635 11
J 215 700 2
J 170 700 11
J 215 720 2
J 170 720 11
J 215 760 2
J 170 760 11
J 215 740 2
J 170 740 11
J 215 850 2
J 170 850 9
J 215 810 2
J 170 810 11
J 215 790 2
J 170 790 11
J 90 395 7
J 170 395 9
J 355 690 2
S 3 1
L 190 545 10 0 3 0 1 0 I12
S 2 30
S 5 4
L 190 595 10 0 3 0 1 0 I11
B 3 5
S 7 6
L 190 615 10 0 3 0 1 0 I10
B 5 7
S 15 14
L 190 700 10 0 3 0 1 0 I7
S 17 16
L 190 720 10 0 3 0 1 0 I6
S 23 22
L 190 850 10 0 3 0 1 0 I0
S 25 24
L 190 810 10 0 3 0 1 0 I2
S 27 26
L 190 790 10 0 3 0 1 0 I3
B 19 27
B 27 25
B 25 9
B 9 23
B 15 17
B 17 21
S 21 20
L 190 740 10 0 3 0 1 0 I5
B 21 19
S 19 18
L 190 760 10 0 3 0 1 0 I4
B 11 15
B 7 13
B 13 11
S 13 12
L 190 635 10 0 3 0 1 0 I9
S 11 10
L 190 655 10 0 3 0 1 0 I8
B 28 29
L 90 405 20 0 3 0 1 0 I[12:0]
S 9 8
L 190 830 10 0 3 0 1 0 I1
B 29 3
S 1 2
E
