IH_CNTL,VAR_0
IH_DUMMY_RD_OVERRIDE,VAR_1
IH_RB_BASE,VAR_2
IH_RB_CNTL,VAR_3
IH_RB_RPTR,VAR_4
IH_RB_WPTR,VAR_5
IH_RB_WPTR_ADDR_HI,VAR_6
IH_RB_WPTR_ADDR_LO,VAR_7
IH_REQ_NONSNOOP_EN,VAR_8
IH_WPTR_OVERFLOW_CLEAR,VAR_9
IH_WPTR_OVERFLOW_ENABLE,VAR_10
IH_WPTR_WRITEBACK_ENABLE,VAR_11
INTERRUPT_CNTL,VAR_12
INTERRUPT_CNTL2,VAR_13
MC_VMID,FUNC_0
MC_WRREQ_CREDIT,FUNC_1
MC_WR_CLEAN_CNT,FUNC_2
R600_WB_IH_WPTR_OFFSET,VAR_14
RPTR_REARM,VAR_15
RREG32,FUNC_3
WREG32,FUNC_4
drm_order,FUNC_5
pci_set_master,FUNC_6
r600_ih_ring_alloc,FUNC_7
r600_ih_ring_fini,FUNC_8
si_disable_interrupt_state,FUNC_9
si_disable_interrupts,FUNC_10
si_enable_interrupts,FUNC_11
si_rlc_resume,FUNC_12
upper_32_bits,FUNC_13
si_irq_init,FUNC_14
rdev,VAR_16
ret,VAR_17
rb_bufsz,VAR_18
interrupt_cntl,VAR_19
ih_cntl,VAR_20
ih_rb_cntl,VAR_21
