* File: SRAM_regfile.pex.netlist
* Created: Mon Jan 25 14:50:35 2010
* Program "Calibre xRC"
* Version "v2007.2_34.24"
* 
.subckt SRAM_regfile  WL<11> WL<3> WL<7> WL<9> WL<10> WL<13> WL<14> WL<15>
+ WL<0> WL<1> WL<8> WL<12> WL<2> WL<4> WL<5> WL<6> VDD! BL_COL0<7> _BL_COL0<7>
+ BL_COL0<6> _BL_COL0<6> BL_COL0<5> _BL_COL0<5> BL_COL0<4> _BL_COL0<4> BL_COL0<3>
+ _BL_COL0<3> BL_COL0<2> _BL_COL0<2> BL_COL0<1> _BL_COL0<1> BL_COL0<0>
+ _BL_COL0<0> BL_COL1<7> _BL_COL1<7> BL_COL1<6> _BL_COL1<6> BL_COL1<5>
+ _BL_COL1<5> BL_COL1<4> _BL_COL1<4> BL_COL1<3> _BL_COL1<3> BL_COL1<2>
+ _BL_COL1<2> BL_COL1<1> _BL_COL1<1> BL_COL1<0> _BL_COL1<0> GND!
* 
mXI0<7>/XI4<7>/MM3 XI0<7>/XI4<7>/net23 XI0<7>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<7>/XI4<0>/MM1 XI0<7>/XI4<0>/net5 XI0<7>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<7>/MM3 XI1<7>/XI4<7>/net23 XI1<7>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<0>/MM1 XI1<7>/XI4<0>/net5 XI1<7>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<7>/XI4<7>/MM4 XI0<7>/XI4<7>/net23 XI0<7>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<7>/XI4<0>/MM2 XI0<7>/XI4<0>/net5 XI0<7>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<7>/MM4 XI1<7>/XI4<7>/net23 XI1<7>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<0>/MM2 XI1<7>/XI4<0>/net5 XI1<7>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<7>/XI4<7>/MM1 XI0<7>/XI4<7>/net5 XI0<7>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<6>/MM3 XI0<7>/XI4<6>/net23 XI0<7>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<6>/MM1 XI0<7>/XI4<6>/net5 XI0<7>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<5>/MM3 XI0<7>/XI4<5>/net23 XI0<7>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<5>/MM1 XI0<7>/XI4<5>/net5 XI0<7>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<4>/MM3 XI0<7>/XI4<4>/net23 XI0<7>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<4>/MM1 XI0<7>/XI4<4>/net5 XI0<7>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<3>/MM3 XI0<7>/XI4<3>/net23 XI0<7>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<3>/MM1 XI0<7>/XI4<3>/net5 XI0<7>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<2>/MM3 XI0<7>/XI4<2>/net23 XI0<7>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<2>/MM1 XI0<7>/XI4<2>/net5 XI0<7>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<1>/MM3 XI0<7>/XI4<1>/net23 XI0<7>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<1>/MM1 XI0<7>/XI4<1>/net5 XI0<7>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<0>/MM3 XI0<7>/XI4<0>/net23 XI0<7>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<7>/XI4<7>/MM2 XI0<7>/XI4<7>/net5 XI0<7>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<6>/MM4 XI0<7>/XI4<6>/net23 XI0<7>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<6>/MM2 XI0<7>/XI4<6>/net5 XI0<7>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<5>/MM4 XI0<7>/XI4<5>/net23 XI0<7>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<5>/MM2 XI0<7>/XI4<5>/net5 XI0<7>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<4>/MM4 XI0<7>/XI4<4>/net23 XI0<7>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<4>/MM2 XI0<7>/XI4<4>/net5 XI0<7>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<3>/MM4 XI0<7>/XI4<3>/net23 XI0<7>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<3>/MM2 XI0<7>/XI4<3>/net5 XI0<7>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<2>/MM4 XI0<7>/XI4<2>/net23 XI0<7>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<2>/MM2 XI0<7>/XI4<2>/net5 XI0<7>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<1>/MM4 XI0<7>/XI4<1>/net23 XI0<7>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<1>/MM2 XI0<7>/XI4<1>/net5 XI0<7>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<0>/MM4 XI0<7>/XI4<0>/net23 XI0<7>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<7>/XI4<7>/MM6 BL_COL0<7> WL<7> XI0<7>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<7>/XI4<7>/MM5 XI0<7>/XI4<7>/net5 WL<7> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<7>/XI4<6>/MM6 BL_COL0<6> WL<7> XI0<7>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<7>/XI4<6>/MM5 XI0<7>/XI4<6>/net5 WL<7> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<7>/XI4<5>/MM6 BL_COL0<5> WL<7> XI0<7>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<7>/XI4<5>/MM5 XI0<7>/XI4<5>/net5 WL<7> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<7>/XI4<4>/MM6 BL_COL0<4> WL<7> XI0<7>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<7>/XI4<4>/MM5 XI0<7>/XI4<4>/net5 WL<7> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<7>/XI4<3>/MM6 BL_COL0<3> WL<7> XI0<7>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<7>/XI4<3>/MM5 XI0<7>/XI4<3>/net5 WL<7> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<7>/XI4<2>/MM6 BL_COL0<2> WL<7> XI0<7>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<7>/XI4<2>/MM5 XI0<7>/XI4<2>/net5 WL<7> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<7>/XI4<1>/MM6 BL_COL0<1> WL<7> XI0<7>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<7>/XI4<1>/MM5 XI0<7>/XI4<1>/net5 WL<7> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<7>/XI4<0>/MM6 BL_COL0<0> WL<7> XI0<7>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<7>/XI4<0>/MM5 XI0<7>/XI4<0>/net5 WL<7> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<7>/XI4<7>/MM1 XI1<7>/XI4<7>/net5 XI1<7>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<6>/MM3 XI1<7>/XI4<6>/net23 XI1<7>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<6>/MM1 XI1<7>/XI4<6>/net5 XI1<7>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<5>/MM3 XI1<7>/XI4<5>/net23 XI1<7>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<5>/MM1 XI1<7>/XI4<5>/net5 XI1<7>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<4>/MM3 XI1<7>/XI4<4>/net23 XI1<7>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<4>/MM1 XI1<7>/XI4<4>/net5 XI1<7>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<3>/MM3 XI1<7>/XI4<3>/net23 XI1<7>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<3>/MM1 XI1<7>/XI4<3>/net5 XI1<7>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<2>/MM3 XI1<7>/XI4<2>/net23 XI1<7>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<2>/MM1 XI1<7>/XI4<2>/net5 XI1<7>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<1>/MM3 XI1<7>/XI4<1>/net23 XI1<7>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<1>/MM1 XI1<7>/XI4<1>/net5 XI1<7>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<0>/MM3 XI1<7>/XI4<0>/net23 XI1<7>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<7>/XI4<7>/MM2 XI1<7>/XI4<7>/net5 XI1<7>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<6>/MM4 XI1<7>/XI4<6>/net23 XI1<7>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<6>/MM2 XI1<7>/XI4<6>/net5 XI1<7>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<5>/MM4 XI1<7>/XI4<5>/net23 XI1<7>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<5>/MM2 XI1<7>/XI4<5>/net5 XI1<7>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<4>/MM4 XI1<7>/XI4<4>/net23 XI1<7>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<4>/MM2 XI1<7>/XI4<4>/net5 XI1<7>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<3>/MM4 XI1<7>/XI4<3>/net23 XI1<7>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<3>/MM2 XI1<7>/XI4<3>/net5 XI1<7>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<2>/MM4 XI1<7>/XI4<2>/net23 XI1<7>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<2>/MM2 XI1<7>/XI4<2>/net5 XI1<7>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<1>/MM4 XI1<7>/XI4<1>/net23 XI1<7>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<1>/MM2 XI1<7>/XI4<1>/net5 XI1<7>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<0>/MM4 XI1<7>/XI4<0>/net23 XI1<7>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<7>/XI4<7>/MM6 BL_COL1<7> WL<7> XI1<7>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<7>/XI4<7>/MM5 XI1<7>/XI4<7>/net5 WL<7> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<7>/XI4<6>/MM6 BL_COL1<6> WL<7> XI1<7>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<7>/XI4<6>/MM5 XI1<7>/XI4<6>/net5 WL<7> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<7>/XI4<5>/MM6 BL_COL1<5> WL<7> XI1<7>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<7>/XI4<5>/MM5 XI1<7>/XI4<5>/net5 WL<7> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<7>/XI4<4>/MM6 BL_COL1<4> WL<7> XI1<7>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<7>/XI4<4>/MM5 XI1<7>/XI4<4>/net5 WL<7> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<7>/XI4<3>/MM6 BL_COL1<3> WL<7> XI1<7>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<7>/XI4<3>/MM5 XI1<7>/XI4<3>/net5 WL<7> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<7>/XI4<2>/MM6 BL_COL1<2> WL<7> XI1<7>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<7>/XI4<2>/MM5 XI1<7>/XI4<2>/net5 WL<7> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<7>/XI4<1>/MM6 BL_COL1<1> WL<7> XI1<7>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<7>/XI4<1>/MM5 XI1<7>/XI4<1>/net5 WL<7> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<7>/XI4<0>/MM6 BL_COL1<0> WL<7> XI1<7>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<7>/XI4<0>/MM5 XI1<7>/XI4<0>/net5 WL<7> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<6>/XI4<7>/MM3 XI0<6>/XI4<7>/net23 XI0<6>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<6>/XI4<0>/MM1 XI0<6>/XI4<0>/net5 XI0<6>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<7>/MM3 XI1<6>/XI4<7>/net23 XI1<6>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<0>/MM1 XI1<6>/XI4<0>/net5 XI1<6>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<6>/XI4<7>/MM4 XI0<6>/XI4<7>/net23 XI0<6>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<6>/XI4<0>/MM2 XI0<6>/XI4<0>/net5 XI0<6>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<7>/MM4 XI1<6>/XI4<7>/net23 XI1<6>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<0>/MM2 XI1<6>/XI4<0>/net5 XI1<6>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<6>/XI4<7>/MM1 XI0<6>/XI4<7>/net5 XI0<6>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<6>/MM3 XI0<6>/XI4<6>/net23 XI0<6>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<6>/MM1 XI0<6>/XI4<6>/net5 XI0<6>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<5>/MM3 XI0<6>/XI4<5>/net23 XI0<6>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<5>/MM1 XI0<6>/XI4<5>/net5 XI0<6>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<4>/MM3 XI0<6>/XI4<4>/net23 XI0<6>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<4>/MM1 XI0<6>/XI4<4>/net5 XI0<6>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<3>/MM3 XI0<6>/XI4<3>/net23 XI0<6>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<3>/MM1 XI0<6>/XI4<3>/net5 XI0<6>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<2>/MM3 XI0<6>/XI4<2>/net23 XI0<6>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<2>/MM1 XI0<6>/XI4<2>/net5 XI0<6>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<1>/MM3 XI0<6>/XI4<1>/net23 XI0<6>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<1>/MM1 XI0<6>/XI4<1>/net5 XI0<6>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<0>/MM3 XI0<6>/XI4<0>/net23 XI0<6>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<6>/XI4<7>/MM2 XI0<6>/XI4<7>/net5 XI0<6>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<6>/MM4 XI0<6>/XI4<6>/net23 XI0<6>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<6>/MM2 XI0<6>/XI4<6>/net5 XI0<6>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<5>/MM4 XI0<6>/XI4<5>/net23 XI0<6>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<5>/MM2 XI0<6>/XI4<5>/net5 XI0<6>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<4>/MM4 XI0<6>/XI4<4>/net23 XI0<6>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<4>/MM2 XI0<6>/XI4<4>/net5 XI0<6>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<3>/MM4 XI0<6>/XI4<3>/net23 XI0<6>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<3>/MM2 XI0<6>/XI4<3>/net5 XI0<6>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<2>/MM4 XI0<6>/XI4<2>/net23 XI0<6>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<2>/MM2 XI0<6>/XI4<2>/net5 XI0<6>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<1>/MM4 XI0<6>/XI4<1>/net23 XI0<6>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<1>/MM2 XI0<6>/XI4<1>/net5 XI0<6>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<0>/MM4 XI0<6>/XI4<0>/net23 XI0<6>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<6>/XI4<7>/MM6 BL_COL0<7> WL<6> XI0<6>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<6>/XI4<7>/MM5 XI0<6>/XI4<7>/net5 WL<6> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<6>/XI4<6>/MM6 BL_COL0<6> WL<6> XI0<6>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<6>/XI4<6>/MM5 XI0<6>/XI4<6>/net5 WL<6> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<6>/XI4<5>/MM6 BL_COL0<5> WL<6> XI0<6>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<6>/XI4<5>/MM5 XI0<6>/XI4<5>/net5 WL<6> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<6>/XI4<4>/MM6 BL_COL0<4> WL<6> XI0<6>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<6>/XI4<4>/MM5 XI0<6>/XI4<4>/net5 WL<6> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<6>/XI4<3>/MM6 BL_COL0<3> WL<6> XI0<6>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<6>/XI4<3>/MM5 XI0<6>/XI4<3>/net5 WL<6> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<6>/XI4<2>/MM6 BL_COL0<2> WL<6> XI0<6>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<6>/XI4<2>/MM5 XI0<6>/XI4<2>/net5 WL<6> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<6>/XI4<1>/MM6 BL_COL0<1> WL<6> XI0<6>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<6>/XI4<1>/MM5 XI0<6>/XI4<1>/net5 WL<6> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<6>/XI4<0>/MM6 BL_COL0<0> WL<6> XI0<6>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<6>/XI4<0>/MM5 XI0<6>/XI4<0>/net5 WL<6> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<6>/XI4<7>/MM1 XI1<6>/XI4<7>/net5 XI1<6>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<6>/MM3 XI1<6>/XI4<6>/net23 XI1<6>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<6>/MM1 XI1<6>/XI4<6>/net5 XI1<6>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<5>/MM3 XI1<6>/XI4<5>/net23 XI1<6>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<5>/MM1 XI1<6>/XI4<5>/net5 XI1<6>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<4>/MM3 XI1<6>/XI4<4>/net23 XI1<6>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<4>/MM1 XI1<6>/XI4<4>/net5 XI1<6>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<3>/MM3 XI1<6>/XI4<3>/net23 XI1<6>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<3>/MM1 XI1<6>/XI4<3>/net5 XI1<6>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<2>/MM3 XI1<6>/XI4<2>/net23 XI1<6>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<2>/MM1 XI1<6>/XI4<2>/net5 XI1<6>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<1>/MM3 XI1<6>/XI4<1>/net23 XI1<6>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<1>/MM1 XI1<6>/XI4<1>/net5 XI1<6>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<0>/MM3 XI1<6>/XI4<0>/net23 XI1<6>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<6>/XI4<7>/MM2 XI1<6>/XI4<7>/net5 XI1<6>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<6>/MM4 XI1<6>/XI4<6>/net23 XI1<6>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<6>/MM2 XI1<6>/XI4<6>/net5 XI1<6>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<5>/MM4 XI1<6>/XI4<5>/net23 XI1<6>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<5>/MM2 XI1<6>/XI4<5>/net5 XI1<6>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<4>/MM4 XI1<6>/XI4<4>/net23 XI1<6>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<4>/MM2 XI1<6>/XI4<4>/net5 XI1<6>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<3>/MM4 XI1<6>/XI4<3>/net23 XI1<6>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<3>/MM2 XI1<6>/XI4<3>/net5 XI1<6>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<2>/MM4 XI1<6>/XI4<2>/net23 XI1<6>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<2>/MM2 XI1<6>/XI4<2>/net5 XI1<6>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<1>/MM4 XI1<6>/XI4<1>/net23 XI1<6>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<1>/MM2 XI1<6>/XI4<1>/net5 XI1<6>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<0>/MM4 XI1<6>/XI4<0>/net23 XI1<6>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<6>/XI4<7>/MM6 BL_COL1<7> WL<6> XI1<6>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<6>/XI4<7>/MM5 XI1<6>/XI4<7>/net5 WL<6> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<6>/XI4<6>/MM6 BL_COL1<6> WL<6> XI1<6>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<6>/XI4<6>/MM5 XI1<6>/XI4<6>/net5 WL<6> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<6>/XI4<5>/MM6 BL_COL1<5> WL<6> XI1<6>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<6>/XI4<5>/MM5 XI1<6>/XI4<5>/net5 WL<6> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<6>/XI4<4>/MM6 BL_COL1<4> WL<6> XI1<6>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<6>/XI4<4>/MM5 XI1<6>/XI4<4>/net5 WL<6> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<6>/XI4<3>/MM6 BL_COL1<3> WL<6> XI1<6>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<6>/XI4<3>/MM5 XI1<6>/XI4<3>/net5 WL<6> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<6>/XI4<2>/MM6 BL_COL1<2> WL<6> XI1<6>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<6>/XI4<2>/MM5 XI1<6>/XI4<2>/net5 WL<6> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<6>/XI4<1>/MM6 BL_COL1<1> WL<6> XI1<6>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<6>/XI4<1>/MM5 XI1<6>/XI4<1>/net5 WL<6> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<6>/XI4<0>/MM6 BL_COL1<0> WL<6> XI1<6>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<6>/XI4<0>/MM5 XI1<6>/XI4<0>/net5 WL<6> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<5>/XI4<7>/MM3 XI0<5>/XI4<7>/net23 XI0<5>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<5>/XI4<0>/MM1 XI0<5>/XI4<0>/net5 XI0<5>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<7>/MM3 XI1<5>/XI4<7>/net23 XI1<5>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<0>/MM1 XI1<5>/XI4<0>/net5 XI1<5>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<5>/XI4<7>/MM4 XI0<5>/XI4<7>/net23 XI0<5>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<5>/XI4<0>/MM2 XI0<5>/XI4<0>/net5 XI0<5>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<7>/MM4 XI1<5>/XI4<7>/net23 XI1<5>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<0>/MM2 XI1<5>/XI4<0>/net5 XI1<5>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<5>/XI4<7>/MM1 XI0<5>/XI4<7>/net5 XI0<5>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<6>/MM3 XI0<5>/XI4<6>/net23 XI0<5>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<6>/MM1 XI0<5>/XI4<6>/net5 XI0<5>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<5>/MM3 XI0<5>/XI4<5>/net23 XI0<5>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<5>/MM1 XI0<5>/XI4<5>/net5 XI0<5>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<4>/MM3 XI0<5>/XI4<4>/net23 XI0<5>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<4>/MM1 XI0<5>/XI4<4>/net5 XI0<5>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<3>/MM3 XI0<5>/XI4<3>/net23 XI0<5>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<3>/MM1 XI0<5>/XI4<3>/net5 XI0<5>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<2>/MM3 XI0<5>/XI4<2>/net23 XI0<5>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<2>/MM1 XI0<5>/XI4<2>/net5 XI0<5>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<1>/MM3 XI0<5>/XI4<1>/net23 XI0<5>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<1>/MM1 XI0<5>/XI4<1>/net5 XI0<5>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<0>/MM3 XI0<5>/XI4<0>/net23 XI0<5>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<5>/XI4<7>/MM2 XI0<5>/XI4<7>/net5 XI0<5>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<6>/MM4 XI0<5>/XI4<6>/net23 XI0<5>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<6>/MM2 XI0<5>/XI4<6>/net5 XI0<5>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<5>/MM4 XI0<5>/XI4<5>/net23 XI0<5>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<5>/MM2 XI0<5>/XI4<5>/net5 XI0<5>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<4>/MM4 XI0<5>/XI4<4>/net23 XI0<5>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<4>/MM2 XI0<5>/XI4<4>/net5 XI0<5>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<3>/MM4 XI0<5>/XI4<3>/net23 XI0<5>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<3>/MM2 XI0<5>/XI4<3>/net5 XI0<5>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<2>/MM4 XI0<5>/XI4<2>/net23 XI0<5>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<2>/MM2 XI0<5>/XI4<2>/net5 XI0<5>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<1>/MM4 XI0<5>/XI4<1>/net23 XI0<5>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<1>/MM2 XI0<5>/XI4<1>/net5 XI0<5>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<0>/MM4 XI0<5>/XI4<0>/net23 XI0<5>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<5>/XI4<7>/MM6 BL_COL0<7> WL<5> XI0<5>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<5>/XI4<7>/MM5 XI0<5>/XI4<7>/net5 WL<5> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<5>/XI4<6>/MM6 BL_COL0<6> WL<5> XI0<5>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<5>/XI4<6>/MM5 XI0<5>/XI4<6>/net5 WL<5> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<5>/XI4<5>/MM6 BL_COL0<5> WL<5> XI0<5>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<5>/XI4<5>/MM5 XI0<5>/XI4<5>/net5 WL<5> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<5>/XI4<4>/MM6 BL_COL0<4> WL<5> XI0<5>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<5>/XI4<4>/MM5 XI0<5>/XI4<4>/net5 WL<5> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<5>/XI4<3>/MM6 BL_COL0<3> WL<5> XI0<5>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<5>/XI4<3>/MM5 XI0<5>/XI4<3>/net5 WL<5> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<5>/XI4<2>/MM6 BL_COL0<2> WL<5> XI0<5>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<5>/XI4<2>/MM5 XI0<5>/XI4<2>/net5 WL<5> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<5>/XI4<1>/MM6 BL_COL0<1> WL<5> XI0<5>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<5>/XI4<1>/MM5 XI0<5>/XI4<1>/net5 WL<5> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<5>/XI4<0>/MM6 BL_COL0<0> WL<5> XI0<5>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<5>/XI4<0>/MM5 XI0<5>/XI4<0>/net5 WL<5> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<5>/XI4<7>/MM1 XI1<5>/XI4<7>/net5 XI1<5>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<6>/MM3 XI1<5>/XI4<6>/net23 XI1<5>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<6>/MM1 XI1<5>/XI4<6>/net5 XI1<5>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<5>/MM3 XI1<5>/XI4<5>/net23 XI1<5>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<5>/MM1 XI1<5>/XI4<5>/net5 XI1<5>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<4>/MM3 XI1<5>/XI4<4>/net23 XI1<5>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<4>/MM1 XI1<5>/XI4<4>/net5 XI1<5>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<3>/MM3 XI1<5>/XI4<3>/net23 XI1<5>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<3>/MM1 XI1<5>/XI4<3>/net5 XI1<5>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<2>/MM3 XI1<5>/XI4<2>/net23 XI1<5>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<2>/MM1 XI1<5>/XI4<2>/net5 XI1<5>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<1>/MM3 XI1<5>/XI4<1>/net23 XI1<5>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<1>/MM1 XI1<5>/XI4<1>/net5 XI1<5>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<0>/MM3 XI1<5>/XI4<0>/net23 XI1<5>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<5>/XI4<7>/MM2 XI1<5>/XI4<7>/net5 XI1<5>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<6>/MM4 XI1<5>/XI4<6>/net23 XI1<5>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<6>/MM2 XI1<5>/XI4<6>/net5 XI1<5>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<5>/MM4 XI1<5>/XI4<5>/net23 XI1<5>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<5>/MM2 XI1<5>/XI4<5>/net5 XI1<5>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<4>/MM4 XI1<5>/XI4<4>/net23 XI1<5>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<4>/MM2 XI1<5>/XI4<4>/net5 XI1<5>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<3>/MM4 XI1<5>/XI4<3>/net23 XI1<5>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<3>/MM2 XI1<5>/XI4<3>/net5 XI1<5>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<2>/MM4 XI1<5>/XI4<2>/net23 XI1<5>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<2>/MM2 XI1<5>/XI4<2>/net5 XI1<5>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<1>/MM4 XI1<5>/XI4<1>/net23 XI1<5>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<1>/MM2 XI1<5>/XI4<1>/net5 XI1<5>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<0>/MM4 XI1<5>/XI4<0>/net23 XI1<5>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<5>/XI4<7>/MM6 BL_COL1<7> WL<5> XI1<5>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<5>/XI4<7>/MM5 XI1<5>/XI4<7>/net5 WL<5> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<5>/XI4<6>/MM6 BL_COL1<6> WL<5> XI1<5>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<5>/XI4<6>/MM5 XI1<5>/XI4<6>/net5 WL<5> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<5>/XI4<5>/MM6 BL_COL1<5> WL<5> XI1<5>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<5>/XI4<5>/MM5 XI1<5>/XI4<5>/net5 WL<5> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<5>/XI4<4>/MM6 BL_COL1<4> WL<5> XI1<5>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<5>/XI4<4>/MM5 XI1<5>/XI4<4>/net5 WL<5> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<5>/XI4<3>/MM6 BL_COL1<3> WL<5> XI1<5>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<5>/XI4<3>/MM5 XI1<5>/XI4<3>/net5 WL<5> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<5>/XI4<2>/MM6 BL_COL1<2> WL<5> XI1<5>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<5>/XI4<2>/MM5 XI1<5>/XI4<2>/net5 WL<5> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<5>/XI4<1>/MM6 BL_COL1<1> WL<5> XI1<5>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<5>/XI4<1>/MM5 XI1<5>/XI4<1>/net5 WL<5> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<5>/XI4<0>/MM6 BL_COL1<0> WL<5> XI1<5>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<5>/XI4<0>/MM5 XI1<5>/XI4<0>/net5 WL<5> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<4>/XI4<7>/MM3 XI0<4>/XI4<7>/net23 XI0<4>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<4>/XI4<0>/MM1 XI0<4>/XI4<0>/net5 XI0<4>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<7>/MM3 XI1<4>/XI4<7>/net23 XI1<4>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<0>/MM1 XI1<4>/XI4<0>/net5 XI1<4>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<4>/XI4<7>/MM4 XI0<4>/XI4<7>/net23 XI0<4>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<4>/XI4<0>/MM2 XI0<4>/XI4<0>/net5 XI0<4>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<7>/MM4 XI1<4>/XI4<7>/net23 XI1<4>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<0>/MM2 XI1<4>/XI4<0>/net5 XI1<4>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<4>/XI4<7>/MM1 XI0<4>/XI4<7>/net5 XI0<4>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<6>/MM3 XI0<4>/XI4<6>/net23 XI0<4>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<6>/MM1 XI0<4>/XI4<6>/net5 XI0<4>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<5>/MM3 XI0<4>/XI4<5>/net23 XI0<4>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<5>/MM1 XI0<4>/XI4<5>/net5 XI0<4>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<4>/MM3 XI0<4>/XI4<4>/net23 XI0<4>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<4>/MM1 XI0<4>/XI4<4>/net5 XI0<4>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<3>/MM3 XI0<4>/XI4<3>/net23 XI0<4>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<3>/MM1 XI0<4>/XI4<3>/net5 XI0<4>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<2>/MM3 XI0<4>/XI4<2>/net23 XI0<4>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<2>/MM1 XI0<4>/XI4<2>/net5 XI0<4>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<1>/MM3 XI0<4>/XI4<1>/net23 XI0<4>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<1>/MM1 XI0<4>/XI4<1>/net5 XI0<4>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<0>/MM3 XI0<4>/XI4<0>/net23 XI0<4>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<4>/XI4<7>/MM2 XI0<4>/XI4<7>/net5 XI0<4>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<6>/MM4 XI0<4>/XI4<6>/net23 XI0<4>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<6>/MM2 XI0<4>/XI4<6>/net5 XI0<4>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<5>/MM4 XI0<4>/XI4<5>/net23 XI0<4>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<5>/MM2 XI0<4>/XI4<5>/net5 XI0<4>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<4>/MM4 XI0<4>/XI4<4>/net23 XI0<4>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<4>/MM2 XI0<4>/XI4<4>/net5 XI0<4>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<3>/MM4 XI0<4>/XI4<3>/net23 XI0<4>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<3>/MM2 XI0<4>/XI4<3>/net5 XI0<4>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<2>/MM4 XI0<4>/XI4<2>/net23 XI0<4>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<2>/MM2 XI0<4>/XI4<2>/net5 XI0<4>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<1>/MM4 XI0<4>/XI4<1>/net23 XI0<4>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<1>/MM2 XI0<4>/XI4<1>/net5 XI0<4>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<0>/MM4 XI0<4>/XI4<0>/net23 XI0<4>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<4>/XI4<7>/MM6 BL_COL0<7> WL<4> XI0<4>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<4>/XI4<7>/MM5 XI0<4>/XI4<7>/net5 WL<4> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<4>/XI4<6>/MM6 BL_COL0<6> WL<4> XI0<4>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<4>/XI4<6>/MM5 XI0<4>/XI4<6>/net5 WL<4> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<4>/XI4<5>/MM6 BL_COL0<5> WL<4> XI0<4>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<4>/XI4<5>/MM5 XI0<4>/XI4<5>/net5 WL<4> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<4>/XI4<4>/MM6 BL_COL0<4> WL<4> XI0<4>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<4>/XI4<4>/MM5 XI0<4>/XI4<4>/net5 WL<4> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<4>/XI4<3>/MM6 BL_COL0<3> WL<4> XI0<4>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<4>/XI4<3>/MM5 XI0<4>/XI4<3>/net5 WL<4> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<4>/XI4<2>/MM6 BL_COL0<2> WL<4> XI0<4>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<4>/XI4<2>/MM5 XI0<4>/XI4<2>/net5 WL<4> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<4>/XI4<1>/MM6 BL_COL0<1> WL<4> XI0<4>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<4>/XI4<1>/MM5 XI0<4>/XI4<1>/net5 WL<4> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<4>/XI4<0>/MM6 BL_COL0<0> WL<4> XI0<4>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<4>/XI4<0>/MM5 XI0<4>/XI4<0>/net5 WL<4> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<4>/XI4<7>/MM1 XI1<4>/XI4<7>/net5 XI1<4>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<6>/MM3 XI1<4>/XI4<6>/net23 XI1<4>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<6>/MM1 XI1<4>/XI4<6>/net5 XI1<4>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<5>/MM3 XI1<4>/XI4<5>/net23 XI1<4>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<5>/MM1 XI1<4>/XI4<5>/net5 XI1<4>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<4>/MM3 XI1<4>/XI4<4>/net23 XI1<4>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<4>/MM1 XI1<4>/XI4<4>/net5 XI1<4>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<3>/MM3 XI1<4>/XI4<3>/net23 XI1<4>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<3>/MM1 XI1<4>/XI4<3>/net5 XI1<4>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<2>/MM3 XI1<4>/XI4<2>/net23 XI1<4>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<2>/MM1 XI1<4>/XI4<2>/net5 XI1<4>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<1>/MM3 XI1<4>/XI4<1>/net23 XI1<4>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<1>/MM1 XI1<4>/XI4<1>/net5 XI1<4>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<0>/MM3 XI1<4>/XI4<0>/net23 XI1<4>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<4>/XI4<7>/MM2 XI1<4>/XI4<7>/net5 XI1<4>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<6>/MM4 XI1<4>/XI4<6>/net23 XI1<4>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<6>/MM2 XI1<4>/XI4<6>/net5 XI1<4>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<5>/MM4 XI1<4>/XI4<5>/net23 XI1<4>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<5>/MM2 XI1<4>/XI4<5>/net5 XI1<4>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<4>/MM4 XI1<4>/XI4<4>/net23 XI1<4>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<4>/MM2 XI1<4>/XI4<4>/net5 XI1<4>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<3>/MM4 XI1<4>/XI4<3>/net23 XI1<4>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<3>/MM2 XI1<4>/XI4<3>/net5 XI1<4>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<2>/MM4 XI1<4>/XI4<2>/net23 XI1<4>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<2>/MM2 XI1<4>/XI4<2>/net5 XI1<4>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<1>/MM4 XI1<4>/XI4<1>/net23 XI1<4>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<1>/MM2 XI1<4>/XI4<1>/net5 XI1<4>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<0>/MM4 XI1<4>/XI4<0>/net23 XI1<4>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<4>/XI4<7>/MM6 BL_COL1<7> WL<4> XI1<4>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<4>/XI4<7>/MM5 XI1<4>/XI4<7>/net5 WL<4> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<4>/XI4<6>/MM6 BL_COL1<6> WL<4> XI1<4>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<4>/XI4<6>/MM5 XI1<4>/XI4<6>/net5 WL<4> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<4>/XI4<5>/MM6 BL_COL1<5> WL<4> XI1<4>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<4>/XI4<5>/MM5 XI1<4>/XI4<5>/net5 WL<4> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<4>/XI4<4>/MM6 BL_COL1<4> WL<4> XI1<4>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<4>/XI4<4>/MM5 XI1<4>/XI4<4>/net5 WL<4> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<4>/XI4<3>/MM6 BL_COL1<3> WL<4> XI1<4>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<4>/XI4<3>/MM5 XI1<4>/XI4<3>/net5 WL<4> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<4>/XI4<2>/MM6 BL_COL1<2> WL<4> XI1<4>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<4>/XI4<2>/MM5 XI1<4>/XI4<2>/net5 WL<4> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<4>/XI4<1>/MM6 BL_COL1<1> WL<4> XI1<4>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<4>/XI4<1>/MM5 XI1<4>/XI4<1>/net5 WL<4> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<4>/XI4<0>/MM6 BL_COL1<0> WL<4> XI1<4>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<4>/XI4<0>/MM5 XI1<4>/XI4<0>/net5 WL<4> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<3>/XI4<7>/MM3 XI0<3>/XI4<7>/net23 XI0<3>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<3>/XI4<0>/MM1 XI0<3>/XI4<0>/net5 XI0<3>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<7>/MM3 XI1<3>/XI4<7>/net23 XI1<3>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<0>/MM1 XI1<3>/XI4<0>/net5 XI1<3>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<3>/XI4<7>/MM4 XI0<3>/XI4<7>/net23 XI0<3>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<3>/XI4<0>/MM2 XI0<3>/XI4<0>/net5 XI0<3>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<7>/MM4 XI1<3>/XI4<7>/net23 XI1<3>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<0>/MM2 XI1<3>/XI4<0>/net5 XI1<3>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<3>/XI4<7>/MM1 XI0<3>/XI4<7>/net5 XI0<3>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<6>/MM3 XI0<3>/XI4<6>/net23 XI0<3>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<6>/MM1 XI0<3>/XI4<6>/net5 XI0<3>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<5>/MM3 XI0<3>/XI4<5>/net23 XI0<3>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<5>/MM1 XI0<3>/XI4<5>/net5 XI0<3>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<4>/MM3 XI0<3>/XI4<4>/net23 XI0<3>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<4>/MM1 XI0<3>/XI4<4>/net5 XI0<3>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<3>/MM3 XI0<3>/XI4<3>/net23 XI0<3>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<3>/MM1 XI0<3>/XI4<3>/net5 XI0<3>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<2>/MM3 XI0<3>/XI4<2>/net23 XI0<3>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<2>/MM1 XI0<3>/XI4<2>/net5 XI0<3>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<1>/MM3 XI0<3>/XI4<1>/net23 XI0<3>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<1>/MM1 XI0<3>/XI4<1>/net5 XI0<3>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<0>/MM3 XI0<3>/XI4<0>/net23 XI0<3>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<3>/XI4<7>/MM2 XI0<3>/XI4<7>/net5 XI0<3>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<6>/MM4 XI0<3>/XI4<6>/net23 XI0<3>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<6>/MM2 XI0<3>/XI4<6>/net5 XI0<3>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<5>/MM4 XI0<3>/XI4<5>/net23 XI0<3>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<5>/MM2 XI0<3>/XI4<5>/net5 XI0<3>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<4>/MM4 XI0<3>/XI4<4>/net23 XI0<3>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<4>/MM2 XI0<3>/XI4<4>/net5 XI0<3>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<3>/MM4 XI0<3>/XI4<3>/net23 XI0<3>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<3>/MM2 XI0<3>/XI4<3>/net5 XI0<3>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<2>/MM4 XI0<3>/XI4<2>/net23 XI0<3>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<2>/MM2 XI0<3>/XI4<2>/net5 XI0<3>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<1>/MM4 XI0<3>/XI4<1>/net23 XI0<3>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<1>/MM2 XI0<3>/XI4<1>/net5 XI0<3>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<0>/MM4 XI0<3>/XI4<0>/net23 XI0<3>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<3>/XI4<7>/MM6 BL_COL0<7> WL<3> XI0<3>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<3>/XI4<7>/MM5 XI0<3>/XI4<7>/net5 WL<3> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<3>/XI4<6>/MM6 BL_COL0<6> WL<3> XI0<3>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<3>/XI4<6>/MM5 XI0<3>/XI4<6>/net5 WL<3> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<3>/XI4<5>/MM6 BL_COL0<5> WL<3> XI0<3>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<3>/XI4<5>/MM5 XI0<3>/XI4<5>/net5 WL<3> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<3>/XI4<4>/MM6 BL_COL0<4> WL<3> XI0<3>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<3>/XI4<4>/MM5 XI0<3>/XI4<4>/net5 WL<3> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<3>/XI4<3>/MM6 BL_COL0<3> WL<3> XI0<3>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<3>/XI4<3>/MM5 XI0<3>/XI4<3>/net5 WL<3> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<3>/XI4<2>/MM6 BL_COL0<2> WL<3> XI0<3>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<3>/XI4<2>/MM5 XI0<3>/XI4<2>/net5 WL<3> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<3>/XI4<1>/MM6 BL_COL0<1> WL<3> XI0<3>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<3>/XI4<1>/MM5 XI0<3>/XI4<1>/net5 WL<3> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<3>/XI4<0>/MM6 BL_COL0<0> WL<3> XI0<3>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<3>/XI4<0>/MM5 XI0<3>/XI4<0>/net5 WL<3> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<3>/XI4<7>/MM1 XI1<3>/XI4<7>/net5 XI1<3>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<6>/MM3 XI1<3>/XI4<6>/net23 XI1<3>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<6>/MM1 XI1<3>/XI4<6>/net5 XI1<3>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<5>/MM3 XI1<3>/XI4<5>/net23 XI1<3>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<5>/MM1 XI1<3>/XI4<5>/net5 XI1<3>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<4>/MM3 XI1<3>/XI4<4>/net23 XI1<3>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<4>/MM1 XI1<3>/XI4<4>/net5 XI1<3>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<3>/MM3 XI1<3>/XI4<3>/net23 XI1<3>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<3>/MM1 XI1<3>/XI4<3>/net5 XI1<3>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<2>/MM3 XI1<3>/XI4<2>/net23 XI1<3>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<2>/MM1 XI1<3>/XI4<2>/net5 XI1<3>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<1>/MM3 XI1<3>/XI4<1>/net23 XI1<3>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<1>/MM1 XI1<3>/XI4<1>/net5 XI1<3>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<0>/MM3 XI1<3>/XI4<0>/net23 XI1<3>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<3>/XI4<7>/MM2 XI1<3>/XI4<7>/net5 XI1<3>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<6>/MM4 XI1<3>/XI4<6>/net23 XI1<3>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<6>/MM2 XI1<3>/XI4<6>/net5 XI1<3>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<5>/MM4 XI1<3>/XI4<5>/net23 XI1<3>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<5>/MM2 XI1<3>/XI4<5>/net5 XI1<3>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<4>/MM4 XI1<3>/XI4<4>/net23 XI1<3>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<4>/MM2 XI1<3>/XI4<4>/net5 XI1<3>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<3>/MM4 XI1<3>/XI4<3>/net23 XI1<3>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<3>/MM2 XI1<3>/XI4<3>/net5 XI1<3>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<2>/MM4 XI1<3>/XI4<2>/net23 XI1<3>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<2>/MM2 XI1<3>/XI4<2>/net5 XI1<3>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<1>/MM4 XI1<3>/XI4<1>/net23 XI1<3>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<1>/MM2 XI1<3>/XI4<1>/net5 XI1<3>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<0>/MM4 XI1<3>/XI4<0>/net23 XI1<3>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<3>/XI4<7>/MM6 BL_COL1<7> WL<3> XI1<3>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<3>/XI4<7>/MM5 XI1<3>/XI4<7>/net5 WL<3> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<3>/XI4<6>/MM6 BL_COL1<6> WL<3> XI1<3>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<3>/XI4<6>/MM5 XI1<3>/XI4<6>/net5 WL<3> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<3>/XI4<5>/MM6 BL_COL1<5> WL<3> XI1<3>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<3>/XI4<5>/MM5 XI1<3>/XI4<5>/net5 WL<3> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<3>/XI4<4>/MM6 BL_COL1<4> WL<3> XI1<3>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<3>/XI4<4>/MM5 XI1<3>/XI4<4>/net5 WL<3> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<3>/XI4<3>/MM6 BL_COL1<3> WL<3> XI1<3>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<3>/XI4<3>/MM5 XI1<3>/XI4<3>/net5 WL<3> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<3>/XI4<2>/MM6 BL_COL1<2> WL<3> XI1<3>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<3>/XI4<2>/MM5 XI1<3>/XI4<2>/net5 WL<3> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<3>/XI4<1>/MM6 BL_COL1<1> WL<3> XI1<3>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<3>/XI4<1>/MM5 XI1<3>/XI4<1>/net5 WL<3> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<3>/XI4<0>/MM6 BL_COL1<0> WL<3> XI1<3>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<3>/XI4<0>/MM5 XI1<3>/XI4<0>/net5 WL<3> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<2>/XI4<7>/MM3 XI0<2>/XI4<7>/net23 XI0<2>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<2>/XI4<0>/MM1 XI0<2>/XI4<0>/net5 XI0<2>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<7>/MM3 XI1<2>/XI4<7>/net23 XI1<2>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<0>/MM1 XI1<2>/XI4<0>/net5 XI1<2>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<2>/XI4<7>/MM4 XI0<2>/XI4<7>/net23 XI0<2>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<2>/XI4<0>/MM2 XI0<2>/XI4<0>/net5 XI0<2>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<7>/MM4 XI1<2>/XI4<7>/net23 XI1<2>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<0>/MM2 XI1<2>/XI4<0>/net5 XI1<2>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<2>/XI4<7>/MM1 XI0<2>/XI4<7>/net5 XI0<2>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<6>/MM3 XI0<2>/XI4<6>/net23 XI0<2>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<6>/MM1 XI0<2>/XI4<6>/net5 XI0<2>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<5>/MM3 XI0<2>/XI4<5>/net23 XI0<2>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<5>/MM1 XI0<2>/XI4<5>/net5 XI0<2>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<4>/MM3 XI0<2>/XI4<4>/net23 XI0<2>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<4>/MM1 XI0<2>/XI4<4>/net5 XI0<2>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<3>/MM3 XI0<2>/XI4<3>/net23 XI0<2>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<3>/MM1 XI0<2>/XI4<3>/net5 XI0<2>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<2>/MM3 XI0<2>/XI4<2>/net23 XI0<2>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<2>/MM1 XI0<2>/XI4<2>/net5 XI0<2>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<1>/MM3 XI0<2>/XI4<1>/net23 XI0<2>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<1>/MM1 XI0<2>/XI4<1>/net5 XI0<2>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<0>/MM3 XI0<2>/XI4<0>/net23 XI0<2>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<2>/XI4<7>/MM2 XI0<2>/XI4<7>/net5 XI0<2>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<6>/MM4 XI0<2>/XI4<6>/net23 XI0<2>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<6>/MM2 XI0<2>/XI4<6>/net5 XI0<2>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<5>/MM4 XI0<2>/XI4<5>/net23 XI0<2>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<5>/MM2 XI0<2>/XI4<5>/net5 XI0<2>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<4>/MM4 XI0<2>/XI4<4>/net23 XI0<2>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<4>/MM2 XI0<2>/XI4<4>/net5 XI0<2>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<3>/MM4 XI0<2>/XI4<3>/net23 XI0<2>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<3>/MM2 XI0<2>/XI4<3>/net5 XI0<2>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<2>/MM4 XI0<2>/XI4<2>/net23 XI0<2>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<2>/MM2 XI0<2>/XI4<2>/net5 XI0<2>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<1>/MM4 XI0<2>/XI4<1>/net23 XI0<2>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<1>/MM2 XI0<2>/XI4<1>/net5 XI0<2>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<0>/MM4 XI0<2>/XI4<0>/net23 XI0<2>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<2>/XI4<7>/MM6 BL_COL0<7> WL<2> XI0<2>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<2>/XI4<7>/MM5 XI0<2>/XI4<7>/net5 WL<2> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<2>/XI4<6>/MM6 BL_COL0<6> WL<2> XI0<2>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<2>/XI4<6>/MM5 XI0<2>/XI4<6>/net5 WL<2> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<2>/XI4<5>/MM6 BL_COL0<5> WL<2> XI0<2>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<2>/XI4<5>/MM5 XI0<2>/XI4<5>/net5 WL<2> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<2>/XI4<4>/MM6 BL_COL0<4> WL<2> XI0<2>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<2>/XI4<4>/MM5 XI0<2>/XI4<4>/net5 WL<2> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<2>/XI4<3>/MM6 BL_COL0<3> WL<2> XI0<2>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<2>/XI4<3>/MM5 XI0<2>/XI4<3>/net5 WL<2> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<2>/XI4<2>/MM6 BL_COL0<2> WL<2> XI0<2>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<2>/XI4<2>/MM5 XI0<2>/XI4<2>/net5 WL<2> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<2>/XI4<1>/MM6 BL_COL0<1> WL<2> XI0<2>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<2>/XI4<1>/MM5 XI0<2>/XI4<1>/net5 WL<2> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<2>/XI4<0>/MM6 BL_COL0<0> WL<2> XI0<2>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<2>/XI4<0>/MM5 XI0<2>/XI4<0>/net5 WL<2> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<2>/XI4<7>/MM1 XI1<2>/XI4<7>/net5 XI1<2>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<6>/MM3 XI1<2>/XI4<6>/net23 XI1<2>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<6>/MM1 XI1<2>/XI4<6>/net5 XI1<2>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<5>/MM3 XI1<2>/XI4<5>/net23 XI1<2>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<5>/MM1 XI1<2>/XI4<5>/net5 XI1<2>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<4>/MM3 XI1<2>/XI4<4>/net23 XI1<2>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<4>/MM1 XI1<2>/XI4<4>/net5 XI1<2>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<3>/MM3 XI1<2>/XI4<3>/net23 XI1<2>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<3>/MM1 XI1<2>/XI4<3>/net5 XI1<2>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<2>/MM3 XI1<2>/XI4<2>/net23 XI1<2>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<2>/MM1 XI1<2>/XI4<2>/net5 XI1<2>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<1>/MM3 XI1<2>/XI4<1>/net23 XI1<2>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<1>/MM1 XI1<2>/XI4<1>/net5 XI1<2>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<0>/MM3 XI1<2>/XI4<0>/net23 XI1<2>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<2>/XI4<7>/MM2 XI1<2>/XI4<7>/net5 XI1<2>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<6>/MM4 XI1<2>/XI4<6>/net23 XI1<2>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<6>/MM2 XI1<2>/XI4<6>/net5 XI1<2>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<5>/MM4 XI1<2>/XI4<5>/net23 XI1<2>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<5>/MM2 XI1<2>/XI4<5>/net5 XI1<2>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<4>/MM4 XI1<2>/XI4<4>/net23 XI1<2>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<4>/MM2 XI1<2>/XI4<4>/net5 XI1<2>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<3>/MM4 XI1<2>/XI4<3>/net23 XI1<2>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<3>/MM2 XI1<2>/XI4<3>/net5 XI1<2>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<2>/MM4 XI1<2>/XI4<2>/net23 XI1<2>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<2>/MM2 XI1<2>/XI4<2>/net5 XI1<2>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<1>/MM4 XI1<2>/XI4<1>/net23 XI1<2>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<1>/MM2 XI1<2>/XI4<1>/net5 XI1<2>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<0>/MM4 XI1<2>/XI4<0>/net23 XI1<2>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<2>/XI4<7>/MM6 BL_COL1<7> WL<2> XI1<2>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<2>/XI4<7>/MM5 XI1<2>/XI4<7>/net5 WL<2> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<2>/XI4<6>/MM6 BL_COL1<6> WL<2> XI1<2>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<2>/XI4<6>/MM5 XI1<2>/XI4<6>/net5 WL<2> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<2>/XI4<5>/MM6 BL_COL1<5> WL<2> XI1<2>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<2>/XI4<5>/MM5 XI1<2>/XI4<5>/net5 WL<2> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<2>/XI4<4>/MM6 BL_COL1<4> WL<2> XI1<2>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<2>/XI4<4>/MM5 XI1<2>/XI4<4>/net5 WL<2> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<2>/XI4<3>/MM6 BL_COL1<3> WL<2> XI1<2>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<2>/XI4<3>/MM5 XI1<2>/XI4<3>/net5 WL<2> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<2>/XI4<2>/MM6 BL_COL1<2> WL<2> XI1<2>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<2>/XI4<2>/MM5 XI1<2>/XI4<2>/net5 WL<2> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<2>/XI4<1>/MM6 BL_COL1<1> WL<2> XI1<2>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<2>/XI4<1>/MM5 XI1<2>/XI4<1>/net5 WL<2> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<2>/XI4<0>/MM6 BL_COL1<0> WL<2> XI1<2>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<2>/XI4<0>/MM5 XI1<2>/XI4<0>/net5 WL<2> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<1>/XI4<7>/MM3 XI0<1>/XI4<7>/net23 XI0<1>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<1>/XI4<0>/MM1 XI0<1>/XI4<0>/net5 XI0<1>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<7>/MM3 XI1<1>/XI4<7>/net23 XI1<1>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<0>/MM1 XI1<1>/XI4<0>/net5 XI1<1>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<1>/XI4<7>/MM4 XI0<1>/XI4<7>/net23 XI0<1>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<1>/XI4<0>/MM2 XI0<1>/XI4<0>/net5 XI0<1>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<7>/MM4 XI1<1>/XI4<7>/net23 XI1<1>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<0>/MM2 XI1<1>/XI4<0>/net5 XI1<1>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<1>/XI4<7>/MM1 XI0<1>/XI4<7>/net5 XI0<1>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<6>/MM3 XI0<1>/XI4<6>/net23 XI0<1>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<6>/MM1 XI0<1>/XI4<6>/net5 XI0<1>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<5>/MM3 XI0<1>/XI4<5>/net23 XI0<1>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<5>/MM1 XI0<1>/XI4<5>/net5 XI0<1>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<4>/MM3 XI0<1>/XI4<4>/net23 XI0<1>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<4>/MM1 XI0<1>/XI4<4>/net5 XI0<1>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<3>/MM3 XI0<1>/XI4<3>/net23 XI0<1>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<3>/MM1 XI0<1>/XI4<3>/net5 XI0<1>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<2>/MM3 XI0<1>/XI4<2>/net23 XI0<1>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<2>/MM1 XI0<1>/XI4<2>/net5 XI0<1>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<1>/MM3 XI0<1>/XI4<1>/net23 XI0<1>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<1>/MM1 XI0<1>/XI4<1>/net5 XI0<1>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<0>/MM3 XI0<1>/XI4<0>/net23 XI0<1>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<1>/XI4<7>/MM2 XI0<1>/XI4<7>/net5 XI0<1>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<6>/MM4 XI0<1>/XI4<6>/net23 XI0<1>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<6>/MM2 XI0<1>/XI4<6>/net5 XI0<1>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<5>/MM4 XI0<1>/XI4<5>/net23 XI0<1>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<5>/MM2 XI0<1>/XI4<5>/net5 XI0<1>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<4>/MM4 XI0<1>/XI4<4>/net23 XI0<1>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<4>/MM2 XI0<1>/XI4<4>/net5 XI0<1>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<3>/MM4 XI0<1>/XI4<3>/net23 XI0<1>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<3>/MM2 XI0<1>/XI4<3>/net5 XI0<1>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<2>/MM4 XI0<1>/XI4<2>/net23 XI0<1>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<2>/MM2 XI0<1>/XI4<2>/net5 XI0<1>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<1>/MM4 XI0<1>/XI4<1>/net23 XI0<1>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<1>/MM2 XI0<1>/XI4<1>/net5 XI0<1>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<0>/MM4 XI0<1>/XI4<0>/net23 XI0<1>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<1>/XI4<7>/MM6 BL_COL0<7> WL<1> XI0<1>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<1>/XI4<7>/MM5 XI0<1>/XI4<7>/net5 WL<1> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<1>/XI4<6>/MM6 BL_COL0<6> WL<1> XI0<1>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<1>/XI4<6>/MM5 XI0<1>/XI4<6>/net5 WL<1> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<1>/XI4<5>/MM6 BL_COL0<5> WL<1> XI0<1>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<1>/XI4<5>/MM5 XI0<1>/XI4<5>/net5 WL<1> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<1>/XI4<4>/MM6 BL_COL0<4> WL<1> XI0<1>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<1>/XI4<4>/MM5 XI0<1>/XI4<4>/net5 WL<1> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<1>/XI4<3>/MM6 BL_COL0<3> WL<1> XI0<1>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<1>/XI4<3>/MM5 XI0<1>/XI4<3>/net5 WL<1> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<1>/XI4<2>/MM6 BL_COL0<2> WL<1> XI0<1>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<1>/XI4<2>/MM5 XI0<1>/XI4<2>/net5 WL<1> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<1>/XI4<1>/MM6 BL_COL0<1> WL<1> XI0<1>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<1>/XI4<1>/MM5 XI0<1>/XI4<1>/net5 WL<1> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<1>/XI4<0>/MM6 BL_COL0<0> WL<1> XI0<1>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<1>/XI4<0>/MM5 XI0<1>/XI4<0>/net5 WL<1> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<1>/XI4<7>/MM1 XI1<1>/XI4<7>/net5 XI1<1>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<6>/MM3 XI1<1>/XI4<6>/net23 XI1<1>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<6>/MM1 XI1<1>/XI4<6>/net5 XI1<1>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<5>/MM3 XI1<1>/XI4<5>/net23 XI1<1>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<5>/MM1 XI1<1>/XI4<5>/net5 XI1<1>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<4>/MM3 XI1<1>/XI4<4>/net23 XI1<1>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<4>/MM1 XI1<1>/XI4<4>/net5 XI1<1>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<3>/MM3 XI1<1>/XI4<3>/net23 XI1<1>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<3>/MM1 XI1<1>/XI4<3>/net5 XI1<1>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<2>/MM3 XI1<1>/XI4<2>/net23 XI1<1>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<2>/MM1 XI1<1>/XI4<2>/net5 XI1<1>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<1>/MM3 XI1<1>/XI4<1>/net23 XI1<1>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<1>/MM1 XI1<1>/XI4<1>/net5 XI1<1>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<0>/MM3 XI1<1>/XI4<0>/net23 XI1<1>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<1>/XI4<7>/MM2 XI1<1>/XI4<7>/net5 XI1<1>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<6>/MM4 XI1<1>/XI4<6>/net23 XI1<1>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<6>/MM2 XI1<1>/XI4<6>/net5 XI1<1>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<5>/MM4 XI1<1>/XI4<5>/net23 XI1<1>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<5>/MM2 XI1<1>/XI4<5>/net5 XI1<1>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<4>/MM4 XI1<1>/XI4<4>/net23 XI1<1>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<4>/MM2 XI1<1>/XI4<4>/net5 XI1<1>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<3>/MM4 XI1<1>/XI4<3>/net23 XI1<1>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<3>/MM2 XI1<1>/XI4<3>/net5 XI1<1>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<2>/MM4 XI1<1>/XI4<2>/net23 XI1<1>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<2>/MM2 XI1<1>/XI4<2>/net5 XI1<1>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<1>/MM4 XI1<1>/XI4<1>/net23 XI1<1>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<1>/MM2 XI1<1>/XI4<1>/net5 XI1<1>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<0>/MM4 XI1<1>/XI4<0>/net23 XI1<1>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<1>/XI4<7>/MM6 BL_COL1<7> WL<1> XI1<1>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<1>/XI4<7>/MM5 XI1<1>/XI4<7>/net5 WL<1> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<1>/XI4<6>/MM6 BL_COL1<6> WL<1> XI1<1>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<1>/XI4<6>/MM5 XI1<1>/XI4<6>/net5 WL<1> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<1>/XI4<5>/MM6 BL_COL1<5> WL<1> XI1<1>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<1>/XI4<5>/MM5 XI1<1>/XI4<5>/net5 WL<1> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<1>/XI4<4>/MM6 BL_COL1<4> WL<1> XI1<1>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<1>/XI4<4>/MM5 XI1<1>/XI4<4>/net5 WL<1> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<1>/XI4<3>/MM6 BL_COL1<3> WL<1> XI1<1>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<1>/XI4<3>/MM5 XI1<1>/XI4<3>/net5 WL<1> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<1>/XI4<2>/MM6 BL_COL1<2> WL<1> XI1<1>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<1>/XI4<2>/MM5 XI1<1>/XI4<2>/net5 WL<1> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<1>/XI4<1>/MM6 BL_COL1<1> WL<1> XI1<1>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<1>/XI4<1>/MM5 XI1<1>/XI4<1>/net5 WL<1> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<1>/XI4<0>/MM6 BL_COL1<0> WL<1> XI1<1>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<1>/XI4<0>/MM5 XI1<1>/XI4<0>/net5 WL<1> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<0>/XI4<7>/MM3 XI0<0>/XI4<7>/net23 XI0<0>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<0>/XI4<0>/MM1 XI0<0>/XI4<0>/net5 XI0<0>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<7>/MM3 XI1<0>/XI4<7>/net23 XI1<0>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<0>/MM1 XI1<0>/XI4<0>/net5 XI1<0>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<0>/XI4<7>/MM4 XI0<0>/XI4<7>/net23 XI0<0>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<0>/XI4<0>/MM2 XI0<0>/XI4<0>/net5 XI0<0>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<7>/MM4 XI1<0>/XI4<7>/net23 XI1<0>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<0>/MM2 XI1<0>/XI4<0>/net5 XI1<0>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<0>/XI4<7>/MM1 XI0<0>/XI4<7>/net5 XI0<0>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<6>/MM3 XI0<0>/XI4<6>/net23 XI0<0>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<6>/MM1 XI0<0>/XI4<6>/net5 XI0<0>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<5>/MM3 XI0<0>/XI4<5>/net23 XI0<0>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<5>/MM1 XI0<0>/XI4<5>/net5 XI0<0>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<4>/MM3 XI0<0>/XI4<4>/net23 XI0<0>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<4>/MM1 XI0<0>/XI4<4>/net5 XI0<0>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<3>/MM3 XI0<0>/XI4<3>/net23 XI0<0>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<3>/MM1 XI0<0>/XI4<3>/net5 XI0<0>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<2>/MM3 XI0<0>/XI4<2>/net23 XI0<0>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<2>/MM1 XI0<0>/XI4<2>/net5 XI0<0>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<1>/MM3 XI0<0>/XI4<1>/net23 XI0<0>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<1>/MM1 XI0<0>/XI4<1>/net5 XI0<0>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<0>/MM3 XI0<0>/XI4<0>/net23 XI0<0>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<0>/XI4<7>/MM2 XI0<0>/XI4<7>/net5 XI0<0>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<6>/MM4 XI0<0>/XI4<6>/net23 XI0<0>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<6>/MM2 XI0<0>/XI4<6>/net5 XI0<0>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<5>/MM4 XI0<0>/XI4<5>/net23 XI0<0>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<5>/MM2 XI0<0>/XI4<5>/net5 XI0<0>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<4>/MM4 XI0<0>/XI4<4>/net23 XI0<0>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<4>/MM2 XI0<0>/XI4<4>/net5 XI0<0>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<3>/MM4 XI0<0>/XI4<3>/net23 XI0<0>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<3>/MM2 XI0<0>/XI4<3>/net5 XI0<0>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<2>/MM4 XI0<0>/XI4<2>/net23 XI0<0>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<2>/MM2 XI0<0>/XI4<2>/net5 XI0<0>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<1>/MM4 XI0<0>/XI4<1>/net23 XI0<0>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<1>/MM2 XI0<0>/XI4<1>/net5 XI0<0>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<0>/MM4 XI0<0>/XI4<0>/net23 XI0<0>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<0>/XI4<7>/MM6 BL_COL0<7> WL<0> XI0<0>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<0>/XI4<7>/MM5 XI0<0>/XI4<7>/net5 WL<0> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<0>/XI4<6>/MM6 BL_COL0<6> WL<0> XI0<0>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<0>/XI4<6>/MM5 XI0<0>/XI4<6>/net5 WL<0> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<0>/XI4<5>/MM6 BL_COL0<5> WL<0> XI0<0>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<0>/XI4<5>/MM5 XI0<0>/XI4<5>/net5 WL<0> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<0>/XI4<4>/MM6 BL_COL0<4> WL<0> XI0<0>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<0>/XI4<4>/MM5 XI0<0>/XI4<4>/net5 WL<0> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<0>/XI4<3>/MM6 BL_COL0<3> WL<0> XI0<0>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<0>/XI4<3>/MM5 XI0<0>/XI4<3>/net5 WL<0> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<0>/XI4<2>/MM6 BL_COL0<2> WL<0> XI0<0>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<0>/XI4<2>/MM5 XI0<0>/XI4<2>/net5 WL<0> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<0>/XI4<1>/MM6 BL_COL0<1> WL<0> XI0<0>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<0>/XI4<1>/MM5 XI0<0>/XI4<1>/net5 WL<0> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<0>/XI4<0>/MM6 BL_COL0<0> WL<0> XI0<0>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<0>/XI4<0>/MM5 XI0<0>/XI4<0>/net5 WL<0> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<0>/XI4<7>/MM1 XI1<0>/XI4<7>/net5 XI1<0>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<6>/MM3 XI1<0>/XI4<6>/net23 XI1<0>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<6>/MM1 XI1<0>/XI4<6>/net5 XI1<0>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<5>/MM3 XI1<0>/XI4<5>/net23 XI1<0>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<5>/MM1 XI1<0>/XI4<5>/net5 XI1<0>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<4>/MM3 XI1<0>/XI4<4>/net23 XI1<0>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<4>/MM1 XI1<0>/XI4<4>/net5 XI1<0>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<3>/MM3 XI1<0>/XI4<3>/net23 XI1<0>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<3>/MM1 XI1<0>/XI4<3>/net5 XI1<0>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<2>/MM3 XI1<0>/XI4<2>/net23 XI1<0>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<2>/MM1 XI1<0>/XI4<2>/net5 XI1<0>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<1>/MM3 XI1<0>/XI4<1>/net23 XI1<0>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<1>/MM1 XI1<0>/XI4<1>/net5 XI1<0>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<0>/MM3 XI1<0>/XI4<0>/net23 XI1<0>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<0>/XI4<7>/MM2 XI1<0>/XI4<7>/net5 XI1<0>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<6>/MM4 XI1<0>/XI4<6>/net23 XI1<0>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<6>/MM2 XI1<0>/XI4<6>/net5 XI1<0>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<5>/MM4 XI1<0>/XI4<5>/net23 XI1<0>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<5>/MM2 XI1<0>/XI4<5>/net5 XI1<0>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<4>/MM4 XI1<0>/XI4<4>/net23 XI1<0>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<4>/MM2 XI1<0>/XI4<4>/net5 XI1<0>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<3>/MM4 XI1<0>/XI4<3>/net23 XI1<0>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<3>/MM2 XI1<0>/XI4<3>/net5 XI1<0>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<2>/MM4 XI1<0>/XI4<2>/net23 XI1<0>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<2>/MM2 XI1<0>/XI4<2>/net5 XI1<0>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<1>/MM4 XI1<0>/XI4<1>/net23 XI1<0>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<1>/MM2 XI1<0>/XI4<1>/net5 XI1<0>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<0>/MM4 XI1<0>/XI4<0>/net23 XI1<0>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<0>/XI4<7>/MM6 BL_COL1<7> WL<0> XI1<0>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<0>/XI4<7>/MM5 XI1<0>/XI4<7>/net5 WL<0> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<0>/XI4<6>/MM6 BL_COL1<6> WL<0> XI1<0>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<0>/XI4<6>/MM5 XI1<0>/XI4<6>/net5 WL<0> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<0>/XI4<5>/MM6 BL_COL1<5> WL<0> XI1<0>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<0>/XI4<5>/MM5 XI1<0>/XI4<5>/net5 WL<0> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<0>/XI4<4>/MM6 BL_COL1<4> WL<0> XI1<0>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<0>/XI4<4>/MM5 XI1<0>/XI4<4>/net5 WL<0> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<0>/XI4<3>/MM6 BL_COL1<3> WL<0> XI1<0>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<0>/XI4<3>/MM5 XI1<0>/XI4<3>/net5 WL<0> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<0>/XI4<2>/MM6 BL_COL1<2> WL<0> XI1<0>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<0>/XI4<2>/MM5 XI1<0>/XI4<2>/net5 WL<0> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<0>/XI4<1>/MM6 BL_COL1<1> WL<0> XI1<0>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<0>/XI4<1>/MM5 XI1<0>/XI4<1>/net5 WL<0> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<0>/XI4<0>/MM6 BL_COL1<0> WL<0> XI1<0>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<0>/XI4<0>/MM5 XI1<0>/XI4<0>/net5 WL<0> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<15>/XI4<7>/MM3 XI0<15>/XI4<7>/net23 XI0<15>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<15>/XI4<0>/MM1 XI0<15>/XI4<0>/net5 XI0<15>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<7>/MM3 XI1<15>/XI4<7>/net23 XI1<15>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<0>/MM1 XI1<15>/XI4<0>/net5 XI1<15>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<15>/XI4<7>/MM4 XI0<15>/XI4<7>/net23 XI0<15>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<15>/XI4<0>/MM2 XI0<15>/XI4<0>/net5 XI0<15>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<7>/MM4 XI1<15>/XI4<7>/net23 XI1<15>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<0>/MM2 XI1<15>/XI4<0>/net5 XI1<15>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<15>/XI4<7>/MM1 XI0<15>/XI4<7>/net5 XI0<15>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<6>/MM3 XI0<15>/XI4<6>/net23 XI0<15>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<6>/MM1 XI0<15>/XI4<6>/net5 XI0<15>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<5>/MM3 XI0<15>/XI4<5>/net23 XI0<15>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<5>/MM1 XI0<15>/XI4<5>/net5 XI0<15>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<4>/MM3 XI0<15>/XI4<4>/net23 XI0<15>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<4>/MM1 XI0<15>/XI4<4>/net5 XI0<15>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<3>/MM3 XI0<15>/XI4<3>/net23 XI0<15>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<3>/MM1 XI0<15>/XI4<3>/net5 XI0<15>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<2>/MM3 XI0<15>/XI4<2>/net23 XI0<15>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<2>/MM1 XI0<15>/XI4<2>/net5 XI0<15>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<1>/MM3 XI0<15>/XI4<1>/net23 XI0<15>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<1>/MM1 XI0<15>/XI4<1>/net5 XI0<15>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<0>/MM3 XI0<15>/XI4<0>/net23 XI0<15>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<15>/XI4<7>/MM2 XI0<15>/XI4<7>/net5 XI0<15>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<6>/MM4 XI0<15>/XI4<6>/net23 XI0<15>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<6>/MM2 XI0<15>/XI4<6>/net5 XI0<15>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<5>/MM4 XI0<15>/XI4<5>/net23 XI0<15>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<5>/MM2 XI0<15>/XI4<5>/net5 XI0<15>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<4>/MM4 XI0<15>/XI4<4>/net23 XI0<15>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<4>/MM2 XI0<15>/XI4<4>/net5 XI0<15>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<3>/MM4 XI0<15>/XI4<3>/net23 XI0<15>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<3>/MM2 XI0<15>/XI4<3>/net5 XI0<15>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<2>/MM4 XI0<15>/XI4<2>/net23 XI0<15>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<2>/MM2 XI0<15>/XI4<2>/net5 XI0<15>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<1>/MM4 XI0<15>/XI4<1>/net23 XI0<15>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<1>/MM2 XI0<15>/XI4<1>/net5 XI0<15>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<0>/MM4 XI0<15>/XI4<0>/net23 XI0<15>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<15>/XI4<7>/MM6 BL_COL0<7> WL<15> XI0<15>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<15>/XI4<7>/MM5 XI0<15>/XI4<7>/net5 WL<15> _BL_COL0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<15>/XI4<6>/MM6 BL_COL0<6> WL<15> XI0<15>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<15>/XI4<6>/MM5 XI0<15>/XI4<6>/net5 WL<15> _BL_COL0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<15>/XI4<5>/MM6 BL_COL0<5> WL<15> XI0<15>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<15>/XI4<5>/MM5 XI0<15>/XI4<5>/net5 WL<15> _BL_COL0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<15>/XI4<4>/MM6 BL_COL0<4> WL<15> XI0<15>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<15>/XI4<4>/MM5 XI0<15>/XI4<4>/net5 WL<15> _BL_COL0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<15>/XI4<3>/MM6 BL_COL0<3> WL<15> XI0<15>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<15>/XI4<3>/MM5 XI0<15>/XI4<3>/net5 WL<15> _BL_COL0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<15>/XI4<2>/MM6 BL_COL0<2> WL<15> XI0<15>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<15>/XI4<2>/MM5 XI0<15>/XI4<2>/net5 WL<15> _BL_COL0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<15>/XI4<1>/MM6 BL_COL0<1> WL<15> XI0<15>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<15>/XI4<1>/MM5 XI0<15>/XI4<1>/net5 WL<15> _BL_COL0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<15>/XI4<0>/MM6 BL_COL0<0> WL<15> XI0<15>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<15>/XI4<0>/MM5 XI0<15>/XI4<0>/net5 WL<15> _BL_COL0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<15>/XI4<7>/MM1 XI1<15>/XI4<7>/net5 XI1<15>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<6>/MM3 XI1<15>/XI4<6>/net23 XI1<15>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<6>/MM1 XI1<15>/XI4<6>/net5 XI1<15>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<5>/MM3 XI1<15>/XI4<5>/net23 XI1<15>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<5>/MM1 XI1<15>/XI4<5>/net5 XI1<15>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<4>/MM3 XI1<15>/XI4<4>/net23 XI1<15>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<4>/MM1 XI1<15>/XI4<4>/net5 XI1<15>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<3>/MM3 XI1<15>/XI4<3>/net23 XI1<15>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<3>/MM1 XI1<15>/XI4<3>/net5 XI1<15>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<2>/MM3 XI1<15>/XI4<2>/net23 XI1<15>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<2>/MM1 XI1<15>/XI4<2>/net5 XI1<15>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<1>/MM3 XI1<15>/XI4<1>/net23 XI1<15>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<1>/MM1 XI1<15>/XI4<1>/net5 XI1<15>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<0>/MM3 XI1<15>/XI4<0>/net23 XI1<15>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<15>/XI4<7>/MM2 XI1<15>/XI4<7>/net5 XI1<15>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<6>/MM4 XI1<15>/XI4<6>/net23 XI1<15>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<6>/MM2 XI1<15>/XI4<6>/net5 XI1<15>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<5>/MM4 XI1<15>/XI4<5>/net23 XI1<15>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<5>/MM2 XI1<15>/XI4<5>/net5 XI1<15>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<4>/MM4 XI1<15>/XI4<4>/net23 XI1<15>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<4>/MM2 XI1<15>/XI4<4>/net5 XI1<15>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<3>/MM4 XI1<15>/XI4<3>/net23 XI1<15>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<3>/MM2 XI1<15>/XI4<3>/net5 XI1<15>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<2>/MM4 XI1<15>/XI4<2>/net23 XI1<15>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<2>/MM2 XI1<15>/XI4<2>/net5 XI1<15>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<1>/MM4 XI1<15>/XI4<1>/net23 XI1<15>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<1>/MM2 XI1<15>/XI4<1>/net5 XI1<15>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<0>/MM4 XI1<15>/XI4<0>/net23 XI1<15>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<15>/XI4<7>/MM6 BL_COL1<7> WL<15> XI1<15>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<15>/XI4<7>/MM5 XI1<15>/XI4<7>/net5 WL<15> _BL_COL1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<15>/XI4<6>/MM6 BL_COL1<6> WL<15> XI1<15>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<15>/XI4<6>/MM5 XI1<15>/XI4<6>/net5 WL<15> _BL_COL1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<15>/XI4<5>/MM6 BL_COL1<5> WL<15> XI1<15>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<15>/XI4<5>/MM5 XI1<15>/XI4<5>/net5 WL<15> _BL_COL1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<15>/XI4<4>/MM6 BL_COL1<4> WL<15> XI1<15>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<15>/XI4<4>/MM5 XI1<15>/XI4<4>/net5 WL<15> _BL_COL1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<15>/XI4<3>/MM6 BL_COL1<3> WL<15> XI1<15>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<15>/XI4<3>/MM5 XI1<15>/XI4<3>/net5 WL<15> _BL_COL1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<15>/XI4<2>/MM6 BL_COL1<2> WL<15> XI1<15>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<15>/XI4<2>/MM5 XI1<15>/XI4<2>/net5 WL<15> _BL_COL1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<15>/XI4<1>/MM6 BL_COL1<1> WL<15> XI1<15>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<15>/XI4<1>/MM5 XI1<15>/XI4<1>/net5 WL<15> _BL_COL1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<15>/XI4<0>/MM6 BL_COL1<0> WL<15> XI1<15>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<15>/XI4<0>/MM5 XI1<15>/XI4<0>/net5 WL<15> _BL_COL1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<14>/XI4<7>/MM3 XI0<14>/XI4<7>/net23 XI0<14>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<14>/XI4<0>/MM1 XI0<14>/XI4<0>/net5 XI0<14>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<7>/MM3 XI1<14>/XI4<7>/net23 XI1<14>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<0>/MM1 XI1<14>/XI4<0>/net5 XI1<14>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<14>/XI4<7>/MM4 XI0<14>/XI4<7>/net23 XI0<14>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<14>/XI4<0>/MM2 XI0<14>/XI4<0>/net5 XI0<14>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<7>/MM4 XI1<14>/XI4<7>/net23 XI1<14>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<0>/MM2 XI1<14>/XI4<0>/net5 XI1<14>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<14>/XI4<7>/MM1 XI0<14>/XI4<7>/net5 XI0<14>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<6>/MM3 XI0<14>/XI4<6>/net23 XI0<14>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<6>/MM1 XI0<14>/XI4<6>/net5 XI0<14>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<5>/MM3 XI0<14>/XI4<5>/net23 XI0<14>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<5>/MM1 XI0<14>/XI4<5>/net5 XI0<14>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<4>/MM3 XI0<14>/XI4<4>/net23 XI0<14>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<4>/MM1 XI0<14>/XI4<4>/net5 XI0<14>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<3>/MM3 XI0<14>/XI4<3>/net23 XI0<14>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<3>/MM1 XI0<14>/XI4<3>/net5 XI0<14>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<2>/MM3 XI0<14>/XI4<2>/net23 XI0<14>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<2>/MM1 XI0<14>/XI4<2>/net5 XI0<14>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<1>/MM3 XI0<14>/XI4<1>/net23 XI0<14>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<1>/MM1 XI0<14>/XI4<1>/net5 XI0<14>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<0>/MM3 XI0<14>/XI4<0>/net23 XI0<14>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<14>/XI4<7>/MM2 XI0<14>/XI4<7>/net5 XI0<14>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<6>/MM4 XI0<14>/XI4<6>/net23 XI0<14>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<6>/MM2 XI0<14>/XI4<6>/net5 XI0<14>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<5>/MM4 XI0<14>/XI4<5>/net23 XI0<14>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<5>/MM2 XI0<14>/XI4<5>/net5 XI0<14>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<4>/MM4 XI0<14>/XI4<4>/net23 XI0<14>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<4>/MM2 XI0<14>/XI4<4>/net5 XI0<14>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<3>/MM4 XI0<14>/XI4<3>/net23 XI0<14>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<3>/MM2 XI0<14>/XI4<3>/net5 XI0<14>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<2>/MM4 XI0<14>/XI4<2>/net23 XI0<14>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<2>/MM2 XI0<14>/XI4<2>/net5 XI0<14>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<1>/MM4 XI0<14>/XI4<1>/net23 XI0<14>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<1>/MM2 XI0<14>/XI4<1>/net5 XI0<14>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<0>/MM4 XI0<14>/XI4<0>/net23 XI0<14>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<14>/XI4<7>/MM6 BL_COL0<7> WL<14> XI0<14>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<14>/XI4<7>/MM5 XI0<14>/XI4<7>/net5 WL<14> _BL_COL0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<14>/XI4<6>/MM6 BL_COL0<6> WL<14> XI0<14>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<14>/XI4<6>/MM5 XI0<14>/XI4<6>/net5 WL<14> _BL_COL0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<14>/XI4<5>/MM6 BL_COL0<5> WL<14> XI0<14>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<14>/XI4<5>/MM5 XI0<14>/XI4<5>/net5 WL<14> _BL_COL0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<14>/XI4<4>/MM6 BL_COL0<4> WL<14> XI0<14>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<14>/XI4<4>/MM5 XI0<14>/XI4<4>/net5 WL<14> _BL_COL0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<14>/XI4<3>/MM6 BL_COL0<3> WL<14> XI0<14>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<14>/XI4<3>/MM5 XI0<14>/XI4<3>/net5 WL<14> _BL_COL0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<14>/XI4<2>/MM6 BL_COL0<2> WL<14> XI0<14>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<14>/XI4<2>/MM5 XI0<14>/XI4<2>/net5 WL<14> _BL_COL0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<14>/XI4<1>/MM6 BL_COL0<1> WL<14> XI0<14>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<14>/XI4<1>/MM5 XI0<14>/XI4<1>/net5 WL<14> _BL_COL0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<14>/XI4<0>/MM6 BL_COL0<0> WL<14> XI0<14>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<14>/XI4<0>/MM5 XI0<14>/XI4<0>/net5 WL<14> _BL_COL0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<14>/XI4<7>/MM1 XI1<14>/XI4<7>/net5 XI1<14>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<6>/MM3 XI1<14>/XI4<6>/net23 XI1<14>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<6>/MM1 XI1<14>/XI4<6>/net5 XI1<14>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<5>/MM3 XI1<14>/XI4<5>/net23 XI1<14>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<5>/MM1 XI1<14>/XI4<5>/net5 XI1<14>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<4>/MM3 XI1<14>/XI4<4>/net23 XI1<14>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<4>/MM1 XI1<14>/XI4<4>/net5 XI1<14>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<3>/MM3 XI1<14>/XI4<3>/net23 XI1<14>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<3>/MM1 XI1<14>/XI4<3>/net5 XI1<14>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<2>/MM3 XI1<14>/XI4<2>/net23 XI1<14>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<2>/MM1 XI1<14>/XI4<2>/net5 XI1<14>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<1>/MM3 XI1<14>/XI4<1>/net23 XI1<14>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<1>/MM1 XI1<14>/XI4<1>/net5 XI1<14>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<0>/MM3 XI1<14>/XI4<0>/net23 XI1<14>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<14>/XI4<7>/MM2 XI1<14>/XI4<7>/net5 XI1<14>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<6>/MM4 XI1<14>/XI4<6>/net23 XI1<14>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<6>/MM2 XI1<14>/XI4<6>/net5 XI1<14>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<5>/MM4 XI1<14>/XI4<5>/net23 XI1<14>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<5>/MM2 XI1<14>/XI4<5>/net5 XI1<14>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<4>/MM4 XI1<14>/XI4<4>/net23 XI1<14>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<4>/MM2 XI1<14>/XI4<4>/net5 XI1<14>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<3>/MM4 XI1<14>/XI4<3>/net23 XI1<14>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<3>/MM2 XI1<14>/XI4<3>/net5 XI1<14>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<2>/MM4 XI1<14>/XI4<2>/net23 XI1<14>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<2>/MM2 XI1<14>/XI4<2>/net5 XI1<14>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<1>/MM4 XI1<14>/XI4<1>/net23 XI1<14>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<1>/MM2 XI1<14>/XI4<1>/net5 XI1<14>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<0>/MM4 XI1<14>/XI4<0>/net23 XI1<14>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<14>/XI4<7>/MM6 BL_COL1<7> WL<14> XI1<14>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<14>/XI4<7>/MM5 XI1<14>/XI4<7>/net5 WL<14> _BL_COL1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<14>/XI4<6>/MM6 BL_COL1<6> WL<14> XI1<14>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<14>/XI4<6>/MM5 XI1<14>/XI4<6>/net5 WL<14> _BL_COL1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<14>/XI4<5>/MM6 BL_COL1<5> WL<14> XI1<14>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<14>/XI4<5>/MM5 XI1<14>/XI4<5>/net5 WL<14> _BL_COL1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<14>/XI4<4>/MM6 BL_COL1<4> WL<14> XI1<14>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<14>/XI4<4>/MM5 XI1<14>/XI4<4>/net5 WL<14> _BL_COL1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<14>/XI4<3>/MM6 BL_COL1<3> WL<14> XI1<14>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<14>/XI4<3>/MM5 XI1<14>/XI4<3>/net5 WL<14> _BL_COL1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<14>/XI4<2>/MM6 BL_COL1<2> WL<14> XI1<14>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<14>/XI4<2>/MM5 XI1<14>/XI4<2>/net5 WL<14> _BL_COL1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<14>/XI4<1>/MM6 BL_COL1<1> WL<14> XI1<14>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<14>/XI4<1>/MM5 XI1<14>/XI4<1>/net5 WL<14> _BL_COL1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<14>/XI4<0>/MM6 BL_COL1<0> WL<14> XI1<14>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<14>/XI4<0>/MM5 XI1<14>/XI4<0>/net5 WL<14> _BL_COL1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<13>/XI4<7>/MM3 XI0<13>/XI4<7>/net23 XI0<13>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<13>/XI4<0>/MM1 XI0<13>/XI4<0>/net5 XI0<13>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<7>/MM3 XI1<13>/XI4<7>/net23 XI1<13>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<0>/MM1 XI1<13>/XI4<0>/net5 XI1<13>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<13>/XI4<7>/MM4 XI0<13>/XI4<7>/net23 XI0<13>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<13>/XI4<0>/MM2 XI0<13>/XI4<0>/net5 XI0<13>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<7>/MM4 XI1<13>/XI4<7>/net23 XI1<13>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<0>/MM2 XI1<13>/XI4<0>/net5 XI1<13>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<13>/XI4<7>/MM1 XI0<13>/XI4<7>/net5 XI0<13>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<6>/MM3 XI0<13>/XI4<6>/net23 XI0<13>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<6>/MM1 XI0<13>/XI4<6>/net5 XI0<13>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<5>/MM3 XI0<13>/XI4<5>/net23 XI0<13>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<5>/MM1 XI0<13>/XI4<5>/net5 XI0<13>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<4>/MM3 XI0<13>/XI4<4>/net23 XI0<13>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<4>/MM1 XI0<13>/XI4<4>/net5 XI0<13>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<3>/MM3 XI0<13>/XI4<3>/net23 XI0<13>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<3>/MM1 XI0<13>/XI4<3>/net5 XI0<13>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<2>/MM3 XI0<13>/XI4<2>/net23 XI0<13>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<2>/MM1 XI0<13>/XI4<2>/net5 XI0<13>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<1>/MM3 XI0<13>/XI4<1>/net23 XI0<13>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<1>/MM1 XI0<13>/XI4<1>/net5 XI0<13>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<0>/MM3 XI0<13>/XI4<0>/net23 XI0<13>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<13>/XI4<7>/MM2 XI0<13>/XI4<7>/net5 XI0<13>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<6>/MM4 XI0<13>/XI4<6>/net23 XI0<13>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<6>/MM2 XI0<13>/XI4<6>/net5 XI0<13>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<5>/MM4 XI0<13>/XI4<5>/net23 XI0<13>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<5>/MM2 XI0<13>/XI4<5>/net5 XI0<13>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<4>/MM4 XI0<13>/XI4<4>/net23 XI0<13>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<4>/MM2 XI0<13>/XI4<4>/net5 XI0<13>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<3>/MM4 XI0<13>/XI4<3>/net23 XI0<13>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<3>/MM2 XI0<13>/XI4<3>/net5 XI0<13>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<2>/MM4 XI0<13>/XI4<2>/net23 XI0<13>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<2>/MM2 XI0<13>/XI4<2>/net5 XI0<13>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<1>/MM4 XI0<13>/XI4<1>/net23 XI0<13>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<1>/MM2 XI0<13>/XI4<1>/net5 XI0<13>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<0>/MM4 XI0<13>/XI4<0>/net23 XI0<13>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<13>/XI4<7>/MM6 BL_COL0<7> WL<13> XI0<13>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<13>/XI4<7>/MM5 XI0<13>/XI4<7>/net5 WL<13> _BL_COL0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<13>/XI4<6>/MM6 BL_COL0<6> WL<13> XI0<13>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<13>/XI4<6>/MM5 XI0<13>/XI4<6>/net5 WL<13> _BL_COL0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<13>/XI4<5>/MM6 BL_COL0<5> WL<13> XI0<13>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<13>/XI4<5>/MM5 XI0<13>/XI4<5>/net5 WL<13> _BL_COL0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<13>/XI4<4>/MM6 BL_COL0<4> WL<13> XI0<13>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<13>/XI4<4>/MM5 XI0<13>/XI4<4>/net5 WL<13> _BL_COL0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<13>/XI4<3>/MM6 BL_COL0<3> WL<13> XI0<13>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<13>/XI4<3>/MM5 XI0<13>/XI4<3>/net5 WL<13> _BL_COL0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<13>/XI4<2>/MM6 BL_COL0<2> WL<13> XI0<13>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<13>/XI4<2>/MM5 XI0<13>/XI4<2>/net5 WL<13> _BL_COL0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<13>/XI4<1>/MM6 BL_COL0<1> WL<13> XI0<13>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<13>/XI4<1>/MM5 XI0<13>/XI4<1>/net5 WL<13> _BL_COL0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<13>/XI4<0>/MM6 BL_COL0<0> WL<13> XI0<13>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<13>/XI4<0>/MM5 XI0<13>/XI4<0>/net5 WL<13> _BL_COL0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<13>/XI4<7>/MM1 XI1<13>/XI4<7>/net5 XI1<13>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<6>/MM3 XI1<13>/XI4<6>/net23 XI1<13>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<6>/MM1 XI1<13>/XI4<6>/net5 XI1<13>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<5>/MM3 XI1<13>/XI4<5>/net23 XI1<13>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<5>/MM1 XI1<13>/XI4<5>/net5 XI1<13>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<4>/MM3 XI1<13>/XI4<4>/net23 XI1<13>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<4>/MM1 XI1<13>/XI4<4>/net5 XI1<13>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<3>/MM3 XI1<13>/XI4<3>/net23 XI1<13>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<3>/MM1 XI1<13>/XI4<3>/net5 XI1<13>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<2>/MM3 XI1<13>/XI4<2>/net23 XI1<13>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<2>/MM1 XI1<13>/XI4<2>/net5 XI1<13>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<1>/MM3 XI1<13>/XI4<1>/net23 XI1<13>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<1>/MM1 XI1<13>/XI4<1>/net5 XI1<13>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<0>/MM3 XI1<13>/XI4<0>/net23 XI1<13>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<13>/XI4<7>/MM2 XI1<13>/XI4<7>/net5 XI1<13>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<6>/MM4 XI1<13>/XI4<6>/net23 XI1<13>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<6>/MM2 XI1<13>/XI4<6>/net5 XI1<13>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<5>/MM4 XI1<13>/XI4<5>/net23 XI1<13>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<5>/MM2 XI1<13>/XI4<5>/net5 XI1<13>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<4>/MM4 XI1<13>/XI4<4>/net23 XI1<13>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<4>/MM2 XI1<13>/XI4<4>/net5 XI1<13>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<3>/MM4 XI1<13>/XI4<3>/net23 XI1<13>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<3>/MM2 XI1<13>/XI4<3>/net5 XI1<13>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<2>/MM4 XI1<13>/XI4<2>/net23 XI1<13>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<2>/MM2 XI1<13>/XI4<2>/net5 XI1<13>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<1>/MM4 XI1<13>/XI4<1>/net23 XI1<13>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<1>/MM2 XI1<13>/XI4<1>/net5 XI1<13>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<0>/MM4 XI1<13>/XI4<0>/net23 XI1<13>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<13>/XI4<7>/MM6 BL_COL1<7> WL<13> XI1<13>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<13>/XI4<7>/MM5 XI1<13>/XI4<7>/net5 WL<13> _BL_COL1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<13>/XI4<6>/MM6 BL_COL1<6> WL<13> XI1<13>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<13>/XI4<6>/MM5 XI1<13>/XI4<6>/net5 WL<13> _BL_COL1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<13>/XI4<5>/MM6 BL_COL1<5> WL<13> XI1<13>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<13>/XI4<5>/MM5 XI1<13>/XI4<5>/net5 WL<13> _BL_COL1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<13>/XI4<4>/MM6 BL_COL1<4> WL<13> XI1<13>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<13>/XI4<4>/MM5 XI1<13>/XI4<4>/net5 WL<13> _BL_COL1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<13>/XI4<3>/MM6 BL_COL1<3> WL<13> XI1<13>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<13>/XI4<3>/MM5 XI1<13>/XI4<3>/net5 WL<13> _BL_COL1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<13>/XI4<2>/MM6 BL_COL1<2> WL<13> XI1<13>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<13>/XI4<2>/MM5 XI1<13>/XI4<2>/net5 WL<13> _BL_COL1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<13>/XI4<1>/MM6 BL_COL1<1> WL<13> XI1<13>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<13>/XI4<1>/MM5 XI1<13>/XI4<1>/net5 WL<13> _BL_COL1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<13>/XI4<0>/MM6 BL_COL1<0> WL<13> XI1<13>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<13>/XI4<0>/MM5 XI1<13>/XI4<0>/net5 WL<13> _BL_COL1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<12>/XI4<7>/MM3 XI0<12>/XI4<7>/net23 XI0<12>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<12>/XI4<0>/MM1 XI0<12>/XI4<0>/net5 XI0<12>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<7>/MM3 XI1<12>/XI4<7>/net23 XI1<12>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<0>/MM1 XI1<12>/XI4<0>/net5 XI1<12>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<12>/XI4<7>/MM4 XI0<12>/XI4<7>/net23 XI0<12>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<12>/XI4<0>/MM2 XI0<12>/XI4<0>/net5 XI0<12>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<7>/MM4 XI1<12>/XI4<7>/net23 XI1<12>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<0>/MM2 XI1<12>/XI4<0>/net5 XI1<12>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<12>/XI4<7>/MM1 XI0<12>/XI4<7>/net5 XI0<12>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<6>/MM3 XI0<12>/XI4<6>/net23 XI0<12>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<6>/MM1 XI0<12>/XI4<6>/net5 XI0<12>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<5>/MM3 XI0<12>/XI4<5>/net23 XI0<12>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<5>/MM1 XI0<12>/XI4<5>/net5 XI0<12>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<4>/MM3 XI0<12>/XI4<4>/net23 XI0<12>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<4>/MM1 XI0<12>/XI4<4>/net5 XI0<12>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<3>/MM3 XI0<12>/XI4<3>/net23 XI0<12>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<3>/MM1 XI0<12>/XI4<3>/net5 XI0<12>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<2>/MM3 XI0<12>/XI4<2>/net23 XI0<12>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<2>/MM1 XI0<12>/XI4<2>/net5 XI0<12>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<1>/MM3 XI0<12>/XI4<1>/net23 XI0<12>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<1>/MM1 XI0<12>/XI4<1>/net5 XI0<12>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<0>/MM3 XI0<12>/XI4<0>/net23 XI0<12>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<12>/XI4<7>/MM2 XI0<12>/XI4<7>/net5 XI0<12>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<6>/MM4 XI0<12>/XI4<6>/net23 XI0<12>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<6>/MM2 XI0<12>/XI4<6>/net5 XI0<12>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<5>/MM4 XI0<12>/XI4<5>/net23 XI0<12>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<5>/MM2 XI0<12>/XI4<5>/net5 XI0<12>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<4>/MM4 XI0<12>/XI4<4>/net23 XI0<12>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<4>/MM2 XI0<12>/XI4<4>/net5 XI0<12>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<3>/MM4 XI0<12>/XI4<3>/net23 XI0<12>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<3>/MM2 XI0<12>/XI4<3>/net5 XI0<12>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<2>/MM4 XI0<12>/XI4<2>/net23 XI0<12>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<2>/MM2 XI0<12>/XI4<2>/net5 XI0<12>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<1>/MM4 XI0<12>/XI4<1>/net23 XI0<12>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<1>/MM2 XI0<12>/XI4<1>/net5 XI0<12>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<0>/MM4 XI0<12>/XI4<0>/net23 XI0<12>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<12>/XI4<7>/MM6 BL_COL0<7> WL<12> XI0<12>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<12>/XI4<7>/MM5 XI0<12>/XI4<7>/net5 WL<12> _BL_COL0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<12>/XI4<6>/MM6 BL_COL0<6> WL<12> XI0<12>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<12>/XI4<6>/MM5 XI0<12>/XI4<6>/net5 WL<12> _BL_COL0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<12>/XI4<5>/MM6 BL_COL0<5> WL<12> XI0<12>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<12>/XI4<5>/MM5 XI0<12>/XI4<5>/net5 WL<12> _BL_COL0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<12>/XI4<4>/MM6 BL_COL0<4> WL<12> XI0<12>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<12>/XI4<4>/MM5 XI0<12>/XI4<4>/net5 WL<12> _BL_COL0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<12>/XI4<3>/MM6 BL_COL0<3> WL<12> XI0<12>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<12>/XI4<3>/MM5 XI0<12>/XI4<3>/net5 WL<12> _BL_COL0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<12>/XI4<2>/MM6 BL_COL0<2> WL<12> XI0<12>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<12>/XI4<2>/MM5 XI0<12>/XI4<2>/net5 WL<12> _BL_COL0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<12>/XI4<1>/MM6 BL_COL0<1> WL<12> XI0<12>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<12>/XI4<1>/MM5 XI0<12>/XI4<1>/net5 WL<12> _BL_COL0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<12>/XI4<0>/MM6 BL_COL0<0> WL<12> XI0<12>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<12>/XI4<0>/MM5 XI0<12>/XI4<0>/net5 WL<12> _BL_COL0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<12>/XI4<7>/MM1 XI1<12>/XI4<7>/net5 XI1<12>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<6>/MM3 XI1<12>/XI4<6>/net23 XI1<12>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<6>/MM1 XI1<12>/XI4<6>/net5 XI1<12>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<5>/MM3 XI1<12>/XI4<5>/net23 XI1<12>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<5>/MM1 XI1<12>/XI4<5>/net5 XI1<12>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<4>/MM3 XI1<12>/XI4<4>/net23 XI1<12>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<4>/MM1 XI1<12>/XI4<4>/net5 XI1<12>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<3>/MM3 XI1<12>/XI4<3>/net23 XI1<12>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<3>/MM1 XI1<12>/XI4<3>/net5 XI1<12>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<2>/MM3 XI1<12>/XI4<2>/net23 XI1<12>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<2>/MM1 XI1<12>/XI4<2>/net5 XI1<12>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<1>/MM3 XI1<12>/XI4<1>/net23 XI1<12>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<1>/MM1 XI1<12>/XI4<1>/net5 XI1<12>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<0>/MM3 XI1<12>/XI4<0>/net23 XI1<12>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<12>/XI4<7>/MM2 XI1<12>/XI4<7>/net5 XI1<12>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<6>/MM4 XI1<12>/XI4<6>/net23 XI1<12>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<6>/MM2 XI1<12>/XI4<6>/net5 XI1<12>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<5>/MM4 XI1<12>/XI4<5>/net23 XI1<12>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<5>/MM2 XI1<12>/XI4<5>/net5 XI1<12>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<4>/MM4 XI1<12>/XI4<4>/net23 XI1<12>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<4>/MM2 XI1<12>/XI4<4>/net5 XI1<12>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<3>/MM4 XI1<12>/XI4<3>/net23 XI1<12>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<3>/MM2 XI1<12>/XI4<3>/net5 XI1<12>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<2>/MM4 XI1<12>/XI4<2>/net23 XI1<12>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<2>/MM2 XI1<12>/XI4<2>/net5 XI1<12>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<1>/MM4 XI1<12>/XI4<1>/net23 XI1<12>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<1>/MM2 XI1<12>/XI4<1>/net5 XI1<12>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<0>/MM4 XI1<12>/XI4<0>/net23 XI1<12>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<12>/XI4<7>/MM6 BL_COL1<7> WL<12> XI1<12>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<12>/XI4<7>/MM5 XI1<12>/XI4<7>/net5 WL<12> _BL_COL1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<12>/XI4<6>/MM6 BL_COL1<6> WL<12> XI1<12>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<12>/XI4<6>/MM5 XI1<12>/XI4<6>/net5 WL<12> _BL_COL1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<12>/XI4<5>/MM6 BL_COL1<5> WL<12> XI1<12>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<12>/XI4<5>/MM5 XI1<12>/XI4<5>/net5 WL<12> _BL_COL1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<12>/XI4<4>/MM6 BL_COL1<4> WL<12> XI1<12>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<12>/XI4<4>/MM5 XI1<12>/XI4<4>/net5 WL<12> _BL_COL1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<12>/XI4<3>/MM6 BL_COL1<3> WL<12> XI1<12>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<12>/XI4<3>/MM5 XI1<12>/XI4<3>/net5 WL<12> _BL_COL1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<12>/XI4<2>/MM6 BL_COL1<2> WL<12> XI1<12>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<12>/XI4<2>/MM5 XI1<12>/XI4<2>/net5 WL<12> _BL_COL1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<12>/XI4<1>/MM6 BL_COL1<1> WL<12> XI1<12>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<12>/XI4<1>/MM5 XI1<12>/XI4<1>/net5 WL<12> _BL_COL1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<12>/XI4<0>/MM6 BL_COL1<0> WL<12> XI1<12>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<12>/XI4<0>/MM5 XI1<12>/XI4<0>/net5 WL<12> _BL_COL1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<11>/XI4<7>/MM3 XI0<11>/XI4<7>/net23 XI0<11>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<11>/XI4<0>/MM1 XI0<11>/XI4<0>/net5 XI0<11>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<7>/MM3 XI1<11>/XI4<7>/net23 XI1<11>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<0>/MM1 XI1<11>/XI4<0>/net5 XI1<11>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<11>/XI4<7>/MM4 XI0<11>/XI4<7>/net23 XI0<11>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<11>/XI4<0>/MM2 XI0<11>/XI4<0>/net5 XI0<11>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<7>/MM4 XI1<11>/XI4<7>/net23 XI1<11>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<0>/MM2 XI1<11>/XI4<0>/net5 XI1<11>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<11>/XI4<7>/MM1 XI0<11>/XI4<7>/net5 XI0<11>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<6>/MM3 XI0<11>/XI4<6>/net23 XI0<11>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<6>/MM1 XI0<11>/XI4<6>/net5 XI0<11>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<5>/MM3 XI0<11>/XI4<5>/net23 XI0<11>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<5>/MM1 XI0<11>/XI4<5>/net5 XI0<11>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<4>/MM3 XI0<11>/XI4<4>/net23 XI0<11>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<4>/MM1 XI0<11>/XI4<4>/net5 XI0<11>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<3>/MM3 XI0<11>/XI4<3>/net23 XI0<11>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<3>/MM1 XI0<11>/XI4<3>/net5 XI0<11>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<2>/MM3 XI0<11>/XI4<2>/net23 XI0<11>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<2>/MM1 XI0<11>/XI4<2>/net5 XI0<11>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<1>/MM3 XI0<11>/XI4<1>/net23 XI0<11>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<1>/MM1 XI0<11>/XI4<1>/net5 XI0<11>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<0>/MM3 XI0<11>/XI4<0>/net23 XI0<11>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<11>/XI4<7>/MM2 XI0<11>/XI4<7>/net5 XI0<11>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<6>/MM4 XI0<11>/XI4<6>/net23 XI0<11>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<6>/MM2 XI0<11>/XI4<6>/net5 XI0<11>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<5>/MM4 XI0<11>/XI4<5>/net23 XI0<11>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<5>/MM2 XI0<11>/XI4<5>/net5 XI0<11>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<4>/MM4 XI0<11>/XI4<4>/net23 XI0<11>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<4>/MM2 XI0<11>/XI4<4>/net5 XI0<11>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<3>/MM4 XI0<11>/XI4<3>/net23 XI0<11>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<3>/MM2 XI0<11>/XI4<3>/net5 XI0<11>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<2>/MM4 XI0<11>/XI4<2>/net23 XI0<11>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<2>/MM2 XI0<11>/XI4<2>/net5 XI0<11>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<1>/MM4 XI0<11>/XI4<1>/net23 XI0<11>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<1>/MM2 XI0<11>/XI4<1>/net5 XI0<11>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<0>/MM4 XI0<11>/XI4<0>/net23 XI0<11>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<11>/XI4<7>/MM6 BL_COL0<7> WL<11> XI0<11>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<11>/XI4<7>/MM5 XI0<11>/XI4<7>/net5 WL<11> _BL_COL0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<11>/XI4<6>/MM6 BL_COL0<6> WL<11> XI0<11>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<11>/XI4<6>/MM5 XI0<11>/XI4<6>/net5 WL<11> _BL_COL0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<11>/XI4<5>/MM6 BL_COL0<5> WL<11> XI0<11>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<11>/XI4<5>/MM5 XI0<11>/XI4<5>/net5 WL<11> _BL_COL0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<11>/XI4<4>/MM6 BL_COL0<4> WL<11> XI0<11>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<11>/XI4<4>/MM5 XI0<11>/XI4<4>/net5 WL<11> _BL_COL0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<11>/XI4<3>/MM6 BL_COL0<3> WL<11> XI0<11>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<11>/XI4<3>/MM5 XI0<11>/XI4<3>/net5 WL<11> _BL_COL0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<11>/XI4<2>/MM6 BL_COL0<2> WL<11> XI0<11>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<11>/XI4<2>/MM5 XI0<11>/XI4<2>/net5 WL<11> _BL_COL0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<11>/XI4<1>/MM6 BL_COL0<1> WL<11> XI0<11>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<11>/XI4<1>/MM5 XI0<11>/XI4<1>/net5 WL<11> _BL_COL0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<11>/XI4<0>/MM6 BL_COL0<0> WL<11> XI0<11>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<11>/XI4<0>/MM5 XI0<11>/XI4<0>/net5 WL<11> _BL_COL0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<11>/XI4<7>/MM1 XI1<11>/XI4<7>/net5 XI1<11>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<6>/MM3 XI1<11>/XI4<6>/net23 XI1<11>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<6>/MM1 XI1<11>/XI4<6>/net5 XI1<11>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<5>/MM3 XI1<11>/XI4<5>/net23 XI1<11>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<5>/MM1 XI1<11>/XI4<5>/net5 XI1<11>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<4>/MM3 XI1<11>/XI4<4>/net23 XI1<11>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<4>/MM1 XI1<11>/XI4<4>/net5 XI1<11>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<3>/MM3 XI1<11>/XI4<3>/net23 XI1<11>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<3>/MM1 XI1<11>/XI4<3>/net5 XI1<11>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<2>/MM3 XI1<11>/XI4<2>/net23 XI1<11>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<2>/MM1 XI1<11>/XI4<2>/net5 XI1<11>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<1>/MM3 XI1<11>/XI4<1>/net23 XI1<11>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<1>/MM1 XI1<11>/XI4<1>/net5 XI1<11>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<0>/MM3 XI1<11>/XI4<0>/net23 XI1<11>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<11>/XI4<7>/MM2 XI1<11>/XI4<7>/net5 XI1<11>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<6>/MM4 XI1<11>/XI4<6>/net23 XI1<11>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<6>/MM2 XI1<11>/XI4<6>/net5 XI1<11>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<5>/MM4 XI1<11>/XI4<5>/net23 XI1<11>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<5>/MM2 XI1<11>/XI4<5>/net5 XI1<11>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<4>/MM4 XI1<11>/XI4<4>/net23 XI1<11>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<4>/MM2 XI1<11>/XI4<4>/net5 XI1<11>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<3>/MM4 XI1<11>/XI4<3>/net23 XI1<11>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<3>/MM2 XI1<11>/XI4<3>/net5 XI1<11>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<2>/MM4 XI1<11>/XI4<2>/net23 XI1<11>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<2>/MM2 XI1<11>/XI4<2>/net5 XI1<11>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<1>/MM4 XI1<11>/XI4<1>/net23 XI1<11>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<1>/MM2 XI1<11>/XI4<1>/net5 XI1<11>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<0>/MM4 XI1<11>/XI4<0>/net23 XI1<11>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<11>/XI4<7>/MM6 BL_COL1<7> WL<11> XI1<11>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<11>/XI4<7>/MM5 XI1<11>/XI4<7>/net5 WL<11> _BL_COL1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<11>/XI4<6>/MM6 BL_COL1<6> WL<11> XI1<11>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<11>/XI4<6>/MM5 XI1<11>/XI4<6>/net5 WL<11> _BL_COL1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<11>/XI4<5>/MM6 BL_COL1<5> WL<11> XI1<11>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<11>/XI4<5>/MM5 XI1<11>/XI4<5>/net5 WL<11> _BL_COL1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<11>/XI4<4>/MM6 BL_COL1<4> WL<11> XI1<11>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<11>/XI4<4>/MM5 XI1<11>/XI4<4>/net5 WL<11> _BL_COL1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<11>/XI4<3>/MM6 BL_COL1<3> WL<11> XI1<11>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<11>/XI4<3>/MM5 XI1<11>/XI4<3>/net5 WL<11> _BL_COL1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<11>/XI4<2>/MM6 BL_COL1<2> WL<11> XI1<11>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<11>/XI4<2>/MM5 XI1<11>/XI4<2>/net5 WL<11> _BL_COL1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<11>/XI4<1>/MM6 BL_COL1<1> WL<11> XI1<11>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<11>/XI4<1>/MM5 XI1<11>/XI4<1>/net5 WL<11> _BL_COL1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<11>/XI4<0>/MM6 BL_COL1<0> WL<11> XI1<11>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<11>/XI4<0>/MM5 XI1<11>/XI4<0>/net5 WL<11> _BL_COL1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<10>/XI4<7>/MM3 XI0<10>/XI4<7>/net23 XI0<10>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<10>/XI4<0>/MM1 XI0<10>/XI4<0>/net5 XI0<10>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<7>/MM3 XI1<10>/XI4<7>/net23 XI1<10>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<0>/MM1 XI1<10>/XI4<0>/net5 XI1<10>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<10>/XI4<7>/MM4 XI0<10>/XI4<7>/net23 XI0<10>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<10>/XI4<0>/MM2 XI0<10>/XI4<0>/net5 XI0<10>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<7>/MM4 XI1<10>/XI4<7>/net23 XI1<10>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<0>/MM2 XI1<10>/XI4<0>/net5 XI1<10>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<10>/XI4<7>/MM1 XI0<10>/XI4<7>/net5 XI0<10>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<6>/MM3 XI0<10>/XI4<6>/net23 XI0<10>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<6>/MM1 XI0<10>/XI4<6>/net5 XI0<10>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<5>/MM3 XI0<10>/XI4<5>/net23 XI0<10>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<5>/MM1 XI0<10>/XI4<5>/net5 XI0<10>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<4>/MM3 XI0<10>/XI4<4>/net23 XI0<10>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<4>/MM1 XI0<10>/XI4<4>/net5 XI0<10>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<3>/MM3 XI0<10>/XI4<3>/net23 XI0<10>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<3>/MM1 XI0<10>/XI4<3>/net5 XI0<10>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<2>/MM3 XI0<10>/XI4<2>/net23 XI0<10>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<2>/MM1 XI0<10>/XI4<2>/net5 XI0<10>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<1>/MM3 XI0<10>/XI4<1>/net23 XI0<10>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<1>/MM1 XI0<10>/XI4<1>/net5 XI0<10>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<0>/MM3 XI0<10>/XI4<0>/net23 XI0<10>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<10>/XI4<7>/MM2 XI0<10>/XI4<7>/net5 XI0<10>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<6>/MM4 XI0<10>/XI4<6>/net23 XI0<10>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<6>/MM2 XI0<10>/XI4<6>/net5 XI0<10>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<5>/MM4 XI0<10>/XI4<5>/net23 XI0<10>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<5>/MM2 XI0<10>/XI4<5>/net5 XI0<10>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<4>/MM4 XI0<10>/XI4<4>/net23 XI0<10>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<4>/MM2 XI0<10>/XI4<4>/net5 XI0<10>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<3>/MM4 XI0<10>/XI4<3>/net23 XI0<10>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<3>/MM2 XI0<10>/XI4<3>/net5 XI0<10>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<2>/MM4 XI0<10>/XI4<2>/net23 XI0<10>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<2>/MM2 XI0<10>/XI4<2>/net5 XI0<10>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<1>/MM4 XI0<10>/XI4<1>/net23 XI0<10>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<1>/MM2 XI0<10>/XI4<1>/net5 XI0<10>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<0>/MM4 XI0<10>/XI4<0>/net23 XI0<10>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<10>/XI4<7>/MM6 BL_COL0<7> WL<10> XI0<10>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<10>/XI4<7>/MM5 XI0<10>/XI4<7>/net5 WL<10> _BL_COL0<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<10>/XI4<6>/MM6 BL_COL0<6> WL<10> XI0<10>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<10>/XI4<6>/MM5 XI0<10>/XI4<6>/net5 WL<10> _BL_COL0<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<10>/XI4<5>/MM6 BL_COL0<5> WL<10> XI0<10>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<10>/XI4<5>/MM5 XI0<10>/XI4<5>/net5 WL<10> _BL_COL0<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<10>/XI4<4>/MM6 BL_COL0<4> WL<10> XI0<10>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<10>/XI4<4>/MM5 XI0<10>/XI4<4>/net5 WL<10> _BL_COL0<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<10>/XI4<3>/MM6 BL_COL0<3> WL<10> XI0<10>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<10>/XI4<3>/MM5 XI0<10>/XI4<3>/net5 WL<10> _BL_COL0<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<10>/XI4<2>/MM6 BL_COL0<2> WL<10> XI0<10>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<10>/XI4<2>/MM5 XI0<10>/XI4<2>/net5 WL<10> _BL_COL0<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<10>/XI4<1>/MM6 BL_COL0<1> WL<10> XI0<10>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<10>/XI4<1>/MM5 XI0<10>/XI4<1>/net5 WL<10> _BL_COL0<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<10>/XI4<0>/MM6 BL_COL0<0> WL<10> XI0<10>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<10>/XI4<0>/MM5 XI0<10>/XI4<0>/net5 WL<10> _BL_COL0<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<10>/XI4<7>/MM1 XI1<10>/XI4<7>/net5 XI1<10>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<6>/MM3 XI1<10>/XI4<6>/net23 XI1<10>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<6>/MM1 XI1<10>/XI4<6>/net5 XI1<10>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<5>/MM3 XI1<10>/XI4<5>/net23 XI1<10>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<5>/MM1 XI1<10>/XI4<5>/net5 XI1<10>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<4>/MM3 XI1<10>/XI4<4>/net23 XI1<10>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<4>/MM1 XI1<10>/XI4<4>/net5 XI1<10>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<3>/MM3 XI1<10>/XI4<3>/net23 XI1<10>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<3>/MM1 XI1<10>/XI4<3>/net5 XI1<10>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<2>/MM3 XI1<10>/XI4<2>/net23 XI1<10>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<2>/MM1 XI1<10>/XI4<2>/net5 XI1<10>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<1>/MM3 XI1<10>/XI4<1>/net23 XI1<10>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<1>/MM1 XI1<10>/XI4<1>/net5 XI1<10>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<0>/MM3 XI1<10>/XI4<0>/net23 XI1<10>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<10>/XI4<7>/MM2 XI1<10>/XI4<7>/net5 XI1<10>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<6>/MM4 XI1<10>/XI4<6>/net23 XI1<10>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<6>/MM2 XI1<10>/XI4<6>/net5 XI1<10>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<5>/MM4 XI1<10>/XI4<5>/net23 XI1<10>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<5>/MM2 XI1<10>/XI4<5>/net5 XI1<10>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<4>/MM4 XI1<10>/XI4<4>/net23 XI1<10>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<4>/MM2 XI1<10>/XI4<4>/net5 XI1<10>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<3>/MM4 XI1<10>/XI4<3>/net23 XI1<10>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<3>/MM2 XI1<10>/XI4<3>/net5 XI1<10>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<2>/MM4 XI1<10>/XI4<2>/net23 XI1<10>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<2>/MM2 XI1<10>/XI4<2>/net5 XI1<10>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<1>/MM4 XI1<10>/XI4<1>/net23 XI1<10>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<1>/MM2 XI1<10>/XI4<1>/net5 XI1<10>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<0>/MM4 XI1<10>/XI4<0>/net23 XI1<10>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<10>/XI4<7>/MM6 BL_COL1<7> WL<10> XI1<10>/XI4<7>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<10>/XI4<7>/MM5 XI1<10>/XI4<7>/net5 WL<10> _BL_COL1<7> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<10>/XI4<6>/MM6 BL_COL1<6> WL<10> XI1<10>/XI4<6>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<10>/XI4<6>/MM5 XI1<10>/XI4<6>/net5 WL<10> _BL_COL1<6> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<10>/XI4<5>/MM6 BL_COL1<5> WL<10> XI1<10>/XI4<5>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<10>/XI4<5>/MM5 XI1<10>/XI4<5>/net5 WL<10> _BL_COL1<5> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<10>/XI4<4>/MM6 BL_COL1<4> WL<10> XI1<10>/XI4<4>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<10>/XI4<4>/MM5 XI1<10>/XI4<4>/net5 WL<10> _BL_COL1<4> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<10>/XI4<3>/MM6 BL_COL1<3> WL<10> XI1<10>/XI4<3>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<10>/XI4<3>/MM5 XI1<10>/XI4<3>/net5 WL<10> _BL_COL1<3> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<10>/XI4<2>/MM6 BL_COL1<2> WL<10> XI1<10>/XI4<2>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<10>/XI4<2>/MM5 XI1<10>/XI4<2>/net5 WL<10> _BL_COL1<2> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<10>/XI4<1>/MM6 BL_COL1<1> WL<10> XI1<10>/XI4<1>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<10>/XI4<1>/MM5 XI1<10>/XI4<1>/net5 WL<10> _BL_COL1<1> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<10>/XI4<0>/MM6 BL_COL1<0> WL<10> XI1<10>/XI4<0>/net23 GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<10>/XI4<0>/MM5 XI1<10>/XI4<0>/net5 WL<10> _BL_COL1<0> GND! NMOS_VTG
+ L=5e-08 W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<9>/XI4<7>/MM3 XI0<9>/XI4<7>/net23 XI0<9>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<9>/XI4<0>/MM1 XI0<9>/XI4<0>/net5 XI0<9>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<7>/MM3 XI1<9>/XI4<7>/net23 XI1<9>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<0>/MM1 XI1<9>/XI4<0>/net5 XI1<9>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<9>/XI4<7>/MM4 XI0<9>/XI4<7>/net23 XI0<9>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<9>/XI4<0>/MM2 XI0<9>/XI4<0>/net5 XI0<9>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<7>/MM4 XI1<9>/XI4<7>/net23 XI1<9>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<0>/MM2 XI1<9>/XI4<0>/net5 XI1<9>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<9>/XI4<7>/MM1 XI0<9>/XI4<7>/net5 XI0<9>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<6>/MM3 XI0<9>/XI4<6>/net23 XI0<9>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<6>/MM1 XI0<9>/XI4<6>/net5 XI0<9>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<5>/MM3 XI0<9>/XI4<5>/net23 XI0<9>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<5>/MM1 XI0<9>/XI4<5>/net5 XI0<9>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<4>/MM3 XI0<9>/XI4<4>/net23 XI0<9>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<4>/MM1 XI0<9>/XI4<4>/net5 XI0<9>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<3>/MM3 XI0<9>/XI4<3>/net23 XI0<9>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<3>/MM1 XI0<9>/XI4<3>/net5 XI0<9>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<2>/MM3 XI0<9>/XI4<2>/net23 XI0<9>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<2>/MM1 XI0<9>/XI4<2>/net5 XI0<9>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<1>/MM3 XI0<9>/XI4<1>/net23 XI0<9>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<1>/MM1 XI0<9>/XI4<1>/net5 XI0<9>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<0>/MM3 XI0<9>/XI4<0>/net23 XI0<9>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<9>/XI4<7>/MM2 XI0<9>/XI4<7>/net5 XI0<9>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<6>/MM4 XI0<9>/XI4<6>/net23 XI0<9>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<6>/MM2 XI0<9>/XI4<6>/net5 XI0<9>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<5>/MM4 XI0<9>/XI4<5>/net23 XI0<9>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<5>/MM2 XI0<9>/XI4<5>/net5 XI0<9>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<4>/MM4 XI0<9>/XI4<4>/net23 XI0<9>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<4>/MM2 XI0<9>/XI4<4>/net5 XI0<9>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<3>/MM4 XI0<9>/XI4<3>/net23 XI0<9>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<3>/MM2 XI0<9>/XI4<3>/net5 XI0<9>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<2>/MM4 XI0<9>/XI4<2>/net23 XI0<9>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<2>/MM2 XI0<9>/XI4<2>/net5 XI0<9>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<1>/MM4 XI0<9>/XI4<1>/net23 XI0<9>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<1>/MM2 XI0<9>/XI4<1>/net5 XI0<9>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<0>/MM4 XI0<9>/XI4<0>/net23 XI0<9>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<9>/XI4<7>/MM6 BL_COL0<7> WL<9> XI0<9>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<9>/XI4<7>/MM5 XI0<9>/XI4<7>/net5 WL<9> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<9>/XI4<6>/MM6 BL_COL0<6> WL<9> XI0<9>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<9>/XI4<6>/MM5 XI0<9>/XI4<6>/net5 WL<9> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<9>/XI4<5>/MM6 BL_COL0<5> WL<9> XI0<9>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<9>/XI4<5>/MM5 XI0<9>/XI4<5>/net5 WL<9> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<9>/XI4<4>/MM6 BL_COL0<4> WL<9> XI0<9>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<9>/XI4<4>/MM5 XI0<9>/XI4<4>/net5 WL<9> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<9>/XI4<3>/MM6 BL_COL0<3> WL<9> XI0<9>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<9>/XI4<3>/MM5 XI0<9>/XI4<3>/net5 WL<9> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<9>/XI4<2>/MM6 BL_COL0<2> WL<9> XI0<9>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<9>/XI4<2>/MM5 XI0<9>/XI4<2>/net5 WL<9> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<9>/XI4<1>/MM6 BL_COL0<1> WL<9> XI0<9>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<9>/XI4<1>/MM5 XI0<9>/XI4<1>/net5 WL<9> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<9>/XI4<0>/MM6 BL_COL0<0> WL<9> XI0<9>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<9>/XI4<0>/MM5 XI0<9>/XI4<0>/net5 WL<9> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<9>/XI4<7>/MM1 XI1<9>/XI4<7>/net5 XI1<9>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<6>/MM3 XI1<9>/XI4<6>/net23 XI1<9>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<6>/MM1 XI1<9>/XI4<6>/net5 XI1<9>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<5>/MM3 XI1<9>/XI4<5>/net23 XI1<9>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<5>/MM1 XI1<9>/XI4<5>/net5 XI1<9>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<4>/MM3 XI1<9>/XI4<4>/net23 XI1<9>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<4>/MM1 XI1<9>/XI4<4>/net5 XI1<9>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<3>/MM3 XI1<9>/XI4<3>/net23 XI1<9>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<3>/MM1 XI1<9>/XI4<3>/net5 XI1<9>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<2>/MM3 XI1<9>/XI4<2>/net23 XI1<9>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<2>/MM1 XI1<9>/XI4<2>/net5 XI1<9>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<1>/MM3 XI1<9>/XI4<1>/net23 XI1<9>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<1>/MM1 XI1<9>/XI4<1>/net5 XI1<9>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<0>/MM3 XI1<9>/XI4<0>/net23 XI1<9>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<9>/XI4<7>/MM2 XI1<9>/XI4<7>/net5 XI1<9>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<6>/MM4 XI1<9>/XI4<6>/net23 XI1<9>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<6>/MM2 XI1<9>/XI4<6>/net5 XI1<9>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<5>/MM4 XI1<9>/XI4<5>/net23 XI1<9>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<5>/MM2 XI1<9>/XI4<5>/net5 XI1<9>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<4>/MM4 XI1<9>/XI4<4>/net23 XI1<9>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<4>/MM2 XI1<9>/XI4<4>/net5 XI1<9>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<3>/MM4 XI1<9>/XI4<3>/net23 XI1<9>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<3>/MM2 XI1<9>/XI4<3>/net5 XI1<9>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<2>/MM4 XI1<9>/XI4<2>/net23 XI1<9>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<2>/MM2 XI1<9>/XI4<2>/net5 XI1<9>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<1>/MM4 XI1<9>/XI4<1>/net23 XI1<9>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<1>/MM2 XI1<9>/XI4<1>/net5 XI1<9>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<0>/MM4 XI1<9>/XI4<0>/net23 XI1<9>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<9>/XI4<7>/MM6 BL_COL1<7> WL<9> XI1<9>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<9>/XI4<7>/MM5 XI1<9>/XI4<7>/net5 WL<9> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<9>/XI4<6>/MM6 BL_COL1<6> WL<9> XI1<9>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<9>/XI4<6>/MM5 XI1<9>/XI4<6>/net5 WL<9> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<9>/XI4<5>/MM6 BL_COL1<5> WL<9> XI1<9>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<9>/XI4<5>/MM5 XI1<9>/XI4<5>/net5 WL<9> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<9>/XI4<4>/MM6 BL_COL1<4> WL<9> XI1<9>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<9>/XI4<4>/MM5 XI1<9>/XI4<4>/net5 WL<9> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<9>/XI4<3>/MM6 BL_COL1<3> WL<9> XI1<9>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<9>/XI4<3>/MM5 XI1<9>/XI4<3>/net5 WL<9> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<9>/XI4<2>/MM6 BL_COL1<2> WL<9> XI1<9>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<9>/XI4<2>/MM5 XI1<9>/XI4<2>/net5 WL<9> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<9>/XI4<1>/MM6 BL_COL1<1> WL<9> XI1<9>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<9>/XI4<1>/MM5 XI1<9>/XI4<1>/net5 WL<9> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<9>/XI4<0>/MM6 BL_COL1<0> WL<9> XI1<9>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<9>/XI4<0>/MM5 XI1<9>/XI4<0>/net5 WL<9> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<8>/XI4<7>/MM3 XI0<8>/XI4<7>/net23 XI0<8>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<8>/XI4<0>/MM1 XI0<8>/XI4<0>/net5 XI0<8>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<7>/MM3 XI1<8>/XI4<7>/net23 XI1<8>/XI4<7>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<0>/MM1 XI1<8>/XI4<0>/net5 XI1<8>/XI4<0>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.2e-14 PD=7.2e-07 PS=4.4e-07
mXI0<8>/XI4<7>/MM4 XI0<8>/XI4<7>/net23 XI0<8>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<8>/XI4<0>/MM2 XI0<8>/XI4<0>/net5 XI0<8>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<7>/MM4 XI1<8>/XI4<7>/net23 XI1<8>/XI4<7>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<0>/MM2 XI1<8>/XI4<0>/net5 XI1<8>/XI4<0>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=9e-15 PD=3.8e-07 PS=3.8e-07
mXI0<8>/XI4<7>/MM1 XI0<8>/XI4<7>/net5 XI0<8>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<6>/MM3 XI0<8>/XI4<6>/net23 XI0<8>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<6>/MM1 XI0<8>/XI4<6>/net5 XI0<8>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<5>/MM3 XI0<8>/XI4<5>/net23 XI0<8>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<5>/MM1 XI0<8>/XI4<5>/net5 XI0<8>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<4>/MM3 XI0<8>/XI4<4>/net23 XI0<8>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<4>/MM1 XI0<8>/XI4<4>/net5 XI0<8>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<3>/MM3 XI0<8>/XI4<3>/net23 XI0<8>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<3>/MM1 XI0<8>/XI4<3>/net5 XI0<8>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<2>/MM3 XI0<8>/XI4<2>/net23 XI0<8>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<2>/MM1 XI0<8>/XI4<2>/net5 XI0<8>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<1>/MM3 XI0<8>/XI4<1>/net23 XI0<8>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<1>/MM1 XI0<8>/XI4<1>/net5 XI0<8>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<0>/MM3 XI0<8>/XI4<0>/net23 XI0<8>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI0<8>/XI4<7>/MM2 XI0<8>/XI4<7>/net5 XI0<8>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<6>/MM4 XI0<8>/XI4<6>/net23 XI0<8>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<6>/MM2 XI0<8>/XI4<6>/net5 XI0<8>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<5>/MM4 XI0<8>/XI4<5>/net23 XI0<8>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<5>/MM2 XI0<8>/XI4<5>/net5 XI0<8>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<4>/MM4 XI0<8>/XI4<4>/net23 XI0<8>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<4>/MM2 XI0<8>/XI4<4>/net5 XI0<8>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<3>/MM4 XI0<8>/XI4<3>/net23 XI0<8>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<3>/MM2 XI0<8>/XI4<3>/net5 XI0<8>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<2>/MM4 XI0<8>/XI4<2>/net23 XI0<8>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<2>/MM2 XI0<8>/XI4<2>/net5 XI0<8>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<1>/MM4 XI0<8>/XI4<1>/net23 XI0<8>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<1>/MM2 XI0<8>/XI4<1>/net5 XI0<8>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<0>/MM4 XI0<8>/XI4<0>/net23 XI0<8>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI0<8>/XI4<7>/MM6 BL_COL0<7> WL<8> XI0<8>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<8>/XI4<7>/MM5 XI0<8>/XI4<7>/net5 WL<8> _BL_COL0<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<8>/XI4<6>/MM6 BL_COL0<6> WL<8> XI0<8>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<8>/XI4<6>/MM5 XI0<8>/XI4<6>/net5 WL<8> _BL_COL0<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<8>/XI4<5>/MM6 BL_COL0<5> WL<8> XI0<8>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<8>/XI4<5>/MM5 XI0<8>/XI4<5>/net5 WL<8> _BL_COL0<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<8>/XI4<4>/MM6 BL_COL0<4> WL<8> XI0<8>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<8>/XI4<4>/MM5 XI0<8>/XI4<4>/net5 WL<8> _BL_COL0<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<8>/XI4<3>/MM6 BL_COL0<3> WL<8> XI0<8>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<8>/XI4<3>/MM5 XI0<8>/XI4<3>/net5 WL<8> _BL_COL0<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<8>/XI4<2>/MM6 BL_COL0<2> WL<8> XI0<8>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<8>/XI4<2>/MM5 XI0<8>/XI4<2>/net5 WL<8> _BL_COL0<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<8>/XI4<1>/MM6 BL_COL0<1> WL<8> XI0<8>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<8>/XI4<1>/MM5 XI0<8>/XI4<1>/net5 WL<8> _BL_COL0<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI0<8>/XI4<0>/MM6 BL_COL0<0> WL<8> XI0<8>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI0<8>/XI4<0>/MM5 XI0<8>/XI4<0>/net5 WL<8> _BL_COL0<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<8>/XI4<7>/MM1 XI1<8>/XI4<7>/net5 XI1<8>/XI4<7>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<6>/MM3 XI1<8>/XI4<6>/net23 XI1<8>/XI4<6>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<6>/MM1 XI1<8>/XI4<6>/net5 XI1<8>/XI4<6>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<5>/MM3 XI1<8>/XI4<5>/net23 XI1<8>/XI4<5>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<5>/MM1 XI1<8>/XI4<5>/net5 XI1<8>/XI4<5>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<4>/MM3 XI1<8>/XI4<4>/net23 XI1<8>/XI4<4>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<4>/MM1 XI1<8>/XI4<4>/net5 XI1<8>/XI4<4>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<3>/MM3 XI1<8>/XI4<3>/net23 XI1<8>/XI4<3>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<3>/MM1 XI1<8>/XI4<3>/net5 XI1<8>/XI4<3>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<2>/MM3 XI1<8>/XI4<2>/net23 XI1<8>/XI4<2>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<2>/MM1 XI1<8>/XI4<2>/net5 XI1<8>/XI4<2>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<1>/MM3 XI1<8>/XI4<1>/net23 XI1<8>/XI4<1>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<1>/MM1 XI1<8>/XI4<1>/net5 XI1<8>/XI4<1>/net23 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<0>/MM3 XI1<8>/XI4<0>/net23 XI1<8>/XI4<0>/net5 GND! GND! NMOS_VTG
+ L=5e-08 W=1.2e-07 AD=2.445e-14 AS=1.68e-14 PD=7.2e-07 PS=5.2e-07
mXI1<8>/XI4<7>/MM2 XI1<8>/XI4<7>/net5 XI1<8>/XI4<7>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<6>/MM4 XI1<8>/XI4<6>/net23 XI1<8>/XI4<6>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<6>/MM2 XI1<8>/XI4<6>/net5 XI1<8>/XI4<6>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<5>/MM4 XI1<8>/XI4<5>/net23 XI1<8>/XI4<5>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<5>/MM2 XI1<8>/XI4<5>/net5 XI1<8>/XI4<5>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<4>/MM4 XI1<8>/XI4<4>/net23 XI1<8>/XI4<4>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<4>/MM2 XI1<8>/XI4<4>/net5 XI1<8>/XI4<4>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<3>/MM4 XI1<8>/XI4<3>/net23 XI1<8>/XI4<3>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<3>/MM2 XI1<8>/XI4<3>/net5 XI1<8>/XI4<3>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<2>/MM4 XI1<8>/XI4<2>/net23 XI1<8>/XI4<2>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<2>/MM2 XI1<8>/XI4<2>/net5 XI1<8>/XI4<2>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<1>/MM4 XI1<8>/XI4<1>/net23 XI1<8>/XI4<1>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<1>/MM2 XI1<8>/XI4<1>/net5 XI1<8>/XI4<1>/net23 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<0>/MM4 XI1<8>/XI4<0>/net23 XI1<8>/XI4<0>/net5 VDD! VDD! PMOS_VTG
+ L=5e-08 W=9e-08 AD=9e-15 AS=1.26e-14 PD=3.8e-07 PS=4.6e-07
mXI1<8>/XI4<7>/MM6 BL_COL1<7> WL<8> XI1<8>/XI4<7>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<8>/XI4<7>/MM5 XI1<8>/XI4<7>/net5 WL<8> _BL_COL1<7> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<8>/XI4<6>/MM6 BL_COL1<6> WL<8> XI1<8>/XI4<6>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<8>/XI4<6>/MM5 XI1<8>/XI4<6>/net5 WL<8> _BL_COL1<6> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<8>/XI4<5>/MM6 BL_COL1<5> WL<8> XI1<8>/XI4<5>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<8>/XI4<5>/MM5 XI1<8>/XI4<5>/net5 WL<8> _BL_COL1<5> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<8>/XI4<4>/MM6 BL_COL1<4> WL<8> XI1<8>/XI4<4>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<8>/XI4<4>/MM5 XI1<8>/XI4<4>/net5 WL<8> _BL_COL1<4> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<8>/XI4<3>/MM6 BL_COL1<3> WL<8> XI1<8>/XI4<3>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<8>/XI4<3>/MM5 XI1<8>/XI4<3>/net5 WL<8> _BL_COL1<3> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<8>/XI4<2>/MM6 BL_COL1<2> WL<8> XI1<8>/XI4<2>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<8>/XI4<2>/MM5 XI1<8>/XI4<2>/net5 WL<8> _BL_COL1<2> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<8>/XI4<1>/MM6 BL_COL1<1> WL<8> XI1<8>/XI4<1>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<8>/XI4<1>/MM5 XI1<8>/XI4<1>/net5 WL<8> _BL_COL1<1> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
mXI1<8>/XI4<0>/MM6 BL_COL1<0> WL<8> XI1<8>/XI4<0>/net23 GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=1.26e-14 AS=2.445e-14 PD=4.6e-07 PS=7.2e-07
mXI1<8>/XI4<0>/MM5 XI1<8>/XI4<0>/net5 WL<8> _BL_COL1<0> GND! NMOS_VTG L=5e-08
+ W=9e-08 AD=2.445e-14 AS=1.26e-14 PD=7.2e-07 PS=4.6e-07
c_562 GND! 0 4.9494f
c_631 WL<11> 0 0.513979f
c_700 WL<3> 0 0.513979f
c_769 WL<7> 0 0.513979f
c_838 WL<9> 0 0.513979f
c_907 WL<10> 0 0.513979f
c_976 WL<13> 0 0.513979f
c_1045 WL<14> 0 0.513979f
c_1113 WL<15> 0 0.511637f
c_1181 WL<0> 0 0.511637f
c_1250 WL<1> 0 0.513979f
c_1319 WL<8> 0 0.513979f
c_1388 WL<12> 0 0.513979f
c_1457 WL<2> 0 0.513979f
c_1526 WL<4> 0 0.513979f
c_1595 WL<5> 0 0.513979f
c_1664 WL<6> 0 0.513979f
c_2226 VDD! 0 5.20062f
c_2278 BL_COL0<7> 0 0.123346f
c_2363 _BL_COL0<7> 0 0.113357f
c_2448 BL_COL0<6> 0 0.115276f
c_2533 _BL_COL0<6> 0 0.113357f
c_2618 BL_COL0<5> 0 0.115276f
c_2703 _BL_COL0<5> 0 0.113357f
c_2788 BL_COL0<4> 0 0.115276f
c_2873 _BL_COL0<4> 0 0.113357f
c_2958 BL_COL0<3> 0 0.115276f
c_3043 _BL_COL0<3> 0 0.113357f
c_3128 BL_COL0<2> 0 0.115276f
c_3213 _BL_COL0<2> 0 0.113357f
c_3298 BL_COL0<1> 0 0.115276f
c_3383 _BL_COL0<1> 0 0.113357f
c_3468 BL_COL0<0> 0 0.115276f
c_3553 _BL_COL0<0> 0 0.113357f
c_3638 BL_COL1<7> 0 0.115276f
c_3723 _BL_COL1<7> 0 0.113357f
c_3808 BL_COL1<6> 0 0.115276f
c_3893 _BL_COL1<6> 0 0.113357f
c_3978 BL_COL1<5> 0 0.115276f
c_4063 _BL_COL1<5> 0 0.113357f
c_4148 BL_COL1<4> 0 0.115276f
c_4233 _BL_COL1<4> 0 0.113357f
c_4318 BL_COL1<3> 0 0.115276f
c_4403 _BL_COL1<3> 0 0.113357f
c_4488 BL_COL1<2> 0 0.115276f
c_4573 _BL_COL1<2> 0 0.113357f
c_4658 BL_COL1<1> 0 0.115276f
c_4743 _BL_COL1<1> 0 0.113357f
c_4828 BL_COL1<0> 0 0.115276f
c_4880 _BL_COL1<0> 0 0.121078f
c_4891 XI0<7>/XI4<7>/net23 0 0.046925f
c_4902 XI0<7>/XI4<7>/net5 0 0.0607328f
c_4916 XI0<7>/XI4<6>/net23 0 0.046925f
c_4930 XI0<7>/XI4<6>/net5 0 0.0531142f
c_4944 XI0<7>/XI4<5>/net23 0 0.046925f
c_4958 XI0<7>/XI4<5>/net5 0 0.0531142f
c_4972 XI0<7>/XI4<4>/net23 0 0.046925f
c_4986 XI0<7>/XI4<4>/net5 0 0.0531142f
c_5000 XI0<7>/XI4<3>/net23 0 0.046925f
c_5014 XI0<7>/XI4<3>/net5 0 0.0531142f
c_5028 XI0<7>/XI4<2>/net23 0 0.046925f
c_5042 XI0<7>/XI4<2>/net5 0 0.0531142f
c_5056 XI0<7>/XI4<1>/net23 0 0.046925f
c_5070 XI0<7>/XI4<1>/net5 0 0.0531142f
c_5084 XI0<7>/XI4<0>/net23 0 0.046925f
c_5098 XI0<7>/XI4<0>/net5 0 0.0531142f
c_5112 XI1<7>/XI4<7>/net23 0 0.046925f
c_5126 XI1<7>/XI4<7>/net5 0 0.0531142f
c_5140 XI1<7>/XI4<6>/net23 0 0.046925f
c_5154 XI1<7>/XI4<6>/net5 0 0.0531142f
c_5168 XI1<7>/XI4<5>/net23 0 0.046925f
c_5182 XI1<7>/XI4<5>/net5 0 0.0531142f
c_5196 XI1<7>/XI4<4>/net23 0 0.046925f
c_5210 XI1<7>/XI4<4>/net5 0 0.0531142f
c_5224 XI1<7>/XI4<3>/net23 0 0.046925f
c_5238 XI1<7>/XI4<3>/net5 0 0.0531142f
c_5252 XI1<7>/XI4<2>/net23 0 0.046925f
c_5266 XI1<7>/XI4<2>/net5 0 0.0531142f
c_5280 XI1<7>/XI4<1>/net23 0 0.046925f
c_5294 XI1<7>/XI4<1>/net5 0 0.0531142f
c_5305 XI1<7>/XI4<0>/net23 0 0.0545792f
c_5316 XI1<7>/XI4<0>/net5 0 0.0531142f
c_5327 XI0<6>/XI4<7>/net23 0 0.046925f
c_5338 XI0<6>/XI4<7>/net5 0 0.0607328f
c_5352 XI0<6>/XI4<6>/net23 0 0.046925f
c_5366 XI0<6>/XI4<6>/net5 0 0.0531142f
c_5380 XI0<6>/XI4<5>/net23 0 0.046925f
c_5394 XI0<6>/XI4<5>/net5 0 0.0531142f
c_5408 XI0<6>/XI4<4>/net23 0 0.046925f
c_5422 XI0<6>/XI4<4>/net5 0 0.0531142f
c_5436 XI0<6>/XI4<3>/net23 0 0.046925f
c_5450 XI0<6>/XI4<3>/net5 0 0.0531142f
c_5464 XI0<6>/XI4<2>/net23 0 0.046925f
c_5478 XI0<6>/XI4<2>/net5 0 0.0531142f
c_5492 XI0<6>/XI4<1>/net23 0 0.046925f
c_5506 XI0<6>/XI4<1>/net5 0 0.0531142f
c_5520 XI0<6>/XI4<0>/net23 0 0.046925f
c_5534 XI0<6>/XI4<0>/net5 0 0.0531142f
c_5548 XI1<6>/XI4<7>/net23 0 0.046925f
c_5562 XI1<6>/XI4<7>/net5 0 0.0531142f
c_5576 XI1<6>/XI4<6>/net23 0 0.046925f
c_5590 XI1<6>/XI4<6>/net5 0 0.0531142f
c_5604 XI1<6>/XI4<5>/net23 0 0.046925f
c_5618 XI1<6>/XI4<5>/net5 0 0.0531142f
c_5632 XI1<6>/XI4<4>/net23 0 0.046925f
c_5646 XI1<6>/XI4<4>/net5 0 0.0531142f
c_5660 XI1<6>/XI4<3>/net23 0 0.046925f
c_5674 XI1<6>/XI4<3>/net5 0 0.0531142f
c_5688 XI1<6>/XI4<2>/net23 0 0.046925f
c_5702 XI1<6>/XI4<2>/net5 0 0.0531142f
c_5716 XI1<6>/XI4<1>/net23 0 0.046925f
c_5730 XI1<6>/XI4<1>/net5 0 0.0531142f
c_5741 XI1<6>/XI4<0>/net23 0 0.0545792f
c_5752 XI1<6>/XI4<0>/net5 0 0.0531142f
c_5763 XI0<5>/XI4<7>/net23 0 0.046925f
c_5774 XI0<5>/XI4<7>/net5 0 0.0607328f
c_5788 XI0<5>/XI4<6>/net23 0 0.046925f
c_5802 XI0<5>/XI4<6>/net5 0 0.0531142f
c_5816 XI0<5>/XI4<5>/net23 0 0.046925f
c_5830 XI0<5>/XI4<5>/net5 0 0.0531142f
c_5844 XI0<5>/XI4<4>/net23 0 0.046925f
c_5858 XI0<5>/XI4<4>/net5 0 0.0531142f
c_5872 XI0<5>/XI4<3>/net23 0 0.046925f
c_5886 XI0<5>/XI4<3>/net5 0 0.0531142f
c_5900 XI0<5>/XI4<2>/net23 0 0.046925f
c_5914 XI0<5>/XI4<2>/net5 0 0.0531142f
c_5928 XI0<5>/XI4<1>/net23 0 0.046925f
c_5942 XI0<5>/XI4<1>/net5 0 0.0531142f
c_5956 XI0<5>/XI4<0>/net23 0 0.046925f
c_5970 XI0<5>/XI4<0>/net5 0 0.0531142f
c_5984 XI1<5>/XI4<7>/net23 0 0.046925f
c_5998 XI1<5>/XI4<7>/net5 0 0.0531142f
c_6012 XI1<5>/XI4<6>/net23 0 0.046925f
c_6026 XI1<5>/XI4<6>/net5 0 0.0531142f
c_6040 XI1<5>/XI4<5>/net23 0 0.046925f
c_6054 XI1<5>/XI4<5>/net5 0 0.0531142f
c_6068 XI1<5>/XI4<4>/net23 0 0.046925f
c_6082 XI1<5>/XI4<4>/net5 0 0.0531142f
c_6096 XI1<5>/XI4<3>/net23 0 0.046925f
c_6110 XI1<5>/XI4<3>/net5 0 0.0531142f
c_6124 XI1<5>/XI4<2>/net23 0 0.046925f
c_6138 XI1<5>/XI4<2>/net5 0 0.0531142f
c_6152 XI1<5>/XI4<1>/net23 0 0.046925f
c_6166 XI1<5>/XI4<1>/net5 0 0.0531142f
c_6177 XI1<5>/XI4<0>/net23 0 0.0545792f
c_6188 XI1<5>/XI4<0>/net5 0 0.0531142f
c_6199 XI0<4>/XI4<7>/net23 0 0.046925f
c_6210 XI0<4>/XI4<7>/net5 0 0.0607328f
c_6224 XI0<4>/XI4<6>/net23 0 0.046925f
c_6238 XI0<4>/XI4<6>/net5 0 0.0531142f
c_6252 XI0<4>/XI4<5>/net23 0 0.046925f
c_6266 XI0<4>/XI4<5>/net5 0 0.0531142f
c_6280 XI0<4>/XI4<4>/net23 0 0.046925f
c_6294 XI0<4>/XI4<4>/net5 0 0.0531142f
c_6308 XI0<4>/XI4<3>/net23 0 0.046925f
c_6322 XI0<4>/XI4<3>/net5 0 0.0531142f
c_6336 XI0<4>/XI4<2>/net23 0 0.046925f
c_6350 XI0<4>/XI4<2>/net5 0 0.0531142f
c_6364 XI0<4>/XI4<1>/net23 0 0.046925f
c_6378 XI0<4>/XI4<1>/net5 0 0.0531142f
c_6392 XI0<4>/XI4<0>/net23 0 0.046925f
c_6406 XI0<4>/XI4<0>/net5 0 0.0531142f
c_6420 XI1<4>/XI4<7>/net23 0 0.046925f
c_6434 XI1<4>/XI4<7>/net5 0 0.0531142f
c_6448 XI1<4>/XI4<6>/net23 0 0.046925f
c_6462 XI1<4>/XI4<6>/net5 0 0.0531142f
c_6476 XI1<4>/XI4<5>/net23 0 0.046925f
c_6490 XI1<4>/XI4<5>/net5 0 0.0531142f
c_6504 XI1<4>/XI4<4>/net23 0 0.046925f
c_6518 XI1<4>/XI4<4>/net5 0 0.0531142f
c_6532 XI1<4>/XI4<3>/net23 0 0.046925f
c_6546 XI1<4>/XI4<3>/net5 0 0.0531142f
c_6560 XI1<4>/XI4<2>/net23 0 0.046925f
c_6574 XI1<4>/XI4<2>/net5 0 0.0531142f
c_6588 XI1<4>/XI4<1>/net23 0 0.046925f
c_6602 XI1<4>/XI4<1>/net5 0 0.0531142f
c_6613 XI1<4>/XI4<0>/net23 0 0.0545792f
c_6624 XI1<4>/XI4<0>/net5 0 0.0531142f
c_6635 XI0<3>/XI4<7>/net23 0 0.046925f
c_6646 XI0<3>/XI4<7>/net5 0 0.0607328f
c_6660 XI0<3>/XI4<6>/net23 0 0.046925f
c_6674 XI0<3>/XI4<6>/net5 0 0.0531142f
c_6688 XI0<3>/XI4<5>/net23 0 0.046925f
c_6702 XI0<3>/XI4<5>/net5 0 0.0531142f
c_6716 XI0<3>/XI4<4>/net23 0 0.046925f
c_6730 XI0<3>/XI4<4>/net5 0 0.0531142f
c_6744 XI0<3>/XI4<3>/net23 0 0.046925f
c_6758 XI0<3>/XI4<3>/net5 0 0.0531142f
c_6772 XI0<3>/XI4<2>/net23 0 0.046925f
c_6786 XI0<3>/XI4<2>/net5 0 0.0531142f
c_6800 XI0<3>/XI4<1>/net23 0 0.046925f
c_6814 XI0<3>/XI4<1>/net5 0 0.0531142f
c_6828 XI0<3>/XI4<0>/net23 0 0.046925f
c_6842 XI0<3>/XI4<0>/net5 0 0.0531142f
c_6856 XI1<3>/XI4<7>/net23 0 0.046925f
c_6870 XI1<3>/XI4<7>/net5 0 0.0531142f
c_6884 XI1<3>/XI4<6>/net23 0 0.046925f
c_6898 XI1<3>/XI4<6>/net5 0 0.0531142f
c_6912 XI1<3>/XI4<5>/net23 0 0.046925f
c_6926 XI1<3>/XI4<5>/net5 0 0.0531142f
c_6940 XI1<3>/XI4<4>/net23 0 0.046925f
c_6954 XI1<3>/XI4<4>/net5 0 0.0531142f
c_6968 XI1<3>/XI4<3>/net23 0 0.046925f
c_6982 XI1<3>/XI4<3>/net5 0 0.0531142f
c_6996 XI1<3>/XI4<2>/net23 0 0.046925f
c_7010 XI1<3>/XI4<2>/net5 0 0.0531142f
c_7024 XI1<3>/XI4<1>/net23 0 0.046925f
c_7038 XI1<3>/XI4<1>/net5 0 0.0531142f
c_7049 XI1<3>/XI4<0>/net23 0 0.0545792f
c_7060 XI1<3>/XI4<0>/net5 0 0.0531142f
c_7071 XI0<2>/XI4<7>/net23 0 0.046925f
c_7082 XI0<2>/XI4<7>/net5 0 0.0607328f
c_7096 XI0<2>/XI4<6>/net23 0 0.046925f
c_7110 XI0<2>/XI4<6>/net5 0 0.0531142f
c_7124 XI0<2>/XI4<5>/net23 0 0.046925f
c_7138 XI0<2>/XI4<5>/net5 0 0.0531142f
c_7152 XI0<2>/XI4<4>/net23 0 0.046925f
c_7166 XI0<2>/XI4<4>/net5 0 0.0531142f
c_7180 XI0<2>/XI4<3>/net23 0 0.046925f
c_7194 XI0<2>/XI4<3>/net5 0 0.0531142f
c_7208 XI0<2>/XI4<2>/net23 0 0.046925f
c_7222 XI0<2>/XI4<2>/net5 0 0.0531142f
c_7236 XI0<2>/XI4<1>/net23 0 0.046925f
c_7250 XI0<2>/XI4<1>/net5 0 0.0531142f
c_7264 XI0<2>/XI4<0>/net23 0 0.046925f
c_7278 XI0<2>/XI4<0>/net5 0 0.0531142f
c_7292 XI1<2>/XI4<7>/net23 0 0.046925f
c_7306 XI1<2>/XI4<7>/net5 0 0.0531142f
c_7320 XI1<2>/XI4<6>/net23 0 0.046925f
c_7334 XI1<2>/XI4<6>/net5 0 0.0531142f
c_7348 XI1<2>/XI4<5>/net23 0 0.046925f
c_7362 XI1<2>/XI4<5>/net5 0 0.0531142f
c_7376 XI1<2>/XI4<4>/net23 0 0.046925f
c_7390 XI1<2>/XI4<4>/net5 0 0.0531142f
c_7404 XI1<2>/XI4<3>/net23 0 0.046925f
c_7418 XI1<2>/XI4<3>/net5 0 0.0531142f
c_7432 XI1<2>/XI4<2>/net23 0 0.046925f
c_7446 XI1<2>/XI4<2>/net5 0 0.0531142f
c_7460 XI1<2>/XI4<1>/net23 0 0.046925f
c_7474 XI1<2>/XI4<1>/net5 0 0.0531142f
c_7485 XI1<2>/XI4<0>/net23 0 0.0545792f
c_7496 XI1<2>/XI4<0>/net5 0 0.0531142f
c_7507 XI0<1>/XI4<7>/net23 0 0.046925f
c_7518 XI0<1>/XI4<7>/net5 0 0.0607328f
c_7532 XI0<1>/XI4<6>/net23 0 0.046925f
c_7546 XI0<1>/XI4<6>/net5 0 0.0531142f
c_7560 XI0<1>/XI4<5>/net23 0 0.046925f
c_7574 XI0<1>/XI4<5>/net5 0 0.0531142f
c_7588 XI0<1>/XI4<4>/net23 0 0.046925f
c_7602 XI0<1>/XI4<4>/net5 0 0.0531142f
c_7616 XI0<1>/XI4<3>/net23 0 0.046925f
c_7630 XI0<1>/XI4<3>/net5 0 0.0531142f
c_7644 XI0<1>/XI4<2>/net23 0 0.046925f
c_7658 XI0<1>/XI4<2>/net5 0 0.0531142f
c_7672 XI0<1>/XI4<1>/net23 0 0.046925f
c_7686 XI0<1>/XI4<1>/net5 0 0.0531142f
c_7700 XI0<1>/XI4<0>/net23 0 0.046925f
c_7714 XI0<1>/XI4<0>/net5 0 0.0531142f
c_7728 XI1<1>/XI4<7>/net23 0 0.046925f
c_7742 XI1<1>/XI4<7>/net5 0 0.0531142f
c_7756 XI1<1>/XI4<6>/net23 0 0.046925f
c_7770 XI1<1>/XI4<6>/net5 0 0.0531142f
c_7784 XI1<1>/XI4<5>/net23 0 0.046925f
c_7798 XI1<1>/XI4<5>/net5 0 0.0531142f
c_7812 XI1<1>/XI4<4>/net23 0 0.046925f
c_7826 XI1<1>/XI4<4>/net5 0 0.0531142f
c_7840 XI1<1>/XI4<3>/net23 0 0.046925f
c_7854 XI1<1>/XI4<3>/net5 0 0.0531142f
c_7868 XI1<1>/XI4<2>/net23 0 0.046925f
c_7882 XI1<1>/XI4<2>/net5 0 0.0531142f
c_7896 XI1<1>/XI4<1>/net23 0 0.046925f
c_7910 XI1<1>/XI4<1>/net5 0 0.0531142f
c_7921 XI1<1>/XI4<0>/net23 0 0.0545792f
c_7932 XI1<1>/XI4<0>/net5 0 0.0531142f
c_7942 XI0<0>/XI4<7>/net23 0 0.0499134f
c_7952 XI0<0>/XI4<7>/net5 0 0.0622857f
c_7965 XI0<0>/XI4<6>/net23 0 0.0499134f
c_7978 XI0<0>/XI4<6>/net5 0 0.0546671f
c_7991 XI0<0>/XI4<5>/net23 0 0.0499134f
c_8004 XI0<0>/XI4<5>/net5 0 0.0546671f
c_8017 XI0<0>/XI4<4>/net23 0 0.0499134f
c_8030 XI0<0>/XI4<4>/net5 0 0.0546671f
c_8043 XI0<0>/XI4<3>/net23 0 0.0499134f
c_8056 XI0<0>/XI4<3>/net5 0 0.0546671f
c_8069 XI0<0>/XI4<2>/net23 0 0.0499134f
c_8082 XI0<0>/XI4<2>/net5 0 0.0546671f
c_8095 XI0<0>/XI4<1>/net23 0 0.0499134f
c_8108 XI0<0>/XI4<1>/net5 0 0.0546671f
c_8121 XI0<0>/XI4<0>/net23 0 0.0499134f
c_8134 XI0<0>/XI4<0>/net5 0 0.0546671f
c_8147 XI1<0>/XI4<7>/net23 0 0.0499134f
c_8160 XI1<0>/XI4<7>/net5 0 0.0546671f
c_8173 XI1<0>/XI4<6>/net23 0 0.0499134f
c_8186 XI1<0>/XI4<6>/net5 0 0.0546671f
c_8199 XI1<0>/XI4<5>/net23 0 0.0499134f
c_8212 XI1<0>/XI4<5>/net5 0 0.0546671f
c_8225 XI1<0>/XI4<4>/net23 0 0.0499134f
c_8238 XI1<0>/XI4<4>/net5 0 0.0546671f
c_8251 XI1<0>/XI4<3>/net23 0 0.0499134f
c_8264 XI1<0>/XI4<3>/net5 0 0.0546671f
c_8277 XI1<0>/XI4<2>/net23 0 0.0499134f
c_8290 XI1<0>/XI4<2>/net5 0 0.0546671f
c_8303 XI1<0>/XI4<1>/net23 0 0.0499134f
c_8316 XI1<0>/XI4<1>/net5 0 0.0546671f
c_8326 XI1<0>/XI4<0>/net23 0 0.0575676f
c_8336 XI1<0>/XI4<0>/net5 0 0.0546671f
c_8346 XI0<15>/XI4<7>/net23 0 0.0499134f
c_8356 XI0<15>/XI4<7>/net5 0 0.0622857f
c_8369 XI0<15>/XI4<6>/net23 0 0.0499134f
c_8382 XI0<15>/XI4<6>/net5 0 0.0546671f
c_8395 XI0<15>/XI4<5>/net23 0 0.0499134f
c_8408 XI0<15>/XI4<5>/net5 0 0.0546671f
c_8421 XI0<15>/XI4<4>/net23 0 0.0499134f
c_8434 XI0<15>/XI4<4>/net5 0 0.0546671f
c_8447 XI0<15>/XI4<3>/net23 0 0.0499134f
c_8460 XI0<15>/XI4<3>/net5 0 0.0546671f
c_8473 XI0<15>/XI4<2>/net23 0 0.0499134f
c_8486 XI0<15>/XI4<2>/net5 0 0.0546671f
c_8499 XI0<15>/XI4<1>/net23 0 0.0499134f
c_8512 XI0<15>/XI4<1>/net5 0 0.0546671f
c_8525 XI0<15>/XI4<0>/net23 0 0.0499134f
c_8538 XI0<15>/XI4<0>/net5 0 0.0546671f
c_8551 XI1<15>/XI4<7>/net23 0 0.0499134f
c_8564 XI1<15>/XI4<7>/net5 0 0.0546671f
c_8577 XI1<15>/XI4<6>/net23 0 0.0499134f
c_8590 XI1<15>/XI4<6>/net5 0 0.0546671f
c_8603 XI1<15>/XI4<5>/net23 0 0.0499134f
c_8616 XI1<15>/XI4<5>/net5 0 0.0546671f
c_8629 XI1<15>/XI4<4>/net23 0 0.0499134f
c_8642 XI1<15>/XI4<4>/net5 0 0.0546671f
c_8655 XI1<15>/XI4<3>/net23 0 0.0499134f
c_8668 XI1<15>/XI4<3>/net5 0 0.0546671f
c_8681 XI1<15>/XI4<2>/net23 0 0.0499134f
c_8694 XI1<15>/XI4<2>/net5 0 0.0546671f
c_8707 XI1<15>/XI4<1>/net23 0 0.0499134f
c_8720 XI1<15>/XI4<1>/net5 0 0.0546671f
c_8730 XI1<15>/XI4<0>/net23 0 0.0575676f
c_8740 XI1<15>/XI4<0>/net5 0 0.0546671f
c_8751 XI0<14>/XI4<7>/net23 0 0.046925f
c_8762 XI0<14>/XI4<7>/net5 0 0.0607328f
c_8776 XI0<14>/XI4<6>/net23 0 0.046925f
c_8790 XI0<14>/XI4<6>/net5 0 0.0531142f
c_8804 XI0<14>/XI4<5>/net23 0 0.046925f
c_8818 XI0<14>/XI4<5>/net5 0 0.0531142f
c_8832 XI0<14>/XI4<4>/net23 0 0.046925f
c_8846 XI0<14>/XI4<4>/net5 0 0.0531142f
c_8860 XI0<14>/XI4<3>/net23 0 0.046925f
c_8874 XI0<14>/XI4<3>/net5 0 0.0531142f
c_8888 XI0<14>/XI4<2>/net23 0 0.046925f
c_8902 XI0<14>/XI4<2>/net5 0 0.0531142f
c_8916 XI0<14>/XI4<1>/net23 0 0.046925f
c_8930 XI0<14>/XI4<1>/net5 0 0.0531142f
c_8944 XI0<14>/XI4<0>/net23 0 0.046925f
c_8958 XI0<14>/XI4<0>/net5 0 0.0531142f
c_8972 XI1<14>/XI4<7>/net23 0 0.046925f
c_8986 XI1<14>/XI4<7>/net5 0 0.0531142f
c_9000 XI1<14>/XI4<6>/net23 0 0.046925f
c_9014 XI1<14>/XI4<6>/net5 0 0.0531142f
c_9028 XI1<14>/XI4<5>/net23 0 0.046925f
c_9042 XI1<14>/XI4<5>/net5 0 0.0531142f
c_9056 XI1<14>/XI4<4>/net23 0 0.046925f
c_9070 XI1<14>/XI4<4>/net5 0 0.0531142f
c_9084 XI1<14>/XI4<3>/net23 0 0.046925f
c_9098 XI1<14>/XI4<3>/net5 0 0.0531142f
c_9112 XI1<14>/XI4<2>/net23 0 0.046925f
c_9126 XI1<14>/XI4<2>/net5 0 0.0531142f
c_9140 XI1<14>/XI4<1>/net23 0 0.046925f
c_9154 XI1<14>/XI4<1>/net5 0 0.0531142f
c_9165 XI1<14>/XI4<0>/net23 0 0.0545792f
c_9176 XI1<14>/XI4<0>/net5 0 0.0531142f
c_9187 XI0<13>/XI4<7>/net23 0 0.046925f
c_9198 XI0<13>/XI4<7>/net5 0 0.0607328f
c_9212 XI0<13>/XI4<6>/net23 0 0.046925f
c_9226 XI0<13>/XI4<6>/net5 0 0.0531142f
c_9240 XI0<13>/XI4<5>/net23 0 0.046925f
c_9254 XI0<13>/XI4<5>/net5 0 0.0531142f
c_9268 XI0<13>/XI4<4>/net23 0 0.046925f
c_9282 XI0<13>/XI4<4>/net5 0 0.0531142f
c_9296 XI0<13>/XI4<3>/net23 0 0.046925f
c_9310 XI0<13>/XI4<3>/net5 0 0.0531142f
c_9324 XI0<13>/XI4<2>/net23 0 0.046925f
c_9338 XI0<13>/XI4<2>/net5 0 0.0531142f
c_9352 XI0<13>/XI4<1>/net23 0 0.046925f
c_9366 XI0<13>/XI4<1>/net5 0 0.0531142f
c_9380 XI0<13>/XI4<0>/net23 0 0.046925f
c_9394 XI0<13>/XI4<0>/net5 0 0.0531142f
c_9408 XI1<13>/XI4<7>/net23 0 0.046925f
c_9422 XI1<13>/XI4<7>/net5 0 0.0531142f
c_9436 XI1<13>/XI4<6>/net23 0 0.046925f
c_9450 XI1<13>/XI4<6>/net5 0 0.0531142f
c_9464 XI1<13>/XI4<5>/net23 0 0.046925f
c_9478 XI1<13>/XI4<5>/net5 0 0.0531142f
c_9492 XI1<13>/XI4<4>/net23 0 0.046925f
c_9506 XI1<13>/XI4<4>/net5 0 0.0531142f
c_9520 XI1<13>/XI4<3>/net23 0 0.046925f
c_9534 XI1<13>/XI4<3>/net5 0 0.0531142f
c_9548 XI1<13>/XI4<2>/net23 0 0.046925f
c_9562 XI1<13>/XI4<2>/net5 0 0.0531142f
c_9576 XI1<13>/XI4<1>/net23 0 0.046925f
c_9590 XI1<13>/XI4<1>/net5 0 0.0531142f
c_9601 XI1<13>/XI4<0>/net23 0 0.0545792f
c_9612 XI1<13>/XI4<0>/net5 0 0.0531142f
c_9623 XI0<12>/XI4<7>/net23 0 0.046925f
c_9634 XI0<12>/XI4<7>/net5 0 0.0607328f
c_9648 XI0<12>/XI4<6>/net23 0 0.046925f
c_9662 XI0<12>/XI4<6>/net5 0 0.0531142f
c_9676 XI0<12>/XI4<5>/net23 0 0.046925f
c_9690 XI0<12>/XI4<5>/net5 0 0.0531142f
c_9704 XI0<12>/XI4<4>/net23 0 0.046925f
c_9718 XI0<12>/XI4<4>/net5 0 0.0531142f
c_9732 XI0<12>/XI4<3>/net23 0 0.046925f
c_9746 XI0<12>/XI4<3>/net5 0 0.0531142f
c_9760 XI0<12>/XI4<2>/net23 0 0.046925f
c_9774 XI0<12>/XI4<2>/net5 0 0.0531142f
c_9788 XI0<12>/XI4<1>/net23 0 0.046925f
c_9802 XI0<12>/XI4<1>/net5 0 0.0531142f
c_9816 XI0<12>/XI4<0>/net23 0 0.046925f
c_9830 XI0<12>/XI4<0>/net5 0 0.0531142f
c_9844 XI1<12>/XI4<7>/net23 0 0.046925f
c_9858 XI1<12>/XI4<7>/net5 0 0.0531142f
c_9872 XI1<12>/XI4<6>/net23 0 0.046925f
c_9886 XI1<12>/XI4<6>/net5 0 0.0531142f
c_9900 XI1<12>/XI4<5>/net23 0 0.046925f
c_9914 XI1<12>/XI4<5>/net5 0 0.0531142f
c_9928 XI1<12>/XI4<4>/net23 0 0.046925f
c_9942 XI1<12>/XI4<4>/net5 0 0.0531142f
c_9956 XI1<12>/XI4<3>/net23 0 0.046925f
c_9970 XI1<12>/XI4<3>/net5 0 0.0531142f
c_9984 XI1<12>/XI4<2>/net23 0 0.046925f
c_9998 XI1<12>/XI4<2>/net5 0 0.0531142f
c_10012 XI1<12>/XI4<1>/net23 0 0.046925f
c_10026 XI1<12>/XI4<1>/net5 0 0.0531142f
c_10037 XI1<12>/XI4<0>/net23 0 0.0545792f
c_10048 XI1<12>/XI4<0>/net5 0 0.0531142f
c_10059 XI0<11>/XI4<7>/net23 0 0.046925f
c_10070 XI0<11>/XI4<7>/net5 0 0.0607328f
c_10084 XI0<11>/XI4<6>/net23 0 0.046925f
c_10098 XI0<11>/XI4<6>/net5 0 0.0531142f
c_10112 XI0<11>/XI4<5>/net23 0 0.046925f
c_10126 XI0<11>/XI4<5>/net5 0 0.0531142f
c_10140 XI0<11>/XI4<4>/net23 0 0.046925f
c_10154 XI0<11>/XI4<4>/net5 0 0.0531142f
c_10168 XI0<11>/XI4<3>/net23 0 0.046925f
c_10182 XI0<11>/XI4<3>/net5 0 0.0531142f
c_10196 XI0<11>/XI4<2>/net23 0 0.046925f
c_10210 XI0<11>/XI4<2>/net5 0 0.0531142f
c_10224 XI0<11>/XI4<1>/net23 0 0.046925f
c_10238 XI0<11>/XI4<1>/net5 0 0.0531142f
c_10252 XI0<11>/XI4<0>/net23 0 0.046925f
c_10266 XI0<11>/XI4<0>/net5 0 0.0531142f
c_10280 XI1<11>/XI4<7>/net23 0 0.046925f
c_10294 XI1<11>/XI4<7>/net5 0 0.0531142f
c_10308 XI1<11>/XI4<6>/net23 0 0.046925f
c_10322 XI1<11>/XI4<6>/net5 0 0.0531142f
c_10336 XI1<11>/XI4<5>/net23 0 0.046925f
c_10350 XI1<11>/XI4<5>/net5 0 0.0531142f
c_10364 XI1<11>/XI4<4>/net23 0 0.046925f
c_10378 XI1<11>/XI4<4>/net5 0 0.0531142f
c_10392 XI1<11>/XI4<3>/net23 0 0.046925f
c_10406 XI1<11>/XI4<3>/net5 0 0.0531142f
c_10420 XI1<11>/XI4<2>/net23 0 0.046925f
c_10434 XI1<11>/XI4<2>/net5 0 0.0531142f
c_10448 XI1<11>/XI4<1>/net23 0 0.046925f
c_10462 XI1<11>/XI4<1>/net5 0 0.0531142f
c_10473 XI1<11>/XI4<0>/net23 0 0.0545792f
c_10484 XI1<11>/XI4<0>/net5 0 0.0531142f
c_10495 XI0<10>/XI4<7>/net23 0 0.046925f
c_10506 XI0<10>/XI4<7>/net5 0 0.0607328f
c_10520 XI0<10>/XI4<6>/net23 0 0.046925f
c_10534 XI0<10>/XI4<6>/net5 0 0.0531142f
c_10548 XI0<10>/XI4<5>/net23 0 0.046925f
c_10562 XI0<10>/XI4<5>/net5 0 0.0531142f
c_10576 XI0<10>/XI4<4>/net23 0 0.046925f
c_10590 XI0<10>/XI4<4>/net5 0 0.0531142f
c_10604 XI0<10>/XI4<3>/net23 0 0.046925f
c_10618 XI0<10>/XI4<3>/net5 0 0.0531142f
c_10632 XI0<10>/XI4<2>/net23 0 0.046925f
c_10646 XI0<10>/XI4<2>/net5 0 0.0531142f
c_10660 XI0<10>/XI4<1>/net23 0 0.046925f
c_10674 XI0<10>/XI4<1>/net5 0 0.0531142f
c_10688 XI0<10>/XI4<0>/net23 0 0.046925f
c_10702 XI0<10>/XI4<0>/net5 0 0.0531142f
c_10716 XI1<10>/XI4<7>/net23 0 0.046925f
c_10730 XI1<10>/XI4<7>/net5 0 0.0531142f
c_10744 XI1<10>/XI4<6>/net23 0 0.046925f
c_10758 XI1<10>/XI4<6>/net5 0 0.0531142f
c_10772 XI1<10>/XI4<5>/net23 0 0.046925f
c_10786 XI1<10>/XI4<5>/net5 0 0.0531142f
c_10800 XI1<10>/XI4<4>/net23 0 0.046925f
c_10814 XI1<10>/XI4<4>/net5 0 0.0531142f
c_10828 XI1<10>/XI4<3>/net23 0 0.046925f
c_10842 XI1<10>/XI4<3>/net5 0 0.0531142f
c_10856 XI1<10>/XI4<2>/net23 0 0.046925f
c_10870 XI1<10>/XI4<2>/net5 0 0.0531142f
c_10884 XI1<10>/XI4<1>/net23 0 0.046925f
c_10898 XI1<10>/XI4<1>/net5 0 0.0531142f
c_10909 XI1<10>/XI4<0>/net23 0 0.0545792f
c_10920 XI1<10>/XI4<0>/net5 0 0.0531142f
c_10931 XI0<9>/XI4<7>/net23 0 0.046925f
c_10942 XI0<9>/XI4<7>/net5 0 0.0607328f
c_10956 XI0<9>/XI4<6>/net23 0 0.046925f
c_10970 XI0<9>/XI4<6>/net5 0 0.0531142f
c_10984 XI0<9>/XI4<5>/net23 0 0.046925f
c_10998 XI0<9>/XI4<5>/net5 0 0.0531142f
c_11012 XI0<9>/XI4<4>/net23 0 0.046925f
c_11026 XI0<9>/XI4<4>/net5 0 0.0531142f
c_11040 XI0<9>/XI4<3>/net23 0 0.046925f
c_11054 XI0<9>/XI4<3>/net5 0 0.0531142f
c_11068 XI0<9>/XI4<2>/net23 0 0.046925f
c_11082 XI0<9>/XI4<2>/net5 0 0.0531142f
c_11096 XI0<9>/XI4<1>/net23 0 0.046925f
c_11110 XI0<9>/XI4<1>/net5 0 0.0531142f
c_11124 XI0<9>/XI4<0>/net23 0 0.046925f
c_11138 XI0<9>/XI4<0>/net5 0 0.0531142f
c_11152 XI1<9>/XI4<7>/net23 0 0.046925f
c_11166 XI1<9>/XI4<7>/net5 0 0.0531142f
c_11180 XI1<9>/XI4<6>/net23 0 0.046925f
c_11194 XI1<9>/XI4<6>/net5 0 0.0531142f
c_11208 XI1<9>/XI4<5>/net23 0 0.046925f
c_11222 XI1<9>/XI4<5>/net5 0 0.0531142f
c_11236 XI1<9>/XI4<4>/net23 0 0.046925f
c_11250 XI1<9>/XI4<4>/net5 0 0.0531142f
c_11264 XI1<9>/XI4<3>/net23 0 0.046925f
c_11278 XI1<9>/XI4<3>/net5 0 0.0531142f
c_11292 XI1<9>/XI4<2>/net23 0 0.046925f
c_11306 XI1<9>/XI4<2>/net5 0 0.0531142f
c_11320 XI1<9>/XI4<1>/net23 0 0.046925f
c_11334 XI1<9>/XI4<1>/net5 0 0.0531142f
c_11345 XI1<9>/XI4<0>/net23 0 0.0545792f
c_11356 XI1<9>/XI4<0>/net5 0 0.0531142f
c_11367 XI0<8>/XI4<7>/net23 0 0.046925f
c_11378 XI0<8>/XI4<7>/net5 0 0.0607328f
c_11392 XI0<8>/XI4<6>/net23 0 0.046925f
c_11406 XI0<8>/XI4<6>/net5 0 0.0531142f
c_11420 XI0<8>/XI4<5>/net23 0 0.046925f
c_11434 XI0<8>/XI4<5>/net5 0 0.0531142f
c_11448 XI0<8>/XI4<4>/net23 0 0.046925f
c_11462 XI0<8>/XI4<4>/net5 0 0.0531142f
c_11476 XI0<8>/XI4<3>/net23 0 0.046925f
c_11490 XI0<8>/XI4<3>/net5 0 0.0531142f
c_11504 XI0<8>/XI4<2>/net23 0 0.046925f
c_11518 XI0<8>/XI4<2>/net5 0 0.0531142f
c_11532 XI0<8>/XI4<1>/net23 0 0.046925f
c_11546 XI0<8>/XI4<1>/net5 0 0.0531142f
c_11560 XI0<8>/XI4<0>/net23 0 0.046925f
c_11574 XI0<8>/XI4<0>/net5 0 0.0531142f
c_11588 XI1<8>/XI4<7>/net23 0 0.046925f
c_11602 XI1<8>/XI4<7>/net5 0 0.0531142f
c_11616 XI1<8>/XI4<6>/net23 0 0.046925f
c_11630 XI1<8>/XI4<6>/net5 0 0.0531142f
c_11644 XI1<8>/XI4<5>/net23 0 0.046925f
c_11658 XI1<8>/XI4<5>/net5 0 0.0531142f
c_11672 XI1<8>/XI4<4>/net23 0 0.046925f
c_11686 XI1<8>/XI4<4>/net5 0 0.0531142f
c_11700 XI1<8>/XI4<3>/net23 0 0.046925f
c_11714 XI1<8>/XI4<3>/net5 0 0.0531142f
c_11728 XI1<8>/XI4<2>/net23 0 0.046925f
c_11742 XI1<8>/XI4<2>/net5 0 0.0531142f
c_11756 XI1<8>/XI4<1>/net23 0 0.046925f
c_11770 XI1<8>/XI4<1>/net5 0 0.0531142f
c_11781 XI1<8>/XI4<0>/net23 0 0.0545792f
c_11792 XI1<8>/XI4<0>/net5 0 0.0531142f
*
.include "sram_regfile.pex.netlist.sram_regfile.pxi"
*
.ends
*
*
