TimeQuest Timing Analyzer report for Mercury
Wed Nov 09 19:44:05 2011
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'spc[1]'
 12. Slow 1200mV 85C Model Setup: 'clk_lrclk_gen:lrgen|BCLK'
 13. Slow 1200mV 85C Model Setup: 'C122_clk'
 14. Slow 1200mV 85C Model Setup: 'OSC_10MHZ'
 15. Slow 1200mV 85C Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 16. Slow 1200mV 85C Model Hold: 'C122_clk'
 17. Slow 1200mV 85C Model Hold: 'spc[1]'
 18. Slow 1200mV 85C Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 19. Slow 1200mV 85C Model Hold: 'clk_lrclk_gen:lrgen|BCLK'
 20. Slow 1200mV 85C Model Hold: 'OSC_10MHZ'
 21. Slow 1200mV 85C Model Recovery: 'C122_clk'
 22. Slow 1200mV 85C Model Removal: 'C122_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'OSC_10MHZ'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'spc[1]'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_lrclk_gen:lrgen|BCLK'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'C122_clk'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'AUX_CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Output Enable Times
 36. Minimum Output Enable Times
 37. Output Disable Times
 38. Minimum Output Disable Times
 39. Slow 1200mV 85C Model Metastability Report
 40. Slow 1200mV 0C Model Fmax Summary
 41. Slow 1200mV 0C Model Setup Summary
 42. Slow 1200mV 0C Model Hold Summary
 43. Slow 1200mV 0C Model Recovery Summary
 44. Slow 1200mV 0C Model Removal Summary
 45. Slow 1200mV 0C Model Minimum Pulse Width Summary
 46. Slow 1200mV 0C Model Setup: 'spc[1]'
 47. Slow 1200mV 0C Model Setup: 'clk_lrclk_gen:lrgen|BCLK'
 48. Slow 1200mV 0C Model Setup: 'C122_clk'
 49. Slow 1200mV 0C Model Setup: 'OSC_10MHZ'
 50. Slow 1200mV 0C Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 51. Slow 1200mV 0C Model Hold: 'C122_clk'
 52. Slow 1200mV 0C Model Hold: 'spc[1]'
 53. Slow 1200mV 0C Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 54. Slow 1200mV 0C Model Hold: 'clk_lrclk_gen:lrgen|BCLK'
 55. Slow 1200mV 0C Model Hold: 'OSC_10MHZ'
 56. Slow 1200mV 0C Model Recovery: 'C122_clk'
 57. Slow 1200mV 0C Model Removal: 'C122_clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'OSC_10MHZ'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'spc[1]'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_lrclk_gen:lrgen|BCLK'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'C122_clk'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'AUX_CLK'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Slow 1200mV 0C Model Metastability Report
 75. Fast 1200mV 0C Model Setup Summary
 76. Fast 1200mV 0C Model Hold Summary
 77. Fast 1200mV 0C Model Recovery Summary
 78. Fast 1200mV 0C Model Removal Summary
 79. Fast 1200mV 0C Model Minimum Pulse Width Summary
 80. Fast 1200mV 0C Model Setup: 'spc[1]'
 81. Fast 1200mV 0C Model Setup: 'clk_lrclk_gen:lrgen|BCLK'
 82. Fast 1200mV 0C Model Setup: 'C122_clk'
 83. Fast 1200mV 0C Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 84. Fast 1200mV 0C Model Setup: 'OSC_10MHZ'
 85. Fast 1200mV 0C Model Hold: 'C122_clk'
 86. Fast 1200mV 0C Model Hold: 'spc[1]'
 87. Fast 1200mV 0C Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 88. Fast 1200mV 0C Model Hold: 'clk_lrclk_gen:lrgen|BCLK'
 89. Fast 1200mV 0C Model Hold: 'OSC_10MHZ'
 90. Fast 1200mV 0C Model Recovery: 'C122_clk'
 91. Fast 1200mV 0C Model Removal: 'C122_clk'
 92. Fast 1200mV 0C Model Minimum Pulse Width: 'OSC_10MHZ'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'spc[1]'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_lrclk_gen:lrgen|BCLK'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 96. Fast 1200mV 0C Model Minimum Pulse Width: 'C122_clk'
 97. Fast 1200mV 0C Model Minimum Pulse Width: 'AUX_CLK'
 98. Setup Times
 99. Hold Times
100. Clock to Output Times
101. Minimum Clock to Output Times
102. Propagation Delay
103. Minimum Propagation Delay
104. Output Enable Times
105. Minimum Output Enable Times
106. Output Disable Times
107. Minimum Output Disable Times
108. Fast 1200mV 0C Model Metastability Report
109. Multicorner Timing Analysis Summary
110. Setup Times
111. Hold Times
112. Clock to Output Times
113. Minimum Clock to Output Times
114. Progagation Delay
115. Minimum Progagation Delay
116. Board Trace Model Assignments
117. Input Transition Times
118. Slow Corner Signal Integrity Metrics
119. Fast Corner Signal Integrity Metrics
120. Setup Transfers
121. Hold Transfers
122. Recovery Transfers
123. Removal Transfers
124. Report TCCS
125. Report RSKM
126. Unconstrained Paths
127. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Mercury                                                         ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C25Q240C8                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------+-----------+-----------+------------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------------------------+-----------------------------------------------------------+
; Clock Name                                            ; Type      ; Period    ; Frequency  ; Rise  ; Fall     ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                  ; Targets                                                   ;
+-------------------------------------------------------+-----------+-----------+------------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------------------------+-----------------------------------------------------------+
; AUX_CLK                                               ; Base      ; 100.000   ; 10.0 MHz   ; 0.000 ; 50.000   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                         ; { AUX_CLK }                                               ;
; C122_clk                                              ; Base      ; 8.138     ; 122.88 MHz ; 0.000 ; 4.069    ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                         ; { C122_clk }                                              ;
; clk_lrclk_gen:clrgen|BCLK                             ; Base      ; 1.000     ; 1000.0 MHz ; 0.000 ; 0.500    ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                         ; { clk_lrclk_gen:clrgen|BCLK }                             ;
; clk_lrclk_gen:lrgen|BCLK                              ; Base      ; 1.000     ; 1000.0 MHz ; 0.000 ; 0.500    ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                         ; { clk_lrclk_gen:lrgen|BCLK }                              ;
; OSC_10MHZ                                             ; Base      ; 1.000     ; 1000.0 MHz ; 0.000 ; 0.500    ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                         ; { OSC_10MHZ }                                             ;
; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 12500.000 ; 0.08 MHz   ; 0.000 ; 6250.000 ; 50.00      ; 125       ; 1           ;       ;        ;           ;            ; false    ; AUX_CLK  ; PLL2_inst|altpll_component|auto_generated|pll1|inclk[0] ; { PLL2_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ; Generated ; 12499.968 ; 0.08 MHz   ; 0.000 ; 6249.984 ; 50.00      ; 1536      ; 1           ;       ;        ;           ;            ; false    ; C122_clk ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]  ; { PLL_inst|altpll_component|auto_generated|pll1|clk[0] }  ;
; spc[1]                                                ; Base      ; 1.000     ; 1000.0 MHz ; 0.000 ; 0.500    ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                         ; { spc[1] }                                                ;
+-------------------------------------------------------+-----------+-----------+------------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------------------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                       ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; 89.37 MHz  ; 89.37 MHz       ; C122_clk                  ;                                                               ;
; 199.96 MHz ; 199.96 MHz      ; spc[1]                    ;                                                               ;
; 225.63 MHz ; 225.63 MHz      ; clk_lrclk_gen:lrgen|BCLK  ;                                                               ;
; 356.13 MHz ; 250.0 MHz       ; OSC_10MHZ                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 634.52 MHz ; 402.09 MHz      ; clk_lrclk_gen:clrgen|BCLK ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; spc[1]                    ; -4.010 ; -221.555      ;
; clk_lrclk_gen:lrgen|BCLK  ; -3.432 ; -95.535       ;
; C122_clk                  ; -3.051 ; -455.602      ;
; OSC_10MHZ                 ; -1.808 ; -11.763       ;
; clk_lrclk_gen:clrgen|BCLK ; -0.884 ; -1.739        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; C122_clk                  ; -0.711 ; -1.176        ;
; spc[1]                    ; -0.351 ; -1.746        ;
; clk_lrclk_gen:clrgen|BCLK ; -0.150 ; -0.150        ;
; clk_lrclk_gen:lrgen|BCLK  ; 0.434  ; 0.000         ;
; OSC_10MHZ                 ; 0.468  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+-------+---------------------+
; Clock    ; Slack ; End Point TNS       ;
+----------+-------+---------------------+
; C122_clk ; 3.089 ; 0.000               ;
+----------+-------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; C122_clk ; 1.194 ; 0.000              ;
+----------+-------+--------------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; OSC_10MHZ                 ; -3.000 ; -14.896       ;
; spc[1]                    ; -1.487 ; -178.440      ;
; clk_lrclk_gen:lrgen|BCLK  ; -1.487 ; -55.019       ;
; clk_lrclk_gen:clrgen|BCLK ; -1.487 ; -2.974        ;
; C122_clk                  ; 3.138  ; 0.000         ;
; AUX_CLK                   ; 49.871 ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spc[1]'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.010 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.825      ;
; -4.010 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.825      ;
; -4.008 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.823      ;
; -4.006 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.821      ;
; -4.005 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.820      ;
; -4.002 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.817      ;
; -4.002 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.817      ;
; -4.002 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.817      ;
; -4.001 ; SPI:Alex_SPI_Tx|data_count[4]          ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.067     ; 4.935      ;
; -4.000 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.815      ;
; -3.998 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.813      ;
; -3.997 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.812      ;
; -3.994 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.809      ;
; -3.784 ; SPI_Alex_data[24]                      ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.706      ;
; -3.765 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.582      ;
; -3.764 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.581      ;
; -3.762 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.579      ;
; -3.760 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.577      ;
; -3.760 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.577      ;
; -3.757 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.574      ;
; -3.734 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.643      ;
; -3.712 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.634      ;
; -3.695 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.604      ;
; -3.690 ; SPI:Alex_SPI_Tx|data_count[2]          ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.067     ; 4.624      ;
; -3.658 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.473      ;
; -3.658 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.473      ;
; -3.656 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.471      ;
; -3.654 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.469      ;
; -3.653 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.468      ;
; -3.652 ; SPI_Alex_data[8]                       ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.067     ; 4.586      ;
; -3.650 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.465      ;
; -3.629 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.446      ;
; -3.628 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.445      ;
; -3.626 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.443      ;
; -3.624 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.441      ;
; -3.624 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.441      ;
; -3.621 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.438      ;
; -3.591 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.408      ;
; -3.590 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.407      ;
; -3.589 ; SPI_Alex_data[15]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.498      ;
; -3.588 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.405      ;
; -3.586 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.403      ;
; -3.586 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.403      ;
; -3.583 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.400      ;
; -3.582 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[3]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.397      ;
; -3.574 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[3]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.822      ; 4.389      ;
; -3.522 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[0] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.431      ;
; -3.518 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[2] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.427      ;
; -3.517 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[3] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.426      ;
; -3.516 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[4] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.425      ;
; -3.500 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[0] ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.422      ;
; -3.496 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[2] ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.418      ;
; -3.495 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[3] ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.417      ;
; -3.494 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[4] ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.416      ;
; -3.490 ; SPI:Alex_SPI_Tx|previous_Alex_data[22] ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.091     ; 4.400      ;
; -3.486 ; SPI_Alex_data[5]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.395      ;
; -3.483 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[0] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.392      ;
; -3.479 ; SPI:Alex_SPI_Tx|data_count[0]          ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.067     ; 4.413      ;
; -3.479 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[2] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.388      ;
; -3.478 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[3] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.387      ;
; -3.477 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[4] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.386      ;
; -3.474 ; SPI_Alex_data[3]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.383      ;
; -3.429 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.246      ;
; -3.429 ; SPI_Alex_data[1]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.338      ;
; -3.428 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.245      ;
; -3.428 ; SPI_Alex_data[8]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.350      ;
; -3.426 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.243      ;
; -3.424 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.241      ;
; -3.424 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.241      ;
; -3.423 ; SPI_Alex_data[13]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.345      ;
; -3.421 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.238      ;
; -3.418 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.235      ;
; -3.417 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.234      ;
; -3.415 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.232      ;
; -3.413 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.230      ;
; -3.413 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.230      ;
; -3.410 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.227      ;
; -3.400 ; SPI_Alex_data[6]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.309      ;
; -3.392 ; SPI:Alex_SPI_Tx|previous_Alex_data[26] ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.091     ; 4.302      ;
; -3.384 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.201      ;
; -3.384 ; SPI_Alex_data[28]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.306      ;
; -3.383 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.200      ;
; -3.381 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.198      ;
; -3.379 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.196      ;
; -3.379 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.196      ;
; -3.377 ; SPI_Alex_data[15]                      ; SPI:Alex_SPI_Tx|data_count[0] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.286      ;
; -3.376 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.193      ;
; -3.375 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[3]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.824      ; 4.192      ;
; -3.375 ; SPI_Alex_data[9]                       ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.067     ; 4.309      ;
; -3.373 ; SPI_Alex_data[15]                      ; SPI:Alex_SPI_Tx|data_count[2] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.282      ;
; -3.372 ; SPI_Alex_data[15]                      ; SPI:Alex_SPI_Tx|data_count[3] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.281      ;
; -3.371 ; SPI_Alex_data[15]                      ; SPI:Alex_SPI_Tx|data_count[4] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.280      ;
; -3.359 ; SPI_Alex_data[2]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.091     ; 4.269      ;
; -3.336 ; SPI:Alex_SPI_Tx|previous_Alex_data[22] ; SPI:Alex_SPI_Tx|data_count[0] ; spc[1]       ; spc[1]      ; 1.000        ; -0.091     ; 4.246      ;
; -3.333 ; SPI:Alex_SPI_Tx|previous_Alex_data[22] ; SPI:Alex_SPI_Tx|data_count[2] ; spc[1]       ; spc[1]      ; 1.000        ; -0.091     ; 4.243      ;
; -3.332 ; SPI_Alex_data[20]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.079     ; 4.254      ;
; -3.332 ; SPI_Alex_data[5]                       ; SPI:Alex_SPI_Tx|data_count[0] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.241      ;
; -3.331 ; SPI:Alex_SPI_Tx|previous_Alex_data[22] ; SPI:Alex_SPI_Tx|data_count[4] ; spc[1]       ; spc[1]      ; 1.000        ; -0.091     ; 4.241      ;
; -3.329 ; SPI:Alex_SPI_Tx|previous_Alex_data[22] ; SPI:Alex_SPI_Tx|data_count[3] ; spc[1]       ; spc[1]      ; 1.000        ; -0.091     ; 4.239      ;
; -3.329 ; SPI_Alex_data[5]                       ; SPI:Alex_SPI_Tx|data_count[2] ; spc[1]       ; spc[1]      ; 1.000        ; -0.092     ; 4.238      ;
+--------+----------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_lrclk_gen:lrgen|BCLK'                                                                                   ;
+--------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.432 ; tlv_timeout[18] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.432 ; tlv_timeout[18] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.353      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.421 ; tlv_timeout[19] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.342      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.378 ; tlv_timeout[22] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.299      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.285 ; tlv_timeout[16] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.206      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.151 ; tlv_timeout[20] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 4.072      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.090 ; tlv_timeout[11] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.012      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.089 ; tlv_timeout[8]  ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.079     ; 4.011      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.068 ; tlv_timeout[13] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.989      ;
; -3.061 ; tlv_timeout[17] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; tlv_timeout[17] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; tlv_timeout[17] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.982      ;
; -3.061 ; tlv_timeout[17] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.080     ; 3.982      ;
+--------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'C122_clk'                                                                                               ;
+--------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.051 ; C122_frequency_HZ[3][0]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][1]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][2]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][3]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][4]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][5]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][6]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][7]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][8]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][9]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][10] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][11] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][12] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][13] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][14] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][15] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][16] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.051 ; C122_frequency_HZ[3][17] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.202     ;
; -3.021 ; C122_frequency_HZ[3][0]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][1]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][2]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][3]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][4]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][5]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][6]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][7]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][8]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][9]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][10] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][11] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][12] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][13] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][14] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][15] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][16] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -3.021 ; C122_frequency_HZ[3][17] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.172     ;
; -2.983 ; C122_frequency_HZ[1][18] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][19] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][20] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][21] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][22] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][23] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][24] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][25] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][26] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][27] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][28] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][29] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][30] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.983 ; C122_frequency_HZ[1][31] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.156     ;
; -2.905 ; C122_frequency_HZ[3][0]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][1]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][2]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][3]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][4]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][5]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][6]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][7]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][8]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][9]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][10] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][11] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][12] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][13] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][14] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][15] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][16] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.905 ; C122_frequency_HZ[3][17] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.056     ;
; -2.875 ; C122_frequency_HZ[3][0]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][1]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][2]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][3]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][4]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][5]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][6]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][7]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][8]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][9]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][10] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][11] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][12] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][13] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][14] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][15] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][16] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.875 ; C122_frequency_HZ[3][17] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 11.026     ;
; -2.864 ; C122_frequency_HZ[1][18] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][19] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][20] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][21] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][22] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][23] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][24] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][25] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][26] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][27] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][28] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][29] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][30] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
; -2.864 ; C122_frequency_HZ[1][31] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.044      ; 11.037     ;
+--------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'OSC_10MHZ'                                                                                                                           ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.808 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.731      ;
; -1.787 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.710      ;
; -1.754 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.677      ;
; -1.743 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.666      ;
; -1.718 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.641      ;
; -1.665 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.588      ;
; -1.664 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.587      ;
; -1.639 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.562      ;
; -1.621 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.544      ;
; -1.615 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.538      ;
; -1.610 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.533      ;
; -1.610 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.533      ;
; -1.606 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.529      ;
; -1.595 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.518      ;
; -1.593 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.516      ;
; -1.585 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.508      ;
; -1.517 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.440      ;
; -1.516 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.439      ;
; -1.502 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.425      ;
; -1.477 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.400      ;
; -1.473 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.396      ;
; -1.468 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.391      ;
; -1.339 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.262      ;
; -1.291 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.214      ;
; -1.291 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.214      ;
; -1.282 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.205      ;
; -1.280 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.203      ;
; -1.280 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.203      ;
; -1.278 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.201      ;
; -1.155 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.078      ;
; -1.155 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.078      ;
; -1.155 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.078      ;
; -1.153 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 2.076      ;
; -0.964 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.887      ;
; -0.963 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.886      ;
; -0.959 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.882      ;
; -0.943 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.866      ;
; -0.941 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.864      ;
; -0.941 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.864      ;
; -0.927 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.850      ;
; -0.899 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.822      ;
; -0.792 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.715      ;
; -0.781 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.704      ;
; -0.781 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.704      ;
; -0.742 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.665      ;
; -0.708 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.631      ;
; -0.392 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.315      ;
; -0.367 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.290      ;
; -0.349 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.272      ;
; -0.346 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.269      ;
; -0.279 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.078     ; 1.202      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                      ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -0.884 ; C122_rst  ; spc[1]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.002        ; 0.485      ; 1.362      ;
; -0.855 ; C122_rst  ; spc[0]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.002        ; 0.485      ; 1.333      ;
; -0.576 ; spc[0]    ; spc[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 1.000        ; -0.079     ; 1.498      ;
; 0.064  ; spc[0]    ; spc[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 1.000        ; -0.079     ; 0.858      ;
; 0.210  ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 0.500        ; 3.484      ; 4.036      ;
; 0.590  ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 1.000        ; 3.484      ; 4.156      ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'C122_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                       ; To Node                                                                                                                                                                                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.711 ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                       ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                                                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; 2.996      ; 2.788      ;
; -0.544 ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                       ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                                                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; 2.996      ; 2.955      ;
; -0.465 ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                        ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                                                  ; clk_lrclk_gen:lrgen|BCLK  ; C122_clk    ; 0.000        ; 2.996      ; 3.034      ;
; -0.257 ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                        ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                                                  ; clk_lrclk_gen:lrgen|BCLK  ; C122_clk    ; 0.000        ; 2.996      ; 3.242      ;
; 0.320  ; temp_ADC[0]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][8]                                                                                                                                                    ; C122_clk                  ; C122_clk    ; 0.000        ; 3.239      ; 3.771      ;
; 0.348  ; temp_ADC[0]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][5]                                                                                                                                                    ; C122_clk                  ; C122_clk    ; 0.000        ; 3.240      ; 3.800      ;
; 0.359  ; C122_DFS1                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[6]                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 3.249      ; 3.820      ;
; 0.363  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[12]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 3.253      ; 3.828      ;
; 0.383  ; temp_ADC[0]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|X[0][5]                                                                                                                                                    ; C122_clk                  ; C122_clk    ; 0.000        ; 3.240      ; 3.835      ;
; 0.393  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[16]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 3.245      ; 3.850      ;
; 0.398  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[6]                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 3.249      ; 3.859      ;
; 0.403  ; temp_ADC[14]                                                                                                                                                                    ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|X[0][19]                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 3.202      ; 3.817      ;
; 0.405  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[21]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 3.229      ; 3.846      ;
; 0.414  ; temp_ADC[9]                                                                                                                                                                     ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|Y[0][14]                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 3.425      ; 4.051      ;
; 0.423  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_I1|out_data[17]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 3.463      ; 4.098      ;
; 0.442  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_I1|out_data[9]                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 3.459      ; 4.113      ;
; 0.447  ; temp_ADC[7]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][12]                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 3.207      ; 3.866      ;
; 0.449  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[0]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.473      ; 1.176      ;
; 0.449  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[5]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.473      ; 1.176      ;
; 0.450  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[6]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.473      ; 1.177      ;
; 0.452  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[2]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.473      ; 1.179      ;
; 0.453  ; I2S_xmit:LR|bit_count[3]                                                                                                                                                        ; I2S_xmit:LR|bit_count[3]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[31]                                                                                                                                                       ; I2S_xmit:LR|last_data[31]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[30]                                                                                                                                                       ; I2S_xmit:LR|last_data[30]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[13]                                                                                                                                                       ; I2S_xmit:LR|last_data[13]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[28]                                                                                                                                                       ; I2S_xmit:LR|last_data[28]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[26]                                                                                                                                                       ; I2S_xmit:LR|last_data[26]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[10]                                                                                                                                                       ; I2S_xmit:LR|last_data[10]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[25]                                                                                                                                                       ; I2S_xmit:LR|last_data[25]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[9]                                                                                                                                                        ; I2S_xmit:LR|last_data[9]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[24]                                                                                                                                                       ; I2S_xmit:LR|last_data[24]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[23]                                                                                                                                                       ; I2S_xmit:LR|last_data[23]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[22]                                                                                                                                                       ; I2S_xmit:LR|last_data[22]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[21]                                                                                                                                                       ; I2S_xmit:LR|last_data[21]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[20]                                                                                                                                                       ; I2S_xmit:LR|last_data[20]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[4]                                                                                                                                                        ; I2S_xmit:LR|last_data[4]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[19]                                                                                                                                                       ; I2S_xmit:LR|last_data[19]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; I2S_xmit:LR|last_data[3]                                                                                                                                                        ; I2S_xmit:LR|last_data[3]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|TLV_state~4                                                                                                                                                         ; I2S_xmit:LR|TLV_state~4                                                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|bit_count[0]                                                                                                                                                        ; I2S_xmit:LR|bit_count[0]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; NWire_rcv:LRAudio|TB_state~2                                                                                                                                                    ; NWire_rcv:LRAudio|TB_state~2                                                                                                                                                                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[17]                                                                                                                                                       ; I2S_xmit:LR|last_data[17]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[0]                                                                                                                                                        ; I2S_xmit:LR|last_data[0]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[16]                                                                                                                                                       ; I2S_xmit:LR|last_data[16]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; C122_rst_cnt[10]                                                                                                                                                                ; C122_rst_cnt[10]                                                                                                                                                                                          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; NWire_xmit:M_IQ|dly_cnt[25]                                                                                                                                                     ; NWire_xmit:M_IQ|dly_cnt[25]                                                                                                                                                                               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|full_dff                                                                                    ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|full_dff                                                                                                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; clk_lrclk_gen:clrgen|LRCLK                                                                                                                                                      ; clk_lrclk_gen:clrgen|LRCLK                                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; NWire_xmit:ser_no4|NW_state~3                                                                                                                                                   ; NWire_xmit:ser_no4|NW_state~3                                                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; NWire_xmit:ser_no3|NW_state~3                                                                                                                                                   ; NWire_xmit:ser_no3|NW_state~3                                                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; NWire_xmit:M_IQ|iack                                                                                                                                                            ; NWire_xmit:M_IQ|iack                                                                                                                                                                                      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; gate[2]                                                                                                                                                                         ; gate[2]                                                                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; gate[3]                                                                                                                                                                         ; gate[3]                                                                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[15]                                                                                                                                                       ; I2S_xmit:LR|last_data[15]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[14]                                                                                                                                                       ; I2S_xmit:LR|last_data[14]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[29]                                                                                                                                                       ; I2S_xmit:LR|last_data[29]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[12]                                                                                                                                                       ; I2S_xmit:LR|last_data[12]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[27]                                                                                                                                                       ; I2S_xmit:LR|last_data[27]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[11]                                                                                                                                                       ; I2S_xmit:LR|last_data[11]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[8]                                                                                                                                                        ; I2S_xmit:LR|last_data[8]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[7]                                                                                                                                                        ; I2S_xmit:LR|last_data[7]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[6]                                                                                                                                                        ; I2S_xmit:LR|last_data[6]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[5]                                                                                                                                                        ; I2S_xmit:LR|last_data[5]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[18]                                                                                                                                                       ; I2S_xmit:LR|last_data[18]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[2]                                                                                                                                                        ; I2S_xmit:LR|last_data[2]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; I2S_xmit:LR|last_data[1]                                                                                                                                                        ; I2S_xmit:LR|last_data[1]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.455  ; NWire_xmit:SPD|NW_state~3                                                                                                                                                       ; NWire_xmit:SPD|NW_state~3                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; gate[1]                                                                                                                                                                         ; gate[1]                                                                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.079      ; 0.746      ;
; 0.458  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[6] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.474      ; 1.186      ;
; 0.458  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[6] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.475      ; 1.187      ;
; 0.459  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.474      ; 1.187      ;
; 0.459  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.475      ; 1.188      ;
; 0.459  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.473      ; 1.186      ;
; 0.459  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.474      ; 1.187      ;
; 0.460  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[1] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.473      ; 1.187      ;
; 0.460  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[1] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.474      ; 1.188      ;
; 0.460  ; temp_ADC[0]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][10]                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 3.239      ; 3.911      ;
; 0.465  ; NWire_xmit:M_IQ|dly_cnt[0]                                                                                                                                                      ; NWire_xmit:M_IQ|dly_cnt[0]                                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.081      ; 0.758      ;
; 0.466  ; NWire_xmit:ser_no2|bcnt[0]                                                                                                                                                      ; NWire_xmit:ser_no2|bcnt[0]                                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; NWire_xmit:ser_no4|bcnt[0]                                                                                                                                                      ; NWire_xmit:ser_no4|bcnt[0]                                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; NWire_xmit:ser_no3|bcnt[0]                                                                                                                                                      ; NWire_xmit:ser_no3|bcnt[0]                                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; C122_DFS1                                                                                                                                                                       ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_I1|out_data[16]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 3.456      ; 4.134      ;
; 0.466  ; C122_rst_cnt[0]                                                                                                                                                                 ; C122_rst_cnt[0]                                                                                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                                                                                                                                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                                                                                                                                                                          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; counter[0]                                                                                                                                                                      ; counter[0]                                                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; NWire_xmit:ser_no|bcnt[0]                                                                                                                                                       ; NWire_xmit:ser_no|bcnt[0]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|rd_ptr_lsb                                                                                  ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|rd_ptr_lsb                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; NWire_xmit:M_IQ|bcnt[0]                                                                                                                                                         ; NWire_xmit:M_IQ|bcnt[0]                                                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.080      ; 0.758      ;
; 0.467  ; NWire_xmit:SPD|bcnt[0]                                                                                                                                                          ; NWire_xmit:SPD|bcnt[0]                                                                                                                                                                                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.079      ; 0.758      ;
; 0.471  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.474      ; 1.199      ;
; 0.471  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.475      ; 1.200      ;
; 0.473  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.473      ; 1.200      ;
; 0.473  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.474      ; 1.201      ;
; 0.476  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[7] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.470      ; 1.200      ;
; 0.476  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[7] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.471      ; 1.201      ;
; 0.480  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[7]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.473      ; 1.207      ;
; 0.481  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.470      ; 1.205      ;
; 0.481  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.471      ; 1.206      ;
; 0.482  ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_I2|wraddress[3]                                                                                                                     ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a23~porta_address_reg0                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.480      ; 1.216      ;
; 0.483  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[2] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.473      ; 1.210      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spc[1]'                                                                                                                          ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.351 ; C122_TX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[24]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.002      ;
; -0.350 ; C122_TX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[26]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.003      ;
; -0.343 ; C122_TX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[25]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.010      ;
; -0.340 ; C122_ATTEN[0]                         ; SPI_ALEX_HANDSHAKE.ad0[14]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.013      ;
; -0.337 ; C122_ATTEN[1]                         ; SPI_ALEX_HANDSHAKE.ad0[13]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.016      ;
; -0.168 ; C122_TX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[24]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.185      ;
; -0.166 ; C122_TX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[25]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.187      ;
; -0.147 ; C122_TX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[26]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.206      ;
; -0.025 ; C122_RX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[9]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.328      ;
; 0.053  ; C122_RX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[10]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.406      ;
; 0.095  ; Alex_manual_LPF[0]                    ; SPI_ALEX_HANDSHAKE.ad0[20]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.013      ;
; 0.102  ; Alex_manual_LPF[3]                    ; SPI_ALEX_HANDSHAKE.ad0[23]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.020      ;
; 0.114  ; C122_Alex_req                         ; SPI_ALEX_HANDSHAKE.a0                  ; C122_clk     ; spc[1]      ; 0.000        ; 0.604      ; 0.960      ;
; 0.117  ; C122_Rout                             ; SPI_ALEX_HANDSHAKE.ad0[11]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.035      ;
; 0.204  ; C122_RX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[8]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.557      ;
; 0.270  ; C122_RX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[10]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.623      ;
; 0.290  ; C122_PTT_out                          ; SPI_ALEX_HANDSHAKE.ad0[15]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.677      ; 1.209      ;
; 0.309  ; C122_RX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[8]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.662      ;
; 0.318  ; Alex_manual_LPF[6]                    ; SPI_ALEX_HANDSHAKE.ad0[31]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.236      ;
; 0.321  ; Alex_manual_LPF[2]                    ; SPI_ALEX_HANDSHAKE.ad0[22]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.239      ;
; 0.328  ; Alex_manual_LPF[5]                    ; SPI_ALEX_HANDSHAKE.ad0[30]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.246      ;
; 0.345  ; C122_RX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[9]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.111      ; 1.698      ;
; 0.346  ; C122_PTT_out                          ; SPI_ALEX_HANDSHAKE.ad0[28]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.677      ; 1.265      ;
; 0.381  ; Alex_manual_LPF[4]                    ; SPI_ALEX_HANDSHAKE.ad0[29]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.299      ;
; 0.382  ; Alex_manual_LPF[1]                    ; SPI_ALEX_HANDSHAKE.ad0[21]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.300      ;
; 0.409  ; LPF_select:Alex_LPF_select|LPF[4]     ; SPI_ALEX_HANDSHAKE.ad0[29]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.113      ; 1.764      ;
; 0.412  ; LPF_select:Alex_LPF_select|LPF[1]     ; SPI_ALEX_HANDSHAKE.ad0[21]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.113      ; 1.767      ;
; 0.422  ; LPF_select:Alex_LPF_select|LPF[6]     ; SPI_ALEX_HANDSHAKE.ad0[31]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.113      ; 1.777      ;
; 0.440  ; LPF_select:Alex_LPF_select|LPF[5]     ; SPI_ALEX_HANDSHAKE.ad0[30]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.113      ; 1.795      ;
; 0.443  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[31]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.361      ;
; 0.443  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[22]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.361      ;
; 0.444  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[30]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.362      ;
; 0.444  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[21]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.362      ;
; 0.446  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[20]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.364      ;
; 0.446  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[23]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.364      ;
; 0.454  ; SPI:Alex_SPI_Tx|spi_state~4           ; SPI:Alex_SPI_Tx|spi_state~4            ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; SPI:Alex_SPI_Tx|SPI_data              ; SPI:Alex_SPI_Tx|SPI_data               ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; SPI:Alex_SPI_Tx|SPI_clock             ; SPI:Alex_SPI_Tx|SPI_clock              ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; SPI:Alex_SPI_Tx|Rx_load_strobe        ; SPI:Alex_SPI_Tx|Rx_load_strobe         ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.746      ;
; 0.467  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[29]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.385      ;
; 0.478  ; LPF_select:Alex_LPF_select|LPF[2]     ; SPI_ALEX_HANDSHAKE.ad0[22]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.113      ; 1.833      ;
; 0.489  ; Alex_manual_HPF[0]                    ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.123      ; 1.854      ;
; 0.491  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[3]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.409      ;
; 0.501  ; SPI_ALEX_HANDSHAKE.ad0[22]            ; SPI_ALEX_HANDSHAKE.ad1[22]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.793      ;
; 0.502  ; SPI_ALEX_HANDSHAKE.ad1[26]            ; SPI_Alex_data[26]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.794      ;
; 0.503  ; SPI_ALEX_HANDSHAKE.ad0[9]             ; SPI_ALEX_HANDSHAKE.ad1[9]              ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 0.794      ;
; 0.503  ; SPI_ALEX_HANDSHAKE.ad0[24]            ; SPI_ALEX_HANDSHAKE.ad1[24]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 0.794      ;
; 0.503  ; SPI_ALEX_HANDSHAKE.ad0[21]            ; SPI_ALEX_HANDSHAKE.ad1[21]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.795      ;
; 0.504  ; SPI_ALEX_HANDSHAKE.ad1[21]            ; SPI_Alex_data[21]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.796      ;
; 0.504  ; SPI_ALEX_HANDSHAKE.ad1[22]            ; SPI_Alex_data[22]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.796      ;
; 0.530  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.447      ;
; 0.530  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.447      ;
; 0.530  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.447      ;
; 0.533  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.450      ;
; 0.534  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.451      ;
; 0.534  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.451      ;
; 0.535  ; SPI_Alex_data[2]                      ; SPI:Alex_SPI_Tx|previous_Alex_data[2]  ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.827      ;
; 0.536  ; SPI:Alex_SPI_Tx|data_count[4]         ; SPI:Alex_SPI_Tx|data_count[4]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 0.827      ;
; 0.578  ; Alex_manual_HPF[5]                    ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.495      ;
; 0.602  ; Alex_manual_HPF[3]                    ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.519      ;
; 0.605  ; Alex_manual_HPF[2]                    ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.522      ;
; 0.607  ; Alex_manual_HPF[4]                    ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.524      ;
; 0.609  ; Alex_manual_HPF[1]                    ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.526      ;
; 0.644  ; SPI_ALEX_HANDSHAKE.ad1[10]            ; SPI_Alex_data[10]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644  ; SPI_ALEX_HANDSHAKE.ad0[14]            ; SPI_ALEX_HANDSHAKE.ad1[14]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 0.935      ;
; 0.644  ; SPI_ALEX_HANDSHAKE.ad0[23]            ; SPI_ALEX_HANDSHAKE.ad1[23]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644  ; SPI_ALEX_HANDSHAKE.ad0[8]             ; SPI_ALEX_HANDSHAKE.ad1[8]              ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 0.935      ;
; 0.645  ; SPI_ALEX_HANDSHAKE.ad0[0]             ; SPI_ALEX_HANDSHAKE.ad1[0]              ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.937      ;
; 0.694  ; SPI_Alex_data[4]                      ; SPI:Alex_SPI_Tx|previous_Alex_data[4]  ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 0.985      ;
; 0.695  ; SPI_ALEX_HANDSHAKE.ad0[26]            ; SPI_ALEX_HANDSHAKE.ad1[26]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.987      ;
; 0.698  ; SPI_ALEX_HANDSHAKE.ad1[13]            ; SPI_Alex_data[13]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.990      ;
; 0.698  ; SPI_ALEX_HANDSHAKE.ad0[25]            ; SPI_ALEX_HANDSHAKE.ad1[25]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.990      ;
; 0.700  ; SPI_ALEX_HANDSHAKE.ad1[25]            ; SPI_Alex_data[25]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.992      ;
; 0.704  ; SPI_ALEX_HANDSHAKE.ad0[29]            ; SPI_ALEX_HANDSHAKE.ad1[29]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.067      ; 0.983      ;
; 0.706  ; SPI_ALEX_HANDSHAKE.ad0[13]            ; SPI_ALEX_HANDSHAKE.ad1[13]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 0.998      ;
; 0.707  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.624      ;
; 0.708  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.625      ;
; 0.710  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.627      ;
; 0.710  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.627      ;
; 0.710  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.627      ;
; 0.713  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.675      ; 1.630      ;
; 0.723  ; SPI_ALEX_HANDSHAKE.ad1[20]            ; SPI_Alex_data[20]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 1.015      ;
; 0.724  ; SPI_Alex_data[0]                      ; SPI:Alex_SPI_Tx|previous_Alex_data[0]  ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 1.015      ;
; 0.724  ; SPI_ALEX_HANDSHAKE.ad1[29]            ; SPI_Alex_data[29]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 1.016      ;
; 0.724  ; SPI_ALEX_HANDSHAKE.ad0[10]            ; SPI_ALEX_HANDSHAKE.ad1[10]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 1.016      ;
; 0.726  ; SPI_ALEX_HANDSHAKE.ad1[8]             ; SPI_Alex_data[8]                       ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 1.018      ;
; 0.741  ; SPI_Alex_data[14]                     ; SPI:Alex_SPI_Tx|previous_Alex_data[14] ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 1.033      ;
; 0.756  ; SPI_Alex_data[24]                     ; SPI:Alex_SPI_Tx|previous_Alex_data[24] ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 1.048      ;
; 0.761  ; SPI_Alex_data[10]                     ; SPI:Alex_SPI_Tx|previous_Alex_data[10] ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 1.053      ;
; 0.783  ; SPI:Alex_SPI_Tx|data_count[2]         ; SPI:Alex_SPI_Tx|data_count[2]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 1.074      ;
; 0.783  ; SPI:Alex_SPI_Tx|data_count[1]         ; SPI:Alex_SPI_Tx|data_count[1]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 1.074      ;
; 0.785  ; SPI:Alex_SPI_Tx|data_count[3]         ; SPI:Alex_SPI_Tx|data_count[3]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 1.076      ;
; 0.824  ; SPI:Alex_SPI_Tx|data_count[0]         ; SPI:Alex_SPI_Tx|data_count[0]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.079      ; 1.115      ;
; 0.835  ; SPI:Alex_SPI_Tx|spi_state~4           ; SPI:Alex_SPI_Tx|SPI_clock              ; spc[1]       ; spc[1]      ; 0.000        ; 0.080      ; 1.127      ;
; 0.846  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.764      ;
; 0.848  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.766      ;
; 0.849  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.767      ;
; 0.852  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.770      ;
; 0.853  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.771      ;
; 0.853  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.676      ; 1.771      ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                       ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -0.150 ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 3.653      ; 3.996      ;
; 0.119  ; C122_rst  ; spc[0]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.761      ; 1.122      ;
; 0.202  ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; -0.500       ; 3.653      ; 3.848      ;
; 0.259  ; C122_rst  ; spc[1]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.761      ; 1.262      ;
; 0.467  ; spc[0]    ; spc[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.079      ; 0.758      ;
; 1.095  ; spc[0]    ; spc[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.079      ; 1.386      ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_lrclk_gen:lrgen|BCLK'                                                                                   ;
+-------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.434 ; MOSI~reg0       ; MOSI~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; bit_cnt[2]      ; bit_cnt[2]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; bit_cnt[3]      ; bit_cnt[3]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; TLV~4           ; TLV~4           ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; load[1]         ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; load[0]         ; load[0]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; bit_cnt[1]      ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; bit_cnt[0]      ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; load[2]         ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; SCLK~reg0       ; SCLK~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; nCS~reg0        ; nCS~reg0        ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.746      ;
; 0.465 ; tlv_timeout[0]  ; tlv_timeout[0]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.081      ; 0.758      ;
; 0.538 ; TLV~2           ; SCLK~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 0.850      ;
; 0.731 ; TLV~4           ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.043      ;
; 0.746 ; tlv_timeout[2]  ; tlv_timeout[2]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; tlv_timeout[12] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; tlv_timeout[8]  ; tlv_timeout[8]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; tlv_timeout[6]  ; tlv_timeout[6]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; tlv_timeout[7]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; tlv_timeout[15] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; tlv_timeout[14] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; tlv_timeout[11] ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; tlv_timeout[9]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; tlv_timeout[10] ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; tlv_timeout[4]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; tlv_timeout[13] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; tlv_timeout[17] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; tlv_timeout[20] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; tlv_timeout[3]  ; tlv_timeout[3]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; tlv_timeout[23] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.042      ;
; 0.763 ; load[0]         ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.075      ;
; 0.764 ; tlv_timeout[22] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; tlv_timeout[5]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; load[0]         ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.078      ;
; 0.767 ; tlv_timeout[1]  ; tlv_timeout[1]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.059      ;
; 0.789 ; load[2]         ; load[0]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.101      ;
; 0.794 ; TLV~2           ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.106      ;
; 0.878 ; TLV~3           ; bit_cnt[2]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.190      ;
; 0.944 ; load[1]         ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.256      ;
; 0.961 ; TLV~3           ; SCLK~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.273      ;
; 0.962 ; tlv_timeout[0]  ; tlv_timeout[1]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.254      ;
; 0.963 ; tlv_timeout[16] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.255      ;
; 0.967 ; tlv_timeout[18] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.259      ;
; 0.971 ; tlv_timeout[21] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.263      ;
; 0.980 ; load[1]         ; load[0]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.292      ;
; 1.028 ; TLV~2           ; TLV~4           ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.340      ;
; 1.100 ; tlv_timeout[8]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; tlv_timeout[12] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; tlv_timeout[6]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; tlv_timeout[14] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; tlv_timeout[10] ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; tlv_timeout[2]  ; tlv_timeout[3]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; tlv_timeout[4]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.394      ;
; 1.103 ; tlv_timeout[20] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.395      ;
; 1.107 ; tlv_timeout[11] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; tlv_timeout[7]  ; tlv_timeout[8]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.400      ;
; 1.108 ; tlv_timeout[9]  ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.400      ;
; 1.108 ; tlv_timeout[15] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.400      ;
; 1.109 ; tlv_timeout[1]  ; tlv_timeout[2]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; tlv_timeout[13] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; tlv_timeout[17] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.401      ;
; 1.111 ; tlv_timeout[3]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.403      ;
; 1.116 ; tlv_timeout[11] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; tlv_timeout[15] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; tlv_timeout[7]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; tlv_timeout[9]  ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; tlv_timeout[17] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; tlv_timeout[22] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; tlv_timeout[13] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; tlv_timeout[1]  ; tlv_timeout[3]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.410      ;
; 1.120 ; tlv_timeout[3]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.412      ;
; 1.126 ; tlv_timeout[5]  ; tlv_timeout[6]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.418      ;
; 1.135 ; tlv_timeout[5]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.427      ;
; 1.158 ; TLV~4           ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.470      ;
; 1.160 ; TLV~4           ; bit_cnt[3]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.472      ;
; 1.160 ; TLV~4           ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.472      ;
; 1.168 ; TLV~4           ; bit_cnt[2]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.480      ;
; 1.184 ; TLV~3           ; TLV~2           ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.496      ;
; 1.184 ; TLV~3           ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.496      ;
; 1.184 ; TLV~3           ; bit_cnt[3]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.496      ;
; 1.184 ; TLV~3           ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.496      ;
; 1.195 ; tlv_timeout[19] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.487      ;
; 1.231 ; tlv_timeout[10] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; tlv_timeout[8]  ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.523      ;
; 1.231 ; tlv_timeout[12] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.523      ;
; 1.231 ; TLV~2           ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.543      ;
; 1.232 ; tlv_timeout[6]  ; tlv_timeout[8]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.524      ;
; 1.232 ; tlv_timeout[14] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.524      ;
; 1.232 ; tlv_timeout[2]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; tlv_timeout[4]  ; tlv_timeout[6]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.525      ;
; 1.234 ; tlv_timeout[20] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.526      ;
; 1.234 ; TLV~2           ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.100      ; 1.546      ;
; 1.240 ; tlv_timeout[10] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; tlv_timeout[8]  ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.532      ;
; 1.240 ; tlv_timeout[12] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.532      ;
; 1.241 ; tlv_timeout[14] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.533      ;
; 1.241 ; tlv_timeout[6]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.533      ;
; 1.241 ; tlv_timeout[2]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.533      ;
; 1.242 ; tlv_timeout[4]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.534      ;
; 1.243 ; tlv_timeout[20] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.080      ; 1.535      ;
+-------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'OSC_10MHZ'                                                                                                                           ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.468 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 0.758      ;
; 0.761 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.051      ;
; 0.766 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.056      ;
; 0.797 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.087      ;
; 0.893 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.183      ;
; 0.933 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.223      ;
; 1.127 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.417      ;
; 1.165 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.455      ;
; 1.171 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.461      ;
; 1.178 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.468      ;
; 1.223 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.513      ;
; 1.224 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.514      ;
; 1.285 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.575      ;
; 1.314 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.604      ;
; 1.318 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.608      ;
; 1.362 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.652      ;
; 1.364 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.654      ;
; 1.368 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.658      ;
; 1.428 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.718      ;
; 1.429 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.719      ;
; 1.483 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.773      ;
; 1.484 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.774      ;
; 1.487 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.777      ;
; 1.527 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.817      ;
; 1.532 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.822      ;
; 1.544 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.834      ;
; 1.558 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.848      ;
; 1.586 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.876      ;
; 1.587 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.877      ;
; 1.588 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.878      ;
; 1.626 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.916      ;
; 1.627 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.917      ;
; 1.628 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.918      ;
; 1.665 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.955      ;
; 1.666 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.956      ;
; 1.667 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.957      ;
; 1.670 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.960      ;
; 1.686 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.976      ;
; 1.701 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.991      ;
; 1.702 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 1.992      ;
; 1.726 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.016      ;
; 1.728 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.018      ;
; 1.732 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.022      ;
; 1.766 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.056      ;
; 1.768 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.058      ;
; 1.774 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.064      ;
; 1.775 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.065      ;
; 1.776 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.066      ;
; 1.801 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.091      ;
; 1.805 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.095      ;
; 1.953 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.078      ; 2.243      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'C122_clk'                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.089 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.977      ;
; 3.377 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe73             ; C122_clk     ; C122_clk    ; 8.138        ; -0.083     ; 4.669      ;
; 3.377 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe112            ; C122_clk     ; C122_clk    ; 8.138        ; -0.083     ; 4.669      ;
; 3.435 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe39             ; C122_clk     ; C122_clk    ; 8.138        ; -0.074     ; 4.620      ;
; 3.435 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe40             ; C122_clk     ; C122_clk    ; 8.138        ; -0.074     ; 4.620      ;
; 3.458 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe88             ; C122_clk     ; C122_clk    ; 8.138        ; -0.091     ; 4.580      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe60             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe57             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe54             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe51             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe48             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe45             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe49             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe63             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe66             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe69             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe72             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe75             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe78             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe79             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe81             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.466 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe84             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.602      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT22 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT23 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT21 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT20 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT19 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT18 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT17 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT16 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT15 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT14 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT13 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT12 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT11 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT10 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT9  ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT8  ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT7  ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT6  ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT5  ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT4  ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT3  ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT2  ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT1  ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2           ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT24 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT25 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT26 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT27 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT28 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT29 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT30 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT31 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT32 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT33 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT34 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.477 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT35 ; C122_clk     ; C122_clk    ; 8.138        ; 0.088      ; 4.491      ;
; 3.671 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe13             ; C122_clk     ; C122_clk    ; 8.138        ; 0.430      ; 4.888      ;
; 3.671 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe14             ; C122_clk     ; C122_clk    ; 8.138        ; 0.430      ; 4.888      ;
; 3.688 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 8.138        ; -0.090     ; 4.351      ;
; 3.715 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.343      ;
; 3.715 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.343      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe59             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe62             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe56             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe53             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe50             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe47             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe65             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe68             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe71             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe74             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe77             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe80             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe79             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe83             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe86             ; C122_clk     ; C122_clk    ; 8.138        ; -0.071     ; 4.321      ;
; 3.771 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe58             ; C122_clk     ; C122_clk    ; 8.138        ; -0.070     ; 4.288      ;
; 3.771 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe61             ; C122_clk     ; C122_clk    ; 8.138        ; -0.070     ; 4.288      ;
; 3.771 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe55             ; C122_clk     ; C122_clk    ; 8.138        ; -0.070     ; 4.288      ;
; 3.771 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe49             ; C122_clk     ; C122_clk    ; 8.138        ; -0.070     ; 4.288      ;
; 3.771 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe64             ; C122_clk     ; C122_clk    ; 8.138        ; -0.070     ; 4.288      ;
; 3.771 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe67             ; C122_clk     ; C122_clk    ; 8.138        ; -0.070     ; 4.288      ;
; 3.771 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe70             ; C122_clk     ; C122_clk    ; 8.138        ; -0.070     ; 4.288      ;
; 3.771 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe76             ; C122_clk     ; C122_clk    ; 8.138        ; -0.070     ; 4.288      ;
; 3.771 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe88             ; C122_clk     ; C122_clk    ; 8.138        ; -0.070     ; 4.288      ;
; 3.856 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe37             ; C122_clk     ; C122_clk    ; 8.138        ; -0.120     ; 4.153      ;
; 3.856 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe38             ; C122_clk     ; C122_clk    ; 8.138        ; -0.120     ; 4.153      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe87             ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe90             ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe93             ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe96             ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe99             ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe102            ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe105            ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe108            ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe111            ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
; 3.881 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe114            ; C122_clk     ; C122_clk    ; 8.138        ; -0.063     ; 4.185      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'C122_clk'                                                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.194 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.079      ; 1.485      ;
; 1.194 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe9              ; C122_clk     ; C122_clk    ; 0.000        ; 0.079      ; 1.485      ;
; 1.209 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 0.000        ; 0.080      ; 1.501      ;
; 1.209 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 0.000        ; 0.080      ; 1.501      ;
; 1.411 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 1.704      ;
; 1.411 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 1.704      ;
; 1.429 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 0.000        ; 0.079      ; 1.720      ;
; 1.686 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe82             ; C122_clk     ; C122_clk    ; 0.000        ; 0.080      ; 1.978      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe61             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe55             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe64             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe67             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe70             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe73             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe76             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe85             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe103            ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.704 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe112            ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 1.994      ;
; 1.706 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.082      ; 2.000      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe60             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe57             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe54             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe51             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe48             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe45             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe49             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe63             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe66             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe69             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe72             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe75             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe78             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe81             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.724 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe84             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.014      ;
; 1.735 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe61             ; C122_clk     ; C122_clk    ; 0.000        ; 0.096      ; 2.043      ;
; 1.735 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe55             ; C122_clk     ; C122_clk    ; 0.000        ; 0.096      ; 2.043      ;
; 1.735 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe27             ; C122_clk     ; C122_clk    ; 0.000        ; 0.096      ; 2.043      ;
; 1.735 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe25             ; C122_clk     ; C122_clk    ; 0.000        ; 0.096      ; 2.043      ;
; 1.735 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe67             ; C122_clk     ; C122_clk    ; 0.000        ; 0.096      ; 2.043      ;
; 1.735 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe70             ; C122_clk     ; C122_clk    ; 0.000        ; 0.096      ; 2.043      ;
; 1.735 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe76             ; C122_clk     ; C122_clk    ; 0.000        ; 0.096      ; 2.043      ;
; 1.735 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe79             ; C122_clk     ; C122_clk    ; 0.000        ; 0.096      ; 2.043      ;
; 1.735 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe85             ; C122_clk     ; C122_clk    ; 0.000        ; 0.096      ; 2.043      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT22 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT23 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT21 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT20 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT19 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT18 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT17 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT16 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT15 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT14 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT13 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT12 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT11 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT10 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT9  ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT8  ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT7  ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT6  ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT5  ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT4  ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT3  ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT2  ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT1  ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2           ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT24 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT25 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT26 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT27 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT28 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT29 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT30 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT31 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT32 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT33 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT34 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.761 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT35 ; C122_clk     ; C122_clk    ; 0.000        ; 0.319      ; 1.859      ;
; 1.762 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe9              ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.055      ;
; 1.762 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe10             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.055      ;
; 1.982 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.275      ;
; 2.000 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe39             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.290      ;
; 2.000 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe37             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.290      ;
; 2.000 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe40             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.290      ;
; 2.000 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe31             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.290      ;
; 2.000 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe32             ; C122_clk     ; C122_clk    ; 0.000        ; 0.078      ; 2.290      ;
; 2.003 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 0.000        ; 0.097      ; 2.312      ;
; 2.003 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe41             ; C122_clk     ; C122_clk    ; 0.000        ; 0.097      ; 2.312      ;
; 2.003 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe42             ; C122_clk     ; C122_clk    ; 0.000        ; 0.097      ; 2.312      ;
; 2.003 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe82             ; C122_clk     ; C122_clk    ; 0.000        ; 0.097      ; 2.312      ;
; 2.008 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.301      ;
; 2.008 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.301      ;
; 2.008 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe21             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.301      ;
; 2.008 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe17             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.301      ;
; 2.008 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe18             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.301      ;
; 2.008 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe15             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.301      ;
; 2.008 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe13             ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.301      ;
; 2.008 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe9              ; C122_clk     ; C122_clk    ; 0.000        ; 0.081      ; 2.301      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'OSC_10MHZ'                                                                        ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OSC_10MHZ ; Rise       ; OSC_10MHZ                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|o                       ;
; 0.249  ; 0.249        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|i                       ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference|datad                          ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference|combout                        ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|o                        ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|i                        ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|o                        ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference|combout                        ;
; 0.701  ; 0.701        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference|datad                          ;
; 0.745  ; 0.745        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|i                       ;
; 0.783  ; 0.783        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|o                       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spc[1]'                                                                ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|Rx_load_strobe         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|SPI_clock              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|SPI_data               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|Tx_load_strobe         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|spi_state~2            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|spi_state~3            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|spi_state~4            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.a0                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.a1                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.a2                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[20]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[21]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[22]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[23]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[24]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[25]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[26]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[28]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[29]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[30]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[31]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[20]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[21]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[22]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[23]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[24]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[25]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[26]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[28]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[29]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[30]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[31]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_ack                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[10]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[11]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[12]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[13]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[14]                      ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_lrclk_gen:lrgen|BCLK'                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; MOSI~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; SCLK~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~4               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; nCS~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[9]      ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; MOSI~reg0           ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; SCLK~reg0           ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~2               ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~3               ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~4               ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[0]          ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[1]          ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[2]          ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[3]          ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[0]             ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[1]             ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[2]             ;
; 0.105  ; 0.325        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; nCS~reg0            ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[0]      ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[10]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[11]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[12]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[13]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[14]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[15]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[16]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[17]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[18]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[19]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[1]      ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[20]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[21]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[22]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[23]     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[2]      ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[3]      ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[4]      ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[5]      ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[6]      ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[7]      ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[8]      ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[9]      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; MOSI~reg0|clk       ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; SCLK~reg0|clk       ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~2|clk           ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~3|clk           ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~4|clk           ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[0]|clk      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[1]|clk      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[2]|clk      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[3]|clk      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[0]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[1]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[2]|clk         ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; nCS~reg0|clk        ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[0]|clk  ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[10]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[11]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[12]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[13]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[14]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[15]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[16]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[17]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[18]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[19]|clk ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[1]|clk  ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[20]|clk ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                            ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]                       ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]                       ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]                       ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]|clk                   ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]|clk                   ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|inclk[0] ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|outclk   ;
; 0.456  ; 0.644        ; 0.188          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]                       ;
; 0.456  ; 0.644        ; 0.188          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK|q                ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|outclk   ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]|clk                   ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'C122_clk'                                                              ;
+-------+--------------+----------------+------------+----------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------+----------+------------+---------------------------------------+
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][0]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][0]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][10]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][10]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][11]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][11]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][12]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][12]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][13]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][13]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][14]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][14]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][15]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][15]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][16]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][16]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][17]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][17]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][18]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][18]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][19]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][19]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][1]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][1]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][20]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][20]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][21]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][21]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][22]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][22]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][23]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][23]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][24]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][24]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][25]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][25]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][26]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][26]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][27]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][27]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][28]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][28]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][29]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][29]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][2]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][2]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][30]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][30]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][31]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][31]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][3]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][3]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][4]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][4]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][5]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][5]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][6]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][6]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][7]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][7]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][8]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][8]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][9]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][9]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][0]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][0]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][10]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][10]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][11]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][11]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][12]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][12]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][13]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][13]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][14]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][14]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][15]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][15]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][16]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][16]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][17]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][17]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][18]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][18]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][19]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][19]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][1]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][1]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][20]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][20]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][21]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][21]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][22]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][22]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][23]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][23]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][24]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][24]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][25]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][25]~_Duplicate_1 ;
+-------+--------------+----------------+------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'AUX_CLK'                                                                                               ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; 49.871 ; 49.871       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 49.871 ; 49.871       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 49.896 ; 49.896       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; AUX_CLK~input|o                                                 ;
; 49.934 ; 49.934       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; AUX_CLK~input|i                                                 ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; AUX_CLK~input|i                                                 ;
; 50.065 ; 50.065       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 50.104 ; 50.104       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; AUX_CLK~input|o                                                 ;
; 50.127 ; 50.127       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 50.127 ; 50.127       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 96.000 ; 100.000      ; 4.000          ; Port Rate        ; AUX_CLK ; Rise       ; AUX_CLK                                                         ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; C21           ; C122_clk   ; 5.479 ; 5.867 ; Rise       ; C122_clk        ;
; C24           ; C122_clk   ; 4.232 ; 4.535 ; Rise       ; C122_clk        ;
; CC            ; C122_clk   ; 5.667 ; 5.758 ; Rise       ; C122_clk        ;
; INA[*]        ; C122_clk   ; 3.288 ; 3.480 ; Rise       ; C122_clk        ;
;  INA[0]       ; C122_clk   ; 3.066 ; 3.266 ; Rise       ; C122_clk        ;
;  INA[1]       ; C122_clk   ; 2.763 ; 3.087 ; Rise       ; C122_clk        ;
;  INA[2]       ; C122_clk   ; 2.593 ; 2.884 ; Rise       ; C122_clk        ;
;  INA[3]       ; C122_clk   ; 2.476 ; 2.778 ; Rise       ; C122_clk        ;
;  INA[4]       ; C122_clk   ; 2.244 ; 2.594 ; Rise       ; C122_clk        ;
;  INA[5]       ; C122_clk   ; 2.208 ; 2.478 ; Rise       ; C122_clk        ;
;  INA[6]       ; C122_clk   ; 2.757 ; 3.083 ; Rise       ; C122_clk        ;
;  INA[7]       ; C122_clk   ; 2.568 ; 2.879 ; Rise       ; C122_clk        ;
;  INA[8]       ; C122_clk   ; 3.058 ; 3.286 ; Rise       ; C122_clk        ;
;  INA[9]       ; C122_clk   ; 2.932 ; 3.199 ; Rise       ; C122_clk        ;
;  INA[10]      ; C122_clk   ; 2.805 ; 3.077 ; Rise       ; C122_clk        ;
;  INA[11]      ; C122_clk   ; 3.288 ; 3.480 ; Rise       ; C122_clk        ;
;  INA[12]      ; C122_clk   ; 3.044 ; 3.388 ; Rise       ; C122_clk        ;
;  INA[13]      ; C122_clk   ; 3.049 ; 3.374 ; Rise       ; C122_clk        ;
;  INA[14]      ; C122_clk   ; 3.044 ; 3.411 ; Rise       ; C122_clk        ;
;  INA[15]      ; C122_clk   ; 2.755 ; 3.130 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; C122_clk   ; 5.131 ; 5.460 ; Rise       ; C122_clk        ;
; Merc_ID[*]    ; C122_clk   ; 7.540 ; 7.747 ; Rise       ; C122_clk        ;
;  Merc_ID[0]   ; C122_clk   ; 7.048 ; 7.312 ; Rise       ; C122_clk        ;
;  Merc_ID[1]   ; C122_clk   ; 7.540 ; 7.747 ; Rise       ; C122_clk        ;
;  Merc_ID[2]   ; C122_clk   ; 6.925 ; 7.232 ; Rise       ; C122_clk        ;
; OVERFLOW      ; C122_clk   ; 3.364 ; 3.483 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; spc[1]     ; 5.572 ; 5.840 ; Rise       ; spc[1]          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; C21           ; C122_clk   ; -3.295 ; -3.610 ; Rise       ; C122_clk        ;
; C24           ; C122_clk   ; -3.644 ; -3.913 ; Rise       ; C122_clk        ;
; CC            ; C122_clk   ; -5.053 ; -5.143 ; Rise       ; C122_clk        ;
; INA[*]        ; C122_clk   ; -1.661 ; -1.917 ; Rise       ; C122_clk        ;
;  INA[0]       ; C122_clk   ; -1.777 ; -2.115 ; Rise       ; C122_clk        ;
;  INA[1]       ; C122_clk   ; -2.191 ; -2.499 ; Rise       ; C122_clk        ;
;  INA[2]       ; C122_clk   ; -2.029 ; -2.304 ; Rise       ; C122_clk        ;
;  INA[3]       ; C122_clk   ; -1.918 ; -2.204 ; Rise       ; C122_clk        ;
;  INA[4]       ; C122_clk   ; -1.696 ; -2.028 ; Rise       ; C122_clk        ;
;  INA[5]       ; C122_clk   ; -1.661 ; -1.917 ; Rise       ; C122_clk        ;
;  INA[6]       ; C122_clk   ; -2.188 ; -2.497 ; Rise       ; C122_clk        ;
;  INA[7]       ; C122_clk   ; -2.006 ; -2.302 ; Rise       ; C122_clk        ;
;  INA[8]       ; C122_clk   ; -2.476 ; -2.691 ; Rise       ; C122_clk        ;
;  INA[9]       ; C122_clk   ; -2.356 ; -2.609 ; Rise       ; C122_clk        ;
;  INA[10]      ; C122_clk   ; -2.235 ; -2.492 ; Rise       ; C122_clk        ;
;  INA[11]      ; C122_clk   ; -2.698 ; -2.879 ; Rise       ; C122_clk        ;
;  INA[12]      ; C122_clk   ; -2.463 ; -2.790 ; Rise       ; C122_clk        ;
;  INA[13]      ; C122_clk   ; -2.467 ; -2.776 ; Rise       ; C122_clk        ;
;  INA[14]      ; C122_clk   ; -2.463 ; -2.811 ; Rise       ; C122_clk        ;
;  INA[15]      ; C122_clk   ; -2.186 ; -2.542 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; C122_clk   ; -2.171 ; -2.402 ; Rise       ; C122_clk        ;
; Merc_ID[*]    ; C122_clk   ; -4.398 ; -4.641 ; Rise       ; C122_clk        ;
;  Merc_ID[0]   ; C122_clk   ; -4.398 ; -4.641 ; Rise       ; C122_clk        ;
;  Merc_ID[1]   ; C122_clk   ; -5.148 ; -5.308 ; Rise       ; C122_clk        ;
;  Merc_ID[2]   ; C122_clk   ; -4.562 ; -4.794 ; Rise       ; C122_clk        ;
; OVERFLOW      ; C122_clk   ; -1.644 ; -1.980 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; spc[1]     ; -4.150 ; -4.441 ; Rise       ; spc[1]          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                       ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; A2             ; C122_clk                  ; 9.519  ; 9.342  ; Rise       ; C122_clk                                              ;
; A3             ; C122_clk                  ; 9.306  ; 9.120  ; Rise       ; C122_clk                                              ;
; A4             ; C122_clk                  ; 10.868 ; 10.424 ; Rise       ; C122_clk                                              ;
; A6             ; C122_clk                  ; 9.578  ; 9.252  ; Rise       ; C122_clk                                              ;
; A12            ; C122_clk                  ; 9.103  ; 8.932  ; Rise       ; C122_clk                                              ;
; ATTRLY         ; C122_clk                  ; 7.446  ; 7.279  ; Rise       ; C122_clk                                              ;
; C23            ; C122_clk                  ; 8.324  ; 8.183  ; Rise       ; C122_clk                                              ;
; CDIN           ; C122_clk                  ; 7.583  ; 7.311  ; Rise       ; C122_clk                                              ;
; DEBUG_LED1     ; C122_clk                  ; 7.908  ; 7.750  ; Rise       ; C122_clk                                              ;
; DEBUG_LED2     ; C122_clk                  ; 8.141  ; 7.891  ; Rise       ; C122_clk                                              ;
; DITHER         ; C122_clk                  ; 7.445  ; 7.282  ; Rise       ; C122_clk                                              ;
; LVDS_RXE_N     ; C122_clk                  ; 8.144  ; 7.860  ; Rise       ; C122_clk                                              ;
; LVDS_TXE       ; C122_clk                  ; 8.165  ; 7.878  ; Rise       ; C122_clk                                              ;
; MDOUT[*]       ; C122_clk                  ; 14.809 ; 13.657 ; Rise       ; C122_clk                                              ;
;  MDOUT[0]      ; C122_clk                  ; 12.235 ; 11.270 ; Rise       ; C122_clk                                              ;
;  MDOUT[1]      ; C122_clk                  ; 14.809 ; 13.657 ; Rise       ; C122_clk                                              ;
;  MDOUT[2]      ; C122_clk                  ; 12.833 ; 11.844 ; Rise       ; C122_clk                                              ;
;  MDOUT[3]      ; C122_clk                  ; 13.231 ; 12.203 ; Rise       ; C122_clk                                              ;
; RAND           ; C122_clk                  ; 8.393  ; 8.255  ; Rise       ; C122_clk                                              ;
; TLV320_LRCIN   ; C122_clk                  ; 8.024  ; 7.845  ; Rise       ; C122_clk                                              ;
; TLV320_LRCOUT  ; C122_clk                  ; 7.306  ; 7.261  ; Rise       ; C122_clk                                              ;
; TLV320_MCLK    ; C122_clk                  ; 7.563  ; 7.421  ; Rise       ; C122_clk                                              ;
; FPGA_PLL       ; OSC_10MHZ                 ; 11.995 ; 11.778 ; Rise       ; OSC_10MHZ                                             ;
; TEST1          ; OSC_10MHZ                 ; 10.773 ; 10.621 ; Rise       ; OSC_10MHZ                                             ;
; TEST2          ; OSC_10MHZ                 ; 10.560 ; 10.487 ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.827  ; 5.116  ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.827  ; 5.116  ; Fall       ; OSC_10MHZ                                             ;
; FPGA_PLL       ; AUX_CLK                   ; 6.111  ; 5.853  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ; 4.889  ;        ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.676  ; 4.562  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; AUX_CLK                   ; 6.018  ; 5.803  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ;        ; 4.649  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.583  ; 4.512  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; C122_clk                  ; 7.069  ; 6.811  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ; 3.729  ;        ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.634  ; 5.520  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; FPGA_PLL       ; C122_clk                  ; 6.999  ; 6.734  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ;        ; 3.642  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.564  ; 5.443  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ; 4.115  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                             ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ;        ; 3.888  ; Fall       ; clk_lrclk_gen:clrgen|BCLK                             ;
; MOSI           ; clk_lrclk_gen:lrgen|BCLK  ; 9.698  ; 9.578  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; SCLK           ; clk_lrclk_gen:lrgen|BCLK  ; 10.598 ; 10.598 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; nCS            ; clk_lrclk_gen:lrgen|BCLK  ; 10.273 ; 9.909  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; Rx_load_strobe ; spc[1]                    ; 7.484  ; 7.423  ; Rise       ; spc[1]                                                ;
; SPI_clock      ; spc[1]                    ; 7.480  ; 7.419  ; Rise       ; spc[1]                                                ;
; SPI_data       ; spc[1]                    ; 7.758  ; 7.626  ; Rise       ; spc[1]                                                ;
; Tx_load_strobe ; spc[1]                    ; 7.514  ; 7.468  ; Rise       ; spc[1]                                                ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                     ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                       ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; A2             ; C122_clk                  ; 7.823  ; 7.702  ; Rise       ; C122_clk                                              ;
; A3             ; C122_clk                  ; 8.465  ; 8.298  ; Rise       ; C122_clk                                              ;
; A4             ; C122_clk                  ; 9.244  ; 8.851  ; Rise       ; C122_clk                                              ;
; A6             ; C122_clk                  ; 8.694  ; 8.459  ; Rise       ; C122_clk                                              ;
; A12            ; C122_clk                  ; 8.061  ; 7.935  ; Rise       ; C122_clk                                              ;
; ATTRLY         ; C122_clk                  ; 7.264  ; 7.102  ; Rise       ; C122_clk                                              ;
; C23            ; C122_clk                  ; 8.110  ; 7.972  ; Rise       ; C122_clk                                              ;
; CDIN           ; C122_clk                  ; 7.396  ; 7.133  ; Rise       ; C122_clk                                              ;
; DEBUG_LED1     ; C122_clk                  ; 7.708  ; 7.556  ; Rise       ; C122_clk                                              ;
; DEBUG_LED2     ; C122_clk                  ; 7.928  ; 7.687  ; Rise       ; C122_clk                                              ;
; DITHER         ; C122_clk                  ; 7.262  ; 7.103  ; Rise       ; C122_clk                                              ;
; LVDS_RXE_N     ; C122_clk                  ; 7.576  ; 7.408  ; Rise       ; C122_clk                                              ;
; LVDS_TXE       ; C122_clk                  ; 7.596  ; 7.425  ; Rise       ; C122_clk                                              ;
; MDOUT[*]       ; C122_clk                  ; 9.766  ; 8.815  ; Rise       ; C122_clk                                              ;
;  MDOUT[0]      ; C122_clk                  ; 9.857  ; 8.924  ; Rise       ; C122_clk                                              ;
;  MDOUT[1]      ; C122_clk                  ; 11.541 ; 10.413 ; Rise       ; C122_clk                                              ;
;  MDOUT[2]      ; C122_clk                  ; 9.766  ; 8.827  ; Rise       ; C122_clk                                              ;
;  MDOUT[3]      ; C122_clk                  ; 9.796  ; 8.815  ; Rise       ; C122_clk                                              ;
; RAND           ; C122_clk                  ; 8.173  ; 8.038  ; Rise       ; C122_clk                                              ;
; TLV320_LRCIN   ; C122_clk                  ; 7.820  ; 7.646  ; Rise       ; C122_clk                                              ;
; TLV320_LRCOUT  ; C122_clk                  ; 7.130  ; 7.086  ; Rise       ; C122_clk                                              ;
; TLV320_MCLK    ; C122_clk                  ; 7.378  ; 7.240  ; Rise       ; C122_clk                                              ;
; FPGA_PLL       ; OSC_10MHZ                 ; 11.590 ; 11.333 ; Rise       ; OSC_10MHZ                                             ;
; TEST1          ; OSC_10MHZ                 ; 10.396 ; 10.225 ; Rise       ; OSC_10MHZ                                             ;
; TEST2          ; OSC_10MHZ                 ; 10.214 ; 10.095 ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.755  ; 5.038  ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.755  ; 5.038  ; Fall       ; OSC_10MHZ                                             ;
; FPGA_PLL       ; AUX_CLK                   ; 5.497  ; 5.248  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ; 4.323  ;        ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.121  ; 4.010  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; AUX_CLK                   ; 5.408  ; 5.200  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ;        ; 4.093  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.032  ; 3.962  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; C122_clk                  ; 6.547  ; 6.298  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ; 3.343  ;        ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.171  ; 5.060  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; FPGA_PLL       ; C122_clk                  ; 6.480  ; 6.223  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ;        ; 3.257  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.104  ; 4.985  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ; 4.044  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                             ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ;        ; 3.824  ; Fall       ; clk_lrclk_gen:clrgen|BCLK                             ;
; MOSI           ; clk_lrclk_gen:lrgen|BCLK  ; 9.392  ; 9.276  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; SCLK           ; clk_lrclk_gen:lrgen|BCLK  ; 10.308 ; 10.310 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; nCS            ; clk_lrclk_gen:lrgen|BCLK  ; 9.944  ; 9.593  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; Rx_load_strobe ; spc[1]                    ; 7.266  ; 7.206  ; Rise       ; spc[1]                                                ;
; SPI_clock      ; spc[1]                    ; 7.262  ; 7.202  ; Rise       ; spc[1]                                                ;
; SPI_data       ; spc[1]                    ; 7.528  ; 7.400  ; Rise       ; spc[1]                                                ;
; Tx_load_strobe ; spc[1]                    ; 7.295  ; 7.249  ; Rise       ; spc[1]                                                ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; MULTIPLE_MERC ; MDOUT[0]    ; 10.032 ; 9.861  ; 10.393 ; 10.393 ;
; MULTIPLE_MERC ; MDOUT[1]    ; 12.526 ; 11.380 ; 12.753 ; 11.727 ;
; MULTIPLE_MERC ; MDOUT[2]    ; 9.993  ; 9.201  ; 10.255 ; 9.734  ;
; MULTIPLE_MERC ; MDOUT[3]    ; 10.759 ; 9.792  ; 11.026 ; 10.102 ;
; Merc_ID[0]    ; A2          ; 9.468  ; 9.468  ; 9.595  ; 9.431  ;
; Merc_ID[0]    ; A3          ; 9.283  ; 9.119  ; 9.788  ; 9.788  ;
; Merc_ID[0]    ; A4          ; 9.702  ; 9.702  ; 9.774  ; 9.603  ;
; Merc_ID[0]    ; A6          ; 9.999  ; 9.828  ; 10.458 ; 10.458 ;
; Merc_ID[0]    ; C23         ; 10.179 ; 10.015 ; 10.542 ; 10.542 ;
; Merc_ID[0]    ; LVDS_RXE_N  ;        ; 12.464 ; 13.093 ;        ;
; Merc_ID[0]    ; LVDS_TXE    ;        ; 12.482 ; 13.114 ;        ;
; Merc_ID[0]    ; MDOUT[0]    ; 8.975  ; 8.804  ; 9.414  ; 9.414  ;
; Merc_ID[0]    ; MDOUT[1]    ; 9.296  ; 9.296  ; 9.501  ; 9.330  ;
; Merc_ID[0]    ; MDOUT[2]    ; 9.175  ; 9.004  ; 9.563  ; 9.563  ;
; Merc_ID[0]    ; MDOUT[3]    ; 9.312  ; 9.312  ; 9.427  ; 9.256  ;
; Merc_ID[1]    ; A2          ; 9.647  ; 9.647  ; 9.783  ; 9.619  ;
; Merc_ID[1]    ; A3          ; 9.656  ; 9.656  ; 9.727  ; 9.563  ;
; Merc_ID[1]    ; A4          ; 9.695  ; 9.524  ; 10.207 ; 10.207 ;
; Merc_ID[1]    ; A6          ; 10.794 ; 10.623 ; 11.170 ; 11.170 ;
; Merc_ID[1]    ; C23         ; 10.974 ; 10.810 ; 11.254 ; 11.254 ;
; Merc_ID[1]    ; LVDS_RXE_N  ;        ; 13.259 ; 13.805 ;        ;
; Merc_ID[1]    ; LVDS_TXE    ;        ; 13.277 ; 13.826 ;        ;
; Merc_ID[1]    ; MDOUT[0]    ; 10.005 ; 9.834  ; 10.353 ; 10.353 ;
; Merc_ID[1]    ; MDOUT[1]    ; 10.193 ; 10.022 ; 10.495 ; 10.495 ;
; Merc_ID[1]    ; MDOUT[2]    ; 9.649  ; 9.649  ; 9.874  ; 9.703  ;
; Merc_ID[1]    ; MDOUT[3]    ; 9.641  ; 9.641  ; 9.784  ; 9.613  ;
; Merc_ID[2]    ; A2          ; 9.363  ; 9.199  ; 9.788  ; 9.788  ;
; Merc_ID[2]    ; A3          ; 9.326  ; 9.162  ; 9.781  ; 9.781  ;
; Merc_ID[2]    ; A4          ; 9.558  ; 9.387  ; 9.999  ; 9.999  ;
; Merc_ID[2]    ; A6          ; 10.056 ; 9.885  ; 10.555 ; 10.555 ;
; Merc_ID[2]    ; C23         ; 10.236 ; 10.072 ; 10.639 ; 10.639 ;
; Merc_ID[2]    ; LVDS_RXE_N  ;        ; 12.521 ; 13.190 ;        ;
; Merc_ID[2]    ; LVDS_TXE    ;        ; 12.539 ; 13.211 ;        ;
; Merc_ID[2]    ; MDOUT[0]    ; 9.265  ; 9.094  ; 9.716  ; 9.716  ;
; Merc_ID[2]    ; MDOUT[1]    ; 9.461  ; 9.290  ; 9.880  ; 9.880  ;
; Merc_ID[2]    ; MDOUT[2]    ; 9.451  ; 9.280  ; 9.791  ; 9.791  ;
; Merc_ID[2]    ; MDOUT[3]    ; 9.400  ; 9.229  ; 9.798  ; 9.798  ;
; OVERFLOW      ; DEBUG_LED0  ; 7.033  ;        ;        ; 7.390  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; MULTIPLE_MERC ; MDOUT[0]    ; 9.245  ; 9.245  ; 9.577  ; 9.620  ;
; MULTIPLE_MERC ; MDOUT[1]    ; 9.437  ; 9.437  ; 9.735  ; 9.778  ;
; MULTIPLE_MERC ; MDOUT[2]    ; 8.611  ; 8.611  ; 8.976  ; 9.019  ;
; MULTIPLE_MERC ; MDOUT[3]    ; 8.562  ; 8.562  ; 8.984  ; 9.027  ;
; Merc_ID[0]    ; A2          ; 8.783  ; 8.820  ; 8.894  ; 8.894  ;
; Merc_ID[0]    ; A3          ; 8.611  ; 8.611  ; 9.087  ; 9.124  ;
; Merc_ID[0]    ; A4          ; 8.996  ; 9.039  ; 9.043  ; 9.043  ;
; Merc_ID[0]    ; A6          ; 9.273  ; 9.273  ; 9.722  ; 9.765  ;
; Merc_ID[0]    ; C23         ; 9.456  ; 9.456  ; 9.813  ; 9.850  ;
; Merc_ID[0]    ; LVDS_RXE_N  ;        ; 12.054 ; 12.676 ;        ;
; Merc_ID[0]    ; LVDS_TXE    ;        ; 12.071 ; 12.696 ;        ;
; Merc_ID[0]    ; MDOUT[0]    ; 8.315  ; 8.315  ; 8.735  ; 8.778  ;
; Merc_ID[0]    ; MDOUT[1]    ; 8.622  ; 8.665  ; 8.819  ; 8.819  ;
; Merc_ID[0]    ; MDOUT[2]    ; 8.506  ; 8.506  ; 8.878  ; 8.921  ;
; Merc_ID[0]    ; MDOUT[3]    ; 8.638  ; 8.681  ; 8.747  ; 8.747  ;
; Merc_ID[1]    ; A2          ; 8.955  ; 8.992  ; 9.064  ; 9.064  ;
; Merc_ID[1]    ; A3          ; 8.963  ; 9.000  ; 9.007  ; 9.007  ;
; Merc_ID[1]    ; A4          ; 8.998  ; 8.998  ; 9.478  ; 9.521  ;
; Merc_ID[1]    ; A6          ; 10.025 ; 10.025 ; 10.405 ; 10.448 ;
; Merc_ID[1]    ; C23         ; 10.208 ; 10.208 ; 10.496 ; 10.533 ;
; Merc_ID[1]    ; LVDS_RXE_N  ;        ; 12.806 ; 13.359 ;        ;
; Merc_ID[1]    ; LVDS_TXE    ;        ; 12.823 ; 13.379 ;        ;
; Merc_ID[1]    ; MDOUT[0]    ; 9.304  ; 9.304  ; 9.636  ; 9.679  ;
; Merc_ID[1]    ; MDOUT[1]    ; 9.486  ; 9.486  ; 9.774  ; 9.817  ;
; Merc_ID[1]    ; MDOUT[2]    ; 8.963  ; 9.006  ; 9.178  ; 9.178  ;
; Merc_ID[1]    ; MDOUT[3]    ; 8.954  ; 8.997  ; 9.091  ; 9.091  ;
; Merc_ID[2]    ; A2          ; 8.698  ; 8.698  ; 9.106  ; 9.143  ;
; Merc_ID[2]    ; A3          ; 8.663  ; 8.663  ; 9.100  ; 9.137  ;
; Merc_ID[2]    ; A4          ; 8.876  ; 8.876  ; 9.299  ; 9.342  ;
; Merc_ID[2]    ; A6          ; 9.354  ; 9.354  ; 9.832  ; 9.875  ;
; Merc_ID[2]    ; C23         ; 9.537  ; 9.537  ; 9.923  ; 9.960  ;
; Merc_ID[2]    ; LVDS_RXE_N  ;        ; 12.135 ; 12.786 ;        ;
; Merc_ID[2]    ; LVDS_TXE    ;        ; 12.152 ; 12.806 ;        ;
; Merc_ID[2]    ; MDOUT[0]    ; 8.594  ; 8.594  ; 9.026  ; 9.069  ;
; Merc_ID[2]    ; MDOUT[1]    ; 8.783  ; 8.783  ; 9.184  ; 9.227  ;
; Merc_ID[2]    ; MDOUT[2]    ; 8.772  ; 8.772  ; 9.099  ; 9.142  ;
; Merc_ID[2]    ; MDOUT[3]    ; 8.723  ; 8.723  ; 9.105  ; 9.148  ;
; OVERFLOW      ; DEBUG_LED0  ; 6.870  ;        ;        ; 7.215  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.517 ; 7.517 ; Rise       ; C122_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.053 ; 7.105 ; Rise       ; C122_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.355     ; 7.467     ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.004     ; 7.004     ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                        ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; 98.48 MHz  ; 98.48 MHz       ; C122_clk                  ;                                                               ;
; 212.81 MHz ; 212.81 MHz      ; spc[1]                    ;                                                               ;
; 243.61 MHz ; 243.61 MHz      ; clk_lrclk_gen:lrgen|BCLK  ;                                                               ;
; 393.08 MHz ; 250.0 MHz       ; OSC_10MHZ                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 693.0 MHz  ; 402.09 MHz      ; clk_lrclk_gen:clrgen|BCLK ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; spc[1]                    ; -3.699 ; -203.702      ;
; clk_lrclk_gen:lrgen|BCLK  ; -3.105 ; -85.829       ;
; C122_clk                  ; -2.016 ; -151.261      ;
; OSC_10MHZ                 ; -1.544 ; -10.107       ;
; clk_lrclk_gen:clrgen|BCLK ; -0.825 ; -1.593        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; C122_clk                  ; -0.748 ; -1.275        ;
; spc[1]                    ; -0.359 ; -1.795        ;
; clk_lrclk_gen:clrgen|BCLK ; -0.053 ; -0.053        ;
; clk_lrclk_gen:lrgen|BCLK  ; 0.383  ; 0.000         ;
; OSC_10MHZ                 ; 0.419  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; C122_clk ; 3.367 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; C122_clk ; 1.099 ; 0.000             ;
+----------+-------+-------------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; OSC_10MHZ                 ; -3.000 ; -14.896       ;
; spc[1]                    ; -1.487 ; -183.826      ;
; clk_lrclk_gen:lrgen|BCLK  ; -1.487 ; -55.253       ;
; clk_lrclk_gen:clrgen|BCLK ; -1.487 ; -2.974        ;
; C122_clk                  ; 3.138  ; 0.000         ;
; AUX_CLK                   ; 49.847 ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spc[1]'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.699 ; SPI:Alex_SPI_Tx|data_count[4]          ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.064     ; 4.637      ;
; -3.661 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.432      ;
; -3.661 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.432      ;
; -3.660 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.431      ;
; -3.658 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.429      ;
; -3.658 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.429      ;
; -3.654 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.425      ;
; -3.652 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.423      ;
; -3.652 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.423      ;
; -3.651 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.422      ;
; -3.649 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.420      ;
; -3.649 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.420      ;
; -3.645 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.416      ;
; -3.564 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.338      ;
; -3.564 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.338      ;
; -3.562 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.336      ;
; -3.561 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.335      ;
; -3.559 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.333      ;
; -3.557 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.331      ;
; -3.514 ; SPI_Alex_data[24]                      ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.071     ; 4.445      ;
; -3.440 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.214      ;
; -3.440 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.214      ;
; -3.438 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.212      ;
; -3.437 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.211      ;
; -3.435 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.209      ;
; -3.433 ; C122_frequency_HZ[0][4]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.207      ;
; -3.428 ; SPI:Alex_SPI_Tx|data_count[2]          ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.064     ; 4.366      ;
; -3.404 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.178      ;
; -3.404 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.178      ;
; -3.402 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.176      ;
; -3.401 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.175      ;
; -3.399 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.173      ;
; -3.397 ; C122_frequency_HZ[0][3]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.171      ;
; -3.384 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.306      ;
; -3.368 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.071     ; 4.299      ;
; -3.356 ; SPI_Alex_data[8]                       ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.063     ; 4.295      ;
; -3.355 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.126      ;
; -3.355 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.126      ;
; -3.354 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.125      ;
; -3.352 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.123      ;
; -3.352 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.123      ;
; -3.348 ; C122_frequency_HZ[0][9]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.119      ;
; -3.345 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.267      ;
; -3.297 ; C122_frequency_HZ[0][10]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[3]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.068      ;
; -3.296 ; C122_frequency_HZ[0][11]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[3]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.777      ; 4.067      ;
; -3.264 ; SPI:Alex_SPI_Tx|data_count[0]          ; SPI:Alex_SPI_Tx|SPI_data      ; spc[1]       ; spc[1]      ; 1.000        ; -0.064     ; 4.202      ;
; -3.260 ; SPI_Alex_data[15]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.182      ;
; -3.250 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.024      ;
; -3.250 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.024      ;
; -3.248 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.022      ;
; -3.247 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.021      ;
; -3.245 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.019      ;
; -3.243 ; C122_frequency_HZ[0][5]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.017      ;
; -3.237 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.011      ;
; -3.237 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.011      ;
; -3.235 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.009      ;
; -3.234 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.008      ;
; -3.233 ; SPI:Alex_SPI_Tx|previous_Alex_data[22] ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.155      ;
; -3.232 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.006      ;
; -3.230 ; C122_frequency_HZ[0][1]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 4.004      ;
; -3.222 ; C122_frequency_HZ[0][2]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[3]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.996      ;
; -3.211 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.985      ;
; -3.211 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.985      ;
; -3.209 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.983      ;
; -3.208 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.982      ;
; -3.208 ; SPI_Alex_data[5]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.130      ;
; -3.206 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.980      ;
; -3.204 ; C122_frequency_HZ[0][0]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.978      ;
; -3.204 ; SPI_Alex_data[1]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.126      ;
; -3.204 ; SPI_Alex_data[3]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.126      ;
; -3.175 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[0] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.097      ;
; -3.172 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[2] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.094      ;
; -3.171 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[4] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.093      ;
; -3.170 ; SPI_Alex_data[11]                      ; SPI:Alex_SPI_Tx|data_count[3] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.092      ;
; -3.153 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[0] ; spc[1]       ; spc[1]      ; 1.000        ; -0.071     ; 4.084      ;
; -3.152 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[0] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.074      ;
; -3.149 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[2] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.071      ;
; -3.148 ; multiRx_mode[1]                        ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.787      ; 3.929      ;
; -3.148 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[4] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.070      ;
; -3.147 ; SPI_Alex_data[31]                      ; SPI:Alex_SPI_Tx|data_count[3] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.069      ;
; -3.147 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[2] ; spc[1]       ; spc[1]      ; 1.000        ; -0.071     ; 4.078      ;
; -3.145 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[4] ; spc[1]       ; spc[1]      ; 1.000        ; -0.071     ; 4.076      ;
; -3.145 ; SPI_Alex_data[12]                      ; SPI:Alex_SPI_Tx|data_count[3] ; spc[1]       ; spc[1]      ; 1.000        ; -0.071     ; 4.076      ;
; -3.141 ; C122_frequency_HZ[0][23]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.778      ; 3.913      ;
; -3.141 ; C122_frequency_HZ[0][23]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.778      ; 3.913      ;
; -3.139 ; C122_frequency_HZ[0][23]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.778      ; 3.911      ;
; -3.138 ; C122_frequency_HZ[0][23]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.778      ; 3.910      ;
; -3.137 ; multiRx_mode[1]                        ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.787      ; 3.918      ;
; -3.136 ; C122_frequency_HZ[0][23]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.778      ; 3.908      ;
; -3.135 ; multiRx_mode[1]                        ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.787      ; 3.916      ;
; -3.134 ; multiRx_mode[1]                        ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.787      ; 3.915      ;
; -3.134 ; multiRx_mode[1]                        ; SPI_ALEX_HANDSHAKE.ad0[1]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.787      ; 3.915      ;
; -3.134 ; multiRx_mode[1]                        ; SPI_ALEX_HANDSHAKE.ad0[4]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.787      ; 3.915      ;
; -3.134 ; C122_frequency_HZ[0][23]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.778      ; 3.906      ;
; -3.127 ; SPI_Alex_data[6]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.080     ; 4.049      ;
; -3.123 ; SPI_Alex_data[8]                       ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.071     ; 4.054      ;
; -3.115 ; SPI_Alex_data[13]                      ; SPI:Alex_SPI_Tx|data_count[1] ; spc[1]       ; spc[1]      ; 1.000        ; -0.071     ; 4.046      ;
; -3.107 ; C122_frequency_HZ[0][6]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[12]    ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.881      ;
; -3.107 ; C122_frequency_HZ[0][6]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[2]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.881      ;
; -3.105 ; C122_frequency_HZ[0][6]~_Duplicate_2   ; SPI_ALEX_HANDSHAKE.ad0[5]     ; C122_clk     ; spc[1]      ; 0.002        ; 0.780      ; 3.879      ;
+--------+----------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_lrclk_gen:lrgen|BCLK'                                                                                    ;
+--------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.105 ; tlv_timeout[19] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.105 ; tlv_timeout[19] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.036      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.090 ; tlv_timeout[22] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.021      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -3.087 ; tlv_timeout[18] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 4.018      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.959 ; tlv_timeout[16] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.890      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.862 ; tlv_timeout[20] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.793      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.815 ; tlv_timeout[11] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.746      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.814 ; tlv_timeout[8]  ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.745      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.746 ; tlv_timeout[13] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.677      ;
; -2.744 ; tlv_timeout[17] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.675      ;
; -2.744 ; tlv_timeout[17] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.675      ;
; -2.744 ; tlv_timeout[17] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.675      ;
; -2.744 ; tlv_timeout[17] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.071     ; 3.675      ;
+--------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'C122_clk'                                                                                                ;
+--------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.016 ; C122_frequency_HZ[3][0]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][1]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][2]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][3]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][4]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][5]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][6]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][7]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][8]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][9]  ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][10] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][11] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][12] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][13] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][14] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][15] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][16] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -2.016 ; C122_frequency_HZ[3][17] ; C122_sync_phase_word[3][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.184     ;
; -1.977 ; C122_frequency_HZ[3][0]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][1]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][2]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][3]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][4]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][5]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][6]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][7]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][8]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][9]  ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][10] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][11] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][12] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][13] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][14] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][15] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][16] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.977 ; C122_frequency_HZ[3][17] ; C122_sync_phase_word[3][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.145     ;
; -1.890 ; C122_frequency_HZ[3][0]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][1]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][2]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][3]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][4]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][5]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][6]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][7]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][8]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][9]  ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][10] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][11] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][12] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][13] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][14] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][15] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][16] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.890 ; C122_frequency_HZ[3][17] ; C122_sync_phase_word[3][28] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.058     ;
; -1.851 ; C122_frequency_HZ[3][0]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][1]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][2]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][3]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][4]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][5]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][6]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][7]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][8]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][9]  ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][10] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][11] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][12] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][13] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][14] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][15] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][16] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.851 ; C122_frequency_HZ[3][17] ; C122_sync_phase_word[3][29] ; C122_clk     ; C122_clk    ; 8.138        ; 0.038      ; 10.019     ;
; -1.834 ; C122_frequency_HZ[1][18] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][19] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][20] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][21] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][22] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][23] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][24] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][25] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][26] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][27] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][28] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][29] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][30] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.834 ; C122_frequency_HZ[1][31] ; C122_sync_phase_word[1][31] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.021     ;
; -1.819 ; C122_frequency_HZ[1][18] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][19] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][20] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][21] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][22] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][23] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][24] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][25] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][26] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][27] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][28] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][29] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][30] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
; -1.819 ; C122_frequency_HZ[1][31] ; C122_sync_phase_word[1][30] ; C122_clk     ; C122_clk    ; 8.138        ; 0.057      ; 10.006     ;
+--------+--------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'OSC_10MHZ'                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.544 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.476      ;
; -1.540 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.472      ;
; -1.484 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.416      ;
; -1.462 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.394      ;
; -1.462 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.394      ;
; -1.459 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.391      ;
; -1.453 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.385      ;
; -1.438 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.370      ;
; -1.437 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.369      ;
; -1.434 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.366      ;
; -1.413 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.345      ;
; -1.402 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.334      ;
; -1.369 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.301      ;
; -1.357 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.289      ;
; -1.338 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.270      ;
; -1.330 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.262      ;
; -1.327 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.259      ;
; -1.325 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.257      ;
; -1.311 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.243      ;
; -1.296 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.228      ;
; -1.275 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.207      ;
; -1.242 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.174      ;
; -1.154 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.086      ;
; -1.143 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.075      ;
; -1.143 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.075      ;
; -1.121 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.053      ;
; -1.118 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.050      ;
; -1.118 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.050      ;
; -1.100 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 2.032      ;
; -1.014 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.946      ;
; -1.014 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.946      ;
; -1.011 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.943      ;
; -1.011 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.943      ;
; -0.834 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.766      ;
; -0.831 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.763      ;
; -0.831 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.763      ;
; -0.764 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.696      ;
; -0.764 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.696      ;
; -0.764 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.696      ;
; -0.758 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.690      ;
; -0.755 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.687      ;
; -0.629 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.561      ;
; -0.618 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.550      ;
; -0.613 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.545      ;
; -0.612 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.544      ;
; -0.534 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.466      ;
; -0.265 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.197      ;
; -0.231 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.163      ;
; -0.230 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.162      ;
; -0.215 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.147      ;
; -0.149 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.070     ; 1.081      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                       ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -0.825 ; C122_rst  ; spc[1]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.002        ; 0.438      ; 1.257      ;
; -0.768 ; C122_rst  ; spc[0]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.002        ; 0.438      ; 1.200      ;
; -0.443 ; spc[0]    ; spc[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 1.000        ; -0.071     ; 1.374      ;
; 0.161  ; spc[0]    ; spc[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 1.000        ; -0.071     ; 0.770      ;
; 0.280  ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 0.500        ; 3.205      ; 3.667      ;
; 0.530  ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 1.000        ; 3.205      ; 3.917      ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'C122_clk'                                                                                                                                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                                                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.748 ; clk_lrclk_gen:clrgen|BCLK                                                                      ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                                ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; 2.763      ; 2.480      ;
; -0.527 ; clk_lrclk_gen:lrgen|BCLK                                                                       ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                                 ; clk_lrclk_gen:lrgen|BCLK  ; C122_clk    ; 0.000        ; 2.767      ; 2.705      ;
; -0.400 ; clk_lrclk_gen:clrgen|BCLK                                                                      ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                                ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; 2.763      ; 2.828      ;
; -0.130 ; clk_lrclk_gen:lrgen|BCLK                                                                       ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                                 ; clk_lrclk_gen:lrgen|BCLK  ; C122_clk    ; 0.000        ; 2.767      ; 3.102      ;
; 0.231  ; temp_ADC[0]                                                                                    ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][8]                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 2.979      ; 3.405      ;
; 0.245  ; temp_ADC[0]                                                                                    ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][5]                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 2.980      ; 3.420      ;
; 0.257  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[16]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 2.985      ; 3.437      ;
; 0.267  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[12]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 2.990      ; 3.452      ;
; 0.274  ; C122_DFS1                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[6]                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 2.991      ; 3.460      ;
; 0.279  ; C122_DFS0                                                                                      ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_I1|out_data[17]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 3.193      ; 3.667      ;
; 0.283  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[21]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 2.970      ; 3.448      ;
; 0.284  ; temp_ADC[9]                                                                                    ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|Y[0][14]                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 3.164      ; 3.643      ;
; 0.289  ; C122_DFS0                                                                                      ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_I1|out_data[9]                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 3.190      ; 3.674      ;
; 0.291  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[6]                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 2.991      ; 3.477      ;
; 0.300  ; temp_ADC[14]                                                                                   ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|X[0][19]                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 2.947      ; 3.442      ;
; 0.315  ; temp_ADC[0]                                                                                    ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|X[0][5]                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 2.980      ; 3.490      ;
; 0.324  ; C122_DFS1                                                                                      ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_I1|out_data[16]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 3.186      ; 3.705      ;
; 0.334  ; C122_DFS1                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[3]                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 2.976      ; 3.505      ;
; 0.349  ; C122_sync_phase_word[3][20]                                                                    ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|phase[21]                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 3.181      ; 3.725      ;
; 0.349  ; temp_ADC[7]                                                                                    ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][12]                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 2.951      ; 3.495      ;
; 0.354  ; temp_ADC[0]                                                                                    ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][10]                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 2.979      ; 3.528      ;
; 0.359  ; temp_ADC[9]                                                                                    ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|Y[0][19]                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 3.149      ; 3.703      ;
; 0.364  ; C122_sync_phase_word[3][20]                                                                    ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|phase[20]                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 3.182      ; 3.741      ;
; 0.368  ; C122_DFS1                                                                                      ; memreceiver:MDC[1].Merc_rcv|varcic:varcic_inst_Q1|out_data[4]                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 3.584      ; 4.147      ;
; 0.370  ; temp_ADC[8]                                                                                    ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|Y[0][13]                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 3.153      ; 3.718      ;
; 0.381  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[15]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 2.979      ; 3.555      ;
; 0.383  ; temp_ADC[9]                                                                                    ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|Y[0][15]                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 3.162      ; 3.740      ;
; 0.388  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[5]                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 2.982      ; 3.565      ;
; 0.394  ; C122_DFS1                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[12]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 2.976      ; 3.565      ;
; 0.394  ; temp_ADC[7]                                                                                    ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|X[0][12]                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 3.163      ; 3.752      ;
; 0.400  ; temp_ADC[0]                                                                                    ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|X[0][5]                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 3.189      ; 3.784      ;
; 0.401  ; temp_ADC[0]                                                                                    ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][9]                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 2.979      ; 3.575      ;
; 0.402  ; NWire_xmit:SPD|NW_state~3                                                                      ; NWire_xmit:SPD|NW_state~3                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; gate[1]                                                                                        ; gate[1]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|TLV_state~4                                                                        ; I2S_xmit:LR|TLV_state~4                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|bit_count[3]                                                                       ; I2S_xmit:LR|bit_count[3]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|bit_count[0]                                                                       ; I2S_xmit:LR|bit_count[0]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; NWire_rcv:LRAudio|TB_state~2                                                                   ; NWire_rcv:LRAudio|TB_state~2                                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[17]                                                                      ; I2S_xmit:LR|last_data[17]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[0]                                                                       ; I2S_xmit:LR|last_data[0]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[16]                                                                      ; I2S_xmit:LR|last_data[16]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[11]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 2.979      ; 3.576      ;
; 0.402  ; C122_rst_cnt[10]                                                                               ; C122_rst_cnt[10]                                                                                                                                                                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; NWire_xmit:M_IQ|dly_cnt[25]                                                                    ; NWire_xmit:M_IQ|dly_cnt[25]                                                                                                                                                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|full_dff   ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|full_dff                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; clk_lrclk_gen:clrgen|LRCLK                                                                     ; clk_lrclk_gen:clrgen|LRCLK                                                                                                                                                               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; NWire_xmit:ser_no4|NW_state~3                                                                  ; NWire_xmit:ser_no4|NW_state~3                                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; NWire_xmit:ser_no3|NW_state~3                                                                  ; NWire_xmit:ser_no3|NW_state~3                                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; NWire_xmit:M_IQ|iack                                                                           ; NWire_xmit:M_IQ|iack                                                                                                                                                                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; gate[2]                                                                                        ; gate[2]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; gate[3]                                                                                        ; gate[3]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[31]                                                                      ; I2S_xmit:LR|last_data[31]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[15]                                                                      ; I2S_xmit:LR|last_data[15]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[30]                                                                      ; I2S_xmit:LR|last_data[30]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[14]                                                                      ; I2S_xmit:LR|last_data[14]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[29]                                                                      ; I2S_xmit:LR|last_data[29]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[13]                                                                      ; I2S_xmit:LR|last_data[13]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[28]                                                                      ; I2S_xmit:LR|last_data[28]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[12]                                                                      ; I2S_xmit:LR|last_data[12]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[27]                                                                      ; I2S_xmit:LR|last_data[27]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[11]                                                                      ; I2S_xmit:LR|last_data[11]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[26]                                                                      ; I2S_xmit:LR|last_data[26]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[10]                                                                      ; I2S_xmit:LR|last_data[10]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[25]                                                                      ; I2S_xmit:LR|last_data[25]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[9]                                                                       ; I2S_xmit:LR|last_data[9]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[24]                                                                      ; I2S_xmit:LR|last_data[24]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[8]                                                                       ; I2S_xmit:LR|last_data[8]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[23]                                                                      ; I2S_xmit:LR|last_data[23]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[7]                                                                       ; I2S_xmit:LR|last_data[7]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[22]                                                                      ; I2S_xmit:LR|last_data[22]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[6]                                                                       ; I2S_xmit:LR|last_data[6]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[21]                                                                      ; I2S_xmit:LR|last_data[21]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[5]                                                                       ; I2S_xmit:LR|last_data[5]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[20]                                                                      ; I2S_xmit:LR|last_data[20]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[4]                                                                       ; I2S_xmit:LR|last_data[4]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[19]                                                                      ; I2S_xmit:LR|last_data[19]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[3]                                                                       ; I2S_xmit:LR|last_data[3]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[18]                                                                      ; I2S_xmit:LR|last_data[18]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[2]                                                                       ; I2S_xmit:LR|last_data[2]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; I2S_xmit:LR|last_data[1]                                                                       ; I2S_xmit:LR|last_data[1]                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.406  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[11]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 2.969      ; 3.570      ;
; 0.415  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[23]                                                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 2.988      ; 3.598      ;
; 0.415  ; C122_DFS1                                                                                      ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_Q1|out_data[0]                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 3.188      ; 3.798      ;
; 0.416  ; counter[0]                                                                                     ; counter[0]                                                                                                                                                                               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.073      ; 0.684      ;
; 0.417  ; NWire_xmit:ser_no2|bcnt[0]                                                                     ; NWire_xmit:ser_no2|bcnt[0]                                                                                                                                                               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; C122_rst_cnt[0]                                                                                ; C122_rst_cnt[0]                                                                                                                                                                          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; NWire_xmit:M_IQ|dly_cnt[0]                                                                     ; NWire_xmit:M_IQ|dly_cnt[0]                                                                                                                                                               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                                                               ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                                                                                                                                                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; NWire_xmit:ser_no|bcnt[0]                                                                      ; NWire_xmit:ser_no|bcnt[0]                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|rd_ptr_lsb ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|rd_ptr_lsb                                                                                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; NWire_xmit:M_IQ|bcnt[0]                                                                        ; NWire_xmit:M_IQ|bcnt[0]                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; temp_ADC[9]                                                                                    ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][14]                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 2.951      ; 3.563      ;
; 0.418  ; NWire_xmit:SPD|bcnt[0]                                                                         ; NWire_xmit:SPD|bcnt[0]                                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; NWire_xmit:ser_no4|bcnt[0]                                                                     ; NWire_xmit:ser_no4|bcnt[0]                                                                                                                                                               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; NWire_xmit:ser_no3|bcnt[0]                                                                     ; NWire_xmit:ser_no3|bcnt[0]                                                                                                                                                               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.071      ; 0.684      ;
; 0.425  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[0]                            ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.417      ; 1.072      ;
; 0.426  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[5]                            ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.417      ; 1.073      ;
; 0.427  ; C122_DFS0                                                                                      ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[8]                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 2.990      ; 3.612      ;
; 0.428  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[2]                            ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.417      ; 1.075      ;
; 0.429  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[6]                            ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.417      ; 1.076      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spc[1]'                                                                                                                           ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.359 ; C122_ATTEN[0]                         ; SPI_ALEX_HANDSHAKE.ad0[14]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 0.908      ;
; -0.359 ; C122_TX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[25]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 0.908      ;
; -0.355 ; C122_ATTEN[1]                         ; SPI_ALEX_HANDSHAKE.ad0[13]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 0.912      ;
; -0.329 ; C122_TX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[26]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 0.938      ;
; -0.328 ; C122_TX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[24]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 0.939      ;
; -0.183 ; C122_TX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[25]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.084      ;
; -0.177 ; C122_TX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[24]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.090      ;
; -0.163 ; C122_TX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[26]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.104      ;
; -0.059 ; C122_RX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[9]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.208      ;
; -0.006 ; C122_RX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[10]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.261      ;
; 0.050  ; Alex_manual_LPF[0]                    ; SPI_ALEX_HANDSHAKE.ad0[20]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 0.909      ;
; 0.055  ; Alex_manual_LPF[3]                    ; SPI_ALEX_HANDSHAKE.ad0[23]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 0.914      ;
; 0.098  ; C122_Rout                             ; SPI_ALEX_HANDSHAKE.ad0[11]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 0.957      ;
; 0.103  ; C122_Alex_req                         ; SPI_ALEX_HANDSHAKE.a0                  ; C122_clk     ; spc[1]      ; 0.000        ; 0.560      ; 0.888      ;
; 0.152  ; C122_RX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[8]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.419      ;
; 0.221  ; C122_RX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[8]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.488      ;
; 0.222  ; C122_RX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[10]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.489      ;
; 0.260  ; C122_PTT_out                          ; SPI_ALEX_HANDSHAKE.ad0[15]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.119      ;
; 0.260  ; C122_RX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[9]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.527      ;
; 0.292  ; C122_PTT_out                          ; SPI_ALEX_HANDSHAKE.ad0[28]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.151      ;
; 0.296  ; Alex_manual_LPF[2]                    ; SPI_ALEX_HANDSHAKE.ad0[22]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.155      ;
; 0.299  ; Alex_manual_LPF[6]                    ; SPI_ALEX_HANDSHAKE.ad0[31]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.158      ;
; 0.306  ; Alex_manual_LPF[5]                    ; SPI_ALEX_HANDSHAKE.ad0[30]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.165      ;
; 0.312  ; LPF_select:Alex_LPF_select|LPF[4]     ; SPI_ALEX_HANDSHAKE.ad0[29]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.579      ;
; 0.320  ; LPF_select:Alex_LPF_select|LPF[1]     ; SPI_ALEX_HANDSHAKE.ad0[21]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.587      ;
; 0.324  ; Alex_manual_LPF[1]                    ; SPI_ALEX_HANDSHAKE.ad0[21]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.183      ;
; 0.327  ; LPF_select:Alex_LPF_select|LPF[6]     ; SPI_ALEX_HANDSHAKE.ad0[31]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.594      ;
; 0.329  ; Alex_manual_LPF[4]                    ; SPI_ALEX_HANDSHAKE.ad0[29]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.188      ;
; 0.342  ; LPF_select:Alex_LPF_select|LPF[5]     ; SPI_ALEX_HANDSHAKE.ad0[30]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.609      ;
; 0.377  ; LPF_select:Alex_LPF_select|LPF[2]     ; SPI_ALEX_HANDSHAKE.ad0[22]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 1.644      ;
; 0.378  ; Alex_manual_HPF[0]                    ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 1.049      ; 1.652      ;
; 0.381  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[20]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.240      ;
; 0.381  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[23]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.240      ;
; 0.395  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[22]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.254      ;
; 0.397  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[29]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.256      ;
; 0.399  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[30]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.258      ;
; 0.399  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[21]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.258      ;
; 0.401  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[31]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.260      ;
; 0.402  ; SPI:Alex_SPI_Tx|SPI_data              ; SPI:Alex_SPI_Tx|SPI_data               ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 0.669      ;
; 0.403  ; SPI:Alex_SPI_Tx|spi_state~4           ; SPI:Alex_SPI_Tx|spi_state~4            ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; SPI:Alex_SPI_Tx|SPI_clock             ; SPI:Alex_SPI_Tx|SPI_clock              ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; SPI:Alex_SPI_Tx|Rx_load_strobe        ; SPI:Alex_SPI_Tx|Rx_load_strobe         ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.446  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.304      ;
; 0.446  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.304      ;
; 0.446  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.304      ;
; 0.449  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.307      ;
; 0.451  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.309      ;
; 0.451  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.309      ;
; 0.453  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[3]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.312      ;
; 0.470  ; SPI_ALEX_HANDSHAKE.ad0[9]             ; SPI_ALEX_HANDSHAKE.ad1[9]              ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.736      ;
; 0.470  ; SPI_ALEX_HANDSHAKE.ad0[22]            ; SPI_ALEX_HANDSHAKE.ad1[22]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.736      ;
; 0.471  ; SPI_ALEX_HANDSHAKE.ad1[26]            ; SPI_Alex_data[26]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.737      ;
; 0.471  ; SPI_ALEX_HANDSHAKE.ad0[24]            ; SPI_ALEX_HANDSHAKE.ad1[24]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.737      ;
; 0.472  ; SPI_ALEX_HANDSHAKE.ad1[21]            ; SPI_Alex_data[21]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.738      ;
; 0.472  ; SPI_ALEX_HANDSHAKE.ad0[21]            ; SPI_ALEX_HANDSHAKE.ad1[21]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.738      ;
; 0.473  ; SPI_ALEX_HANDSHAKE.ad1[22]            ; SPI_Alex_data[22]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.739      ;
; 0.481  ; Alex_manual_HPF[5]                    ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.339      ;
; 0.492  ; SPI:Alex_SPI_Tx|data_count[4]         ; SPI:Alex_SPI_Tx|data_count[4]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 0.759      ;
; 0.496  ; Alex_manual_HPF[3]                    ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.354      ;
; 0.498  ; Alex_manual_HPF[2]                    ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.356      ;
; 0.500  ; Alex_manual_HPF[4]                    ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.358      ;
; 0.502  ; SPI_Alex_data[2]                      ; SPI:Alex_SPI_Tx|previous_Alex_data[2]  ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 0.769      ;
; 0.505  ; Alex_manual_HPF[1]                    ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.363      ;
; 0.593  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.451      ;
; 0.595  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.453      ;
; 0.596  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.454      ;
; 0.596  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.454      ;
; 0.597  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.455      ;
; 0.598  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.633      ; 1.456      ;
; 0.600  ; SPI_ALEX_HANDSHAKE.ad0[14]            ; SPI_ALEX_HANDSHAKE.ad1[14]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.866      ;
; 0.600  ; SPI_ALEX_HANDSHAKE.ad0[8]             ; SPI_ALEX_HANDSHAKE.ad1[8]              ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.866      ;
; 0.601  ; SPI_ALEX_HANDSHAKE.ad1[10]            ; SPI_Alex_data[10]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.867      ;
; 0.601  ; SPI_ALEX_HANDSHAKE.ad0[23]            ; SPI_ALEX_HANDSHAKE.ad1[23]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.867      ;
; 0.602  ; SPI_ALEX_HANDSHAKE.ad0[0]             ; SPI_ALEX_HANDSHAKE.ad1[0]              ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.868      ;
; 0.613  ; SPI_Alex_data[4]                      ; SPI:Alex_SPI_Tx|previous_Alex_data[4]  ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 0.880      ;
; 0.621  ; SPI_ALEX_HANDSHAKE.ad0[26]            ; SPI_ALEX_HANDSHAKE.ad1[26]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.887      ;
; 0.623  ; SPI_ALEX_HANDSHAKE.ad0[29]            ; SPI_ALEX_HANDSHAKE.ad1[29]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.063      ; 0.881      ;
; 0.624  ; SPI_ALEX_HANDSHAKE.ad0[25]            ; SPI_ALEX_HANDSHAKE.ad1[25]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.890      ;
; 0.632  ; SPI_ALEX_HANDSHAKE.ad0[13]            ; SPI_ALEX_HANDSHAKE.ad1[13]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.898      ;
; 0.643  ; SPI_Alex_data[0]                      ; SPI:Alex_SPI_Tx|previous_Alex_data[0]  ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 0.910      ;
; 0.645  ; SPI_ALEX_HANDSHAKE.ad1[20]            ; SPI_Alex_data[20]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.911      ;
; 0.645  ; SPI_ALEX_HANDSHAKE.ad0[10]            ; SPI_ALEX_HANDSHAKE.ad1[10]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.911      ;
; 0.646  ; SPI_ALEX_HANDSHAKE.ad1[13]            ; SPI_Alex_data[13]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.912      ;
; 0.646  ; SPI_ALEX_HANDSHAKE.ad1[29]            ; SPI_Alex_data[29]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.912      ;
; 0.648  ; SPI_ALEX_HANDSHAKE.ad1[25]            ; SPI_Alex_data[25]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.914      ;
; 0.648  ; SPI_ALEX_HANDSHAKE.ad1[8]             ; SPI_Alex_data[8]                       ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.914      ;
; 0.659  ; SPI_Alex_data[14]                     ; SPI:Alex_SPI_Tx|previous_Alex_data[14] ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.925      ;
; 0.673  ; SPI_Alex_data[24]                     ; SPI:Alex_SPI_Tx|previous_Alex_data[24] ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 0.940      ;
; 0.680  ; SPI_Alex_data[10]                     ; SPI:Alex_SPI_Tx|previous_Alex_data[10] ; spc[1]       ; spc[1]      ; 0.000        ; 0.071      ; 0.946      ;
; 0.728  ; SPI:Alex_SPI_Tx|data_count[2]         ; SPI:Alex_SPI_Tx|data_count[2]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 0.995      ;
; 0.729  ; SPI:Alex_SPI_Tx|data_count[1]         ; SPI:Alex_SPI_Tx|data_count[1]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 0.996      ;
; 0.731  ; SPI:Alex_SPI_Tx|data_count[3]         ; SPI:Alex_SPI_Tx|data_count[3]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 0.998      ;
; 0.735  ; LPF_select:Alex_LPF_select|LPF[0]     ; SPI_ALEX_HANDSHAKE.ad0[20]             ; C122_clk     ; spc[1]      ; 0.000        ; 1.042      ; 2.002      ;
; 0.765  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.624      ;
; 0.767  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.626      ;
; 0.769  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.628      ;
; 0.770  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.629      ;
; 0.770  ; SPI:Alex_SPI_Tx|data_count[0]         ; SPI:Alex_SPI_Tx|data_count[0]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.072      ; 1.037      ;
; 0.771  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.630      ;
; 0.772  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.634      ; 1.631      ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                        ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -0.053 ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 3.359      ; 3.761      ;
; 0.125  ; C122_rst  ; spc[0]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.687      ; 1.037      ;
; 0.190  ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; -0.500       ; 3.359      ; 3.504      ;
; 0.263  ; C122_rst  ; spc[1]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.687      ; 1.175      ;
; 0.418  ; spc[0]    ; spc[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.071      ; 0.684      ;
; 1.014  ; spc[0]    ; spc[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.071      ; 1.280      ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_lrclk_gen:lrgen|BCLK'                                                                                    ;
+-------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.383 ; MOSI~reg0       ; MOSI~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; bit_cnt[2]      ; bit_cnt[2]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; bit_cnt[3]      ; bit_cnt[3]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; TLV~4           ; TLV~4           ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; load[1]         ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; load[0]         ; load[0]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; bit_cnt[1]      ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; bit_cnt[0]      ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; load[2]         ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; SCLK~reg0       ; SCLK~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; nCS~reg0        ; nCS~reg0        ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.669      ;
; 0.417 ; tlv_timeout[0]  ; tlv_timeout[0]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.684      ;
; 0.502 ; TLV~2           ; SCLK~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.788      ;
; 0.657 ; TLV~4           ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.943      ;
; 0.693 ; tlv_timeout[12] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 0.959      ;
; 0.694 ; tlv_timeout[7]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; tlv_timeout[9]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; tlv_timeout[10] ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; tlv_timeout[4]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; tlv_timeout[2]  ; tlv_timeout[2]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; tlv_timeout[14] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; tlv_timeout[11] ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; tlv_timeout[8]  ; tlv_timeout[8]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; tlv_timeout[6]  ; tlv_timeout[6]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; tlv_timeout[15] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; tlv_timeout[17] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 0.962      ;
; 0.698 ; tlv_timeout[13] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; tlv_timeout[20] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; tlv_timeout[23] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 0.964      ;
; 0.700 ; tlv_timeout[3]  ; tlv_timeout[3]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.967      ;
; 0.711 ; tlv_timeout[22] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; load[0]         ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.997      ;
; 0.711 ; load[0]         ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 0.997      ;
; 0.712 ; tlv_timeout[5]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.979      ;
; 0.717 ; tlv_timeout[1]  ; tlv_timeout[1]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 0.984      ;
; 0.728 ; load[2]         ; load[0]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.014      ;
; 0.740 ; TLV~2           ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.026      ;
; 0.808 ; TLV~3           ; bit_cnt[2]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.094      ;
; 0.854 ; tlv_timeout[0]  ; tlv_timeout[1]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; tlv_timeout[21] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.145      ;
; 0.880 ; tlv_timeout[18] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.146      ;
; 0.880 ; TLV~3           ; SCLK~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.166      ;
; 0.883 ; load[1]         ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.169      ;
; 0.884 ; tlv_timeout[16] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.150      ;
; 0.901 ; load[1]         ; load[0]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.187      ;
; 0.923 ; TLV~2           ; TLV~4           ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.209      ;
; 1.013 ; tlv_timeout[1]  ; tlv_timeout[2]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.280      ;
; 1.013 ; tlv_timeout[9]  ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.280      ;
; 1.013 ; tlv_timeout[7]  ; tlv_timeout[8]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; tlv_timeout[11] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; tlv_timeout[17] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.281      ;
; 1.015 ; tlv_timeout[15] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.281      ;
; 1.017 ; tlv_timeout[12] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.283      ;
; 1.017 ; tlv_timeout[2]  ; tlv_timeout[3]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; tlv_timeout[13] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.283      ;
; 1.018 ; tlv_timeout[10] ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; tlv_timeout[8]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; tlv_timeout[3]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; tlv_timeout[14] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.285      ;
; 1.019 ; tlv_timeout[4]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; tlv_timeout[6]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.287      ;
; 1.022 ; tlv_timeout[20] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.288      ;
; 1.028 ; tlv_timeout[1]  ; tlv_timeout[3]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; tlv_timeout[9]  ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; tlv_timeout[7]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; tlv_timeout[5]  ; tlv_timeout[6]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; tlv_timeout[11] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; tlv_timeout[17] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; tlv_timeout[15] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.296      ;
; 1.032 ; tlv_timeout[13] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.298      ;
; 1.033 ; TLV~4           ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.319      ;
; 1.034 ; tlv_timeout[3]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.301      ;
; 1.035 ; TLV~4           ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.321      ;
; 1.035 ; tlv_timeout[22] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.301      ;
; 1.046 ; tlv_timeout[5]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.313      ;
; 1.060 ; tlv_timeout[19] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.326      ;
; 1.061 ; TLV~4           ; bit_cnt[3]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.347      ;
; 1.075 ; TLV~4           ; bit_cnt[2]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.361      ;
; 1.088 ; TLV~3           ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.374      ;
; 1.090 ; TLV~3           ; bit_cnt[3]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.376      ;
; 1.090 ; TLV~3           ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.376      ;
; 1.091 ; TLV~3           ; TLV~2           ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.377      ;
; 1.114 ; tlv_timeout[12] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.380      ;
; 1.114 ; tlv_timeout[2]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.381      ;
; 1.114 ; tlv_timeout[10] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.381      ;
; 1.116 ; tlv_timeout[4]  ; tlv_timeout[6]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.383      ;
; 1.116 ; tlv_timeout[8]  ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.383      ;
; 1.116 ; tlv_timeout[14] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.382      ;
; 1.117 ; tlv_timeout[6]  ; tlv_timeout[8]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.384      ;
; 1.119 ; tlv_timeout[20] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.385      ;
; 1.135 ; tlv_timeout[1]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.402      ;
; 1.135 ; tlv_timeout[9]  ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.402      ;
; 1.135 ; tlv_timeout[7]  ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.402      ;
; 1.136 ; TLV~2           ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.422      ;
; 1.136 ; tlv_timeout[11] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.403      ;
; 1.137 ; tlv_timeout[17] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.403      ;
; 1.137 ; tlv_timeout[15] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.403      ;
; 1.138 ; TLV~2           ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.091      ; 1.424      ;
; 1.139 ; tlv_timeout[12] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.071      ; 1.405      ;
; 1.139 ; tlv_timeout[2]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.072      ; 1.406      ;
+-------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'OSC_10MHZ'                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.419 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 0.684      ;
; 0.709 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 0.974      ;
; 0.711 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 0.976      ;
; 0.747 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.012      ;
; 0.823 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.088      ;
; 0.854 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.119      ;
; 1.029 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.294      ;
; 1.079 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.344      ;
; 1.085 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.350      ;
; 1.103 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.368      ;
; 1.145 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.410      ;
; 1.147 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.412      ;
; 1.161 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.426      ;
; 1.227 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.492      ;
; 1.231 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.496      ;
; 1.285 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.550      ;
; 1.286 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.551      ;
; 1.287 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.552      ;
; 1.287 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.552      ;
; 1.328 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.593      ;
; 1.329 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.594      ;
; 1.329 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.594      ;
; 1.331 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.596      ;
; 1.397 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.662      ;
; 1.403 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.668      ;
; 1.409 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.674      ;
; 1.423 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.688      ;
; 1.443 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.708      ;
; 1.445 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.710      ;
; 1.445 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.710      ;
; 1.478 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.743      ;
; 1.480 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.745      ;
; 1.480 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.745      ;
; 1.518 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.783      ;
; 1.518 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.783      ;
; 1.519 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.784      ;
; 1.520 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.785      ;
; 1.543 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.808      ;
; 1.546 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.811      ;
; 1.556 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.821      ;
; 1.583 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.848      ;
; 1.584 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.849      ;
; 1.585 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.850      ;
; 1.618 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.883      ;
; 1.619 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.884      ;
; 1.619 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.884      ;
; 1.620 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.885      ;
; 1.620 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.885      ;
; 1.629 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.894      ;
; 1.630 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 1.895      ;
; 1.743 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.070      ; 2.008      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'C122_clk'                                                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.367 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 4.712      ;
; 3.627 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe73             ; C122_clk     ; C122_clk    ; 8.138        ; -0.073     ; 4.430      ;
; 3.627 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe112            ; C122_clk     ; C122_clk    ; 8.138        ; -0.073     ; 4.430      ;
; 3.683 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe39             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.386      ;
; 3.683 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe40             ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.386      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe60             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe57             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe54             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe51             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe48             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe45             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe49             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe63             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe66             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe69             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe72             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe75             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe78             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe79             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe81             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.715 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe84             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.362      ;
; 3.729 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe88             ; C122_clk     ; C122_clk    ; 8.138        ; -0.080     ; 4.321      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT22 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT23 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT21 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT20 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT19 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT18 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT17 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT16 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT15 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT14 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT13 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT12 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT11 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT10 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT9  ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT8  ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT7  ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT6  ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT5  ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT4  ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT3  ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT2  ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT1  ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2           ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT24 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT25 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT26 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT27 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT28 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT29 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT30 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT31 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT32 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT33 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT34 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.737 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT35 ; C122_clk     ; C122_clk    ; 8.138        ; 0.077      ; 4.237      ;
; 3.870 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe13             ; C122_clk     ; C122_clk    ; 8.138        ; 0.421      ; 4.681      ;
; 3.870 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe14             ; C122_clk     ; C122_clk    ; 8.138        ; 0.421      ; 4.681      ;
; 3.917 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 8.138        ; -0.062     ; 4.151      ;
; 3.917 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 8.138        ; -0.062     ; 4.151      ;
; 3.950 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 8.138        ; -0.079     ; 4.101      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe59             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe62             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe56             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe53             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe50             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe47             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe65             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe68             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe71             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe74             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe77             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe80             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe79             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe83             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 3.986 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe86             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.086      ;
; 4.019 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe58             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.053      ;
; 4.019 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe61             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.053      ;
; 4.019 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe55             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.053      ;
; 4.019 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe49             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.053      ;
; 4.019 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe64             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.053      ;
; 4.019 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe67             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.053      ;
; 4.019 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe70             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.053      ;
; 4.019 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe76             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.053      ;
; 4.019 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe88             ; C122_clk     ; C122_clk    ; 8.138        ; -0.058     ; 4.053      ;
; 4.084 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe37             ; C122_clk     ; C122_clk    ; 8.138        ; -0.104     ; 3.942      ;
; 4.084 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe38             ; C122_clk     ; C122_clk    ; 8.138        ; -0.104     ; 3.942      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe37             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe38             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe21             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe19             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe17             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe18             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe15             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
; 4.124 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe16             ; C122_clk     ; C122_clk    ; 8.138        ; -0.051     ; 3.955      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'C122_clk'                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.099 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.071      ; 1.365      ;
; 1.099 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe9              ; C122_clk     ; C122_clk    ; 0.000        ; 0.071      ; 1.365      ;
; 1.113 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 0.000        ; 0.071      ; 1.379      ;
; 1.113 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 0.000        ; 0.071      ; 1.379      ;
; 1.265 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.072      ; 1.532      ;
; 1.265 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 0.000        ; 0.072      ; 1.532      ;
; 1.291 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 0.000        ; 0.071      ; 1.557      ;
; 1.511 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe82             ; C122_clk     ; C122_clk    ; 0.000        ; 0.071      ; 1.777      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe61             ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe55             ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe64             ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe67             ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe70             ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe73             ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe76             ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe85             ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe103            ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.521 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe112            ; C122_clk     ; C122_clk    ; 0.000        ; 0.069      ; 1.785      ;
; 1.524 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.074      ; 1.793      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe60             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe57             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe54             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe51             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe48             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe45             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe49             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe63             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe66             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe69             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe72             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe75             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe78             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe81             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.538 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe84             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 1.803      ;
; 1.547 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe61             ; C122_clk     ; C122_clk    ; 0.000        ; 0.086      ; 1.828      ;
; 1.547 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe55             ; C122_clk     ; C122_clk    ; 0.000        ; 0.086      ; 1.828      ;
; 1.547 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe27             ; C122_clk     ; C122_clk    ; 0.000        ; 0.086      ; 1.828      ;
; 1.547 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe25             ; C122_clk     ; C122_clk    ; 0.000        ; 0.086      ; 1.828      ;
; 1.547 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe67             ; C122_clk     ; C122_clk    ; 0.000        ; 0.086      ; 1.828      ;
; 1.547 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe70             ; C122_clk     ; C122_clk    ; 0.000        ; 0.086      ; 1.828      ;
; 1.547 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe76             ; C122_clk     ; C122_clk    ; 0.000        ; 0.086      ; 1.828      ;
; 1.547 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe79             ; C122_clk     ; C122_clk    ; 0.000        ; 0.086      ; 1.828      ;
; 1.547 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe85             ; C122_clk     ; C122_clk    ; 0.000        ; 0.086      ; 1.828      ;
; 1.589 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe9              ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 1.857      ;
; 1.589 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe10             ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 1.857      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT22 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT23 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT21 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT20 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT19 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT18 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT17 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT16 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT15 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT14 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT13 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT12 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT11 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT10 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT9  ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT8  ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT7  ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT6  ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT5  ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT4  ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT3  ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT2  ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT1  ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2           ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT24 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT25 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT26 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT27 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT28 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT29 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT30 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT31 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT32 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT33 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT34 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.595 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT35 ; C122_clk     ; C122_clk    ; 0.000        ; 0.273      ; 1.667      ;
; 1.774 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 0.000        ; 0.072      ; 2.041      ;
; 1.781 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe39             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 2.046      ;
; 1.781 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe37             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 2.046      ;
; 1.781 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe40             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 2.046      ;
; 1.781 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe31             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 2.046      ;
; 1.781 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe32             ; C122_clk     ; C122_clk    ; 0.000        ; 0.070      ; 2.046      ;
; 1.787 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 0.000        ; 0.087      ; 2.069      ;
; 1.787 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe41             ; C122_clk     ; C122_clk    ; 0.000        ; 0.087      ; 2.069      ;
; 1.787 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe42             ; C122_clk     ; C122_clk    ; 0.000        ; 0.087      ; 2.069      ;
; 1.787 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe82             ; C122_clk     ; C122_clk    ; 0.000        ; 0.087      ; 2.069      ;
; 1.790 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 2.058      ;
; 1.790 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 2.058      ;
; 1.790 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe21             ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 2.058      ;
; 1.790 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe17             ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 2.058      ;
; 1.790 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe18             ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 2.058      ;
; 1.790 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe15             ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 2.058      ;
; 1.790 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe13             ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 2.058      ;
; 1.790 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe9              ; C122_clk     ; C122_clk    ; 0.000        ; 0.073      ; 2.058      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'OSC_10MHZ'                                                                         ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OSC_10MHZ ; Rise       ; OSC_10MHZ                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|o                       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|i                       ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference|datad                          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference|combout                        ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|o                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|i                        ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|o                        ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 0.724  ; 0.724        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference|combout                        ;
; 0.769  ; 0.769        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference|datad                          ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|i                       ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|o                       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spc[1]'                                                                 ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|Rx_load_strobe         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|SPI_clock              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|SPI_data               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|Tx_load_strobe         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|spi_state~2            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|spi_state~3            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|spi_state~4            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.a0                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.a1                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.a2                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[20]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[21]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[22]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[23]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[24]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[25]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[26]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[28]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[29]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[30]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[31]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[20]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[21]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[22]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[23]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[24]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[25]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[26]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[28]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[29]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[30]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[31]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_ack                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[10]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[11]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[12]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[13]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[14]                      ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_lrclk_gen:lrgen|BCLK'                                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; MOSI~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; SCLK~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~4               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; nCS~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[9]      ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; MOSI~reg0           ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; SCLK~reg0           ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~2               ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~3               ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~4               ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[0]          ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[1]          ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[2]          ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[3]          ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[0]             ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[1]             ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[2]             ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; nCS~reg0            ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[10]     ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[11]     ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[1]      ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[2]      ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[3]      ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[4]      ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[5]      ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[6]      ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[7]      ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[8]      ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[9]      ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[0]      ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[12]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[13]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[14]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[15]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[16]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[17]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[18]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[19]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[20]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[21]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[22]     ;
; 0.035  ; 0.251        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[23]     ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; MOSI~reg0|clk       ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; SCLK~reg0|clk       ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~2|clk           ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~3|clk           ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~4|clk           ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[0]|clk      ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[1]|clk      ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[2]|clk      ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[3]|clk      ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[0]|clk         ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[1]|clk         ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[2]|clk         ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; nCS~reg0|clk        ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[10]|clk ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[11]|clk ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[1]|clk  ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[2]|clk  ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[3]|clk  ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[4]|clk  ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[5]|clk  ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[6]|clk  ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[7]|clk  ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[8]|clk  ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[9]|clk  ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[0]|clk  ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[12]|clk ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]                       ;
; 0.056  ; 0.272        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]                       ;
; 0.056  ; 0.272        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]                       ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]|clk                   ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]|clk                   ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|inclk[0] ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK|q                ;
; 0.534  ; 0.718        ; 0.184          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]                       ;
; 0.534  ; 0.718        ; 0.184          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]                       ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|inclk[0] ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|outclk   ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]|clk                   ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'C122_clk'                                                               ;
+-------+--------------+----------------+------------+----------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------+----------+------------+---------------------------------------+
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][0]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][0]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][10]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][10]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][11]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][11]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][12]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][12]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][13]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][13]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][14]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][14]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][15]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][15]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][16]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][16]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][17]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][17]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][18]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][18]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][19]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][19]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][1]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][1]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][20]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][20]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][21]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][21]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][22]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][22]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][23]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][23]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][24]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][24]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][25]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][25]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][26]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][26]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][27]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][27]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][28]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][28]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][29]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][29]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][2]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][2]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][30]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][30]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][31]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][31]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][3]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][3]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][4]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][4]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][5]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][5]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][6]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][6]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][7]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][7]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][8]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][8]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][9]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[0][9]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][0]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][0]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][10]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][10]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][11]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][11]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][12]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][12]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][13]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][13]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][14]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][14]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][15]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][15]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][16]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][16]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][17]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][17]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][18]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][18]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][19]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][19]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][1]               ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][1]~_Duplicate_1  ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][20]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][20]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][21]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][21]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][22]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][22]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][23]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][23]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][24]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][24]~_Duplicate_1 ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][25]              ;
; 3.138 ; 8.138        ; 5.000          ; Min Period ; C122_clk ; Rise       ; C122_frequency_HZ[1][25]~_Duplicate_1 ;
+-------+--------------+----------------+------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'AUX_CLK'                                                                                                ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; 49.847 ; 49.847       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 49.847 ; 49.847       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 49.896 ; 49.896       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; AUX_CLK~input|o                                                 ;
; 49.926 ; 49.926       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; AUX_CLK~input|i                                                 ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; AUX_CLK~input|i                                                 ;
; 50.073 ; 50.073       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 50.104 ; 50.104       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; AUX_CLK~input|o                                                 ;
; 50.153 ; 50.153       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 50.153 ; 50.153       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 96.000 ; 100.000      ; 4.000          ; Port Rate        ; AUX_CLK ; Rise       ; AUX_CLK                                                         ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; C21           ; C122_clk   ; 4.977 ; 5.283 ; Rise       ; C122_clk        ;
; C24           ; C122_clk   ; 3.903 ; 3.971 ; Rise       ; C122_clk        ;
; CC            ; C122_clk   ; 5.266 ; 5.088 ; Rise       ; C122_clk        ;
; INA[*]        ; C122_clk   ; 3.025 ; 3.014 ; Rise       ; C122_clk        ;
;  INA[0]       ; C122_clk   ; 2.795 ; 2.819 ; Rise       ; C122_clk        ;
;  INA[1]       ; C122_clk   ; 2.482 ; 2.673 ; Rise       ; C122_clk        ;
;  INA[2]       ; C122_clk   ; 2.341 ; 2.489 ; Rise       ; C122_clk        ;
;  INA[3]       ; C122_clk   ; 2.229 ; 2.385 ; Rise       ; C122_clk        ;
;  INA[4]       ; C122_clk   ; 2.001 ; 2.217 ; Rise       ; C122_clk        ;
;  INA[5]       ; C122_clk   ; 1.960 ; 2.111 ; Rise       ; C122_clk        ;
;  INA[6]       ; C122_clk   ; 2.476 ; 2.673 ; Rise       ; C122_clk        ;
;  INA[7]       ; C122_clk   ; 2.314 ; 2.495 ; Rise       ; C122_clk        ;
;  INA[8]       ; C122_clk   ; 2.812 ; 2.837 ; Rise       ; C122_clk        ;
;  INA[9]       ; C122_clk   ; 2.666 ; 2.775 ; Rise       ; C122_clk        ;
;  INA[10]      ; C122_clk   ; 2.568 ; 2.665 ; Rise       ; C122_clk        ;
;  INA[11]      ; C122_clk   ; 3.025 ; 3.014 ; Rise       ; C122_clk        ;
;  INA[12]      ; C122_clk   ; 2.768 ; 2.930 ; Rise       ; C122_clk        ;
;  INA[13]      ; C122_clk   ; 2.764 ; 2.942 ; Rise       ; C122_clk        ;
;  INA[14]      ; C122_clk   ; 2.753 ; 2.984 ; Rise       ; C122_clk        ;
;  INA[15]      ; C122_clk   ; 2.488 ; 2.712 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; C122_clk   ; 4.668 ; 4.939 ; Rise       ; C122_clk        ;
; Merc_ID[*]    ; C122_clk   ; 7.119 ; 7.117 ; Rise       ; C122_clk        ;
;  Merc_ID[0]   ; C122_clk   ; 6.621 ; 6.703 ; Rise       ; C122_clk        ;
;  Merc_ID[1]   ; C122_clk   ; 7.119 ; 7.117 ; Rise       ; C122_clk        ;
;  Merc_ID[2]   ; C122_clk   ; 6.496 ; 6.613 ; Rise       ; C122_clk        ;
; OVERFLOW      ; C122_clk   ; 3.102 ; 2.996 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; spc[1]     ; 5.048 ; 5.270 ; Rise       ; spc[1]          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; C21           ; C122_clk   ; -3.039 ; -3.124 ; Rise       ; C122_clk        ;
; C24           ; C122_clk   ; -3.364 ; -3.417 ; Rise       ; C122_clk        ;
; CC            ; C122_clk   ; -4.710 ; -4.542 ; Rise       ; C122_clk        ;
; INA[*]        ; C122_clk   ; -1.471 ; -1.607 ; Rise       ; C122_clk        ;
;  INA[0]       ; C122_clk   ; -1.597 ; -1.789 ; Rise       ; C122_clk        ;
;  INA[1]       ; C122_clk   ; -1.971 ; -2.145 ; Rise       ; C122_clk        ;
;  INA[2]       ; C122_clk   ; -1.835 ; -1.968 ; Rise       ; C122_clk        ;
;  INA[3]       ; C122_clk   ; -1.728 ; -1.869 ; Rise       ; C122_clk        ;
;  INA[4]       ; C122_clk   ; -1.510 ; -1.708 ; Rise       ; C122_clk        ;
;  INA[5]       ; C122_clk   ; -1.471 ; -1.607 ; Rise       ; C122_clk        ;
;  INA[6]       ; C122_clk   ; -1.966 ; -2.145 ; Rise       ; C122_clk        ;
;  INA[7]       ; C122_clk   ; -1.811 ; -1.975 ; Rise       ; C122_clk        ;
;  INA[8]       ; C122_clk   ; -2.288 ; -2.303 ; Rise       ; C122_clk        ;
;  INA[9]       ; C122_clk   ; -2.148 ; -2.244 ; Rise       ; C122_clk        ;
;  INA[10]      ; C122_clk   ; -2.055 ; -2.139 ; Rise       ; C122_clk        ;
;  INA[11]      ; C122_clk   ; -2.493 ; -2.474 ; Rise       ; C122_clk        ;
;  INA[12]      ; C122_clk   ; -2.246 ; -2.393 ; Rise       ; C122_clk        ;
;  INA[13]      ; C122_clk   ; -2.243 ; -2.405 ; Rise       ; C122_clk        ;
;  INA[14]      ; C122_clk   ; -2.232 ; -2.446 ; Rise       ; C122_clk        ;
;  INA[15]      ; C122_clk   ; -1.978 ; -2.184 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; C122_clk   ; -1.964 ; -2.050 ; Rise       ; C122_clk        ;
; Merc_ID[*]    ; C122_clk   ; -3.976 ; -4.095 ; Rise       ; C122_clk        ;
;  Merc_ID[0]   ; C122_clk   ; -3.976 ; -4.095 ; Rise       ; C122_clk        ;
;  Merc_ID[1]   ; C122_clk   ; -4.708 ; -4.700 ; Rise       ; C122_clk        ;
;  Merc_ID[2]   ; C122_clk   ; -4.156 ; -4.216 ; Rise       ; C122_clk        ;
; OVERFLOW      ; C122_clk   ; -1.460 ; -1.669 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; spc[1]     ; -3.759 ; -3.976 ; Rise       ; spc[1]          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                       ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; A2             ; C122_clk                  ; 9.130  ; 8.809  ; Rise       ; C122_clk                                              ;
; A3             ; C122_clk                  ; 8.908  ; 8.593  ; Rise       ; C122_clk                                              ;
; A4             ; C122_clk                  ; 10.489 ; 9.756  ; Rise       ; C122_clk                                              ;
; A6             ; C122_clk                  ; 9.161  ; 8.612  ; Rise       ; C122_clk                                              ;
; A12            ; C122_clk                  ; 8.702  ; 8.481  ; Rise       ; C122_clk                                              ;
; ATTRLY         ; C122_clk                  ; 7.130  ; 6.837  ; Rise       ; C122_clk                                              ;
; C23            ; C122_clk                  ; 7.996  ; 7.656  ; Rise       ; C122_clk                                              ;
; CDIN           ; C122_clk                  ; 7.276  ; 6.876  ; Rise       ; C122_clk                                              ;
; DEBUG_LED1     ; C122_clk                  ; 7.597  ; 7.268  ; Rise       ; C122_clk                                              ;
; DEBUG_LED2     ; C122_clk                  ; 7.826  ; 7.376  ; Rise       ; C122_clk                                              ;
; DITHER         ; C122_clk                  ; 7.132  ; 6.845  ; Rise       ; C122_clk                                              ;
; LVDS_RXE_N     ; C122_clk                  ; 7.770  ; 7.381  ; Rise       ; C122_clk                                              ;
; LVDS_TXE       ; C122_clk                  ; 7.790  ; 7.398  ; Rise       ; C122_clk                                              ;
; MDOUT[*]       ; C122_clk                  ; 14.268 ; 12.741 ; Rise       ; C122_clk                                              ;
;  MDOUT[0]      ; C122_clk                  ; 11.747 ; 10.431 ; Rise       ; C122_clk                                              ;
;  MDOUT[1]      ; C122_clk                  ; 14.268 ; 12.741 ; Rise       ; C122_clk                                              ;
;  MDOUT[2]      ; C122_clk                  ; 12.307 ; 10.949 ; Rise       ; C122_clk                                              ;
;  MDOUT[3]      ; C122_clk                  ; 12.697 ; 11.284 ; Rise       ; C122_clk                                              ;
; RAND           ; C122_clk                  ; 8.050  ; 7.718  ; Rise       ; C122_clk                                              ;
; TLV320_LRCIN   ; C122_clk                  ; 7.683  ; 7.348  ; Rise       ; C122_clk                                              ;
; TLV320_LRCOUT  ; C122_clk                  ; 6.984  ; 6.828  ; Rise       ; C122_clk                                              ;
; TLV320_MCLK    ; C122_clk                  ; 7.222  ; 6.995  ; Rise       ; C122_clk                                              ;
; FPGA_PLL       ; OSC_10MHZ                 ; 11.444 ; 10.968 ; Rise       ; OSC_10MHZ                                             ;
; TEST1          ; OSC_10MHZ                 ; 10.284 ; 9.904  ; Rise       ; OSC_10MHZ                                             ;
; TEST2          ; OSC_10MHZ                 ; 10.059 ; 9.798  ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.635  ; 5.051  ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.635  ; 5.051  ; Fall       ; OSC_10MHZ                                             ;
; FPGA_PLL       ; AUX_CLK                   ; 6.117  ; 5.675  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ; 4.957  ;        ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.732  ; 4.505  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; AUX_CLK                   ; 5.979  ; 5.575  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ;        ; 4.516  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.594  ; 4.405  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; C122_clk                  ; 6.904  ; 6.461  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ; 3.679  ;        ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.519  ; 5.291  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; FPGA_PLL       ; C122_clk                  ; 6.798  ; 6.349  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ;        ; 3.577  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.413  ; 5.179  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ; 4.060  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                             ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ;        ; 3.728  ; Fall       ; clk_lrclk_gen:clrgen|BCLK                             ;
; MOSI           ; clk_lrclk_gen:lrgen|BCLK  ; 9.267  ; 8.990  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; SCLK           ; clk_lrclk_gen:lrgen|BCLK  ; 10.169 ; 10.031 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; nCS            ; clk_lrclk_gen:lrgen|BCLK  ; 9.819  ; 9.283  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; Rx_load_strobe ; spc[1]                    ; 7.135  ; 7.031  ; Rise       ; spc[1]                                                ;
; SPI_clock      ; spc[1]                    ; 7.134  ; 7.015  ; Rise       ; spc[1]                                                ;
; SPI_data       ; spc[1]                    ; 7.413  ; 7.200  ; Rise       ; spc[1]                                                ;
; Tx_load_strobe ; spc[1]                    ; 7.159  ; 7.079  ; Rise       ; spc[1]                                                ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                     ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                       ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; A2             ; C122_clk                  ; 7.494  ; 7.215  ; Rise       ; C122_clk                                              ;
; A3             ; C122_clk                  ; 8.083  ; 7.765  ; Rise       ; C122_clk                                              ;
; A4             ; C122_clk                  ; 8.886  ; 8.226  ; Rise       ; C122_clk                                              ;
; A6             ; C122_clk                  ; 8.310  ; 7.942  ; Rise       ; C122_clk                                              ;
; A12            ; C122_clk                  ; 7.613  ; 7.430  ; Rise       ; C122_clk                                              ;
; ATTRLY         ; C122_clk                  ; 6.962  ; 6.679  ; Rise       ; C122_clk                                              ;
; C23            ; C122_clk                  ; 7.797  ; 7.469  ; Rise       ; C122_clk                                              ;
; CDIN           ; C122_clk                  ; 7.104  ; 6.718  ; Rise       ; C122_clk                                              ;
; DEBUG_LED1     ; C122_clk                  ; 7.412  ; 7.095  ; Rise       ; C122_clk                                              ;
; DEBUG_LED2     ; C122_clk                  ; 7.628  ; 7.195  ; Rise       ; C122_clk                                              ;
; DITHER         ; C122_clk                  ; 6.963  ; 6.685  ; Rise       ; C122_clk                                              ;
; LVDS_RXE_N     ; C122_clk                  ; 7.278  ; 6.950  ; Rise       ; C122_clk                                              ;
; LVDS_TXE       ; C122_clk                  ; 7.297  ; 6.966  ; Rise       ; C122_clk                                              ;
; MDOUT[*]       ; C122_clk                  ; 9.284  ; 8.233  ; Rise       ; C122_clk                                              ;
;  MDOUT[0]      ; C122_clk                  ; 9.392  ; 8.325  ; Rise       ; C122_clk                                              ;
;  MDOUT[1]      ; C122_clk                  ; 11.056 ; 9.838  ; Rise       ; C122_clk                                              ;
;  MDOUT[2]      ; C122_clk                  ; 9.284  ; 8.233  ; Rise       ; C122_clk                                              ;
;  MDOUT[3]      ; C122_clk                  ; 9.413  ; 8.248  ; Rise       ; C122_clk                                              ;
; RAND           ; C122_clk                  ; 7.845  ; 7.524  ; Rise       ; C122_clk                                              ;
; TLV320_LRCIN   ; C122_clk                  ; 7.494  ; 7.171  ; Rise       ; C122_clk                                              ;
; TLV320_LRCOUT  ; C122_clk                  ; 6.824  ; 6.672  ; Rise       ; C122_clk                                              ;
; TLV320_MCLK    ; C122_clk                  ; 7.052  ; 6.833  ; Rise       ; C122_clk                                              ;
; FPGA_PLL       ; OSC_10MHZ                 ; 10.991 ; 10.609 ; Rise       ; OSC_10MHZ                                             ;
; TEST1          ; OSC_10MHZ                 ; 9.934  ; 9.545  ; Rise       ; OSC_10MHZ                                             ;
; TEST2          ; OSC_10MHZ                 ; 9.664  ; 9.488  ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.571  ; 4.976  ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.571  ; 4.976  ; Fall       ; OSC_10MHZ                                             ;
; FPGA_PLL       ; AUX_CLK                   ; 5.565  ; 5.140  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ; 4.451  ;        ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.238  ; 4.019  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; AUX_CLK                   ; 5.435  ; 5.045  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ;        ; 4.029  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.108  ; 3.924  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; C122_clk                  ; 6.434  ; 6.006  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ; 3.340  ;        ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.107  ; 4.885  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; FPGA_PLL       ; C122_clk                  ; 6.332  ; 5.899  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ;        ; 3.240  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.005  ; 4.778  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ; 3.991  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                             ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ;        ; 3.671  ; Fall       ; clk_lrclk_gen:clrgen|BCLK                             ;
; MOSI           ; clk_lrclk_gen:lrgen|BCLK  ; 8.980  ; 8.713  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; SCLK           ; clk_lrclk_gen:lrgen|BCLK  ; 9.897  ; 9.767  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; nCS            ; clk_lrclk_gen:lrgen|BCLK  ; 9.509  ; 8.994  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; Rx_load_strobe ; spc[1]                    ; 6.934  ; 6.832  ; Rise       ; spc[1]                                                ;
; SPI_clock      ; spc[1]                    ; 6.932  ; 6.817  ; Rise       ; spc[1]                                                ;
; SPI_data       ; spc[1]                    ; 7.199  ; 6.993  ; Rise       ; spc[1]                                                ;
; Tx_load_strobe ; spc[1]                    ; 6.955  ; 6.876  ; Rise       ; spc[1]                                                ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; MULTIPLE_MERC ; MDOUT[0]    ; 9.014  ; 8.996  ; 9.287  ; 9.287  ;
; MULTIPLE_MERC ; MDOUT[1]    ; 11.952 ; 10.687 ; 12.059 ; 10.900 ;
; MULTIPLE_MERC ; MDOUT[2]    ; 9.471  ; 8.446  ; 9.612  ; 8.735  ;
; MULTIPLE_MERC ; MDOUT[3]    ; 10.208 ; 9.106  ; 10.354 ; 9.290  ;
; Merc_ID[0]    ; A2          ; 8.572  ; 8.572  ; 8.488  ; 8.483  ;
; Merc_ID[0]    ; A3          ; 8.336  ; 8.331  ; 8.762  ; 8.762  ;
; Merc_ID[0]    ; A4          ; 8.826  ; 8.826  ; 8.639  ; 8.621  ;
; Merc_ID[0]    ; A6          ; 8.925  ; 8.907  ; 9.445  ; 9.445  ;
; Merc_ID[0]    ; C23         ; 9.098  ; 9.093  ; 9.497  ; 9.497  ;
; Merc_ID[0]    ; LVDS_RXE_N  ;        ; 11.445 ; 12.351 ;        ;
; Merc_ID[0]    ; LVDS_TXE    ;        ; 11.462 ; 12.371 ;        ;
; Merc_ID[0]    ; MDOUT[0]    ; 7.999  ; 7.981  ; 8.424  ; 8.424  ;
; Merc_ID[0]    ; MDOUT[1]    ; 8.392  ; 8.392  ; 8.408  ; 8.390  ;
; Merc_ID[0]    ; MDOUT[2]    ; 8.175  ; 8.157  ; 8.598  ; 8.598  ;
; Merc_ID[0]    ; MDOUT[3]    ; 8.473  ; 8.473  ; 8.324  ; 8.306  ;
; Merc_ID[1]    ; A2          ; 8.732  ; 8.732  ; 8.662  ; 8.657  ;
; Merc_ID[1]    ; A3          ; 8.761  ; 8.761  ; 8.631  ; 8.626  ;
; Merc_ID[1]    ; A4          ; 8.677  ; 8.659  ; 9.169  ; 9.169  ;
; Merc_ID[1]    ; A6          ; 9.703  ; 9.685  ; 10.092 ; 10.092 ;
; Merc_ID[1]    ; C23         ; 9.876  ; 9.871  ; 10.144 ; 10.144 ;
; Merc_ID[1]    ; LVDS_RXE_N  ;        ; 12.223 ; 12.998 ;        ;
; Merc_ID[1]    ; LVDS_TXE    ;        ; 12.240 ; 13.018 ;        ;
; Merc_ID[1]    ; MDOUT[0]    ; 8.996  ; 8.978  ; 9.263  ; 9.263  ;
; Merc_ID[1]    ; MDOUT[1]    ; 9.199  ; 9.181  ; 9.379  ; 9.379  ;
; Merc_ID[1]    ; MDOUT[2]    ; 8.774  ; 8.774  ; 8.708  ; 8.690  ;
; Merc_ID[1]    ; MDOUT[3]    ; 8.769  ; 8.769  ; 8.647  ; 8.629  ;
; Merc_ID[2]    ; A2          ; 8.408  ; 8.403  ; 8.768  ; 8.768  ;
; Merc_ID[2]    ; A3          ; 8.393  ; 8.388  ; 8.774  ; 8.774  ;
; Merc_ID[2]    ; A4          ; 8.574  ; 8.556  ; 8.996  ; 8.996  ;
; Merc_ID[2]    ; A6          ; 8.994  ; 8.976  ; 9.520  ; 9.520  ;
; Merc_ID[2]    ; C23         ; 9.167  ; 9.162  ; 9.572  ; 9.572  ;
; Merc_ID[2]    ; LVDS_RXE_N  ;        ; 11.514 ; 12.426 ;        ;
; Merc_ID[2]    ; LVDS_TXE    ;        ; 11.531 ; 12.446 ;        ;
; Merc_ID[2]    ; MDOUT[0]    ; 8.292  ; 8.274  ; 8.671  ; 8.671  ;
; Merc_ID[2]    ; MDOUT[1]    ; 8.498  ; 8.480  ; 8.802  ; 8.802  ;
; Merc_ID[2]    ; MDOUT[2]    ; 8.450  ; 8.432  ; 8.809  ; 8.809  ;
; Merc_ID[2]    ; MDOUT[3]    ; 8.425  ; 8.407  ; 8.817  ; 8.817  ;
; OVERFLOW      ; DEBUG_LED0  ; 6.600  ;        ;        ; 6.836  ;
+---------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+---------------+-------------+-------+--------+--------+-------+
; Input Port    ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+---------------+-------------+-------+--------+--------+-------+
; MULTIPLE_MERC ; MDOUT[0]    ; 8.593 ; 8.464  ; 8.712  ; 8.712 ;
; MULTIPLE_MERC ; MDOUT[1]    ; 8.792 ; 8.663  ; 8.838  ; 8.838 ;
; MULTIPLE_MERC ; MDOUT[2]    ; 7.974 ; 7.845  ; 8.203  ; 8.203 ;
; MULTIPLE_MERC ; MDOUT[3]    ; 7.951 ; 7.822  ; 8.212  ; 8.212 ;
; Merc_ID[0]    ; A2          ; 8.108 ; 8.108  ; 8.150  ; 8.018 ;
; Merc_ID[0]    ; A3          ; 8.022 ; 7.890  ; 8.289  ; 8.289 ;
; Merc_ID[0]    ; A4          ; 8.341 ; 8.341  ; 8.270  ; 8.141 ;
; Merc_ID[0]    ; A6          ; 8.559 ; 8.430  ; 8.939  ; 8.939 ;
; Merc_ID[0]    ; C23         ; 8.738 ; 8.606  ; 8.998  ; 8.998 ;
; Merc_ID[0]    ; LVDS_RXE_N  ;       ; 11.082 ; 11.968 ;       ;
; Merc_ID[0]    ; LVDS_TXE    ;       ; 11.098 ; 11.987 ;       ;
; Merc_ID[0]    ; MDOUT[0]    ; 7.689 ; 7.560  ; 7.968  ; 7.968 ;
; Merc_ID[0]    ; MDOUT[1]    ; 7.937 ; 7.937  ; 8.083  ; 7.954 ;
; Merc_ID[0]    ; MDOUT[2]    ; 7.859 ; 7.730  ; 8.136  ; 8.136 ;
; Merc_ID[0]    ; MDOUT[3]    ; 8.015 ; 8.015  ; 8.002  ; 7.873 ;
; Merc_ID[1]    ; A2          ; 8.262 ; 8.262  ; 8.308  ; 8.176 ;
; Merc_ID[1]    ; A3          ; 8.289 ; 8.289  ; 8.276  ; 8.144 ;
; Merc_ID[1]    ; A4          ; 8.338 ; 8.209  ; 8.671  ; 8.671 ;
; Merc_ID[1]    ; A6          ; 9.297 ; 9.168  ; 9.561  ; 9.561 ;
; Merc_ID[1]    ; C23         ; 9.476 ; 9.344  ; 9.620  ; 9.620 ;
; Merc_ID[1]    ; LVDS_RXE_N  ;       ; 11.820 ; 12.590 ;       ;
; Merc_ID[1]    ; LVDS_TXE    ;       ; 11.836 ; 12.609 ;       ;
; Merc_ID[1]    ; MDOUT[0]    ; 8.647 ; 8.518  ; 8.775  ; 8.775 ;
; Merc_ID[1]    ; MDOUT[1]    ; 8.842 ; 8.713  ; 8.886  ; 8.886 ;
; Merc_ID[1]    ; MDOUT[2]    ; 8.304 ; 8.304  ; 8.371  ; 8.242 ;
; Merc_ID[1]    ; MDOUT[3]    ; 8.301 ; 8.301  ; 8.313  ; 8.184 ;
; Merc_ID[2]    ; A2          ; 8.096 ; 7.964  ; 8.311  ; 8.311 ;
; Merc_ID[2]    ; A3          ; 8.082 ; 7.950  ; 8.315  ; 8.315 ;
; Merc_ID[2]    ; A4          ; 8.243 ; 8.114  ; 8.520  ; 8.520 ;
; Merc_ID[2]    ; A6          ; 8.647 ; 8.518  ; 9.024  ; 9.024 ;
; Merc_ID[2]    ; C23         ; 8.826 ; 8.694  ; 9.083  ; 9.083 ;
; Merc_ID[2]    ; LVDS_RXE_N  ;       ; 11.170 ; 12.053 ;       ;
; Merc_ID[2]    ; LVDS_TXE    ;       ; 11.186 ; 12.072 ;       ;
; Merc_ID[2]    ; MDOUT[0]    ; 7.971 ; 7.842  ; 8.206  ; 8.206 ;
; Merc_ID[2]    ; MDOUT[1]    ; 8.170 ; 8.041  ; 8.333  ; 8.333 ;
; Merc_ID[2]    ; MDOUT[2]    ; 8.124 ; 7.995  ; 8.339  ; 8.339 ;
; Merc_ID[2]    ; MDOUT[3]    ; 8.100 ; 7.971  ; 8.348  ; 8.348 ;
; OVERFLOW      ; DEBUG_LED0  ; 6.458 ;        ;        ; 6.687 ;
+---------------+-------------+-------+--------+--------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 6.977 ; 6.970 ; Rise       ; C122_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 6.524 ; 6.524 ; Rise       ; C122_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 6.779     ; 6.779     ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 6.334     ; 6.438     ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; spc[1]                    ; -1.746 ; -56.527       ;
; clk_lrclk_gen:lrgen|BCLK  ; -0.925 ; -21.067       ;
; C122_clk                  ; -0.689 ; -0.747        ;
; clk_lrclk_gen:clrgen|BCLK ; -0.404 ; -0.780        ;
; OSC_10MHZ                 ; -0.224 ; -0.976        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; C122_clk                  ; -0.435 ; -0.770        ;
; spc[1]                    ; -0.176 ; -0.881        ;
; clk_lrclk_gen:clrgen|BCLK ; -0.158 ; -0.158        ;
; clk_lrclk_gen:lrgen|BCLK  ; 0.179  ; 0.000         ;
; OSC_10MHZ                 ; 0.195  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; C122_clk ; 5.729 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; C122_clk ; 0.506 ; 0.000             ;
+----------+-------+-------------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; OSC_10MHZ                 ; -3.000 ; -12.488       ;
; spc[1]                    ; -1.000 ; -120.000      ;
; clk_lrclk_gen:lrgen|BCLK  ; -1.000 ; -37.000       ;
; clk_lrclk_gen:clrgen|BCLK ; -1.000 ; -2.000        ;
; C122_clk                  ; 3.231  ; 0.000         ;
; AUX_CLK                   ; 49.468 ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spc[1]'                                                                                                              ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.746 ; C122_frequency_HZ[0][10]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.045      ;
; -1.746 ; C122_frequency_HZ[0][10]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.045      ;
; -1.743 ; C122_frequency_HZ[0][10]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.042      ;
; -1.740 ; C122_frequency_HZ[0][10]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.039      ;
; -1.738 ; C122_frequency_HZ[0][10]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.037      ;
; -1.738 ; C122_frequency_HZ[0][10]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.037      ;
; -1.738 ; C122_frequency_HZ[0][11]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.037      ;
; -1.738 ; C122_frequency_HZ[0][11]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.037      ;
; -1.735 ; C122_frequency_HZ[0][11]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.034      ;
; -1.732 ; C122_frequency_HZ[0][11]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.031      ;
; -1.730 ; C122_frequency_HZ[0][11]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.029      ;
; -1.730 ; C122_frequency_HZ[0][11]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 2.029      ;
; -1.684 ; C122_frequency_HZ[0][2]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.986      ;
; -1.684 ; C122_frequency_HZ[0][2]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.986      ;
; -1.681 ; C122_frequency_HZ[0][2]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.983      ;
; -1.678 ; C122_frequency_HZ[0][2]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.980      ;
; -1.676 ; C122_frequency_HZ[0][2]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.978      ;
; -1.676 ; C122_frequency_HZ[0][2]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.978      ;
; -1.612 ; C122_frequency_HZ[0][4]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.914      ;
; -1.612 ; C122_frequency_HZ[0][4]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.914      ;
; -1.609 ; C122_frequency_HZ[0][4]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.911      ;
; -1.606 ; C122_frequency_HZ[0][4]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.908      ;
; -1.604 ; C122_frequency_HZ[0][4]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.906      ;
; -1.604 ; C122_frequency_HZ[0][4]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.906      ;
; -1.601 ; multiRx_mode[1]                       ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.907      ;
; -1.595 ; multiRx_mode[1]                       ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.901      ;
; -1.592 ; multiRx_mode[1]                       ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.898      ;
; -1.591 ; C122_frequency_HZ[0][10]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[3]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.890      ;
; -1.589 ; C122_frequency_HZ[0][9]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.888      ;
; -1.589 ; C122_frequency_HZ[0][9]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.888      ;
; -1.589 ; multiRx_mode[1]                       ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.895      ;
; -1.588 ; multiRx_mode[1]                       ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.894      ;
; -1.587 ; multiRx_mode[1]                       ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.893      ;
; -1.586 ; C122_frequency_HZ[0][9]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.885      ;
; -1.583 ; C122_frequency_HZ[0][9]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.882      ;
; -1.583 ; C122_frequency_HZ[0][11]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[3]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.882      ;
; -1.582 ; C122_frequency_HZ[0][3]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.884      ;
; -1.582 ; C122_frequency_HZ[0][3]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.884      ;
; -1.581 ; C122_frequency_HZ[0][9]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.880      ;
; -1.581 ; C122_frequency_HZ[0][9]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.880      ;
; -1.579 ; C122_frequency_HZ[0][3]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.881      ;
; -1.576 ; C122_frequency_HZ[0][3]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.878      ;
; -1.574 ; C122_frequency_HZ[0][3]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.876      ;
; -1.574 ; C122_frequency_HZ[0][3]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.876      ;
; -1.529 ; C122_frequency_HZ[0][2]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[3]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.831      ;
; -1.520 ; C122_frequency_HZ[0][23]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.819      ;
; -1.520 ; C122_frequency_HZ[0][23]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.819      ;
; -1.517 ; C122_frequency_HZ[0][23]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.816      ;
; -1.514 ; C122_frequency_HZ[0][23]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.813      ;
; -1.513 ; multiRx_mode[0]                       ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.819      ;
; -1.512 ; C122_frequency_HZ[0][23]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.811      ;
; -1.512 ; C122_frequency_HZ[0][23]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.811      ;
; -1.512 ; C122_frequency_HZ[0][5]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.814      ;
; -1.512 ; C122_frequency_HZ[0][5]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.814      ;
; -1.509 ; C122_frequency_HZ[0][5]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.811      ;
; -1.507 ; multiRx_mode[0]                       ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.813      ;
; -1.506 ; C122_frequency_HZ[0][5]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.808      ;
; -1.504 ; C122_frequency_HZ[0][0]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.806      ;
; -1.504 ; C122_frequency_HZ[0][0]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.806      ;
; -1.504 ; C122_frequency_HZ[0][5]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.806      ;
; -1.504 ; C122_frequency_HZ[0][5]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.806      ;
; -1.504 ; multiRx_mode[0]                       ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.810      ;
; -1.501 ; C122_frequency_HZ[0][0]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.803      ;
; -1.501 ; multiRx_mode[0]                       ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.807      ;
; -1.500 ; C122_frequency_HZ[0][1]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.802      ;
; -1.500 ; C122_frequency_HZ[0][1]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.802      ;
; -1.500 ; multiRx_mode[0]                       ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.806      ;
; -1.499 ; multiRx_mode[0]                       ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.805      ;
; -1.498 ; C122_frequency_HZ[0][0]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.800      ;
; -1.497 ; C122_frequency_HZ[0][1]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.799      ;
; -1.496 ; C122_frequency_HZ[0][0]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.798      ;
; -1.496 ; C122_frequency_HZ[0][0]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.798      ;
; -1.494 ; C122_frequency_HZ[0][1]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.796      ;
; -1.492 ; C122_frequency_HZ[0][1]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.794      ;
; -1.492 ; C122_frequency_HZ[0][1]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.794      ;
; -1.457 ; C122_frequency_HZ[0][4]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[3]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.759      ;
; -1.452 ; multiRx_mode[2]                       ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.758      ;
; -1.446 ; multiRx_mode[2]                       ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.752      ;
; -1.443 ; multiRx_mode[2]                       ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.749      ;
; -1.440 ; multiRx_mode[2]                       ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.746      ;
; -1.439 ; multiRx_mode[2]                       ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.745      ;
; -1.438 ; multiRx_mode[2]                       ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.327      ; 1.744      ;
; -1.434 ; C122_frequency_HZ[0][6]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.736      ;
; -1.434 ; C122_frequency_HZ[0][6]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.736      ;
; -1.434 ; C122_frequency_HZ[0][9]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[3]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.320      ; 1.733      ;
; -1.431 ; C122_frequency_HZ[0][6]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.733      ;
; -1.428 ; C122_frequency_HZ[0][7]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.730      ;
; -1.428 ; C122_frequency_HZ[0][7]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.730      ;
; -1.428 ; C122_frequency_HZ[0][6]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.730      ;
; -1.427 ; C122_frequency_HZ[0][3]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[3]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.729      ;
; -1.426 ; C122_frequency_HZ[0][6]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.728      ;
; -1.426 ; C122_frequency_HZ[0][6]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.728      ;
; -1.425 ; C122_frequency_HZ[0][7]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.727      ;
; -1.422 ; C122_frequency_HZ[0][7]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[4]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.724      ;
; -1.420 ; C122_frequency_HZ[0][7]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[1]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.722      ;
; -1.420 ; C122_frequency_HZ[0][7]~_Duplicate_2  ; SPI_ALEX_HANDSHAKE.ad0[6]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.323      ; 1.722      ;
; -1.412 ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[3]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.135      ; 1.526      ;
; -1.405 ; C122_frequency_HZ[0][14]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[12] ; C122_clk     ; spc[1]      ; 0.002        ; 0.322      ; 1.706      ;
; -1.405 ; C122_frequency_HZ[0][14]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[2]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.322      ; 1.706      ;
; -1.402 ; C122_frequency_HZ[0][14]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[5]  ; C122_clk     ; spc[1]      ; 0.002        ; 0.322      ; 1.703      ;
+--------+---------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_lrclk_gen:lrgen|BCLK'                                                                                    ;
+--------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.925 ; tlv_timeout[19] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.925 ; tlv_timeout[19] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.875      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; tlv_timeout[22] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.836      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; tlv_timeout[18] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.831      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; tlv_timeout[16] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.762      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.802 ; tlv_timeout[20] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.752      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; tlv_timeout[13] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.718      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.759 ; tlv_timeout[17] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.037     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; tlv_timeout[11] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.709      ;
; -0.751 ; tlv_timeout[8]  ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.702      ;
; -0.751 ; tlv_timeout[8]  ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.702      ;
; -0.751 ; tlv_timeout[8]  ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.702      ;
; -0.751 ; tlv_timeout[8]  ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 1.000        ; -0.036     ; 1.702      ;
+--------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'C122_clk'                                                                                                                                                                                ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.689 ; SPI_Alex_ack                                                ; C122_ALEX_HANDSHAKE.ack                                     ; spc[1]                    ; C122_clk    ; 0.002        ; -0.276     ; 0.392      ;
; -0.058 ; clk_lrclk_gen:lrgen|BCLK                                    ; clk_lrclk_gen:lrgen|BCLK                                    ; clk_lrclk_gen:lrgen|BCLK  ; C122_clk    ; 0.002        ; 1.304      ; 1.446      ;
; 0.031  ; clk_lrclk_gen:clrgen|BCLK                                   ; clk_lrclk_gen:clrgen|BCLK                                   ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.002        ; 1.303      ; 1.356      ;
; 0.093  ; clk_lrclk_gen:lrgen|BCLK                                    ; clk_lrclk_gen:lrgen|BCLK                                    ; clk_lrclk_gen:lrgen|BCLK  ; C122_clk    ; 0.002        ; 1.304      ; 1.295      ;
; 0.168  ; clk_lrclk_gen:clrgen|BCLK                                   ; clk_lrclk_gen:clrgen|BCLK                                   ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.002        ; 1.303      ; 1.219      ;
; 3.163  ; C122_frequency_HZ[3][0]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][1]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][2]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][3]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][4]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][5]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][6]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][7]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][8]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][9]                                     ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][10]                                    ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][11]                                    ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][12]                                    ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][13]                                    ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][14]                                    ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][15]                                    ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][16]                                    ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.163  ; C122_frequency_HZ[3][17]                                    ; C122_sync_phase_word[3][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.941      ;
; 3.204  ; C122_frequency_HZ[3][0]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][1]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][2]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][3]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][4]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][5]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][6]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][7]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][8]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][9]                                     ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][10]                                    ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][11]                                    ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][12]                                    ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][13]                                    ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][14]                                    ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][15]                                    ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][16]                                    ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.204  ; C122_frequency_HZ[3][17]                                    ; C122_sync_phase_word[3][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.900      ;
; 3.224  ; C122_frequency_HZ[1][18]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][19]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][20]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][21]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][22]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][23]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][24]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][25]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][26]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][27]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][28]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][29]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][30]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.224  ; C122_frequency_HZ[1][31]                                    ; C122_sync_phase_word[1][31]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.892      ;
; 3.231  ; C122_frequency_HZ[3][0]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][1]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][2]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][3]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][4]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][5]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][6]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][7]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][8]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][9]                                     ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][10]                                    ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][11]                                    ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][12]                                    ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][13]                                    ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][14]                                    ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][15]                                    ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][16]                                    ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.231  ; C122_frequency_HZ[3][17]                                    ; C122_sync_phase_word[3][29]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.873      ;
; 3.270  ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|work_reg[13] ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|work_reg[63] ; C122_clk                  ; C122_clk    ; 8.138        ; -0.051     ; 4.794      ;
; 3.272  ; C122_frequency_HZ[3][0]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][1]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][2]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][3]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][4]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][5]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][6]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][7]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][8]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][9]                                     ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][10]                                    ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][11]                                    ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][12]                                    ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][13]                                    ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][14]                                    ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][15]                                    ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][16]                                    ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.272  ; C122_frequency_HZ[3][17]                                    ; C122_sync_phase_word[3][28]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; -0.011     ; 4.832      ;
; 3.288  ; C122_frequency_HZ[1][18]                                    ; C122_sync_phase_word[1][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.828      ;
; 3.288  ; C122_frequency_HZ[1][19]                                    ; C122_sync_phase_word[1][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.828      ;
; 3.288  ; C122_frequency_HZ[1][20]                                    ; C122_sync_phase_word[1][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.828      ;
; 3.288  ; C122_frequency_HZ[1][21]                                    ; C122_sync_phase_word[1][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.828      ;
; 3.288  ; C122_frequency_HZ[1][22]                                    ; C122_sync_phase_word[1][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.828      ;
; 3.288  ; C122_frequency_HZ[1][23]                                    ; C122_sync_phase_word[1][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.828      ;
; 3.288  ; C122_frequency_HZ[1][24]                                    ; C122_sync_phase_word[1][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.828      ;
; 3.288  ; C122_frequency_HZ[1][25]                                    ; C122_sync_phase_word[1][30]                                 ; C122_clk                  ; C122_clk    ; 8.138        ; 0.001      ; 4.828      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                       ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -0.404 ; C122_rst  ; spc[0]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.002        ; 0.188      ; 0.571      ;
; -0.376 ; C122_rst  ; spc[1]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.002        ; 0.188      ; 0.543      ;
; 0.160  ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 0.500        ; 1.542      ; 1.974      ;
; 0.344  ; spc[0]    ; spc[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 1.000        ; -0.036     ; 0.607      ;
; 0.592  ; spc[0]    ; spc[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 1.000        ; -0.036     ; 0.359      ;
; 0.886  ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 1.000        ; 1.542      ; 1.748      ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'OSC_10MHZ'                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.224 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.176      ;
; -0.204 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.156      ;
; -0.193 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.145      ;
; -0.190 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.142      ;
; -0.187 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.139      ;
; -0.180 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.132      ;
; -0.176 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.128      ;
; -0.176 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.128      ;
; -0.169 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.121      ;
; -0.145 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.097      ;
; -0.141 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.093      ;
; -0.134 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.086      ;
; -0.133 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.085      ;
; -0.130 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.082      ;
; -0.122 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.074      ;
; -0.119 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.071      ;
; -0.116 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.068      ;
; -0.109 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.061      ;
; -0.074 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.026      ;
; -0.063 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.015      ;
; -0.059 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.011      ;
; -0.058 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 1.010      ;
; -0.042 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.994      ;
; -0.041 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.993      ;
; -0.031 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.983      ;
; -0.031 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.983      ;
; -0.030 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.982      ;
; -0.003 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.955      ;
; 0.021  ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.931      ;
; 0.027  ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.925      ;
; 0.029  ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.923      ;
; 0.029  ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.923      ;
; 0.030  ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.922      ;
; 0.120  ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.832      ;
; 0.120  ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.832      ;
; 0.121  ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.831      ;
; 0.147  ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.805      ;
; 0.148  ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.804      ;
; 0.149  ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.803      ;
; 0.149  ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.803      ;
; 0.194  ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.758      ;
; 0.233  ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.719      ;
; 0.234  ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.718      ;
; 0.243  ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.709      ;
; 0.243  ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.709      ;
; 0.247  ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.705      ;
; 0.392  ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.560      ;
; 0.398  ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.554      ;
; 0.408  ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.544      ;
; 0.409  ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.543      ;
; 0.439  ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 1.000        ; -0.035     ; 0.513      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'C122_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                       ; To Node                                                                                                                                                                                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.435 ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                       ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                                                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; 1.353      ; 1.137      ;
; -0.335 ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                        ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                                                  ; clk_lrclk_gen:lrgen|BCLK  ; C122_clk    ; 0.000        ; 1.355      ; 1.239      ;
; -0.327 ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                       ; clk_lrclk_gen:clrgen|BCLK                                                                                                                                                                                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; 1.353      ; 1.245      ;
; -0.207 ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                        ; clk_lrclk_gen:lrgen|BCLK                                                                                                                                                                                  ; clk_lrclk_gen:lrgen|BCLK  ; C122_clk    ; 0.000        ; 1.355      ; 1.367      ;
; 0.053  ; temp_ADC[0]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][8]                                                                                                                                                    ; C122_clk                  ; C122_clk    ; 0.000        ; 1.425      ; 1.562      ;
; 0.059  ; C122_DFS1                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[6]                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 1.430      ; 1.573      ;
; 0.079  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[21]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.418      ; 1.581      ;
; 0.090  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[6]                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 1.430      ; 1.604      ;
; 0.104  ; temp_ADC[14]                                                                                                                                                                    ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|X[0][19]                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 1.402      ; 1.590      ;
; 0.108  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[12]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.427      ; 1.619      ;
; 0.114  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_I1|out_data[9]                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 1.511      ; 1.709      ;
; 0.119  ; temp_ADC[0]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][10]                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 1.425      ; 1.628      ;
; 0.120  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[16]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.427      ; 1.631      ;
; 0.125  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[11]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.423      ; 1.632      ;
; 0.128  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_I1|out_data[17]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.514      ; 1.726      ;
; 0.130  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[15]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.424      ; 1.638      ;
; 0.136  ; C122_DFS1                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[12]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.418      ; 1.638      ;
; 0.139  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[23]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.426      ; 1.649      ;
; 0.150  ; temp_ADC[0]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][5]                                                                                                                                                    ; C122_clk                  ; C122_clk    ; 0.000        ; 1.426      ; 1.660      ;
; 0.150  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[5]                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 1.423      ; 1.657      ;
; 0.152  ; temp_ADC[9]                                                                                                                                                                     ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|Y[0][14]                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 1.495      ; 1.731      ;
; 0.156  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[0]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.479      ;
; 0.161  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[5]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.484      ;
; 0.162  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[2]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.485      ;
; 0.163  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[7] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.223      ; 0.490      ;
; 0.164  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.489      ;
; 0.164  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[6] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.489      ;
; 0.164  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[7] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.489      ;
; 0.164  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.223      ; 0.491      ;
; 0.164  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[6]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.487      ;
; 0.164  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_Q1|out_data[17]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.418      ; 1.666      ;
; 0.165  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.488      ;
; 0.165  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[6] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.488      ;
; 0.165  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.490      ;
; 0.165  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[1] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.220      ; 0.489      ;
; 0.166  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[1] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.218      ; 0.488      ;
; 0.166  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.220      ; 0.490      ;
; 0.166  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.220      ; 0.490      ;
; 0.166  ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_I2|rdaddress[2]                                                                                                                     ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a51~portb_address_reg0                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.233      ; 0.503      ;
; 0.167  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.218      ; 0.489      ;
; 0.167  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.218      ; 0.489      ;
; 0.167  ; temp_ADC[7]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][12]                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 1.408      ; 1.659      ;
; 0.171  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.496      ;
; 0.171  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[2] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.220      ; 0.495      ;
; 0.172  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[3] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.495      ;
; 0.172  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[2] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.218      ; 0.494      ;
; 0.172  ; C122_DFS1                                                                                                                                                                       ; memreceiver:MDC[3].Merc_rcv|varcic:varcic_inst_I1|out_data[16]                                                                                                                                            ; C122_clk                  ; C122_clk    ; 0.000        ; 1.508      ; 1.764      ;
; 0.173  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[7]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.496      ;
; 0.173  ; C122_DFS0                                                                                                                                                                       ; memreceiver:MDC[0].Merc_rcv|varcic:varcic_inst_I1|out_data[0]                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 1.420      ; 1.677      ;
; 0.173  ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_I2|wraddress[3]                                                                                                                     ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a23~porta_address_reg0                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.226      ; 0.503      ;
; 0.173  ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_I2|rdaddress[3]                                                                                                                     ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a51~portb_address_reg0                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.233      ; 0.510      ;
; 0.176  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[1]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.499      ;
; 0.177  ; memreceiver:MDC[3].Merc_rcv|memcic:cic_inst_I2|wraddress[3]                                                                                                                     ; memreceiver:MDC[3].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a51~porta_address_reg0                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.223      ; 0.504      ;
; 0.177  ; memreceiver:MDC[0].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[0]                                                                                                             ; memreceiver:MDC[0].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.215      ; 0.496      ;
; 0.178  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[0] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.503      ;
; 0.178  ; memreceiver:MDC[3].Merc_rcv|memcic:cic_inst_I2|wraddress[0]                                                                                                                     ; memreceiver:MDC[3].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a51~porta_address_reg0                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.223      ; 0.505      ;
; 0.179  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[0] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.502      ;
; 0.180  ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|coeff_idx[3]                                                                                                             ; memreceiver:MDC[3].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.503      ;
; 0.181  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[1] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.506      ;
; 0.182  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[1] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.505      ;
; 0.182  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.223      ; 0.509      ;
; 0.182  ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_I2|wraddress[1]                                                                                                                     ; memreceiver:MDC[2].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a23~porta_address_reg0                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.226      ; 0.512      ;
; 0.183  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[5] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.508      ;
; 0.183  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[6] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.220      ; 0.507      ;
; 0.184  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[0] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.223      ; 0.511      ;
; 0.184  ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[6] ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.218      ; 0.506      ;
; 0.185  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[4] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.510      ;
; 0.185  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[0] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.510      ;
; 0.185  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[2] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.223      ; 0.512      ;
; 0.185  ; temp_ADC[0]                                                                                                                                                                     ; memreceiver:MDC[0].Merc_rcv|cordic:cordic_inst|Y[0][12]                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 1.425      ; 1.694      ;
; 0.185  ; C122_sync_phase_word[3][20]                                                                                                                                                     ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|phase[22]                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 1.505      ; 1.774      ;
; 0.185  ; C122_sync_phase_word[3][20]                                                                                                                                                     ; memreceiver:MDC[3].Merc_rcv|cordic:cordic_inst|phase[21]                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 1.505      ; 1.774      ;
; 0.186  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[4] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.219      ; 0.509      ;
; 0.186  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[2] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.221      ; 0.511      ;
; 0.186  ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|cntr_brf:cntr1|counter_reg_bit[4] ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_I|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~portb_address_reg0 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.223      ; 0.513      ;
; 0.186  ; NWire_xmit:SPD|NW_state~3                                                                                                                                                       ; NWire_xmit:SPD|NW_state~3                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; gate[1]                                                                                                                                                                         ; gate[1]                                                                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|TLV_state~4                                                                                                                                                         ; I2S_xmit:LR|TLV_state~4                                                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|bit_count[3]                                                                                                                                                        ; I2S_xmit:LR|bit_count[3]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|bit_count[0]                                                                                                                                                        ; I2S_xmit:LR|bit_count[0]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; NWire_rcv:LRAudio|TB_state~2                                                                                                                                                    ; NWire_rcv:LRAudio|TB_state~2                                                                                                                                                                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[0]                                                                                                                                                        ; I2S_xmit:LR|last_data[0]                                                                                                                                                                                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[16]                                                                                                                                                       ; I2S_xmit:LR|last_data[16]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; NWire_xmit:M_IQ|dly_cnt[25]                                                                                                                                                     ; NWire_xmit:M_IQ|dly_cnt[25]                                                                                                                                                                               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|full_dff                                                                                    ; SP_fifo:SPF|scfifo:scfifo_component|scfifo_ph31:auto_generated|a_dpfifo_c931:dpfifo|full_dff                                                                                                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; clk_lrclk_gen:clrgen|LRCLK                                                                                                                                                      ; clk_lrclk_gen:clrgen|LRCLK                                                                                                                                                                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; NWire_xmit:ser_no4|NW_state~3                                                                                                                                                   ; NWire_xmit:ser_no4|NW_state~3                                                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; NWire_xmit:ser_no3|NW_state~3                                                                                                                                                   ; NWire_xmit:ser_no3|NW_state~3                                                                                                                                                                             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; NWire_xmit:M_IQ|iack                                                                                                                                                            ; NWire_xmit:M_IQ|iack                                                                                                                                                                                      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; gate[3]                                                                                                                                                                         ; gate[3]                                                                                                                                                                                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[31]                                                                                                                                                       ; I2S_xmit:LR|last_data[31]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[15]                                                                                                                                                       ; I2S_xmit:LR|last_data[15]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[30]                                                                                                                                                       ; I2S_xmit:LR|last_data[30]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[14]                                                                                                                                                       ; I2S_xmit:LR|last_data[14]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[29]                                                                                                                                                       ; I2S_xmit:LR|last_data[29]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[13]                                                                                                                                                       ; I2S_xmit:LR|last_data[13]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[28]                                                                                                                                                       ; I2S_xmit:LR|last_data[28]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[12]                                                                                                                                                       ; I2S_xmit:LR|last_data[12]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[27]                                                                                                                                                       ; I2S_xmit:LR|last_data[27]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; I2S_xmit:LR|last_data[11]                                                                                                                                                       ; I2S_xmit:LR|last_data[11]                                                                                                                                                                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.037      ; 0.307      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spc[1]'                                                                                                                           ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.176 ; C122_ATTEN[0]                         ; SPI_ALEX_HANDSHAKE.ad0[14]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.390      ;
; -0.176 ; C122_TX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[25]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.390      ;
; -0.173 ; C122_ATTEN[1]                         ; SPI_ALEX_HANDSHAKE.ad0[13]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.393      ;
; -0.170 ; C122_TX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[26]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.396      ;
; -0.169 ; C122_TX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[24]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.397      ;
; -0.101 ; C122_TX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[25]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.465      ;
; -0.098 ; C122_TX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[24]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.468      ;
; -0.098 ; C122_TX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[26]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.468      ;
; -0.017 ; C122_RX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[10]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.549      ;
; 0.001  ; Alex_manual_LPF[0]                    ; SPI_ALEX_HANDSHAKE.ad0[20]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.390      ;
; 0.001  ; C122_RX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[9]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.567      ;
; 0.004  ; Alex_manual_LPF[3]                    ; SPI_ALEX_HANDSHAKE.ad0[23]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.393      ;
; 0.019  ; C122_Alex_req                         ; SPI_ALEX_HANDSHAKE.a0                  ; C122_clk     ; spc[1]      ; 0.000        ; 0.252      ; 0.385      ;
; 0.028  ; C122_Rout                             ; SPI_ALEX_HANDSHAKE.ad0[11]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.417      ;
; 0.039  ; C122_RX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[8]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.605      ;
; 0.072  ; C122_PTT_out                          ; SPI_ALEX_HANDSHAKE.ad0[15]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.276      ; 0.462      ;
; 0.084  ; C122_RX_relay[0]                      ; SPI_ALEX_HANDSHAKE.ad0[8]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.650      ;
; 0.094  ; Alex_manual_LPF[6]                    ; SPI_ALEX_HANDSHAKE.ad0[31]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.483      ;
; 0.094  ; Alex_manual_LPF[2]                    ; SPI_ALEX_HANDSHAKE.ad0[22]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.483      ;
; 0.098  ; Alex_manual_LPF[5]                    ; SPI_ALEX_HANDSHAKE.ad0[30]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.487      ;
; 0.100  ; C122_RX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[9]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.666      ;
; 0.106  ; C122_PTT_out                          ; SPI_ALEX_HANDSHAKE.ad0[28]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.276      ; 0.496      ;
; 0.111  ; Alex_manual_LPF[1]                    ; SPI_ALEX_HANDSHAKE.ad0[21]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.500      ;
; 0.114  ; Alex_manual_LPF[4]                    ; SPI_ALEX_HANDSHAKE.ad0[29]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.503      ;
; 0.118  ; C122_RX_relay[1]                      ; SPI_ALEX_HANDSHAKE.ad0[10]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.684      ;
; 0.149  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[22]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.538      ;
; 0.150  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[21]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.539      ;
; 0.152  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[30]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.541      ;
; 0.154  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[31]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.543      ;
; 0.156  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[20]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.545      ;
; 0.156  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[23]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.545      ;
; 0.161  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[29]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.550      ;
; 0.174  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[3]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.563      ;
; 0.181  ; Alex_manual_HPF[0]                    ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.457      ; 0.752      ;
; 0.186  ; SPI:Alex_SPI_Tx|spi_state~4           ; SPI:Alex_SPI_Tx|spi_state~4            ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SPI:Alex_SPI_Tx|SPI_data              ; SPI:Alex_SPI_Tx|SPI_data               ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SPI:Alex_SPI_Tx|SPI_clock             ; SPI:Alex_SPI_Tx|SPI_clock              ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; SPI:Alex_SPI_Tx|Rx_load_strobe        ; SPI:Alex_SPI_Tx|Rx_load_strobe         ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; LPF_select:Alex_LPF_select|LPF[1]     ; SPI_ALEX_HANDSHAKE.ad0[21]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.753      ;
; 0.188  ; LPF_select:Alex_LPF_select|LPF[4]     ; SPI_ALEX_HANDSHAKE.ad0[29]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.754      ;
; 0.192  ; LPF_select:Alex_LPF_select|LPF[6]     ; SPI_ALEX_HANDSHAKE.ad0[31]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.758      ;
; 0.192  ; SPI_ALEX_HANDSHAKE.ad0[9]             ; SPI_ALEX_HANDSHAKE.ad1[9]              ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.313      ;
; 0.193  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.581      ;
; 0.193  ; SPI_ALEX_HANDSHAKE.ad0[24]            ; SPI_ALEX_HANDSHAKE.ad1[24]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; SPI_ALEX_HANDSHAKE.ad0[22]            ; SPI_ALEX_HANDSHAKE.ad1[22]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.313      ;
; 0.194  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.582      ;
; 0.194  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.582      ;
; 0.194  ; SPI_ALEX_HANDSHAKE.ad1[26]            ; SPI_Alex_data[26]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; SPI_ALEX_HANDSHAKE.ad1[21]            ; SPI_Alex_data[21]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; SPI_ALEX_HANDSHAKE.ad0[21]            ; SPI_ALEX_HANDSHAKE.ad1[21]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.314      ;
; 0.195  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.583      ;
; 0.195  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.583      ;
; 0.196  ; SPI_ALEX_HANDSHAKE.ad1[22]            ; SPI_Alex_data[22]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.316      ;
; 0.197  ; Alex_manual_HPF[5]                    ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.585      ;
; 0.198  ; Alex_6m_preamp                        ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.586      ;
; 0.203  ; LPF_select:Alex_LPF_select|LPF[5]     ; SPI_ALEX_HANDSHAKE.ad0[30]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.769      ;
; 0.208  ; LPF_select:Alex_LPF_select|LPF[2]     ; SPI_ALEX_HANDSHAKE.ad0[22]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.452      ; 0.774      ;
; 0.209  ; Alex_manual_HPF[3]                    ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.597      ;
; 0.210  ; Alex_manual_HPF[2]                    ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.598      ;
; 0.210  ; Alex_manual_HPF[4]                    ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.598      ;
; 0.210  ; Alex_manual_HPF[1]                    ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.598      ;
; 0.210  ; SPI_Alex_data[2]                      ; SPI:Alex_SPI_Tx|previous_Alex_data[2]  ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.330      ;
; 0.217  ; SPI:Alex_SPI_Tx|data_count[4]         ; SPI:Alex_SPI_Tx|data_count[4]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.337      ;
; 0.252  ; SPI_ALEX_HANDSHAKE.ad0[14]            ; SPI_ALEX_HANDSHAKE.ad1[14]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252  ; SPI_ALEX_HANDSHAKE.ad0[8]             ; SPI_ALEX_HANDSHAKE.ad1[8]              ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.373      ;
; 0.253  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[2]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.641      ;
; 0.253  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[4]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.641      ;
; 0.253  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[12]             ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.641      ;
; 0.254  ; SPI_ALEX_HANDSHAKE.ad0[0]             ; SPI_ALEX_HANDSHAKE.ad1[0]              ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.375      ;
; 0.255  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.643      ;
; 0.255  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[1]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.643      ;
; 0.255  ; SPI_ALEX_HANDSHAKE.ad1[10]            ; SPI_Alex_data[10]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.375      ;
; 0.255  ; SPI_ALEX_HANDSHAKE.ad0[23]            ; SPI_ALEX_HANDSHAKE.ad1[23]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.375      ;
; 0.258  ; Alex_manual                           ; SPI_ALEX_HANDSHAKE.ad0[5]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.274      ; 0.646      ;
; 0.260  ; SPI_ALEX_HANDSHAKE.ad0[26]            ; SPI_ALEX_HANDSHAKE.ad1[26]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.381      ;
; 0.262  ; SPI_Alex_data[4]                      ; SPI:Alex_SPI_Tx|previous_Alex_data[4]  ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.382      ;
; 0.262  ; SPI_ALEX_HANDSHAKE.ad0[25]            ; SPI_ALEX_HANDSHAKE.ad1[25]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.383      ;
; 0.266  ; SPI_ALEX_HANDSHAKE.ad0[13]            ; SPI_ALEX_HANDSHAKE.ad1[13]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; SPI_ALEX_HANDSHAKE.ad0[29]            ; SPI_ALEX_HANDSHAKE.ad1[29]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.030      ; 0.380      ;
; 0.267  ; SPI_ALEX_HANDSHAKE.ad1[13]            ; SPI_Alex_data[13]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.387      ;
; 0.267  ; SPI_ALEX_HANDSHAKE.ad1[25]            ; SPI_Alex_data[25]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.387      ;
; 0.271  ; SPI_ALEX_HANDSHAKE.ad1[20]            ; SPI_Alex_data[20]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.392      ;
; 0.272  ; SPI_ALEX_HANDSHAKE.ad1[29]            ; SPI_Alex_data[29]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.393      ;
; 0.272  ; SPI_ALEX_HANDSHAKE.ad0[10]            ; SPI_ALEX_HANDSHAKE.ad1[10]             ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.393      ;
; 0.273  ; SPI_ALEX_HANDSHAKE.ad1[8]             ; SPI_Alex_data[8]                       ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.394      ;
; 0.277  ; SPI_Alex_data[14]                     ; SPI:Alex_SPI_Tx|previous_Alex_data[14] ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.397      ;
; 0.278  ; SPI_Alex_data[0]                      ; SPI:Alex_SPI_Tx|previous_Alex_data[0]  ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.398      ;
; 0.286  ; SPI_Alex_data[24]                     ; SPI:Alex_SPI_Tx|previous_Alex_data[24] ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.406      ;
; 0.290  ; SPI_Alex_data[10]                     ; SPI:Alex_SPI_Tx|previous_Alex_data[10] ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.410      ;
; 0.316  ; SPI:Alex_SPI_Tx|data_count[3]         ; SPI:Alex_SPI_Tx|data_count[3]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.436      ;
; 0.316  ; SPI:Alex_SPI_Tx|data_count[2]         ; SPI:Alex_SPI_Tx|data_count[2]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.436      ;
; 0.316  ; SPI:Alex_SPI_Tx|data_count[1]         ; SPI:Alex_SPI_Tx|data_count[1]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.436      ;
; 0.330  ; SPI_ALEX_HANDSHAKE.ad1[15]            ; SPI_Alex_data[15]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.451      ;
; 0.333  ; SPI_ALEX_HANDSHAKE.a1                 ; SPI_Alex_ack                           ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.453      ;
; 0.334  ; SPI_ALEX_HANDSHAKE.ad1[30]            ; SPI_Alex_data[30]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.455      ;
; 0.335  ; SPI_ALEX_HANDSHAKE.ad1[11]            ; SPI_Alex_data[11]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.456      ;
; 0.335  ; SPI_ALEX_HANDSHAKE.ad1[14]            ; SPI_Alex_data[14]                      ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.456      ;
; 0.335  ; SPI_ALEX_HANDSHAKE.ad1[9]             ; SPI_Alex_data[9]                       ; spc[1]       ; spc[1]      ; 0.000        ; 0.037      ; 0.456      ;
; 0.336  ; C122_frequency_HZ[0][25]~_Duplicate_2 ; SPI_ALEX_HANDSHAKE.ad0[6]              ; C122_clk     ; spc[1]      ; 0.000        ; 0.275      ; 0.725      ;
; 0.336  ; SPI:Alex_SPI_Tx|data_count[0]         ; SPI:Alex_SPI_Tx|data_count[0]          ; spc[1]       ; spc[1]      ; 0.000        ; 0.036      ; 0.456      ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                        ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+
; -0.158 ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 1.618      ; 1.669      ;
; 0.027  ; C122_rst  ; spc[0]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.315      ; 0.456      ;
; 0.073  ; C122_rst  ; spc[1]  ; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.315      ; 0.502      ;
; 0.194  ; spc[0]    ; spc[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.036      ; 0.314      ;
; 0.419  ; spc[0]    ; spc[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.036      ; 0.539      ;
; 0.541  ; spc[1]    ; spc[1]  ; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; -0.500       ; 1.618      ; 1.868      ;
+--------+-----------+---------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_lrclk_gen:lrgen|BCLK'                                                                                    ;
+-------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.179 ; MOSI~reg0       ; MOSI~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bit_cnt[2]      ; bit_cnt[2]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bit_cnt[3]      ; bit_cnt[3]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TLV~4           ; TLV~4           ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; load[1]         ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; load[0]         ; load[0]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bit_cnt[1]      ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bit_cnt[0]      ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; load[2]         ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SCLK~reg0       ; SCLK~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; nCS~reg0        ; nCS~reg0        ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.307      ;
; 0.193 ; tlv_timeout[0]  ; tlv_timeout[0]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.314      ;
; 0.228 ; TLV~2           ; SCLK~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.356      ;
; 0.280 ; TLV~4           ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.408      ;
; 0.296 ; tlv_timeout[12] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; tlv_timeout[10] ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; tlv_timeout[4]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; tlv_timeout[2]  ; tlv_timeout[2]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; tlv_timeout[14] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; tlv_timeout[11] ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; tlv_timeout[9]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; tlv_timeout[17] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; tlv_timeout[6]  ; tlv_timeout[6]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; tlv_timeout[7]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; tlv_timeout[15] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; tlv_timeout[13] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; tlv_timeout[8]  ; tlv_timeout[8]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; tlv_timeout[3]  ; tlv_timeout[3]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; tlv_timeout[20] ; tlv_timeout[20] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; tlv_timeout[23] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; tlv_timeout[1]  ; tlv_timeout[1]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.424      ;
; 0.306 ; tlv_timeout[5]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; tlv_timeout[22] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; load[0]         ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.436      ;
; 0.312 ; load[0]         ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.440      ;
; 0.322 ; load[2]         ; load[0]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.450      ;
; 0.323 ; TLV~2           ; load[1]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.451      ;
; 0.355 ; TLV~3           ; bit_cnt[2]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.483      ;
; 0.364 ; load[1]         ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.492      ;
; 0.371 ; tlv_timeout[16] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.492      ;
; 0.372 ; tlv_timeout[18] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.493      ;
; 0.373 ; tlv_timeout[21] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.494      ;
; 0.374 ; TLV~3           ; SCLK~reg0       ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.502      ;
; 0.374 ; tlv_timeout[0]  ; tlv_timeout[1]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.036      ; 0.494      ;
; 0.384 ; load[1]         ; load[0]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.512      ;
; 0.403 ; TLV~2           ; TLV~4           ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.531      ;
; 0.445 ; tlv_timeout[10] ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.566      ;
; 0.445 ; tlv_timeout[12] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; tlv_timeout[14] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; tlv_timeout[2]  ; tlv_timeout[3]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; tlv_timeout[4]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; tlv_timeout[8]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; tlv_timeout[6]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; tlv_timeout[20] ; tlv_timeout[21] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.569      ;
; 0.450 ; TLV~4           ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.578      ;
; 0.452 ; TLV~4           ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.580      ;
; 0.454 ; tlv_timeout[11] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.038      ; 0.576      ;
; 0.455 ; tlv_timeout[9]  ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; tlv_timeout[1]  ; tlv_timeout[2]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; tlv_timeout[22] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; tlv_timeout[17] ; tlv_timeout[18] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; TLV~4           ; bit_cnt[3]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.584      ;
; 0.456 ; tlv_timeout[13] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; tlv_timeout[7]  ; tlv_timeout[8]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; tlv_timeout[15] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; tlv_timeout[3]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; tlv_timeout[11] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; tlv_timeout[17] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; tlv_timeout[9]  ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; tlv_timeout[1]  ; tlv_timeout[3]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; tlv_timeout[15] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; tlv_timeout[13] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; tlv_timeout[7]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; tlv_timeout[3]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.581      ;
; 0.464 ; tlv_timeout[5]  ; tlv_timeout[6]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.585      ;
; 0.467 ; tlv_timeout[5]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.588      ;
; 0.472 ; tlv_timeout[19] ; tlv_timeout[19] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.593      ;
; 0.474 ; TLV~4           ; bit_cnt[2]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.602      ;
; 0.486 ; TLV~3           ; TLV~2           ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.614      ;
; 0.486 ; TLV~3           ; bit_cnt[1]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.614      ;
; 0.487 ; TLV~3           ; bit_cnt[3]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.615      ;
; 0.487 ; TLV~3           ; bit_cnt[0]      ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.615      ;
; 0.507 ; tlv_timeout[10] ; tlv_timeout[12] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.038      ; 0.629      ;
; 0.508 ; tlv_timeout[12] ; tlv_timeout[14] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; tlv_timeout[14] ; tlv_timeout[16] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; tlv_timeout[2]  ; tlv_timeout[4]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; tlv_timeout[4]  ; tlv_timeout[6]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; tlv_timeout[8]  ; tlv_timeout[10] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; tlv_timeout[6]  ; tlv_timeout[8]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; tlv_timeout[10] ; tlv_timeout[13] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.038      ; 0.632      ;
; 0.511 ; TLV~2           ; load[2]         ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.639      ;
; 0.511 ; TLV~2           ; nCS~reg0        ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.044      ; 0.639      ;
; 0.511 ; tlv_timeout[20] ; tlv_timeout[22] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.632      ;
; 0.511 ; tlv_timeout[12] ; tlv_timeout[15] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; tlv_timeout[14] ; tlv_timeout[17] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; tlv_timeout[2]  ; tlv_timeout[5]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; tlv_timeout[4]  ; tlv_timeout[7]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; tlv_timeout[8]  ; tlv_timeout[11] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; tlv_timeout[6]  ; tlv_timeout[9]  ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; tlv_timeout[20] ; tlv_timeout[23] ; clk_lrclk_gen:lrgen|BCLK ; clk_lrclk_gen:lrgen|BCLK ; 0.000        ; 0.037      ; 0.635      ;
+-------+-----------------+-----------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'OSC_10MHZ'                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.195 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.314      ;
; 0.305 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.424      ;
; 0.307 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.426      ;
; 0.319 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.438      ;
; 0.342 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.461      ;
; 0.361 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.480      ;
; 0.463 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.582      ;
; 0.464 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.583      ;
; 0.465 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.584      ;
; 0.468 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.587      ;
; 0.493 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.612      ;
; 0.496 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.615      ;
; 0.498 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.617      ;
; 0.526 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.645      ;
; 0.529 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.648      ;
; 0.552 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.671      ;
; 0.553 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.672      ;
; 0.554 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.673      ;
; 0.558 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.677      ;
; 0.572 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.691      ;
; 0.589 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.708      ;
; 0.590 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.709      ;
; 0.592 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.711      ;
; 0.614 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.733      ;
; 0.618 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.737      ;
; 0.626 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.745      ;
; 0.632 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.751      ;
; 0.636 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.755      ;
; 0.636 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.755      ;
; 0.638 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.757      ;
; 0.661 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.780      ;
; 0.662 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.781      ;
; 0.662 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.781      ;
; 0.664 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.783      ;
; 0.664 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.783      ;
; 0.666 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.785      ;
; 0.682 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.801      ;
; 0.683 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.802      ;
; 0.690 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.809      ;
; 0.700 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.819      ;
; 0.704 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.823      ;
; 0.705 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.824      ;
; 0.707 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.826      ;
; 0.717 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.836      ;
; 0.719 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.838      ;
; 0.733 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.852      ;
; 0.735 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.854      ;
; 0.772 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; OSC_10MHZ    ; OSC_10MHZ   ; 0.000        ; 0.035      ; 0.891      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'C122_clk'                                                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.729 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.367      ;
; 5.857 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe73             ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 2.220      ;
; 5.857 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe112            ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 2.220      ;
; 5.911 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe88             ; C122_clk     ; C122_clk    ; 8.138        ; -0.042     ; 2.162      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe60             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe57             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe54             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe51             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe48             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe45             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe49             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe63             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe66             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe69             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe72             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe75             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe78             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe79             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe81             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.958 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe84             ; C122_clk     ; C122_clk    ; 8.138        ; -0.019     ; 2.138      ;
; 5.976 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe39             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 2.112      ;
; 5.976 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe40             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 2.112      ;
; 6.009 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 2.065      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT22 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT23 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT21 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT20 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT19 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT18 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT17 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT16 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT15 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT14 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT13 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT12 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT11 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT10 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT9  ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT8  ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT7  ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT6  ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT5  ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT4  ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT3  ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT2  ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT1  ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2           ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT24 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT25 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT26 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT27 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT28 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT29 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT30 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT31 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT32 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT33 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT34 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.032 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT35 ; C122_clk     ; C122_clk    ; 8.138        ; 0.059      ; 2.027      ;
; 6.058 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe13             ; C122_clk     ; C122_clk    ; 8.138        ; 0.169      ; 2.226      ;
; 6.058 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe14             ; C122_clk     ; C122_clk    ; 8.138        ; 0.169      ; 2.226      ;
; 6.059 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.028      ;
; 6.059 ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.028      ;
; 6.060 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe61             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 2.002      ;
; 6.060 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe43             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 2.002      ;
; 6.060 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe44             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 2.002      ;
; 6.060 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe67             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 2.002      ;
; 6.060 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe85             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 2.002      ;
; 6.060 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe94             ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 2.002      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe59             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe62             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe56             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe53             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe50             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe47             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe65             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe68             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe71             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe74             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe77             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe80             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe79             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe83             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.098 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe86             ; C122_clk     ; C122_clk    ; 8.138        ; -0.024     ; 1.993      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe87             ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe90             ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe93             ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe96             ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe99             ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe102            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe105            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe108            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe111            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe114            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe117            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe120            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe123            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
; 6.106 ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[3].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe126            ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 1.988      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'C122_clk'                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.506 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe9              ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.627      ;
; 0.513 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 0.000        ; 0.036      ; 0.633      ;
; 0.582 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.703      ;
; 0.590 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 0.000        ; 0.036      ; 0.710      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe61             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe55             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe64             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe67             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe70             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe73             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe76             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe85             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe103            ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.701 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe112            ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.819      ;
; 0.703 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe82             ; C122_clk     ; C122_clk    ; 0.000        ; 0.036      ; 0.823      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe60             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe57             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe54             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe51             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe48             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe45             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe49             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe63             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe66             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe69             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe72             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe75             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe78             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe81             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.705 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe84             ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.716 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe61             ; C122_clk     ; C122_clk    ; 0.000        ; 0.044      ; 0.844      ;
; 0.716 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe55             ; C122_clk     ; C122_clk    ; 0.000        ; 0.044      ; 0.844      ;
; 0.716 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe27             ; C122_clk     ; C122_clk    ; 0.000        ; 0.044      ; 0.844      ;
; 0.716 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe25             ; C122_clk     ; C122_clk    ; 0.000        ; 0.044      ; 0.844      ;
; 0.716 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe67             ; C122_clk     ; C122_clk    ; 0.000        ; 0.044      ; 0.844      ;
; 0.716 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe70             ; C122_clk     ; C122_clk    ; 0.000        ; 0.044      ; 0.844      ;
; 0.716 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe76             ; C122_clk     ; C122_clk    ; 0.000        ; 0.044      ; 0.844      ;
; 0.716 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe79             ; C122_clk     ; C122_clk    ; 0.000        ; 0.044      ; 0.844      ;
; 0.716 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe85             ; C122_clk     ; C122_clk    ; 0.000        ; 0.044      ; 0.844      ;
; 0.726 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.038      ; 0.848      ;
; 0.752 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe9              ; C122_clk     ; C122_clk    ; 0.000        ; 0.038      ; 0.874      ;
; 0.752 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe10             ; C122_clk     ; C122_clk    ; 0.000        ; 0.038      ; 0.874      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT22 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT23 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT21 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT20 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT19 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT18 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT17 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT16 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT15 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT14 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT13 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT12 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT11 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT10 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT9  ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT8  ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT7  ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT6  ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT5  ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT4  ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT3  ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT2  ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT1  ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2           ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT24 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT25 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT26 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT27 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT28 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT29 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT30 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT31 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT32 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT33 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT34 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.786 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|mac_out2~DATAOUT35 ; C122_clk     ; C122_clk    ; 0.000        ; 0.156      ; 0.819      ;
; 0.834 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe118            ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.955      ;
; 0.839 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe33             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe34             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe21             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe17             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe18             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe15             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe13             ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|clear_mac ; memreceiver:MDC[2].Merc_rcv|fir:fir_inst_I|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe9              ; C122_clk     ; C122_clk    ; 0.000        ; 0.037      ; 0.960      ;
; 0.840 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe52             ; C122_clk     ; C122_clk    ; 0.000        ; 0.045      ; 0.969      ;
; 0.840 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe41             ; C122_clk     ; C122_clk    ; 0.000        ; 0.045      ; 0.969      ;
; 0.840 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe42             ; C122_clk     ; C122_clk    ; 0.000        ; 0.045      ; 0.969      ;
; 0.840 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe82             ; C122_clk     ; C122_clk    ; 0.000        ; 0.045      ; 0.969      ;
; 0.842 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe39             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.960      ;
; 0.842 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe37             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.960      ;
; 0.842 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe40             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.960      ;
; 0.842 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe31             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.960      ;
; 0.842 ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|clear_mac ; memreceiver:MDC[0].Merc_rcv|fir:fir_inst_Q|fir_mac:fir_mac_inst|mult_24Sx24S:mult_24Sx24S_inst|lpm_mult:lpm_mult_component|mult_djp:auto_generated|dffe32             ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 0.960      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'OSC_10MHZ'                                                                         ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OSC_10MHZ ; Rise       ; OSC_10MHZ                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; -0.183 ; 0.001        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; -0.183 ; 0.001        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; -0.183 ; 0.001        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; -0.183 ; 0.001        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; -0.183 ; 0.001        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; -0.183 ; 0.001        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; -0.183 ; 0.001        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; -0.183 ; 0.001        ; 0.184          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|o                        ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference|datad                          ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; reference|combout                        ;
; 0.078  ; 0.078        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|o                       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|i                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|i                        ;
; 0.781  ; 0.997        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 0.781  ; 0.997        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 0.781  ; 0.997        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 0.781  ; 0.997        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 0.781  ; 0.997        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 0.781  ; 0.997        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 0.781  ; 0.997        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 0.781  ; 0.997        ; 0.216          ; High Pulse Width ; OSC_10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|i                       ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; ext_10MHZ~output|o                       ;
; 0.968  ; 0.968        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference|combout                        ;
; 0.973  ; 0.973        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference|datad                          ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; OSC_10MHZ~input|o                        ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 1.003  ; 1.003        ; 0.000          ; High Pulse Width ; OSC_10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spc[1]'                                                                 ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|Rx_load_strobe         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|SPI_clock              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|SPI_data               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|Tx_load_strobe         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|data_count[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|previous_Alex_data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|spi_state~2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|spi_state~3            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI:Alex_SPI_Tx|spi_state~4            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.a0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.a1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.a2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[20]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[21]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[22]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[23]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[24]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[25]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[26]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[28]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[29]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[30]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[31]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad0[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[20]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[21]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[22]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[23]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[24]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[25]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[26]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[28]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[29]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[30]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[31]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_ALEX_HANDSHAKE.ad1[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_ack                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[12]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[13]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spc[1] ; Rise       ; SPI_Alex_data[14]                      ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_lrclk_gen:lrgen|BCLK'                                                   ;
+--------+--------------+----------------+-----------------+--------------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                    ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+--------------------------+------------+---------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; MOSI~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; SCLK~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~4               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; nCS~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[9]      ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; MOSI~reg0           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; SCLK~reg0           ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~2               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~3               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~4               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[0]          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[1]          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[2]          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[3]          ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[0]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[1]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[2]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; nCS~reg0            ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[10]     ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[11]     ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[1]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[2]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[3]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[4]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[5]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[6]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[7]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[8]      ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[9]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[0]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[12]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[13]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[14]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[15]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[16]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[17]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[18]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[19]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[20]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[21]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[22]     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[23]     ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; MOSI~reg0|clk       ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; SCLK~reg0|clk       ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~2|clk           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~3|clk           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; TLV~4|clk           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[0]|clk      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[1]|clk      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[2]|clk      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; bit_cnt[3]|clk      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[0]|clk         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[1]|clk         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; load[2]|clk         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; nCS~reg0|clk        ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[10]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[11]|clk ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[1]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[2]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[3]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[4]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[5]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[6]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[7]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[8]|clk  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[9]|clk  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[0]|clk  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width ; clk_lrclk_gen:lrgen|BCLK ; Rise       ; tlv_timeout[12]|clk ;
+--------+--------------+----------------+-----------------+--------------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]                       ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]                       ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]                       ;
; 0.364  ; 0.580        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]                       ;
; 0.364  ; 0.580        ; 0.216          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]                       ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]|clk                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK|q                ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|inclk[0] ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; clrgen|BCLK~clkctrl|outclk   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[0]|clk                   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; spc[1]|clk                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'C122_clk'                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                    ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.231 ; 3.461        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a15~porta_address_reg0                                 ;
; 3.231 ; 3.461        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a15~porta_we_reg                                       ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[15]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[16]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[17]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[18]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[19]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[20]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[21]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[22]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[23]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[24]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[25]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[26]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[27]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[28]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[29]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[30]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[31]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[32]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[33]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[34]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[35]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[36]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[37]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[38]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[39]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[40]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[41]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[42]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[43]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[44]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[45]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[46]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[47]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[48]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[49]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[50]                                                          ;
; 3.232 ; 3.462        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a15~portb_address_reg0                                 ;
; 3.233 ; 3.463        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|ram_block1a0~porta_address_reg0                  ;
; 3.233 ; 3.463        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a15~porta_datain_reg0                                  ;
; 3.233 ; 3.463        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a51~porta_address_reg0                                 ;
; 3.233 ; 3.463        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a51~porta_we_reg                                       ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir:fir_inst_Q|fir_shiftreg:fir_shiftreg_inst|altshift_taps:altshift_taps_component|shift_taps_ils:auto_generated|altsyncram_qka1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[0]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[10]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[11]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[12]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[13]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[14]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[15]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[16]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[17]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[18]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[19]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[1]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[20]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[21]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[22]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[23]                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[2]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[3]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[4]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[5]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[6]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[7]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[8]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|fir_coeffs:fir_coeffs_inst|fir_coeffs_rom:fir_coeffs_rom_inst|altsyncram:altsyncram_component|altsyncram_h2a1:auto_generated|q_a[9]                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[51]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[52]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[53]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[54]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[55]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[56]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[57]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[58]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a0~porta_we_reg                                        ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_I2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|ram_block1a51~portb_address_reg0                                 ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[0]                                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[10]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[11]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[12]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[13]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[14]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[15]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[16]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[17]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[18]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[19]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[1]                                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[20]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[21]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[22]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[2]                                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[3]                                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[4]                                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[59]                                                          ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[5]                                                           ;
; 3.234 ; 3.464        ; 0.230          ; Low Pulse Width ; C122_clk ; Rise       ; memreceiver:MDC[1].Merc_rcv|memcic:cic_inst_Q2|memcic_ram:memcic_ram_inst|altsyncram:altsyncram_component|altsyncram_1en1:auto_generated|q_b[60]                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'AUX_CLK'                                                                                                ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; 49.468 ; 49.468       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 49.468 ; 49.468       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 49.503 ; 49.503       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; AUX_CLK~input|o                                                 ;
; 49.513 ; 49.513       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; AUX_CLK~input|i                                                 ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; AUX_CLK ; Rise       ; AUX_CLK~input|i                                                 ;
; 50.487 ; 50.487       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 50.497 ; 50.497       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; AUX_CLK~input|o                                                 ;
; 50.530 ; 50.530       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 50.530 ; 50.530       ; 0.000          ; High Pulse Width ; AUX_CLK ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 96.000 ; 100.000      ; 4.000          ; Port Rate        ; AUX_CLK ; Rise       ; AUX_CLK                                                         ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; C21           ; C122_clk   ; 2.464 ; 3.153 ; Rise       ; C122_clk        ;
; C24           ; C122_clk   ; 1.860 ; 2.700 ; Rise       ; C122_clk        ;
; CC            ; C122_clk   ; 2.514 ; 3.434 ; Rise       ; C122_clk        ;
; INA[*]        ; C122_clk   ; 1.466 ; 2.237 ; Rise       ; C122_clk        ;
;  INA[0]       ; C122_clk   ; 1.397 ; 2.170 ; Rise       ; C122_clk        ;
;  INA[1]       ; C122_clk   ; 1.266 ; 2.058 ; Rise       ; C122_clk        ;
;  INA[2]       ; C122_clk   ; 1.167 ; 1.932 ; Rise       ; C122_clk        ;
;  INA[3]       ; C122_clk   ; 1.124 ; 1.862 ; Rise       ; C122_clk        ;
;  INA[4]       ; C122_clk   ; 1.044 ; 1.793 ; Rise       ; C122_clk        ;
;  INA[5]       ; C122_clk   ; 1.006 ; 1.720 ; Rise       ; C122_clk        ;
;  INA[6]       ; C122_clk   ; 1.290 ; 2.085 ; Rise       ; C122_clk        ;
;  INA[7]       ; C122_clk   ; 1.180 ; 1.950 ; Rise       ; C122_clk        ;
;  INA[8]       ; C122_clk   ; 1.356 ; 2.125 ; Rise       ; C122_clk        ;
;  INA[9]       ; C122_clk   ; 1.333 ; 2.115 ; Rise       ; C122_clk        ;
;  INA[10]      ; C122_clk   ; 1.269 ; 2.052 ; Rise       ; C122_clk        ;
;  INA[11]      ; C122_clk   ; 1.466 ; 2.237 ; Rise       ; C122_clk        ;
;  INA[12]      ; C122_clk   ; 1.380 ; 2.185 ; Rise       ; C122_clk        ;
;  INA[13]      ; C122_clk   ; 1.411 ; 2.213 ; Rise       ; C122_clk        ;
;  INA[14]      ; C122_clk   ; 1.429 ; 2.227 ; Rise       ; C122_clk        ;
;  INA[15]      ; C122_clk   ; 1.295 ; 2.074 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; C122_clk   ; 2.355 ; 3.078 ; Rise       ; C122_clk        ;
; Merc_ID[*]    ; C122_clk   ; 3.318 ; 4.096 ; Rise       ; C122_clk        ;
;  Merc_ID[0]   ; C122_clk   ; 3.090 ; 3.836 ; Rise       ; C122_clk        ;
;  Merc_ID[1]   ; C122_clk   ; 3.318 ; 4.096 ; Rise       ; C122_clk        ;
;  Merc_ID[2]   ; C122_clk   ; 3.085 ; 3.848 ; Rise       ; C122_clk        ;
; OVERFLOW      ; C122_clk   ; 1.488 ; 2.287 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; spc[1]     ; 2.615 ; 3.300 ; Rise       ; spc[1]          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; C21           ; C122_clk   ; -1.493 ; -2.306 ; Rise       ; C122_clk        ;
; C24           ; C122_clk   ; -1.601 ; -2.420 ; Rise       ; C122_clk        ;
; CC            ; C122_clk   ; -2.245 ; -3.149 ; Rise       ; C122_clk        ;
; INA[*]        ; C122_clk   ; -0.782 ; -1.471 ; Rise       ; C122_clk        ;
;  INA[0]       ; C122_clk   ; -0.829 ; -1.598 ; Rise       ; C122_clk        ;
;  INA[1]       ; C122_clk   ; -1.031 ; -1.795 ; Rise       ; C122_clk        ;
;  INA[2]       ; C122_clk   ; -0.936 ; -1.673 ; Rise       ; C122_clk        ;
;  INA[3]       ; C122_clk   ; -0.896 ; -1.607 ; Rise       ; C122_clk        ;
;  INA[4]       ; C122_clk   ; -0.819 ; -1.541 ; Rise       ; C122_clk        ;
;  INA[5]       ; C122_clk   ; -0.782 ; -1.471 ; Rise       ; C122_clk        ;
;  INA[6]       ; C122_clk   ; -1.055 ; -1.821 ; Rise       ; C122_clk        ;
;  INA[7]       ; C122_clk   ; -0.950 ; -1.692 ; Rise       ; C122_clk        ;
;  INA[8]       ; C122_clk   ; -1.119 ; -1.859 ; Rise       ; C122_clk        ;
;  INA[9]       ; C122_clk   ; -1.097 ; -1.851 ; Rise       ; C122_clk        ;
;  INA[10]      ; C122_clk   ; -1.035 ; -1.791 ; Rise       ; C122_clk        ;
;  INA[11]      ; C122_clk   ; -1.225 ; -1.968 ; Rise       ; C122_clk        ;
;  INA[12]      ; C122_clk   ; -1.142 ; -1.918 ; Rise       ; C122_clk        ;
;  INA[13]      ; C122_clk   ; -1.172 ; -1.945 ; Rise       ; C122_clk        ;
;  INA[14]      ; C122_clk   ; -1.189 ; -1.958 ; Rise       ; C122_clk        ;
;  INA[15]      ; C122_clk   ; -1.061 ; -1.811 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; C122_clk   ; -0.974 ; -1.707 ; Rise       ; C122_clk        ;
; Merc_ID[*]    ; C122_clk   ; -1.937 ; -2.668 ; Rise       ; C122_clk        ;
;  Merc_ID[0]   ; C122_clk   ; -1.937 ; -2.668 ; Rise       ; C122_clk        ;
;  Merc_ID[1]   ; C122_clk   ; -2.232 ; -3.003 ; Rise       ; C122_clk        ;
;  Merc_ID[2]   ; C122_clk   ; -2.014 ; -2.780 ; Rise       ; C122_clk        ;
; OVERFLOW      ; C122_clk   ; -0.770 ; -1.510 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; spc[1]     ; -1.996 ; -2.675 ; Rise       ; spc[1]          ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+----------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port      ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+----------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; A2             ; C122_clk                  ; 4.512 ; 4.645 ; Rise       ; C122_clk                                              ;
; A3             ; C122_clk                  ; 4.411 ; 4.520 ; Rise       ; C122_clk                                              ;
; A4             ; C122_clk                  ; 4.995 ; 5.193 ; Rise       ; C122_clk                                              ;
; A6             ; C122_clk                  ; 4.400 ; 4.625 ; Rise       ; C122_clk                                              ;
; A12            ; C122_clk                  ; 4.264 ; 4.394 ; Rise       ; C122_clk                                              ;
; ATTRLY         ; C122_clk                  ; 3.509 ; 3.644 ; Rise       ; C122_clk                                              ;
; C23            ; C122_clk                  ; 3.927 ; 4.133 ; Rise       ; C122_clk                                              ;
; CDIN           ; C122_clk                  ; 3.541 ; 3.647 ; Rise       ; C122_clk                                              ;
; DEBUG_LED1     ; C122_clk                  ; 3.744 ; 3.911 ; Rise       ; C122_clk                                              ;
; DEBUG_LED2     ; C122_clk                  ; 3.800 ; 3.948 ; Rise       ; C122_clk                                              ;
; DITHER         ; C122_clk                  ; 3.512 ; 3.649 ; Rise       ; C122_clk                                              ;
; LVDS_RXE_N     ; C122_clk                  ; 3.820 ; 3.878 ; Rise       ; C122_clk                                              ;
; LVDS_TXE       ; C122_clk                  ; 3.828 ; 3.887 ; Rise       ; C122_clk                                              ;
; MDOUT[*]       ; C122_clk                  ; 7.203 ; 7.139 ; Rise       ; C122_clk                                              ;
;  MDOUT[0]      ; C122_clk                  ; 5.724 ; 5.698 ; Rise       ; C122_clk                                              ;
;  MDOUT[1]      ; C122_clk                  ; 7.203 ; 7.139 ; Rise       ; C122_clk                                              ;
;  MDOUT[2]      ; C122_clk                  ; 5.949 ; 5.936 ; Rise       ; C122_clk                                              ;
;  MDOUT[3]      ; C122_clk                  ; 6.124 ; 6.135 ; Rise       ; C122_clk                                              ;
; RAND           ; C122_clk                  ; 3.960 ; 4.177 ; Rise       ; C122_clk                                              ;
; TLV320_LRCIN   ; C122_clk                  ; 3.770 ; 3.922 ; Rise       ; C122_clk                                              ;
; TLV320_LRCOUT  ; C122_clk                  ; 3.498 ; 3.633 ; Rise       ; C122_clk                                              ;
; TLV320_MCLK    ; C122_clk                  ; 3.611 ; 3.725 ; Rise       ; C122_clk                                              ;
; FPGA_PLL       ; OSC_10MHZ                 ; 5.553 ; 5.797 ; Rise       ; OSC_10MHZ                                             ;
; TEST1          ; OSC_10MHZ                 ; 4.924 ; 5.156 ; Rise       ; OSC_10MHZ                                             ;
; TEST2          ; OSC_10MHZ                 ; 4.961 ; 5.107 ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 2.495 ; 2.912 ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 2.495 ; 2.912 ; Fall       ; OSC_10MHZ                                             ;
; FPGA_PLL       ; AUX_CLK                   ; 2.754 ; 2.972 ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ; 2.224 ;       ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 2.162 ; 2.282 ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; AUX_CLK                   ; 2.775 ; 3.012 ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ;       ; 2.372 ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 2.183 ; 2.322 ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; C122_clk                  ; 3.316 ; 3.537 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ; 1.939 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 2.724 ; 2.847 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; FPGA_PLL       ; C122_clk                  ; 3.343 ; 3.557 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ;       ; 1.978 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 2.751 ; 2.867 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ; 2.016 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK                             ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ;       ; 2.106 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                             ;
; MOSI           ; clk_lrclk_gen:lrgen|BCLK  ; 4.480 ; 4.681 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; SCLK           ; clk_lrclk_gen:lrgen|BCLK  ; 5.218 ; 5.403 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; nCS            ; clk_lrclk_gen:lrgen|BCLK  ; 4.673 ; 4.839 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; Rx_load_strobe ; spc[1]                    ; 3.537 ; 3.611 ; Rise       ; spc[1]                                                ;
; SPI_clock      ; spc[1]                    ; 3.528 ; 3.605 ; Rise       ; spc[1]                                                ;
; SPI_data       ; spc[1]                    ; 3.615 ; 3.694 ; Rise       ; spc[1]                                                ;
; Tx_load_strobe ; spc[1]                    ; 3.556 ; 3.627 ; Rise       ; spc[1]                                                ;
+----------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+----------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port      ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+----------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; A2             ; C122_clk                  ; 3.704 ; 3.850 ; Rise       ; C122_clk                                              ;
; A3             ; C122_clk                  ; 3.962 ; 4.130 ; Rise       ; C122_clk                                              ;
; A4             ; C122_clk                  ; 4.208 ; 4.424 ; Rise       ; C122_clk                                              ;
; A6             ; C122_clk                  ; 4.051 ; 4.214 ; Rise       ; C122_clk                                              ;
; A12            ; C122_clk                  ; 3.756 ; 3.850 ; Rise       ; C122_clk                                              ;
; ATTRLY         ; C122_clk                  ; 3.429 ; 3.559 ; Rise       ; C122_clk                                              ;
; C23            ; C122_clk                  ; 3.832 ; 4.030 ; Rise       ; C122_clk                                              ;
; CDIN           ; C122_clk                  ; 3.461 ; 3.562 ; Rise       ; C122_clk                                              ;
; DEBUG_LED1     ; C122_clk                  ; 3.654 ; 3.815 ; Rise       ; C122_clk                                              ;
; DEBUG_LED2     ; C122_clk                  ; 3.706 ; 3.849 ; Rise       ; C122_clk                                              ;
; DITHER         ; C122_clk                  ; 3.429 ; 3.562 ; Rise       ; C122_clk                                              ;
; LVDS_RXE_N     ; C122_clk                  ; 3.552 ; 3.696 ; Rise       ; C122_clk                                              ;
; LVDS_TXE       ; C122_clk                  ; 3.559 ; 3.704 ; Rise       ; C122_clk                                              ;
; MDOUT[*]       ; C122_clk                  ; 4.602 ; 4.314 ; Rise       ; C122_clk                                              ;
;  MDOUT[0]      ; C122_clk                  ; 4.624 ; 4.392 ; Rise       ; C122_clk                                              ;
;  MDOUT[1]      ; C122_clk                  ; 5.761 ; 5.437 ; Rise       ; C122_clk                                              ;
;  MDOUT[2]      ; C122_clk                  ; 4.610 ; 4.314 ; Rise       ; C122_clk                                              ;
;  MDOUT[3]      ; C122_clk                  ; 4.602 ; 4.383 ; Rise       ; C122_clk                                              ;
; RAND           ; C122_clk                  ; 3.861 ; 4.070 ; Rise       ; C122_clk                                              ;
; TLV320_LRCIN   ; C122_clk                  ; 3.680 ; 3.826 ; Rise       ; C122_clk                                              ;
; TLV320_LRCOUT  ; C122_clk                  ; 3.419 ; 3.548 ; Rise       ; C122_clk                                              ;
; TLV320_MCLK    ; C122_clk                  ; 3.528 ; 3.638 ; Rise       ; C122_clk                                              ;
; FPGA_PLL       ; OSC_10MHZ                 ; 5.289 ; 5.480 ; Rise       ; OSC_10MHZ                                             ;
; TEST1          ; OSC_10MHZ                 ; 4.759 ; 4.977 ; Rise       ; OSC_10MHZ                                             ;
; TEST2          ; OSC_10MHZ                 ; 4.721 ; 4.818 ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 2.458 ; 2.880 ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 2.458 ; 2.880 ; Fall       ; OSC_10MHZ                                             ;
; FPGA_PLL       ; AUX_CLK                   ; 2.465 ; 2.675 ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ; 1.957 ;       ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 1.897 ; 2.013 ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; AUX_CLK                   ; 2.485 ; 2.714 ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ;       ; 2.100 ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 1.917 ; 2.052 ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; C122_clk                  ; 3.069 ; 3.283 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ; 1.748 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 2.501 ; 2.621 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; FPGA_PLL       ; C122_clk                  ; 3.096 ; 3.303 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ;       ; 1.786 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 2.528 ; 2.641 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ; 1.988 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK                             ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ;       ; 2.076 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                             ;
; MOSI           ; clk_lrclk_gen:lrgen|BCLK  ; 4.348 ; 4.541 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; SCLK           ; clk_lrclk_gen:lrgen|BCLK  ; 5.092 ; 5.272 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; nCS            ; clk_lrclk_gen:lrgen|BCLK  ; 4.533 ; 4.693 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; Rx_load_strobe ; spc[1]                    ; 3.442 ; 3.514 ; Rise       ; spc[1]                                                ;
; SPI_clock      ; spc[1]                    ; 3.433 ; 3.507 ; Rise       ; spc[1]                                                ;
; SPI_data       ; spc[1]                    ; 3.517 ; 3.593 ; Rise       ; spc[1]                                                ;
; Tx_load_strobe ; spc[1]                    ; 3.461 ; 3.530 ; Rise       ; spc[1]                                                ;
+----------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; MULTIPLE_MERC ; MDOUT[0]    ; 5.623 ; 5.623 ; 6.304 ; 6.287 ;
; MULTIPLE_MERC ; MDOUT[1]    ; 6.277 ; 5.898 ; 6.976 ; 6.652 ;
; MULTIPLE_MERC ; MDOUT[2]    ; 5.346 ; 5.346 ; 5.947 ; 5.930 ;
; MULTIPLE_MERC ; MDOUT[3]    ; 5.348 ; 5.348 ; 5.960 ; 5.943 ;
; Merc_ID[0]    ; A2          ; 5.273 ; 5.254 ; 6.070 ; 6.070 ;
; Merc_ID[0]    ; A3          ; 5.355 ; 5.355 ; 5.982 ; 5.963 ;
; Merc_ID[0]    ; A4          ; 5.350 ; 5.333 ; 6.154 ; 6.154 ;
; Merc_ID[0]    ; A6          ; 5.676 ; 5.676 ; 6.251 ; 6.234 ;
; Merc_ID[0]    ; C23         ; 5.811 ; 5.811 ; 6.366 ; 6.347 ;
; Merc_ID[0]    ; LVDS_RXE_N  ;       ; 6.149 ; 6.558 ;       ;
; Merc_ID[0]    ; LVDS_TXE    ;       ; 6.158 ; 6.566 ;       ;
; Merc_ID[0]    ; MDOUT[0]    ; 5.194 ; 5.194 ; 5.798 ; 5.781 ;
; Merc_ID[0]    ; MDOUT[1]    ; 5.230 ; 5.213 ; 6.048 ; 6.048 ;
; Merc_ID[0]    ; MDOUT[2]    ; 5.269 ; 5.269 ; 5.850 ; 5.833 ;
; Merc_ID[0]    ; MDOUT[3]    ; 5.170 ; 5.153 ; 5.972 ; 5.972 ;
; Merc_ID[1]    ; A2          ; 5.361 ; 5.342 ; 6.179 ; 6.179 ;
; Merc_ID[1]    ; A3          ; 5.346 ; 5.327 ; 6.148 ; 6.148 ;
; Merc_ID[1]    ; A4          ; 5.552 ; 5.552 ; 6.181 ; 6.164 ;
; Merc_ID[1]    ; A6          ; 5.989 ; 5.989 ; 6.613 ; 6.596 ;
; Merc_ID[1]    ; C23         ; 6.124 ; 6.124 ; 6.728 ; 6.709 ;
; Merc_ID[1]    ; LVDS_RXE_N  ;       ; 6.462 ; 6.920 ;       ;
; Merc_ID[1]    ; LVDS_TXE    ;       ; 6.471 ; 6.928 ;       ;
; Merc_ID[1]    ; MDOUT[0]    ; 5.607 ; 5.607 ; 6.271 ; 6.254 ;
; Merc_ID[1]    ; MDOUT[1]    ; 5.742 ; 5.742 ; 6.394 ; 6.377 ;
; Merc_ID[1]    ; MDOUT[2]    ; 5.327 ; 5.310 ; 6.176 ; 6.176 ;
; Merc_ID[1]    ; MDOUT[3]    ; 5.321 ; 5.304 ; 6.158 ; 6.158 ;
; Merc_ID[2]    ; A2          ; 5.409 ; 5.409 ; 6.046 ; 6.027 ;
; Merc_ID[2]    ; A3          ; 5.393 ; 5.393 ; 6.025 ; 6.006 ;
; Merc_ID[2]    ; A4          ; 5.503 ; 5.503 ; 6.115 ; 6.098 ;
; Merc_ID[2]    ; A6          ; 5.710 ; 5.710 ; 6.328 ; 6.311 ;
; Merc_ID[2]    ; C23         ; 5.845 ; 5.845 ; 6.443 ; 6.424 ;
; Merc_ID[2]    ; LVDS_RXE_N  ;       ; 6.183 ; 6.635 ;       ;
; Merc_ID[2]    ; LVDS_TXE    ;       ; 6.192 ; 6.643 ;       ;
; Merc_ID[2]    ; MDOUT[0]    ; 5.318 ; 5.318 ; 5.972 ; 5.955 ;
; Merc_ID[2]    ; MDOUT[1]    ; 5.458 ; 5.458 ; 6.103 ; 6.086 ;
; Merc_ID[2]    ; MDOUT[2]    ; 5.406 ; 5.406 ; 6.012 ; 5.995 ;
; Merc_ID[2]    ; MDOUT[3]    ; 5.403 ; 5.403 ; 6.014 ; 5.997 ;
; OVERFLOW      ; DEBUG_LED0  ; 3.510 ;       ;       ; 4.275 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; MULTIPLE_MERC ; MDOUT[0]    ; 4.649 ; 4.567 ; 5.233 ; 5.233 ;
; MULTIPLE_MERC ; MDOUT[1]    ; 4.784 ; 4.702 ; 5.356 ; 5.356 ;
; MULTIPLE_MERC ; MDOUT[2]    ; 4.386 ; 4.304 ; 4.906 ; 4.906 ;
; MULTIPLE_MERC ; MDOUT[3]    ; 4.383 ; 4.301 ; 4.912 ; 4.912 ;
; Merc_ID[0]    ; A2          ; 4.256 ; 4.256 ; 5.113 ; 5.038 ;
; Merc_ID[0]    ; A3          ; 4.412 ; 4.337 ; 4.955 ; 4.955 ;
; Merc_ID[0]    ; A4          ; 4.340 ; 4.340 ; 5.207 ; 5.125 ;
; Merc_ID[0]    ; A6          ; 4.733 ; 4.651 ; 5.228 ; 5.228 ;
; Merc_ID[0]    ; C23         ; 4.845 ; 4.770 ; 5.328 ; 5.328 ;
; Merc_ID[0]    ; LVDS_RXE_N  ;       ; 5.955 ; 6.373 ;       ;
; Merc_ID[0]    ; LVDS_TXE    ;       ; 5.963 ; 6.380 ;       ;
; Merc_ID[0]    ; MDOUT[0]    ; 4.277 ; 4.195 ; 4.796 ; 4.796 ;
; Merc_ID[0]    ; MDOUT[1]    ; 4.230 ; 4.230 ; 5.120 ; 5.038 ;
; Merc_ID[0]    ; MDOUT[2]    ; 4.350 ; 4.268 ; 4.847 ; 4.847 ;
; Merc_ID[0]    ; MDOUT[3]    ; 4.173 ; 4.173 ; 5.046 ; 4.964 ;
; Merc_ID[1]    ; A2          ; 4.339 ; 4.339 ; 5.214 ; 5.139 ;
; Merc_ID[1]    ; A3          ; 4.324 ; 4.324 ; 5.185 ; 5.110 ;
; Merc_ID[1]    ; A4          ; 4.617 ; 4.535 ; 5.158 ; 5.158 ;
; Merc_ID[1]    ; A6          ; 5.031 ; 4.949 ; 5.575 ; 5.575 ;
; Merc_ID[1]    ; C23         ; 5.143 ; 5.068 ; 5.675 ; 5.675 ;
; Merc_ID[1]    ; LVDS_RXE_N  ;       ; 6.253 ; 6.720 ;       ;
; Merc_ID[1]    ; LVDS_TXE    ;       ; 6.261 ; 6.727 ;       ;
; Merc_ID[1]    ; MDOUT[0]    ; 4.673 ; 4.591 ; 5.251 ; 5.251 ;
; Merc_ID[1]    ; MDOUT[1]    ; 4.804 ; 4.722 ; 5.368 ; 5.368 ;
; Merc_ID[1]    ; MDOUT[2]    ; 4.324 ; 4.324 ; 5.241 ; 5.159 ;
; Merc_ID[1]    ; MDOUT[3]    ; 4.320 ; 4.320 ; 5.225 ; 5.143 ;
; Merc_ID[2]    ; A2          ; 4.468 ; 4.393 ; 5.025 ; 5.025 ;
; Merc_ID[2]    ; A3          ; 4.453 ; 4.378 ; 5.005 ; 5.005 ;
; Merc_ID[2]    ; A4          ; 4.576 ; 4.494 ; 5.102 ; 5.102 ;
; Merc_ID[2]    ; A6          ; 4.776 ; 4.694 ; 5.307 ; 5.307 ;
; Merc_ID[2]    ; C23         ; 4.888 ; 4.813 ; 5.407 ; 5.407 ;
; Merc_ID[2]    ; LVDS_RXE_N  ;       ; 5.998 ; 6.452 ;       ;
; Merc_ID[2]    ; LVDS_TXE    ;       ; 6.006 ; 6.459 ;       ;
; Merc_ID[2]    ; MDOUT[0]    ; 4.397 ; 4.315 ; 4.965 ; 4.965 ;
; Merc_ID[2]    ; MDOUT[1]    ; 4.533 ; 4.451 ; 5.090 ; 5.090 ;
; Merc_ID[2]    ; MDOUT[2]    ; 4.483 ; 4.401 ; 5.003 ; 5.003 ;
; Merc_ID[2]    ; MDOUT[3]    ; 4.480 ; 4.398 ; 5.006 ; 5.006 ;
; OVERFLOW      ; DEBUG_LED0  ; 3.433 ;       ;       ; 4.188 ;
+---------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 4.391 ; 4.366 ; Rise       ; C122_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.377 ; 3.377 ; Rise       ; C122_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 4.517     ; 4.517     ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.497     ; 3.546     ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -4.010   ; -0.748 ; 3.089    ; 0.506   ; -3.000              ;
;  AUX_CLK                   ; N/A      ; N/A    ; N/A      ; N/A     ; 49.468              ;
;  C122_clk                  ; -3.051   ; -0.748 ; 3.089    ; 0.506   ; 3.138               ;
;  OSC_10MHZ                 ; -1.808   ; 0.195  ; N/A      ; N/A     ; -3.000              ;
;  clk_lrclk_gen:clrgen|BCLK ; -0.884   ; -0.158 ; N/A      ; N/A     ; -1.487              ;
;  clk_lrclk_gen:lrgen|BCLK  ; -3.432   ; 0.179  ; N/A      ; N/A     ; -1.487              ;
;  spc[1]                    ; -4.010   ; -0.359 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS            ; -786.194 ; -3.123 ; 0.0      ; 0.0     ; -256.949            ;
;  AUX_CLK                   ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  C122_clk                  ; -455.602 ; -1.275 ; 0.000    ; 0.000   ; 0.000               ;
;  OSC_10MHZ                 ; -11.763  ; 0.000  ; N/A      ; N/A     ; -14.896             ;
;  clk_lrclk_gen:clrgen|BCLK ; -1.739   ; -0.158 ; N/A      ; N/A     ; -2.974              ;
;  clk_lrclk_gen:lrgen|BCLK  ; -95.535  ; 0.000  ; N/A      ; N/A     ; -55.253             ;
;  spc[1]                    ; -221.555 ; -1.795 ; N/A      ; N/A     ; -183.826            ;
+----------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; C21           ; C122_clk   ; 5.479 ; 5.867 ; Rise       ; C122_clk        ;
; C24           ; C122_clk   ; 4.232 ; 4.535 ; Rise       ; C122_clk        ;
; CC            ; C122_clk   ; 5.667 ; 5.758 ; Rise       ; C122_clk        ;
; INA[*]        ; C122_clk   ; 3.288 ; 3.480 ; Rise       ; C122_clk        ;
;  INA[0]       ; C122_clk   ; 3.066 ; 3.266 ; Rise       ; C122_clk        ;
;  INA[1]       ; C122_clk   ; 2.763 ; 3.087 ; Rise       ; C122_clk        ;
;  INA[2]       ; C122_clk   ; 2.593 ; 2.884 ; Rise       ; C122_clk        ;
;  INA[3]       ; C122_clk   ; 2.476 ; 2.778 ; Rise       ; C122_clk        ;
;  INA[4]       ; C122_clk   ; 2.244 ; 2.594 ; Rise       ; C122_clk        ;
;  INA[5]       ; C122_clk   ; 2.208 ; 2.478 ; Rise       ; C122_clk        ;
;  INA[6]       ; C122_clk   ; 2.757 ; 3.083 ; Rise       ; C122_clk        ;
;  INA[7]       ; C122_clk   ; 2.568 ; 2.879 ; Rise       ; C122_clk        ;
;  INA[8]       ; C122_clk   ; 3.058 ; 3.286 ; Rise       ; C122_clk        ;
;  INA[9]       ; C122_clk   ; 2.932 ; 3.199 ; Rise       ; C122_clk        ;
;  INA[10]      ; C122_clk   ; 2.805 ; 3.077 ; Rise       ; C122_clk        ;
;  INA[11]      ; C122_clk   ; 3.288 ; 3.480 ; Rise       ; C122_clk        ;
;  INA[12]      ; C122_clk   ; 3.044 ; 3.388 ; Rise       ; C122_clk        ;
;  INA[13]      ; C122_clk   ; 3.049 ; 3.374 ; Rise       ; C122_clk        ;
;  INA[14]      ; C122_clk   ; 3.044 ; 3.411 ; Rise       ; C122_clk        ;
;  INA[15]      ; C122_clk   ; 2.755 ; 3.130 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; C122_clk   ; 5.131 ; 5.460 ; Rise       ; C122_clk        ;
; Merc_ID[*]    ; C122_clk   ; 7.540 ; 7.747 ; Rise       ; C122_clk        ;
;  Merc_ID[0]   ; C122_clk   ; 7.048 ; 7.312 ; Rise       ; C122_clk        ;
;  Merc_ID[1]   ; C122_clk   ; 7.540 ; 7.747 ; Rise       ; C122_clk        ;
;  Merc_ID[2]   ; C122_clk   ; 6.925 ; 7.232 ; Rise       ; C122_clk        ;
; OVERFLOW      ; C122_clk   ; 3.364 ; 3.483 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; spc[1]     ; 5.572 ; 5.840 ; Rise       ; spc[1]          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; C21           ; C122_clk   ; -1.493 ; -2.306 ; Rise       ; C122_clk        ;
; C24           ; C122_clk   ; -1.601 ; -2.420 ; Rise       ; C122_clk        ;
; CC            ; C122_clk   ; -2.245 ; -3.149 ; Rise       ; C122_clk        ;
; INA[*]        ; C122_clk   ; -0.782 ; -1.471 ; Rise       ; C122_clk        ;
;  INA[0]       ; C122_clk   ; -0.829 ; -1.598 ; Rise       ; C122_clk        ;
;  INA[1]       ; C122_clk   ; -1.031 ; -1.795 ; Rise       ; C122_clk        ;
;  INA[2]       ; C122_clk   ; -0.936 ; -1.673 ; Rise       ; C122_clk        ;
;  INA[3]       ; C122_clk   ; -0.896 ; -1.607 ; Rise       ; C122_clk        ;
;  INA[4]       ; C122_clk   ; -0.819 ; -1.541 ; Rise       ; C122_clk        ;
;  INA[5]       ; C122_clk   ; -0.782 ; -1.471 ; Rise       ; C122_clk        ;
;  INA[6]       ; C122_clk   ; -1.055 ; -1.821 ; Rise       ; C122_clk        ;
;  INA[7]       ; C122_clk   ; -0.950 ; -1.692 ; Rise       ; C122_clk        ;
;  INA[8]       ; C122_clk   ; -1.119 ; -1.859 ; Rise       ; C122_clk        ;
;  INA[9]       ; C122_clk   ; -1.097 ; -1.851 ; Rise       ; C122_clk        ;
;  INA[10]      ; C122_clk   ; -1.035 ; -1.791 ; Rise       ; C122_clk        ;
;  INA[11]      ; C122_clk   ; -1.225 ; -1.968 ; Rise       ; C122_clk        ;
;  INA[12]      ; C122_clk   ; -1.142 ; -1.918 ; Rise       ; C122_clk        ;
;  INA[13]      ; C122_clk   ; -1.172 ; -1.945 ; Rise       ; C122_clk        ;
;  INA[14]      ; C122_clk   ; -1.189 ; -1.958 ; Rise       ; C122_clk        ;
;  INA[15]      ; C122_clk   ; -1.061 ; -1.811 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; C122_clk   ; -0.974 ; -1.707 ; Rise       ; C122_clk        ;
; Merc_ID[*]    ; C122_clk   ; -1.937 ; -2.668 ; Rise       ; C122_clk        ;
;  Merc_ID[0]   ; C122_clk   ; -1.937 ; -2.668 ; Rise       ; C122_clk        ;
;  Merc_ID[1]   ; C122_clk   ; -2.232 ; -3.003 ; Rise       ; C122_clk        ;
;  Merc_ID[2]   ; C122_clk   ; -2.014 ; -2.780 ; Rise       ; C122_clk        ;
; OVERFLOW      ; C122_clk   ; -0.770 ; -1.510 ; Rise       ; C122_clk        ;
; MULTIPLE_MERC ; spc[1]     ; -1.996 ; -2.675 ; Rise       ; spc[1]          ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                       ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+
; A2             ; C122_clk                  ; 9.519  ; 9.342  ; Rise       ; C122_clk                                              ;
; A3             ; C122_clk                  ; 9.306  ; 9.120  ; Rise       ; C122_clk                                              ;
; A4             ; C122_clk                  ; 10.868 ; 10.424 ; Rise       ; C122_clk                                              ;
; A6             ; C122_clk                  ; 9.578  ; 9.252  ; Rise       ; C122_clk                                              ;
; A12            ; C122_clk                  ; 9.103  ; 8.932  ; Rise       ; C122_clk                                              ;
; ATTRLY         ; C122_clk                  ; 7.446  ; 7.279  ; Rise       ; C122_clk                                              ;
; C23            ; C122_clk                  ; 8.324  ; 8.183  ; Rise       ; C122_clk                                              ;
; CDIN           ; C122_clk                  ; 7.583  ; 7.311  ; Rise       ; C122_clk                                              ;
; DEBUG_LED1     ; C122_clk                  ; 7.908  ; 7.750  ; Rise       ; C122_clk                                              ;
; DEBUG_LED2     ; C122_clk                  ; 8.141  ; 7.891  ; Rise       ; C122_clk                                              ;
; DITHER         ; C122_clk                  ; 7.445  ; 7.282  ; Rise       ; C122_clk                                              ;
; LVDS_RXE_N     ; C122_clk                  ; 8.144  ; 7.860  ; Rise       ; C122_clk                                              ;
; LVDS_TXE       ; C122_clk                  ; 8.165  ; 7.878  ; Rise       ; C122_clk                                              ;
; MDOUT[*]       ; C122_clk                  ; 14.809 ; 13.657 ; Rise       ; C122_clk                                              ;
;  MDOUT[0]      ; C122_clk                  ; 12.235 ; 11.270 ; Rise       ; C122_clk                                              ;
;  MDOUT[1]      ; C122_clk                  ; 14.809 ; 13.657 ; Rise       ; C122_clk                                              ;
;  MDOUT[2]      ; C122_clk                  ; 12.833 ; 11.844 ; Rise       ; C122_clk                                              ;
;  MDOUT[3]      ; C122_clk                  ; 13.231 ; 12.203 ; Rise       ; C122_clk                                              ;
; RAND           ; C122_clk                  ; 8.393  ; 8.255  ; Rise       ; C122_clk                                              ;
; TLV320_LRCIN   ; C122_clk                  ; 8.024  ; 7.845  ; Rise       ; C122_clk                                              ;
; TLV320_LRCOUT  ; C122_clk                  ; 7.306  ; 7.261  ; Rise       ; C122_clk                                              ;
; TLV320_MCLK    ; C122_clk                  ; 7.563  ; 7.421  ; Rise       ; C122_clk                                              ;
; FPGA_PLL       ; OSC_10MHZ                 ; 11.995 ; 11.778 ; Rise       ; OSC_10MHZ                                             ;
; TEST1          ; OSC_10MHZ                 ; 10.773 ; 10.621 ; Rise       ; OSC_10MHZ                                             ;
; TEST2          ; OSC_10MHZ                 ; 10.560 ; 10.487 ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.827  ; 5.116  ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 4.827  ; 5.116  ; Fall       ; OSC_10MHZ                                             ;
; FPGA_PLL       ; AUX_CLK                   ; 6.117  ; 5.853  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ; 4.957  ;        ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.732  ; 4.562  ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; AUX_CLK                   ; 6.018  ; 5.803  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ;        ; 4.649  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 4.594  ; 4.512  ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; C122_clk                  ; 7.069  ; 6.811  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ; 3.729  ;        ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.634  ; 5.520  ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; FPGA_PLL       ; C122_clk                  ; 6.999  ; 6.734  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ;        ; 3.642  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 5.564  ; 5.443  ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ; 4.115  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                             ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ;        ; 3.888  ; Fall       ; clk_lrclk_gen:clrgen|BCLK                             ;
; MOSI           ; clk_lrclk_gen:lrgen|BCLK  ; 9.698  ; 9.578  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; SCLK           ; clk_lrclk_gen:lrgen|BCLK  ; 10.598 ; 10.598 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; nCS            ; clk_lrclk_gen:lrgen|BCLK  ; 10.273 ; 9.909  ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; Rx_load_strobe ; spc[1]                    ; 7.484  ; 7.423  ; Rise       ; spc[1]                                                ;
; SPI_clock      ; spc[1]                    ; 7.480  ; 7.419  ; Rise       ; spc[1]                                                ;
; SPI_data       ; spc[1]                    ; 7.758  ; 7.626  ; Rise       ; spc[1]                                                ;
; Tx_load_strobe ; spc[1]                    ; 7.514  ; 7.468  ; Rise       ; spc[1]                                                ;
+----------------+---------------------------+--------+--------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+----------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; Data Port      ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                       ;
+----------------+---------------------------+-------+-------+------------+-------------------------------------------------------+
; A2             ; C122_clk                  ; 3.704 ; 3.850 ; Rise       ; C122_clk                                              ;
; A3             ; C122_clk                  ; 3.962 ; 4.130 ; Rise       ; C122_clk                                              ;
; A4             ; C122_clk                  ; 4.208 ; 4.424 ; Rise       ; C122_clk                                              ;
; A6             ; C122_clk                  ; 4.051 ; 4.214 ; Rise       ; C122_clk                                              ;
; A12            ; C122_clk                  ; 3.756 ; 3.850 ; Rise       ; C122_clk                                              ;
; ATTRLY         ; C122_clk                  ; 3.429 ; 3.559 ; Rise       ; C122_clk                                              ;
; C23            ; C122_clk                  ; 3.832 ; 4.030 ; Rise       ; C122_clk                                              ;
; CDIN           ; C122_clk                  ; 3.461 ; 3.562 ; Rise       ; C122_clk                                              ;
; DEBUG_LED1     ; C122_clk                  ; 3.654 ; 3.815 ; Rise       ; C122_clk                                              ;
; DEBUG_LED2     ; C122_clk                  ; 3.706 ; 3.849 ; Rise       ; C122_clk                                              ;
; DITHER         ; C122_clk                  ; 3.429 ; 3.562 ; Rise       ; C122_clk                                              ;
; LVDS_RXE_N     ; C122_clk                  ; 3.552 ; 3.696 ; Rise       ; C122_clk                                              ;
; LVDS_TXE       ; C122_clk                  ; 3.559 ; 3.704 ; Rise       ; C122_clk                                              ;
; MDOUT[*]       ; C122_clk                  ; 4.602 ; 4.314 ; Rise       ; C122_clk                                              ;
;  MDOUT[0]      ; C122_clk                  ; 4.624 ; 4.392 ; Rise       ; C122_clk                                              ;
;  MDOUT[1]      ; C122_clk                  ; 5.761 ; 5.437 ; Rise       ; C122_clk                                              ;
;  MDOUT[2]      ; C122_clk                  ; 4.610 ; 4.314 ; Rise       ; C122_clk                                              ;
;  MDOUT[3]      ; C122_clk                  ; 4.602 ; 4.383 ; Rise       ; C122_clk                                              ;
; RAND           ; C122_clk                  ; 3.861 ; 4.070 ; Rise       ; C122_clk                                              ;
; TLV320_LRCIN   ; C122_clk                  ; 3.680 ; 3.826 ; Rise       ; C122_clk                                              ;
; TLV320_LRCOUT  ; C122_clk                  ; 3.419 ; 3.548 ; Rise       ; C122_clk                                              ;
; TLV320_MCLK    ; C122_clk                  ; 3.528 ; 3.638 ; Rise       ; C122_clk                                              ;
; FPGA_PLL       ; OSC_10MHZ                 ; 5.289 ; 5.480 ; Rise       ; OSC_10MHZ                                             ;
; TEST1          ; OSC_10MHZ                 ; 4.759 ; 4.977 ; Rise       ; OSC_10MHZ                                             ;
; TEST2          ; OSC_10MHZ                 ; 4.721 ; 4.818 ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 2.458 ; 2.880 ; Rise       ; OSC_10MHZ                                             ;
; ext_10MHZ      ; OSC_10MHZ                 ; 2.458 ; 2.880 ; Fall       ; OSC_10MHZ                                             ;
; FPGA_PLL       ; AUX_CLK                   ; 2.465 ; 2.675 ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ; 1.957 ;       ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 1.897 ; 2.013 ; Rise       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; AUX_CLK                   ; 2.485 ; 2.714 ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST1          ; AUX_CLK                   ;       ; 2.100 ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; TEST2          ; AUX_CLK                   ; 1.917 ; 2.052 ; Fall       ; PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
; FPGA_PLL       ; C122_clk                  ; 3.069 ; 3.283 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ; 1.748 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 2.501 ; 2.621 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; FPGA_PLL       ; C122_clk                  ; 3.096 ; 3.303 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST0          ; C122_clk                  ;       ; 1.786 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TEST2          ; C122_clk                  ; 2.528 ; 2.641 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ; 1.988 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK                             ;
; TLV320_BCLK    ; clk_lrclk_gen:clrgen|BCLK ;       ; 2.076 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                             ;
; MOSI           ; clk_lrclk_gen:lrgen|BCLK  ; 4.348 ; 4.541 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; SCLK           ; clk_lrclk_gen:lrgen|BCLK  ; 5.092 ; 5.272 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; nCS            ; clk_lrclk_gen:lrgen|BCLK  ; 4.533 ; 4.693 ; Rise       ; clk_lrclk_gen:lrgen|BCLK                              ;
; Rx_load_strobe ; spc[1]                    ; 3.442 ; 3.514 ; Rise       ; spc[1]                                                ;
; SPI_clock      ; spc[1]                    ; 3.433 ; 3.507 ; Rise       ; spc[1]                                                ;
; SPI_data       ; spc[1]                    ; 3.517 ; 3.593 ; Rise       ; spc[1]                                                ;
; Tx_load_strobe ; spc[1]                    ; 3.461 ; 3.530 ; Rise       ; spc[1]                                                ;
+----------------+---------------------------+-------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; MULTIPLE_MERC ; MDOUT[0]    ; 10.032 ; 9.861  ; 10.393 ; 10.393 ;
; MULTIPLE_MERC ; MDOUT[1]    ; 12.526 ; 11.380 ; 12.753 ; 11.727 ;
; MULTIPLE_MERC ; MDOUT[2]    ; 9.993  ; 9.201  ; 10.255 ; 9.734  ;
; MULTIPLE_MERC ; MDOUT[3]    ; 10.759 ; 9.792  ; 11.026 ; 10.102 ;
; Merc_ID[0]    ; A2          ; 9.468  ; 9.468  ; 9.595  ; 9.431  ;
; Merc_ID[0]    ; A3          ; 9.283  ; 9.119  ; 9.788  ; 9.788  ;
; Merc_ID[0]    ; A4          ; 9.702  ; 9.702  ; 9.774  ; 9.603  ;
; Merc_ID[0]    ; A6          ; 9.999  ; 9.828  ; 10.458 ; 10.458 ;
; Merc_ID[0]    ; C23         ; 10.179 ; 10.015 ; 10.542 ; 10.542 ;
; Merc_ID[0]    ; LVDS_RXE_N  ;        ; 12.464 ; 13.093 ;        ;
; Merc_ID[0]    ; LVDS_TXE    ;        ; 12.482 ; 13.114 ;        ;
; Merc_ID[0]    ; MDOUT[0]    ; 8.975  ; 8.804  ; 9.414  ; 9.414  ;
; Merc_ID[0]    ; MDOUT[1]    ; 9.296  ; 9.296  ; 9.501  ; 9.330  ;
; Merc_ID[0]    ; MDOUT[2]    ; 9.175  ; 9.004  ; 9.563  ; 9.563  ;
; Merc_ID[0]    ; MDOUT[3]    ; 9.312  ; 9.312  ; 9.427  ; 9.256  ;
; Merc_ID[1]    ; A2          ; 9.647  ; 9.647  ; 9.783  ; 9.619  ;
; Merc_ID[1]    ; A3          ; 9.656  ; 9.656  ; 9.727  ; 9.563  ;
; Merc_ID[1]    ; A4          ; 9.695  ; 9.524  ; 10.207 ; 10.207 ;
; Merc_ID[1]    ; A6          ; 10.794 ; 10.623 ; 11.170 ; 11.170 ;
; Merc_ID[1]    ; C23         ; 10.974 ; 10.810 ; 11.254 ; 11.254 ;
; Merc_ID[1]    ; LVDS_RXE_N  ;        ; 13.259 ; 13.805 ;        ;
; Merc_ID[1]    ; LVDS_TXE    ;        ; 13.277 ; 13.826 ;        ;
; Merc_ID[1]    ; MDOUT[0]    ; 10.005 ; 9.834  ; 10.353 ; 10.353 ;
; Merc_ID[1]    ; MDOUT[1]    ; 10.193 ; 10.022 ; 10.495 ; 10.495 ;
; Merc_ID[1]    ; MDOUT[2]    ; 9.649  ; 9.649  ; 9.874  ; 9.703  ;
; Merc_ID[1]    ; MDOUT[3]    ; 9.641  ; 9.641  ; 9.784  ; 9.613  ;
; Merc_ID[2]    ; A2          ; 9.363  ; 9.199  ; 9.788  ; 9.788  ;
; Merc_ID[2]    ; A3          ; 9.326  ; 9.162  ; 9.781  ; 9.781  ;
; Merc_ID[2]    ; A4          ; 9.558  ; 9.387  ; 9.999  ; 9.999  ;
; Merc_ID[2]    ; A6          ; 10.056 ; 9.885  ; 10.555 ; 10.555 ;
; Merc_ID[2]    ; C23         ; 10.236 ; 10.072 ; 10.639 ; 10.639 ;
; Merc_ID[2]    ; LVDS_RXE_N  ;        ; 12.521 ; 13.190 ;        ;
; Merc_ID[2]    ; LVDS_TXE    ;        ; 12.539 ; 13.211 ;        ;
; Merc_ID[2]    ; MDOUT[0]    ; 9.265  ; 9.094  ; 9.716  ; 9.716  ;
; Merc_ID[2]    ; MDOUT[1]    ; 9.461  ; 9.290  ; 9.880  ; 9.880  ;
; Merc_ID[2]    ; MDOUT[2]    ; 9.451  ; 9.280  ; 9.791  ; 9.791  ;
; Merc_ID[2]    ; MDOUT[3]    ; 9.400  ; 9.229  ; 9.798  ; 9.798  ;
; OVERFLOW      ; DEBUG_LED0  ; 7.033  ;        ;        ; 7.390  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; MULTIPLE_MERC ; MDOUT[0]    ; 4.649 ; 4.567 ; 5.233 ; 5.233 ;
; MULTIPLE_MERC ; MDOUT[1]    ; 4.784 ; 4.702 ; 5.356 ; 5.356 ;
; MULTIPLE_MERC ; MDOUT[2]    ; 4.386 ; 4.304 ; 4.906 ; 4.906 ;
; MULTIPLE_MERC ; MDOUT[3]    ; 4.383 ; 4.301 ; 4.912 ; 4.912 ;
; Merc_ID[0]    ; A2          ; 4.256 ; 4.256 ; 5.113 ; 5.038 ;
; Merc_ID[0]    ; A3          ; 4.412 ; 4.337 ; 4.955 ; 4.955 ;
; Merc_ID[0]    ; A4          ; 4.340 ; 4.340 ; 5.207 ; 5.125 ;
; Merc_ID[0]    ; A6          ; 4.733 ; 4.651 ; 5.228 ; 5.228 ;
; Merc_ID[0]    ; C23         ; 4.845 ; 4.770 ; 5.328 ; 5.328 ;
; Merc_ID[0]    ; LVDS_RXE_N  ;       ; 5.955 ; 6.373 ;       ;
; Merc_ID[0]    ; LVDS_TXE    ;       ; 5.963 ; 6.380 ;       ;
; Merc_ID[0]    ; MDOUT[0]    ; 4.277 ; 4.195 ; 4.796 ; 4.796 ;
; Merc_ID[0]    ; MDOUT[1]    ; 4.230 ; 4.230 ; 5.120 ; 5.038 ;
; Merc_ID[0]    ; MDOUT[2]    ; 4.350 ; 4.268 ; 4.847 ; 4.847 ;
; Merc_ID[0]    ; MDOUT[3]    ; 4.173 ; 4.173 ; 5.046 ; 4.964 ;
; Merc_ID[1]    ; A2          ; 4.339 ; 4.339 ; 5.214 ; 5.139 ;
; Merc_ID[1]    ; A3          ; 4.324 ; 4.324 ; 5.185 ; 5.110 ;
; Merc_ID[1]    ; A4          ; 4.617 ; 4.535 ; 5.158 ; 5.158 ;
; Merc_ID[1]    ; A6          ; 5.031 ; 4.949 ; 5.575 ; 5.575 ;
; Merc_ID[1]    ; C23         ; 5.143 ; 5.068 ; 5.675 ; 5.675 ;
; Merc_ID[1]    ; LVDS_RXE_N  ;       ; 6.253 ; 6.720 ;       ;
; Merc_ID[1]    ; LVDS_TXE    ;       ; 6.261 ; 6.727 ;       ;
; Merc_ID[1]    ; MDOUT[0]    ; 4.673 ; 4.591 ; 5.251 ; 5.251 ;
; Merc_ID[1]    ; MDOUT[1]    ; 4.804 ; 4.722 ; 5.368 ; 5.368 ;
; Merc_ID[1]    ; MDOUT[2]    ; 4.324 ; 4.324 ; 5.241 ; 5.159 ;
; Merc_ID[1]    ; MDOUT[3]    ; 4.320 ; 4.320 ; 5.225 ; 5.143 ;
; Merc_ID[2]    ; A2          ; 4.468 ; 4.393 ; 5.025 ; 5.025 ;
; Merc_ID[2]    ; A3          ; 4.453 ; 4.378 ; 5.005 ; 5.005 ;
; Merc_ID[2]    ; A4          ; 4.576 ; 4.494 ; 5.102 ; 5.102 ;
; Merc_ID[2]    ; A6          ; 4.776 ; 4.694 ; 5.307 ; 5.307 ;
; Merc_ID[2]    ; C23         ; 4.888 ; 4.813 ; 5.407 ; 5.407 ;
; Merc_ID[2]    ; LVDS_RXE_N  ;       ; 5.998 ; 6.452 ;       ;
; Merc_ID[2]    ; LVDS_TXE    ;       ; 6.006 ; 6.459 ;       ;
; Merc_ID[2]    ; MDOUT[0]    ; 4.397 ; 4.315 ; 4.965 ; 4.965 ;
; Merc_ID[2]    ; MDOUT[1]    ; 4.533 ; 4.451 ; 5.090 ; 5.090 ;
; Merc_ID[2]    ; MDOUT[2]    ; 4.483 ; 4.401 ; 5.003 ; 5.003 ;
; Merc_ID[2]    ; MDOUT[3]    ; 4.480 ; 4.398 ; 5.006 ; 5.006 ;
; OVERFLOW      ; DEBUG_LED0  ; 3.433 ;       ;       ; 4.188 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ATTRLY         ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A2             ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A3             ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A4             ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A6             ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A12            ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C23            ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MDOUT[0]       ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MDOUT[1]       ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MDOUT[2]       ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MDOUT[3]       ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CDIN           ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TLV320_BCLK    ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TLV320_LRCIN   ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TLV320_LRCOUT  ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TLV320_MCLK    ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CMODE          ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI           ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK           ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nCS            ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_data       ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_clock      ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx_load_strobe ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rx_load_strobe ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FPGA_PLL       ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LVDS_TXE       ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LVDS_RXE_N     ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DITHER         ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHDN           ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PGA            ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAND           ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INIT_DONE      ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST0          ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST1          ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST2          ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST3          ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED0     ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED1     ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED2     ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED3     ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED4     ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED5     ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED6     ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED7     ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Merc_ID_drv[0] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Merc_ID_drv[1] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Merc_ID_drv[2] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Merc_ID_drv[3] ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ext_10MHZ      ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.0-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ext_10MHZ               ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; Merc_ID[1]              ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; Merc_ID[0]              ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; Merc_ID[2]              ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; OVERFLOW                ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; C122_clk                ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; MULTIPLE_MERC           ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; AUX_CLK                 ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; OSC_10MHZ               ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; C21                     ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[0]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[1]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[2]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[3]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; CC                      ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[4]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[5]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[6]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[7]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; C24                     ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[8]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[9]                  ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[10]                 ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[11]                 ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[12]                 ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[13]                 ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[14]                 ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; INA[15]                 ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_DATA0~          ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_DATA2~          ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_DATA3~          ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_DATA4~          ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_DATA5~          ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_DATA6~          ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
; ~ALTERA_DATA7~          ; 3.0-V LVTTL  ; 2400 ps         ; 2400 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ATTRLY         ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; A2             ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; A3             ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.85 V              ; -0.0465 V           ; 0.145 V                              ; 0.199 V                              ; 4.55e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.85 V             ; -0.0465 V          ; 0.145 V                             ; 0.199 V                             ; 4.55e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; A4             ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; A6             ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; A12            ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; C23            ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; MDOUT[0]       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4e-07 V                      ; 2.81 V              ; -0.0473 V           ; 0.039 V                              ; 0.102 V                              ; 1.02e-09 s                  ; 5.59e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4e-07 V                     ; 2.81 V             ; -0.0473 V          ; 0.039 V                             ; 0.102 V                             ; 1.02e-09 s                 ; 5.59e-10 s                 ; Yes                       ; Yes                       ;
; MDOUT[1]       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4e-07 V                      ; 2.8 V               ; -0.00392 V          ; 0.032 V                              ; 0.095 V                              ; 3.89e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4e-07 V                     ; 2.8 V              ; -0.00392 V         ; 0.032 V                             ; 0.095 V                             ; 3.89e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; MDOUT[2]       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4e-07 V                      ; 2.81 V              ; -0.0473 V           ; 0.039 V                              ; 0.102 V                              ; 1.02e-09 s                  ; 5.59e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4e-07 V                     ; 2.81 V             ; -0.0473 V          ; 0.039 V                             ; 0.102 V                             ; 1.02e-09 s                 ; 5.59e-10 s                 ; Yes                       ; Yes                       ;
; MDOUT[3]       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4e-07 V                      ; 2.81 V              ; -0.0473 V           ; 0.039 V                              ; 0.102 V                              ; 1.02e-09 s                  ; 5.59e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4e-07 V                     ; 2.81 V             ; -0.0473 V          ; 0.039 V                             ; 0.102 V                             ; 1.02e-09 s                 ; 5.59e-10 s                 ; Yes                       ; Yes                       ;
; CDIN           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; TLV320_BCLK    ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; TLV320_LRCIN   ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; TLV320_LRCOUT  ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; TLV320_MCLK    ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; CMODE          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; MOSI           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; SCLK           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.81 V              ; -0.00387 V          ; 0.207 V                              ; 0.085 V                              ; 3.59e-09 s                  ; 3.42e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.81 V             ; -0.00387 V         ; 0.207 V                             ; 0.085 V                             ; 3.59e-09 s                 ; 3.42e-09 s                 ; Yes                       ; Yes                       ;
; nCS            ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; SPI_data       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; SPI_clock      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; Tx_load_strobe ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; Rx_load_strobe ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; FPGA_PLL       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; LVDS_TXE       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; LVDS_RXE_N     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; DITHER         ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; SHDN           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.81 V              ; -0.00401 V          ; 0.212 V                              ; 0.086 V                              ; 3.59e-09 s                  ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.81 V             ; -0.00401 V         ; 0.212 V                             ; 0.086 V                             ; 3.59e-09 s                 ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; PGA            ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; RAND           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 4.11e-07 V                   ; 2.84 V              ; -0.0466 V           ; 0.162 V                              ; 0.214 V                              ; 4.62e-10 s                  ; 4.6e-10 s                   ; Yes                        ; Yes                        ; 2.8 V                       ; 4.11e-07 V                  ; 2.84 V             ; -0.0466 V          ; 0.162 V                             ; 0.214 V                             ; 4.62e-10 s                 ; 4.6e-10 s                  ; Yes                       ; Yes                       ;
; INIT_DONE      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; TEST0          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; TEST1          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; TEST2          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; TEST3          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.81 V              ; -0.00387 V          ; 0.207 V                              ; 0.085 V                              ; 3.59e-09 s                  ; 3.42e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.81 V             ; -0.00387 V         ; 0.207 V                             ; 0.085 V                             ; 3.59e-09 s                 ; 3.42e-09 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED0     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED1     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED2     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.85 V              ; -0.0465 V           ; 0.145 V                              ; 0.199 V                              ; 4.55e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.85 V             ; -0.0465 V          ; 0.145 V                             ; 0.199 V                             ; 4.55e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED3     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.81 V              ; -0.00387 V          ; 0.207 V                              ; 0.085 V                              ; 3.59e-09 s                  ; 3.42e-09 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.81 V             ; -0.00387 V         ; 0.207 V                             ; 0.085 V                             ; 3.59e-09 s                 ; 3.42e-09 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED4     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.85 V              ; -0.0465 V           ; 0.145 V                              ; 0.199 V                              ; 4.55e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.85 V             ; -0.0465 V          ; 0.145 V                             ; 0.199 V                             ; 4.55e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED5     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED6     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED7     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; Merc_ID_drv[0] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; Merc_ID_drv[1] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.85 V              ; -0.0465 V           ; 0.145 V                              ; 0.199 V                              ; 4.55e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.85 V             ; -0.0465 V          ; 0.145 V                             ; 0.199 V                             ; 4.55e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Merc_ID_drv[2] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.85 V              ; -0.0465 V           ; 0.145 V                              ; 0.199 V                              ; 4.55e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.85 V             ; -0.0465 V          ; 0.145 V                             ; 0.199 V                             ; 4.55e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Merc_ID_drv[3] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.73e-07 V                   ; 2.84 V              ; -0.0362 V           ; 0.161 V                              ; 0.191 V                              ; 6.7e-10 s                   ; 6.39e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 2.73e-07 V                  ; 2.84 V             ; -0.0362 V          ; 0.161 V                             ; 0.191 V                             ; 6.7e-10 s                  ; 6.39e-10 s                 ; Yes                       ; Yes                       ;
; ext_10MHZ      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 2.6e-07 V                    ; 2.83 V              ; -0.095 V            ; 0.079 V                              ; 0.113 V                              ; 2.67e-10 s                  ; 3.79e-10 s                  ; Yes                        ; No                         ; 2.8 V                       ; 2.6e-07 V                   ; 2.83 V             ; -0.095 V           ; 0.079 V                             ; 0.113 V                             ; 2.67e-10 s                 ; 3.79e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~  ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 2.8 V                        ; 1.98e-07 V                   ; 2.84 V              ; -0.0415 V           ; 0.076 V                              ; 0.064 V                              ; 3.36e-10 s                  ; 3.63e-10 s                  ; Yes                        ; Yes                        ; 2.8 V                       ; 1.98e-07 V                  ; 2.84 V             ; -0.0415 V          ; 0.076 V                             ; 0.064 V                             ; 3.36e-10 s                 ; 3.63e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ATTRLY         ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A2             ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; A3             ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0946 V           ; 0.19 V                               ; 0.271 V                              ; 2.71e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0946 V          ; 0.19 V                              ; 0.271 V                             ; 2.71e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; A4             ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A6             ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A12            ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C23            ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; MDOUT[0]       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.44e-08 V                   ; 3.15 V              ; -0.0525 V           ; 0.002 V                              ; 0.072 V                              ; 6.29e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 3.15 V                      ; 8.44e-08 V                  ; 3.15 V             ; -0.0525 V          ; 0.002 V                             ; 0.072 V                             ; 6.29e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; MDOUT[1]       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.44e-08 V                   ; 3.15 V              ; -0.00922 V          ; 0.026 V                              ; 0.122 V                              ; 2.56e-09 s                  ; 2.29e-09 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.44e-08 V                  ; 3.15 V             ; -0.00922 V         ; 0.026 V                             ; 0.122 V                             ; 2.56e-09 s                 ; 2.29e-09 s                 ; Yes                       ; Yes                       ;
; MDOUT[2]       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.44e-08 V                   ; 3.15 V              ; -0.0525 V           ; 0.002 V                              ; 0.072 V                              ; 6.29e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 3.15 V                      ; 8.44e-08 V                  ; 3.15 V             ; -0.0525 V          ; 0.002 V                             ; 0.072 V                             ; 6.29e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; MDOUT[3]       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.44e-08 V                   ; 3.15 V              ; -0.0525 V           ; 0.002 V                              ; 0.072 V                              ; 6.29e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 3.15 V                      ; 8.44e-08 V                  ; 3.15 V             ; -0.0525 V          ; 0.002 V                             ; 0.072 V                             ; 6.29e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; CDIN           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; TLV320_BCLK    ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; TLV320_LRCIN   ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; TLV320_LRCOUT  ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; TLV320_MCLK    ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; CMODE          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; MOSI           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; SCLK           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.17 V              ; -0.0145 V           ; 0.271 V                              ; 0.241 V                              ; 2.39e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.17 V             ; -0.0145 V          ; 0.271 V                             ; 0.241 V                             ; 2.39e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; nCS            ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; SPI_data       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; SPI_clock      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; Tx_load_strobe ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; Rx_load_strobe ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; FPGA_PLL       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LVDS_TXE       ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LVDS_RXE_N     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DITHER         ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SHDN           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.17 V              ; -0.0151 V           ; 0.273 V                              ; 0.244 V                              ; 2.4e-09 s                   ; 2.3e-09 s                   ; No                         ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.17 V             ; -0.0151 V          ; 0.273 V                             ; 0.244 V                             ; 2.4e-09 s                  ; 2.3e-09 s                  ; No                        ; Yes                       ;
; PGA            ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RAND           ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 8.42e-08 V                   ; 3.25 V              ; -0.106 V            ; 0.203 V                              ; 0.306 V                              ; 2.74e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 8.42e-08 V                  ; 3.25 V             ; -0.106 V           ; 0.203 V                             ; 0.306 V                             ; 2.74e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; INIT_DONE      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; TEST0          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; TEST1          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; TEST2          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; TEST3          ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.17 V              ; -0.0145 V           ; 0.271 V                              ; 0.241 V                              ; 2.39e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.17 V             ; -0.0145 V          ; 0.271 V                             ; 0.241 V                             ; 2.39e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; DEBUG_LED0     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; DEBUG_LED1     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; DEBUG_LED2     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0946 V           ; 0.19 V                               ; 0.271 V                              ; 2.71e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0946 V          ; 0.19 V                              ; 0.271 V                             ; 2.71e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED3     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.17 V              ; -0.0145 V           ; 0.271 V                              ; 0.241 V                              ; 2.39e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.17 V             ; -0.0145 V          ; 0.271 V                             ; 0.241 V                             ; 2.39e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; DEBUG_LED4     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0946 V           ; 0.19 V                               ; 0.271 V                              ; 2.71e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0946 V          ; 0.19 V                              ; 0.271 V                             ; 2.71e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED5     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; DEBUG_LED6     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; DEBUG_LED7     ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; Merc_ID_drv[0] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; Merc_ID_drv[1] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0946 V           ; 0.19 V                               ; 0.271 V                              ; 2.71e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0946 V          ; 0.19 V                              ; 0.271 V                             ; 2.71e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; Merc_ID_drv[2] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0946 V           ; 0.19 V                               ; 0.271 V                              ; 2.71e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0946 V          ; 0.19 V                              ; 0.271 V                             ; 2.71e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; Merc_ID_drv[3] ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.67e-08 V                   ; 3.25 V              ; -0.0513 V           ; 0.185 V                              ; 0.137 V                              ; 4.53e-10 s                  ; 4.19e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 5.67e-08 V                  ; 3.25 V             ; -0.0513 V          ; 0.185 V                             ; 0.137 V                             ; 4.53e-10 s                 ; 4.19e-10 s                 ; No                        ; Yes                       ;
; ext_10MHZ      ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 5.22e-08 V                   ; 3.51 V              ; -0.342 V            ; 0.456 V                              ; 0.396 V                              ; 1.08e-10 s                  ; 1.95e-10 s                  ; No                         ; No                         ; 3.15 V                      ; 5.22e-08 V                  ; 3.51 V             ; -0.342 V           ; 0.456 V                             ; 0.396 V                             ; 1.08e-10 s                 ; 1.95e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.0-V LVTTL  ; 0 s                 ; 0 s                 ; 3.15 V                       ; 4.07e-08 V                   ; 3.34 V              ; -0.137 V            ; 0.221 V                              ; 0.168 V                              ; 2.8e-10 s                   ; 2.06e-10 s                  ; No                         ; Yes                        ; 3.15 V                      ; 4.07e-08 V                  ; 3.34 V             ; -0.137 V           ; 0.221 V                             ; 0.168 V                             ; 2.8e-10 s                  ; 2.06e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; C122_clk                  ; C122_clk                  ; 2076600  ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; C122_clk                  ; 1        ; 1        ; 0        ; 0        ;
; clk_lrclk_gen:lrgen|BCLK  ; C122_clk                  ; 1        ; 1        ; 0        ; 0        ;
; spc[1]                    ; C122_clk                  ; 1        ; 0        ; 0        ; 0        ;
; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 2        ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 2        ; 0        ; 0        ; 0        ;
; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 1        ; 1        ; 0        ; 0        ;
; clk_lrclk_gen:lrgen|BCLK  ; clk_lrclk_gen:lrgen|BCLK  ; 1023     ; 0        ; 0        ; 0        ;
; OSC_10MHZ                 ; OSC_10MHZ                 ; 77       ; 0        ; 0        ; 0        ;
; C122_clk                  ; spc[1]                    ; 328      ; 0        ; 0        ; 0        ;
; spc[1]                    ; spc[1]                    ; 662      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; C122_clk                  ; C122_clk                  ; 2076600  ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; C122_clk                  ; 1        ; 1        ; 0        ; 0        ;
; clk_lrclk_gen:lrgen|BCLK  ; C122_clk                  ; 1        ; 1        ; 0        ; 0        ;
; spc[1]                    ; C122_clk                  ; 1        ; 0        ; 0        ; 0        ;
; C122_clk                  ; clk_lrclk_gen:clrgen|BCLK ; 2        ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 2        ; 0        ; 0        ; 0        ;
; spc[1]                    ; clk_lrclk_gen:clrgen|BCLK ; 1        ; 1        ; 0        ; 0        ;
; clk_lrclk_gen:lrgen|BCLK  ; clk_lrclk_gen:lrgen|BCLK  ; 1023     ; 0        ; 0        ; 0        ;
; OSC_10MHZ                 ; OSC_10MHZ                 ; 77       ; 0        ; 0        ; 0        ;
; C122_clk                  ; spc[1]                    ; 328      ; 0        ; 0        ; 0        ;
; spc[1]                    ; spc[1]                    ; 662      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C122_clk   ; C122_clk ; 1712     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C122_clk   ; C122_clk ; 1712     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 179   ; 179  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 110   ; 110  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 09 19:43:19 2011
Info: Command: quartus_sta Mercury -c Mercury
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Core supply voltage is 1.2V
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning: Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning: Synopsys Design Constraints File file not found: 'Mercury.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 8.138 -waveform {0.000 4.069} -name C122_clk C122_clk
    Info: create_clock -period 100.000 -waveform {0.000 50.000} -name AUX_CLK AUX_CLK
    Info: create_generated_clock -source {PLL2_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -duty_cycle 50.00 -name {PLL2_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL2_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 1536 -duty_cycle 50.00 -name {PLL_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_inst|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name spc[1] spc[1]
    Info: create_clock -period 1.000 -name clk_lrclk_gen:clrgen|BCLK clk_lrclk_gen:clrgen|BCLK
    Info: create_clock -period 1.000 -name clk_lrclk_gen:lrgen|BCLK clk_lrclk_gen:lrgen|BCLK
    Info: create_clock -period 1.000 -name OSC_10MHZ OSC_10MHZ
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -hold 0.030
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.010
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.010      -221.555 spc[1] 
    Info:    -3.432       -95.535 clk_lrclk_gen:lrgen|BCLK 
    Info:    -3.051      -455.602 C122_clk 
    Info:    -1.808       -11.763 OSC_10MHZ 
    Info:    -0.884        -1.739 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case hold slack is -0.711
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.711        -1.176 C122_clk 
    Info:    -0.351        -1.746 spc[1] 
    Info:    -0.150        -0.150 clk_lrclk_gen:clrgen|BCLK 
    Info:     0.434         0.000 clk_lrclk_gen:lrgen|BCLK 
    Info:     0.468         0.000 OSC_10MHZ 
Info: Worst-case recovery slack is 3.089
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.089         0.000 C122_clk 
Info: Worst-case removal slack is 1.194
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.194         0.000 C122_clk 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -14.896 OSC_10MHZ 
    Info:    -1.487      -178.440 spc[1] 
    Info:    -1.487       -55.019 clk_lrclk_gen:lrgen|BCLK 
    Info:    -1.487        -2.974 clk_lrclk_gen:clrgen|BCLK 
    Info:     3.138         0.000 C122_clk 
    Info:    49.871         0.000 AUX_CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -hold 0.030
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.699
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.699      -203.702 spc[1] 
    Info:    -3.105       -85.829 clk_lrclk_gen:lrgen|BCLK 
    Info:    -2.016      -151.261 C122_clk 
    Info:    -1.544       -10.107 OSC_10MHZ 
    Info:    -0.825        -1.593 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case hold slack is -0.748
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.748        -1.275 C122_clk 
    Info:    -0.359        -1.795 spc[1] 
    Info:    -0.053        -0.053 clk_lrclk_gen:clrgen|BCLK 
    Info:     0.383         0.000 clk_lrclk_gen:lrgen|BCLK 
    Info:     0.419         0.000 OSC_10MHZ 
Info: Worst-case recovery slack is 3.367
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.367         0.000 C122_clk 
Info: Worst-case removal slack is 1.099
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.099         0.000 C122_clk 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -14.896 OSC_10MHZ 
    Info:    -1.487      -183.826 spc[1] 
    Info:    -1.487       -55.253 clk_lrclk_gen:lrgen|BCLK 
    Info:    -1.487        -2.974 clk_lrclk_gen:clrgen|BCLK 
    Info:     3.138         0.000 C122_clk 
    Info:    49.847         0.000 AUX_CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {spc[1]}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -rise_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {OSC_10MHZ}] -fall_to [get_clocks {OSC_10MHZ}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {spc[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {spc[1]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:lrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {clk_lrclk_gen:clrgen|BCLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -rise_to [get_clocks {C122_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {C122_clk}] -fall_to [get_clocks {C122_clk}] -hold 0.030
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.746
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.746       -56.527 spc[1] 
    Info:    -0.925       -21.067 clk_lrclk_gen:lrgen|BCLK 
    Info:    -0.689        -0.747 C122_clk 
    Info:    -0.404        -0.780 clk_lrclk_gen:clrgen|BCLK 
    Info:    -0.224        -0.976 OSC_10MHZ 
Info: Worst-case hold slack is -0.435
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.435        -0.770 C122_clk 
    Info:    -0.176        -0.881 spc[1] 
    Info:    -0.158        -0.158 clk_lrclk_gen:clrgen|BCLK 
    Info:     0.179         0.000 clk_lrclk_gen:lrgen|BCLK 
    Info:     0.195         0.000 OSC_10MHZ 
Info: Worst-case recovery slack is 5.729
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     5.729         0.000 C122_clk 
Info: Worst-case removal slack is 0.506
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.506         0.000 C122_clk 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -12.488 OSC_10MHZ 
    Info:    -1.000      -120.000 spc[1] 
    Info:    -1.000       -37.000 clk_lrclk_gen:lrgen|BCLK 
    Info:    -1.000        -2.000 clk_lrclk_gen:clrgen|BCLK 
    Info:     3.231         0.000 C122_clk 
    Info:    49.468         0.000 AUX_CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 418 megabytes
    Info: Processing ended: Wed Nov 09 19:44:05 2011
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:45


