TimeQuest Timing Analyzer report for plottermachine
Thu Nov 28 00:54:12 2019
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'uart_rx:receiver|r_Rx_DV'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'uart_rx:receiver|r_Rx_DV'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'uart_rx:receiver|r_Rx_DV'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'uart_rx:receiver|r_Rx_DV'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'uart_rx:receiver|r_Rx_DV'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'uart_rx:receiver|r_Rx_DV'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; plottermachine                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-4         ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; uart_rx:receiver|r_Rx_DV ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart_rx:receiver|r_Rx_DV } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                             ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 192.34 MHz ; 192.34 MHz      ; clk                      ;      ;
; 295.68 MHz ; 295.68 MHz      ; uart_rx:receiver|r_Rx_DV ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -4.199 ; -195.700      ;
; uart_rx:receiver|r_Rx_DV ; -2.382 ; -22.373       ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; clk                      ; 0.385 ; 0.000         ;
; uart_rx:receiver|r_Rx_DV ; 0.404 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -102.136      ;
; uart_rx:receiver|r_Rx_DV ; -1.285 ; -16.705       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.199 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.115      ;
; -4.199 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.115      ;
; -4.199 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.115      ;
; -4.199 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.115      ;
; -4.199 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.115      ;
; -4.199 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.115      ;
; -4.199 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.115      ;
; -4.191 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.191 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.191 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.191 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.191 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.191 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.191 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.108      ;
; -4.124 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.042      ;
; -4.124 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.042      ;
; -4.124 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.042      ;
; -4.124 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.042      ;
; -4.124 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.042      ;
; -4.124 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.042      ;
; -4.124 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.042      ;
; -4.123 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.041      ;
; -4.123 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.041      ;
; -4.123 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.041      ;
; -4.123 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.041      ;
; -4.123 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.041      ;
; -4.123 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.041      ;
; -4.123 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.041      ;
; -3.971 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.456      ;
; -3.971 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.456      ;
; -3.971 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.456      ;
; -3.971 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.456      ;
; -3.971 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.456      ;
; -3.971 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.456      ;
; -3.971 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.456      ;
; -3.970 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.423      ;
; -3.970 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.423      ;
; -3.970 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.423      ;
; -3.970 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.423      ;
; -3.970 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.423      ;
; -3.970 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.423      ;
; -3.970 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.423      ;
; -3.948 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.864      ;
; -3.948 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.864      ;
; -3.948 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.864      ;
; -3.948 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.864      ;
; -3.948 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.864      ;
; -3.948 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.864      ;
; -3.948 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.864      ;
; -3.939 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.857      ;
; -3.939 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.857      ;
; -3.939 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.857      ;
; -3.939 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.857      ;
; -3.939 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.857      ;
; -3.939 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.857      ;
; -3.939 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.857      ;
; -3.938 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.391      ;
; -3.938 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.391      ;
; -3.938 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.391      ;
; -3.938 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.391      ;
; -3.938 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.391      ;
; -3.938 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.391      ;
; -3.938 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.545     ; 4.391      ;
; -3.929 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.847      ;
; -3.929 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.847      ;
; -3.929 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.847      ;
; -3.929 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.847      ;
; -3.929 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.847      ;
; -3.929 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.847      ;
; -3.929 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.847      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.409      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.409      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.409      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.409      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.409      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.409      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.513     ; 4.409      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.842      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.842      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.842      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.842      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.842      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.842      ;
; -3.924 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.842      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.919 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.836      ;
; -3.912 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[16] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.828      ;
; -3.912 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.828      ;
; -3.912 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.828      ;
; -3.912 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.828      ;
; -3.912 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.828      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart_rx:receiver|r_Rx_DV'                                                                                                ;
+--------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.382 ; index[1]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 3.303      ;
; -2.296 ; index[0]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 3.217      ;
; -2.266 ; index[5]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 3.185      ;
; -2.249 ; index[0]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 3.170      ;
; -2.247 ; index[3]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 3.168      ;
; -2.199 ; index[1]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 3.120      ;
; -2.165 ; index[2]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 3.086      ;
; -2.138 ; index[7]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 3.057      ;
; -2.117 ; index[2]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 3.038      ;
; -2.112 ; index[1]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 3.033      ;
; -2.098 ; index[0]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 3.019      ;
; -2.083 ; index[5]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 3.002      ;
; -2.064 ; index[3]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.985      ;
; -2.044 ; index[1]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.965      ;
; -2.028 ; index[4]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.949      ;
; -2.026 ; index[0]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.947      ;
; -2.010 ; index[6]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.929      ;
; -2.009 ; index[9]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.928      ;
; -1.996 ; index[5]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.915      ;
; -1.990 ; index[4]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.911      ;
; -1.989 ; index[6]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.908      ;
; -1.984 ; index[0]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.905      ;
; -1.977 ; index[3]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.898      ;
; -1.966 ; index[2]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.887      ;
; -1.955 ; index[7]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.874      ;
; -1.934 ; index[1]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.855      ;
; -1.928 ; index[5]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.847      ;
; -1.909 ; index[3]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.830      ;
; -1.895 ; index[2]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.816      ;
; -1.852 ; index[2]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.773      ;
; -1.839 ; index[4]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.760      ;
; -1.838 ; index[6]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.757      ;
; -1.799 ; index[3]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.720      ;
; -1.769 ; index[8]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.690      ;
; -1.758 ; index[4]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.679      ;
; -1.725 ; index[4]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.646      ;
; -1.722 ; index[8]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.077     ; 2.643      ;
; -1.619 ; uart_rx:receiver|r_Rx_Byte[5] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.122      ;
; -1.619 ; uart_rx:receiver|r_Rx_Byte[5] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.122      ;
; -1.619 ; uart_rx:receiver|r_Rx_Byte[5] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.122      ;
; -1.619 ; uart_rx:receiver|r_Rx_Byte[5] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.122      ;
; -1.619 ; uart_rx:receiver|r_Rx_Byte[5] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.122      ;
; -1.611 ; uart_rx:receiver|r_Rx_Byte[4] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.114      ;
; -1.611 ; uart_rx:receiver|r_Rx_Byte[4] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.114      ;
; -1.611 ; uart_rx:receiver|r_Rx_Byte[4] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.114      ;
; -1.611 ; uart_rx:receiver|r_Rx_Byte[4] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.114      ;
; -1.611 ; uart_rx:receiver|r_Rx_Byte[4] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 3.114      ;
; -1.594 ; uart_rx:receiver|r_Rx_Byte[5] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.511      ; 3.093      ;
; -1.586 ; uart_rx:receiver|r_Rx_Byte[4] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.511      ; 3.085      ;
; -1.429 ; uart_rx:receiver|r_Rx_Byte[3] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.932      ;
; -1.429 ; uart_rx:receiver|r_Rx_Byte[3] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.932      ;
; -1.429 ; uart_rx:receiver|r_Rx_Byte[3] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.932      ;
; -1.429 ; uart_rx:receiver|r_Rx_Byte[3] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.932      ;
; -1.429 ; uart_rx:receiver|r_Rx_Byte[3] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.932      ;
; -1.422 ; uart_rx:receiver|r_Rx_Byte[5] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.923      ;
; -1.422 ; uart_rx:receiver|r_Rx_Byte[5] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.923      ;
; -1.422 ; uart_rx:receiver|r_Rx_Byte[5] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.923      ;
; -1.422 ; uart_rx:receiver|r_Rx_Byte[5] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.923      ;
; -1.422 ; uart_rx:receiver|r_Rx_Byte[5] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.923      ;
; -1.422 ; uart_rx:receiver|r_Rx_Byte[5] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.923      ;
; -1.422 ; uart_rx:receiver|r_Rx_Byte[5] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.923      ;
; -1.414 ; uart_rx:receiver|r_Rx_Byte[4] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.915      ;
; -1.414 ; uart_rx:receiver|r_Rx_Byte[4] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.915      ;
; -1.414 ; uart_rx:receiver|r_Rx_Byte[4] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.915      ;
; -1.414 ; uart_rx:receiver|r_Rx_Byte[4] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.915      ;
; -1.414 ; uart_rx:receiver|r_Rx_Byte[4] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.915      ;
; -1.414 ; uart_rx:receiver|r_Rx_Byte[4] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.915      ;
; -1.414 ; uart_rx:receiver|r_Rx_Byte[4] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.915      ;
; -1.404 ; uart_rx:receiver|r_Rx_Byte[3] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.511      ; 2.903      ;
; -1.394 ; index[0]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.313      ;
; -1.378 ; index[9]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.297      ;
; -1.370 ; index[5]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.289      ;
; -1.367 ; index[1]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.286      ;
; -1.360 ; index[10]~reg0                ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.279      ;
; -1.356 ; index[7]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.275      ;
; -1.327 ; index[6]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.246      ;
; -1.312 ; uart_rx:receiver|r_Rx_Byte[0] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.815      ;
; -1.312 ; uart_rx:receiver|r_Rx_Byte[0] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.815      ;
; -1.312 ; uart_rx:receiver|r_Rx_Byte[0] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.815      ;
; -1.312 ; uart_rx:receiver|r_Rx_Byte[0] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.815      ;
; -1.312 ; uart_rx:receiver|r_Rx_Byte[0] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.515      ; 2.815      ;
; -1.287 ; uart_rx:receiver|r_Rx_Byte[0] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.511      ; 2.786      ;
; -1.262 ; index[2]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.181      ;
; -1.254 ; index[1]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.173      ;
; -1.251 ; index[5]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.081     ; 2.168      ;
; -1.232 ; uart_rx:receiver|r_Rx_Byte[3] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.733      ;
; -1.232 ; uart_rx:receiver|r_Rx_Byte[3] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.733      ;
; -1.232 ; uart_rx:receiver|r_Rx_Byte[3] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.733      ;
; -1.232 ; uart_rx:receiver|r_Rx_Byte[3] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.733      ;
; -1.232 ; uart_rx:receiver|r_Rx_Byte[3] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.733      ;
; -1.232 ; uart_rx:receiver|r_Rx_Byte[3] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.733      ;
; -1.232 ; uart_rx:receiver|r_Rx_Byte[3] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.733      ;
; -1.232 ; index[3]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.151      ;
; -1.203 ; uart_rx:receiver|r_Rx_Byte[6] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.517      ; 2.708      ;
; -1.203 ; uart_rx:receiver|r_Rx_Byte[6] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.517      ; 2.708      ;
; -1.203 ; uart_rx:receiver|r_Rx_Byte[6] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.517      ; 2.708      ;
; -1.203 ; uart_rx:receiver|r_Rx_Byte[6] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.517      ; 2.708      ;
; -1.203 ; uart_rx:receiver|r_Rx_Byte[6] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.517      ; 2.708      ;
; -1.178 ; uart_rx:receiver|r_Rx_Byte[6] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.513      ; 2.679      ;
; -1.168 ; index[0]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.079     ; 2.087      ;
+--------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                     ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.385 ; uart_rx:receiver|r_SM_Main.000            ; uart_rx:receiver|r_SM_Main.000                                                                              ; clk                      ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; uart_rx:receiver|r_SM_Main.s_RX_DATA_BITS ; uart_rx:receiver|r_SM_Main.s_RX_DATA_BITS                                                                   ; clk                      ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; uart_rx:receiver|r_SM_Main.s_RX_STOP_BIT  ; uart_rx:receiver|r_SM_Main.s_RX_STOP_BIT                                                                    ; clk                      ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; uart_rx:receiver|r_Bit_Index[2]           ; uart_rx:receiver|r_Bit_Index[2]                                                                             ; clk                      ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; uart_rx:receiver|r_Bit_Index[1]           ; uart_rx:receiver|r_Bit_Index[1]                                                                             ; clk                      ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_SM_Main.s_RX_START_BIT ; uart_rx:receiver|r_SM_Main.s_RX_START_BIT                                                                   ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_Rx_Byte[2]             ; uart_rx:receiver|r_Rx_Byte[2]                                                                               ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_Rx_Byte[5]             ; uart_rx:receiver|r_Rx_Byte[5]                                                                               ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_Rx_Byte[4]             ; uart_rx:receiver|r_Rx_Byte[4]                                                                               ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_Rx_Byte[3]             ; uart_rx:receiver|r_Rx_Byte[3]                                                                               ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_Rx_Byte[0]             ; uart_rx:receiver|r_Rx_Byte[0]                                                                               ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_Rx_Byte[6]             ; uart_rx:receiver|r_Rx_Byte[6]                                                                               ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_Rx_Byte[7]             ; uart_rx:receiver|r_Rx_Byte[7]                                                                               ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_Rx_Byte[1]             ; uart_rx:receiver|r_Rx_Byte[1]                                                                               ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.509 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.239      ;
; 0.509 ; uart_rx:receiver|r_Clock_Count[11]        ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.239      ;
; 0.511 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.241      ;
; 0.516 ; uart_rx:receiver|r_Rx_DV                  ; uart_rx:receiver|r_Rx_DV                                                                                    ; uart_rx:receiver|r_Rx_DV ; clk         ; 0.000        ; 3.497      ; 4.461      ;
; 0.525 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.255      ;
; 0.528 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.258      ;
; 0.529 ; uart_rx:receiver|r_Clock_Count[10]        ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.259      ;
; 0.556 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.255      ;
; 0.561 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.260      ;
; 0.632 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.362      ;
; 0.635 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.365      ;
; 0.635 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.365      ;
; 0.639 ; uart_rx:receiver|r_Clock_Count[29]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; uart_rx:receiver|r_Clock_Count[9]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.099      ; 0.924      ;
; 0.642 ; uart_rx:receiver|r_Clock_Count[12]        ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.099      ; 0.927      ;
; 0.645 ; uart_rx:receiver|r_Clock_Count[30]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.097      ; 0.928      ;
; 0.646 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.376      ;
; 0.653 ; uart_rx:receiver|r_Clock_Count[15]        ; uart_rx:receiver|r_Clock_Count[15]                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.920      ;
; 0.654 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[3]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[5]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_rx:receiver|r_Clock_Count[11]        ; uart_rx:receiver|r_Clock_Count[11]                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_rx:receiver|r_Clock_Count[13]        ; uart_rx:receiver|r_Clock_Count[13]                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[1]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[6]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[7]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[27]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[22]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[2]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_rx:receiver|r_Clock_Count[14]        ; uart_rx:receiver|r_Clock_Count[14]                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[23]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[25]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; uart_rx:receiver|r_Clock_Count[10]        ; uart_rx:receiver|r_Clock_Count[10]                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.662 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[24]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[26]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[28]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.663 ; uart_rx:receiver|r_Clock_Count[31]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.097      ; 0.946      ;
; 0.663 ; uart_rx:receiver|r_Clock_Count[0]         ; uart_rx:receiver|r_Clock_Count[0]                                                                           ; clk                      ; clk         ; 0.000        ; 0.099      ; 0.948      ;
; 0.663 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.362      ;
; 0.664 ; uart_rx:receiver|r_Clock_Count[4]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.099      ; 0.949      ;
; 0.664 ; uart_rx:receiver|r_Clock_Count[8]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.099      ; 0.949      ;
; 0.667 ; uart_rx:receiver|r_SM_Main.s_CLEANUP      ; uart_rx:receiver|r_SM_Main.000                                                                              ; clk                      ; clk         ; 0.000        ; 0.098      ; 0.951      ;
; 0.668 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.367      ;
; 0.682 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.381      ;
; 0.682 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.381      ;
; 0.687 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.386      ;
; 0.719 ; uart_rx:receiver|r_Rx_Byte[4]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.561      ; 1.022      ;
; 0.719 ; uart_rx:receiver|r_Rx_Byte[5]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.561      ; 1.022      ;
; 0.746 ; uart_rx:receiver|r_Rx_Data                ; uart_rx:receiver|r_SM_Main.000                                                                              ; clk                      ; clk         ; 0.000        ; 0.512      ; 1.444      ;
; 0.756 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.486      ;
; 0.761 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.491      ;
; 0.763 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.493      ;
; 0.777 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.507      ;
; 0.780 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.510      ;
; 0.789 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.488      ;
; 0.790 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.489      ;
; 0.795 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.494      ;
; 0.808 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.507      ;
; 0.808 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.507      ;
; 0.813 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.512      ;
; 0.866 ; done~reg0                                 ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a2~porta_address_reg0 ; clk                      ; clk         ; -0.500       ; 0.558      ; 1.166      ;
; 0.882 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.612      ;
; 0.887 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.617      ;
; 0.887 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.617      ;
; 0.901 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.544      ; 1.631      ;
; 0.916 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.615      ;
; 0.916 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.615      ;
; 0.921 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.620      ;
; 0.930 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.629      ;
; 0.934 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.633      ;
; 0.935 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.513      ; 1.634      ;
; 0.948 ; uart_rx:receiver|r_SM_Main.s_RX_DATA_BITS ; uart_rx:receiver|r_Bit_Index[1]                                                                             ; clk                      ; clk         ; 0.000        ; 0.097      ; 1.231      ;
; 0.957 ; uart_rx:receiver|r_Clock_Count[29]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.097      ; 1.240      ;
; 0.972 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[6]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[2]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; uart_rx:receiver|r_Clock_Count[13]        ; uart_rx:receiver|r_Clock_Count[14]                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; uart_rx:receiver|r_Clock_Count[30]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.097      ; 1.255      ;
; 0.975 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[28]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[24]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[26]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; uart_rx:receiver|r_Rx_DV                  ; uart_rx:receiver|r_Rx_DV                                                                                    ; uart_rx:receiver|r_Rx_DV ; clk         ; -0.500       ; 3.497      ; 4.421      ;
; 0.983 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[7]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 0.985 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[23]                                                                          ; clk                      ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.985 ; uart_rx:receiver|r_Rx_Byte[7]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a6~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.566      ; 1.293      ;
; 0.986 ; uart_rx:receiver|r_Clock_Count[14]        ; uart_rx:receiver|r_Clock_Count[15]                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 0.986 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[3]                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; uart_rx:receiver|r_Clock_Count[10]        ; uart_rx:receiver|r_Clock_Count[11]                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 1.254      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart_rx:receiver|r_Rx_DV'                                                                                                ;
+-------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.404 ; delay.00000000                ; delay.00000000 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 0.669      ;
; 0.443 ; index[11]~reg0                ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 0.708      ;
; 0.568 ; uart_rx:receiver|r_Rx_Byte[2] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.792      ; 1.576      ;
; 0.643 ; uart_rx:receiver|r_Rx_Byte[1] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.792      ; 1.651      ;
; 0.679 ; index[3]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 0.944      ;
; 0.681 ; index[8]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 0.946      ;
; 0.681 ; index[2]~reg0                 ; index[2]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 0.946      ;
; 0.681 ; index[1]~reg0                 ; index[1]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 0.946      ;
; 0.685 ; index[4]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 0.950      ;
; 0.700 ; index[0]~reg0                 ; index[0]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 0.965      ;
; 0.873 ; uart_rx:receiver|r_Rx_Byte[0] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.792      ; 1.881      ;
; 0.995 ; uart_rx:receiver|r_Rx_Byte[3] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.792      ; 2.003      ;
; 0.997 ; index[3]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.262      ;
; 0.998 ; index[1]~reg0                 ; index[2]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.263      ;
; 1.008 ; index[2]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.273      ;
; 1.008 ; index[0]~reg0                 ; index[1]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.273      ;
; 1.013 ; index[2]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.278      ;
; 1.013 ; index[0]~reg0                 ; index[2]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.278      ;
; 1.119 ; index[1]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.384      ;
; 1.124 ; index[1]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.389      ;
; 1.130 ; uart_rx:receiver|r_Rx_Byte[1] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.140      ;
; 1.130 ; uart_rx:receiver|r_Rx_Byte[1] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.140      ;
; 1.130 ; uart_rx:receiver|r_Rx_Byte[1] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.140      ;
; 1.130 ; uart_rx:receiver|r_Rx_Byte[1] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.140      ;
; 1.130 ; uart_rx:receiver|r_Rx_Byte[1] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.140      ;
; 1.130 ; uart_rx:receiver|r_Rx_Byte[1] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.140      ;
; 1.130 ; uart_rx:receiver|r_Rx_Byte[1] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.140      ;
; 1.134 ; index[8]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.399      ;
; 1.134 ; index[0]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.399      ;
; 1.139 ; index[0]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.404      ;
; 1.143 ; index[6]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.077      ; 1.406      ;
; 1.143 ; index[4]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.408      ;
; 1.155 ; index[10]~reg0                ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.077      ; 1.418      ;
; 1.180 ; index[7]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.077      ; 1.443      ;
; 1.184 ; uart_rx:receiver|r_Rx_Byte[5] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.792      ; 2.192      ;
; 1.185 ; uart_rx:receiver|r_Rx_Byte[4] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.792      ; 2.193      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[2] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.200      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[7] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.202      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[2] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.200      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[7] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.202      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[2] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.200      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[7] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.202      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[2] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.200      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[7] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.202      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[2] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.200      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[7] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.202      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[2] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.200      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[7] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.202      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[2] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.200      ;
; 1.190 ; uart_rx:receiver|r_Rx_Byte[7] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.202      ;
; 1.231 ; uart_rx:receiver|r_Rx_Byte[7] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.241      ;
; 1.249 ; index[3]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.514      ;
; 1.265 ; index[2]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.530      ;
; 1.286 ; index[9]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.077      ; 1.549      ;
; 1.307 ; index[5]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.077      ; 1.570      ;
; 1.312 ; uart_rx:receiver|r_Rx_Byte[6] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.324      ;
; 1.312 ; uart_rx:receiver|r_Rx_Byte[6] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.324      ;
; 1.312 ; uart_rx:receiver|r_Rx_Byte[6] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.324      ;
; 1.312 ; uart_rx:receiver|r_Rx_Byte[6] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.324      ;
; 1.312 ; uart_rx:receiver|r_Rx_Byte[6] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.324      ;
; 1.312 ; uart_rx:receiver|r_Rx_Byte[6] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.324      ;
; 1.312 ; uart_rx:receiver|r_Rx_Byte[6] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.324      ;
; 1.315 ; uart_rx:receiver|r_Rx_Byte[1] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.327      ;
; 1.315 ; uart_rx:receiver|r_Rx_Byte[1] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.327      ;
; 1.315 ; uart_rx:receiver|r_Rx_Byte[1] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.327      ;
; 1.315 ; uart_rx:receiver|r_Rx_Byte[1] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.327      ;
; 1.315 ; uart_rx:receiver|r_Rx_Byte[1] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.327      ;
; 1.353 ; uart_rx:receiver|r_Rx_Byte[6] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.363      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[2] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.376      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[7] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.378      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[2] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.376      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[7] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.378      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[2] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.376      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[7] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.378      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[2] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.376      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[7] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.378      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[2] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.796      ; 2.376      ;
; 1.364 ; uart_rx:receiver|r_Rx_Byte[7] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.378      ;
; 1.376 ; index[1]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.641      ;
; 1.390 ; index[6]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.077      ; 1.653      ;
; 1.390 ; index[4]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.655      ;
; 1.391 ; index[0]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.656      ;
; 1.412 ; index[7]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.077      ; 1.675      ;
; 1.428 ; uart_rx:receiver|r_Rx_Byte[0] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.438      ;
; 1.428 ; uart_rx:receiver|r_Rx_Byte[0] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.438      ;
; 1.428 ; uart_rx:receiver|r_Rx_Byte[0] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.438      ;
; 1.428 ; uart_rx:receiver|r_Rx_Byte[0] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.438      ;
; 1.428 ; uart_rx:receiver|r_Rx_Byte[0] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.438      ;
; 1.428 ; uart_rx:receiver|r_Rx_Byte[0] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.438      ;
; 1.428 ; uart_rx:receiver|r_Rx_Byte[0] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.438      ;
; 1.486 ; uart_rx:receiver|r_Rx_Byte[6] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.500      ;
; 1.486 ; uart_rx:receiver|r_Rx_Byte[6] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.500      ;
; 1.486 ; uart_rx:receiver|r_Rx_Byte[6] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.500      ;
; 1.486 ; uart_rx:receiver|r_Rx_Byte[6] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.500      ;
; 1.486 ; uart_rx:receiver|r_Rx_Byte[6] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.798      ; 2.500      ;
; 1.496 ; index[3]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.761      ;
; 1.512 ; index[2]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.079      ; 1.777      ;
; 1.531 ; index[5]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.077      ; 1.794      ;
; 1.550 ; uart_rx:receiver|r_Rx_Byte[3] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.560      ;
; 1.550 ; uart_rx:receiver|r_Rx_Byte[3] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.794      ; 2.560      ;
+-------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                              ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 210.84 MHz ; 210.84 MHz      ; clk                      ;      ;
; 326.16 MHz ; 326.16 MHz      ; uart_rx:receiver|r_Rx_DV ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.743 ; -173.927      ;
; uart_rx:receiver|r_Rx_DV ; -2.066 ; -19.421       ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; clk                      ; 0.338 ; 0.000         ;
; uart_rx:receiver|r_Rx_DV ; 0.354 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -101.608      ;
; uart_rx:receiver|r_Rx_DV ; -1.285 ; -16.705       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.743 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.668      ;
; -3.743 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.668      ;
; -3.743 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.668      ;
; -3.743 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.668      ;
; -3.743 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.668      ;
; -3.743 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.668      ;
; -3.743 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.668      ;
; -3.738 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.664      ;
; -3.738 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.664      ;
; -3.738 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.664      ;
; -3.738 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.664      ;
; -3.738 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.664      ;
; -3.738 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.664      ;
; -3.738 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.664      ;
; -3.688 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.615      ;
; -3.688 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.615      ;
; -3.688 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.615      ;
; -3.688 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.615      ;
; -3.688 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.615      ;
; -3.688 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.615      ;
; -3.688 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.615      ;
; -3.686 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.613      ;
; -3.686 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.613      ;
; -3.686 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.613      ;
; -3.686 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.613      ;
; -3.686 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.613      ;
; -3.686 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.613      ;
; -3.686 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.613      ;
; -3.563 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.091      ;
; -3.563 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.091      ;
; -3.563 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.091      ;
; -3.563 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.091      ;
; -3.563 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.091      ;
; -3.563 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.091      ;
; -3.563 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.091      ;
; -3.549 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.050      ;
; -3.549 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.050      ;
; -3.549 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.050      ;
; -3.549 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.050      ;
; -3.549 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.050      ;
; -3.549 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.050      ;
; -3.549 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.050      ;
; -3.542 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.043      ;
; -3.542 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.043      ;
; -3.542 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.043      ;
; -3.542 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.043      ;
; -3.542 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.043      ;
; -3.542 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.043      ;
; -3.542 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.498     ; 4.043      ;
; -3.522 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.050      ;
; -3.522 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.050      ;
; -3.522 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.050      ;
; -3.522 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.050      ;
; -3.522 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.050      ;
; -3.522 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.050      ;
; -3.522 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.050      ;
; -3.515 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.440      ;
; -3.515 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.440      ;
; -3.515 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.440      ;
; -3.515 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.440      ;
; -3.515 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.440      ;
; -3.515 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.440      ;
; -3.515 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.440      ;
; -3.513 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.440      ;
; -3.513 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.440      ;
; -3.513 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.440      ;
; -3.513 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.440      ;
; -3.513 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.440      ;
; -3.513 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.440      ;
; -3.513 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.440      ;
; -3.503 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.430      ;
; -3.503 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.430      ;
; -3.503 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.430      ;
; -3.503 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.430      ;
; -3.503 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.430      ;
; -3.503 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.430      ;
; -3.503 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.430      ;
; -3.502 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.502 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.502 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.502 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.502 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.502 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.502 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.429      ;
; -3.477 ; uart_rx:receiver|r_Clock_Count[30] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.005      ;
; -3.477 ; uart_rx:receiver|r_Clock_Count[30] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.005      ;
; -3.477 ; uart_rx:receiver|r_Clock_Count[30] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.005      ;
; -3.477 ; uart_rx:receiver|r_Clock_Count[30] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.005      ;
; -3.477 ; uart_rx:receiver|r_Clock_Count[30] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.005      ;
; -3.477 ; uart_rx:receiver|r_Clock_Count[30] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.005      ;
; -3.477 ; uart_rx:receiver|r_Clock_Count[30] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.471     ; 4.005      ;
; -3.468 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.395      ;
; -3.468 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.395      ;
; -3.468 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.395      ;
; -3.468 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.395      ;
; -3.468 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.395      ;
; -3.468 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.395      ;
; -3.468 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.395      ;
; -3.468 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.395      ;
; -3.468 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.395      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart_rx:receiver|r_Rx_DV'                                                                                                 ;
+--------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.066 ; index[1]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.995      ;
; -1.992 ; index[0]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.921      ;
; -1.963 ; index[5]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.890      ;
; -1.954 ; index[0]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.883      ;
; -1.947 ; index[3]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.876      ;
; -1.879 ; index[1]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.808      ;
; -1.877 ; index[2]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.806      ;
; -1.850 ; index[7]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.777      ;
; -1.839 ; index[2]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.768      ;
; -1.822 ; index[1]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.751      ;
; -1.818 ; index[0]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.747      ;
; -1.776 ; index[5]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.703      ;
; -1.760 ; index[3]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.689      ;
; -1.756 ; index[4]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.685      ;
; -1.748 ; index[0]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.677      ;
; -1.744 ; index[6]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.671      ;
; -1.743 ; index[1]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.672      ;
; -1.737 ; index[9]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.664      ;
; -1.737 ; index[6]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.664      ;
; -1.728 ; index[4]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.657      ;
; -1.720 ; index[0]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.649      ;
; -1.719 ; index[5]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.646      ;
; -1.703 ; index[3]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.632      ;
; -1.703 ; index[2]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.632      ;
; -1.663 ; index[7]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.590      ;
; -1.645 ; index[1]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.574      ;
; -1.640 ; index[5]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.567      ;
; -1.633 ; index[2]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.562      ;
; -1.624 ; index[3]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.553      ;
; -1.608 ; index[6]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.535      ;
; -1.605 ; index[2]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.534      ;
; -1.592 ; index[4]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.521      ;
; -1.529 ; index[8]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.458      ;
; -1.526 ; index[3]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.455      ;
; -1.512 ; index[4]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.441      ;
; -1.494 ; index[4]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.423      ;
; -1.491 ; index[8]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.070     ; 2.420      ;
; -1.425 ; uart_rx:receiver|r_Rx_Byte[5] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.877      ;
; -1.425 ; uart_rx:receiver|r_Rx_Byte[5] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.877      ;
; -1.425 ; uart_rx:receiver|r_Rx_Byte[5] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.877      ;
; -1.425 ; uart_rx:receiver|r_Rx_Byte[5] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.877      ;
; -1.425 ; uart_rx:receiver|r_Rx_Byte[5] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.877      ;
; -1.420 ; uart_rx:receiver|r_Rx_Byte[4] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.872      ;
; -1.420 ; uart_rx:receiver|r_Rx_Byte[4] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.872      ;
; -1.420 ; uart_rx:receiver|r_Rx_Byte[4] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.872      ;
; -1.420 ; uart_rx:receiver|r_Rx_Byte[4] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.872      ;
; -1.420 ; uart_rx:receiver|r_Rx_Byte[4] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.872      ;
; -1.403 ; uart_rx:receiver|r_Rx_Byte[5] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.460      ; 2.852      ;
; -1.398 ; uart_rx:receiver|r_Rx_Byte[4] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.460      ; 2.847      ;
; -1.265 ; uart_rx:receiver|r_Rx_Byte[3] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.717      ;
; -1.265 ; uart_rx:receiver|r_Rx_Byte[3] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.717      ;
; -1.265 ; uart_rx:receiver|r_Rx_Byte[3] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.717      ;
; -1.265 ; uart_rx:receiver|r_Rx_Byte[3] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.717      ;
; -1.265 ; uart_rx:receiver|r_Rx_Byte[3] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.717      ;
; -1.243 ; uart_rx:receiver|r_Rx_Byte[3] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.460      ; 2.692      ;
; -1.234 ; uart_rx:receiver|r_Rx_Byte[5] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.684      ;
; -1.234 ; uart_rx:receiver|r_Rx_Byte[5] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.684      ;
; -1.234 ; uart_rx:receiver|r_Rx_Byte[5] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.684      ;
; -1.234 ; uart_rx:receiver|r_Rx_Byte[5] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.684      ;
; -1.234 ; uart_rx:receiver|r_Rx_Byte[5] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.684      ;
; -1.234 ; uart_rx:receiver|r_Rx_Byte[5] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.684      ;
; -1.234 ; uart_rx:receiver|r_Rx_Byte[5] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.684      ;
; -1.229 ; uart_rx:receiver|r_Rx_Byte[4] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.679      ;
; -1.229 ; uart_rx:receiver|r_Rx_Byte[4] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.679      ;
; -1.229 ; uart_rx:receiver|r_Rx_Byte[4] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.679      ;
; -1.229 ; uart_rx:receiver|r_Rx_Byte[4] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.679      ;
; -1.229 ; uart_rx:receiver|r_Rx_Byte[4] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.679      ;
; -1.229 ; uart_rx:receiver|r_Rx_Byte[4] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.679      ;
; -1.229 ; uart_rx:receiver|r_Rx_Byte[4] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.679      ;
; -1.177 ; index[9]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.104      ;
; -1.169 ; index[5]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.096      ;
; -1.155 ; uart_rx:receiver|r_Rx_Byte[0] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.607      ;
; -1.155 ; uart_rx:receiver|r_Rx_Byte[0] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.607      ;
; -1.155 ; uart_rx:receiver|r_Rx_Byte[0] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.607      ;
; -1.155 ; uart_rx:receiver|r_Rx_Byte[0] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.607      ;
; -1.155 ; uart_rx:receiver|r_Rx_Byte[0] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.463      ; 2.607      ;
; -1.152 ; index[7]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.079      ;
; -1.145 ; index[0]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.072      ;
; -1.135 ; index[10]~reg0                ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.062      ;
; -1.133 ; uart_rx:receiver|r_Rx_Byte[0] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.460      ; 2.582      ;
; -1.107 ; index[6]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.034      ;
; -1.101 ; index[1]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 2.028      ;
; -1.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.524      ;
; -1.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.524      ;
; -1.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.524      ;
; -1.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.524      ;
; -1.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.524      ;
; -1.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.524      ;
; -1.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.524      ;
; -1.059 ; uart_rx:receiver|r_Rx_Byte[6] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.465      ; 2.513      ;
; -1.059 ; uart_rx:receiver|r_Rx_Byte[6] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.465      ; 2.513      ;
; -1.059 ; uart_rx:receiver|r_Rx_Byte[6] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.465      ; 2.513      ;
; -1.059 ; uart_rx:receiver|r_Rx_Byte[6] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.465      ; 2.513      ;
; -1.059 ; uart_rx:receiver|r_Rx_Byte[6] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.465      ; 2.513      ;
; -1.037 ; uart_rx:receiver|r_Rx_Byte[6] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.462      ; 2.488      ;
; -1.030 ; index[2]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 1.957      ;
; -1.014 ; index[1]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 1.941      ;
; -0.998 ; index[5]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.074     ; 1.923      ;
; -0.982 ; index[3]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.072     ; 1.909      ;
; -0.964 ; uart_rx:receiver|r_Rx_Byte[0] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.461      ; 2.414      ;
+--------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                     ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.338 ; uart_rx:receiver|r_SM_Main.000            ; uart_rx:receiver|r_SM_Main.000                                                                              ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; uart_rx:receiver|r_SM_Main.s_RX_DATA_BITS ; uart_rx:receiver|r_SM_Main.s_RX_DATA_BITS                                                                   ; clk                      ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; uart_rx:receiver|r_SM_Main.s_RX_STOP_BIT  ; uart_rx:receiver|r_SM_Main.s_RX_STOP_BIT                                                                    ; clk                      ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; uart_rx:receiver|r_Bit_Index[2]           ; uart_rx:receiver|r_Bit_Index[2]                                                                             ; clk                      ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; uart_rx:receiver|r_Bit_Index[1]           ; uart_rx:receiver|r_Bit_Index[1]                                                                             ; clk                      ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_Rx_Byte[2]             ; uart_rx:receiver|r_Rx_Byte[2]                                                                               ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_Rx_Byte[5]             ; uart_rx:receiver|r_Rx_Byte[5]                                                                               ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_Rx_Byte[4]             ; uart_rx:receiver|r_Rx_Byte[4]                                                                               ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_Rx_Byte[3]             ; uart_rx:receiver|r_Rx_Byte[3]                                                                               ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_Rx_Byte[0]             ; uart_rx:receiver|r_Rx_Byte[0]                                                                               ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_Rx_Byte[6]             ; uart_rx:receiver|r_Rx_Byte[6]                                                                               ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_Rx_Byte[7]             ; uart_rx:receiver|r_Rx_Byte[7]                                                                               ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_Rx_Byte[1]             ; uart_rx:receiver|r_Rx_Byte[1]                                                                               ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_SM_Main.s_RX_START_BIT ; uart_rx:receiver|r_SM_Main.s_RX_START_BIT                                                                   ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.460 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.127      ;
; 0.461 ; uart_rx:receiver|r_Clock_Count[11]        ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.128      ;
; 0.465 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.132      ;
; 0.475 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.142      ;
; 0.478 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.145      ;
; 0.479 ; uart_rx:receiver|r_Clock_Count[10]        ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.146      ;
; 0.494 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.136      ;
; 0.505 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.147      ;
; 0.564 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.231      ;
; 0.570 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.237      ;
; 0.573 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.240      ;
; 0.574 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.241      ;
; 0.574 ; uart_rx:receiver|r_Rx_DV                  ; uart_rx:receiver|r_Rx_DV                                                                                    ; uart_rx:receiver|r_Rx_DV ; clk         ; 0.000        ; 3.178      ; 4.166      ;
; 0.583 ; uart_rx:receiver|r_Clock_Count[29]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.842      ;
; 0.586 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.228      ;
; 0.586 ; uart_rx:receiver|r_Clock_Count[9]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.845      ;
; 0.588 ; uart_rx:receiver|r_Clock_Count[12]        ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; uart_rx:receiver|r_Clock_Count[30]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.847      ;
; 0.597 ; uart_rx:receiver|r_Clock_Count[15]        ; uart_rx:receiver|r_Clock_Count[15]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.840      ;
; 0.597 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.239      ;
; 0.598 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[3]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[5]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; uart_rx:receiver|r_Clock_Count[13]        ; uart_rx:receiver|r_Clock_Count[13]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; uart_rx:receiver|r_Clock_Count[11]        ; uart_rx:receiver|r_Clock_Count[11]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[1]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[6]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[27]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[22]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[7]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; uart_rx:receiver|r_Clock_Count[31]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.862      ;
; 0.603 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[2]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_rx:receiver|r_Clock_Count[14]        ; uart_rx:receiver|r_Clock_Count[14]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[23]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[25]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.246      ;
; 0.604 ; uart_rx:receiver|r_Clock_Count[10]        ; uart_rx:receiver|r_Clock_Count[10]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_rx:receiver|r_SM_Main.s_CLEANUP      ; uart_rx:receiver|r_SM_Main.000                                                                              ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.863      ;
; 0.604 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.246      ;
; 0.605 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[24]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[26]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[28]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; uart_rx:receiver|r_Clock_Count[4]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.865      ;
; 0.607 ; uart_rx:receiver|r_Clock_Count[0]         ; uart_rx:receiver|r_Clock_Count[0]                                                                           ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.866      ;
; 0.607 ; uart_rx:receiver|r_Clock_Count[8]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.088      ; 0.866      ;
; 0.615 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.257      ;
; 0.660 ; uart_rx:receiver|r_Rx_Data                ; uart_rx:receiver|r_SM_Main.000                                                                              ; clk                      ; clk         ; 0.000        ; 0.467      ; 1.298      ;
; 0.669 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.336      ;
; 0.680 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.347      ;
; 0.685 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.352      ;
; 0.695 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.362      ;
; 0.696 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.338      ;
; 0.698 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.365      ;
; 0.700 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.342      ;
; 0.711 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.353      ;
; 0.714 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.356      ;
; 0.714 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.356      ;
; 0.725 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.367      ;
; 0.748 ; uart_rx:receiver|r_Rx_Byte[4]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.491      ; 0.960      ;
; 0.750 ; uart_rx:receiver|r_Rx_Byte[5]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.491      ; 0.962      ;
; 0.779 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.446      ;
; 0.790 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.457      ;
; 0.793 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.460      ;
; 0.797 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.464      ;
; 0.810 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.452      ;
; 0.810 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.452      ;
; 0.820 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.462      ;
; 0.821 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.463      ;
; 0.824 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.466      ;
; 0.831 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.471      ; 1.473      ;
; 0.855 ; done~reg0                                 ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a2~porta_address_reg0 ; clk                      ; clk         ; -0.500       ; 0.489      ; 1.065      ;
; 0.858 ; uart_rx:receiver|r_Rx_DV                  ; uart_rx:receiver|r_Rx_DV                                                                                    ; uart_rx:receiver|r_Rx_DV ; clk         ; -0.500       ; 3.178      ; 3.950      ;
; 0.869 ; uart_rx:receiver|r_Clock_Count[29]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.088      ; 1.128      ;
; 0.876 ; uart_rx:receiver|r_SM_Main.s_RX_DATA_BITS ; uart_rx:receiver|r_Bit_Index[1]                                                                             ; clk                      ; clk         ; 0.000        ; 0.087      ; 1.134      ;
; 0.876 ; uart_rx:receiver|r_Clock_Count[30]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.088      ; 1.135      ;
; 0.884 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[6]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; uart_rx:receiver|r_Clock_Count[13]        ; uart_rx:receiver|r_Clock_Count[14]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.886 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[28]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[2]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[7]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[23]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[24]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[26]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; uart_rx:receiver|r_Clock_Count[14]        ; uart_rx:receiver|r_Clock_Count[15]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[3]                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; uart_rx:receiver|r_Clock_Count[10]        ; uart_rx:receiver|r_Clock_Count[11]                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.496      ; 1.559      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart_rx:receiver|r_Rx_DV'                                                                                                 ;
+-------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.354 ; delay.00000000                ; delay.00000000 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 0.597      ;
; 0.399 ; index[11]~reg0                ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 0.642      ;
; 0.521 ; uart_rx:receiver|r_Rx_Byte[2] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.712      ; 1.434      ;
; 0.608 ; uart_rx:receiver|r_Rx_Byte[1] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.712      ; 1.521      ;
; 0.618 ; index[3]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 0.861      ;
; 0.619 ; index[8]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 0.862      ;
; 0.619 ; index[2]~reg0                 ; index[2]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 0.862      ;
; 0.621 ; index[1]~reg0                 ; index[1]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 0.864      ;
; 0.624 ; index[4]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 0.867      ;
; 0.637 ; index[0]~reg0                 ; index[0]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 0.880      ;
; 0.797 ; uart_rx:receiver|r_Rx_Byte[0] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.712      ; 1.710      ;
; 0.904 ; index[3]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.147      ;
; 0.906 ; index[0]~reg0                 ; index[1]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.149      ;
; 0.907 ; index[2]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.150      ;
; 0.908 ; uart_rx:receiver|r_Rx_Byte[3] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.712      ; 1.821      ;
; 0.908 ; index[1]~reg0                 ; index[2]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.151      ;
; 0.917 ; index[0]~reg0                 ; index[2]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.160      ;
; 0.918 ; index[2]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.161      ;
; 1.007 ; index[1]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.250      ;
; 1.016 ; index[0]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.259      ;
; 1.017 ; index[8]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.260      ;
; 1.018 ; index[1]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.261      ;
; 1.027 ; index[0]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.270      ;
; 1.033 ; index[4]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.276      ;
; 1.041 ; index[10]~reg0                ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.070      ; 1.282      ;
; 1.042 ; uart_rx:receiver|r_Rx_Byte[1] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 1.956      ;
; 1.042 ; uart_rx:receiver|r_Rx_Byte[1] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 1.956      ;
; 1.042 ; uart_rx:receiver|r_Rx_Byte[1] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 1.956      ;
; 1.042 ; uart_rx:receiver|r_Rx_Byte[1] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 1.956      ;
; 1.042 ; uart_rx:receiver|r_Rx_Byte[1] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 1.956      ;
; 1.042 ; uart_rx:receiver|r_Rx_Byte[1] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 1.956      ;
; 1.042 ; uart_rx:receiver|r_Rx_Byte[1] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 1.956      ;
; 1.049 ; index[6]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.070      ; 1.290      ;
; 1.085 ; uart_rx:receiver|r_Rx_Byte[5] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.712      ; 1.998      ;
; 1.085 ; uart_rx:receiver|r_Rx_Byte[4] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.712      ; 1.998      ;
; 1.088 ; index[7]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.070      ; 1.329      ;
; 1.091 ; uart_rx:receiver|r_Rx_Byte[7] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.007      ;
; 1.091 ; uart_rx:receiver|r_Rx_Byte[7] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.007      ;
; 1.091 ; uart_rx:receiver|r_Rx_Byte[7] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.007      ;
; 1.091 ; uart_rx:receiver|r_Rx_Byte[7] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.007      ;
; 1.091 ; uart_rx:receiver|r_Rx_Byte[7] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.007      ;
; 1.091 ; uart_rx:receiver|r_Rx_Byte[7] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.007      ;
; 1.091 ; uart_rx:receiver|r_Rx_Byte[7] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.007      ;
; 1.113 ; uart_rx:receiver|r_Rx_Byte[7] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.714      ; 2.028      ;
; 1.117 ; uart_rx:receiver|r_Rx_Byte[2] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.031      ;
; 1.117 ; uart_rx:receiver|r_Rx_Byte[2] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.031      ;
; 1.117 ; uart_rx:receiver|r_Rx_Byte[2] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.031      ;
; 1.117 ; uart_rx:receiver|r_Rx_Byte[2] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.031      ;
; 1.117 ; uart_rx:receiver|r_Rx_Byte[2] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.031      ;
; 1.117 ; uart_rx:receiver|r_Rx_Byte[2] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.031      ;
; 1.117 ; uart_rx:receiver|r_Rx_Byte[2] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.031      ;
; 1.124 ; index[3]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.367      ;
; 1.138 ; index[2]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.381      ;
; 1.146 ; index[9]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.070      ; 1.387      ;
; 1.192 ; uart_rx:receiver|r_Rx_Byte[1] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.108      ;
; 1.192 ; uart_rx:receiver|r_Rx_Byte[1] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.108      ;
; 1.192 ; uart_rx:receiver|r_Rx_Byte[1] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.108      ;
; 1.192 ; uart_rx:receiver|r_Rx_Byte[1] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.108      ;
; 1.192 ; uart_rx:receiver|r_Rx_Byte[1] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.108      ;
; 1.197 ; index[5]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.070      ; 1.438      ;
; 1.202 ; uart_rx:receiver|r_Rx_Byte[6] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.118      ;
; 1.202 ; uart_rx:receiver|r_Rx_Byte[6] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.118      ;
; 1.202 ; uart_rx:receiver|r_Rx_Byte[6] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.118      ;
; 1.202 ; uart_rx:receiver|r_Rx_Byte[6] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.118      ;
; 1.202 ; uart_rx:receiver|r_Rx_Byte[6] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.118      ;
; 1.202 ; uart_rx:receiver|r_Rx_Byte[6] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.118      ;
; 1.202 ; uart_rx:receiver|r_Rx_Byte[6] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.118      ;
; 1.224 ; uart_rx:receiver|r_Rx_Byte[6] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.714      ; 2.139      ;
; 1.238 ; index[1]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.481      ;
; 1.241 ; uart_rx:receiver|r_Rx_Byte[7] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.159      ;
; 1.241 ; uart_rx:receiver|r_Rx_Byte[7] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.159      ;
; 1.241 ; uart_rx:receiver|r_Rx_Byte[7] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.159      ;
; 1.241 ; uart_rx:receiver|r_Rx_Byte[7] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.159      ;
; 1.241 ; uart_rx:receiver|r_Rx_Byte[7] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.159      ;
; 1.242 ; index[4]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.485      ;
; 1.246 ; index[6]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.070      ; 1.487      ;
; 1.247 ; index[0]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.490      ;
; 1.255 ; index[7]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.070      ; 1.496      ;
; 1.271 ; uart_rx:receiver|r_Rx_Byte[2] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.187      ;
; 1.271 ; uart_rx:receiver|r_Rx_Byte[2] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.187      ;
; 1.271 ; uart_rx:receiver|r_Rx_Byte[2] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.187      ;
; 1.271 ; uart_rx:receiver|r_Rx_Byte[2] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.187      ;
; 1.271 ; uart_rx:receiver|r_Rx_Byte[2] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.715      ; 2.187      ;
; 1.310 ; uart_rx:receiver|r_Rx_Byte[0] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.224      ;
; 1.310 ; uart_rx:receiver|r_Rx_Byte[0] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.224      ;
; 1.310 ; uart_rx:receiver|r_Rx_Byte[0] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.224      ;
; 1.310 ; uart_rx:receiver|r_Rx_Byte[0] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.224      ;
; 1.310 ; uart_rx:receiver|r_Rx_Byte[0] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.224      ;
; 1.310 ; uart_rx:receiver|r_Rx_Byte[0] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.224      ;
; 1.310 ; uart_rx:receiver|r_Rx_Byte[0] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.224      ;
; 1.333 ; index[3]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.576      ;
; 1.347 ; index[2]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.072      ; 1.590      ;
; 1.352 ; uart_rx:receiver|r_Rx_Byte[6] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.270      ;
; 1.352 ; uart_rx:receiver|r_Rx_Byte[6] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.270      ;
; 1.352 ; uart_rx:receiver|r_Rx_Byte[6] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.270      ;
; 1.352 ; uart_rx:receiver|r_Rx_Byte[6] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.270      ;
; 1.352 ; uart_rx:receiver|r_Rx_Byte[6] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.717      ; 2.270      ;
; 1.361 ; index[5]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.070      ; 1.602      ;
; 1.421 ; uart_rx:receiver|r_Rx_Byte[3] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.335      ;
; 1.421 ; uart_rx:receiver|r_Rx_Byte[3] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.713      ; 2.335      ;
+-------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.492 ; -61.826       ;
; uart_rx:receiver|r_Rx_DV ; -0.646 ; -4.119        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; clk                      ; 0.005 ; 0.000         ;
; uart_rx:receiver|r_Rx_DV ; 0.182 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -72.110       ;
; uart_rx:receiver|r_Rx_DV ; -1.000 ; -13.000       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.492 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.436      ;
; -1.492 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.436      ;
; -1.492 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.436      ;
; -1.492 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.436      ;
; -1.492 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.436      ;
; -1.492 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.436      ;
; -1.492 ; uart_rx:receiver|r_Clock_Count[15] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.436      ;
; -1.488 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.434      ;
; -1.488 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.434      ;
; -1.488 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.434      ;
; -1.488 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.434      ;
; -1.488 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.434      ;
; -1.488 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.434      ;
; -1.488 ; uart_rx:receiver|r_Clock_Count[19] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.434      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[27] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.458 ; uart_rx:receiver|r_Clock_Count[25] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.404      ;
; -1.398 ; uart_rx:receiver|r_Clock_Count[9]  ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.128      ;
; -1.398 ; uart_rx:receiver|r_Clock_Count[9]  ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.128      ;
; -1.398 ; uart_rx:receiver|r_Clock_Count[9]  ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.128      ;
; -1.398 ; uart_rx:receiver|r_Clock_Count[9]  ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.128      ;
; -1.398 ; uart_rx:receiver|r_Clock_Count[9]  ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.128      ;
; -1.398 ; uart_rx:receiver|r_Clock_Count[9]  ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.128      ;
; -1.398 ; uart_rx:receiver|r_Clock_Count[9]  ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.128      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.326      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.326      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.326      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.326      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.326      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.326      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[13] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.326      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.125      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.125      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.125      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.125      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.125      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.125      ;
; -1.382 ; uart_rx:receiver|r_Clock_Count[31] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.125      ;
; -1.377 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.323      ;
; -1.377 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.323      ;
; -1.377 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.323      ;
; -1.377 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.323      ;
; -1.377 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.323      ;
; -1.377 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.323      ;
; -1.377 ; uart_rx:receiver|r_Clock_Count[23] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.323      ;
; -1.376 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.106      ;
; -1.376 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.106      ;
; -1.376 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.106      ;
; -1.376 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.106      ;
; -1.376 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.106      ;
; -1.376 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.106      ;
; -1.376 ; uart_rx:receiver|r_Clock_Count[12] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.106      ;
; -1.374 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.320      ;
; -1.374 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.320      ;
; -1.374 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.320      ;
; -1.374 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.320      ;
; -1.374 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.320      ;
; -1.374 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.320      ;
; -1.374 ; uart_rx:receiver|r_Clock_Count[28] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.320      ;
; -1.373 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.319      ;
; -1.373 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.319      ;
; -1.373 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.319      ;
; -1.373 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.319      ;
; -1.373 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.319      ;
; -1.373 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.319      ;
; -1.373 ; uart_rx:receiver|r_Clock_Count[22] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.319      ;
; -1.364 ; uart_rx:receiver|r_Clock_Count[14] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.308      ;
; -1.364 ; uart_rx:receiver|r_Clock_Count[14] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.308      ;
; -1.364 ; uart_rx:receiver|r_Clock_Count[14] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.308      ;
; -1.364 ; uart_rx:receiver|r_Clock_Count[14] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.308      ;
; -1.364 ; uart_rx:receiver|r_Clock_Count[14] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.308      ;
; -1.364 ; uart_rx:receiver|r_Clock_Count[14] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.308      ;
; -1.364 ; uart_rx:receiver|r_Clock_Count[14] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.308      ;
; -1.361 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.104      ;
; -1.361 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.104      ;
; -1.361 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.104      ;
; -1.361 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.104      ;
; -1.361 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.104      ;
; -1.361 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.104      ;
; -1.361 ; uart_rx:receiver|r_Clock_Count[29] ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.244     ; 2.104      ;
; -1.355 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.085      ;
; -1.355 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[22] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.085      ;
; -1.355 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[23] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.085      ;
; -1.355 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[26] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.085      ;
; -1.355 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[25] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.085      ;
; -1.355 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[28] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.085      ;
; -1.355 ; uart_rx:receiver|r_Clock_Count[4]  ; uart_rx:receiver|r_Clock_Count[27] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.085      ;
; -1.348 ; uart_rx:receiver|r_Clock_Count[0]  ; uart_rx:receiver|r_Clock_Count[21] ; clk          ; clk         ; 1.000        ; -0.257     ; 2.078      ;
; -1.346 ; uart_rx:receiver|r_Clock_Count[24] ; uart_rx:receiver|r_Clock_Count[24] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.292      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart_rx:receiver|r_Rx_DV'                                                                                                 ;
+--------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.646 ; index[1]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.594      ;
; -0.597 ; index[0]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.545      ;
; -0.589 ; index[5]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.535      ;
; -0.576 ; index[1]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.524      ;
; -0.574 ; index[3]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.522      ;
; -0.562 ; index[0]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.510      ;
; -0.529 ; index[2]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.477      ;
; -0.525 ; index[7]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.471      ;
; -0.519 ; index[5]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.465      ;
; -0.504 ; index[3]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.452      ;
; -0.499 ; index[1]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.447      ;
; -0.495 ; index[1]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.443      ;
; -0.494 ; index[2]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.442      ;
; -0.481 ; index[0]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.429      ;
; -0.462 ; index[4]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.410      ;
; -0.460 ; index[6]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.406      ;
; -0.457 ; index[9]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.403      ;
; -0.455 ; index[7]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.401      ;
; -0.450 ; index[0]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.398      ;
; -0.442 ; index[5]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.388      ;
; -0.440 ; index[1]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.388      ;
; -0.438 ; index[5]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.384      ;
; -0.427 ; index[3]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.375      ;
; -0.426 ; index[4]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.374      ;
; -0.426 ; index[0]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.374      ;
; -0.423 ; index[3]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.371      ;
; -0.413 ; index[2]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.361      ;
; -0.412 ; index[6]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.358      ;
; -0.382 ; index[2]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.330      ;
; -0.368 ; index[3]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.316      ;
; -0.358 ; index[2]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.306      ;
; -0.345 ; index[4]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.293      ;
; -0.331 ; index[6]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.277      ;
; -0.325 ; index[8]~reg0                 ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.273      ;
; -0.315 ; index[4]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.263      ;
; -0.314 ; uart_rx:receiver|r_Rx_Byte[4] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.223      ; 1.514      ;
; -0.313 ; uart_rx:receiver|r_Rx_Byte[5] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.223      ; 1.513      ;
; -0.291 ; index[8]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.239      ;
; -0.290 ; index[4]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.039     ; 1.238      ;
; -0.257 ; uart_rx:receiver|r_Rx_Byte[4] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.460      ;
; -0.257 ; uart_rx:receiver|r_Rx_Byte[4] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.460      ;
; -0.257 ; uart_rx:receiver|r_Rx_Byte[4] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.460      ;
; -0.257 ; uart_rx:receiver|r_Rx_Byte[4] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.460      ;
; -0.257 ; uart_rx:receiver|r_Rx_Byte[4] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.460      ;
; -0.256 ; uart_rx:receiver|r_Rx_Byte[5] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.459      ;
; -0.256 ; uart_rx:receiver|r_Rx_Byte[5] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.459      ;
; -0.256 ; uart_rx:receiver|r_Rx_Byte[5] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.459      ;
; -0.256 ; uart_rx:receiver|r_Rx_Byte[5] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.459      ;
; -0.256 ; uart_rx:receiver|r_Rx_Byte[5] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.459      ;
; -0.226 ; uart_rx:receiver|r_Rx_Byte[3] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.223      ; 1.426      ;
; -0.177 ; index[1]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.123      ;
; -0.170 ; uart_rx:receiver|r_Rx_Byte[0] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.223      ; 1.370      ;
; -0.169 ; uart_rx:receiver|r_Rx_Byte[3] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.372      ;
; -0.169 ; uart_rx:receiver|r_Rx_Byte[3] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.372      ;
; -0.169 ; uart_rx:receiver|r_Rx_Byte[3] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.372      ;
; -0.169 ; uart_rx:receiver|r_Rx_Byte[3] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.372      ;
; -0.169 ; uart_rx:receiver|r_Rx_Byte[3] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.372      ;
; -0.163 ; index[10]~reg0                ; index[10]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.109      ;
; -0.163 ; index[0]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.109      ;
; -0.162 ; uart_rx:receiver|r_Rx_Byte[4] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.363      ;
; -0.162 ; uart_rx:receiver|r_Rx_Byte[4] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.363      ;
; -0.162 ; uart_rx:receiver|r_Rx_Byte[4] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.363      ;
; -0.162 ; uart_rx:receiver|r_Rx_Byte[4] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.363      ;
; -0.162 ; uart_rx:receiver|r_Rx_Byte[4] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.363      ;
; -0.162 ; uart_rx:receiver|r_Rx_Byte[4] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.363      ;
; -0.162 ; uart_rx:receiver|r_Rx_Byte[4] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.363      ;
; -0.161 ; uart_rx:receiver|r_Rx_Byte[5] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.362      ;
; -0.161 ; uart_rx:receiver|r_Rx_Byte[5] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.362      ;
; -0.161 ; uart_rx:receiver|r_Rx_Byte[5] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.362      ;
; -0.161 ; uart_rx:receiver|r_Rx_Byte[5] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.362      ;
; -0.161 ; uart_rx:receiver|r_Rx_Byte[5] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.362      ;
; -0.161 ; uart_rx:receiver|r_Rx_Byte[5] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.362      ;
; -0.161 ; uart_rx:receiver|r_Rx_Byte[5] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.362      ;
; -0.145 ; index[6]~reg0                 ; index[6]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.091      ;
; -0.140 ; index[9]~reg0                 ; index[9]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.086      ;
; -0.136 ; index[5]~reg0                 ; index[5]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.082      ;
; -0.123 ; index[7]~reg0                 ; index[7]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.069      ;
; -0.120 ; index[5]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.043     ; 1.064      ;
; -0.113 ; uart_rx:receiver|r_Rx_Byte[0] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.316      ;
; -0.113 ; uart_rx:receiver|r_Rx_Byte[0] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.316      ;
; -0.113 ; uart_rx:receiver|r_Rx_Byte[0] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.316      ;
; -0.113 ; uart_rx:receiver|r_Rx_Byte[0] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.316      ;
; -0.113 ; uart_rx:receiver|r_Rx_Byte[0] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.226      ; 1.316      ;
; -0.105 ; uart_rx:receiver|r_Rx_Byte[6] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.225      ; 1.307      ;
; -0.105 ; index[1]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.051      ;
; -0.105 ; index[3]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.051      ;
; -0.095 ; index[2]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.041      ;
; -0.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.275      ;
; -0.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.275      ;
; -0.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.275      ;
; -0.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.275      ;
; -0.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.275      ;
; -0.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.275      ;
; -0.074 ; uart_rx:receiver|r_Rx_Byte[3] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.224      ; 1.275      ;
; -0.056 ; index[7]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.043     ; 1.000      ;
; -0.056 ; index[0]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 1.000        ; -0.041     ; 1.002      ;
; -0.048 ; uart_rx:receiver|r_Rx_Byte[6] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.228      ; 1.253      ;
; -0.048 ; uart_rx:receiver|r_Rx_Byte[6] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.228      ; 1.253      ;
; -0.048 ; uart_rx:receiver|r_Rx_Byte[6] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.228      ; 1.253      ;
; -0.048 ; uart_rx:receiver|r_Rx_Byte[6] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 1.000        ; 0.228      ; 1.253      ;
+--------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                     ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.005 ; uart_rx:receiver|r_Rx_DV                  ; uart_rx:receiver|r_Rx_DV                                                                                    ; uart_rx:receiver|r_Rx_DV ; clk         ; 0.000        ; 1.835      ; 2.059      ;
; 0.173 ; uart_rx:receiver|r_SM_Main.000            ; uart_rx:receiver|r_SM_Main.000                                                                              ; clk                      ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.175 ; uart_rx:receiver|r_SM_Main.s_RX_DATA_BITS ; uart_rx:receiver|r_SM_Main.s_RX_DATA_BITS                                                                   ; clk                      ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; uart_rx:receiver|r_SM_Main.s_RX_STOP_BIT  ; uart_rx:receiver|r_SM_Main.s_RX_STOP_BIT                                                                    ; clk                      ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; uart_rx:receiver|r_Bit_Index[2]           ; uart_rx:receiver|r_Bit_Index[2]                                                                             ; clk                      ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; uart_rx:receiver|r_Bit_Index[1]           ; uart_rx:receiver|r_Bit_Index[1]                                                                             ; clk                      ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_Rx_Byte[2]             ; uart_rx:receiver|r_Rx_Byte[2]                                                                               ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_Rx_Byte[5]             ; uart_rx:receiver|r_Rx_Byte[5]                                                                               ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_Rx_Byte[4]             ; uart_rx:receiver|r_Rx_Byte[4]                                                                               ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_Rx_Byte[3]             ; uart_rx:receiver|r_Rx_Byte[3]                                                                               ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_Rx_Byte[0]             ; uart_rx:receiver|r_Rx_Byte[0]                                                                               ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_Rx_Byte[6]             ; uart_rx:receiver|r_Rx_Byte[6]                                                                               ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_Rx_Byte[7]             ; uart_rx:receiver|r_Rx_Byte[7]                                                                               ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_Rx_Byte[1]             ; uart_rx:receiver|r_Rx_Byte[1]                                                                               ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_SM_Main.s_RX_START_BIT ; uart_rx:receiver|r_SM_Main.s_RX_START_BIT                                                                   ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.223 ; uart_rx:receiver|r_Rx_Byte[4]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.630      ; 0.477      ;
; 0.223 ; uart_rx:receiver|r_Rx_Byte[5]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.630      ; 0.477      ;
; 0.233 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.573      ;
; 0.233 ; uart_rx:receiver|r_Clock_Count[11]        ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.573      ;
; 0.234 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.574      ;
; 0.246 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.586      ;
; 0.247 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.587      ;
; 0.248 ; uart_rx:receiver|r_Clock_Count[10]        ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.588      ;
; 0.258 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.586      ;
; 0.261 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.589      ;
; 0.292 ; uart_rx:receiver|r_Clock_Count[9]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; uart_rx:receiver|r_Clock_Count[29]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; uart_rx:receiver|r_Clock_Count[12]        ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; uart_rx:receiver|r_Clock_Count[30]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.049      ; 0.427      ;
; 0.297 ; uart_rx:receiver|r_Clock_Count[15]        ; uart_rx:receiver|r_Clock_Count[15]                                                                          ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.423      ;
; 0.297 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.637      ;
; 0.298 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[1]                                                                           ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[3]                                                                           ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[5]                                                                           ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_rx:receiver|r_Clock_Count[11]        ; uart_rx:receiver|r_Clock_Count[11]                                                                          ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_rx:receiver|r_Clock_Count[13]        ; uart_rx:receiver|r_Clock_Count[13]                                                                          ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[6]                                                                           ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[7]                                                                           ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.639      ;
; 0.299 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.639      ;
; 0.300 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[2]                                                                           ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_rx:receiver|r_Clock_Count[14]        ; uart_rx:receiver|r_Clock_Count[14]                                                                          ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[27]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; uart_rx:receiver|r_Clock_Count[10]        ; uart_rx:receiver|r_Clock_Count[10]                                                                          ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[22]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[23]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[25]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[24]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_rx:receiver|r_Clock_Count[0]         ; uart_rx:receiver|r_Clock_Count[0]                                                                           ; clk                      ; clk         ; 0.000        ; 0.050      ; 0.436      ;
; 0.303 ; uart_rx:receiver|r_Clock_Count[31]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.049      ; 0.436      ;
; 0.303 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[26]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[28]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; uart_rx:receiver|r_Clock_Count[4]         ; uart_rx:receiver|r_Clock_Count[4]                                                                           ; clk                      ; clk         ; 0.000        ; 0.050      ; 0.438      ;
; 0.304 ; uart_rx:receiver|r_Clock_Count[8]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.050      ; 0.438      ;
; 0.307 ; uart_rx:receiver|r_SM_Main.s_CLEANUP      ; uart_rx:receiver|r_SM_Main.000                                                                              ; clk                      ; clk         ; 0.000        ; 0.050      ; 0.441      ;
; 0.309 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.637      ;
; 0.309 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.649      ;
; 0.312 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.640      ;
; 0.324 ; uart_rx:receiver|r_Clock_Count[28]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.652      ;
; 0.324 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.652      ;
; 0.325 ; done~reg0                                 ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a2~porta_address_reg0 ; clk                      ; clk         ; -0.500       ; 0.626      ; 0.575      ;
; 0.327 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.655      ;
; 0.333 ; uart_rx:receiver|r_Rx_Data                ; uart_rx:receiver|r_SM_Main.000                                                                              ; clk                      ; clk         ; 0.000        ; 0.242      ; 0.659      ;
; 0.353 ; uart_rx:receiver|r_Rx_Byte[7]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a6~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.632      ; 0.609      ;
; 0.362 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.702      ;
; 0.364 ; uart_rx:receiver|r_Rx_Byte[6]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a6~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.632      ; 0.620      ;
; 0.365 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.705      ;
; 0.366 ; uart_rx:receiver|r_Clock_Count[7]         ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.706      ;
; 0.375 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.703      ;
; 0.376 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.704      ;
; 0.378 ; uart_rx:receiver|r_Clock_Count[6]         ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.718      ;
; 0.379 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.707      ;
; 0.379 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.719      ;
; 0.382 ; uart_rx:receiver|r_Rx_Byte[1]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.630      ; 0.636      ;
; 0.383 ; uart_rx:receiver|r_Rx_Byte[0]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.630      ; 0.637      ;
; 0.386 ; uart_rx:receiver|r_Rx_Byte[2]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a2~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.631      ; 0.641      ;
; 0.389 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.717      ;
; 0.390 ; uart_rx:receiver|r_Clock_Count[26]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.718      ;
; 0.392 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.720      ;
; 0.399 ; uart_rx:receiver|r_Rx_Byte[3]             ; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_m4i1:auto_generated|ram_block1a2~porta_datain_reg0  ; clk                      ; clk         ; -0.500       ; 0.631      ; 0.654      ;
; 0.428 ; uart_rx:receiver|r_Clock_Count[3]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.768      ;
; 0.431 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[12]                                                                          ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.771      ;
; 0.431 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[8]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.771      ;
; 0.436 ; uart_rx:receiver|r_SM_Main.s_RX_DATA_BITS ; uart_rx:receiver|r_Bit_Index[1]                                                                             ; clk                      ; clk         ; 0.000        ; 0.048      ; 0.568      ;
; 0.441 ; uart_rx:receiver|r_Clock_Count[29]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.049      ; 0.574      ;
; 0.442 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.770      ;
; 0.442 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.770      ;
; 0.442 ; uart_rx:receiver|r_Clock_Count[2]         ; uart_rx:receiver|r_Clock_Count[9]                                                                           ; clk                      ; clk         ; 0.000        ; 0.256      ; 0.782      ;
; 0.445 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[30]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.773      ;
; 0.447 ; uart_rx:receiver|r_Clock_Count[5]         ; uart_rx:receiver|r_Clock_Count[6]                                                                           ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; uart_rx:receiver|r_Clock_Count[1]         ; uart_rx:receiver|r_Clock_Count[2]                                                                           ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; uart_rx:receiver|r_Clock_Count[13]        ; uart_rx:receiver|r_Clock_Count[14]                                                                          ; clk                      ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.449 ; uart_rx:receiver|r_Clock_Count[27]        ; uart_rx:receiver|r_Clock_Count[28]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; uart_rx:receiver|r_Clock_Count[23]        ; uart_rx:receiver|r_Clock_Count[24]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; uart_rx:receiver|r_Clock_Count[25]        ; uart_rx:receiver|r_Clock_Count[26]                                                                          ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.452 ; uart_rx:receiver|r_Clock_Count[21]        ; uart_rx:receiver|r_Bit_Index[0]                                                                             ; clk                      ; clk         ; 0.000        ; 0.245      ; 0.781      ;
; 0.452 ; uart_rx:receiver|r_Clock_Count[30]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.049      ; 0.585      ;
; 0.454 ; uart_rx:receiver|r_Clock_Count[22]        ; uart_rx:receiver|r_Clock_Count[29]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.782      ;
; 0.455 ; uart_rx:receiver|r_Rx_Data                ; uart_rx:receiver|r_SM_Main.s_RX_START_BIT                                                                   ; clk                      ; clk         ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; uart_rx:receiver|r_Clock_Count[24]        ; uart_rx:receiver|r_Clock_Count[31]                                                                          ; clk                      ; clk         ; 0.000        ; 0.244      ; 0.783      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart_rx:receiver|r_Rx_DV'                                                                                                 ;
+-------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.182 ; delay.00000000                ; delay.00000000 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.307      ;
; 0.199 ; index[11]~reg0                ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.324      ;
; 0.246 ; uart_rx:receiver|r_Rx_Byte[2] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.371      ; 0.731      ;
; 0.264 ; uart_rx:receiver|r_Rx_Byte[1] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.371      ; 0.749      ;
; 0.311 ; index[3]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.436      ;
; 0.312 ; index[2]~reg0                 ; index[2]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.437      ;
; 0.312 ; index[1]~reg0                 ; index[1]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.437      ;
; 0.313 ; index[8]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.438      ;
; 0.313 ; index[4]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.438      ;
; 0.321 ; index[0]~reg0                 ; index[0]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.446      ;
; 0.402 ; uart_rx:receiver|r_Rx_Byte[0] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.371      ; 0.887      ;
; 0.455 ; uart_rx:receiver|r_Rx_Byte[3] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.371      ; 0.940      ;
; 0.460 ; index[3]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; index[1]~reg0                 ; index[2]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.586      ;
; 0.470 ; index[2]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.595      ;
; 0.470 ; index[0]~reg0                 ; index[1]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.595      ;
; 0.473 ; index[2]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.598      ;
; 0.473 ; index[0]~reg0                 ; index[2]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.598      ;
; 0.494 ; uart_rx:receiver|r_Rx_Byte[1] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 0.980      ;
; 0.494 ; uart_rx:receiver|r_Rx_Byte[1] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 0.980      ;
; 0.494 ; uart_rx:receiver|r_Rx_Byte[1] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 0.980      ;
; 0.494 ; uart_rx:receiver|r_Rx_Byte[1] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 0.980      ;
; 0.494 ; uart_rx:receiver|r_Rx_Byte[1] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 0.980      ;
; 0.494 ; uart_rx:receiver|r_Rx_Byte[1] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 0.980      ;
; 0.494 ; uart_rx:receiver|r_Rx_Byte[1] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 0.980      ;
; 0.523 ; uart_rx:receiver|r_Rx_Byte[2] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.009      ;
; 0.523 ; uart_rx:receiver|r_Rx_Byte[2] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.009      ;
; 0.523 ; uart_rx:receiver|r_Rx_Byte[2] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.009      ;
; 0.523 ; uart_rx:receiver|r_Rx_Byte[2] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.009      ;
; 0.523 ; uart_rx:receiver|r_Rx_Byte[2] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.009      ;
; 0.523 ; uart_rx:receiver|r_Rx_Byte[2] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.009      ;
; 0.523 ; uart_rx:receiver|r_Rx_Byte[2] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.009      ;
; 0.524 ; index[1]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.649      ;
; 0.526 ; index[6]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.039      ; 0.649      ;
; 0.527 ; index[1]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.652      ;
; 0.533 ; index[10]~reg0                ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.039      ; 0.656      ;
; 0.534 ; index[7]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.039      ; 0.657      ;
; 0.536 ; index[0]~reg0                 ; index[3]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.661      ;
; 0.537 ; index[8]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.662      ;
; 0.539 ; index[0]~reg0                 ; index[4]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.664      ;
; 0.540 ; uart_rx:receiver|r_Rx_Byte[5] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.371      ; 1.025      ;
; 0.540 ; uart_rx:receiver|r_Rx_Byte[4] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.371      ; 1.025      ;
; 0.540 ; index[4]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.665      ;
; 0.569 ; uart_rx:receiver|r_Rx_Byte[7] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.057      ;
; 0.569 ; uart_rx:receiver|r_Rx_Byte[7] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.057      ;
; 0.569 ; uart_rx:receiver|r_Rx_Byte[7] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.057      ;
; 0.569 ; uart_rx:receiver|r_Rx_Byte[7] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.057      ;
; 0.569 ; uart_rx:receiver|r_Rx_Byte[7] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.057      ;
; 0.569 ; uart_rx:receiver|r_Rx_Byte[7] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.057      ;
; 0.569 ; uart_rx:receiver|r_Rx_Byte[7] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.057      ;
; 0.573 ; uart_rx:receiver|r_Rx_Byte[1] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.061      ;
; 0.573 ; uart_rx:receiver|r_Rx_Byte[1] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.061      ;
; 0.573 ; uart_rx:receiver|r_Rx_Byte[1] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.061      ;
; 0.573 ; uart_rx:receiver|r_Rx_Byte[1] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.061      ;
; 0.573 ; uart_rx:receiver|r_Rx_Byte[1] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.061      ;
; 0.592 ; index[3]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.717      ;
; 0.596 ; uart_rx:receiver|r_Rx_Byte[7] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.373      ; 1.083      ;
; 0.600 ; index[9]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.039      ; 0.723      ;
; 0.600 ; index[5]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.039      ; 0.723      ;
; 0.605 ; index[2]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.730      ;
; 0.614 ; uart_rx:receiver|r_Rx_Byte[2] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.102      ;
; 0.614 ; uart_rx:receiver|r_Rx_Byte[2] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.102      ;
; 0.614 ; uart_rx:receiver|r_Rx_Byte[2] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.102      ;
; 0.614 ; uart_rx:receiver|r_Rx_Byte[2] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.102      ;
; 0.614 ; uart_rx:receiver|r_Rx_Byte[2] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.102      ;
; 0.618 ; uart_rx:receiver|r_Rx_Byte[6] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.106      ;
; 0.618 ; uart_rx:receiver|r_Rx_Byte[6] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.106      ;
; 0.618 ; uart_rx:receiver|r_Rx_Byte[6] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.106      ;
; 0.618 ; uart_rx:receiver|r_Rx_Byte[6] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.106      ;
; 0.618 ; uart_rx:receiver|r_Rx_Byte[6] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.106      ;
; 0.618 ; uart_rx:receiver|r_Rx_Byte[6] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.106      ;
; 0.618 ; uart_rx:receiver|r_Rx_Byte[6] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.374      ; 1.106      ;
; 0.648 ; uart_rx:receiver|r_Rx_Byte[7] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.138      ;
; 0.648 ; uart_rx:receiver|r_Rx_Byte[7] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.138      ;
; 0.648 ; uart_rx:receiver|r_Rx_Byte[7] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.138      ;
; 0.648 ; uart_rx:receiver|r_Rx_Byte[7] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.138      ;
; 0.648 ; uart_rx:receiver|r_Rx_Byte[7] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.138      ;
; 0.650 ; uart_rx:receiver|r_Rx_Byte[6] ; delay.00000000 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.373      ; 1.137      ;
; 0.655 ; index[6]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.039      ; 0.778      ;
; 0.659 ; index[1]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.784      ;
; 0.663 ; index[7]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.039      ; 0.786      ;
; 0.669 ; index[4]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.794      ;
; 0.671 ; index[0]~reg0                 ; index[8]~reg0  ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.796      ;
; 0.675 ; uart_rx:receiver|r_Rx_Byte[0] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.161      ;
; 0.675 ; uart_rx:receiver|r_Rx_Byte[0] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.161      ;
; 0.675 ; uart_rx:receiver|r_Rx_Byte[0] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.161      ;
; 0.675 ; uart_rx:receiver|r_Rx_Byte[0] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.161      ;
; 0.675 ; uart_rx:receiver|r_Rx_Byte[0] ; index[3]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.161      ;
; 0.675 ; uart_rx:receiver|r_Rx_Byte[0] ; index[4]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.161      ;
; 0.675 ; uart_rx:receiver|r_Rx_Byte[0] ; index[8]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.161      ;
; 0.697 ; uart_rx:receiver|r_Rx_Byte[6] ; index[5]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.187      ;
; 0.697 ; uart_rx:receiver|r_Rx_Byte[6] ; index[6]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.187      ;
; 0.697 ; uart_rx:receiver|r_Rx_Byte[6] ; index[7]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.187      ;
; 0.697 ; uart_rx:receiver|r_Rx_Byte[6] ; index[9]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.187      ;
; 0.697 ; uart_rx:receiver|r_Rx_Byte[6] ; index[10]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.376      ; 1.187      ;
; 0.721 ; index[3]~reg0                 ; index[11]~reg0 ; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.041      ; 0.846      ;
; 0.724 ; uart_rx:receiver|r_Rx_Byte[3] ; index[11]~reg0 ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.210      ;
; 0.724 ; uart_rx:receiver|r_Rx_Byte[3] ; index[0]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.210      ;
; 0.724 ; uart_rx:receiver|r_Rx_Byte[3] ; index[1]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.210      ;
; 0.724 ; uart_rx:receiver|r_Rx_Byte[3] ; index[2]~reg0  ; clk                      ; uart_rx:receiver|r_Rx_DV ; 0.000        ; 0.372      ; 1.210      ;
+-------+-------------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+----------+-------+----------+---------+---------------------+
; Clock                     ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -4.199   ; 0.005 ; N/A      ; N/A     ; -3.000              ;
;  clk                      ; -4.199   ; 0.005 ; N/A      ; N/A     ; -3.000              ;
;  uart_rx:receiver|r_Rx_DV ; -2.382   ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -218.073 ; 0.0   ; 0.0      ; 0.0     ; -118.841            ;
;  clk                      ; -195.700 ; 0.000 ; N/A      ; N/A     ; -102.136            ;
;  uart_rx:receiver|r_Rx_DV ; -22.373  ; 0.000 ; N/A      ; N/A     ; -16.705             ;
+---------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dmem_q[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dmem_q[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dmem_q[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dmem_q[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dmem_q[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dmem_q[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dmem_q[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dmem_q[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; index[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dmem_q[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dmem_q[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dmem_q[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dmem_q[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dmem_q[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dmem_q[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dmem_q[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dmem_q[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; index[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; index[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; index[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dmem_q[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; index[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; index[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; index[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dmem_q[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dmem_q[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; index[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; index[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; index[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 4408     ; 0        ; 56       ; 0        ;
; uart_rx:receiver|r_Rx_DV ; clk                      ; 2        ; 1        ; 52       ; 4        ;
; clk                      ; uart_rx:receiver|r_Rx_DV ; 112      ; 0        ; 0        ; 0        ;
; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 79       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 4408     ; 0        ; 56       ; 0        ;
; uart_rx:receiver|r_Rx_DV ; clk                      ; 2        ; 1        ; 52       ; 4        ;
; clk                      ; uart_rx:receiver|r_Rx_DV ; 112      ; 0        ; 0        ; 0        ;
; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; 79       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; clk                      ; clk                      ; Base ; Constrained ;
; uart_rx:receiver|r_Rx_DV ; uart_rx:receiver|r_Rx_DV ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dmem_q[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dmem_q[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dmem_q[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; index[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Thu Nov 28 00:54:10 2019
Info: Command: quartus_sta plottermachine -c plottermachine
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'plottermachine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name uart_rx:receiver|r_Rx_DV uart_rx:receiver|r_Rx_DV
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.199            -195.700 clk 
    Info (332119):    -2.382             -22.373 uart_rx:receiver|r_Rx_DV 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
    Info (332119):     0.404               0.000 uart_rx:receiver|r_Rx_DV 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.136 clk 
    Info (332119):    -1.285             -16.705 uart_rx:receiver|r_Rx_DV 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.743
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.743            -173.927 clk 
    Info (332119):    -2.066             -19.421 uart_rx:receiver|r_Rx_DV 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk 
    Info (332119):     0.354               0.000 uart_rx:receiver|r_Rx_DV 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -101.608 clk 
    Info (332119):    -1.285             -16.705 uart_rx:receiver|r_Rx_DV 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.492
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.492             -61.826 clk 
    Info (332119):    -0.646              -4.119 uart_rx:receiver|r_Rx_DV 
Info (332146): Worst-case hold slack is 0.005
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.005               0.000 clk 
    Info (332119):     0.182               0.000 uart_rx:receiver|r_Rx_DV 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.110 clk 
    Info (332119):    -1.000             -13.000 uart_rx:receiver|r_Rx_DV 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5084 megabytes
    Info: Processing ended: Thu Nov 28 00:54:12 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


