Fitter report for MIPS_A_project
Sun Dec 06 23:49:16 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Non-Global High Fan-Out Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Dec 06 23:49:16 2020       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; MIPS_A_project                              ;
; Top-level Entity Name           ; MIPS_A_project                              ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,924 / 18,480 ( 10 % )                     ;
; Total registers                 ; 3136                                        ;
; Total pins                      ; 50 / 224 ( 22 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.1%      ;
;     Processor 3            ;  14.9%      ;
;     Processor 4            ;  14.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                        ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                     ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------+------------------+-----------------------+
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~39  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~39DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~40  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~40DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~41  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~41DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~44  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~44DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~56  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~56DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~73  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~73DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~76  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~76DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~83  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~83DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~87  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~87DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~90  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~90DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~92  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~92DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~94  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~94DUPLICATE  ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~101 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~101DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~102 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~102DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~104 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~104DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~113 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~113DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~114 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~114DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~118 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~118DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~119 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~119DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~121 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~121DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~130 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~130DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~136 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~136DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~138 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~138DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~147 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~147DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~153 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~153DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~164 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~164DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~166 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~166DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~175 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~175DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~176 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~176DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~179 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~179DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~184 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~184DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~185 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~185DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~192 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~192DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~196 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~196DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~204 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~204DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~205 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~205DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~206 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~206DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~208 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~208DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~212 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~212DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~214 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~214DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~218 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~218DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~222 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~222DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~228 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~228DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~230 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~230DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~232 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~232DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~233 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~233DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~234 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~234DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~235 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~235DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~236 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~236DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~237 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~237DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~238 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~238DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~240 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~240DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~241 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~241DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~242 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~242DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~244 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~244DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~245 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~245DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~248 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~248DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~249 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~249DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~252 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~252DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~261 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~261DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~262 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~262DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~263 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~263DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~264 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~264DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~266 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~266DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~271 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~271DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~275 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~275DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~280 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~280DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~292 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~292DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~294 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~294DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~296 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~296DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~297 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~297DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~301 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~301DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~308 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~308DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~310 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~310DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~313 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~313DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~314 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~314DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~315 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~315DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~317 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~317DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~324 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~324DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~326 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~326DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~328 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~328DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~330 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~330DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~332 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~332DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~340 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~340DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~343 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~343DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~358 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~358DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~360 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~360DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~361 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~361DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~376 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~376DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~390 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~390DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~391 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~391DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~392 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~392DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~393 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~393DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~394 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~394DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~396 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~396DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~397 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~397DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~398 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~398DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~400 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~400DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~401 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~401DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~402 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~402DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~411 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~411DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~412 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~412DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~413 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~413DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~422 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~422DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~423 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~423DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~425 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~425DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~426 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~426DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~427 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~427DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~432 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~432DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~433 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~433DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~435 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~435DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~437 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~437DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~440 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~440DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~443 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~443DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~449 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~449DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~454 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~454DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~456 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~456DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~460 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~460DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~461 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~461DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~464 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~464DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~466 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~466DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~467 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~467DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~468 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~468DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~469 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~469DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~470 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~470DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~473 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~473DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~481 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~481DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~487 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~487DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~489 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~489DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~490 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~490DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~491 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~491DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~492 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~492DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~493 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~493DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~496 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~496DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~498 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~498DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~506 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~506DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~512 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~512DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~516 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~516DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~518 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~518DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~519 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~519DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~522 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~522DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~526 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~526DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~530 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~530DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~531 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~531DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~532 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~532DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~535 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~535DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~540 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~540DUPLICATE ;                  ;                       ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~542 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~542DUPLICATE ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[0]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[0]~DUPLICATE                     ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[2]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[2]~DUPLICATE                     ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[3]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[3]~DUPLICATE                     ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[4]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[4]~DUPLICATE                     ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[5]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[5]~DUPLICATE                     ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[6]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[6]~DUPLICATE                     ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[7]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[7]~DUPLICATE                     ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[16]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[16]~DUPLICATE                    ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[18]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[18]~DUPLICATE                    ;                  ;                       ;
; processador:processador|registradorGenerico:PC|DOUT[20]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; processador:processador|registradorGenerico:PC|DOUT[20]~DUPLICATE                    ;                  ;                       ;
+-----------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; SW[3]      ; PIN_T12       ; QSF Assignment ;
; Location     ;                ;              ; SW[4]      ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; SW[5]      ; PIN_AB15      ; QSF Assignment ;
; Location     ;                ;              ; SW[6]      ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; SW[7]      ; PIN_AA13      ; QSF Assignment ;
; I/O Standard ; MIPS_A_project ;              ; SW[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; MIPS_A_project ;              ; SW[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; MIPS_A_project ;              ; SW[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; MIPS_A_project ;              ; SW[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; MIPS_A_project ;              ; SW[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5032 ) ; 0.00 % ( 0 / 5032 )        ; 0.00 % ( 0 / 5032 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5032 ) ; 0.00 % ( 0 / 5032 )        ; 0.00 % ( 0 / 5032 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5032 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/thive/Desktop/Insper/SextoSemestre/DesComp/AulasDesignComputadores/MIPS_A_project/output_files/MIPS_A_project.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,924 / 18,480        ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 1,924                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,421 / 18,480        ; 13 %  ;
;         [a] ALMs used for LUT logic and registers           ; 416                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,053                 ;       ;
;         [c] ALMs used for registers                         ; 952                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 533 / 18,480          ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 36 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 19                    ;       ;
;         [c] Due to LAB input limits                         ; 17                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 344 / 1,848           ; 19 %  ;
;     -- Logic LABs                                           ; 344                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,955                 ;       ;
;     -- 7 input functions                                    ; 212                   ;       ;
;     -- 6 input functions                                    ; 1,081                 ;       ;
;     -- 5 input functions                                    ; 213                   ;       ;
;     -- 4 input functions                                    ; 157                   ;       ;
;     -- <=3 input functions                                  ; 292                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,103                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,136                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,736 / 36,960        ; 7 %   ;
;         -- Secondary logic registers                        ; 400 / 36,960          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,977                 ;       ;
;         -- Routing optimization registers                   ; 159                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 50 / 224              ; 22 %  ;
;     -- Clock pins                                           ; 4 / 9                 ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 0                     ;       ;
;     -- Global clocks                                        ; 0 / 16                ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 6.3% / 6.1% / 7.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 36.0% / 34.3% / 41.6% ;       ;
; Maximum fan-out                                             ; 3135                  ;       ;
; Highest non-global fan-out                                  ; 3135                  ;       ;
; Total fan-out                                               ; 20865                 ;       ;
; Average fan-out                                             ; 3.32                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1924 / 18480 ( 10 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1924                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2421 / 18480 ( 13 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 416                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1053                  ; 0                              ;
;         [c] ALMs used for registers                         ; 952                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 533 / 18480 ( 3 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 36 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 19                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 17                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 344 / 1848 ( 19 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 344                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1955                  ; 0                              ;
;     -- 7 input functions                                    ; 212                   ; 0                              ;
;     -- 6 input functions                                    ; 1081                  ; 0                              ;
;     -- 5 input functions                                    ; 213                   ; 0                              ;
;     -- 4 input functions                                    ; 157                   ; 0                              ;
;     -- <=3 input functions                                  ; 292                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1103                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2736 / 36960 ( 7 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 400 / 36960 ( 1 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2977                  ; 0                              ;
;         -- Routing optimization registers                   ; 159                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 50                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 20865                 ; 0                              ;
;     -- Registered Connections                               ; 3764                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 8                     ; 0                              ;
;     -- Output Ports                                         ; 42                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; W9    ; 3A       ; 11           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; M7    ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; M6    ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; U13   ; 4A       ; 33           ; 0            ; 40           ; 61                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 61                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; T13   ; 4A       ; 34           ; 0            ; 0            ; 61                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 2 / 16 ( 13 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 39 / 48 ( 81 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                  ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                         ; Entity Name         ; Library Name ;
+---------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------+---------------------+--------------+
; |MIPS_A_project                             ; 1924.0 (51.8)        ; 2420.5 (54.6)                    ; 532.5 (2.7)                                       ; 36.0 (0.0)                       ; 0.0 (0.0)            ; 1955 (86)           ; 3136 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 50   ; 0            ; |MIPS_A_project                                                             ; MIPS_A_project      ; work         ;
;    |RAMMIPS:RAM_mips|                       ; 1020.9 (1020.9)      ; 1346.4 (1346.4)                  ; 339.3 (339.3)                                     ; 13.8 (13.8)                      ; 0.0 (0.0)            ; 864 (864)           ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|RAMMIPS:RAM_mips                                            ; RAMMIPS             ; work         ;
;    |conversorHex7Seg:display0|              ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|conversorHex7Seg:display0                                   ; conversorHex7Seg    ; work         ;
;    |conversorHex7Seg:display1|              ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|conversorHex7Seg:display1                                   ; conversorHex7Seg    ; work         ;
;    |conversorHex7Seg:display2|              ; 4.8 (4.8)            ; 5.0 (5.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|conversorHex7Seg:display2                                   ; conversorHex7Seg    ; work         ;
;    |conversorHex7Seg:display3|              ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|conversorHex7Seg:display3                                   ; conversorHex7Seg    ; work         ;
;    |conversorHex7Seg:display4|              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|conversorHex7Seg:display4                                   ; conversorHex7Seg    ; work         ;
;    |conversorHex7Seg:display5|              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|conversorHex7Seg:display5                                   ; conversorHex7Seg    ; work         ;
;    |edgeDetector:edge|                      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|edgeDetector:edge                                           ; edgeDetector        ; work         ;
;    |processador:processador|                ; 822.3 (1.7)          ; 992.2 (2.0)                      ; 192.1 (0.3)                                       ; 22.2 (0.0)                       ; 0.0 (0.0)            ; 961 (3)             ; 1087 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador                                     ; processador         ; work         ;
;       |ROMMIPS:ROM_mips|                    ; 18.8 (18.8)          ; 18.8 (18.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|ROMMIPS:ROM_mips                    ; ROMMIPS             ; work         ;
;       |ULA:ULA|                             ; 95.2 (95.2)          ; 101.9 (101.9)                    ; 11.4 (11.4)                                       ; 4.7 (4.7)                        ; 0.0 (0.0)            ; 153 (153)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|ULA:ULA                             ; ULA                 ; work         ;
;       |bancoRegistradores:bancoRegistrador| ; 571.3 (571.3)        ; 736.1 (736.1)                    ; 180.3 (180.3)                                     ; 15.5 (15.5)                      ; 0.0 (0.0)            ; 551 (551)           ; 1045 (1045)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|bancoRegistradores:bancoRegistrador ; bancoRegistradores  ; work         ;
;       |muxGenerico2x1:MUX1|                 ; 18.1 (18.1)          ; 17.8 (17.8)                      ; 0.3 (0.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|muxGenerico2x1:MUX1                 ; muxGenerico2x1      ; work         ;
;       |muxGenerico2x1:MUX_LUI|              ; 35.8 (35.8)          ; 37.6 (37.6)                      ; 2.6 (2.6)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|muxGenerico2x1:MUX_LUI              ; muxGenerico2x1      ; work         ;
;       |muxGenerico4x1:MUX0|                 ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|muxGenerico4x1:MUX0                 ; muxGenerico4x1      ; work         ;
;       |muxGenerico4x1:MUX_jump|             ; 21.4 (21.4)          ; 21.4 (21.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|muxGenerico4x1:MUX_jump             ; muxGenerico4x1      ; work         ;
;       |registradorGenerico:PC|              ; 12.0 (12.0)          ; 13.6 (13.6)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|registradorGenerico:PC              ; registradorGenerico ; work         ;
;       |somaConstante:somadorPC|             ; 14.0 (14.0)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|somaConstante:somadorPC             ; somaConstante       ; work         ;
;       |somadorGenerico:somador_somador|     ; 13.7 (13.7)          ; 13.7 (13.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|somadorGenerico:somador_somador     ; somadorGenerico     ; work         ;
;       |unidadeControleFD:UC|                ; 8.1 (8.1)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|unidadeControleFD:UC                ; unidadeControleFD   ; work         ;
;       |unidadeControleULA:UC_ULA|           ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MIPS_A_project|processador:processador|unidadeControleULA:UC_ULA           ; unidadeControleULA  ; work         ;
+---------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY[1]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; KEY[1]                            ;                   ;         ;
; KEY[2]                            ;                   ;         ;
; KEY[3]                            ;                   ;         ;
; SW[0]                             ;                   ;         ;
;      - display[2]~0               ; 1                 ; 0       ;
;      - display[2]~1               ; 1                 ; 0       ;
;      - display[2]~2               ; 1                 ; 0       ;
;      - display[1]~3               ; 1                 ; 0       ;
;      - display[0]~4               ; 1                 ; 0       ;
;      - display[0]~5               ; 1                 ; 0       ;
;      - display[3]~7               ; 1                 ; 0       ;
;      - display[3]~8               ; 1                 ; 0       ;
;      - display[1]~10              ; 1                 ; 0       ;
;      - display[0]~13              ; 1                 ; 0       ;
;      - display[3]~14              ; 1                 ; 0       ;
;      - display[6]~15              ; 1                 ; 0       ;
;      - display[6]~16              ; 1                 ; 0       ;
;      - display[6]~17              ; 1                 ; 0       ;
;      - display[4]~18              ; 1                 ; 0       ;
;      - display[4]~19              ; 1                 ; 0       ;
;      - display[7]~21              ; 1                 ; 0       ;
;      - display[7]~22              ; 1                 ; 0       ;
;      - display[5]~24              ; 1                 ; 0       ;
;      - display[4]~27              ; 1                 ; 0       ;
;      - display[7]~28              ; 1                 ; 0       ;
;      - display[10]~29             ; 1                 ; 0       ;
;      - display[10]~30             ; 1                 ; 0       ;
;      - display[10]~31             ; 1                 ; 0       ;
;      - display[8]~32              ; 1                 ; 0       ;
;      - display[8]~33              ; 1                 ; 0       ;
;      - display[11]~35             ; 1                 ; 0       ;
;      - display[11]~36             ; 1                 ; 0       ;
;      - display[9]~38              ; 1                 ; 0       ;
;      - display[8]~41              ; 1                 ; 0       ;
;      - display[11]~42             ; 1                 ; 0       ;
;      - display[14]~43             ; 1                 ; 0       ;
;      - display[14]~44             ; 1                 ; 0       ;
;      - display[14]~45             ; 1                 ; 0       ;
;      - display[12]~46             ; 1                 ; 0       ;
;      - display[12]~47             ; 1                 ; 0       ;
;      - display[15]~49             ; 1                 ; 0       ;
;      - display[15]~50             ; 1                 ; 0       ;
;      - display[13]~52             ; 1                 ; 0       ;
;      - display[12]~55             ; 1                 ; 0       ;
;      - display[15]~56             ; 1                 ; 0       ;
;      - display[18]~57             ; 1                 ; 0       ;
;      - display[18]~58             ; 1                 ; 0       ;
;      - display[18]~59             ; 1                 ; 0       ;
;      - display[16]~60             ; 1                 ; 0       ;
;      - display[16]~61             ; 1                 ; 0       ;
;      - display[19]~63             ; 1                 ; 0       ;
;      - display[19]~64             ; 1                 ; 0       ;
;      - display[17]~66             ; 1                 ; 0       ;
;      - display[16]~69             ; 1                 ; 0       ;
;      - display[19]~70             ; 1                 ; 0       ;
;      - display[22]~71             ; 1                 ; 0       ;
;      - display[22]~72             ; 1                 ; 0       ;
;      - display[22]~73             ; 1                 ; 0       ;
;      - display[20]~74             ; 1                 ; 0       ;
;      - display[20]~75             ; 1                 ; 0       ;
;      - display[23]~77             ; 1                 ; 0       ;
;      - display[23]~78             ; 1                 ; 0       ;
;      - display[21]~80             ; 1                 ; 0       ;
;      - display[20]~83             ; 1                 ; 0       ;
;      - display[23]~84             ; 1                 ; 0       ;
; SW[2]                             ;                   ;         ;
;      - display[2]~0               ; 0                 ; 0       ;
;      - display[2]~1               ; 0                 ; 0       ;
;      - display[2]~2               ; 0                 ; 0       ;
;      - display[1]~3               ; 0                 ; 0       ;
;      - display[0]~4               ; 0                 ; 0       ;
;      - display[0]~5               ; 0                 ; 0       ;
;      - display[3]~7               ; 0                 ; 0       ;
;      - display[3]~8               ; 0                 ; 0       ;
;      - display[1]~10              ; 0                 ; 0       ;
;      - display[0]~13              ; 0                 ; 0       ;
;      - display[3]~14              ; 0                 ; 0       ;
;      - display[6]~15              ; 0                 ; 0       ;
;      - display[6]~16              ; 0                 ; 0       ;
;      - display[6]~17              ; 0                 ; 0       ;
;      - display[4]~18              ; 0                 ; 0       ;
;      - display[4]~19              ; 0                 ; 0       ;
;      - display[7]~21              ; 0                 ; 0       ;
;      - display[7]~22              ; 0                 ; 0       ;
;      - display[5]~24              ; 0                 ; 0       ;
;      - display[4]~27              ; 0                 ; 0       ;
;      - display[7]~28              ; 0                 ; 0       ;
;      - display[10]~29             ; 0                 ; 0       ;
;      - display[10]~30             ; 0                 ; 0       ;
;      - display[10]~31             ; 0                 ; 0       ;
;      - display[8]~32              ; 0                 ; 0       ;
;      - display[8]~33              ; 0                 ; 0       ;
;      - display[11]~35             ; 0                 ; 0       ;
;      - display[11]~36             ; 0                 ; 0       ;
;      - display[9]~38              ; 0                 ; 0       ;
;      - display[8]~41              ; 0                 ; 0       ;
;      - display[11]~42             ; 0                 ; 0       ;
;      - display[14]~43             ; 0                 ; 0       ;
;      - display[14]~44             ; 0                 ; 0       ;
;      - display[14]~45             ; 0                 ; 0       ;
;      - display[12]~46             ; 0                 ; 0       ;
;      - display[12]~47             ; 0                 ; 0       ;
;      - display[15]~49             ; 0                 ; 0       ;
;      - display[15]~50             ; 0                 ; 0       ;
;      - display[13]~52             ; 0                 ; 0       ;
;      - display[12]~55             ; 0                 ; 0       ;
;      - display[15]~56             ; 0                 ; 0       ;
;      - display[18]~57             ; 0                 ; 0       ;
;      - display[18]~58             ; 0                 ; 0       ;
;      - display[18]~59             ; 0                 ; 0       ;
;      - display[16]~60             ; 0                 ; 0       ;
;      - display[16]~61             ; 0                 ; 0       ;
;      - display[19]~63             ; 0                 ; 0       ;
;      - display[19]~64             ; 0                 ; 0       ;
;      - display[17]~66             ; 0                 ; 0       ;
;      - display[16]~69             ; 0                 ; 0       ;
;      - display[19]~70             ; 0                 ; 0       ;
;      - display[22]~71             ; 0                 ; 0       ;
;      - display[22]~72             ; 0                 ; 0       ;
;      - display[22]~73             ; 0                 ; 0       ;
;      - display[20]~74             ; 0                 ; 0       ;
;      - display[20]~75             ; 0                 ; 0       ;
;      - display[23]~77             ; 0                 ; 0       ;
;      - display[23]~78             ; 0                 ; 0       ;
;      - display[21]~80             ; 0                 ; 0       ;
;      - display[20]~83             ; 0                 ; 0       ;
;      - display[23]~84             ; 0                 ; 0       ;
; SW[1]                             ;                   ;         ;
;      - display[2]~0               ; 0                 ; 0       ;
;      - display[2]~1               ; 0                 ; 0       ;
;      - display[2]~2               ; 0                 ; 0       ;
;      - display[1]~3               ; 0                 ; 0       ;
;      - display[0]~4               ; 0                 ; 0       ;
;      - display[0]~5               ; 0                 ; 0       ;
;      - display[3]~7               ; 0                 ; 0       ;
;      - display[3]~8               ; 0                 ; 0       ;
;      - display[1]~10              ; 0                 ; 0       ;
;      - display[0]~13              ; 0                 ; 0       ;
;      - display[3]~14              ; 0                 ; 0       ;
;      - display[6]~15              ; 0                 ; 0       ;
;      - display[6]~16              ; 0                 ; 0       ;
;      - display[6]~17              ; 0                 ; 0       ;
;      - display[4]~18              ; 0                 ; 0       ;
;      - display[4]~19              ; 0                 ; 0       ;
;      - display[7]~21              ; 0                 ; 0       ;
;      - display[7]~22              ; 0                 ; 0       ;
;      - display[5]~24              ; 0                 ; 0       ;
;      - display[4]~27              ; 0                 ; 0       ;
;      - display[7]~28              ; 0                 ; 0       ;
;      - display[10]~29             ; 0                 ; 0       ;
;      - display[10]~30             ; 0                 ; 0       ;
;      - display[10]~31             ; 0                 ; 0       ;
;      - display[8]~32              ; 0                 ; 0       ;
;      - display[8]~33              ; 0                 ; 0       ;
;      - display[11]~35             ; 0                 ; 0       ;
;      - display[11]~36             ; 0                 ; 0       ;
;      - display[9]~38              ; 0                 ; 0       ;
;      - display[8]~41              ; 0                 ; 0       ;
;      - display[11]~42             ; 0                 ; 0       ;
;      - display[14]~43             ; 0                 ; 0       ;
;      - display[14]~44             ; 0                 ; 0       ;
;      - display[14]~45             ; 0                 ; 0       ;
;      - display[12]~46             ; 0                 ; 0       ;
;      - display[12]~47             ; 0                 ; 0       ;
;      - display[15]~49             ; 0                 ; 0       ;
;      - display[15]~50             ; 0                 ; 0       ;
;      - display[13]~52             ; 0                 ; 0       ;
;      - display[12]~55             ; 0                 ; 0       ;
;      - display[15]~56             ; 0                 ; 0       ;
;      - display[18]~57             ; 0                 ; 0       ;
;      - display[18]~58             ; 0                 ; 0       ;
;      - display[18]~59             ; 0                 ; 0       ;
;      - display[16]~60             ; 0                 ; 0       ;
;      - display[16]~61             ; 0                 ; 0       ;
;      - display[19]~63             ; 0                 ; 0       ;
;      - display[19]~64             ; 0                 ; 0       ;
;      - display[17]~66             ; 0                 ; 0       ;
;      - display[16]~69             ; 0                 ; 0       ;
;      - display[19]~70             ; 0                 ; 0       ;
;      - display[22]~71             ; 0                 ; 0       ;
;      - display[22]~72             ; 0                 ; 0       ;
;      - display[22]~73             ; 0                 ; 0       ;
;      - display[20]~74             ; 0                 ; 0       ;
;      - display[20]~75             ; 0                 ; 0       ;
;      - display[23]~77             ; 0                 ; 0       ;
;      - display[23]~78             ; 0                 ; 0       ;
;      - display[21]~80             ; 0                 ; 0       ;
;      - display[20]~83             ; 0                 ; 0       ;
;      - display[23]~84             ; 0                 ; 0       ;
; KEY[0]                            ;                   ;         ;
;      - edgeDetector:edge|saida    ; 1                 ; 0       ;
;      - edgeDetector:edge|saidaQ~0 ; 1                 ; 0       ;
; CLOCK_50                          ;                   ;         ;
;      - edgeDetector:edge|saidaQ   ; 1                 ; 0       ;
+-----------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                             ;
+------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                     ; PIN_M9               ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2592                                                 ; LABCELL_X14_Y13_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2594                                                 ; MLABCELL_X23_Y12_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2596                                                 ; LABCELL_X31_Y8_N24   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2598                                                 ; LABCELL_X31_Y16_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2600                                                 ; MLABCELL_X23_Y12_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2602                                                 ; LABCELL_X31_Y16_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2604                                                 ; MLABCELL_X28_Y16_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2606                                                 ; LABCELL_X32_Y18_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2608                                                 ; MLABCELL_X18_Y16_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2610                                                 ; LABCELL_X20_Y18_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2612                                                 ; MLABCELL_X18_Y10_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2614                                                 ; LABCELL_X21_Y15_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2616                                                 ; MLABCELL_X34_Y16_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2618                                                 ; MLABCELL_X34_Y16_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2620                                                 ; LABCELL_X31_Y15_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2622                                                 ; MLABCELL_X28_Y15_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2624                                                 ; LABCELL_X24_Y15_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2626                                                 ; LABCELL_X21_Y10_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2628                                                 ; LABCELL_X17_Y11_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2630                                                 ; LABCELL_X24_Y19_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2632                                                 ; MLABCELL_X34_Y15_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2634                                                 ; LABCELL_X26_Y16_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2636                                                 ; LABCELL_X26_Y16_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2638                                                 ; LABCELL_X24_Y18_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2640                                                 ; MLABCELL_X18_Y16_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2642                                                 ; LABCELL_X21_Y15_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2644                                                 ; LABCELL_X21_Y15_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2646                                                 ; LABCELL_X24_Y18_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2648                                                 ; LABCELL_X24_Y13_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2650                                                 ; LABCELL_X21_Y18_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2652                                                 ; LABCELL_X16_Y13_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2654                                                 ; LABCELL_X31_Y17_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2656                                                 ; MLABCELL_X18_Y11_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2658                                                 ; LABCELL_X26_Y18_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2660                                                 ; MLABCELL_X28_Y16_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2662                                                 ; LABCELL_X24_Y18_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2664                                                 ; LABCELL_X24_Y14_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2666                                                 ; LABCELL_X24_Y14_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2668                                                 ; LABCELL_X24_Y14_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2670                                                 ; LABCELL_X24_Y18_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2672                                                 ; MLABCELL_X18_Y16_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2674                                                 ; LABCELL_X21_Y15_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2676                                                 ; LABCELL_X17_Y13_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2678                                                 ; MLABCELL_X23_Y17_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2680                                                 ; LABCELL_X26_Y9_N12   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2682                                                 ; LABCELL_X26_Y17_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2684                                                 ; LABCELL_X16_Y13_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2686                                                 ; LABCELL_X26_Y14_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2688                                                 ; LABCELL_X24_Y14_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2690                                                 ; LABCELL_X35_Y17_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2692                                                 ; LABCELL_X29_Y17_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2694                                                 ; LABCELL_X32_Y14_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2696                                                 ; LABCELL_X14_Y12_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2698                                                 ; LABCELL_X20_Y19_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2700                                                 ; LABCELL_X32_Y17_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2702                                                 ; LABCELL_X35_Y13_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2704                                                 ; MLABCELL_X34_Y15_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2706                                                 ; LABCELL_X32_Y14_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2708                                                 ; LABCELL_X26_Y10_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2710                                                 ; MLABCELL_X23_Y14_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2712                                                 ; LABCELL_X31_Y17_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2714                                                 ; LABCELL_X32_Y18_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2716                                                 ; MLABCELL_X28_Y9_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAMMIPS:RAM_mips|memRAM~2718                                                 ; LABCELL_X31_Y12_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; edgeDetector:edge|saida                                                      ; LABCELL_X29_Y14_N3   ; 3135    ; Clock        ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1773 ; LABCELL_X43_Y8_N36   ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1775 ; MLABCELL_X42_Y9_N51  ; 44      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1776 ; LABCELL_X43_Y8_N9    ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1777 ; LABCELL_X43_Y9_N30   ; 41      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1778 ; LABCELL_X43_Y8_N15   ; 43      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1779 ; MLABCELL_X42_Y9_N21  ; 44      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1780 ; LABCELL_X43_Y8_N45   ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1781 ; LABCELL_X43_Y9_N15   ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1783 ; MLABCELL_X42_Y9_N30  ; 46      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1784 ; LABCELL_X43_Y9_N18   ; 42      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1785 ; MLABCELL_X42_Y9_N33  ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1786 ; MLABCELL_X42_Y9_N12  ; 41      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1787 ; MLABCELL_X42_Y9_N54  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1788 ; LABCELL_X43_Y9_N48   ; 43      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1789 ; MLABCELL_X42_Y9_N57  ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1790 ; MLABCELL_X42_Y9_N27  ; 49      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2289 ; MLABCELL_X37_Y9_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2290 ; MLABCELL_X37_Y9_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2291 ; LABCELL_X41_Y9_N33   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2292 ; LABCELL_X41_Y9_N9    ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2294 ; LABCELL_X41_Y9_N18   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2295 ; MLABCELL_X42_Y9_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2296 ; LABCELL_X41_Y9_N39   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2297 ; LABCELL_X41_Y9_N27   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2298 ; MLABCELL_X42_Y10_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2299 ; MLABCELL_X42_Y9_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2300 ; MLABCELL_X42_Y9_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~2301 ; MLABCELL_X42_Y10_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processador:processador|registradorGenerico:PC|DOUT[28]~1                    ; MLABCELL_X34_Y10_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------+
; Non-Global High Fan-Out Signals   ;
+-------------------------+---------+
; Name                    ; Fan-Out ;
+-------------------------+---------+
; edgeDetector:edge|saida ; 3135    ;
+-------------------------+---------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 8,661 / 140,056 ( 6 % ) ;
; C12 interconnects            ; 260 / 6,048 ( 4 % )     ;
; C2 interconnects             ; 3,428 / 54,648 ( 6 % )  ;
; C4 interconnects             ; 2,080 / 25,920 ( 8 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 308 / 140,056 ( < 1 % ) ;
; Global clocks                ; 0 / 16 ( 0 % )          ;
; Local interconnects          ; 1,377 / 36,960 ( 4 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 426 / 5,984 ( 7 % )     ;
; R14/C12 interconnect drivers ; 618 / 9,504 ( 7 % )     ;
; R3 interconnects             ; 4,065 / 60,192 ( 7 % )  ;
; R6 interconnects             ; 6,837 / 127,072 ( 5 % ) ;
; Spine clocks                 ; 0 / 120 ( 0 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 50        ; 0            ; 50        ; 0            ; 0            ; 50        ; 50        ; 0            ; 50        ; 50        ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 50           ; 0         ; 50           ; 50           ; 0         ; 0         ; 50           ; 0         ; 0         ; 8            ; 50           ; 50           ; 50           ; 50           ; 8            ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50,I/O    ; KEY[0]               ; 303.7             ;
; KEY[0]          ; KEY[0]               ; 13.7              ;
; KEY[0]          ; KEY[0],I/O           ; 10.6              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                  ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; Source Register                                                              ; Destination Register                                                        ; Delay Added in ns ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; KEY[0]                                                                       ; edgeDetector:edge|saidaQ                                                    ; 3.158             ;
; edgeDetector:edge|saidaQ                                                     ; RAMMIPS:RAM_mips|memRAM~174                                                 ; 1.181             ;
; RAMMIPS:RAM_mips|memRAM~1054                                                 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~381 ; 0.905             ;
; RAMMIPS:RAM_mips|memRAM~670                                                  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~381 ; 0.888             ;
; processador:processador|registradorGenerico:PC|DOUT[6]                       ; processador:processador|registradorGenerico:PC|DOUT[6]                      ; 0.784             ;
; processador:processador|registradorGenerico:PC|DOUT[2]                       ; processador:processador|registradorGenerico:PC|DOUT[6]                      ; 0.784             ;
; processador:processador|registradorGenerico:PC|DOUT[3]                       ; processador:processador|registradorGenerico:PC|DOUT[6]                      ; 0.784             ;
; processador:processador|registradorGenerico:PC|DOUT[4]                       ; processador:processador|registradorGenerico:PC|DOUT[6]                      ; 0.784             ;
; processador:processador|registradorGenerico:PC|DOUT[7]                       ; processador:processador|registradorGenerico:PC|DOUT[6]                      ; 0.784             ;
; processador:processador|registradorGenerico:PC|DOUT[5]                       ; processador:processador|registradorGenerico:PC|DOUT[6]                      ; 0.784             ;
; RAMMIPS:RAM_mips|memRAM~1509                                                 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~292 ; 0.676             ;
; RAMMIPS:RAM_mips|memRAM~1950                                                 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~381 ; 0.605             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~995  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.501             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~66   ; RAMMIPS:RAM_mips|memRAM~419                                                 ; 0.486             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~194  ; RAMMIPS:RAM_mips|memRAM~419                                                 ; 0.486             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~322  ; RAMMIPS:RAM_mips|memRAM~419                                                 ; 0.486             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~450  ; RAMMIPS:RAM_mips|memRAM~419                                                 ; 0.486             ;
; RAMMIPS:RAM_mips|memRAM~1274                                                 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~377 ; 0.473             ;
; RAMMIPS:RAM_mips|memRAM~467                                                  ; HEX3[6]                                                                     ; 0.455             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1059 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.454             ;
; RAMMIPS:RAM_mips|memRAM~339                                                  ; HEX3[6]                                                                     ; 0.454             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~547  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.453             ;
; RAMMIPS:RAM_mips|memRAM~99                                                   ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.447             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~419  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.424             ;
; RAMMIPS:RAM_mips|memRAM~1358                                                 ; HEX1[6]                                                                     ; 0.409             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.391             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~515  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.391             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~451  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.391             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~186  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~381 ; 0.390             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~190  ; RAMMIPS:RAM_mips|memRAM~2079                                                ; 0.390             ;
; RAMMIPS:RAM_mips|memRAM~1242                                                 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~377 ; 0.389             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~227  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~291  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~259  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~99   ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~163  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~131  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~67   ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~195  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~355  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~323  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~739  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~803  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~771  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~611  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~675  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~707  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1027 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~867  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~931  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~963  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~387  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~483 ; 0.384             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~710  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~774  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~742  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~582  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~646  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~678  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~966  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1030 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~998  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~838  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~902  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; RAMMIPS:RAM_mips|memRAM~1475                                                 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; RAMMIPS:RAM_mips|memRAM~1507                                                 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; RAMMIPS:RAM_mips|memRAM~1539                                                 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; RAMMIPS:RAM_mips|memRAM~1571                                                 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~199  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~263  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~71   ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~135  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~103  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~39   ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~167  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~455  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~519  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~487  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~327  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~391  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~359  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~295  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~423  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~711  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~775  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~743  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~583  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~647  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~679  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~967  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~1031 ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~999  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~839  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~903  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~935  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~231  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~712  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~776  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~744  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~584  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
; processador:processador|bancoRegistradores:bancoRegistrador|registrador~648  ; processador:processador|bancoRegistradores:bancoRegistrador|registrador~290 ; 0.376             ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "MIPS_A_project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS_A_project.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:56
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:29
Info (11888): Total time spent on timing analysis during the Fitter is 69.87 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/thive/Desktop/Insper/SextoSemestre/DesComp/AulasDesignComputadores/MIPS_A_project/output_files/MIPS_A_project.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 6205 megabytes
    Info: Processing ended: Sun Dec 06 23:49:19 2020
    Info: Elapsed time: 00:07:08
    Info: Total CPU time (on all processors): 00:13:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/thive/Desktop/Insper/SextoSemestre/DesComp/AulasDesignComputadores/MIPS_A_project/output_files/MIPS_A_project.fit.smsg.


