{"patent_id": "10-2017-0073287", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2018-0135316", "출원번호": "10-2017-0073287", "발명의 명칭": "이차원 물질을 포함하는 비휘발성 메모리 소자 및 이를 포함하는 장치", "출원인": "삼성전자주식회사", "발명자": "이재호"}}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "채널요소; 상기 채널요소에 전기적으로 연결되고 상호 이격된 소오스 및 드레인; 상기 채널요소에 대향하도록 배치된 게이트전극; 및 상기 채널요소와 상기 게이트전극 사이에, 상기 채널요소에서 상기 게이트전극 쪽으로 상호 이격된 복수의 전하저장층을 포함하고, 상기 복수의 전하저장층은 이차원 물질(2D material)을 포함하는 스토리지 스택;을 구비하고, 상기 복수의 전하저장층에 의해 멀티-비트(multi-bit) 메모리 특성을 갖는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 이차원 물질(2D material)은 그래핀을 포함하는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서, 상기 복수의 전하저장층 각각은 1∼20층의 그래핀을 포함하는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 채널요소와 상기 스토리지 스택 사이에 구비된 채널 배리어층; 및 상기 복수의 전하저장층 사이에 구비된 층간 배리어층;을 더 포함하는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서, 상기 채널 배리어층의 유전상수는 상기 층간 배리어층의 유전상수보다 작은 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 4 항에 있어서, 상기 채널 배리어층은 6 이상의 유전상수를 갖는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 4 항에 있어서, 상기 채널 배리어층의 두께는 상기 층간 배리어층의 두께보다 두꺼운 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서, 상기 스토리지 스택은 상기 복수의 전하저장층 사이에 구비된 층간 배리어층을 더 포함하고, 상기 층간 배리어층은 에너지 밴드갭을 갖는 물질을 포함하는 비휘발성 메모리 소자. 공개특허 10-2018-0135316-3-청구항 9 제 8 항에 있어서, 상기 층간 배리어층은 반도체 또는 절연체를 포함하는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 8 항에 있어서, 상기 층간 배리어층은 이차원 반도체(2D semiconductor) 또는 이차원 절연체(2D insulator)를 포함하는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 8 항에 있어서, 상기 층간 배리어층은 복수 개로 구비되고, 상기 복수의 층간 배리어층의 두께는 상기 채널요소에서 상기 게이트전극으로 갈수록 감소하는 비휘발성 메모리소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1 항에 있어서, 상기 복수의 전하저장층 중 적어도 두 개는 서로 다른 두께를 갖는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 1 항에 있어서, 상기 복수의 전하저장층의 두께는 상기 채널요소에서 상기 게이트전극으로 갈수록 감소하는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 1 항에 있어서, 상기 복수의 전하저장층의 두께는 상기 채널요소에서 상기 게이트전극으로 갈수록 증가하는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 1 항에 있어서, 상기 복수의 전하저장층 사이의 간격은 상기 채널요소에서 상기 게이트전극으로 갈수록 감소하는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 1 항에 있어서, 상기 스토리지 스택과 상기 게이트전극 사이에 구비된 게이트절연층을 더 포함하는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 1 항에 있어서, 상기 비휘발성 메모리 소자는 3-비트 이상의 멀티-비트 메모리 특성을 갖는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 1 항에 있어서, 공개특허 10-2018-0135316-4-상기 비휘발성 메모리 소자는 V-NAND (vertical-NAND) 메모리 구조를 갖는 비휘발성 메모리 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "청구항 1 내지 18 중 어느 하나에 기재된 비휘발성 메모리 소자를 포함하는 시냅스 소자(synapse device)."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 19 항에 있어서, 상기 비휘발성 메모리 소자의 게이트전극은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)에 연결되고, 상기 비휘발성 메모리 소자의 소오스는 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)에 연결된 시냅스 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제 19 항에 있어서, 복수의 상기 비휘발성 메모리 소자가 복수의 열 및 복수의 행을 이루도록 배열된 시냅스 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제 21 항에 있어서, 상기 시냅스 소자는, 복수의 제1 배선; 및 상기 복수의 제1 배선과 교차하는 복수의 제2 배선;을 포함하고, 상기 복수의 제1 배선과 상기 복수의 제2 배선의 교차점 각각에 상기 비휘발성 메모리 소자가 구비된 시냅스 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제 22 항에 있어서, 상기 복수의 제1 배선은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)에 연결되고, 상기 복수의 제2 배선은 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)에 연결된 시냅스 소자."}
{"patent_id": "10-2017-0073287", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "청구항 19에 기재된 시냅스 소자를 포함하는 뇌신경모사 소자(neuromorphic device)."}
{"patent_id": "10-2017-0073287", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "이차원 물질을 포함하는 비휘발성 메모리 소자 및 이를 포함하는 장치에 관해 개시되어 있다. 개시된 비휘발성 메모리 소자는 채널요소와 이에 대향하는 전극 사이에 복수의 전하저장층을 구비하는 스토리지 스택을 포함할 수 있다. 상기 복수의 전하저장층은 이차원 물질(2D material)을 포함할 수 있다. 상기 복수의 전하저장층 사이에 층간 배리어층이 더 구비될 수 있다. 상기 비휘발성 메모리 소자는 상기 복수의 전하저장층에 의해 멀티-비트 (multi-bit) 혹은 멀티-레벨(multi-level) 메모리 특성을 가질 수 있다."}
{"patent_id": "10-2017-0073287", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "개시된 실시예들은 비휘발성 메모리 소자 및 이를 포함하는 장치에 관한 것이다."}
{"patent_id": "10-2017-0073287", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "비휘발성 메모리 소자는 물질 내 전하, 저항 또는 전자의 스핀(spin) 상태를 조절하여 데이터를 기록하거나 변 경 또는 삭제한다. 물질의 상태 변화나 전류 경로(current path) 형성을 통해 저항을 조절하는 PRAM(phase- change random access memory)과 RRAM(resistive RAM) 및 마그네틱 스핀(magnetic spin) 상태를 조절하는 MRAM(magnetic RAM)은 2-단자(two-terminal) 소자로 외부의 트랜지스터와 연결하여 동작된다. 플로팅 게이트 (floating gate)에 전하를 채우거나 그로부터 전하를 제거함으로써 데이터를 저장하는 플래시 메모리(flash memory)는 3-단자(three-terminal) 소자이다. 일반적인 비휘발성 메모리 소자는 데이터 저장층의 상태가 두 가지(0 or 1)로 구분되는 단일-비트(single-bit) 소자이다. 단일-비트 메모리 소자로는 데이터 집적도 및 저장 밀도를 향상하는데 한계가 있기 때문에, 하나의 메모리셀에 복수 비트의 데이터를 저장할 수 있는 멀티-비트(multi-bit) 메모리 소자를 개발할 필요가 있다. 그 러나 멀티-비트 메모리 소자를 개발함에 있어서, 동작전압 및 전력소모량이 증가하는 문제, 각각의 데이터 상태에 대한 식별력이 떨어지는 문제, 소자 구동 원리에 관련된 문제 등 다양한 문제가 존재한다. 따라서, 멀티-비 트 메모리 소자를 구현하기 어렵고, 특히, 3-비트 이상의 메모리 특성을 갖는 소자를 구현하기는 더욱 어려울 수 있다."}
{"patent_id": "10-2017-0073287", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "멀티-비트(multi-bit) 혹은 멀티-레벨(multi-level) 메모리 특성을 갖는 비휘발성 메모리 소자를 제공한다. 복수의 데이터에 대한 식별력이 우수한 비휘발성 메모리 소자를 제공한다. 3-비트 이상의 데이터 메모리 특성을 실현할 수 있는 비휘발성 메모리 소자를 제공한다. 이차원 물질(two-dimensional material)(2D material)을 포함하는 멀티-비트 비휘발성 메모리 소자를 제공한다. 상기 비휘발성 메모리 소자를 포함하는 장치/회로/시스템을 제공한다. 상기 비휘발성 메모리 소자의 동작방법을 제공한다."}
{"patent_id": "10-2017-0073287", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 측면(aspect)에 따르면, 채널요소; 상기 채널요소에 전기적으로 연결되고 상호 이격된 소오스 및 드레인; 상 기 채널요소에 대향하도록 배치된 게이트전극; 및 상기 채널요소와 상기 게이트전극 사이에, 상기 채널요소에서 상기 게이트전극 쪽으로 상호 이격된 복수의 전하저장층을 포함하고, 상기 복수의 전하저장층은 이차원 물질(2D material)을 포함하는 스토리지 스택;을 구비하고, 상기 복수의 전하저장층에 의해 멀티-비트(multi-bit) 메모 리 특성을 갖는 비휘발성 메모리 소자가 제공된다. 상기 이차원 물질(2D material)은 그래핀을 포함할 수 있다. 상기 복수의 전하저장층 각각은 약 1∼20층의 그래핀을 포함할 수 있다. 상기 비휘발성 메모리 소자는 상기 채널요소와 상기 스토리지 스택 사이에 구비된 채널 배리어층; 및 상기 복수 의 전하저장층 사이에 구비된 층간 배리어층;을 더 포함할 수 있다. 상기 채널 배리어층의 유전상수는 상기 층간 배리어층의 유전상수보다 작을 수 있다. 상기 채널 배리어층은 약 6 이상의 유전상수를 가질 수 있다. 상기 채널 배리어층의 두께는 상기 층간 배리어층의 두께보다 두꺼울 수 있다. 상기 스토리지 스택은 상기 복수의 전하저장층 사이에 구비된 층간 배리어층을 더 포함할 수 있고, 상기 층간 배리어층은 에너지 밴드갭을 갖는 물질을 포함할 수 있다. 상기 층간 배리어층은 반도체 또는 절연체를 포함할 수 있다. 상기 층간 배리어층은 이차원 반도체(2D semiconductor) 또는 이차원 절연체(2D insulator)를 포함할 수 있다. 상기 층간 배리어층은 복수 개로 구비될 수 있고, 상기 복수의 층간 배리어층의 두께는 상기 채널요소에서 상기 게이트전극으로 갈수록 감소할 수 있다. 상기 복수의 전하저장층 중 적어도 두 개는 서로 다른 두께를 가질 수 있다. 상기 복수의 전하저장층의 두께는 상기 채널요소에서 상기 게이트전극으로 갈수록 감소할 수 있다. 상기 복수의 전하저장층의 두께는 상기 채널요소에서 상기 게이트전극으로 갈수록 증가할 수 있다. 상기 복수의 전하저장층 사이의 간격은 상기 채널요소에서 상기 게이트전극으로 갈수록 감소할 수 있다. 상기 스토리지 스택과 상기 게이트전극 사이에 게이트절연층이 더 구비될 수 있다. 상기 비휘발성 메모리 소자는 3-비트 이상의 멀티-비트 메모리 특성을 가질 수 있다. 상기 비휘발성 메모리 소자는 6 레벨 이상의 멀티-레벨 메모리 특성을 가질 수 있다. 상기 비휘발성 메모리 소자는 V-NAND (vertical-NAND) 메모리 구조를 가질 수 있다. 다른 측면에 따르면, 전술한 비휘발성 메모리 소자를 포함하는 시냅스 소자(synapse device)가 제공된다. 상기 비휘발성 메모리 소자의 게이트전극은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)에 연결될 수 있고, 상기 비휘발성 메모리 소자의 소오스는 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)에 연결 될 수 있다. 복수의 상기 비휘발성 메모리 소자가 복수의 열 및 복수의 행을 이루도록 배열될 수 있다. 상기 시냅스 소자는 복수의 제1 배선; 및 상기 복수의 제1 배선과 교차하는 복수의 제2 배선;을 포함할 수 있고, 상기 복수의 제1 배선과 상기 복수의 제2 배선의 교차점 각각에 상기 비휘발성 메모리 소자가 구비될 수 있다. 상기 복수의 제1 배선은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)에 연결될 수 있고, 상기 복수의 제2 배선은 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)에 연결될 수 있다. 다른 측면에 따르면, 전술한 시냅스 소자를 포함하는 뇌신경모사 소자(neuromorphic device)가 제공된다. 상기 뇌신경모사 소자는 상기 시냅스 소자와 연결된 CMOS(complementary metal-oxide-semiconductor) 뉴런 회 로를 더 포함할 수 있다."}
{"patent_id": "10-2017-0073287", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "멀티-비트(multi-bit) 혹은 멀티-레벨(multi-level) 메모리 특성을 갖는 비휘발성 메모리 소자를 구현할 수 있 다. 복수의 데이터에 대한 식별력이 우수한 비휘발성 메모리 소자를 구현할 수 있다. 3-비트 이상의 데이터 메 모리 특성을 실현할 수 있는 비휘발성 메모리 소자를 구현할 수 있다. 이차원 물질(2D material)을 포함하는 멀 티-비트 비휘발성 메모리 소자를 구현할 수 있다. 상기 비휘발성 메모리 소자를 이용하여 다양한 전자소자/장치/회로/시스템을 구현할 수 있다."}
{"patent_id": "10-2017-0073287", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 실시예들에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자 및 이를 포함하는 장치를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나 타낸다. 도 1은 일 실시예에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자를 보여주는 단면도이다. 도 1을 참조하면, 채널요소(C10)가 구비되고, 채널요소(C10)에 전기적으로 연결된 소오스(S10) 및 드레인(D10) 이 구비될 수 있다. 소오스(S10)는 채널요소(C10)의 제1 영역에 전기적으로 연결/접촉될 수 있고, 드레인(D10) 은 채널요소(C10)의 제2 영역에 전기적으로 연결/접촉될 수 있다. 채널요소(C10), 소오스(S10) 및 드레인(D10) 은 소정의 기판(SUB10) 내에 구비될 수 있다. 기판(SUB10)의 서로 다른 영역에 불순물을 주입하여 소오스(S10) 및 드레인(D10)을 형성할 수 있고, 소오스(S10)와 드레인(D10) 사이의 기판(SUB10) 영역이 채널요소(채널영 역)(C10)로 정의될 수 있다. 기판(SUB10)은, 예컨대, Si 기판일 수 있지만, Si 이외에 다른 물질, 예컨대, Ge, SiGe, Ⅲ-Ⅴ족 반도체 등을 포함하는 기판일 수도 있다. 기판(SUB10)의 물질은 전술한 바에 한정되지 않고 다양 하게 변화될 수 있다. 채널요소(C10)에 대향하도록 배치된 게이트전극(G10)이 구비될 수 있다. 게이트전극(G10)은 소오스(S10)와 드레 인(D10) 사이에서 채널요소(C10)와 이격하도록 구비될 수 있다. 채널요소(C10)와 게이트전극(G10) 사이에 스토 리지 스택(storage stack)(SS10)이 구비될 수 있다. 스토리지 스택(SS10)은 채널요소(C10)에서 게이트전극 (G10) 쪽으로 상호 이격된 복수의 전하저장층(L10)을 포함할 수 있다. 복수의 전하저장층(L10)은 이차원 물질 (two-dimensional material)(2D material)을 포함할 수 있다. 복수의 전하저장층(L10)은 전기적으로 플로팅 (floating)된 요소일 수 있다. 다시 말해, 복수의 전하저장층(L10)은 소오스(S10), 드레인(D10) 및 게이트전극 (G10)과 전기적으로 연결되지 않고, 플로팅된 상태로 존재할 수 있다. 복수의 전하저장층(L10)은 전하를 트랩핑 (trapping)하는 요소일 수 있다. 따라서, 복수의 전하저장층(L10)은 전하트랩층이라 할 수 있다. 복수의 전하저 장층(L10) 각각은 하나의 메모리층이라 할 수 있다. 복수의 전하저장층(L10) 각각은 전하 저장(트랩핑) 여부에 따라 1-비트 또는 1-레벨에 해당하는 데이터를 저장할 수 있다. 따라서, 복수의 전하저장층(L10)을 이용해서 멀 티-비트(multi-bit) 또는 멀티-레벨(multi-level) 메모리 특성을 구현할 수 있다. 복수의 전하저장층(L10)은 이차원 물질(2D material)을 포함할 수 있다. 이차원 물질은 원자들이 소정의 결정구 조를 이루고 있는 단층(single-layer) 또는 반층(half-layer)의 고체이다. 이차원 물질은 이차원적 결정구조를 가질 수 있다. 복수의 전하저장층(L10)에 포함될 수 있는 이차원 물질은 전기전도성을 가지면서 전하를 저장(트 랩핑)하는 특성을 가질 수 있다. 예컨대, 상기 이차원 물질은 그래핀(graphene)일 수 있다. 그래핀은 탄소 원자 들이 육방정계(hexagonal) 구조를 이루고 있는 단층(단원자층) 구조물이다. 복수의 전하저장층(L10) 각각은 단 층의 그래핀을 포함하거나 복수의 그래핀이 적층된 구조를 가질 수 있다. 예컨대, 복수의 전하저장층(L10) 각각 은 1∼20층 정도의 그래핀 또는 1∼15층 정도의 그래핀을 포함할 수 있다. 그래핀과 같은 이차원 물질은 상태 밀도(density of state)(DOS)가 작기 때문에, 적은 전하량의 저장만으로도 그 일함수(work function) 및 페르 미 레벨(Fermi level)을 크게 변화시킬 수 있다. 따라서, 복수의 전하저장층(L10) 중 적어도 하나에 전하를 저 장함으로써, 비휘발성 메모리 소자의 문턱전압(threshold voltage)(Vth)을 크게 변화시킬 수 있다. 결과적으로, 우수한 성능의 멀티-레벨(멀티-비트) 메모리 소자를 용이하게 구현할 수 있다. 멀티-레벨(멀티-비트) 데이터에 대한 식별 특성이 우수하고, 적은 전하량의 저장만으로도 동작될 수 있는 메모리 소자를 구현할 수 있다. 또한, 복수의 전하저장층(L10)이 이차원 물질을 포함하는 경우, 스토리지 스택(SS10)의 총 두께를 비교적 얇게 만들 수 있기 때문에, 데이터 기록/소거 동작, 동작전압, 전력소모량 등의 측면에서 유리할 수 있다. 스토리지 스택(SS10)은 복수의 전하저장층(L10) 사이에 구비된 층간 배리어층(B10)을 더 포함할 수 있다. 복수 의 전하저장층(L10)이 3개층 이상인 경우, 층간 배리어층(B10)은 복수 개로 구비될 수 있다. 복수의 전하저장층 (L10)이 2개층인 경우에는, 하나의 층간 배리어층(B10)이 사용될 수 있다. 도 1에는 다섯 개의 전하저장층 (L10a, L10b, L10c, L10d, L10e)과 네 개의 층간 배리어층(B10a, B10b, B10c, B10d)이 구비된 경우가 도시되어 있지만, 전하저장층(L10) 및 층간 배리어층(B10)의 개수는 달라질 수 있다. 두 개 이상의 전하저장층(L10) 및한 개 이상의 층간 배리어층(B10)이 사용될 수 있다. 다섯 개의 전하저장층(L10a, L10b, L10c, L10d, L10e)은 아래로부터 제1 내지 제5 전하저장층(L10a, L10b, L10c, L10d, L10e)이라 할 수 있고, 네 개의 층간 배리어층 (B10a, B10b, B10c, B10d)은 아래로부터 제1 내지 제4 층간 배리어층(B10a, B10b, B10c, B10d)이라 할 수 있다. 층간 배리어층(B10)은 에너지 밴드갭을 갖는 물질을 포함할 수 있다. 다시 말해, 층간 배리어층(B10)의 에너지 밴드갭은 0 eV 보다 큰 소정의 값을 가질 수 있다. 예를 들어, 층간 배리어층(B10)의 에너지 밴드갭은 약 1.0 eV (혹은 2.0 eV) 보다 클 수 있다. 층간 배리어층(B10)은 에너지 밴드갭을 갖는 반도체 또는 절연체(유전체)를 포함할 수 있다. 상기 반도체는 이차원 반도체(2D semiconductor)이거나, 이차원 물질(반도체)이 아닌 일반적인 반도체 물질일 수 있다. 상기 절연체는 이차원 절연체(2D insulator)이거나, 이차원 물질(절연체)이 아닌 일반 적인 절연체 물질일 수 있다. 상기 이차원 반도체(2D semiconductor)는, 예컨대, 금속 칼코게나이드계(metal chalcogenide-based) 물질을 포함할 수 있다. 상기 금속 칼코게나이드계 물질은 TMDC(transition metal dichalcogenide) 물질을 포함할 수 있다. 상기 금속 칼코게나이드계 물질은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐(chalcogen) 원소를 포함 할 수 있다. 구체적인 예로, 상기 금속 칼코게나이드계 물질은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, ZrSe2, HfS2, HfSe2, NbSe2, ReSe2, GaS, GaSe 등일 수 있다. 상기 이차원 절연체(2D insulator)는, 예컨대, h- BN(hexagonal boron nitride)을 포함할 수 있다. 층간 배리어층(B10) 각각의 두께는 약 15 nm 이하로 얇을 수 있지만, 경우에 따라서는, 15 nm 이상일 수도 있다. 층간 배리어층(B10)이 이차원 반도체나 이차원 절연체를 포 함하는 경우, 스토리지 스택(SS10)의 총 두께를 비교적 얇게 만들 수 있기 때문에, 데이터 기록/소거 동작, 동 작전압, 전력소모량 등의 측면에서 유리할 수 있다. 그러나 층간 배리어층(B10)의 물질은 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다. 일례로, 층간 배리어층(B10)은 폴리머 등으로 형성될 수도 있다. 이상에서 설 명한 층간 배리어층(B10)은 일종의 터널링 배리어층(tunneling barrier layer)일 수 있다. 본 실시예에 따른 비휘발성 메모리 소자는 채널요소(C10)와 스토리지 스택(SS10) 사이에 구비된 채널 배리어층 (CB10)을 더 포함할 수 있다. 채널 배리어층(CB10)은 채널요소(C10)와 첫 번째 전하저장층(제1 전하저장 층)(L10a) 사이에 배치될 수 있다. 채널 배리어층(CB10)의 유전상수(dielectric constant)는 층간 배리어층 (B10)의 유전상수보다 작을 수 있다. 다시 말해, 채널 배리어층(CB10)은 층간 배리어층(B10) 보다 유전상수가 작은 물질로 형성될 수 있다. 이 경우, 채널 배리어층(CB10)에 의한 에너지 배리어의 높이는 각각의 층간 배리 어층(B10a, B10b, B10c, B10d)에 의한 에너지 배리어의 높이보다 높을 수 있다. 채널 배리어층(CB10)의 유전상 수는 층간 배리어층(B10)의 유전상수와 같을 수도 있다. 이 경우, 채널 배리어층(CB10)의 두께는 층간 배리어층 (B10) 각각의 두께보다 두꺼울 수 있다. 이때, 층간 배리어층(B10) 각각을 통한 전하의 이동은 채널 배리어층 (CB10)을 통한 전하의 이동보다 상대적으로 용이하게 이루어질 수 있다. 또한, 채널 배리어층(CB10)은 약 6 이 상의 유전상수를 갖는 유전물질(절연물질)로 형성될 수 있다. 이 경우, 비휘발성 메모리 소자의 동작전압을 적 절히 낮추는데 유리할 수 있다. 동작전압을 적절한 수준으로 낮추기 위해, 채널 배리어층(CB10)의 유전상수를 약 6 이상으로 조절할 수 있다. 채널 배리어층(CB10)의 두께는 수십 nm 이하에서 결정될 수 있다. 스토리지 스택(SS10)과 게이트전극(G10) 사이에는 게이트절연층(GI10)이 더 구비될 수 있다. 게이트절연층 (GI10)은 스토리지 스택(SS10)에서 게이트전극(G10)으로 전하(ex, 전자)가 빠져나가는 것을 방지하는 역할을 할 수 있다. 이런 점에서, 게이트절연층(GI10)은 블로킹절연층이라 할 수 있다. 게이트절연층(GI10)의 두께는 채널 배리어층(CB10)보다 두꺼울 수 있다. 예를 들어, 게이트절연층(GI10)의 두께는 수십 nm 내지 그 이상일 수 있다. 게이트절연층(GI10)은 스토리지 스택(SS10)의 상면 및 측면을 덮도록 형성될 수 있다. 본 실시예에 따른 비휘발성 메모리 소자는 '비휘발성 메모리 트랜지스터'라 할 수 있다. 상기 비휘발성 메모리 소자는 하나의 메모리셀일 수 있다. 이러한 비휘발성 메모리 소자에서 복수의 전하저장층(L10)의 개수에 따라, 저장되는 데이터의 비트(bit) 개수 또는 레벨(level) 개수가 결정될 수 있다. 전하저장층(L10)의 개수를 증가시 킴으로써, 2-비트, 3-비트, 4-비트, 5-비트 등 높은 차수의 멀티-비트(멀티-레벨) 메모리 특성을 갖는 소자를 구현할 수 있다. 본 실시예에 따르면, 복수의 전하저장층(L10)이 이차원 물질(ex, 그래핀)을 포함할 수 있고, 이 경우, 상기 이차원 물질(ex, 그래핀)의 상태 밀도(density of state)(DOS)가 작기 때문에, 적은 전하량의 저 장만으로도 그 일함수(work function) 및 페르미 레벨(Fermi level)을 크게 변화시킬 수 있다. 따라서, 우수한 성능을 갖는 멀티-비트(멀티-레벨) 메모리 소자를 용이하게 구현할 수 있다. 특히, 3-비트 이상 또는 5-비트 이 상의 멀티-비트 메모리 특성을 갖는 소자 또는 6 레벨 이상의 멀티-레벨 메모리 특성을 갖는 소자를 구현할 수 있다. 또한, 층간 배리어층(B10)의 물질/두께 및 채널 배리어층(CB10)의 물질/두께 등을 적절히 제어하면, 동작전압 및 전력소모량 등을 제어할 수 있다. 도 2a는 일 실시예에 따른 비휘발성 메모리 소자의 초기 상태(평형 상태)에서의 에너지 밴드 다이어그램이다. 여기서는, 두 개의 전하저장층(즉, 제1 및 제2 전하저장층)(L1, L2)과 이들 사이에 층간 배리어층(B1)을 사용한 경우를 보여준다. 참조번호 C1은 채널요소를, CB1은 채널 배리어층을, GI1은 게이트절연층을, G1은 게이트전극 을 나타낸다. 참조부호 EV 및 EC는 각각 가전대 최고 에너지 레벨(valence band maximum energy level) 및 전도 대 최저 에너지 레벨(conduction band minimum energy level)을 나타내고, EF는 페르미 에너지 레벨(Fermi energy level)을 나타내고, EVAC는 진공 에너지 레벨(vacuum energy level)을 나타낸다. 이러한 표시는 도 2b 내지 도 2f에서 동일하다. 도 2a를 참조하면, 초기 상태에서는, 채널요소(C1), 제1 전하저장층(L1), 제2 전하저장층(L2) 및 게이트전극 (G1)의 페르미 에너지 레벨(EF)이 일치한다. 이때, 게이트 전압(VG)과 채널 전압(VC)은 서로 동일할 수 있다. 예 컨대, 게이트전극(G1) 및 채널요소(C1)에 전압이 인가되지 않은 상태일 수 있다. 이러한 초기 상태는 데이터 \"00\"에 대응될 수 있다. 도 2b 내지 도 2e는 도 2a의 비휘발성 메모리 소자의 동작방법을 설명하기 위한 에너지 밴드 다이어그램이다. 도 2b는 데이터 \"10\"을 프로그래밍하는 방법을 보여주고, 도 2c는 데이터 \"10\"이 유지되는 상태를 보여주고, 도 2d는 데이터 \"11\"을 프로그래밍하는 방법을 보여주고, 도 2e는 데이터 \"11\"이 유지되는 상태를 보여준다. 도 2b에서 제1 프로그래밍 전압(VPGM1)을 비휘발성 메모리 소자에 인가하면, 제1 전하저장층(L1)에 전하(전자)가 저장(트랩)될 수 있다. 이는 데이터 \"10\"을 기록하는 동작일 수 있다. 데이터 \"10\"은, 도 2c에 도시된 바와 같 이, 유지될 수 있다. 도 2d에서 제2 프로그래밍 전압(VPGM2)을 비휘발성 메모리 소자에 인가하면, 제2 전하저장층(L2)에 전하(전자)가 저장(트랩)될 수 있다. 따라서, 제1 및 제2 전하저장층(L1, L2)에 전하(전자)가 저장(트랩)될 수 있다. 이는 데 이터 \"11\"을 기록하는 동작일 수 있다. 데이터 \"11\"은, 도 2e에 도시된 바와 같이, 유지될 수 있다. 도 2f는 도 2a 내지 도 2e를 참조하여 설명한 비휘발성 메모리 소자의 데이터를 소거(erase)하는 방법을 설명하 기 위한 에너지 밴드 다이어그램이다. 도 2f를 참조하면, 채널요소(C1)에 높은 전압을 인가하면, 다시 말해, 게이트 전압(VG) 대비 채널 전압(VC)이 상 당히 높은 경우, 에너지 밴드가 변형되면서, 제1 및 제2 전하저장층(L1, L2)에 저장된 전하(전자)가 채널요소 (C1)로 빠져나갈 수 있다. 제1 전하저장층(L1)의 전하는 채널요소(C1)로 이동하고, 제2 전하저장층(L2)의 전하 는 제1 전하저장층(L1)으로 이동하여 데이터 \"10\" 상태가 되고, 그런 다음, 제1 전하저장층(L1)의 전하가 채널 요소(C1)로 이동하여 데이터 \"00\" 상태가 될 수 있다. 도 2a 내지 도 2f에서는 두 개의 전하저장층(L1, L2)을 사용하는 메모리 소자의 동작방법을 예시적으로 도시하 고 설명하였지만, 이는 예시적인 것이고 다양하게 변화될 수 있다. 복수의 전하저장층의 개수는 3개 이상일 수 있고, 에너지 밴드 다이어그램의 변화 형태도 다양하게 변화될 수 있다. 도 3은 일 실시예에 따른 비휘발성 메모리 소자의 상태 변화(즉, 프로그래밍)에 따른 문턱전압의 변화를 예시적 으로 보여주는 그래프이다. 도 3을 참조하면, 복수의 전하저장층의 전하 저장 여부에 따라, 비휘발성 메모리 소자는 복수의 상태(S1, S2, S3, S4)를 가질 수 있다. 상기 복수의 상태(S1, S2, S3, S4)에서 비휘발성 메모리 소자는 서로 다른 문턱전압을 가질 수 있다. 다시 말해, 비휘발성 메모리 소자의 상태 변화에 따라, 문턱전압이 변화될 수 있다. 따라서, 소 정의 읽기 전압(Vread)에서 서로 분명히 구분되는 복수의 전류(I1, I2, I3, I4)가 검출될 수 있다. 여기서는, 4개 의 상태를 예시적으로 도시하고 설명하였지만, 전하저장층의 개수를 늘려줌으로써, 5개 이상의 상태를 용이하게 구현할 수 있다. 하나의 전하저장층이 0 또는 1의 상태(즉, 두 가지 상태)로 구분될 수 있다면, 전하저장층의 개수에 따라 구현 가능한 데이터의 수는 다음과 같을 수 있다. 예컨대, 전하저장층의 개수가 3개이면, 구현 가능한 데이터는 000, 100, 110, 111로 4가지일 수 있다. 이는 4 레벨의 멀티-레벨 데이터일 수 있다. 전하저장층의 개수가 5개이면, 구현 가능한 데이터는 00000, 10000, 11000, 11100, 11110, 11111로 6가지일 수 있다. 이는 6 레벨의 멀티-레벨 데이터일 수 있다. 전하저장층의 개수가 7개이면, 구현 가능한 데이터는 0000000, 1000000, 1100000, 1110000, 1111000, 1111100, 1111110, 1111111로 8가지일 수 있다. 이는 8 레벨의 멀티-레벨 데이터일 수 있다. 전하저장층의 개수가 9개이면, 구현 가능한 데이터는 000000000, 100000000, 110000000, 111000000, 111100000, 111110000, 111111000, 111111100, 111111110, 111111111로 10가지일 수 있다. 이는 10 레벨의 멀 티-레벨 데이터일 수 있다. 전하저장층의 개수를 증가시키면, 16 레벨 혹은 그 이상의 멀티-레벨 데이터를 구현 할 수 있다. 경우에 따라서는, 하나의 전하저장층에 저장되는 전하의 양에 따라서, 상기 하나의 전하저장층은 세 가지 혹은 그 이상의 상태로 구분될 수도 있다. 예컨대, 하나의 전하저장층은 0, 0.5, 1의 세 가지 상태를 갖거나, 0, 1, 2, 3의 복수의 상태를 가질 수도 있다. 이와 같이, 하나의 전하저장층이 세 가지 이상의 상태로 구분될 수 있다 면, 복수의 전하저장층의 조합으로 구현할 수 있는 데이터의 수는 크게 늘어날 수 있다. 따라서, 멀티-레벨 또 는 멀티-비트의 메모리 소자를 용이하게 구현할 수 있다. 도 4는 다른 실시예에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자를 보여주는 단면도이다. 본 실시예는 채널 배리어층(CB11)의 두께를 조절한 경우를 보여준다. 도 4를 참조하면, 채널 배리어층(CB11)의 두께는 층간 배리어층(B10) 각각의 두께보다 두꺼울 수 있다. 이때, 채널 배리어층(CB11)의 유전상수는 층간 배리어층(B10)의 유전상수와 같거나 유사할 수 있다. 제1 내지 제4 층 간 배리어층(B10a, B10b, B10c, B10d)의 두께는 서로 동일하거나 실질적으로 동일할 수 있다. 채널 배리어층 (CB11)의 두께가 두꺼운 경우, 층간 배리어층(B10) 각각을 통한 전하의 이동은 채널 배리어층(CB11)을 통한 전 하의 이동보다 상대적으로 용이하게 이루어질 수 있다. 도 5는 다른 실시예에 따른 비휘발성 메모리 소자에 적용될 수 있는 스토리지 스택(SS11)을 보여주는 단면도이 다. 도 5를 참조하면, 스토리지 스택(SS11)은 복수의 전하저장층(L11) 및 이들 사이에 구비된 층간 배리어층(B11)을 포함할 수 있다. 여기서는, 복수의 전하저장층(L11)이 제1 내지 제4 전하저장층(L11a, L11b, L11c, L11d)을 포 함하고, 층간 배리어층(B11)이 제1 내지 제3 층간 배리어층(B11a, B11b, B11c)을 포함하는 경우를 도시한다. 제 1 내지 제4 전하저장층(L11a, L11b, L11c, L11d)은 이차원 물질, 예컨대, 그래핀을 포함할 수 있다. 제1 내지 제3 층간 배리어층(B11a, B11b, B11c)의 두께는 채널요소(미도시)에서 게이트전극(Gate)으로 갈수록 점차 감소 할 수 있다. 여기서, 층간 배리어층(B11a, B11b, B11c)의 두께는 인접한 두 개의 전하저장층(ex, L11a, L11b) 사이 영역에서의 해당 층간 배리어층(ex, B11a)의 두께(즉, 유효 두께)를 의미한다. 따라서, 상기 해당 층간 배 리어층(ex, B11a)의 두께는 상기 인접한 두 개의 전하저장층(ex, L11a, L11b) 사이의 '간격'에 대응될 수 있다. 이러한 층간 배리어층(B11a, B11b, B11c)의 '두께'에 대한 정의는 도 6 및 도 7에서도 마찬가지이다. 본 실시예에서와 같이, 제1 내지 제3 층간 배리어층(B11a, B11b, B11c)의 두께가 게이트전극(Gate)으로 갈수록 감소하는 경우, 복수의 전하저장층(L11)에 대한 데이터 기록 동작이 용이하게 이루어질 수 있다. 제1 전하저장 층(L11a)에 전하를 저장한 후에, 제2 전하저장층(L11b)에 전하를 저장하고자 할 때, 제1 층간 배리어층(B11a)의 두께에 영향을 받을 수 있다. 이와 유사하게, 제2 전하저장층(L11b)에 전하를 저장한 후에, 제3 전하저장층 (L11c)에 전하를 저장하고자 할 때, 제2 층간 배리어층(B11b)의 두께에 영향을 받을 수 있다. 제2 층간 배리어 층(B11b)의 두께가 제1 층간 배리어층(B11a)의 두께보다 얇기 때문에, 제3 전하저장층(L11c)에 전하를 저장하는 동작(즉, 데이터를 기록하는 동작)이 용이하게 이루어질 수 있다. 이와 유사하게, 제3 층간 배리어층(B11c)의 두께가 제2 층간 배리어층(B11b)의 두께보다 얇기 때문에, 제4 전하저장층(L11d)에 전하를 저장하는 동작(즉, 데이터를 기록하는 동작)이 용이하게 이루어질 수 있다. 도 6은 다른 실시예에 따른 비휘발성 메모리 소자에 적용될 수 있는 스토리지 스택(SS12)을 보여주는 단면도이 다. 도 6을 참조하면, 스토리지 스택(SS12)은 복수의 전하저장층(L12) 및 이들 사이에 구비된 층간 배리어층(B12)을 포함할 수 있다. 여기서는, 제1 내지 제4 전하저장층(L12a, L12b, L12c, L12d)과 이들 사이에 제1 내지 제3 층 간 배리어층(B12a, B12b, B12c)이 구비된 경우가 도시된다. 제1 내지 제4 전하저장층(L12a, L12b, L12c, L12 d)은 이차원 물질, 예컨대, 그래핀을 포함할 수 있다. 제1 내지 제4 전하저장층(L12a, L12b, L12c, L12d)의 두 께는 채널요소(미도시)에서 게이트전극(Gate)으로 갈수록 점차 감소할 수 있다. 따라서, 제1 내지 제4 전하저장 층(L12a, L12b, L12c, L12d)에 포함된 그래핀의 개수(적층수)는 게이트전극(Gate)으로 갈수록 감소할 수 있다. 본 실시예에서와 같이, 제1 내지 제4 전하저장층(L12a, L12b, L12c, L12d)의 두께가 게이트전극(Gate)으로 갈수 록 감소하는 경우, 복수의 전하저장층(L12)에 대한 데이터 기록 동작이 용이하게 이루어질 수 있다. 제1 전하저 장층(L12a)에 전하를 저장한 후에, 제2 전하저장층(L12b)에 전하를 저장할 수 있다. 이때, 제2 전하저장층 (L12b)의 두께가 제1 전하저장층(L12a)의 두께보다 얇기 때문에, 제2 전하저장층(L12b)에 전하를 저장하는 동작 (즉, 데이터를 기록하는 동작)이 용이하게 이루어질 수 있다. 이와 유사하게, 제3 전하저장층(L12c)의 두께가 제2 전하저장층(L12b)의 두께보다 얇고, 제4 전하저장층(L12d)의 두께가 제3 전하저장층(L12c)의 두께보다 얇기 때문에, 제3 전하저장층(L12c) 및 제4 전하저장층(L12d)에 순차적으로 전하를 저장하는 동작(즉, 데이터를 기록 하는 동작)이 용이하게 이루어질 수 있다. 도 7은 다른 실시예에 따른 비휘발성 메모리 소자에 적용될 수 있는 스토리지 스택(SS13)을 보여주는 단면도이 다. 도 7을 참조하면, 스토리지 스택(SS13)은 복수의 전하저장층(L13) 및 이들 사이에 구비된 층간 배리어층(B13)을 포함할 수 있다. 여기서는, 제1 내지 제4 전하저장층(L13a, L13b, L13c, L13d)과 이들 사이에 제1 내지 제3 층 간 배리어층(B13a, B13b, B13c)이 구비된 경우가 도시된다. 제1 내지 제4 전하저장층(L13a, L13b, L13c, L13 d)은 이차원 물질, 예컨대, 그래핀을 포함할 수 있다. 제1 내지 제4 전하저장층(L13a, L13b, L13c, L13d)의 두 께는 채널요소(미도시)에서 게이트전극(Gate)으로 갈수록 점차 증가할 수 있다. 따라서, 제1 내지 제4 전하저장 층(L13a, L13b, L13c, L13d)에 포함된 그래핀의 개수(적층수)는 게이트전극(Gate)으로 갈수록 증가할 수 있다. 본 실시예에서와 같이, 제1 내지 제4 전하저장층(L13a, L13b, L13c, L13d)의 두께가 게이트전극(Gate)으로 갈수 록 증가하는 경우, 복수의 전하저장층(L13)에 대한 데이터 소거 동작에 유리할 수 있다. 예컨대, 제1 전하저장 층(L13a)에만 전하가 저장되고, 제2 내지 제4 전하저장층(L13b, L13c, L13d)에는 전하가 저장되지 않은 상태에 서, 제1 전하저장층(L13a)의 전하를 제거하는 동작(즉, 데이터 소거 동작)을 하고자 할 때, 제1 전하저장층 (L13a)의 두께가 얇기 때문에, 이로부터 전하를 제거하는 동작이 보다 용이하게 이루어질 수 있다. 이와 유사하 게, 제1 및 제2 전하저장층(L13a, L13b)에 전하가 저장되고, 제3 및 제4 전하저장층(L13c, L13d)에는 전하가 저 장되지 않은 상태에서, 제1 및 제2 전하저장층(L13a, L13b)의 전하를 제거하는 동작(즉, 데이터 소거 동작)을 하고자 할 때, 제1 및 제2 전하저장층(L13a, L13b)의 두께가 얇기 때문에, 이들로부터 전하를 제거하는 동작이 용이하게 이루어질 수 있다. 그리고 여기서 설명하지는 않았지만, 복수의 전하저장층(L13)의 두께가 게이트전극 (Gate)으로 갈수록 증가함에 따라, 다양한 효과들이 나타날 수 있다. 도 5에서 설명한 복수의 층간 배리어층(B11)의 두께 변화 특징을 도 6의 실시예에 적용하거나, 도 7의 실시예에 적용할 수 있다. 또한, 도 5와 반대로, 복수의 층간 배리어층(B11)의 두께가 게이트전극(Gate)으로 갈수록 증가 하도록 소자를 디자인할 수도 있고, 이를 도 6 또는 도 7에 적용할 수도 있다. 소자에서 필요로 하는 기능 및 목적에 따라, 다양한 조합이 가능할 수 있다. 또한, 도 5 내지 도 7에서는 네 개의 전하저장층과 세 개의 층간 배리어층을 이용하는 경우에 대해서 예시적으로 도시하고 설명하였지만, 이들의 개수는 달라질 수 있다. 도 1의 실시예에서는 기판(SUB10) 내에 채널요소(C10)를 구비시키고, 그 양측에 소오스(S10) 및 드레인(D10)을 형성한 경우를 도시하고 설명하였지만, 다른 실시예에 따르면, 기판 상에 별도의 채널층(채널요소)을 형성할 수 있다. 그 일례가 도 8에 도시되어 있다. 도 8은 다른 실시예에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자를 보여주는 단면도이다. 도 8을 참조하면, 기판(SUB14) 상에 채널층(C14)이 구비될 수 있다. 채널층(C14)은 그래핀이나 TMDC(transition metal dichalcogenide)와 같은 이차원 물질을 포함할 수 있다. 채널층(C14)이 그래핀을 포함 하는 경우, 시트(sheet) 형태의 그래핀으로 채널층(C14)을 형성하거나, 소정 형태로 패터닝된(patterned) 그래 핀으로 채널층(C14)을 형성할 수 있다. 또한, 채널층(C14)은 이차원 물질이 아닌 일반적인 반도체로 물질로 형 성될 수 있다. 또한, 채널층(C14)에 CNT(carbon nanotube)와 같은 탄소 기반의 나노물질(nanomaterial)을 적용 하거나, 유기 반도체 물질을 적용할 수도 있다. 채널층(C14)의 서로 다른 영역에 전기적으로 접촉된 소오스전극(S14) 및 드레인전극(D14)이 구비될 수 있다. 채 널층(C14)의 제1 단부 상에 소오스전극(S14)이 구비될 수 있고, 채널층(C14)의 제2 단부 상에 드레인전극(D14) 이 구비될 수 있다. 소오스전극(S14) 및 드레인전극(D14)은 금속, 금속 화합물, 도전성 폴리머와 같은 도전성 물질로 형성될 수 있다. 소오스전극(S14) 및 드레인전극(D14) 사이의 채널층(C14) 영역 상에 스토리지 스택(SS14)이 구비될 수 있다. 스 토리지 스택(SS14)은 도 1을 참조하여 설명한 스토리지 스택(SS10)과 동일하거나 유사할 수 있다. 스토리지 스 택(SS14)은 복수의 전하저장층(L14) 및 이들 사이에 구비된 층간 배리어층(B14)을 포함할 수 있다. 예컨대, 복수의 전하저장층(L14a∼L14e) 및 복수의 층간 배리어층(B14a∼B14d)을 포함할 수 있다. 채널층(C14)과 스토리지 스택(SS14) 사이에 채널 배리어층(CB14)이 더 구비될 수 있다. 스토리지 스택(SS14)을 덮는 게이트절연층(GI1 4)이 구비될 수 있고, 게이트절연층(GI14) 상에 게이트전극(G14)이 구비될 수 있다. 채널 배리어층(CB14), 게이 트절연층(GI14) 및 게이트전극(G14)은 도 1을 참조하여 설명한 바와 동일하거나 유사할 수 있다. 본 실시예에서와 같이, 기판(SUB14) 상에 채널층(C14) 및 소오스전극(S14)과 드레인전극(D14)을 구비시킬 경우, 다양한 물질을 이들 요소(C14, S14, D14)에 적용할 수 있다. 또한, 기판(SUB14)에 적용할 수 있는 물질도 다양 할 수 있다. 따라서, 플렉서블(flexible) 소자나 폴더블(foldable) 소자 등 다양한 소자를 구현하는데 유리할 수 있다. 도 9는 다른 실시예에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자를 보여주는 단면도이다. 도 9를 참조하면, 기판(SUB15)의 서로 다른 영역에 소오스(S15) 및 드레인(D15)이 형성될 수 있고, 이들(S15, D15) 사이에 채널요소(채널영역)(C15)가 구비될 수 있다. 채널요소(C15) 상에 복수의 전하저장층(L15)이 순차로 배치될 수 있고, 이들 사이에 층간 배리어층(B15)이 구비될 수 있다. 예컨대, 복수의 전하저장층(L15)은 제1 내 지 제5 전하저장층(L15a∼L15e)을 포함할 수 있고, 층간 배리어층(B15)은 제1 내지 제4 층간 배리어층(B15a∼ B15d)을 포함할 수 있다. 제1 전하저장층(L15a)과 채널요소(C15) 사이에 채널 배리어층(CB15)이 더 구비될 수 있다. 제4 층간 배리어층(B15d) 상에 제5 전하저장층(L15e)을 덮는 게이트절연층(GI15)이 구비될 수 있고, 게이 트절연층(GI15) 상에 게이트전극(G15)이 구비될 수 있다. 본 실시예에서는 채널 배리어층(CB15)이 채널요소(C15)뿐 아니라 소오스(S15) 및 드레인(D15)을 커버하도록 연 장될 수 있다. 채널 배리어층(CB15)은 기판(SUB15)의 상면을 전체적으로 커버할 수 있다. 이와 유사하게, 제1 내지 제4 층간 배리어층(B15a∼B15d)도 연장된 층 구조를 가질 수 있다. 또한, 게이트절연층(GI15)도 연장된 층 구조를 가질 수 있다. 이는 도 1의 구조에서 변형된 구조라고 할 수 있다. 도 9의 구조에서 게이트절연층(GI15) 상에 소오스(S15)에 연결된 제1 콘택전극 및 드레인(D15)에 연결된 제2 콘 택전극이 더 구비될 수 있다. 그 일례가 도 10에 도시되어 있다. 도 10을 참조하면, 게이트절연층(GI15) 상에 소오스(S15)에 연결된 제1 콘택전극(E15) 및 드레인(D15)에 연결된 제2 콘택전극(E25)이 더 구비될 수 있다. 소오스(S15)와 제1 콘택전극(E15)은 제1 도전성 플러그(P15)에 의해 연결될 수 있고, 드레인(D15)과 제2 콘택전극(E25)은 제2 도전성 플러그(P25)에 의해 연결될 수 있다. 제1 및 제2 도전성 플러그(P15, P25)는 게이트절연층(GI15), 층간 배리어층(B15) 및 채널 배리어층(CB15) 내에 형성된 콘택홀 내부에 구비될 수 있다. 도 11은 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다. 본 실시예는 상기 비휘발성 메모리 소자가 V-NAND (vertical-NAND) 메모리 구조를 갖는 경우를 보여준다. 도 11을 참조하면, 기판(미도시)에 수직한 방향으로 연장된 채널요소(CE1)가 마련될 수 있고, 채널요소(CE1)에 복수의 메모리 트랜지스터(MT)가 구비될 수 있다. 복수의 메모리 트랜지스터(MT)는 도 1 내지 도 10을 참조하여 설명한 바와 같은 소자 구조를 가질 수 있다. 복수의 메모리 트랜지스터(MT) 각각에 연결된 워드라인(word line)(WL1∼WLn)이 구비될 수 있다. 채널요소(CE1)의 일단은 접지(ground)(GND)에 연결될 수 있고, 채널요소(CE1)의 타단은 비트라인(bit line)(BL1)에 연결될 수 있다. 비트라인(BL1)은 채널요소(CE1)에 수직한 방향으로 연장될 수 있다. 채널요소 (CE1)와 비트라인(BL1) 사이에는 비트라인 선택 트랜지스터(bit line selection transistor)(BST)가 더 구비될 수 있다. 채널요소(CE1)와 접지(GND) 사이에는 그라운드 선택 트랜지스터(ground selection transistor)(GST) 가 더 구비될 수 있다. 기판(미도시)에 대하여 수직한 방향으로 채널요소(CE1)를 형성하고, 하나의 채널요소(CE1)의 측면에 복수의 메 모리 트랜지스터(MT)를 구비시키면, 데이터 밀도 및 집적도를 용이하게 증가시킬 수 있다. 여기서는, 하나의 채 널요소(CE1)를 도시하였지만, 실제 소자에서는 복수의 채널요소의 어레이를 구비시킬 수 있고, 각각의 채널요소 에 복수의 메모리 트랜지스터를 구비시킬 수 있다. 도 11에 도시된 V-NAND 메모리 구조는 예시적인 것이고, 이는 다양하게 변형될 수 있다. 또한, 도 11에서는 V- NAND 메모리 구조를 도시하고 설명하였지만, 기판에 평행한 방향으로 복수의 메모리 트랜지스터를 배열한 수평 형 NAND 메모리 구조도 구현할 수 있다. 수평형 NAND 메모리 구조는 일반적인 NAND 구조와 유사하므로, 이에 대 한 설명은 배제한다. 도 12는 일 실시예에 따른 비휘발성 메모리 트랜지스터(MT10)를 시냅스 소자(synapse device)에 적용하는 경우 를 보여주는 개념도이다. 비휘발성 메모리 트랜지스터(MT10)는, 예컨대, 도 1의 구조를 가질 수 있다. 도 12를 참조하면, 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron) 사이의 연결부인 시냅스를 회로적으로 구성할 때, 본 발명의 실시예에 따른 비휘발성 메모리 트랜지스터(MT10)를 적용할 수 있다. 프리-뉴런(pre- neuron)은 프리-스파이크(pre-spike) 신호를 시냅스에 입력할 수 있고, 시냅스는 소정의 시냅틱 신호(synaptic signal)를 포스트-뉴런(post-neuron)으로 전달할 수 있으며, 포스트-뉴런(post-neuron)은 포스트-스파이크 (post-spike) 신호를 발생할 수 있다. 시냅스가 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron)을 연결하 는 것과 유사하게, 비휘발성 메모리 트랜지스터(MT10)는 프리-시냅틱 뉴런 회로(pre-synaptic neuron circui t)와 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)를 연결하는 역할을 할 수 있다. 이러한 구성을 회로적으로 도시하면 도 13과 같을 수 있다. 도 13을 참조하면, 비휘발성 메모리 트랜지스터(MT10)의 게이트전극(G10)은 프리-시냅틱 뉴런 회로(pre- synaptic neuron circuit)(N1)에 연결될 수 있다. 비휘발성 메모리 트랜지스터(MT10)의 소오스(S10)는 포스트- 시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)에 연결될 수 있다. 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N1)로부터 프리-스파이크(pre-spike) 신호가 게이트전극(G10)에 인가될 수 있고, 소오스(S1 0)를 통해 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로 흐를 수 있다. 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로부터 포스트-스 파이크(post-spike) 신호가 발생할 수 있다. 한편, 트랜지스터(MT10)의 드레인(D10)에는 소정의 전압(VDS)이 일 정하게 인가될 수 있다. 즉, 소정의 정전압(constant voltage)(VDS)이 드레인(D10)에 인가될 수 있다. 게이트전극(G10)에 프리-스파이크(pre-spike) 신호가 반복해서 인가됨에 따라, 트랜지스터(MT10)의 문턱전압이 변화될 수 있고, 문턱전압의 변화가 소정의 임계점을 넘어가면, 프리-스파이크(pre-spike) 신호에 의해 트랜지 스터(MT10)가 턴-온(turn-on) 될 수 있다. 이때, 소오스(S10)를 통해 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로 흐를 수 있다. 도 14는 일 실시예에 따른 비휘발성 메모리 트랜지스터(MT10)를 적용한 시냅스 어레이 소자를 보여주는 회로도 이다. 도 14를 참조하면, 복수의 비휘발성 메모리 트랜지스터(MT10)가 복수의 열 및 복수의 행을 이루도록 배열될 수 있다. 복수의 제1 배선(W1)이 배열될 수 있고, 이와 교차하는 복수의 제2 배선(W2)이 배열될 수 있으며, 제1 배 선(W1)과 제2 배선(W2)의 교차점에 메모리 트랜지스터(MT10)가 구비될 수 있다. 복수의 제1 배선(W1)은 메모리 트랜지스터(MT10)의 게이트전극에 연결될 수 있고, 복수의 제2 배선은 메모리 트랜지스터(MT10)의 소오스에 연 결될 수 있다. 제1 배선(W1)은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)에 연결될 수 있고, 제2 배선(W2)은 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)에 연결될 수 있다. 한편, 메모 리 트랜지스터(MT10)의 드레인에는 소정의 전압(VDS)이 인가될 수 있다. 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)로부터 제1 배선(W1)을 통해 메모리 트랜지스터 (MT10)의 게이트전극에 프리-스파이크(pre-spike) 신호가 인가될 수 있다. 메모리 트랜지스터(MT10)의 소오스를 통해 포스트-시냅틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)로 흐를 수 있다. 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)로부터 포스트- 스파이크(post-spike) 신호가 발생할 수 있다. 도 15는 일 실시예에 따른 시냅스 소자를 포함하는 뇌신경모사 소자(neuromorphic device)를 예시적으로 보여주 는 사시도이다. 도 15를 참조하면, 뇌신경모사 소자(neuromorphic device)는 CMOS 뉴런 회로(complementary metal-oxide- semiconductor neuron circuit)와 이와 연결된 시냅스 소자를 포함할 수 있다. CMOS 뉴런 회로(10 0)는 소정의 기판(예컨대, Si 기판)에 구비될 수 있다. CMOS 뉴런 회로는 프리-시냅틱 뉴런 회로(pre- synaptic neuron circuit) 및 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit) 등을 포함할 수 있다. 시냅스 소자는 실시예에 따른 것으로, 예컨대, 도 14에서 설명한 바와 같은 어레이 구조를 가질 수 있다. 편의상, 여기서는, 시냅스 소자를 단순하게 도시하였다. 도 15의 뇌신경모사 소자(neuromorphic device)의 구조는 예시적인 것이고, 이는 매우 다양하게 변화될 수 있다. 도 15의 CMOS 뉴런 회로는, 예컨대, 도 16에 도시된 바와 같은 회로 구성을 가질 수 있다. CMOS 뉴런 회로 의 구성은 잘 알려진바, 이에 대한 자세한 설명은 생략한다. 실시예들에 따른 비휘발성 메모리 소자(트랜지스터)는 다양한 전자소자, 논리소자 등에 적용될 수 있다. 예컨대, 전술한 바와 같이, 상기 비휘발성 메모리 소자(트랜지스터)는 시냅스 소자(synapse device)에 적용될 수 있고, 상기 시냅스 소자는 뇌신경모사 소자(neuromorphic device)에 적용될 수 있다. 또한, 상기 비휘발성 메모리 소자(트랜지스터)는 하나의 단위 유닛으로 멀티-레벨(multi-level)을 동시에 연산하는 멀티-밸류 로직 (multi-valued logic)에 응용될 수 있다. 이 경우, 연산 속도를 증가시킬 수 있고, 소자의 사이즈를 감소시킬 수 있다. 멀티-밸류(multi-value)를 필요로 하는 회로 구성에 있어서, 하이브리드(hybrid) CMOS/multi-value circuits으로 아날로그 컴퓨테이션(analog computation)을 수행하는 소자에 이용 가능하다. 또한, 인공지능 (artificial intelligence) 기능을 갖는 회로 또는 칩, 신경 네트워크(neural network)로 동작하는 회로 또는 칩, 기존 디지털 방식의 정보 처리 한계를 극복하기 위한 기술, 뉴런과 같은(neuron-like) 동작이 가능한 회로 또는 칩, 메모리와 스위칭이 동시에 가능한 소자 등에 실시예에 따른 비휘발성 메모리 소자(트랜지스터)를 적용 할 수 있다. 기존의 비휘발성 메모리 소자(트랜지스터)의 모든 적용 분야에 본원 실시예들에 따른 소자를 적용 할 수 있다. 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체 적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자 라면, 도 1 내지 도 10의 비휘발성 메모리 소자의 구성은 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체 적인 예로, 복수의 전하저장층에 그래핀이 아닌 다른 물질이 적용될 수 있고, 7개 이상 또는 10개 이상의 전하 저장층이 사용될 수 있음을 알 수 있을 것이다. 또한, 채널 배리어층을 사용하는 대신에, 채널요소와 제1 전하 저장층 사이의 쇼트키 배리어(Schottky barrier)를 이용할 수 있음을 알 수 있을 것이다. 또한, 채널요소와 게 이트전극 사이에 전하저장층 및 배리어층 이외에 다른 물질층이 더 구비될 수 있고, 채널요소와 소오스/드레인 의 구성은 다양하게 변형될 수 있음을 알 수 있을 것이다. 또한, 도 11을 참조하여 설명한 NAND 구조 및 도 12 내지 도 16을 참조하여 설명한 시냅스 소자 및 이를 포함하는 장치의 구성도 다양하게 변형될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다."}
{"patent_id": "10-2017-0073287", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 일 실시예에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자를 보여주는 단면도이다. 도 2a 내지 도 2f는 일 실시예에 따른 비휘발성 메모리 소자의 동작방법을 설명하기 위한 에너지 밴드 다이어그 램이다. 도 3은 일 실시예에 따른 비휘발성 메모리 소자의 상태 변화에 따른 문턱전압의 변화를 예시적으로 보여주는 그 래프이다. 도 4는 다른 실시예에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자를 보여주는 단면도이다. 도 5는 다른 실시예에 따른 비휘발성 메모리 소자에 적용될 수 있는 스토리지 스택을 보여주는 단면도이다. 도 6은 다른 실시예에 따른 비휘발성 메모리 소자에 적용될 수 있는 스토리지 스택을 보여주는 단면도이다. 도 7은 다른 실시예에 따른 비휘발성 메모리 소자에 적용될 수 있는 스토리지 스택을 보여주는 단면도이다. 도 8은 다른 실시예에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자를 보여주는 단면도이다. 도 9는 다른 실시예에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자를 보여주는 단면도이다. 도 10은 다른 실시예에 따른 이차원 물질을 포함하는 비휘발성 메모리 소자를 보여주는 단면도이다. 도 11은 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 회로도이다. 도 12는 일 실시예에 따른 비휘발성 메모리 소자(메모리 트랜지스터)를 시냅스 소자(synapse device)에 적용하 는 경우를 보여주는 개념도이다. 도 13은 일 실시예에 따른 비휘발성 메모리 트랜지스터를 포함하는 시냅스 소자를 보여주는 단면도이다. 도 14는 일 실시예에 따른 비휘발성 메모리 트랜지스터를 포함하는 시냅스 어레이 소자를 보여주는 회로도이다. 도 15는 일 실시예에 따른 시냅스 소자를 포함하는 뇌신경모사 소자(neuromorphic device)를 보여주는 사시도이다. 도 16은 도 15의 CMOS(complementary metal-oxide-semiconductor) 뉴런 회로의 구성을 예시적으로 보여주는 회 로도이다."}
