<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üçø üõï üë®‚Äçüë©‚Äçüëß‚Äçüëß Prototypage ASIC sur FPGA üêì üêøÔ∏è ü§ù</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Le d√©veloppement de puces est complexe, co√ªteux et prend du temps. Et le prix de toute erreur est extr√™mement √©lev√©. Apr√®s avoir fait le cristal avec ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Prototypage ASIC sur FPGA</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/387653/"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Le d√©veloppement de puces est complexe, co√ªteux et prend du temps. Et le prix de toute erreur est extr√™mement √©lev√©. Apr√®s avoir fait le cristal avec des correctifs et des mises √† jour, rien ne peut √™tre corrig√©. Par cons√©quent, la v√©rification des sch√©mas con√ßus au stade du d√©veloppement est particuli√®rement m√©ticuleuse. Pour chaque bloc fonctionnel, des tests de bloc sont √©crits dans tous les modes de fonctionnement et hors fonctionnement. Apr√®s avoir int√©gr√© le bloc dans le circuit g√©n√©ral, des tests syst√®me sont effectu√©s sur le fonctionnement de ce bloc dans le cadre du syst√®me. Tous les tests tournent constamment dans les tests de r√©gression. Il y a m√™me un signe informel d'un niveau de test moins ou moins acceptable - lorsque la quantit√© de code de test est 10 fois la quantit√© de code de l'unit√© test√©e. Mais tous ces tests ne donnent pas l'impression que le circuit est viable, car toute simulation est le comportement du circuit pendant des centaines de millisecondes maximum.Mais dans la vie, le circuit devrait fonctionner sur des centaines de milliers d'heures. Une fois, j'ai cherch√© un √©chec lorsque 1 ou 2 octets ont √©t√© perdus pour 1 Go d'informations transmises et aucun test fonctionnel n'a trouv√© ce probl√®me. Et cette erreur ne s'est manifest√©e que sur le prototype FPGA de la future puce. √Ä propos des prototypes que nous avons r√©alis√©s et de ce qui se passe dans le monde, cet article vous le dira.</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le prototypage de futures puces sur un FPGA est le seul moyen de tester le fonctionnement du circuit sur des t√¢ches du monde r√©el en moins de temps r√©el. </font><font style="vertical-align: inherit;">Le prototype vous permet de d√©boguer le logiciel, d'obtenir les caract√©ristiques de performances initiales et bien plus encore. </font><font style="vertical-align: inherit;">Les FPGA modernes disposent de suffisamment de ressources pour ces t√¢ches. </font><font style="vertical-align: inherit;">Par exemple, vous pouvez vous-m√™me </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">impl√©menter un ordinateur √† part enti√®re avec un processeur Intel 8086</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> sur une carte m√®re avec FPGA pour 300 $ </font><font style="vertical-align: inherit;">.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2004 ann√©e</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Malheureusement, nous n'avons pas pu trouver le tout premier prototype dans les d√©p√¥ts de notre armoire √† squelettes, mais c'√©tait une petite √©charpe bas√©e sur le Xilinx Spartan3-400 (XC3S400). </font><font style="vertical-align: inherit;">400 signifie le nombre de milliers d'√©quivalents de valve dont dispose le d√©veloppeur pour cr√©er son circuit. </font><font style="vertical-align: inherit;">Le prix du mouchoir √©tait d'environ 50 $ et permettait d'y implanter un simple microcontr√¥leur 8 bits avec toute la m√©moire et √† une fr√©quence de 40 MHz. </font><font style="vertical-align: inherit;">Le prototypage a consist√© dans le fait que le microcontr√¥leur d√©velopp√© dessus clignote une LED.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2005 ann√©e</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La carte sp√©ciale pour le prototype a d√©j√† √©t√© d√©velopp√©e non pas comme une exp√©rience, mais comme une √©tape significative du projet. </font><font style="vertical-align: inherit;">FPGA Xilinx Spartan3-1000 d√©j√† appliqu√©. </font><font style="vertical-align: inherit;">Ceux. </font><font style="vertical-align: inherit;">1 million de vannes √©taient d√©j√† √† notre disposition et le microcontr√¥leur con√ßu fonctionnait √† sa fr√©quence maximale de 48 MHz. </font><font style="vertical-align: inherit;">Et c'est sur cette carte que j'ai r√©cup√©r√© les 2 octets perdus par gigaoctet. </font><font style="vertical-align: inherit;">Le prix de la planche √©tait d'environ 200 $.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ec6/804/fcc/ec6804fcc0c54152a57eadd6a1d06b1e.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2007 ann√©e</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pour le nouveau microcontr√¥leur 32 bits, il √©tait √©vident qu'un million de vannes pourraient ne pas suffire. </font><font style="vertical-align: inherit;">Par cons√©quent, une nouvelle carte m√®re bas√©e sur Xilinx Spartan3-5000 a √©t√© d√©velopp√©e, gr√¢ce √† laquelle 5 millions de portes sont devenues disponibles. </font><font style="vertical-align: inherit;">Le prix de la carte √©tait d'environ 500 $ et pendant longtemps, cette carte est devenue la principale pour le prototypage de nouveaux d√©veloppements. </font><font style="vertical-align: inherit;">Sur cette base, non seulement des microcontr√¥leurs ont √©t√© test√©s, mais aussi divers microcircuits sp√©cialis√©s. </font><font style="vertical-align: inherit;">Le microcontr√¥leur con√ßu en FPGA fonctionnait d√©j√† √† une fr√©quence r√©duite de 20 MHz, bien que dans le silicium il fonctionnait √† des fr√©quences de 100 MHz et m√™me 150 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le prototype du microcontr√¥leur 32 bits: </font></font><br>
<br>
<img src="https://habrastorage.org/files/642/c09/807/642c09807878421a99301e2e8a866d3a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le prototype de la carte vid√©o (malheureusement le projet n'est pas all√© en direct, mais la RTL termin√©e attend dans les coulisses): </font></font><br>
<br>
<img src="https://habrastorage.org/files/fcf/357/7a3/fcf3577a3a7143aba08873ae1a32f2a1.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le prototype du commutateur Ethernet 4 voies avec √©metteurs-r√©cepteurs int√©gr√©s:</font></font><br>
<br>
<img src="https://habrastorage.org/files/bf8/5bb/5c4/bf85bb5c4da4423b994d960b1f702ac7.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2010 ann√©e</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Lors du d√©veloppement d'un microcontr√¥leur dual-core (RISC 32 bits + DSP 16 bits), nous avons finalement atteint le niveau alors que 5 millions n'√©taient d√©j√† pas suffisants. </font><font style="vertical-align: inherit;">Mais l'impl√©mentation en FPGA de diff√©rentes configurations tronqu√©es du futur microcircuit a permis de tester son fonctionnement. </font><font style="vertical-align: inherit;">Par exemple, ils ont vendu deux c≈ìurs (RISC + DSP) avec un ensemble tronqu√© de p√©riph√©riques ou un c≈ìur (RISC), mais toute la p√©riph√©rie.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">ann√©e 2012</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le nouveau projet n√©cessitait une nouvelle carte, car la quantit√© de m√©moire interne requise pour le nouveau c≈ìur DSP 32 bits d√©passait d√©j√† la capacit√© disponible dans le plus grand FPGA Spartan. J'ai d√ª passer √† des FPGA plus chers et complexes. Le temps du projet √©tait limit√© et a d√©cid√© de trouver une solution toute faite. Le choix s'est port√© sur la carte d'INREVIUM avec le plus grand √† l'√©poque FPGA Xilinx Virtex-6 XC6VLX760. </font></font><br>
<br>
<img src="https://habrastorage.org/files/323/abb/947/323abb947fab425bbab499bb8bc8dd5f.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Et bien que le nombre de portes √©quivalentes ait augment√© √† seulement 8 millions, mais la quantit√© de m√©moire de bloc int√©gr√©e est pass√©e de 2 Mbit √† 25 Mbit.</font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le choix a √©galement tr√®s probablement d√©termin√© que le co√ªt des frais √©tait pr√©serv√© sur le site du bureau de repr√©sentation allemand dans le cache de Google, et nous savions qu'il en co√ªterait 18 000 $ avant de signer un accord de non-divulgation. </font><font style="vertical-align: inherit;">Et avec le co√ªt d'une seule puce FPGA de 15 000 $, cela a √©limin√© toutes les questions sur le d√©veloppement de votre propre carte. </font><font style="vertical-align: inherit;">Les cartes s√©rie pour de si grands FPGA co√ªtent g√©n√©ralement autant que les FPGA eux-m√™mes ou sont l√©g√®rement plus ch√®res. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
L'achat de la carte a √©galement apport√© beaucoup de connaissances int√©ressantes, par exemple, notre distributeur local √©tait convaincu que cette carte co√ªte 40 000 $, frais de port compris, et en g√©n√©ral, elle risque beaucoup avec un pr√©paiement de 100% de notre part. </font><font style="vertical-align: inherit;">En fin de compte, 3 de ces cartes ont √©t√© achet√©es sans interm√©diaires, et maintenant elles sont utilis√©es pour prototyper nos processeurs DSP.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">ann√©e 2013</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pour le nouveau microcontr√¥leur sp√©cialis√© 32 bits, il a √©t√© d√©cid√© d'essayer de cr√©er votre propre carte. Premi√®rement, les d√©veloppeurs de modules sur FPGA devraient d√©velopper et ne pas avoir peur d'utiliser des microcircuits qui sont plus chers que leurs voitures personnelles, et deuxi√®mement, l'un des distributeurs avait plusieurs Virtex-6 XC6VLX550T en stock et il les a offerts √† un rabais important. Le FPGA LX550T est un pas plus petit que le LX760 (environ 30% de valves en moins), mais le prix final des cartes, compte tenu du d√©veloppement, n'√©tait que d'environ 8 000 $. 6 planches ont √©t√© assembl√©es. Nous n'avions pas pr√©vu de les distribuer aux clients, mais organis√© pour que les d√©veloppeurs y acc√®dent via Internet. Le conseil d'administration a mis en ≈ìuvre de nombreuses solutions int√©ressantes. Par exemple, les fichiers du micrologiciel ont √©t√© charg√©s sur la carte comme sur un p√©riph√©rique MassStorage dans une carte SD sp√©ciale, puis ils ont √©t√© charg√©s √† partir de celle-ci dans le FPGA.Au total, la carte peut avoir jusqu'√† 10 firmwares diff√©rents, et gr√¢ce √† un programme de gestion sp√©cial, vous pouvez choisir celui √† utiliser pour le moment. √âgalement mis en ≈ìuvre diverses protections "contre le fou", afin de ne pas br√ªler accidentellement une puce co√ªteuse. Tout cela vous permet de travailler avec ces cartes √† distance, en toute s√©curit√© et de leur faire confiance m√™me aux √©tudiants. Le MK con√ßu en FPGA fonctionnait √† une fr√©quence de 40 MHz.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La carte elle-m√™me (prototype d'un microcontr√¥leur dual-core 32 bits </font></font><br>
<br>
<img src="https://habrastorage.org/files/33d/6cd/16e/33d6cd16eb24477e99fb44003f420d68.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
sp√©cialis√© </font><font style="vertical-align: inherit;">): </font><font style="vertical-align: inherit;">Prototype d'une puce sp√©cialis√©e pour les capteurs de conversion angle-code: </font></font><br>
<br>
<img src="https://habrastorage.org/files/9aa/42a/293/9aa42a293255487c9e2e1f862720a81d.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Malheureusement, cette carte a plusieurs inconv√©nients: de mauvais connecteurs sont s√©lectionn√©s pour connecter des modules suppl√©mentaires, mais c'est la moiti√© du probl√®me, nous avons oubli√© de corriger trous pr√®s des connecteurs, et les modules ne sont en fait maintenus que dans les connecteurs. </font><font style="vertical-align: inherit;">Afin d'acc√©der √† certains contr√¥les de la carte principale, vous devez d√©terminer les modules d'extension.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Exp√©rience domestique</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mais qu'en est-il des autres d√©veloppeurs de puces personnalis√©es? </font><font style="vertical-align: inherit;">Par exemple, le MCST lors du prototypage du VLSI 1891VM6Ya (R-1000, un processeur √† quatre c≈ìurs avec une architecture SPARC v.9 64 bits) a utilis√© une carte sp√©cialis√©e avec 10 FPGA Altera Stratix II (4 x EP2S180 + 5 x EP2S130 + 1 x EP2S90). </font><font style="vertical-align: inherit;">Le volume total des portes logiques du syst√®me peut √™tre estim√© √† 20 millions de dollars. </font></font><br>
<br>
<img src="https://habrastorage.org/files/082/b1f/1e8/082b1f1e821b4331b449ff3ef27e0f92.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Aujourd'hui, une puce EP2S180 co√ªte environ 8 000 $. </font><font style="vertical-align: inherit;">Ainsi, le co√ªt des seules puces FPGA du prototype d√©passe 50 000 $. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pour le prototypage du processeur Elbrus-4C +, 21 microcircuits Altera Stratix IV EP4SE820 √©taient d√©j√† n√©cessaires et avec un volume total de 100 millions de valves (bien que le MCST lui-m√™me cite un chiffre de 750 millions) et co√ªte environ 200000 $. </font><font style="vertical-align: inherit;">Dans ce cas, la fr√©quence de travail du prototype est de 9 MHz.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Exp√©rience √©trang√®re</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
D√©sormais, des solutions sp√©cialis√©es pour le prototypage FPGA sont propos√©es par des soci√©t√©s sp√©cialis√©es dans le d√©veloppement d'outils de CAO pour la micro√©lectronique, bien que des modules adapt√©s au prototypage soient √©galement disponibles dans d'autres soci√©t√©s. Intel et IBM ont des prototypes FPGA, mais leurs caract√©ristiques ne sont pas annonc√©es et elles ne sont connues d'un large cercle que lorsque le prototype est d√©j√† obsol√®te. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cadence propose une plate-forme sp√©ciale de prototypage rapide bas√©e sur le FPGA Altera Stratix-4 EP4SE820. Dans la configuration minimale, la plate-forme se compose de deux (avec un volume total de 10 millions de valves), et au maximum de six FPGA (avec un volume allant jusqu'√† 30 millions de valves). Le prix d'une puce EP4SE820 aujourd'hui est de ~ 10 000 $.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ea5/08f/307/ea508f307b224d1980a357e681d1046f.JPG"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le nouveau syst√®me de Cadence est appel√© Protium et est bas√© sur le Xilinx Virtex-7 XC7V2000T et vous permet de mettre en ≈ìuvre de 25 millions de FPGA √† 100 millions de valves √† huit. Le co√ªt d'une puce XC7V2000T est maintenant d'environ 20 000 $. Ceux. Protium enti√®rement √©quip√© co√ªtera au moins 160 000 $. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En plus des outils de d√©veloppement, Aldec propose √©galement une plateforme de prototypage FPGA de HES-7. </font></font><br>
<br>
<img src="https://habrastorage.org/files/7e4/41f/b92/7e441fb923214c1e9f7e32fb8d7f13c9.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Jusqu'√† six Xilinx Virtex-7 XC7V2000T ou UltraSacle XCVU440 se trouvent sur une m√™me carte. Dans le cas de l'impl√©mentation du module bas√© sur le FPGA UltraSacle XCVU440, le nombre total de portes atteint 158 ‚Äã‚Äãmillions. En utilisant une carte suppl√©mentaire, vous pouvez assembler 24 puces FPGA en un seul module et obtenir 633 millions de portes. Le co√ªt d'une puce XCVU440 est maintenant de 49 000 $. Et le co√ªt total maximum de tous les FPGA d√©passe 1M $.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Synopsys a probablement la plus grande exp√©rience dans le d√©veloppement de plateformes de prototypage FPGA. Leurs premiers mod√®les √©taient bas√©s sur le FPGA Virtex-6 (HAPS-60), puis Virtex-7 (HAPS-70). Leur dernier d√©veloppement, HAPS-80, dans un seul module contient de un √† quatre FPGA Xilinx UltraScale XCVU440. </font></font><br>
<br>
<img src="https://habrastorage.org/files/4bd/b8c/e46/4bdb8ce46c364b92b9795cf71b8e2c9a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Les modules pr√™ts √† l'emploi peuvent √™tre combin√©s en un seul rack. Et dans ce cas, le volume total est un record de 1,6 milliard de soupapes. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Lorsque vous utilisez un FPGA, la fr√©quence maximale peut atteindre 300 MHz, lorsque vous utilisez les voisins dans un module √† 100 MHz, lorsque vous utilisez plusieurs modules, la fr√©quence est r√©duite √† 30 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/13f/327/594/13f32759472346b696b26957cc148e81.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ainsi, disposant d'environ 3,5 M $ pour l'achat de FPGA, vous pouvez assembler une plateforme adapt√©e au prototypage d'Intel Xeon E7. Eh bien, ou attendez 20 ans, lorsque les FPGA d'un tel volume tomberont √† quelques centaines de dollars.</font></font></div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr387653/">https://habr.com/ru/post/fr387653/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr387643/index.html">Comment enseigner √† une polyglotte une nouvelle langue?</a></li>
<li><a href="../fr387645/index.html">O√π commence un d√©marrage mat√©riel: √©quipe et prototype</a></li>
<li><a href="../fr387647/index.html">Il pleuvait en d√©cembre √† Moscou, ou est-il temps de se souvenir du bateau r / y FeiLun FT007</a></li>
<li><a href="../fr387649/index.html">Pr√©sentation de la carte de jeu Inno3D iChill GeForce GTX 960 Ultra (C960-2SDN-E5CNX)</a></li>
<li><a href="../fr387651/index.html">Maison intelligente: d√©veloppement et tendances</a></li>
<li><a href="../fr387655/index.html">Minecraft a cr√©√© un smartphone fonctionnel avec une tour cellulaire</a></li>
<li><a href="../fr387657/index.html">Fum√©e avec thermostat</a></li>
<li><a href="../fr387659/index.html">Le g√©n√©ticien am√©ricain promet de r√©soudre le probl√®me du vieillissement en cinq ans</a></li>
<li><a href="../fr387663/index.html">Musique avec un label de qualit√©: critique du smartphone DEXP Ixion M350 Rock</a></li>
<li><a href="../fr387665/index.html">New Horizons a envoy√© les photos les plus d√©taill√©es de la surface de Pluton</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>