//oanab
//14 nov 2007

csl_fifo ff{
  ff(){
    set_width(8);
    set_depth(4);
  }
};

csl_vector stim{
  stim(){
    set_unit_name(ff);
    set_direction(input);
  }
};

csl_vector exp{
  exp(){
   set_unit_name(ff);
   set_direction(output);
  }
};

csl_testbench tb{
  csl_signal clk(reg);
  ff ff;
   tb(){
    clk.set_attr(clock);
    add_logic(clock,clk,4,ns);
  }
};

csl_unit u{
  csl_port p1(input);
  csl_port p2(input);
  csl_port p3(output);
  csl_port p4(output);
  csl_port p5(output,8);
  csl_port p6(input,8);
  csl_port p7(input);
  csl_port p8(input);
  csl_port p9(output);
  ff ff1(.push(p1),.pop(p2),.full(p3),.empty(p4),.rd_data(p5),.wr_data(p6),.reset_(p7),.clock(p8),.valid(p9));  
 
  u(){}
};
