
****** Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC v2019.1 (64-bit)
  **** SW Build 2552052 on Fri May 24 14:47:09 MDT 2019
  **** IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

source /opt/local/Xilinx/Vivado/2019.1/scripts/vivado_hls/hls.tcl -notrace
INFO: [HLS 200-10] Running '/opt/local/Xilinx/Vivado/2019.1/bin/unwrapped/lnx64.o/vivado_hls'
INFO: [HLS 200-10] For user 'pharris' on host 'correlator3.fnal.gov' (Linux_x86_64 version 3.10.0-1127.8.2.el7.x86_64) on Tue Aug 11 07:26:57 CDT 2020
INFO: [HLS 200-10] On os "Scientific Linux release 7.8 (Nitrogen)"
INFO: [HLS 200-10] In directory '/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48'
Sourcing Tcl script './synth.tcl'
INFO: [HLS 200-10] Creating and opening project '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48'.
INFO: [HLS 200-10] Creating and opening solution '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1'.
WARNING: [HLS 200-483] The 'config_rtl -prefix' command is deprecated and will be removed in a future release. Use 'config_rtl -module_prefix' as its replacement.
INFO: [HLS 200-10] Setting target device to 'xczu19eg-ffvc1760-2-i'
INFO: [XFORM 203-101] Allowed max sub elements number after partition is 4096.
INFO: [HLS 200-10] Adding design file '/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../srcs/dense_large.cpp' to the project
INFO: [SYN 201-201] Setting up clock 'default' with a period of 4ns.
INFO: [SCHED 204-61] Option 'relax_ii_for_timing' is enabled, will increase II to preserve clock frequency constraints.
INFO: [HLS 200-10] Analyzing design file '/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../srcs/dense_large.cpp' ... 
WARNING: [HLS 214-114] Since the only kind of statements allowed in a dataflow region are variable declarations and function calls, the compiler may not be able to correctly handle the region: /home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense.h:165:9
WARNING: [HLS 214-104] Only for-loops and functions support the dataflow: /home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense.h:177:9
WARNING: [HLS 214-104] Only for-loops and functions support the dataflow: /home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_batchnorm.h:76:9
WARNING: [HLS 214-111] Static scalars and arrays declared inside a dataflow region will be treated like local variables: /home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_conv2d_large.h:407:24
WARNING: [HLS 214-114] Since the only kind of statements allowed in a dataflow region are variable declarations and function calls, the compiler may not be able to correctly handle the region: /home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../include/_dense_large.hpp:23:2
WARNING: [HLS 214-113] Either use an argument of the function or declare the variable inside the dataflow loop body: /home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../srcs/dense_large.cpp:20:78
WARNING: [HLS 200-471] Dataflow form checks found 6 issue(s) in file /home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../srcs/dense_large.cpp
INFO: [HLS 200-111] Finished Linking Time (s): cpu = 00:00:15 ; elapsed = 00:00:16 . Memory (MB): peak = 920.668 ; gain = 132.129 ; free physical = 41073 ; free virtual = 251987
INFO: [HLS 200-111] Finished Checking Pragmas Time (s): cpu = 00:00:15 ; elapsed = 00:00:16 . Memory (MB): peak = 920.668 ; gain = 132.129 ; free physical = 41073 ; free virtual = 251987
INFO: [HLS 200-10] Starting code transformations ...
INFO: [HLS 200-489] Unrolling loop 'MultLoop' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:223) in function 'void nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>(FORWARD_REFERENCE*, FORWARD_REFERENCE*, FORWARD_REFERENCE::weight_t*, FORWARD_REFERENCE::bias_t*)' completely with a factor of 1.
INFO: [HLS 200-489] Unrolling loop 'AccumLoop1' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:241) in function 'void nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>(FORWARD_REFERENCE*, FORWARD_REFERENCE*, FORWARD_REFERENCE::weight_t*, FORWARD_REFERENCE::bias_t*)' completely with a factor of 1.
INFO: [HLS 200-111] Finished Standard Transforms Time (s): cpu = 00:00:15 ; elapsed = 00:00:17 . Memory (MB): peak = 920.668 ; gain = 132.129 ; free physical = 40993 ; free virtual = 251911
INFO: [HLS 200-10] Checking synthesizability ...
INFO: [XFORM 203-602] Inlining function 'nnet::cast<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' into 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:262) automatically.
INFO: [XFORM 203-602] Inlining function 'nnet::dense_large<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' into 'nnet::dense_large_stream<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) automatically.
INFO: [HLS 200-111] Finished Checking Synthesizability Time (s): cpu = 00:00:16 ; elapsed = 00:00:17 . Memory (MB): peak = 920.668 ; gain = 132.129 ; free physical = 41002 ; free virtual = 251921
INFO: [XFORM 203-502] Unrolling all sub-loops inside loop 'ReuseLoop' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:217) in function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' for pipelining.
INFO: [HLS 200-489] Unrolling loop 'Loop-1' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:540) in function 'nnet::dense_large_stream<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' completely with a factor of 256.
INFO: [HLS 200-489] Unrolling loop 'Loop-2' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:551) in function 'nnet::dense_large_stream<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' completely with a factor of 256.
INFO: [HLS 200-489] Unrolling loop 'InitAccum' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:211) in function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' completely with a factor of 256.
INFO: [HLS 200-489] Unrolling loop 'ResetMult' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:235) in function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' completely with a factor of 256.
INFO: [HLS 200-489] Unrolling loop 'AccumLoop2' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:250) in function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' completely with a factor of 256.
INFO: [HLS 200-489] Unrolling loop 'Result' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:260) in function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' completely with a factor of 256.
WARNING: [XFORM 203-135] Cannot reshape array 'w48.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../srcs/dense_large.cpp:10): incorrect reshape factor 1.
WARNING: [XFORM 203-135] Cannot reshape array 'w48.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../srcs/dense_large.cpp:10): incorrect reshape factor 1.
INFO: [XFORM 203-102] Automatically partitioning streamed array 'input.V.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../srcs/dense_large.cpp:8) .
WARNING: [XFORM 203-104] Completely partitioning array 'tmpdata.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:538) accessed through non-constant indices on dimension 1 (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:542:41), which may result in long runtime and suboptimal QoR due to large multiplexers. Please consider wrapping the array access into a function or using a register file core instead.
INFO: [XFORM 203-101] Partitioning array 'tmpdata.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:538) in dimension 1 completely.
INFO: [XFORM 203-101] Partitioning array 'tmpres'  in dimension 1 completely.
INFO: [XFORM 203-101] Partitioning array 'b48.V'  in dimension 1 completely.
INFO: [XFORM 203-101] Partitioning array 'acc.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:207) in dimension 1 completely.
INFO: [XFORM 203-101] Partitioning array 'tmpmult.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:219) in dimension 1 completely.
WARNING: [XFORM 203-104] Completely partitioning array 'mult.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:231) accessed through non-constant indices on dimension 1 (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:246:13), which may result in long runtime and suboptimal QoR due to large multiplexers. Please consider wrapping the array access into a function or using a register file core instead.
INFO: [XFORM 203-101] Partitioning array 'mult.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:231) in dimension 1 completely.
INFO: [XFORM 203-101] Partitioning array 'input.V.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../srcs/dense_large.cpp:8) in dimension 1 completely.
WARNING: [XFORM 203-104] Completely partitioning array 'tmpdata.V' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:538) accessed through non-constant indices on dimension 1 (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:228:27), which may result in long runtime and suboptimal QoR due to large multiplexers. Please consider wrapping the array access into a function or using a register file core instead.
INFO: [XFORM 203-602] Inlining function 'nnet::cast<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' into 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:262) automatically.
INFO: [XFORM 203-602] Inlining function 'nnet::dense_large<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' into 'nnet::dense_large_stream<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) automatically.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'weights.V' to 'weights.V'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[0].V' to 'b48.V.0'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[1].V' to 'b48.V.1'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[2].V' to 'b48.V.2'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[3].V' to 'b48.V.3'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[4].V' to 'b48.V.4'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[5].V' to 'b48.V.5'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[6].V' to 'b48.V.6'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[7].V' to 'b48.V.7'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[8].V' to 'b48.V.8'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[9].V' to 'b48.V.9'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[10].V' to 'b48.V.10'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[11].V' to 'b48.V.11'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[12].V' to 'b48.V.12'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[13].V' to 'b48.V.13'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[14].V' to 'b48.V.14'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[15].V' to 'b48.V.15'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[16].V' to 'b48.V.16'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[17].V' to 'b48.V.17'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[18].V' to 'b48.V.18'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[19].V' to 'b48.V.19'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[20].V' to 'b48.V.20'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[21].V' to 'b48.V.21'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[22].V' to 'b48.V.22'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[23].V' to 'b48.V.23'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[24].V' to 'b48.V.24'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[25].V' to 'b48.V.25'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[26].V' to 'b48.V.26'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[27].V' to 'b48.V.27'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[28].V' to 'b48.V.28'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[29].V' to 'b48.V.29'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[30].V' to 'b48.V.30'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[31].V' to 'b48.V.31'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[32].V' to 'b48.V.32'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[33].V' to 'b48.V.33'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[34].V' to 'b48.V.34'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[35].V' to 'b48.V.35'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[36].V' to 'b48.V.36'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[37].V' to 'b48.V.37'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[38].V' to 'b48.V.38'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[39].V' to 'b48.V.39'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[40].V' to 'b48.V.40'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[41].V' to 'b48.V.41'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[42].V' to 'b48.V.42'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[43].V' to 'b48.V.43'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[44].V' to 'b48.V.44'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[45].V' to 'b48.V.45'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[46].V' to 'b48.V.46'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[47].V' to 'b48.V.47'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[48].V' to 'b48.V.48'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[49].V' to 'b48.V.49'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[50].V' to 'b48.V.50'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[51].V' to 'b48.V.51'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[52].V' to 'b48.V.52'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[53].V' to 'b48.V.53'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[54].V' to 'b48.V.54'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[55].V' to 'b48.V.55'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[56].V' to 'b48.V.56'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[57].V' to 'b48.V.57'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[58].V' to 'b48.V.58'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[59].V' to 'b48.V.59'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[60].V' to 'b48.V.60'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[61].V' to 'b48.V.61'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[62].V' to 'b48.V.62'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[63].V' to 'b48.V.63'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[64].V' to 'b48.V.64'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[65].V' to 'b48.V.65'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[66].V' to 'b48.V.66'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[67].V' to 'b48.V.67'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[68].V' to 'b48.V.68'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[69].V' to 'b48.V.69'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[70].V' to 'b48.V.70'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[71].V' to 'b48.V.71'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[72].V' to 'b48.V.72'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[73].V' to 'b48.V.73'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[74].V' to 'b48.V.74'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[75].V' to 'b48.V.75'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[76].V' to 'b48.V.76'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[77].V' to 'b48.V.77'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[78].V' to 'b48.V.78'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[79].V' to 'b48.V.79'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[80].V' to 'b48.V.80'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[81].V' to 'b48.V.81'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[82].V' to 'b48.V.82'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[83].V' to 'b48.V.83'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[84].V' to 'b48.V.84'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[85].V' to 'b48.V.85'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[86].V' to 'b48.V.86'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[87].V' to 'b48.V.87'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[88].V' to 'b48.V.88'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[89].V' to 'b48.V.89'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[90].V' to 'b48.V.90'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[91].V' to 'b48.V.91'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[92].V' to 'b48.V.92'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[93].V' to 'b48.V.93'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[94].V' to 'b48.V.94'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[95].V' to 'b48.V.95'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[96].V' to 'b48.V.96'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[97].V' to 'b48.V.97'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[98].V' to 'b48.V.98'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[99].V' to 'b48.V.99'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[100].V' to 'b48.V.100'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[101].V' to 'b48.V.101'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[102].V' to 'b48.V.102'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[103].V' to 'b48.V.103'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[104].V' to 'b48.V.104'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[105].V' to 'b48.V.105'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[106].V' to 'b48.V.106'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[107].V' to 'b48.V.107'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[108].V' to 'b48.V.108'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[109].V' to 'b48.V.109'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[110].V' to 'b48.V.110'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[111].V' to 'b48.V.111'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[112].V' to 'b48.V.112'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[113].V' to 'b48.V.113'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[114].V' to 'b48.V.114'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[115].V' to 'b48.V.115'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[116].V' to 'b48.V.116'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[117].V' to 'b48.V.117'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[118].V' to 'b48.V.118'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[119].V' to 'b48.V.119'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[120].V' to 'b48.V.120'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[121].V' to 'b48.V.121'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[122].V' to 'b48.V.122'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[123].V' to 'b48.V.123'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[124].V' to 'b48.V.124'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[125].V' to 'b48.V.125'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[126].V' to 'b48.V.126'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[127].V' to 'b48.V.127'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[128].V' to 'b48.V.128'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[129].V' to 'b48.V.129'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[130].V' to 'b48.V.130'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[131].V' to 'b48.V.131'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[132].V' to 'b48.V.132'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[133].V' to 'b48.V.133'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[134].V' to 'b48.V.134'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[135].V' to 'b48.V.135'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[136].V' to 'b48.V.136'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[137].V' to 'b48.V.137'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[138].V' to 'b48.V.138'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[139].V' to 'b48.V.139'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[140].V' to 'b48.V.140'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[141].V' to 'b48.V.141'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[142].V' to 'b48.V.142'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[143].V' to 'b48.V.143'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[144].V' to 'b48.V.144'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[145].V' to 'b48.V.145'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[146].V' to 'b48.V.146'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[147].V' to 'b48.V.147'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[148].V' to 'b48.V.148'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[149].V' to 'b48.V.149'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[150].V' to 'b48.V.150'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[151].V' to 'b48.V.151'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[152].V' to 'b48.V.152'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[153].V' to 'b48.V.153'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[154].V' to 'b48.V.154'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[155].V' to 'b48.V.155'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[156].V' to 'b48.V.156'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[157].V' to 'b48.V.157'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[158].V' to 'b48.V.158'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[159].V' to 'b48.V.159'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[160].V' to 'b48.V.160'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[161].V' to 'b48.V.161'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[162].V' to 'b48.V.162'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[163].V' to 'b48.V.163'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[164].V' to 'b48.V.164'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[165].V' to 'b48.V.165'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[166].V' to 'b48.V.166'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[167].V' to 'b48.V.167'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[168].V' to 'b48.V.168'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[169].V' to 'b48.V.169'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[170].V' to 'b48.V.170'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[171].V' to 'b48.V.171'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[172].V' to 'b48.V.172'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[173].V' to 'b48.V.173'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[174].V' to 'b48.V.174'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[175].V' to 'b48.V.175'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[176].V' to 'b48.V.176'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[177].V' to 'b48.V.177'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[178].V' to 'b48.V.178'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[179].V' to 'b48.V.179'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[180].V' to 'b48.V.180'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[181].V' to 'b48.V.181'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[182].V' to 'b48.V.182'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[183].V' to 'b48.V.183'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[184].V' to 'b48.V.184'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[185].V' to 'b48.V.185'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[186].V' to 'b48.V.186'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[187].V' to 'b48.V.187'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[188].V' to 'b48.V.188'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[189].V' to 'b48.V.189'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[190].V' to 'b48.V.190'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[191].V' to 'b48.V.191'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[192].V' to 'b48.V.192'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[193].V' to 'b48.V.193'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[194].V' to 'b48.V.194'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[195].V' to 'b48.V.195'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[196].V' to 'b48.V.196'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[197].V' to 'b48.V.197'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[198].V' to 'b48.V.198'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[199].V' to 'b48.V.199'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[200].V' to 'b48.V.200'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[201].V' to 'b48.V.201'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[202].V' to 'b48.V.202'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[203].V' to 'b48.V.203'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[204].V' to 'b48.V.204'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[205].V' to 'b48.V.205'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[206].V' to 'b48.V.206'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[207].V' to 'b48.V.207'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[208].V' to 'b48.V.208'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[209].V' to 'b48.V.209'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[210].V' to 'b48.V.210'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[211].V' to 'b48.V.211'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[212].V' to 'b48.V.212'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[213].V' to 'b48.V.213'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[214].V' to 'b48.V.214'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[215].V' to 'b48.V.215'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[216].V' to 'b48.V.216'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[217].V' to 'b48.V.217'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[218].V' to 'b48.V.218'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[219].V' to 'b48.V.219'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[220].V' to 'b48.V.220'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[221].V' to 'b48.V.221'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[222].V' to 'b48.V.222'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[223].V' to 'b48.V.223'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[224].V' to 'b48.V.224'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[225].V' to 'b48.V.225'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[226].V' to 'b48.V.226'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[227].V' to 'b48.V.227'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[228].V' to 'b48.V.228'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[229].V' to 'b48.V.229'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[230].V' to 'b48.V.230'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[231].V' to 'b48.V.231'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[232].V' to 'b48.V.232'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[233].V' to 'b48.V.233'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[234].V' to 'b48.V.234'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[235].V' to 'b48.V.235'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[236].V' to 'b48.V.236'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[237].V' to 'b48.V.237'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[238].V' to 'b48.V.238'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[239].V' to 'b48.V.239'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[240].V' to 'b48.V.240'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[241].V' to 'b48.V.241'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[242].V' to 'b48.V.242'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[243].V' to 'b48.V.243'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[244].V' to 'b48.V.244'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[245].V' to 'b48.V.245'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[246].V' to 'b48.V.246'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[247].V' to 'b48.V.247'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[248].V' to 'b48.V.248'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[249].V' to 'b48.V.249'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[250].V' to 'b48.V.250'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[251].V' to 'b48.V.251'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[252].V' to 'b48.V.252'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[253].V' to 'b48.V.253'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[254].V' to 'b48.V.254'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[255].V' to 'b48.V.255'.
INFO: [XFORM 203-622] Instantiating function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0'(/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:213:9) to 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' at call site (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514->/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:548) by setting 'biases[256].V' to 'b48.V.256'.
INFO: [XFORM 203-712] Applying dataflow to function '_dense_large<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48, 257, 256>', detected/extracted 1 process function(s): 
	 '_dense_large<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48, 257, 256>_Block__proc'.
INFO: [XFORM 203-712] Applying dataflow to function 'dense_large', detected/extracted 1 process function(s): 
	 '_dense_large<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48, 257, 256>'.
INFO: [HLS 200-111] Finished Pre-synthesis Time (s): cpu = 00:01:10 ; elapsed = 00:01:12 . Memory (MB): peak = 1242.168 ; gain = 453.629 ; free physical = 38599 ; free virtual = 249358
WARNING: [XFORM 203-631] Renaming function 'nnet::product<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0> >' to 'product' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense.h:93:9)
WARNING: [XFORM 203-631] Renaming function 'nnet::dense_large_stream<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>' to 'dense_large_stream' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:514:1)
WARNING: [XFORM 203-631] Renaming function 'nnet::dense_large_rf_gt_nin<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48>.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0' to 'dense_large_rf_gt_ni' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:217:13)
WARNING: [XFORM 203-631] Renaming function '_dense_large<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48, 257, 256>_Block__proc' to '_dense_large_Block__' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../include/_dense_large.hpp:23:5)
WARNING: [XFORM 203-631] Renaming function '_dense_large<ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, ap_fixed<16, 6, (ap_q_mode)5, (ap_o_mode)3, 0>, config48, 257, 256>' to '_dense_large' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../include/_dense_large.hpp:17:1)
INFO: [XFORM 203-531] Rewinding loop 'ReuseLoop' (/home/pharris/aigean/hls4ml/example-models/deepcalo_test_6/firmware/ips/layer48/../../../firmware/nnet_utils/nnet_dense_large.h:217) in function 'dense_large_rf_gt_ni'.
WARNING: [XFORM 203-561] Ignored multiple trip count directives for loop 'ReuseLoop' in function 'dense_large_rf_gt_ni'.
INFO: [HLS 200-111] Finished Architecture Synthesis Time (s): cpu = 00:06:40 ; elapsed = 00:06:43 . Memory (MB): peak = 1320.668 ; gain = 532.129 ; free physical = 29680 ; free virtual = 240546
INFO: [HLS 200-10] Starting hardware synthesis ...
INFO: [HLS 200-10] Synthesizing 'dense_large' ...
WARNING: [SYN 201-103] Legalizing function name '_dense_large_Block__' to 'p_dense_large_Block_s'.
WARNING: [SYN 201-103] Legalizing function name '_dense_large' to 'p_dense_large'.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-42] -- Implementing module 'product' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [SCHED 204-11] Starting scheduling ...
INFO: [SCHED 204-61] Pipelining function 'product'.
INFO: [SCHED 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 1.
INFO: [SCHED 204-11] Finished scheduling.
INFO: [HLS 200-111]  Elapsed time: 403.85 seconds; current allocated memory: 408.217 MB.
INFO: [BIND 205-100] Starting micro-architecture generation ...
INFO: [BIND 205-101] Performing variable lifetime analysis.
INFO: [BIND 205-101] Exploring resource sharing.
INFO: [BIND 205-101] Binding ...
INFO: [BIND 205-100] Finished micro-architecture generation.
INFO: [HLS 200-111]  Elapsed time: 0.04 seconds; current allocated memory: 408.273 MB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-42] -- Implementing module 'dense_large_rf_gt_ni' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [SCHED 204-11] Starting scheduling ...
INFO: [SCHED 204-61] Pipelining loop 'ReuseLoop'.
INFO: [SCHED 204-61] Pipelining result : Target II = 1, Final II = 1, Depth = 4.
INFO: [SCHED 204-11] Finished scheduling.
INFO: [HLS 200-111]  Elapsed time: 128.84 seconds; current allocated memory: 421.726 MB.
INFO: [BIND 205-100] Starting micro-architecture generation ...
INFO: [BIND 205-101] Performing variable lifetime analysis.
INFO: [BIND 205-101] Exploring resource sharing.
INFO: [BIND 205-101] Binding ...
INFO: [BIND 205-100] Finished micro-architecture generation.
INFO: [HLS 200-111]  Elapsed time: 50.12 seconds; current allocated memory: 533.061 MB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-42] -- Implementing module 'dense_large_stream' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [SCHED 204-11] Starting scheduling ...
INFO: [SCHED 204-11] Finished scheduling.
INFO: [HLS 200-111]  Elapsed time: 5.56 seconds; current allocated memory: 536.346 MB.
INFO: [BIND 205-100] Starting micro-architecture generation ...
INFO: [BIND 205-101] Performing variable lifetime analysis.
INFO: [BIND 205-101] Exploring resource sharing.
INFO: [BIND 205-101] Binding ...
INFO: [BIND 205-100] Finished micro-architecture generation.
INFO: [HLS 200-111]  Elapsed time: 1.48 seconds; current allocated memory: 542.055 MB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-42] -- Implementing module 'p_dense_large_Block_s' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [SCHED 204-11] Starting scheduling ...
INFO: [SCHED 204-11] Finished scheduling.
INFO: [HLS 200-111]  Elapsed time: 1.77 seconds; current allocated memory: 542.788 MB.
INFO: [BIND 205-100] Starting micro-architecture generation ...
INFO: [BIND 205-101] Performing variable lifetime analysis.
INFO: [BIND 205-101] Exploring resource sharing.
INFO: [BIND 205-101] Binding ...
INFO: [BIND 205-100] Finished micro-architecture generation.
INFO: [HLS 200-111]  Elapsed time: 0.45 seconds; current allocated memory: 545.025 MB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-42] -- Implementing module 'p_dense_large' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [SCHED 204-11] Starting scheduling ...
INFO: [SCHED 204-11] Finished scheduling.
INFO: [HLS 200-111]  Elapsed time: 0.85 seconds; current allocated memory: 545.737 MB.
INFO: [BIND 205-100] Starting micro-architecture generation ...
INFO: [BIND 205-101] Performing variable lifetime analysis.
INFO: [BIND 205-101] Exploring resource sharing.
INFO: [BIND 205-101] Binding ...
INFO: [BIND 205-100] Finished micro-architecture generation.
INFO: [HLS 200-111]  Elapsed time: 0.46 seconds; current allocated memory: 547.968 MB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-42] -- Implementing module 'dense_large' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [SCHED 204-11] Starting scheduling ...
INFO: [SCHED 204-11] Finished scheduling.
INFO: [HLS 200-111]  Elapsed time: 0.88 seconds; current allocated memory: 548.960 MB.
INFO: [BIND 205-100] Starting micro-architecture generation ...
INFO: [BIND 205-101] Performing variable lifetime analysis.
INFO: [BIND 205-101] Exploring resource sharing.
INFO: [BIND 205-101] Binding ...
INFO: [BIND 205-100] Finished micro-architecture generation.
INFO: [HLS 200-111]  Elapsed time: 0.73 seconds; current allocated memory: 551.512 MB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-10] -- Generating RTL for module 'product' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [RTGEN 206-100] Generating core module 'dense_large_mul_mul_16s_16s_26_1_1': 1 instance(s).
INFO: [RTGEN 206-100] Finished creating RTL model for 'product'.
INFO: [HLS 200-111]  Elapsed time: 1.13 seconds; current allocated memory: 551.868 MB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-10] -- Generating RTL for module 'dense_large_rf_gt_ni' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [RTGEN 206-104] Estimated max fanout for 'dense_large_rf_gt_ni' is 8192, found 2 HDL expressions with this fanout: (1'b1 == ap_condition_41), ((1'b0 == ap_block_pp0_stage0_11001) & (icmp_ln217_reg_217292_pp0_iter2_reg == 1'd1) & (ap_enable_reg_pp0_iter3 == 1'b1))
INFO: [RTGEN 206-100] Generating core module 'dense_large_mux_2568_16_1_1': 2 instance(s).
INFO: [RTGEN 206-100] Finished creating RTL model for 'dense_large_rf_gt_ni'.
INFO: [HLS 200-111]  Elapsed time: 60.26 seconds; current allocated memory: 1.297 GB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-10] -- Generating RTL for module 'dense_large_stream' 
INFO: [HLS 200-10] ----------------------------------------------------------------
WARNING: [RTGEN 206-101] Register 'pX' is power-on initialization.
INFO: [RTGEN 206-100] Finished creating RTL model for 'dense_large_stream'.
INFO: [HLS 200-111]  Elapsed time: 20.88 seconds; current allocated memory: 1.595 GB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-10] -- Generating RTL for module 'p_dense_large_Block_s' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [RTGEN 206-100] Finished creating RTL model for 'p_dense_large_Block_s'.
INFO: [HLS 200-111]  Elapsed time: 6.62 seconds; current allocated memory: 1.632 GB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-10] -- Generating RTL for module 'p_dense_large' 
INFO: [HLS 200-10] ----------------------------------------------------------------
WARNING: [HLS 200-632] Ignoring ap_ctrl_none interface for _dense_large with non-FIFO I/O
INFO: [RTGEN 206-100] Finished creating RTL model for 'p_dense_large'.
INFO: [HLS 200-111]  Elapsed time: 3.52 seconds; current allocated memory: 1.645 GB.
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [HLS 200-10] -- Generating RTL for module 'dense_large' 
INFO: [HLS 200-10] ----------------------------------------------------------------
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_0_V_V' to 'axis'.
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_1_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_2_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_3_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_4_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_5_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_6_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_7_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_8_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_9_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_10_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_11_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_12_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_13_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_14_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_15_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_16_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_17_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_18_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_19_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_20_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_21_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_22_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_23_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_24_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_25_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_26_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_27_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_28_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_29_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_30_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_31_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_32_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_33_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_34_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_35_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_36_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_37_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_38_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_39_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_40_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_41_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_42_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_43_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_44_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_45_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_46_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_47_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_48_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_49_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_50_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_51_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_52_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_53_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_54_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_55_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_56_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_57_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_58_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_59_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_60_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_61_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_62_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_63_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_64_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_65_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_66_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_67_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_68_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_69_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_70_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_71_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_72_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_73_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_74_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_75_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_76_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_77_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_78_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_79_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_80_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_81_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_82_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_83_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_84_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_85_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_86_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_87_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_88_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_89_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_90_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_91_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_92_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_93_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_94_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_95_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_96_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_97_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_98_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_99_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_100_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_101_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_102_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_103_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_104_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_105_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_106_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_107_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_108_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_109_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_110_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_111_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_112_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_113_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_114_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_115_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_116_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_117_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_118_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_119_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_120_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_121_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_122_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_123_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_124_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_125_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_126_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_127_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_128_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_129_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_130_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_131_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_132_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_133_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_134_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_135_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_136_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_137_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_138_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_139_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_140_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_141_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_142_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_143_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_144_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_145_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_146_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_147_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_148_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_149_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_150_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_151_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_152_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_153_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_154_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_155_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_156_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_157_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_158_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_159_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_160_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_161_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_162_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_163_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_164_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_165_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_166_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_167_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_168_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_169_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_170_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_171_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_172_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_173_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_174_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_175_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_176_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_177_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_178_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_179_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_180_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_181_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_182_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_183_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_184_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_185_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_186_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_187_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_188_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_189_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_190_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_191_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_192_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_193_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_194_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_195_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_196_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_197_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_198_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_199_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_200_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_201_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_202_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_203_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_204_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_205_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_206_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_207_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_208_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_209_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_210_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_211_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_212_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_213_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_214_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_215_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_216_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_217_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_218_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_219_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_220_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_221_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_222_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_223_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_224_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_225_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_226_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_227_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_228_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_229_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_230_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_231_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_232_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_233_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_234_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_235_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_236_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_237_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_238_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_239_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_240_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_241_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_242_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_243_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_244_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_245_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_246_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_247_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_248_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_249_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_250_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_251_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_252_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_253_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_254_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_255_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/input_256_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/output_V_V' to 'axis' (register, both mode).
INFO: [RTGEN 206-500] Setting interface mode on port 'dense_large/w48_V' to 'ap_memory'.
INFO: [RTGEN 206-500] Setting interface mode on function 'dense_large' to 'ap_ctrl_none'.
WARNING: [HLS 200-631] Ignoring ap_ctrl_none interface for dense_large due to _dense_large with non-FIFO I/O
INFO: [RTGEN 206-100] Finished creating RTL model for 'dense_large'.
INFO: [HLS 200-111]  Elapsed time: 2.8 seconds; current allocated memory: 1.652 GB.
INFO: [HLS 200-111] Finished generating all RTL models Time (s): cpu = 00:11:23 ; elapsed = 00:11:42 . Memory (MB): peak = 2680.828 ; gain = 1892.289 ; free physical = 30307 ; free virtual = 241576
INFO: [VHDL 208-304] Generating VHDL RTL for dense_large with prefix layer48_.
INFO: [VLOG 209-307] Generating Verilog RTL for dense_large with prefix layer48_.
WARNING: [HLS 200-483] The 'export_design -evaluate verilog' command is deprecated and will be removed in a future release. Use 'export_design -flow impl -rtl verilog' as its replacement.
INFO: [IMPL 213-8] Exporting RTL as a Vivado IP.

****** Vivado v2019.1 (64-bit)
  **** SW Build 2552052 on Fri May 24 14:47:09 MDT 2019
  **** IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

source run_ippack.tcl -notrace
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository '/opt/local/Xilinx/Vivado/2019.1/data/ip'.
INFO: [Common 17-206] Exiting Vivado at Tue Aug 11 07:38:57 2020...
INFO: [IMPL 213-8] Starting RTL evaluation using Vivado ...

****** Vivado v2019.1 (64-bit)
  **** SW Build 2552052 on Fri May 24 14:47:09 MDT 2019
  **** IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

source run_vivado.tcl -notrace
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1700] Loaded user IP repository '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/ip'.
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository '/opt/local/Xilinx/Vivado/2019.1/data/ip'.
update_ip_catalog: Time (s): cpu = 00:00:02 ; elapsed = 00:00:07 . Memory (MB): peak = 1508.168 ; gain = 15.844 ; free physical = 29306 ; free virtual = 240618
Wrote  : </home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/bd_0.bd> 
Wrote  : </home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/bd_0.bd> 
VHDL Output written to : /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/synth/bd_0.v
VHDL Output written to : /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/sim/bd_0.v
VHDL Output written to : /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/hdl/bd_0_wrapper.v
Using BD top: bd_0_wrapper
INFO: [BD 41-1662] The design 'bd_0.bd' is already validated. Therefore parameter propagation will not be re-run.
VHDL Output written to : /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/synth/bd_0.v
VHDL Output written to : /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/sim/bd_0.v
VHDL Output written to : /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/hdl/bd_0_wrapper.v
INFO: [BD 41-1029] Generation completed for the IP Integrator block hls_inst .
Exporting to file /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/hw_handoff/bd_0.hwh
Generated Block Design Tcl file /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/hw_handoff/bd_0_bd.tcl
Generated Hardware Definition File /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/synth/bd_0.hwdef
[Tue Aug 11 07:39:20 2020] Launched bd_0_hls_inst_0_synth_1...
Run output will be captured here: /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/bd_0_hls_inst_0_synth_1/runme.log
[Tue Aug 11 07:39:21 2020] Launched synth_1...
Run output will be captured here: /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/synth_1/runme.log
[Tue Aug 11 07:39:21 2020] Waiting for synth_1 to finish...

*** Running vivado
    with args -log bd_0_wrapper.vds -m64 -product Vivado -mode batch -messageDb vivado.pb -notrace -source bd_0_wrapper.tcl


****** Vivado v2019.1 (64-bit)
  **** SW Build 2552052 on Fri May 24 14:47:09 MDT 2019
  **** IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

source bd_0_wrapper.tcl -notrace
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1700] Loaded user IP repository '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/ip'.
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository '/opt/local/Xilinx/Vivado/2019.1/data/ip'.
update_ip_catalog: Time (s): cpu = 00:00:02 ; elapsed = 00:00:06 . Memory (MB): peak = 1505.258 ; gain = 12.875 ; free physical = 35859 ; free virtual = 247961
Command: synth_design -top bd_0_wrapper -part xczu19eg-ffvc1760-2-i -mode out_of_context
Starting synth_design
Attempting to get a license for feature 'Synthesis' and/or device 'xczu19eg'
INFO: [Common 17-349] Got license for feature 'Synthesis' and/or device 'xczu19eg'
INFO: [Device 21-403] Loading part xczu19eg-ffvc1760-2-i
INFO: Launching helper process for spawning children vivado processes
INFO: Helper process launched with PID 35130 
---------------------------------------------------------------------------------
Starting RTL Elaboration : Time (s): cpu = 00:00:02 ; elapsed = 00:00:03 . Memory (MB): peak = 2603.809 ; gain = 0.000 ; free physical = 34819 ; free virtual = 246921
---------------------------------------------------------------------------------
INFO: [Synth 8-6157] synthesizing module 'bd_0_wrapper' [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/hdl/bd_0_wrapper.v:12]
INFO: [Synth 8-6157] synthesizing module 'bd_0' [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/synth/bd_0.v:13]
INFO: [Synth 8-6157] synthesizing module 'bd_0_hls_inst_0' [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/synth_1/.Xil/Vivado-35093-correlator3.fnal.gov/realtime/bd_0_hls_inst_0_stub.v:6]
INFO: [Synth 8-6155] done synthesizing module 'bd_0_hls_inst_0' (1#1) [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/synth_1/.Xil/Vivado-35093-correlator3.fnal.gov/realtime/bd_0_hls_inst_0_stub.v:6]
INFO: [Synth 8-6155] done synthesizing module 'bd_0' (2#1) [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/synth/bd_0.v:13]
INFO: [Synth 8-6155] done synthesizing module 'bd_0_wrapper' (3#1) [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/hdl/bd_0_wrapper.v:12]
---------------------------------------------------------------------------------
Finished RTL Elaboration : Time (s): cpu = 00:00:03 ; elapsed = 00:00:05 . Memory (MB): peak = 2603.809 ; gain = 0.000 ; free physical = 34840 ; free virtual = 246942
---------------------------------------------------------------------------------

Report Check Netlist: 
+------+------------------+-------+---------+-------+------------------+
|      |Item              |Errors |Warnings |Status |Description       |
+------+------------------+-------+---------+-------+------------------+
|1     |multi_driven_nets |      0|        0|Passed |Multi driven nets |
+------+------------------+-------+---------+-------+------------------+
---------------------------------------------------------------------------------
Start Handling Custom Attributes
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Handling Custom Attributes : Time (s): cpu = 00:00:03 ; elapsed = 00:00:05 . Memory (MB): peak = 2603.809 ; gain = 0.000 ; free physical = 34838 ; free virtual = 246941
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished RTL Optimization Phase 1 : Time (s): cpu = 00:00:03 ; elapsed = 00:00:05 . Memory (MB): peak = 2603.809 ; gain = 0.000 ; free physical = 34838 ; free virtual = 246941
---------------------------------------------------------------------------------
INFO: [Project 1-570] Preparing netlist for logic optimization

Processing XDC Constraints
Initializing timing engine
Parsing XDC File [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/ip/bd_0_hls_inst_0/bd_0_hls_inst_0/bd_0_hls_inst_0_in_context.xdc] for cell 'bd_0_i/hls_inst'
Finished Parsing XDC File [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/ip/bd_0_hls_inst_0/bd_0_hls_inst_0/bd_0_hls_inst_0_in_context.xdc] for cell 'bd_0_i/hls_inst'
Parsing XDC File [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/layer48_dense_large.xdc]
Finished Parsing XDC File [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/layer48_dense_large.xdc]
Parsing XDC File [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/synth_1/dont_touch.xdc]
Finished Parsing XDC File [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/synth_1/dont_touch.xdc]
Completed Processing XDC Constraints

Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 2718.398 ; gain = 0.000 ; free physical = 34720 ; free virtual = 246823
INFO: [Project 1-111] Unisim Transformation Summary:
No Unisim elements were transformed.

Constraint Validation Runtime : Time (s): cpu = 00:00:00.14 ; elapsed = 00:00:00.09 . Memory (MB): peak = 2718.398 ; gain = 0.000 ; free physical = 34719 ; free virtual = 246822
---------------------------------------------------------------------------------
Finished Constraint Validation : Time (s): cpu = 00:00:11 ; elapsed = 00:00:19 . Memory (MB): peak = 2718.398 ; gain = 114.590 ; free physical = 34813 ; free virtual = 246916
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Loading Part and Timing Information
---------------------------------------------------------------------------------
Loading part: xczu19eg-ffvc1760-2-i
INFO: [Synth 8-6742] Reading net delay rules and data
---------------------------------------------------------------------------------
Finished Loading Part and Timing Information : Time (s): cpu = 00:00:11 ; elapsed = 00:00:19 . Memory (MB): peak = 2718.398 ; gain = 114.590 ; free physical = 34814 ; free virtual = 246917
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Applying 'set_property' XDC Constraints
---------------------------------------------------------------------------------
Applied set_property DONT_TOUCH = true for bd_0_i. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for bd_0_i/hls_inst. (constraint file  auto generated constraint, line ).
---------------------------------------------------------------------------------
Finished applying 'set_property' XDC Constraints : Time (s): cpu = 00:00:11 ; elapsed = 00:00:19 . Memory (MB): peak = 2718.398 ; gain = 114.590 ; free physical = 34814 ; free virtual = 246917
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished RTL Optimization Phase 2 : Time (s): cpu = 00:00:11 ; elapsed = 00:00:20 . Memory (MB): peak = 2718.398 ; gain = 114.590 ; free physical = 34816 ; free virtual = 246920
---------------------------------------------------------------------------------

Report RTL Partitions: 
+-+--------------+------------+----------+
| |RTL Partition |Replication |Instances |
+-+--------------+------------+----------+
+-+--------------+------------+----------+
---------------------------------------------------------------------------------
Start RTL Component Statistics 
---------------------------------------------------------------------------------
Detailed RTL Component Info : 
---------------------------------------------------------------------------------
Finished RTL Component Statistics 
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start RTL Hierarchical Component Statistics 
---------------------------------------------------------------------------------
Hierarchical RTL Component report 
---------------------------------------------------------------------------------
Finished RTL Hierarchical Component Statistics
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Part Resource Summary
---------------------------------------------------------------------------------
Part Resources:
DSPs: 1968 (col length:264)
BRAMs: 1968 (col length: RAMB18 264 RAMB36 132)
---------------------------------------------------------------------------------
Finished Part Resource Summary
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Cross Boundary and Area Optimization
---------------------------------------------------------------------------------
Warning: Parallel synthesis criteria is not met 
---------------------------------------------------------------------------------
Finished Cross Boundary and Area Optimization : Time (s): cpu = 00:00:11 ; elapsed = 00:00:20 . Memory (MB): peak = 2718.398 ; gain = 114.590 ; free physical = 34802 ; free virtual = 246908
---------------------------------------------------------------------------------

Report RTL Partitions: 
+-+--------------+------------+----------+
| |RTL Partition |Replication |Instances |
+-+--------------+------------+----------+
+-+--------------+------------+----------+
---------------------------------------------------------------------------------
Start Applying XDC Timing Constraints
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Applying XDC Timing Constraints : Time (s): cpu = 00:00:31 ; elapsed = 00:01:30 . Memory (MB): peak = 3178.281 ; gain = 574.473 ; free physical = 34010 ; free virtual = 246045
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Timing Optimization
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Timing Optimization : Time (s): cpu = 00:00:31 ; elapsed = 00:01:30 . Memory (MB): peak = 3178.281 ; gain = 574.473 ; free physical = 34009 ; free virtual = 246044
---------------------------------------------------------------------------------

Report RTL Partitions: 
+-+--------------+------------+----------+
| |RTL Partition |Replication |Instances |
+-+--------------+------------+----------+
+-+--------------+------------+----------+
---------------------------------------------------------------------------------
Start Technology Mapping
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Technology Mapping : Time (s): cpu = 00:00:31 ; elapsed = 00:01:30 . Memory (MB): peak = 3190.895 ; gain = 587.086 ; free physical = 34007 ; free virtual = 246042
---------------------------------------------------------------------------------

Report RTL Partitions: 
+-+--------------+------------+----------+
| |RTL Partition |Replication |Instances |
+-+--------------+------------+----------+
+-+--------------+------------+----------+
---------------------------------------------------------------------------------
Start IO Insertion
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Flattening Before IO Insertion
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Flattening Before IO Insertion
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Final Netlist Cleanup
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Final Netlist Cleanup
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished IO Insertion : Time (s): cpu = 00:00:32 ; elapsed = 00:01:31 . Memory (MB): peak = 3204.773 ; gain = 600.965 ; free physical = 34006 ; free virtual = 246041
---------------------------------------------------------------------------------

Report Check Netlist: 
+------+------------------+-------+---------+-------+------------------+
|      |Item              |Errors |Warnings |Status |Description       |
+------+------------------+-------+---------+-------+------------------+
|1     |multi_driven_nets |      0|        0|Passed |Multi driven nets |
+------+------------------+-------+---------+-------+------------------+
---------------------------------------------------------------------------------
Start Renaming Generated Instances
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Renaming Generated Instances : Time (s): cpu = 00:00:32 ; elapsed = 00:01:31 . Memory (MB): peak = 3204.773 ; gain = 600.965 ; free physical = 34006 ; free virtual = 246041
---------------------------------------------------------------------------------

Report RTL Partitions: 
+-+--------------+------------+----------+
| |RTL Partition |Replication |Instances |
+-+--------------+------------+----------+
+-+--------------+------------+----------+
---------------------------------------------------------------------------------
Start Rebuilding User Hierarchy
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Rebuilding User Hierarchy : Time (s): cpu = 00:00:32 ; elapsed = 00:01:31 . Memory (MB): peak = 3204.773 ; gain = 600.965 ; free physical = 34006 ; free virtual = 246041
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Renaming Generated Ports
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Renaming Generated Ports : Time (s): cpu = 00:00:32 ; elapsed = 00:01:31 . Memory (MB): peak = 3204.773 ; gain = 600.965 ; free physical = 34006 ; free virtual = 246041
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Handling Custom Attributes
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Handling Custom Attributes : Time (s): cpu = 00:00:32 ; elapsed = 00:01:31 . Memory (MB): peak = 3204.773 ; gain = 600.965 ; free physical = 34006 ; free virtual = 246041
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Renaming Generated Nets
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Renaming Generated Nets : Time (s): cpu = 00:00:32 ; elapsed = 00:01:31 . Memory (MB): peak = 3204.773 ; gain = 600.965 ; free physical = 34006 ; free virtual = 246041
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Writing Synthesis Report
---------------------------------------------------------------------------------

Report BlackBoxes: 
+------+----------------+----------+
|      |BlackBox name   |Instances |
+------+----------------+----------+
|1     |bd_0_hls_inst_0 |         1|
+------+----------------+----------+

Report Cell Usage: 
+------+----------------+------+
|      |Cell            |Count |
+------+----------------+------+
|1     |bd_0_hls_inst_0 |     1|
+------+----------------+------+

Report Instance Areas: 
+------+---------+-------+------+
|      |Instance |Module |Cells |
+------+---------+-------+------+
|1     |top      |       |   342|
|2     |  bd_0_i |bd_0   |   342|
+------+---------+-------+------+
---------------------------------------------------------------------------------
Finished Writing Synthesis Report : Time (s): cpu = 00:00:32 ; elapsed = 00:01:31 . Memory (MB): peak = 3204.773 ; gain = 600.965 ; free physical = 34006 ; free virtual = 246041
---------------------------------------------------------------------------------
Synthesis finished with 0 errors, 0 critical warnings and 0 warnings.
Synthesis Optimization Runtime : Time (s): cpu = 00:00:26 ; elapsed = 00:01:21 . Memory (MB): peak = 3204.773 ; gain = 486.375 ; free physical = 34046 ; free virtual = 246081
Synthesis Optimization Complete : Time (s): cpu = 00:00:32 ; elapsed = 00:01:31 . Memory (MB): peak = 3204.777 ; gain = 600.965 ; free physical = 34046 ; free virtual = 246081
INFO: [Project 1-571] Translating synthesized netlist
INFO: [Project 1-570] Preparing netlist for logic optimization
INFO: [Opt 31-138] Pushed 0 inverter(s) to 0 load pin(s).
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 3256.398 ; gain = 0.000 ; free physical = 33966 ; free virtual = 246001
INFO: [Project 1-111] Unisim Transformation Summary:
No Unisim elements were transformed.

INFO: [Common 17-83] Releasing license: Synthesis
19 Infos, 0 Warnings, 0 Critical Warnings and 0 Errors encountered.
synth_design completed successfully
synth_design: Time (s): cpu = 00:00:43 ; elapsed = 00:02:01 . Memory (MB): peak = 3256.398 ; gain = 1742.207 ; free physical = 34055 ; free virtual = 246090
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 3256.398 ; gain = 0.000 ; free physical = 34055 ; free virtual = 246090
WARNING: [Constraints 18-5210] No constraints selected for write.
Resolution: This message can indicate that there are no constraints for the design, or it can indicate that the used_in flags are set such that the constraints are ignored. This later case is used when running synth_design to not write synthesis constraints to the resulting checkpoint. Instead, project constraints are read when the synthesized design is opened.
INFO: [Common 17-1381] The checkpoint '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/synth_1/bd_0_wrapper.dcp' has been generated.
INFO: [runtcl-4] Executing : report_utilization -file bd_0_wrapper_utilization_synth.rpt -pb bd_0_wrapper_utilization_synth.pb
INFO: [Common 17-206] Exiting Vivado at Tue Aug 11 07:51:53 2020...
[Tue Aug 11 07:51:54 2020] synth_1 finished
wait_on_run: Time (s): cpu = 00:08:14 ; elapsed = 00:12:33 . Memory (MB): peak = 1870.809 ; gain = 0.000 ; free physical = 35920 ; free virtual = 247952
Design is defaulting to impl run constrset: constrs_1
Design is defaulting to synth run part: xczu19eg-ffvc1760-2-i
INFO: [Device 21-403] Loading part xczu19eg-ffvc1760-2-i
INFO: [Project 1-454] Reading design checkpoint '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.srcs/sources_1/bd/bd_0/ip/bd_0_hls_inst_0/bd_0_hls_inst_0.dcp' for cell 'bd_0_i/hls_inst'
INFO: [Netlist 29-17] Analyzing 2919 Unisim elements for replacement
INFO: [Netlist 29-28] Unisim Transformation completed in 0 CPU seconds
INFO: [Project 1-479] Netlist was created with Vivado 2019.1
INFO: [Project 1-570] Preparing netlist for logic optimization
Parsing XDC File [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/layer48_dense_large.xdc]
Finished Parsing XDC File [/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/layer48_dense_large.xdc]
INFO: [Opt 31-138] Pushed 0 inverter(s) to 0 load pin(s).
Netlist sorting complete. Time (s): cpu = 00:00:00.01 ; elapsed = 00:00:00 . Memory (MB): peak = 2930.410 ; gain = 0.000 ; free physical = 34721 ; free virtual = 246753
INFO: [Project 1-111] Unisim Transformation Summary:
  A total of 1 instances were transformed.
  DSP48E2 => DSP48E2 (DSP_ALU, DSP_A_B_DATA, DSP_C_DATA, DSP_MULTIPLIER, DSP_M_DATA, DSP_OUTPUT, DSP_PREADD_DATA, DSP_PREADD): 1 instances

open_run: Time (s): cpu = 00:00:23 ; elapsed = 00:00:47 . Memory (MB): peak = 2930.410 ; gain = 1059.602 ; free physical = 34721 ; free virtual = 246753
Running report: report_utilization -file ./report/layer48_dense_large_utilization_synth.rpt
Contents of report file './report/layer48_dense_large_utilization_synth.rpt' is as follows:
Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
---------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2019.1 (lin64) Build 2552052 Fri May 24 14:47:09 MDT 2019
| Date         : Tue Aug 11 07:52:42 2020
| Host         : correlator3.fnal.gov running 64-bit Scientific Linux release 7.8 (Nitrogen)
| Command      : report_utilization -file ./report/layer48_dense_large_utilization_synth.rpt
| Design       : bd_0_wrapper
| Device       : xczu19egffvc1760-2
| Design State : Synthesized
---------------------------------------------------------------------------------------------

Utilization Design Information

Table of Contents
-----------------
1. CLB Logic
1.1 Summary of Registers by Type
2. BLOCKRAM
3. ARITHMETIC
4. I/O
5. CLOCK
6. ADVANCED
7. CONFIGURATION
8. Primitives
9. Black Boxes
10. Instantiated Netlists

1. CLB Logic
------------

+-------------------------+-------+-------+-----------+-------+
|        Site Type        |  Used | Fixed | Available | Util% |
+-------------------------+-------+-------+-----------+-------+
| CLB LUTs*               | 39802 |     0 |    522720 |  7.61 |
|   LUT as Logic          | 39802 |     0 |    522720 |  7.61 |
|   LUT as Memory         |     0 |     0 |    161280 |  0.00 |
| CLB Registers           | 47773 |     0 |   1045440 |  4.57 |
|   Register as Flip Flop | 47773 |     0 |   1045440 |  4.57 |
|   Register as Latch     |     0 |     0 |   1045440 |  0.00 |
| CARRY8                  |  1542 |     0 |     65340 |  2.36 |
| F7 Muxes                |  1024 |     0 |    261360 |  0.39 |
| F8 Muxes                |   352 |     0 |    130680 |  0.27 |
| F9 Muxes                |     0 |     0 |     65340 |  0.00 |
+-------------------------+-------+-------+-----------+-------+
* Warning! The Final LUT count, after physical optimizations and full implementation, is typically lower. Run opt_design after synthesis, if not already completed, for a more realistic count.


1.1 Summary of Registers by Type
--------------------------------

+-------+--------------+-------------+--------------+
| Total | Clock Enable | Synchronous | Asynchronous |
+-------+--------------+-------------+--------------+
| 0     |            _ |           - |            - |
| 0     |            _ |           - |          Set |
| 0     |            _ |           - |        Reset |
| 0     |            _ |         Set |            - |
| 0     |            _ |       Reset |            - |
| 0     |          Yes |           - |            - |
| 0     |          Yes |           - |          Set |
| 0     |          Yes |           - |        Reset |
| 3     |          Yes |         Set |            - |
| 47770 |          Yes |       Reset |            - |
+-------+--------------+-------------+--------------+


2. BLOCKRAM
-----------

+----------------+------+-------+-----------+-------+
|    Site Type   | Used | Fixed | Available | Util% |
+----------------+------+-------+-----------+-------+
| Block RAM Tile |    0 |     0 |       984 |  0.00 |
|   RAMB36/FIFO* |    0 |     0 |       984 |  0.00 |
|   RAMB18       |    0 |     0 |      1968 |  0.00 |
| URAM           |    0 |     0 |       128 |  0.00 |
+----------------+------+-------+-----------+-------+
* Note: Each Block RAM Tile only has one FIFO logic available and therefore can accommodate only one FIFO36E2 or one FIFO18E2. However, if a FIFO18E2 occupies a Block RAM Tile, that tile can still accommodate a RAMB18E2


3. ARITHMETIC
-------------

+----------------+------+-------+-----------+-------+
|    Site Type   | Used | Fixed | Available | Util% |
+----------------+------+-------+-----------+-------+
| DSPs           |    1 |     0 |      1968 |  0.05 |
|   DSP48E2 only |    1 |       |           |       |
+----------------+------+-------+-----------+-------+


4. I/O
------

+------------+------+-------+-----------+-------+
|  Site Type | Used | Fixed | Available | Util% |
+------------+------+-------+-----------+-------+
| Bonded IOB |    0 |     0 |       512 |  0.00 |
+------------+------+-------+-----------+-------+


5. CLOCK
--------

+----------------------+------+-------+-----------+-------+
|       Site Type      | Used | Fixed | Available | Util% |
+----------------------+------+-------+-----------+-------+
| GLOBAL CLOCK BUFFERs |    0 |     0 |       940 |  0.00 |
|   BUFGCE             |    0 |     0 |       280 |  0.00 |
|   BUFGCE_DIV         |    0 |     0 |        44 |  0.00 |
|   BUFG_GT            |    0 |     0 |       456 |  0.00 |
|   BUFG_PS            |    0 |     0 |        72 |  0.00 |
|   BUFGCTRL*          |    0 |     0 |        88 |  0.00 |
| PLL                  |    0 |     0 |        22 |  0.00 |
| MMCM                 |    0 |     0 |        11 |  0.00 |
+----------------------+------+-------+-----------+-------+
* Note: Each used BUFGCTRL counts as two GLOBAL CLOCK BUFFERs. This table does not include global clocking resources, only buffer cell usage. See the Clock Utilization Report (report_clock_utilization) for detailed accounting of global clocking resource availability.


6. ADVANCED
-----------

+-----------------+------+-------+-----------+-------+
|    Site Type    | Used | Fixed | Available | Util% |
+-----------------+------+-------+-----------+-------+
| CMACE4          |    0 |     0 |         4 |  0.00 |
| GTHE4_CHANNEL   |    0 |     0 |        32 |  0.00 |
| GTHE4_COMMON    |    0 |     0 |         8 |  0.00 |
| GTYE4_CHANNEL   |    0 |     0 |        16 |  0.00 |
| GTYE4_COMMON    |    0 |     0 |         4 |  0.00 |
| ILKNE4          |    0 |     0 |         4 |  0.00 |
| OBUFDS_GTE4     |    0 |     0 |        24 |  0.00 |
| OBUFDS_GTE4_ADV |    0 |     0 |        24 |  0.00 |
| PCIE40E4        |    0 |     0 |         5 |  0.00 |
| PS8             |    0 |     0 |         1 |  0.00 |
| SYSMONE4        |    0 |     0 |         1 |  0.00 |
+-----------------+------+-------+-----------+-------+


7. CONFIGURATION
----------------

+-------------+------+-------+-----------+-------+
|  Site Type  | Used | Fixed | Available | Util% |
+-------------+------+-------+-----------+-------+
| BSCANE2     |    0 |     0 |         4 |  0.00 |
| DNA_PORTE2  |    0 |     0 |         1 |  0.00 |
| EFUSE_USR   |    0 |     0 |         1 |  0.00 |
| FRAME_ECCE4 |    0 |     0 |         1 |  0.00 |
| ICAPE3      |    0 |     0 |         2 |  0.00 |
| MASTER_JTAG |    0 |     0 |         1 |  0.00 |
| STARTUPE3   |    0 |     0 |         1 |  0.00 |
+-------------+------+-------+-----------+-------+


8. Primitives
-------------

+----------+-------+---------------------+
| Ref Name |  Used | Functional Category |
+----------+-------+---------------------+
| FDRE     | 47770 |            Register |
| LUT3     | 25926 |                 CLB |
| LUT6     | 12517 |                 CLB |
| LUT5     |  5521 |                 CLB |
| LUT4     |  3930 |                 CLB |
| CARRY8   |  1542 |                 CLB |
| MUXF7    |  1024 |                 CLB |
| LUT2     |   757 |                 CLB |
| MUXF8    |   352 |                 CLB |
| FDSE     |     3 |            Register |
| LUT1     |     1 |                 CLB |
| DSP48E2  |     1 |          Arithmetic |
+----------+-------+---------------------+


9. Black Boxes
--------------

+----------+------+
| Ref Name | Used |
+----------+------+


10. Instantiated Netlists
-------------------------

+-----------------+------+
|     Ref Name    | Used |
+-----------------+------+
| bd_0_hls_inst_0 |    1 |
+-----------------+------+



Running report: report_timing_summary -file ./report/layer48_dense_large_timing_synth.rpt
INFO: [Timing 38-35] Done setting XDC timing constraints.
INFO: [Timing 38-91] UpdateTimingParams: Speed grade: -2, Temperature grade: I, Delay Type: min_max.
INFO: [Timing 38-191] Multithreading enabled for timing update using a maximum of 8 CPUs
WARNING: [Timing 38-242] The property HD.CLK_SRC of clock port "ap_clk" is not set. In out-of-context mode, this prevents timing estimation for clock delay/skew
Resolution: Set the HD.CLK_SRC property of the out-of-context port to the location of the clock buffer instance in the top-level design
report_timing_summary: Time (s): cpu = 00:00:52 ; elapsed = 00:01:32 . Memory (MB): peak = 4759.258 ; gain = 1828.848 ; free physical = 33064 ; free virtual = 245126
Contents of report file './report/layer48_dense_large_timing_synth.rpt' is as follows:
Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
--------------------------------------------------------------------------------------------------
| Tool Version      : Vivado v.2019.1 (lin64) Build 2552052 Fri May 24 14:47:09 MDT 2019
| Date              : Tue Aug 11 07:54:13 2020
| Host              : correlator3.fnal.gov running 64-bit Scientific Linux release 7.8 (Nitrogen)
| Command           : report_timing_summary -file ./report/layer48_dense_large_timing_synth.rpt
| Design            : bd_0_wrapper
| Device            : xczu19eg-ffvc1760
| Speed File        : -2  PRODUCTION 1.25 05-09-2019
| Temperature Grade : I
--------------------------------------------------------------------------------------------------

Timing Summary Report

------------------------------------------------------------------------------------------------
| Timer Settings
| --------------
------------------------------------------------------------------------------------------------

  Enable Multi Corner Analysis               :  Yes
  Enable Pessimism Removal                   :  Yes
  Pessimism Removal Resolution               :  Nearest Common Node
  Enable Input Delay Default Clock           :  No
  Enable Preset / Clear Arcs                 :  No
  Disable Flight Delays                      :  No
  Ignore I/O Paths                           :  No
  Timing Early Launch at Borrowing Latches   :  No
  Borrow Time for Max Delay Exceptions       :  Yes

  Corner  Analyze    Analyze    
  Name    Max Paths  Min Paths  
  ------  ---------  ---------  
  Slow    Yes        Yes        
  Fast    Yes        Yes        



check_timing report

Table of Contents
-----------------
1. checking no_clock
2. checking constant_clock
3. checking pulse_width_clock
4. checking unconstrained_internal_endpoints
5. checking no_input_delay
6. checking no_output_delay
7. checking multiple_clock
8. checking generated_clocks
9. checking loops
10. checking partial_input_delay
11. checking partial_output_delay
12. checking latch_loops

1. checking no_clock
--------------------
 There are 0 register/latch pins with no clock.


2. checking constant_clock
--------------------------
 There are 0 register/latch pins with constant_clock.


3. checking pulse_width_clock
-----------------------------
 There are 0 register/latch pins which need pulse_width check


4. checking unconstrained_internal_endpoints
--------------------------------------------
 There are 0 pins that are not constrained for maximum delay.

 There are 0 pins that are not constrained for maximum delay due to constant clock.


5. checking no_input_delay
--------------------------
 There are 4387 input ports with no input delay specified. (HIGH)

 There are 0 input ports with no input delay but user has a false path constraint.


6. checking no_output_delay
---------------------------
 There are 291 ports with no output delay specified. (HIGH)

 There are 0 ports with no output delay but user has a false path constraint

 There are 0 ports with no output delay but with a timing clock defined on it or propagating through it


7. checking multiple_clock
--------------------------
 There are 0 register/latch pins with multiple clocks.


8. checking generated_clocks
----------------------------
 There are 0 generated clocks that are not connected to a clock source.


9. checking loops
-----------------
 There are 0 combinational loops in the design.


10. checking partial_input_delay
--------------------------------
 There are 0 input ports with partial input delay specified.


11. checking partial_output_delay
---------------------------------
 There are 0 ports with partial output delay specified.


12. checking latch_loops
------------------------
 There are 0 combinational latch loops in the design through latch input



------------------------------------------------------------------------------------------------
| Design Timing Summary
| ---------------------
------------------------------------------------------------------------------------------------

    WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints     WPWS(ns)     TPWS(ns)  TPWS Failing Endpoints  TPWS Total Endpoints  
    -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------     --------     --------  ----------------------  --------------------  
      1.053        0.000                      0                85253        0.069        0.000                      0                85253        1.725        0.000                       0                 47774  


All user specified timing constraints are met.


------------------------------------------------------------------------------------------------
| Clock Summary
| -------------
------------------------------------------------------------------------------------------------

Clock   Waveform(ns)         Period(ns)      Frequency(MHz)
-----   ------------         ----------      --------------
ap_clk  {0.000 2.000}        4.000           250.000         


------------------------------------------------------------------------------------------------
| Intra Clock Table
| -----------------
------------------------------------------------------------------------------------------------

Clock             WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints     WPWS(ns)     TPWS(ns)  TPWS Failing Endpoints  TPWS Total Endpoints  
-----             -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------     --------     --------  ----------------------  --------------------  
ap_clk              1.053        0.000                      0                85253        0.069        0.000                      0                85253        1.725        0.000                       0                 47774  


------------------------------------------------------------------------------------------------
| Inter Clock Table
| -----------------
------------------------------------------------------------------------------------------------

From Clock    To Clock          WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints  
----------    --------          -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------  


------------------------------------------------------------------------------------------------
| Other Path Groups Table
| -----------------------
------------------------------------------------------------------------------------------------

Path Group    From Clock    To Clock          WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints  
----------    ----------    --------          -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------  


------------------------------------------------------------------------------------------------
| Timing Details
| --------------
------------------------------------------------------------------------------------------------


---------------------------------------------------------------------------------------------------
From Clock:  ap_clk
  To Clock:  ap_clk

Setup :            0  Failing Endpoints,  Worst Slack        1.053ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.069ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        1.725ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             1.053ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/trunc_ln1_reg_217287_pp0_iter2_reg_reg[4]/C
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/res_V_V_1_payload_A_reg[12]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        2.937ns  (logic 0.826ns (28.124%)  route 2.111ns (71.876%))
  Logic Levels:           12  (CARRY8=2 LUT3=2 LUT5=1 LUT6=7)
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47778, unset)        0.000     0.000    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
                         FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/trunc_ln1_reg_217287_pp0_iter2_reg_reg[4]/C
  -------------------------------------------------------------------    -------------------
                         FDRE (Prop_FDRE_C_Q)         0.079     0.079 f  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/trunc_ln1_reg_217287_pp0_iter2_reg_reg[4]/Q
                         net (fo=32, unplaced)        0.214     0.293    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/trunc_ln1_reg_217287_pp0_iter2_reg[4]
                         LUT6 (Prop_LUT6_I0_O)        0.149     0.442 f  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/res_2_V_write_assig_reg_9835[0]_i_3/O
                         net (fo=156, unplaced)       0.281     0.723    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/res_2_V_write_assig_reg_9835[0]_i_3_n_0
                         LUT5 (Prop_LUT5_I4_O)        0.035     0.758 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/res_0_V_write_assig_reg_9863[0]_i_2/O
                         net (fo=49, unplaced)        0.254     1.012    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_0_V_1_phi_fu_210785_p5141
                         LUT3 (Prop_LUT3_I1_O)        0.035     1.047 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[7]_i_144/O
                         net (fo=1, unplaced)         0.016     1.063    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[7]_i_144_n_0
                         CARRY8 (Prop_CARRY8_S[0]_CO[7])
                                                      0.197     1.260 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A_reg[7]_i_136/CO[7]
                         net (fo=1, unplaced)         0.005     1.265    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A_reg[7]_i_136_n_0
                         CARRY8 (Prop_CARRY8_CI_O[4])
                                                      0.086     1.351 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A_reg[8]_i_244/O[4]
                         net (fo=1, unplaced)         0.183     1.534    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/acc_0_V_fu_212906_p2[12]
                         LUT3 (Prop_LUT3_I0_O)        0.035     1.569 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_135/O
                         net (fo=1, unplaced)         0.185     1.754    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/grp_dense_large_rf_gt_ni_fu_2100_ap_return_0[12]
                         LUT6 (Prop_LUT6_I1_O)        0.035     1.789 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_101/O
                         net (fo=1, unplaced)         0.185     1.974    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_101_n_0
                         LUT6 (Prop_LUT6_I2_O)        0.035     2.009 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_79/O
                         net (fo=1, unplaced)         0.185     2.194    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_79_n_0
                         LUT6 (Prop_LUT6_I2_O)        0.035     2.229 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_30/O
                         net (fo=1, unplaced)         0.185     2.414    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_30_n_0
                         LUT6 (Prop_LUT6_I2_O)        0.035     2.449 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_10/O
                         net (fo=1, unplaced)         0.185     2.634    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_10_n_0
                         LUT6 (Prop_LUT6_I2_O)        0.035     2.669 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_V_V_1_payload_A[12]_i_3/O
                         net (fo=1, unplaced)         0.185     2.854    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100_n_17
                         LUT6 (Prop_LUT6_I1_O)        0.035     2.889 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/res_V_V_1_payload_A[12]_i_1/O
                         net (fo=2, unplaced)         0.048     2.937    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/res_V_V_1_payload_A[12]_i_1_n_0
                         FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/res_V_V_1_payload_A_reg[12]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47778, unset)        0.000     4.000    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/ap_clk
                         FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/res_V_V_1_payload_A_reg[12]/C
                         clock pessimism              0.000     4.000    
                         clock uncertainty           -0.035     3.965    
                         FDRE (Setup_FDRE_C_D)        0.025     3.990    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/res_V_V_1_payload_A_reg[12]
  -------------------------------------------------------------------
                         required time                          3.990    
                         arrival time                          -2.937    
  -------------------------------------------------------------------
                         slack                                  1.053    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.069ns  (arrival time - required time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[0]/C
                            (rising edge-triggered cell FDSE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[3]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (ap_clk rise@0.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        0.115ns  (logic 0.053ns (46.087%)  route 0.062ns (53.913%))
  Logic Levels:           1  (LUT6=1)

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47778, unset)        0.000     0.000    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_clk
                         FDSE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[0]/C
  -------------------------------------------------------------------    -------------------
                         FDSE (Prop_FDSE_C_Q)         0.039     0.039 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[0]/Q
                         net (fo=2, unplaced)         0.046     0.085    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/Q[0]
                         LUT6 (Prop_LUT6_I3_O)        0.014     0.099 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/ap_CS_fsm[3]_i_1/O
                         net (fo=1, unplaced)         0.016     0.115    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_NS_fsm[3]
                         FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[3]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47778, unset)        0.000     0.000    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_clk
                         FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[3]/C
                         clock pessimism              0.000     0.000    
                         FDRE (Hold_FDRE_C_D)         0.046     0.046    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[3]
  -------------------------------------------------------------------
                         required time                         -0.046    
                         arrival time                           0.115    
  -------------------------------------------------------------------
                         slack                                  0.069    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         ap_clk
Waveform(ns):       { 0.000 2.000 }
Period(ns):         4.000
Sources:            { ap_clk }

Check Type        Corner  Lib Pin         Reference Pin  Required(ns)  Actual(ns)  Slack(ns)  Location  Pin
Min Period        n/a     DSP_OUTPUT/CLK  n/a            0.650         4.000       3.350                bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
Low Pulse Width   Slow    FDSE/C          n/a            0.275         2.000       1.725                bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[0]/C
High Pulse Width  Slow    FDSE/C          n/a            0.275         2.000       1.725                bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[0]/C




Netlist sorting complete. Time (s): cpu = 00:00:00.01 ; elapsed = 00:00:00.01 . Memory (MB): peak = 4759.258 ; gain = 0.000 ; free physical = 33064 ; free virtual = 245126
INFO: [Timing 38-480] Writing timing data to binary archive.
[Tue Aug 11 07:54:28 2020] Launched impl_1...
Run output will be captured here: /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/impl_1/runme.log
launch_runs: Time (s): cpu = 00:00:15 ; elapsed = 00:00:14 . Memory (MB): peak = 4791.277 ; gain = 32.020 ; free physical = 32987 ; free virtual = 245069
[Tue Aug 11 07:54:28 2020] Waiting for impl_1 to finish...

*** Running vivado
    with args -log bd_0_wrapper.vdi -applog -m64 -product Vivado -messageDb vivado.pb -mode batch -source bd_0_wrapper.tcl -notrace


****** Vivado v2019.1 (64-bit)
  **** SW Build 2552052 on Fri May 24 14:47:09 MDT 2019
  **** IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
    ** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.

source bd_0_wrapper.tcl -notrace
Command: open_checkpoint /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/impl_1/bd_0_wrapper.dcp

Starting open_checkpoint Task

Time (s): cpu = 00:00:00.04 ; elapsed = 00:00:00.13 . Memory (MB): peak = 1490.352 ; gain = 0.000 ; free physical = 32783 ; free virtual = 244866
INFO: [Device 21-403] Loading part xczu19eg-ffvc1760-2-i
INFO: [Netlist 29-17] Analyzing 2919 Unisim elements for replacement
INFO: [Netlist 29-28] Unisim Transformation completed in 0 CPU seconds
INFO: [Project 1-479] Netlist was created with Vivado 2019.1
INFO: [Project 1-570] Preparing netlist for logic optimization
INFO: [Timing 38-478] Restoring timing data from binary archive.
INFO: [Timing 38-479] Binary timing data restore complete.
INFO: [Project 1-856] Restoring constraints from binary archive.
INFO: [Project 1-853] Binary constraint restore complete.
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.01 . Memory (MB): peak = 3199.453 ; gain = 0.000 ; free physical = 31020 ; free virtual = 243135
INFO: [Project 1-111] Unisim Transformation Summary:
  A total of 1 instances were transformed.
  DSP48E2 => DSP48E2 (DSP_ALU, DSP_A_B_DATA, DSP_C_DATA, DSP_MULTIPLIER, DSP_M_DATA, DSP_OUTPUT, DSP_PREADD_DATA, DSP_PREADD): 1 instances

INFO: [Project 1-604] Checkpoint was created with Vivado v2019.1 (64-bit) build 2552052
open_checkpoint: Time (s): cpu = 00:00:25 ; elapsed = 00:01:06 . Memory (MB): peak = 3199.453 ; gain = 1709.105 ; free physical = 31019 ; free virtual = 243134
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1700] Loaded user IP repository '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/ip'.
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository '/opt/local/Xilinx/Vivado/2019.1/data/ip'.
Command: opt_design
Attempting to get a license for feature 'Implementation' and/or device 'xczu19eg'
INFO: [Common 17-349] Got license for feature 'Implementation' and/or device 'xczu19eg'
Running DRC as a precondition to command opt_design

Starting DRC Task
INFO: [DRC 23-27] Running DRC with 8 threads
INFO: [Project 1-461] DRC finished with 0 Errors
INFO: [Project 1-462] Please refer to the DRC report (report_drc) for more information.

Time (s): cpu = 00:00:04 ; elapsed = 00:00:07 . Memory (MB): peak = 3290.297 ; gain = 82.848 ; free physical = 30773 ; free virtual = 242888

Starting Cache Timing Information Task
Ending Cache Timing Information Task | Checksum: b0ed7c59

Time (s): cpu = 00:00:00.18 ; elapsed = 00:00:00.10 . Memory (MB): peak = 3290.297 ; gain = 0.000 ; free physical = 30749 ; free virtual = 242864

Starting Logic Optimization Task

Phase 1 Retarget
INFO: [Opt 31-138] Pushed 1 inverter(s) to 5925 load pin(s).
INFO: [Opt 31-49] Retargeted 0 cell(s).
Phase 1 Retarget | Checksum: 16a18ebbf

Time (s): cpu = 00:00:05 ; elapsed = 00:00:03 . Memory (MB): peak = 3358.293 ; gain = 24.016 ; free physical = 30738 ; free virtual = 242853
INFO: [Opt 31-389] Phase Retarget created 0 cells and removed 1 cells

Phase 2 Constant propagation
INFO: [Opt 31-138] Pushed 0 inverter(s) to 0 load pin(s).
Phase 2 Constant propagation | Checksum: 16a18ebbf

Time (s): cpu = 00:00:06 ; elapsed = 00:00:04 . Memory (MB): peak = 3358.293 ; gain = 24.016 ; free physical = 30735 ; free virtual = 242850
INFO: [Opt 31-389] Phase Constant propagation created 0 cells and removed 0 cells

Phase 3 Sweep
Phase 3 Sweep | Checksum: dbe9079c

Time (s): cpu = 00:00:07 ; elapsed = 00:00:05 . Memory (MB): peak = 3358.293 ; gain = 24.016 ; free physical = 30741 ; free virtual = 242856
INFO: [Opt 31-389] Phase Sweep created 0 cells and removed 0 cells

Phase 4 BUFG optimization
Phase 4 BUFG optimization | Checksum: dbe9079c

Time (s): cpu = 00:00:08 ; elapsed = 00:00:05 . Memory (MB): peak = 3358.293 ; gain = 24.016 ; free physical = 30710 ; free virtual = 242824
INFO: [Opt 31-662] Phase BUFG optimization created 0 cells of which 0 are BUFGs and removed 0 cells.

Phase 5 Shift Register Optimization
INFO: [Opt 31-1064] SRL Remap converted 0 SRLs to 0 registers and converted 0 registers of register chains to 0 SRLs
Phase 5 Shift Register Optimization | Checksum: dbe9079c

Time (s): cpu = 00:00:08 ; elapsed = 00:00:06 . Memory (MB): peak = 3358.293 ; gain = 24.016 ; free physical = 30699 ; free virtual = 242813
INFO: [Opt 31-389] Phase Shift Register Optimization created 0 cells and removed 0 cells

Phase 6 Post Processing Netlist
Phase 6 Post Processing Netlist | Checksum: dbe9079c

Time (s): cpu = 00:00:08 ; elapsed = 00:00:06 . Memory (MB): peak = 3358.293 ; gain = 24.016 ; free physical = 30694 ; free virtual = 242809
INFO: [Opt 31-389] Phase Post Processing Netlist created 0 cells and removed 0 cells
Opt_design Change Summary
=========================


-------------------------------------------------------------------------------------------------------------------------
|  Phase                        |  #Cells created  |  #Cells Removed  |  #Constrained objects preventing optimizations  |
-------------------------------------------------------------------------------------------------------------------------
|  Retarget                     |               0  |               1  |                                              0  |
|  Constant propagation         |               0  |               0  |                                              0  |
|  Sweep                        |               0  |               0  |                                              0  |
|  BUFG optimization            |               0  |               0  |                                              0  |
|  Shift Register Optimization  |               0  |               0  |                                              0  |
|  Post Processing Netlist      |               0  |               0  |                                              0  |
-------------------------------------------------------------------------------------------------------------------------



Starting Connectivity Check Task

Time (s): cpu = 00:00:00.14 ; elapsed = 00:00:00.14 . Memory (MB): peak = 3358.293 ; gain = 0.000 ; free physical = 30708 ; free virtual = 242823
Ending Logic Optimization Task | Checksum: 6fd693df

Time (s): cpu = 00:00:10 ; elapsed = 00:00:08 . Memory (MB): peak = 3358.293 ; gain = 24.016 ; free physical = 30646 ; free virtual = 242761

Starting Power Optimization Task
INFO: [Pwropt 34-132] Skipping clock gating for clocks with a period < 2.00 ns.
Ending Power Optimization Task | Checksum: 6fd693df

Time (s): cpu = 00:00:00.04 ; elapsed = 00:00:00.04 . Memory (MB): peak = 3358.293 ; gain = 0.000 ; free physical = 30639 ; free virtual = 242754

Starting Final Cleanup Task
Ending Final Cleanup Task | Checksum: 6fd693df

Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 3358.293 ; gain = 0.000 ; free physical = 30638 ; free virtual = 242753

Starting Netlist Obfuscation Task
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 3358.293 ; gain = 0.000 ; free physical = 30638 ; free virtual = 242753
Ending Netlist Obfuscation Task | Checksum: 6fd693df

Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 3358.293 ; gain = 0.000 ; free physical = 30638 ; free virtual = 242753
INFO: [Common 17-83] Releasing license: Implementation
30 Infos, 0 Warnings, 0 Critical Warnings and 0 Errors encountered.
opt_design completed successfully
opt_design: Time (s): cpu = 00:00:16 ; elapsed = 00:00:18 . Memory (MB): peak = 3358.293 ; gain = 158.840 ; free physical = 30637 ; free virtual = 242752
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 3358.293 ; gain = 0.000 ; free physical = 30635 ; free virtual = 242750
INFO: [Timing 38-35] Done setting XDC timing constraints.
INFO: [Timing 38-480] Writing timing data to binary archive.
INFO: [Common 17-1381] The checkpoint '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/impl_1/bd_0_wrapper_opt.dcp' has been generated.
write_checkpoint: Time (s): cpu = 00:00:18 ; elapsed = 00:00:14 . Memory (MB): peak = 3406.312 ; gain = 48.020 ; free physical = 30411 ; free virtual = 242543
INFO: [runtcl-4] Executing : report_drc -file bd_0_wrapper_drc_opted.rpt -pb bd_0_wrapper_drc_opted.pb -rpx bd_0_wrapper_drc_opted.rpx
Command: report_drc -file bd_0_wrapper_drc_opted.rpt -pb bd_0_wrapper_drc_opted.pb -rpx bd_0_wrapper_drc_opted.rpx
INFO: [IP_Flow 19-1839] IP Catalog is up to date.
INFO: [DRC 23-27] Running DRC with 8 threads
INFO: [Coretcl 2-168] The results of DRC are in file /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/impl_1/bd_0_wrapper_drc_opted.rpt.
report_drc completed successfully
report_drc: Time (s): cpu = 00:00:12 ; elapsed = 00:00:10 . Memory (MB): peak = 3535.449 ; gain = 129.137 ; free physical = 30248 ; free virtual = 242380
Command: place_design
Attempting to get a license for feature 'Implementation' and/or device 'xczu19eg'
INFO: [Common 17-349] Got license for feature 'Implementation' and/or device 'xczu19eg'
INFO: [DRC 23-27] Running DRC with 8 threads
INFO: [Vivado_Tcl 4-198] DRC finished with 0 Errors
INFO: [Vivado_Tcl 4-199] Please refer to the DRC report (report_drc) for more information.
Running DRC as a precondition to command place_design
INFO: [DRC 23-27] Running DRC with 8 threads
INFO: [Vivado_Tcl 4-198] DRC finished with 0 Errors
INFO: [Vivado_Tcl 4-199] Please refer to the DRC report (report_drc) for more information.

Starting Placer Task
INFO: [Place 30-611] Multithreading enabled for place_design using a maximum of 8 CPUs

Phase 1 Placer Initialization

Phase 1.1 Placer Initialization Netlist Sorting
Netlist sorting complete. Time (s): cpu = 00:00:00.01 ; elapsed = 00:00:00.01 . Memory (MB): peak = 3544.355 ; gain = 0.000 ; free physical = 29690 ; free virtual = 241823
Phase 1.1 Placer Initialization Netlist Sorting | Checksum: 57b3fb08

Time (s): cpu = 00:00:00.03 ; elapsed = 00:00:00.05 . Memory (MB): peak = 3544.355 ; gain = 0.000 ; free physical = 29690 ; free virtual = 241823
Netlist sorting complete. Time (s): cpu = 00:00:00.01 ; elapsed = 00:00:00 . Memory (MB): peak = 3544.355 ; gain = 0.000 ; free physical = 29676 ; free virtual = 241808

Phase 1.2 IO Placement/ Clock Placement/ Build Placer Device
Phase 1.2 IO Placement/ Clock Placement/ Build Placer Device | Checksum: 72360ff6

Time (s): cpu = 00:00:36 ; elapsed = 00:01:15 . Memory (MB): peak = 4644.176 ; gain = 1099.820 ; free physical = 28085 ; free virtual = 240218

Phase 1.3 Build Placer Netlist Model
Phase 1.3 Build Placer Netlist Model | Checksum: 8b0b39a5

Time (s): cpu = 00:00:56 ; elapsed = 00:01:27 . Memory (MB): peak = 4702.680 ; gain = 1158.324 ; free physical = 27887 ; free virtual = 240020

Phase 1.4 Constrain Clocks/Macros
Phase 1.4 Constrain Clocks/Macros | Checksum: 8b0b39a5

Time (s): cpu = 00:00:56 ; elapsed = 00:01:27 . Memory (MB): peak = 4702.680 ; gain = 1158.324 ; free physical = 27886 ; free virtual = 240019
Phase 1 Placer Initialization | Checksum: 8b0b39a5

Time (s): cpu = 00:00:57 ; elapsed = 00:01:27 . Memory (MB): peak = 4702.680 ; gain = 1158.324 ; free physical = 27889 ; free virtual = 240022

Phase 2 Global Placement

Phase 2.1 Floorplanning
Phase 2.1 Floorplanning | Checksum: 1592b86fc

Time (s): cpu = 00:01:39 ; elapsed = 00:01:47 . Memory (MB): peak = 4782.715 ; gain = 1238.359 ; free physical = 27730 ; free virtual = 239863

Phase 2.2 Global Placement Core

Phase 2.2.1 Physical Synthesis In Placer
INFO: [Physopt 32-76] Pass 1. Identified 23 candidate nets for fanout optimization.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter3_reg_rep__4_n_0. Replicated 7 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter2_reg_rep__3_n_0. Replicated 5 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter2_reg_rep__4_n_0. Replicated 6 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/icmp_ln217_reg_217292_pp0_iter2_reg_reg[0]_rep__4_n_0. Replicated 7 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter2. Replicated 5 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter2_reg_rep__0_n_0. Replicated 5 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter2_reg_rep__1_n_0. Replicated 6 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter2_reg_rep__2_n_0. Replicated 7 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter2_reg_rep_n_0. Replicated 6 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter2_reg_rep__5_n_0. Replicated 6 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter3_reg_rep__2_n_0. Replicated 5 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/p_0_in__0[1]. Replicated 6 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/icmp_ln217_reg_217292_pp0_iter2_reg_reg[0]_rep__0_n_0. Replicated 6 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/icmp_ln217_reg_217292_pp0_iter2_reg_reg[0]_rep_n_0. Replicated 7 times.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/p_0_in[0]. Replicated 6 times.
INFO: [Physopt 32-232] Optimized 15 nets. Created 90 new instances.
INFO: [Physopt 32-775] End 1 Pass. Optimized 15 nets or cells. Created 90 new cells, deleted 0 existing cell and moved 0 existing cell
Netlist sorting complete. Time (s): cpu = 00:00:00.33 ; elapsed = 00:00:00.34 . Memory (MB): peak = 4902.262 ; gain = 0.000 ; free physical = 29503 ; free virtual = 241637
INFO: [Physopt 32-457] Pass 1. Identified 1 candidate cell for DSP register optimization.
INFO: [Physopt 32-665] Processed cell bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p. 16 registers were pushed out.
INFO: [Physopt 32-775] End 2 Pass. Optimized 1 net or cell. Created 16 new cells, deleted 0 existing cell and moved 0 existing cell
Netlist sorting complete. Time (s): cpu = 00:00:00.08 ; elapsed = 00:00:00.08 . Memory (MB): peak = 4902.262 ; gain = 0.000 ; free physical = 30221 ; free virtual = 242355
INFO: [Physopt 32-677] No candidate cells for Shift Register optimization found in the design
INFO: [Physopt 32-775] End 1 Pass. Optimized 0 net or cell. Created 0 new cell, deleted 0 existing cell and moved 0 existing cell
INFO: [Physopt 32-526] No candidate cells for BRAM register optimization found in the design
INFO: [Physopt 32-775] End 1 Pass. Optimized 0 net or cell. Created 0 new cell, deleted 0 existing cell and moved 0 existing cell
INFO: [Physopt 32-949] No candidate nets found for HD net replication
INFO: [Physopt 32-775] End 1 Pass. Optimized 0 net or cell. Created 0 new cell, deleted 0 existing cell and moved 0 existing cell
Netlist sorting complete. Time (s): cpu = 00:00:00.01 ; elapsed = 00:00:00 . Memory (MB): peak = 4902.262 ; gain = 0.000 ; free physical = 30225 ; free virtual = 242359
INFO: [Physopt 32-76] Pass 1. Identified 8 candidate nets for fanout optimization.
INFO: [Physopt 32-81] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_enable_reg_pp0_iter1. Replicated 5 times.
INFO: [Physopt 32-232] Optimized 1 net. Created 5 new instances.
INFO: [Physopt 32-775] End 1 Pass. Optimized 1 net or cell. Created 5 new cells, deleted 0 existing cell and moved 0 existing cell
Netlist sorting complete. Time (s): cpu = 00:00:00.37 ; elapsed = 00:00:00.37 . Memory (MB): peak = 4902.262 ; gain = 0.000 ; free physical = 30228 ; free virtual = 242362
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.01 . Memory (MB): peak = 4902.262 ; gain = 0.000 ; free physical = 30228 ; free virtual = 242362

Summary of Physical Synthesis Optimizations
============================================


----------------------------------------------------------------------------------------------------------------------------------------
|  Optimization                  |  Added Cells  |  Removed Cells  |  Optimized Cells/Nets  |  Dont Touch  |  Iterations  |  Elapsed   |
----------------------------------------------------------------------------------------------------------------------------------------
|  Very High Fanout              |           90  |              0  |                    15  |           0  |           1  |  00:00:08  |
|  DSP Register                  |           16  |              0  |                     1  |           0  |           1  |  00:00:00  |
|  Shift Register                |            0  |              0  |                     0  |           0  |           1  |  00:00:00  |
|  BRAM Register                 |            0  |              0  |                     0  |           0  |           1  |  00:00:00  |
|  HD Interface Net Replication  |            0  |              0  |                     0  |           0  |           1  |  00:00:00  |
|  Fanout                        |            5  |              0  |                     1  |           0  |           1  |  00:00:00  |
|  Total                         |          111  |              0  |                    17  |           0  |           6  |  00:00:08  |
----------------------------------------------------------------------------------------------------------------------------------------


Phase 2.2.1 Physical Synthesis In Placer | Checksum: 158e5ff21

Time (s): cpu = 00:03:41 ; elapsed = 00:02:30 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32173 ; free virtual = 244307
Phase 2.2 Global Placement Core | Checksum: 18e8f44b7

Time (s): cpu = 00:03:45 ; elapsed = 00:02:31 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32166 ; free virtual = 244300
Phase 2 Global Placement | Checksum: 18e8f44b7

Time (s): cpu = 00:03:45 ; elapsed = 00:02:31 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32198 ; free virtual = 244332

Phase 3 Detail Placement

Phase 3.1 Commit Multi Column Macros
Phase 3.1 Commit Multi Column Macros | Checksum: 1cf8f22e2

Time (s): cpu = 00:03:49 ; elapsed = 00:02:33 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32195 ; free virtual = 244329

Phase 3.2 Commit Most Macros & LUTRAMs
Phase 3.2 Commit Most Macros & LUTRAMs | Checksum: 1281a356d

Time (s): cpu = 00:03:59 ; elapsed = 00:02:37 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32186 ; free virtual = 244320

Phase 3.3 Area Swap Optimization
Phase 3.3 Area Swap Optimization | Checksum: 11ce7ec2d

Time (s): cpu = 00:04:00 ; elapsed = 00:02:38 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32185 ; free virtual = 244319

Phase 3.4 Small Shape Clustering
Phase 3.4 Small Shape Clustering | Checksum: e8cacdf6

Time (s): cpu = 00:04:05 ; elapsed = 00:02:41 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32116 ; free virtual = 244250

Phase 3.5 Flow Legalize Slice Clusters
Phase 3.5 Flow Legalize Slice Clusters | Checksum: 1925a6ff4

Time (s): cpu = 00:04:06 ; elapsed = 00:02:41 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32115 ; free virtual = 244249

Phase 3.6 Slice Area Swap
Phase 3.6 Slice Area Swap | Checksum: 15aac8755

Time (s): cpu = 00:04:11 ; elapsed = 00:02:45 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32059 ; free virtual = 244193

Phase 3.7 Commit Slice Clusters
Phase 3.7 Commit Slice Clusters | Checksum: e67f13b5

Time (s): cpu = 00:04:24 ; elapsed = 00:02:49 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32066 ; free virtual = 244200

Phase 3.8 Re-assign LUT pins
Phase 3.8 Re-assign LUT pins | Checksum: e0e46b83

Time (s): cpu = 00:04:28 ; elapsed = 00:02:53 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32068 ; free virtual = 244202

Phase 3.9 Pipeline Register Optimization
Phase 3.9 Pipeline Register Optimization | Checksum: 11e559640

Time (s): cpu = 00:04:29 ; elapsed = 00:02:53 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32092 ; free virtual = 244226
Phase 3 Detail Placement | Checksum: 11e559640

Time (s): cpu = 00:04:29 ; elapsed = 00:02:54 . Memory (MB): peak = 4902.262 ; gain = 1357.906 ; free physical = 32092 ; free virtual = 244226

Phase 4 Post Placement Optimization and Clean-Up

Phase 4.1 Post Commit Optimization
INFO: [Timing 38-35] Done setting XDC timing constraints.

Phase 4.1.1 Post Placement Optimization
Post Placement Optimization Initialization | Checksum: d4a2b25b

Phase 4.1.1.1 BUFG Insertion
INFO: [Place 46-35] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_condition_3691, inserted BUFG to drive 4096 loads.
INFO: [Place 46-35] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/grp_dense_large_rf_gt_ni_fu_2100_ap_start_reg_reg_0[0], inserted BUFG to drive 4113 loads.
INFO: [Place 46-35] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/res_239_V_write_ass_reg_12663[15]_i_2_n_0, inserted BUFG to drive 4096 loads.
INFO: [Place 46-35] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/res_0_V_write_assig_reg_9863, inserted BUFG to drive 4096 loads.
INFO: [Place 46-35] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/p_read8527_rewind_reg_2773[15]_i_1_n_0, inserted BUFG to drive 4096 loads.
INFO: [Place 46-35] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/E[0], inserted BUFG to drive 4080 loads.
INFO: [Place 46-34] Processed net bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/data_256_V_V_0_sel0, BUFG insertion was skipped due to possible timing degradation.
INFO: [Place 46-56] BUFG insertion identified 7 candidate nets. Inserted BUFG: 6, Replicated BUFG Driver: 0, Skipped due to Placement/Routing Conflicts: 0, Skipped due to Timing Degradation: 1, Skipped due to Illegal Netlist: 0.
Phase 4.1.1.1 BUFG Insertion | Checksum: 22ff3b2f5

Time (s): cpu = 00:04:59 ; elapsed = 00:03:04 . Memory (MB): peak = 4925.043 ; gain = 1380.688 ; free physical = 32127 ; free virtual = 244261
INFO: [Place 30-746] Post Placement Timing Summary WNS=0.508. For the most accurate timing information please run report_timing.
Phase 4.1.1 Post Placement Optimization | Checksum: 1a16f6927

Time (s): cpu = 00:05:00 ; elapsed = 00:03:06 . Memory (MB): peak = 4925.043 ; gain = 1380.688 ; free physical = 32128 ; free virtual = 244262
Phase 4.1 Post Commit Optimization | Checksum: 1a16f6927

Time (s): cpu = 00:05:00 ; elapsed = 00:03:06 . Memory (MB): peak = 4925.043 ; gain = 1380.688 ; free physical = 32128 ; free virtual = 244262

Phase 4.2 Post Placement Cleanup
Phase 4.2 Post Placement Cleanup | Checksum: 1a16f6927

Time (s): cpu = 00:05:01 ; elapsed = 00:03:06 . Memory (MB): peak = 4925.043 ; gain = 1380.688 ; free physical = 32148 ; free virtual = 244282
Netlist sorting complete. Time (s): cpu = 00:00:00.09 ; elapsed = 00:00:00.10 . Memory (MB): peak = 4939.887 ; gain = 0.000 ; free physical = 32150 ; free virtual = 244284

Phase 4.3 Placer Reporting
Phase 4.3 Placer Reporting | Checksum: 22ef8b612

Time (s): cpu = 00:05:11 ; elapsed = 00:03:16 . Memory (MB): peak = 4986.027 ; gain = 1441.672 ; free physical = 32152 ; free virtual = 244286

Phase 4.4 Final Placement Cleanup
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 4986.027 ; gain = 0.000 ; free physical = 32153 ; free virtual = 244287
Phase 4.4 Final Placement Cleanup | Checksum: 1b49ad093

Time (s): cpu = 00:05:11 ; elapsed = 00:03:16 . Memory (MB): peak = 4986.027 ; gain = 1441.672 ; free physical = 32153 ; free virtual = 244287
Phase 4 Post Placement Optimization and Clean-Up | Checksum: 1b49ad093

Time (s): cpu = 00:05:11 ; elapsed = 00:03:17 . Memory (MB): peak = 4986.027 ; gain = 1441.672 ; free physical = 32153 ; free virtual = 244287
Ending Placer Task | Checksum: 1b140183b

Time (s): cpu = 00:05:11 ; elapsed = 00:03:17 . Memory (MB): peak = 4986.027 ; gain = 1441.672 ; free physical = 32153 ; free virtual = 244287
INFO: [Common 17-83] Releasing license: Implementation
87 Infos, 0 Warnings, 0 Critical Warnings and 0 Errors encountered.
place_design completed successfully
place_design: Time (s): cpu = 00:05:19 ; elapsed = 00:03:27 . Memory (MB): peak = 4986.027 ; gain = 1450.578 ; free physical = 32352 ; free virtual = 244486
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 4986.027 ; gain = 0.000 ; free physical = 32352 ; free virtual = 244486
INFO: [Timing 38-480] Writing timing data to binary archive.
Writing placer database...
Writing XDEF routing.
Writing XDEF routing logical nets.
Writing XDEF routing special nets.
Write XDEF Complete: Time (s): cpu = 00:00:08 ; elapsed = 00:00:03 . Memory (MB): peak = 5018.043 ; gain = 0.004 ; free physical = 32178 ; free virtual = 244429
INFO: [Common 17-1381] The checkpoint '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/impl_1/bd_0_wrapper_placed.dcp' has been generated.
write_checkpoint: Time (s): cpu = 00:00:21 ; elapsed = 00:00:13 . Memory (MB): peak = 5018.047 ; gain = 32.020 ; free physical = 32316 ; free virtual = 244472
INFO: [runtcl-4] Executing : report_io -file bd_0_wrapper_io_placed.rpt
report_io: Time (s): cpu = 00:00:00.22 ; elapsed = 00:00:00.36 . Memory (MB): peak = 5018.047 ; gain = 0.000 ; free physical = 32278 ; free virtual = 244435
INFO: [runtcl-4] Executing : report_utilization -file bd_0_wrapper_utilization_placed.rpt -pb bd_0_wrapper_utilization_placed.pb
report_utilization: Time (s): cpu = 00:00:10 ; elapsed = 00:00:07 . Memory (MB): peak = 5042.051 ; gain = 24.004 ; free physical = 32320 ; free virtual = 244476
INFO: [runtcl-4] Executing : report_control_sets -verbose -file bd_0_wrapper_control_sets_placed.rpt
report_control_sets: Time (s): cpu = 00:00:01 ; elapsed = 00:00:01 . Memory (MB): peak = 5042.051 ; gain = 0.000 ; free physical = 32320 ; free virtual = 244476
Command: phys_opt_design
Attempting to get a license for feature 'Implementation' and/or device 'xczu19eg'
INFO: [Common 17-349] Got license for feature 'Implementation' and/or device 'xczu19eg'
INFO: [Vivado_Tcl 4-383] Design worst setup slack (WNS) is greater than or equal to 0.250 ns. Skipping all physical synthesis optimizations.
INFO: [Vivado_Tcl 4-232] No setup violation found. The netlist was not modified.
INFO: [Common 17-83] Releasing license: Implementation
96 Infos, 0 Warnings, 0 Critical Warnings and 0 Errors encountered.
phys_opt_design completed successfully
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.01 . Memory (MB): peak = 5042.051 ; gain = 0.000 ; free physical = 32281 ; free virtual = 244438
INFO: [Timing 38-480] Writing timing data to binary archive.
Writing placer database...
Writing XDEF routing.
Writing XDEF routing logical nets.
Writing XDEF routing special nets.
Write XDEF Complete: Time (s): cpu = 00:00:07 ; elapsed = 00:00:02 . Memory (MB): peak = 5042.051 ; gain = 0.000 ; free physical = 32102 ; free virtual = 244376
INFO: [Common 17-1381] The checkpoint '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/impl_1/bd_0_wrapper_physopt.dcp' has been generated.
write_checkpoint: Time (s): cpu = 00:00:20 ; elapsed = 00:00:13 . Memory (MB): peak = 5042.051 ; gain = 0.000 ; free physical = 32249 ; free virtual = 244428
Command: route_design
Attempting to get a license for feature 'Implementation' and/or device 'xczu19eg'
INFO: [Common 17-349] Got license for feature 'Implementation' and/or device 'xczu19eg'
Running DRC as a precondition to command route_design
INFO: [DRC 23-27] Running DRC with 8 threads
INFO: [Vivado_Tcl 4-198] DRC finished with 0 Errors
INFO: [Vivado_Tcl 4-199] Please refer to the DRC report (report_drc) for more information.


Starting Routing Task
INFO: [Route 35-254] Multithreading enabled for route_design using a maximum of 8 CPUs
Checksum: PlaceDB: fe1afc2b ConstDB: 0 ShapeSum: 259bcf25 RouteDB: 8d894ceb

Phase 1 Build RT Design
WARNING: [Route 35-197] Clock port "ap_clk" does not have an associated HD.CLK_SRC. Without this constraint, timing analysis may not be accurate and upstream checks cannot be done to ensure correct clock placement.
WARNING: [Route 35-198] Port "w48_V_q0[15]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[15]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[14]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[14]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[13]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[13]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[12]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[12]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[11]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[11]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[10]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[10]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[9]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[9]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[8]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[8]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[7]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[7]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[6]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[6]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[5]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[5]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[4]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[4]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[3]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[3]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[2]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[2]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[1]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[1]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "w48_V_q0[0]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "w48_V_q0[0]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[14]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[14]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[15]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[15]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[2]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[2]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[3]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[3]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[0]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[0]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[1]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[1]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[6]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[6]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[7]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[7]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[10]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[10]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[11]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[11]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[4]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[4]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[5]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[5]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[8]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[8]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_255_V_V_tdata[9]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_255_V_V_tdata[9]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[4]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[4]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[5]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[5]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[10]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[10]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[11]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[11]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[12]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[12]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[13]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[13]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[2]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[2]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[3]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[3]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[8]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[8]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[9]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[9]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[4]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[4]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[5]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[5]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[6]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[6]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[7]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[7]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[8]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[8]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[9]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[9]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "ap_rst_n" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "ap_rst_n". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tvalid" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tvalid". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[14]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[14]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[15]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[15]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[10]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[10]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[11]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[11]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[14]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[14]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[1]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[1]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[6]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[6]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[9]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[9]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[10]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[10]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[5]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[5]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tvalid" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tvalid". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[6]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[6]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_251_V_V_tdata[7]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_251_V_V_tdata[7]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[0]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[0]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[12]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[12]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[13]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[13]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[1]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[1]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[2]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[2]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_250_V_V_tdata[3]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_250_V_V_tdata[3]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[12]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[12]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[13]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[13]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[2]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[2]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[3]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[3]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[0]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[0]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[15]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[15]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[7]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[7]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_5_V_V_tdata[8]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_5_V_V_tdata[8]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[11]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[11]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[12]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[12]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[3]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[3]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[4]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[4]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[0]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[0]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[13]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[13]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[14]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[14]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[15]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[15]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[1]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[1]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[2]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[2]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[6]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[6]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[9]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[9]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[7]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[7]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_6_V_V_tdata[8]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_6_V_V_tdata[8]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_223_V_V_tdata[10]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_223_V_V_tdata[10]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_223_V_V_tdata[11]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_223_V_V_tdata[11]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_223_V_V_tdata[2]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_223_V_V_tdata[2]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_223_V_V_tdata[3]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_223_V_V_tdata[3]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_223_V_V_tdata[4]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_223_V_V_tdata[4]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_223_V_V_tdata[5]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_223_V_V_tdata[5]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_223_V_V_tdata[8]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_223_V_V_tdata[8]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_223_V_V_tdata[9]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_223_V_V_tdata[9]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_220_V_V_tdata[0]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_220_V_V_tdata[0]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_220_V_V_tdata[1]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_220_V_V_tdata[1]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
WARNING: [Route 35-198] Port "input_220_V_V_tdata[6]" does not have an associated HD.PARTPIN_LOCS, which will prevent the partial routing of the signal "input_220_V_V_tdata[6]". Without this partial route, timing analysis to/from this port will not be accurate, and no routing information for this port can be exported.
INFO: [Common 17-14] Message 'Route 35-198' appears 100 times and further instances of the messages will be disabled. Use the Tcl command set_msg_config to change the current settings.
Phase 1 Build RT Design | Checksum: 1c7ff6160

Time (s): cpu = 00:01:11 ; elapsed = 00:00:48 . Memory (MB): peak = 5323.492 ; gain = 273.430 ; free physical = 31902 ; free virtual = 244082
Post Restoration Checksum: NetGraph: 97d63964 NumContArr: 7753ddd7 Constraints: 4c0d9125 Timing: 0

Phase 2 Router Initialization

Phase 2.1 Create Timer
Phase 2.1 Create Timer | Checksum: 15b37a860

Time (s): cpu = 00:01:12 ; elapsed = 00:00:48 . Memory (MB): peak = 5324.332 ; gain = 274.270 ; free physical = 31908 ; free virtual = 244087

Phase 2.2 Fix Topology Constraints
Phase 2.2 Fix Topology Constraints | Checksum: 15b37a860

Time (s): cpu = 00:01:12 ; elapsed = 00:00:49 . Memory (MB): peak = 5374.723 ; gain = 324.660 ; free physical = 31813 ; free virtual = 243993

Phase 2.3 Pre Route Cleanup
Phase 2.3 Pre Route Cleanup | Checksum: 15b37a860

Time (s): cpu = 00:01:12 ; elapsed = 00:00:49 . Memory (MB): peak = 5374.723 ; gain = 324.660 ; free physical = 31813 ; free virtual = 243993

Phase 2.4 Global Clock Net Routing
 Number of Nodes with overlaps = 0
Phase 2.4 Global Clock Net Routing | Checksum: 127dd9cec

Time (s): cpu = 00:01:16 ; elapsed = 00:00:52 . Memory (MB): peak = 5443.973 ; gain = 393.910 ; free physical = 31791 ; free virtual = 243970

Phase 2.5 Update Timing
Phase 2.5 Update Timing | Checksum: 2324c6083

Time (s): cpu = 00:01:44 ; elapsed = 00:01:01 . Memory (MB): peak = 5443.973 ; gain = 393.910 ; free physical = 31512 ; free virtual = 243692
INFO: [Route 35-416] Intermediate Timing Summary | WNS=0.760  | TNS=0.000  | WHS=0.018  | THS=0.000  |

Phase 2 Router Initialization | Checksum: 264fd977a

Time (s): cpu = 00:02:02 ; elapsed = 00:01:07 . Memory (MB): peak = 5443.973 ; gain = 393.910 ; free physical = 31788 ; free virtual = 243967

Router Utilization Summary
  Global Vertical Routing Utilization    = 0.00123814 %
  Global Horizontal Routing Utilization  = 0.000458658 %
  Routable Net Status*
  *Does not include unroutable nets such as driverless and loadless.
  Run report_route_status for detailed report.
  Number of Failed Nets               = 70980
    (Failed Nets is the sum of unrouted and partially routed nets)
  Number of Unrouted Nets             = 57798
  Number of Partially Routed Nets     = 13182
  Number of Node Overlaps             = 4


Phase 3 Initial Routing
Phase 3 Initial Routing | Checksum: 2958e4fb3

Time (s): cpu = 00:02:40 ; elapsed = 00:01:22 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31723 ; free virtual = 243903

Phase 4 Rip-up And Reroute

Phase 4.1 Global Iteration 0
 Number of Nodes with overlaps = 12334
 Number of Nodes with overlaps = 802
 Number of Nodes with overlaps = 45
 Number of Nodes with overlaps = 6
 Number of Nodes with overlaps = 2
 Number of Nodes with overlaps = 0
INFO: [Route 35-416] Intermediate Timing Summary | WNS=0.215  | TNS=0.000  | WHS=0.039  | THS=0.000  |

Phase 4.1 Global Iteration 0 | Checksum: 1467811e5

Time (s): cpu = 00:04:57 ; elapsed = 00:02:10 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31782 ; free virtual = 243961

Phase 4.2 Additional Iteration for Hold
Phase 4.2 Additional Iteration for Hold | Checksum: 243695159

Time (s): cpu = 00:04:57 ; elapsed = 00:02:11 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31780 ; free virtual = 243959
Phase 4 Rip-up And Reroute | Checksum: 243695159

Time (s): cpu = 00:04:57 ; elapsed = 00:02:11 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31780 ; free virtual = 243959

Phase 5 Delay and Skew Optimization

Phase 5.1 Delay CleanUp
Phase 5.1 Delay CleanUp | Checksum: 243695159

Time (s): cpu = 00:04:57 ; elapsed = 00:02:11 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31779 ; free virtual = 243959

Phase 5.2 Clock Skew Optimization
Phase 5.2 Clock Skew Optimization | Checksum: 243695159

Time (s): cpu = 00:04:57 ; elapsed = 00:02:11 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31779 ; free virtual = 243959
Phase 5 Delay and Skew Optimization | Checksum: 243695159

Time (s): cpu = 00:04:57 ; elapsed = 00:02:11 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31779 ; free virtual = 243959

Phase 6 Post Hold Fix

Phase 6.1 Hold Fix Iter

Phase 6.1.1 Update Timing
Phase 6.1.1 Update Timing | Checksum: 1ed68327c

Time (s): cpu = 00:05:13 ; elapsed = 00:02:16 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31780 ; free virtual = 243960
INFO: [Route 35-416] Intermediate Timing Summary | WNS=0.215  | TNS=0.000  | WHS=0.039  | THS=0.000  |

Phase 6.1 Hold Fix Iter | Checksum: 1ed68327c

Time (s): cpu = 00:05:13 ; elapsed = 00:02:16 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31780 ; free virtual = 243960
Phase 6 Post Hold Fix | Checksum: 1ed68327c

Time (s): cpu = 00:05:14 ; elapsed = 00:02:16 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31780 ; free virtual = 243960

Phase 7 Leaf Clock Prog Delay Opt
Phase 7 Leaf Clock Prog Delay Opt | Checksum: 16c2aa378

Time (s): cpu = 00:05:29 ; elapsed = 00:02:21 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31775 ; free virtual = 243954

Phase 8 Route finalize

Router Utilization Summary
  Global Vertical Routing Utilization    = 2.14208 %
  Global Horizontal Routing Utilization  = 2.16164 %
  Routable Net Status*
  *Does not include unroutable nets such as driverless and loadless.
  Run report_route_status for detailed report.
  Number of Failed Nets               = 0
    (Failed Nets is the sum of unrouted and partially routed nets)
  Number of Unrouted Nets             = 0
  Number of Partially Routed Nets     = 0
  Number of Node Overlaps             = 0

Phase 8 Route finalize | Checksum: 19e71870d

Time (s): cpu = 00:05:31 ; elapsed = 00:02:21 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31769 ; free virtual = 243948

Phase 9 Verifying routed nets

 Verification completed successfully
Phase 9 Verifying routed nets | Checksum: 19e71870d

Time (s): cpu = 00:05:31 ; elapsed = 00:02:22 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31768 ; free virtual = 243947

Phase 10 Depositing Routes
Phase 10 Depositing Routes | Checksum: 19e71870d

Time (s): cpu = 00:05:36 ; elapsed = 00:02:26 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31767 ; free virtual = 243946

Phase 11 Post Router Timing
INFO: [Route 35-57] Estimated Timing Summary | WNS=0.215  | TNS=0.000  | WHS=0.039  | THS=0.000  |

INFO: [Route 35-327] The final timing numbers are based on the router estimated timing analysis. For a complete and accurate timing signoff, please run report_timing_summary.
Phase 11 Post Router Timing | Checksum: 19e71870d

Time (s): cpu = 00:05:36 ; elapsed = 00:02:27 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31774 ; free virtual = 243953
INFO: [Route 35-16] Router Completed Successfully

Time (s): cpu = 00:05:36 ; elapsed = 00:02:27 . Memory (MB): peak = 5498.121 ; gain = 448.059 ; free physical = 31905 ; free virtual = 244085

Routing Is Done.
INFO: [Common 17-83] Releasing license: Implementation
111 Infos, 101 Warnings, 0 Critical Warnings and 0 Errors encountered.
route_design completed successfully
route_design: Time (s): cpu = 00:05:45 ; elapsed = 00:02:36 . Memory (MB): peak = 5498.121 ; gain = 456.070 ; free physical = 31906 ; free virtual = 244085
Netlist sorting complete. Time (s): cpu = 00:00:00.01 ; elapsed = 00:00:00.01 . Memory (MB): peak = 5498.121 ; gain = 0.000 ; free physical = 31906 ; free virtual = 244085
INFO: [Timing 38-480] Writing timing data to binary archive.
Writing placer database...
Writing XDEF routing.
Writing XDEF routing logical nets.
Writing XDEF routing special nets.
Write XDEF Complete: Time (s): cpu = 00:00:08 ; elapsed = 00:00:03 . Memory (MB): peak = 5498.121 ; gain = 0.000 ; free physical = 31689 ; free virtual = 244016
INFO: [Common 17-1381] The checkpoint '/home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/impl_1/bd_0_wrapper_routed.dcp' has been generated.
write_checkpoint: Time (s): cpu = 00:00:22 ; elapsed = 00:00:14 . Memory (MB): peak = 5498.125 ; gain = 0.004 ; free physical = 31848 ; free virtual = 244056
INFO: [runtcl-4] Executing : report_drc -file bd_0_wrapper_drc_routed.rpt -pb bd_0_wrapper_drc_routed.pb -rpx bd_0_wrapper_drc_routed.rpx
Command: report_drc -file bd_0_wrapper_drc_routed.rpt -pb bd_0_wrapper_drc_routed.pb -rpx bd_0_wrapper_drc_routed.rpx
INFO: [IP_Flow 19-1839] IP Catalog is up to date.
INFO: [DRC 23-27] Running DRC with 8 threads
INFO: [Coretcl 2-168] The results of DRC are in file /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/impl_1/bd_0_wrapper_drc_routed.rpt.
report_drc completed successfully
report_drc: Time (s): cpu = 00:00:22 ; elapsed = 00:00:10 . Memory (MB): peak = 5586.164 ; gain = 88.039 ; free physical = 31830 ; free virtual = 244038
INFO: [runtcl-4] Executing : report_methodology -file bd_0_wrapper_methodology_drc_routed.rpt -pb bd_0_wrapper_methodology_drc_routed.pb -rpx bd_0_wrapper_methodology_drc_routed.rpx
Command: report_methodology -file bd_0_wrapper_methodology_drc_routed.rpt -pb bd_0_wrapper_methodology_drc_routed.pb -rpx bd_0_wrapper_methodology_drc_routed.rpx
INFO: [Timing 38-35] Done setting XDC timing constraints.
WARNING: [Timing 38-242] The property HD.CLK_SRC of clock port "ap_clk" is not set. In out-of-context mode, this prevents timing estimation for clock delay/skew
Resolution: Set the HD.CLK_SRC property of the out-of-context port to the location of the clock buffer instance in the top-level design
INFO: [DRC 23-133] Running Methodology with 8 threads
INFO: [Coretcl 2-1520] The results of Report Methodology are in file /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/verilog/project.runs/impl_1/bd_0_wrapper_methodology_drc_routed.rpt.
report_methodology completed successfully
report_methodology: Time (s): cpu = 00:00:35 ; elapsed = 00:00:14 . Memory (MB): peak = 5586.164 ; gain = 0.000 ; free physical = 31837 ; free virtual = 244045
INFO: [runtcl-4] Executing : report_power -file bd_0_wrapper_power_routed.rpt -pb bd_0_wrapper_power_summary_routed.pb -rpx bd_0_wrapper_power_routed.rpx
Command: report_power -file bd_0_wrapper_power_routed.rpt -pb bd_0_wrapper_power_summary_routed.pb -rpx bd_0_wrapper_power_routed.rpx
INFO: [Timing 38-35] Done setting XDC timing constraints.
Running Vector-less Activity Propagation...

Finished Running Vector-less Activity Propagation
123 Infos, 102 Warnings, 0 Critical Warnings and 0 Errors encountered.
report_power completed successfully
report_power: Time (s): cpu = 00:00:38 ; elapsed = 00:00:27 . Memory (MB): peak = 5586.164 ; gain = 0.000 ; free physical = 31703 ; free virtual = 243926
INFO: [runtcl-4] Executing : report_route_status -file bd_0_wrapper_route_status.rpt -pb bd_0_wrapper_route_status.pb
INFO: [runtcl-4] Executing : report_timing_summary -max_paths 10 -file bd_0_wrapper_timing_summary_routed.rpt -pb bd_0_wrapper_timing_summary_routed.pb -rpx bd_0_wrapper_timing_summary_routed.rpx -warn_on_violation 
INFO: [Timing 38-91] UpdateTimingParams: Speed grade: -2, Temperature grade: I, Delay Type: min_max.
INFO: [Timing 38-191] Multithreading enabled for timing update using a maximum of 8 CPUs
INFO: [runtcl-4] Executing : report_incremental_reuse -file bd_0_wrapper_incremental_reuse_routed.rpt
INFO: [Vivado_Tcl 4-1062] Incremental flow is disabled. No incremental reuse Info to report.
INFO: [runtcl-4] Executing : report_clock_utilization -file bd_0_wrapper_clock_utilization_routed.rpt
report_clock_utilization: Time (s): cpu = 00:00:06 ; elapsed = 00:00:06 . Memory (MB): peak = 5586.164 ; gain = 0.000 ; free physical = 31675 ; free virtual = 243899
INFO: [runtcl-4] Executing : report_bus_skew -warn_on_violation -file bd_0_wrapper_bus_skew_routed.rpt -pb bd_0_wrapper_bus_skew_routed.pb -rpx bd_0_wrapper_bus_skew_routed.rpx
INFO: [Timing 38-91] UpdateTimingParams: Speed grade: -2, Temperature grade: I, Delay Type: min_max.
INFO: [Timing 38-191] Multithreading enabled for timing update using a maximum of 8 CPUs
INFO: [Common 17-206] Exiting Vivado at Tue Aug 11 08:04:19 2020...
[Tue Aug 11 08:04:25 2020] impl_1 finished
wait_on_run: Time (s): cpu = 00:00:01 ; elapsed = 00:09:57 . Memory (MB): peak = 4791.277 ; gain = 0.000 ; free physical = 35408 ; free virtual = 247631
INFO: [Netlist 29-17] Analyzing 2919 Unisim elements for replacement
INFO: [Netlist 29-28] Unisim Transformation completed in 0 CPU seconds
INFO: [Project 1-479] Netlist was created with Vivado 2019.1
INFO: [Project 1-570] Preparing netlist for logic optimization
INFO: [Timing 38-478] Restoring timing data from binary archive.
INFO: [Timing 38-479] Binary timing data restore complete.
INFO: [Project 1-856] Restoring constraints from binary archive.
INFO: [Project 1-853] Binary constraint restore complete.
Reading XDEF placement.
Reading placer database...
Reading XDEF routing.
Read XDEF File: Time (s): cpu = 00:00:03 ; elapsed = 00:00:03 . Memory (MB): peak = 5225.062 ; gain = 84.957 ; free physical = 34804 ; free virtual = 247027
Restored from archive | CPU: 3.160000 secs | Memory: 75.779701 MB |
Finished XDEF File Restore: Time (s): cpu = 00:00:03 ; elapsed = 00:00:03 . Memory (MB): peak = 5225.062 ; gain = 84.957 ; free physical = 34803 ; free virtual = 247027
Netlist sorting complete. Time (s): cpu = 00:00:00.01 ; elapsed = 00:00:00 . Memory (MB): peak = 5225.062 ; gain = 0.000 ; free physical = 34834 ; free virtual = 247057
INFO: [Project 1-111] Unisim Transformation Summary:
  A total of 1 instances were transformed.
  DSP48E2 => DSP48E2 (DSP_ALU, DSP_A_B_DATA, DSP_C_DATA, DSP_MULTIPLIER, DSP_M_DATA, DSP_OUTPUT, DSP_PREADD_DATA, DSP_PREADD): 1 instances

open_run: Time (s): cpu = 00:00:15 ; elapsed = 00:00:25 . Memory (MB): peak = 5225.062 ; gain = 433.785 ; free physical = 34834 ; free virtual = 247057
Running report: report_route_status -file ./report/layer48_dense_large_status_routed.rpt
report_route_status: Time (s): cpu = 00:00:10 ; elapsed = 00:00:06 . Memory (MB): peak = 5307.961 ; gain = 82.898 ; free physical = 34780 ; free virtual = 247004
Contents of report file './report/layer48_dense_large_status_routed.rpt' is as follows:
Design Route Status
                                               :      # nets :
   ------------------------------------------- : ----------- :
   # of logical nets.......................... :      115955 :
       # of nets not needing routing.......... :       44968 :
           # of internally routed nets........ :       40417 :
           # of nets with no loads............ :         146 :
           # of implicitly routed ports....... :        4405 :
       # of routable nets..................... :       70987 :
           # of fully routed nets............. :       70987 :
       # of nets with routing errors.......... :           0 :
   ------------------------------------------- : ----------- :


Running report: report_timing -max_paths 10 -file ./report/layer48_dense_large_timing_paths_routed.rpt
INFO: [Timing 38-91] UpdateTimingParams: Speed grade: -2, Temperature grade: I, Delay Type: max.
INFO: [Timing 38-191] Multithreading enabled for timing update using a maximum of 8 CPUs
WARNING: [Timing 38-242] The property HD.CLK_SRC of clock port "ap_clk" is not set. In out-of-context mode, this prevents timing estimation for clock delay/skew
Resolution: Set the HD.CLK_SRC property of the out-of-context port to the location of the clock buffer instance in the top-level design
INFO: [Timing 38-78] ReportTimingParams: -max_paths 10 -nworst 1 -delay_type max -sort_by slack.
report_timing: Time (s): cpu = 00:00:24 ; elapsed = 00:00:06 . Memory (MB): peak = 5322.766 ; gain = 14.805 ; free physical = 34732 ; free virtual = 246955
Contents of report file './report/layer48_dense_large_timing_paths_routed.rpt' is as follows:
Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
-------------------------------------------------------------------------------------------------------------
| Tool Version      : Vivado v.2019.1 (lin64) Build 2552052 Fri May 24 14:47:09 MDT 2019
| Date              : Tue Aug 11 08:05:01 2020
| Host              : correlator3.fnal.gov running 64-bit Scientific Linux release 7.8 (Nitrogen)
| Command           : report_timing -max_paths 10 -file ./report/layer48_dense_large_timing_paths_routed.rpt
| Design            : bd_0_wrapper
| Device            : xczu19eg-ffvc1760
| Speed File        : -2  PRODUCTION 1.25 05-09-2019
| Temperature Grade : I
-------------------------------------------------------------------------------------------------------------

Timing Report

Slack (MET) :             0.215ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[15]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.735ns  (logic 0.650ns (17.403%)  route 3.085ns (82.597%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.930     3.208    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X69Y513        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.150     3.358 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_18/O
                         net (fo=1, routed)           0.093     3.451    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_42_V_1_phi_fu_178193_p514[7]
    SLICE_X67Y513        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.051     3.502 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.512    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10_n_0
    SLICE_X67Y513        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.627 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.653    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1_n_0
    SLICE_X67Y514        CARRY8 (Prop_CARRY8_SLICEL_CI_O[7])
                                                      0.116     3.769 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[15]_i_1/O[7]
                         net (fo=1, routed)           0.026     3.795    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_8160
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[15]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[15]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X67Y514        FDRE (Setup_HFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[15]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.795    
  -------------------------------------------------------------------
                         slack                                  0.215    

Slack (MET) :             0.216ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[13]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.734ns  (logic 0.650ns (17.408%)  route 3.084ns (82.592%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.930     3.208    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X69Y513        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.150     3.358 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_18/O
                         net (fo=1, routed)           0.093     3.451    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_42_V_1_phi_fu_178193_p514[7]
    SLICE_X67Y513        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.051     3.502 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.512    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10_n_0
    SLICE_X67Y513        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.627 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.653    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1_n_0
    SLICE_X67Y514        CARRY8 (Prop_CARRY8_SLICEL_CI_O[5])
                                                      0.116     3.769 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[15]_i_1/O[5]
                         net (fo=1, routed)           0.025     3.794    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_8162
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[13]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[13]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X67Y514        FDRE (Setup_FFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[13]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.794    
  -------------------------------------------------------------------
                         slack                                  0.216    

Slack (MET) :             0.228ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[14]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.722ns  (logic 0.637ns (17.114%)  route 3.085ns (82.886%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.930     3.208    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X69Y513        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.150     3.358 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_18/O
                         net (fo=1, routed)           0.093     3.451    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_42_V_1_phi_fu_178193_p514[7]
    SLICE_X67Y513        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.051     3.502 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.512    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10_n_0
    SLICE_X67Y513        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.627 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.653    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1_n_0
    SLICE_X67Y514        CARRY8 (Prop_CARRY8_SLICEL_CI_O[6])
                                                      0.103     3.756 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[15]_i_1/O[6]
                         net (fo=1, routed)           0.026     3.782    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_8161
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[14]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[14]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X67Y514        FDRE (Setup_GFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[14]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.782    
  -------------------------------------------------------------------
                         slack                                  0.228    

Slack (MET) :             0.235ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[15]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.715ns  (logic 0.584ns (15.720%)  route 3.131ns (84.280%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.940     3.218    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X85Y518        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.099     3.317 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg[7]_i_18/O
                         net (fo=1, routed)           0.129     3.446    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_118_V_1_phi_fu_119217_p514[7]
    SLICE_X84Y519        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.036     3.482 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.492    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg[7]_i_10_n_0
    SLICE_X84Y519        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.607 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.633    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg_reg[7]_i_1_n_0
    SLICE_X84Y520        CARRY8 (Prop_CARRY8_SLICEL_CI_O[7])
                                                      0.116     3.749 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg_reg[15]_i_1/O[7]
                         net (fo=1, routed)           0.026     3.775    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_9568
    SLICE_X84Y520        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[15]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X84Y520        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[15]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X84Y520        FDRE (Setup_HFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[15]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.775    
  -------------------------------------------------------------------
                         slack                                  0.235    

Slack (MET) :             0.236ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[13]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.714ns  (logic 0.584ns (15.724%)  route 3.130ns (84.276%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.940     3.218    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X85Y518        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.099     3.317 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg[7]_i_18/O
                         net (fo=1, routed)           0.129     3.446    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_118_V_1_phi_fu_119217_p514[7]
    SLICE_X84Y519        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.036     3.482 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.492    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg[7]_i_10_n_0
    SLICE_X84Y519        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.607 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.633    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg_reg[7]_i_1_n_0
    SLICE_X84Y520        CARRY8 (Prop_CARRY8_SLICEL_CI_O[5])
                                                      0.116     3.749 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg_reg[15]_i_1/O[5]
                         net (fo=1, routed)           0.025     3.774    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_9570
    SLICE_X84Y520        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[13]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X84Y520        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[13]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X84Y520        FDRE (Setup_FFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[13]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.774    
  -------------------------------------------------------------------
                         slack                                  0.236    

Slack (MET) :             0.246ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[12]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.704ns  (logic 0.620ns (16.739%)  route 3.084ns (83.261%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.930     3.208    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X69Y513        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.150     3.358 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_18/O
                         net (fo=1, routed)           0.093     3.451    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_42_V_1_phi_fu_178193_p514[7]
    SLICE_X67Y513        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.051     3.502 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.512    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10_n_0
    SLICE_X67Y513        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.627 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.653    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1_n_0
    SLICE_X67Y514        CARRY8 (Prop_CARRY8_SLICEL_CI_O[4])
                                                      0.086     3.739 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[15]_i_1/O[4]
                         net (fo=1, routed)           0.025     3.764    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_8163
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[12]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[12]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X67Y514        FDRE (Setup_EFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[12]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.764    
  -------------------------------------------------------------------
                         slack                                  0.246    

Slack (MET) :             0.248ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[14]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.702ns  (logic 0.571ns (15.424%)  route 3.131ns (84.576%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.940     3.218    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X85Y518        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.099     3.317 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg[7]_i_18/O
                         net (fo=1, routed)           0.129     3.446    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_118_V_1_phi_fu_119217_p514[7]
    SLICE_X84Y519        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.036     3.482 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.492    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg[7]_i_10_n_0
    SLICE_X84Y519        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.607 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.633    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg_reg[7]_i_1_n_0
    SLICE_X84Y520        CARRY8 (Prop_CARRY8_SLICEL_CI_O[6])
                                                      0.103     3.736 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_118_preg_reg[15]_i_1/O[6]
                         net (fo=1, routed)           0.026     3.762    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_9569
    SLICE_X84Y520        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[14]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X84Y520        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[14]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X84Y520        FDRE (Setup_GFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_118_preg_reg[14]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.762    
  -------------------------------------------------------------------
                         slack                                  0.248    

Slack (MET) :             0.249ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[11]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.701ns  (logic 0.616ns (16.644%)  route 3.085ns (83.356%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.930     3.208    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X69Y513        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.150     3.358 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_18/O
                         net (fo=1, routed)           0.093     3.451    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_42_V_1_phi_fu_178193_p514[7]
    SLICE_X67Y513        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.051     3.502 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.512    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10_n_0
    SLICE_X67Y513        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.627 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.653    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1_n_0
    SLICE_X67Y514        CARRY8 (Prop_CARRY8_SLICEL_CI_O[3])
                                                      0.082     3.735 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[15]_i_1/O[3]
                         net (fo=1, routed)           0.026     3.761    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_8164
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[11]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[11]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X67Y514        FDRE (Setup_DFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[11]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.761    
  -------------------------------------------------------------------
                         slack                                  0.249    

Slack (MET) :             0.256ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[9]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.694ns  (logic 0.610ns (16.513%)  route 3.084ns (83.487%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.930     3.208    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X69Y513        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.150     3.358 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_18/O
                         net (fo=1, routed)           0.093     3.451    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_42_V_1_phi_fu_178193_p514[7]
    SLICE_X67Y513        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.051     3.502 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.512    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10_n_0
    SLICE_X67Y513        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.627 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.653    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1_n_0
    SLICE_X67Y514        CARRY8 (Prop_CARRY8_SLICEL_CI_O[1])
                                                      0.076     3.729 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[15]_i_1/O[1]
                         net (fo=1, routed)           0.025     3.754    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_8166
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[9]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[9]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X67Y514        FDRE (Setup_BFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[9]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.754    
  -------------------------------------------------------------------
                         slack                                  0.256    

Slack (MET) :             0.259ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/res_98_V_write_assi_reg_10689_reg[15]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.692ns  (logic 0.567ns (15.358%)  route 3.125ns (84.642%))
  Logic Levels:           2  (CARRY8=1 LUT3=1)
  Clock Path Skew:        -0.039ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.021ns = ( 4.021 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[20])
                                                      0.220     0.280 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[20]
                         net (fo=768, routed)         3.078     3.358    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[10]
    SLICE_X71Y532        LUT3 (Prop_C6LUT_SLICEM_I1_O)
                                                      0.145     3.503 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_98_V_write_assi_reg_10689[15]_i_7/O
                         net (fo=1, routed)           0.021     3.524    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_98_V_write_assi_reg_10689[15]_i_7_n_0
    SLICE_X71Y532        CARRY8 (Prop_CARRY8_SLICEM_S[2]_O[7])
                                                      0.202     3.726 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/res_98_V_write_assi_reg_10689_reg[15]_i_1/O[7]
                         net (fo=1, routed)           0.026     3.752    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/acc_98_V_fu_213494_p2__0[15]
    SLICE_X71Y532        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/res_98_V_write_assi_reg_10689_reg[15]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.021     4.021    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X71Y532        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/res_98_V_write_assi_reg_10689_reg[15]/C
                         clock pessimism              0.000     4.021    
                         clock uncertainty           -0.035     3.986    
    SLICE_X71Y532        FDRE (Setup_HFF_SLICEM_C_D)
                                                      0.025     4.011    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/res_98_V_write_assi_reg_10689_reg[15]
  -------------------------------------------------------------------
                         required time                          4.011    
                         arrival time                          -3.752    
  -------------------------------------------------------------------
                         slack                                  0.259    





Running report: report_utilization -file ./report/layer48_dense_large_utilization_routed.rpt
Contents of report file './report/layer48_dense_large_utilization_routed.rpt' is as follows:
Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
----------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2019.1 (lin64) Build 2552052 Fri May 24 14:47:09 MDT 2019
| Date         : Tue Aug 11 08:05:03 2020
| Host         : correlator3.fnal.gov running 64-bit Scientific Linux release 7.8 (Nitrogen)
| Command      : report_utilization -file ./report/layer48_dense_large_utilization_routed.rpt
| Design       : bd_0_wrapper
| Device       : xczu19egffvc1760-2
| Design State : Fully Placed
----------------------------------------------------------------------------------------------

Utilization Design Information

Table of Contents
-----------------
1. CLB Logic
1.1 Summary of Registers by Type
2. CLB Logic Distribution
3. BLOCKRAM
4. ARITHMETIC
5. I/O
6. CLOCK
7. ADVANCED
8. CONFIGURATION
9. Primitives
10. Black Boxes
11. Instantiated Netlists

1. CLB Logic
------------

+-------------------------+-------+-------+-----------+-------+
|        Site Type        |  Used | Fixed | Available | Util% |
+-------------------------+-------+-------+-----------+-------+
| CLB LUTs                | 39800 |     0 |    522720 |  7.61 |
|   LUT as Logic          | 39800 |     0 |    522720 |  7.61 |
|   LUT as Memory         |     0 |     0 |    161280 |  0.00 |
| CLB Registers           | 47884 |     0 |   1045440 |  4.58 |
|   Register as Flip Flop | 47884 |     0 |   1045440 |  4.58 |
|   Register as Latch     |     0 |     0 |   1045440 |  0.00 |
| CARRY8                  |  1542 |     0 |     65340 |  2.36 |
| F7 Muxes                |  1024 |     0 |    261360 |  0.39 |
| F8 Muxes                |   352 |     0 |    130680 |  0.27 |
| F9 Muxes                |     0 |     0 |     65340 |  0.00 |
+-------------------------+-------+-------+-----------+-------+


1.1 Summary of Registers by Type
--------------------------------

+-------+--------------+-------------+--------------+
| Total | Clock Enable | Synchronous | Asynchronous |
+-------+--------------+-------------+--------------+
| 0     |            _ |           - |            - |
| 0     |            _ |           - |          Set |
| 0     |            _ |           - |        Reset |
| 0     |            _ |         Set |            - |
| 0     |            _ |       Reset |            - |
| 0     |          Yes |           - |            - |
| 0     |          Yes |           - |          Set |
| 0     |          Yes |           - |        Reset |
| 3     |          Yes |         Set |            - |
| 47881 |          Yes |       Reset |            - |
+-------+--------------+-------------+--------------+


2. CLB Logic Distribution
-------------------------

+--------------------------------------------+-------+-------+-----------+-------+
|                  Site Type                 |  Used | Fixed | Available | Util% |
+--------------------------------------------+-------+-------+-----------+-------+
| CLB                                        |  8355 |     0 |     65340 | 12.79 |
|   CLBL                                     |  6538 |     0 |           |       |
|   CLBM                                     |  1817 |     0 |           |       |
| LUT as Logic                               | 39800 |     0 |    522720 |  7.61 |
|   using O5 output only                     |     7 |       |           |       |
|   using O6 output only                     | 30942 |       |           |       |
|   using O5 and O6                          |  8851 |       |           |       |
| LUT as Memory                              |     0 |     0 |    161280 |  0.00 |
|   LUT as Distributed RAM                   |     0 |     0 |           |       |
|   LUT as Shift Register                    |     0 |     0 |           |       |
| CLB Registers                              | 47884 |     0 |   1045440 |  4.58 |
|   Register driven from within the CLB      | 25824 |       |           |       |
|   Register driven from outside the CLB     | 22060 |       |           |       |
|     LUT in front of the register is unused | 15701 |       |           |       |
|     LUT in front of the register is used   |  6359 |       |           |       |
| Unique Control Sets                        |  1043 |       |    130680 |  0.80 |
+--------------------------------------------+-------+-------+-----------+-------+
* Note: Available Control Sets calculated as CLB Registers / 8, Review the Control Sets Report for more information regarding control sets.


3. BLOCKRAM
-----------

+----------------+------+-------+-----------+-------+
|    Site Type   | Used | Fixed | Available | Util% |
+----------------+------+-------+-----------+-------+
| Block RAM Tile |    0 |     0 |       984 |  0.00 |
|   RAMB36/FIFO* |    0 |     0 |       984 |  0.00 |
|   RAMB18       |    0 |     0 |      1968 |  0.00 |
| URAM           |    0 |     0 |       128 |  0.00 |
+----------------+------+-------+-----------+-------+
* Note: Each Block RAM Tile only has one FIFO logic available and therefore can accommodate only one FIFO36E2 or one FIFO18E2. However, if a FIFO18E2 occupies a Block RAM Tile, that tile can still accommodate a RAMB18E2


4. ARITHMETIC
-------------

+----------------+------+-------+-----------+-------+
|    Site Type   | Used | Fixed | Available | Util% |
+----------------+------+-------+-----------+-------+
| DSPs           |    1 |     0 |      1968 |  0.05 |
|   DSP48E2 only |    1 |       |           |       |
+----------------+------+-------+-----------+-------+


5. I/O
------

+------------------+------+-------+-----------+-------+
|     Site Type    | Used | Fixed | Available | Util% |
+------------------+------+-------+-----------+-------+
| Bonded IOB       |    0 |     0 |       512 |  0.00 |
| HPIOB_M          |    0 |     0 |       192 |  0.00 |
| HPIOB_S          |    0 |     0 |       192 |  0.00 |
| HDIOB_M          |    0 |     0 |        48 |  0.00 |
| HDIOB_S          |    0 |     0 |        48 |  0.00 |
| HPIOB_SNGL       |    0 |     0 |        32 |  0.00 |
| HPIOBDIFFINBUF   |    0 |     0 |       264 |  0.00 |
| HPIOBDIFFOUTBUF  |    0 |     0 |       264 |  0.00 |
| HDIOBDIFFINBUF   |    0 |     0 |        48 |  0.00 |
| BITSLICE_CONTROL |    0 |     0 |        88 |  0.00 |
| BITSLICE_RX_TX   |    0 |     0 |       572 |  0.00 |
| BITSLICE_TX      |    0 |     0 |        88 |  0.00 |
| RIU_OR           |    0 |     0 |        44 |  0.00 |
+------------------+------+-------+-----------+-------+


6. CLOCK
--------

+----------------------+------+-------+-----------+-------+
|       Site Type      | Used | Fixed | Available | Util% |
+----------------------+------+-------+-----------+-------+
| GLOBAL CLOCK BUFFERs |    6 |     0 |       940 |  0.64 |
|   BUFGCE             |    6 |     0 |       280 |  2.14 |
|   BUFGCE_DIV         |    0 |     0 |        44 |  0.00 |
|   BUFG_GT            |    0 |     0 |       456 |  0.00 |
|   BUFG_PS            |    0 |     0 |        72 |  0.00 |
|   BUFGCTRL*          |    0 |     0 |        88 |  0.00 |
| PLL                  |    0 |     0 |        22 |  0.00 |
| MMCM                 |    0 |     0 |        11 |  0.00 |
+----------------------+------+-------+-----------+-------+
* Note: Each used BUFGCTRL counts as two GLOBAL CLOCK BUFFERs. This table does not include global clocking resources, only buffer cell usage. See the Clock Utilization Report (report_clock_utilization) for detailed accounting of global clocking resource availability.


7. ADVANCED
-----------

+-----------------+------+-------+-----------+-------+
|    Site Type    | Used | Fixed | Available | Util% |
+-----------------+------+-------+-----------+-------+
| CMACE4          |    0 |     0 |         4 |  0.00 |
| GTHE4_CHANNEL   |    0 |     0 |        32 |  0.00 |
| GTHE4_COMMON    |    0 |     0 |         8 |  0.00 |
| GTYE4_CHANNEL   |    0 |     0 |        16 |  0.00 |
| GTYE4_COMMON    |    0 |     0 |         4 |  0.00 |
| ILKNE4          |    0 |     0 |         4 |  0.00 |
| OBUFDS_GTE4     |    0 |     0 |        24 |  0.00 |
| OBUFDS_GTE4_ADV |    0 |     0 |        24 |  0.00 |
| PCIE40E4        |    0 |     0 |         5 |  0.00 |
| PS8             |    0 |     0 |         1 |  0.00 |
| SYSMONE4        |    0 |     0 |         1 |  0.00 |
+-----------------+------+-------+-----------+-------+


8. CONFIGURATION
----------------

+-------------+------+-------+-----------+-------+
|  Site Type  | Used | Fixed | Available | Util% |
+-------------+------+-------+-----------+-------+
| BSCANE2     |    0 |     0 |         4 |  0.00 |
| DNA_PORTE2  |    0 |     0 |         1 |  0.00 |
| EFUSE_USR   |    0 |     0 |         1 |  0.00 |
| FRAME_ECCE4 |    0 |     0 |         1 |  0.00 |
| ICAPE3      |    0 |     0 |         2 |  0.00 |
| MASTER_JTAG |    0 |     0 |         1 |  0.00 |
| STARTUPE3   |    0 |     0 |         1 |  0.00 |
+-------------+------+-------+-----------+-------+


9. Primitives
-------------

+----------+-------+---------------------+
| Ref Name |  Used | Functional Category |
+----------+-------+---------------------+
| FDRE     | 47881 |            Register |
| LUT3     | 25926 |                 CLB |
| LUT6     | 12517 |                 CLB |
| LUT5     |  5521 |                 CLB |
| LUT4     |  3930 |                 CLB |
| CARRY8   |  1542 |                 CLB |
| MUXF7    |  1024 |                 CLB |
| LUT2     |   757 |                 CLB |
| MUXF8    |   352 |                 CLB |
| BUFGCE   |     6 |               Clock |
| FDSE     |     3 |            Register |
| DSP48E2  |     1 |          Arithmetic |
+----------+-------+---------------------+


10. Black Boxes
---------------

+----------+------+
| Ref Name | Used |
+----------+------+


11. Instantiated Netlists
-------------------------

+-----------------+------+
|     Ref Name    | Used |
+-----------------+------+
| bd_0_hls_inst_0 |    1 |
+-----------------+------+



Running report: report_timing_summary -file ./report/layer48_dense_large_timing_routed.rpt
INFO: [Timing 38-91] UpdateTimingParams: Speed grade: -2, Temperature grade: I, Delay Type: min_max.
INFO: [Timing 38-191] Multithreading enabled for timing update using a maximum of 8 CPUs
Contents of report file './report/layer48_dense_large_timing_routed.rpt' is as follows:
Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
--------------------------------------------------------------------------------------------------
| Tool Version      : Vivado v.2019.1 (lin64) Build 2552052 Fri May 24 14:47:09 MDT 2019
| Date              : Tue Aug 11 08:05:04 2020
| Host              : correlator3.fnal.gov running 64-bit Scientific Linux release 7.8 (Nitrogen)
| Command           : report_timing_summary -file ./report/layer48_dense_large_timing_routed.rpt
| Design            : bd_0_wrapper
| Device            : xczu19eg-ffvc1760
| Speed File        : -2  PRODUCTION 1.25 05-09-2019
| Temperature Grade : I
--------------------------------------------------------------------------------------------------

Timing Summary Report

------------------------------------------------------------------------------------------------
| Timer Settings
| --------------
------------------------------------------------------------------------------------------------

  Enable Multi Corner Analysis               :  Yes
  Enable Pessimism Removal                   :  Yes
  Pessimism Removal Resolution               :  Nearest Common Node
  Enable Input Delay Default Clock           :  No
  Enable Preset / Clear Arcs                 :  No
  Disable Flight Delays                      :  No
  Ignore I/O Paths                           :  No
  Timing Early Launch at Borrowing Latches   :  No
  Borrow Time for Max Delay Exceptions       :  Yes

  Corner  Analyze    Analyze    
  Name    Max Paths  Min Paths  
  ------  ---------  ---------  
  Slow    Yes        Yes        
  Fast    Yes        Yes        



check_timing report

Table of Contents
-----------------
1. checking no_clock
2. checking constant_clock
3. checking pulse_width_clock
4. checking unconstrained_internal_endpoints
5. checking no_input_delay
6. checking no_output_delay
7. checking multiple_clock
8. checking generated_clocks
9. checking loops
10. checking partial_input_delay
11. checking partial_output_delay
12. checking latch_loops

1. checking no_clock
--------------------
 There are 0 register/latch pins with no clock.


2. checking constant_clock
--------------------------
 There are 0 register/latch pins with constant_clock.


3. checking pulse_width_clock
-----------------------------
 There are 0 register/latch pins which need pulse_width check


4. checking unconstrained_internal_endpoints
--------------------------------------------
 There are 0 pins that are not constrained for maximum delay.

 There are 0 pins that are not constrained for maximum delay due to constant clock.


5. checking no_input_delay
--------------------------
 There are 4387 input ports with no input delay specified. (HIGH)

 There are 0 input ports with no input delay but user has a false path constraint.


6. checking no_output_delay
---------------------------
 There are 291 ports with no output delay specified. (HIGH)

 There are 0 ports with no output delay but user has a false path constraint

 There are 0 ports with no output delay but with a timing clock defined on it or propagating through it


7. checking multiple_clock
--------------------------
 There are 0 register/latch pins with multiple clocks.


8. checking generated_clocks
----------------------------
 There are 0 generated clocks that are not connected to a clock source.


9. checking loops
-----------------
 There are 0 combinational loops in the design.


10. checking partial_input_delay
--------------------------------
 There are 0 input ports with partial input delay specified.


11. checking partial_output_delay
---------------------------------
 There are 0 ports with partial output delay specified.


12. checking latch_loops
------------------------
 There are 0 combinational latch loops in the design through latch input



------------------------------------------------------------------------------------------------
| Design Timing Summary
| ---------------------
------------------------------------------------------------------------------------------------

    WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints     WPWS(ns)     TPWS(ns)  TPWS Failing Endpoints  TPWS Total Endpoints  
    -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------     --------     --------  ----------------------  --------------------  
      0.215        0.000                      0                85361        0.040        0.000                      0                85361        1.725        0.000                       0                 47885  


All user specified timing constraints are met.


------------------------------------------------------------------------------------------------
| Clock Summary
| -------------
------------------------------------------------------------------------------------------------

Clock   Waveform(ns)         Period(ns)      Frequency(MHz)
-----   ------------         ----------      --------------
ap_clk  {0.000 2.000}        4.000           250.000         


------------------------------------------------------------------------------------------------
| Intra Clock Table
| -----------------
------------------------------------------------------------------------------------------------

Clock             WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints     WPWS(ns)     TPWS(ns)  TPWS Failing Endpoints  TPWS Total Endpoints  
-----             -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------     --------     --------  ----------------------  --------------------  
ap_clk              0.215        0.000                      0                85361        0.040        0.000                      0                85361        1.725        0.000                       0                 47885  


------------------------------------------------------------------------------------------------
| Inter Clock Table
| -----------------
------------------------------------------------------------------------------------------------

From Clock    To Clock          WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints  
----------    --------          -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------  


------------------------------------------------------------------------------------------------
| Other Path Groups Table
| -----------------------
------------------------------------------------------------------------------------------------

Path Group    From Clock    To Clock          WNS(ns)      TNS(ns)  TNS Failing Endpoints  TNS Total Endpoints      WHS(ns)      THS(ns)  THS Failing Endpoints  THS Total Endpoints  
----------    ----------    --------          -------      -------  ---------------------  -------------------      -------      -------  ---------------------  -------------------  


------------------------------------------------------------------------------------------------
| Timing Details
| --------------
------------------------------------------------------------------------------------------------


---------------------------------------------------------------------------------------------------
From Clock:  ap_clk
  To Clock:  ap_clk

Setup :            0  Failing Endpoints,  Worst Slack        0.215ns,  Total Violation        0.000ns
Hold  :            0  Failing Endpoints,  Worst Slack        0.040ns,  Total Violation        0.000ns
PW    :            0  Failing Endpoints,  Worst Slack        1.725ns,  Total Violation        0.000ns
---------------------------------------------------------------------------------------------------


Max Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.215ns  (required time - arrival time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
                            (rising edge-triggered cell DSP_OUTPUT clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[15]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Setup (Max at Slow Process Corner)
  Requirement:            4.000ns  (ap_clk rise@4.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        3.735ns  (logic 0.650ns (17.403%)  route 3.085ns (82.597%))
  Logic Levels:           4  (CARRY8=2 LUT5=1 LUT6=1)
  Clock Path Skew:        -0.040ns (DCD - SCD + CPR)
    Destination Clock Delay (DCD):    0.020ns = ( 4.020 - 4.000 ) 
    Source Clock Delay      (SCD):    0.060ns
    Clock Pessimism Removal (CPR):    0.000ns
  Clock Uncertainty:      0.035ns  ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
    Total System Jitter     (TSJ):    0.071ns
    Total Input Jitter      (TIJ):    0.000ns
    Discrete Jitter          (DJ):    0.000ns
    Phase Error              (PE):    0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.060     0.060    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/CLK
    DSP48E2_X6Y166       DSP_OUTPUT                                   r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
  -------------------------------------------------------------------    -------------------
    DSP48E2_X6Y166       DSP_OUTPUT (Prop_DSP_OUTPUT_DSP48E2_CLK_P[17])
                                                      0.218     0.278 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/P[17]
                         net (fo=768, routed)         2.930     3.208    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/mult_0_V_fu_212644_p2[7]
    SLICE_X69Y513        LUT6 (Prop_H6LUT_SLICEL_I0_O)
                                                      0.150     3.358 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_18/O
                         net (fo=1, routed)           0.093     3.451    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_phi_mux_mult_42_V_1_phi_fu_178193_p514[7]
    SLICE_X67Y513        LUT5 (Prop_H6LUT_SLICEL_I3_O)
                                                      0.051     3.502 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10/O
                         net (fo=1, routed)           0.010     3.512    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg[7]_i_10_n_0
    SLICE_X67Y513        CARRY8 (Prop_CARRY8_SLICEL_S[7]_CO[7])
                                                      0.115     3.627 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1/CO[7]
                         net (fo=1, routed)           0.026     3.653    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[7]_i_1_n_0
    SLICE_X67Y514        CARRY8 (Prop_CARRY8_SLICEL_CI_O[7])
                                                      0.116     3.769 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/ap_return_42_preg_reg[15]_i_1/O[7]
                         net (fo=1, routed)           0.026     3.795    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557_n_8160
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[15]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     4.000     4.000 r  
                                                      0.000     4.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.020     4.020    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X67Y514        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[15]/C
                         clock pessimism              0.000     4.020    
                         clock uncertainty           -0.035     3.985    
    SLICE_X67Y514        FDRE (Setup_HFF_SLICEL_C_D)
                                                      0.025     4.010    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_return_42_preg_reg[15]
  -------------------------------------------------------------------
                         required time                          4.010    
                         arrival time                          -3.795    
  -------------------------------------------------------------------
                         slack                                  0.215    





Min Delay Paths
--------------------------------------------------------------------------------------
Slack (MET) :             0.040ns  (arrival time - required time)
  Source:                 bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/tmp_V_712_reg_4669_reg[8]/C
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Destination:            bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_phi_reg_pp0_iter1_p_read198717_phi_reg_8621_reg[8]/D
                            (rising edge-triggered cell FDRE clocked by ap_clk  {rise@0.000ns fall@2.000ns period=4.000ns})
  Path Group:             ap_clk
  Path Type:              Hold (Min at Fast Process Corner)
  Requirement:            0.000ns  (ap_clk rise@0.000ns - ap_clk rise@0.000ns)
  Data Path Delay:        0.094ns  (logic 0.039ns (41.489%)  route 0.055ns (58.511%))
  Logic Levels:           0  
  Clock Path Skew:        0.007ns (DCD - SCD - CPR)
    Destination Clock Delay (DCD):    0.019ns
    Source Clock Delay      (SCD):    0.012ns
    Clock Pessimism Removal (CPR):    -0.000ns

    Location             Delay type                Incr(ns)  Path(ns)    Netlist Resource(s)
  -------------------------------------------------------------------    -------------------
                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.012     0.012    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/ap_clk
    SLICE_X57Y388        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/tmp_V_712_reg_4669_reg[8]/C
  -------------------------------------------------------------------    -------------------
    SLICE_X57Y388        FDRE (Prop_DFF_SLICEL_C_Q)
                                                      0.039     0.051 r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/tmp_V_712_reg_4669_reg[8]/Q
                         net (fo=1, routed)           0.055     0.106    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_phi_reg_pp0_iter1_p_read198717_phi_reg_8621_reg[15]_0[8]
    SLICE_X57Y387        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_phi_reg_pp0_iter1_p_read198717_phi_reg_8621_reg[8]/D
  -------------------------------------------------------------------    -------------------

                         (clock ap_clk rise edge)     0.000     0.000 r  
                                                      0.000     0.000 r  ap_clk (IN)
                         net (fo=47889, unset)        0.019     0.019    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_clk
    SLICE_X57Y387        FDRE                                         r  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_phi_reg_pp0_iter1_p_read198717_phi_reg_8621_reg[8]/C
                         clock pessimism              0.000     0.019    
    SLICE_X57Y387        FDRE (Hold_HFF2_SLICEL_C_D)
                                                      0.047     0.066    bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/ap_phi_reg_pp0_iter1_p_read198717_phi_reg_8621_reg[8]
  -------------------------------------------------------------------
                         required time                         -0.066    
                         arrival time                           0.106    
  -------------------------------------------------------------------
                         slack                                  0.040    





Pulse Width Checks
--------------------------------------------------------------------------------------
Clock Name:         ap_clk
Waveform(ns):       { 0.000 2.000 }
Period(ns):         4.000
Sources:            { ap_clk }

Check Type        Corner  Lib Pin         Reference Pin  Required(ns)  Actual(ns)  Slack(ns)  Location        Pin
Min Period        n/a     DSP_OUTPUT/CLK  n/a            0.650         4.000       3.350      DSP48E2_X6Y166  bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/grp_dense_large_stream_fu_544/grp_dense_large_rf_gt_ni_fu_2100/tmpmult_0_V_product_fu_211557/dense_large_mul_mul_16s_16s_26_1_1_U1/layer48_dense_large_mul_mul_16s_16s_26_1_1_DSP48_0_U/p/DSP_OUTPUT_INST/CLK
Low Pulse Width   Slow    FDSE/C          n/a            0.275         2.000       1.725      SLICE_X68Y433   bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[0]/C
High Pulse Width  Slow    FDSE/C          n/a            0.275         2.000       1.725      SLICE_X68Y433   bd_0_i/hls_inst/inst/p_dense_large_U0/p_dense_large_Block_U0/ap_CS_fsm_reg[0]/C




HLS: impl run complete: worst setup slack (WNS)=0.214644, worst hold slack (WHS)=0.040000, total pulse width slack(TPWS)=0.000000, number of unrouted nets=0
HLS EXTRACTION: calculating BRAM count: (0 bram18) + 2 * (0 bram36)
HLS EXTRACTION: impl area_totals:  0 522720 1045440 1968 1968 {0 } 128
HLS EXTRACTION: impl area_current: 0 39800 47884 1 0 0 0 8355 0 128
HLS EXTRACTION: generated /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/report/verilog/layer48_dense_large_export.xml


Implementation tool: Xilinx Vivado v.2019.1
Project:             resnet_layer48
Solution:            solution1
Device target:       xczu19eg-ffvc1760-2-i
Report date:         Tue Aug 11 08:05:04 CDT 2020

#=== Post-Implementation Resource usage ===
CLB:           8355
LUT:          39800
FF:           47884
DSP:              1
BRAM:             0
SRL:              0
URAM:             0
#=== Final timing ===
CP required:    4.000
CP achieved post-synthesis:    2.947
CP achieved post-implementation:    3.785
Timing met

HLS EXTRACTION: generated /home/pharris/aigean/galapagos/userIP/hls_projects/resnet_layer48/solution1/impl/report/verilog/layer48_dense_large_export.rpt
INFO: [Common 17-206] Exiting Vivado at Tue Aug 11 08:05:05 2020...
INFO: [HLS 200-112] Total elapsed time: 2288.76 seconds; peak allocated memory: 1.652 GB.
INFO: [Common 17-206] Exiting vivado_hls at Tue Aug 11 08:05:06 2020...
