Fitter report for car
Tue Aug 08 15:36:19 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Aug 08 15:36:19 2017       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; car                                         ;
; Top-level Entity Name              ; car                                         ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,067 / 4,608 ( 45 % )                      ;
;     Total combinational functions  ; 2,015 / 4,608 ( 44 % )                      ;
;     Dedicated logic registers      ; 374 / 4,608 ( 8 % )                         ;
; Total registers                    ; 374                                         ;
; Total pins                         ; 62 / 142 ( 44 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  10.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; fan        ; PIN_160       ; QSF Assignment ;
; Location ;                ;              ; fire[4]    ; PIN_143       ; QSF Assignment ;
; Location ;                ;              ; off        ; PIN_152       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2466 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2466 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2463    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/no3/output_files/car.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,067 / 4,608 ( 45 % ) ;
;     -- Combinational with no register       ; 1693                   ;
;     -- Register only                        ; 52                     ;
;     -- Combinational with a register        ; 322                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 627                    ;
;     -- 3 input functions                    ; 535                    ;
;     -- <=2 input functions                  ; 853                    ;
;     -- Register only                        ; 52                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1385                   ;
;     -- arithmetic mode                      ; 630                    ;
;                                             ;                        ;
; Total registers*                            ; 374 / 5,010 ( 7 % )    ;
;     -- Dedicated logic registers            ; 374 / 4,608 ( 8 % )    ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 159 / 288 ( 55 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 62 / 142 ( 44 % )      ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 8                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 8 / 8 ( 100 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 9%           ;
; Maximum fan-out                             ; 204                    ;
; Highest non-global fan-out                  ; 50                     ;
; Total fan-out                               ; 6788                   ;
; Average fan-out                             ; 2.71                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2067 / 4608 ( 45 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1693                 ; 0                              ;
;     -- Register only                        ; 52                   ; 0                              ;
;     -- Combinational with a register        ; 322                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 627                  ; 0                              ;
;     -- 3 input functions                    ; 535                  ; 0                              ;
;     -- <=2 input functions                  ; 853                  ; 0                              ;
;     -- Register only                        ; 52                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1385                 ; 0                              ;
;     -- arithmetic mode                      ; 630                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 374                  ; 0                              ;
;     -- Dedicated logic registers            ; 374 / 4608 ( 8 % )   ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 159 / 288 ( 55 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 62                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 8 / 10 ( 80 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6788                 ; 0                              ;
;     -- Registered Connections               ; 1524                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 12                   ; 0                              ;
;     -- Output Ports                         ; 50                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; 132   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fire[0]    ; 138   ; 3        ; 28           ; 9            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fire[1]    ; 139   ; 3        ; 28           ; 10           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fire[2]    ; 141   ; 3        ; 28           ; 10           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fire[3]    ; 142   ; 3        ; 28           ; 10           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; left_echo  ; 70    ; 4        ; 9            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mid_echo   ; 76    ; 4        ; 14           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; right_echo ; 74    ; 4        ; 12           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[0]  ; 8     ; 1        ; 0            ; 12           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[1]  ; 10    ; 1        ; 0            ; 12           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[2]  ; 11    ; 1        ; 0            ; 12           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch[3]  ; 12    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; digit[0]     ; 46    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digit[1]     ; 43    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digit[2]     ; 41    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digit[3]     ; 48    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digit[4]     ; 47    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digit[5]     ; 45    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digit[6]     ; 40    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digit[7]     ; 44    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; duoji        ; 182   ; 2        ; 14           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; left_pwm     ; 203   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; left_trig    ; 69    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; mid_trig     ; 75    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out1[0]      ; 133   ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out1[1]      ; 134   ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out1[2]      ; 135   ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out1[3]      ; 137   ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out2[0]      ; 147   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out2[1]      ; 149   ; 3        ; 28           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out2[2]      ; 150   ; 3        ; 28           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; out2[3]      ; 151   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pin_name1[0] ; 175   ; 2        ; 17           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name1[1] ; 179   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name1[2] ; 180   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name1[3] ; 173   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name2[0] ; 162   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name2[1] ; 193   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name2[2] ; 14    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name2[3] ; 181   ; 2        ; 14           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name2[4] ; 187   ; 2        ; 12           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name2[5] ; 192   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name2[6] ; 176   ; 2        ; 17           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name2[7] ; 13    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name3[0] ; 198   ; 2        ; 5            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name3[1] ; 200   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name3[2] ; 189   ; 2        ; 9            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name3[3] ; 185   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name4[0] ; 59    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name4[1] ; 68    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name4[2] ; 195   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name4[3] ; 188   ; 2        ; 12           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name4[4] ; 197   ; 2        ; 5            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name4[5] ; 67    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name4[6] ; 64    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pin_name4[7] ; 191   ; 2        ; 9            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; right_pwn    ; 201   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; right_trig   ; 72    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; select[0]    ; 35    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; select[1]    ; 36    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; select[2]    ; 37    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; select[3]    ; 39    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 34 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 21 / 35 ( 60 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 37 ( 38 % ) ; 3.3V          ; --           ;
; 4        ; 10 / 36 ( 28 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; switch[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; switch[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; switch[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; switch[3]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; pin_name2[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 11         ; 1        ; pin_name2[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; select[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 36       ; 31         ; 1        ; select[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 37       ; 32         ; 1        ; select[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; select[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ; 35         ; 1        ; digit[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 41       ; 36         ; 1        ; digit[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; digit[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 38         ; 1        ; digit[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 39         ; 1        ; digit[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 1        ; digit[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ; 41         ; 1        ; digit[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 42         ; 1        ; digit[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 46         ; 4        ; pin_name4[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 50         ; 4        ; pin_name4[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; pin_name4[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 53         ; 4        ; pin_name4[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ; 54         ; 4        ; left_trig                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 57         ; 4        ; left_echo                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; right_trig                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; right_echo                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 60         ; 4        ; mid_trig                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 63         ; 4        ; mid_echo                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 91         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 92         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 93         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 94         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 118      ; 96         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 120      ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; out1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 110        ; 3        ; out1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 111        ; 3        ; out1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; out1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 113        ; 3        ; fire[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 114        ; 3        ; fire[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; fire[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 116        ; 3        ; fire[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 146      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 121        ; 3        ; out2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; out2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 124        ; 3        ; out2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 125        ; 3        ; out2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 129        ; 2        ; pin_name2[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 163      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 131        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; pin_name1[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; pin_name1[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 176      ; 141        ; 2        ; pin_name2[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; pin_name1[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 180      ; 145        ; 2        ; pin_name1[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 181      ; 146        ; 2        ; pin_name2[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 182      ; 147        ; 2        ; duoji                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; pin_name3[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; pin_name2[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 188      ; 150        ; 2        ; pin_name4[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 189      ; 151        ; 2        ; pin_name3[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; pin_name4[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 192      ; 153        ; 2        ; pin_name2[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 193      ; 154        ; 2        ; pin_name2[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; pin_name4[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; pin_name4[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 198      ; 159        ; 2        ; pin_name3[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 199      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 163        ; 2        ; pin_name3[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 201      ; 164        ; 2        ; right_pwn                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; left_pwm                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |car                                      ; 2067 (0)    ; 374 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 62   ; 0            ; 1693 (0)     ; 52 (0)            ; 322 (0)          ; |car                                                                                                                       ;              ;
;    |bizhang:inst2|                        ; 118 (118)   ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 58 (58)          ; |car|bizhang:inst2                                                                                                         ;              ;
;    |ultrasonic_new:inst11|                ; 701 (271)   ; 151 (151)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 549 (119)    ; 19 (19)           ; 133 (131)        ; |car|ultrasonic_new:inst11                                                                                                 ;              ;
;       |lpm_divide:Div0|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_0dm:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated                                                   ;              ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;                |alt_u_div_mve:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ;              ;
;       |lpm_divide:Div1|                   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Div1                                                                                 ;              ;
;          |lpm_divide_dem:auto_generated|  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated                                                   ;              ;
;             |sign_div_unsign_nlh:divider| ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider                       ;              ;
;                |alt_u_div_g2f:divider|    ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider ;              ;
;       |lpm_divide:Mod0|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_35m:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated                                                   ;              ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;                |alt_u_div_mve:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ;              ;
;       |lpm_divide:Mod1|                   ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod1                                                                                 ;              ;
;          |lpm_divide_g6m:auto_generated|  ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_nlh:divider| ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider                       ;              ;
;                |alt_u_div_g2f:divider|    ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider ;              ;
;       |lpm_divide:Mod2|                   ; 170 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (0)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod2                                                                                 ;              ;
;          |lpm_divide_s7m:auto_generated|  ; 170 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (0)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated                                                   ;              ;
;             |sign_div_unsign_3nh:divider| ; 170 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (0)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider                       ;              ;
;                |alt_u_div_85f:divider|    ; 170 (170)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (170)    ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider ;              ;
;       |lpm_mult:Mult0|                    ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 2 (0)            ; |car|ultrasonic_new:inst11|lpm_mult:Mult0                                                                                  ;              ;
;          |multcore:mult_core|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |car|ultrasonic_new:inst11|lpm_mult:Mult0|multcore:mult_core                                                               ;              ;
;       |lpm_mult:Mult1|                    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_mult:Mult1                                                                                  ;              ;
;          |multcore:mult_core|             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst11|lpm_mult:Mult1|multcore:mult_core                                                               ;              ;
;    |ultrasonic_new:inst8|                 ; 624 (194)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 533 (103)    ; 17 (17)           ; 74 (72)          ; |car|ultrasonic_new:inst8                                                                                                  ;              ;
;       |lpm_divide:Div0|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Div0                                                                                  ;              ;
;          |lpm_divide_0dm:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated                                                    ;              ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                        ;              ;
;                |alt_u_div_mve:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider  ;              ;
;       |lpm_divide:Div1|                   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Div1                                                                                  ;              ;
;          |lpm_divide_dem:auto_generated|  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated                                                    ;              ;
;             |sign_div_unsign_nlh:divider| ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider                        ;              ;
;                |alt_u_div_g2f:divider|    ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider  ;              ;
;       |lpm_divide:Mod0|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_35m:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated                                                    ;              ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider                        ;              ;
;                |alt_u_div_mve:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider  ;              ;
;       |lpm_divide:Mod1|                   ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod1                                                                                  ;              ;
;          |lpm_divide_g6m:auto_generated|  ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated                                                    ;              ;
;             |sign_div_unsign_nlh:divider| ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider                        ;              ;
;                |alt_u_div_g2f:divider|    ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider  ;              ;
;       |lpm_divide:Mod2|                   ; 170 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (0)      ; 0 (0)             ; 1 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod2                                                                                  ;              ;
;          |lpm_divide_s7m:auto_generated|  ; 170 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (0)      ; 0 (0)             ; 1 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated                                                    ;              ;
;             |sign_div_unsign_3nh:divider| ; 170 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (0)      ; 0 (0)             ; 1 (0)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider                        ;              ;
;                |alt_u_div_85f:divider|    ; 170 (170)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (169)    ; 0 (0)             ; 1 (1)            ; |car|ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider  ;              ;
;       |lpm_mult:Mult0|                    ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 1 (0)            ; |car|ultrasonic_new:inst8|lpm_mult:Mult0                                                                                   ;              ;
;          |multcore:mult_core|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |car|ultrasonic_new:inst8|lpm_mult:Mult0|multcore:mult_core                                                                ;              ;
;       |lpm_mult:Mult1|                    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_mult:Mult1                                                                                   ;              ;
;          |multcore:mult_core|             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst8|lpm_mult:Mult1|multcore:mult_core                                                                ;              ;
;    |ultrasonic_new:inst|                  ; 641 (213)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 551 (123)    ; 16 (16)           ; 74 (70)          ; |car|ultrasonic_new:inst                                                                                                   ;              ;
;       |lpm_divide:Div0|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Div0                                                                                   ;              ;
;          |lpm_divide_0dm:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated                                                     ;              ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                         ;              ;
;                |alt_u_div_mve:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider   ;              ;
;       |lpm_divide:Div1|                   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Div1                                                                                   ;              ;
;          |lpm_divide_dem:auto_generated|  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated                                                     ;              ;
;             |sign_div_unsign_nlh:divider| ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider                         ;              ;
;                |alt_u_div_g2f:divider|    ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider   ;              ;
;       |lpm_divide:Mod0|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod0                                                                                   ;              ;
;          |lpm_divide_35m:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated                                                     ;              ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider                         ;              ;
;                |alt_u_div_mve:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider   ;              ;
;       |lpm_divide:Mod1|                   ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod1                                                                                   ;              ;
;          |lpm_divide_g6m:auto_generated|  ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated                                                     ;              ;
;             |sign_div_unsign_nlh:divider| ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider                         ;              ;
;                |alt_u_div_g2f:divider|    ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider   ;              ;
;       |lpm_divide:Mod2|                   ; 170 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (0)      ; 0 (0)             ; 2 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod2                                                                                   ;              ;
;          |lpm_divide_s7m:auto_generated|  ; 170 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (0)      ; 0 (0)             ; 2 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated                                                     ;              ;
;             |sign_div_unsign_3nh:divider| ; 170 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (0)      ; 0 (0)             ; 2 (0)            ; |car|ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider                         ;              ;
;                |alt_u_div_85f:divider|    ; 170 (170)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (168)    ; 0 (0)             ; 2 (2)            ; |car|ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider   ;              ;
;       |lpm_mult:Mult0|                    ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 2 (0)            ; |car|ultrasonic_new:inst|lpm_mult:Mult0                                                                                    ;              ;
;          |multcore:mult_core|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |car|ultrasonic_new:inst|lpm_mult:Mult0|multcore:mult_core                                                                 ;              ;
;       |lpm_mult:Mult1|                    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_mult:Mult1                                                                                    ;              ;
;          |multcore:mult_core|             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |car|ultrasonic_new:inst|lpm_mult:Mult1|multcore:mult_core                                                                 ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; mid_trig     ; Output   ; --            ; --            ; --                    ; --  ;
; left_trig    ; Output   ; --            ; --            ; --                    ; --  ;
; right_trig   ; Output   ; --            ; --            ; --                    ; --  ;
; left_pwm     ; Output   ; --            ; --            ; --                    ; --  ;
; right_pwn    ; Output   ; --            ; --            ; --                    ; --  ;
; duoji        ; Output   ; --            ; --            ; --                    ; --  ;
; digit[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; digit[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; digit[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; digit[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; digit[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; digit[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; digit[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; digit[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; out1[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; out2[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2[7] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4[7] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; select[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; select[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; select[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; select[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; clk          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fire[3]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; fire[0]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; fire[2]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; fire[1]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switch[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switch[1]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switch[0]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switch[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; mid_echo     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; left_echo    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; right_echo   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                    ;
+-----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------+-------------------+---------+
; clk                                                 ;                   ;         ;
; fire[3]                                             ;                   ;         ;
;      - bizhang:inst2|Equal0~0                       ; 1                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~2     ; 1                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~3     ; 1                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~5     ; 1                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~7     ; 1                 ; 6       ;
; fire[0]                                             ;                   ;         ;
;      - bizhang:inst2|Equal0~0                       ; 0                 ; 6       ;
;      - bizhang:inst2|Equal0~1                       ; 0                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~4     ; 0                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~5     ; 0                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~6     ; 0                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out[4]~8  ; 0                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~10    ; 0                 ; 6       ;
; fire[2]                                             ;                   ;         ;
;      - bizhang:inst2|Equal0~0                       ; 0                 ; 6       ;
;      - bizhang:inst2|Equal0~1                       ; 0                 ; 6       ;
;      - bizhang:inst2|Equal0~2                       ; 0                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~10    ; 0                 ; 6       ;
; fire[1]                                             ;                   ;         ;
;      - bizhang:inst2|Equal0~0                       ; 1                 ; 6       ;
;      - bizhang:inst2|Equal0~1                       ; 1                 ; 6       ;
;      - bizhang:inst2|Equal0~2                       ; 1                 ; 6       ;
;      - bizhang:inst2|steering_PWM_counter_out~10    ; 1                 ; 6       ;
; switch[2]                                           ;                   ;         ;
;      - bizhang:inst2|right_wheel_PWM_OUT~0          ; 1                 ; 6       ;
;      - bizhang:inst2|right_wheel_PWM_OUT~1          ; 1                 ; 6       ;
;      - bizhang:inst2|right_wheel_PWM_OUT~2          ; 1                 ; 6       ;
;      - bizhang:inst2|right_wheel_PWM_OUT~7          ; 1                 ; 6       ;
;      - bizhang:inst2|right_wheel_PWM_OUT~9          ; 1                 ; 6       ;
; switch[1]                                           ;                   ;         ;
;      - bizhang:inst2|right_wheel_PWM_OUT~0          ; 0                 ; 6       ;
;      - bizhang:inst2|right_wheel_PWM_OUT~5          ; 0                 ; 6       ;
;      - bizhang:inst2|right_wheel_PWM_OUT~7          ; 0                 ; 6       ;
;      - bizhang:inst2|right_wheel_PWM_OUT~9          ; 0                 ; 6       ;
; switch[0]                                           ;                   ;         ;
;      - bizhang:inst2|right_wheel_PWM_OUT~2          ; 1                 ; 6       ;
;      - bizhang:inst2|right_wheel_PWM_OUT~6          ; 0                 ; 6       ;
;      - bizhang:inst2|right_wheel_PWM_OUT~10         ; 0                 ; 6       ;
; switch[3]                                           ;                   ;         ;
;      - bizhang:inst2|right_wheel_PWM_OUT~2          ; 0                 ; 6       ;
; mid_echo                                            ;                   ;         ;
;      - ultrasonic_new:inst|echo_rising_center~0     ; 0                 ; 6       ;
;      - ultrasonic_new:inst|echo_falling_center~0    ; 0                 ; 6       ;
;      - ultrasonic_new:inst|echo_buf_center~feeder   ; 0                 ; 6       ;
; left_echo                                           ;                   ;         ;
;      - ultrasonic_new:inst8|echo_buf_center         ; 0                 ; 6       ;
;      - ultrasonic_new:inst8|echo_rising_center~0    ; 0                 ; 6       ;
;      - ultrasonic_new:inst8|echo_falling_center~0   ; 0                 ; 6       ;
; right_echo                                          ;                   ;         ;
;      - ultrasonic_new:inst11|echo_rising_center~0   ; 0                 ; 6       ;
;      - ultrasonic_new:inst11|echo_falling_center~0  ; 0                 ; 6       ;
;      - ultrasonic_new:inst11|echo_buf_center~feeder ; 0                 ; 6       ;
+-----------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                  ;
+-----------------------------------------+-------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location          ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+-------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; bizhang:inst2|LessThan0~3               ; LCCOMB_X3_Y12_N14 ; 12      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; bizhang:inst2|LessThan9~6               ; LCCOMB_X15_Y8_N20 ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; bizhang:inst2|steering_engine_PWM_OUT~3 ; LCCOMB_X20_Y8_N0  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk                                     ; PIN_132           ; 204     ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ultrasonic_new:inst11|clk               ; LCFF_X7_Y12_N1    ; 28      ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ultrasonic_new:inst11|clk61             ; LCFF_X4_Y2_N23    ; 14      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ultrasonic_new:inst11|clk62             ; LCFF_X21_Y2_N1    ; 15      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ultrasonic_new:inst11|cntcenter3[0]~11  ; LCCOMB_X13_Y5_N8  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst11|cntcenter3[0]~12  ; LCCOMB_X12_Y5_N6  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst11|data6~0           ; LCCOMB_X12_Y9_N8  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst11|datacenter1[0]~6  ; LCCOMB_X14_Y5_N4  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst11|datacenter2[0]~7  ; LCCOMB_X13_Y5_N18 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst11|datacenter3[0]~6  ; LCCOMB_X13_Y5_N0  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst11|datacenter4[3]~7  ; LCCOMB_X13_Y5_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst11|flagcenter1       ; LCFF_X13_Y5_N5    ; 50      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst8|clk                ; LCFF_X7_Y12_N17   ; 28      ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; ultrasonic_new:inst8|clk61              ; LCFF_X4_Y2_N29    ; 14      ; Clock                     ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ultrasonic_new:inst8|clk62              ; LCFF_X1_Y6_N29    ; 15      ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ultrasonic_new:inst8|cntcenter3[5]~11   ; LCCOMB_X19_Y9_N30 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst8|cntcenter3[5]~12   ; LCCOMB_X18_Y9_N0  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst8|data6~0            ; LCCOMB_X17_Y11_N0 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst8|datacenter1[0]~6   ; LCCOMB_X19_Y9_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst8|datacenter2[0]~7   ; LCCOMB_X17_Y9_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst8|datacenter3[1]~6   ; LCCOMB_X17_Y12_N2 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst8|datacenter4[3]~7   ; LCCOMB_X17_Y9_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst8|flagcenter1        ; LCFF_X17_Y9_N17   ; 50      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|Equal0~3            ; LCCOMB_X4_Y2_N16  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|Equal10~6           ; LCCOMB_X7_Y12_N30 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|Equal3~2            ; LCCOMB_X8_Y3_N26  ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|clk                 ; LCFF_X7_Y12_N15   ; 28      ; Clock                     ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; ultrasonic_new:inst|clk61               ; LCFF_X4_Y2_N21    ; 15      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|clk62               ; LCFF_X19_Y8_N17   ; 15      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|cntcenter3[0]~11    ; LCCOMB_X17_Y4_N6  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|cntcenter3[0]~12    ; LCCOMB_X17_Y4_N2  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|data6~0             ; LCCOMB_X20_Y4_N10 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|datacenter1[3]~6    ; LCCOMB_X19_Y4_N14 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|datacenter2[1]~7    ; LCCOMB_X18_Y4_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|datacenter3[0]~6    ; LCCOMB_X18_Y4_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|datacenter4[3]~7    ; LCCOMB_X18_Y4_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ultrasonic_new:inst|flagcenter1         ; LCFF_X19_Y4_N13   ; 49      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+-------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                   ;
+-----------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                        ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; clk                         ; PIN_132         ; 204     ; Global Clock         ; GCLK6            ; --                        ;
; ultrasonic_new:inst11|clk   ; LCFF_X7_Y12_N1  ; 28      ; Global Clock         ; GCLK7            ; --                        ;
; ultrasonic_new:inst11|clk61 ; LCFF_X4_Y2_N23  ; 14      ; Global Clock         ; GCLK2            ; --                        ;
; ultrasonic_new:inst11|clk62 ; LCFF_X21_Y2_N1  ; 15      ; Global Clock         ; GCLK4            ; --                        ;
; ultrasonic_new:inst8|clk    ; LCFF_X7_Y12_N17 ; 28      ; Global Clock         ; GCLK5            ; --                        ;
; ultrasonic_new:inst8|clk61  ; LCFF_X4_Y2_N29  ; 14      ; Global Clock         ; GCLK1            ; --                        ;
; ultrasonic_new:inst8|clk62  ; LCFF_X1_Y6_N29  ; 15      ; Global Clock         ; GCLK3            ; --                        ;
; ultrasonic_new:inst|clk     ; LCFF_X7_Y12_N15 ; 28      ; Global Clock         ; GCLK0            ; --                        ;
+-----------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ultrasonic_new:inst11|flagcenter1                                                                                                                  ; 50      ;
; ultrasonic_new:inst8|flagcenter1                                                                                                                   ; 50      ;
; ultrasonic_new:inst|flagcenter1                                                                                                                    ; 49      ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[11]~16 ; 36      ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[11]~16  ; 36      ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[11]~16   ; 36      ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~12   ; 27      ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~12   ; 27      ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[11]~16 ; 27      ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~12    ; 27      ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~12    ; 27      ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[11]~16  ; 27      ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~12     ; 27      ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~12     ; 27      ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[11]~16   ; 27      ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[11]~16 ; 26      ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[11]~16 ; 26      ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[11]~16 ; 26      ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[11]~16 ; 26      ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[11]~16  ; 26      ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[11]~16  ; 26      ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[11]~16  ; 26      ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[11]~16  ; 26      ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[11]~16   ; 26      ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[11]~16   ; 26      ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[11]~16   ; 26      ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[11]~16   ; 26      ;
; ultrasonic_new:inst|Equal3~2                                                                                                                       ; 25      ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~10   ; 24      ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~10    ; 24      ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~10     ; 24      ;
; ultrasonic_new:inst11|datacenter4[0]                                                                                                               ; 22      ;
; ultrasonic_new:inst8|datacenter4[0]                                                                                                                ; 22      ;
; ultrasonic_new:inst|datacenter4[0]                                                                                                                 ; 22      ;
; bizhang:inst2|LessThan9~6                                                                                                                          ; 20      ;
; ultrasonic_new:inst11|datacenter4[1]                                                                                                               ; 20      ;
; ultrasonic_new:inst8|datacenter4[1]                                                                                                                ; 20      ;
; ultrasonic_new:inst|datacenter4[1]                                                                                                                 ; 20      ;
; ultrasonic_new:inst11|datacenter4[2]                                                                                                               ; 19      ;
; ultrasonic_new:inst8|datacenter4[2]                                                                                                                ; 19      ;
; ultrasonic_new:inst|datacenter4[2]                                                                                                                 ; 19      ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~12   ; 19      ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~12   ; 19      ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~10   ; 19      ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~12   ; 19      ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~12    ; 19      ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~12    ; 19      ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~10    ; 19      ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~12    ; 19      ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~12     ; 19      ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~12     ; 19      ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~10     ; 19      ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~12     ; 19      ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8    ; 18      ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8     ; 18      ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8      ; 18      ;
; ultrasonic_new:inst11|cnt4[1]                                                                                                                      ; 17      ;
; ultrasonic_new:inst8|cnt4[1]                                                                                                                       ; 17      ;
; ultrasonic_new:inst|cnt4[1]                                                                                                                        ; 17      ;
; ultrasonic_new:inst|data6~0                                                                                                                        ; 16      ;
; ultrasonic_new:inst11|data6~0                                                                                                                      ; 16      ;
; ultrasonic_new:inst11|cnt4[0]                                                                                                                      ; 16      ;
; ultrasonic_new:inst8|data6~0                                                                                                                       ; 16      ;
; ultrasonic_new:inst8|cnt4[0]                                                                                                                       ; 16      ;
; ultrasonic_new:inst|cnt4[0]                                                                                                                        ; 16      ;
; ultrasonic_new:inst|clk61                                                                                                                          ; 15      ;
; ultrasonic_new:inst|clk62                                                                                                                          ; 15      ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8    ; 15      ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6    ; 15      ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8     ; 15      ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6     ; 15      ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8      ; 15      ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6      ; 15      ;
; ultrasonic_new:inst11|datacenter4[3]                                                                                                               ; 14      ;
; ultrasonic_new:inst8|datacenter4[3]                                                                                                                ; 14      ;
; ultrasonic_new:inst|datacenter4[3]                                                                                                                 ; 14      ;
; ultrasonic_new:inst11|cntcenter3[0]~12                                                                                                             ; 12      ;
; ultrasonic_new:inst8|cntcenter3[5]~12                                                                                                              ; 12      ;
; ultrasonic_new:inst|cntcenter3[0]~12                                                                                                               ; 12      ;
; ultrasonic_new:inst11|datacenter3[0]                                                                                                               ; 12      ;
; ultrasonic_new:inst8|datacenter3[0]                                                                                                                ; 12      ;
; ultrasonic_new:inst|datacenter3[0]                                                                                                                 ; 12      ;
; bizhang:inst2|LessThan0~3                                                                                                                          ; 12      ;
; ultrasonic_new:inst11|cntcenter3[0]~11                                                                                                             ; 11      ;
; ultrasonic_new:inst11|datacenter2[0]                                                                                                               ; 11      ;
; ultrasonic_new:inst8|cntcenter3[5]~11                                                                                                              ; 11      ;
; ultrasonic_new:inst8|datacenter2[0]                                                                                                                ; 11      ;
; ultrasonic_new:inst|cntcenter3[0]~11                                                                                                               ; 11      ;
; ultrasonic_new:inst|datacenter2[0]                                                                                                                 ; 11      ;
; ultrasonic_new:inst11|datacenter3[1]                                                                                                               ; 10      ;
; ultrasonic_new:inst8|datacenter3[1]                                                                                                                ; 10      ;
; ultrasonic_new:inst|datacenter3[1]                                                                                                                 ; 10      ;
; bizhang:inst2|steering_engine_PWM_OUT~3                                                                                                            ; 10      ;
; bizhang:inst2|always2~0                                                                                                                            ; 10      ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8    ; 10      ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6    ; 10      ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8     ; 10      ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6     ; 10      ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8      ; 10      ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6      ; 10      ;
; ultrasonic_new:inst11|datacenter2[1]                                                                                                               ; 9       ;
; ultrasonic_new:inst8|datacenter2[1]                                                                                                                ; 9       ;
; ultrasonic_new:inst|datacenter2[1]                                                                                                                 ; 9       ;
; ultrasonic_new:inst|Equal10~6                                                                                                                      ; 9       ;
; ultrasonic_new:inst11|centerdistance[0]                                                                                                            ; 9       ;
; ultrasonic_new:inst8|centerdistance[0]                                                                                                             ; 9       ;
; bizhang:inst2|wheel_PWM_OUT[9]                                                                                                                     ; 9       ;
; ultrasonic_new:inst11|datacenter2[2]                                                                                                               ; 8       ;
; ultrasonic_new:inst11|datacenter3[2]                                                                                                               ; 8       ;
; ultrasonic_new:inst11|datacenter3[3]                                                                                                               ; 8       ;
; ultrasonic_new:inst8|datacenter2[2]                                                                                                                ; 8       ;
; ultrasonic_new:inst8|datacenter3[2]                                                                                                                ; 8       ;
; ultrasonic_new:inst8|datacenter3[3]                                                                                                                ; 8       ;
; ultrasonic_new:inst|datacenter2[2]                                                                                                                 ; 8       ;
; ultrasonic_new:inst|datacenter3[2]                                                                                                                 ; 8       ;
; ultrasonic_new:inst|datacenter3[3]                                                                                                                 ; 8       ;
; ultrasonic_new:inst|centerdistance[0]                                                                                                              ; 8       ;
; ultrasonic_new:inst|Equal4~5                                                                                                                       ; 8       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8    ; 8       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8     ; 8       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8      ; 8       ;
; bizhang:inst2|wheel_PWM_OUT[5]                                                                                                                     ; 8       ;
; bizhang:inst2|wheel_PWM_OUT[7]                                                                                                                     ; 8       ;
; bizhang:inst2|wheel_PWM_OUT[6]                                                                                                                     ; 8       ;
; bizhang:inst2|wheel_PWM_OUT[8]                                                                                                                     ; 8       ;
; fire[0]                                                                                                                                            ; 7       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[32]~38              ; 7       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[31]~37              ; 7       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[32]~38               ; 7       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[31]~37               ; 7       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[32]~38                ; 7       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[31]~37                ; 7       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8    ; 7       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~12   ; 7       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8     ; 7       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~12    ; 7       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8      ; 7       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~12     ; 7       ;
; bizhang:inst2|wheel_PWM_OUT[4]                                                                                                                     ; 7       ;
; ultrasonic_new:inst11|datacenter1[0]                                                                                                               ; 6       ;
; ultrasonic_new:inst11|datacenter2[3]                                                                                                               ; 6       ;
; ultrasonic_new:inst11|echo_rising_center                                                                                                           ; 6       ;
; ultrasonic_new:inst8|datacenter1[0]                                                                                                                ; 6       ;
; ultrasonic_new:inst8|datacenter2[3]                                                                                                                ; 6       ;
; ultrasonic_new:inst8|echo_rising_center                                                                                                            ; 6       ;
; ultrasonic_new:inst|echo_rising_center                                                                                                             ; 6       ;
; ultrasonic_new:inst|datacenter1[0]                                                                                                                 ; 6       ;
; ultrasonic_new:inst|datacenter2[3]                                                                                                                 ; 6       ;
; bizhang:inst2|LessThan14~4                                                                                                                         ; 6       ;
; bizhang:inst2|wheel_PWM_OUT[3]                                                                                                                     ; 6       ;
; bizhang:inst2|wheel_PWM_OUT[2]                                                                                                                     ; 6       ;
; switch[2]                                                                                                                                          ; 5       ;
; fire[3]                                                                                                                                            ; 5       ;
; ultrasonic_new:inst11|Equal6~0                                                                                                                     ; 5       ;
; ultrasonic_new:inst11|datacenter1[1]                                                                                                               ; 5       ;
; ultrasonic_new:inst8|Equal6~0                                                                                                                      ; 5       ;
; ultrasonic_new:inst8|datacenter1[1]                                                                                                                ; 5       ;
; ultrasonic_new:inst|Equal6~0                                                                                                                       ; 5       ;
; ultrasonic_new:inst|datacenter1[1]                                                                                                                 ; 5       ;
; ultrasonic_new:inst11|centerdistance[1]                                                                                                            ; 5       ;
; ultrasonic_new:inst11|centerdistance[2]                                                                                                            ; 5       ;
; ultrasonic_new:inst11|centerdistance[3]                                                                                                            ; 5       ;
; ultrasonic_new:inst11|centerdistance[4]                                                                                                            ; 5       ;
; ultrasonic_new:inst11|centerdistance[5]                                                                                                            ; 5       ;
; ultrasonic_new:inst11|centerdistance[7]                                                                                                            ; 5       ;
; ultrasonic_new:inst8|centerdistance[1]                                                                                                             ; 5       ;
; ultrasonic_new:inst8|centerdistance[2]                                                                                                             ; 5       ;
; ultrasonic_new:inst8|centerdistance[3]                                                                                                             ; 5       ;
; ultrasonic_new:inst8|centerdistance[4]                                                                                                             ; 5       ;
; ultrasonic_new:inst8|centerdistance[5]                                                                                                             ; 5       ;
; ultrasonic_new:inst8|centerdistance[7]                                                                                                             ; 5       ;
; ultrasonic_new:inst|centerdistance[1]                                                                                                              ; 5       ;
; ultrasonic_new:inst|centerdistance[2]                                                                                                              ; 5       ;
; ultrasonic_new:inst|centerdistance[3]                                                                                                              ; 5       ;
; ultrasonic_new:inst|centerdistance[4]                                                                                                              ; 5       ;
; ultrasonic_new:inst|centerdistance[5]                                                                                                              ; 5       ;
; ultrasonic_new:inst|centerdistance[7]                                                                                                              ; 5       ;
; bizhang:inst2|wheel_PWM_OUT[1]                                                                                                                     ; 5       ;
; bizhang:inst2|wheel_PWM_OUT[0]                                                                                                                     ; 5       ;
; switch[1]                                                                                                                                          ; 4       ;
; fire[1]                                                                                                                                            ; 4       ;
; fire[2]                                                                                                                                            ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[222]~286            ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[222]~286             ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[222]~286              ; 4       ;
; ultrasonic_new:inst11|datacenter1[0]~6                                                                                                             ; 4       ;
; ultrasonic_new:inst11|datacenter2[0]~7                                                                                                             ; 4       ;
; ultrasonic_new:inst11|datacenter3[0]~6                                                                                                             ; 4       ;
; ultrasonic_new:inst8|datacenter1[0]~6                                                                                                              ; 4       ;
; ultrasonic_new:inst8|datacenter2[0]~7                                                                                                              ; 4       ;
; ultrasonic_new:inst8|datacenter3[1]~6                                                                                                              ; 4       ;
; ultrasonic_new:inst|datacenter1[3]~6                                                                                                               ; 4       ;
; ultrasonic_new:inst|datacenter2[1]~7                                                                                                               ; 4       ;
; ultrasonic_new:inst|datacenter3[0]~6                                                                                                               ; 4       ;
; ultrasonic_new:inst11|datacenter4[3]~7                                                                                                             ; 4       ;
; ultrasonic_new:inst8|datacenter4[3]~7                                                                                                              ; 4       ;
; ultrasonic_new:inst|datacenter4[3]~7                                                                                                               ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[73]~110             ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[75]~109             ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[76]~108             ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[77]~107             ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[78]~106             ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[224]~270            ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[225]~269            ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[226]~268            ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[227]~267            ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[228]~266            ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[229]~265            ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[73]~110              ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[75]~109              ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[76]~108              ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[77]~107              ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[78]~106              ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[224]~270             ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[225]~269             ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[226]~268             ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[227]~267             ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[228]~266             ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[229]~265             ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[73]~110               ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[75]~109               ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[76]~108               ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[77]~107               ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[78]~106               ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[224]~270              ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[225]~269              ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[226]~268              ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[227]~267              ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[228]~266              ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[229]~265              ; 4       ;
; ultrasonic_new:inst|Equal0~3                                                                                                                       ; 4       ;
; ultrasonic_new:inst11|Equal7~0                                                                                                                     ; 4       ;
; ultrasonic_new:inst11|Equal5~0                                                                                                                     ; 4       ;
; ultrasonic_new:inst11|datacenter1[2]                                                                                                               ; 4       ;
; ultrasonic_new:inst8|Equal7~0                                                                                                                      ; 4       ;
; ultrasonic_new:inst8|Equal5~0                                                                                                                      ; 4       ;
; ultrasonic_new:inst8|datacenter1[2]                                                                                                                ; 4       ;
; ultrasonic_new:inst|Equal7~0                                                                                                                       ; 4       ;
; ultrasonic_new:inst|Equal5~0                                                                                                                       ; 4       ;
; ultrasonic_new:inst|datacenter1[2]                                                                                                                 ; 4       ;
; bizhang:inst2|Equal0~2                                                                                                                             ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[33]~39              ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[74]~82              ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[223]~237            ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[33]~39               ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[74]~82               ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[223]~237             ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[33]~39                ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[74]~82                ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[223]~237              ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~14   ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~2    ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~0    ; 4       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[4]~2   ; 4       ;
; ultrasonic_new:inst11|centerdistance[6]                                                                                                            ; 4       ;
; ultrasonic_new:inst11|centerdistance[8]                                                                                                            ; 4       ;
; ultrasonic_new:inst11|centerdistance[9]                                                                                                            ; 4       ;
; ultrasonic_new:inst11|centerdistance[10]                                                                                                           ; 4       ;
; ultrasonic_new:inst11|centerdistance[11]                                                                                                           ; 4       ;
; ultrasonic_new:inst11|centerdistance[12]                                                                                                           ; 4       ;
; ultrasonic_new:inst11|centerdistance[13]                                                                                                           ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~14    ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~2     ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~0     ; 4       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[4]~2    ; 4       ;
; ultrasonic_new:inst8|centerdistance[6]                                                                                                             ; 4       ;
; ultrasonic_new:inst8|centerdistance[8]                                                                                                             ; 4       ;
; ultrasonic_new:inst8|centerdistance[9]                                                                                                             ; 4       ;
; ultrasonic_new:inst8|centerdistance[10]                                                                                                            ; 4       ;
; ultrasonic_new:inst8|centerdistance[11]                                                                                                            ; 4       ;
; ultrasonic_new:inst8|centerdistance[12]                                                                                                            ; 4       ;
; ultrasonic_new:inst8|centerdistance[13]                                                                                                            ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~14     ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~2      ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~0      ; 4       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[4]~2     ; 4       ;
; ultrasonic_new:inst|centerdistance[6]                                                                                                              ; 4       ;
; ultrasonic_new:inst|centerdistance[8]                                                                                                              ; 4       ;
; ultrasonic_new:inst|centerdistance[9]                                                                                                              ; 4       ;
; ultrasonic_new:inst|centerdistance[10]                                                                                                             ; 4       ;
; ultrasonic_new:inst|centerdistance[11]                                                                                                             ; 4       ;
; ultrasonic_new:inst|centerdistance[12]                                                                                                             ; 4       ;
; ultrasonic_new:inst|centerdistance[13]                                                                                                             ; 4       ;
; bizhang:inst2|steering_PWM_counter[15]                                                                                                             ; 4       ;
; right_echo                                                                                                                                         ; 3       ;
; left_echo                                                                                                                                          ; 3       ;
; mid_echo                                                                                                                                           ; 3       ;
; switch[0]                                                                                                                                          ; 3       ;
; ultrasonic_new:inst11|Equal1~3                                                                                                                     ; 3       ;
; ultrasonic_new:inst8|Equal1~3                                                                                                                      ; 3       ;
; ultrasonic_new:inst|Equal1~3                                                                                                                       ; 3       ;
; ultrasonic_new:inst11|Equal9~0                                                                                                                     ; 3       ;
; ultrasonic_new:inst11|datacenter2[0]~2                                                                                                             ; 3       ;
; ultrasonic_new:inst11|datacenter1[3]                                                                                                               ; 3       ;
; ultrasonic_new:inst8|Equal9~0                                                                                                                      ; 3       ;
; ultrasonic_new:inst8|datacenter2[0]~2                                                                                                              ; 3       ;
; ultrasonic_new:inst8|datacenter1[3]                                                                                                                ; 3       ;
; ultrasonic_new:inst|Equal9~0                                                                                                                       ; 3       ;
; ultrasonic_new:inst|datacenter2[1]~2                                                                                                               ; 3       ;
; ultrasonic_new:inst|datacenter1[3]                                                                                                                 ; 3       ;
; bizhang:inst2|Equal0~1                                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter_out[3]                                                                                                          ; 3       ;
; bizhang:inst2|LessThan8~0                                                                                                                          ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8    ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~8    ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[5]~6    ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[4]~4    ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[2]~18  ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[9]~12  ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[8]~10  ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[7]~8   ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[6]~6   ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[5]~4   ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[3]~0   ; 3       ;
; ultrasonic_new:inst11|centerdistance[14]                                                                                                           ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8     ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~8     ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[5]~6     ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[4]~4     ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[2]~18   ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[9]~12   ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[8]~10   ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[7]~8    ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[6]~6    ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[5]~4    ; 3       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[3]~0    ; 3       ;
; ultrasonic_new:inst8|centerdistance[14]                                                                                                            ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8      ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~8      ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[5]~6      ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[4]~4      ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[2]~18    ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[9]~12    ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[8]~10    ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[7]~8     ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[6]~6     ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[5]~4     ; 3       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[3]~0     ; 3       ;
; ultrasonic_new:inst|centerdistance[14]                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter[3]                                                                                                              ; 3       ;
; bizhang:inst2|steering_PWM_counter[4]                                                                                                              ; 3       ;
; bizhang:inst2|steering_PWM_counter[5]                                                                                                              ; 3       ;
; bizhang:inst2|steering_PWM_counter[6]                                                                                                              ; 3       ;
; bizhang:inst2|steering_PWM_counter[7]                                                                                                              ; 3       ;
; bizhang:inst2|steering_PWM_counter[8]                                                                                                              ; 3       ;
; bizhang:inst2|steering_PWM_counter[9]                                                                                                              ; 3       ;
; bizhang:inst2|steering_PWM_counter[10]                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter[11]                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter[12]                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter[13]                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter[14]                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter[19]                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter[18]                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter[17]                                                                                                             ; 3       ;
; bizhang:inst2|steering_PWM_counter[16]                                                                                                             ; 3       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[191]~287            ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[191]~287             ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[191]~287              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[64]~111             ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[211]~285            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[211]~284            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[200]~283            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[200]~282            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[189]~281            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[189]~280            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[178]~279            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[178]~278            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[180]~276            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[181]~275            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[182]~274            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[183]~273            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[184]~272            ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[64]~111              ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[211]~285             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[211]~284             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[200]~283             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[200]~282             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[189]~281             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[189]~280             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[178]~279             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[178]~278             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[180]~276             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[181]~275             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[182]~274             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[183]~273             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[184]~272             ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[64]~111               ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[211]~285              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[211]~284              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[200]~283              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[200]~282              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[189]~281              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[189]~280              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[178]~279              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[178]~278              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[180]~276              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[181]~275              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[182]~274              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[183]~273              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[184]~272              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~52              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~50              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~49              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~48              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~47              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~46              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~44              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~43              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~42              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~41              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~43              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~42              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~41              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~39              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~38              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~37              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[65]~105             ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[65]~104             ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[56]~103             ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[67]~102             ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[68]~101             ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[69]~100             ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[57]~98              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[57]~97              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[48]~96              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[59]~95              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[60]~94              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[61]~93              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[49]~91              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[49]~90              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[50]~89              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[51]~88              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[52]~87              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[53]~86              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[56]~78              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[57]~72              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[48]~71              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[58]~70              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[59]~69              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[60]~68              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[61]~67              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[49]~65              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[50]~64              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[51]~63              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[52]~62              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[53]~61              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[213]~264            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[214]~263            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[215]~262            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[216]~261            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[217]~260            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[202]~258            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[203]~257            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[204]~256            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[205]~255            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[206]~254            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[192]~252            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[193]~251            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[194]~250            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[195]~249            ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~52               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~50               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~49               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~48               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~47               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~46               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~44               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~43               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~42               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~41               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~43               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~42               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~41               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~39               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~38               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~37               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[65]~105              ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[65]~104              ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[56]~103              ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[67]~102              ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[68]~101              ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[69]~100              ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[57]~98               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[57]~97               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[48]~96               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[59]~95               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[60]~94               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[61]~93               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[49]~91               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[49]~90               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[50]~89               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[51]~88               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[52]~87               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[53]~86               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[56]~78               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[57]~72               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[48]~71               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[58]~70               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[59]~69               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[60]~68               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[61]~67               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[49]~65               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[50]~64               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[51]~63               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[52]~62               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[53]~61               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[213]~264             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[214]~263             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[215]~262             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[216]~261             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[217]~260             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[202]~258             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[203]~257             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[204]~256             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[205]~255             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[206]~254             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[192]~252             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[193]~251             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[194]~250             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[195]~249             ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~52                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~50                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~49                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~48                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~47                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~46                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~44                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~43                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~42                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~41                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~43                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~42                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~41                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~39                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~38                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~37                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[65]~105               ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[65]~104               ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[56]~103               ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[67]~102               ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[68]~101               ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[69]~100               ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[57]~98                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[57]~97                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[48]~96                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[59]~95                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[60]~94                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[61]~93                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[49]~91                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[49]~90                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[50]~89                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[51]~88                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[52]~87                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[53]~86                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[56]~78                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[57]~72                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[48]~71                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[58]~70                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[59]~69                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[60]~68                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[61]~67                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[49]~65                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[50]~64                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[51]~63                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[52]~62                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[53]~61                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[213]~264              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[214]~263              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[215]~262              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[216]~261              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[217]~260              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[202]~258              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[203]~257              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[204]~256              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[205]~255              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[206]~254              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[192]~252              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[193]~251              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[194]~250              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[195]~249              ; 2       ;
; ultrasonic_new:inst11|cnt61[12]                                                                                                                    ; 2       ;
; ultrasonic_new:inst11|cnt61[11]                                                                                                                    ; 2       ;
; ultrasonic_new:inst11|cnt61[10]                                                                                                                    ; 2       ;
; ultrasonic_new:inst11|cnt61[9]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt61[8]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt61[7]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt61[6]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt61[5]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt61[4]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt61[3]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt61[2]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt61[1]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt61[0]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|echo_buf_center                                                                                                              ; 2       ;
; ultrasonic_new:inst8|echo_buf_center                                                                                                               ; 2       ;
; ultrasonic_new:inst|echo_buf_center                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cnt62[12]                                                                                                                    ; 2       ;
; ultrasonic_new:inst11|cnt62[11]                                                                                                                    ; 2       ;
; ultrasonic_new:inst11|cnt62[10]                                                                                                                    ; 2       ;
; ultrasonic_new:inst11|cnt62[9]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt62[8]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt62[7]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt62[6]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt62[5]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt62[4]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt62[3]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt62[1]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt62[0]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt62[2]                                                                                                                     ; 2       ;
; ultrasonic_new:inst8|cnt62[12]                                                                                                                     ; 2       ;
; ultrasonic_new:inst8|cnt62[11]                                                                                                                     ; 2       ;
; ultrasonic_new:inst8|cnt62[10]                                                                                                                     ; 2       ;
; ultrasonic_new:inst8|cnt62[9]                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|cnt62[8]                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|cnt62[7]                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|cnt62[6]                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|cnt62[5]                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|cnt62[4]                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|cnt62[3]                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|cnt62[1]                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|cnt62[0]                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|cnt62[2]                                                                                                                      ; 2       ;
; ultrasonic_new:inst|cnt62[12]                                                                                                                      ; 2       ;
; ultrasonic_new:inst|cnt62[11]                                                                                                                      ; 2       ;
; ultrasonic_new:inst|cnt62[10]                                                                                                                      ; 2       ;
; ultrasonic_new:inst|cnt62[9]                                                                                                                       ; 2       ;
; ultrasonic_new:inst|cnt62[8]                                                                                                                       ; 2       ;
; ultrasonic_new:inst|cnt62[7]                                                                                                                       ; 2       ;
; ultrasonic_new:inst|cnt62[6]                                                                                                                       ; 2       ;
; ultrasonic_new:inst|cnt62[5]                                                                                                                       ; 2       ;
; ultrasonic_new:inst|cnt62[4]                                                                                                                       ; 2       ;
; ultrasonic_new:inst|cnt62[3]                                                                                                                       ; 2       ;
; ultrasonic_new:inst|cnt62[1]                                                                                                                       ; 2       ;
; ultrasonic_new:inst|cnt62[0]                                                                                                                       ; 2       ;
; ultrasonic_new:inst|cnt62[2]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|Equal8~2                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|Equal8~1                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|Equal8~0                                                                                                                     ; 2       ;
; ultrasonic_new:inst8|Equal8~2                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|Equal8~1                                                                                                                      ; 2       ;
; ultrasonic_new:inst8|Equal8~0                                                                                                                      ; 2       ;
; ultrasonic_new:inst|Equal8~2                                                                                                                       ; 2       ;
; ultrasonic_new:inst|Equal8~1                                                                                                                       ; 2       ;
; ultrasonic_new:inst|Equal8~0                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt5[4]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt5[6]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt5[7]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt5[5]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt5[8]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt5[9]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt5[10]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[11]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[18]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[19]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[12]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[13]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[15]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[14]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[16]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[17]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt5[0]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt5[1]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt5[2]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt5[3]                                                                                                                      ; 2       ;
; bizhang:inst2|steering_PWM_counter_out~2                                                                                                           ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~36              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~35              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~34              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~31              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[76]~79              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[77]~78              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[78]~77              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[66]~75              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[58]~69              ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[222]~243            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[223]~238            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[225]~235            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[226]~234            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[227]~233            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[228]~232            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[229]~231            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[212]~227            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[201]~217            ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[190]~207            ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~36               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~35               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~34               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~31               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[76]~79               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[77]~78               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[78]~77               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[66]~75               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[58]~69               ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[222]~243             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[223]~238             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[225]~235             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[226]~234             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[227]~233             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[228]~232             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[229]~231             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[212]~227             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[201]~217             ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[190]~207             ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~36                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~35                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~34                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~31                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[76]~79                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[77]~78                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[78]~77                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[66]~75                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[58]~69                ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[222]~243              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[223]~238              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[225]~235              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[226]~234              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[227]~233              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[228]~232              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[229]~231              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[212]~227              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[201]~217              ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[190]~207              ; 2       ;
; bizhang:inst2|LessThan9~5                                                                                                                          ; 2       ;
; bizhang:inst2|LessThan9~4                                                                                                                          ; 2       ;
; bizhang:inst2|LessThan14~2                                                                                                                         ; 2       ;
; bizhang:inst2|steering_engine_PWM_OUT~1                                                                                                            ; 2       ;
; ultrasonic_new:inst11|distance[6]                                                                                                                  ; 2       ;
; ultrasonic_new:inst11|distance[5]                                                                                                                  ; 2       ;
; ultrasonic_new:inst11|distance[2]                                                                                                                  ; 2       ;
; ultrasonic_new:inst11|distance[1]                                                                                                                  ; 2       ;
; ultrasonic_new:inst11|distance[3]                                                                                                                  ; 2       ;
; ultrasonic_new:inst11|distance[4]                                                                                                                  ; 2       ;
; ultrasonic_new:inst11|distance[7]                                                                                                                  ; 2       ;
; bizhang:inst2|LessThan14~0                                                                                                                         ; 2       ;
; ultrasonic_new:inst8|distance[2]                                                                                                                   ; 2       ;
; ultrasonic_new:inst8|distance[1]                                                                                                                   ; 2       ;
; ultrasonic_new:inst8|distance[3]                                                                                                                   ; 2       ;
; ultrasonic_new:inst8|distance[4]                                                                                                                   ; 2       ;
; ultrasonic_new:inst8|distance[7]                                                                                                                   ; 2       ;
; bizhang:inst2|steering_PWM_counter_out[9]                                                                                                          ; 2       ;
; bizhang:inst2|LessThan9~0                                                                                                                          ; 2       ;
; bizhang:inst2|steering_PWM_counter_out[4]                                                                                                          ; 2       ;
; bizhang:inst2|steering_PWM_counter_out[5]                                                                                                          ; 2       ;
; bizhang:inst2|right_wheel_PWM_OUT~2                                                                                                                ; 2       ;
; bizhang:inst2|LessThan4~0                                                                                                                          ; 2       ;
; bizhang:inst2|LessThan0~2                                                                                                                          ; 2       ;
; bizhang:inst2|LessThan0~1                                                                                                                          ; 2       ;
; bizhang:inst2|always1~0                                                                                                                            ; 2       ;
; bizhang:inst2|LessThan2~0                                                                                                                          ; 2       ;
; bizhang:inst2|LessThan7~0                                                                                                                          ; 2       ;
; ultrasonic_new:inst11|cnt[8]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt[9]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt[7]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt[6]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt[5]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt[4]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt[3]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt[2]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt[1]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt[0]                                                                                                                       ; 2       ;
; ultrasonic_new:inst11|cnt1[16]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt1[13]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt1[14]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt1[15]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt1[12]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt1[9]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt1[8]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt1[11]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt1[10]                                                                                                                     ; 2       ;
; ultrasonic_new:inst11|cnt1[7]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt1[6]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt1[5]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt1[4]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt1[3]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt1[2]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt1[1]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cnt1[0]                                                                                                                      ; 2       ;
; ultrasonic_new:inst11|cntcenter3[8]                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cntcenter3[10]                                                                                                               ; 2       ;
; ultrasonic_new:inst11|cntcenter3[9]                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cntcenter3[5]                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cntcenter3[7]                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cntcenter3[6]                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cntcenter3[4]                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cntcenter3[3]                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cntcenter3[2]                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cntcenter3[1]                                                                                                                ; 2       ;
; ultrasonic_new:inst11|cntcenter3[0]                                                                                                                ; 2       ;
; ultrasonic_new:inst8|cntcenter3[8]                                                                                                                 ; 2       ;
; ultrasonic_new:inst8|cntcenter3[10]                                                                                                                ; 2       ;
; ultrasonic_new:inst8|cntcenter3[9]                                                                                                                 ; 2       ;
; ultrasonic_new:inst8|cntcenter3[5]                                                                                                                 ; 2       ;
; ultrasonic_new:inst8|cntcenter3[7]                                                                                                                 ; 2       ;
; ultrasonic_new:inst8|cntcenter3[6]                                                                                                                 ; 2       ;
; ultrasonic_new:inst8|cntcenter3[4]                                                                                                                 ; 2       ;
; ultrasonic_new:inst8|cntcenter3[3]                                                                                                                 ; 2       ;
; ultrasonic_new:inst8|cntcenter3[2]                                                                                                                 ; 2       ;
; ultrasonic_new:inst8|cntcenter3[1]                                                                                                                 ; 2       ;
; ultrasonic_new:inst8|cntcenter3[0]                                                                                                                 ; 2       ;
; ultrasonic_new:inst|cntcenter3[8]                                                                                                                  ; 2       ;
; ultrasonic_new:inst|cntcenter3[10]                                                                                                                 ; 2       ;
; ultrasonic_new:inst|cntcenter3[9]                                                                                                                  ; 2       ;
; ultrasonic_new:inst|cntcenter3[5]                                                                                                                  ; 2       ;
; ultrasonic_new:inst|cntcenter3[7]                                                                                                                  ; 2       ;
; ultrasonic_new:inst|cntcenter3[6]                                                                                                                  ; 2       ;
; ultrasonic_new:inst|cntcenter3[4]                                                                                                                  ; 2       ;
; ultrasonic_new:inst|cntcenter3[3]                                                                                                                  ; 2       ;
; ultrasonic_new:inst|cntcenter3[2]                                                                                                                  ; 2       ;
; ultrasonic_new:inst|cntcenter3[1]                                                                                                                  ; 2       ;
; ultrasonic_new:inst|cntcenter3[0]                                                                                                                  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[0]~14   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[1]~20  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[0]~10   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[0]~8    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[0]~14   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[0]~12   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[0]~16   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[1]~18  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[0]~14   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~12   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[1]~18  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[8]~10  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[7]~8   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[6]~6   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[5]~4   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[4]~2   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[3]~0   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[1]~18  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[8]~10  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[7]~8   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[6]~6   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[5]~4   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[4]~2   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[3]~0   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[1]~18  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[8]~10  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[7]~8   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[6]~6   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[5]~4   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[4]~2   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[3]~0   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[1]~18  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[8]~10  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[7]~8   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[6]~6   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[5]~4   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[4]~2   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[3]~0   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[8]~10  ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[7]~8   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[6]~6   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[5]~4   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[4]~2   ; 2       ;
; ultrasonic_new:inst11|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[3]~0   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[0]~14    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[1]~20   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[0]~10    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[0]~8     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[0]~14    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[5]~6     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[4]~4     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~2     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~0     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[0]~12    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[5]~6     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~4     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~2     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~0     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[5]~6     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~4     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~2     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~0     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[0]~16    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[1]~18   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~14    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[0]~14    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[5]~6     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~4     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~2     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~0     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~12    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[5]~6     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~4     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~2     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~0     ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[1]~18   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[8]~10   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[7]~8    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[6]~6    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[5]~4    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[4]~2    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[3]~0    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[1]~18   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[8]~10   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[7]~8    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[6]~6    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[5]~4    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[4]~2    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[3]~0    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[1]~18   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[8]~10   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[7]~8    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[6]~6    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[5]~4    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[4]~2    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[3]~0    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[1]~18   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[8]~10   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[7]~8    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[6]~6    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[5]~4    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[4]~2    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[3]~0    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[8]~10   ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[7]~8    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[6]~6    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[5]~4    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[4]~2    ; 2       ;
; ultrasonic_new:inst8|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[3]~0    ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[0]~14     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_20_result_int[1]~20    ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[0]~10     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[0]~8      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[0]~14     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[5]~6      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[4]~4      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~2      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~0      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[0]~12     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[5]~6      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~4      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~2      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~0      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[5]~6      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~4      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~2      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~0      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[0]~16     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[1]~18    ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~14     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[0]~14     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[5]~6      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~4      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~2      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~0      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~12     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[5]~6      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~4      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~2      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~0      ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[1]~18    ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[8]~10    ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[7]~8     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[6]~6     ; 2       ;
; ultrasonic_new:inst|lpm_divide:Mod2|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[5]~4     ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,304 / 15,666 ( 15 % ) ;
; C16 interconnects           ; 3 / 812 ( < 1 % )       ;
; C4 interconnects            ; 884 / 11,424 ( 8 % )    ;
; Direct links                ; 695 / 15,666 ( 4 % )    ;
; Global clocks               ; 8 / 8 ( 100 % )         ;
; Local interconnects         ; 1,116 / 4,608 ( 24 % )  ;
; R24 interconnects           ; 14 / 652 ( 2 % )        ;
; R4 interconnects            ; 978 / 13,328 ( 7 % )    ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.02) ; Number of LABs  (Total = 159) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 4                             ;
; 3                                           ; 3                             ;
; 4                                           ; 3                             ;
; 5                                           ; 5                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 5                             ;
; 11                                          ; 4                             ;
; 12                                          ; 5                             ;
; 13                                          ; 8                             ;
; 14                                          ; 7                             ;
; 15                                          ; 13                            ;
; 16                                          ; 87                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.68) ; Number of LABs  (Total = 159) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 59                            ;
; 1 Clock enable                     ; 21                            ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 11                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.83) ; Number of LABs  (Total = 159) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 10                            ;
; 15                                           ; 39                            ;
; 16                                           ; 21                            ;
; 17                                           ; 6                             ;
; 18                                           ; 7                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 2                             ;
; 22                                           ; 1                             ;
; 23                                           ; 0                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 6                             ;
; 27                                           ; 4                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.11) ; Number of LABs  (Total = 159) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 9                             ;
; 2                                               ; 11                            ;
; 3                                               ; 12                            ;
; 4                                               ; 15                            ;
; 5                                               ; 7                             ;
; 6                                               ; 9                             ;
; 7                                               ; 12                            ;
; 8                                               ; 8                             ;
; 9                                               ; 12                            ;
; 10                                              ; 9                             ;
; 11                                              ; 11                            ;
; 12                                              ; 9                             ;
; 13                                              ; 12                            ;
; 14                                              ; 11                            ;
; 15                                              ; 6                             ;
; 16                                              ; 4                             ;
; 17                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.67) ; Number of LABs  (Total = 159) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 16                            ;
; 4                                            ; 10                            ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 5                             ;
; 8                                            ; 9                             ;
; 9                                            ; 5                             ;
; 10                                           ; 4                             ;
; 11                                           ; 5                             ;
; 12                                           ; 6                             ;
; 13                                           ; 7                             ;
; 14                                           ; 9                             ;
; 15                                           ; 2                             ;
; 16                                           ; 6                             ;
; 17                                           ; 12                            ;
; 18                                           ; 10                            ;
; 19                                           ; 13                            ;
; 20                                           ; 9                             ;
; 21                                           ; 5                             ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                     ;
+---------------------------+-----------------------------------+-------------------+
; Source Register           ; Destination Register              ; Delay Added in ns ;
+---------------------------+-----------------------------------+-------------------+
; ultrasonic_new:inst|clk62 ; bizhang:inst2|right_wheel_PWM_OUT ; 0.685             ;
+---------------------------+-----------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C5Q208C8 for design "car"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208C8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 108
Critical Warning (169085): No exact pin location assignment(s) for 24 pins of 62 total pins
    Info (169086): Pin pin_name1[3] not assigned to an exact location on the device
    Info (169086): Pin pin_name1[2] not assigned to an exact location on the device
    Info (169086): Pin pin_name1[1] not assigned to an exact location on the device
    Info (169086): Pin pin_name1[0] not assigned to an exact location on the device
    Info (169086): Pin pin_name2[7] not assigned to an exact location on the device
    Info (169086): Pin pin_name2[6] not assigned to an exact location on the device
    Info (169086): Pin pin_name2[5] not assigned to an exact location on the device
    Info (169086): Pin pin_name2[4] not assigned to an exact location on the device
    Info (169086): Pin pin_name2[3] not assigned to an exact location on the device
    Info (169086): Pin pin_name2[2] not assigned to an exact location on the device
    Info (169086): Pin pin_name2[1] not assigned to an exact location on the device
    Info (169086): Pin pin_name2[0] not assigned to an exact location on the device
    Info (169086): Pin pin_name3[3] not assigned to an exact location on the device
    Info (169086): Pin pin_name3[2] not assigned to an exact location on the device
    Info (169086): Pin pin_name3[1] not assigned to an exact location on the device
    Info (169086): Pin pin_name3[0] not assigned to an exact location on the device
    Info (169086): Pin pin_name4[7] not assigned to an exact location on the device
    Info (169086): Pin pin_name4[6] not assigned to an exact location on the device
    Info (169086): Pin pin_name4[5] not assigned to an exact location on the device
    Info (169086): Pin pin_name4[4] not assigned to an exact location on the device
    Info (169086): Pin pin_name4[3] not assigned to an exact location on the device
    Info (169086): Pin pin_name4[2] not assigned to an exact location on the device
    Info (169086): Pin pin_name4[1] not assigned to an exact location on the device
    Info (169086): Pin pin_name4[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'car.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node ultrasonic_new:inst11|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ultrasonic_new:inst11|clk~0
Info (176353): Automatically promoted node ultrasonic_new:inst8|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ultrasonic_new:inst8|clk~0
Info (176353): Automatically promoted node ultrasonic_new:inst|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ultrasonic_new:inst|clk~0
Info (176353): Automatically promoted node ultrasonic_new:inst11|clk62 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ultrasonic_new:inst11|clk62~0
Info (176353): Automatically promoted node ultrasonic_new:inst8|clk62 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ultrasonic_new:inst8|clk62~0
Info (176353): Automatically promoted node ultrasonic_new:inst11|clk61 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ultrasonic_new:inst11|clk61~0
Info (176353): Automatically promoted node ultrasonic_new:inst8|clk61 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ultrasonic_new:inst8|clk61~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 24 (unused VREF, 3.3V VCCIO, 0 input, 24 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 3 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  30 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "fan" is assigned to location or region, but does not exist in design
    Warning (15706): Node "fire[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "off" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.92 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 50 output pins without output pin load capacitance assignment
    Info (306007): Pin "mid_trig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "left_trig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "right_trig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "left_pwm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "right_pwn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "duoji" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digit[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digit[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digit[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digit[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digit[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digit[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digit[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digit[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name4[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pin_name4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "select[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "select[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "select[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "select[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file H:/no3/output_files/car.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 1147 megabytes
    Info: Processing ended: Tue Aug 08 15:36:19 2017
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/no3/output_files/car.fit.smsg.


