TimeQuest Timing Analyzer report for sumador_1000_500
Thu Sep 25 07:44:07 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sumador_1000_500                                   ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 311.04 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.215 ; -25.710            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -16.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                           ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.215 ; saldo_reg[2]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.149      ;
; -2.206 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.140      ;
; -2.100 ; saldo_reg[7]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.034      ;
; -2.088 ; saldo_reg[4]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.022      ;
; -2.067 ; saldo_reg[4]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.001      ;
; -2.058 ; saldo_reg[4]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.992      ;
; -2.055 ; saldo_reg[5]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.989      ;
; -2.055 ; saldo_reg[2]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.989      ;
; -2.030 ; saldo_reg[12] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.425     ; 2.600      ;
; -2.006 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.940      ;
; -1.997 ; saldo_reg[3]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.931      ;
; -1.981 ; saldo_reg[5]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.915      ;
; -1.974 ; saldo_reg[2]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.908      ;
; -1.973 ; saldo_reg[2]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.907      ;
; -1.971 ; saldo_reg[2]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.905      ;
; -1.970 ; saldo_reg[2]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.904      ;
; -1.970 ; saldo_reg[2]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.904      ;
; -1.966 ; saldo_reg[2]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.900      ;
; -1.965 ; saldo_reg[2]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.899      ;
; -1.963 ; saldo_reg[2]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.897      ;
; -1.963 ; saldo_reg[6]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.897      ;
; -1.961 ; saldo_reg[5]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.895      ;
; -1.959 ; saldo_reg[3]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.893      ;
; -1.950 ; saldo_reg[3]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.884      ;
; -1.949 ; saldo_reg[12] ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.519      ;
; -1.948 ; saldo_reg[12] ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.518      ;
; -1.946 ; saldo_reg[12] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.425     ; 2.516      ;
; -1.945 ; saldo_reg[12] ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.515      ;
; -1.945 ; saldo_reg[12] ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.515      ;
; -1.941 ; saldo_reg[12] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.511      ;
; -1.940 ; saldo_reg[12] ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.510      ;
; -1.938 ; saldo_reg[12] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.508      ;
; -1.925 ; saldo_reg[7]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.859      ;
; -1.924 ; saldo_reg[7]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.858      ;
; -1.922 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.856      ;
; -1.921 ; saldo_reg[7]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.855      ;
; -1.921 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.855      ;
; -1.917 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.851      ;
; -1.916 ; saldo_reg[7]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.850      ;
; -1.914 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.848      ;
; -1.911 ; saldo_reg[6]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.845      ;
; -1.889 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.823      ;
; -1.880 ; saldo_reg[5]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.814      ;
; -1.879 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.877 ; saldo_reg[5]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.811      ;
; -1.876 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.810      ;
; -1.876 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.810      ;
; -1.872 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.806      ;
; -1.871 ; saldo_reg[5]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.805      ;
; -1.869 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.803      ;
; -1.858 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.792      ;
; -1.857 ; saldo_reg[3]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.851 ; saldo_reg[7]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.785      ;
; -1.830 ; saldo_reg[3]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.764      ;
; -1.826 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.760      ;
; -1.825 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.759      ;
; -1.823 ; saldo_reg[4]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.757      ;
; -1.822 ; saldo_reg[4]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.756      ;
; -1.822 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.756      ;
; -1.818 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.752      ;
; -1.817 ; saldo_reg[4]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.751      ;
; -1.815 ; saldo_reg[12] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.385      ;
; -1.815 ; saldo_reg[4]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.749      ;
; -1.812 ; saldo_reg[0]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.746      ;
; -1.803 ; saldo_reg[0]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.737      ;
; -1.779 ; saldo_reg[6]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.713      ;
; -1.777 ; saldo_reg[11] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.711      ;
; -1.753 ; saldo_reg[6]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.687      ;
; -1.747 ; saldo_reg[10] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.681      ;
; -1.738 ; saldo_reg[2]  ; saldo_reg[13] ; clk          ; clk         ; 1.000        ; 0.288      ; 3.021      ;
; -1.736 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.670      ;
; -1.736 ; saldo_reg[6]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.670      ;
; -1.735 ; saldo_reg[13] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.425     ; 2.305      ;
; -1.735 ; saldo_reg[6]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.669      ;
; -1.732 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.666      ;
; -1.732 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.666      ;
; -1.728 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.662      ;
; -1.727 ; saldo_reg[13] ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.297      ;
; -1.727 ; saldo_reg[6]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.661      ;
; -1.725 ; saldo_reg[6]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.659      ;
; -1.718 ; saldo_reg[13] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.288      ;
; -1.717 ; saldo_reg[3]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.714 ; saldo_reg[3]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.648      ;
; -1.714 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.648      ;
; -1.711 ; saldo_reg[2]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; 0.288      ; 2.994      ;
; -1.710 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.644      ;
; -1.708 ; saldo_reg[3]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.642      ;
; -1.706 ; saldo_reg[0]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.640      ;
; -1.695 ; saldo_reg[12] ; saldo_reg[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.614      ;
; -1.686 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.605      ;
; -1.673 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.607      ;
; -1.662 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; 0.288      ; 2.945      ;
; -1.654 ; saldo_reg[13] ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.224      ;
; -1.653 ; saldo_reg[13] ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.223      ;
; -1.651 ; saldo_reg[13] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.425     ; 2.221      ;
; -1.650 ; saldo_reg[13] ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.220      ;
; -1.650 ; saldo_reg[13] ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.220      ;
; -1.648 ; saldo_reg[4]  ; saldo_reg[13] ; clk          ; clk         ; 1.000        ; 0.288      ; 2.931      ;
; -1.646 ; saldo_reg[13] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.216      ;
; -1.645 ; saldo_reg[13] ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.215      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                           ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; saldo_reg[0]  ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.981 ; saldo_reg[11] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.563      ;
; 1.023 ; saldo_reg[11] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.605      ;
; 1.026 ; saldo_reg[13] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.259      ;
; 1.093 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.326      ;
; 1.133 ; saldo_reg[11] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.351      ;
; 1.161 ; saldo_reg[10] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.743      ;
; 1.231 ; saldo_reg[10] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.813      ;
; 1.273 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.491      ;
; 1.286 ; saldo_reg[8]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.868      ;
; 1.295 ; saldo_reg[9]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.877      ;
; 1.327 ; saldo_reg[8]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.545      ;
; 1.362 ; saldo_reg[11] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.580      ;
; 1.362 ; saldo_reg[11] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.580      ;
; 1.362 ; saldo_reg[11] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.580      ;
; 1.364 ; saldo_reg[11] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.582      ;
; 1.364 ; saldo_reg[11] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.582      ;
; 1.365 ; saldo_reg[11] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.583      ;
; 1.366 ; saldo_reg[11] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.584      ;
; 1.367 ; saldo_reg[11] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.585      ;
; 1.390 ; saldo_reg[9]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.972      ;
; 1.415 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.997      ;
; 1.417 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.635      ;
; 1.422 ; saldo_reg[9]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.640      ;
; 1.428 ; saldo_reg[10] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.646      ;
; 1.448 ; saldo_reg[12] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.681      ;
; 1.449 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.667      ;
; 1.454 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.672      ;
; 1.463 ; saldo_reg[8]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.045      ;
; 1.507 ; saldo_reg[4]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.089      ;
; 1.533 ; saldo_reg[5]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.115      ;
; 1.544 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.762      ;
; 1.563 ; saldo_reg[13] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.796      ;
; 1.587 ; saldo_reg[3]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.169      ;
; 1.588 ; saldo_reg[2]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.806      ;
; 1.591 ; saldo_reg[6]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.173      ;
; 1.592 ; saldo_reg[7]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.174      ;
; 1.607 ; saldo_reg[9]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.825      ;
; 1.607 ; saldo_reg[9]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.825      ;
; 1.607 ; saldo_reg[9]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.825      ;
; 1.609 ; saldo_reg[9]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.827      ;
; 1.609 ; saldo_reg[9]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.827      ;
; 1.611 ; saldo_reg[9]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.829      ;
; 1.612 ; saldo_reg[10] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.830      ;
; 1.612 ; saldo_reg[10] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.830      ;
; 1.612 ; saldo_reg[10] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.830      ;
; 1.612 ; saldo_reg[9]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.830      ;
; 1.614 ; saldo_reg[10] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.832      ;
; 1.614 ; saldo_reg[10] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.832      ;
; 1.615 ; saldo_reg[10] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.833      ;
; 1.616 ; saldo_reg[10] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.834      ;
; 1.619 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.837      ;
; 1.628 ; saldo_reg[2]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.210      ;
; 1.647 ; saldo_reg[13] ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; -0.288     ; 1.516      ;
; 1.669 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.887      ;
; 1.675 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.893      ;
; 1.683 ; saldo_reg[8]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.901      ;
; 1.684 ; saldo_reg[4]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.266      ;
; 1.689 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.907      ;
; 1.691 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.909      ;
; 1.704 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.922      ;
; 1.705 ; saldo_reg[4]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.923      ;
; 1.708 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.926      ;
; 1.709 ; saldo_reg[0]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.291      ;
; 1.710 ; saldo_reg[5]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.292      ;
; 1.716 ; saldo_reg[6]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.298      ;
; 1.723 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.941      ;
; 1.729 ; saldo_reg[3]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.311      ;
; 1.747 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.965      ;
; 1.749 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.967      ;
; 1.760 ; saldo_reg[8]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.978      ;
; 1.764 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.982      ;
; 1.766 ; saldo_reg[3]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.984      ;
; 1.774 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.992      ;
; 1.776 ; saldo_reg[6]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.994      ;
; 1.781 ; saldo_reg[2]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.363      ;
; 1.782 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.000      ;
; 1.785 ; saldo_reg[3]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.003      ;
; 1.798 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.016      ;
; 1.815 ; saldo_reg[13] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; -0.288     ; 1.684      ;
; 1.815 ; saldo_reg[13] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; -0.288     ; 1.684      ;
; 1.815 ; saldo_reg[13] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; -0.288     ; 1.684      ;
; 1.815 ; saldo_reg[0]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.425      ; 2.397      ;
; 1.817 ; saldo_reg[9]  ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.035      ;
; 1.817 ; saldo_reg[13] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; -0.288     ; 1.686      ;
; 1.817 ; saldo_reg[13] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; -0.288     ; 1.686      ;
; 1.817 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.035      ;
; 1.818 ; saldo_reg[13] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; -0.288     ; 1.687      ;
; 1.819 ; saldo_reg[13] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; -0.288     ; 1.688      ;
; 1.820 ; saldo_reg[13] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; -0.288     ; 1.689      ;
; 1.826 ; saldo_reg[2]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.044      ;
; 1.827 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.045      ;
; 1.829 ; saldo_reg[2]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.047      ;
; 1.835 ; saldo_reg[12] ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; -0.288     ; 1.704      ;
; 1.838 ; saldo_reg[8]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.056      ;
; 1.838 ; saldo_reg[8]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.056      ;
; 1.838 ; saldo_reg[8]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.056      ;
; 1.840 ; saldo_reg[8]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.058      ;
; 1.842 ; saldo_reg[8]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 2.060      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[0]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[0]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[0]              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[0]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; coin500   ; clk        ; 3.274 ; 3.631 ; Rise       ; clk             ;
; coin1000  ; clk        ; 3.579 ; 3.980 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; coin500   ; clk        ; -1.715 ; -2.080 ; Rise       ; clk             ;
; coin1000  ; clk        ; -0.801 ; -1.200 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 6.518 ; 6.617 ; Rise       ; clk             ;
;  saldo[0]  ; clk        ; 5.426 ; 5.393 ; Rise       ; clk             ;
;  saldo[1]  ; clk        ; 5.466 ; 5.433 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 5.492 ; 5.461 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 5.250 ; 5.229 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 5.222 ; 5.196 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 5.462 ; 5.440 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 5.216 ; 5.200 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 5.274 ; 5.253 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 6.518 ; 6.617 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 5.333 ; 5.310 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 5.272 ; 5.256 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.468 ; 5.439 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 5.808 ; 5.764 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.585 ; 5.570 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 5.112 ; 5.091 ; Rise       ; clk             ;
;  saldo[0]  ; clk        ; 5.313 ; 5.279 ; Rise       ; clk             ;
;  saldo[1]  ; clk        ; 5.353 ; 5.319 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 5.378 ; 5.346 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 5.145 ; 5.122 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 5.118 ; 5.091 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 5.349 ; 5.326 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 5.112 ; 5.095 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 5.169 ; 5.146 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 6.413 ; 6.510 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 5.226 ; 5.201 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 5.167 ; 5.150 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.354 ; 5.323 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 5.680 ; 5.635 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.466 ; 5.449 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 349.28 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.863 ; -21.484           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -16.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.863 ; saldo_reg[2]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.803      ;
; -1.858 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.798      ;
; -1.763 ; saldo_reg[7]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.703      ;
; -1.738 ; saldo_reg[5]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.678      ;
; -1.731 ; saldo_reg[2]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.728 ; saldo_reg[4]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.668      ;
; -1.723 ; saldo_reg[4]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.720 ; saldo_reg[4]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.660      ;
; -1.716 ; saldo_reg[12] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.386     ; 2.325      ;
; -1.690 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.630      ;
; -1.658 ; saldo_reg[5]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.598      ;
; -1.657 ; saldo_reg[2]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.656 ; saldo_reg[2]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.596      ;
; -1.654 ; saldo_reg[2]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.594      ;
; -1.653 ; saldo_reg[2]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.593      ;
; -1.652 ; saldo_reg[5]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.592      ;
; -1.646 ; saldo_reg[2]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.586      ;
; -1.642 ; saldo_reg[2]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.582      ;
; -1.642 ; saldo_reg[12] ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.251      ;
; -1.641 ; saldo_reg[12] ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.250      ;
; -1.640 ; saldo_reg[2]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.580      ;
; -1.640 ; saldo_reg[3]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.580      ;
; -1.639 ; saldo_reg[2]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.579      ;
; -1.639 ; saldo_reg[6]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.579      ;
; -1.639 ; saldo_reg[12] ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.248      ;
; -1.638 ; saldo_reg[12] ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.247      ;
; -1.636 ; saldo_reg[3]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.576      ;
; -1.631 ; saldo_reg[3]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.571      ;
; -1.631 ; saldo_reg[12] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.386     ; 2.240      ;
; -1.627 ; saldo_reg[12] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.236      ;
; -1.625 ; saldo_reg[12] ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.234      ;
; -1.624 ; saldo_reg[12] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.233      ;
; -1.616 ; saldo_reg[7]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.615 ; saldo_reg[7]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.555      ;
; -1.613 ; saldo_reg[7]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.553      ;
; -1.612 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.552      ;
; -1.610 ; saldo_reg[6]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.550      ;
; -1.605 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.545      ;
; -1.601 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.541      ;
; -1.599 ; saldo_reg[7]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.539      ;
; -1.598 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.538      ;
; -1.581 ; saldo_reg[3]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.521      ;
; -1.578 ; saldo_reg[5]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.518      ;
; -1.577 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.517      ;
; -1.575 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.574 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.514      ;
; -1.567 ; saldo_reg[5]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.507      ;
; -1.563 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.561 ; saldo_reg[5]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.560 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.500      ;
; -1.553 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.493      ;
; -1.553 ; saldo_reg[3]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.493      ;
; -1.534 ; saldo_reg[7]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.474      ;
; -1.522 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.521 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.461      ;
; -1.519 ; saldo_reg[4]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.459      ;
; -1.519 ; saldo_reg[0]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.459      ;
; -1.518 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.458      ;
; -1.516 ; saldo_reg[12] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.125      ;
; -1.511 ; saldo_reg[4]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.451      ;
; -1.507 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.447      ;
; -1.505 ; saldo_reg[4]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.445      ;
; -1.504 ; saldo_reg[0]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.444      ;
; -1.504 ; saldo_reg[4]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.444      ;
; -1.474 ; saldo_reg[11] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.414      ;
; -1.471 ; saldo_reg[6]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.411      ;
; -1.464 ; saldo_reg[6]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.404      ;
; -1.456 ; saldo_reg[6]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.396      ;
; -1.449 ; saldo_reg[13] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.386     ; 2.058      ;
; -1.449 ; saldo_reg[10] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.389      ;
; -1.444 ; saldo_reg[6]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.384      ;
; -1.443 ; saldo_reg[6]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.383      ;
; -1.441 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.381      ;
; -1.440 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.434 ; saldo_reg[13] ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.043      ;
; -1.429 ; saldo_reg[13] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.038      ;
; -1.429 ; saldo_reg[3]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.369      ;
; -1.429 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.369      ;
; -1.427 ; saldo_reg[3]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.367      ;
; -1.427 ; saldo_reg[6]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.367      ;
; -1.426 ; saldo_reg[2]  ; saldo_reg[13] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.684      ;
; -1.426 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.366      ;
; -1.424 ; saldo_reg[0]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.364      ;
; -1.419 ; saldo_reg[2]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.677      ;
; -1.415 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.355      ;
; -1.415 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.355      ;
; -1.414 ; saldo_reg[12] ; saldo_reg[13] ; clk          ; clk         ; 1.000        ; -0.068     ; 2.341      ;
; -1.412 ; saldo_reg[3]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.352      ;
; -1.404 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.068     ; 2.331      ;
; -1.378 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.636      ;
; -1.375 ; saldo_reg[13] ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.984      ;
; -1.374 ; saldo_reg[13] ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.983      ;
; -1.372 ; saldo_reg[13] ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.981      ;
; -1.371 ; saldo_reg[13] ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.980      ;
; -1.364 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.304      ;
; -1.364 ; saldo_reg[13] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.973      ;
; -1.360 ; saldo_reg[13] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.969      ;
; -1.358 ; saldo_reg[13] ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.967      ;
; -1.357 ; saldo_reg[13] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.966      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; saldo_reg[0]  ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.904 ; saldo_reg[11] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.434      ;
; 0.917 ; saldo_reg[11] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.447      ;
; 0.936 ; saldo_reg[13] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.148      ;
; 0.985 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.197      ;
; 1.028 ; saldo_reg[11] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.227      ;
; 1.048 ; saldo_reg[10] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.578      ;
; 1.133 ; saldo_reg[10] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.663      ;
; 1.155 ; saldo_reg[8]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.685      ;
; 1.164 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.363      ;
; 1.167 ; saldo_reg[9]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.697      ;
; 1.217 ; saldo_reg[8]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.416      ;
; 1.240 ; saldo_reg[11] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.439      ;
; 1.241 ; saldo_reg[11] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.440      ;
; 1.241 ; saldo_reg[11] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.440      ;
; 1.242 ; saldo_reg[11] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.441      ;
; 1.245 ; saldo_reg[11] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.444      ;
; 1.248 ; saldo_reg[11] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.447      ;
; 1.252 ; saldo_reg[11] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.451      ;
; 1.255 ; saldo_reg[11] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.454      ;
; 1.269 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.799      ;
; 1.288 ; saldo_reg[9]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.818      ;
; 1.296 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.495      ;
; 1.296 ; saldo_reg[12] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.508      ;
; 1.297 ; saldo_reg[9]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.496      ;
; 1.305 ; saldo_reg[10] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.504      ;
; 1.306 ; saldo_reg[8]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.836      ;
; 1.329 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.528      ;
; 1.338 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.537      ;
; 1.344 ; saldo_reg[4]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.874      ;
; 1.371 ; saldo_reg[5]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.901      ;
; 1.396 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.595      ;
; 1.410 ; saldo_reg[3]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.940      ;
; 1.419 ; saldo_reg[7]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.949      ;
; 1.434 ; saldo_reg[13] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.068      ; 1.646      ;
; 1.434 ; saldo_reg[6]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.964      ;
; 1.442 ; saldo_reg[2]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.641      ;
; 1.452 ; saldo_reg[2]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.982      ;
; 1.466 ; saldo_reg[9]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.665      ;
; 1.467 ; saldo_reg[9]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.666      ;
; 1.468 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.667      ;
; 1.468 ; saldo_reg[9]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.667      ;
; 1.469 ; saldo_reg[10] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.668      ;
; 1.470 ; saldo_reg[10] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.669      ;
; 1.470 ; saldo_reg[10] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.669      ;
; 1.471 ; saldo_reg[10] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.670      ;
; 1.471 ; saldo_reg[9]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.670      ;
; 1.474 ; saldo_reg[10] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.673      ;
; 1.474 ; saldo_reg[9]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.673      ;
; 1.477 ; saldo_reg[10] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.676      ;
; 1.478 ; saldo_reg[9]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.677      ;
; 1.481 ; saldo_reg[9]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.680      ;
; 1.484 ; saldo_reg[10] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.683      ;
; 1.495 ; saldo_reg[4]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.025      ;
; 1.503 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.702      ;
; 1.506 ; saldo_reg[13] ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.387      ;
; 1.506 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.705      ;
; 1.515 ; saldo_reg[5]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.045      ;
; 1.525 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.724      ;
; 1.530 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.729      ;
; 1.531 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.730      ;
; 1.532 ; saldo_reg[8]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.731      ;
; 1.547 ; saldo_reg[4]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.746      ;
; 1.547 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.746      ;
; 1.548 ; saldo_reg[6]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.078      ;
; 1.557 ; saldo_reg[0]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.087      ;
; 1.561 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.760      ;
; 1.561 ; saldo_reg[3]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.091      ;
; 1.588 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.787      ;
; 1.591 ; saldo_reg[3]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.790      ;
; 1.593 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.792      ;
; 1.593 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.792      ;
; 1.596 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.795      ;
; 1.603 ; saldo_reg[2]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.133      ;
; 1.605 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.804      ;
; 1.608 ; saldo_reg[6]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.807      ;
; 1.613 ; saldo_reg[3]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.812      ;
; 1.614 ; saldo_reg[8]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.813      ;
; 1.614 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.813      ;
; 1.633 ; saldo_reg[2]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.832      ;
; 1.636 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.835      ;
; 1.648 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.847      ;
; 1.655 ; saldo_reg[2]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.854      ;
; 1.659 ; saldo_reg[9]  ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.858      ;
; 1.659 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.858      ;
; 1.661 ; saldo_reg[13] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.542      ;
; 1.662 ; saldo_reg[13] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.543      ;
; 1.662 ; saldo_reg[13] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.543      ;
; 1.663 ; saldo_reg[13] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.544      ;
; 1.665 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.864      ;
; 1.666 ; saldo_reg[13] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.547      ;
; 1.666 ; saldo_reg[0]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.386      ; 2.196      ;
; 1.667 ; saldo_reg[13] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.548      ;
; 1.668 ; saldo_reg[13] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.549      ;
; 1.673 ; saldo_reg[13] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; -0.263     ; 1.554      ;
; 1.679 ; saldo_reg[8]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.878      ;
; 1.680 ; saldo_reg[8]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.879      ;
; 1.681 ; saldo_reg[8]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.880      ;
; 1.682 ; saldo_reg[12] ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; -0.263     ; 1.563      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[0]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[0]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[0]              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[0]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; coin500   ; clk        ; 2.898 ; 3.138 ; Rise       ; clk             ;
; coin1000  ; clk        ; 3.173 ; 3.448 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; coin500   ; clk        ; -1.471 ; -1.759 ; Rise       ; clk             ;
; coin1000  ; clk        ; -0.631 ; -0.956 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 6.267 ; 6.342 ; Rise       ; clk             ;
;  saldo[0]  ; clk        ; 5.166 ; 5.110 ; Rise       ; clk             ;
;  saldo[1]  ; clk        ; 5.206 ; 5.150 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 5.232 ; 5.159 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 4.999 ; 4.951 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 4.974 ; 4.927 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 5.204 ; 5.137 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 4.964 ; 4.927 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 5.023 ; 4.982 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 6.267 ; 6.342 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 5.078 ; 5.028 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 5.021 ; 4.979 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.205 ; 5.144 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 5.514 ; 5.438 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.303 ; 5.266 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 4.871 ; 4.832 ; Rise       ; clk             ;
;  saldo[0]  ; clk        ; 5.064 ; 5.008 ; Rise       ; clk             ;
;  saldo[1]  ; clk        ; 5.104 ; 5.048 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 5.129 ; 5.057 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 4.905 ; 4.856 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 4.880 ; 4.832 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 5.102 ; 5.036 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 4.871 ; 4.833 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 4.929 ; 4.887 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 6.172 ; 6.247 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 4.982 ; 4.932 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 4.926 ; 4.884 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.102 ; 5.041 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 5.399 ; 5.324 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.196 ; 5.158 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.813 ; -8.913            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -16.776                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.813 ; saldo_reg[2]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.764      ;
; -0.808 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.759      ;
; -0.753 ; saldo_reg[7]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.704      ;
; -0.752 ; saldo_reg[4]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.703      ;
; -0.728 ; saldo_reg[12] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.482      ;
; -0.728 ; saldo_reg[5]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.679      ;
; -0.726 ; saldo_reg[2]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.677      ;
; -0.716 ; saldo_reg[4]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.667      ;
; -0.711 ; saldo_reg[4]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.662      ;
; -0.701 ; saldo_reg[3]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.652      ;
; -0.685 ; saldo_reg[12] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.439      ;
; -0.683 ; saldo_reg[12] ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.437      ;
; -0.683 ; saldo_reg[2]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.634      ;
; -0.681 ; saldo_reg[12] ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.435      ;
; -0.681 ; saldo_reg[12] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.435      ;
; -0.681 ; saldo_reg[6]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.681 ; saldo_reg[2]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.679 ; saldo_reg[12] ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.433      ;
; -0.679 ; saldo_reg[2]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.630      ;
; -0.679 ; saldo_reg[2]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.630      ;
; -0.678 ; saldo_reg[12] ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.432      ;
; -0.677 ; saldo_reg[5]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.628      ;
; -0.677 ; saldo_reg[2]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.628      ;
; -0.676 ; saldo_reg[12] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.430      ;
; -0.676 ; saldo_reg[2]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.675 ; saldo_reg[12] ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.429      ;
; -0.674 ; saldo_reg[2]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.625      ;
; -0.673 ; saldo_reg[2]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.624      ;
; -0.671 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.622      ;
; -0.666 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.653 ; saldo_reg[3]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.604      ;
; -0.653 ; saldo_reg[6]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.604      ;
; -0.648 ; saldo_reg[3]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.599      ;
; -0.646 ; saldo_reg[5]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.597      ;
; -0.628 ; saldo_reg[7]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.579      ;
; -0.626 ; saldo_reg[7]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.577      ;
; -0.624 ; saldo_reg[7]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.575      ;
; -0.622 ; saldo_reg[7]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.621 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.572      ;
; -0.619 ; saldo_reg[3]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.570      ;
; -0.618 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.569      ;
; -0.618 ; saldo_reg[7]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.569      ;
; -0.613 ; saldo_reg[7]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.564      ;
; -0.603 ; saldo_reg[5]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.554      ;
; -0.601 ; saldo_reg[5]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.552      ;
; -0.599 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.550      ;
; -0.597 ; saldo_reg[5]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.596 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.547      ;
; -0.594 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.545      ;
; -0.593 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.544      ;
; -0.591 ; saldo_reg[12] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.345      ;
; -0.587 ; saldo_reg[3]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.538      ;
; -0.586 ; saldo_reg[4]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.537      ;
; -0.585 ; saldo_reg[0]  ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.536      ;
; -0.584 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.582 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.533      ;
; -0.580 ; saldo_reg[4]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.579 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.530      ;
; -0.577 ; saldo_reg[4]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.528      ;
; -0.576 ; saldo_reg[4]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.527      ;
; -0.575 ; saldo_reg[11] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.526      ;
; -0.574 ; saldo_reg[0]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.525      ;
; -0.561 ; saldo_reg[6]  ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.512      ;
; -0.559 ; saldo_reg[10] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.558 ; saldo_reg[2]  ; saldo_reg[13] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.699      ;
; -0.555 ; saldo_reg[6]  ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.506      ;
; -0.550 ; saldo_reg[13] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.304      ;
; -0.547 ; saldo_reg[13] ; saldo_reg[0]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.301      ;
; -0.545 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.496      ;
; -0.544 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.488      ;
; -0.542 ; saldo_reg[13] ; saldo_reg[2]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.296      ;
; -0.542 ; saldo_reg[2]  ; saldo_reg[12] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.683      ;
; -0.540 ; saldo_reg[3]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.529 ; saldo_reg[12] ; saldo_reg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.473      ;
; -0.526 ; saldo_reg[6]  ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.524 ; saldo_reg[6]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.475      ;
; -0.524 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.475      ;
; -0.522 ; saldo_reg[6]  ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.473      ;
; -0.521 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.472      ;
; -0.519 ; saldo_reg[3]  ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; saldo_reg[6]  ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.518 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.516 ; saldo_reg[3]  ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.467      ;
; -0.514 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.513 ; saldo_reg[3]  ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.464      ;
; -0.507 ; saldo_reg[13] ; saldo_reg[10] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.261      ;
; -0.507 ; saldo_reg[4]  ; saldo_reg[13] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.648      ;
; -0.505 ; saldo_reg[13] ; saldo_reg[4]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.259      ;
; -0.503 ; saldo_reg[13] ; saldo_reg[5]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.257      ;
; -0.503 ; saldo_reg[13] ; saldo_reg[8]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.257      ;
; -0.503 ; saldo_reg[0]  ; saldo_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.454      ;
; -0.501 ; saldo_reg[13] ; saldo_reg[3]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.255      ;
; -0.500 ; saldo_reg[13] ; saldo_reg[7]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.254      ;
; -0.498 ; saldo_reg[13] ; saldo_reg[9]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.252      ;
; -0.497 ; saldo_reg[13] ; saldo_reg[6]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.251      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; saldo_reg[2]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; saldo_reg[0]  ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.509 ; saldo_reg[11] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.826      ;
; 0.541 ; saldo_reg[13] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.668      ;
; 0.552 ; saldo_reg[11] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.869      ;
; 0.589 ; saldo_reg[12] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.716      ;
; 0.602 ; saldo_reg[11] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.722      ;
; 0.624 ; saldo_reg[10] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.941      ;
; 0.641 ; saldo_reg[10] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.958      ;
; 0.667 ; saldo_reg[3]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.787      ;
; 0.694 ; saldo_reg[8]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.814      ;
; 0.695 ; saldo_reg[9]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.012      ;
; 0.696 ; saldo_reg[8]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.013      ;
; 0.715 ; saldo_reg[11] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.835      ;
; 0.716 ; saldo_reg[11] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.836      ;
; 0.721 ; saldo_reg[11] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.841      ;
; 0.721 ; saldo_reg[9]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.038      ;
; 0.721 ; saldo_reg[11] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.841      ;
; 0.722 ; saldo_reg[11] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.842      ;
; 0.722 ; saldo_reg[11] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.842      ;
; 0.725 ; saldo_reg[11] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.845      ;
; 0.726 ; saldo_reg[11] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.846      ;
; 0.749 ; saldo_reg[7]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.869      ;
; 0.751 ; saldo_reg[10] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.871      ;
; 0.752 ; saldo_reg[9]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.872      ;
; 0.764 ; saldo_reg[5]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.884      ;
; 0.764 ; saldo_reg[6]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.884      ;
; 0.765 ; saldo_reg[7]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.082      ;
; 0.772 ; saldo_reg[12] ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.899      ;
; 0.781 ; saldo_reg[8]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.098      ;
; 0.820 ; saldo_reg[10] ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.940      ;
; 0.828 ; saldo_reg[4]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.145      ;
; 0.829 ; saldo_reg[13] ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.956      ;
; 0.833 ; saldo_reg[5]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.150      ;
; 0.839 ; saldo_reg[2]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.959      ;
; 0.845 ; saldo_reg[9]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.965      ;
; 0.847 ; saldo_reg[10] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.967      ;
; 0.848 ; saldo_reg[10] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.968      ;
; 0.850 ; saldo_reg[9]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.970      ;
; 0.850 ; saldo_reg[9]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.970      ;
; 0.851 ; saldo_reg[9]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.971      ;
; 0.851 ; saldo_reg[9]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.971      ;
; 0.853 ; saldo_reg[10] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.973      ;
; 0.853 ; saldo_reg[7]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.170      ;
; 0.854 ; saldo_reg[7]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.974      ;
; 0.854 ; saldo_reg[10] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.974      ;
; 0.854 ; saldo_reg[10] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.974      ;
; 0.854 ; saldo_reg[9]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.974      ;
; 0.855 ; saldo_reg[9]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.975      ;
; 0.857 ; saldo_reg[10] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.977      ;
; 0.858 ; saldo_reg[10] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.978      ;
; 0.860 ; saldo_reg[6]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.177      ;
; 0.863 ; saldo_reg[13] ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.793      ;
; 0.871 ; saldo_reg[3]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.188      ;
; 0.891 ; saldo_reg[9]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.011      ;
; 0.892 ; saldo_reg[8]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.012      ;
; 0.893 ; saldo_reg[8]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.013      ;
; 0.894 ; saldo_reg[6]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.014      ;
; 0.895 ; saldo_reg[0]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.212      ;
; 0.896 ; saldo_reg[3]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.213      ;
; 0.897 ; saldo_reg[2]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.214      ;
; 0.901 ; saldo_reg[5]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.021      ;
; 0.908 ; saldo_reg[4]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.028      ;
; 0.908 ; saldo_reg[7]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.028      ;
; 0.909 ; saldo_reg[4]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.029      ;
; 0.914 ; saldo_reg[5]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.034      ;
; 0.916 ; saldo_reg[4]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.233      ;
; 0.921 ; saldo_reg[5]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.238      ;
; 0.924 ; saldo_reg[6]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.044      ;
; 0.924 ; saldo_reg[6]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.241      ;
; 0.931 ; saldo_reg[5]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.051      ;
; 0.933 ; saldo_reg[4]  ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.053      ;
; 0.934 ; saldo_reg[8]  ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.054      ;
; 0.936 ; saldo_reg[2]  ; saldo_reg[13] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.253      ;
; 0.936 ; saldo_reg[3]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.056      ;
; 0.944 ; saldo_reg[0]  ; saldo_reg[12] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.261      ;
; 0.948 ; saldo_reg[6]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.068      ;
; 0.952 ; saldo_reg[3]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.072      ;
; 0.955 ; saldo_reg[5]  ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.075      ;
; 0.957 ; saldo_reg[4]  ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.077      ;
; 0.958 ; saldo_reg[9]  ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.078      ;
; 0.961 ; saldo_reg[7]  ; saldo_reg[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.081      ;
; 0.965 ; saldo_reg[13] ; saldo_reg[9]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.895      ;
; 0.966 ; saldo_reg[13] ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.896      ;
; 0.970 ; saldo_reg[9]  ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.090      ;
; 0.971 ; saldo_reg[13] ; saldo_reg[10] ; clk          ; clk         ; 0.000        ; -0.154     ; 0.901      ;
; 0.971 ; saldo_reg[13] ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.901      ;
; 0.972 ; saldo_reg[13] ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.902      ;
; 0.972 ; saldo_reg[13] ; saldo_reg[7]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.902      ;
; 0.972 ; saldo_reg[12] ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.902      ;
; 0.973 ; saldo_reg[4]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.093      ;
; 0.974 ; saldo_reg[8]  ; saldo_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.094      ;
; 0.975 ; saldo_reg[13] ; saldo_reg[2]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.905      ;
; 0.975 ; saldo_reg[13] ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.905      ;
; 0.976 ; saldo_reg[13] ; saldo_reg[4]  ; clk          ; clk         ; 0.000        ; -0.154     ; 0.906      ;
; 0.977 ; saldo_reg[8]  ; saldo_reg[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.097      ;
; 0.977 ; saldo_reg[2]  ; saldo_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.097      ;
; 0.977 ; saldo_reg[3]  ; saldo_reg[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.097      ;
; 0.978 ; saldo_reg[2]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.098      ;
; 0.980 ; saldo_reg[8]  ; saldo_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.100      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; saldo_reg[9]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[0]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[13]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[0]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[0]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]              ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]             ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]             ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[0]|clk          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[10]|clk         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[2]|clk          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[3]|clk          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[4]|clk          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[5]|clk          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[6]|clk          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[7]|clk          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[8]|clk          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[9]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[11]|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[12]|clk         ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; saldo_reg[13]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; coin500   ; clk        ; 1.770 ; 2.409 ; Rise       ; clk             ;
; coin1000  ; clk        ; 1.939 ; 2.609 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; coin500   ; clk        ; -0.920 ; -1.491 ; Rise       ; clk             ;
; coin1000  ; clk        ; -0.439 ; -0.999 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 4.041 ; 4.172 ; Rise       ; clk             ;
;  saldo[0]  ; clk        ; 3.218 ; 3.253 ; Rise       ; clk             ;
;  saldo[1]  ; clk        ; 3.258 ; 3.293 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 3.265 ; 3.305 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 3.118 ; 3.152 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 3.099 ; 3.130 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 3.250 ; 3.298 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 3.101 ; 3.139 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 3.148 ; 3.181 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 4.041 ; 4.172 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 3.182 ; 3.218 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 3.147 ; 3.182 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 3.232 ; 3.277 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 3.404 ; 3.442 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 3.297 ; 3.336 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 3.038 ; 3.067 ; Rise       ; clk             ;
;  saldo[0]  ; clk        ; 3.152 ; 3.185 ; Rise       ; clk             ;
;  saldo[1]  ; clk        ; 3.192 ; 3.225 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 3.199 ; 3.237 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 3.057 ; 3.089 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 3.038 ; 3.067 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 3.184 ; 3.230 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 3.040 ; 3.077 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 3.087 ; 3.118 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 3.980 ; 4.109 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 3.120 ; 3.154 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 3.086 ; 3.119 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 3.166 ; 3.209 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 3.331 ; 3.367 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 3.228 ; 3.265 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.215  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.215  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -25.71  ; 0.0   ; 0.0      ; 0.0     ; -16.776             ;
;  clk             ; -25.710 ; 0.000 ; N/A      ; N/A     ; -16.776             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; coin500   ; clk        ; 3.274 ; 3.631 ; Rise       ; clk             ;
; coin1000  ; clk        ; 3.579 ; 3.980 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; coin500   ; clk        ; -0.920 ; -1.491 ; Rise       ; clk             ;
; coin1000  ; clk        ; -0.439 ; -0.956 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 6.518 ; 6.617 ; Rise       ; clk             ;
;  saldo[0]  ; clk        ; 5.426 ; 5.393 ; Rise       ; clk             ;
;  saldo[1]  ; clk        ; 5.466 ; 5.433 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 5.492 ; 5.461 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 5.250 ; 5.229 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 5.222 ; 5.196 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 5.462 ; 5.440 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 5.216 ; 5.200 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 5.274 ; 5.253 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 6.518 ; 6.617 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 5.333 ; 5.310 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 5.272 ; 5.256 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 5.468 ; 5.439 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 5.808 ; 5.764 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 5.585 ; 5.570 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; saldo[*]   ; clk        ; 3.038 ; 3.067 ; Rise       ; clk             ;
;  saldo[0]  ; clk        ; 3.152 ; 3.185 ; Rise       ; clk             ;
;  saldo[1]  ; clk        ; 3.192 ; 3.225 ; Rise       ; clk             ;
;  saldo[2]  ; clk        ; 3.199 ; 3.237 ; Rise       ; clk             ;
;  saldo[3]  ; clk        ; 3.057 ; 3.089 ; Rise       ; clk             ;
;  saldo[4]  ; clk        ; 3.038 ; 3.067 ; Rise       ; clk             ;
;  saldo[5]  ; clk        ; 3.184 ; 3.230 ; Rise       ; clk             ;
;  saldo[6]  ; clk        ; 3.040 ; 3.077 ; Rise       ; clk             ;
;  saldo[7]  ; clk        ; 3.087 ; 3.118 ; Rise       ; clk             ;
;  saldo[8]  ; clk        ; 3.980 ; 4.109 ; Rise       ; clk             ;
;  saldo[9]  ; clk        ; 3.120 ; 3.154 ; Rise       ; clk             ;
;  saldo[10] ; clk        ; 3.086 ; 3.119 ; Rise       ; clk             ;
;  saldo[11] ; clk        ; 3.166 ; 3.209 ; Rise       ; clk             ;
;  saldo[12] ; clk        ; 3.331 ; 3.367 ; Rise       ; clk             ;
;  saldo[13] ; clk        ; 3.228 ; 3.265 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; saldo[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; saldo[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; coin1000                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coin500                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; saldo[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; saldo[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; saldo[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; saldo[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; saldo[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; saldo[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 475      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 475      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Sep 25 07:44:05 2025
Info: Command: quartus_sta sumador_1000_500 -c sumador_1000_500
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sumador_1000_500.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.215
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.215             -25.710 clk 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.863
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.863             -21.484 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.813
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.813              -8.913 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.776 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4685 megabytes
    Info: Processing ended: Thu Sep 25 07:44:07 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


