# Resum√£o

# Von Neumann Architecture

A arquitetura de Von Neumann √© uma arquitetura de computador que foi proposta por John Von Neumann em 1945.

[Organiza√ß√£o estruturada de Computadores, p√°gina 15](../slides/01_Organiza√ß√£o%20estruturada%20de%20computadores%20by%20Andrew%20S.%20Tanenbaum.pdf)

Cinco partes b√°sicas:

- Mem√≥ria
- Unidade de l√≥gica e aritm√©tica
- Unidade de controle
- Equipamento de entrada e sa√≠da

A m√°quina de von Neumann tinha cinco partes b√°sicas: a mem√≥ria, a unidade de l√≥gica e aritm√©tica, a unidade de controle e o equipamento de entrada e sa√≠da. A mem√≥ria consistia em 4.096 palavras, uma palavra contendo 40 bits, cada bit sendo 0 ou 1.

Cada palavra continha ou duas instru√ß√µes de 20 bits ou um inteiro de 40 bits com sinal. As instru√ß√µes tinham 8 bits dedicados a identificar o tipo da instru√ß√£o e 12 bits para especificar uma das 4.096 palavras de mem√≥ria. Juntas, a unidade de l√≥gica e aritm√©tica e a unidade de controle formavam o ‚Äúc√©rebro‚Äù do computador. Em computadores modernos, elas s√£o combinadas em um √∫nico chip, denominado CPU (Central Processing Unit ‚Äì unidade central de processamento).

Dentro da unidade de l√≥gica e aritm√©tica havia um registrador interno especial de 40 bits, denominado acumulador. Uma instru√ß√£o t√≠pica adicionava uma palavra de mem√≥ria ao acumulador ou armazenava o conte√∫do deste na mem√≥ria. A m√°quina n√£o tinha aritm√©tica de ponto flutuante porque von Neumann achava que qualquer matem√°tico competente conseguiria acompanhar o ponto decimal (na verdade, o ponto bin√°rio) de cabe√ßa

<img src="./imgs/VonneumannDiagram.jpeg">


## Arquitetura do Conjunto de Instru√ß√µes e Formato de Representa√ß√£o

### Arquitetura do Conjunto de Instru√ß√µes

- **Instru√ß√£o de m√°quina**: √© um comando que o processador pode executar. Cada instru√ß√£o √© representada por um n√∫mero bin√°rio, chamado de **c√≥digo de opera√ß√£o** ou **opcode**. O opcode √© o primeiro campo da instru√ß√£o e indica qual a opera√ß√£o que deve ser executada. O segundo √© os operandos, que s√£o os dados que a opera√ß√£o deve ser executada. O n√∫mero de operandos varia de acordo com a instru√ß√£o.

Ex.:  
**add** t0, t1, 10  
**lw** t0, 0(t1)

Onde a parte em negrito √© o opcode e o restante s√£o os operandos.

- **Formato de representa√ß√£o**: √© a forma como a instru√ß√£o √© representada em bin√°rio. O formato de representa√ß√£o √© definido pela arquitetura do processador.

- **Conjunto de instru√ß√µes**: √© o conjunto de instru√ß√µes que um processador pode executar. O conjunto de instru√ß√µes √© definido pela arquitetura do processador.

- **Arquitetura do conjunto de instru√ß√µes**: √© o conjunto de instru√ß√µes que um processador pode executar e o formato de representa√ß√£o de cada instru√ß√£o. A arquitetura do conjunto de instru√ß√µes √© definida pela arquitetura do processador.

S√£o definidas a partir de sintaxe e sem√¢ntica.
A **sintaxe** √© a forma como a instru√ß√£o √© escrita e a **sem√¢ntica** √© o significado da instru√ß√£o.

Sintaxe:
push op;

Sem√¢ntica:
pilha[topo] = op;
topo++;

Onde op √© o operando, push √© o opcode e () √© o endere√ßamento.

## Classifica√ß√£o quanto ao tipo de armazenamento interno:

- Arquitetura de Pilha
- Arquitetura de Acumulador
- Arquitetura de Registradores
- Arquitetura de Mem√≥ria

# Pipeline

## Introdu√ß√£o

## Conflitos de Dados
RAW - Read After Write
WAR - Write After Read
WAW - Write After Write

## Conflitos de Controle

Ocorre quanto uma instru√ß√£o utiliza o rescurso de ser PC + offset, ou seja, uma instru√ß√£o que cont√©m um devio, por√©m boa parte das instru√ß√µes s√£o feitas para ser PC + 4. O que pode gerar um conflito de controle.
Ocorrem porque ainda n√£o se sabe para onde ser√° o devio, e o que ser√° executado ap√≥s o desvio. Apenas se sabe para onde ser√° o desvio ap√≥s o c√°lculo do offset. Depois disso √© feito um flush nas instru√ß√µes que seriam executadas ap√≥s o desvio e √© substitu√≠do por pc + offset ao inv√©s de pc + 4.

Ex.:

```assembly
beq $t0, $t1, label
jump label2
```

## Como resolver os Conflitos de Controle
- Instru√ß√£o `nop` (no operation)
- Adiantamento de instru√ß√µes (branch delay slot)
- Adiantamento de instru√ß√µes com desvio condicional (branch delay slot with branch prediction)


# Subsistema de Mem√≥ria

# Cache Policy

- Local temporal
- Local espacial

2^0 = 1 bit
2^1 = 2 bits
2^2 = 4 bits
2^3 = 8 bits
2^4 = 16 bits
2^5 = 32 bits
2^6 = 64 bits
2^7 = 128 bits
2^8 = 256 bits
2^9 = 512 bits
2^10 = 1024 bits

A cache organiza os dados de forma sequencial.

| 0x2e | 00000 |
| 0x2f | 00001 |
| 0x30 | 00010 |
| 0x31 | 00011 |
| 0x32 | 00100 |
| 0x33 | 00101 |
| 0x34 | 00110 |
| 0x35 | 00111 |

Como Calcular a Mem√≥ria Principal?
MP = B \* K
MP = Mem√≥ria Principal
B = N√∫mero de Blocos
K = Tamanho do Bloco

Sendo assim, para encontrar a quantidade de blocos na mem√≥ria principal, basta dividir o tamanho da mem√≥ria principal pelo tamanho do bloco.

B = ?
MP = 32
K = 4

Podemos substitu√≠r o valor de MP na f√≥rmula:
32 = B \* 4
Sendo:
B = 32 / 4
B = 8

Ao solicitar um endere√ßo de mem√≥ria se recebe tamb√©m o deslocamento, que √© o n√∫mero de bits necess√°rios para representar o endere√ßo de mem√≥ria.

O Bloco √© uma divi√£o l√≥gica
Para o seguinte endere√ßo:
00110
O bloco √©: 0011
O deslocamento √©: 10
O r√≥tulo √©: 00
O n√∫mero da linha √©: 1

Pol√≠ticas de mapeamento

- Direto
- Associativo
- Associativo por conjunto

# Direto

Cada bloco da mem√≥ria principal tem um √∫nico local na cache onde pode ser armazenado.
Linha de destino = (Endere√ßo da mem√≥ria principal) % (N√∫mero de linhas da cache)

Exemplo:
Endere√ßo da mem√≥ria principal: 00110
N√∫mero de linhas da cache: 4
Linha de destino = 00110 % 4
Linha de destino = 2

# Associativo

Cada bloco da mem√≥ria principal pode ser armazenado em qualquer local da cache.
Cada bloco da MP √© pr√© definido a um conjunto da cache dentro do conjunto e pode ser armazenado em qualquer local da cache.

Comparadores

- R√≥tulo
- N√∫mero da linha

# Associativo por conjunto

Divide a mem√≥ria principal em conjuntos.


# Pol√≠tica de Substitui√ß√£o
- FIFO (First In First Out)
- LFU (Least Frequently Used)
- LRU (Least Recently Used)

## FIFO
O primeiro dado a entrar √© o primeiro a sair.

## LFU
Associa a frequ√™ncia de acesso a partir de um contador, quando ele precisa alterar a cache e remover algo, seleciona o que foi acessado menos vezes. Ao acessar um dado, o contador √© incrementado.

## LRU
Associa a quanto tempo o dado n√£o √© acessado a partir de um contador, quando ele precisa alterar a cache e remover algo, seleciona o que n√£o √© acessado a mais tempo. Ao acessar um dado, o contador √© zerado.

Ex.:
Primeiro acesso,
Dado 0x2e, contador = 0:
| Dado | Contador |
| 0x2e | 0 |
| 0x2f | 1 |
| 0x30 | 1 |
| 0x31 | 1 |

Segundo acesso,
Dado 0x2e, contador = 0:
| Dado | Contador |
| 0x2e | 0 |
| 0x2f | 2 |
| 0x30 | 2 |
| 0x31 | 2 |

Terceiro acesso,
0x2f, contador = 0:
| Dado | Contador |
| 0x2e | 1 |
| 0x2f | 0 |
| 0x30 | 3 |
| 0x31 | 3 |

Quarto acesso,
Dado 0x30, contador = 0:
| Dado | Contador |
| 0x2e | 2 |
| 0x2f | 1 |
| 0x30 | 0 |
| 0x31 | 4 |

Seguindo a l√≥gica, o pr√≥ximo dado a ser removido √© o 0x31, pois √© o que n√£o foi acessado a mais tempo e o contador √© o mais alto entre todos os dados.

# Pol√≠tica de Escrita
- Write Both
- Escrita no retorno


# üëª ISA - Instruction Set Architecture

## RISC-V

### Introdu√ß√£o

<img src="./quadro1.jpg">

SLLI (Shift Left Logical Immediate).
SRLI (Shift Right Logical Immediate).
SRAI (Shift Right Arithmetic Immediate).

2048 1024 512 256 128 64 32 16 8 4 2 1  
0 0 0 0 0 0 0 0 0 0 0 0 = Isso √© 0  
0 0 0 0 0 0 0 0 0 0 0 1 = Isso √© 1  
1 1 1 1 1 1 1 1 1 1 1 0 = Isso √© -2  
1 1 1 1 1 1 1 1 1 1 0 0 = Isso √© -4  

| Instruction |    const     |   2   |  r11  | f3  |  rd   | opcode  |
| :---------: | :----------: | :---: | :---: | :-: | :---: | :-----: |
|    SLLI     |    000000    | 00010 | 01011 | 001 | 11111 | 0010011 |
|     ADD     |   0000000    | 01010 | 11111 | 000 | 11111 | 0110011 |
|     LW      | 000000000000 | 11111 |  010  | 010 | 11101 | 0000011 |
|    ADDI     | 111111111100 | 00000 |  010  | 010 | 11111 | 0010011 |

<img src="./resolucao-exercicio.jpg">

Above, the first column is the instruction name, the second column is the binary encoding of the instruction, and the remaining columns are the fields of the instruction. The fields are:

    opcode: the general type of instruction (e.g., arithmetic, memory, etc.)
    rd: the register to write the result to
    funct3: a sub-type for the instruction (e.g., for arithmetic instructions, funct3 indicates the type of arithmetic operation to perform)
    rs1: the first register operand (Registrador de origem)
    rs2: the second register operand (Registrador de destino)
    funct7: a sub-type for the instruction (e.g., for arithmetic instructions, funct7 encodes whether the operation is an add, subtract, etc.)


Etapas de execu√ß√£o de uma instru√ß√£o:
    1. Fetch
    2. Decode
    3. Execute
    4. Memory
    5. Write Back

A partir da categoria da instru√ß√£o, o processador sabe qual √© o tipo de instru√ß√£o que ele tem que executar. A partir do opcode, ele sabe qual √© a instru√ß√£o que ele tem que executar. A partir do funct3, ele sabe qual √© o tipo de instru√ß√£o que ele tem que executar. A partir do rs1, ele sabe qual √© o registrador de origem. A partir do rs2, ele sabe qual √© o registrador de destino. A partir do funct7, ele sabe qual √© o tipo de instru√ß√£o que ele tem que executar.



