# Contador ascendente/descendente controlado por UART (Arty Z7-10)

Sistema en VHDL que integra `uart_rx`, `uart_tx` y un contador up/down de 4 bits, con eco en consola serie. Dise√±ado para la placa **Arty Z7-10 (xc7z010clg400-1)** usando **Vivado 2024.1** y **XSIM**.

## üéØ Objetivos
- Implementar receptor y transmisor UART 8N1 a **115200 bps**.
- Integrar un **contador de 4 bits** con control por comandos (`+`, `-`, `s`, `p`, `z`).
- Verificar por **simulaci√≥n** y **hardware**, con eco del valor en la terminal.

---

## üß© Arquitectura
![Esquem√°tico general](Figuras/esquematico_general.png)

M√≥dulos principales:
- `uart_rx`: recepci√≥n 8N1 con sobremuestreo y `data_valid`.
- `uart_tx`: transmisi√≥n 8N1 con arbitraje mediante `tx_busy`.
- `updown_counter`: contador de 4 bits con `clear`, `step_up`, `step_dn`, `enable`.

---

## üõ†Ô∏è Hardware y conexiones
- **FPGA**: Arty Z7-10 (Zynq-7000, `xc7z010clg400-1`).
- **Serial**: Adaptador **USB‚ÄìUART** (FTDI) a **3.3 V LVCMOS**.
- **Cruce de se√±ales**: TX m√≥dulo ‚Üî RX FPGA, TX FPGA ‚Üî RX m√≥dulo.
- **Terminal**: 115200 bps, 8N1, sin control de flujo.

### Pinout (XDC)
| Se√±al      | Pin | IOSTANDARD | Nota                          |
|------------|-----|------------|-------------------------------|
| `clk`      | H16 | LVCMOS33   | 125 MHz (periodo 8 ns).       |
| `rst_n`    | M20 | LVCMOS33   | Activo en bajo, con pull-up.  |
| `uart_rx`  | Y18 | LVCMOS33   | Entrada desde USB‚ÄìUART (TX).  |
| `uart_tx`  | Y16 | LVCMOS33   | Salida hacia USB‚ÄìUART (RX).   |
| `leds[0]`  | R14 | LVCMOS33   | LED0.                         |
| `leds[1]`  | P14 | LVCMOS33   | LED1.                         |
| `leds[2]`  | N16 | LVCMOS33   | LED2.                         |
| `leds[3]`  | M14 | LVCMOS33   | LED3.                         |

---


---

## ‚ñ∂Ô∏è Simulaci√≥n (XSIM)
1. Abrir el proyecto o compilar fuentes manualmente.
2. Ejecutar el **testbench** `tb_top_uart_counter.vhd`.
3. Secuencia incluida en el TB:
   - `z` ‚Üí clear a 0.
   - `+` `+` ‚Üí contador = 2 (0010).
   - `s` ‚Üí modo autom√°tico.
   - `p` ‚Üí pausa.

Salida esperada en ondas:
![Ondas](Figuras/wave1.png)

---

## üß± S√≠ntesis e implementaci√≥n (Vivado 2024.1)
- Estrategias por defecto (Synthesis/Implementation Defaults).
- **Cumple temporizaci√≥n a 125 MHz** (WNS/TNS ‚â• 0).
- Utilizaci√≥n baja de LUT/FF, sin BRAM/DSP.

Reporte de implementaci√≥n:
![Implementaci√≥n](Figuras/report_implementation.png)

Utilizaci√≥n (referencia):
![Utilizaci√≥n](Figuras/report_utilization.png)

---

## ‚ö° Potencia (estimaci√≥n)
Potencia total ~ **0.095 W**, dominada por componente est√°tico.  
![Power](Figuras/power_report.png)

---

## ‚è±Ô∏è An√°lisis temporal
Resumen de slacks y checks de temporizaci√≥n post-implementaci√≥n:  
![Timing summary](Figuras/timing.png)  
Detalle de setup/hold/pulse width:  
![Timing detail](Figuras/TIMING_IMPLEMENTATION.png)

Criterios de validez:
- **WNS/TNS ‚â• 0 ns** (setup).
- **WHS/THS ‚â• 0 ns** (hold).
- **Pulse Width ‚â• 0 ns**.
- **Endpoints fallidos = 0**.

---

## üîå Pruebas en hardware
Conexi√≥n FTDI 3.3 V, GND com√∫n y cruces RX/TX.  
![Hardware](Figuras/hardware.jpeg)

Terminal serie (AccessPort) a **115200 8N1**:  
![AccessPort](Figuras/accessport.png)

---

## üó∫Ô∏è Comandos UART
| Comando | Acci√≥n                                 |
|--------:|----------------------------------------|
| `z`     | Reinicia contador a 0.                 |
| `+`     | Incrementa una unidad.                 |
| `-`     | Decrementa una unidad.                 |
| `s`     | Activa modo autom√°tico (tick 10 Hz).   |
| `p`     | Pausa modo autom√°tico.                 |

El valor del contador se **eco** en ASCII **hex** (`0..F`).

---

## ‚úÖ Buenas pr√°cticas
- Crear **tests** antes de implementar para evitar tiempo perdido en producci√≥n.
- Revisar el **.xdc** para prevenir fallos de conexi√≥n o da√±o de pines.
- Asegurar **3.3 V LVCMOS** en ambos extremos (FPGA y USB‚ÄìUART).
- Verificar **RX/TX cruzados** correctamente.
- Probar **m√≥dulos por separado** (`uart_rx`, `uart_tx`, contador) antes de integrar.

---

## üìú Licencia
Este proyecto se distribuye bajo la licencia **MIT**. Ver `LICENSE` para m√°s detalles.

## üôå Agradecimientos
- Manual de referencia de Arty Z7 de Digilent.  
- Gu√≠as UG901/UG903/UG904/UG949 de AMD Xilinx.  
- Documentaci√≥n general de UART.


