 
****************************************
Report : port
Design : SYS_TOP
Version: K-2015.06
Date   : Sat Oct  4 07:24:43 2025
****************************************



Attributes:
    d - dont_touch_network

                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
REF_CLK        in      0.0000   0.0000   --      --      --         d
RST_N          in      0.0000   0.0000   --      --      --         d
SE             in      0.0000   0.0000    1.50    0.18   --         
SI[0]          in      0.0000   0.0000    1.50    0.18   --         
SI[1]          in      0.0000   0.0000    1.50    0.18   --         
SI[2]          in      0.0000   0.0000    1.50    0.18   --         
SI[3]          in      0.0000   0.0000    1.50    0.18   --         
SI[4]          in      0.0000   0.0000    1.50    0.18   --         
UART_CLK       in      0.0000   0.0000   --      --      --         d
UART_RX_IN     in      0.0000   0.0000    1.50    0.18   --         
scan_clk       in      0.0000   0.0000   --      --      --         
scan_rst       in      0.0000   0.0000   --      --      --         
test_mode      in      0.0000   0.0000    1.50    0.18   --         
SO[0]          out     0.1000   0.0000   --      --      --         
SO[1]          out     0.1000   0.0000   --      --      --         
SO[2]          out     0.1000   0.0000   --      --      --         
SO[3]          out     0.1000   0.0000   --      --      --         
SO[4]          out     0.1000   0.0000   --      --      --         
UART_TX_O      out     0.1000   0.0000   --      --      --         
framing_error  out     0.1000   0.0000   --      --      --         
parity_error   out     0.1000   0.0000   --      --      --         

1
