Fitter report for top
Sun Mar 22 17:41:32 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Mar 22 17:41:32 2020       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; top                                         ;
; Top-level Entity Name           ; top                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,825 / 41,910 ( 7 % )                      ;
; Total registers                 ; 3821                                        ;
; Total pins                      ; 54 / 314 ( 17 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 575,968 / 5,662,720 ( 10 % )                ;
; Total RAM Blocks                ; 87 / 553 ( 16 % )                           ;
; Total DSP Blocks                ; 4 / 112 ( 4 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                          ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; altpll:ALTPLL|altpll_7s21:auto_generated|clk[0]~CLKENA0                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                           ;                  ;                       ;
; altpll:ALTPLL|altpll_7s21:auto_generated|clk[1]~CLKENA0                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                           ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[0]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[1]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[2]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[3]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[4]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[5]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[6]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[7]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[8]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[9]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[10]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[11]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[12]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[13]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[14]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[15]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[16]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[17]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[18]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[19]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[20]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[21]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[22]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[23]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[24]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[25]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[26]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[27]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[28]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[29]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[30]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[31]                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|_zz_28_[0]                                                                                              ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[8]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[9]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[10]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[11]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[12]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[13]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[14]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[15]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[16]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[17]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[18]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[19]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[20]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[21]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[22]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[23]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[24]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[25]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[26]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[27]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[28]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[29]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[30]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[31]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|_zz_29_[0]                                                                                              ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[8]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[9]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[10]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[11]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[12]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[13]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[14]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[15]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[16]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[17]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[18]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[19]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[20]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[21]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[22]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[23]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[24]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[25]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[26]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[27]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[28]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[29]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[30]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[31]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[33]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|_zz_30_[0]                                                                                              ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[8]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[9]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[10]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[11]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[12]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[13]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[14]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[15]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[16]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[17]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[18]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[19]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[20]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[21]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[22]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[23]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[24]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[25]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[26]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[27]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[28]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[29]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[30]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[31]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[33]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|_zz_31_[0]                                                                                              ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[1]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[2]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[3]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[4]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[5]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[6]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[7]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[8]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[9]                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[10]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[11]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[12]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[13]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[14]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[15]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[16]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[17]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[18]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[19]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[20]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[21]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[22]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[23]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[24]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[25]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[26]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[27]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[28]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[29]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[30]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[31]                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; RESULTA          ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_exceptionPortCtrl_exceptionContext_code[0]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_exceptionPortCtrl_exceptionContext_code[0]~DUPLICATE                                          ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_exceptionPortCtrl_exceptionContext_code[3]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_exceptionPortCtrl_exceptionContext_code[3]~DUPLICATE                                          ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_exceptionPortCtrl_exceptionValidsRegs_writeBack                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_exceptionPortCtrl_exceptionValidsRegs_writeBack~DUPLICATE                                     ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_mepc[9]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_mepc[9]~DUPLICATE                                                                             ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_mepc[19]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_mepc[19]~DUPLICATE                                                                            ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_mideleg_SE                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_mideleg_SE~DUPLICATE                                                                          ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_mip_MSIP                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_mip_MSIP~DUPLICATE                                                                            ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_sepc[4]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_sepc[4]~DUPLICATE                                                                             ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_sepc[11]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_sepc[11]~DUPLICATE                                                                            ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_sip_SEIP_SOFT                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_sip_SEIP_SOFT~DUPLICATE                                                                       ;                  ;                       ;
; VexRiscv:VexRiscv|CsrPlugin_sstatus_SIE                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|CsrPlugin_sstatus_SIE~DUPLICATE                                                                         ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|loader_counter_value[0]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|loader_counter_value[0]~DUPLICATE                                                ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_colisions[0]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_colisions[0]~DUPLICATE                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[6]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[6]~DUPLICATE                                       ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[8]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[8]~DUPLICATE                                       ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[9]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[9]~DUPLICATE                                       ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[11]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[11]~DUPLICATE                                      ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[9]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[9]~DUPLICATE                                                 ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[17]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[17]~DUPLICATE                                                ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[20]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[20]~DUPLICATE                                                ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[21]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[21]~DUPLICATE                                                ;                  ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[22]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[22]~DUPLICATE                                                ;                  ;                       ;
; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[13]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[13]~DUPLICATE                                                            ;                  ;                       ;
; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[22]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[22]~DUPLICATE                                                            ;                  ;                       ;
; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[27]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[27]~DUPLICATE                                                            ;                  ;                       ;
; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[31]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[31]~DUPLICATE                                                            ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|io_cpu_fetch_data_regNextWhen[1]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|io_cpu_fetch_data_regNextWhen[1]~DUPLICATE                      ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|io_cpu_fetch_data_regNextWhen[2]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|io_cpu_fetch_data_regNextWhen[2]~DUPLICATE                      ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|io_cpu_fetch_data_regNextWhen[4]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|io_cpu_fetch_data_regNextWhen[4]~DUPLICATE                      ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|io_cpu_fetch_data_regNextWhen[13] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|io_cpu_fetch_data_regNextWhen[13]~DUPLICATE                     ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[23]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[23]~DUPLICATE                                ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[30]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[30]~DUPLICATE                                ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_cmdSent                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_cmdSent~DUPLICATE                                    ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_valid                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_valid~DUPLICATE                                      ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_wordIndex[1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_wordIndex[1]~DUPLICATE                               ;                  ;                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_wordIndex[2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_wordIndex[2]~DUPLICATE                               ;                  ;                       ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_1_exception                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_1_exception~DUPLICATE                                                           ;                  ;                       ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_1_superPage                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_1_superPage~DUPLICATE                                                           ;                  ;                       ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_entryToReplace_value[1]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|MmuPlugin_ports_0_entryToReplace_value[1]~DUPLICATE                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|MmuPlugin_ports_1_cache_1_exception                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|MmuPlugin_ports_1_cache_1_exception~DUPLICATE                                                           ;                  ;                       ;
; VexRiscv:VexRiscv|MmuPlugin_shared_portId.1                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|MmuPlugin_shared_portId.1~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.010                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.010~DUPLICATE                                                                 ;                  ;                       ;
; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011~DUPLICATE                                                                 ;                  ;                       ;
; VexRiscv:VexRiscv|MmuPlugin_shared_vpn_1[3]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|MmuPlugin_shared_vpn_1[3]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_139_                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_139_~DUPLICATE                                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_187_[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_187_[2]~DUPLICATE                                                                                   ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_187_[10]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_187_[10]~DUPLICATE                                                                                  ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_187_[13]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_187_[13]~DUPLICATE                                                                                  ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_187_[17]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_187_[17]~DUPLICATE                                                                                  ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_187_[20]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_187_[20]~DUPLICATE                                                                                  ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_187_[24]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_187_[24]~DUPLICATE                                                                                  ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_187_[25]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_187_[25]~DUPLICATE                                                                                  ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_187_[29]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_187_[29]~DUPLICATE                                                                                  ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_210_[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_210_[1]~DUPLICATE                                                                                   ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_228_[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_228_[0]~DUPLICATE                                                                                   ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_230_[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_230_[0]~DUPLICATE                                                                                   ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_230_[2]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_230_[2]~DUPLICATE                                                                                   ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_232_[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_232_[0]~DUPLICATE                                                                                   ;                  ;                       ;
; VexRiscv:VexRiscv|_zz_232_[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|_zz_232_[1]~DUPLICATE                                                                                   ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_ALU_CTRL[0]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_ALU_CTRL[0]~DUPLICATE                                                                 ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_INSTRUCTION[8]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_INSTRUCTION[8]~DUPLICATE                                                              ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_INSTRUCTION[10]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_INSTRUCTION[10]~DUPLICATE                                                             ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_PC[11]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_PC[11]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_PC[16]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_PC[16]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_PC[20]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_PC[20]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_PC[24]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_PC[24]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_PC[26]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_PC[26]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_PC[28]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_PC[28]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_PC[29]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_PC[29]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_PC[30]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_PC[30]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_RS1[16]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_RS1[16]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_RS1[24]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_RS1[24]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_RS1[25]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_RS1[25]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_RS1[28]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_RS1[28]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_RS1[29]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_RS1[29]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_RS2[5]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_RS2[5]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|decode_to_execute_SRC2_FORCE_ZERO                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|decode_to_execute_SRC2_FORCE_ZERO~DUPLICATE                                                             ;                  ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_BRANCH_CALC[14]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|execute_to_memory_BRANCH_CALC[14]~DUPLICATE                                                             ;                  ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_BRANCH_CALC[26]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|execute_to_memory_BRANCH_CALC[26]~DUPLICATE                                                             ;                  ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_INSTRUCTION[7]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|execute_to_memory_INSTRUCTION[7]~DUPLICATE                                                              ;                  ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_REGFILE_WRITE_VALID                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|execute_to_memory_REGFILE_WRITE_VALID~DUPLICATE                                                         ;                  ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_SHIFT_RIGHT[13]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|execute_to_memory_SHIFT_RIGHT[13]~DUPLICATE                                                             ;                  ;                       ;
; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[1]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[1]~DUPLICATE                                                               ;                  ;                       ;
; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[9]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[9]~DUPLICATE                                                               ;                  ;                       ;
; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[10]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[10]~DUPLICATE                                                              ;                  ;                       ;
; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[14]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[14]~DUPLICATE                                                              ;                  ;                       ;
; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[16]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[16]~DUPLICATE                                                              ;                  ;                       ;
; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[21]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_DivPlugin_accumulator[21]~DUPLICATE                                                              ;                  ;                       ;
; VexRiscv:VexRiscv|memory_DivPlugin_rs1[22]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_DivPlugin_rs1[22]~DUPLICATE                                                                      ;                  ;                       ;
; VexRiscv:VexRiscv|memory_arbitration_isValid                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_arbitration_isValid~DUPLICATE                                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_INSTRUCTION[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_INSTRUCTION[9]~DUPLICATE                                                            ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_MEMORY_ADDRESS_LOW[1]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_MEMORY_ADDRESS_LOW[1]~DUPLICATE                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[2]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[2]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[4]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[4]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[6]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[6]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[8]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[8]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[9]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[9]~DUPLICATE                                                                     ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[13]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[13]~DUPLICATE                                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[16]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[16]~DUPLICATE                                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[17]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[17]~DUPLICATE                                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[23]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[23]~DUPLICATE                                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[24]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[24]~DUPLICATE                                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[25]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[25]~DUPLICATE                                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[26]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[26]~DUPLICATE                                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_PC[30]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_PC[30]~DUPLICATE                                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|memory_to_writeBack_REGFILE_WRITE_DATA[28]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|memory_to_writeBack_REGFILE_WRITE_DATA[28]~DUPLICATE                                                    ;                  ;                       ;
; VexRiscv:VexRiscv|writeBack_arbitration_isValid                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VexRiscv:VexRiscv|writeBack_arbitration_isValid~DUPLICATE                                                                 ;                  ;                       ;
; builder_bankmachine0_state.000                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_bankmachine0_state.000~DUPLICATE                                                                                  ;                  ;                       ;
; builder_bankmachine1_state.011                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_bankmachine1_state.011~DUPLICATE                                                                                  ;                  ;                       ;
; builder_bankmachine3_state.000                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_bankmachine3_state.000~DUPLICATE                                                                                  ;                  ;                       ;
; builder_count[1]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_count[1]~DUPLICATE                                                                                                ;                  ;                       ;
; builder_count[4]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_count[4]~DUPLICATE                                                                                                ;                  ;                       ;
; builder_count[7]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_count[7]~DUPLICATE                                                                                                ;                  ;                       ;
; builder_count[11]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_count[11]~DUPLICATE                                                                                               ;                  ;                       ;
; builder_count[12]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_count[12]~DUPLICATE                                                                                               ;                  ;                       ;
; builder_fullmemorywe_state.10                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_fullmemorywe_state.10~DUPLICATE                                                                                   ;                  ;                       ;
; builder_multiplexer_state.000                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_multiplexer_state.000~DUPLICATE                                                                                   ;                  ;                       ;
; builder_multiplexer_state.001                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_multiplexer_state.001~DUPLICATE                                                                                   ;                  ;                       ;
; builder_spimaster_state.00                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_spimaster_state.00~DUPLICATE                                                                                      ;                  ;                       ;
; builder_spimaster_state.10                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; builder_spimaster_state.10~DUPLICATE                                                                                      ;                  ;                       ;
; main_count[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_count[1]~DUPLICATE                                                                                                   ;                  ;                       ;
; main_rdata_converter_converter_demux[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_rdata_converter_converter_demux[0]~DUPLICATE                                                                         ;                  ;                       ;
; main_sdram_address_storage[7]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_address_storage[7]~DUPLICATE                                                                                   ;                  ;                       ;
; main_sdram_baddress_storage[1]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_baddress_storage[1]~DUPLICATE                                                                                  ;                  ;                       ;
; main_sdram_bankmachine0_cmd_buffer_lookahead_level[0]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine0_cmd_buffer_lookahead_level[0]~DUPLICATE                                                           ;                  ;                       ;
; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[12]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[12]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[13]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[13]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[14]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[14]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[18]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[18]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[19]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[19]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[21]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[21]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine0_twtpcon_count[0]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine0_twtpcon_count[0]~DUPLICATE                                                                        ;                  ;                       ;
; main_sdram_bankmachine1_cmd_buffer_lookahead_level[0]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine1_cmd_buffer_lookahead_level[0]~DUPLICATE                                                           ;                  ;                       ;
; main_sdram_bankmachine1_cmd_buffer_lookahead_produce[0]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine1_cmd_buffer_lookahead_produce[0]~DUPLICATE                                                         ;                  ;                       ;
; main_sdram_bankmachine1_cmd_buffer_lookahead_produce[1]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine1_cmd_buffer_lookahead_produce[1]~DUPLICATE                                                         ;                  ;                       ;
; main_sdram_bankmachine1_cmd_buffer_source_payload_addr[17]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine1_cmd_buffer_source_payload_addr[17]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_level[0]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine2_cmd_buffer_lookahead_level[0]~DUPLICATE                                                           ;                  ;                       ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_level[1]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine2_cmd_buffer_lookahead_level[1]~DUPLICATE                                                           ;                  ;                       ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_level[2]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine2_cmd_buffer_lookahead_level[2]~DUPLICATE                                                           ;                  ;                       ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_produce[0]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine2_cmd_buffer_lookahead_produce[0]~DUPLICATE                                                         ;                  ;                       ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_produce[1]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine2_cmd_buffer_lookahead_produce[1]~DUPLICATE                                                         ;                  ;                       ;
; main_sdram_bankmachine2_cmd_buffer_source_payload_addr[9]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine2_cmd_buffer_source_payload_addr[9]~DUPLICATE                                                       ;                  ;                       ;
; main_sdram_bankmachine2_cmd_buffer_source_payload_addr[10]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine2_cmd_buffer_source_payload_addr[10]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine2_twtpcon_count[0]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine2_twtpcon_count[0]~DUPLICATE                                                                        ;                  ;                       ;
; main_sdram_bankmachine3_cmd_buffer_lookahead_consume[0]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine3_cmd_buffer_lookahead_consume[0]~DUPLICATE                                                         ;                  ;                       ;
; main_sdram_bankmachine3_cmd_buffer_lookahead_level[0]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine3_cmd_buffer_lookahead_level[0]~DUPLICATE                                                           ;                  ;                       ;
; main_sdram_bankmachine3_cmd_buffer_lookahead_level[1]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine3_cmd_buffer_lookahead_level[1]~DUPLICATE                                                           ;                  ;                       ;
; main_sdram_bankmachine3_cmd_buffer_lookahead_produce[1]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine3_cmd_buffer_lookahead_produce[1]~DUPLICATE                                                         ;                  ;                       ;
; main_sdram_bankmachine3_cmd_buffer_source_payload_addr[11]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine3_cmd_buffer_source_payload_addr[11]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine3_cmd_buffer_source_payload_addr[13]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine3_cmd_buffer_source_payload_addr[13]~DUPLICATE                                                      ;                  ;                       ;
; main_sdram_bankmachine3_twtpcon_ready                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_bankmachine3_twtpcon_ready~DUPLICATE                                                                           ;                  ;                       ;
; main_sdram_choose_req_grant.10                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_choose_req_grant.10~DUPLICATE                                                                                  ;                  ;                       ;
; main_sdram_command_storage[3]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_command_storage[3]~DUPLICATE                                                                                   ;                  ;                       ;
; main_sdram_sequencer_counter[1]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_sequencer_counter[1]~DUPLICATE                                                                                 ;                  ;                       ;
; main_sdram_timer_count1[1]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_timer_count1[1]~DUPLICATE                                                                                      ;                  ;                       ;
; main_sdram_timer_count1[7]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_timer_count1[7]~DUPLICATE                                                                                      ;                  ;                       ;
; main_sdram_twtrcon_count[0]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_twtrcon_count[0]~DUPLICATE                                                                                     ;                  ;                       ;
; main_sdram_wrdata_storage[14]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_sdram_wrdata_storage[14]~DUPLICATE                                                                                   ;                  ;                       ;
; main_soclinux_cpu_time[0]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[0]~DUPLICATE                                                                                       ;                  ;                       ;
; main_soclinux_cpu_time[3]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[3]~DUPLICATE                                                                                       ;                  ;                       ;
; main_soclinux_cpu_time[11]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[11]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[14]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[14]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[22]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[22]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[25]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[25]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[26]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[26]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[29]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[29]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[34]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[34]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[37]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[37]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[38]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[38]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[41]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[41]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[43]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[43]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[46]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[46]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[48]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[48]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[51]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[51]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[53]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[53]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[54]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[54]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[55]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[55]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time[57]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time[57]~DUPLICATE                                                                                      ;                  ;                       ;
; main_soclinux_cpu_time_cmp_storage[0]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time_cmp_storage[0]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_cpu_time_cmp_storage[4]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time_cmp_storage[4]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_cpu_time_cmp_storage[5]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time_cmp_storage[5]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_cpu_time_cmp_storage[6]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time_cmp_storage[6]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_cpu_time_cmp_storage[44]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time_cmp_storage[44]~DUPLICATE                                                                          ;                  ;                       ;
; main_soclinux_cpu_time_cmp_storage[56]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_cpu_time_cmp_storage[56]~DUPLICATE                                                                          ;                  ;                       ;
; main_soclinux_rx_bitcount[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_rx_bitcount[0]~DUPLICATE                                                                                    ;                  ;                       ;
; main_soclinux_rx_bitcount[2]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_rx_bitcount[2]~DUPLICATE                                                                                    ;                  ;                       ;
; main_soclinux_soccontroller_bus_errors[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_soccontroller_bus_errors[1]~DUPLICATE                                                                       ;                  ;                       ;
; main_soclinux_soccontroller_bus_errors[9]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_soccontroller_bus_errors[9]~DUPLICATE                                                                       ;                  ;                       ;
; main_soclinux_soccontroller_bus_errors[12]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_soccontroller_bus_errors[12]~DUPLICATE                                                                      ;                  ;                       ;
; main_soclinux_soccontroller_bus_errors[24]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_soccontroller_bus_errors[24]~DUPLICATE                                                                      ;                  ;                       ;
; main_soclinux_soccontroller_bus_errors[27]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_soccontroller_bus_errors[27]~DUPLICATE                                                                      ;                  ;                       ;
; main_soclinux_soccontroller_bus_errors[30]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_soccontroller_bus_errors[30]~DUPLICATE                                                                      ;                  ;                       ;
; main_soclinux_storage[9]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_storage[9]~DUPLICATE                                                                                        ;                  ;                       ;
; main_soclinux_storage[17]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_storage[17]~DUPLICATE                                                                                       ;                  ;                       ;
; main_soclinux_timer_en_storage                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_en_storage~DUPLICATE                                                                                  ;                  ;                       ;
; main_soclinux_timer_load_storage[17]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_load_storage[17]~DUPLICATE                                                                            ;                  ;                       ;
; main_soclinux_timer_load_storage[18]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_load_storage[18]~DUPLICATE                                                                            ;                  ;                       ;
; main_soclinux_timer_load_storage[19]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_load_storage[19]~DUPLICATE                                                                            ;                  ;                       ;
; main_soclinux_timer_load_storage[27]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_load_storage[27]~DUPLICATE                                                                            ;                  ;                       ;
; main_soclinux_timer_reload_storage[2]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_reload_storage[2]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_timer_reload_storage[4]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_reload_storage[4]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_timer_reload_storage[10]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_reload_storage[10]~DUPLICATE                                                                          ;                  ;                       ;
; main_soclinux_timer_reload_storage[14]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_reload_storage[14]~DUPLICATE                                                                          ;                  ;                       ;
; main_soclinux_timer_value[8]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_value[8]~DUPLICATE                                                                                    ;                  ;                       ;
; main_soclinux_timer_value[10]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_value[10]~DUPLICATE                                                                                   ;                  ;                       ;
; main_soclinux_timer_value[13]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_value[13]~DUPLICATE                                                                                   ;                  ;                       ;
; main_soclinux_timer_value[20]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_value[20]~DUPLICATE                                                                                   ;                  ;                       ;
; main_soclinux_timer_value[31]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_timer_value[31]~DUPLICATE                                                                                   ;                  ;                       ;
; main_soclinux_tx_bitcount[2]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_tx_bitcount[2]~DUPLICATE                                                                                    ;                  ;                       ;
; main_soclinux_tx_busy                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_tx_busy~DUPLICATE                                                                                           ;                  ;                       ;
; main_soclinux_uart_clk_rxen                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_clk_rxen~DUPLICATE                                                                                     ;                  ;                       ;
; main_soclinux_uart_rx_fifo_consume[0]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_rx_fifo_consume[0]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_uart_rx_fifo_consume[1]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_rx_fifo_consume[1]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_uart_rx_fifo_level0[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_rx_fifo_level0[0]~DUPLICATE                                                                            ;                  ;                       ;
; main_soclinux_uart_rx_fifo_level0[2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_rx_fifo_level0[2]~DUPLICATE                                                                            ;                  ;                       ;
; main_soclinux_uart_rx_fifo_produce[1]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_rx_fifo_produce[1]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_uart_rx_pending                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_rx_pending~DUPLICATE                                                                                   ;                  ;                       ;
; main_soclinux_uart_tx_fifo_consume[0]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_tx_fifo_consume[0]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_uart_tx_fifo_consume[1]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_tx_fifo_consume[1]~DUPLICATE                                                                           ;                  ;                       ;
; main_soclinux_uart_tx_fifo_level0[0]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_tx_fifo_level0[0]~DUPLICATE                                                                            ;                  ;                       ;
; main_soclinux_uart_tx_fifo_level0[2]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_tx_fifo_level0[2]~DUPLICATE                                                                            ;                  ;                       ;
; main_soclinux_uart_tx_fifo_level0[4]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_tx_fifo_level0[4]~DUPLICATE                                                                            ;                  ;                       ;
; main_soclinux_uart_tx_fifo_produce[0]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_soclinux_uart_tx_fifo_produce[0]~DUPLICATE                                                                           ;                  ;                       ;
; main_wdata_converter_converter_mux[2]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; main_wdata_converter_converter_mux[2]~DUPLICATE                                                                           ;                  ;                       ;
; soclinux_spimaster_clk_divider1[1]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soclinux_spimaster_clk_divider1[1]~DUPLICATE                                                                              ;                  ;                       ;
; soclinux_spimaster_clk_divider1[4]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soclinux_spimaster_clk_divider1[4]~DUPLICATE                                                                              ;                  ;                       ;
; soclinux_spimaster_clk_divider1[12]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soclinux_spimaster_clk_divider1[12]~DUPLICATE                                                                             ;                  ;                       ;
; soclinux_spimaster_clk_divider1[15]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soclinux_spimaster_clk_divider1[15]~DUPLICATE                                                                             ;                  ;                       ;
; soclinux_spimaster_clk_divider_storage[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soclinux_spimaster_clk_divider_storage[1]~DUPLICATE                                                                       ;                  ;                       ;
; soclinux_spimaster_control_storage[12]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soclinux_spimaster_control_storage[12]~DUPLICATE                                                                          ;                  ;                       ;
; soclinux_spimaster_control_storage[15]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soclinux_spimaster_control_storage[15]~DUPLICATE                                                                          ;                  ;                       ;
; soclinux_storage[2]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soclinux_storage[2]~DUPLICATE                                                                                             ;                  ;                       ;
; soclinux_storage[5]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; soclinux_storage[5]~DUPLICATE                                                                                             ;                  ;                       ;
; spisdcard_mosi~reg0                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; spisdcard_mosi~reg0DUPLICATE                                                                                              ;                  ;                       ;
; storage_3_rtl_0_bypass[6]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; storage_3_rtl_0_bypass[6]~DUPLICATE                                                                                       ;                  ;                       ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8722 ) ; 0.00 % ( 0 / 8722 )        ; 0.00 % ( 0 / 8722 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8722 ) ; 0.00 % ( 0 / 8722 )        ; 0.00 % ( 0 / 8722 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8711 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /mnt/jksmith-home/litex/linux-on-litex-vexriscv/build/de10nano/gateware/top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,825 / 41,910        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 2,825                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,170 / 41,910        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,123                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,402                 ;       ;
;         [c] ALMs used for registers                         ; 645                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 405 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 60 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ;       ;
;         [c] Due to LAB input limits                         ; 53                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 444 / 4,191           ; 11 %  ;
;     -- Logic LABs                                           ; 444                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,317                 ;       ;
;     -- 7 input functions                                    ; 26                    ;       ;
;     -- 6 input functions                                    ; 934                   ;       ;
;     -- 5 input functions                                    ; 915                   ;       ;
;     -- 4 input functions                                    ; 767                   ;       ;
;     -- <=3 input functions                                  ; 1,675                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 604                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,821                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,534 / 83,820        ; 4 %   ;
;         -- Secondary logic registers                        ; 287 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,586                 ;       ;
;         -- Routing optimization registers                   ; 235                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 54 / 314              ; 17 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 87 / 553              ; 16 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 575,968 / 5,662,720   ; 10 %  ;
; Total block memory implementation bits                      ; 890,880 / 5,662,720   ; 16 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 4 / 112               ; 4 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.9% / 4.1% / 3.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 33.7% / 35.5% / 28.1% ;       ;
; Maximum fan-out                                             ; 3894                  ;       ;
; Highest non-global fan-out                                  ; 1220                  ;       ;
; Total fan-out                                               ; 33209                 ;       ;
; Average fan-out                                             ; 3.72                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2825 / 41910 ( 7 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2825                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3170 / 41910 ( 8 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1123                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1402                  ; 0                              ;
;         [c] ALMs used for registers                         ; 645                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 405 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 60 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 53                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 444 / 4191 ( 11 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 444                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 4317                  ; 0                              ;
;     -- 7 input functions                                    ; 26                    ; 0                              ;
;     -- 6 input functions                                    ; 934                   ; 0                              ;
;     -- 5 input functions                                    ; 915                   ; 0                              ;
;     -- 4 input functions                                    ; 767                   ; 0                              ;
;     -- <=3 input functions                                  ; 1675                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 604                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3534 / 83820 ( 4 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 287 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3586                  ; 0                              ;
;         -- Routing optimization registers                   ; 235                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 52                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 575968                ; 0                              ;
; Total block memory implementation bits                      ; 890880                ; 0                              ;
; M10K block                                                  ; 87 / 553 ( 15 % )     ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 4 / 112 ( 3 % )       ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 3932                  ; 0                              ;
;     -- Registered Input Connections                         ; 3829                  ; 0                              ;
;     -- Output Connections                                   ; 16                    ; 3916                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 33799                 ; 3964                           ;
;     -- Registered Connections                               ; 15755                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 32                    ; 3916                           ;
;     -- hard_block:auto_generated_inst                       ; 3916                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 7                     ; 1                              ;
;     -- Output Ports                                         ; 31                    ; 4                              ;
;     -- Bidir Ports                                          ; 16                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk50          ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; serial_rx      ; AG13  ; 4A       ; 50           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; spisdcard_miso ; AF25  ; 4A       ; 86           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; user_sw0       ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; user_sw1       ; W24   ; 5B       ; 89           ; 25           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; user_sw2       ; W21   ; 5B       ; 89           ; 23           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; user_sw3       ; W20   ; 5B       ; 89           ; 23           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; sdram_a[0]     ; Y11   ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[10]    ; AB26  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[11]    ; AD17  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[12]    ; D12   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[1]     ; AA26  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[2]     ; AA13  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[3]     ; AA11  ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[4]     ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[5]     ; Y19   ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[6]     ; AB23  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[7]     ; AC23  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[8]     ; AC22  ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_a[9]     ; C12   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_ba[0]    ; Y17   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_ba[1]    ; AB25  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_cas_n    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_cke      ; AG10  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_clock    ; AD20  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_cs_n     ; Y18   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_ras_n    ; W14   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_we_n     ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; serial_tx      ; AF13  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; spisdcard_clk  ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; spisdcard_cs_n ; AF28  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; spisdcard_mosi ; AF27  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; user_led0      ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; user_led1      ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; user_led2      ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; user_led3      ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; user_led4      ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; user_led5      ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------+
; sdram_dq[0]  ; E8    ; 8A       ; 38           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[10] ; AE6   ; 3A       ; 8            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[11] ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[12] ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[13] ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[14] ; AF4   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[15] ; AH3   ; 3B       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[1]  ; V12   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[2]  ; D11   ; 8A       ; 32           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[3]  ; W12   ; 3B       ; 40           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[4]  ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[5]  ; D8    ; 8A       ; 38           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[6]  ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[7]  ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[8]  ; AE24  ; 4A       ; 82           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
; sdram_dq[9]  ; AD23  ; 4A       ; 76           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; main_wrdata_en (inverted) ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 7 / 32 ( 22 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 21 / 68 ( 31 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 10 / 16 ( 63 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 7 / 7 ( 100 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 5 / 6 ( 83 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; sdram_a[3]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; sdram_a[2]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; sdram_cas_n                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; sdram_we_n                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 224        ; 5A             ; user_led1                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; sdram_a[1]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; sdram_a[6]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; sdram_ba[1]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; sdram_a[10]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; sdram_a[8]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; sdram_a[7]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; sdram_dq[13]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; sdram_a[11]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; sdram_clock                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; sdram_dq[9]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; sdram_dq[10]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; sdram_dq[11]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; sdram_dq[8]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; user_led5                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; sdram_dq[14]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; sdram_dq[7]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; serial_tx                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; spisdcard_miso                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 212        ; 5A             ; user_led4                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; spisdcard_mosi                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF28     ; 209        ; 4A             ; spisdcard_cs_n                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; sdram_cke                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; serial_rx                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; sdram_dq[12]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; sdram_dq[15]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; sdram_dq[4]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; sdram_dq[6]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; spisdcard_clk                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; sdram_a[9]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; sdram_dq[5]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; sdram_dq[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; sdram_a[12]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; sdram_dq[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; clk50                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; sdram_dq[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; user_led3                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; user_led2                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; sdram_a[4]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; sdram_dq[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; sdram_ras_n                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; user_led0                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; user_sw3                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; user_sw2                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; user_sw1                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; sdram_a[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 217        ; 5A             ; sdram_ba[0]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 5A             ; sdram_cs_n                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; sdram_a[5]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; user_sw0                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; serial_tx      ; Missing drive strength and slew rate ;
; sdram_clock    ; Missing drive strength and slew rate ;
; sdram_cke      ; Missing drive strength and slew rate ;
; sdram_a[0]     ; Missing drive strength and slew rate ;
; sdram_a[1]     ; Missing drive strength and slew rate ;
; sdram_a[2]     ; Missing drive strength and slew rate ;
; sdram_a[3]     ; Missing drive strength and slew rate ;
; sdram_a[4]     ; Missing drive strength and slew rate ;
; sdram_a[5]     ; Missing drive strength and slew rate ;
; sdram_a[6]     ; Missing drive strength and slew rate ;
; sdram_a[7]     ; Missing drive strength and slew rate ;
; sdram_a[8]     ; Missing drive strength and slew rate ;
; sdram_a[9]     ; Missing drive strength and slew rate ;
; sdram_a[10]    ; Missing drive strength and slew rate ;
; sdram_a[11]    ; Missing drive strength and slew rate ;
; sdram_a[12]    ; Missing drive strength and slew rate ;
; sdram_ba[0]    ; Missing drive strength and slew rate ;
; sdram_ba[1]    ; Missing drive strength and slew rate ;
; sdram_cas_n    ; Missing drive strength and slew rate ;
; sdram_cs_n     ; Missing drive strength and slew rate ;
; sdram_ras_n    ; Missing drive strength and slew rate ;
; sdram_we_n     ; Missing drive strength and slew rate ;
; spisdcard_clk  ; Missing drive strength and slew rate ;
; spisdcard_mosi ; Missing drive strength and slew rate ;
; spisdcard_cs_n ; Missing drive strength and slew rate ;
; user_led0      ; Missing drive strength and slew rate ;
; user_led1      ; Missing drive strength and slew rate ;
; user_led2      ; Missing drive strength and slew rate ;
; user_led3      ; Missing drive strength and slew rate ;
; user_led4      ; Missing drive strength and slew rate ;
; user_led5      ; Missing drive strength and slew rate ;
; sdram_dq[0]    ; Missing drive strength and slew rate ;
; sdram_dq[1]    ; Missing drive strength and slew rate ;
; sdram_dq[2]    ; Missing drive strength and slew rate ;
; sdram_dq[3]    ; Missing drive strength and slew rate ;
; sdram_dq[4]    ; Missing drive strength and slew rate ;
; sdram_dq[5]    ; Missing drive strength and slew rate ;
; sdram_dq[6]    ; Missing drive strength and slew rate ;
; sdram_dq[7]    ; Missing drive strength and slew rate ;
; sdram_dq[8]    ; Missing drive strength and slew rate ;
; sdram_dq[9]    ; Missing drive strength and slew rate ;
; sdram_dq[10]   ; Missing drive strength and slew rate ;
; sdram_dq[11]   ; Missing drive strength and slew rate ;
; sdram_dq[12]   ; Missing drive strength and slew rate ;
; sdram_dq[13]   ; Missing drive strength and slew rate ;
; sdram_dq[14]   ; Missing drive strength and slew rate ;
; sdram_dq[15]   ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                ;
+-------------------------------------------------------------------------------------+----------------------------+
;                                                                                     ;                            ;
+-------------------------------------------------------------------------------------+----------------------------+
; altpll:ALTPLL|altpll_7s21:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                     ; Integer PLL                ;
;     -- PLL Location                                                                 ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                      ; Global Clock               ;
;     -- PLL Bandwidth                                                                ; Auto                       ;
;         -- PLL Bandwidth Range                                                      ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                    ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                   ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                            ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                           ; Normal                     ;
;     -- PLL Freq Min Lock                                                            ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                            ; 133.333333 MHz             ;
;     -- PLL Enable                                                                   ; On                         ;
;     -- PLL Fractional Division                                                      ; N/A                        ;
;     -- M Counter                                                                    ; 12                         ;
;     -- N Counter                                                                    ; 2                          ;
;     -- PLL Refclk Select                                                            ;                            ;
;             -- PLL Refclk Select Location                                           ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                   ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                   ; ref_clk1                   ;
;             -- ADJPLLIN source                                                      ; N/A                        ;
;             -- CORECLKIN source                                                     ; N/A                        ;
;             -- IQTXRXCLKIN source                                                   ; N/A                        ;
;             -- PLLIQCLKIN source                                                    ; N/A                        ;
;             -- RXIQCLKIN source                                                     ; N/A                        ;
;             -- CLKIN(0) source                                                      ; clk50~input                ;
;             -- CLKIN(1) source                                                      ; N/A                        ;
;             -- CLKIN(2) source                                                      ; N/A                        ;
;             -- CLKIN(3) source                                                      ; N/A                        ;
;     -- PLL Output Counter                                                           ;                            ;
;         -- altpll:ALTPLL|altpll_7s21:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                               ; 50.0 MHz                   ;
;             -- Output Clock Location                                                ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                               ; Off                        ;
;             -- Duty Cycle                                                           ; 50.0000                    ;
;             -- Phase Shift                                                          ; 0.000000 degrees           ;
;             -- C Counter                                                            ; 6                          ;
;             -- C Counter PH Mux PRST                                                ; 0                          ;
;             -- C Counter PRST                                                       ; 1                          ;
;         -- altpll:ALTPLL|altpll_7s21:auto_generated|generic_pll2~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                               ; 50.0 MHz                   ;
;             -- Output Clock Location                                                ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                               ; Off                        ;
;             -- Duty Cycle                                                           ; 50.0000                    ;
;             -- Phase Shift                                                          ; 180.000000 degrees         ;
;             -- C Counter                                                            ; 6                          ;
;             -- C Counter PH Mux PRST                                                ; 0                          ;
;             -- C Counter PRST                                                       ; 4                          ;
;                                                                                     ;                            ;
+-------------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                         ; Entity Name      ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |top                                            ; 2825.0 (1208.7)      ; 3169.0 (1359.0)                  ; 403.0 (158.6)                                     ; 59.0 (8.3)                       ; 0.0 (0.0)            ; 4317 (1999)         ; 3821 (1692)               ; 0 (0)         ; 575968            ; 87    ; 4          ; 54   ; 0            ; |top                                                                                                                        ; top              ; work         ;
;    |VexRiscv:VexRiscv|                          ; 1616.3 (1403.4)      ; 1810.0 (1574.2)                  ; 244.4 (217.6)                                     ; 50.7 (46.8)                      ; 0.0 (0.0)            ; 2318 (1987)         ; 2129 (1839)               ; 0 (0)         ; 73216             ; 12    ; 4          ; 0    ; 0            ; |top|VexRiscv:VexRiscv                                                                                                      ; VexRiscv         ; work         ;
;       |DataCache:dataCache_1_|                  ; 163.6 (163.6)        ; 184.7 (184.7)                    ; 23.4 (23.4)                                       ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 287 (287)           ; 181 (181)                 ; 0 (0)         ; 35584             ; 5     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_                                                                               ; DataCache        ; work         ;
;          |altsyncram:ways_0_data_symbol0_rtl_0| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0                                          ; altsyncram       ; work         ;
;             |altsyncram_s5q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated           ; altsyncram_s5q1  ; work         ;
;          |altsyncram:ways_0_data_symbol1_rtl_0| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0                                          ; altsyncram       ; work         ;
;             |altsyncram_s5q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated           ; altsyncram_s5q1  ; work         ;
;          |altsyncram:ways_0_data_symbol2_rtl_0| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0                                          ; altsyncram       ; work         ;
;             |altsyncram_s5q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated           ; altsyncram_s5q1  ; work         ;
;          |altsyncram:ways_0_data_symbol3_rtl_0| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0                                          ; altsyncram       ; work         ;
;             |altsyncram_s5q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated           ; altsyncram_s5q1  ; work         ;
;          |altsyncram:ways_0_tags_rtl_0|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2816              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0                                                  ; altsyncram       ; work         ;
;             |altsyncram_83q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2816              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_83q1:auto_generated                   ; altsyncram_83q1  ; work         ;
;       |InstructionCache:IBusCachedPlugin_cache| ; 49.3 (49.3)          ; 51.1 (51.1)                      ; 3.4 (3.4)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 44 (44)             ; 109 (109)                 ; 0 (0)         ; 35584             ; 5     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache                                                              ; InstructionCache ; work         ;
;          |altsyncram:ways_0_datas_rtl_0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0                                ; altsyncram       ; work         ;
;             |altsyncram_m8q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0|altsyncram_m8q1:auto_generated ; altsyncram_m8q1  ; work         ;
;          |altsyncram:ways_0_tags_rtl_0|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2816              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0                                 ; altsyncram       ; work         ;
;             |altsyncram_83q1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2816              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_83q1:auto_generated  ; altsyncram_83q1  ; work         ;
;       |altsyncram:RegFilePlugin_regFile_rtl_0|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_0                                                               ; altsyncram       ; work         ;
;          |altsyncram_u2n1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_0|altsyncram_u2n1:auto_generated                                ; altsyncram_u2n1  ; work         ;
;       |altsyncram:RegFilePlugin_regFile_rtl_1|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_1                                                               ; altsyncram       ; work         ;
;          |altsyncram_u2n1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_1|altsyncram_u2n1:auto_generated                                ; altsyncram_u2n1  ; work         ;
;    |altpll:ALTPLL|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altpll:ALTPLL                                                                                                          ; altpll           ; work         ;
;       |altpll_7s21:auto_generated|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altpll:ALTPLL|altpll_7s21:auto_generated                                                                               ; altpll_7s21      ; work         ;
;    |altsyncram:data_mem_grain0_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain0_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain0_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain10_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain10_rtl_0                                                                                      ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain10_rtl_0|altsyncram_bka1:auto_generated                                                       ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain11_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain11_rtl_0                                                                                      ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain11_rtl_0|altsyncram_bka1:auto_generated                                                       ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain12_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain12_rtl_0                                                                                      ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain12_rtl_0|altsyncram_bka1:auto_generated                                                       ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain13_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain13_rtl_0                                                                                      ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain13_rtl_0|altsyncram_bka1:auto_generated                                                       ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain14_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain14_rtl_0                                                                                      ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain14_rtl_0|altsyncram_bka1:auto_generated                                                       ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain15_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain15_rtl_0                                                                                      ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain15_rtl_0|altsyncram_bka1:auto_generated                                                       ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain1_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain1_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain1_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain2_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain2_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain2_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain3_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain3_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain3_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain4_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain4_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain4_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain5_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain5_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain5_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain6_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain6_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain6_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain7_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain7_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain7_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain8_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain8_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain8_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:data_mem_grain9_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain9_rtl_0                                                                                       ; altsyncram       ; work         ;
;       |altsyncram_bka1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:data_mem_grain9_rtl_0|altsyncram_bka1:auto_generated                                                        ; altsyncram_bka1  ; work         ;
;    |altsyncram:mem_1[0][15]__3|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_1[0][15]__3                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_09n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_1[0][15]__3|altsyncram_09n1:auto_generated                                                              ; altsyncram_09n1  ; work         ;
;    |altsyncram:mem_1[0][23]__2|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_1[0][23]__2                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_09n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_1[0][23]__2|altsyncram_09n1:auto_generated                                                              ; altsyncram_09n1  ; work         ;
;    |altsyncram:mem_1[0][31]__1|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_1[0][31]__1                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_09n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_1[0][31]__1|altsyncram_09n1:auto_generated                                                              ; altsyncram_09n1  ; work         ;
;    |altsyncram:mem_1[0][7]__4|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_1[0][7]__4                                                                                              ; altsyncram       ; work         ;
;       |altsyncram_09n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_1[0][7]__4|altsyncram_09n1:auto_generated                                                               ; altsyncram_09n1  ; work         ;
;    |altsyncram:mem_2[0][15]__7|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_2[0][15]__7                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_s9n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_2[0][15]__7|altsyncram_s9n1:auto_generated                                                              ; altsyncram_s9n1  ; work         ;
;    |altsyncram:mem_2[0][23]__6|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_2[0][23]__6                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_s9n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_2[0][23]__6|altsyncram_s9n1:auto_generated                                                              ; altsyncram_s9n1  ; work         ;
;    |altsyncram:mem_2[0][31]__5|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_2[0][31]__5                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_s9n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_2[0][31]__5|altsyncram_s9n1:auto_generated                                                              ; altsyncram_s9n1  ; work         ;
;    |altsyncram:mem_2[0][7]__8|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_2[0][7]__8                                                                                              ; altsyncram       ; work         ;
;       |altsyncram_s9n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|altsyncram:mem_2[0][7]__8|altsyncram_s9n1:auto_generated                                                               ; altsyncram_s9n1  ; work         ;
;    |altsyncram:mem_rtl_0|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |top|altsyncram:mem_rtl_0                                                                                                   ; altsyncram       ; work         ;
;       |altsyncram_f9c1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |top|altsyncram:mem_rtl_0|altsyncram_f9c1:auto_generated                                                                    ; altsyncram_f9c1  ; work         ;
;    |altsyncram:storage_1_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_1_rtl_0                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_kvp1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_1_rtl_0|altsyncram_kvp1:auto_generated                                                              ; altsyncram_kvp1  ; work         ;
;    |altsyncram:storage_2_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_2_rtl_0                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_cgi1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_2_rtl_0|altsyncram_cgi1:auto_generated                                                              ; altsyncram_cgi1  ; work         ;
;    |altsyncram:storage_3_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_3_rtl_0                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_cgi1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_3_rtl_0|altsyncram_cgi1:auto_generated                                                              ; altsyncram_cgi1  ; work         ;
;    |altsyncram:storage_4_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_4_rtl_0                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_cgi1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated                                                              ; altsyncram_cgi1  ; work         ;
;    |altsyncram:storage_5_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_5_rtl_0                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_cgi1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 184               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_5_rtl_0|altsyncram_cgi1:auto_generated                                                              ; altsyncram_cgi1  ; work         ;
;    |altsyncram:storage_rtl_0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_rtl_0                                                                                               ; altsyncram       ; work         ;
;       |altsyncram_kvp1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:storage_rtl_0|altsyncram_kvp1:auto_generated                                                                ; altsyncram_kvp1  ; work         ;
;    |altsyncram:tag_mem_rtl_0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:tag_mem_rtl_0                                                                                               ; altsyncram       ; work         ;
;       |altsyncram_lla1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |top|altsyncram:tag_mem_rtl_0|altsyncram_lla1:auto_generated                                                                ; altsyncram_lla1  ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; serial_tx      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_clock    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_cke      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_a[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_ba[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_ba[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_cas_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_cs_n     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_ras_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_we_n     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spisdcard_clk  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spisdcard_mosi ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; spisdcard_cs_n ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; user_led0      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; user_led1      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; user_led2      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; user_led3      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; user_led4      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; user_led5      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[0]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[1]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[2]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[3]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[4]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[5]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[6]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[7]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[8]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[9]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[10]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[11]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[12]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[13]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[14]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_dq[15]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk50          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; spisdcard_miso ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; user_sw0       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; user_sw1       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; user_sw3       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; user_sw2       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; serial_rx      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; sdram_dq[0]                                  ;                   ;         ;
;      - main_dq_in[0]                         ; 0                 ; 0       ;
; sdram_dq[1]                                  ;                   ;         ;
;      - main_dq_in[1]                         ; 1                 ; 0       ;
; sdram_dq[2]                                  ;                   ;         ;
;      - main_dq_in[2]                         ; 1                 ; 0       ;
; sdram_dq[3]                                  ;                   ;         ;
;      - main_dq_in[3]                         ; 1                 ; 0       ;
; sdram_dq[4]                                  ;                   ;         ;
;      - main_dq_in[4]                         ; 0                 ; 0       ;
; sdram_dq[5]                                  ;                   ;         ;
;      - main_dq_in[5]                         ; 0                 ; 0       ;
; sdram_dq[6]                                  ;                   ;         ;
;      - main_dq_in[6]                         ; 1                 ; 0       ;
; sdram_dq[7]                                  ;                   ;         ;
;      - main_dq_in[7]                         ; 0                 ; 0       ;
; sdram_dq[8]                                  ;                   ;         ;
;      - main_dq_in[8]~feeder                  ; 0                 ; 0       ;
; sdram_dq[9]                                  ;                   ;         ;
;      - main_dq_in[9]                         ; 1                 ; 0       ;
; sdram_dq[10]                                 ;                   ;         ;
;      - main_dq_in[10]                        ; 0                 ; 0       ;
; sdram_dq[11]                                 ;                   ;         ;
;      - main_dq_in[11]                        ; 0                 ; 0       ;
; sdram_dq[12]                                 ;                   ;         ;
;      - main_dq_in[12]                        ; 0                 ; 0       ;
; sdram_dq[13]                                 ;                   ;         ;
;      - main_dq_in[13]~feeder                 ; 1                 ; 0       ;
; sdram_dq[14]                                 ;                   ;         ;
;      - main_dq_in[14]~feeder                 ; 1                 ; 0       ;
; sdram_dq[15]                                 ;                   ;         ;
;      - main_dq_in[15]~feeder                 ; 0                 ; 0       ;
; clk50                                        ;                   ;         ;
; spisdcard_miso                               ;                   ;         ;
;      - soclinux_spimaster_miso1~0            ; 0                 ; 0       ;
; user_sw0                                     ;                   ;         ;
;      - builder_multiregimpl1_regs0[0]~feeder ; 1                 ; 0       ;
; user_sw1                                     ;                   ;         ;
;      - builder_multiregimpl1_regs0[1]        ; 0                 ; 0       ;
; user_sw3                                     ;                   ;         ;
;      - builder_multiregimpl1_regs0[3]        ; 0                 ; 0       ;
; user_sw2                                     ;                   ;         ;
;      - builder_multiregimpl1_regs0[2]~feeder ; 1                 ; 0       ;
; serial_rx                                    ;                   ;         ;
;      - builder_multiregimpl0_regs0~feeder    ; 0                 ; 0       ;
+----------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                   ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; DFF_1                                                                                  ; FF_X64_Y19_N38             ; 1220    ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; DFF_3                                                                                  ; FF_X53_Y16_N17             ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Selector48~0                                                                           ; LABCELL_X56_Y15_N24        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_exceptionPortCtrl_exceptionContext_code~6                  ; LABCELL_X48_Y23_N48        ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_interrupt_valid~1                                          ; LABCELL_X45_Y19_N6         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_medeleg_SAM~0                                              ; LABCELL_X42_Y20_N42        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mepc[6]~1                                                  ; LABCELL_X45_Y20_N57        ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mepc~0                                                     ; LABCELL_X42_Y20_N27        ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mideleg_ST~0                                               ; LABCELL_X42_Y20_N54        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mie_MSIE~0                                                 ; LABCELL_X42_Y20_N9         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mscratch[31]~0                                             ; LABCELL_X42_Y20_N33        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mstatus_MIE~0                                              ; LABCELL_X45_Y20_N12        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mstatus_MPP[0]~4                                           ; LABCELL_X40_Y20_N45        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mtval[31]~1                                                ; LABCELL_X45_Y20_N3         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mtvec_base[3]~0                                            ; LABCELL_X42_Y20_N39        ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_scause_interrupt~1                                         ; LABCELL_X40_Y19_N51        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_sepc[5]~1                                                  ; LABCELL_X36_Y19_N27        ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_sepc~0                                                     ; LABCELL_X42_Y20_N24        ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_sie_SEIE~0                                                 ; LABCELL_X43_Y20_N48        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_sip_STIP~1                                                 ; LABCELL_X43_Y20_N39        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_sscratch[31]~0                                             ; LABCELL_X42_Y20_N30        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_stval[14]~1                                                ; LABCELL_X45_Y20_N24        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_stval~0                                                    ; LABCELL_X36_Y22_N54        ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_stvec_base[3]~0                                            ; LABCELL_X45_Y22_N51        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DBusCachedPlugin_exceptionBus_valid~0                                ; LABCELL_X48_Y20_N18        ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|_zz_21_                                       ; LABCELL_X48_Y18_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|_zz_3_                                        ; LABCELL_X53_Y21_N9         ; 5       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|always3~0                                     ; LABCELL_X43_Y18_N0         ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|always3~1                                     ; LABCELL_X43_Y18_N54        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|always3~2                                     ; LABCELL_X43_Y18_N21        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|always3~3                                     ; LABCELL_X43_Y18_N57        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|io_cpu_writeBack_haltIt~2                     ; MLABCELL_X47_Y18_N51       ; 161     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[23]~2           ; LABCELL_X48_Y18_N9         ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[6]~0            ; LABCELL_X46_Y18_N27        ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[6]~4            ; LABCELL_X46_Y18_N45        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress~1               ; LABCELL_X46_Y18_N36        ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|tagsWriteCmd_valid~0                          ; LABCELL_X46_Y18_N51        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|Equal10~0                                                            ; LABCELL_X53_Y18_N39        ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|Equal10~1                                                            ; LABCELL_X53_Y18_N12        ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|Equal10~2                                                            ; LABCELL_X53_Y18_N21        ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|Equal6~0                                                             ; LABCELL_X53_Y18_N15        ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|Equal6~1                                                             ; LABCELL_X53_Y18_N24        ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|Equal6~2                                                             ; LABCELL_X53_Y18_N27        ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[31]~0                                 ; LABCELL_X50_Y21_N42        ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|IBusCachedPlugin_iBusRsp_cacheRspArbitration_input_ready             ; LABCELL_X48_Y21_N0         ; 94      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|IBusCachedPlugin_iBusRsp_stages_0_output_ready                       ; LABCELL_X51_Y20_N36        ; 10      ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|_zz_13_                      ; LABCELL_X53_Y19_N39        ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_flushCounter[4]~1 ; MLABCELL_X59_Y18_N24       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_write_tag_0_valid ; MLABCELL_X59_Y18_N45       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_0_valid~0                                    ; LABCELL_X53_Y18_N54        ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|MmuPlugin_ports_1_cache_0_valid~0                                    ; LABCELL_X53_Y18_N36        ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|MmuPlugin_satp_mode~0                                                ; LABCELL_X42_Y20_N12        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_~14                                         ; LABCELL_X53_Y20_N15        ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|MmuPlugin_status_mxr~0                                               ; LABCELL_X43_Y20_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|Mux174~0                                                             ; LABCELL_X45_Y24_N15        ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_116_~5                                                           ; LABCELL_X50_Y22_N45        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_132_                                                             ; FF_X53_Y16_N26             ; 73      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_184_                                                             ; LABCELL_X48_Y20_N39        ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_221_[32]~5                                                       ; LABCELL_X24_Y23_N36        ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_226_[8]~0                                                        ; LABCELL_X40_Y22_N9         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_228_[13]~0                                                       ; LABCELL_X40_Y22_N33        ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_231_                                                             ; FF_X53_Y16_N56             ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_232_[0]~1                                                        ; MLABCELL_X52_Y16_N48       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_247_~0                                                           ; LABCELL_X57_Y20_N27        ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_324_                                                             ; LABCELL_X51_Y15_N27        ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_326_                                                             ; LABCELL_X50_Y19_N18        ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|always228~0                                                          ; LABCELL_X48_Y20_N51        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|always228~1                                                          ; LABCELL_X48_Y20_N54        ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|dataCache_1__io_mem_cmd_s2mPipe_ready~1                              ; LABCELL_X51_Y15_N33        ; 70      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|decode_RS1[31]~9                                                     ; LABCELL_X45_Y24_N57        ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|decode_RS2[31]~9                                                     ; LABCELL_X45_Y24_N0         ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|decode_to_execute_INSTRUCTION[13]                                    ; FF_X42_Y23_N59             ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|execute_arbitration_isStuck~0                                        ; LABCELL_X40_Y17_N42        ; 317     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|execute_arbitration_isStuck~1                                        ; LABCELL_X48_Y21_N18        ; 182     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|lastStageRegFileWrite_valid~0                                        ; LABCELL_X50_Y21_N0         ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_DivPlugin_div_counter_value[0]~0                              ; LABCELL_X48_Y21_N48        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_DivPlugin_div_counter_value[0]~1                              ; LABCELL_X31_Y19_N42        ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_DivPlugin_div_needRevert~0                                    ; MLABCELL_X34_Y17_N15       ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_DivPlugin_div_result[0]~0                                     ; LABCELL_X31_Y19_N27        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_DivPlugin_rs1[30]~0                                           ; LABCELL_X31_Y19_N51        ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_to_writeBack_REGFILE_WRITE_DATA[5]~0                          ; MLABCELL_X34_Y18_N51       ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altpll:ALTPLL|altpll_7s21:auto_generated|clk[0]                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3894    ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; altpll:ALTPLL|altpll_7s21:auto_generated|clk[1]                                        ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 19      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altpll:ALTPLL|altpll_7s21:auto_generated|locked                                        ; FRACTIONALPLL_X0_Y15_N0    ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; builder_count[19]~0                                                                    ; LABCELL_X55_Y13_N0         ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; builder_interface0_bank_bus_dat_r[4]~8                                                 ; LABCELL_X67_Y15_N27        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; builder_interface8_bank_bus_dat_r[7]~1                                                 ; LABCELL_X67_Y15_N24        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; builder_litedramwishbone2native_state.00                                               ; FF_X62_Y13_N53             ; 121     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                 ; MLABCELL_X52_Y18_N30       ; 291     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; main_count[1]~2                                                                        ; LABCELL_X70_Y19_N54        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[0]~0                                                                 ; LABCELL_X57_Y11_N36        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[10]~5                                                                ; LABCELL_X57_Y11_N0         ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[11]~13                                                               ; LABCELL_X57_Y11_N24        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[12]~6                                                                ; LABCELL_X57_Y11_N39        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[13]~14                                                               ; LABCELL_X57_Y11_N48        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[14]~7                                                                ; LABCELL_X57_Y11_N3         ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[15]~15                                                               ; LABCELL_X57_Y11_N27        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[1]~8                                                                 ; LABCELL_X57_Y11_N6         ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[2]~1                                                                 ; LABCELL_X57_Y11_N18        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[3]~9                                                                 ; LABCELL_X57_Y11_N42        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[4]~2                                                                 ; LABCELL_X57_Y11_N54        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[5]~10                                                                ; LABCELL_X57_Y11_N51        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[6]~3                                                                 ; LABCELL_X57_Y11_N21        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[7]~11                                                                ; LABCELL_X57_Y11_N45        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[8]~4                                                                 ; LABCELL_X57_Y11_N57        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_data_port_we[9]~12                                                                ; LABCELL_X57_Y11_N9         ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_rdata_converter_converter_demux[2]~1                                              ; LABCELL_X56_Y13_N30        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_rdata_converter_converter_source_payload_data[103]~6                              ; LABCELL_X56_Y13_N21        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_rdata_converter_converter_source_payload_data[116]~7                              ; LABCELL_X56_Y13_N54        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_rdata_converter_converter_source_payload_data[19]~1                               ; LABCELL_X56_Y13_N48        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_rdata_converter_converter_source_payload_data[3]~0                                ; LABCELL_X56_Y13_N3         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_rdata_converter_converter_source_payload_data[45]~2                               ; LABCELL_X56_Y13_N51        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_rdata_converter_converter_source_payload_data[54]~3                               ; LABCELL_X56_Y13_N18        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_rdata_converter_converter_source_payload_data[73]~4                               ; LABCELL_X56_Y13_N24        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_rdata_converter_converter_source_payload_data[89]~5                               ; LABCELL_X56_Y13_N27        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_address_storage[11]~1                                                       ; LABCELL_X64_Y13_N42        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_address_storage[3]~0                                                        ; LABCELL_X71_Y15_N51        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_baddress_storage[1]~0                                                       ; LABCELL_X68_Y16_N21        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine0_cmd_buffer_lookahead_produce[2]~0                              ; LABCELL_X70_Y19_N21        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine0_cmd_buffer_lookahead_wrport_we                                 ; LABCELL_X70_Y19_N36        ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine0_cmd_buffer_source_payload_addr[9]~1                            ; MLABCELL_X72_Y19_N27       ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine0_row[3]~0                                                       ; MLABCELL_X72_Y19_N57       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine0_twtpcon_count[0]~2                                             ; LABCELL_X74_Y19_N54        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine1_cmd_buffer_lookahead_produce[2]~0                              ; LABCELL_X70_Y20_N57        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine1_cmd_buffer_lookahead_wrport_we                                 ; LABCELL_X70_Y19_N39        ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine1_cmd_buffer_source_payload_addr[16]~1                           ; MLABCELL_X78_Y17_N51       ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine1_row[12]~0                                                      ; LABCELL_X71_Y20_N33        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine1_twtpcon_count[1]~2                                             ; LABCELL_X73_Y18_N18        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_produce[0]~0                              ; LABCELL_X77_Y19_N27        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_wrport_we                                 ; LABCELL_X70_Y19_N18        ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine2_cmd_buffer_source_payload_addr[15]~1                           ; MLABCELL_X65_Y19_N36       ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine2_row[9]~0                                                       ; LABCELL_X70_Y18_N36        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine2_twtpcon_count[0]~2                                             ; MLABCELL_X72_Y21_N24       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine3_cmd_buffer_lookahead_produce[2]~0                              ; LABCELL_X70_Y20_N9         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine3_cmd_buffer_lookahead_wrport_we                                 ; LABCELL_X70_Y19_N24        ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine3_cmd_buffer_source_payload_addr[9]~1                            ; LABCELL_X68_Y19_N9         ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine3_row[10]~0                                                      ; LABCELL_X68_Y18_N42        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_bankmachine3_twtpcon_count[0]~2                                             ; MLABCELL_X72_Y21_N48       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_command_storage[4]~0                                                        ; LABCELL_X66_Y14_N21        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_status[10]~0                                                                ; LABCELL_X64_Y12_N9         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; main_sdram_status[10]~1                                                                ; MLABCELL_X65_Y16_N12       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_storage[0]                                                                  ; FF_X63_Y12_N38             ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; main_sdram_storage[1]~0                                                                ; LABCELL_X66_Y13_N51        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_twtrcon_count[2]~1                                                          ; LABCELL_X73_Y21_N48        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_wrdata_storage[15]~1                                                        ; LABCELL_X66_Y12_N6         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_sdram_wrdata_storage[2]~0                                                         ; LABCELL_X66_Y12_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_cpu_time_cmp_storage[14]~6                                               ; MLABCELL_X78_Y14_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_cpu_time_cmp_storage[16]~5                                               ; LABCELL_X79_Y13_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_cpu_time_cmp_storage[28]~4                                               ; LABCELL_X79_Y13_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_cpu_time_cmp_storage[2]~7                                                ; LABCELL_X74_Y13_N15        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_cpu_time_cmp_storage[34]~3                                               ; LABCELL_X74_Y13_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_cpu_time_cmp_storage[45]~2                                               ; LABCELL_X74_Y13_N54        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_cpu_time_cmp_storage[48]~1                                               ; LABCELL_X79_Y13_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_cpu_time_cmp_storage[56]~0                                               ; LABCELL_X74_Y13_N48        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_cpu_time_status[45]~0                                                    ; LABCELL_X74_Y13_N12        ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_phase_accumulator_tx[8]~0                                                ; LABCELL_X77_Y16_N57        ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; main_soclinux_ram_we[0]~0                                                              ; LABCELL_X56_Y14_N6         ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_ram_we[1]~2                                                              ; LABCELL_X56_Y14_N21        ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_ram_we[2]~3                                                              ; LABCELL_X56_Y14_N27        ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_ram_we[3]~1                                                              ; LABCELL_X56_Y14_N42        ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_rx_bitcount[1]~1                                                         ; LABCELL_X80_Y17_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_rx_busy                                                                  ; FF_X80_Y17_N38             ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; main_soclinux_rx_reg[0]~0                                                              ; LABCELL_X75_Y17_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_soccontroller_bus_errors[11]~8                                           ; LABCELL_X63_Y12_N12        ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_soccontroller_scratch_storage[0]~0                                       ; LABCELL_X71_Y15_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_soccontroller_scratch_storage[15]~3                                      ; LABCELL_X71_Y15_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_soccontroller_scratch_storage[19]~2                                      ; LABCELL_X71_Y15_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_soccontroller_scratch_storage[29]~1                                      ; LABCELL_X71_Y15_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_source_payload_data[5]~0                                                 ; LABCELL_X77_Y19_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_storage[12]~3                                                            ; LABCELL_X73_Y15_N54        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_storage[23]~2                                                            ; LABCELL_X79_Y17_N57        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_storage[27]~0                                                            ; LABCELL_X79_Y17_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_storage[7]~4                                                             ; LABCELL_X77_Y15_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_timer_load_storage[14]~3                                                 ; LABCELL_X70_Y13_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_timer_load_storage[16]~2                                                 ; LABCELL_X66_Y13_N24        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_timer_load_storage[31]~0                                                 ; LABCELL_X74_Y13_N39        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_timer_load_storage[7]~4                                                  ; LABCELL_X64_Y13_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_timer_reload_storage[11]~3                                               ; LABCELL_X64_Y13_N48        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_timer_reload_storage[16]~2                                               ; MLABCELL_X65_Y13_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_timer_reload_storage[26]~1                                               ; LABCELL_X64_Y13_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_timer_reload_storage[6]~4                                                ; MLABCELL_X65_Y13_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_timer_value_status[18]~0                                                 ; LABCELL_X73_Y13_N15        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_tx_bitcount[0]~1                                                         ; LABCELL_X77_Y16_N54        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_tx_reg[4]~2                                                              ; LABCELL_X77_Y16_N18        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_uart_eventmanager_storage[0]~0                                           ; LABCELL_X68_Y15_N51        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_uart_rx_fifo_consume[0]~1                                                ; LABCELL_X68_Y15_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_uart_rx_fifo_produce[3]~1                                                ; LABCELL_X77_Y17_N27        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_uart_rx_fifo_rdport_re~0                                                 ; LABCELL_X68_Y15_N21        ; 6       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; main_soclinux_uart_rx_fifo_wrport_we                                                   ; MLABCELL_X72_Y17_N54       ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_uart_tx_fifo_consume[0]~1                                                ; LABCELL_X81_Y18_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_uart_tx_fifo_produce[0]~1                                                ; LABCELL_X79_Y15_N18        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_soclinux_uart_tx_fifo_rdport_re~0                                                 ; LABCELL_X79_Y15_N51        ; 7       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; main_soclinux_uart_tx_fifo_wrport_we                                                   ; LABCELL_X79_Y15_N0         ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_wdata_converter_converter_mux[1]~1                                                ; LABCELL_X63_Y12_N27        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; main_we[0]~0                                                                           ; LABCELL_X56_Y14_N9         ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_we[1]~2                                                                           ; LABCELL_X56_Y14_N18        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_we[2]~3                                                                           ; LABCELL_X56_Y14_N24        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_we[3]~1                                                                           ; LABCELL_X56_Y14_N45        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; main_wrdata_en                                                                         ; FF_X64_Y12_N40             ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_bits[0]~0                                                           ; LABCELL_X79_Y16_N39        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_bits[0]~1                                                           ; LABCELL_X79_Y16_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_clk_divider1[9]~0                                                   ; LABCELL_X77_Y16_N42        ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_clk_divider_storage[15]~2                                           ; LABCELL_X73_Y14_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_clk_divider_storage[5]~1                                            ; LABCELL_X73_Y16_N54        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_control_storage[14]~1                                               ; LABCELL_X70_Y16_N54        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_control_storage[2]~0                                                ; LABCELL_X70_Y16_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_miso0[3]~0                                                          ; MLABCELL_X78_Y16_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_mosi_data[1]~1                                                      ; LABCELL_X79_Y16_N3         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soclinux_spimaster_mosi_storage[1]~0                                                   ; LABCELL_X73_Y14_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soclinux_storage[4]~2                                                                  ; LABCELL_X67_Y15_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; storage_2~1                                                                            ; LABCELL_X75_Y19_N54        ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; storage_3~1                                                                            ; MLABCELL_X72_Y20_N54       ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; storage_4~1                                                                            ; LABCELL_X70_Y19_N12        ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; storage_5~1                                                                            ; LABCELL_X68_Y17_N36        ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                    ;
+---------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                              ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; altpll:ALTPLL|altpll_7s21:auto_generated|clk[0]   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3894    ; Global Clock         ; GCLK5            ; --                        ;
; altpll:ALTPLL|altpll_7s21:auto_generated|clk[1]   ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 19      ; Global Clock         ; GCLK3            ; --                        ;
; altpll:ALTPLL|altpll_7s21:auto_generated|fb_clkin ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
+---------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------+-------------------------+
; Name  ; Fan-Out                 ;
+-------+-------------------------+
; DFF_1 ; 1220                    ;
+-------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                           ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s5q1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                          ; M10K_X49_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s5q1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                          ; M10K_X49_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s5q1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                          ; M10K_X41_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s5q1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                          ; M10K_X41_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_83q1:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 2816   ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 1           ; 0     ; None                          ; M10K_X49_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0|altsyncram_m8q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                          ; M10K_X49_Y20_N0, M10K_X58_Y20_N0, M10K_X49_Y19_N0, M10K_X58_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_83q1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 2816   ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 1           ; 0     ; None                          ; M10K_X58_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_0|altsyncram_u2n1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                          ; M10K_X38_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_1|altsyncram_u2n1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                          ; M10K_X38_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; altsyncram:data_mem_grain0_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X69_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain10_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X58_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain11_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X58_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain12_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X49_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain13_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X58_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain14_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X58_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain15_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X58_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain1_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X58_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain2_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X69_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain3_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X58_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain4_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X49_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain5_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X58_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain6_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X58_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain7_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X69_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain8_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X41_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:data_mem_grain9_rtl_0|altsyncram_bka1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1           ; 0     ; None                          ; M10K_X49_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:mem_1[0][15]__3|altsyncram_09n1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                          ; M10K_X49_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:mem_1[0][23]__2|altsyncram_09n1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                          ; M10K_X49_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:mem_1[0][31]__1|altsyncram_09n1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                          ; M10K_X41_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:mem_1[0][7]__4|altsyncram_09n1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                          ; M10K_X58_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:mem_2[0][15]__7|altsyncram_s9n1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; None                          ; M10K_X49_Y15_N0, M10K_X49_Y14_N0, M10K_X41_Y13_N0, M10K_X38_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:mem_2[0][23]__6|altsyncram_s9n1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; None                          ; M10K_X49_Y8_N0, M10K_X49_Y7_N0, M10K_X41_Y7_N0, M10K_X49_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:mem_2[0][31]__5|altsyncram_s9n1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; None                          ; M10K_X41_Y8_N0, M10K_X41_Y11_N0, M10K_X38_Y12_N0, M10K_X41_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:mem_2[0][7]__8|altsyncram_s9n1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; None                          ; M10K_X69_Y10_N0, M10K_X69_Y14_N0, M10K_X76_Y14_N0, M10K_X69_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:mem_rtl_0|altsyncram_f9c1:auto_generated|ALTSYNCRAM                                                                    ; AUTO ; ROM              ; Single Clock ; 8192         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 8192                        ; 32                          ; --                          ; --                          ; 262144              ; 32          ; 0     ; db/top.ram0_top_1fc36.hdl.mif ; M10K_X58_Y17_N0, M10K_X69_Y16_N0, M10K_X26_Y10_N0, M10K_X76_Y10_N0, M10K_X41_Y14_N0, M10K_X38_Y7_N0, M10K_X38_Y11_N0, M10K_X26_Y8_N0, M10K_X41_Y18_N0, M10K_X41_Y6_N0, M10K_X76_Y13_N0, M10K_X26_Y11_N0, M10K_X38_Y10_N0, M10K_X38_Y9_N0, M10K_X38_Y5_N0, M10K_X76_Y8_N0, M10K_X69_Y17_N0, M10K_X58_Y4_N0, M10K_X76_Y11_N0, M10K_X58_Y5_N0, M10K_X69_Y7_N0, M10K_X41_Y17_N0, M10K_X38_Y8_N0, M10K_X38_Y6_N0, M10K_X69_Y6_N0, M10K_X38_Y16_N0, M10K_X49_Y4_N0, M10K_X26_Y12_N0, M10K_X38_Y14_N0, M10K_X38_Y17_N0, M10K_X69_Y18_N0, M10K_X69_Y13_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:storage_1_rtl_0|altsyncram_kvp1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 160    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1           ; 0     ; None                          ; M10K_X76_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; altsyncram:storage_2_rtl_0|altsyncram_cgi1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 25           ; 8            ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 200    ; 8                           ; 23                          ; 8                           ; 23                          ; 184                 ; 1           ; 0     ; None                          ; M10K_X76_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; altsyncram:storage_3_rtl_0|altsyncram_cgi1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 25           ; 8            ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 200    ; 8                           ; 23                          ; 8                           ; 23                          ; 184                 ; 1           ; 0     ; None                          ; M10K_X76_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 25           ; 8            ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 200    ; 8                           ; 23                          ; 8                           ; 23                          ; 184                 ; 1           ; 0     ; None                          ; M10K_X69_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; altsyncram:storage_5_rtl_0|altsyncram_cgi1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 25           ; 8            ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 200    ; 8                           ; 23                          ; 8                           ; 23                          ; 184                 ; 1           ; 0     ; None                          ; M10K_X69_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; altsyncram:storage_rtl_0|altsyncram_kvp1:auto_generated|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 160    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1           ; 0     ; None                          ; M10K_X76_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; altsyncram:tag_mem_rtl_0|altsyncram_lla1:auto_generated|ALTSYNCRAM                                                                ; AUTO ; Single Port      ; Single Clock ; 512          ; 20           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 10240  ; 512                         ; 20                          ; --                          ; --                          ; 10240               ; 1           ; 0     ; None                          ; M10K_X58_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 4           ;
; Total number of DSP blocks        ; 4           ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 1           ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                        ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; VexRiscv:VexRiscv|Mult0~mac ; Two Independent 18x18 ; DSP_X54_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; VexRiscv:VexRiscv|Mult3~mac ; Two Independent 18x18 ; DSP_X32_Y24_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; VexRiscv:VexRiscv|Mult2~mac ; Two Independent 18x18 ; DSP_X54_Y26_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; VexRiscv:VexRiscv|Mult1~mac ; Two Independent 18x18 ; DSP_X54_Y24_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 12,654 / 289,320 ( 4 % ) ;
; C12 interconnects                           ; 132 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 4,525 / 119,108 ( 4 % )  ;
; C4 interconnects                            ; 2,130 / 56,300 ( 4 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 928 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 1,925 / 84,580 ( 2 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 432 / 12,676 ( 3 % )     ;
; R14/C12 interconnect drivers                ; 511 / 20,720 ( 2 % )     ;
; R3 interconnects                            ; 5,973 / 130,992 ( 5 % )  ;
; R6 interconnects                            ; 9,549 / 266,960 ( 4 % )  ;
; Spine clocks                                ; 10 / 360 ( 3 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 54        ; 54        ; 0            ; 0            ; 54        ; 54        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 54        ; 54        ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 54           ; 0         ; 0         ; 54           ; 54           ; 0         ; 0         ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ; 0         ; 0         ; 54           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; serial_tx          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_clock        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_cke          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[7]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[8]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[9]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[10]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[11]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_a[12]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_ba[0]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_ba[1]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_cas_n        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_cs_n         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_ras_n        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_we_n         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; spisdcard_clk      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; spisdcard_mosi     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; spisdcard_cs_n     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_led0          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_led1          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_led2          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_led3          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_led4          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_led5          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[0]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[1]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[2]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[3]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[4]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[5]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[6]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[7]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[8]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[9]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[10]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[11]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[12]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[13]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[14]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sdram_dq[15]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk50              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; spisdcard_miso     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_sw0           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_sw1           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_sw3           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; user_sw2           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; serial_rx          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk50           ; clk50                ; 593.7             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                     ;
+----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                  ; Destination Register                                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+
; builder_grant                                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 1.449             ;
; main_dq_in[5]                                                                    ; main_dfi_p0_rddata[5]                                                                      ; 1.413             ;
; main_dq_in[8]                                                                    ; main_dfi_p0_rddata[8]                                                                      ; 1.393             ;
; VexRiscv:VexRiscv|_zz_230_[0]                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 1.376             ;
; VexRiscv:VexRiscv|_zz_144_[0]                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 1.370             ;
; builder_refresher_state.01                                                       ; altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated|ram_block1a19~portb_address_reg0 ; 1.359             ;
; builder_refresher_state.10                                                       ; altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated|ram_block1a19~portb_address_reg0 ; 1.349             ;
; main_dq_in[6]                                                                    ; main_dfi_p0_rddata[6]                                                                      ; 1.334             ;
; main_dq_in[12]                                                                   ; main_dfi_p0_rddata[12]                                                                     ; 1.320             ;
; main_dq_in[3]                                                                    ; main_dfi_p0_rddata[3]                                                                      ; 1.308             ;
; main_dq_in[13]                                                                   ; main_dfi_p0_rddata[13]                                                                     ; 1.289             ;
; VexRiscv:VexRiscv|_zz_141_[2]                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 1.278             ;
; main_dq_in[10]                                                                   ; main_dfi_p0_rddata[10]                                                                     ; 1.276             ;
; main_dq_in[4]                                                                    ; main_dfi_p0_rddata[4]                                                                      ; 1.261             ;
; main_dq_in[0]                                                                    ; main_dfi_p0_rddata[0]                                                                      ; 1.251             ;
; main_dq_in[1]                                                                    ; main_dfi_p0_rddata[1]                                                                      ; 1.244             ;
; main_dq_in[7]                                                                    ; main_dfi_p0_rddata[7]                                                                      ; 1.230             ;
; main_dq_in[14]                                                                   ; main_dfi_p0_rddata[14]                                                                     ; 1.226             ;
; VexRiscv:VexRiscv|_zz_232_[1]                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 1.223             ;
; main_dq_in[9]                                                                    ; main_dfi_p0_rddata[9]                                                                      ; 1.211             ;
; VexRiscv:VexRiscv|_zz_230_[1]                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 1.159             ;
; storage_3_rtl_0_bypass[5]                                                        ; builder_bankmachine1_state.001                                                             ; 1.148             ;
; main_dq_in[11]                                                                   ; main_dfi_p0_rddata[11]                                                                     ; 1.147             ;
; main_dq_in[2]                                                                    ; main_dfi_p0_rddata[2]                                                                      ; 1.132             ;
; storage_3_rtl_0_bypass[6]                                                        ; builder_bankmachine1_state.001                                                             ; 1.113             ;
; main_dq_in[15]                                                                   ; main_dfi_p0_rddata[15]                                                                     ; 1.106             ;
; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                  ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 1.070             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[26] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 1.066             ;
; VexRiscv:VexRiscv|_zz_141_[26]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 1.063             ;
; VexRiscv:VexRiscv|_zz_141_[16]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 1.054             ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_consume[0]                          ; altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated|ram_block1a19~portb_address_reg0 ; 1.044             ;
; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.001                                  ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 1.033             ;
; VexRiscv:VexRiscv|_zz_141_[30]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.998             ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_level[1]                            ; altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated|ram_block1a19~portb_address_reg0 ; 0.997             ;
; VexRiscv:VexRiscv|_zz_141_[25]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.995             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[25] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.995             ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_level[0]                            ; altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated|ram_block1a19~portb_address_reg0 ; 0.994             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[30] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.987             ;
; VexRiscv:VexRiscv|_zz_141_[28]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.980             ;
; VexRiscv:VexRiscv|_zz_141_[27]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.973             ;
; main_sdram_bankmachine2_cmd_buffer_source_valid                                  ; altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated|ram_block1a19~portb_address_reg0 ; 0.971             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[28] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.967             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[10] ; main_sdram_bankmachine3_cmd_buffer_lookahead_level[3]                                      ; 0.964             ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_consume[1]                          ; altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated|ram_block1a19~portb_address_reg0 ; 0.959             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[27] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.956             ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_3_superPage                            ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.952             ;
; main_soclinux_uart_tx_fifo_level0[4]                                             ; main_soclinux_uart_tx_fifo_level0[3]                                                       ; 0.943             ;
; main_sdram_bankmachine2_cmd_buffer_lookahead_level[2]                            ; altsyncram:storage_4_rtl_0|altsyncram_cgi1:auto_generated|ram_block1a19~portb_address_reg0 ; 0.926             ;
; VexRiscv:VexRiscv|_zz_141_[29]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.913             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[29] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.911             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_waysHits[0]                      ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.906             ;
; VexRiscv:VexRiscv|_zz_141_[18]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.901             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[18] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.901             ;
; VexRiscv:VexRiscv|_zz_141_[17]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.901             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[17] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.901             ;
; storage_4_rtl_0_bypass[24]                                                       ; builder_bankmachine2_state.000                                                             ; 0.894             ;
; VexRiscv:VexRiscv|memory_to_writeBack_IS_DBUS_SHARING                            ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.890             ;
; main_sdram_address_storage[0]                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; main_sdram_baddress_storage[0]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; main_sdram_wrdata_storage[8]                                                     ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; main_sdram_wrdata_storage[0]                                                     ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_141_[22]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[22] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_141_[21]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[21] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[16] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_141_[20]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[20] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_141_[19]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[19] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_141_[24]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[24] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_141_[23]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[23] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_141_[31]                                                   ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[31] ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; builder_wb2csr_state                                                             ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_141_[3]                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_230_[2]                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_cmdSent     ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_valid       ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_139_                                                       ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|_zz_232_[0]                                                    ; builder_interface3_bank_bus_dat_r[0]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[13] ; main_soclinux_uart_tx_fifo_level0[3]                                                       ; 0.889             ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_3_virtualAddress_0[6]                  ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.887             ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_3_virtualAddress_0[7]                  ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.887             ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_3_virtualAddress_0[8]                  ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.887             ;
; VexRiscv:VexRiscv|execute_to_memory_REGFILE_WRITE_DATA[19]                       ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.887             ;
; VexRiscv:VexRiscv|execute_to_memory_REGFILE_WRITE_DATA[20]                       ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.887             ;
; VexRiscv:VexRiscv|execute_to_memory_REGFILE_WRITE_DATA[18]                       ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.887             ;
; storage_4_rtl_0_bypass[23]                                                       ; builder_bankmachine2_state.000                                                             ; 0.876             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_isLrsc                   ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.876             ;
; builder_bankmachine1_state.000                                                   ; builder_bankmachine1_state.001                                                             ; 0.873             ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_1_superPage                            ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.863             ;
; VexRiscv:VexRiscv|memory_to_writeBack_MEMORY_ENABLE                              ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.861             ;
; main_sdram_address_storage[1]                                                    ; builder_interface3_bank_bus_dat_r[1]                                                       ; 0.852             ;
; main_sdram_baddress_storage[1]                                                   ; builder_interface3_bank_bus_dat_r[1]                                                       ; 0.852             ;
; main_sdram_wrdata_storage[9]                                                     ; builder_interface3_bank_bus_dat_r[1]                                                       ; 0.852             ;
; main_sdram_wrdata_storage[1]                                                     ; builder_interface3_bank_bus_dat_r[1]                                                       ; 0.852             ;
; VexRiscv:VexRiscv|MmuPlugin_ports_0_cache_3_virtualAddress_0[9]                  ; VexRiscv:VexRiscv|MmuPlugin_shared_state_1_.011                                            ; 0.850             ;
+----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20029): Only one processor detected - disabling parallel compilation
Info (119006): Selected device 5CSEBA6U23I7 for design "top"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Warning: RST port on the PLL is not properly connected on instance altpll:ALTPLL|altpll_7s21:auto_generated|generic_pll2. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: /mnt/jksmith-home/litex/linux-on-litex-vexriscv/build/de10nano/gateware/db/altpll_7s21.tdf Line: 40
    Info: Must be connected
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL altpll:ALTPLL|altpll_7s21:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): altpll:ALTPLL|altpll_7s21:auto_generated|clk[0]~CLKENA0 with 4254 fanout uses global clock CLKCTRL_G5
    Info (11162): altpll:ALTPLL|altpll_7s21:auto_generated|clk[1]~CLKENA0 with 19 fanout uses global clock CLKCTRL_G3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'top.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALTPLL|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: ALTPLL|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: ALTPLL|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: ALTPLL|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: ALTPLL|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        clk50
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Block RAM
    Extra Info (176218): Packed 130 registers into blocks of type DSP block
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:58
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (11888): Total time spent on timing analysis during the Fitter is 15.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:42
Info (144001): Generated suppressed messages file /mnt/jksmith-home/litex/linux-on-litex-vexriscv/build/de10nano/gateware/top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 2205 megabytes
    Info: Processing ended: Sun Mar 22 17:41:36 2020
    Info: Elapsed time: 00:03:54
    Info: Total CPU time (on all processors): 00:03:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /mnt/jksmith-home/litex/linux-on-litex-vexriscv/build/de10nano/gateware/top.fit.smsg.


