הערות משחר לגבי הספר, צריך לטפל:
1. הערה כללית - עברו היטב על המסמך ונקו שגיאות כתיב/שפה (היעזרו בסימון של וורד)
2. הערה כללית - פרקים ראשיים (1,2,3 וכיו״ב) צריכים להתחיל בדף חדש
3. חלק 1.4.2 - נקו את המשפט הראשון, כך שלא יכיל את elaborate later
4. חלק 2.3 - עבור סיגנל ה-interrupt, ציינו האם הוא מסוג pulse או level
5. חלק 2.4 - שימו-לב כי כאשר תעבדו על הסינתזה, תצטרכו להגדיר את השעון לזיכרון כשעון נפרד, עקב היפוך הפאזה
6. חלק 2.4 - עבור סיגנל האתחול presetn, ציינו שהוא פעיל בנמוך active low
7. חלק 2.6.1, טבלה 2 - שנו את כותרת עמודה 2 ל- Register Address
8. חלק 2.6.2, איור 15 - הוסיפו את סיגנל ה-interrupt, כי איור 11 מראה שיש סיגנל כזה שיוצא מה-core
9. חלק 2.6.2, סעיף 3 בהבדלים מהארכיטקטורה של חלק 1.4.3 - מה זה wqe?
10. חלק 3.3 - איורים 38-42 - ציינו בבקשה עם חצים על גבי האיורים, אירועים מרכזיים (כמו שעשיתם באיור 37)

מבחינת פרק הסינתזה באופן כללי, הציפייה לראות:
- מאפיינים:  כלי סינתזה, טכנולוגיה, ספריות זיכרון, וכיו״ב
- הגדרות מרכזיות לכלי הסינתזה:  שעונים, reset-ים, מסלולים מיוחדים אם ישנם (multi-cycleֿ), וכיו״ב
- תוצאות:  slack מירבי, ניתוח מסלול קשה ביותר, שטח, הספק (סטטי), דיאגרמת layout (+התייחסות)

תיקונים שביצעתי ב27.3 בדיבוג שגיאות סינתזה:

   לא חשוב:
NEGEDGE RESETN
-in module parameters - add the word parameter in teh begining
-delete name of module in "endmodule" line in the end of some of the files that had it

   חשוב ועשוי להשפיע על הלוגיקה:
-output logic - change to output and add wires/regs if needed
-enum logic - change to enum and give values to all specific enums

הערה לתיקון - בREGFILE המשתנה ADRESS2COREOUT מחזיק סיגנל בגודל DATAWIDTH אולי צריך לתקן לADDRESSWIDTH
הערה לתיקון - יש העברת מידע עד הCORE להחזרת סנטרואידים ויש סיגנל כפול ולא בשימוש לשם כך מCLASSIFY BLOCK 1
	כרגע לא בשימוש, בשורה 237 בCORE ניתן לראות השמה, בניתי REG לקישוט כדי להתקדם בסינתזה

שני שגיאות שלא מצליח לטפל:
1. אזהרות שקשורות למודול של מחלק - גואל אמר לסנתז בנפרד לפי הוראות בקובץ IP.
2. בעיית סינטקס של ENUM - לא נפתר עדיין...


תיקונים שביצעתי ב6.4 בדיבוג שגיאות סינתזה:
