# Compilação e execução de código

## Instruction Set Architecture (ISA)

- Modelo abstrato de uma arquitetura de processador
- Define o conjunto de instruções disponíveis
- Estabelece o funcionamento lógico do processador, e desta forma o interface entre o software e o hardware
- Permite múltiplas realizações (ex: diferentes modelos de processadores da Intel), cada uma com desempenhos diferentes.

1. [Define as instruções disponíveis-RiscV](https://drive.google.com/file/d/1a4tSO8MrOxcFGxrdwuO_4-0-kBs3Ol3Q/view?usp=sharing)
2. Define os operandos;
3. Define a forma como se acede à memória e aos periféricos:
   - Instruções dedicadas de acesso à memória (load/store), ou diretamente como um operando de qualquer instrução.
   - Barramento dedicado de acesso aos periféricos (instruções específicas) ou diretamente mapeados numa zona de memória.
4. Define a forma como se tratam execeções e interrupções
   - **Interrupção**: ocorrência de um sinal externo ao processador (ex: o utilizador pressiona uma tecla do teclado);
   - **Exceção**: ocorrência de um evento especial durante a execução de um programa (ex: divisão por zero)

## Execução do programa

- Sistema Operativo:

  - Gestão das entradas e saídas;
  - Gestão da memória (RAM e disco), incluindo inicialização das estruturas de dados necessárias para começar a executar o programa;
  - Escaloamento da execução das tarefas e gestão dos recursos partilhados.

- Hardware:
  - Processador, memória, controladores I/O.

## RISC-V

- O RISC-V contém:
  - 32 registos inteiros (x0,x1,...,x31);
  - 32 registos para virgula flutuante (f0,...f31)- se a extensão de floating point estiver ativa
  - Dependendo da implementação, os registos podem ser de 32 ou 64 bits.
  - O registo x0 vale sempre 0 (mesmo após uma escrita nesse registo)

::: details Por exemplo:

add x10, x12, x13 #soma a com b e coloca em x

add x11, x14, x15 #soma c e d

sub x1o, x10, x11 #calcula o resultado (a+b)-(c+d)

:::

## Instruções de acesso de memória

$$\text{Rentabilidade do Capital Próprio}=\frac {Resultado Líquido} {Capital Próprio}$$

y,awfkejah.J;
grwhksdjzncx,m
gyulfwdskjzcmx
