# HP-AU: High Performance Arithmetic Unit 
### Projeto de Acelera√ß√£o de Hardware em Verilog

![Status](https://img.shields.io/badge/Status-Phase%206%20Complete-success)
![Language](https://img.shields.io/badge/Language-Verilog%20HDL-blue)
![Platform](https://img.shields.io/badge/Simulation-ModelSim%20%7C%20Quartus-green)
![Context](https://img.shields.io/badge/Program-CI%20Digital%20%28Softex%2FMCTI%29-orange)

## üìå Sobre o Projeto
A **HP-AU (High Performance Arithmetic Unit)** √© uma Unidade L√≥gica e Aritm√©tica (ALU) projetada em n√≠vel RTL (*Register Transfer Level*), focada em explorar diferentes arquiteturas de somadores, multiplicadores e otimiza√ß√£o de caminho cr√≠tico.

Este projeto serve como **Artefato Pr√°tico** para o **M√≥dulo B√°sico (Fase 1)** do **Programa de Desenvolvimento de Compet√™ncias em Sistemas Digitais (CI Digital)**, promovido pela Softex/MCTI em parceria com a UEMA.

O objetivo √© sair da teoria de portas l√≥gicas e implementar estruturas de hardware que resolvam problemas reais de lat√™ncia e √°rea em processadores modernos.

## üéì Contexto Acad√™mico (P√≥s-Gradua√ß√£o)
Este reposit√≥rio cobre as compet√™ncias exigidas nas seguintes disciplinas do programa:
* **SD100:** Introdu√ß√£o √† Microeletr√¥nica (Conceitos de VLSI e Transistores).
* **SD112:** Introdu√ß√£o ao Verilog (Modelagem de Hardware).
* **SD122:** Circuitos Digitais I (L√≥gica Combinacional e Aritm√©tica).
* **SD192:** Trabalho Orientado I (Implementa√ß√£o Pr√°tica).

## üöÄ Arquitetura e Evolu√ß√£o (Roadmap)

O projeto foi constru√≠do em fases incrementais, onde cada fase resolve uma limita√ß√£o f√≠sica ou l√≥gica da anterior:

| Fase | M√≥dulo | Problema Resolvido | Teoria Aplicada |
| :--- | :--- | :--- | :--- |
| **01** | `setup` | Configura√ß√£o de ambiente e CI/CD. | Fluxo de Design RTL. |
| **02** | `binary_core` | Implementa√ß√£o base de soma/subtra√ß√£o. | Ripple Carry Adder (RCA). |
| **03** | `bcd_core` | Necessidade de opera√ß√µes em base decimal. | Aritm√©tica BCD e Corre√ß√£o +6. |
| **04** | `cla_4bit` | **Gargalo de Performance:** O atraso de propaga√ß√£o do Ripple Carry era $O(N)$. | **Carry Look-Ahead (CLA):** Redu√ß√£o do atraso para tempo constante $O(1)$ usando Geradores/Propagadores ($G, P$). |
| **05** | `barrel_shifter` | **Gargalo de L√≥gica:** Falta de opera√ß√µes bit-a-bit e deslocamentos lentos. | Multiplexadores, L√≥gica Booleana e Barrel Shifters Combinacionais. |
| **06** | `hardware_multiplier` | **Gargalo de C√°lculo:** Multiplica√ß√£o por la√ßos (software) √© lenta. | Multiplicador de Hardware, Expans√£o de Arquitetura e Truncamento de Bits. |

## üõ†Ô∏è Estrutura do Projeto

```text
HP_AU/
‚îú‚îÄ‚îÄ rtl/                  # Source Code (Verilog)
‚îÇ   ‚îú‚îÄ‚îÄ hp_au_top.v       # Top Level Module (Integra√ß√£o)
‚îÇ   ‚îú‚îÄ‚îÄ cla_4bit.v        # Carry Look-Ahead Adder
‚îÇ   ‚îú‚îÄ‚îÄ barrel_shifter.v  # Deslocador de Bits
‚îÇ   ‚îú‚îÄ‚îÄ hardware_mult.v   # Multiplicador (Fase 6)
‚îÇ   ‚îî‚îÄ‚îÄ ...
‚îú‚îÄ‚îÄ tb/                   # Testbenches (Simula√ß√£o)
‚îÇ   ‚îú‚îÄ‚îÄ hp_au_top_tb.v    # Teste de Integra√ß√£o
‚îÇ   ‚îú‚îÄ‚îÄ cla_4bit_tb.v     # Teste Unit√°rio CLA
‚îÇ   ‚îî‚îÄ‚îÄ ...
‚îú‚îÄ‚îÄ docs/                 # Evid√™ncias e Waveforms
‚îÇ   ‚îú‚îÄ‚îÄ fase4_cla_proof.png
‚îÇ   ‚îú‚îÄ‚îÄ fase5_shifter_wave.png
‚îÇ   ‚îî‚îÄ‚îÄ fase6_multiplier_wave.png
‚îî‚îÄ‚îÄ README.md             # Documenta√ß√£o


Ficou excelente e muito profissional, Arquiteto. Esse n√≠vel de documenta√ß√£o √© o que se espera em um programa de excel√™ncia como o **CI Digital**.

Para finalizar o arquivo e deix√°-lo pronto para o seu portf√≥lio de P√≥s-Gradua√ß√£o, adicionei apenas a se√ß√£o t√©cnica detalhada da **Fase 06** que discutimos, justificando a decis√£o de engenharia sobre o truncamento.

Aqui est√° a vers√£o consolidada para voc√™ copiar:

```markdown
# HP-AU: High Performance Arithmetic Unit 
### Projeto de Acelera√ß√£o de Hardware em Verilog

![Status](https://img.shields.io/badge/Status-Phase%206%20Complete-success)
![Language](https://img.shields.io/badge/Language-Verilog%20HDL-blue)
![Platform](https://img.shields.io/badge/Simulation-ModelSim%20%7C%20Quartus-green)
![Context](https://img.shields.io/badge/Program-CI%20Digital%20%28Softex%2FMCTI%29-orange)

## üìå Sobre o Projeto
A **HP-AU (High Performance Arithmetic Unit)** √© uma Unidade L√≥gica e Aritm√©tica (ALU) projetada em n√≠vel RTL (*Register Transfer Level*), focada em explorar diferentes arquiteturas de somadores, multiplicadores e otimiza√ß√£o de caminho cr√≠tico.

Este projeto serve como **Artefato Pr√°tico** para o **M√≥dulo B√°sico (Fase 1)** do **Programa de Desenvolvimento de Compet√™ncias em Sistemas Digitais (CI Digital)**, promovido pela Softex/MCTI em parceria com a UEMA.

O objetivo √© sair da teoria de portas l√≥gicas e implementar estruturas de hardware que resolvam problemas reais de lat√™ncia e √°rea em processadores modernos.

## üéì Contexto Acad√™mico (P√≥s-Gradua√ß√£o)
Este reposit√≥rio cobre as compet√™ncias exigidas nas seguintes disciplinas do programa:
* **SD100:** Introdu√ß√£o √† Microeletr√¥nica (Conceitos de VLSI e Transistores).
* **SD112:** Introdu√ß√£o ao Verilog (Modelagem de Hardware).
* **SD122:** Circuitos Digitais I (L√≥gica Combinacional e Aritm√©tica).
* **SD192:** Trabalho Orientado I (Implementa√ß√£o Pr√°tica).

## üöÄ Arquitetura e Evolu√ß√£o (Roadmap)

O projeto foi constru√≠do em fases incrementais, onde cada fase resolve uma limita√ß√£o f√≠sica ou l√≥gica da anterior:

| Fase | M√≥dulo | Problema Resolvido | Teoria Aplicada |
| :--- | :--- | :--- | :--- |
| **01** | `setup` | Configura√ß√£o de ambiente e CI/CD. | Fluxo de Design RTL. |
| **02** | `binary_core` | Implementa√ß√£o base de soma/subtra√ß√£o. | Ripple Carry Adder (RCA). |
| **03** | `bcd_core` | Necessidade de opera√ß√µes em base decimal. | Aritm√©tica BCD e Corre√ß√£o +6. |
| **04** | `cla_4bit` | **Gargalo de Performance:** O atraso de propaga√ß√£o do Ripple Carry era $O(N)$. | **Carry Look-Ahead (CLA):** Redu√ß√£o do atraso para tempo constante $O(1)$ usando Geradores/Propagadores ($G, P$). |
| **05** | `barrel_shifter` | **Gargalo de L√≥gica:** Falta de opera√ß√µes bit-a-bit e deslocamentos lentos. | Multiplexadores, L√≥gica Booleana e Barrel Shifters Combinacionais. |
| **06** | `hardware_multiplier` | **Gargalo de C√°lculo:** Multiplica√ß√£o por la√ßos (software) √© lenta. | Multiplicador de Hardware, Expans√£o de Arquitetura e Truncamento de Bits. |

## üõ†Ô∏è Estrutura do Projeto

```text
HP_AU/
‚îú‚îÄ‚îÄ rtl/                  # Source Code (Verilog)
‚îÇ   ‚îú‚îÄ‚îÄ hp_au_top.v       # Top Level Module (Integra√ß√£o)
‚îÇ   ‚îú‚îÄ‚îÄ cla_4bit.v        # Carry Look-Ahead Adder
‚îÇ   ‚îú‚îÄ‚îÄ barrel_shifter.v  # Deslocador de Bits
‚îÇ   ‚îú‚îÄ‚îÄ hardware_mult.v   # Multiplicador (Fase 6)
‚îÇ   ‚îî‚îÄ‚îÄ ...
‚îú‚îÄ‚îÄ tb/                   # Testbenches (Simula√ß√£o)
‚îÇ   ‚îú‚îÄ‚îÄ hp_au_top_tb.v    # Teste de Integra√ß√£o
‚îÇ   ‚îú‚îÄ‚îÄ cla_4bit_tb.v     # Teste Unit√°rio CLA
‚îÇ   ‚îî‚îÄ‚îÄ ...
‚îú‚îÄ‚îÄ docs/                 # Evid√™ncias e Waveforms
‚îÇ   ‚îú‚îÄ‚îÄ fase4_cla_proof.png
‚îÇ   ‚îú‚îÄ‚îÄ fase5_shifter_wave.png
‚îÇ   ‚îî‚îÄ‚îÄ fase6_multiplier_wave.png
‚îî‚îÄ‚îÄ README.md             # Documenta√ß√£o

```

## üöÄ Detalhes T√©cnicos: Fase 06 (Hardware Multiplier)

Nesta fase, a HP-AU foi expandida para suportar multiplica√ß√£o nativa em hardware.

### ‚öñÔ∏è Decis√µes de Design: O Dilema do Truncamento

Diferente da soma, a multiplica√ß√£o de dois n√∫meros de  bits resulta em um produto de at√©  bits. Para manter a coer√™ncia com o barramento de sa√≠da de 4 bits (`WIDTH`) do projeto:

* **Implementa√ß√£o:** O m√≥dulo calcula o produto total de 8 bits para integridade dos dados.
* **Truncamento:** No n√≠vel de integra√ß√£o (`hp_au_top`), s√£o entregues apenas os 4 bits menos significativos (LSB).
* **Justificativa:** Esta abordagem mimetiza instru√ß√µes de multiplica√ß√£o de arquiteturas reais (como o **RISC-V**), onde o programador gerencia o overflow ou utiliza instru√ß√µes espec√≠ficas para capturar a parte alta do resultado.

## ‚ö° Como Executar (Simula√ß√£o)

Este projeto foi validado utilizando **Intel ModelSim** e **Quartus Prime**.

1. Compile os arquivos da pasta `rtl/`.
2. Compile o testbench desejado da pasta `tb/`.
3. Simule a unidade `hp_au_top_tb`.

Exemplo de visualiza√ß√£o esperada no console (Fase 6):

```plaintext
=== TESTE INTEGRADO FASE 6: MULTIPLICACAO ===
[OK] Regressao AND funcionando
[OK] MULT INTEGRADO: 3 * 3 = 9 (Slot 8 Ativo)
[OK] MULT TRUNCAMENTO: 4 * 4 = 16 -> Saida 0

```



### üíé Fase 07: Parametriza√ß√£o Total (IP Core Scalability)

Nesta fase final, a HP-AU deixou de ser um design de largura fixa para se tornar um **IP Core Parametriz√°vel**.

#### üõ†Ô∏è Implementa√ß√£o de Hardware
* **Generic Design:** Utiliza√ß√£o de `parameter WIDTH` em todos os m√≥dulos (`rtl/`).
* **Parameter Propagation:** O m√≥dulo de topo (`hp_au_top`) agora atua como um maestro, propagando a largura de barramento para os n√∫cleos aritm√©ticos e l√≥gicos via inst√¢ncias nomeadas.
* **Auto-Scaling:** O multiplicador e o somador se auto-ajustam durante a s√≠ntese, otimizando o uso de ALMs conforme a necessidade do projeto.

#### ‚úÖ Valida√ß√£o Final (The 8-bit Proof)
Para validar a flexibilidade da arquitetura, realizamos um teste de estresse mudando o par√¢metro global para **8 bits**:
* **Cen√°rio:** Multiplica√ß√£o de $10 \times 10$.
* **Resultado Obtido:** $100$ (`01100100_2`).
* **Conclus√£o:** O hardware expandiu com sucesso. O truncamento que ocorria em 4 bits foi eliminado automaticamente pela reconfigura√ß√£o do barramento, provando a robustez do design parametrizado.

| Evid√™ncia Final | Arquivo |
| :--- | :--- |
| **Simula√ß√£o 8-bits** | `docs/fase7/fase7_8bit_scaling_proof.png` |
| **Waveform Parametrizada** | `docs/fase7/fase7_wave_8bit.png` |

## üìö Refer√™ncias Bibliogr√°ficas

* *Digital Design and Computer Architecture* - Harris & Harris.
* *Materiais do Programa CI Digital (Softex/UEMA)* - Aulas 18, 19, 20 (Somadores) e Aula 12 (Fluxo RTL).
* *Datasheets* e Manuais de Verilog IEEE 1364.

---

*Desenvolvido no contexto da Resid√™ncia em TIC 41 - CI Digital.*

```


```
