#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 487 487 1
1 487 487 1
2 100 100 0
3 125 125 0
4 125 125 0
5 150 150 0
6 150 150 0
7 150 150 0
8 261 261 1
9 124 124 1
10 506 506 1
11 492 492 1
12 248 248 1
13 150 150 0
14 150 150 0
15 710 710 1
16 261 261 1
17 124 124 1
18 368 368 1
19 150 150 0
20 368 368 1
21 150 150 0
22 450 450 1
23 450 450 1
24 587 587 1
25 150 150 0
26 150 150 0
27 506 506 1
28 643 643 1
29 150 150 0
30 387 387 1
31 150 150 0
32 150 150 0
33 150 150 0
34 150 150 0
35 150 150 0
36 150 150 0
37 599 599 1
38 124 124 1
39 150 150 0
# Arcs: idS idT delay bandwidth
2 3 15 50
2 4 15 50
9 0 4 62
9 1 4 62
11 12 1 93
11 13 1 75
11 14 1 75
11 15 1 156
11 16 1 93
17 12 1 62
17 15 1 62
18 19 1 75
18 20 1 125
18 21 1 75
18 8 1 93
20 19 1 75
20 18 1 125
20 21 1 75
20 8 1 93
22 23 1 125
22 24 5 125
22 0 1 125
22 25 1 75
26 8 4 75
26 16 6 75
7 27 1 75
7 28 1 75
29 24 1 75
29 10 1 75
16 26 6 75
16 15 1 93
16 11 1 93
27 5 1 75
27 7 1 75
27 6 1 75
27 28 1 156
27 30 12 125
13 11 1 75
13 15 1 75
31 24 1 75
31 10 1 75
15 17 1 62
15 12 1 93
15 13 1 75
15 14 1 75
15 24 3 156
15 11 1 156
15 16 1 93
1 33 3 75
1 34 2 75
1 35 2 75
1 36 8 75
1 23 1 125
1 9 4 62
33 0 3 75
33 1 3 75
0 33 3 75
0 34 2 75
0 35 2 75
0 22 1 125
0 36 8 75
0 9 4 62
25 23 1 75
25 22 1 75
24 22 5 125
24 29 1 75
24 10 1 156
24 31 1 75
24 15 3 156
4 2 15 50
4 28 1 75
6 27 1 75
6 28 1 75
28 27 1 156
28 5 1 75
28 4 1 75
28 7 1 75
28 37 12 187
28 6 1 75
30 27 12 125
30 38 1 62
30 37 1 125
30 39 1 75
23 10 5 125
23 22 1 125
23 1 1 125
23 25 1 75
14 15 1 75
14 11 1 75
5 27 1 75
5 28 1 75
3 2 15 50
3 37 1 75
8 26 4 75
8 18 1 93
8 20 1 93
37 38 1 62
37 3 1 75
37 39 1 75
37 28 12 187
37 30 1 125
37 32 5 75
19 18 1 75
19 20 1 75
34 0 2 75
34 1 2 75
35 0 2 75
35 1 2 75
36 0 8 75
36 1 8 75
10 23 5 125
10 24 1 156
10 31 1 75
10 29 1 75
10 32 5 75
12 17 1 62
12 11 1 93
12 15 1 93
38 37 1 62
38 30 1 62
21 18 1 75
21 20 1 75
39 37 1 75
39 30 1 75
32 10 5 75
32 37 5 75
