Classic Timing Analyzer report for part5
Sun Dec 09 09:23:56 2018
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                         ;
+------------------------------+-------+---------------+-------------+------------------+------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From             ; To               ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------------+------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.634 ns    ; SW[8]            ; regn:A_reg|Q[8]  ; --         ; KEY[1]   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.659 ns    ; regn:A_reg|Q[12] ; HEX7[4]          ; KEY[1]     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 12.144 ns   ; SW[8]            ; HEX2[6]          ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.704 ns    ; SW[12]           ; regn:A_reg|Q[12] ; --         ; KEY[1]   ; 0            ;
; Total number of failed paths ;       ;               ;             ;                  ;                  ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------------+------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; KEY[1]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------+
; tsu                                                                      ;
+-------+--------------+------------+--------+------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To               ; To Clock ;
+-------+--------------+------------+--------+------------------+----------+
; N/A   ; None         ; 3.634 ns   ; SW[8]  ; regn:A_reg|Q[8]  ; KEY[1]   ;
; N/A   ; None         ; 3.587 ns   ; SW[7]  ; regn:A_reg|Q[7]  ; KEY[1]   ;
; N/A   ; None         ; 3.544 ns   ; SW[5]  ; regn:A_reg|Q[5]  ; KEY[1]   ;
; N/A   ; None         ; 3.536 ns   ; SW[0]  ; regn:A_reg|Q[0]  ; KEY[1]   ;
; N/A   ; None         ; 3.524 ns   ; SW[9]  ; regn:A_reg|Q[9]  ; KEY[1]   ;
; N/A   ; None         ; 3.520 ns   ; SW[15] ; regn:A_reg|Q[15] ; KEY[1]   ;
; N/A   ; None         ; 3.433 ns   ; SW[11] ; regn:A_reg|Q[11] ; KEY[1]   ;
; N/A   ; None         ; 3.427 ns   ; SW[10] ; regn:A_reg|Q[10] ; KEY[1]   ;
; N/A   ; None         ; 3.381 ns   ; SW[3]  ; regn:A_reg|Q[3]  ; KEY[1]   ;
; N/A   ; None         ; 3.309 ns   ; SW[6]  ; regn:A_reg|Q[6]  ; KEY[1]   ;
; N/A   ; None         ; 3.298 ns   ; SW[14] ; regn:A_reg|Q[14] ; KEY[1]   ;
; N/A   ; None         ; 3.283 ns   ; SW[1]  ; regn:A_reg|Q[1]  ; KEY[1]   ;
; N/A   ; None         ; 3.279 ns   ; SW[4]  ; regn:A_reg|Q[4]  ; KEY[1]   ;
; N/A   ; None         ; 2.978 ns   ; SW[2]  ; regn:A_reg|Q[2]  ; KEY[1]   ;
; N/A   ; None         ; -0.286 ns  ; SW[13] ; regn:A_reg|Q[13] ; KEY[1]   ;
; N/A   ; None         ; -0.474 ns  ; SW[12] ; regn:A_reg|Q[12] ; KEY[1]   ;
+-------+--------------+------------+--------+------------------+----------+


+-----------------------------------------------------------------------------+
; tco                                                                         ;
+-------+--------------+------------+------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From             ; To      ; From Clock ;
+-------+--------------+------------+------------------+---------+------------+
; N/A   ; None         ; 9.659 ns   ; regn:A_reg|Q[12] ; HEX7[4] ; KEY[1]     ;
; N/A   ; None         ; 9.625 ns   ; regn:A_reg|Q[15] ; HEX7[4] ; KEY[1]     ;
; N/A   ; None         ; 9.347 ns   ; regn:A_reg|Q[13] ; HEX7[4] ; KEY[1]     ;
; N/A   ; None         ; 9.186 ns   ; regn:A_reg|Q[14] ; HEX7[4] ; KEY[1]     ;
; N/A   ; None         ; 8.439 ns   ; regn:A_reg|Q[10] ; HEX6[0] ; KEY[1]     ;
; N/A   ; None         ; 8.416 ns   ; regn:A_reg|Q[11] ; HEX6[0] ; KEY[1]     ;
; N/A   ; None         ; 8.376 ns   ; regn:A_reg|Q[9]  ; HEX6[0] ; KEY[1]     ;
; N/A   ; None         ; 8.130 ns   ; regn:A_reg|Q[8]  ; HEX6[0] ; KEY[1]     ;
; N/A   ; None         ; 7.937 ns   ; regn:A_reg|Q[14] ; HEX7[3] ; KEY[1]     ;
; N/A   ; None         ; 7.609 ns   ; regn:A_reg|Q[12] ; HEX7[5] ; KEY[1]     ;
; N/A   ; None         ; 7.551 ns   ; regn:A_reg|Q[14] ; HEX7[6] ; KEY[1]     ;
; N/A   ; None         ; 7.543 ns   ; regn:A_reg|Q[15] ; HEX7[5] ; KEY[1]     ;
; N/A   ; None         ; 7.534 ns   ; regn:A_reg|Q[5]  ; HEX5[0] ; KEY[1]     ;
; N/A   ; None         ; 7.513 ns   ; regn:A_reg|Q[15] ; HEX7[6] ; KEY[1]     ;
; N/A   ; None         ; 7.501 ns   ; regn:A_reg|Q[5]  ; HEX5[6] ; KEY[1]     ;
; N/A   ; None         ; 7.452 ns   ; regn:A_reg|Q[11] ; HEX6[4] ; KEY[1]     ;
; N/A   ; None         ; 7.401 ns   ; regn:A_reg|Q[2]  ; HEX4[0] ; KEY[1]     ;
; N/A   ; None         ; 7.362 ns   ; regn:A_reg|Q[4]  ; HEX5[3] ; KEY[1]     ;
; N/A   ; None         ; 7.355 ns   ; regn:A_reg|Q[6]  ; HEX5[0] ; KEY[1]     ;
; N/A   ; None         ; 7.348 ns   ; regn:A_reg|Q[4]  ; HEX5[4] ; KEY[1]     ;
; N/A   ; None         ; 7.348 ns   ; regn:A_reg|Q[14] ; HEX7[1] ; KEY[1]     ;
; N/A   ; None         ; 7.340 ns   ; regn:A_reg|Q[1]  ; HEX4[0] ; KEY[1]     ;
; N/A   ; None         ; 7.337 ns   ; regn:A_reg|Q[14] ; HEX7[2] ; KEY[1]     ;
; N/A   ; None         ; 7.334 ns   ; regn:A_reg|Q[10] ; HEX6[1] ; KEY[1]     ;
; N/A   ; None         ; 7.324 ns   ; regn:A_reg|Q[5]  ; HEX5[2] ; KEY[1]     ;
; N/A   ; None         ; 7.320 ns   ; regn:A_reg|Q[15] ; HEX7[1] ; KEY[1]     ;
; N/A   ; None         ; 7.319 ns   ; regn:A_reg|Q[5]  ; HEX5[1] ; KEY[1]     ;
; N/A   ; None         ; 7.314 ns   ; regn:A_reg|Q[11] ; HEX6[1] ; KEY[1]     ;
; N/A   ; None         ; 7.309 ns   ; regn:A_reg|Q[4]  ; HEX5[5] ; KEY[1]     ;
; N/A   ; None         ; 7.306 ns   ; regn:A_reg|Q[3]  ; HEX4[6] ; KEY[1]     ;
; N/A   ; None         ; 7.305 ns   ; regn:A_reg|Q[6]  ; HEX5[6] ; KEY[1]     ;
; N/A   ; None         ; 7.303 ns   ; regn:A_reg|Q[15] ; HEX7[2] ; KEY[1]     ;
; N/A   ; None         ; 7.301 ns   ; regn:A_reg|Q[6]  ; HEX5[5] ; KEY[1]     ;
; N/A   ; None         ; 7.301 ns   ; regn:A_reg|Q[14] ; HEX7[5] ; KEY[1]     ;
; N/A   ; None         ; 7.300 ns   ; regn:A_reg|Q[9]  ; HEX6[1] ; KEY[1]     ;
; N/A   ; None         ; 7.299 ns   ; regn:A_reg|Q[5]  ; HEX5[3] ; KEY[1]     ;
; N/A   ; None         ; 7.291 ns   ; regn:A_reg|Q[5]  ; HEX5[4] ; KEY[1]     ;
; N/A   ; None         ; 7.291 ns   ; regn:A_reg|Q[10] ; HEX6[5] ; KEY[1]     ;
; N/A   ; None         ; 7.285 ns   ; regn:A_reg|Q[10] ; HEX6[6] ; KEY[1]     ;
; N/A   ; None         ; 7.264 ns   ; regn:A_reg|Q[9]  ; HEX6[4] ; KEY[1]     ;
; N/A   ; None         ; 7.253 ns   ; regn:A_reg|Q[3]  ; HEX4[0] ; KEY[1]     ;
; N/A   ; None         ; 7.239 ns   ; regn:A_reg|Q[13] ; HEX7[6] ; KEY[1]     ;
; N/A   ; None         ; 7.228 ns   ; regn:A_reg|Q[11] ; HEX6[5] ; KEY[1]     ;
; N/A   ; None         ; 7.228 ns   ; regn:A_reg|Q[11] ; HEX6[6] ; KEY[1]     ;
; N/A   ; None         ; 7.219 ns   ; regn:A_reg|Q[0]  ; HEX4[0] ; KEY[1]     ;
; N/A   ; None         ; 7.195 ns   ; regn:A_reg|Q[4]  ; HEX5[0] ; KEY[1]     ;
; N/A   ; None         ; 7.177 ns   ; regn:A_reg|Q[12] ; HEX7[1] ; KEY[1]     ;
; N/A   ; None         ; 7.161 ns   ; regn:A_reg|Q[12] ; HEX7[2] ; KEY[1]     ;
; N/A   ; None         ; 7.157 ns   ; regn:A_reg|Q[0]  ; HEX4[5] ; KEY[1]     ;
; N/A   ; None         ; 7.138 ns   ; regn:A_reg|Q[13] ; HEX7[5] ; KEY[1]     ;
; N/A   ; None         ; 7.119 ns   ; regn:A_reg|Q[1]  ; HEX4[6] ; KEY[1]     ;
; N/A   ; None         ; 7.118 ns   ; regn:A_reg|Q[6]  ; HEX5[1] ; KEY[1]     ;
; N/A   ; None         ; 7.110 ns   ; regn:A_reg|Q[14] ; HEX7[0] ; KEY[1]     ;
; N/A   ; None         ; 7.108 ns   ; regn:A_reg|Q[12] ; HEX7[3] ; KEY[1]     ;
; N/A   ; None         ; 7.097 ns   ; regn:A_reg|Q[6]  ; HEX5[2] ; KEY[1]     ;
; N/A   ; None         ; 7.093 ns   ; regn:A_reg|Q[2]  ; HEX4[1] ; KEY[1]     ;
; N/A   ; None         ; 7.085 ns   ; regn:A_reg|Q[10] ; HEX6[3] ; KEY[1]     ;
; N/A   ; None         ; 7.082 ns   ; regn:A_reg|Q[7]  ; HEX5[0] ; KEY[1]     ;
; N/A   ; None         ; 7.079 ns   ; regn:A_reg|Q[12] ; HEX7[6] ; KEY[1]     ;
; N/A   ; None         ; 7.077 ns   ; regn:A_reg|Q[10] ; HEX6[2] ; KEY[1]     ;
; N/A   ; None         ; 7.075 ns   ; regn:A_reg|Q[6]  ; HEX5[3] ; KEY[1]     ;
; N/A   ; None         ; 7.075 ns   ; regn:A_reg|Q[15] ; HEX7[0] ; KEY[1]     ;
; N/A   ; None         ; 7.069 ns   ; regn:A_reg|Q[2]  ; HEX4[2] ; KEY[1]     ;
; N/A   ; None         ; 7.064 ns   ; regn:A_reg|Q[1]  ; HEX4[1] ; KEY[1]     ;
; N/A   ; None         ; 7.063 ns   ; regn:A_reg|Q[7]  ; HEX5[4] ; KEY[1]     ;
; N/A   ; None         ; 7.057 ns   ; regn:A_reg|Q[11] ; HEX6[2] ; KEY[1]     ;
; N/A   ; None         ; 7.055 ns   ; regn:A_reg|Q[1]  ; HEX4[2] ; KEY[1]     ;
; N/A   ; None         ; 7.055 ns   ; regn:A_reg|Q[3]  ; HEX4[5] ; KEY[1]     ;
; N/A   ; None         ; 7.048 ns   ; regn:A_reg|Q[9]  ; HEX6[3] ; KEY[1]     ;
; N/A   ; None         ; 7.042 ns   ; regn:A_reg|Q[9]  ; HEX6[2] ; KEY[1]     ;
; N/A   ; None         ; 7.041 ns   ; regn:A_reg|Q[13] ; HEX7[1] ; KEY[1]     ;
; N/A   ; None         ; 7.033 ns   ; regn:A_reg|Q[7]  ; HEX5[6] ; KEY[1]     ;
; N/A   ; None         ; 7.030 ns   ; regn:A_reg|Q[7]  ; HEX5[5] ; KEY[1]     ;
; N/A   ; None         ; 7.027 ns   ; regn:A_reg|Q[13] ; HEX7[2] ; KEY[1]     ;
; N/A   ; None         ; 7.023 ns   ; regn:A_reg|Q[8]  ; HEX6[1] ; KEY[1]     ;
; N/A   ; None         ; 7.019 ns   ; regn:A_reg|Q[8]  ; HEX6[4] ; KEY[1]     ;
; N/A   ; None         ; 6.999 ns   ; regn:A_reg|Q[8]  ; HEX6[5] ; KEY[1]     ;
; N/A   ; None         ; 6.970 ns   ; regn:A_reg|Q[9]  ; HEX6[6] ; KEY[1]     ;
; N/A   ; None         ; 6.960 ns   ; regn:A_reg|Q[4]  ; HEX5[2] ; KEY[1]     ;
; N/A   ; None         ; 6.957 ns   ; regn:A_reg|Q[4]  ; HEX5[1] ; KEY[1]     ;
; N/A   ; None         ; 6.948 ns   ; regn:A_reg|Q[3]  ; HEX4[2] ; KEY[1]     ;
; N/A   ; None         ; 6.946 ns   ; regn:A_reg|Q[3]  ; HEX4[1] ; KEY[1]     ;
; N/A   ; None         ; 6.934 ns   ; regn:A_reg|Q[12] ; HEX7[0] ; KEY[1]     ;
; N/A   ; None         ; 6.928 ns   ; regn:A_reg|Q[0]  ; HEX4[2] ; KEY[1]     ;
; N/A   ; None         ; 6.918 ns   ; regn:A_reg|Q[0]  ; HEX4[1] ; KEY[1]     ;
; N/A   ; None         ; 6.888 ns   ; regn:A_reg|Q[7]  ; HEX5[3] ; KEY[1]     ;
; N/A   ; None         ; 6.876 ns   ; regn:A_reg|Q[6]  ; HEX5[4] ; KEY[1]     ;
; N/A   ; None         ; 6.857 ns   ; regn:A_reg|Q[10] ; HEX6[4] ; KEY[1]     ;
; N/A   ; None         ; 6.849 ns   ; regn:A_reg|Q[0]  ; HEX4[4] ; KEY[1]     ;
; N/A   ; None         ; 6.848 ns   ; regn:A_reg|Q[7]  ; HEX5[1] ; KEY[1]     ;
; N/A   ; None         ; 6.848 ns   ; regn:A_reg|Q[7]  ; HEX5[2] ; KEY[1]     ;
; N/A   ; None         ; 6.844 ns   ; regn:A_reg|Q[4]  ; HEX5[6] ; KEY[1]     ;
; N/A   ; None         ; 6.843 ns   ; regn:A_reg|Q[9]  ; HEX6[5] ; KEY[1]     ;
; N/A   ; None         ; 6.842 ns   ; regn:A_reg|Q[2]  ; HEX4[5] ; KEY[1]     ;
; N/A   ; None         ; 6.841 ns   ; regn:A_reg|Q[5]  ; HEX5[5] ; KEY[1]     ;
; N/A   ; None         ; 6.840 ns   ; regn:A_reg|Q[2]  ; HEX4[6] ; KEY[1]     ;
; N/A   ; None         ; 6.812 ns   ; regn:A_reg|Q[1]  ; HEX4[4] ; KEY[1]     ;
; N/A   ; None         ; 6.812 ns   ; regn:A_reg|Q[8]  ; HEX6[6] ; KEY[1]     ;
; N/A   ; None         ; 6.799 ns   ; regn:A_reg|Q[0]  ; HEX4[3] ; KEY[1]     ;
; N/A   ; None         ; 6.799 ns   ; regn:A_reg|Q[13] ; HEX7[3] ; KEY[1]     ;
; N/A   ; None         ; 6.798 ns   ; regn:A_reg|Q[13] ; HEX7[0] ; KEY[1]     ;
; N/A   ; None         ; 6.777 ns   ; regn:A_reg|Q[8]  ; HEX6[3] ; KEY[1]     ;
; N/A   ; None         ; 6.766 ns   ; regn:A_reg|Q[8]  ; HEX6[2] ; KEY[1]     ;
; N/A   ; None         ; 6.757 ns   ; regn:A_reg|Q[1]  ; HEX4[3] ; KEY[1]     ;
; N/A   ; None         ; 6.694 ns   ; regn:A_reg|Q[3]  ; HEX4[4] ; KEY[1]     ;
; N/A   ; None         ; 6.680 ns   ; regn:A_reg|Q[1]  ; HEX4[5] ; KEY[1]     ;
; N/A   ; None         ; 6.676 ns   ; regn:A_reg|Q[0]  ; HEX4[6] ; KEY[1]     ;
; N/A   ; None         ; 6.639 ns   ; regn:A_reg|Q[15] ; HEX7[3] ; KEY[1]     ;
; N/A   ; None         ; 6.614 ns   ; regn:A_reg|Q[11] ; HEX6[3] ; KEY[1]     ;
; N/A   ; None         ; 6.484 ns   ; regn:A_reg|Q[2]  ; HEX4[3] ; KEY[1]     ;
; N/A   ; None         ; 6.374 ns   ; regn:A_reg|Q[2]  ; HEX4[4] ; KEY[1]     ;
; N/A   ; None         ; 6.324 ns   ; regn:A_reg|Q[3]  ; HEX4[3] ; KEY[1]     ;
+-------+--------------+------------+------------------+---------+------------+


+----------------------------------------------------------------+
; tpd                                                            ;
+-------+-------------------+-----------------+--------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To      ;
+-------+-------------------+-----------------+--------+---------+
; N/A   ; None              ; 12.144 ns       ; SW[8]  ; HEX2[6] ;
; N/A   ; None              ; 12.084 ns       ; SW[10] ; HEX2[6] ;
; N/A   ; None              ; 12.009 ns       ; SW[11] ; HEX2[6] ;
; N/A   ; None              ; 11.921 ns       ; SW[9]  ; HEX2[6] ;
; N/A   ; None              ; 10.478 ns       ; SW[7]  ; HEX1[0] ;
; N/A   ; None              ; 10.427 ns       ; SW[6]  ; HEX1[0] ;
; N/A   ; None              ; 10.400 ns       ; SW[4]  ; HEX1[0] ;
; N/A   ; None              ; 10.357 ns       ; SW[5]  ; HEX1[0] ;
; N/A   ; None              ; 9.885 ns        ; SW[8]  ; HEX2[3] ;
; N/A   ; None              ; 9.880 ns        ; SW[8]  ; HEX2[4] ;
; N/A   ; None              ; 9.877 ns        ; SW[8]  ; HEX2[0] ;
; N/A   ; None              ; 9.857 ns        ; SW[1]  ; HEX0[1] ;
; N/A   ; None              ; 9.857 ns        ; SW[7]  ; HEX1[4] ;
; N/A   ; None              ; 9.855 ns        ; SW[7]  ; HEX1[5] ;
; N/A   ; None              ; 9.832 ns        ; SW[8]  ; HEX2[2] ;
; N/A   ; None              ; 9.822 ns        ; SW[10] ; HEX2[0] ;
; N/A   ; None              ; 9.820 ns        ; SW[10] ; HEX2[3] ;
; N/A   ; None              ; 9.817 ns        ; SW[6]  ; HEX1[5] ;
; N/A   ; None              ; 9.815 ns        ; SW[10] ; HEX2[4] ;
; N/A   ; None              ; 9.810 ns        ; SW[6]  ; HEX1[4] ;
; N/A   ; None              ; 9.806 ns        ; SW[7]  ; HEX1[3] ;
; N/A   ; None              ; 9.794 ns        ; SW[10] ; HEX2[2] ;
; N/A   ; None              ; 9.778 ns        ; SW[4]  ; HEX1[4] ;
; N/A   ; None              ; 9.778 ns        ; SW[4]  ; HEX1[5] ;
; N/A   ; None              ; 9.771 ns        ; SW[7]  ; HEX1[6] ;
; N/A   ; None              ; 9.768 ns        ; SW[6]  ; HEX1[3] ;
; N/A   ; None              ; 9.756 ns        ; SW[0]  ; HEX0[1] ;
; N/A   ; None              ; 9.756 ns        ; SW[15] ; HEX3[4] ;
; N/A   ; None              ; 9.746 ns        ; SW[15] ; HEX3[3] ;
; N/A   ; None              ; 9.745 ns        ; SW[11] ; HEX2[0] ;
; N/A   ; None              ; 9.737 ns        ; SW[6]  ; HEX1[6] ;
; N/A   ; None              ; 9.737 ns        ; SW[11] ; HEX2[4] ;
; N/A   ; None              ; 9.736 ns        ; SW[5]  ; HEX1[5] ;
; N/A   ; None              ; 9.734 ns        ; SW[5]  ; HEX1[4] ;
; N/A   ; None              ; 9.734 ns        ; SW[15] ; HEX3[1] ;
; N/A   ; None              ; 9.726 ns        ; SW[4]  ; HEX1[3] ;
; N/A   ; None              ; 9.723 ns        ; SW[14] ; HEX3[3] ;
; N/A   ; None              ; 9.720 ns        ; SW[11] ; HEX2[3] ;
; N/A   ; None              ; 9.719 ns        ; SW[11] ; HEX2[2] ;
; N/A   ; None              ; 9.711 ns        ; SW[14] ; HEX3[4] ;
; N/A   ; None              ; 9.702 ns        ; SW[14] ; HEX3[1] ;
; N/A   ; None              ; 9.699 ns        ; SW[4]  ; HEX1[6] ;
; N/A   ; None              ; 9.687 ns        ; SW[5]  ; HEX1[3] ;
; N/A   ; None              ; 9.678 ns        ; SW[1]  ; HEX0[0] ;
; N/A   ; None              ; 9.678 ns        ; SW[3]  ; HEX0[1] ;
; N/A   ; None              ; 9.661 ns        ; SW[9]  ; HEX2[3] ;
; N/A   ; None              ; 9.657 ns        ; SW[9]  ; HEX2[4] ;
; N/A   ; None              ; 9.655 ns        ; SW[5]  ; HEX1[6] ;
; N/A   ; None              ; 9.655 ns        ; SW[9]  ; HEX2[0] ;
; N/A   ; None              ; 9.642 ns        ; SW[8]  ; HEX2[5] ;
; N/A   ; None              ; 9.632 ns        ; SW[8]  ; HEX2[1] ;
; N/A   ; None              ; 9.629 ns        ; SW[9]  ; HEX2[2] ;
; N/A   ; None              ; 9.598 ns        ; SW[1]  ; HEX0[3] ;
; N/A   ; None              ; 9.594 ns        ; SW[1]  ; HEX0[5] ;
; N/A   ; None              ; 9.589 ns        ; SW[7]  ; HEX1[2] ;
; N/A   ; None              ; 9.588 ns        ; SW[0]  ; HEX0[3] ;
; N/A   ; None              ; 9.584 ns        ; SW[0]  ; HEX0[0] ;
; N/A   ; None              ; 9.582 ns        ; SW[7]  ; HEX1[1] ;
; N/A   ; None              ; 9.577 ns        ; SW[0]  ; HEX0[5] ;
; N/A   ; None              ; 9.572 ns        ; SW[10] ; HEX2[1] ;
; N/A   ; None              ; 9.572 ns        ; SW[10] ; HEX2[5] ;
; N/A   ; None              ; 9.558 ns        ; SW[15] ; HEX3[5] ;
; N/A   ; None              ; 9.557 ns        ; SW[15] ; HEX3[2] ;
; N/A   ; None              ; 9.551 ns        ; SW[1]  ; HEX0[2] ;
; N/A   ; None              ; 9.544 ns        ; SW[6]  ; HEX1[2] ;
; N/A   ; None              ; 9.535 ns        ; SW[6]  ; HEX1[1] ;
; N/A   ; None              ; 9.533 ns        ; SW[3]  ; HEX0[3] ;
; N/A   ; None              ; 9.521 ns        ; SW[14] ; HEX3[5] ;
; N/A   ; None              ; 9.515 ns        ; SW[14] ; HEX3[2] ;
; N/A   ; None              ; 9.509 ns        ; SW[15] ; HEX3[6] ;
; N/A   ; None              ; 9.507 ns        ; SW[4]  ; HEX1[1] ;
; N/A   ; None              ; 9.506 ns        ; SW[15] ; HEX3[0] ;
; N/A   ; None              ; 9.503 ns        ; SW[11] ; HEX2[5] ;
; N/A   ; None              ; 9.502 ns        ; SW[3]  ; HEX0[0] ;
; N/A   ; None              ; 9.498 ns        ; SW[11] ; HEX2[1] ;
; N/A   ; None              ; 9.491 ns        ; SW[3]  ; HEX0[5] ;
; N/A   ; None              ; 9.483 ns        ; SW[4]  ; HEX1[2] ;
; N/A   ; None              ; 9.466 ns        ; SW[5]  ; HEX1[2] ;
; N/A   ; None              ; 9.463 ns        ; SW[14] ; HEX3[6] ;
; N/A   ; None              ; 9.459 ns        ; SW[5]  ; HEX1[1] ;
; N/A   ; None              ; 9.459 ns        ; SW[14] ; HEX3[0] ;
; N/A   ; None              ; 9.422 ns        ; SW[0]  ; HEX0[2] ;
; N/A   ; None              ; 9.420 ns        ; SW[9]  ; HEX2[5] ;
; N/A   ; None              ; 9.408 ns        ; SW[9]  ; HEX2[1] ;
; N/A   ; None              ; 9.370 ns        ; SW[3]  ; HEX0[2] ;
; N/A   ; None              ; 9.274 ns        ; SW[1]  ; HEX0[4] ;
; N/A   ; None              ; 9.229 ns        ; SW[1]  ; HEX0[6] ;
; N/A   ; None              ; 9.222 ns        ; SW[2]  ; HEX0[1] ;
; N/A   ; None              ; 9.202 ns        ; SW[0]  ; HEX0[6] ;
; N/A   ; None              ; 9.173 ns        ; SW[0]  ; HEX0[4] ;
; N/A   ; None              ; 9.147 ns        ; SW[3]  ; HEX0[6] ;
; N/A   ; None              ; 9.093 ns        ; SW[3]  ; HEX0[4] ;
; N/A   ; None              ; 9.043 ns        ; SW[2]  ; HEX0[0] ;
; N/A   ; None              ; 8.967 ns        ; SW[2]  ; HEX0[3] ;
; N/A   ; None              ; 8.960 ns        ; SW[2]  ; HEX0[5] ;
; N/A   ; None              ; 8.914 ns        ; SW[2]  ; HEX0[2] ;
; N/A   ; None              ; 8.637 ns        ; SW[2]  ; HEX0[4] ;
; N/A   ; None              ; 8.591 ns        ; SW[2]  ; HEX0[6] ;
; N/A   ; None              ; 5.776 ns        ; SW[12] ; HEX3[3] ;
; N/A   ; None              ; 5.769 ns        ; SW[12] ; HEX3[4] ;
; N/A   ; None              ; 5.752 ns        ; SW[12] ; HEX3[1] ;
; N/A   ; None              ; 5.663 ns        ; SW[13] ; HEX3[3] ;
; N/A   ; None              ; 5.645 ns        ; SW[13] ; HEX3[4] ;
; N/A   ; None              ; 5.627 ns        ; SW[13] ; HEX3[1] ;
; N/A   ; None              ; 5.572 ns        ; SW[12] ; HEX3[5] ;
; N/A   ; None              ; 5.566 ns        ; SW[12] ; HEX3[2] ;
; N/A   ; None              ; 5.514 ns        ; SW[12] ; HEX3[6] ;
; N/A   ; None              ; 5.509 ns        ; SW[12] ; HEX3[0] ;
; N/A   ; None              ; 5.448 ns        ; SW[13] ; HEX3[5] ;
; N/A   ; None              ; 5.447 ns        ; SW[13] ; HEX3[2] ;
; N/A   ; None              ; 5.396 ns        ; SW[13] ; HEX3[0] ;
; N/A   ; None              ; 5.393 ns        ; SW[13] ; HEX3[6] ;
+-------+-------------------+-----------------+--------+---------+


+--------------------------------------------------------------------------------+
; th                                                                             ;
+---------------+-------------+-----------+--------+------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To               ; To Clock ;
+---------------+-------------+-----------+--------+------------------+----------+
; N/A           ; None        ; 0.704 ns  ; SW[12] ; regn:A_reg|Q[12] ; KEY[1]   ;
; N/A           ; None        ; 0.516 ns  ; SW[13] ; regn:A_reg|Q[13] ; KEY[1]   ;
; N/A           ; None        ; -2.748 ns ; SW[2]  ; regn:A_reg|Q[2]  ; KEY[1]   ;
; N/A           ; None        ; -3.049 ns ; SW[4]  ; regn:A_reg|Q[4]  ; KEY[1]   ;
; N/A           ; None        ; -3.053 ns ; SW[1]  ; regn:A_reg|Q[1]  ; KEY[1]   ;
; N/A           ; None        ; -3.068 ns ; SW[14] ; regn:A_reg|Q[14] ; KEY[1]   ;
; N/A           ; None        ; -3.079 ns ; SW[6]  ; regn:A_reg|Q[6]  ; KEY[1]   ;
; N/A           ; None        ; -3.151 ns ; SW[3]  ; regn:A_reg|Q[3]  ; KEY[1]   ;
; N/A           ; None        ; -3.197 ns ; SW[10] ; regn:A_reg|Q[10] ; KEY[1]   ;
; N/A           ; None        ; -3.203 ns ; SW[11] ; regn:A_reg|Q[11] ; KEY[1]   ;
; N/A           ; None        ; -3.290 ns ; SW[15] ; regn:A_reg|Q[15] ; KEY[1]   ;
; N/A           ; None        ; -3.294 ns ; SW[9]  ; regn:A_reg|Q[9]  ; KEY[1]   ;
; N/A           ; None        ; -3.306 ns ; SW[0]  ; regn:A_reg|Q[0]  ; KEY[1]   ;
; N/A           ; None        ; -3.314 ns ; SW[5]  ; regn:A_reg|Q[5]  ; KEY[1]   ;
; N/A           ; None        ; -3.357 ns ; SW[7]  ; regn:A_reg|Q[7]  ; KEY[1]   ;
; N/A           ; None        ; -3.404 ns ; SW[8]  ; regn:A_reg|Q[8]  ; KEY[1]   ;
+---------------+-------------+-----------+--------+------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Dec 09 09:23:55 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off part5 -c part5 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "KEY[1]" is an undefined clock
Info: No valid register-to-register data paths exist for clock "KEY[1]"
Info: tsu for register "regn:A_reg|Q[8]" (data pin = "SW[8]", clock pin = "KEY[1]") is 3.634 ns
    Info: + Longest pin to register delay is 6.353 ns
        Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_A17; Fanout = 8; PIN Node = 'SW[8]'
        Info: 2: + IC(5.137 ns) + CELL(0.366 ns) = 6.353 ns; Loc. = LCFF_X41_Y35_N1; Fanout = 7; REG Node = 'regn:A_reg|Q[8]'
        Info: Total cell delay = 1.216 ns ( 19.14 % )
        Info: Total interconnect delay = 5.137 ns ( 80.86 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "KEY[1]" to destination register is 2.683 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'KEY[1]'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'KEY[1]~clkctrl'
        Info: 3: + IC(1.029 ns) + CELL(0.537 ns) = 2.683 ns; Loc. = LCFF_X41_Y35_N1; Fanout = 7; REG Node = 'regn:A_reg|Q[8]'
        Info: Total cell delay = 1.536 ns ( 57.25 % )
        Info: Total interconnect delay = 1.147 ns ( 42.75 % )
Info: tco from clock "KEY[1]" to destination pin "HEX7[4]" through register "regn:A_reg|Q[12]" is 9.659 ns
    Info: + Longest clock path from clock "KEY[1]" to source register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'KEY[1]'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'KEY[1]~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X28_Y35_N25; Fanout = 7; REG Node = 'regn:A_reg|Q[12]'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 6.711 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X28_Y35_N25; Fanout = 7; REG Node = 'regn:A_reg|Q[12]'
        Info: 2: + IC(0.358 ns) + CELL(0.438 ns) = 0.796 ns; Loc. = LCCOMB_X28_Y35_N12; Fanout = 1; COMB Node = 'hex7seg:digit_7|Mux4~0'
        Info: 3: + IC(3.127 ns) + CELL(2.788 ns) = 6.711 ns; Loc. = PIN_V14; Fanout = 0; PIN Node = 'HEX7[4]'
        Info: Total cell delay = 3.226 ns ( 48.07 % )
        Info: Total interconnect delay = 3.485 ns ( 51.93 % )
Info: Longest tpd from source pin "SW[8]" to destination pin "HEX2[6]" is 12.144 ns
    Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_A17; Fanout = 8; PIN Node = 'SW[8]'
    Info: 2: + IC(5.160 ns) + CELL(0.275 ns) = 6.285 ns; Loc. = LCCOMB_X41_Y35_N22; Fanout = 1; COMB Node = 'hex7seg:digit_2|Mux6~0'
    Info: 3: + IC(3.091 ns) + CELL(2.768 ns) = 12.144 ns; Loc. = PIN_AC15; Fanout = 0; PIN Node = 'HEX2[6]'
    Info: Total cell delay = 3.893 ns ( 32.06 % )
    Info: Total interconnect delay = 8.251 ns ( 67.94 % )
Info: th for register "regn:A_reg|Q[12]" (data pin = "SW[12]", clock pin = "KEY[1]") is 0.704 ns
    Info: + Longest clock path from clock "KEY[1]" to destination register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'KEY[1]'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'KEY[1]~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X28_Y35_N25; Fanout = 7; REG Node = 'regn:A_reg|Q[12]'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.260 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_C13; Fanout = 8; PIN Node = 'SW[12]'
        Info: 2: + IC(0.915 ns) + CELL(0.366 ns) = 2.260 ns; Loc. = LCFF_X28_Y35_N25; Fanout = 7; REG Node = 'regn:A_reg|Q[12]'
        Info: Total cell delay = 1.345 ns ( 59.51 % )
        Info: Total interconnect delay = 0.915 ns ( 40.49 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 253 megabytes
    Info: Processing ended: Sun Dec 09 09:23:56 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


