  ===== Simulator configuration =====
  L1_BLOCKSIZE:                  64
  L1_SIZE:                      8192
  L1_ASSOC:                     4
  Victim_Cache_SIZE:            512
  L2_SIZE:                      16384
  L2_ASSOC:                     8
  trace_file:                   ./trace/perl_trace.txt
  Replacement Policy:           LRU
  ===================================

===== L1 contents =====
set  0: 80058  D	80059  D	8003d  D	8005a  D	
set  1: 8005a  D	80059  D	80058  D	80057  D	
set  2: 80039  D	8005a  D	8003d  	8002c  D	
set  3: 8003d  	8005a  D	80057  D	80059  D	
set  4: 8005a  D	80057  D	8003d  	80059  D	
set  5: 80054  	80017  D	80059  D	8003d  D	
set  6: 80055  	80056  D	80059  D	8003d  D	
set  7: 8003d  D	80058  D	80059  D	8003a  	
set  8: 80058  D	80059  D	80057  D	8001e  D	
set  9: 80058  D	80059  D	80022  D	80057  D	
set  10: 80004  	80059  D	80055  	8003d  	
set  11: 8003d  	8002d  D	80032  	80004  	
set  12: 80059  D	80058  D	80050  	80027  D	
set  13: 80059  D	80027  	80026  D	80056  	
set  14: 80026  D	80027  D	8003d  D	f6067  D	
set  15: 80050  	f6067  	8003a  	80059  D	
set  16: 80036  	8003d  	8001a  	8003a  	
set  17: 80059  D	80056  	8001a  D	8003d  	
set  18: 80050  	8003d  	80037  D	8001a  D	
set  19: 80050  	8003c  	80037  D	8001a  	
set  20: 80037  D	8003d  	8003c  	80050  	
set  21: 80054  	8003b  D	80059  D	80056  D	
set  22: 8001a  	f6067  D	80037  	80054  	
set  23: 80059  D	80056  D	80058  D	80057  D	
set  24: 80058  D	80037  D	80057  	80056  D	
set  25: 80056  D	80059  D	f6067  D	80058  D	
set  26: 80058  D	80057  D	80059  D	80056  D	
set  27: 80056  D	f6067  D	80059  D	80055  	
set  28: 80055  	80059  D	80057  D	8003b  	
set  29: f6067  D	80059  D	80018  	80058  D	
set  30: 80053  	80059  D	80057  D	80058  D	
set  31: 8003b  	80056  D	80059  D	80058  D	
===== Victim Cache contents =====
set  0: 1000ad4  D	1000ae0  D	1000ac1  D	1000b22  D	1000774  	1000744  D	1000b03  D	1000b38  D	
===== L2 contents =====
set  0: 80056  D	80055  D	80059  	80057  	80054  D	8003d  D	80058  	8005a  	
set  1: 80058  	80059  	80056  	80055  D	80054  D	8005a  	80057  	8003b  D	
set  2: 80054  D	80059  	8003b  D	80057  D	80056  D	8003a  D	8005a  	80058  D	
set  3: 80058  	80059  	80056  D	80055  D	8005a  	80054  D	8003b  D	80057  	
set  4: 80055  D	8003b  D	80056  D	8005a  	80059  	8003a  D	80057  	80058  D	
set  5: 80017  D	80059  	80054  D	80039  D	80056  D	80057  D	8003d  D	80058  D	
set  6: 80054  D	8003b  D	80059  	8003d  D	8003a  D	80058  D	80055  D	80057  D	
set  7: 80054  D	80059  	8003a  D	80058  	80057  D	80039  D	80056  D	80055  D	
set  8: 8003b  D	8001e  D	80059  	80058  	80056  D	80057  	80055  D	80039  D	
set  9: 80056  D	80058  	8003a  D	80050  	80055  D	80054  D	80057  	80059  	
set  10: 8003b  D	80004  	80057  D	80059  	80039  D	80055  D	80058  D	80056  D	
set  11: 80057  D	80055  	80059  D	80004  	80050  	80054  	80058  D	8003a  D	
set  12: 80056  D	80059  	80050  	80027  D	80058  	80039  D	80057  D	80055  D	
set  13: 80059  	80056  D	80039  D	80050  	80054  D	80057  D	80027  D	80058  D	
set  14: 80027  D	80054  D	80050  	80059  D	80057  D	80026  D	8003a  D	80058  D	
set  15: 80058  D	80059  	80057  D	80050  	8003a  	f6067  D	80039  D	80056  D	
set  16: 80054  D	8003a  	80059  D	80057  D	80055  D	80058  D	80050  	80039  	
set  17: 80059  	8001a  D	80058  D	8003b  D	80057  D	80056  D	80039  D	80050  	
set  18: 80058  D	80056  D	80054  D	8003d  	80050  	8003b  D	80059  D	80057  D	
set  19: 8001a  D	80056  D	80050  	8003c  	80059  D	80058  D	80057  D	8003b  D	
set  20: 80058  D	80050  	80059  D	8003a  D	80054  	80057  D	80056  D	8003b  D	
set  21: 80057  D	80058  D	80055  D	80059  	80039  D	8003a  D	80056  	80054  D	
set  22: 80055  D	80059  D	80056  D	80054  	80057  D	8003b  D	8001a  	80058  D	
set  23: 80057  	80056  D	80058  	80055  D	80039  D	80059  	8003b  D	80054  D	
set  24: 80057  D	80037  D	80039  D	80056  D	80058  	8003a  D	80059  	8003b  D	
set  25: f6067  D	80057  D	8003a  D	80055  D	80039  D	80054  D	80059  	80058  	
set  26: 8003a  D	8003b  D	80058  	80059  	80054  D	80056  	80057  	80055  D	
set  27: 80057  D	8003b  D	80056  D	80055  D	8003a  D	80058  D	80059  	80054  D	
set  28: 80039  D	80055  D	80057  	80058  D	80056  D	80059  	80054  D	8003b  D	
set  29: f6067  D	80056  D	80053  D	8003a  D	8003b  D	80059  	80057  D	80058  	
set  30: 80056  D	8003a  D	80053  D	80057  	80059  	80054  D	80058  	80055  D	
set  31: 80053  D	80059  	80056  	80058  	80055  D	80039  D	80057  D	80054  D	

  ====== Simulation results (raw) ======

  a. number of L1 reads:           70107
  b. number of L1 read misses:     1933
  c. number of L1 writes:          29893
  d. number of L1 write misses:    577
  e. L1 miss rate:                0.0251
  f. number of swaps:     419
  g. number of victim cache writeback:     778
  h. number of L2 reads:           2510
  i. number of L2 read misses:     1157
  j. number of L2 writes:          778
  k. number of L2 write misses:    86
  l. L2 miss rate:                0.3780
  m. number of L2 writeback:     390
  n. total memory traffic:         1633

  ==== Simulation results (performance) ====
  1. average access time:         0.7701 ns
