m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/simulation/modelsim
vadd_sub_module
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
Z2 !s110 1568867215
!i10b 1
!s100 153@klffEGC2H5D5Z4JmP1
I]ceWLF6@giE[:zeDo7dEa2
Z3 VDg1SIo80bB@j0V0VzS_@n1
!s105 add_sub_module_sv_unit
S1
R0
Z4 w1568836531
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/add_sub_module.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/add_sub_module.sv
L0 1
Z5 OV;L;10.5b;63
r1
!s85 0
31
Z6 !s108 1568867215.000000
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/add_sub_module.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/add_sub_module.sv|
!i113 1
Z7 o-sv -work work
Z8 !s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU
Z9 tCvgOpt 0
vadder
R1
R2
!i10b 1
!s100 _?B`DVCDGd:@HEaJ99[Z30
I^ATShA:YL3MblePAT7JHN0
R3
!s105 adder_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/adder.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/adder.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/adder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/adder.sv|
!i113 1
R7
R8
R9
vALU
R1
R2
!i10b 1
!s100 S<0Y_HPoR4]2lUBFNB`N12
IK=4GJ=9nPmLzAM]kT:>Nl0
R3
!s105 ALU_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/ALU.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/ALU.sv
L0 1
R5
r1
!s85 0
31
Z10 !s108 1568867214.000000
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/ALU.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/ALU.sv|
!i113 1
R7
R8
R9
n@a@l@u
varithmetic_module
R1
Z11 !s110 1568867214
!i10b 1
!s100 RSLRIRVJ[K1i8E6ACm]2X2
IN:DllZ[WJ_DJ:=<jHG0GX3
R3
!s105 arithmetic_module_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/arithmetic_module.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/arithmetic_module.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/arithmetic_module.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/arithmetic_module.sv|
!i113 1
R7
R8
R9
vClkDivisor
R1
R11
!i10b 1
!s100 BZLDKane1EmU8U3KHfM7G3
I3]k>[CV8gUTK]8V@HIA:?0
R3
!s105 ClkDivisor_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/FrequencyDividers/ClkDivisor.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/FrequencyDividers/ClkDivisor.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/FrequencyDividers/ClkDivisor.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/FrequencyDividers|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/FrequencyDividers/ClkDivisor.sv|
!i113 1
R7
!s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/FrequencyDividers
R9
n@clk@divisor
vcond_check2
R1
Z12 !s110 1568867216
!i10b 1
!s100 ;C2dG?O:J=R3X8GG2=E_=0
IJzTd[_o^Z2=Te6k4]7<BH0
R3
!s105 cond_check2_sv_unit
S1
R0
w1568866442
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit/cond_check2.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit/cond_check2.sv
L0 1
R5
r1
!s85 0
31
Z13 !s108 1568867216.000000
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit/cond_check2.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit/cond_check2.sv|
!i113 1
R7
Z14 !s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit
R9
vcond_logic2
R1
R12
!i10b 1
!s100 ncR^<9@Ckco4Ja`EnVTJj1
I0zgO4;WV^a;Z;_BY3Xz1^3
R3
!s105 cond_logic2_sv_unit
S1
R0
w1568867200
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit/cond_logic2.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit/cond_logic2.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit/cond_logic2.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ConditionalLogicUnit/cond_logic2.sv|
!i113 1
R7
R14
R9
vControllerSync
R1
R11
!i10b 1
!s100 >bGKU41[SLim5XaC4Ca1Z1
I]maUK1484`om9IIZ6mIV;3
R3
!s105 ControllerSync_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/Controller/ControllerSync.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/Controller/ControllerSync.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/Controller/ControllerSync.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/Controller|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/Controller/ControllerSync.sv|
!i113 1
R7
!s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/Controller
R9
n@controller@sync
vdata_memory
R1
R2
!i10b 1
!s100 `D@`gNiOHXf^:gcb<7QU82
I489^07?g=19G[Wlg05bb82
R3
!s105 data_memory_sv_unit
S1
R0
w1568862827
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/data_memory.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/data_memory.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/data_memory.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/data_memory.sv|
!i113 1
R7
Z15 !s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories
R9
vdeco_buttons
R1
R2
!i10b 1
!s100 lGCo9G:oNoe23c;>]jh;23
I?2491TJ[QUKo0BG@33HMi1
R3
!s105 deco_buttons_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO/deco_buttons.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO/deco_buttons.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO/deco_buttons.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO/deco_buttons.sv|
!i113 1
R7
Z16 !s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO
R9
vdecode
R1
R11
!i10b 1
!s100 BZSf1j75NOXeaYf0Mnlk_3
I:Zi>bRNO3onhCb@NRiU<:2
R3
!s105 decode_sv_unit
S1
R0
w1568865602
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/decode.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/decode.sv
L0 1
R5
r1
!s85 0
31
Z17 !s108 1568867213.000000
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/decode.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/decode.sv|
!i113 1
R7
Z18 !s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits
R9
vdecode_unit_pipe
R1
R12
!i10b 1
!s100 QB=XokhV;:S70I:B4_3?o1
I@ziUc^AAjeeP90TO4hoLG1
R3
!s105 decode_unit_pipe_sv_unit
S1
R0
w1568864415
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/DecodeUnit/decode_unit_pipe.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/DecodeUnit/decode_unit_pipe.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/DecodeUnit/decode_unit_pipe.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/DecodeUnit|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/DecodeUnit/decode_unit_pipe.sv|
!i113 1
R7
!s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/DecodeUnit
R9
vexecute
R1
Z19 !s110 1568867213
!i10b 1
!s100 4NnP<_>:;YB_zGlgJ4Y?>2
I^Nno5`O8:RW8Dl8T0oI4k2
R3
!s105 execute_sv_unit
S1
R0
w1568866821
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/execute.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/execute.sv
L0 1
R5
r1
!s85 0
31
R17
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/execute.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/execute.sv|
!i113 1
R7
R18
R9
vextend
R1
R11
!i10b 1
!s100 YAKQJKn^=cSWzDo3DCBVg2
I2_j>[KCQ_VIbUOe`1Ri_H0
R3
!s105 extend_sv_unit
S1
R0
w1568838797
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ExtendUnit/extend.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ExtendUnit/extend.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ExtendUnit/extend.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ExtendUnit|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ExtendUnit/extend.sv|
!i113 1
R7
!s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ExtendUnit
R9
vfetch
R1
R19
!i10b 1
!s100 ;fnf_4Mb[n=DPVLl[JVo61
IBOY]o_WY`ze9RH3^`ea0I0
R3
!s105 fetch_sv_unit
S1
R0
w1568865201
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/fetch.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/fetch.sv
L0 1
R5
r1
!s85 0
31
R17
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/fetch.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/fetch.sv|
!i113 1
R7
R18
R9
vflag_module
R1
R11
!i10b 1
!s100 `:=?Hf<kRA2:YAMa859?@2
I0S3VHd<lb_M=4JkeIeX4B1
R3
!s105 flag_module_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/flag_module.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/flag_module.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/flag_module.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/flag_module.sv|
!i113 1
R7
R8
R9
vflip_flop_D
R1
R2
!i10b 1
!s100 W8P`_kk8aHYa^=hmUbiD>1
IX6RDZ^oJR1oa5maeKL>lh0
R3
!s105 flip_flop_D_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/flip_flop_D.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/flip_flop_D.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/flip_flop_D.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/flip_flop_D.sv|
!i113 1
R7
Z20 !s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules
R9
nflip_flop_@d
vfull_adder
R1
R11
!i10b 1
!s100 QiaH=kOX3AK_5n^Il39jE1
Il>Y3N`A@Zi9l<Di8f1N?42
R3
!s105 full_adder_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/full_adder.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/full_adder.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/full_adder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/full_adder.sv|
!i113 1
R7
R8
R9
vgeneric_adder
R1
R2
!i10b 1
!s100 Ba=oL9e[LVm]hgjUFf4@P2
IIm8^V24<i2ZT6GcR?bP0G2
R3
!s105 generic_adder_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/generic_adder.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/generic_adder.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/generic_adder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/generic_adder.sv|
!i113 1
R7
R20
R9
vgeneric_full_adder
R1
R2
!i10b 1
!s100 oj>Xm<MXI2Pi;<MH[eo6c2
IdC2KWn=63G[>NkdG4ZB1:3
R3
!s105 generic_full_adder_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/generic_full_adder.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/generic_full_adder.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/generic_full_adder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/generic_full_adder.sv|
!i113 1
R7
R20
R9
vhazard_unit
R1
R11
!i10b 1
!s100 Ki=NOMA3HQ4f6[kIX0]`E0
IZSiDz^:AU]2GG=j4N82^41
R3
!s105 hazard_unit_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/HazardUnit/hazard_unit.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/HazardUnit/hazard_unit.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/HazardUnit/hazard_unit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/HazardUnit|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/HazardUnit/hazard_unit.sv|
!i113 1
R7
!s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/HazardUnit
R9
vimage_memory2
R1
R12
!i10b 1
!s100 UISnnMDOloX1IB9fKl=VX1
IThKi7OQd4^]g8D5nME4NP0
R3
!s105 image_memory2_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory2.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory2.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory2.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory2.sv|
!i113 1
R7
R15
R9
vimage_memory3
R1
R12
!i10b 1
!s100 B83ij4K9SH@UTLK=6inb@1
I]95VY6DeYlV8=5MUeQNAa3
R3
!s105 image_memory3_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory3.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory3.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory3.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory3.sv|
!i113 1
R7
R15
R9
vimage_memory_controller
R1
R12
!i10b 1
!s100 3SN@:jaIgPCWkYPTaDMSo0
ITAn=H3:AQ2>6YMRe3kXD_1
R3
!s105 image_memory_controller_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory_controller.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory_controller.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory_controller.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory_controller.sv|
!i113 1
R7
R15
R9
vimage_memory_controller_process
R1
R12
!i10b 1
!s100 5I47I4]AS=zEBLBTcYU5F0
IYmSzROLYZFhN<4J1h_]DX3
R3
!s105 image_memory_controller_process_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory_controller_process.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory_controller_process.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory_controller_process.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/image_memory_controller_process.sv|
!i113 1
R7
R15
R9
vinstruction_memory
R1
R2
!i10b 1
!s100 d0[m0UM7X^ih<jN;J0FNg2
IiL63Ed;QNn:LzEInL^zgi3
R3
!s105 instruction_memory_sv_unit
S1
R0
w1568859537
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/instruction_memory.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/instruction_memory.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/instruction_memory.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/instruction_memory.sv|
!i113 1
R7
R15
R9
vio_deco
R1
R11
!i10b 1
!s100 gcd?F>>CVA7?7ae_oJfo=3
IkUUQl9icPb0aQgX[SNHJk2
R3
!s105 io_deco_sv_unit
S1
R0
w1568838108
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO/io_deco.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO/io_deco.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO/io_deco.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/IO/io_deco.sv|
!i113 1
R7
R16
R9
vmultiplier
R1
R11
!i10b 1
!s100 kEdThd9g@Kd=ZMc4KoT023
IbIZz3823X3<=1WBkmE^ZA2
R3
!s105 multiplier_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/multiplier.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/multiplier.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/multiplier.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/multiplier.sv|
!i113 1
R7
R8
R9
vmux_2_x_1
R1
R2
!i10b 1
!s100 VJBD@D]dB`Toa?_ibTM??2
I?=TokC5Lb[SE1VkzJJ<hX0
R3
!s105 mux_2_x_1_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/mux_2_x_1.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/mux_2_x_1.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/mux_2_x_1.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/mux_2_x_1.sv|
!i113 1
R7
R20
R9
vmux_4_x_1
R1
R2
!i10b 1
!s100 QnC0fn1[3nIOU8OzzMZnl2
IRPLU>R0o[Xek;jK?SnNLK1
R3
!s105 mux_4_x_1_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/mux_4_x_1.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/mux_4_x_1.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/mux_4_x_1.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Generic_Modules/mux_4_x_1.sv|
!i113 1
R7
R20
R9
voffset_image_mem
R1
R2
!i10b 1
!s100 FmBijVF5j_>zEj4M3^iUa2
IThH]UgVMI7>MMRc<HP8L[1
R3
!s105 offset_image_mem_sv_unit
S1
R0
w1568838217
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/offset_image_mem.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/offset_image_mem.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/offset_image_mem.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Memories/offset_image_mem.sv|
!i113 1
R7
R15
R9
vpipelined_processor
R1
R11
!i10b 1
!s100 Bh3SJcbG7AV7VmiST;3m^1
IXL]Yeo1QS6Uh^9cBz]Xin2
R3
!s105 pipelined_processor_sv_unit
S1
R0
w1568866984
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/pipelined_processor.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/pipelined_processor.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/pipelined_processor.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/pipelined_processor.sv|
!i113 1
R7
Z21 !s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src
R9
vregister_file
R1
R11
!i10b 1
!s100 V=3OJ_j45PnPE6YaeS1BR3
I;]zd7gS_41>CU4cae8:z91
R3
!s105 register_file_sv_unit
S1
R0
w1568838057
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/RegisterFile/register_file.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/RegisterFile/register_file.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/RegisterFile/register_file.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/RegisterFile|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/RegisterFile/register_file.sv|
!i113 1
R7
!s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/RegisterFile
R9
vtop3
R1
R12
!i10b 1
!s100 5C4fY9k1gCOGCm:4]DX8E2
IJizY1N3D0:7QU^WE1@KY82
R3
!s105 top3_sv_unit
S1
R0
w1568864755
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/top3.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/top3.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/top3.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/top3.sv|
!i113 1
R7
R21
R9
vVGA
R1
R11
!i10b 1
!s100 d?jI[<d^1gLkbTJ]X<`B03
I:4kGSQNK`05lEU7fleaUb2
R3
!s105 VGA_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/VGA.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/VGA.sv
L0 1
R5
r1
!s85 0
31
R10
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/VGA.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/VGA.sv|
!i113 1
R7
Z22 !s92 -sv -work work +incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA
R9
n@v@g@a
vvga_mem_map
R1
R2
!i10b 1
!s100 KFZ>]jGca[adfd8DL<mH80
IOX^f@i80h5IU65ga7O@b?1
R3
!s105 vga_mem_map_sv_unit
S1
R0
R4
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/vga_mem_map.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/vga_mem_map.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/vga_mem_map.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/VGA/vga_mem_map.sv|
!i113 1
R7
R22
R9
vwrite_back
R1
R19
!i10b 1
!s100 b;nKYH=RmH9C7l6h1V:Qj1
IAR_]=j6aoQWgbk7lngVEk2
R3
!s105 write_back_sv_unit
S1
R0
w1568865321
8D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/write_back.sv
FD:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/write_back.sv
L0 1
R5
r1
!s85 0
31
R17
!s107 D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/write_back.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits|D:/uGit/BranchOldV/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/PipelineUnits/write_back.sv|
!i113 1
R7
R18
R9
