# 
# Synthesis run script generated by Vivado
# 

debug::add_scope template.lib 1
set_msg_config -id {HDL 9-1061} -limit 100000
set_msg_config -id {HDL 9-1654} -limit 100000
create_project -in_memory -part xc7vx690tffg1761-2

set_param project.compositeFile.enableAutoGeneration 0
set_param synth.vivado.isSynthRun true
set_msg_config -id {IP_Flow 19-2162} -severity warning -new_severity info
set_property webtalk.parent_dir c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.cache/wt [current_project]
set_property parent.project_path c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.xpr [current_project]
set_property default_lib xil_defaultlib [current_project]
set_property target_language Verilog [current_project]
set_property board_part xilinx.com:vc709:part0:1.6 [current_project]
read_ip c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/ip/vc709_pcie_x8_gen3/vc709_pcie_x8_gen3.xci
set_property used_in_implementation false [get_files -all c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/ip/vc709_pcie_x8_gen3/source/vc709_pcie_x8_gen3-PCIE_X0Y1.xdc]
set_property used_in_implementation false [get_files -all c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/ip/vc709_pcie_x8_gen3/synth/vc709_pcie_x8_gen3_ooc.xdc]
set_property used_in_implementation false [get_files -all c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/ip/vc709_pcie_x8_gen3/vc709_pcie_x8_gen3.dcp]
set_property is_locked true [get_files c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/ip/vc709_pcie_x8_gen3/vc709_pcie_x8_gen3.xci]

read_verilog -library xil_defaultlib {
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/EP_MEM.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/PIO_EP_MEM_ACCESS.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/PIO_INTR_CTRL.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/PIO_RX_ENGINE.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/PIO_TX_ENGINE.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/PIO_EP.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/PIO_TO_CTRL.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/PIO.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/support/vc709_pcie_x8_gen3_pipe_clock.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/pcie_app_7vx.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/support/vc709_pcie_x8_gen3_support.v
  c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/sources_1/imports/vc709_pcie_x8_gen3/example_design/xilinx_pcie_3_0_7vx_ep.v
}
read_xdc c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/constrs_1/imports/example_design/xilinx_pcie3_7x_ep_x8g3_VC709.xdc
set_property used_in_implementation false [get_files c:/vc709_pcie/vc709_pcie_x8_gen3_example/vc709_pcie_x8_gen3_example.srcs/constrs_1/imports/example_design/xilinx_pcie3_7x_ep_x8g3_VC709.xdc]

read_xdc dont_touch.xdc
set_property used_in_implementation false [get_files dont_touch.xdc]
synth_design -top xilinx_pcie_3_0_7vx_ep -part xc7vx690tffg1761-2
write_checkpoint -noxdef xilinx_pcie_3_0_7vx_ep.dcp
catch { report_utilization -file xilinx_pcie_3_0_7vx_ep_utilization_synth.rpt -pb xilinx_pcie_3_0_7vx_ep_utilization_synth.pb }
