TimeQuest Timing Analyzer report for lab3_FSM
Fri Oct  2 08:42:43 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'divider:CLK1|temp'
 14. Slow 1200mV 85C Model Hold: 'divider:CLK1|temp'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'divider:CLK1|temp'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 30. Slow 1200mV 0C Model Setup: 'divider:CLK1|temp'
 31. Slow 1200mV 0C Model Hold: 'divider:CLK1|temp'
 32. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'divider:CLK1|temp'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 46. Fast 1200mV 0C Model Setup: 'divider:CLK1|temp'
 47. Fast 1200mV 0C Model Hold: 'divider:CLK1|temp'
 48. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'divider:CLK1|temp'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; lab3_FSM                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE115F29C7                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; CLOCK_50          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }          ;
; divider:CLK1|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divider:CLK1|temp } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                      ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 147.54 MHz ; 147.54 MHz      ; CLOCK_50          ;      ;
; 406.5 MHz  ; 406.5 MHz       ; divider:CLK1|temp ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLOCK_50          ; -5.778 ; -82.803       ;
; divider:CLK1|temp ; -1.460 ; -9.474        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; divider:CLK1|temp ; 0.404 ; 0.000         ;
; CLOCK_50          ; 0.617 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; CLOCK_50          ; -3.000 ; -45.405              ;
; divider:CLK1|temp ; -1.285 ; -10.280              ;
+-------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                        ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.778 ; divider:CLK1|count[7]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 6.701      ;
; -5.758 ; divider:CLK1|count[0]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 6.676      ;
; -5.693 ; divider:CLK1|count[1]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 6.611      ;
; -5.626 ; divider:CLK1|count[2]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 6.544      ;
; -5.605 ; divider:CLK1|count[10] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 6.528      ;
; -5.559 ; divider:CLK1|count[3]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 6.477      ;
; -5.495 ; divider:CLK1|count[4]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 6.413      ;
; -5.413 ; divider:CLK1|count[5]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 6.331      ;
; -5.359 ; divider:CLK1|count[6]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 6.277      ;
; -5.232 ; divider:CLK1|count[8]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 6.150      ;
; -5.202 ; divider:CLK1|count[17] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.504     ; 5.696      ;
; -5.192 ; divider:CLK1|count[15] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 6.115      ;
; -5.153 ; divider:CLK1|count[9]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 6.071      ;
; -5.143 ; divider:CLK1|count[7]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 6.064      ;
; -5.143 ; divider:CLK1|count[7]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 6.064      ;
; -5.142 ; divider:CLK1|count[7]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 6.063      ;
; -5.105 ; divider:CLK1|count[0]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 6.021      ;
; -5.104 ; divider:CLK1|count[0]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 6.020      ;
; -5.104 ; divider:CLK1|count[0]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 6.020      ;
; -5.089 ; divider:CLK1|count[1]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 6.005      ;
; -5.089 ; divider:CLK1|count[1]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 6.005      ;
; -5.088 ; divider:CLK1|count[1]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 6.004      ;
; -5.036 ; divider:CLK1|count[19] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.504     ; 5.530      ;
; -5.018 ; divider:CLK1|count[11] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.936      ;
; -4.988 ; divider:CLK1|count[18] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.504     ; 5.482      ;
; -4.973 ; divider:CLK1|count[2]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.889      ;
; -4.972 ; divider:CLK1|count[2]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.888      ;
; -4.972 ; divider:CLK1|count[2]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.888      ;
; -4.967 ; divider:CLK1|count[12] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.885      ;
; -4.955 ; divider:CLK1|count[3]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.871      ;
; -4.955 ; divider:CLK1|count[3]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.871      ;
; -4.954 ; divider:CLK1|count[3]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.870      ;
; -4.952 ; divider:CLK1|count[10] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.873      ;
; -4.951 ; divider:CLK1|count[10] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.872      ;
; -4.951 ; divider:CLK1|count[10] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.872      ;
; -4.885 ; divider:CLK1|count[13] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.803      ;
; -4.842 ; divider:CLK1|count[4]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.758      ;
; -4.841 ; divider:CLK1|count[4]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.757      ;
; -4.841 ; divider:CLK1|count[4]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.757      ;
; -4.834 ; divider:CLK1|count[14] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 5.752      ;
; -4.825 ; divider:CLK1|count[20] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.504     ; 5.319      ;
; -4.778 ; divider:CLK1|count[5]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.694      ;
; -4.778 ; divider:CLK1|count[5]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.694      ;
; -4.777 ; divider:CLK1|count[5]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.693      ;
; -4.749 ; divider:CLK1|count[21] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.502     ; 5.245      ;
; -4.731 ; divider:CLK1|count[7]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 6.064      ;
; -4.731 ; divider:CLK1|count[7]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 6.064      ;
; -4.731 ; divider:CLK1|count[7]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 6.064      ;
; -4.730 ; divider:CLK1|count[7]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 6.063      ;
; -4.706 ; divider:CLK1|count[6]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.622      ;
; -4.705 ; divider:CLK1|count[6]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.621      ;
; -4.705 ; divider:CLK1|count[6]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.621      ;
; -4.693 ; divider:CLK1|count[0]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 6.021      ;
; -4.693 ; divider:CLK1|count[0]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 6.021      ;
; -4.692 ; divider:CLK1|count[0]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 6.020      ;
; -4.692 ; divider:CLK1|count[0]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 6.020      ;
; -4.677 ; divider:CLK1|count[1]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 6.005      ;
; -4.677 ; divider:CLK1|count[1]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 6.005      ;
; -4.677 ; divider:CLK1|count[1]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 6.005      ;
; -4.676 ; divider:CLK1|count[1]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 6.004      ;
; -4.598 ; divider:CLK1|count[17] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.506     ; 5.090      ;
; -4.598 ; divider:CLK1|count[17] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.506     ; 5.090      ;
; -4.597 ; divider:CLK1|count[17] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.506     ; 5.089      ;
; -4.588 ; divider:CLK1|count[15] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.509      ;
; -4.588 ; divider:CLK1|count[15] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.509      ;
; -4.587 ; divider:CLK1|count[15] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.508      ;
; -4.579 ; divider:CLK1|count[8]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.495      ;
; -4.578 ; divider:CLK1|count[8]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.494      ;
; -4.578 ; divider:CLK1|count[8]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.494      ;
; -4.561 ; divider:CLK1|count[2]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.889      ;
; -4.561 ; divider:CLK1|count[2]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.889      ;
; -4.560 ; divider:CLK1|count[2]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.888      ;
; -4.560 ; divider:CLK1|count[2]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.888      ;
; -4.543 ; divider:CLK1|count[3]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.871      ;
; -4.543 ; divider:CLK1|count[3]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.871      ;
; -4.543 ; divider:CLK1|count[3]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.871      ;
; -4.542 ; divider:CLK1|count[3]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.870      ;
; -4.540 ; divider:CLK1|count[10] ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 5.873      ;
; -4.540 ; divider:CLK1|count[10] ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 5.873      ;
; -4.539 ; divider:CLK1|count[10] ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 5.872      ;
; -4.539 ; divider:CLK1|count[10] ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 5.872      ;
; -4.518 ; divider:CLK1|count[9]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.434      ;
; -4.518 ; divider:CLK1|count[9]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.434      ;
; -4.517 ; divider:CLK1|count[9]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.433      ;
; -4.497 ; divider:CLK1|count[16] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 5.422      ;
; -4.432 ; divider:CLK1|count[19] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.506     ; 4.924      ;
; -4.432 ; divider:CLK1|count[19] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.506     ; 4.924      ;
; -4.431 ; divider:CLK1|count[19] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.506     ; 4.923      ;
; -4.430 ; divider:CLK1|count[4]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.758      ;
; -4.430 ; divider:CLK1|count[4]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.758      ;
; -4.429 ; divider:CLK1|count[4]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.757      ;
; -4.429 ; divider:CLK1|count[4]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.757      ;
; -4.384 ; divider:CLK1|count[18] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.506     ; 4.876      ;
; -4.384 ; divider:CLK1|count[18] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.506     ; 4.876      ;
; -4.383 ; divider:CLK1|count[11] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.299      ;
; -4.383 ; divider:CLK1|count[11] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.299      ;
; -4.383 ; divider:CLK1|count[18] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.506     ; 4.875      ;
; -4.382 ; divider:CLK1|count[11] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 5.298      ;
; -4.366 ; divider:CLK1|count[5]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.694      ;
; -4.366 ; divider:CLK1|count[5]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.694      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divider:CLK1|temp'                                                                                                          ;
+--------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.460 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.379      ;
; -1.460 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.379      ;
; -1.460 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.379      ;
; -1.446 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.365      ;
; -1.446 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.365      ;
; -1.446 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.365      ;
; -1.339 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 2.257      ;
; -1.339 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 2.257      ;
; -1.339 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 2.257      ;
; -1.326 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.245      ;
; -1.326 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.245      ;
; -1.326 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.245      ;
; -1.303 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.222      ;
; -1.303 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.222      ;
; -1.303 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.222      ;
; -1.284 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.203      ;
; -1.284 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.203      ;
; -1.284 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.203      ;
; -1.198 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 2.116      ;
; -1.198 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 2.116      ;
; -1.198 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 2.116      ;
; -1.177 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.096      ;
; -1.177 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.096      ;
; -1.177 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.096      ;
; -1.156 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 2.074      ;
; -1.156 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 2.074      ;
; -1.156 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 2.074      ;
; -1.142 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.061      ;
; -1.142 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.061      ;
; -1.142 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.061      ;
; -1.125 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.044      ;
; -1.125 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.044      ;
; -1.125 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 2.044      ;
; -1.077 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 1.996      ;
; -0.997 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 1.915      ;
; -0.997 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 1.915      ;
; -0.997 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 1.915      ;
; -0.932 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 1.851      ;
; -0.421 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 1.340      ;
; -0.063 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 0.982      ;
; 0.153  ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[0]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.080     ; 0.765      ;
; 0.154  ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.079     ; 0.765      ;
+--------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divider:CLK1|temp'                                                                                                          ;
+-------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.404 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[0]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 0.674      ;
; 0.449 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 0.715      ;
; 0.481 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.619 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 0.885      ;
; 0.669 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 0.934      ;
; 0.672 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 0.937      ;
; 0.705 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 0.971      ;
; 0.705 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 0.971      ;
; 0.920 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.186      ;
; 0.986 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 1.251      ;
; 0.998 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 1.263      ;
; 0.999 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 1.264      ;
; 0.999 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.265      ;
; 1.003 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 1.268      ;
; 1.004 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.270      ;
; 1.022 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.288      ;
; 1.032 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.298      ;
; 1.107 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 1.372      ;
; 1.124 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 1.389      ;
; 1.125 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.391      ;
; 1.143 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.409      ;
; 1.399 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.665      ;
; 1.472 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.738      ;
; 1.522 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.788      ;
; 1.580 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 1.845      ;
; 1.599 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 1.864      ;
; 1.599 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.079      ; 1.864      ;
; 1.626 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.892      ;
; 1.626 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.892      ;
; 1.698 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.964      ;
; 1.698 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.964      ;
; 1.698 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 1.964      ;
; 1.822 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 2.088      ;
; 1.822 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 2.088      ;
; 1.822 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 2.088      ;
; 1.896 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 2.162      ;
; 1.896 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 2.162      ;
; 1.896 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 2.162      ;
; 2.019 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 2.285      ;
; 2.019 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 2.285      ;
; 2.019 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.080      ; 2.285      ;
+-------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                             ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; 0.617 ; divider:CLK1|temp      ; divider:CLK1|temp      ; divider:CLK1|temp ; CLOCK_50    ; 0.000        ; 2.951      ; 4.016      ;
; 0.619 ; divider:CLK1|count[21] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.094      ; 0.899      ;
; 0.635 ; divider:CLK1|count[13] ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.898      ;
; 0.635 ; divider:CLK1|count[3]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.898      ;
; 0.636 ; divider:CLK1|count[31] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.899      ;
; 0.636 ; divider:CLK1|count[29] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.899      ;
; 0.636 ; divider:CLK1|count[27] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.899      ;
; 0.636 ; divider:CLK1|count[11] ; divider:CLK1|count[11] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.899      ;
; 0.636 ; divider:CLK1|count[5]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.899      ;
; 0.637 ; divider:CLK1|count[1]  ; divider:CLK1|count[1]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.900      ;
; 0.638 ; divider:CLK1|count[22] ; divider:CLK1|count[22] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.901      ;
; 0.638 ; divider:CLK1|count[9]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.901      ;
; 0.638 ; divider:CLK1|count[6]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.901      ;
; 0.639 ; divider:CLK1|count[25] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.902      ;
; 0.639 ; divider:CLK1|count[23] ; divider:CLK1|count[23] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.902      ;
; 0.640 ; divider:CLK1|count[16] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.903      ;
; 0.640 ; divider:CLK1|count[14] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.903      ;
; 0.640 ; divider:CLK1|count[2]  ; divider:CLK1|count[2]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.903      ;
; 0.641 ; divider:CLK1|count[30] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.904      ;
; 0.641 ; divider:CLK1|count[28] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.904      ;
; 0.641 ; divider:CLK1|count[12] ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.904      ;
; 0.641 ; divider:CLK1|count[8]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.904      ;
; 0.641 ; divider:CLK1|count[4]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.904      ;
; 0.642 ; divider:CLK1|count[26] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.905      ;
; 0.642 ; divider:CLK1|count[24] ; divider:CLK1|count[24] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.905      ;
; 0.662 ; divider:CLK1|count[0]  ; divider:CLK1|count[0]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 0.925      ;
; 0.790 ; divider:CLK1|count[16] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.506      ; 1.482      ;
; 0.923 ; divider:CLK1|count[14] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.499      ; 1.608      ;
; 0.953 ; divider:CLK1|count[13] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.216      ;
; 0.953 ; divider:CLK1|count[3]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.216      ;
; 0.954 ; divider:CLK1|count[5]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.217      ;
; 0.954 ; divider:CLK1|count[1]  ; divider:CLK1|count[2]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.217      ;
; 0.954 ; divider:CLK1|count[29] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.217      ;
; 0.954 ; divider:CLK1|count[27] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.217      ;
; 0.954 ; divider:CLK1|count[11] ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.217      ;
; 0.956 ; divider:CLK1|count[25] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.219      ;
; 0.956 ; divider:CLK1|count[23] ; divider:CLK1|count[24] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.219      ;
; 0.965 ; divider:CLK1|count[22] ; divider:CLK1|count[23] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.228      ;
; 0.966 ; divider:CLK1|count[0]  ; divider:CLK1|count[1]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.229      ;
; 0.967 ; divider:CLK1|count[2]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.230      ;
; 0.968 ; divider:CLK1|count[12] ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.231      ;
; 0.968 ; divider:CLK1|count[30] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.231      ;
; 0.968 ; divider:CLK1|count[28] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.231      ;
; 0.968 ; divider:CLK1|count[4]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.231      ;
; 0.968 ; divider:CLK1|count[8]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.231      ;
; 0.969 ; divider:CLK1|count[26] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.232      ;
; 0.969 ; divider:CLK1|count[24] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.232      ;
; 0.970 ; divider:CLK1|count[6]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.233      ;
; 0.970 ; divider:CLK1|count[22] ; divider:CLK1|count[24] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.233      ;
; 0.971 ; divider:CLK1|count[0]  ; divider:CLK1|count[2]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.234      ;
; 0.972 ; divider:CLK1|count[2]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.235      ;
; 0.973 ; divider:CLK1|count[12] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.236      ;
; 0.973 ; divider:CLK1|count[4]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.236      ;
; 0.973 ; divider:CLK1|count[28] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.236      ;
; 0.974 ; divider:CLK1|count[26] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.237      ;
; 0.974 ; divider:CLK1|count[24] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.237      ;
; 0.979 ; divider:CLK1|count[14] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.070      ; 1.235      ;
; 1.030 ; divider:CLK1|count[13] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.499      ; 1.715      ;
; 1.050 ; divider:CLK1|count[12] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.499      ; 1.735      ;
; 1.074 ; divider:CLK1|count[3]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.337      ;
; 1.075 ; divider:CLK1|count[1]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.338      ;
; 1.075 ; divider:CLK1|count[11] ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.338      ;
; 1.075 ; divider:CLK1|count[29] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.338      ;
; 1.075 ; divider:CLK1|count[27] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.338      ;
; 1.076 ; divider:CLK1|count[9]  ; divider:CLK1|count[11] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.339      ;
; 1.077 ; divider:CLK1|count[25] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.340      ;
; 1.077 ; divider:CLK1|count[23] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.340      ;
; 1.079 ; divider:CLK1|count[3]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.342      ;
; 1.080 ; divider:CLK1|count[5]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.343      ;
; 1.080 ; divider:CLK1|count[1]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.343      ;
; 1.080 ; divider:CLK1|count[11] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.343      ;
; 1.080 ; divider:CLK1|count[27] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.343      ;
; 1.081 ; divider:CLK1|count[9]  ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.344      ;
; 1.082 ; divider:CLK1|count[25] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.345      ;
; 1.082 ; divider:CLK1|count[23] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.345      ;
; 1.086 ; divider:CLK1|count[13] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.070      ; 1.342      ;
; 1.091 ; divider:CLK1|count[6]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.354      ;
; 1.091 ; divider:CLK1|count[22] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.354      ;
; 1.092 ; divider:CLK1|count[0]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.355      ;
; 1.093 ; divider:CLK1|count[2]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.356      ;
; 1.094 ; divider:CLK1|count[28] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.357      ;
; 1.094 ; divider:CLK1|count[8]  ; divider:CLK1|count[11] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.357      ;
; 1.095 ; divider:CLK1|count[26] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.358      ;
; 1.095 ; divider:CLK1|count[24] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.358      ;
; 1.096 ; divider:CLK1|count[22] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.359      ;
; 1.097 ; divider:CLK1|count[0]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.360      ;
; 1.098 ; divider:CLK1|count[2]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.361      ;
; 1.099 ; divider:CLK1|count[4]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.362      ;
; 1.099 ; divider:CLK1|count[8]  ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.362      ;
; 1.100 ; divider:CLK1|count[26] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.363      ;
; 1.100 ; divider:CLK1|count[24] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.363      ;
; 1.106 ; divider:CLK1|count[12] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.070      ; 1.362      ;
; 1.123 ; divider:CLK1|count[20] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.092      ; 1.401      ;
; 1.157 ; divider:CLK1|count[11] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.499      ; 1.842      ;
; 1.177 ; divider:CLK1|count[16] ; divider:CLK1|count[20] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.508      ; 1.871      ;
; 1.201 ; divider:CLK1|count[5]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.464      ;
; 1.201 ; divider:CLK1|count[1]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.464      ;
; 1.201 ; divider:CLK1|count[27] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.464      ;
; 1.202 ; divider:CLK1|count[9]  ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.465      ;
; 1.203 ; divider:CLK1|count[25] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.077      ; 1.466      ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                             ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[16]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[17]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[18]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[19]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[20]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[21]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[22]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[23]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[24]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[25]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[26]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[27]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[28]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[29]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[30]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[31]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|temp              ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[0]          ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[11]         ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[12]         ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[13]         ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[14]         ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[1]          ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[2]          ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[3]          ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[4]          ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[5]          ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[6]          ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[8]          ;
; 0.182  ; 0.370        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[9]          ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[10]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[15]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[16]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[22]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[23]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[24]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[25]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[26]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[27]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[28]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[29]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[30]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[31]         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[7]          ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|temp              ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[17]         ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[18]         ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[19]         ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[20]         ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[21]         ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[0]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[11]|clk             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[12]|clk             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[13]|clk             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[14]|clk             ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[1]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[2]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[3]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[4]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[5]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[6]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[8]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[9]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[10]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[15]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[16]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[22]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[23]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[24]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[25]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[26]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[27]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[28]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[29]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[30]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[31]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[7]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|temp|clk                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[17]|clk             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[18]|clk             ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divider:CLK1|temp'                                                              ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[3] ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[0] ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[1] ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[2] ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[3] ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[0]    ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[1]    ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[2]    ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[3]    ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[0]    ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[1]    ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[2]    ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[3]    ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[0] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[1] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[2] ;
; 0.315  ; 0.535        ; 0.220          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[3] ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|inclk[0]     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|outclk       ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[0]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[1]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[2]|clk            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[3]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[0]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[1]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[2]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; CLK1|temp|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; CLK1|temp|q                    ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|inclk[0]     ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|outclk       ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[0]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[1]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[2]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[3]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[0]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[1]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[2]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[3]|clk            ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; SW[*]     ; divider:CLK1|temp ; 2.455 ; 2.848 ; Rise       ; divider:CLK1|temp ;
;  SW[0]    ; divider:CLK1|temp ; 2.455 ; 2.848 ; Rise       ; divider:CLK1|temp ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; SW[*]     ; divider:CLK1|temp ; -0.372 ; -0.749 ; Rise       ; divider:CLK1|temp ;
;  SW[0]    ; divider:CLK1|temp ; -0.372 ; -0.749 ; Rise       ; divider:CLK1|temp ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; HEX0[*]   ; divider:CLK1|temp ; 14.160 ; 14.012 ; Rise       ; divider:CLK1|temp ;
;  HEX0[0]  ; divider:CLK1|temp ; 14.107 ; 13.956 ; Rise       ; divider:CLK1|temp ;
;  HEX0[1]  ; divider:CLK1|temp ; 12.732 ; 12.816 ; Rise       ; divider:CLK1|temp ;
;  HEX0[2]  ; divider:CLK1|temp ; 14.160 ; 14.012 ; Rise       ; divider:CLK1|temp ;
;  HEX0[3]  ; divider:CLK1|temp ; 9.524  ; 9.511  ; Rise       ; divider:CLK1|temp ;
;  HEX0[4]  ; divider:CLK1|temp ; 10.014 ; 10.033 ; Rise       ; divider:CLK1|temp ;
;  HEX0[5]  ; divider:CLK1|temp ; 12.925 ; 12.942 ; Rise       ; divider:CLK1|temp ;
;  HEX0[6]  ; divider:CLK1|temp ; 11.768 ; 11.828 ; Rise       ; divider:CLK1|temp ;
; HEX1[*]   ; divider:CLK1|temp ; 11.375 ; 11.451 ; Rise       ; divider:CLK1|temp ;
;  HEX1[0]  ; divider:CLK1|temp ; 9.465  ; 9.395  ; Rise       ; divider:CLK1|temp ;
;  HEX1[1]  ; divider:CLK1|temp ; 9.607  ; 9.522  ; Rise       ; divider:CLK1|temp ;
;  HEX1[2]  ; divider:CLK1|temp ; 9.856  ; 9.752  ; Rise       ; divider:CLK1|temp ;
;  HEX1[3]  ; divider:CLK1|temp ; 9.529  ; 9.492  ; Rise       ; divider:CLK1|temp ;
;  HEX1[4]  ; divider:CLK1|temp ; 10.182 ; 10.187 ; Rise       ; divider:CLK1|temp ;
;  HEX1[5]  ; divider:CLK1|temp ; 11.375 ; 11.451 ; Rise       ; divider:CLK1|temp ;
;  HEX1[6]  ; divider:CLK1|temp ; 10.811 ; 10.823 ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ; 5.016  ;        ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ;        ; 5.116  ; Fall       ; divider:CLK1|temp ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; HEX0[*]   ; divider:CLK1|temp ; 8.485  ; 8.423  ; Rise       ; divider:CLK1|temp ;
;  HEX0[0]  ; divider:CLK1|temp ; 12.891 ; 12.717 ; Rise       ; divider:CLK1|temp ;
;  HEX0[1]  ; divider:CLK1|temp ; 11.594 ; 11.692 ; Rise       ; divider:CLK1|temp ;
;  HEX0[2]  ; divider:CLK1|temp ; 12.903 ; 12.854 ; Rise       ; divider:CLK1|temp ;
;  HEX0[3]  ; divider:CLK1|temp ; 8.485  ; 8.423  ; Rise       ; divider:CLK1|temp ;
;  HEX0[4]  ; divider:CLK1|temp ; 9.056  ; 8.922  ; Rise       ; divider:CLK1|temp ;
;  HEX0[5]  ; divider:CLK1|temp ; 11.770 ; 11.772 ; Rise       ; divider:CLK1|temp ;
;  HEX0[6]  ; divider:CLK1|temp ; 10.589 ; 10.686 ; Rise       ; divider:CLK1|temp ;
; HEX1[*]   ; divider:CLK1|temp ; 8.380  ; 8.313  ; Rise       ; divider:CLK1|temp ;
;  HEX1[0]  ; divider:CLK1|temp ; 8.380  ; 8.313  ; Rise       ; divider:CLK1|temp ;
;  HEX1[1]  ; divider:CLK1|temp ; 8.518  ; 8.461  ; Rise       ; divider:CLK1|temp ;
;  HEX1[2]  ; divider:CLK1|temp ; 8.748  ; 8.680  ; Rise       ; divider:CLK1|temp ;
;  HEX1[3]  ; divider:CLK1|temp ; 8.473  ; 8.409  ; Rise       ; divider:CLK1|temp ;
;  HEX1[4]  ; divider:CLK1|temp ; 9.214  ; 9.057  ; Rise       ; divider:CLK1|temp ;
;  HEX1[5]  ; divider:CLK1|temp ; 10.324 ; 10.346 ; Rise       ; divider:CLK1|temp ;
;  HEX1[6]  ; divider:CLK1|temp ; 9.762  ; 9.747  ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ; 4.840  ;        ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ;        ; 4.936  ; Fall       ; divider:CLK1|temp ;
+-----------+-------------------+--------+--------+------------+-------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                 ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 161.13 MHz ; 161.13 MHz      ; CLOCK_50          ;                                                ;
; 443.66 MHz ; 437.64 MHz      ; divider:CLK1|temp ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLOCK_50          ; -5.206 ; -70.865       ;
; divider:CLK1|temp ; -1.254 ; -8.046        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; divider:CLK1|temp ; 0.353 ; 0.000         ;
; CLOCK_50          ; 0.566 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLOCK_50          ; -3.000 ; -45.405             ;
; divider:CLK1|temp ; -1.285 ; -10.280             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                         ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.206 ; divider:CLK1|count[7]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.139      ;
; -5.188 ; divider:CLK1|count[0]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 6.117      ;
; -5.115 ; divider:CLK1|count[1]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 6.044      ;
; -5.093 ; divider:CLK1|count[10] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.026      ;
; -5.073 ; divider:CLK1|count[2]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 6.002      ;
; -4.996 ; divider:CLK1|count[3]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.925      ;
; -4.957 ; divider:CLK1|count[4]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.886      ;
; -4.881 ; divider:CLK1|count[5]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.810      ;
; -4.837 ; divider:CLK1|count[6]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.766      ;
; -4.726 ; divider:CLK1|count[8]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.655      ;
; -4.653 ; divider:CLK1|count[9]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.582      ;
; -4.624 ; divider:CLK1|count[17] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.462     ; 5.161      ;
; -4.603 ; divider:CLK1|count[15] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 5.536      ;
; -4.576 ; divider:CLK1|count[7]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 5.507      ;
; -4.576 ; divider:CLK1|count[7]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 5.507      ;
; -4.575 ; divider:CLK1|count[7]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 5.506      ;
; -4.558 ; divider:CLK1|count[0]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.485      ;
; -4.558 ; divider:CLK1|count[0]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.485      ;
; -4.557 ; divider:CLK1|count[0]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.484      ;
; -4.526 ; divider:CLK1|count[11] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.455      ;
; -4.497 ; divider:CLK1|count[1]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.424      ;
; -4.497 ; divider:CLK1|count[1]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.424      ;
; -4.496 ; divider:CLK1|count[1]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.423      ;
; -4.493 ; divider:CLK1|count[12] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.422      ;
; -4.478 ; divider:CLK1|count[19] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.462     ; 5.015      ;
; -4.463 ; divider:CLK1|count[10] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 5.394      ;
; -4.463 ; divider:CLK1|count[10] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 5.394      ;
; -4.462 ; divider:CLK1|count[10] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 5.393      ;
; -4.443 ; divider:CLK1|count[2]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.370      ;
; -4.443 ; divider:CLK1|count[2]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.370      ;
; -4.442 ; divider:CLK1|count[2]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.369      ;
; -4.439 ; divider:CLK1|count[18] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.462     ; 4.976      ;
; -4.409 ; divider:CLK1|count[13] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.338      ;
; -4.378 ; divider:CLK1|count[3]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.305      ;
; -4.378 ; divider:CLK1|count[3]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.305      ;
; -4.377 ; divider:CLK1|count[14] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 5.306      ;
; -4.377 ; divider:CLK1|count[3]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.304      ;
; -4.327 ; divider:CLK1|count[4]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.254      ;
; -4.327 ; divider:CLK1|count[4]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.254      ;
; -4.326 ; divider:CLK1|count[4]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.253      ;
; -4.294 ; divider:CLK1|count[20] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.462     ; 4.831      ;
; -4.251 ; divider:CLK1|count[5]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.178      ;
; -4.251 ; divider:CLK1|count[5]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.178      ;
; -4.250 ; divider:CLK1|count[5]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.177      ;
; -4.230 ; divider:CLK1|count[21] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.460     ; 4.769      ;
; -4.207 ; divider:CLK1|count[6]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.134      ;
; -4.207 ; divider:CLK1|count[6]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.134      ;
; -4.206 ; divider:CLK1|count[6]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.133      ;
; -4.196 ; divider:CLK1|count[7]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 5.507      ;
; -4.196 ; divider:CLK1|count[7]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 5.507      ;
; -4.195 ; divider:CLK1|count[7]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 5.506      ;
; -4.195 ; divider:CLK1|count[7]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 5.506      ;
; -4.178 ; divider:CLK1|count[0]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.485      ;
; -4.178 ; divider:CLK1|count[0]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.485      ;
; -4.177 ; divider:CLK1|count[0]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.484      ;
; -4.177 ; divider:CLK1|count[0]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.484      ;
; -4.118 ; divider:CLK1|count[1]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.425      ;
; -4.117 ; divider:CLK1|count[1]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.424      ;
; -4.117 ; divider:CLK1|count[1]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.424      ;
; -4.116 ; divider:CLK1|count[1]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.423      ;
; -4.096 ; divider:CLK1|count[8]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.023      ;
; -4.096 ; divider:CLK1|count[8]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.023      ;
; -4.095 ; divider:CLK1|count[8]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 5.022      ;
; -4.083 ; divider:CLK1|count[10] ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 5.394      ;
; -4.083 ; divider:CLK1|count[10] ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 5.394      ;
; -4.082 ; divider:CLK1|count[10] ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 5.393      ;
; -4.082 ; divider:CLK1|count[10] ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 5.393      ;
; -4.069 ; divider:CLK1|count[16] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 5.004      ;
; -4.063 ; divider:CLK1|count[2]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.370      ;
; -4.063 ; divider:CLK1|count[2]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.370      ;
; -4.062 ; divider:CLK1|count[2]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.369      ;
; -4.062 ; divider:CLK1|count[2]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.369      ;
; -4.060 ; divider:CLK1|count[17] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.595      ;
; -4.060 ; divider:CLK1|count[17] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.595      ;
; -4.059 ; divider:CLK1|count[17] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.594      ;
; -4.039 ; divider:CLK1|count[15] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.970      ;
; -4.039 ; divider:CLK1|count[15] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.970      ;
; -4.038 ; divider:CLK1|count[15] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.969      ;
; -4.023 ; divider:CLK1|count[9]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.950      ;
; -4.023 ; divider:CLK1|count[9]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.950      ;
; -4.022 ; divider:CLK1|count[9]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.949      ;
; -3.999 ; divider:CLK1|count[3]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.306      ;
; -3.998 ; divider:CLK1|count[3]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.305      ;
; -3.998 ; divider:CLK1|count[3]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.305      ;
; -3.997 ; divider:CLK1|count[3]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.304      ;
; -3.947 ; divider:CLK1|count[4]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.254      ;
; -3.947 ; divider:CLK1|count[4]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.254      ;
; -3.946 ; divider:CLK1|count[4]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.253      ;
; -3.946 ; divider:CLK1|count[4]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.253      ;
; -3.914 ; divider:CLK1|count[19] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.449      ;
; -3.914 ; divider:CLK1|count[19] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.449      ;
; -3.913 ; divider:CLK1|count[19] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.448      ;
; -3.896 ; divider:CLK1|count[11] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.823      ;
; -3.896 ; divider:CLK1|count[11] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.823      ;
; -3.895 ; divider:CLK1|count[11] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.822      ;
; -3.875 ; divider:CLK1|count[18] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.410      ;
; -3.875 ; divider:CLK1|count[18] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.410      ;
; -3.874 ; divider:CLK1|count[18] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 4.409      ;
; -3.871 ; divider:CLK1|count[5]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.178      ;
; -3.871 ; divider:CLK1|count[5]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 5.178      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divider:CLK1|temp'                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.254 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 2.181      ;
; -1.254 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 2.181      ;
; -1.254 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 2.181      ;
; -1.232 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 2.158      ;
; -1.232 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 2.158      ;
; -1.232 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 2.158      ;
; -1.141 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 2.068      ;
; -1.141 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 2.068      ;
; -1.141 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 2.068      ;
; -1.129 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 2.055      ;
; -1.129 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 2.055      ;
; -1.129 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 2.055      ;
; -1.094 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 2.020      ;
; -1.094 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 2.020      ;
; -1.094 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 2.020      ;
; -1.086 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 2.013      ;
; -1.086 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 2.013      ;
; -1.086 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 2.013      ;
; -1.006 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.932      ;
; -1.006 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.932      ;
; -1.006 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.932      ;
; -0.971 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.897      ;
; -0.971 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.897      ;
; -0.971 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.897      ;
; -0.951 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 1.878      ;
; -0.951 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 1.878      ;
; -0.951 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 1.878      ;
; -0.951 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.877      ;
; -0.951 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.877      ;
; -0.951 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.877      ;
; -0.948 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.874      ;
; -0.948 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.874      ;
; -0.948 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.874      ;
; -0.897 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 1.824      ;
; -0.816 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.742      ;
; -0.816 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.742      ;
; -0.816 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 1.742      ;
; -0.784 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 1.711      ;
; -0.278 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 1.205      ;
; 0.041  ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.072     ; 0.886      ;
; 0.243  ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[0]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.073     ; 0.683      ;
+--------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divider:CLK1|temp'                                                                                                           ;
+-------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.353 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[0]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 0.608      ;
; 0.405 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 0.649      ;
; 0.432 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 0.676      ;
; 0.569 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 0.814      ;
; 0.610 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 0.854      ;
; 0.612 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 0.856      ;
; 0.640 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 0.884      ;
; 0.642 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 0.886      ;
; 0.850 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.095      ;
; 0.897 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.141      ;
; 0.899 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.143      ;
; 0.900 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.144      ;
; 0.900 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.144      ;
; 0.910 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.154      ;
; 0.911 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.155      ;
; 0.928 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.172      ;
; 0.929 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.173      ;
; 0.996 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.240      ;
; 1.009 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.253      ;
; 1.010 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.254      ;
; 1.028 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.272      ;
; 1.257 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.502      ;
; 1.338 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.582      ;
; 1.369 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.614      ;
; 1.440 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.684      ;
; 1.458 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.702      ;
; 1.458 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.702      ;
; 1.495 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.739      ;
; 1.495 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.073      ; 1.739      ;
; 1.548 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.793      ;
; 1.548 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.793      ;
; 1.548 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.793      ;
; 1.662 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.907      ;
; 1.662 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.907      ;
; 1.662 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.907      ;
; 1.725 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.970      ;
; 1.725 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.970      ;
; 1.725 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 1.970      ;
; 1.837 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 2.082      ;
; 1.837 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 2.082      ;
; 1.837 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.074      ; 2.082      ;
+-------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                              ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; 0.566 ; divider:CLK1|count[21] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.084      ; 0.821      ;
; 0.581 ; divider:CLK1|count[13] ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.820      ;
; 0.581 ; divider:CLK1|count[3]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.820      ;
; 0.582 ; divider:CLK1|count[31] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.821      ;
; 0.582 ; divider:CLK1|count[29] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.821      ;
; 0.582 ; divider:CLK1|count[27] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.821      ;
; 0.582 ; divider:CLK1|count[11] ; divider:CLK1|count[11] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.821      ;
; 0.582 ; divider:CLK1|count[5]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.821      ;
; 0.583 ; divider:CLK1|count[22] ; divider:CLK1|count[22] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.822      ;
; 0.583 ; divider:CLK1|count[6]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.822      ;
; 0.584 ; divider:CLK1|count[1]  ; divider:CLK1|count[1]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.823      ;
; 0.585 ; divider:CLK1|count[9]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.824      ;
; 0.586 ; divider:CLK1|count[25] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.825      ;
; 0.586 ; divider:CLK1|count[23] ; divider:CLK1|count[23] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.825      ;
; 0.586 ; divider:CLK1|count[16] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.825      ;
; 0.586 ; divider:CLK1|count[14] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.825      ;
; 0.586 ; divider:CLK1|count[2]  ; divider:CLK1|count[2]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.825      ;
; 0.587 ; divider:CLK1|count[30] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.826      ;
; 0.587 ; divider:CLK1|count[28] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.826      ;
; 0.587 ; divider:CLK1|count[12] ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.826      ;
; 0.587 ; divider:CLK1|count[4]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.826      ;
; 0.588 ; divider:CLK1|count[26] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.827      ;
; 0.588 ; divider:CLK1|count[24] ; divider:CLK1|count[24] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.827      ;
; 0.588 ; divider:CLK1|count[8]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.827      ;
; 0.607 ; divider:CLK1|count[0]  ; divider:CLK1|count[0]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 0.846      ;
; 0.650 ; divider:CLK1|temp      ; divider:CLK1|temp      ; divider:CLK1|temp ; CLOCK_50    ; 0.000        ; 2.664      ; 3.728      ;
; 0.698 ; divider:CLK1|count[16] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.464      ; 1.333      ;
; 0.814 ; divider:CLK1|count[14] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.458      ; 1.443      ;
; 0.867 ; divider:CLK1|count[13] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.106      ;
; 0.867 ; divider:CLK1|count[3]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.106      ;
; 0.868 ; divider:CLK1|count[5]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.107      ;
; 0.868 ; divider:CLK1|count[29] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.107      ;
; 0.868 ; divider:CLK1|count[27] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.107      ;
; 0.868 ; divider:CLK1|count[11] ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.107      ;
; 0.871 ; divider:CLK1|count[1]  ; divider:CLK1|count[2]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.110      ;
; 0.871 ; divider:CLK1|count[22] ; divider:CLK1|count[23] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.110      ;
; 0.873 ; divider:CLK1|count[25] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.112      ;
; 0.873 ; divider:CLK1|count[23] ; divider:CLK1|count[24] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.112      ;
; 0.874 ; divider:CLK1|count[2]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.113      ;
; 0.874 ; divider:CLK1|count[0]  ; divider:CLK1|count[1]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.113      ;
; 0.875 ; divider:CLK1|count[12] ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.114      ;
; 0.875 ; divider:CLK1|count[30] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.114      ;
; 0.875 ; divider:CLK1|count[28] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.114      ;
; 0.875 ; divider:CLK1|count[4]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.114      ;
; 0.876 ; divider:CLK1|count[26] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.115      ;
; 0.876 ; divider:CLK1|count[8]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.115      ;
; 0.876 ; divider:CLK1|count[24] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.115      ;
; 0.882 ; divider:CLK1|count[6]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.121      ;
; 0.882 ; divider:CLK1|count[22] ; divider:CLK1|count[24] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.121      ;
; 0.885 ; divider:CLK1|count[2]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.124      ;
; 0.885 ; divider:CLK1|count[0]  ; divider:CLK1|count[2]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.124      ;
; 0.886 ; divider:CLK1|count[12] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.125      ;
; 0.886 ; divider:CLK1|count[4]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.125      ;
; 0.886 ; divider:CLK1|count[28] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.125      ;
; 0.887 ; divider:CLK1|count[26] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.126      ;
; 0.887 ; divider:CLK1|count[24] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.126      ;
; 0.891 ; divider:CLK1|count[14] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.062      ; 1.124      ;
; 0.906 ; divider:CLK1|count[13] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.458      ; 1.535      ;
; 0.925 ; divider:CLK1|count[12] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.458      ; 1.554      ;
; 0.966 ; divider:CLK1|count[3]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.205      ;
; 0.967 ; divider:CLK1|count[11] ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.206      ;
; 0.967 ; divider:CLK1|count[29] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.206      ;
; 0.967 ; divider:CLK1|count[27] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.206      ;
; 0.970 ; divider:CLK1|count[1]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.209      ;
; 0.971 ; divider:CLK1|count[9]  ; divider:CLK1|count[11] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.210      ;
; 0.972 ; divider:CLK1|count[25] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.211      ;
; 0.972 ; divider:CLK1|count[23] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.211      ;
; 0.977 ; divider:CLK1|count[3]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.216      ;
; 0.978 ; divider:CLK1|count[5]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.217      ;
; 0.978 ; divider:CLK1|count[11] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.217      ;
; 0.978 ; divider:CLK1|count[27] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.217      ;
; 0.981 ; divider:CLK1|count[6]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.220      ;
; 0.981 ; divider:CLK1|count[1]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.220      ;
; 0.981 ; divider:CLK1|count[22] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.220      ;
; 0.982 ; divider:CLK1|count[9]  ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.221      ;
; 0.983 ; divider:CLK1|count[25] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.222      ;
; 0.983 ; divider:CLK1|count[23] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.222      ;
; 0.983 ; divider:CLK1|count[13] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.062      ; 1.216      ;
; 0.984 ; divider:CLK1|count[2]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.223      ;
; 0.984 ; divider:CLK1|count[0]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.223      ;
; 0.985 ; divider:CLK1|count[28] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.224      ;
; 0.986 ; divider:CLK1|count[26] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.225      ;
; 0.986 ; divider:CLK1|count[8]  ; divider:CLK1|count[11] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.225      ;
; 0.986 ; divider:CLK1|count[24] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.225      ;
; 0.992 ; divider:CLK1|count[22] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.231      ;
; 0.995 ; divider:CLK1|count[2]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.234      ;
; 0.995 ; divider:CLK1|count[0]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.234      ;
; 0.996 ; divider:CLK1|count[4]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.235      ;
; 0.997 ; divider:CLK1|count[26] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.236      ;
; 0.997 ; divider:CLK1|count[8]  ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.236      ;
; 0.997 ; divider:CLK1|count[24] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.236      ;
; 1.002 ; divider:CLK1|count[12] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.062      ; 1.235      ;
; 1.014 ; divider:CLK1|count[20] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.082      ; 1.267      ;
; 1.017 ; divider:CLK1|count[11] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.458      ; 1.646      ;
; 1.047 ; divider:CLK1|count[16] ; divider:CLK1|count[20] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.466      ; 1.684      ;
; 1.077 ; divider:CLK1|count[5]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.316      ;
; 1.077 ; divider:CLK1|count[27] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.316      ;
; 1.080 ; divider:CLK1|count[1]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.319      ;
; 1.081 ; divider:CLK1|count[9]  ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.320      ;
; 1.082 ; divider:CLK1|count[25] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.068      ; 1.321      ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                              ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[10]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[11]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[12]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[13]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[14]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[15]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[16]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[17]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[18]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[19]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[20]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[21]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[22]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[23]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[24]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[25]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[26]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[27]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[28]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[29]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[30]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[31]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|temp              ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[0]          ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[11]         ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[12]         ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[13]         ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[14]         ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[1]          ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[2]          ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[3]          ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[4]          ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[5]          ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[6]          ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[8]          ;
; 0.190  ; 0.376        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[9]          ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[10]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[15]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[16]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[22]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[23]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[24]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[25]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[26]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[27]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[28]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[29]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[30]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[31]         ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[7]          ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|temp              ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[17]         ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[18]         ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[19]         ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[20]         ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[21]         ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[0]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[11]|clk             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[12]|clk             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[13]|clk             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[14]|clk             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[1]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[2]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[3]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[4]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[5]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[6]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[8]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[9]|clk              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[10]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[15]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[16]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[22]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[23]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[24]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[25]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[26]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[27]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[28]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[29]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[30]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[31]|clk             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[7]|clk              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|temp|clk                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[17]|clk             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[18]|clk             ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divider:CLK1|temp'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[3] ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[0]    ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[1]    ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[2]    ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[3]    ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[0] ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[1] ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[2] ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[3] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[0]    ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[1]    ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[2]    ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[3]    ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[0] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[1] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[2] ;
; 0.348  ; 0.534        ; 0.186          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[3] ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|inclk[0]     ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|outclk       ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[0]|clk            ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[1]|clk            ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[2]|clk            ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[3]|clk            ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[0]|clk            ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[1]|clk            ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[2]|clk            ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; CLK1|temp|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; CLK1|temp|q                    ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[0]|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[1]|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[2]|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[3]|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[0]|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[1]|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[2]|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[3]|clk            ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|inclk[0]     ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|outclk       ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; SW[*]     ; divider:CLK1|temp ; 2.203 ; 2.434 ; Rise       ; divider:CLK1|temp ;
;  SW[0]    ; divider:CLK1|temp ; 2.203 ; 2.434 ; Rise       ; divider:CLK1|temp ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; SW[*]     ; divider:CLK1|temp ; -0.290 ; -0.525 ; Rise       ; divider:CLK1|temp ;
;  SW[0]    ; divider:CLK1|temp ; -0.290 ; -0.525 ; Rise       ; divider:CLK1|temp ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; HEX0[*]   ; divider:CLK1|temp ; 12.961 ; 12.653 ; Rise       ; divider:CLK1|temp ;
;  HEX0[0]  ; divider:CLK1|temp ; 12.961 ; 12.558 ; Rise       ; divider:CLK1|temp ;
;  HEX0[1]  ; divider:CLK1|temp ; 11.517 ; 11.488 ; Rise       ; divider:CLK1|temp ;
;  HEX0[2]  ; divider:CLK1|temp ; 12.943 ; 12.653 ; Rise       ; divider:CLK1|temp ;
;  HEX0[3]  ; divider:CLK1|temp ; 8.631  ; 8.537  ; Rise       ; divider:CLK1|temp ;
;  HEX0[4]  ; divider:CLK1|temp ; 9.095  ; 9.010  ; Rise       ; divider:CLK1|temp ;
;  HEX0[5]  ; divider:CLK1|temp ; 11.737 ; 11.575 ; Rise       ; divider:CLK1|temp ;
;  HEX0[6]  ; divider:CLK1|temp ; 10.608 ; 10.782 ; Rise       ; divider:CLK1|temp ;
; HEX1[*]   ; divider:CLK1|temp ; 10.283 ; 10.227 ; Rise       ; divider:CLK1|temp ;
;  HEX1[0]  ; divider:CLK1|temp ; 8.521  ; 8.475  ; Rise       ; divider:CLK1|temp ;
;  HEX1[1]  ; divider:CLK1|temp ; 8.676  ; 8.605  ; Rise       ; divider:CLK1|temp ;
;  HEX1[2]  ; divider:CLK1|temp ; 8.906  ; 8.808  ; Rise       ; divider:CLK1|temp ;
;  HEX1[3]  ; divider:CLK1|temp ; 8.637  ; 8.538  ; Rise       ; divider:CLK1|temp ;
;  HEX1[4]  ; divider:CLK1|temp ; 9.272  ; 9.154  ; Rise       ; divider:CLK1|temp ;
;  HEX1[5]  ; divider:CLK1|temp ; 10.283 ; 10.227 ; Rise       ; divider:CLK1|temp ;
;  HEX1[6]  ; divider:CLK1|temp ; 9.699  ; 9.713  ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ; 4.561  ;        ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ;        ; 4.546  ; Fall       ; divider:CLK1|temp ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; HEX0[*]   ; divider:CLK1|temp ; 7.667  ; 7.562  ; Rise       ; divider:CLK1|temp ;
;  HEX0[0]  ; divider:CLK1|temp ; 11.827 ; 11.427 ; Rise       ; divider:CLK1|temp ;
;  HEX0[1]  ; divider:CLK1|temp ; 10.492 ; 10.427 ; Rise       ; divider:CLK1|temp ;
;  HEX0[2]  ; divider:CLK1|temp ; 11.806 ; 11.552 ; Rise       ; divider:CLK1|temp ;
;  HEX0[3]  ; divider:CLK1|temp ; 7.667  ; 7.562  ; Rise       ; divider:CLK1|temp ;
;  HEX0[4]  ; divider:CLK1|temp ; 8.177  ; 8.013  ; Rise       ; divider:CLK1|temp ;
;  HEX0[5]  ; divider:CLK1|temp ; 10.650 ; 10.537 ; Rise       ; divider:CLK1|temp ;
;  HEX0[6]  ; divider:CLK1|temp ; 9.543  ; 9.718  ; Rise       ; divider:CLK1|temp ;
; HEX1[*]   ; divider:CLK1|temp ; 7.550  ; 7.473  ; Rise       ; divider:CLK1|temp ;
;  HEX1[0]  ; divider:CLK1|temp ; 7.550  ; 7.473  ; Rise       ; divider:CLK1|temp ;
;  HEX1[1]  ; divider:CLK1|temp ; 7.704  ; 7.600  ; Rise       ; divider:CLK1|temp ;
;  HEX1[2]  ; divider:CLK1|temp ; 7.918  ; 7.798  ; Rise       ; divider:CLK1|temp ;
;  HEX1[3]  ; divider:CLK1|temp ; 7.662  ; 7.553  ; Rise       ; divider:CLK1|temp ;
;  HEX1[4]  ; divider:CLK1|temp ; 8.342  ; 8.141  ; Rise       ; divider:CLK1|temp ;
;  HEX1[5]  ; divider:CLK1|temp ; 9.290  ; 9.236  ; Rise       ; divider:CLK1|temp ;
;  HEX1[6]  ; divider:CLK1|temp ; 8.707  ; 8.752  ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ; 4.386  ;        ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ;        ; 4.370  ; Fall       ; divider:CLK1|temp ;
+-----------+-------------------+--------+--------+------------+-------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLOCK_50          ; -2.364 ; -25.802       ;
; divider:CLK1|temp ; -0.178 ; -0.906        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; divider:CLK1|temp ; 0.181 ; 0.000         ;
; CLOCK_50          ; 0.215 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLOCK_50          ; -3.000 ; -45.774             ;
; divider:CLK1|temp ; -1.000 ; -8.000              ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                         ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.364 ; divider:CLK1|count[7]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.316      ;
; -2.298 ; divider:CLK1|count[1]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 3.244      ;
; -2.284 ; divider:CLK1|count[0]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 3.230      ;
; -2.228 ; divider:CLK1|count[3]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 3.174      ;
; -2.217 ; divider:CLK1|count[2]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 3.163      ;
; -2.171 ; divider:CLK1|count[10] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 3.123      ;
; -2.159 ; divider:CLK1|count[5]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 3.105      ;
; -2.150 ; divider:CLK1|count[4]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 3.096      ;
; -2.082 ; divider:CLK1|count[6]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 3.028      ;
; -2.055 ; divider:CLK1|count[7]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 3.005      ;
; -2.053 ; divider:CLK1|count[7]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 3.003      ;
; -2.053 ; divider:CLK1|count[7]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 3.003      ;
; -2.027 ; divider:CLK1|count[9]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.973      ;
; -2.014 ; divider:CLK1|count[8]  ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.960      ;
; -2.009 ; divider:CLK1|count[15] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.961      ;
; -1.989 ; divider:CLK1|count[1]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.933      ;
; -1.987 ; divider:CLK1|count[1]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.931      ;
; -1.987 ; divider:CLK1|count[1]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.931      ;
; -1.982 ; divider:CLK1|count[17] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 2.732      ;
; -1.975 ; divider:CLK1|count[0]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.919      ;
; -1.973 ; divider:CLK1|count[0]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.917      ;
; -1.973 ; divider:CLK1|count[0]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.917      ;
; -1.955 ; divider:CLK1|count[11] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.901      ;
; -1.919 ; divider:CLK1|count[3]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.863      ;
; -1.917 ; divider:CLK1|count[3]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.861      ;
; -1.917 ; divider:CLK1|count[3]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.861      ;
; -1.908 ; divider:CLK1|count[2]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.852      ;
; -1.906 ; divider:CLK1|count[2]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.850      ;
; -1.906 ; divider:CLK1|count[2]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.850      ;
; -1.894 ; divider:CLK1|count[19] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 2.644      ;
; -1.888 ; divider:CLK1|count[13] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.834      ;
; -1.878 ; divider:CLK1|count[12] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.824      ;
; -1.866 ; divider:CLK1|count[18] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 2.616      ;
; -1.862 ; divider:CLK1|count[7]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 3.006      ;
; -1.862 ; divider:CLK1|count[10] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.812      ;
; -1.861 ; divider:CLK1|count[7]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 3.005      ;
; -1.860 ; divider:CLK1|count[7]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 3.004      ;
; -1.860 ; divider:CLK1|count[7]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 3.004      ;
; -1.860 ; divider:CLK1|count[10] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.810      ;
; -1.860 ; divider:CLK1|count[10] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.810      ;
; -1.850 ; divider:CLK1|count[5]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.794      ;
; -1.848 ; divider:CLK1|count[5]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.792      ;
; -1.848 ; divider:CLK1|count[5]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.792      ;
; -1.841 ; divider:CLK1|count[4]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.785      ;
; -1.839 ; divider:CLK1|count[4]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.783      ;
; -1.839 ; divider:CLK1|count[4]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.783      ;
; -1.809 ; divider:CLK1|count[14] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.755      ;
; -1.796 ; divider:CLK1|count[1]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.934      ;
; -1.795 ; divider:CLK1|count[1]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.933      ;
; -1.794 ; divider:CLK1|count[1]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.932      ;
; -1.794 ; divider:CLK1|count[1]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.932      ;
; -1.786 ; divider:CLK1|count[20] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 2.536      ;
; -1.782 ; divider:CLK1|count[0]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.920      ;
; -1.781 ; divider:CLK1|count[0]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.919      ;
; -1.780 ; divider:CLK1|count[0]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.918      ;
; -1.780 ; divider:CLK1|count[0]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.918      ;
; -1.773 ; divider:CLK1|count[6]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.717      ;
; -1.771 ; divider:CLK1|count[6]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.715      ;
; -1.771 ; divider:CLK1|count[6]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.715      ;
; -1.741 ; divider:CLK1|count[21] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 2.493      ;
; -1.726 ; divider:CLK1|count[3]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.864      ;
; -1.725 ; divider:CLK1|count[3]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.863      ;
; -1.724 ; divider:CLK1|count[3]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.862      ;
; -1.724 ; divider:CLK1|count[3]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.862      ;
; -1.718 ; divider:CLK1|count[9]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.662      ;
; -1.716 ; divider:CLK1|count[9]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.660      ;
; -1.716 ; divider:CLK1|count[9]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.660      ;
; -1.715 ; divider:CLK1|count[2]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.853      ;
; -1.714 ; divider:CLK1|count[2]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.852      ;
; -1.713 ; divider:CLK1|count[2]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.851      ;
; -1.713 ; divider:CLK1|count[2]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.851      ;
; -1.705 ; divider:CLK1|count[8]  ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.649      ;
; -1.703 ; divider:CLK1|count[8]  ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.647      ;
; -1.703 ; divider:CLK1|count[8]  ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.647      ;
; -1.700 ; divider:CLK1|count[15] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.650      ;
; -1.698 ; divider:CLK1|count[15] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.648      ;
; -1.698 ; divider:CLK1|count[15] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.648      ;
; -1.673 ; divider:CLK1|count[17] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 2.421      ;
; -1.671 ; divider:CLK1|count[17] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 2.419      ;
; -1.671 ; divider:CLK1|count[17] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 2.419      ;
; -1.669 ; divider:CLK1|count[10] ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 2.813      ;
; -1.668 ; divider:CLK1|count[10] ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 2.812      ;
; -1.667 ; divider:CLK1|count[10] ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 2.811      ;
; -1.667 ; divider:CLK1|count[10] ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 2.811      ;
; -1.657 ; divider:CLK1|count[5]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.795      ;
; -1.656 ; divider:CLK1|count[5]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.794      ;
; -1.655 ; divider:CLK1|count[5]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.793      ;
; -1.655 ; divider:CLK1|count[5]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.793      ;
; -1.648 ; divider:CLK1|count[4]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.786      ;
; -1.647 ; divider:CLK1|count[4]  ; divider:CLK1|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.785      ;
; -1.646 ; divider:CLK1|count[11] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.590      ;
; -1.646 ; divider:CLK1|count[4]  ; divider:CLK1|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.784      ;
; -1.646 ; divider:CLK1|count[4]  ; divider:CLK1|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.784      ;
; -1.644 ; divider:CLK1|count[11] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.588      ;
; -1.644 ; divider:CLK1|count[11] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.588      ;
; -1.630 ; divider:CLK1|count[16] ; divider:CLK1|temp      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.583      ;
; -1.585 ; divider:CLK1|count[19] ; divider:CLK1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 2.333      ;
; -1.583 ; divider:CLK1|count[19] ; divider:CLK1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 2.331      ;
; -1.583 ; divider:CLK1|count[19] ; divider:CLK1|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 2.331      ;
; -1.580 ; divider:CLK1|count[6]  ; divider:CLK1|count[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.718      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divider:CLK1|temp'                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.178 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.124      ;
; -0.178 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.124      ;
; -0.178 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.124      ;
; -0.167 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 1.112      ;
; -0.167 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 1.112      ;
; -0.167 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 1.112      ;
; -0.116 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.062      ;
; -0.116 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.062      ;
; -0.116 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.062      ;
; -0.102 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.048      ;
; -0.102 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.048      ;
; -0.102 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.048      ;
; -0.094 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.040      ;
; -0.094 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.040      ;
; -0.094 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 1.040      ;
; -0.088 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 1.033      ;
; -0.088 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 1.033      ;
; -0.088 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 1.033      ;
; -0.045 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 0.990      ;
; -0.045 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 0.990      ;
; -0.045 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 0.990      ;
; -0.040 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.986      ;
; -0.040 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.986      ;
; -0.040 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.986      ;
; -0.033 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.979      ;
; -0.033 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.979      ;
; -0.033 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.979      ;
; -0.024 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.970      ;
; -0.016 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 0.961      ;
; -0.016 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 0.961      ;
; -0.016 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 0.961      ;
; -0.007 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.953      ;
; -0.007 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.953      ;
; -0.007 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.953      ;
; 0.052  ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.894      ;
; 0.054  ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.892      ;
; 0.054  ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.892      ;
; 0.054  ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.892      ;
; 0.292  ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.654      ;
; 0.473  ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.473      ;
; 0.586  ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.042     ; 0.359      ;
; 0.587  ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[0]    ; divider:CLK1|temp ; divider:CLK1|temp ; 1.000        ; -0.041     ; 0.359      ;
+--------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divider:CLK1|temp'                                                                                                           ;
+-------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.181 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.307      ;
; 0.189 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[0]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.314      ;
; 0.204 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.329      ;
; 0.219 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.345      ;
; 0.275 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.401      ;
; 0.305 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.431      ;
; 0.327 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.452      ;
; 0.329 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.454      ;
; 0.413 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.539      ;
; 0.454 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.580      ;
; 0.463 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.589      ;
; 0.465 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.591      ;
; 0.467 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.592      ;
; 0.468 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.594      ;
; 0.470 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.595      ;
; 0.476 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.601      ;
; 0.487 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.612      ;
; 0.517 ; counter_sig_10:COUNT2|COUNT[1] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.643      ;
; 0.531 ; counter_sig_10:COUNT2|COUNT[0] ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.657      ;
; 0.533 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.658      ;
; 0.539 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig:COUNT1|COUNT[3]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.664      ;
; 0.640 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.766      ;
; 0.692 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.817      ;
; 0.700 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[0] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.826      ;
; 0.733 ; counter_sig_10:COUNT2|COUNT[2] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.859      ;
; 0.740 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[1]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.865      ;
; 0.740 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig:COUNT1|COUNT[2]    ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.041      ; 0.865      ;
; 0.743 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.869      ;
; 0.743 ; counter_sig_10:COUNT2|COUNT[3] ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.869      ;
; 0.812 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.938      ;
; 0.812 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.938      ;
; 0.812 ; counter_sig:COUNT1|COUNT[2]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.938      ;
; 0.865 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.991      ;
; 0.865 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.991      ;
; 0.865 ; counter_sig:COUNT1|COUNT[1]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 0.991      ;
; 0.890 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 1.016      ;
; 0.890 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 1.016      ;
; 0.890 ; counter_sig:COUNT1|COUNT[3]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 1.016      ;
; 0.950 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[1] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 1.076      ;
; 0.950 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[2] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 1.076      ;
; 0.950 ; counter_sig:COUNT1|COUNT[0]    ; counter_sig_10:COUNT2|COUNT[3] ; divider:CLK1|temp ; divider:CLK1|temp ; 0.000        ; 0.042      ; 1.076      ;
+-------+--------------------------------+--------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                              ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; 0.215 ; divider:CLK1|temp      ; divider:CLK1|temp      ; divider:CLK1|temp ; CLOCK_50    ; 0.000        ; 1.462      ; 1.896      ;
; 0.284 ; divider:CLK1|count[21] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.045      ; 0.413      ;
; 0.290 ; divider:CLK1|count[31] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.412      ;
; 0.290 ; divider:CLK1|count[13] ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.412      ;
; 0.290 ; divider:CLK1|count[5]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.412      ;
; 0.290 ; divider:CLK1|count[3]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.412      ;
; 0.291 ; divider:CLK1|count[29] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; divider:CLK1|count[27] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; divider:CLK1|count[11] ; divider:CLK1|count[11] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; divider:CLK1|count[6]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; divider:CLK1|count[1]  ; divider:CLK1|count[1]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.413      ;
; 0.292 ; divider:CLK1|count[30] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; divider:CLK1|count[25] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; divider:CLK1|count[23] ; divider:CLK1|count[23] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; divider:CLK1|count[22] ; divider:CLK1|count[22] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; divider:CLK1|count[16] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; divider:CLK1|count[14] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; divider:CLK1|count[9]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; divider:CLK1|count[8]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; divider:CLK1|count[2]  ; divider:CLK1|count[2]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.293 ; divider:CLK1|count[28] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; divider:CLK1|count[26] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; divider:CLK1|count[24] ; divider:CLK1|count[24] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; divider:CLK1|count[12] ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; divider:CLK1|count[4]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.415      ;
; 0.302 ; divider:CLK1|count[0]  ; divider:CLK1|count[0]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.424      ;
; 0.381 ; divider:CLK1|count[16] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.239      ; 0.704      ;
; 0.439 ; divider:CLK1|count[5]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.561      ;
; 0.439 ; divider:CLK1|count[13] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.561      ;
; 0.439 ; divider:CLK1|count[3]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.561      ;
; 0.440 ; divider:CLK1|count[29] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.562      ;
; 0.440 ; divider:CLK1|count[1]  ; divider:CLK1|count[2]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.562      ;
; 0.440 ; divider:CLK1|count[27] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.562      ;
; 0.440 ; divider:CLK1|count[11] ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.562      ;
; 0.441 ; divider:CLK1|count[25] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.563      ;
; 0.441 ; divider:CLK1|count[23] ; divider:CLK1|count[24] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.563      ;
; 0.449 ; divider:CLK1|count[0]  ; divider:CLK1|count[1]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.571      ;
; 0.450 ; divider:CLK1|count[30] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.572      ;
; 0.450 ; divider:CLK1|count[2]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.572      ;
; 0.450 ; divider:CLK1|count[22] ; divider:CLK1|count[23] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.572      ;
; 0.450 ; divider:CLK1|count[8]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.572      ;
; 0.451 ; divider:CLK1|count[12] ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; divider:CLK1|count[4]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; divider:CLK1|count[28] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; divider:CLK1|count[26] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; divider:CLK1|count[24] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.573      ;
; 0.452 ; divider:CLK1|count[6]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; divider:CLK1|count[0]  ; divider:CLK1|count[2]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; divider:CLK1|count[2]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; divider:CLK1|count[22] ; divider:CLK1|count[24] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; divider:CLK1|count[14] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.232      ; 0.770      ;
; 0.454 ; divider:CLK1|count[4]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.576      ;
; 0.454 ; divider:CLK1|count[12] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.576      ;
; 0.454 ; divider:CLK1|count[28] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.576      ;
; 0.454 ; divider:CLK1|count[26] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.576      ;
; 0.454 ; divider:CLK1|count[24] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.576      ;
; 0.460 ; divider:CLK1|count[14] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.575      ;
; 0.502 ; divider:CLK1|count[3]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.624      ;
; 0.503 ; divider:CLK1|count[29] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.625      ;
; 0.503 ; divider:CLK1|count[1]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.625      ;
; 0.503 ; divider:CLK1|count[11] ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.625      ;
; 0.503 ; divider:CLK1|count[27] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.625      ;
; 0.504 ; divider:CLK1|count[9]  ; divider:CLK1|count[11] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.626      ;
; 0.504 ; divider:CLK1|count[25] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.626      ;
; 0.504 ; divider:CLK1|count[23] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.626      ;
; 0.505 ; divider:CLK1|count[5]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.627      ;
; 0.505 ; divider:CLK1|count[3]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.627      ;
; 0.506 ; divider:CLK1|count[1]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.628      ;
; 0.506 ; divider:CLK1|count[13] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.232      ; 0.822      ;
; 0.506 ; divider:CLK1|count[11] ; divider:CLK1|count[14] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.628      ;
; 0.506 ; divider:CLK1|count[27] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.628      ;
; 0.507 ; divider:CLK1|count[9]  ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.629      ;
; 0.507 ; divider:CLK1|count[25] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.629      ;
; 0.507 ; divider:CLK1|count[23] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.629      ;
; 0.512 ; divider:CLK1|count[13] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.627      ;
; 0.515 ; divider:CLK1|count[6]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.637      ;
; 0.515 ; divider:CLK1|count[0]  ; divider:CLK1|count[3]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.637      ;
; 0.516 ; divider:CLK1|count[2]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.638      ;
; 0.516 ; divider:CLK1|count[8]  ; divider:CLK1|count[11] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.638      ;
; 0.516 ; divider:CLK1|count[22] ; divider:CLK1|count[25] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.638      ;
; 0.517 ; divider:CLK1|count[28] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; divider:CLK1|count[26] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.639      ;
; 0.517 ; divider:CLK1|count[24] ; divider:CLK1|count[27] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.639      ;
; 0.518 ; divider:CLK1|count[0]  ; divider:CLK1|count[4]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.640      ;
; 0.519 ; divider:CLK1|count[20] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 0.646      ;
; 0.519 ; divider:CLK1|count[2]  ; divider:CLK1|count[6]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.641      ;
; 0.519 ; divider:CLK1|count[8]  ; divider:CLK1|count[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.641      ;
; 0.519 ; divider:CLK1|count[22] ; divider:CLK1|count[26] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.641      ;
; 0.520 ; divider:CLK1|count[4]  ; divider:CLK1|count[8]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.642      ;
; 0.520 ; divider:CLK1|count[26] ; divider:CLK1|count[30] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.642      ;
; 0.520 ; divider:CLK1|count[24] ; divider:CLK1|count[28] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.642      ;
; 0.521 ; divider:CLK1|count[12] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.232      ; 0.837      ;
; 0.527 ; divider:CLK1|count[12] ; divider:CLK1|count[16] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.642      ;
; 0.540 ; divider:CLK1|count[16] ; divider:CLK1|count[20] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.241      ; 0.865      ;
; 0.566 ; divider:CLK1|count[19] ; divider:CLK1|count[21] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 0.693      ;
; 0.568 ; divider:CLK1|count[5]  ; divider:CLK1|count[9]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.690      ;
; 0.569 ; divider:CLK1|count[1]  ; divider:CLK1|count[5]  ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.691      ;
; 0.569 ; divider:CLK1|count[27] ; divider:CLK1|count[31] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.691      ;
; 0.570 ; divider:CLK1|count[9]  ; divider:CLK1|count[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.692      ;
; 0.570 ; divider:CLK1|count[25] ; divider:CLK1|count[29] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.692      ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                      ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                 ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; divider:CLK1|temp      ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[17] ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[18] ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[19] ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[20] ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[21] ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[10] ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[15] ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[7]  ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|temp      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[0]  ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[11] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[12] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[13] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[14] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[16] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[1]  ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[22] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[23] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[24] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[25] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[26] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[27] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[28] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[29] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[2]  ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[30] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[31] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[3]  ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[4]  ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[5]  ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[6]  ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[8]  ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; divider:CLK1|count[9]  ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[17]|clk     ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[18]|clk     ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[19]|clk     ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[20]|clk     ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[21]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[0]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[10]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[11]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[12]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[13]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[14]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[15]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[16]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[1]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[22]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[23]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[24]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[25]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[26]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[27]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[28]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[29]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[2]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[30]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[31]|clk     ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[3]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[4]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[5]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[6]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[7]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[8]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|count[9]|clk      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLK1|temp|clk          ;
+--------+--------------+----------------+-----------------+----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divider:CLK1|temp'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[3] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[0]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[1]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[2]    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[3]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[0] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[1] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[2] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[3] ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[0]|clk            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[1]|clk            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[2]|clk            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[3]|clk            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[0]|clk            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[1]|clk            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[2]|clk            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[3]|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|inclk[0]     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|outclk       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[0]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[1]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[2]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig:COUNT1|COUNT[3]    ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[0] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[1] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[2] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; counter_sig_10:COUNT2|COUNT[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; CLK1|temp|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divider:CLK1|temp ; Rise       ; CLK1|temp|q                    ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|inclk[0]     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; CLK1|temp~clkctrl|outclk       ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[0]|clk            ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[1]|clk            ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[2]|clk            ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT1|COUNT[3]|clk            ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[0]|clk            ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[1]|clk            ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[2]|clk            ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; divider:CLK1|temp ; Rise       ; COUNT2|COUNT[3]|clk            ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; SW[*]     ; divider:CLK1|temp ; 1.136 ; 1.783 ; Rise       ; divider:CLK1|temp ;
;  SW[0]    ; divider:CLK1|temp ; 1.136 ; 1.783 ; Rise       ; divider:CLK1|temp ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; SW[*]     ; divider:CLK1|temp ; -0.144 ; -0.775 ; Rise       ; divider:CLK1|temp ;
;  SW[0]    ; divider:CLK1|temp ; -0.144 ; -0.775 ; Rise       ; divider:CLK1|temp ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; HEX0[*]   ; divider:CLK1|temp ; 7.282 ; 7.606 ; Rise       ; divider:CLK1|temp ;
;  HEX0[0]  ; divider:CLK1|temp ; 7.255 ; 7.606 ; Rise       ; divider:CLK1|temp ;
;  HEX0[1]  ; divider:CLK1|temp ; 6.832 ; 7.066 ; Rise       ; divider:CLK1|temp ;
;  HEX0[2]  ; divider:CLK1|temp ; 7.282 ; 7.580 ; Rise       ; divider:CLK1|temp ;
;  HEX0[3]  ; divider:CLK1|temp ; 4.959 ; 5.047 ; Rise       ; divider:CLK1|temp ;
;  HEX0[4]  ; divider:CLK1|temp ; 5.167 ; 5.355 ; Rise       ; divider:CLK1|temp ;
;  HEX0[5]  ; divider:CLK1|temp ; 6.855 ; 7.170 ; Rise       ; divider:CLK1|temp ;
;  HEX0[6]  ; divider:CLK1|temp ; 6.358 ; 6.142 ; Rise       ; divider:CLK1|temp ;
; HEX1[*]   ; divider:CLK1|temp ; 6.091 ; 6.317 ; Rise       ; divider:CLK1|temp ;
;  HEX1[0]  ; divider:CLK1|temp ; 4.943 ; 4.996 ; Rise       ; divider:CLK1|temp ;
;  HEX1[1]  ; divider:CLK1|temp ; 5.028 ; 5.087 ; Rise       ; divider:CLK1|temp ;
;  HEX1[2]  ; divider:CLK1|temp ; 5.147 ; 5.172 ; Rise       ; divider:CLK1|temp ;
;  HEX1[3]  ; divider:CLK1|temp ; 4.988 ; 5.077 ; Rise       ; divider:CLK1|temp ;
;  HEX1[4]  ; divider:CLK1|temp ; 5.269 ; 5.481 ; Rise       ; divider:CLK1|temp ;
;  HEX1[5]  ; divider:CLK1|temp ; 6.091 ; 6.317 ; Rise       ; divider:CLK1|temp ;
;  HEX1[6]  ; divider:CLK1|temp ; 5.929 ; 5.864 ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ; 2.654 ;       ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ;       ; 2.851 ; Fall       ; divider:CLK1|temp ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; HEX0[*]   ; divider:CLK1|temp ; 4.424 ; 4.493 ; Rise       ; divider:CLK1|temp ;
;  HEX0[0]  ; divider:CLK1|temp ; 6.628 ; 6.962 ; Rise       ; divider:CLK1|temp ;
;  HEX0[1]  ; divider:CLK1|temp ; 6.237 ; 6.495 ; Rise       ; divider:CLK1|temp ;
;  HEX0[2]  ; divider:CLK1|temp ; 6.627 ; 7.023 ; Rise       ; divider:CLK1|temp ;
;  HEX0[3]  ; divider:CLK1|temp ; 4.424 ; 4.493 ; Rise       ; divider:CLK1|temp ;
;  HEX0[4]  ; divider:CLK1|temp ; 4.728 ; 4.784 ; Rise       ; divider:CLK1|temp ;
;  HEX0[5]  ; divider:CLK1|temp ; 6.309 ; 6.545 ; Rise       ; divider:CLK1|temp ;
;  HEX0[6]  ; divider:CLK1|temp ; 5.725 ; 5.526 ; Rise       ; divider:CLK1|temp ;
; HEX1[*]   ; divider:CLK1|temp ; 4.372 ; 4.439 ; Rise       ; divider:CLK1|temp ;
;  HEX1[0]  ; divider:CLK1|temp ; 4.372 ; 4.439 ; Rise       ; divider:CLK1|temp ;
;  HEX1[1]  ; divider:CLK1|temp ; 4.455 ; 4.545 ; Rise       ; divider:CLK1|temp ;
;  HEX1[2]  ; divider:CLK1|temp ; 4.569 ; 4.670 ; Rise       ; divider:CLK1|temp ;
;  HEX1[3]  ; divider:CLK1|temp ; 4.433 ; 4.518 ; Rise       ; divider:CLK1|temp ;
;  HEX1[4]  ; divider:CLK1|temp ; 4.821 ; 4.894 ; Rise       ; divider:CLK1|temp ;
;  HEX1[5]  ; divider:CLK1|temp ; 5.594 ; 5.748 ; Rise       ; divider:CLK1|temp ;
;  HEX1[6]  ; divider:CLK1|temp ; 5.420 ; 5.302 ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ; 2.570 ;       ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ;       ; 2.760 ; Fall       ; divider:CLK1|temp ;
+-----------+-------------------+-------+-------+------------+-------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+--------------------+---------+-------+----------+---------+---------------------+
; Clock              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -5.778  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50          ; -5.778  ; 0.215 ; N/A      ; N/A     ; -3.000              ;
;  divider:CLK1|temp ; -1.460  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS    ; -92.277 ; 0.0   ; 0.0      ; 0.0     ; -55.685             ;
;  CLOCK_50          ; -82.803 ; 0.000 ; N/A      ; N/A     ; -45.774             ;
;  divider:CLK1|temp ; -9.474  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+--------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; SW[*]     ; divider:CLK1|temp ; 2.455 ; 2.848 ; Rise       ; divider:CLK1|temp ;
;  SW[0]    ; divider:CLK1|temp ; 2.455 ; 2.848 ; Rise       ; divider:CLK1|temp ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; SW[*]     ; divider:CLK1|temp ; -0.144 ; -0.525 ; Rise       ; divider:CLK1|temp ;
;  SW[0]    ; divider:CLK1|temp ; -0.144 ; -0.525 ; Rise       ; divider:CLK1|temp ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; HEX0[*]   ; divider:CLK1|temp ; 14.160 ; 14.012 ; Rise       ; divider:CLK1|temp ;
;  HEX0[0]  ; divider:CLK1|temp ; 14.107 ; 13.956 ; Rise       ; divider:CLK1|temp ;
;  HEX0[1]  ; divider:CLK1|temp ; 12.732 ; 12.816 ; Rise       ; divider:CLK1|temp ;
;  HEX0[2]  ; divider:CLK1|temp ; 14.160 ; 14.012 ; Rise       ; divider:CLK1|temp ;
;  HEX0[3]  ; divider:CLK1|temp ; 9.524  ; 9.511  ; Rise       ; divider:CLK1|temp ;
;  HEX0[4]  ; divider:CLK1|temp ; 10.014 ; 10.033 ; Rise       ; divider:CLK1|temp ;
;  HEX0[5]  ; divider:CLK1|temp ; 12.925 ; 12.942 ; Rise       ; divider:CLK1|temp ;
;  HEX0[6]  ; divider:CLK1|temp ; 11.768 ; 11.828 ; Rise       ; divider:CLK1|temp ;
; HEX1[*]   ; divider:CLK1|temp ; 11.375 ; 11.451 ; Rise       ; divider:CLK1|temp ;
;  HEX1[0]  ; divider:CLK1|temp ; 9.465  ; 9.395  ; Rise       ; divider:CLK1|temp ;
;  HEX1[1]  ; divider:CLK1|temp ; 9.607  ; 9.522  ; Rise       ; divider:CLK1|temp ;
;  HEX1[2]  ; divider:CLK1|temp ; 9.856  ; 9.752  ; Rise       ; divider:CLK1|temp ;
;  HEX1[3]  ; divider:CLK1|temp ; 9.529  ; 9.492  ; Rise       ; divider:CLK1|temp ;
;  HEX1[4]  ; divider:CLK1|temp ; 10.182 ; 10.187 ; Rise       ; divider:CLK1|temp ;
;  HEX1[5]  ; divider:CLK1|temp ; 11.375 ; 11.451 ; Rise       ; divider:CLK1|temp ;
;  HEX1[6]  ; divider:CLK1|temp ; 10.811 ; 10.823 ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ; 5.016  ;        ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ;        ; 5.116  ; Fall       ; divider:CLK1|temp ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; HEX0[*]   ; divider:CLK1|temp ; 4.424 ; 4.493 ; Rise       ; divider:CLK1|temp ;
;  HEX0[0]  ; divider:CLK1|temp ; 6.628 ; 6.962 ; Rise       ; divider:CLK1|temp ;
;  HEX0[1]  ; divider:CLK1|temp ; 6.237 ; 6.495 ; Rise       ; divider:CLK1|temp ;
;  HEX0[2]  ; divider:CLK1|temp ; 6.627 ; 7.023 ; Rise       ; divider:CLK1|temp ;
;  HEX0[3]  ; divider:CLK1|temp ; 4.424 ; 4.493 ; Rise       ; divider:CLK1|temp ;
;  HEX0[4]  ; divider:CLK1|temp ; 4.728 ; 4.784 ; Rise       ; divider:CLK1|temp ;
;  HEX0[5]  ; divider:CLK1|temp ; 6.309 ; 6.545 ; Rise       ; divider:CLK1|temp ;
;  HEX0[6]  ; divider:CLK1|temp ; 5.725 ; 5.526 ; Rise       ; divider:CLK1|temp ;
; HEX1[*]   ; divider:CLK1|temp ; 4.372 ; 4.439 ; Rise       ; divider:CLK1|temp ;
;  HEX1[0]  ; divider:CLK1|temp ; 4.372 ; 4.439 ; Rise       ; divider:CLK1|temp ;
;  HEX1[1]  ; divider:CLK1|temp ; 4.455 ; 4.545 ; Rise       ; divider:CLK1|temp ;
;  HEX1[2]  ; divider:CLK1|temp ; 4.569 ; 4.670 ; Rise       ; divider:CLK1|temp ;
;  HEX1[3]  ; divider:CLK1|temp ; 4.433 ; 4.518 ; Rise       ; divider:CLK1|temp ;
;  HEX1[4]  ; divider:CLK1|temp ; 4.821 ; 4.894 ; Rise       ; divider:CLK1|temp ;
;  HEX1[5]  ; divider:CLK1|temp ; 5.594 ; 5.748 ; Rise       ; divider:CLK1|temp ;
;  HEX1[6]  ; divider:CLK1|temp ; 5.420 ; 5.302 ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ; 2.570 ;       ; Rise       ; divider:CLK1|temp ;
; LEDR      ; divider:CLK1|temp ;       ; 2.760 ; Fall       ; divider:CLK1|temp ;
+-----------+-------------------+-------+-------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLOCK_50          ; CLOCK_50          ; 4752     ; 0        ; 0        ; 0        ;
; divider:CLK1|temp ; CLOCK_50          ; 1        ; 1        ; 0        ; 0        ;
; divider:CLK1|temp ; divider:CLK1|temp ; 60       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLOCK_50          ; CLOCK_50          ; 4752     ; 0        ; 0        ; 0        ;
; divider:CLK1|temp ; CLOCK_50          ; 1        ; 1        ; 0        ; 0        ;
; divider:CLK1|temp ; divider:CLK1|temp ; 60       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 57    ; 57   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Fri Oct  2 08:42:41 2015
Info: Command: quartus_sta lab3_FSM -c lab3_FSM
Info: qsta_default_script.tcl version: #11
Warning (20013): Ignored assignments for entity "lab3_FSM" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity lab3_FSM -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity lab3_FSM -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROUTING_REGION OFF -entity lab3_FSM -section_id "Root Region" was ignored
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3_FSM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divider:CLK1|temp divider:CLK1|temp
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.778
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.778             -82.803 CLOCK_50 
    Info (332119):    -1.460              -9.474 divider:CLK1|temp 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 divider:CLK1|temp 
    Info (332119):     0.617               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.285             -10.280 divider:CLK1|temp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.206             -70.865 CLOCK_50 
    Info (332119):    -1.254              -8.046 divider:CLK1|temp 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 divider:CLK1|temp 
    Info (332119):     0.566               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.285             -10.280 divider:CLK1|temp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.364             -25.802 CLOCK_50 
    Info (332119):    -0.178              -0.906 divider:CLK1|temp 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 divider:CLK1|temp 
    Info (332119):     0.215               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.774 CLOCK_50 
    Info (332119):    -1.000              -8.000 divider:CLK1|temp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 1008 megabytes
    Info: Processing ended: Fri Oct  2 08:42:43 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


