TimeQuest Timing Analyzer report for processador
Thu Jun 28 15:07:19 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'ctrl:controller|estado_atual[0]'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'ctrl:controller|estado_atual[0]'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'ctrl:controller|estado_atual[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'ctrl:controller|estado_atual[0]'
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'ctrl:controller|estado_atual[0]'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'ctrl:controller|estado_atual[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processador                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; ctrl:controller|estado_atual[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl:controller|estado_atual[0] } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+------------+-----------------+------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                    ;
+------------+-----------------+------------+-------------------------+
; 475.51 MHz ; 231.37 MHz      ; clk        ; limit due to hold check ;
+------------+-----------------+------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; ctrl:controller|estado_atual[0] ; -2.260 ; -7.665        ;
; clk                             ; -1.103 ; -13.853       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -6.119 ; -33.420       ;
; ctrl:controller|estado_atual[0] ; 1.725  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.222 ; -34.222       ;
; ctrl:controller|estado_atual[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ctrl:controller|estado_atual[0]'                                                                                                        ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                        ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -2.260 ; ctrl:controller|imm[3] ; dp:datapath|alu:alu1|output[3] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; -1.039     ; 0.852      ;
; -2.052 ; ctrl:controller|imm[1] ; dp:datapath|alu:alu1|output[1] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; -1.038     ; 0.888      ;
; -1.689 ; ctrl:controller|enable ; dp:datapath|alu:alu1|output[2] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; -1.025     ; 0.719      ;
; -1.664 ; ctrl:controller|imm[0] ; dp:datapath|alu:alu1|output[0] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; -1.026     ; 0.699      ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                   ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.103 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 2.139      ;
; -1.023 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; -0.214     ; 1.845      ;
; -0.958 ; ctrl:controller|state.done                 ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 2.014      ;
; -0.956 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[0] ; clk                             ; clk         ; 1.000        ; 0.222      ; 2.214      ;
; -0.956 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[1] ; clk                             ; clk         ; 1.000        ; 0.222      ; 2.214      ;
; -0.956 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[2] ; clk                             ; clk         ; 1.000        ; 0.222      ; 2.214      ;
; -0.956 ; ctrl:controller|state.done                 ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 2.012      ;
; -0.956 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[3] ; clk                             ; clk         ; 1.000        ; 0.222      ; 2.214      ;
; -0.934 ; ctrl:controller|state.s2                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.990      ;
; -0.932 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.988      ;
; -0.905 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.961      ;
; -0.897 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.953      ;
; -0.834 ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.890      ;
; -0.832 ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.888      ;
; -0.810 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.866      ;
; -0.808 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.864      ;
; -0.789 ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.825      ;
; -0.760 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.796      ;
; -0.758 ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.794      ;
; -0.750 ; ctrl:controller|state.s1                   ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 1.000        ; 0.234      ; 2.020      ;
; -0.750 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 1.000        ; 0.234      ; 2.020      ;
; -0.750 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 1.000        ; 0.234      ; 2.020      ;
; -0.748 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.804      ;
; -0.711 ; ctrl:controller|state.done                 ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.747      ;
; -0.696 ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.752      ;
; -0.694 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.750      ;
; -0.692 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.748      ;
; -0.662 ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; -0.214     ; 1.484      ;
; -0.650 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.706      ;
; -0.572 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.628      ;
; -0.570 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.626      ;
; -0.547 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.583      ;
; -0.456 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; -0.214     ; 1.278      ;
; -0.449 ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; -0.214     ; 1.271      ;
; -0.437 ; ctrl:controller|state.done                 ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.473      ;
; -0.434 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.470      ;
; -0.315 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; -0.214     ; 1.137      ;
; -0.273 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.309      ;
; -0.264 ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.320      ;
; -0.264 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.320      ;
; -0.257 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.313      ;
; -0.247 ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.283      ;
; -0.214 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.270      ;
; -0.160 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.196      ;
; -0.097 ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.097 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.072 ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.108      ;
; -0.017 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 1.000        ; -0.234     ; 0.819      ;
; -0.016 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk                             ; clk         ; 1.000        ; -0.234     ; 0.818      ;
; 0.008  ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.048      ;
; 0.013  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.043      ;
; 0.016  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 1.000        ; 0.020      ; 1.040      ;
; 0.126  ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.910      ;
; 0.194  ; ctrl:controller|PC[0]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 1.000        ; 0.234      ; 1.076      ;
; 0.215  ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.821      ;
; 0.240  ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.796      ;
; 0.328  ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 1.000        ; 0.234      ; 0.942      ;
; 0.329  ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 1.000        ; 0.234      ; 0.941      ;
; 0.330  ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 1.000        ; 0.234      ; 0.940      ;
; 0.379  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; hex0[0]~reg0                               ; hex0[0]~reg0                               ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; hex1[0]~reg0                               ; hex1[0]~reg0                               ; clk                             ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 1.143  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.907      ;
; 1.143  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.907      ;
; 1.143  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.907      ;
; 1.143  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.907      ;
; 1.143  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.907      ;
; 1.143  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.907      ;
; 1.143  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.907      ;
; 1.319  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.731      ;
; 1.319  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.731      ;
; 1.319  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.731      ;
; 1.319  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.731      ;
; 1.319  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.731      ;
; 1.319  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.731      ;
; 1.319  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.731      ;
; 1.403  ; dp:datapath|alu:alu1|output[0]             ; dp:datapath|acc:acumulador_atual|output[0] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; 1.248      ; 0.881      ;
; 1.414  ; dp:datapath|alu:alu1|output[2]             ; dp:datapath|acc:acumulador_atual|output[2] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; 1.247      ; 0.869      ;
; 1.458  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.592      ;
; 1.458  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.592      ;
; 1.458  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.592      ;
; 1.458  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.592      ;
; 1.458  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.592      ;
; 1.458  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.592      ;
; 1.458  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 1.592      ;
; 1.668  ; dp:datapath|acc:acumulador_atual|output[3] ; output[3]~reg0                             ; clk                             ; clk         ; 0.500        ; 2.479      ; 1.347      ;
; 1.676  ; dp:datapath|acc:acumulador_atual|output[2] ; output[2]~reg0                             ; clk                             ; clk         ; 0.500        ; 2.479      ; 1.339      ;
; 1.899  ; dp:datapath|acc:acumulador_atual|output[0] ; output[0]~reg0                             ; clk                             ; clk         ; 0.500        ; 2.479      ; 1.116      ;
; 2.038  ; dp:datapath|acc:acumulador_atual|output[1] ; output[1]~reg0                             ; clk                             ; clk         ; 0.500        ; 2.479      ; 0.977      ;
; 2.212  ; dp:datapath|alu:alu1|output[1]             ; dp:datapath|acc:acumulador_atual|output[1] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; 1.260      ; 0.084      ;
; 2.213  ; dp:datapath|alu:alu1|output[3]             ; dp:datapath|acc:acumulador_atual|output[3] ; ctrl:controller|estado_atual[0] ; clk         ; 1.000        ; 1.261      ; 0.084      ;
; 2.214  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[5]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 0.836      ;
; 2.215  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 0.835      ;
; 2.215  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 0.835      ;
; 2.217  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[0]~reg0                               ; clk                             ; clk         ; 0.500        ; 2.514      ; 0.833      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -6.119 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 6.882      ; 1.279      ;
; -6.092 ; ctrl:controller|estado_atual[0]            ; hex0[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 6.882      ; 1.306      ;
; -5.619 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 6.882      ; 1.279      ;
; -5.592 ; ctrl:controller|estado_atual[0]            ; hex0[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 6.882      ; 1.306      ;
; -2.716 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 4.181      ; 1.981      ;
; -2.216 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 4.181      ; 1.981      ;
; -1.661 ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.701      ; 0.806      ;
; -1.660 ; ctrl:controller|estado_atual[1]            ; hex0[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.701      ; 0.807      ;
; -1.451 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 0.829      ;
; -1.449 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 0.831      ;
; -1.449 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 0.831      ;
; -1.447 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 0.833      ;
; -1.445 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 0.835      ;
; -1.445 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 0.835      ;
; -1.444 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 0.836      ;
; -1.443 ; dp:datapath|alu:alu1|output[3]             ; dp:datapath|acc:acumulador_atual|output[3] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 1.261      ; 0.084      ;
; -1.442 ; dp:datapath|alu:alu1|output[1]             ; dp:datapath|acc:acumulador_atual|output[1] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 1.260      ; 0.084      ;
; -1.268 ; dp:datapath|acc:acumulador_atual|output[1] ; output[1]~reg0                             ; clk                             ; clk         ; -0.500       ; 2.479      ; 0.977      ;
; -1.129 ; dp:datapath|acc:acumulador_atual|output[0] ; output[0]~reg0                             ; clk                             ; clk         ; -0.500       ; 2.479      ; 1.116      ;
; -1.009 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.271      ;
; -0.989 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.291      ;
; -0.984 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.296      ;
; -0.964 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.316      ;
; -0.959 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.321      ;
; -0.957 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.323      ;
; -0.957 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.323      ;
; -0.906 ; dp:datapath|acc:acumulador_atual|output[2] ; output[2]~reg0                             ; clk                             ; clk         ; -0.500       ; 2.479      ; 1.339      ;
; -0.898 ; dp:datapath|acc:acumulador_atual|output[3] ; output[3]~reg0                             ; clk                             ; clk         ; -0.500       ; 2.479      ; 1.347      ;
; -0.886 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.394      ;
; -0.881 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.399      ;
; -0.880 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.400      ;
; -0.875 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.405      ;
; -0.872 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.408      ;
; -0.872 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.408      ;
; -0.871 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.409      ;
; -0.722 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.558      ;
; -0.719 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.561      ;
; -0.718 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.562      ;
; -0.718 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.562      ;
; -0.718 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.562      ;
; -0.717 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.563      ;
; -0.702 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 2.514      ; 1.578      ;
; -0.644 ; dp:datapath|alu:alu1|output[2]             ; dp:datapath|acc:acumulador_atual|output[2] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 1.247      ; 0.869      ;
; -0.633 ; dp:datapath|alu:alu1|output[0]             ; dp:datapath|acc:acumulador_atual|output[0] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 1.248      ; 0.881      ;
; 0.391  ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hex0[0]~reg0                               ; hex0[0]~reg0                               ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hex1[0]~reg0                               ; hex1[0]~reg0                               ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.440  ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.234      ; 0.940      ;
; 0.441  ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 0.000        ; 0.234      ; 0.941      ;
; 0.442  ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 0.000        ; 0.234      ; 0.942      ;
; 0.530  ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.555  ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.576  ; ctrl:controller|PC[0]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.234      ; 1.076      ;
; 0.644  ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.754  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.040      ;
; 0.757  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.043      ;
; 0.762  ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.048      ;
; 0.786  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; -0.234     ; 0.818      ;
; 0.787  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 0.000        ; -0.234     ; 0.819      ;
; 0.842  ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.867  ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.867  ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.930  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.196      ;
; 0.984  ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.270      ;
; 1.017  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.283      ;
; 1.027  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.313      ;
; 1.034  ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.320      ;
; 1.034  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.320      ;
; 1.043  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.085  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; -0.214     ; 1.137      ;
; 1.204  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.207  ; ctrl:controller|state.done                 ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.219  ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; -0.214     ; 1.271      ;
; 1.226  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; -0.214     ; 1.278      ;
; 1.317  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.583      ;
; 1.340  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.626      ;
; 1.342  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.628      ;
; 1.420  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.706      ;
; 1.432  ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; -0.214     ; 1.484      ;
; 1.462  ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.748      ;
; 1.464  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.750      ;
; 1.466  ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.752      ;
; 1.481  ; ctrl:controller|state.done                 ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.747      ;
; 1.518  ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.804      ;
; 1.520  ; ctrl:controller|state.s1                   ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.234      ; 2.020      ;
; 1.520  ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 0.000        ; 0.234      ; 2.020      ;
; 1.520  ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 0.000        ; 0.234      ; 2.020      ;
; 1.578  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.864      ;
; 1.580  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.866      ;
; 1.602  ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.888      ;
; 1.604  ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.890      ;
; 1.667  ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.020      ; 1.953      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ctrl:controller|estado_atual[0]'                                                                                                        ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                        ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 1.725 ; ctrl:controller|imm[0] ; dp:datapath|alu:alu1|output[0] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; -1.026     ; 0.699      ;
; 1.744 ; ctrl:controller|enable ; dp:datapath|alu:alu1|output[2] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; -1.025     ; 0.719      ;
; 1.891 ; ctrl:controller|imm[3] ; dp:datapath|alu:alu1|output[3] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; -1.039     ; 0.852      ;
; 1.926 ; ctrl:controller|imm[1] ; dp:datapath|alu:alu1|output[1] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; -1.038     ; 0.888      ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex0[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex0[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[6]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[6]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; output[0]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; output[0]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; output[1]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; output[1]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; output[2]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; output[2]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; output[3]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; output[3]~reg0                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|OPCODE[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|OPCODE[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|PC[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|PC[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|PC[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|PC[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|enable|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|enable|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|estado_atual[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|estado_atual[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|estado_atual[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|estado_atual[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.done|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.done|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s3|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ctrl:controller|estado_atual[0]'                                                                              ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; controller|estado_atual[0]|regout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; controller|estado_atual[0]|regout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; datapath|alu1|Mux4~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; datapath|alu1|Mux4~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[3]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[3]       ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.755 ; 0.755 ; Rise       ; clk             ;
; start     ; clk        ; 2.156 ; 2.156 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.134 ; -0.134 ; Rise       ; clk             ;
; start     ; clk        ; -1.925 ; -1.925 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0[*]    ; clk        ; 12.295 ; 12.295 ; Fall       ; clk             ;
;  hex0[0]   ; clk        ; 11.772 ; 11.772 ; Fall       ; clk             ;
;  hex0[3]   ; clk        ; 12.295 ; 12.295 ; Fall       ; clk             ;
;  hex0[4]   ; clk        ; 12.295 ; 12.295 ; Fall       ; clk             ;
;  hex0[5]   ; clk        ; 12.285 ; 12.285 ; Fall       ; clk             ;
; hex1[*]    ; clk        ; 13.413 ; 13.413 ; Fall       ; clk             ;
;  hex1[0]   ; clk        ; 13.413 ; 13.413 ; Fall       ; clk             ;
;  hex1[3]   ; clk        ; 12.926 ; 12.926 ; Fall       ; clk             ;
;  hex1[4]   ; clk        ; 12.946 ; 12.946 ; Fall       ; clk             ;
;  hex1[5]   ; clk        ; 13.217 ; 13.217 ; Fall       ; clk             ;
; hex3[*]    ; clk        ; 12.687 ; 12.687 ; Fall       ; clk             ;
;  hex3[0]   ; clk        ; 12.673 ; 12.673 ; Fall       ; clk             ;
;  hex3[3]   ; clk        ; 12.687 ; 12.687 ; Fall       ; clk             ;
;  hex3[4]   ; clk        ; 12.687 ; 12.687 ; Fall       ; clk             ;
;  hex3[5]   ; clk        ; 12.683 ; 12.683 ; Fall       ; clk             ;
; hex4[*]    ; clk        ; 10.620 ; 10.620 ; Fall       ; clk             ;
;  hex4[0]   ; clk        ; 10.618 ; 10.618 ; Fall       ; clk             ;
;  hex4[1]   ; clk        ; 10.620 ; 10.620 ; Fall       ; clk             ;
;  hex4[2]   ; clk        ; 10.606 ; 10.606 ; Fall       ; clk             ;
;  hex4[3]   ; clk        ; 10.303 ; 10.303 ; Fall       ; clk             ;
;  hex4[4]   ; clk        ; 10.335 ; 10.335 ; Fall       ; clk             ;
;  hex4[5]   ; clk        ; 10.326 ; 10.326 ; Fall       ; clk             ;
;  hex4[6]   ; clk        ; 10.605 ; 10.605 ; Fall       ; clk             ;
; output[*]  ; clk        ; 10.767 ; 10.767 ; Fall       ; clk             ;
;  output[0] ; clk        ; 10.767 ; 10.767 ; Fall       ; clk             ;
;  output[1] ; clk        ; 10.761 ; 10.761 ; Fall       ; clk             ;
;  output[2] ; clk        ; 10.721 ; 10.721 ; Fall       ; clk             ;
;  output[3] ; clk        ; 10.459 ; 10.459 ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0[*]    ; clk        ; 11.772 ; 11.772 ; Fall       ; clk             ;
;  hex0[0]   ; clk        ; 11.772 ; 11.772 ; Fall       ; clk             ;
;  hex0[3]   ; clk        ; 12.295 ; 12.295 ; Fall       ; clk             ;
;  hex0[4]   ; clk        ; 12.295 ; 12.295 ; Fall       ; clk             ;
;  hex0[5]   ; clk        ; 12.285 ; 12.285 ; Fall       ; clk             ;
; hex1[*]    ; clk        ; 12.926 ; 12.926 ; Fall       ; clk             ;
;  hex1[0]   ; clk        ; 13.413 ; 13.413 ; Fall       ; clk             ;
;  hex1[3]   ; clk        ; 12.926 ; 12.926 ; Fall       ; clk             ;
;  hex1[4]   ; clk        ; 12.946 ; 12.946 ; Fall       ; clk             ;
;  hex1[5]   ; clk        ; 13.217 ; 13.217 ; Fall       ; clk             ;
; hex3[*]    ; clk        ; 12.673 ; 12.673 ; Fall       ; clk             ;
;  hex3[0]   ; clk        ; 12.673 ; 12.673 ; Fall       ; clk             ;
;  hex3[3]   ; clk        ; 12.687 ; 12.687 ; Fall       ; clk             ;
;  hex3[4]   ; clk        ; 12.687 ; 12.687 ; Fall       ; clk             ;
;  hex3[5]   ; clk        ; 12.683 ; 12.683 ; Fall       ; clk             ;
; hex4[*]    ; clk        ; 10.303 ; 10.303 ; Fall       ; clk             ;
;  hex4[0]   ; clk        ; 10.618 ; 10.618 ; Fall       ; clk             ;
;  hex4[1]   ; clk        ; 10.620 ; 10.620 ; Fall       ; clk             ;
;  hex4[2]   ; clk        ; 10.606 ; 10.606 ; Fall       ; clk             ;
;  hex4[3]   ; clk        ; 10.303 ; 10.303 ; Fall       ; clk             ;
;  hex4[4]   ; clk        ; 10.335 ; 10.335 ; Fall       ; clk             ;
;  hex4[5]   ; clk        ; 10.326 ; 10.326 ; Fall       ; clk             ;
;  hex4[6]   ; clk        ; 10.605 ; 10.605 ; Fall       ; clk             ;
; output[*]  ; clk        ; 10.459 ; 10.459 ; Fall       ; clk             ;
;  output[0] ; clk        ; 10.767 ; 10.767 ; Fall       ; clk             ;
;  output[1] ; clk        ; 10.761 ; 10.761 ; Fall       ; clk             ;
;  output[2] ; clk        ; 10.721 ; 10.721 ; Fall       ; clk             ;
;  output[3] ; clk        ; 10.459 ; 10.459 ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; ctrl:controller|estado_atual[0] ; -0.579 ; -1.675        ;
; clk                             ; 0.012  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.117 ; -12.947       ;
; ctrl:controller|estado_atual[0] ; 0.916  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.222 ; -34.222       ;
; ctrl:controller|estado_atual[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ctrl:controller|estado_atual[0]'                                                                                                        ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                        ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -0.579 ; ctrl:controller|imm[3] ; dp:datapath|alu:alu1|output[3] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; -0.577     ; 0.423      ;
; -0.478 ; ctrl:controller|imm[1] ; dp:datapath|alu:alu1|output[1] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; -0.576     ; 0.433      ;
; -0.315 ; ctrl:controller|enable ; dp:datapath|alu:alu1|output[2] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; -0.568     ; 0.358      ;
; -0.303 ; ctrl:controller|imm[0] ; dp:datapath|alu:alu1|output[0] ; clk          ; ctrl:controller|estado_atual[0] ; 1.000        ; -0.569     ; 0.347      ;
+--------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                               ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.012 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[0] ; clk          ; clk         ; 1.000        ; 0.112      ; 1.132      ;
; 0.012 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[1] ; clk          ; clk         ; 1.000        ; 0.112      ; 1.132      ;
; 0.012 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[2] ; clk          ; clk         ; 1.000        ; 0.112      ; 1.132      ;
; 0.012 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[3] ; clk          ; clk         ; 1.000        ; 0.112      ; 1.132      ;
; 0.085 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; -0.106     ; 0.841      ;
; 0.087 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.945      ;
; 0.133 ; ctrl:controller|state.s1                   ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 1.000        ; 0.118      ; 1.017      ;
; 0.133 ; ctrl:controller|state.done                 ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.911      ;
; 0.133 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 1.000        ; 0.118      ; 1.017      ;
; 0.133 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[1]                 ; clk          ; clk         ; 1.000        ; 0.118      ; 1.017      ;
; 0.135 ; ctrl:controller|state.done                 ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.909      ;
; 0.135 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.012      ; 0.909      ;
; 0.137 ; ctrl:controller|state.s2                   ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.907      ;
; 0.139 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.012      ; 0.905      ;
; 0.139 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.905      ;
; 0.181 ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.863      ;
; 0.183 ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.861      ;
; 0.185 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.859      ;
; 0.187 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.857      ;
; 0.202 ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.000      ; 0.830      ;
; 0.208 ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.824      ;
; 0.209 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.823      ;
; 0.216 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.012      ; 0.828      ;
; 0.230 ; ctrl:controller|state.done                 ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.802      ;
; 0.233 ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.811      ;
; 0.234 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.012      ; 0.810      ;
; 0.234 ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; -0.106     ; 0.692      ;
; 0.235 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.809      ;
; 0.248 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.012      ; 0.796      ;
; 0.281 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.763      ;
; 0.283 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.761      ;
; 0.290 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.742      ;
; 0.315 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 1.000        ; -0.106     ; 0.611      ;
; 0.327 ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 1.000        ; -0.106     ; 0.599      ;
; 0.348 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.684      ;
; 0.352 ; ctrl:controller|state.done                 ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.680      ;
; 0.386 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; -0.106     ; 0.540      ;
; 0.404 ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.640      ;
; 0.408 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.636      ;
; 0.411 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.633      ;
; 0.412 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.620      ;
; 0.427 ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.605      ;
; 0.439 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.012      ; 0.605      ;
; 0.470 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.562      ;
; 0.483 ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.549      ;
; 0.490 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.542      ;
; 0.491 ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.541      ;
; 0.504 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk          ; clk         ; 1.000        ; -0.118     ; 0.410      ;
; 0.505 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk          ; clk         ; 1.000        ; -0.118     ; 0.409      ;
; 0.525 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.012      ; 0.519      ;
; 0.528 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 1.000        ; 0.012      ; 0.516      ;
; 0.529 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.012      ; 0.515      ;
; 0.580 ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.452      ;
; 0.624 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.408      ;
; 0.632 ; ctrl:controller|PC[0]                      ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 1.000        ; 0.118      ; 0.518      ;
; 0.636 ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.396      ;
; 0.643 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.958      ;
; 0.643 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.958      ;
; 0.643 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.958      ;
; 0.643 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.958      ;
; 0.643 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.958      ;
; 0.643 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.958      ;
; 0.643 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.958      ;
; 0.664 ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 1.000        ; 0.118      ; 0.486      ;
; 0.664 ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk          ; clk         ; 1.000        ; 0.118      ; 0.486      ;
; 0.665 ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; hex0[0]~reg0                               ; hex0[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; hex1[0]~reg0                               ; hex1[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.694 ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 1.000        ; 0.118      ; 0.456      ;
; 0.722 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.879      ;
; 0.722 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.879      ;
; 0.722 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.879      ;
; 0.722 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.879      ;
; 0.722 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.879      ;
; 0.722 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.879      ;
; 0.722 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.879      ;
; 0.757 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.844      ;
; 0.757 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.844      ;
; 0.757 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.844      ;
; 0.757 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.844      ;
; 0.757 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.844      ;
; 0.757 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.844      ;
; 0.757 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.844      ;
; 0.922 ; dp:datapath|acc:acumulador_atual|output[3] ; output[3]~reg0                             ; clk          ; clk         ; 0.500        ; 1.054      ; 0.664      ;
; 0.926 ; dp:datapath|acc:acumulador_atual|output[2] ; output[2]~reg0                             ; clk          ; clk         ; 0.500        ; 1.054      ; 0.660      ;
; 1.023 ; dp:datapath|acc:acumulador_atual|output[0] ; output[0]~reg0                             ; clk          ; clk         ; 0.500        ; 1.054      ; 0.563      ;
; 1.109 ; dp:datapath|acc:acumulador_atual|output[1] ; output[1]~reg0                             ; clk          ; clk         ; 0.500        ; 1.054      ; 0.477      ;
; 1.180 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.421      ;
; 1.180 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.421      ;
; 1.180 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.421      ;
; 1.183 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.418      ;
; 1.184 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.417      ;
; 1.184 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.417      ;
; 1.187 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[6]~reg0                               ; clk          ; clk         ; 0.500        ; 1.069      ; 0.414      ;
; 1.297 ; ctrl:controller|estado_atual[1]            ; hex0[0]~reg0                               ; clk          ; clk         ; 0.500        ; 1.166      ; 0.401      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                    ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.117 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 3.440      ; 0.616      ;
; -3.107 ; ctrl:controller|estado_atual[0]            ; hex0[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 3.440      ; 0.626      ;
; -2.617 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 3.440      ; 0.616      ;
; -2.607 ; ctrl:controller|estado_atual[0]            ; hex0[0]~reg0                               ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 3.440      ; 0.626      ;
; -1.650 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 2.274      ; 0.917      ;
; -1.150 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0] ; clk         ; -0.500       ; 2.274      ; 0.917      ;
; -0.799 ; dp:datapath|alu:alu1|output[3]             ; dp:datapath|acc:acumulador_atual|output[3] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 0.689      ; 0.042      ;
; -0.798 ; dp:datapath|alu:alu1|output[1]             ; dp:datapath|acc:acumulador_atual|output[1] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 0.688      ; 0.042      ;
; -0.459 ; dp:datapath|alu:alu1|output[2]             ; dp:datapath|acc:acumulador_atual|output[2] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 0.680      ; 0.373      ;
; -0.439 ; dp:datapath|alu:alu1|output[0]             ; dp:datapath|acc:acumulador_atual|output[0] ; ctrl:controller|estado_atual[0] ; clk         ; 0.000        ; 0.681      ; 0.394      ;
; -0.417 ; ctrl:controller|estado_atual[1]            ; hex0[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.166      ; 0.401      ;
; -0.417 ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.166      ; 0.401      ;
; -0.307 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.414      ;
; -0.304 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.417      ;
; -0.304 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.417      ;
; -0.303 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.418      ;
; -0.300 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.421      ;
; -0.300 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.421      ;
; -0.300 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.421      ;
; -0.229 ; dp:datapath|acc:acumulador_atual|output[1] ; output[1]~reg0                             ; clk                             ; clk         ; -0.500       ; 1.054      ; 0.477      ;
; -0.143 ; dp:datapath|acc:acumulador_atual|output[0] ; output[0]~reg0                             ; clk                             ; clk         ; -0.500       ; 1.054      ; 0.563      ;
; -0.091 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.630      ;
; -0.085 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.636      ;
; -0.084 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.637      ;
; -0.084 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.637      ;
; -0.084 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.637      ;
; -0.083 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.638      ;
; -0.083 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.638      ;
; -0.055 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.666      ;
; -0.052 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.669      ;
; -0.047 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.674      ;
; -0.046 ; dp:datapath|acc:acumulador_atual|output[2] ; output[2]~reg0                             ; clk                             ; clk         ; -0.500       ; 1.054      ; 0.660      ;
; -0.045 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.676      ;
; -0.045 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.676      ;
; -0.044 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.677      ;
; -0.042 ; dp:datapath|acc:acumulador_atual|output[3] ; output[3]~reg0                             ; clk                             ; clk         ; -0.500       ; 1.054      ; 0.664      ;
; -0.024 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.697      ;
; 0.037  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.758      ;
; 0.037  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.758      ;
; 0.038  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.759      ;
; 0.038  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.759      ;
; 0.039  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.760      ;
; 0.039  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.760      ;
; 0.045  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk                             ; clk         ; -0.500       ; 1.069      ; 0.766      ;
; 0.186  ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.118      ; 0.456      ;
; 0.215  ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hex0[0]~reg0                               ; hex0[0]~reg0                               ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hex1[0]~reg0                               ; hex1[0]~reg0                               ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk                             ; clk         ; 0.000        ; 0.118      ; 0.486      ;
; 0.216  ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk                             ; clk         ; 0.000        ; 0.118      ; 0.486      ;
; 0.244  ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.248  ; ctrl:controller|PC[0]                      ; ctrl:controller|OPCODE[1]                  ; clk                             ; clk         ; 0.000        ; 0.118      ; 0.518      ;
; 0.256  ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.300  ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.452      ;
; 0.351  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.515      ;
; 0.352  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.516      ;
; 0.355  ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.519      ;
; 0.375  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; -0.118     ; 0.409      ;
; 0.376  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 0.000        ; -0.118     ; 0.410      ;
; 0.389  ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.390  ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.542      ;
; 0.397  ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.410  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.441  ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.605      ;
; 0.453  ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.468  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.469  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.633      ;
; 0.472  ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.636      ;
; 0.476  ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.640      ;
; 0.494  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; -0.106     ; 0.540      ;
; 0.528  ; ctrl:controller|state.done                 ; ctrl:controller|PC[1]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.532  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.553  ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; -0.106     ; 0.599      ;
; 0.565  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; -0.106     ; 0.611      ;
; 0.590  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.597  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.761      ;
; 0.599  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.763      ;
; 0.632  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.796      ;
; 0.645  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.809      ;
; 0.646  ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[1]            ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.810      ;
; 0.646  ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; -0.106     ; 0.692      ;
; 0.647  ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.811      ;
; 0.650  ; ctrl:controller|state.done                 ; ctrl:controller|PC[0]                      ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.664  ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.828      ;
; 0.693  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.857      ;
; 0.695  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.859      ;
; 0.697  ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.861      ;
; 0.699  ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.863      ;
; 0.741  ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.905      ;
; 0.741  ; ctrl:controller|state.s2                   ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.905      ;
; 0.743  ; ctrl:controller|state.s2                   ; ctrl:controller|enable                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.907      ;
; 0.745  ; ctrl:controller|state.done                 ; ctrl:controller|imm[3]                     ; clk                             ; clk         ; 0.000        ; 0.012      ; 0.909      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ctrl:controller|estado_atual[0]'                                                                                                        ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                        ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 0.916 ; ctrl:controller|imm[0] ; dp:datapath|alu:alu1|output[0] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; -0.569     ; 0.347      ;
; 0.926 ; ctrl:controller|enable ; dp:datapath|alu:alu1|output[2] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; -0.568     ; 0.358      ;
; 1.000 ; ctrl:controller|imm[3] ; dp:datapath|alu:alu1|output[3] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; -0.577     ; 0.423      ;
; 1.009 ; ctrl:controller|imm[1] ; dp:datapath|alu:alu1|output[1] ; clk          ; ctrl:controller|estado_atual[0] ; 0.000        ; -0.576     ; 0.433      ;
+-------+------------------------+--------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex0[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex0[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[6]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[6]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; output[0]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; output[0]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; output[1]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; output[1]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; output[2]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; output[2]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; output[3]~reg0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; output[3]~reg0                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|OPCODE[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|OPCODE[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|PC[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|PC[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|PC[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|PC[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|enable|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|enable|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|estado_atual[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|estado_atual[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|estado_atual[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|estado_atual[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|imm[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|imm[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.done|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.done|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s0|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|state.s2|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|state.s3|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ctrl:controller|estado_atual[0]'                                                                              ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; controller|estado_atual[0]|regout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; controller|estado_atual[0]|regout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|Mux4~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; datapath|alu1|Mux4~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; datapath|alu1|Mux4~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Fall       ; datapath|alu1|output[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[3]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl:controller|estado_atual[0] ; Rise       ; dp:datapath|alu:alu1|output[3]       ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.274 ; 0.274 ; Rise       ; clk             ;
; start     ; clk        ; 1.345 ; 1.345 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.015  ; 0.015  ; Rise       ; clk             ;
; start     ; clk        ; -1.223 ; -1.223 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0[*]    ; clk        ; 6.321 ; 6.321 ; Fall       ; clk             ;
;  hex0[0]   ; clk        ; 6.075 ; 6.075 ; Fall       ; clk             ;
;  hex0[3]   ; clk        ; 6.321 ; 6.321 ; Fall       ; clk             ;
;  hex0[4]   ; clk        ; 6.321 ; 6.321 ; Fall       ; clk             ;
;  hex0[5]   ; clk        ; 6.311 ; 6.311 ; Fall       ; clk             ;
; hex1[*]    ; clk        ; 6.846 ; 6.846 ; Fall       ; clk             ;
;  hex1[0]   ; clk        ; 6.846 ; 6.846 ; Fall       ; clk             ;
;  hex1[3]   ; clk        ; 6.567 ; 6.567 ; Fall       ; clk             ;
;  hex1[4]   ; clk        ; 6.587 ; 6.587 ; Fall       ; clk             ;
;  hex1[5]   ; clk        ; 6.700 ; 6.700 ; Fall       ; clk             ;
; hex3[*]    ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  hex3[0]   ; clk        ; 6.450 ; 6.450 ; Fall       ; clk             ;
;  hex3[3]   ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  hex3[4]   ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  hex3[5]   ; clk        ; 6.451 ; 6.451 ; Fall       ; clk             ;
; hex4[*]    ; clk        ; 5.405 ; 5.405 ; Fall       ; clk             ;
;  hex4[0]   ; clk        ; 5.397 ; 5.397 ; Fall       ; clk             ;
;  hex4[1]   ; clk        ; 5.405 ; 5.405 ; Fall       ; clk             ;
;  hex4[2]   ; clk        ; 5.399 ; 5.399 ; Fall       ; clk             ;
;  hex4[3]   ; clk        ; 5.254 ; 5.254 ; Fall       ; clk             ;
;  hex4[4]   ; clk        ; 5.278 ; 5.278 ; Fall       ; clk             ;
;  hex4[5]   ; clk        ; 5.275 ; 5.275 ; Fall       ; clk             ;
;  hex4[6]   ; clk        ; 5.399 ; 5.399 ; Fall       ; clk             ;
; output[*]  ; clk        ; 5.475 ; 5.475 ; Fall       ; clk             ;
;  output[0] ; clk        ; 5.475 ; 5.475 ; Fall       ; clk             ;
;  output[1] ; clk        ; 5.458 ; 5.458 ; Fall       ; clk             ;
;  output[2] ; clk        ; 5.436 ; 5.436 ; Fall       ; clk             ;
;  output[3] ; clk        ; 5.330 ; 5.330 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0[*]    ; clk        ; 6.075 ; 6.075 ; Fall       ; clk             ;
;  hex0[0]   ; clk        ; 6.075 ; 6.075 ; Fall       ; clk             ;
;  hex0[3]   ; clk        ; 6.321 ; 6.321 ; Fall       ; clk             ;
;  hex0[4]   ; clk        ; 6.321 ; 6.321 ; Fall       ; clk             ;
;  hex0[5]   ; clk        ; 6.311 ; 6.311 ; Fall       ; clk             ;
; hex1[*]    ; clk        ; 6.567 ; 6.567 ; Fall       ; clk             ;
;  hex1[0]   ; clk        ; 6.846 ; 6.846 ; Fall       ; clk             ;
;  hex1[3]   ; clk        ; 6.567 ; 6.567 ; Fall       ; clk             ;
;  hex1[4]   ; clk        ; 6.587 ; 6.587 ; Fall       ; clk             ;
;  hex1[5]   ; clk        ; 6.700 ; 6.700 ; Fall       ; clk             ;
; hex3[*]    ; clk        ; 6.450 ; 6.450 ; Fall       ; clk             ;
;  hex3[0]   ; clk        ; 6.450 ; 6.450 ; Fall       ; clk             ;
;  hex3[3]   ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  hex3[4]   ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  hex3[5]   ; clk        ; 6.451 ; 6.451 ; Fall       ; clk             ;
; hex4[*]    ; clk        ; 5.254 ; 5.254 ; Fall       ; clk             ;
;  hex4[0]   ; clk        ; 5.397 ; 5.397 ; Fall       ; clk             ;
;  hex4[1]   ; clk        ; 5.405 ; 5.405 ; Fall       ; clk             ;
;  hex4[2]   ; clk        ; 5.399 ; 5.399 ; Fall       ; clk             ;
;  hex4[3]   ; clk        ; 5.254 ; 5.254 ; Fall       ; clk             ;
;  hex4[4]   ; clk        ; 5.278 ; 5.278 ; Fall       ; clk             ;
;  hex4[5]   ; clk        ; 5.275 ; 5.275 ; Fall       ; clk             ;
;  hex4[6]   ; clk        ; 5.399 ; 5.399 ; Fall       ; clk             ;
; output[*]  ; clk        ; 5.330 ; 5.330 ; Fall       ; clk             ;
;  output[0] ; clk        ; 5.475 ; 5.475 ; Fall       ; clk             ;
;  output[1] ; clk        ; 5.458 ; 5.458 ; Fall       ; clk             ;
;  output[2] ; clk        ; 5.436 ; 5.436 ; Fall       ; clk             ;
;  output[3] ; clk        ; 5.330 ; 5.330 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+---------+---------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -2.260  ; -6.119  ; N/A      ; N/A     ; -1.222              ;
;  clk                             ; -1.103  ; -6.119  ; N/A      ; N/A     ; -1.222              ;
;  ctrl:controller|estado_atual[0] ; -2.260  ; 0.916   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                  ; -21.518 ; -33.42  ; 0.0      ; 0.0     ; -34.222             ;
;  clk                             ; -13.853 ; -33.420 ; N/A      ; N/A     ; -34.222             ;
;  ctrl:controller|estado_atual[0] ; -7.665  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.755 ; 0.755 ; Rise       ; clk             ;
; start     ; clk        ; 2.156 ; 2.156 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.015  ; 0.015  ; Rise       ; clk             ;
; start     ; clk        ; -1.223 ; -1.223 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0[*]    ; clk        ; 12.295 ; 12.295 ; Fall       ; clk             ;
;  hex0[0]   ; clk        ; 11.772 ; 11.772 ; Fall       ; clk             ;
;  hex0[3]   ; clk        ; 12.295 ; 12.295 ; Fall       ; clk             ;
;  hex0[4]   ; clk        ; 12.295 ; 12.295 ; Fall       ; clk             ;
;  hex0[5]   ; clk        ; 12.285 ; 12.285 ; Fall       ; clk             ;
; hex1[*]    ; clk        ; 13.413 ; 13.413 ; Fall       ; clk             ;
;  hex1[0]   ; clk        ; 13.413 ; 13.413 ; Fall       ; clk             ;
;  hex1[3]   ; clk        ; 12.926 ; 12.926 ; Fall       ; clk             ;
;  hex1[4]   ; clk        ; 12.946 ; 12.946 ; Fall       ; clk             ;
;  hex1[5]   ; clk        ; 13.217 ; 13.217 ; Fall       ; clk             ;
; hex3[*]    ; clk        ; 12.687 ; 12.687 ; Fall       ; clk             ;
;  hex3[0]   ; clk        ; 12.673 ; 12.673 ; Fall       ; clk             ;
;  hex3[3]   ; clk        ; 12.687 ; 12.687 ; Fall       ; clk             ;
;  hex3[4]   ; clk        ; 12.687 ; 12.687 ; Fall       ; clk             ;
;  hex3[5]   ; clk        ; 12.683 ; 12.683 ; Fall       ; clk             ;
; hex4[*]    ; clk        ; 10.620 ; 10.620 ; Fall       ; clk             ;
;  hex4[0]   ; clk        ; 10.618 ; 10.618 ; Fall       ; clk             ;
;  hex4[1]   ; clk        ; 10.620 ; 10.620 ; Fall       ; clk             ;
;  hex4[2]   ; clk        ; 10.606 ; 10.606 ; Fall       ; clk             ;
;  hex4[3]   ; clk        ; 10.303 ; 10.303 ; Fall       ; clk             ;
;  hex4[4]   ; clk        ; 10.335 ; 10.335 ; Fall       ; clk             ;
;  hex4[5]   ; clk        ; 10.326 ; 10.326 ; Fall       ; clk             ;
;  hex4[6]   ; clk        ; 10.605 ; 10.605 ; Fall       ; clk             ;
; output[*]  ; clk        ; 10.767 ; 10.767 ; Fall       ; clk             ;
;  output[0] ; clk        ; 10.767 ; 10.767 ; Fall       ; clk             ;
;  output[1] ; clk        ; 10.761 ; 10.761 ; Fall       ; clk             ;
;  output[2] ; clk        ; 10.721 ; 10.721 ; Fall       ; clk             ;
;  output[3] ; clk        ; 10.459 ; 10.459 ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0[*]    ; clk        ; 6.075 ; 6.075 ; Fall       ; clk             ;
;  hex0[0]   ; clk        ; 6.075 ; 6.075 ; Fall       ; clk             ;
;  hex0[3]   ; clk        ; 6.321 ; 6.321 ; Fall       ; clk             ;
;  hex0[4]   ; clk        ; 6.321 ; 6.321 ; Fall       ; clk             ;
;  hex0[5]   ; clk        ; 6.311 ; 6.311 ; Fall       ; clk             ;
; hex1[*]    ; clk        ; 6.567 ; 6.567 ; Fall       ; clk             ;
;  hex1[0]   ; clk        ; 6.846 ; 6.846 ; Fall       ; clk             ;
;  hex1[3]   ; clk        ; 6.567 ; 6.567 ; Fall       ; clk             ;
;  hex1[4]   ; clk        ; 6.587 ; 6.587 ; Fall       ; clk             ;
;  hex1[5]   ; clk        ; 6.700 ; 6.700 ; Fall       ; clk             ;
; hex3[*]    ; clk        ; 6.450 ; 6.450 ; Fall       ; clk             ;
;  hex3[0]   ; clk        ; 6.450 ; 6.450 ; Fall       ; clk             ;
;  hex3[3]   ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  hex3[4]   ; clk        ; 6.465 ; 6.465 ; Fall       ; clk             ;
;  hex3[5]   ; clk        ; 6.451 ; 6.451 ; Fall       ; clk             ;
; hex4[*]    ; clk        ; 5.254 ; 5.254 ; Fall       ; clk             ;
;  hex4[0]   ; clk        ; 5.397 ; 5.397 ; Fall       ; clk             ;
;  hex4[1]   ; clk        ; 5.405 ; 5.405 ; Fall       ; clk             ;
;  hex4[2]   ; clk        ; 5.399 ; 5.399 ; Fall       ; clk             ;
;  hex4[3]   ; clk        ; 5.254 ; 5.254 ; Fall       ; clk             ;
;  hex4[4]   ; clk        ; 5.278 ; 5.278 ; Fall       ; clk             ;
;  hex4[5]   ; clk        ; 5.275 ; 5.275 ; Fall       ; clk             ;
;  hex4[6]   ; clk        ; 5.399 ; 5.399 ; Fall       ; clk             ;
; output[*]  ; clk        ; 5.330 ; 5.330 ; Fall       ; clk             ;
;  output[0] ; clk        ; 5.475 ; 5.475 ; Fall       ; clk             ;
;  output[1] ; clk        ; 5.458 ; 5.458 ; Fall       ; clk             ;
;  output[2] ; clk        ; 5.436 ; 5.436 ; Fall       ; clk             ;
;  output[3] ; clk        ; 5.330 ; 5.330 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 68       ; 0        ; 55       ; 2        ;
; ctrl:controller|estado_atual[0] ; clk                             ; 5        ; 1        ; 2        ; 2        ;
; clk                             ; ctrl:controller|estado_atual[0] ; 4        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 68       ; 0        ; 55       ; 2        ;
; ctrl:controller|estado_atual[0] ; clk                             ; 5        ; 1        ; 2        ; 2        ;
; clk                             ; ctrl:controller|estado_atual[0] ; 4        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 26    ; 26   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 28 15:07:18 2018
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ctrl:controller|estado_atual[0] ctrl:controller|estado_atual[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.260
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.260        -7.665 ctrl:controller|estado_atual[0] 
    Info (332119):    -1.103       -13.853 clk 
Info (332146): Worst-case hold slack is -6.119
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.119       -33.420 clk 
    Info (332119):     1.725         0.000 ctrl:controller|estado_atual[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -34.222 clk 
    Info (332119):     0.500         0.000 ctrl:controller|estado_atual[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.579        -1.675 ctrl:controller|estado_atual[0] 
    Info (332119):     0.012         0.000 clk 
Info (332146): Worst-case hold slack is -3.117
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.117       -12.947 clk 
    Info (332119):     0.916         0.000 ctrl:controller|estado_atual[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -34.222 clk 
    Info (332119):     0.500         0.000 ctrl:controller|estado_atual[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 511 megabytes
    Info: Processing ended: Thu Jun 28 15:07:19 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


