TimeQuest Timing Analyzer report for Microcomputer
Sun Jan 22 14:41:25 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'cpuClock'
 14. Slow Model Hold: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'cpuClock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'cpuClock'
 31. Fast Model Setup: 'clk'
 32. Fast Model Hold: 'cpuClock'
 33. Fast Model Hold: 'clk'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'cpuClock'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; cpuClock   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 27.14 MHz ; 27.14 MHz       ; clk        ;      ;
; 50.18 MHz ; 50.18 MHz       ; cpuClock   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; cpuClock ; -18.928 ; -3752.217     ;
; clk      ; -17.921 ; -5981.223     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -2.289 ; -20.846       ;
; clk      ; 0.499  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.567 ; -2286.689          ;
; cpuClock ; -0.742 ; -507.528           ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                       ;
+---------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -18.928 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.080     ; 17.888     ;
; -18.887 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.087     ; 17.840     ;
; -18.849 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.087     ; 17.802     ;
; -18.826 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.083     ; 17.783     ;
; -18.785 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.090     ; 17.735     ;
; -18.783 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.041     ; 17.782     ;
; -18.780 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.089     ; 17.731     ;
; -18.748 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.089     ; 17.699     ;
; -18.747 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.090     ; 17.697     ;
; -18.726 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.041     ; 17.725     ;
; -18.724 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.039     ; 17.725     ;
; -18.697 ; cpu09:cpu1|pre_code[2]         ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.098     ; 17.639     ;
; -18.684 ; cpu09:cpu1|md[6]               ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.080     ; 17.644     ;
; -18.678 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 17.626     ;
; -18.669 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.679     ; 18.030     ;
; -18.663 ; cpu09:cpu1|pre_code[1]         ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.098     ; 17.605     ;
; -18.656 ; cpu09:cpu1|op_code[6]          ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.087     ; 17.609     ;
; -18.646 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 17.594     ;
; -18.645 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.689     ; 17.996     ;
; -18.628 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.686     ; 17.982     ;
; -18.623 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.082     ; 17.581     ;
; -18.621 ; cpu09:cpu1|state.vect_lo_state ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 19.663     ;
; -18.613 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.032     ; 17.621     ;
; -18.604 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.696     ; 17.948     ;
; -18.602 ; cpu09:cpu1|pre_code[2]         ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.101     ; 17.541     ;
; -18.597 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.678     ; 17.959     ;
; -18.597 ; cpu09:cpu1|op_code[1]          ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.089     ; 17.548     ;
; -18.590 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.686     ; 17.944     ;
; -18.584 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|ea[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.679     ; 17.945     ;
; -18.582 ; cpu09:cpu1|md[6]               ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.083     ; 17.539     ;
; -18.582 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.089     ; 17.533     ;
; -18.572 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.039     ; 17.573     ;
; -18.568 ; cpu09:cpu1|pre_code[1]         ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.101     ; 17.507     ;
; -18.566 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.696     ; 17.910     ;
; -18.556 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.685     ; 17.911     ;
; -18.554 ; cpu09:cpu1|op_code[6]          ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.090     ; 17.504     ;
; -18.553 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.083     ; 17.510     ;
; -18.550 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 19.631     ;
; -18.544 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.089     ; 17.495     ;
; -18.543 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|ea[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.686     ; 17.897     ;
; -18.521 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.688     ; 17.873     ;
; -18.519 ; cpu09:cpu1|state.vect_lo_state ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 19.558     ;
; -18.518 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.685     ; 17.873     ;
; -18.515 ; cpu09:cpu1|md[5]               ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.080     ; 17.475     ;
; -18.514 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|md[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.027     ; 17.527     ;
; -18.512 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.090     ; 17.462     ;
; -18.509 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 19.583     ;
; -18.505 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|ea[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.686     ; 17.859     ;
; -18.497 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.698     ; 17.839     ;
; -18.495 ; cpu09:cpu1|op_code[1]          ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 17.443     ;
; -18.489 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.032     ; 17.497     ;
; -18.489 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.688     ; 17.841     ;
; -18.487 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 17.435     ;
; -18.486 ; cpu09:cpu1|op_code[7]          ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.087     ; 17.439     ;
; -18.475 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.091     ; 17.424     ;
; -18.474 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.090     ; 17.424     ;
; -18.473 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|md[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.034     ; 17.479     ;
; -18.471 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 19.545     ;
; -18.465 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.698     ; 17.807     ;
; -18.461 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|pc[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.075     ; 17.426     ;
; -18.449 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.687     ; 17.802     ;
; -18.448 ; cpu09:cpu1|op_code[4]          ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.039     ; 17.449     ;
; -18.443 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.091     ; 17.392     ;
; -18.438 ; cpu09:cpu1|pre_code[2]         ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.697     ; 17.781     ;
; -18.436 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|ea[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.688     ; 17.788     ;
; -18.435 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|md[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.034     ; 17.441     ;
; -18.433 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -2.065     ; 17.408     ;
; -18.430 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 17.378     ;
; -18.428 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.090     ; 17.378     ;
; -18.425 ; cpu09:cpu1|md[6]               ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.679     ; 17.786     ;
; -18.421 ; cpu09:cpu1|pre_code[2]         ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.707     ; 17.754     ;
; -18.417 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.687     ; 17.770     ;
; -18.413 ; cpu09:cpu1|md[5]               ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.083     ; 17.370     ;
; -18.410 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|pc[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.039     ; 17.411     ;
; -18.405 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 17.353     ;
; -18.404 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|ea[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.688     ; 17.756     ;
; -18.404 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|pc[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.075     ; 17.369     ;
; -18.404 ; cpu09:cpu1|pre_code[1]         ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.697     ; 17.747     ;
; -18.402 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 19.474     ;
; -18.402 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|pc[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.073     ; 17.369     ;
; -18.401 ; cpu09:cpu1|md[6]               ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.689     ; 17.752     ;
; -18.397 ; cpu09:cpu1|op_code[6]          ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.686     ; 17.751     ;
; -18.396 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -2.083     ; 17.353     ;
; -18.392 ; cpu09:cpu1|pre_code[2]         ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.100     ; 17.332     ;
; -18.387 ; cpu09:cpu1|state.vect_hi_state ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 19.429     ;
; -18.387 ; cpu09:cpu1|pre_code[1]         ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.707     ; 17.720     ;
; -18.385 ; cpu09:cpu1|md[4]               ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.679     ; 17.746     ;
; -18.384 ; cpu09:cpu1|op_code[7]          ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.090     ; 17.334     ;
; -18.382 ; cpu09:cpu1|pre_code[2]         ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.050     ; 17.372     ;
; -18.379 ; cpu09:cpu1|md[6]               ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.082     ; 17.337     ;
; -18.376 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -2.065     ; 17.351     ;
; -18.374 ; cpu09:cpu1|op_code[2]          ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; -2.063     ; 17.351     ;
; -18.373 ; cpu09:cpu1|op_code[6]          ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.696     ; 17.717     ;
; -18.373 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.092     ; 17.321     ;
; -18.370 ; cpu09:cpu1|op_code[0]          ; cpu09:cpu1|cc[0]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.032      ; 19.442     ;
; -18.369 ; cpu09:cpu1|md[6]               ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.032     ; 17.377     ;
; -18.368 ; cpu09:cpu1|md[0]               ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.502     ; 18.906     ;
; -18.366 ; cpu09:cpu1|op_code[3]          ; cpu09:cpu1|md[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.036     ; 17.370     ;
; -18.366 ; cpu09:cpu1|pre_code[2]         ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.696     ; 17.710     ;
; -18.362 ; cpu09:cpu1|state.vect_lo_state ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.403      ; 19.805     ;
+---------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.921 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 0.500        ; 0.164      ; 18.539     ;
; -17.912 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.158      ; 18.524     ;
; -17.600 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 0.500        ; 0.166      ; 18.220     ;
; -17.533 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.500        ; 0.164      ; 18.151     ;
; -17.523 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.166      ; 18.143     ;
; -17.513 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.158      ; 18.125     ;
; -17.505 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.166      ; 18.125     ;
; -17.500 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 0.500        ; 0.166      ; 18.120     ;
; -17.498 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 0.500        ; 0.166      ; 18.118     ;
; -17.494 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.158      ; 18.106     ;
; -17.486 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 0.500        ; 0.166      ; 18.106     ;
; -17.477 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.160      ; 18.091     ;
; -17.475 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.166      ; 18.095     ;
; -17.467 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.164      ; 18.085     ;
; -17.464 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.164      ; 18.082     ;
; -17.429 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.161      ; 18.044     ;
; -17.429 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.161      ; 18.044     ;
; -17.379 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 0.500        ; 0.166      ; 17.999     ;
; -17.370 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.160      ; 17.984     ;
; -17.290 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.103      ; 17.847     ;
; -17.254 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.108      ; 17.816     ;
; -17.239 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.158      ; 17.851     ;
; -17.236 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.125      ; 17.815     ;
; -17.234 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 0.500        ; 0.158      ; 17.846     ;
; -17.227 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4 ; clk          ; clk         ; 0.500        ; 0.158      ; 17.839     ;
; -17.221 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4   ; clk          ; clk         ; 0.500        ; 0.161      ; 17.836     ;
; -17.201 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 0.500        ; 0.166      ; 17.821     ;
; -17.200 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.130      ; 17.784     ;
; -17.194 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.500        ; 0.164      ; 17.812     ;
; -17.190 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.164      ; 17.808     ;
; -17.187 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1 ; clk          ; clk         ; 0.500        ; 0.158      ; 17.799     ;
; -17.182 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5   ; clk          ; clk         ; 0.500        ; 0.166      ; 17.802     ;
; -17.175 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 0.500        ; 0.164      ; 17.793     ;
; -17.173 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 0.500        ; 0.166      ; 17.793     ;
; -17.166 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 0.500        ; 0.158      ; 17.778     ;
; -17.165 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.787     ;
; -17.155 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.500        ; 0.164      ; 17.773     ;
; -17.153 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2   ; clk          ; clk         ; 0.500        ; 0.161      ; 17.768     ;
; -17.138 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8   ; clk          ; clk         ; 0.500        ; 0.161      ; 17.753     ;
; -17.122 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5   ; clk          ; clk         ; 0.500        ; 0.161      ; 17.737     ;
; -17.098 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.500        ; 0.166      ; 17.718     ;
; -17.093 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.164      ; 17.711     ;
; -17.092 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.161      ; 17.707     ;
; -17.088 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.710     ;
; -17.078 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.160      ; 17.692     ;
; -17.074 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.103      ; 17.631     ;
; -17.070 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.692     ;
; -17.065 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.687     ;
; -17.063 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.685     ;
; -17.059 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.160      ; 17.673     ;
; -17.058 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.680     ;
; -17.040 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.100      ; 17.594     ;
; -17.040 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.662     ;
; -17.039 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.100      ; 17.593     ;
; -17.038 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.108      ; 17.600     ;
; -17.036 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.103      ; 17.593     ;
; -17.032 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.166      ; 17.652     ;
; -17.029 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.166      ; 17.649     ;
; -17.020 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.103      ; 17.577     ;
; -17.010 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.124      ; 17.588     ;
; -17.000 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.108      ; 17.562     ;
; -16.994 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.163      ; 17.611     ;
; -16.994 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.163      ; 17.611     ;
; -16.991 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.500        ; 0.166      ; 17.611     ;
; -16.990 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.106      ; 17.550     ;
; -16.986 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.122      ; 17.562     ;
; -16.985 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.122      ; 17.561     ;
; -16.981 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.603     ;
; -16.977 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.106      ; 17.537     ;
; -16.974 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.129      ; 17.557     ;
; -16.972 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 0.500        ; 0.100      ; 17.526     ;
; -16.971 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.160      ; 17.585     ;
; -16.966 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.125      ; 17.545     ;
; -16.963 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.585     ;
; -16.958 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.580     ;
; -16.956 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.578     ;
; -16.952 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.160      ; 17.566     ;
; -16.943 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.100      ; 17.497     ;
; -16.940 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.103      ; 17.497     ;
; -16.937 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.100      ; 17.491     ;
; -16.936 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 0.500        ; 0.103      ; 17.493     ;
; -16.936 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.103      ; 17.493     ;
; -16.936 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.128      ; 17.518     ;
; -16.933 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.168      ; 17.555     ;
; -16.925 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.166      ; 17.545     ;
; -16.923 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.128      ; 17.505     ;
; -16.922 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.166      ; 17.542     ;
; -16.918 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.106      ; 17.478     ;
; -16.918 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 0.500        ; 0.122      ; 17.494     ;
; -16.917 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.106      ; 17.477     ;
; -16.889 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.122      ; 17.465     ;
; -16.887 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.163      ; 17.504     ;
; -16.887 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.163      ; 17.504     ;
; -16.886 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.125      ; 17.465     ;
; -16.883 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.108      ; 17.445     ;
; -16.883 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.122      ; 17.459     ;
; -16.882 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 0.500        ; 0.125      ; 17.461     ;
; -16.882 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.125      ; 17.461     ;
; -16.864 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.128      ; 17.446     ;
; -16.863 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.128      ; 17.445     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.289 ; SBCTextDisplayRGB:io2|kbBuffer~51     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 1.364      ;
; -2.115 ; SBCTextDisplayRGB:io2|kbBuffer~50     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 1.538      ;
; -2.114 ; SBCTextDisplayRGB:io2|kbBuffer~66     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 1.539      ;
; -2.108 ; SBCTextDisplayRGB:io2|kbBuffer~63     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 1.545      ;
; -1.987 ; SBCTextDisplayRGB:io2|kbBuffer~47     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 3.348      ; 1.667      ;
; -1.981 ; SBCTextDisplayRGB:io2|kbBuffer~28     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 3.362      ; 1.687      ;
; -1.800 ; SBCTextDisplayRGB:io2|kbBuffer~30     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 3.348      ; 1.854      ;
; -1.677 ; SBCTextDisplayRGB:io2|kbBuffer~36     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 3.363      ; 1.992      ;
; -1.641 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 2.012      ;
; -1.622 ; SBCTextDisplayRGB:io2|kbBuffer~25     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.349      ; 2.033      ;
; -1.598 ; SBCTextDisplayRGB:io2|kbBuffer~46     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.348      ; 2.056      ;
; -1.591 ; SBCTextDisplayRGB:io2|kbBuffer~31     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 3.362      ; 2.077      ;
; -1.483 ; SBCTextDisplayRGB:io2|kbBuffer~27     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 3.340      ; 2.163      ;
; -1.416 ; SBCTextDisplayRGB:io2|kbBuffer~14     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 3.362      ; 2.252      ;
; -1.236 ; SBCTextDisplayRGB:io2|kbBuffer~16     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 3.348      ; 2.418      ;
; -1.218 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 2.435      ;
; -1.215 ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk          ; cpuClock    ; -0.500       ; 3.305      ; 1.896      ;
; -1.106 ; SBCTextDisplayRGB:io2|kbBuffer~22     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 3.363      ; 2.563      ;
; -1.060 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 2.593      ;
; -1.057 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 2.596      ;
; -1.053 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 2.600      ;
; -1.051 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 2.602      ;
; -1.029 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 2.624      ;
; -1.022 ; SBCTextDisplayRGB:io2|kbBuffer~17     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 3.362      ; 2.646      ;
; -1.017 ; SBCTextDisplayRGB:io2|kbBuffer~44     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 3.359      ; 2.648      ;
; -0.998 ; SBCTextDisplayRGB:io2|kbInPointer[2]  ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.344      ; 2.652      ;
; -0.924 ; SBCTextDisplayRGB:io2|kbBuffer~13     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 3.340      ; 2.722      ;
; -0.871 ; SBCTextDisplayRGB:io2|kbBuffer~21     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 3.364      ; 2.799      ;
; -0.866 ; SBCTextDisplayRGB:io2|kbBuffer~42     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 3.373      ; 2.813      ;
; -0.848 ; SBCTextDisplayRGB:io2|kbBuffer~45     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 3.373      ; 2.831      ;
; -0.835 ; SBCTextDisplayRGB:io2|kbBuffer~62     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 3.324      ; 2.795      ;
; -0.833 ; SBCTextDisplayRGB:io2|kbBuffer~43     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 3.372      ; 2.845      ;
; -0.805 ; SBCTextDisplayRGB:io2|kbBuffer~26     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 3.349      ; 2.850      ;
; -0.765 ; SBCTextDisplayRGB:io2|kbBuffer~18     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.351      ; 2.892      ;
; -0.751 ; SBCTextDisplayRGB:io2|kbBuffer~37     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 3.350      ; 2.905      ;
; -0.750 ; SBCTextDisplayRGB:io2|kbBuffer~64     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 3.345      ; 2.901      ;
; -0.749 ; SBCTextDisplayRGB:io2|kbBuffer~49     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 3.387      ; 2.944      ;
; -0.725 ; SBCTextDisplayRGB:io2|kbBuffer~41     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 3.351      ; 2.932      ;
; -0.718 ; SBCTextDisplayRGB:io2|kbBuffer~54     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 3.360      ; 2.948      ;
; -0.704 ; SBCTextDisplayRGB:io2|kbBuffer~29     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 3.361      ; 2.963      ;
; -0.686 ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 2.967      ;
; -0.638 ; SBCTextDisplayRGB:io2|kbBuffer~12     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 3.349      ; 3.017      ;
; -0.637 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 3.016      ;
; -0.634 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 3.019      ;
; -0.630 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 3.023      ;
; -0.628 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 3.025      ;
; -0.604 ; SBCTextDisplayRGB:io2|kbBuffer~59     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 3.373      ; 3.075      ;
; -0.599 ; SBCTextDisplayRGB:io2|kbBuffer~35     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 3.364      ; 3.071      ;
; -0.594 ; SBCTextDisplayRGB:io2|kbBuffer~32     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.351      ; 3.063      ;
; -0.575 ; SBCTextDisplayRGB:io2|kbInPointer[1]  ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.344      ; 3.075      ;
; -0.559 ; SBCTextDisplayRGB:io2|kbBuffer~60     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.333      ; 3.080      ;
; -0.558 ; SBCTextDisplayRGB:io2|kbBuffer~15     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 3.361      ; 3.109      ;
; -0.557 ; SBCTextDisplayRGB:io2|kbBuffer~38     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 3.364      ; 3.113      ;
; -0.543 ; SBCTextDisplayRGB:io2|kbBuffer~61     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 3.333      ; 3.096      ;
; -0.522 ; SBCTextDisplayRGB:io2|kbBuffer~48     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 3.344      ; 3.128      ;
; -0.517 ; SBCTextDisplayRGB:io2|kbBuffer~34     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 3.342      ; 3.131      ;
; -0.515 ; SBCTextDisplayRGB:io2|kbBuffer~65     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 3.332      ; 3.123      ;
; -0.476 ; SBCTextDisplayRGB:io2|kbBuffer~40     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 3.360      ; 3.190      ;
; -0.460 ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 3.350      ; 3.196      ;
; -0.460 ; SBCTextDisplayRGB:io2|kbBuffer~24     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 3.364      ; 3.210      ;
; -0.449 ; SBCTextDisplayRGB:io2|kbBuffer~55     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 3.351      ; 3.208      ;
; -0.448 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 3.205      ;
; -0.445 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 3.208      ;
; -0.441 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 3.212      ;
; -0.439 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 3.347      ; 3.214      ;
; -0.389 ; SBCTextDisplayRGB:io2|kbBuffer~20     ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 3.342      ; 3.259      ;
; -0.387 ; SBCTextDisplayRGB:io2|kbBuffer~39     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.360      ; 3.279      ;
; -0.386 ; SBCTextDisplayRGB:io2|kbInPointer[0]  ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.344      ; 3.264      ;
; -0.351 ; SBCTextDisplayRGB:io2|kbBuffer~58     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 3.359      ; 3.314      ;
; -0.306 ; SBCTextDisplayRGB:io2|kbBuffer~52     ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 3.367      ; 3.367      ;
; -0.299 ; SBCTextDisplayRGB:io2|kbBuffer~11     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.349      ; 3.356      ;
; -0.256 ; SBCTextDisplayRGB:io2|kbBuffer~23     ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 3.350      ; 3.400      ;
; -0.198 ; SBCTextDisplayRGB:io2|kbBuffer~56     ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 3.373      ; 3.481      ;
; -0.157 ; SBCTextDisplayRGB:io2|kbBuffer~33     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 3.351      ; 3.500      ;
; -0.153 ; SBCTextDisplayRGB:io2|kbBuffer~53     ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 3.360      ; 3.513      ;
; -0.110 ; SBCTextDisplayRGB:io2|kbBuffer~57     ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 3.372      ; 3.568      ;
; -0.094 ; SBCTextDisplayRGB:io2|kbBuffer~19     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 3.351      ; 3.563      ;
; -0.051 ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk          ; cpuClock    ; -0.500       ; 3.305      ; 3.060      ;
; 0.091  ; cpu09:cpu1|state.decode3_state        ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock     ; cpuClock    ; 0.000        ; 4.173      ; 4.570      ;
; 0.091  ; cpu09:cpu1|state.decode3_state        ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock     ; cpuClock    ; 0.000        ; 4.173      ; 4.570      ;
; 0.162  ; cpu09:cpu1|state.imm16_state          ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; cpuClock     ; cpuClock    ; -0.500       ; 4.687      ; 4.655      ;
; 0.166  ; cpu09:cpu1|state.imm16_state          ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock     ; cpuClock    ; -0.500       ; 4.687      ; 4.659      ;
; 0.168  ; cpu09:cpu1|state.imm16_state          ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock     ; cpuClock    ; -0.500       ; 4.687      ; 4.661      ;
; 0.256  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk          ; cpuClock    ; -0.500       ; 3.304      ; 3.366      ;
; 0.256  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk          ; cpuClock    ; -0.500       ; 3.304      ; 3.366      ;
; 0.256  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk          ; cpuClock    ; -0.500       ; 3.304      ; 3.366      ;
; 0.256  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk          ; cpuClock    ; -0.500       ; 3.304      ; 3.366      ;
; 0.256  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk          ; cpuClock    ; -0.500       ; 3.304      ; 3.366      ;
; 0.256  ; SBCTextDisplayRGB:io2|dispByteSent    ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk          ; cpuClock    ; -0.500       ; 3.304      ; 3.366      ;
; 0.343  ; cpu09:cpu1|state.decode3_state        ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock     ; cpuClock    ; 0.000        ; 4.173      ; 4.822      ;
; 0.343  ; cpu09:cpu1|state.decode3_state        ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 4.173      ; 4.822      ;
; 0.454  ; cpu09:cpu1|sp[12]                     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 4.246      ; 5.006      ;
; 0.461  ; cpu09:cpu1|sp[4]                      ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 4.245      ; 5.012      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteWritten ; SBCTextDisplayRGB:io2|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|controlReg[5]   ; SBCTextDisplayRGB:io2|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|controlReg[6]   ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|controlReg[7]   ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[0]                      ; cpu09:cpu1|iv[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[1]                      ; cpu09:cpu1|iv[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[2]                      ; cpu09:cpu1|iv[2]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
+--------+---------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                               ;
+-------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; serialClkCount[4]                          ; serialClkCount[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[0]      ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[1]      ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[3]      ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[4]      ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[5]      ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[6]      ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[7]      ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[8]      ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[9]      ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[10]     ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[11]     ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[12]     ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[13]     ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[14]     ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[15]     ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[16]     ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[17]     ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[18]     ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[19]     ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[20]     ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[21]     ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[22]     ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[23]     ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[24]     ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[25]     ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[0]       ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[2]       ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[1]       ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Shift             ; SBCTextDisplayRGB:io2|ps2Shift            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Caps              ; SBCTextDisplayRGB:io2|ps2Caps             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Scroll            ; SBCTextDisplayRGB:io2|ps2Scroll           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]     ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Num               ; SBCTextDisplayRGB:io2|ps2Num              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWRParity           ; SBCTextDisplayRGB:io2|kbWRParity          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|n_kbWR               ; SBCTextDisplayRGB:io2|n_kbWR              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[2]      ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkOut            ; SBCTextDisplayRGB:io2|ps2ClkOut           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkFiltered       ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbInPointer[0]       ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbInPointer[1]       ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbInPointer[2]       ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Ctrl              ; SBCTextDisplayRGB:io2|ps2Ctrl             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|paramCount[0]        ; SBCTextDisplayRGB:io2|paramCount[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param4[0]            ; SBCTextDisplayRGB:io2|param4[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param3[0]            ; SBCTextDisplayRGB:io2|param3[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param2[0]            ; SBCTextDisplayRGB:io2|param2[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param1[0]            ; SBCTextDisplayRGB:io2|param1[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|paramCount[1]        ; SBCTextDisplayRGB:io2|paramCount[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|paramCount[2]        ; SBCTextDisplayRGB:io2|paramCount[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|dispState.dispWrite  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|cursorVert[2]        ; SBCTextDisplayRGB:io2|cursorVert[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|hActive              ; SBCTextDisplayRGB:io2|hActive             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|vActive              ; SBCTextDisplayRGB:io2|vActive             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelClockCount[0]   ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelClockCount[1]   ; SBCTextDisplayRGB:io2|pixelClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelCount[0]        ; SBCTextDisplayRGB:io2|pixelCount[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelCount[1]        ; SBCTextDisplayRGB:io2|pixelCount[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelCount[2]        ; SBCTextDisplayRGB:io2|pixelCount[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[0]      ; SBCTextDisplayRGB:io2|charScanLine[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[1]      ; SBCTextDisplayRGB:io2|charScanLine[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[2]      ; SBCTextDisplayRGB:io2|charScanLine[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[3]      ; SBCTextDisplayRGB:io2|charScanLine[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|cursorVert[4]        ; SBCTextDisplayRGB:io2|cursorVert[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|cursorVert[3]        ; SBCTextDisplayRGB:io2|cursorVert[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|dispState.idle       ; SBCTextDisplayRGB:io2|dispState.idle      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|dispByteSent         ; SBCTextDisplayRGB:io2|dispByteSent        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|attInverse           ; SBCTextDisplayRGB:io2|attInverse          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|attBold              ; SBCTextDisplayRGB:io2|attBold             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|video                ; SBCTextDisplayRGB:io2|video               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; SBCTextDisplayRGB:io2|horizCount[11]       ; SBCTextDisplayRGB:io2|horizCount[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.762 ; SBCTextDisplayRGB:io2|vertLineCount[9]     ; SBCTextDisplayRGB:io2|vertLineCount[9]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.763 ; SBCTextDisplayRGB:io2|kbInPointer[1]       ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.769 ; SBCTextDisplayRGB:io2|cursBlinkCount[24]   ; SBCTextDisplayRGB:io2|cursorOn            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.774 ; cpuClkCount[4]                             ; cpuClock                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.776 ; SBCTextDisplayRGB:io2|pixelCount[0]        ; SBCTextDisplayRGB:io2|pixelCount[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.777 ; SBCTextDisplayRGB:io2|pixelCount[0]        ; SBCTextDisplayRGB:io2|pixelCount[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.791 ; SBCTextDisplayRGB:io2|ps2Byte[1]           ; SBCTextDisplayRGB:io2|ps2Byte[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.895 ; cpuClkCount[5]                             ; cpuClock                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.904 ; SBCTextDisplayRGB:io2|dispState.ins2       ; SBCTextDisplayRGB:io2|dispState.ins3      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.210      ;
; 0.913 ; SBCTextDisplayRGB:io2|dispState.deleteLine ; SBCTextDisplayRGB:io2|dispState.del2      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.917 ; SBCTextDisplayRGB:io2|vertLineCount[2]     ; SBCTextDisplayRGB:io2|vSync               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.920 ; SBCTextDisplayRGB:io2|cursorVert[2]        ; SBCTextDisplayRGB:io2|savedCursorVert[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.226      ;
; 0.924 ; SBCTextDisplayRGB:io2|cursorHoriz[2]       ; SBCTextDisplayRGB:io2|savedCursorHoriz[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.952 ; SBCTextDisplayRGB:io2|cursBlinkCount[23]   ; SBCTextDisplayRGB:io2|cursorOn            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.962 ; SBCTextDisplayRGB:io2|ps2Byte[3]           ; SBCTextDisplayRGB:io2|ps2Byte[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 1.016 ; SBCTextDisplayRGB:io2|ps2Byte[4]           ; SBCTextDisplayRGB:io2|ps2Byte[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.322      ;
; 1.043 ; SBCTextDisplayRGB:io2|charScanLine[0]      ; SBCTextDisplayRGB:io2|charScanLine[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.126 ; SBCTextDisplayRGB:io2|ps2PrevClk           ; SBCTextDisplayRGB:io2|ps2WriteByte[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.432      ;
; 1.130 ; SBCTextDisplayRGB:io2|dispState.del2       ; SBCTextDisplayRGB:io2|dispWR              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.436      ;
; 1.131 ; SBCTextDisplayRGB:io2|ps2PrevClk           ; SBCTextDisplayRGB:io2|ps2WriteByte[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.134 ; serialClkCount[5]                          ; serialClkCount[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.440      ;
; 1.135 ; SBCTextDisplayRGB:io2|ps2PrevClk           ; SBCTextDisplayRGB:io2|ps2WriteByte[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.441      ;
; 1.136 ; SBCTextDisplayRGB:io2|cursBlinkCount[25]   ; SBCTextDisplayRGB:io2|cursorOn            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.137 ; SBCTextDisplayRGB:io2|ps2PrevClk           ; SBCTextDisplayRGB:io2|ps2WriteByte[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.443      ;
; 1.154 ; SBCTextDisplayRGB:io2|ps2ClkCount[0]       ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.158 ; SBCTextDisplayRGB:io2|pixelClockCount[0]   ; SBCTextDisplayRGB:io2|pixelClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.162 ; SBCTextDisplayRGB:io2|ps2ClkCount[0]       ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.468      ;
; 1.164 ; serialClkCount[12]                         ; serialClkCount[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; serialClkCount[14]                         ; serialClkCount[14]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
+-------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.229 ; 11.229 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 7.995  ; 7.995  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 6.325  ; 6.325  ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 11.508 ; 11.508 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 9.114  ; 9.114  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.394  ; 8.394  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.854  ; 8.854  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.114  ; 9.114  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.877  ; 8.877  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.661  ; 8.661  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.063  ; 8.063  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.495  ; 8.495  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.386  ; 8.386  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.051 ; -5.051 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -4.555 ; -4.555 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -6.059 ; -6.059 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -5.042 ; -5.042 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -4.894 ; -4.894 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.141 ; -6.141 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -6.001 ; -6.001 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.645 ; -6.645 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.510 ; -6.510 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -4.894 ; -4.894 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.968 ; -5.968 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.463 ; -6.463 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.098 ; -6.098 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; J6_9             ; clk        ; 7.603  ; 7.603  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.957  ; 7.957  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 8.513  ; 8.513  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 8.213  ; 8.213  ; Fall       ; clk             ;
; vSync            ; clk        ; 8.780  ; 8.780  ; Fall       ; clk             ;
; video            ; clk        ; 7.517  ; 7.517  ; Fall       ; clk             ;
; videoB0          ; clk        ; 7.927  ; 7.927  ; Fall       ; clk             ;
; videoB1          ; clk        ; 7.934  ; 7.934  ; Fall       ; clk             ;
; videoG0          ; clk        ; 8.322  ; 8.322  ; Fall       ; clk             ;
; videoG1          ; clk        ; 7.940  ; 7.940  ; Fall       ; clk             ;
; videoR0          ; clk        ; 8.324  ; 8.324  ; Fall       ; clk             ;
; videoR1          ; clk        ; 8.313  ; 8.313  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.035 ; 10.035 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 19.868 ; 19.868 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 19.891 ; 19.891 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 6.166  ;        ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 19.221 ; 19.221 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 12.681 ; 12.681 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 14.114 ; 14.114 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 20.660 ; 20.660 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 15.297 ; 15.297 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 14.357 ; 14.357 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 15.291 ; 15.291 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 15.200 ; 15.200 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 17.238 ; 17.238 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 17.069 ; 17.069 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.562 ; 17.562 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.288 ; 17.288 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.564 ; 17.564 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 16.876 ; 16.876 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.245 ; 16.245 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 16.915 ; 16.915 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 16.318 ; 16.318 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 20.470 ; 20.470 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 20.660 ; 20.660 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 19.869 ; 19.869 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 25.210 ; 25.210 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 24.908 ; 24.908 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 22.917 ; 22.917 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 25.210 ; 25.210 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 24.170 ; 24.170 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 24.500 ; 24.500 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 22.479 ; 22.479 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 23.186 ; 23.186 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 25.108 ; 25.108 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;        ; 6.166  ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 5.952  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 7.396  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; J6_9             ; clk        ; 7.603  ; 7.603  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.957  ; 7.957  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 8.513  ; 8.513  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 8.213  ; 8.213  ; Fall       ; clk             ;
; vSync            ; clk        ; 8.780  ; 8.780  ; Fall       ; clk             ;
; video            ; clk        ; 7.517  ; 7.517  ; Fall       ; clk             ;
; videoB0          ; clk        ; 7.927  ; 7.927  ; Fall       ; clk             ;
; videoB1          ; clk        ; 7.934  ; 7.934  ; Fall       ; clk             ;
; videoG0          ; clk        ; 8.322  ; 8.322  ; Fall       ; clk             ;
; videoG1          ; clk        ; 7.940  ; 7.940  ; Fall       ; clk             ;
; videoR0          ; clk        ; 8.324  ; 8.324  ; Fall       ; clk             ;
; videoR1          ; clk        ; 8.313  ; 8.313  ; Fall       ; clk             ;
; videoSync        ; clk        ; 8.436  ; 8.436  ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 10.590 ; 10.590 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 10.613 ; 10.613 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 6.166  ;        ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 9.943  ; 9.943  ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 5.952  ; 9.742  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 7.396  ; 11.473 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 7.514  ; 7.514  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 10.304 ; 10.304 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 7.514  ; 7.514  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 8.990  ; 8.990  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 9.278  ; 9.278  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 9.963  ; 9.963  ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 9.943  ; 9.943  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 10.282 ; 10.282 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 8.969  ; 8.969  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 8.948  ; 8.948  ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 10.227 ; 10.227 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 7.916  ; 7.916  ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 10.338 ; 10.338 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 10.983 ; 10.983 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 9.080  ; 9.080  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 8.997  ; 8.997  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 8.666  ; 8.666  ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 11.504 ; 11.504 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 12.797 ; 12.797 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 11.504 ; 11.504 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 13.746 ; 13.746 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 13.555 ; 13.555 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 13.247 ; 13.247 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 12.418 ; 12.418 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 12.675 ; 12.675 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 13.232 ; 13.232 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;        ; 6.166  ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 5.952  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 7.396  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.210 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.918 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.250 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.905 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.905 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.905 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.908 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.210 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.210 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.568  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.276 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.608 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.263 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.263 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.263 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.266 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.568  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.568  ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.210    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 12.918    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.250    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.905    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.905    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.905    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 12.908    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.210    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.210    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.568     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.276    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.608    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.263    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.263    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.263    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.266    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.568     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.568     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -5.552 ; -985.355      ;
; clk      ; -5.188 ; -1455.021     ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -0.516 ; -4.784        ;
; clk      ; -0.076 ; -0.172        ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.000 ; -1573.732          ;
; cpuClock ; -0.500 ; -342.000           ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                              ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.552 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.817     ; 5.767      ;
; -5.540 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.745      ;
; -5.529 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 5.732      ;
; -5.522 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.727      ;
; -5.519 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.946     ; 5.605      ;
; -5.510 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.817     ; 5.725      ;
; -5.509 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.704      ;
; -5.507 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.583      ;
; -5.504 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.817     ; 5.719      ;
; -5.498 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.703      ;
; -5.496 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.691      ;
; -5.496 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.958     ; 5.570      ;
; -5.489 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.565      ;
; -5.487 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 5.690      ;
; -5.480 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.685      ;
; -5.476 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.966     ; 5.542      ;
; -5.471 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.946     ; 5.557      ;
; -5.470 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 5.673      ;
; -5.467 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.662      ;
; -5.463 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.966     ; 5.529      ;
; -5.462 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.667      ;
; -5.462 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.817     ; 5.677      ;
; -5.458 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 5.661      ;
; -5.454 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.649      ;
; -5.450 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.945     ; 5.537      ;
; -5.442 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.946     ; 5.528      ;
; -5.440 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.946     ; 5.526      ;
; -5.440 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.817     ; 5.655      ;
; -5.438 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.955     ; 5.515      ;
; -5.437 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.958     ; 5.511      ;
; -5.431 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.817     ; 5.646      ;
; -5.430 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.506      ;
; -5.429 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.929     ; 5.532      ;
; -5.429 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.505      ;
; -5.428 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 5.631      ;
; -5.428 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.504      ;
; -5.428 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.633      ;
; -5.427 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.957     ; 5.502      ;
; -5.426 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.919     ; 5.539      ;
; -5.425 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.958     ; 5.499      ;
; -5.420 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.625      ;
; -5.420 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.955     ; 5.497      ;
; -5.419 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.958     ; 5.493      ;
; -5.417 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.958     ; 5.491      ;
; -5.417 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 5.620      ;
; -5.416 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 5.619      ;
; -5.413 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.618      ;
; -5.412 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.488      ;
; -5.410 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.486      ;
; -5.410 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.615      ;
; -5.407 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.965     ; 5.474      ;
; -5.403 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.931     ; 5.504      ;
; -5.402 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.945     ; 5.489      ;
; -5.399 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.966     ; 5.465      ;
; -5.398 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.946     ; 5.484      ;
; -5.397 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.966     ; 5.463      ;
; -5.397 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.592      ;
; -5.396 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.929     ; 5.499      ;
; -5.394 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.946     ; 5.480      ;
; -5.394 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.965     ; 5.461      ;
; -5.392 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.600      ;
; -5.392 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.946     ; 5.478      ;
; -5.392 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.817     ; 5.607      ;
; -5.389 ; cpu09:cpu1|md[5]       ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.817     ; 5.604      ;
; -5.386 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.966     ; 5.452      ;
; -5.384 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.966     ; 5.450      ;
; -5.384 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.579      ;
; -5.383 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.939     ; 5.476      ;
; -5.382 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.931     ; 5.483      ;
; -5.380 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.456      ;
; -5.380 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.578      ;
; -5.378 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.919     ; 5.491      ;
; -5.377 ; cpu09:cpu1|op_code[5]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.821     ; 5.588      ;
; -5.374 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.569      ;
; -5.371 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.576      ;
; -5.370 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.939     ; 5.463      ;
; -5.369 ; cpu09:cpu1|pre_code[3] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.564      ;
; -5.369 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.836     ; 5.565      ;
; -5.368 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.957     ; 5.443      ;
; -5.365 ; cpu09:cpu1|fic         ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.570      ;
; -5.362 ; cpu09:cpu1|op_code[4]  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.560      ;
; -5.360 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.958     ; 5.434      ;
; -5.360 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.955     ; 5.437      ;
; -5.359 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.435      ;
; -5.358 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.958     ; 5.432      ;
; -5.358 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 5.561      ;
; -5.356 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|up[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.957     ; 5.431      ;
; -5.356 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.946     ; 5.442      ;
; -5.352 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.428      ;
; -5.350 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.956     ; 5.426      ;
; -5.350 ; cpu09:cpu1|op_code[6]  ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.827     ; 5.555      ;
; -5.349 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.844     ; 5.537      ;
; -5.348 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.958     ; 5.422      ;
; -5.346 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.958     ; 5.420      ;
; -5.346 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.829     ; 5.549      ;
; -5.345 ; cpu09:cpu1|pre_code[4] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.540      ;
; -5.344 ; cpu09:cpu1|op_code[5]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.950     ; 5.426      ;
; -5.344 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.552      ;
; -5.343 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[5]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.946     ; 5.429      ;
; -5.341 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.966     ; 5.407      ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.188 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.082      ; 5.769      ;
; -5.160 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 0.500        ; 0.087      ; 5.746      ;
; -5.086 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.083      ; 5.668      ;
; -5.081 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.644      ;
; -5.079 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 0.500        ; 0.088      ; 5.666      ;
; -5.066 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.088      ; 5.653      ;
; -5.063 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.067      ; 5.629      ;
; -5.059 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.500        ; 0.087      ; 5.645      ;
; -5.058 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 0.500        ; 0.088      ; 5.645      ;
; -5.056 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.082      ; 5.637      ;
; -5.055 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.088      ; 5.642      ;
; -5.050 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.610      ;
; -5.049 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 0.500        ; 0.088      ; 5.636      ;
; -5.048 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.082      ; 5.629      ;
; -5.039 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.088      ; 5.626      ;
; -5.039 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 0.500        ; 0.088      ; 5.626      ;
; -5.031 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.087      ; 5.617      ;
; -5.029 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.087      ; 5.615      ;
; -5.022 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.086      ; 5.607      ;
; -5.016 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.085      ; 5.600      ;
; -5.015 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.085      ; 5.599      ;
; -5.009 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.083      ; 5.591      ;
; -5.006 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.566      ;
; -5.004 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.089      ; 5.592      ;
; -5.002 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.565      ;
; -5.000 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.560      ;
; -5.000 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.066      ; 5.565      ;
; -4.997 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.557      ;
; -4.991 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.551      ;
; -4.991 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.083      ; 5.573      ;
; -4.990 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.553      ;
; -4.989 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.552      ;
; -4.988 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.551      ;
; -4.988 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.082      ; 5.569      ;
; -4.986 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 0.500        ; 0.082      ; 5.567      ;
; -4.985 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.548      ;
; -4.984 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.067      ; 5.550      ;
; -4.983 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4   ; clk          ; clk         ; 0.500        ; 0.085      ; 5.567      ;
; -4.982 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4 ; clk          ; clk         ; 0.500        ; 0.082      ; 5.563      ;
; -4.981 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 0.500        ; 0.088      ; 5.568      ;
; -4.978 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.541      ;
; -4.977 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 0.500        ; 0.089      ; 5.565      ;
; -4.973 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 0.500        ; 0.088      ; 5.560      ;
; -4.971 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.066      ; 5.536      ;
; -4.971 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.531      ;
; -4.969 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.066      ; 5.534      ;
; -4.968 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; clk         ; 0.500        ; 0.087      ; 5.554      ;
; -4.968 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.066      ; 5.533      ;
; -4.964 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.089      ; 5.552      ;
; -4.962 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1 ; clk          ; clk         ; 0.500        ; 0.082      ; 5.543      ;
; -4.961 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg5   ; clk          ; clk         ; 0.500        ; 0.088      ; 5.548      ;
; -4.961 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 0.500        ; 0.088      ; 5.548      ;
; -4.961 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ; clk          ; clk         ; 0.500        ; 0.087      ; 5.547      ;
; -4.960 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.067      ; 5.526      ;
; -4.957 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 0.500        ; 0.087      ; 5.543      ;
; -4.957 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; clk         ; 0.500        ; 0.088      ; 5.544      ;
; -4.954 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.083      ; 5.536      ;
; -4.953 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.089      ; 5.541      ;
; -4.949 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2   ; clk          ; clk         ; 0.500        ; 0.085      ; 5.533      ;
; -4.949 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 0.500        ; 0.087      ; 5.535      ;
; -4.947 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 0.500        ; 0.089      ; 5.535      ;
; -4.947 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.083      ; 5.529      ;
; -4.947 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.507      ;
; -4.946 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.083      ; 5.528      ;
; -4.944 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.067      ; 5.510      ;
; -4.941 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 0.500        ; 0.083      ; 5.523      ;
; -4.941 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.088      ; 5.528      ;
; -4.938 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.083      ; 5.520      ;
; -4.937 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.089      ; 5.525      ;
; -4.937 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 0.500        ; 0.089      ; 5.525      ;
; -4.932 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.083      ; 5.514      ;
; -4.931 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.086      ; 5.516      ;
; -4.930 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5   ; clk          ; clk         ; 0.500        ; 0.085      ; 5.514      ;
; -4.930 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.086      ; 5.515      ;
; -4.929 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 0.500        ; 0.082      ; 5.510      ;
; -4.929 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 0.500        ; 0.088      ; 5.516      ;
; -4.929 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.086      ; 5.514      ;
; -4.927 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 0.500        ; 0.088      ; 5.514      ;
; -4.927 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.487      ;
; -4.926 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2   ; clk          ; clk         ; 0.500        ; 0.086      ; 5.511      ;
; -4.921 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 0.500        ; 0.087      ; 5.507      ;
; -4.921 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.481      ;
; -4.921 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.066      ; 5.486      ;
; -4.920 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 0.500        ; 0.085      ; 5.504      ;
; -4.918 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.478      ;
; -4.914 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 0.500        ; 0.086      ; 5.499      ;
; -4.913 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8   ; clk          ; clk         ; 0.500        ; 0.085      ; 5.497      ;
; -4.913 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 0.500        ; 0.086      ; 5.498      ;
; -4.912 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.088      ; 5.499      ;
; -4.912 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.472      ;
; -4.911 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.474      ;
; -4.910 ; SBCTextDisplayRGB:io2|charVert[0]    ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.085      ; 5.494      ;
; -4.910 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.088      ; 5.497      ;
; -4.910 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.473      ;
; -4.909 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.088      ; 5.496      ;
; -4.909 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.064      ; 5.472      ;
; -4.908 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.468      ;
; -4.908 ; SBCTextDisplayRGB:io2|charVert[2]    ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 0.500        ; 0.085      ; 5.492      ;
; -4.907 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.467      ;
; -4.907 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.061      ; 5.467      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                  ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.516 ; SBCTextDisplayRGB:io2|kbBuffer~51    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.528      ;
; -0.466 ; SBCTextDisplayRGB:io2|kbBuffer~66    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.578      ;
; -0.466 ; SBCTextDisplayRGB:io2|kbBuffer~50    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.578      ;
; -0.464 ; SBCTextDisplayRGB:io2|kbBuffer~63    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.580      ;
; -0.437 ; SBCTextDisplayRGB:io2|kbBuffer~47    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 0.893      ; 0.608      ;
; -0.434 ; SBCTextDisplayRGB:io2|kbBuffer~28    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 0.901      ; 0.619      ;
; -0.379 ; SBCTextDisplayRGB:io2|kbBuffer~30    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 0.893      ; 0.666      ;
; -0.367 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.677      ;
; -0.328 ; SBCTextDisplayRGB:io2|kbBuffer~36    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 0.901      ; 0.725      ;
; -0.326 ; SBCTextDisplayRGB:io2|kbBuffer~25    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.894      ; 0.720      ;
; -0.318 ; SBCTextDisplayRGB:io2|kbBuffer~46    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.893      ; 0.727      ;
; -0.315 ; SBCTextDisplayRGB:io2|kbBuffer~31    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 0.901      ; 0.738      ;
; -0.292 ; SBCTextDisplayRGB:io2|kbBuffer~27    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 0.887      ; 0.747      ;
; -0.271 ; SBCTextDisplayRGB:io2|kbBuffer~14    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 0.901      ; 0.782      ;
; -0.217 ; SBCTextDisplayRGB:io2|kbBuffer~16    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 0.893      ; 0.828      ;
; -0.217 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.827      ;
; -0.205 ; cpu09:cpu1|state.decode3_state       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock     ; cpuClock    ; 0.000        ; 1.536      ; 1.483      ;
; -0.205 ; cpu09:cpu1|state.decode3_state       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock     ; cpuClock    ; 0.000        ; 1.536      ; 1.483      ;
; -0.169 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.875      ;
; -0.165 ; SBCTextDisplayRGB:io2|kbBuffer~21    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 0.902      ; 0.889      ;
; -0.164 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.880      ;
; -0.164 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.880      ;
; -0.163 ; SBCTextDisplayRGB:io2|kbBuffer~22    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 0.901      ; 0.890      ;
; -0.162 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.882      ;
; -0.161 ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 0.883      ;
; -0.159 ; SBCTextDisplayRGB:io2|kbBuffer~26    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 0.894      ; 0.887      ;
; -0.148 ; SBCTextDisplayRGB:io2|kbBuffer~17    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 0.901      ; 0.905      ;
; -0.144 ; SBCTextDisplayRGB:io2|kbBuffer~44    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 0.903      ; 0.911      ;
; -0.142 ; cpu09:cpu1|state.decode3_state       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock     ; cpuClock    ; 0.000        ; 1.536      ; 1.546      ;
; -0.140 ; cpu09:cpu1|state.decode3_state       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 1.536      ; 1.548      ;
; -0.140 ; SBCTextDisplayRGB:io2|kbInPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.889      ; 0.901      ;
; -0.134 ; cpu09:cpu1|sp[12]                    ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 1.585      ; 1.603      ;
; -0.131 ; SBCTextDisplayRGB:io2|kbBuffer~13    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 0.887      ; 0.908      ;
; -0.130 ; SBCTextDisplayRGB:io2|kbBuffer~64    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 0.890      ; 0.912      ;
; -0.129 ; SBCTextDisplayRGB:io2|kbBuffer~37    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 0.894      ; 0.917      ;
; -0.125 ; SBCTextDisplayRGB:io2|kbBuffer~62    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 0.877      ; 0.904      ;
; -0.121 ; SBCTextDisplayRGB:io2|kbBuffer~49    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 0.925      ; 0.956      ;
; -0.110 ; cpu09:cpu1|sp[4]                     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 1.585      ; 1.627      ;
; -0.102 ; SBCTextDisplayRGB:io2|kbBuffer~29    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 0.900      ; 0.950      ;
; -0.099 ; cpu09:cpu1|state.cwai_state          ; cpu09:cpu1|saved_state.int_cwai_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.794      ; 0.847      ;
; -0.095 ; SBCTextDisplayRGB:io2|kbBuffer~45    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 0.911      ; 0.968      ;
; -0.090 ; SBCTextDisplayRGB:io2|kbBuffer~35    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 0.902      ; 0.964      ;
; -0.087 ; SBCTextDisplayRGB:io2|kbBuffer~32    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.895      ; 0.960      ;
; -0.086 ; SBCTextDisplayRGB:io2|kbBuffer~18    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.895      ; 0.961      ;
; -0.084 ; SBCTextDisplayRGB:io2|kbBuffer~43    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 0.910      ; 0.978      ;
; -0.072 ; SBCTextDisplayRGB:io2|kbBuffer~42    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 0.911      ; 0.991      ;
; -0.072 ; SBCTextDisplayRGB:io2|kbBuffer~38    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 0.902      ; 0.982      ;
; -0.071 ; SBCTextDisplayRGB:io2|kbBuffer~34    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 0.888      ; 0.969      ;
; -0.070 ; SBCTextDisplayRGB:io2|kbBuffer~60    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.884      ; 0.966      ;
; -0.070 ; SBCTextDisplayRGB:io2|kbBuffer~41    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 0.897      ; 0.979      ;
; -0.070 ; SBCTextDisplayRGB:io2|kbBuffer~59    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 0.911      ; 0.993      ;
; -0.065 ; SBCTextDisplayRGB:io2|kbBuffer~54    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 0.904      ; 0.991      ;
; -0.063 ; SBCTextDisplayRGB:io2|kbBuffer~61    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 0.884      ; 0.973      ;
; -0.062 ; SBCTextDisplayRGB:io2|kbBuffer~12    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 0.894      ; 0.984      ;
; -0.053 ; SBCTextDisplayRGB:io2|kbBuffer~15    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 0.900      ; 0.999      ;
; -0.050 ; SBCTextDisplayRGB:io2|kbBuffer~65    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 0.883      ; 0.985      ;
; -0.041 ; SBCTextDisplayRGB:io2|kbBuffer~40    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 0.904      ; 1.015      ;
; -0.040 ; SBCTextDisplayRGB:io2|kbBuffer~48    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 0.893      ; 1.005      ;
; -0.036 ; SBCTextDisplayRGB:io2|kbBuffer~24    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 0.902      ; 1.018      ;
; -0.029 ; SBCTextDisplayRGB:io2|kbBuffer~20    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 0.888      ; 1.011      ;
; -0.027 ; SBCTextDisplayRGB:io2|kbBuffer~55    ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 0.897      ; 1.022      ;
; -0.019 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 1.025      ;
; -0.017 ; cpu09:cpu1|sp[2]                     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock     ; cpuClock    ; 0.000        ; 1.585      ; 1.720      ;
; -0.016 ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 0.895      ; 1.031      ;
; -0.014 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 1.030      ;
; -0.014 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 1.030      ;
; -0.012 ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 1.032      ;
; 0.000  ; SBCTextDisplayRGB:io2|kbBuffer~58    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 0.903      ; 1.055      ;
; 0.010  ; SBCTextDisplayRGB:io2|kbInPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.889      ; 1.051      ;
; 0.014  ; SBCTextDisplayRGB:io2|kbBuffer~11    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.894      ; 1.060      ;
; 0.017  ; SBCTextDisplayRGB:io2|kbBuffer~23    ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 0.894      ; 1.063      ;
; 0.021  ; SBCTextDisplayRGB:io2|kbBuffer~33    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 0.895      ; 1.068      ;
; 0.025  ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 0.898      ; 1.075      ;
; 0.037  ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 1.081      ;
; 0.038  ; cpu09:cpu1|state.jsr_state           ; cpu09:cpu1|saved_state.jmp_state       ; cpuClock     ; cpuClock    ; 0.000        ; 0.597      ; 0.787      ;
; 0.042  ; SBCTextDisplayRGB:io2|kbBuffer~52    ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 0.908      ; 1.102      ;
; 0.042  ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 1.086      ;
; 0.042  ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 1.086      ;
; 0.044  ; SBCTextDisplayRGB:io2|kbBuffer~19    ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 0.895      ; 1.091      ;
; 0.044  ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 0.892      ; 1.088      ;
; 0.052  ; cpu09:cpu1|state.int_swimask_state   ; cpu09:cpu1|cc[4]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.963      ; 1.167      ;
; 0.052  ; SBCTextDisplayRGB:io2|kbBuffer~39    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.904      ; 1.108      ;
; 0.066  ; SBCTextDisplayRGB:io2|kbInPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.889      ; 1.107      ;
; 0.072  ; cpu09:cpu1|state.imm16_state         ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; cpuClock     ; cpuClock    ; -0.500       ; 1.753      ; 1.477      ;
; 0.072  ; cpu09:cpu1|state.imm16_state         ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock     ; cpuClock    ; -0.500       ; 1.753      ; 1.477      ;
; 0.072  ; SBCTextDisplayRGB:io2|kbBuffer~57    ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 0.910      ; 1.134      ;
; 0.073  ; SBCTextDisplayRGB:io2|kbBuffer~53    ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 0.904      ; 1.129      ;
; 0.074  ; cpu09:cpu1|state.imm16_state         ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock     ; cpuClock    ; -0.500       ; 1.753      ; 1.479      ;
; 0.074  ; SBCTextDisplayRGB:io2|kbBuffer~56    ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 0.911      ; 1.137      ;
; 0.088  ; cpu09:cpu1|state.rti_ixh_state       ; cpu09:cpu1|xreg[9]                     ; cpuClock     ; cpuClock    ; 0.000        ; 0.851      ; 1.091      ;
; 0.100  ; cpu09:cpu1|sp[15]                    ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock     ; cpuClock    ; 0.000        ; 1.585      ; 1.837      ;
; 0.110  ; cpu09:cpu1|sp[10]                    ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock     ; cpuClock    ; 0.000        ; 1.585      ; 1.847      ;
; 0.112  ; cpu09:cpu1|state.decode3_state       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock     ; cpuClock    ; 0.000        ; 1.536      ; 1.800      ;
; 0.112  ; cpu09:cpu1|sp[8]                     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock     ; cpuClock    ; 0.000        ; 1.585      ; 1.849      ;
; 0.130  ; SBCTextDisplayRGB:io2|dispByteSent   ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk          ; cpuClock    ; -0.500       ; 0.856      ; 0.638      ;
; 0.142  ; cpu09:cpu1|state.int_swimask_state   ; cpu09:cpu1|cc[6]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.963      ; 1.257      ;
; 0.154  ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[2]                 ; cpuClock     ; cpuClock    ; 0.000        ; 0.955      ; 1.261      ;
; 0.157  ; cpu09:cpu1|state.decode3_state       ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.536      ; 1.845      ;
; 0.161  ; cpu09:cpu1|state.fetch_state         ; cpu09:cpu1|pre_code[6]                 ; cpuClock     ; cpuClock    ; 0.000        ; 0.955      ; 1.268      ;
; 0.161  ; cpu09:cpu1|state.imm16_state         ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.710      ; 2.023      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                               ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.076 ; cpu09:cpu1|sp[1]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg1   ; cpuClock     ; clk         ; 0.000        ; 0.779      ; 0.841      ;
; -0.056 ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.793      ; 0.875      ;
; -0.040 ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.793      ; 0.891      ;
; 0.034  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.801      ; 0.973      ;
; 0.035  ; cpu09:cpu1|sp[1]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.783      ; 0.956      ;
; 0.051  ; cpu09:cpu1|sp[1]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a4~porta_address_reg1   ; cpuClock     ; clk         ; 0.000        ; 0.785      ; 0.974      ;
; 0.052  ; cpu09:cpu1|sp[1]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a1~porta_address_reg1   ; cpuClock     ; clk         ; 0.000        ; 0.787      ; 0.977      ;
; 0.060  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.801      ; 0.999      ;
; 0.070  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg10 ; cpuClock     ; clk         ; 0.000        ; 0.793      ; 1.001      ;
; 0.071  ; cpu09:cpu1|sp[1]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.771      ; 0.980      ;
; 0.076  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.804      ; 1.018      ;
; 0.076  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg10 ; cpuClock     ; clk         ; 0.000        ; 0.801      ; 1.015      ;
; 0.080  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.801      ; 1.019      ;
; 0.083  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a9~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.805      ; 1.026      ;
; 0.083  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.789      ; 1.010      ;
; 0.092  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.804      ; 1.034      ;
; 0.094  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg10 ; cpuClock     ; clk         ; 0.000        ; 0.789      ; 1.021      ;
; 0.095  ; cpu09:cpu1|sp[3]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a6~porta_address_reg3   ; cpuClock     ; clk         ; 0.000        ; 0.775      ; 1.008      ;
; 0.099  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a9~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.805      ; 1.042      ;
; 0.104  ; cpu09:cpu1|sp[1]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.755      ; 0.997      ;
; 0.106  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a8~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.783      ; 1.027      ;
; 0.107  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.793      ; 1.038      ;
; 0.115  ; cpu09:cpu1|sp[1]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg1   ; cpuClock     ; clk         ; 0.000        ; 0.754      ; 1.007      ;
; 0.118  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a8~porta_address_reg8   ; cpuClock     ; clk         ; 0.000        ; 0.783      ; 1.039      ;
; 0.122  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.801      ; 1.061      ;
; 0.123  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.793      ; 1.054      ;
; 0.131  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a15~porta_address_reg7  ; cpuClock     ; clk         ; 0.000        ; 0.773      ; 1.042      ;
; 0.133  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.769      ; 1.040      ;
; 0.134  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.769      ; 1.041      ;
; 0.146  ; cpu09:cpu1|iv[0]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg1   ; cpuClock     ; clk         ; 0.000        ; 0.927      ; 1.211      ;
; 0.152  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.801      ; 1.091      ;
; 0.156  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a4~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.807      ; 1.101      ;
; 0.158  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a13~porta_address_reg10 ; cpuClock     ; clk         ; 0.000        ; 0.793      ; 1.089      ;
; 0.161  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a1~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.809      ; 1.108      ;
; 0.164  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg10 ; cpuClock     ; clk         ; 0.000        ; 0.801      ; 1.103      ;
; 0.180  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.804      ; 1.122      ;
; 0.182  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg10 ; cpuClock     ; clk         ; 0.000        ; 0.789      ; 1.109      ;
; 0.187  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a5~porta_address_reg8   ; cpuClock     ; clk         ; 0.000        ; 0.791      ; 1.116      ;
; 0.187  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a9~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.805      ; 1.130      ;
; 0.195  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a9~porta_address_reg8   ; cpuClock     ; clk         ; 0.000        ; 0.805      ; 1.138      ;
; 0.195  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a5~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.791      ; 1.124      ;
; 0.195  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a6~porta_address_reg6   ; cpuClock     ; clk         ; 0.000        ; 0.797      ; 1.130      ;
; 0.203  ; cpu09:cpu1|sp[1]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg1   ; cpuClock     ; clk         ; 0.000        ; 0.782      ; 1.123      ;
; 0.205  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.777      ; 1.120      ;
; 0.210  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a6~porta_address_reg4   ; cpuClock     ; clk         ; 0.000        ; 0.797      ; 1.145      ;
; 0.215  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.127 ; 4.127 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 3.200 ; 3.200 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 2.718 ; 2.718 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 4.769 ; 4.769 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 3.955 ; 3.955 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.720 ; 3.720 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.779 ; 3.779 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.955 ; 3.955 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.862 ; 3.862 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.770 ; 3.770 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.572 ; 3.572 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.707 ; 3.707 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.685 ; 3.685 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.350 ; -2.350 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.111 ; -2.111 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.598 ; -2.598 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -2.572 ; -2.572 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.253 ; -2.253 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.657 ; -2.657 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.538 ; -2.538 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.832 ; -2.832 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.787 ; -2.787 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.253 ; -2.253 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.560 ; -2.560 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.717 ; -2.717 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.605 ; -2.605 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; J6_9             ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.662 ; 3.662 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 3.793 ; 3.793 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.723 ; 3.723 ; Fall       ; clk             ;
; vSync            ; clk        ; 3.992 ; 3.992 ; Fall       ; clk             ;
; video            ; clk        ; 3.467 ; 3.467 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.634 ; 3.634 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.636 ; 3.636 ; Fall       ; clk             ;
; videoG0          ; clk        ; 3.756 ; 3.756 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.641 ; 3.641 ; Fall       ; clk             ;
; videoR0          ; clk        ; 3.767 ; 3.767 ; Fall       ; clk             ;
; videoR1          ; clk        ; 3.756 ; 3.756 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.305 ; 4.305 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 6.986 ; 6.986 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 6.997 ; 6.997 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 2.582 ;       ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 6.752 ; 6.752 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 4.723 ; 4.723 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 5.103 ; 5.103 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 7.148 ; 7.148 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 5.442 ; 5.442 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 5.167 ; 5.167 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 5.500 ; 5.500 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 5.492 ; 5.492 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 6.122 ; 6.122 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 6.082 ; 6.082 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 6.219 ; 6.219 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 6.128 ; 6.128 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 6.195 ; 6.195 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 5.994 ; 5.994 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 5.828 ; 5.828 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 6.016 ; 6.016 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 5.796 ; 5.796 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 7.055 ; 7.055 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 7.148 ; 7.148 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 6.870 ; 6.870 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 9.045 ; 9.045 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 8.839 ; 8.839 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 8.348 ; 8.348 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 9.045 ; 9.045 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 8.644 ; 8.644 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 8.828 ; 8.828 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 8.133 ; 8.133 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 8.500 ; 8.500 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 8.967 ; 8.967 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;       ; 2.582 ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.452 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.827 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; J6_9             ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.662 ; 3.662 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 3.793 ; 3.793 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.723 ; 3.723 ; Fall       ; clk             ;
; vSync            ; clk        ; 3.992 ; 3.992 ; Fall       ; clk             ;
; video            ; clk        ; 3.467 ; 3.467 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.634 ; 3.634 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.636 ; 3.636 ; Fall       ; clk             ;
; videoG0          ; clk        ; 3.756 ; 3.756 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.641 ; 3.641 ; Fall       ; clk             ;
; videoR0          ; clk        ; 3.767 ; 3.767 ; Fall       ; clk             ;
; videoR1          ; clk        ; 3.756 ; 3.756 ; Fall       ; clk             ;
; videoSync        ; clk        ; 3.742 ; 3.742 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 4.111 ; 4.111 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 4.122 ; 4.122 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 2.582 ;       ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 3.877 ; 3.877 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.452 ; 3.793 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.827 ; 4.249 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.087 ; 3.087 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 3.895 ; 3.895 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.087 ; 3.087 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.574 ; 3.574 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.641 ; 3.641 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.842 ; 3.842 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.840 ; 3.840 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.936 ; 3.936 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.561 ; 3.561 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 3.548 ; 3.548 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 3.890 ; 3.890 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 3.252 ; 3.252 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.940 ; 3.940 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 4.089 ; 4.089 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.579 ; 3.579 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.563 ; 3.563 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.435 ; 3.435 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.387 ; 4.387 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.765 ; 4.765 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.387 ; 4.387 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 5.204 ; 5.204 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 5.000 ; 5.000 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.969 ; 4.969 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.676 ; 4.676 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.750 ; 4.750 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.910 ; 4.910 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;       ; 2.582 ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.452 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.827 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.557 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.811 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.931 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.836 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.836 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.836 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.801 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.557 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.557 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.702 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.956 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.076 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.981 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.981 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.981 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.946 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.702 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.702 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.557     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.811     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.931     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.836     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.836     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.836     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.801     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.557     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.557     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.702     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.956     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.076     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.981     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.981     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.981     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.946     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.702     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.702     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -18.928   ; -2.289  ; N/A      ; N/A     ; -2.567              ;
;  clk             ; -17.921   ; -0.076  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock        ; -18.928   ; -2.289  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -9733.44  ; -20.846 ; 0.0      ; 0.0     ; -2794.217           ;
;  clk             ; -5981.223 ; -0.172  ; N/A      ; N/A     ; -2286.689           ;
;  cpuClock        ; -3752.217 ; -20.846 ; N/A      ; N/A     ; -507.528            ;
+------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.229 ; 11.229 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 7.995  ; 7.995  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 6.325  ; 6.325  ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 11.508 ; 11.508 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 9.114  ; 9.114  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.394  ; 8.394  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.854  ; 8.854  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.114  ; 9.114  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.877  ; 8.877  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.661  ; 8.661  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.063  ; 8.063  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.495  ; 8.495  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.386  ; 8.386  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.350 ; -2.350 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.111 ; -2.111 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.598 ; -2.598 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -2.572 ; -2.572 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.253 ; -2.253 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.657 ; -2.657 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.538 ; -2.538 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.832 ; -2.832 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.787 ; -2.787 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.253 ; -2.253 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.560 ; -2.560 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.717 ; -2.717 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.605 ; -2.605 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; J6_9             ; clk        ; 7.603  ; 7.603  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.957  ; 7.957  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 8.513  ; 8.513  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 8.213  ; 8.213  ; Fall       ; clk             ;
; vSync            ; clk        ; 8.780  ; 8.780  ; Fall       ; clk             ;
; video            ; clk        ; 7.517  ; 7.517  ; Fall       ; clk             ;
; videoB0          ; clk        ; 7.927  ; 7.927  ; Fall       ; clk             ;
; videoB1          ; clk        ; 7.934  ; 7.934  ; Fall       ; clk             ;
; videoG0          ; clk        ; 8.322  ; 8.322  ; Fall       ; clk             ;
; videoG1          ; clk        ; 7.940  ; 7.940  ; Fall       ; clk             ;
; videoR0          ; clk        ; 8.324  ; 8.324  ; Fall       ; clk             ;
; videoR1          ; clk        ; 8.313  ; 8.313  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.035 ; 10.035 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 19.868 ; 19.868 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 19.891 ; 19.891 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 6.166  ;        ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 19.221 ; 19.221 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 12.681 ; 12.681 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 14.114 ; 14.114 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 20.660 ; 20.660 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 15.297 ; 15.297 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 14.357 ; 14.357 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 15.291 ; 15.291 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 15.200 ; 15.200 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 17.238 ; 17.238 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 17.069 ; 17.069 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.562 ; 17.562 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.288 ; 17.288 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.564 ; 17.564 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 16.876 ; 16.876 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.245 ; 16.245 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 16.915 ; 16.915 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 16.318 ; 16.318 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 20.470 ; 20.470 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 20.660 ; 20.660 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 19.869 ; 19.869 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 25.210 ; 25.210 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 24.908 ; 24.908 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 22.917 ; 22.917 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 25.210 ; 25.210 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 24.170 ; 24.170 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 24.500 ; 24.500 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 22.479 ; 22.479 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 23.186 ; 23.186 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 25.108 ; 25.108 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;        ; 6.166  ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 5.952  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 7.396  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; J6_9             ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.662 ; 3.662 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 3.793 ; 3.793 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.723 ; 3.723 ; Fall       ; clk             ;
; vSync            ; clk        ; 3.992 ; 3.992 ; Fall       ; clk             ;
; video            ; clk        ; 3.467 ; 3.467 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.634 ; 3.634 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.636 ; 3.636 ; Fall       ; clk             ;
; videoG0          ; clk        ; 3.756 ; 3.756 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.641 ; 3.641 ; Fall       ; clk             ;
; videoR0          ; clk        ; 3.767 ; 3.767 ; Fall       ; clk             ;
; videoR1          ; clk        ; 3.756 ; 3.756 ; Fall       ; clk             ;
; videoSync        ; clk        ; 3.742 ; 3.742 ; Fall       ; clk             ;
; J6_3             ; cpuClock   ; 4.111 ; 4.111 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 4.122 ; 4.122 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 2.582 ;       ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 3.877 ; 3.877 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.452 ; 3.793 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.827 ; 4.249 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.087 ; 3.087 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 3.895 ; 3.895 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.087 ; 3.087 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.574 ; 3.574 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.641 ; 3.641 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.842 ; 3.842 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.840 ; 3.840 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.936 ; 3.936 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.561 ; 3.561 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 3.548 ; 3.548 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 3.890 ; 3.890 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 3.252 ; 3.252 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.940 ; 3.940 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 4.089 ; 4.089 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.579 ; 3.579 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.563 ; 3.563 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.435 ; 3.435 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.387 ; 4.387 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.765 ; 4.765 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.387 ; 4.387 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 5.204 ; 5.204 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 5.000 ; 5.000 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.969 ; 4.969 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.676 ; 4.676 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.750 ; 4.750 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.910 ; 4.910 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;       ; 2.582 ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.452 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.827 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1340     ; 18804730 ; 1073     ; 46122    ;
; cpuClock   ; clk      ; 108827   ; 0        ; 12673    ; 0        ;
; clk        ; cpuClock ; 3880     ; 9        ; 0        ; 79       ;
; cpuClock   ; cpuClock ; 11843446 ; 152      ; 2020     ; 87       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1340     ; 18804730 ; 1073     ; 46122    ;
; cpuClock   ; clk      ; 108827   ; 0        ; 12673    ; 0        ;
; clk        ; cpuClock ; 3880     ; 9        ; 0        ; 79       ;
; cpuClock   ; cpuClock ; 11843446 ; 152      ; 2020     ; 87       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 408   ; 408  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 3256  ; 3256 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 22 14:41:18 2017
Info: Command: quartus_sta M6809_41KRAM -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.928
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.928     -3752.217 cpuClock 
    Info (332119):   -17.921     -5981.223 clk 
Info (332146): Worst-case hold slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289       -20.846 cpuClock 
    Info (332119):     0.499         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2286.689 clk 
    Info (332119):    -0.742      -507.528 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.552      -985.355 cpuClock 
    Info (332119):    -5.188     -1455.021 clk 
Info (332146): Worst-case hold slack is -0.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.516        -4.784 cpuClock 
    Info (332119):    -0.076        -0.172 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1573.732 clk 
    Info (332119):    -0.500      -342.000 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 468 megabytes
    Info: Processing ended: Sun Jan 22 14:41:25 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


