$version Generated by simsys.py $end
$date Sunday, 15 Nov 2020 at 17:51:30 $end
$timescale 1ns $end
$scope module SYSTEM $end
	$scope module rst0 $end
		$var wire 1 W0 rst0_P $end
		$var wire 1 W1 rst0_Q $end
	$upscope $end
	$scope module clk0 $end
		$var wire 1 W2 clk0_P $end
		$var wire 1 W3 clk0_Q $end
	$upscope $end
	$scope module cnt0 $end
		$var wire 1 W4 cnt0_trg $end
		$var wire 1 W5 cnt0_clr $end
		$var wire 4 W6 cnt0_Q[3:0] $end
	$upscope $end
	$scope module lut0 $end
		$var wire 1 W7 lut0_I0 $end
		$var wire 1 W8 lut0_I1 $end
		$var wire 1 W9 lut0_Q $end
	$upscope $end
$upscope $end
$enddefinitions $end
#0 1W0 0W1 1W2 0W3 0W4 0W5 b0011 W6 0W7 0W8 
#1 b0000 W6 0W9 
#10 0W2 1W3 1W4 1W7 
#20 1W2 0W3 0W4 0W7 
#30 0W2 1W3 1W4 1W7 
#40 1W2 0W3 0W4 0W7 
#50 0W2 1W3 1W4 1W7 
#60 1W2 0W3 0W4 0W7 
#70 0W2 1W3 1W4 1W7 
#80 1W2 0W3 0W4 0W7 
#90 0W2 1W3 1W4 1W7 
#100 1W2 0W3 0W4 0W7 
#105 0W0 1W1 1W5 1W8 
#110 0W2 1W3 1W4 1W7 
#111 b0001 W6 1W9 
#120 1W2 0W3 0W4 0W7 
#121 0W9 
#130 0W2 1W3 1W4 1W7 
#131 b0010 W6 1W9 
#140 1W2 0W3 0W4 0W7 
#141 0W9 
#150 0W2 1W3 1W4 1W7 
#151 b0011 W6 1W9 
#160 1W2 0W3 0W4 0W7 
#161 0W9 
#170 0W2 1W3 1W4 1W7 
#171 b0100 W6 1W9 
#180 1W2 0W3 0W4 0W7 
#181 0W9 
#190 0W2 1W3 1W4 1W7 
#191 b0101 W6 1W9 
