
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-m>//========================================================================</q-m>
<a name="2"><q-n>     2  </q-n></a><q-m>//Project Name: AXI4-APB4 Bridge</q-m>
<a name="3"><q-n>     3  </q-n></a><q-m>//File name: x2p_top.sv</q-m>
<a name="4"><q-n>     4  </q-n></a><q-m>//Description: AXI-APB Bridge Design complied to AXI4 and APB4 protocol</q-m>
<a name="5"><q-n>     5  </q-n></a><q-m>//Design Engineer: Nguyen Ngoc Man</q-m>
<a name="6"><q-n>     6  </q-n></a><q-m>//========================================================================</q-m>
<a name="7"><q-n>     7  </q-n></a><q-w>module</q-w> x2p_top(aclk,
<a name="8"><q-n>     8  </q-n></a>	       aresetn,
<a name="9"><q-n>     9  </q-n></a>	   awvalid,
<a name="10"><q-n>     10  </q-n></a>	   awaddr,
<a name="11"><q-n>     11  </q-n></a>	   awsize,
<a name="12"><q-n>     12  </q-n></a>	   awlen,
<a name="13"><q-n>     13  </q-n></a>	   awburst,
<a name="14"><q-n>     14  </q-n></a>	   awid,
<a name="15"><q-n>     15  </q-n></a>	   awprot,
<a name="16"><q-n>     16  </q-n></a>	   awready,
<a name="17"><q-n>     17  </q-n></a>	   arvalid,
<a name="18"><q-n>     18  </q-n></a>	   araddr,
<a name="19"><q-n>     19  </q-n></a>	   arsize,
<a name="20"><q-n>     20  </q-n></a>	   arlen,
<a name="21"><q-n>     21  </q-n></a>	   arburst,
<a name="22"><q-n>     22  </q-n></a>	   arid,
<a name="23"><q-n>     23  </q-n></a>	   arprot,
<a name="24"><q-n>     24  </q-n></a>	   arready,
<a name="25"><q-n>     25  </q-n></a>	   wvalid,
<a name="26"><q-n>     26  </q-n></a>	   wdata,
<a name="27"><q-n>     27  </q-n></a>	   wstrb,
<a name="28"><q-n>     28  </q-n></a>	   wlast,
<a name="29"><q-n>     29  </q-n></a>	   wready,
<a name="30"><q-n>     30  </q-n></a>	   rready,
<a name="31"><q-n>     31  </q-n></a>	   rvalid,
<a name="32"><q-n>     32  </q-n></a>	   rresp,
<a name="33"><q-n>     33  </q-n></a>	   rlast,
<a name="34"><q-n>     34  </q-n></a>	   rid,
<a name="35"><q-n>     35  </q-n></a>	   rdata,
<a name="36"><q-n>     36  </q-n></a>	   bready,
<a name="37"><q-n>     37  </q-n></a>	   bvalid,
<a name="38"><q-n>     38  </q-n></a>	   bresp,
<a name="39"><q-n>     39  </q-n></a>	   bid,
<a name="40"><q-n>     40  </q-n></a>	   pclk,
<a name="41"><q-n>     41  </q-n></a>	   preset_n,
<a name="42"><q-n>     42  </q-n></a>	   pready,
<a name="43"><q-n>     43  </q-n></a>	   prdata,
<a name="44"><q-n>     44  </q-n></a>	   pslverr,
<a name="45"><q-n>     45  </q-n></a>	   paddr,
<a name="46"><q-n>     46  </q-n></a>	   pwdata,
<a name="47"><q-n>     47  </q-n></a>	   psel,
<a name="48"><q-n>     48  </q-n></a>	   penable,
<a name="49"><q-n>     49  </q-n></a>	   pprot,
<a name="50"><q-n>     50  </q-n></a>	   pstrb,
<a name="51"><q-n>     51  </q-n></a>	   pwrite
<a name="52"><q-n>     52  </q-n></a>);
<a name="53"><q-n>     53  </q-n></a>  <q-m>//***************************************************************</q-m>
<a name="54"><q-n>     54  </q-n></a>  <q-m>//declare ports </q-m>
<a name="55"><q-n>     55  </q-n></a>  <q-m>//***************************************************************</q-m>
<a name="56"><q-n>     56  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> aclk;
<a name="57"><q-n>     57  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> aresetn;
<a name="58"><q-n>     58  </q-n></a>  <q-m>//ports declaration</q-m>
<a name="59"><q-n>     59  </q-n></a>  <q-m>// Address write chanel</q-m>
<a name="60"><q-n>     60  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w>                    awvalid;
<a name="61"><q-n>     61  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [31:0]             awaddr;
<a name="62"><q-n>     62  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [2:0]              awsize;
<a name="63"><q-n>     63  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [7:0]              awlen;
<a name="64"><q-n>     64  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [1:0]              awburst;
<a name="65"><q-n>     65  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [7:0]              awid;
<a name="66"><q-n>     66  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [2:0]              awprot;
<a name="67"><q-n>     67  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w>                   awready;
<a name="68"><q-n>     68  </q-n></a>  <q-m>// address read chanel</q-m>
<a name="69"><q-n>     69  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w>                    arvalid;
<a name="70"><q-n>     70  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [31:0]             araddr;
<a name="71"><q-n>     71  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [2:0]              arsize;
<a name="72"><q-n>     72  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [7:0]              arlen;
<a name="73"><q-n>     73  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [1:0]              arburst;
<a name="74"><q-n>     74  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [7:0]              arid;
<a name="75"><q-n>     75  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [2:0]              arprot;
<a name="76"><q-n>     76  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w>                   arready;
<a name="77"><q-n>     77  </q-n></a>  <q-m>//write data chanel</q-m>
<a name="78"><q-n>     78  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w>                    wvalid;
<a name="79"><q-n>     79  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [31:0]             wdata;
<a name="80"><q-n>     80  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [3:0]              wstrb;
<a name="81"><q-n>     81  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w>                    wlast;
<a name="82"><q-n>     82  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w>                   wready;
<a name="83"><q-n>     83  </q-n></a>  <q-m>//read data chanel</q-m>
<a name="84"><q-n>     84  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w>                     rready;
<a name="85"><q-n>     85  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w>                    rvalid;
<a name="86"><q-n>     86  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [1:0]              rresp;
<a name="87"><q-n>     87  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w>                    rlast;
<a name="88"><q-n>     88  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [7:0]              rid;
<a name="89"><q-n>     89  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [31:0]             rdata;
<a name="90"><q-n>     90  </q-n></a>  <q-m>//write data chanel</q-m>
<a name="91"><q-n>     91  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w>                     bready;
<a name="92"><q-n>     92  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w>                    bvalid;
<a name="93"><q-n>     93  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [1:0]              bresp;
<a name="94"><q-n>     94  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [7:0]              bid;
<a name="95"><q-n>     95  </q-n></a>  <q-m>//APB interface </q-m>
<a name="96"><q-n>     96  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> pclk;
<a name="97"><q-n>     97  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> preset_n;
<a name="98"><q-n>     98  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [`SLAVE_CNT-1:0]       pready;
<a name="99"><q-n>     99  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [`SLAVE_CNT-1:0][31:0] prdata;
<a name="100"><q-n>     100  </q-n></a>  <q-w>input</q-w> <q-w>logic</q-w> [`SLAVE_CNT-1:0]       pslverr;
<a name="101"><q-n>     101  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [31:0]               paddr;
<a name="102"><q-n>     102  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [31:0]               pwdata;
<a name="103"><q-n>     103  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [`SLAVE_CNT-1:0]      psel;
<a name="104"><q-n>     104  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w>                      penable;
<a name="105"><q-n>     105  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [2:0]                pprot;
<a name="106"><q-n>     106  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w> [3:0]                pstrb;
<a name="107"><q-n>     107  </q-n></a>  <q-w>output</q-w> <q-w>logic</q-w>                      pwrite;
<a name="108"><q-n>     108  </q-n></a>  <q-m>//***************************************************************</q-m>
<a name="109"><q-n>     109  </q-n></a>  <q-m>//WIRE VARIABLES</q-m>
<a name="110"><q-n>     110  </q-n></a>  <q-m>//***************************************************************</q-m>
<a name="111"><q-n>     111  </q-n></a> <q-m>//AXI TRANSACTION CONTROLLER outputs </q-m>
<a name="112"><q-n>     112  </q-n></a><q-w>logic</q-w> [31:0] selected_addr;
<a name="113"><q-n>     113  </q-n></a><q-w>logic</q-w> [7:0] selected_len;
<a name="114"><q-n>     114  </q-n></a><q-w>logic</q-w> [2:0] selected_size;
<a name="115"><q-n>     115  </q-n></a><q-w>logic</q-w> [1:0] selected_burst;
<a name="116"><q-n>     116  </q-n></a><q-w>logic</q-w> [2:0] selected_prot;
<a name="117"><q-n>     117  </q-n></a><q-w>logic</q-w> [31:0] wdata_to_apb;
<a name="118"><q-n>     118  </q-n></a><q-w>logic</q-w> [3:0] wstrb_to_apb;
<a name="119"><q-n>     119  </q-n></a><q-w>logic</q-w> next_transfer_rdy;
<a name="120"><q-n>     120  </q-n></a><q-w>logic</q-w> trans_go;
<a name="121"><q-n>     121  </q-n></a><q-m>//ARBITER output </q-m>
<a name="122"><q-n>     122  </q-n></a><q-w>logic</q-w> [1:0] used_grant;
<a name="123"><q-n>     123  </q-n></a><q-m>//COUNTER outputs</q-m>
<a name="124"><q-n>     124  </q-n></a><q-w>logic</q-w> burst_almost_done;
<a name="125"><q-n>     125  </q-n></a><q-w>logic</q-w> burst_done;
<a name="126"><q-n>     126  </q-n></a><q-m>//APB MASTER outputs</q-m>
<a name="127"><q-n>     127  </q-n></a><q-m>//---send to AXI transaction controller</q-m>
<a name="128"><q-n>     128  </q-n></a><q-w>logic</q-w> [31:0] prdataX;
<a name="129"><q-n>     129  </q-n></a><q-w>logic</q-w> pslverrX;
<a name="130"><q-n>     130  </q-n></a><q-w>logic</q-w> write_to_rd_sfifo;
<a name="131"><q-n>     131  </q-n></a><q-w>logic</q-w> read_from_wd_sfifo;
<a name="132"><q-n>     132  </q-n></a><q-w>logic</q-w> dec_error;
<a name="133"><q-n>     133  </q-n></a><q-w>logic</q-w> latch_resp;
<a name="134"><q-n>     134  </q-n></a><q-m>//---send counter</q-m>
<a name="135"><q-n>     135  </q-n></a><q-w>logic</q-w> set_up_phase;
<a name="136"><q-n>     136  </q-n></a><q-w>logic</q-w> beat_cnt_incr;
<a name="137"><q-n>     137  </q-n></a>  <q-m>//***************************************************************</q-m>
<a name="138"><q-n>     138  </q-n></a>  <q-m>//SUB_MODULES</q-m>
<a name="139"><q-n>     139  </q-n></a>  <q-m>//***************************************************************</q-m>
<a name="140"><q-n>     140  </q-n></a>  axi_transaction_controller axi_slv_inst (
<a name="141"><q-n>     141  </q-n></a>	 <q-m>//global signals</q-m>
<a name="142"><q-n>     142  </q-n></a>	.aclk(aclk),
<a name="143"><q-n>     143  </q-n></a>	.aresetn(aresetn),
<a name="144"><q-n>     144  </q-n></a>	<q-m>//addres write channel</q-m>
<a name="145"><q-n>     145  </q-n></a>   .awvalid(awvalid),
<a name="146"><q-n>     146  </q-n></a>   .awaddr(awaddr),
<a name="147"><q-n>     147  </q-n></a>   .awsize(awsize),
<a name="148"><q-n>     148  </q-n></a>   .awlen(awlen),
<a name="149"><q-n>     149  </q-n></a>   .awburst(awburst),
<a name="150"><q-n>     150  </q-n></a>   .awid(awid),
<a name="151"><q-n>     151  </q-n></a>   .awprot(awprot),
<a name="152"><q-n>     152  </q-n></a>   .awready(awready),
<a name="153"><q-n>     153  </q-n></a>   <q-m>//address read chanel</q-m>
<a name="154"><q-n>     154  </q-n></a>   .arvalid(arvalid),
<a name="155"><q-n>     155  </q-n></a>   .araddr(araddr),
<a name="156"><q-n>     156  </q-n></a>   .arsize(arsize),
<a name="157"><q-n>     157  </q-n></a>   .arlen(arlen),
<a name="158"><q-n>     158  </q-n></a>   .arburst(arburst),
<a name="159"><q-n>     159  </q-n></a>   .arid(arid),
<a name="160"><q-n>     160  </q-n></a>   .arprot(arprot),
<a name="161"><q-n>     161  </q-n></a>   .arready(arready),
<a name="162"><q-n>     162  </q-n></a>   <q-m>//write data chanel</q-m>
<a name="163"><q-n>     163  </q-n></a>   .wvalid(wvalid),
<a name="164"><q-n>     164  </q-n></a>   .wdata(wdata),
<a name="165"><q-n>     165  </q-n></a>   .wstrb(wstrb),
<a name="166"><q-n>     166  </q-n></a>   .wlast(wlast),
<a name="167"><q-n>     167  </q-n></a>   .wready(wready),
<a name="168"><q-n>     168  </q-n></a>   <q-m>//read data chanel</q-m>
<a name="169"><q-n>     169  </q-n></a>   .rready(rready),
<a name="170"><q-n>     170  </q-n></a>   .rvalid(rvalid),
<a name="171"><q-n>     171  </q-n></a>   .rresp(rresp),
<a name="172"><q-n>     172  </q-n></a>   .rlast(rlast),
<a name="173"><q-n>     173  </q-n></a>   .rid(rid),
<a name="174"><q-n>     174  </q-n></a>   .rdata(rdata),
<a name="175"><q-n>     175  </q-n></a>   <q-m>//write respond chanel</q-m>
<a name="176"><q-n>     176  </q-n></a>   .bready(bready),
<a name="177"><q-n>     177  </q-n></a>   .bvalid(bvalid),
<a name="178"><q-n>     178  </q-n></a>   .bresp(bresp),
<a name="179"><q-n>     179  </q-n></a>   .bid(bid),
<a name="180"><q-n>     180  </q-n></a>   <q-m>//counter input</q-m>
<a name="181"><q-n>     181  </q-n></a>.burst_almost_done_i(burst_almost_done),
<a name="182"><q-n>     182  </q-n></a>.burst_done_i(burst_done),
<a name="183"><q-n>     183  </q-n></a><q-m>//arbiter input </q-m>
<a name="184"><q-n>     184  </q-n></a>.grant_i(used_grant),
<a name="185"><q-n>     185  </q-n></a><q-m>//apb master input</q-m>
<a name="186"><q-n>     186  </q-n></a>.prdata_i(prdataX),
<a name="187"><q-n>     187  </q-n></a>.pslverr_i(pslverrX),
<a name="188"><q-n>     188  </q-n></a>.write_to_rd_sfifo_i(write_to_rd_sfifo),
<a name="189"><q-n>     189  </q-n></a>.read_from_wd_sfifo_i(read_from_wd_sfifo),
<a name="190"><q-n>     190  </q-n></a>.dec_error_i(dec_error),
<a name="191"><q-n>     191  </q-n></a>.latch_resp_i(latch_resp),
<a name="192"><q-n>     192  </q-n></a><q-m>//	</q-m>
<a name="193"><q-n>     193  </q-n></a>  .selected_addr_o(selected_addr),
<a name="194"><q-n>     194  </q-n></a>  .selected_len_o(selected_len),
<a name="195"><q-n>     195  </q-n></a>  .selected_size_o(selected_size),
<a name="196"><q-n>     196  </q-n></a>  .selected_burst_o(selected_burst),
<a name="197"><q-n>     197  </q-n></a>  .selected_prot_o(selected_prot),
<a name="198"><q-n>     198  </q-n></a><q-m>//WDATA </q-m>
<a name="199"><q-n>     199  </q-n></a>  .wdata_to_apb_o(wdata_to_apb),
<a name="200"><q-n>     200  </q-n></a>  .wstrb_to_apb_o(wstrb_to_apb),
<a name="201"><q-n>     201  </q-n></a><q-m>//</q-m>
<a name="202"><q-n>     202  </q-n></a>  .next_transfer_rdy_o(next_transfer_rdy),
<a name="203"><q-n>     203  </q-n></a>  .trans_go_o(trans_go)
<a name="204"><q-n>     204  </q-n></a>   <q-m>//</q-m>
<a name="205"><q-n>     205  </q-n></a>   <q-m>//</q-m>
<a name="206"><q-n>     206  </q-n></a>);
<a name="207"><q-n>     207  </q-n></a><q-m>//</q-m>
<a name="208"><q-n>     208  </q-n></a><q-m>//ARBITER </q-m>
<a name="209"><q-n>     209  </q-n></a><q-m>//</q-m>
<a name="210"><q-n>     210  </q-n></a>arbiter arbiter_inst(
<a name="211"><q-n>     211  </q-n></a>	.aclk(aclk),
<a name="212"><q-n>     212  </q-n></a>	.aresetn(aresetn),
<a name="213"><q-n>     213  </q-n></a>	.sfifo_ar_empty_i(sfifo_ar_empty),
<a name="214"><q-n>     214  </q-n></a>	.sfifo_aw_empty_i(sfifo_aw_empty),
<a name="215"><q-n>     215  </q-n></a>	.burst_done_i(burst_done),
<a name="216"><q-n>     216  </q-n></a>	.burst_go_i(trans_go),
<a name="217"><q-n>     217  </q-n></a>	<q-m>//</q-m>
<a name="218"><q-n>     218  </q-n></a>	.used_grant_o(used_grant)
<a name="219"><q-n>     219  </q-n></a>	<q-m>//</q-m>
<a name="220"><q-n>     220  </q-n></a>);
<a name="221"><q-n>     221  </q-n></a><q-m>//</q-m>
<a name="222"><q-n>     222  </q-n></a><q-m>//COUNTER</q-m>
<a name="223"><q-n>     223  </q-n></a><q-m>//</q-m>
<a name="224"><q-n>     224  </q-n></a>counter cnt_inst(
<a name="225"><q-n>     225  </q-n></a>	.pclk(pclk),
<a name="226"><q-n>     226  </q-n></a>	.preset_n(preset_n),
<a name="227"><q-n>     227  </q-n></a>	.len_of_burst_i(len_of_burst),
<a name="228"><q-n>     228  </q-n></a>	.set_up_phase_i(set_up_phase),
<a name="229"><q-n>     229  </q-n></a>	.beat_cnt_incr_i(beat_cnt_incr),
<a name="230"><q-n>     230  </q-n></a>	<q-m>//</q-m>
<a name="231"><q-n>     231  </q-n></a>	.burst_almost_done_o(burst_almost_done),
<a name="232"><q-n>     232  </q-n></a>	.burst_done_o(burst_done)
<a name="233"><q-n>     233  </q-n></a>	<q-m>//</q-m>
<a name="234"><q-n>     234  </q-n></a>);
<a name="235"><q-n>     235  </q-n></a><q-m>//</q-m>
<a name="236"><q-n>     236  </q-n></a><q-m>//APB MASTER </q-m>
<a name="237"><q-n>     237  </q-n></a><q-m>//</q-m>
<a name="238"><q-n>     238  </q-n></a>apb_master apb_mst_inst(
<a name="239"><q-n>     239  </q-n></a>	.pclk(pclk),
<a name="240"><q-n>     240  </q-n></a>	.preset_n(preset_n),
<a name="241"><q-n>     241  </q-n></a>	<q-m>//</q-m>
<a name="242"><q-n>     242  </q-n></a>	<q-m>//control signal</q-m>
<a name="243"><q-n>     243  </q-n></a>	<q-m>//</q-m>
<a name="244"><q-n>     244  </q-n></a>	.trans_go_i(trans_go),
<a name="245"><q-n>     245  </q-n></a>	.next_transfer_rdy_i(next_transfer_rdy),
<a name="246"><q-n>     246  </q-n></a>	.end_of_burst_i(burst_done),
<a name="247"><q-n>     247  </q-n></a>	.grant_to_write_i(used_grant[1]),
<a name="248"><q-n>     248  </q-n></a>	.wstrb_to_apb_i(wstrb_to_apb),	
<a name="249"><q-n>     249  </q-n></a>	.wdata_to_apb_i(wdata_to_apb),	
<a name="250"><q-n>     250  </q-n></a>	.start_addr_i(selected_addr),
<a name="251"><q-n>     251  </q-n></a>	.len_of_burst_i(selected_len),
<a name="252"><q-n>     252  </q-n></a>	.size_of_transfer_i(selected_size),
<a name="253"><q-n>     253  </q-n></a>	.used_burst_i(selected_burst),
<a name="254"><q-n>     254  </q-n></a>	.used_prot_i(selected_prot),
<a name="255"><q-n>     255  </q-n></a>	<q-m>//APB interface</q-m>
<a name="256"><q-n>     256  </q-n></a>	.paddr(paddr),
<a name="257"><q-n>     257  </q-n></a>	.pprot(pprot),
<a name="258"><q-n>     258  </q-n></a>	.psel(psel),
<a name="259"><q-n>     259  </q-n></a>	.penable(penable),
<a name="260"><q-n>     260  </q-n></a>	.pwrite(pwrite),
<a name="261"><q-n>     261  </q-n></a>	.pwdata(pwdata),
<a name="262"><q-n>     262  </q-n></a>	.pstrb(pstrb),
<a name="263"><q-n>     263  </q-n></a>	.pready(pready),
<a name="264"><q-n>     264  </q-n></a>	.prdata(prdata),
<a name="265"><q-n>     265  </q-n></a>	.pslverr(pslverr),
<a name="266"><q-n>     266  </q-n></a><q-m>//send to AXI transaction controller</q-m>
<a name="267"><q-n>     267  </q-n></a>	.prdataX_o(prdataX),
<a name="268"><q-n>     268  </q-n></a>	.pslverrX_o(pslverrX),
<a name="269"><q-n>     269  </q-n></a>	<q-m>//control outputs</q-m>
<a name="270"><q-n>     270  </q-n></a>	.write_to_rd_sfifo_o(write_to_rd_sfifo),
<a name="271"><q-n>     271  </q-n></a>	.read_from_wd_sfifo_o(read_from_wd_sfifo),
<a name="272"><q-n>     272  </q-n></a>	.set_up_phase_o(set_up_phase),
<a name="273"><q-n>     273  </q-n></a>	.beat_cnt_incr_o(beat_cnt_incr),
<a name="274"><q-n>     274  </q-n></a>	.dec_error_o(dec_error),
<a name="275"><q-n>     275  </q-n></a>	.latch_resp_o(latch_resp)
<a name="276"><q-n>     276  </q-n></a>	<q-m>//</q-m>
<a name="277"><q-n>     277  </q-n></a>	<q-m>//</q-m>
<a name="278"><q-n>     278  </q-n></a>	<q-m>//</q-m>
<a name="279"><q-n>     279  </q-n></a>
<a name="280"><q-n>     280  </q-n></a>);
<a name="281"><q-n>     281  </q-n></a><q-m>//</q-m>
<a name="282"><q-n>     282  </q-n></a><q-m>//</q-m>
<a name="283"><q-n>     283  </q-n></a><q-m>//</q-m>
<a name="284"><q-n>     284  </q-n></a><q-w>endmodule</q-w>: x2p_top
</pre>
</tt>

  
</body>
</html>
