INFO: [VRFC 10-2263] Analyzing Verilog file "/home/giuseppe/Scrivania/Riconoscitore/Riconoscitore.sim/sim_1/synth/timing/xsim/riconoscitore_tb_time_synth.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module riconoscitore
INFO: [VRFC 10-311] analyzing module glbl
