41 2 0
38 1
52 user interface
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 193 55 144 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 135 10 0 \NUL
Ogasawara, Remy
22 12 54 79 34 0 \NUL
rsogasaw
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 229 452 479 432 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
22 438 348 604 328 0 \NUL
Read Register 2 Address
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 168 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
52 store selector logic 
19 495 280 554 261 0
sel
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 135 10 0 \NUL
Ogasawara, Remy
22 12 54 79 34 0 \NUL
rsogasaw
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
31 212 292 261 207 0 2
31 599 292 648 207 0 2
31 215 483 264 398 0 2
31 601 488 650 403 0 2
14 148 335 197 286
14 527 338 576 289
14 127 540 176 491
14 521 535 570 486
19 102 283 161 264 0
sel
19 497 478 556 459 0
sel
19 89 483 148 464 0
sel
19 507 253 566 234 0
kpad_1
19 108 458 167 439 0
kpad_2
19 115 258 174 239 0
kpad_3
19 512 453 571 434 0
kpad_0
19 122 434 181 415 0
alu_2
19 127 234 186 215 0
alu_3
19 542 427 601 408 0
alu_0
19 523 230 582 211 0
alu_1
20 702 246 761 227 0
sel_i1
20 702 449 761 430 0
sel_i0
20 281 446 340 427 0
sel_i2
20 275 254 334 235 0
sel_i3
22 333 47 454 27 0 \NUL
Store Select Logic
22 248 111 578 91 0 \NUL
if sel is 1, the update signal will send the alu input
22 241 140 598 120 0 \NUL
if sel is 0, the update signal will send the keypad input
22 219 199 251 179 0 \NUL
bit 3
22 220 394 252 374 0 \NUL
bit 2
22 606 202 638 182 0 \NUL
bit 1
22 607 398 639 378 0 \NUL
bit 0
1 213 246 183 224
1 171 248 213 252
1 213 276 158 273
1 194 310 213 288
1 258 246 276 244
1 600 246 579 220
1 600 252 563 243
1 703 236 645 246
1 647 442 703 439
1 602 442 598 417
1 568 443 602 448
1 553 468 602 472
1 602 484 567 510
1 173 515 216 479
1 145 473 216 467
1 178 424 216 437
1 164 448 216 443
1 261 437 282 436
1 551 270 600 276
1 573 313 600 288
38 3
52 register 0
22 20 86 60 66 0 \NUL
Lab 2
22 20 38 143 18 0 \NUL
Ogasawara, Remy
22 20 62 87 42 0 \NUL
rsogasaw
22 21 110 159 90 0 \NUL
CSE 12, Winter 2021
20 310 417 369 398 0
reg0_2
20 716 238 775 219 0
reg0_1
20 720 429 779 410 0
reg0_0
22 393 34 464 14 0 \NUL
Register 0
24 228 266 277 194 1 1 1
24 642 274 691 202 1 1 1
24 217 483 266 411 1 1 1
24 647 482 696 410 1 1 1
19 92 315 151 296 0
clear
19 502 255 561 236 0
sel_i1
19 50 466 109 447 0
sel_i2
19 49 246 108 227 0
sel_i3
19 525 463 584 444 0
sel_i0
19 50 503 109 484 0
sel_r0
19 526 498 585 479 0
sel_r0
19 501 293 560 274 0
sel_r0
5 170 330 219 281 0
19 94 550 153 531 0
clear
5 172 565 221 516 0
19 512 546 571 527 0
clear
5 590 561 639 512 0
19 502 325 561 306 0
clear
5 580 340 629 291 0
15 156 421 205 372
15 153 209 202 160
15 578 217 627 168
15 586 412 635 363
19 49 283 108 264 0
sel_r0
20 303 235 362 216 0
reg0_3
22 237 175 269 155 0 \NUL
bit 3
22 230 406 262 386 0 \NUL
bit 2
22 665 397 697 377 0 \NUL
bit 0
22 660 186 692 166 0 \NUL
bit 1
22 345 60 544 40 0 \NUL
4 bit value stored in register 0
22 310 87 547 67 0 \NUL
sel_r0 receives register select logic
22 252 112 639 92 0 \NUL
sel_i3, sel_i2, sel_i1, and sel_i0 receive store select logic 
1 304 225 274 214
1 311 407 263 431
1 717 228 688 222
1 721 419 693 430
1 229 214 105 236
1 218 431 106 456
1 643 222 558 245
1 581 453 648 430
1 106 493 218 449
1 643 240 557 283
1 648 448 582 488
1 148 305 171 305
1 216 305 242 262
1 150 540 173 540
1 568 536 591 536
1 558 315 581 315
1 231 479 218 540
1 636 536 661 478
1 626 315 656 270
1 199 184 242 196
1 202 396 231 413
1 624 192 656 204
1 632 387 661 412
1 105 273 229 232
38 4
52 register 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 135 10 0 \NUL
Ogasawara, Remy
22 12 54 79 34 0 \NUL
rsogasaw
22 13 102 151 82 0 \NUL
CSE 12, Winter 2021
22 371 34 442 14 0 \NUL
Register 1
20 295 236 354 217 0
reg1_3
20 290 441 349 422 0
reg1_2
20 717 232 776 213 0
reg1_1
20 716 439 775 420 0
reg1_0
24 218 277 267 205 1 1 1
24 642 274 691 202 1 1 1
24 217 483 266 411 1 1 1
24 647 482 696 410 1 1 1
19 82 326 141 307 0
clear
19 502 256 561 237 0
sel_i1
19 50 467 109 448 0
sel_i2
19 39 257 98 238 0
sel_i3
19 525 463 584 444 0
sel_i0
19 42 298 101 279 0
sel_r1
19 50 503 109 484 0
sel_r1
19 526 498 585 479 0
sel_r1
19 501 293 560 274 0
sel_r1
5 160 341 209 292 0
19 94 550 153 531 0
clear
5 172 565 221 516 0
19 512 546 571 527 0
clear
5 590 561 639 512 0
19 502 325 561 306 0
clear
5 580 340 629 291 0
15 135 208 184 159
15 150 424 199 375
15 559 420 608 371
15 568 200 617 151
22 318 59 517 39 0 \NUL
4 bit value stored in register 1
22 225 193 257 173 0 \NUL
bit 3
22 225 398 257 378 0 \NUL
bit 2
22 647 193 679 173 0 \NUL
bit 1
22 653 400 685 380 0 \NUL
bit 0
22 284 85 521 65 0 \NUL
sel_r1 receives register select logic
22 222 110 609 90 0 \NUL
sel_i3, sel_i2, sel_i1, and sel_i0 receive store select logic 
1 219 225 95 247
1 218 431 106 457
1 643 222 558 246
1 581 453 648 430
1 98 288 219 243
1 106 493 218 449
1 643 240 557 283
1 648 448 582 488
1 138 316 161 316
1 206 316 232 273
1 150 540 173 540
1 568 536 591 536
1 558 315 581 315
1 231 479 218 540
1 636 536 661 478
1 626 315 656 270
1 264 225 296 226
1 263 431 291 431
1 688 222 718 222
1 717 429 693 430
1 181 183 232 207
1 614 175 656 204
1 605 395 661 412
1 196 399 231 413
38 5
52 register 2
22 12 78 52 58 0 \NUL
Lab 2
22 13 30 136 10 0 \NUL
Ogasawara, Remy
22 12 55 79 35 0 \NUL
rsogasaw
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 350 34 421 14 0 \NUL
Register 2
20 295 239 354 220 0
reg2_3
20 293 452 352 433 0
reg2_2
20 677 235 736 216 0
reg2_1
20 685 452 744 433 0
reg2_0
24 218 277 267 205 1 1 1
24 600 268 649 196 1 1 1
24 217 483 266 411 1 1 1
24 602 483 651 411 1 1 1
19 82 326 141 307 0
clear
19 460 249 519 230 0
sel_i1
19 50 467 109 448 0
sel_i2
19 42 250 101 231 0
sel_i3
19 480 464 539 445 0
sel_i0
19 41 289 100 270 0
sel_r2
19 50 504 109 485 0
sel_r2
19 481 499 540 480 0
sel_r2
19 459 287 518 268 0
sel_r2
5 160 341 209 292 0
19 94 550 153 531 0
clear
5 172 565 221 516 0
19 467 547 526 528 0
clear
5 545 562 594 513 0
19 460 319 519 300 0
clear
5 538 334 587 285 0
15 137 186 186 137
15 508 195 557 146
15 541 425 590 376
15 145 423 194 374
22 294 59 493 39 0 \NUL
4 bit value stored in register 2
22 224 194 256 174 0 \NUL
bit 3
22 604 186 636 166 0 \NUL
bit 1
22 612 404 644 384 0 \NUL
bit 0
22 224 399 256 379 0 \NUL
bit 2
22 284 84 491 64 0 \NUL
sel_r2 receives the select logic
22 219 107 606 87 0 \NUL
sel_i3, sel_i2, sel_i1, and sel_i0 receive store select logic 
1 219 225 98 240
1 218 431 106 457
1 601 216 516 239
1 536 454 603 431
1 97 279 219 243
1 106 494 218 449
1 601 234 515 277
1 603 449 537 489
1 138 316 161 316
1 206 316 232 273
1 150 540 173 540
1 523 537 546 537
1 516 309 539 309
1 231 479 218 540
1 591 537 616 479
1 584 309 614 264
1 263 431 294 442
1 264 225 296 229
1 646 216 678 225
1 648 431 686 442
1 232 207 183 161
1 554 170 614 198
1 587 400 616 413
1 191 398 231 413
38 6
52 register 3
22 12 78 52 58 0 \NUL
Lab 2
22 13 30 136 10 0 \NUL
Ogasawara, Remy
22 12 55 79 35 0 \NUL
rsogasaw
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 360 31 431 11 0 \NUL
Register 3
20 289 236 348 217 0
reg3_3
20 290 453 349 434 0
reg3_2
20 666 232 725 213 0
reg3_1
20 668 452 727 433 0
reg3_0
24 218 277 267 205 1 1 1
24 587 272 636 200 1 1 1
24 216 498 265 426 1 1 1
24 595 492 644 420 1 1 1
19 82 326 141 307 0
clear
19 445 230 504 211 0
sel_i1
19 49 482 108 463 0
sel_i2
19 39 257 98 238 0
sel_i3
19 440 469 499 450 0
sel_i0
5 160 341 209 292 0
19 94 550 153 531 0
clear
5 172 565 221 516 0
19 463 541 522 522 0
clear
5 541 556 590 507 0
19 456 299 515 280 0
clear
5 534 314 583 265 0
19 441 504 500 485 0
sel_r3
19 444 268 503 249 0
sel_r3
19 49 518 108 499 0
sel_r3
19 40 290 99 271 0
sel_r3
15 154 196 203 147
15 522 199 571 150
15 135 431 184 382
15 520 419 569 370
22 226 198 258 178 0 \NUL
bit 3
22 591 191 623 171 0 \NUL
bit 1
22 604 411 636 391 0 \NUL
bit 0
22 225 417 257 397 0 \NUL
bit 2
22 283 77 539 57 0 \NUL
3_update receives register select logic
22 314 54 513 34 0 \NUL
4 bit value stored in register 3
22 221 102 608 82 0 \NUL
sel_i3, sel_i2, sel_i1, and sel_i0 receive store select logic 
1 219 225 95 247
1 217 446 105 472
1 588 220 501 220
1 496 459 596 440
1 138 316 161 316
1 206 316 232 273
1 150 540 173 540
1 519 531 542 531
1 512 289 535 289
1 230 494 218 540
1 587 531 609 488
1 580 289 601 268
1 264 225 290 226
1 633 220 667 222
1 641 440 669 442
1 291 443 262 446
1 596 458 497 494
1 588 238 500 258
1 105 508 217 464
1 96 280 219 243
1 200 171 232 207
1 568 174 601 202
1 566 394 609 422
1 181 406 230 428
38 7
52 register select logic
5 126 239 175 190 0
5 127 285 176 236 0
19 44 270 103 251 0
wadr_1
19 42 224 101 205 0
wadr_0
3 184 262 233 213 0 0
20 315 214 374 195 0
sel_r0
19 47 180 106 161 0
update
3 249 227 298 178 0 0
3 236 488 285 439 0 0
3 635 230 684 181 0 0
3 638 476 687 427 0 0
3 167 522 216 473 0 0
5 121 546 170 497 0
19 38 531 97 512 0
wadr_1
19 36 485 95 466 0
wadr_0
19 44 422 103 403 0
update
19 446 165 505 146 0
update
19 444 420 503 401 0
update
3 569 262 618 213 0 0
5 522 240 571 191 0
19 440 271 499 252 0
wadr_1
19 438 225 497 206 0
wadr_0
20 703 216 762 197 0
sel_r2
20 694 483 753 464 0
sel_r3
20 299 472 358 453 0
sel_r1
3 571 507 620 458 0 0
19 442 516 501 497 0
wadr_1
19 440 470 499 451 0
wadr_0
19 440 470 499 451 0
wadr_0
19 442 516 501 497 0
wadr_1
3 571 507 620 458 0 0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 135 10 0 \NUL
Ogasawara, Remy
22 12 54 79 34 0 \NUL
rsogasaw
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 335 62 477 42 0 \NUL
Register Select Logic
22 142 154 272 134 0 \NUL
Register 0 logic: 00
22 546 140 676 120 0 \NUL
Register 2 logic: 10
22 134 381 264 361 0 \NUL
Register 1 logic: 01
22 552 384 682 364 0 \NUL
Register 3 logic: 11
22 234 92 627 72 0 \NUL
Decides which register to store the keypad or alu output into
1 128 260 100 260
1 172 214 185 223
1 173 260 185 251
1 250 188 103 170
1 230 237 250 216
1 316 204 295 202
1 122 521 94 521
1 168 511 167 521
1 92 475 168 483
1 523 215 494 215
1 570 223 568 215
1 570 251 496 261
1 237 449 100 412
1 237 477 213 497
1 300 462 282 463
1 636 191 502 155
1 636 219 615 237
1 704 206 681 205
1 572 496 498 506
1 572 468 496 460
1 127 214 98 214
1 639 437 500 410
1 617 482 639 465
1 695 473 684 451
38 8
52 read adress 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 135 10 0 \NUL
Ogasawara, Remy
22 12 54 79 34 0 \NUL
rsogasaw
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
31 226 293 275 208 0 1
14 101 358 150 309
22 353 30 460 10 0 \NUL
Read Address 1
19 47 298 106 279 0
adr1_1
19 48 324 107 305 0
adr1_0
20 309 250 368 231 0
in1_3
20 306 464 365 445 0
in1_2
20 711 230 770 211 0
in1_1
20 709 472 768 453 0
in1_0
19 24 491 83 472 0
reg0_2
19 32 258 91 239 0
reg0_3
19 428 477 487 458 0
reg0_0
19 437 247 496 228 0
reg0_1
19 47 465 106 446 0
reg1_2
19 56 229 115 210 0
reg1_3
19 463 450 522 431 0
reg1_0
19 463 218 522 199 0
reg1_1
19 106 412 165 393 0
reg3_2
19 103 174 162 155 0
reg3_3
19 524 398 583 379 0
reg3_0
19 522 154 581 135 0
reg3_1
19 80 440 139 421 0
reg2_2
19 84 201 143 182 0
reg2_3
19 487 426 546 407 0
reg2_0
19 489 193 548 174 0
reg2_1
31 632 266 681 181 0 1
14 529 344 578 295
19 451 282 510 263 0
adr1_1
19 452 308 511 289 0
adr1_0
31 221 521 270 436 0 1
14 116 583 165 534
19 40 522 99 503 0
adr1_1
19 41 548 100 529 0
adr1_0
31 624 507 673 422 0 1
14 526 577 575 528
19 454 504 513 485 0
adr1_1
19 455 530 514 511 0
adr1_0
22 233 196 265 176 0 \NUL
bit 3
22 638 176 670 156 0 \NUL
bit 1
22 229 428 261 408 0 \NUL
bit 2
22 629 411 661 391 0 \NUL
bit 0
22 252 54 594 34 0 \NUL
Choses which register's input will be go into the alu.
22 266 99 572 79 0 \NUL
Outputs register 3 if 11, outputs register 2 if 10
22 261 76 579 56 0 \NUL
Is the number of shifts for the left arithmetic shift
22 255 121 589 101 0 \NUL
Outputs register 1 if 01, and outputs register 0 if 00
1 227 289 147 333
1 104 314 227 277
1 103 288 227 271
1 633 262 575 319
1 508 298 633 250
1 507 272 633 244
1 222 517 162 558
1 97 538 222 505
1 96 512 222 499
1 625 503 572 552
1 511 520 625 491
1 510 494 625 485
1 272 247 310 240
1 678 220 712 220
1 267 475 307 454
1 670 461 710 462
1 625 449 580 388
1 625 455 543 416
1 519 440 625 461
1 484 467 625 467
1 222 463 162 402
1 136 430 222 469
1 103 455 222 475
1 222 481 80 481
1 633 208 578 144
1 545 183 633 214
1 493 237 633 226
1 519 208 633 220
1 227 235 159 164
1 88 248 227 253
1 227 247 112 219
1 227 241 140 191
38 9
52 read adress 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 135 10 0 \NUL
Ogasawara, Remy
22 12 54 79 34 0 \NUL
rsogasaw
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
31 617 291 666 206 0 1
14 511 347 560 298
22 349 39 456 19 0 \NUL
Read Address 2
19 457 287 516 268 0
adr2_1
19 458 313 517 294 0
adr2_0
20 296 259 355 240 0
in2_3
20 284 479 343 460 0
in2_2
20 694 255 753 236 0
in2_1
20 676 475 735 456 0
in2_0
31 224 295 273 210 0 1
14 110 357 159 308
19 43 298 102 279 0
adr2_1
19 44 324 103 305 0
adr2_0
31 208 515 257 430 0 1
14 111 572 160 523
19 50 513 109 494 0
adr2_1
19 51 539 110 520 0
adr2_0
31 605 512 654 427 0 1
14 510 569 559 520
19 459 497 518 478 0
adr2_1
19 460 523 519 504 0
adr2_0
19 36 483 95 464 0
reg0_2
19 42 259 101 240 0
reg0_3
19 438 470 497 451 0
reg0_0
19 445 256 504 237 0
reg0_1
19 66 454 125 435 0
reg1_2
19 74 235 133 216 0
reg1_3
19 464 447 523 428 0
reg1_0
19 471 229 530 210 0
reg1_1
19 118 404 177 385 0
reg3_2
19 137 183 196 164 0
reg3_3
19 516 395 575 376 0
reg3_0
19 528 177 587 158 0
reg3_1
19 93 428 152 409 0
reg2_2
19 107 209 166 190 0
reg2_3
19 492 420 551 401 0
reg2_0
19 497 203 556 184 0
reg2_1
22 245 63 587 43 0 \NUL
Choses which register's input will be go into the alu.
22 259 107 565 87 0 \NUL
Outputs register 3 if 11, outputs register 2 if 10
22 240 85 594 65 0 \NUL
Is the number that is shifted for the left arithmetic shift
22 249 129 583 109 0 \NUL
Outputs register 1 if 01, and outputs register 0 if 00
22 230 201 262 181 0 \NUL
bit 3
22 626 200 658 180 0 \NUL
bit 1
22 613 423 645 403 0 \NUL
bit 0
22 212 422 244 402 0 \NUL
bit 2
1 618 287 557 322
1 618 275 514 303
1 513 277 618 269
1 225 291 156 332
1 225 279 100 314
1 99 288 225 273
1 209 511 157 547
1 209 499 107 529
1 106 503 209 493
1 606 508 556 544
1 606 496 516 513
1 515 487 606 490
1 225 237 193 173
1 225 243 163 199
1 225 249 130 225
1 225 255 98 249
1 297 249 270 249
1 285 469 254 469
1 209 457 174 394
1 149 418 209 463
1 209 469 122 444
1 92 473 209 475
1 606 454 572 385
1 606 460 548 410
1 606 466 520 437
1 494 460 606 472
1 651 466 677 465
1 663 245 695 245
1 618 233 584 167
1 618 239 553 193
1 527 219 618 245
1 501 246 618 251
38 10
52 alu: shifts 0-3
22 251 79 704 59 0 \NUL
Performs the ALU left shift when read address 1's input is less than 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 135 10 0 \NUL
Ogasawara, Remy
22 12 54 79 34 0 \NUL
rsogasaw
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 646 200 678 180 0 \NUL
bit 1
22 655 433 687 413 0 \NUL
bit 0
19 51 287 110 268 0
in1_1
19 49 312 108 293 0
in1_0
31 641 291 690 206 0 1
14 545 331 594 282
31 235 290 284 205 0 1
14 137 343 186 294
31 222 526 271 441 0 1
14 116 569 165 520
31 646 526 695 441 0 1
14 502 566 551 517
19 41 515 100 496 0
in1_1
19 41 537 100 518 0
in1_0
19 481 274 540 255 0
in1_1
19 483 302 542 283 0
in1_0
19 469 503 528 484 0
in1_1
19 469 526 528 507 0
in1_0
19 36 249 95 230 0
in2_3
19 31 483 90 464 0
in2_2
19 468 245 527 226 0
in2_1
19 449 473 508 454 0
in2_0
19 112 168 171 149 0
in2_0
19 55 224 114 205 0
in2_2
19 77 196 136 177 0
in2_1
19 495 219 554 200 0
in2_0
19 72 459 131 440 0
in2_1
19 105 434 164 415 0
in2_0
14 509 447 558 398
14 538 418 587 369
14 578 383 627 334
14 532 192 581 143
14 566 157 615 108
14 150 411 199 362
22 245 195 277 175 0 \NUL
bit 3
22 227 434 259 414 0 \NUL
bit 2
20 315 265 374 246 0
shift3
20 724 255 783 236 0
shift1
20 708 526 767 507 0
shift0
20 311 507 370 488 0
shift2
22 205 102 779 82 0 \NUL
shift3, shift2, shift1, and shift0 send the shift to the ALU part 2  to check if it will be used.
22 438 44 509 24 0 \NUL
ALU part 1
1 591 306 642 287
1 183 318 236 286
1 162 544 223 522
1 548 541 647 522
1 107 277 236 268
1 105 302 236 274
1 97 505 223 504
1 223 510 97 527
1 647 504 525 493
1 525 516 647 510
1 539 292 642 275
1 642 269 537 264
1 236 250 92 239
1 642 251 524 235
1 223 486 87 473
1 236 244 111 214
1 236 238 133 186
1 236 232 168 158
1 642 233 612 132
1 578 167 642 239
1 642 245 551 209
1 128 449 223 480
1 161 424 223 474
1 223 468 196 386
1 555 422 647 480
1 584 393 647 474
1 624 358 647 468
1 647 486 505 463
1 281 244 316 255
1 687 245 725 245
1 692 480 709 516
1 312 497 268 480
38 11
52 alu: shifts > 3
14 515 573 564 524
14 507 465 556 416
14 537 430 586 381
14 571 394 620 345
19 422 549 481 530 0
in1_2
19 419 524 478 505 0
in1_3
31 632 549 681 464 0 1
14 100 569 149 520
14 114 466 163 417
14 135 434 184 385
14 148 402 197 353
19 22 548 81 529 0
in1_2
19 33 522 92 503 0
in1_3
31 219 548 268 463 0 1
14 93 334 142 285
14 107 231 156 182
14 128 199 177 150
14 141 167 190 118
19 43 307 102 288 0
in1_2
19 44 284 103 265 0
in1_3
31 212 313 261 228 0 1
19 59 482 118 463 0
shift2
19 71 258 130 239 0
shift3
20 281 515 340 496 0
alu_2
20 275 273 334 254 0
alu_3
20 717 510 776 491 0
alu_0
19 433 488 492 469 0
shift0
14 505 341 554 292
19 493 263 552 244 0
shift1
14 519 238 568 189
14 540 206 589 157
14 553 174 602 125
19 455 314 514 295 0
in1_2
19 456 287 515 268 0
in1_3
31 624 320 673 235 0 1
22 220 217 252 197 0 \NUL
bit 3
22 631 224 663 204 0 \NUL
bit 1
20 695 284 754 265 0
alu_1
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 54 79 34 0 \NUL
rsogasaw
22 12 30 135 10 0 \NUL
Ogasawara, Remy
22 12 78 52 58 0 \NUL
Lab 2
22 192 83 761 63 0 \NUL
Checks if read adress 1's input is larger than 0011, which would make all outputs 0000,
22 226 459 258 439 0 \NUL
bit 2
22 645 459 677 439 0 \NUL
bit 0
22 420 51 491 31 0 \NUL
ALU part 2
22 217 108 693 88 0 \NUL
 else returns the input from the shift3, shift 2, shfit1, and shift0 receivers.
1 633 509 489 478
1 678 503 718 500
1 115 472 220 508
1 265 502 282 505
1 258 267 276 263
1 127 248 213 273
1 561 548 633 545
1 553 440 633 503
1 633 497 583 405
1 633 491 617 369
1 478 539 633 533
1 475 514 633 527
1 146 544 220 544
1 160 441 220 502
1 220 496 181 409
1 220 490 194 377
1 78 538 220 532
1 89 512 220 526
1 139 309 213 309
1 153 206 213 267
1 213 261 174 174
1 213 255 187 142
1 99 297 213 297
1 100 274 213 291
1 551 316 625 316
1 670 274 696 274
1 625 280 549 253
1 565 213 625 274
1 625 268 586 181
1 625 262 599 149
1 511 304 625 304
1 512 277 625 298
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
