#### 通用高速缓存存储器
##### 1. 结构
主流的计算机的高速缓存存储器分为L1，L2两级或L1，L2，L3三级。其中，L1 Cache内置在CPU内部并与CPU同速运行，以有效提高CPU的运行效率；L2 Cache主要用于L1 Cache和内存之间数据临时交换，比L1缓存的速度相对慢，但是比L1 Cache的空间容量大；L3 Cache是为读取L2 Cache后未命中的数据设计的一种缓存，以进一步提高了CPU的效率。
一个级的高速缓存存储器可由三部分组成:  
Data Cache：存放由主存调入的指令与数据块。  
Instruction Cache：建立目录表以实现主存地址到缓存地址的转换。
Translation Lookaside Buffer（TLB）：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。包括ITLB和DTLB。  
##### 2. 工作原理
当CPU需要存取指令或数据时，首先到高速缓存存储器中找。若需要的东西正在缓存里，访问完成，CPU往下工作。若所需东西当时不在缓存中，CPU转而对主存进行存取，同时，这次被访问的信息所在的存储块被由主存搬到高速缓存中，这样，当一条指令或一个数据被访问后要执行后续命令时，需要访问的下一个数据多半也在同一存储块内，CPU后续访问便很可能能够在高速缓存里完成，工作速率加快。
