# VHDL
 project_Logicalcircuit laboratory

###๐งฎ ุทุฑุงุญ ุฏุฌุชุงู ุจุง VHDL

###ุงู Repository ุดุงูู ฺฉุฏูุง VHDL ุจุฑุง ูพุงุฏูโุณุงุฒ ุงุฌุฒุง ููู ุฏุฌุชุงู ุงุณุช. ๐๏ธ

๐งฉ ุงุฌุฒุง ูพุฑูฺู

ูู ุฌูุนโฺฉููุฏู (Half Adder)

 ุชูุงู ุฌูุนโฺฉููุฏู (Full Adder)

 ูุงูุชโูพูฺฉุณุฑ  (MUX 4x1)

 ุฌูุนโฺฉููุฏู ธ ุจุช (8-bit Adder)

 ูุงุญุฏ ูุญุงุณุจุงุช ธ ุจุช (AU 8-bit)

 ๐ ูุญูู ุงุณุชูุงุฏู
 ูุงูโูุง  VHDL ุฑุง ุจู ูพุฑูฺู ุฎูุฏ ุงุถุงูู ฺฉูุฏ.
                                                                                                                                                                                                                                         ๐ป 
 ุจุง ุงุณุชูุงุฏู ุงุฒ ุดุจูโุณุงุฒ (ูุซู GHDL ุง ModelSim) ฺฉุฏูุง ุฑุง ฺฉุงููพุงู ู ุงุฌุฑุง ฺฉูุฏ.

 ๐ ูุฌูุฒ
 ุงู ูพุฑูฺู ุชุญุช ูุฌูุฒ MIT ุงุณุช. ๐

 ๐ค ูุดุงุฑฺฉุช
 
   ุชุบุฑุงุช ูุงุฒู ุฑุง ุงูุฌุงู ุฏูุฏ .. ๐๐                  
 

 ๐ง ูพุบุงู ุฎูุฏ ุฑุง ุจุฑุง ุณูุงูุงุช ุง ูพุดููุงุฏุงุช ุจู ุขุฏุฑุณ ุงูู ุฑู ุจู ุฑู ุงุฑุณุงู ุจูุฑูุงุฏ ุจุง ุณูพุงุณ:
                                                                                                                                                                                                          ๐ฉ [cloner010103@yahoo.com] 
