#include "reg_def.h"

#define SET_BITS(x, n, of) (~((~(((-1) << (n)) | (x))) << (of))) & 0xFFFF

const struct reg_def all_reg[] = {
	{"HIBYTE", 0x0082, 1, {{"HIBYTE0", 1}, {"HIBYTE1", 1}, {"HIBYTE2", 1}, {"HIBYTE3", 1}, {"HIBYTE4", 1}, {"HIBYTE5", 1}, {"HIBYTE6", 1}, {"HIBYTE7", 1}}},
	{"FSR0", 0x0083, 1, {{"FSR00", 1}, {"FSR01", 1}, {"FSR02", 1}, {"FSR03", 1}, {"FSR04", 1}, {"FSR05", 1}, {"FSR06", 1}, {"FSR07", 1}}},
	{"FSR1", 0x0084, 1, {{"FSR10", 1}, {"FSR11", 1}, {"FSR12", 1}, {"FSR13", 1}, {"FSR14", 1}, {"FSR15", 1}, {"FSR16", 1}, {"FSR17", 1}}},
	{"PFLAG", 0x0086, 1, {{"Z", 1}, {"DC", 1}, {"C", 1}, {"", 0}, {"LVD24", 1}, {"LVD36", 1}, {"NPD", 1}, {"NT0", 1}}},
	{"ANSEL", 0x00ae, 1, {{"P40ANS", 1}, {"P41ANS", 1}, {"P42ANS", 1}, {"P43ANS", 1}, {"P44ANS", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"VREF", 0x00af, 1, {{"VRS0", 1}, {"VRS1", 1}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"VREFS", 1}}},
	{"ADCR", 0x00b1, 1, {{"ADCHS0", 1}, {"ADCHS1", 1}, {"ADCHS2", 1}, {"", 0}, {"GCHS", 1}, {"ADEOC", 1}, {"ADST", 1}, {"ADON", 1}}},
	{"ADRH", 0x00b2, 1, {{"ADR4", 1}, {"ADR5", 1}, {"ADR6", 1}, {"ADR7", 1}, {"ADR8", 1}, {"ADR9", 1}, {"ADR10", 1}, {"ADR11", 1}}},
	{"ADRL", 0x00b3, 1, {{"ADR0", 1}, {"ADR1", 1}, {"ADR2", 1}, {"ADR3", 1}, {"ADCKS0", 1}, {"", 0}, {"ADCKS1", 1}, {"", 0}}},
	{"OEP0", 0x00b8, 1, {{"P00OE", 1}, {"P01OE", 1}, {"P02OE", 1}, {"P03OE", 1}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"PEDGE", 0x00bf, 1, {{"", 0}, {"", 0}, {"", 0}, {"MINT00", 1}, {"MINT01", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"OEP4", 0x00c4, 1, {{"P40OE", 1}, {"P41OE", 1}, {"P42OE", 1}, {"P43OE", 1}, {"P44OE", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"OEP5", 0x00c5, 1, {{"", 0}, {"", 0}, {"", 0}, {"P53OE", 1}, {"P54OE", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"INTF", 0x00c8, 1, {{"INT0IF", 1}, {"INT1IF", 1}, {"", 0}, {"", 0}, {"", 0}, {"T0IF", 1}, {"T1IF", 1}, {"ADIF", 1}}},
	{"INTE", 0x00c9, 1, {{"INT0IE", 1}, {"INT1IE", 1}, {"", 0}, {"", 0}, {"", 0}, {"T0IE", 1}, {"T1IE", 1}, {"ADIE", 1}}},
	{"OSCM", 0x00ca, 1, {{"", 0}, {"HOFF", 1}, {"CLKS", 1}, {"CPUM0", 1}, {"CPUM1", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"WDTR", 0x00cc, 1, {{"WDTR0", 1}, {"WDTR1", 1}, {"WDTR2", 1}, {"WDTR3", 1}, {"WDTR4", 1}, {"WDTR5", 1}, {"WDTR6", 1}, {"WDTR7", 1}}},
	{"T0D", 0x00cd, 1, {{"T0D0", 1}, {"T0D1", 1}, {"T0D2", 1}, {"T0D3", 1}, {"T0D4", 1}, {"T0D5", 1}, {"T0D6", 1}, {"T0D7", 1}}},
	{"PCL", 0x00ce, 1, {{"PC0", 1}, {"PC1", 1}, {"PC2", 1}, {"PC3", 1}, {"PC4", 1}, {"PC5", 1}, {"PC6", 1}, {"PC7", 1}}},
	{"PCH", 0x00cf, 1, {{"PC8", 1}, {"PC9", 1}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"IOP0", 0x00d0, 1, {{"P00D", 1}, {"P01D", 1}, {"P02D", 1}, {"P03D", 1}, {"P04D", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"IOP4", 0x00d4, 1, {{"P40D", 1}, {"P41D", 1}, {"P42D", 1}, {"P43D", 1}, {"P44D", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"IOP5", 0x00d5, 1, {{"", 0}, {"", 0}, {"", 0}, {"P53D", 1}, {"P54D", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"TXCR", 0x00d8, 1, {{"", 0}, {"T0GE ", 1}, {"T0PTSX ", 1}, {"T1PTSX", 1}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"T0CR", 0x00da, 1, {{"PWM0OE", 1}, {"BUZ0OE", 1}, {"T0ALOAD", 1}, {"T0PTS", 1}, {"T0PR0", 1}, {"T0PR1", 1}, {"T0PR2", 1}, {"TC0EN", 1}}},
	{"T0C", 0x00db, 1, {{"T0C0", 1}, {"T0C1", 1}, {"T0C2", 1}, {"T0C3", 1}, {"T0C4", 1}, {"T0C5", 1}, {"T0C6", 1}, {"T0C7", 1}}},
	{"T1CR", 0x00dc, 1, {{"PWM1OE", 1}, {"BUZ1OE", 1}, {"T1ALOAD", 1}, {"T1PTS", 1}, {"T1PR0", 1}, {"T1PR1", 1}, {"T1PR2", 1}, {"TC1EN", 1}}},
	{"T1C", 0x00dd, 1, {{"T1C0", 1}, {"T1C1", 1}, {"T1C2", 1}, {"T1C3", 1}, {"T1C4", 1}, {"T1C5", 1}, {"T1C6", 1}, {"T1C7", 1}}},
	{"T1D", 0x00de, 1, {{"T1D0", 1}, {"T1D1", 1}, {"T1D2", 1}, {"T1D3", 1}, {"T1D4", 1}, {"T1D5", 1}, {"T1D6", 1}, {"T1D7", 1}}},
	{"STKP", 0x00df, 1, {{"STKP0", 1}, {"STKP1", 1}, {"STKP2", 1}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"GIE", 1}}},
	{"PUP0", 0x00e0, 1, {{"P00PU", 1}, {"P01PU", 1}, {"P02PU", 1}, {"P03PU", 1}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"PUP4", 0x00e4, 1, {{"P40PU", 1}, {"P41PU", 1}, {"P42PU", 1}, {"P43PU", 1}, {"P44PU", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"PUP5", 0x00e5, 1, {{"", 0}, {"", 0}, {"", 0}, {"P53PU", 1}, {"P54PU", 1}, {"", 0}, {"", 0}, {"", 0}}},
	{"INDF", 0x00e7, 1, {{"INDF0", 1}, {"INDF1", 1}, {"INDF2", 1}, {"INDF3", 1}, {"INDF4", 1}, {"INDF5", 1}, {"INDF6", 1}, {"INDF7", 1}}},
	{"STK3L", 0x00f8, 0, {{"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"STK3H", 0x00f9, 0, {{"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"STK2L", 0x00fa, 0, {{"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"STK2H", 0x00fb, 0, {{"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"STK1L", 0x00fc, 0, {{"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"STK1H", 0x00fd, 0, {{"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"STK0L", 0x00fe, 0, {{"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}},
	{"STK0H", 0x00ff, 0, {{"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}, {"", 0}}}
};

const int num_reg = sizeof(all_reg) / sizeof(all_reg[0]);

const int maxram = 0x0ff;
const int badram[][2] = {{0x80, 0x81}, {0x85, 0x85}, {0x87, 0xad}, {0xb0, 0xb0}, {0xb4, 0xb7}, 
						 {0xb9, 0xbe}, {0xc0, 0xc3}, {0xc6, 0xc7}, {0xcb, 0xcb}, {0xd1, 0xd3}, 
						 {0xd6, 0xd7}, {0xd9, 0xd9}, {0xe1, 0xe3}, {0xe6, 0xe6}, {0xe8, 0xf7}, 
						 {-1, -1}};

const struct bit_def config1[] = {};
const int num_config1 = sizeof(config1) / sizeof(config1[0]);
const int config1_addr = 0x8001;

const struct bit_def config0[] = {};
const int num_config0 = sizeof(config0) / sizeof(config0[0]);
const int config0_addr = 0x8000;
