analysis: 1) Least Square Minimum 2) Bezier curve 
approximation 3) Numeric Binary approximation 4) 
Improved Binary Approximation. After evaluation of 
them, one selection will be installed with the 
skewing pH signals in C-V curve spaces in a FPGA 
board. This relation space in three dimensions 
created by curve tracking interpolates any value of 
pH coordinate. Circuits design by CIC will be carried 
out after simulation and verification by TSMC 0.35 
process. 
Integration test is performed by a self-made 
calibration platform in accordance with our developed 
analog circuits and firmware programs in a 8051 soft 
core build FPGA, which will be implemented with this 
C-V-pH curve tracking and interpolation calculation. 
This miniaturized EIS measurement system will be free 
from the inconvenience problem in measuring EIS and 
benefits to promote the applications of new FEIS 
usage. 
英文關鍵詞： electrolyte/insulator/semiconductor,EIS measurement 
system 
 
  
全波整流器來量測一震盪波形通過電容後的電流變
化，輸入波形頻率只需要十萬級。由於在高速時電
流較電壓容易精確量測，且全類比式的解析度只受
外來雜訊限制，非常適合我們需要量測毫微微級電
容的需求。我們以適合實現於印刷電路板為考量，
我們選用了全類比式架構的感測電容電路為我們的
設計主題，並且要將電容的變化量轉換為電壓的變
化以方便後級電腦或三用電表讀取分析。我們在圖
一介紹此感測器的電路架構。 整個架構可分為三個
部分：（一）波形產生器、（二）待測電容、（三）電
流-電壓轉換器。 
 
圖一：電路架構    
                                
III. 電路之模擬結果 
    我們設計了一個三角波及方波的波形產生器，
我們是用 Orcad 10.3 版中的 Pspice 功能來做模擬，
每個零件都是使用 Pspice 有內建資料庫的。我們改
變電路中 C1 的值來產生不同頻率的輸入波形。在
C1 為 150pF時，方波的模擬結果如圖二，我們可以
看到時間 0至 100 的模擬結果，是一個在+4.32V至
-4.32V 震盪的方波，頻率約為 208.9kHz。三角波的
模擬結果如圖三。同樣地，模擬時間是由 0至 100 ，
產生的三角波在+4.32V 至-4.32V 震盪，頻率約為
209.8kHz，斜率約為 7.37V/uS。將以上由訊號產生
器生的訊號，通過 150fF 的待測電容再通過積分器之
後 0s至 100 s 的Pspice模擬結果圖四及圖五所示。  
    接下來我們進行整個電路運作的模擬，待測電
容值由 40fF 開始到 150fF，每 10fF 模擬一次。圖六
為整個電路圖。圖七至圖九之輸入波形為三角波。
在圖七中待測電容值為 40fF、50fF 以及 60fF 時的模
擬結果，最後穩定電壓分別為2.6862mV、14.746mV、
42.22mV左右。在圖八中待測電容值為 70fF至 110fF
時的模擬結果，以 10fF 為間隔。最後穩定電壓分別
為 96.418mV、174.076mV、264.263mV、361.991mV、
467.235mV 左右。在圖九中待測電容值為 120fF 至
160fF 時的模擬結果，以 10fF 為間隔。最後穩定電
壓分別為 579.431mV、 697.5mV、 821.144mV、
949.22mV、1.0828V左右。 
    圖十至圖十二之輸入波形為方波。在圖十中待
測電容值為 40fF、50fF 以及 60fF 時的模擬結果，最
後穩定電壓分別為 2.967mV、15.248mV、43.986mV
左右。在圖十一中待測電容值為 70fF 至 110fF 時的
模擬結果，以 10fF 為間隔。最後穩定電壓分別為
99.377mV、177.710mV、268.168mV、367.432mV、
474.327mV 左右。在圖十二中待測電容值為 120fF
至 160fF 時的模擬結果，以 10fF 為間隔。最後穩定
電壓分別為 588.342mV、709.211mV、835.212mV、
967.896mV、1.1055V左右。 
 
圖二：C1為 150pF時方波模擬波形 
 
圖三：C1 為 150pF 時三角波模擬波形 
 
 
圖四：輸入為三角波之積分器模擬輸出波形 
 
 
圖五：輸入為方波之積分器模擬輸出波形 
 
  
線寬已足夠。圖十三及圖十四為電路板頂層實際佈
線圖及電路板底層佈線圖。 
 
圖十三：印刷電路板頂層佈線圖 
 
 
圖十四：印刷電路板底層佈線圖 
 
圖十五為印刷電路板焊接上所有零件後的成品。在
圖的左半邊我們可以看到波形產生器的部分，右半
邊則是待測電容後的積分器、峰值偵測器以及放大
器的部分，右上方較小的可變電阻總阻值為 2k ，是
零點調整中的粗調部分，較大的可變電阻總阻值為
100 ，是零點調整中的微調部分。上方有三條單芯
線往外連接電壓源，由左至右分別是 VCC、Ground
以及-VCC，量測前我們會用示波器讀取 VCC 以及
-VCC 電壓，使其在示波器上顯示的平均值落在 。
下方兩條單芯線連往待測電容的兩端，右方兩條單
芯線則是讀取最後輸出電壓的點，可連接至示波器
或一般三用電表。電路板的四個角落使用適合的銅
柱將其架高並固定。電路板中央我們嘗試自己製作
的電容雖然失敗，但我們利用 jumper 只連接往外部
的待測電容測試，所以不會有電壓或電流通過，且
它們是固定在板子上，對輸出結果的線性不會造成
影響。雖然我們量測的是很小的電容，但在我們的
設計中，我們不需使用誤差值特別小的電阻以及電
容，只要它們的電阻值或電容值是固定的，不會額
外造成輸出電壓的抖動，我們都可以藉由調整最後
一級放大器的放大倍率來使輸出範圍符合我們的需
求。 
  
 
 
圖十五：完整印刷電路板 
 
   圖十六為為待測電容部分的設置，圖中左上角及
右上角各有一條線連接往圖中麵包板的部分，左上
角的線為波形輸入，通過圖中央的待測電容後從右
上角的線連接往後端電路。圖中待測電容與麵包板
部分放在一接地有蓋金屬盒中，歸零時以及量測時
要將其蓋上，避免外界雜訊干擾，若無此金屬盒，
量測時人員必須遠離量測電路約一公尺以上才能測
得真正電壓，且輸出電壓的平均值以及抖動程度都
比有接地金屬盒包覆時顯著增加。量測時圖中兩條
單芯線的方向、弧度、位置有任何改變都會影響量
測結果，只要移動一點就必須重新歸零才能量測，
但我們的待測電容並非每一個都等長，所以我們將
這兩條線固定在麵包板的兩端，並在金屬盒中焊接
一銅柱固定麵包板的位置。因為要留空間讓單芯線
通過，所以金屬盒無法完全蓋上，我們在圖中右邊
偏下的地方焊接另一銅柱，使蓋上時蓋子的位置、
角度每次量測時盡量一致。以上皆是減少量測誤差
的方法。圖 4.20 為量測環境全貌。 
 
圖十六：外部待測電容連接點 
 
  
 
圖廿：電容值-電壓值關係圖 
 
    將兩不同電容測得的平均輸出電壓相減，除以電容改
變量，我們可以得到每一區間電容值每改變 1fF，輸出電
壓的平均改變量。我們整理如表三。我們發現在電容最小
時誤差最大，在量測 4.96fF 的電容時出現的最大誤差為
59.72%。大致上電容值越大誤差百分比越小，到了 91.60fF
以上，誤差就都小於 6%了。全部誤差百分比整理如表四。 
表三：平均電壓改變量 
區間 (fF) 
4.96~ 
7.00 
7.00~ 
16.50 
16.50~ 
22.00 
22.00~ 
27.50 
27.50~ 
56.51 
平均電壓改變 
(V) 
4.61E-02 1.90E-02 1.02E-02 1.34E-02 1.06E-02 
區間 (fF) 
56.51~ 
57.60 
57.60~ 
67.50 
67.50~ 
72.00 
72.00~ 
91.60 
91.60~ 
95.67 
平均電壓改變 
(V) 
7.17E-02 1.57E-02 1.06E-02 1.08E-02 1.20E-02 
區間 (fF) 
95.67~ 
115.30 
115.30~ 
136.50 
136.50~ 
167.30 
    
平均電壓改變 
(V) 
1.50E-02 1.62E-02 9.18E-03     
 
表四：各電容最大誤差百分比 
電容值 (fF) 4.96 7 16.5 22 27.5 56.51 57.6 
誤差百分比 59.72% 18.80% 21.51% 17.88% 23.69% 7.63% 14.86% 
電容值 (fF) 67.5 72 91.6 95.67 115.3 136.5 167.3 
誤差百分比 12.96% 11.26% 5.14% 4.57% 5.77% 3.76% 4.67% 
 
    最後我們利用實測三十次的平均值，在 LabVIEW 內
建立參照表，如此就可以在 front panel的部分同時展示電
壓波形、電壓值以及相應的電容值。輸入電壓與電容轉換
設定如圖廿一。圖廿二為建立完整介面後，量測 115.3fF
自製電容時，LabVIEW front panel 顯示情形。 
 
 
圖廿一：輸入電壓轉換電容值設定 
 
 
圖廿二：完整介面量測情形 
 
V. 結論 
    在此計畫中，我們用很簡單的電路設計、很容易能取
得的零件實現了一個能量測毫微微級電容的印刷電路板
成品。量測電容範圍由 4.96fF 至 167.3fF，相應平均輸出
電壓為 0.109V 至 2.282V。並設計了一個人機介面讓量測
人員可很清楚地看出量測結果，包含電壓值以及電容值。
我們設計了一個可產生足夠大斜率的波形產生器，以及後
端只被雜訊限制解析度的電流-電壓轉換器。最後在測試環
境中加了接地的隔離裝置以減少外界的干擾、增加系統穩
定度，以及用平均的方式讀取輸出電壓來消除隨機的誤
差。 
 
參考文獻      
[1] Giuseppe Ferri, “Low voltage low power CMOS 
front-ends for capacitive sensors”, IEEE AMICD , 
pp.53-58, 1997. 
[2] R. Puers, “Capacitive sensors: when and how to use 
them”, Sens. Actuators A, vol.37-38 , pp.93-105, 
1993. 
A measurement system of EIS sensors 
 
Yu-chung Huang 
yh@thu.edu.tw 
Department of the electrical engineering  
Tunghai university 
 
 
Abstract- This project presents an integration improved 
dual-mode dual slope ADC. Based on this architecture, 
a new synchronous rectification circuit is proposed. 
Instead of full wave rectifier, an improved synchronous 
rectifier is implemented. To realize the simplified 
architecture, we use only one comparator, one OP, and 
switches. The advantage is that it could not only 
support wider bandwidth for AC signal measurements 
from 60 Hz to 100.2 kHz, but also provide DC signals’ 
digitization. It could be realized by even fewer chip 
area where by this dual-mode dual-slope ADC is 
realized in a 0.25-um 1p5m CMOS technology with a 
chip area           . Simulation results show that 
ADC achieves 8-bit resolution in DC mode and 7-bit 
resolution in AC mode with 100 kHz signal bandwidth. 
Total power consumption is 5mW. 
Keywords – Analog to Digital Conversion, Dual Mode 
Dual Slope ADC, Synchronous Rectification.  
I. INTRODUCTION    
In the past ten years, many publications involving 
measuring AC signals have been presented. Most of 
them are digital multimeter or power meter applications 
[1][2][3]. Depending on the speed of signal for 
measuring, narrow-band, audio-band or special 
applications are proposed. Among these works, dual 
slope A/D converter is still the most popular analog 
device to realize the analog main processing due to its 
high rejection to line frequency noise, and low sensitive 
to passive device variation. Owing to measuring AC 
signal, rectification circuit is also a basic circuit in 
analog part. Their presentations do not integrate the 
dual slope A/D and rectification circuit in one chip, so 
this brings more cost and complexity on board. Our 
contribution is proposing a new rectification circuit and 
integrating these two analog blocks in one chip, and 
performs to realize it in fewer chip area. Besides, power 
consumption is also reduced. Total 5mW is consumed 
while this ADC is activated. Our design was verified by 
MATLAB-SIMULINK software in system level and 
Hspice software in circuit level.  
Instead of full wave rectification, synchronous 
rectification circuit is more attractive for our 
implementation. Based on our design, we use only one 
comparator and one OP and switches to realize this 
synchronous rectification circuit against using two OPs 
and one comparator in full wave rectification. We use a 
comparator for input signal‘s polarity prejudgement, 
and an OP with switches for polarity control. Overall 
AC signal band is determined by OP’s -3dB bandwidth, 
comparator’s -3dB bandwidth and clock frequency. In 
our design, 100kHz input signal bandwidth is achieved 
without resolution loss.  
In the section II, it describes the system level 
analysis and simulation of this dual-mode dual slope 
ADC. Section III describes the circuit level analysis 
and simulation of this dual-mode dual slope ADC. 
Section IV gives conclusions and feature works.   
II. SYSTEM LEVEL ANALYSIS AND 
SIMULATION  
   Fig. 1 shows the architecture of the dual mode dual 
slope A/D converter. This A/D converter consists of an 
input buffer, a polarity controller, an integrator, a 
comparator, a polarity prejudgement circuit and digital 
circuits. Polarity prejudgement circuit and polarity 
controller form the synchronous rectification circuit. 
Digital control logic is the digital core circuit to give 
analog core circuit switch control signals. Other circuit 
blocks are the same as those in traditional dual slope 
A/D converter. Based on this architecture, we could 
combine the DC and AC operation in one chip, and 
totally use only three Ops and two comparators.  
   
       
 
 
 
2mm5.15.1 
R
C
-
+
-
+
-
+Vi (AC/DC)
Vref
R
R
R
S1
S2
S3
S4
S5
S4
S5
S6
COUNTER DIGITAL OUTPUT
DIGITAL 
CONTROL 
LOGIC
POLARITY 
PREJUDGEMENT 
CIRCUIT
SWITCH CONTROL
N
6
CLK 
GEN
INPUT BUFFER
POLARITY CONTROLLER
INTEGRATOR
COMPARATOR
  
 
                                              (3.a) 
   
 
                                              (3.b) 
 
 
                                              (3.c)                                               
 
Fig. 3 Response of integrator output (3.a) (3.c) under 
different signal sin input frequency in half signal’s 
period 
value. It could be canceled during charging and 
discharging period. [see figure 4] The counter 
evaluation time tX is given by   
                                                
                                               (4) 
where VIN is the input signal voltage, and ADC1 is the 
DC gain of the OP in the input buffer, and ADC2 is the 
DC gain of the OP in the polarity controller. 
          
txTINT
0 t
2A
A
1A
A
CR
V
SLOPE
DC2
DC2
DC1
DC1IN





 X
DC2
DC2
DC1
DC1REF t
2A
A
1A
A
CR
V
SLOPE 






                              
Fig. 4 Integrator output during charging and 
discharging period 
   
d) Clock Frequency Requirement on The Comparator in 
Synchronous Rectification Circuit 
   
  The clock frequency of the comparator in 
synchronous rectification circuit directly affects the 
overall ADC resolution. The reason is that when AC sin 
wave is going below the VREF, the comparator used in 
polarity prejudgement circuit needs a clock cycle time 
to sense the voltage variation. [see figure 5] The dash  
 
 
 
 
 
 
 
 
 
 
 
Fig. 5 ideal rectification versus real rectification  
line is ideal sin wave, and the solid line is the real sin 
wave. [left two are unrectified, right one is rectified] So, 
the clock cycle time directly affects the quality of 
rectification. The induced integrating error is given by 
 
 
 
 
 
 
 
 
                                      (5) 
where TC is the clock cycle time, and FIN is the input 
frequency. Overall ADC resolution against 
oversampling ratio is shown in figure 6 and Table I. 
 
 
X
DC2
DC2
DC1
DC1REF
INT
DC2
DC2
DC1
DC1IN t
2A
A
1A
A
CR
V
T
2A
A
1A
A
CR
V












N
FS
S
IN
2
CinFS
2
V
2
1
LSB
2
1
1
T
T2
CR2
TωV










IN
1
2
N
CLK Fπ2F 

IN
F2
CLK
OSR COMPARATOR


R
C
-
+
INTEGRATOR
________________________________________________________________________________________________________________
 
  








































 

1
T
T2
CR2
TωV
Tωcos11
T
T2
CRω
V
1
T
2T
dttωsin
2
V
CR
2
V
IN
INT
2
CinFS
Cin
IN
INT
in
FS
IN
INT
T
2
T
2
T
in
FS
ERROR
C
IN\
IN
  
COMPARATORS
OP_INTOP_BUFFER
OP_PCL
BIAS
DIGITAL
29% (1.5mW)
21% (1.05mW)
21% (1.05mW)
21% (1.05mW)
8% (0.45mW)
<1%
 
Fig.10 Power consumption distribution diagram 
IV. CONCLUSION 
   A dual mode dual slope A/D converter with new 
synchronous rectification circuit is proposed. It is 
implemented in a 0.25um 3.3V CMOS technology. This 
chip directly combines the rectification function in the 
dual slope ADC, and also provides DC signal’s 
digitization. Low cost will be one of the main 
contributions in this work. Analysis on oversampling 
ratio requirement on the comparator in synchronous 
rectification circuit is also one of the important part in 
our theoretical analysis. It provides the designers a way 
to estimate what clock frequency should be selected in 
order to achieve their target in their works. All the 
functions of this dual slope ADC are verified 
successfully through MATLAB -SIMULINK in system 
level and HSPICE in circuit level. In our next research, 
this A/D converter will be fabricated for real 
verification.  
REFERENCES      
 
[1] P. Petrovic, “New Digital Multimeter for Accurate Measurement of 
Synchronously Sampled AC signals,” IEEE Trans. Instrum. Meas., vol. 53, 
no. 3, pp. 716-725, June 2004. 
[2] P. Petrovic, and Slavoljuub Marjanovic, and Milorad Stevanovic, 
“Measuring of Slowly Changing AC Signals Without Sample-and-Hold 
Circuit,” IEEE Trans. Instrum. Meas., vol. 49, no. 6, pp. 1245-1248, Dec. 
2000. 
[3] P. Petrovic, and Slavoljuub Marjanovic, and Milorad Stevanovic, “New 
Algorithm for Measuring 50/60 Hz Values Based on the Usage of Slow A/D 
Converters,” IEEE Trans. Instrum. Meas., vol. 49, no. 1, pp. 166-171, Feb. 
2000. 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：黃宇中 計畫編號：99-2221-E-029-036- 
計畫名稱：離子感測器 EIS 之積體化量測系統(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 0 100%  
博士生 1 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100% 信號量測電路具通用性 
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
