/*
 * SPDX-FileCopyrightText: 2020-2024 Espressif Systems (Shanghai) CO LTD
 *
 * SPDX-License-Identifier: Apache-2.0
 */

#pragma once

#include <driver/gpio.h>
#include <driver/dedic_gpio.h>
#include <hal/dedic_gpio_cpu_ll.h>
#include "hal/gpio_ll.h"

#include "compiler.h"

/* jtag */
#define GPIO_TDI        CONFIG_BRIDGE_GPIO_TDI
#define GPIO_TDO        CONFIG_BRIDGE_GPIO_TDO
#define GPIO_TCK        CONFIG_BRIDGE_GPIO_TCK
#define GPIO_TMS        CONFIG_BRIDGE_GPIO_TMS

/* swd */
#define GPIO_SWCLK      CONFIG_BRIDGE_GPIO_TCK
#define GPIO_SWDIO      CONFIG_BRIDGE_GPIO_TMS

/* serial */
#define GPIO_BOOT_0       2
#define GPIO_RST_0        3
#define GPIO_RXD_0        4
#define GPIO_TXD_0        5

/* serial */
#define GPIO_BOOT_1       6
#define GPIO_RST_1        7
#define GPIO_RXD_1        8
#define GPIO_TXD_1        9

/* leds */
#define LED_TX          15
#define LED_RX          CONFIG_BRIDGE_GPIO_LED2
#define LED_JTAG        CONFIG_BRIDGE_GPIO_LED3

#define LED_TX_ON       CONFIG_BRIDGE_GPIO_LED1_ACTIVE
#define LED_TX_OFF      (!CONFIG_BRIDGE_GPIO_LED1_ACTIVE)

#define LED_RX_ON       CONFIG_BRIDGE_GPIO_LED2_ACTIVE
#define LED_RX_OFF      (!CONFIG_BRIDGE_GPIO_LED2_ACTIVE)

#define LED_JTAG_ON     CONFIG_BRIDGE_GPIO_LED3_ACTIVE
#define LED_JTAG_OFF    (!CONFIG_BRIDGE_GPIO_LED3_ACTIVE)

/* mask values depends on the location in the gpio bundle array */
/* SWD io pin mask values */
#define GPIO_SWDIO_MASK         0x01    /* bundle_io_gpios[0] */ /* input/output */
#define GPIO_SWDIO_MAX_MASK     0x02    /* will be used as io array size */

/* SWD out pin mask values */
#define GPIO_SWCLK_MASK         0x01    /* bundle_out_gpios[0] */
#define GPIO_SWD_BLINK_MASK     0x02    /* bundle_out_gpios[1] */
#define GPIO_SWD_OUT_MAX_MASK   0x04    /* will be used as out array size */
#define GPIO_SWDIO_OUT_MASK     0x04    /* will not be in the out array, but it should follow the previous pin mask */

/* JTAG out pin mask values */
#define GPIO_TCK_MASK           0x01
#define GPIO_TDI_MASK           0x02
#define GPIO_TMS_MASK           0x04
#define GPIO_TMS_TDI_MASK       0x06

/* JTAG input pin mask values */
#define GPIO_TDO_MASK           0x01

extern dedic_gpio_bundle_handle_t s_gpio_out_bundle;
extern dedic_gpio_bundle_handle_t s_gpio_io_bundle;
extern gpio_dev_t *const s_gpio_dev;
extern uint32_t s_gpio_conf;

__STATIC_FORCEINLINE void esp_gpio_mode_input_enable(int gpio_num)
{
    gpio_ll_output_disable(s_gpio_dev, gpio_num);
    gpio_ll_input_enable(s_gpio_dev, gpio_num);
}

__STATIC_FORCEINLINE void esp_gpio_mode_out_enable(int gpio_num)
{
    gpio_ll_input_disable(s_gpio_dev, gpio_num);
    gpio_ll_output_enable(s_gpio_dev, gpio_num);
}

__STATIC_FORCEINLINE void esp_gpio_mode_in_out_enable(int gpio_num)
{
    gpio_ll_input_enable(s_gpio_dev, gpio_num);
    gpio_ll_output_enable(s_gpio_dev, gpio_num);
}

__STATIC_FORCEINLINE void esp_gpio_set(int gpio_num)
{
    gpio_ll_set_level(s_gpio_dev, gpio_num, 1);
}

__STATIC_FORCEINLINE void esp_gpio_clear(int gpio_num)
{
    gpio_ll_set_level(s_gpio_dev, gpio_num, 0);
}

__STATIC_FORCEINLINE void esp_gpio_swdio_out_enable(void)
{
    REG_WRITE(GPIO_FUNC0_OUT_SEL_CFG_REG + (GPIO_SWDIO * 4), s_gpio_conf);
    gpio_ll_output_enable(s_gpio_dev, GPIO_SWDIO);
}

__STATIC_FORCEINLINE void esp_gpio_swdio_out_disable(void)
{
    gpio_ll_output_disable(s_gpio_dev, GPIO_SWDIO);
}

__STATIC_FORCEINLINE int esp_gpio_swdio_read(void)
{
    return dedic_gpio_cpu_ll_read_in();
}

__STATIC_FORCEINLINE void esp_gpio_swclk_set(void)
{
    dedic_gpio_cpu_ll_write_mask(GPIO_SWCLK_MASK, GPIO_SWCLK_MASK);
}

__STATIC_FORCEINLINE void esp_gpio_swclk_clr(void)
{
    dedic_gpio_cpu_ll_write_mask(GPIO_SWCLK_MASK, 0);
}

__STATIC_FORCEINLINE void esp_gpio_swdio_set(void)
{
    dedic_gpio_cpu_ll_write_mask(GPIO_SWDIO_OUT_MASK, GPIO_SWDIO_OUT_MASK);
}

__STATIC_FORCEINLINE void esp_gpio_swdio_clr(void)
{
    dedic_gpio_cpu_ll_write_mask(GPIO_SWDIO_OUT_MASK, 0);
}

__STATIC_FORCEINLINE void esp_gpio_swdio_write(int val)
{
    dedic_gpio_cpu_ll_write_mask(GPIO_SWDIO_OUT_MASK, (val & 0x01) ? GPIO_SWDIO_OUT_MASK : 0);
}

__STATIC_FORCEINLINE void esp_gpio_swd_blink(int on)
{
    gpio_ll_set_level(s_gpio_dev, LED_JTAG, (on & 0x01) ? LED_JTAG_ON : LED_JTAG_OFF);
}

__STATIC_FORCEINLINE void esp_gpio_jtag_led_off(void)
{
    gpio_ll_set_level(s_gpio_dev, LED_JTAG, LED_JTAG_OFF);
}

__STATIC_FORCEINLINE void esp_gpio_jtag_led_on(void)
{
    gpio_ll_set_level(s_gpio_dev, LED_JTAG, LED_JTAG_ON);
}

__STATIC_FORCEINLINE int esp_gpio_tdo_read(void)
{
    return dedic_gpio_cpu_ll_read_in();
}

__STATIC_FORCEINLINE void esp_gpio_tdi_write(int val)
{
    dedic_gpio_cpu_ll_write_mask(GPIO_TDI_MASK, (val & 0x01) ? GPIO_TDI_MASK : 0);
}

__STATIC_FORCEINLINE void esp_gpio_tck_set(void)
{
    dedic_gpio_cpu_ll_write_mask(GPIO_TCK_MASK, GPIO_TCK_MASK);
}

__STATIC_FORCEINLINE void esp_gpio_tck_clr(void)
{
    dedic_gpio_cpu_ll_write_mask(GPIO_TCK_MASK, 0);
}

__STATIC_FORCEINLINE void esp_gpio_write_tmstck(uint8_t tms_tdi_mask)
{
    dedic_gpio_cpu_ll_write_mask(GPIO_TMS_TDI_MASK, tms_tdi_mask);
}

void esp_init_jtag_pins(void);
void esp_init_swd_pins(void);
void esp_reset_dap_pins(void);
