{
  "identify": "TPB-92-訴-1012-20040715-2",
  "court": {
    "name": "臺北高等行政法院",
    "code": "TPB"
  },
  "division": {
    "name": "行政",
    "code": "A"
  },
  "year": 92,
  "word": "訴",
  "number": "1012",
  "jcheck": "2",
  "reason": "新型專利異議",
  "content": "臺北高等行政法院判決                            九十二年度訴字第一○一二號\n                              .\n    原      告  甲○○\n    訴訟代理人  洪順玉律師\n    被      告  經濟部智慧財產局\n    代  表  人  蔡練生（局長）\n    訴訟代理人  丙○○兼送達.\n                戊○○\n    參  加  人  義隆電子股份有限公司\n    代  表  人  乙○○董事長.\n    訴訟代理人  丁○○專利代.\n右當事人間因新型專利異議事件，原告不服經濟部中華民國九十二年一月二日經訴字\n第○九一○六一三一一九○號訴願決定，提起行政訴訟，經本院裁定命參加人獨立參\n加訴訟，本院判決如左：\n    主  文\n原告之訴駁回。\n訴訟費用由原告負擔。\n    事  實\n一、事實概要：\n    參加人於民國八十六年十二月九日以「含有PLL 時序產生器之積體電路」（下稱\n    系爭案）向被告前身即中央標準局（八十八年一月二十六日改制為經濟部智慧財\n    產局）申請新型專利，經其編為第00000000號審查，准予專利。公告期\n    間，原告提出異議，經被告為異議不成立之處分，原告不服，提起訴願，經濟部\n    撤銷原處分，經被告重新審查仍以九十一年七月十一日（九一）智專三（二）○\n    四○二○字第○九一八九○○一五九六號審定書為異議不成立之處分，原告仍不\n    服，提起訴願，亦遭決定駁回，遂向本院提起行政訴訟。\n二、兩造聲明：\n  (一)原告聲明：\n    1.訴願決定及原處分均撤銷。\n    2.被告對系爭案應為異議成立之處分。\n    3.訴訟費用由被告負擔。\n  (二)被告聲明：\n    1.駁回原告之訴。\n    2.訴訟費用由原告負擔。\n  (三)參加人聲明：\n    1.駁回原告之訴。\n    2.訴訟費用由原告負擔。\n三、兩造之爭點：系爭案是否有違核准時專利法第九十八條第一項第一款、二款及第\n    二項之規定而不符新型專利要件？\n  (一)原告主張之理由：\n    1.專利法第九十七條規定：「稱新型者，謂對物品之形狀、構造或裝置之創作或\n      改良」，又同法第九十八條第二項規定：「新型係運用申請前既有之技術或知\n      識，而為熟習該項技術者所能輕易完成且未能增進功效時，雖無前項所列情事\n      ，仍不得依本法申請取得專利。」依上述規定，新型專利之取得乃需符合所謂\n      的新穎性與進步性。系爭案件經由前述各該先行程序之原告所為各項引證與敘\n      明，實乃未具所謂的新穎性與進步性，惟被告與訴願決定機關，乃未究其理，\n      而不予採認，洵有違誤。訴願決定謂審定公告之第00000000號「時鐘\n      產生電路，PLL 電路及半導體裝置暨時鐘產生電路之設計方法」發明專利案（\n      下稱引證一）僅為PLL電路，未有如系爭案於一積體電路中組合FSK解調器、微\n      控制器、DTMF訊號產生器以及PLL時序產生器等之運用。惟查，就系爭案新型\n      專利之進步性而言；引證一乃用以證明PLL電路在積體電路中實現產生不同頻\n      率的時序，屬於習知技術，故系爭案所運用者乃為習知技術，殆無疑問。由系\n      爭案之說明書可知系爭案之技術內容即是將其所提出之所有構件（包括FSK解\n      調器、微控制器、DTMF訊號產生器以及PLL時序產生器）完成於一積體電路中\n      。然多個電路構件不斷地合併至同一個積體電路中之觀念係為積體電路之公知\n      知識（此亦是「積體電路」名稱之由來，蓋其英文原文為integrated circuit\n      ，其意即為將傳統的多個電子電路裝置整合在一起），在積體電路的產品設計\n      中，此一整合技巧乃不斷的因降低成本而被廣為使用。該成本減少之優點，乃\n      是因積體電路包裝成本較高之故。亦即減少包裝數自然能降低產品成本，此一\n      效益並非來自將多個裝置整合入積體電路中所致，整合所產生之商業上產品效\n      益並非來自於整合技術，而是因其後段加工成本降低所致。有些特殊電路因為\n      製程技術不同之緣故，所以較難整合，若是於此情形，或有技術上之創新可言\n      ，然系爭案僅是將習用於一般傳統之積體電路的裝置作集合，要難謂有技術上\n      之創新。\n    2.訴願決定復謂原告未提出具體證據證明系爭案之可消除介面問題及提高可靠度\n      等部分係未能增進功效者。有關此論證，似於邏輯上之嚴謹性有所欠缺，欲原\n      告提出具體證據證明系爭案之可消除介面問題及提高可靠度等部分係未能增進\n      功效，其須有系爭案件之具體功效為前提，否則純因虛張該專利具一概括之功\n      效，即可准予專利之情況下，要原告如何提出具體證據以對？蓋此係對象評價\n      與評價對象之錯置，要難謂非邏輯上之論證嚴謹性之欠缺。往昔被告每要求申\n      請人須詳述某申請案如何確具功效，始准專利之精神，未知如何於本案全然未\n      見蹤影。系爭案專利說明書中，沒有任何文字明確指出習知技藝在介面與可靠\n      度方面究竟其缺點為何？又系爭案可以消除何種介面問題？再者，又如何消除\n      介面問題？以及系爭案要改善何種可靠度問題？和如何改善可靠度問題？上述\n      無一於系爭案中可見，而僅係一句抽象空泛之可消除介面問題及提高可靠度，\n      而要求原告提出具體證據證明抽象概念之不存在，實有邏輯論證之缺失。更有\n      甚者，系爭案之專利範圍中亦完全沒有包含該項特徵與範圍，是則如何審定系\n      爭案之專利要件中的進步性。\n    3.訴願決定謂參加人八十五年十月一日發行之第十五期「EMC NEWS」之 EM77810\n      積體電路僅揭露微控制器、FSK Decoder、DTMF產生器及PLL低頻至高頻轉換器\n      等，並未具體揭露相同於系爭案之構成特徵，然就第十五期「EMC NEWS」與系\n      爭案專利範圍之比較，可充分證明前者已揭露系爭案所有專利範圍與技術特徵\n      。系爭案之申請專利範圍第一項乃為：積體電路+PLL時序產生器+微控制器+FS\n      K解調器+DTMF訊號產生器。而第十五期「EMC NEWS」揭露編號EM78810之8Bit\n      Micro-controller for Telecom Product，「EM78810 是義隆電子以CMOS技術\n      製程做的八位元微處理器，．．．。其內含．．．FSK 解碼器、訊號產生器DT\n      MF．．．」，其中CMOS技術製程是積體電路的特有製程，而微處理器與微控制\n      器原本就是等同的元件，只是名稱不同。第十五期「EMC NEWS」中之功能方塊\n      圖亦揭露該產品包含CPU+FSK+DTMF，所以已包含積體電路+微控制器+FSK 解調\n      器+DTMF訊號產生器之功能特徵。再者，從第一頁（特色）第三項「內建PLL產\n      生高頻訊號」、第九頁圖八所示32.768KHz頻率經由PLL產生3.679MHz頻率，已\n      充分揭示PLL時序產生器的功能與特徵。據上所述，EM78810產品說明書已完全\n      包含系爭案之申請專利範圍第一項中積體電路+PLL時序產生器+微控制器+FSK\n      解調器+DTMF訊號產生器之所有專利範圍與技術特徵。\n    4.再者，系爭案申請專利範圍第四項之PLL時序產生器利用32768Hz之基頻產生其\n      他高頻時序。而第十五期「EMC NEWS」中之EM78810 產品說明書其第一頁（特\n      色）第三項「內建PLL產生高頻訊號」、第九頁圖八所示之32.768KHz頻率經由\n      PLL產生3.679MHz頻率，雖然產品說明書中指出PLL只產生一種高頻，但熟習該\n      項技術領域之人士皆知，只要能由基頻產生高頻，則其他不同之高頻可透過除\n      頻等簡單方法產生。是故，EM78810 產品說明書已完全包含申請專利範圍第三\n      項中之「PLL時序產生器利用32768Hz之基頻產生高頻時序」的所有範圍技術特\n      徵。綜前所述，系爭案不具進步性，更不具新穎性，不符取得專利之要件，已\n      昭然若判。最高行政法院八十九年度判字第九五八號判決理由意旨謂：「一新\n      型創作進步性之認定乃需充分配合說明書所述之技術內容及其所實施之增進功\n      效而論結。」又同判決復謂：「應查其詳細的創作說明、裝置各結構的示意圖\n      和技術實施手段的內容及操作說明等其是否為習用技術。」而系爭案業經原告\n      如前之論述及引證，乃以其說明書及申請專利範圍為習知技術所包含，況前所\n      言，系爭案所宣稱可消除各裝置間之介面問題，提高可靠度功效，更是空泛、\n      抽象，難謂其具有進步性。\n  (二)被告主張之理由：\n    1.原告既認系爭案所述「可消除介面問題及提高可靠度」係抽象空泛且不具進步\n      性，自應提出具體證據理由以為證明；實際上，引證案為PLL 電路，此點原告\n      亦不否認；引證案未有如系爭案於一積體電路中組合FSK 解調器、微控制器、\n      DTMF訊號產生器及PLL 時序產生器等之運用乃不爭之事實，亦無由據以稱系爭\n      案之可消除介面問題及提高可靠度等部分係為未能增進功效，且不具進步性，\n      故引證案實不足以證明系爭案不具進步性。\n    2.再者，第十五期「EMC NEWS」之EM78810積體電路僅揭露有μC、FSK Decoder\n      、DTMF產生器及PLL 低頻至高頻轉換器等，並未具體揭露相同於系爭案包括：\n      FSK解調器、微控制器、DTMF訊號產生器、以及PLL時序產生器，產生不同頻率\n      時序提供上述各裝置使用之構成特徵；原告亦自承訴願階段始附陳之 EM78810\n      產生品說明書，其PLL只產生一種高頻；未揭露系爭案之PLL時序產生器可產生\n      不同頻率時序提供各裝置使用，以適用於不同區域電信系統，故第十五期「EM\n      C NEWS」及訴願階段始附陳之EM78810 產品說明書，均不足以證明系爭案不具\n      新穎性；且該產品說明書內容亦與第十五期「EMC NEWS」第三頁中功能比較表\n      附註之PLL內容不同，僅由該內容不相符合之PLL附註，亦不足以證明系爭案不\n      具新穎性。\n  (三)參加人主張之理由：\n    原告不能只以一件引證案來證明系爭案不具進步性，須有二件以上的引證資料，\n    被告只使用引證案。所有電子電路均使用已知的電路元件為組合，引證案為時鐘\n    產生電路，與IC電路無關，原告所謂PLL 電路只不過是系爭案中的一個元件，不\n    能單以已知的元件來主張為已知的技術主張專利不具進步性，需視申請專利範圍\n    中所有的技術內容，而非元件表。原告所提的證據無法證明系爭案的技術已於引\n    證案所揭露。系爭案申請專利範圍第一項於引證案及第十五期「EMC NEWS」並沒\n    有揭露。第十五期「EMC NEWS」只是各個單純零件的元件表，並沒有揭露系爭案\n    的技術內容，無法證明系爭案不具新穎性。\n    理  由\n一、按稱新型者，謂對於物品之形狀、構造或裝置之創作或改良，系爭案核准審定時\n    專利法第九十七條著有明文，同法第九十八條規定第一項第一款、第二款、第二\n    項分別規定：「可供產業上利用之新型，無下列情事之一者，得依本法申請取得\n    新型專利：一、申請前已見於刊物或已公開使用者。：：二、有相同之發明或新\n    型申請在先並經核准專利者。：：。」「新型係運用申請前既有之技術或知識，\n    而為熟習該項技術者所能輕易完成且未能增進功效時，雖無前項所列情事，仍不\n    得依本法申請取得新型專利。」系爭案申請日為八十六年十二月九日，被告於八\n    十八年十一月十日審定准予專利，則系爭案是否有應不予專利之原因，應以核准\n    審定時所適用之八十三年一月二十一日修正公佈之專利法為斷，合先明。系爭\n    案專利申請範圍，依卷附申請專利範圍之記載係：\n1.一種含有PLL 時序產生器之積體電路，其係使用於電話通信系統中之裝置，包括：\n  FSK 解調器，接受外部送來之電話線訊號，將其轉換成為數位訊號；微控制器，處\n  理上述已解調之訊號及外界輸出輸入訊號，並負責其他硬體線路流程之控制；DTMF\n  訊號產生器，根據上述微控制器之選擇而輸出DTMF複頻訊號；以及PLL 時序產生器\n  ，產生不同頻率時序提供上述各裝置使用。\n2.如申請專利範圍第一項所述之積體電路，其中該FSK 解調器包括：差動放大器，放\n  大上述輸入之電話線訊號；帶通濾波器，從上述差動放大器送來之訊號中濾除1200\n  Hz及2200Hz以外之訊號；FSK 解調線路，將上述帶通濾波器送來之1200Hz及2200Hz\n  之訊號轉換成為\"1\"與\"0\"之數位訊號送給該微控制器作為訊號處理及顯示之用；訊\n  號確定線路，分辨該已解調之訊號其電壓準位為正確通信訊號或雜訊；以及鈴聲偵\n  測線路，負責偵測電話線上之鈴聲為正確之鈴聲或線上之雜訊。\n3.如申請專利範圍第一項所述之積體電路，其中該DTMF訊號產生器包括：行暫存器及\n  列暫存器，供該微控制器分別選擇低頻訊號及高頻訊號；DTMF低頻選擇線路及DTMF\n  高頻選擇線路，根據上述暫存器之值產生高低頻訊號；正弦波轉換線路，將上述高\n  低頻訊號分別轉換為高低頻正弦波訊號；以及訊號混合線路，將上述高低頻正弦波\n  訊號混合成為一DTMF複頻訊號。\n4.如申請專利範圍第一項所述之積體電路，其中該PLL時序產生器利用32768Hz之基頻\n  產生其他高頻時序。\n二、本件原告係主張以引證一即八十五年六月十一日審定公告之第00000000\n    號「時鐘產生電路，PLL電路及半導體裝置暨時鐘產生電路之設計方法」發明專\n    利案證明系爭案不具進步性；以引證二即即參加人八十五年十月一日發行之「\n    EMC NEWS」合輯（一）第十五期「ＥＭ七八八一○號」證明系爭案不具新穎性\n    （九十三年三月十七日準備程序筆錄參照）。經查，引證一係包含所梯級連接的\n    多數延遲線各自由入斷時鐘的兩個開閉元件及共同連接開閉元件的延遲元件構成\n    之所梯級連接的多數延遲組件之時鐘產生電路。此外，包含此時鐘產生電路之\n    PLL電路及半導體裝置。但並未有系爭專利於一積體電路中組合FSK解調器、微控\n    制器、DTMF訊號產生器及PLL時序產生器等之運用，引證一之一目的在於提供一\n    種可儘量縮短時鐘的傳播延遲時間，並且電力消耗極小的時鐘產生電路，或提供\n    一種可更加提高使其產生時鐘頻率，消耗電力少的半導體裝置，或提供一種可使\n    時鐘頻率倍增數成為整數的時鐘產生電路之設計方法。而系爭案創作之主要目的\n    在提出一種整合微控制器、FSK解調器、DTMF訊號產生器及PLL時序產生器的積體\n    電路，藉由裝置之整合消除裝置間的介面問題，提高產品可靠度。引證一上述技\n    術功效並未證明系爭案係運用引證一之技術或知識，而為熟習該項技術者所能輕\n    易完成且未能增進功效時。原告主張引證一足以證明系爭案不具進步性，非屬可\n    採。\n三、引證二第十五期第二項、第三頁之EM78810積體電路僅揭露微控制器、FSK\n    Decoder、DTMFG產生器、低電壓偵測器、LCDB亮度調整器及PLL低頻至高頻轉換\n    器等，與前揭系爭之技術內容並不相同。引證二僅揭露系爭案專利申請專利範圍\n    第四項之PLL時序產生器利用基頻產生其他高頻時序之技術內容，至於系爭案其他\n    技術內容並未加以揭露，不足以證明系爭專利之申請專利範圍第一項或其附屬項\n    之電路內容不具新穎性。原告另主張於訴願時另提EM78810八位元微處理器的產\n    品說明，以補強引證二之技術內容說明。但查，補強引證二之產品說明第二頁之\n    功能方塊圖雖含CPU、FSK、DEMODUL TOR、DTMF，且第一頁之特色亦提及「內建\n    PLL產生高頻訊號」，但其主時脈頻率僅含3.68MHz，其第八、九頁之Bit6（PLL\n    鎖相線路控制）及圖八之關係圖亦僅有32.768K之基頻與3.679M PLL，並未如系\n    爭專利之PLL時序產生器可產生不同頻率時序提供各裝置使用，以適用於不同區\n    域電信系統，故該補充資料亦不能證明系爭專利不具新穎性。另該補充資料所示\n    之PLL內容亦與引證二第十五期第三頁中功能比較表附註之PLL內容不同。因此，\n    二者亦不能形成連結以證明系爭案不具新穎性。\n四、綜上所述，引證一不足以證明系爭案不具進步性，引證二亦不足以證明系爭案不\n    具新穎性，不能以引證一、引證二所引之習知技術證明系爭案不具新穎性或進步\n    性。因此，引證案不能證明系爭案不符專利要件，原告主張系爭案不具新穎性及\n    進步性，有違系爭案核准審定時專利法第九十七條暨第九十八條第一項第一款、\n    第二款及同條第二項之規定，非屬可採。從而被告為異議不成立之審定，於法並\n    無不合，訴願決定予以駁回，亦屬妥適，本件原告之訴為無理由，應予駁回。\n據上論結，本件原告之訴為無理由，爰依行政訴訟法第九十八條第三項前段，判決如\n主文。\n中      華      民      國    九十三    年      七      月     十五     日\n                           臺 北 高 等 行 政 法 院  第二庭\n                                             審判長 法  官  姜素娥\n                                                    法  官  林文舟\n                                                    法  官  陳國成\n右為正本係照原本作成。\n如不服本判決，應於送達後二十日內向本院提出上訴狀並表明上訴理由，如於本判決\n宣示後送達前提起上訴者，應於判決送達後二十日內補提上訴理由書（須按他造人數\n附繕本）。\n中      華      民      國    九十三    年      七      月     十五     日\n                                                    書記官  王英傑\n",
  "structure": {
    "main": "原告之訴駁回。\n訴訟費用由原告負擔。",
    "fact": "一、事實概要：\n    參加人於民國八十六年十二月九日以「含有PLL 時序產生器之積體電路」（下稱\n    系爭案）向被告前身即中央標準局（八十八年一月二十六日改制為經濟部智慧財\n    產局）申請新型專利，經其編為第00000000號審查，准予專利。公告期\n    間，原告提出異議，經被告為異議不成立之處分，原告不服，提起訴願，經濟部\n    撤銷原處分，經被告重新審查仍以九十一年七月十一日（九一）智專三（二）○\n    四○二○字第○九一八九○○一五九六號審定書為異議不成立之處分，原告仍不\n    服，提起訴願，亦遭決定駁回，遂向本院提起行政訴訟。\n二、兩造聲明：\n  (一)原告聲明：\n    1.訴願決定及原處分均撤銷。\n    2.被告對系爭案應為異議成立之處分。\n    3.訴訟費用由被告負擔。\n  (二)被告聲明：\n    1.駁回原告之訴。\n    2.訴訟費用由原告負擔。\n  (三)參加人聲明：\n    1.駁回原告之訴。\n    2.訴訟費用由原告負擔。\n三、兩造之爭點：系爭案是否有違核准時專利法第九十八條第一項第一款、二款及第\n    二項之規定而不符新型專利要件？\n  (一)原告主張之理由：\n    1.專利法第九十七條規定：「稱新型者，謂對物品之形狀、構造或裝置之創作或\n      改良」，又同法第九十八條第二項規定：「新型係運用申請前既有之技術或知\n      識，而為熟習該項技術者所能輕易完成且未能增進功效時，雖無前項所列情事\n      ，仍不得依本法申請取得專利。」依上述規定，新型專利之取得乃需符合所謂\n      的新穎性與進步性。系爭案件經由前述各該先行程序之原告所為各項引證與敘\n      明，實乃未具所謂的新穎性與進步性，惟被告與訴願決定機關，乃未究其理，\n      而不予採認，洵有違誤。訴願決定謂審定公告之第00000000號「時鐘\n      產生電路，PLL 電路及半導體裝置暨時鐘產生電路之設計方法」發明專利案（\n      下稱引證一）僅為PLL電路，未有如系爭案於一積體電路中組合FSK解調器、微\n      控制器、DTMF訊號產生器以及PLL時序產生器等之運用。惟查，就系爭案新型\n      專利之進步性而言；引證一乃用以證明PLL電路在積體電路中實現產生不同頻\n      率的時序，屬於習知技術，故系爭案所運用者乃為習知技術，殆無疑問。由系\n      爭案之說明書可知系爭案之技術內容即是將其所提出之所有構件（包括FSK解\n      調器、微控制器、DTMF訊號產生器以及PLL時序產生器）完成於一積體電路中\n      。然多個電路構件不斷地合併至同一個積體電路中之觀念係為積體電路之公知\n      知識（此亦是「積體電路」名稱之由來，蓋其英文原文為integrated circuit\n      ，其意即為將傳統的多個電子電路裝置整合在一起），在積體電路的產品設計\n      中，此一整合技巧乃不斷的因降低成本而被廣為使用。該成本減少之優點，乃\n      是因積體電路包裝成本較高之故。亦即減少包裝數自然能降低產品成本，此一\n      效益並非來自將多個裝置整合入積體電路中所致，整合所產生之商業上產品效\n      益並非來自於整合技術，而是因其後段加工成本降低所致。有些特殊電路因為\n      製程技術不同之緣故，所以較難整合，若是於此情形，或有技術上之創新可言\n      ，然系爭案僅是將習用於一般傳統之積體電路的裝置作集合，要難謂有技術上\n      之創新。\n    2.訴願決定復謂原告未提出具體證據證明系爭案之可消除介面問題及提高可靠度\n      等部分係未能增進功效者。有關此論證，似於邏輯上之嚴謹性有所欠缺，欲原\n      告提出具體證據證明系爭案之可消除介面問題及提高可靠度等部分係未能增進\n      功效，其須有系爭案件之具體功效為前提，否則純因虛張該專利具一概括之功\n      效，即可准予專利之情況下，要原告如何提出具體證據以對？蓋此係對象評價\n      與評價對象之錯置，要難謂非邏輯上之論證嚴謹性之欠缺。往昔被告每要求申\n      請人須詳述某申請案如何確具功效，始准專利之精神，未知如何於本案全然未\n      見蹤影。系爭案專利說明書中，沒有任何文字明確指出習知技藝在介面與可靠\n      度方面究竟其缺點為何？又系爭案可以消除何種介面問題？再者，又如何消除\n      介面問題？以及系爭案要改善何種可靠度問題？和如何改善可靠度問題？上述\n      無一於系爭案中可見，而僅係一句抽象空泛之可消除介面問題及提高可靠度，\n      而要求原告提出具體證據證明抽象概念之不存在，實有邏輯論證之缺失。更有\n      甚者，系爭案之專利範圍中亦完全沒有包含該項特徵與範圍，是則如何審定系\n      爭案之專利要件中的進步性。\n    3.訴願決定謂參加人八十五年十月一日發行之第十五期「EMC NEWS」之 EM77810\n      積體電路僅揭露微控制器、FSK Decoder、DTMF產生器及PLL低頻至高頻轉換器\n      等，並未具體揭露相同於系爭案之構成特徵，然就第十五期「EMC NEWS」與系\n      爭案專利範圍之比較，可充分證明前者已揭露系爭案所有專利範圍與技術特徵\n      。系爭案之申請專利範圍第一項乃為：積體電路+PLL時序產生器+微控制器+FS\n      K解調器+DTMF訊號產生器。而第十五期「EMC NEWS」揭露編號EM78810之8Bit\n      Micro-controller for Telecom Product，「EM78810 是義隆電子以CMOS技術\n      製程做的八位元微處理器，．．．。其內含．．．FSK 解碼器、訊號產生器DT\n      MF．．．」，其中CMOS技術製程是積體電路的特有製程，而微處理器與微控制\n      器原本就是等同的元件，只是名稱不同。第十五期「EMC NEWS」中之功能方塊\n      圖亦揭露該產品包含CPU+FSK+DTMF，所以已包含積體電路+微控制器+FSK 解調\n      器+DTMF訊號產生器之功能特徵。再者，從第一頁（特色）第三項「內建PLL產\n      生高頻訊號」、第九頁圖八所示32.768KHz頻率經由PLL產生3.679MHz頻率，已\n      充分揭示PLL時序產生器的功能與特徵。據上所述，EM78810產品說明書已完全\n      包含系爭案之申請專利範圍第一項中積體電路+PLL時序產生器+微控制器+FSK\n      解調器+DTMF訊號產生器之所有專利範圍與技術特徵。\n    4.再者，系爭案申請專利範圍第四項之PLL時序產生器利用32768Hz之基頻產生其\n      他高頻時序。而第十五期「EMC NEWS」中之EM78810 產品說明書其第一頁（特\n      色）第三項「內建PLL產生高頻訊號」、第九頁圖八所示之32.768KHz頻率經由\n      PLL產生3.679MHz頻率，雖然產品說明書中指出PLL只產生一種高頻，但熟習該\n      項技術領域之人士皆知，只要能由基頻產生高頻，則其他不同之高頻可透過除\n      頻等簡單方法產生。是故，EM78810 產品說明書已完全包含申請專利範圍第三\n      項中之「PLL時序產生器利用32768Hz之基頻產生高頻時序」的所有範圍技術特\n      徵。綜前所述，系爭案不具進步性，更不具新穎性，不符取得專利之要件，已\n      昭然若判。最高行政法院八十九年度判字第九五八號判決理由意旨謂：「一新\n      型創作進步性之認定乃需充分配合說明書所述之技術內容及其所實施之增進功\n      效而論結。」又同判決復謂：「應查其詳細的創作說明、裝置各結構的示意圖\n      和技術實施手段的內容及操作說明等其是否為習用技術。」而系爭案業經原告\n      如前之論述及引證，乃以其說明書及申請專利範圍為習知技術所包含，況前所\n      言，系爭案所宣稱可消除各裝置間之介面問題，提高可靠度功效，更是空泛、\n      抽象，難謂其具有進步性。\n  (二)被告主張之理由：\n    1.原告既認系爭案所述「可消除介面問題及提高可靠度」係抽象空泛且不具進步\n      性，自應提出具體證據理由以為證明；實際上，引證案為PLL 電路，此點原告\n      亦不否認；引證案未有如系爭案於一積體電路中組合FSK 解調器、微控制器、\n      DTMF訊號產生器及PLL 時序產生器等之運用乃不爭之事實，亦無由據以稱系爭\n      案之可消除介面問題及提高可靠度等部分係為未能增進功效，且不具進步性，\n      故引證案實不足以證明系爭案不具進步性。\n    2.再者，第十五期「EMC NEWS」之EM78810積體電路僅揭露有μC、FSK Decoder\n      、DTMF產生器及PLL 低頻至高頻轉換器等，並未具體揭露相同於系爭案包括：\n      FSK解調器、微控制器、DTMF訊號產生器、以及PLL時序產生器，產生不同頻率\n      時序提供上述各裝置使用之構成特徵；原告亦自承訴願階段始附陳之 EM78810\n      產生品說明書，其PLL只產生一種高頻；未揭露系爭案之PLL時序產生器可產生\n      不同頻率時序提供各裝置使用，以適用於不同區域電信系統，故第十五期「EM\n      C NEWS」及訴願階段始附陳之EM78810 產品說明書，均不足以證明系爭案不具\n      新穎性；且該產品說明書內容亦與第十五期「EMC NEWS」第三頁中功能比較表\n      附註之PLL內容不同，僅由該內容不相符合之PLL附註，亦不足以證明系爭案不\n      具新穎性。\n  (三)參加人主張之理由：\n    原告不能只以一件引證案來證明系爭案不具進步性，須有二件以上的引證資料，\n    被告只使用引證案。所有電子電路均使用已知的電路元件為組合，引證案為時鐘\n    產生電路，與IC電路無關，原告所謂PLL 電路只不過是系爭案中的一個元件，不\n    能單以已知的元件來主張為已知的技術主張專利不具進步性，需視申請專利範圍\n    中所有的技術內容，而非元件表。原告所提的證據無法證明系爭案的技術已於引\n    證案所揭露。系爭案申請專利範圍第一項於引證案及第十五期「EMC NEWS」並沒\n    有揭露。第十五期「EMC NEWS」只是各個單純零件的元件表，並沒有揭露系爭案\n    的技術內容，無法證明系爭案不具新穎性。",
    "reason": "一、按稱新型者，謂對於物品之形狀、構造或裝置之創作或改良，系爭案核准審定時\n    專利法第九十七條著有明文，同法第九十八條規定第一項第一款、第二款、第二\n    項分別規定：「可供產業上利用之新型，無下列情事之一者，得依本法申請取得\n    新型專利：一、申請前已見於刊物或已公開使用者。：：二、有相同之發明或新\n    型申請在先並經核准專利者。：：。」「新型係運用申請前既有之技術或知識，\n    而為熟習該項技術者所能輕易完成且未能增進功效時，雖無前項所列情事，仍不\n    得依本法申請取得新型專利。」系爭案申請日為八十六年十二月九日，被告於八\n    十八年十一月十日審定准予專利，則系爭案是否有應不予專利之原因，應以核准\n    審定時所適用之八十三年一月二十一日修正公佈之專利法為斷，合先明。系爭\n    案專利申請範圍，依卷附申請專利範圍之記載係：\n1.一種含有PLL 時序產生器之積體電路，其係使用於電話通信系統中之裝置，包括：\n  FSK 解調器，接受外部送來之電話線訊號，將其轉換成為數位訊號；微控制器，處\n  理上述已解調之訊號及外界輸出輸入訊號，並負責其他硬體線路流程之控制；DTMF\n  訊號產生器，根據上述微控制器之選擇而輸出DTMF複頻訊號；以及PLL 時序產生器\n  ，產生不同頻率時序提供上述各裝置使用。\n2.如申請專利範圍第一項所述之積體電路，其中該FSK 解調器包括：差動放大器，放\n  大上述輸入之電話線訊號；帶通濾波器，從上述差動放大器送來之訊號中濾除1200\n  Hz及2200Hz以外之訊號；FSK 解調線路，將上述帶通濾波器送來之1200Hz及2200Hz\n  之訊號轉換成為\"1\"與\"0\"之數位訊號送給該微控制器作為訊號處理及顯示之用；訊\n  號確定線路，分辨該已解調之訊號其電壓準位為正確通信訊號或雜訊；以及鈴聲偵\n  測線路，負責偵測電話線上之鈴聲為正確之鈴聲或線上之雜訊。\n3.如申請專利範圍第一項所述之積體電路，其中該DTMF訊號產生器包括：行暫存器及\n  列暫存器，供該微控制器分別選擇低頻訊號及高頻訊號；DTMF低頻選擇線路及DTMF\n  高頻選擇線路，根據上述暫存器之值產生高低頻訊號；正弦波轉換線路，將上述高\n  低頻訊號分別轉換為高低頻正弦波訊號；以及訊號混合線路，將上述高低頻正弦波\n  訊號混合成為一DTMF複頻訊號。\n4.如申請專利範圍第一項所述之積體電路，其中該PLL時序產生器利用32768Hz之基頻\n  產生其他高頻時序。\n二、本件原告係主張以引證一即八十五年六月十一日審定公告之第00000000\n    號「時鐘產生電路，PLL電路及半導體裝置暨時鐘產生電路之設計方法」發明專\n    利案證明系爭案不具進步性；以引證二即即參加人八十五年十月一日發行之「\n    EMC NEWS」合輯（一）第十五期「ＥＭ七八八一○號」證明系爭案不具新穎性\n    （九十三年三月十七日準備程序筆錄參照）。經查，引證一係包含所梯級連接的\n    多數延遲線各自由入斷時鐘的兩個開閉元件及共同連接開閉元件的延遲元件構成\n    之所梯級連接的多數延遲組件之時鐘產生電路。此外，包含此時鐘產生電路之\n    PLL電路及半導體裝置。但並未有系爭專利於一積體電路中組合FSK解調器、微控\n    制器、DTMF訊號產生器及PLL時序產生器等之運用，引證一之一目的在於提供一\n    種可儘量縮短時鐘的傳播延遲時間，並且電力消耗極小的時鐘產生電路，或提供\n    一種可更加提高使其產生時鐘頻率，消耗電力少的半導體裝置，或提供一種可使\n    時鐘頻率倍增數成為整數的時鐘產生電路之設計方法。而系爭案創作之主要目的\n    在提出一種整合微控制器、FSK解調器、DTMF訊號產生器及PLL時序產生器的積體\n    電路，藉由裝置之整合消除裝置間的介面問題，提高產品可靠度。引證一上述技\n    術功效並未證明系爭案係運用引證一之技術或知識，而為熟習該項技術者所能輕\n    易完成且未能增進功效時。原告主張引證一足以證明系爭案不具進步性，非屬可\n    採。\n三、引證二第十五期第二項、第三頁之EM78810積體電路僅揭露微控制器、FSK\n    Decoder、DTMFG產生器、低電壓偵測器、LCDB亮度調整器及PLL低頻至高頻轉換\n    器等，與前揭系爭之技術內容並不相同。引證二僅揭露系爭案專利申請專利範圍\n    第四項之PLL時序產生器利用基頻產生其他高頻時序之技術內容，至於系爭案其他\n    技術內容並未加以揭露，不足以證明系爭專利之申請專利範圍第一項或其附屬項\n    之電路內容不具新穎性。原告另主張於訴願時另提EM78810八位元微處理器的產\n    品說明，以補強引證二之技術內容說明。但查，補強引證二之產品說明第二頁之\n    功能方塊圖雖含CPU、FSK、DEMODUL TOR、DTMF，且第一頁之特色亦提及「內建\n    PLL產生高頻訊號」，但其主時脈頻率僅含3.68MHz，其第八、九頁之Bit6（PLL\n    鎖相線路控制）及圖八之關係圖亦僅有32.768K之基頻與3.679M PLL，並未如系\n    爭專利之PLL時序產生器可產生不同頻率時序提供各裝置使用，以適用於不同區\n    域電信系統，故該補充資料亦不能證明系爭專利不具新穎性。另該補充資料所示\n    之PLL內容亦與引證二第十五期第三頁中功能比較表附註之PLL內容不同。因此，\n    二者亦不能形成連結以證明系爭案不具新穎性。\n四、綜上所述，引證一不足以證明系爭案不具進步性，引證二亦不足以證明系爭案不\n    具新穎性，不能以引證一、引證二所引之習知技術證明系爭案不具新穎性或進步\n    性。因此，引證案不能證明系爭案不符專利要件，原告主張系爭案不具新穎性及\n    進步性，有違系爭案核准審定時專利法第九十七條暨第九十八條第一項第一款、\n    第二款及同條第二項之規定，非屬可採。從而被告為異議不成立之審定，於法並\n    無不合，訴願決定予以駁回，亦屬妥適，本件原告之訴為無理由，應予駁回。\n據上論結，本件原告之訴為無理由，爰依行政訴訟法第九十八條第三項前段，判決如\n主文。\n中      華      民      國    九十三    年      七      月     十五     日\n                           臺 北 高 等 行 政 法 院  第二庭\n                                             審判長 法  官  姜素娥\n                                                    法  官  林文舟\n                                                    法  官  陳國成\n右為正本係照原本作成。\n如不服本判決，應於送達後二十日內向本院提出上訴狀並表明上訴理由，如於本判決\n宣示後送達前提起上訴者，應於判決送達後二十日內補提上訴理由書（須按他造人數\n附繕本）。"
  },
  "search": "臺北高等行政法院判決九十二年度訴字第一○一二號.原告甲○○訴訟代理人洪順玉律師被告經濟部智慧財產局代表人蔡練生（局長）訴訟代理人丙○○兼送達.戊○○參加人義隆電子股份有限公司代表人乙○○董事長.訴訟代理人丁○○專利代.右當事人間因新型專利異議事件，原告不服經濟部中華民國九十二年一月二日經訴字第○九一○六一三一一九○號訴願決定，提起行政訴訟，經本院裁定命參加人獨立參加訴訟，本院判決如左：主文原告之訴駁回。訴訟費用由原告負擔。事實一、事實概要：參加人於民國八十六年十二月九日以「含有PLL時序產生器之積體電路」（下稱系爭案）向被告前身即中央標準局（八十八年一月二十六日改制為經濟部智慧財產局）申請新型專利，經其編為第00000000號審查，准予專利。公告期間，原告提出異議，經被告為異議不成立之處分，原告不服，提起訴願，經濟部撤銷原處分，經被告重新審查仍以九十一年七月十一日（九一）智專三（二）○四○二○字第○九一八九○○一五九六號審定書為異議不成立之處分，原告仍不服，提起訴願，亦遭決定駁回，遂向本院提起行政訴訟。二、兩造聲明：(一)原告聲明：1.訴願決定及原處分均撤銷。2.被告對系爭案應為異議成立之處分。3.訴訟費用由被告負擔。(二)被告聲明：1.駁回原告之訴。2.訴訟費用由原告負擔。(三)參加人聲明：1.駁回原告之訴。2.訴訟費用由原告負擔。三、兩造之爭點：系爭案是否有違核准時專利法第九十八條第一項第一款、二款及第二項之規定而不符新型專利要件？(一)原告主張之理由：1.專利法第九十七條規定：「稱新型者，謂對物品之形狀、構造或裝置之創作或改良」，又同法第九十八條第二項規定：「新型係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成且未能增進功效時，雖無前項所列情事，仍不得依本法申請取得專利。」依上述規定，新型專利之取得乃需符合所謂的新穎性與進步性。系爭案件經由前述各該先行程序之原告所為各項引證與敘明，實乃未具所謂的新穎性與進步性，惟被告與訴願決定機關，乃未究其理，而不予採認，洵有違誤。訴願決定謂審定公告之第00000000號「時鐘產生電路，PLL電路及半導體裝置暨時鐘產生電路之設計方法」發明專利案（下稱引證一）僅為PLL電路，未有如系爭案於一積體電路中組合FSK解調器、微控制器、DTMF訊號產生器以及PLL時序產生器等之運用。惟查，就系爭案新型專利之進步性而言；引證一乃用以證明PLL電路在積體電路中實現產生不同頻率的時序，屬於習知技術，故系爭案所運用者乃為習知技術，殆無疑問。由系爭案之說明書可知系爭案之技術內容即是將其所提出之所有構件（包括FSK解調器、微控制器、DTMF訊號產生器以及PLL時序產生器）完成於一積體電路中。然多個電路構件不斷地合併至同一個積體電路中之觀念係為積體電路之公知知識（此亦是「積體電路」名稱之由來，蓋其英文原文為integratedcircuit，其意即為將傳統的多個電子電路裝置整合在一起），在積體電路的產品設計中，此一整合技巧乃不斷的因降低成本而被廣為使用。該成本減少之優點，乃是因積體電路包裝成本較高之故。亦即減少包裝數自然能降低產品成本，此一效益並非來自將多個裝置整合入積體電路中所致，整合所產生之商業上產品效益並非來自於整合技術，而是因其後段加工成本降低所致。有些特殊電路因為製程技術不同之緣故，所以較難整合，若是於此情形，或有技術上之創新可言，然系爭案僅是將習用於一般傳統之積體電路的裝置作集合，要難謂有技術上之創新。2.訴願決定復謂原告未提出具體證據證明系爭案之可消除介面問題及提高可靠度等部分係未能增進功效者。有關此論證，似於邏輯上之嚴謹性有所欠缺，欲原告提出具體證據證明系爭案之可消除介面問題及提高可靠度等部分係未能增進功效，其須有系爭案件之具體功效為前提，否則純因虛張該專利具一概括之功效，即可准予專利之情況下，要原告如何提出具體證據以對？蓋此係對象評價與評價對象之錯置，要難謂非邏輯上之論證嚴謹性之欠缺。往昔被告每要求申請人須詳述某申請案如何確具功效，始准專利之精神，未知如何於本案全然未見蹤影。系爭案專利說明書中，沒有任何文字明確指出習知技藝在介面與可靠度方面究竟其缺點為何？又系爭案可以消除何種介面問題？再者，又如何消除介面問題？以及系爭案要改善何種可靠度問題？和如何改善可靠度問題？上述無一於系爭案中可見，而僅係一句抽象空泛之可消除介面問題及提高可靠度，而要求原告提出具體證據證明抽象概念之不存在，實有邏輯論證之缺失。更有甚者，系爭案之專利範圍中亦完全沒有包含該項特徵與範圍，是則如何審定系爭案之專利要件中的進步性。3.訴願決定謂參加人八十五年十月一日發行之第十五期「EMCNEWS」之EM77810積體電路僅揭露微控制器、FSKDecoder、DTMF產生器及PLL低頻至高頻轉換器等，並未具體揭露相同於系爭案之構成特徵，然就第十五期「EMCNEWS」與系爭案專利範圍之比較，可充分證明前者已揭露系爭案所有專利範圍與技術特徵。系爭案之申請專利範圍第一項乃為：積體電路+PLL時序產生器+微控制器+FSK解調器+DTMF訊號產生器。而第十五期「EMCNEWS」揭露編號EM78810之8BitMicro-controllerforTelecomProduct，「EM78810是義隆電子以CMOS技術製程做的八位元微處理器，．．．。其內含．．．FSK解碼器、訊號產生器DTMF．．．」，其中CMOS技術製程是積體電路的特有製程，而微處理器與微控制器原本就是等同的元件，只是名稱不同。第十五期「EMCNEWS」中之功能方塊圖亦揭露該產品包含CPU+FSK+DTMF，所以已包含積體電路+微控制器+FSK解調器+DTMF訊號產生器之功能特徵。再者，從第一頁（特色）第三項「內建PLL產生高頻訊號」、第九頁圖八所示32.768KHz頻率經由PLL產生3.679MHz頻率，已充分揭示PLL時序產生器的功能與特徵。據上所述，EM78810產品說明書已完全包含系爭案之申請專利範圍第一項中積體電路+PLL時序產生器+微控制器+FSK解調器+DTMF訊號產生器之所有專利範圍與技術特徵。4.再者，系爭案申請專利範圍第四項之PLL時序產生器利用32768Hz之基頻產生其他高頻時序。而第十五期「EMCNEWS」中之EM78810產品說明書其第一頁（特色）第三項「內建PLL產生高頻訊號」、第九頁圖八所示之32.768KHz頻率經由PLL產生3.679MHz頻率，雖然產品說明書中指出PLL只產生一種高頻，但熟習該項技術領域之人士皆知，只要能由基頻產生高頻，則其他不同之高頻可透過除頻等簡單方法產生。是故，EM78810產品說明書已完全包含申請專利範圍第三項中之「PLL時序產生器利用32768Hz之基頻產生高頻時序」的所有範圍技術特徵。綜前所述，系爭案不具進步性，更不具新穎性，不符取得專利之要件，已昭然若判。最高行政法院八十九年度判字第九五八號判決理由意旨謂：「一新型創作進步性之認定乃需充分配合說明書所述之技術內容及其所實施之增進功效而論結。」又同判決復謂：「應查其詳細的創作說明、裝置各結構的示意圖和技術實施手段的內容及操作說明等其是否為習用技術。」而系爭案業經原告如前之論述及引證，乃以其說明書及申請專利範圍為習知技術所包含，況前所言，系爭案所宣稱可消除各裝置間之介面問題，提高可靠度功效，更是空泛、抽象，難謂其具有進步性。(二)被告主張之理由：1.原告既認系爭案所述「可消除介面問題及提高可靠度」係抽象空泛且不具進步性，自應提出具體證據理由以為證明；實際上，引證案為PLL電路，此點原告亦不否認；引證案未有如系爭案於一積體電路中組合FSK解調器、微控制器、DTMF訊號產生器及PLL時序產生器等之運用乃不爭之事實，亦無由據以稱系爭案之可消除介面問題及提高可靠度等部分係為未能增進功效，且不具進步性，故引證案實不足以證明系爭案不具進步性。2.再者，第十五期「EMCNEWS」之EM78810積體電路僅揭露有μC、FSKDecoder、DTMF產生器及PLL低頻至高頻轉換器等，並未具體揭露相同於系爭案包括：FSK解調器、微控制器、DTMF訊號產生器、以及PLL時序產生器，產生不同頻率時序提供上述各裝置使用之構成特徵；原告亦自承訴願階段始附陳之EM78810產生品說明書，其PLL只產生一種高頻；未揭露系爭案之PLL時序產生器可產生不同頻率時序提供各裝置使用，以適用於不同區域電信系統，故第十五期「EMCNEWS」及訴願階段始附陳之EM78810產品說明書，均不足以證明系爭案不具新穎性；且該產品說明書內容亦與第十五期「EMCNEWS」第三頁中功能比較表附註之PLL內容不同，僅由該內容不相符合之PLL附註，亦不足以證明系爭案不具新穎性。(三)參加人主張之理由：原告不能只以一件引證案來證明系爭案不具進步性，須有二件以上的引證資料，被告只使用引證案。所有電子電路均使用已知的電路元件為組合，引證案為時鐘產生電路，與IC電路無關，原告所謂PLL電路只不過是系爭案中的一個元件，不能單以已知的元件來主張為已知的技術主張專利不具進步性，需視申請專利範圍中所有的技術內容，而非元件表。原告所提的證據無法證明系爭案的技術已於引證案所揭露。系爭案申請專利範圍第一項於引證案及第十五期「EMCNEWS」並沒有揭露。第十五期「EMCNEWS」只是各個單純零件的元件表，並沒有揭露系爭案的技術內容，無法證明系爭案不具新穎性。理由一、按稱新型者，謂對於物品之形狀、構造或裝置之創作或改良，系爭案核准審定時專利法第九十七條著有明文，同法第九十八條規定第一項第一款、第二款、第二項分別規定：「可供產業上利用之新型，無下列情事之一者，得依本法申請取得新型專利：一、申請前已見於刊物或已公開使用者。：：二、有相同之發明或新型申請在先並經核准專利者。：：。」「新型係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成且未能增進功效時，雖無前項所列情事，仍不得依本法申請取得新型專利。」系爭案申請日為八十六年十二月九日，被告於八十八年十一月十日審定准予專利，則系爭案是否有應不予專利之原因，應以核准審定時所適用之八十三年一月二十一日修正公佈之專利法為斷，合先明。系爭案專利申請範圍，依卷附申請專利範圍之記載係：1.一種含有PLL時序產生器之積體電路，其係使用於電話通信系統中之裝置，包括：FSK解調器，接受外部送來之電話線訊號，將其轉換成為數位訊號；微控制器，處理上述已解調之訊號及外界輸出輸入訊號，並負責其他硬體線路流程之控制；DTMF訊號產生器，根據上述微控制器之選擇而輸出DTMF複頻訊號；以及PLL時序產生器，產生不同頻率時序提供上述各裝置使用。2.如申請專利範圍第一項所述之積體電路，其中該FSK解調器包括：差動放大器，放大上述輸入之電話線訊號；帶通濾波器，從上述差動放大器送來之訊號中濾除1200Hz及2200Hz以外之訊號；FSK解調線路，將上述帶通濾波器送來之1200Hz及2200Hz之訊號轉換成為\"1\"與\"0\"之數位訊號送給該微控制器作為訊號處理及顯示之用；訊號確定線路，分辨該已解調之訊號其電壓準位為正確通信訊號或雜訊；以及鈴聲偵測線路，負責偵測電話線上之鈴聲為正確之鈴聲或線上之雜訊。3.如申請專利範圍第一項所述之積體電路，其中該DTMF訊號產生器包括：行暫存器及列暫存器，供該微控制器分別選擇低頻訊號及高頻訊號；DTMF低頻選擇線路及DTMF高頻選擇線路，根據上述暫存器之值產生高低頻訊號；正弦波轉換線路，將上述高低頻訊號分別轉換為高低頻正弦波訊號；以及訊號混合線路，將上述高低頻正弦波訊號混合成為一DTMF複頻訊號。4.如申請專利範圍第一項所述之積體電路，其中該PLL時序產生器利用32768Hz之基頻產生其他高頻時序。二、本件原告係主張以引證一即八十五年六月十一日審定公告之第00000000號「時鐘產生電路，PLL電路及半導體裝置暨時鐘產生電路之設計方法」發明專利案證明系爭案不具進步性；以引證二即即參加人八十五年十月一日發行之「EMCNEWS」合輯（一）第十五期「ＥＭ七八八一○號」證明系爭案不具新穎性（九十三年三月十七日準備程序筆錄參照）。經查，引證一係包含所梯級連接的多數延遲線各自由入斷時鐘的兩個開閉元件及共同連接開閉元件的延遲元件構成之所梯級連接的多數延遲組件之時鐘產生電路。此外，包含此時鐘產生電路之PLL電路及半導體裝置。但並未有系爭專利於一積體電路中組合FSK解調器、微控制器、DTMF訊號產生器及PLL時序產生器等之運用，引證一之一目的在於提供一種可儘量縮短時鐘的傳播延遲時間，並且電力消耗極小的時鐘產生電路，或提供一種可更加提高使其產生時鐘頻率，消耗電力少的半導體裝置，或提供一種可使時鐘頻率倍增數成為整數的時鐘產生電路之設計方法。而系爭案創作之主要目的在提出一種整合微控制器、FSK解調器、DTMF訊號產生器及PLL時序產生器的積體電路，藉由裝置之整合消除裝置間的介面問題，提高產品可靠度。引證一上述技術功效並未證明系爭案係運用引證一之技術或知識，而為熟習該項技術者所能輕易完成且未能增進功效時。原告主張引證一足以證明系爭案不具進步性，非屬可採。三、引證二第十五期第二項、第三頁之EM78810積體電路僅揭露微控制器、FSKDecoder、DTMFG產生器、低電壓偵測器、LCDB亮度調整器及PLL低頻至高頻轉換器等，與前揭系爭之技術內容並不相同。引證二僅揭露系爭案專利申請專利範圍第四項之PLL時序產生器利用基頻產生其他高頻時序之技術內容，至於系爭案其他技術內容並未加以揭露，不足以證明系爭專利之申請專利範圍第一項或其附屬項之電路內容不具新穎性。原告另主張於訴願時另提EM78810八位元微處理器的產品說明，以補強引證二之技術內容說明。但查，補強引證二之產品說明第二頁之功能方塊圖雖含CPU、FSK、DEMODULTOR、DTMF，且第一頁之特色亦提及「內建PLL產生高頻訊號」，但其主時脈頻率僅含3.68MHz，其第八、九頁之Bit6（PLL鎖相線路控制）及圖八之關係圖亦僅有32.768K之基頻與3.679MPLL，並未如系爭專利之PLL時序產生器可產生不同頻率時序提供各裝置使用，以適用於不同區域電信系統，故該補充資料亦不能證明系爭專利不具新穎性。另該補充資料所示之PLL內容亦與引證二第十五期第三頁中功能比較表附註之PLL內容不同。因此，二者亦不能形成連結以證明系爭案不具新穎性。四、綜上所述，引證一不足以證明系爭案不具進步性，引證二亦不足以證明系爭案不具新穎性，不能以引證一、引證二所引之習知技術證明系爭案不具新穎性或進步性。因此，引證案不能證明系爭案不符專利要件，原告主張系爭案不具新穎性及進步性，有違系爭案核准審定時專利法第九十七條暨第九十八條第一項第一款、第二款及同條第二項之規定，非屬可採。從而被告為異議不成立之審定，於法並無不合，訴願決定予以駁回，亦屬妥適，本件原告之訴為無理由，應予駁回。據上論結，本件原告之訴為無理由，爰依行政訴訟法第九十八條第三項前段，判決如主文。中華民國九十三年七月十五日臺北高等行政法院第二庭審判長法官姜素娥法官林文舟法官陳國成右為正本係照原本作成。如不服本判決，應於送達後二十日內向本院提出上訴狀並表明上訴理由，如於本判決宣示後送達前提起上訴者，應於判決送達後二十日內補提上訴理由書（須按他造人數附繕本）。中華民國九十三年七月十五日書記官王英傑",
  "characters": {
    "judges": [
      "姜素娥",
      "林文舟",
      "陳國成"
    ],
    "prosecutors": [

    ],
    "lawyers": [
      "洪順玉"
    ],
    "clerks": [
      "王英傑"
    ],
    "plaintiffs": [
      "甲"
    ],
    "defendants": [
      "經濟部智慧財產局"
    ],
    "prosecutor_office": [

    ],
    "creditors": [

    ],
    "debtors": [

    ],
    "judicial_associate_officer": [

    ]
  },
  "adjudged_at": "2004-07-15",
  "created_at": "2016-02-06 11:37:37",
  "updated_at": "2016-02-06 11:37:37"
}