TimeQuest Timing Analyzer report for top_de1
Fri Dec  8 10:39:31 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen6mhz:inst1|count[2]'
 12. Slow Model Setup: 'clock_50mhz'
 13. Slow Model Hold: 'clock_50mhz'
 14. Slow Model Hold: 'gen6mhz:inst1|count[2]'
 15. Slow Model Minimum Pulse Width: 'clock_50mhz'
 16. Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'gen6mhz:inst1|count[2]'
 29. Fast Model Setup: 'clock_50mhz'
 30. Fast Model Hold: 'clock_50mhz'
 31. Fast Model Hold: 'gen6mhz:inst1|count[2]'
 32. Fast Model Minimum Pulse Width: 'clock_50mhz'
 33. Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top_de1                                                            ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock_50mhz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }            ;
; gen6mhz:inst1|count[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen6mhz:inst1|count[2] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 287.52 MHz ; 287.52 MHz      ; gen6mhz:inst1|count[2] ;                                                               ;
; 827.81 MHz ; 380.08 MHz      ; clock_50mhz            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -2.478 ; -75.017       ;
; clock_50mhz            ; -0.208 ; -0.208        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -2.703 ; -2.703        ;
; gen6mhz:inst1|count[2] ; 0.445  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.631 ; -5.297        ;
; gen6mhz:inst1|count[2] ; -0.611 ; -48.880       ;
+------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                                ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.478 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.517      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.461 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.500      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.347      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.303 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.342      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.289 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.327      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.260 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.298      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.162 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.201      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.126 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.165      ;
; -2.107 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_sync               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 3.146      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.093 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.131      ;
; -2.081 ; helicopter:inst2|pos:lbl1|position_old[0] ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.119      ;
; -2.079 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.117      ;
; -2.079 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.117      ;
; -2.079 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.117      ;
; -2.079 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.117      ;
; -2.079 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.117      ;
; -2.079 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.117      ;
; -2.079 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.117      ;
; -2.079 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 3.117      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.208 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 1.246      ;
; 0.127  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.911      ;
; 0.128  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.910      ;
; 0.307  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 2.955  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 2.871      ; 0.731      ;
; 3.455  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 2.871      ; 0.731      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.703 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 2.871      ; 0.731      ;
; -2.203 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 2.871      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.624  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.910      ;
; 0.625  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.911      ;
; 0.960  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 1.246      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; divider:inst3|v_count[1]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; helicopter:inst2|pos:lbl1|position_old[4] ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.906      ;
; 0.623 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.909      ;
; 0.962 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.248      ;
; 0.964 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.250      ;
; 0.973 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.259      ;
; 0.981 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.988 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.274      ;
; 0.993 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.279      ;
; 0.995 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.281      ;
; 0.995 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.adds      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.281      ;
; 0.999 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.285      ;
; 1.001 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.287      ;
; 1.001 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|row[7]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.287      ;
; 1.004 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.290      ;
; 1.031 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.317      ;
; 1.032 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.318      ;
; 1.032 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.318      ;
; 1.034 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.320      ;
; 1.039 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.325      ;
; 1.040 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.326      ;
; 1.042 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.328      ;
; 1.043 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.329      ;
; 1.152 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|column[6]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.439      ;
; 1.175 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|column[7]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.462      ;
; 1.180 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.466      ;
; 1.184 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.470      ;
; 1.188 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 1.479      ;
; 1.191 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|row[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.477      ;
; 1.193 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|row[5]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.479      ;
; 1.201 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.487      ;
; 1.204 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|row[8]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.490      ;
; 1.232 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|row[6]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.518      ;
; 1.237 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.523      ;
; 1.252 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.538      ;
; 1.280 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|column[4]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.567      ;
; 1.299 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|column[5]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.586      ;
; 1.304 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.591      ;
; 1.397 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.683      ;
; 1.405 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.691      ;
; 1.413 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.699      ;
; 1.420 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.706      ;
; 1.420 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.706      ;
; 1.423 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.709      ;
; 1.427 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.713      ;
; 1.431 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.717      ;
; 1.433 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.719      ;
; 1.445 ; helicopter:inst2|pos:lbl1|position_old[0] ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.731      ;
; 1.464 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.750      ;
; 1.464 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.750      ;
; 1.465 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.751      ;
; 1.465 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.751      ;
; 1.473 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.759      ;
; 1.475 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.761      ;
; 1.476 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.762      ;
; 1.485 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.771      ;
; 1.491 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.777      ;
; 1.493 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.779      ;
; 1.500 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.786      ;
; 1.507 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.793      ;
; 1.511 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.797      ;
; 1.520 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.806      ;
; 1.526 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.812      ;
; 1.544 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.830      ;
; 1.545 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.831      ;
; 1.545 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.831      ;
; 1.552 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.838      ;
; 1.552 ; helicopter:inst2|pos:lbl1|position_old[3] ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.838      ;
; 1.553 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.839      ;
; 1.555 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.841      ;
; 1.565 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.851      ;
; 1.573 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.859      ;
; 1.576 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.adds      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 1.867      ;
; 1.580 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.866      ;
; 1.587 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.873      ;
; 1.591 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.877      ;
; 1.606 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.892      ;
; 1.624 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.910      ;
; 1.625 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.911      ;
; 1.633 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.919      ;
; 1.633 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.919      ;
; 1.638 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.924      ;
; 1.645 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.931      ;
; 1.653 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.939      ;
; 1.667 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.953      ;
; 1.668 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.954      ;
; 1.685 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.971      ;
; 1.686 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.972      ;
; 1.686 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.972      ;
; 1.704 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.990      ;
; 1.705 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.991      ;
; 1.711 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|shz                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.997      ;
; 1.713 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.999      ;
; 1.713 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.999      ;
; 1.715 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 2.001      ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.adds|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.adds|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.holds|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.holds|clk                ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; GND       ; gen6mhz:inst1|count[2] ; 6.858 ; 6.858 ; Rise       ; gen6mhz:inst1|count[2] ;
; VCC       ; gen6mhz:inst1|count[2] ; 4.702 ; 4.702 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; GND       ; gen6mhz:inst1|count[2] ; -4.284 ; -4.284 ; Rise       ; gen6mhz:inst1|count[2] ;
; VCC       ; gen6mhz:inst1|count[2] ; -4.168 ; -4.168 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 12.000 ; 12.000 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 11.694 ; 11.694 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 11.974 ; 11.974 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 12.000 ; 12.000 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 11.960 ; 11.960 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 7.584  ; 7.584  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 7.510  ; 7.510  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 8.552 ; 8.552 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 8.552 ; 8.552 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 8.832 ; 8.832 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 8.858 ; 8.858 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 8.818 ; 8.818 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 7.584 ; 7.584 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 7.510 ; 7.510 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; GND        ; vga_g[0]    ; 10.671 ;    ;    ; 10.671 ;
; GND        ; vga_g[1]    ; 9.309  ;    ;    ; 9.309  ;
; GND        ; vga_g[2]    ; 10.060 ;    ;    ; 10.060 ;
; GND        ; vga_g[3]    ; 10.671 ;    ;    ; 10.671 ;
; GND        ; vga_r[0]    ; 10.651 ;    ;    ; 10.651 ;
; GND        ; vga_r[1]    ; 10.333 ;    ;    ; 10.333 ;
; GND        ; vga_r[2]    ; 10.364 ;    ;    ; 10.364 ;
; GND        ; vga_r[3]    ; 10.334 ;    ;    ; 10.334 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; GND        ; vga_g[0]    ; 10.671 ;    ;    ; 10.671 ;
; GND        ; vga_g[1]    ; 9.309  ;    ;    ; 9.309  ;
; GND        ; vga_g[2]    ; 10.060 ;    ;    ; 10.060 ;
; GND        ; vga_g[3]    ; 10.671 ;    ;    ; 10.671 ;
; GND        ; vga_r[0]    ; 10.651 ;    ;    ; 10.651 ;
; GND        ; vga_r[1]    ; 10.333 ;    ;    ; 10.333 ;
; GND        ; vga_r[2]    ; 10.364 ;    ;    ; 10.364 ;
; GND        ; vga_r[3]    ; 10.334 ;    ;    ; 10.334 ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -0.419 ; -8.319        ;
; clock_50mhz            ; 0.526  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.730 ; -1.730        ;
; gen6mhz:inst1|count[2] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.380 ; -4.380        ;
; gen6mhz:inst1|count[2] ; -0.500 ; -40.000       ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.419 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.451      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; vga_controller:inst4|h_count[1] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.431      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; vga_controller:inst4|h_count[2] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.374      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; vga_controller:inst4|v_count[3] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.342      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; vga_controller:inst4|v_count[2] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.335      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; vga_controller:inst4|h_count[4] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.328      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; vga_controller:inst4|v_count[1] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.327      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; vga_controller:inst4|v_count[5] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.310      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.276 ; vga_controller:inst4|h_count[0] ; vga_controller:inst4|v_count[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.308      ;
; -0.258 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; vga_controller:inst4|h_count[5] ; vga_controller:inst4|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.290      ;
; -0.255 ; vga_controller:inst4|v_count[4] ; vga_controller:inst4|v_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.287      ;
; -0.255 ; vga_controller:inst4|v_count[4] ; vga_controller:inst4|v_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 1.287      ;
+--------+---------------------------------+---------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.526 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.506      ;
; 0.635 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 2.110 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 1.804      ; 0.367      ;
; 2.610 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 1.804      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.730 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 1.804      ; 0.367      ;
; -1.230 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 1.804      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.397      ;
; 0.354  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.506      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; divider:inst3|v_count[1]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; helicopter:inst2|pos:lbl1|position_old[4] ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[0]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; vga_controller:inst4|shz                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.395      ;
; 0.356 ; divider:inst3|v_count[0]                  ; divider:inst3|v_count[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|state.adds      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.539      ;
; 0.399 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|row[7]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.551      ;
; 0.436 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|column[6]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.588      ;
; 0.440 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|row[5]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.592      ;
; 0.447 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|row[8]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.599      ;
; 0.447 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.holds     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.604      ;
; 0.448 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|column[7]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|row[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.603      ;
; 0.451 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.603      ;
; 0.457 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.609      ;
; 0.459 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.611      ;
; 0.461 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|row[6]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.613      ;
; 0.467 ; vga_controller:inst4|v_count[9]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.619      ;
; 0.491 ; vga_controller:inst4|h_count[7]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.643      ;
; 0.498 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|column[4]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.659      ;
; 0.510 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|column[5]            ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.667      ;
; 0.521 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.675      ;
; 0.525 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; helicopter:inst2|pos:lbl1|position_old[0] ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; vga_controller:inst4|h_count[6]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.679      ;
; 0.533 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.537 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; helicopter:inst2|pos:lbl1|state.adds      ; helicopter:inst2|pos:lbl1|position_old[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.703      ;
; 0.555 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; vga_controller:inst4|v_count[2]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.710      ;
; 0.560 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.712      ;
; 0.562 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.715      ;
; 0.568 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.572 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.724      ;
; 0.577 ; vga_controller:inst4|v_count[1]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; vga_controller:inst4|v_count[6]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; divider:inst3|v_count[1]                  ; helicopter:inst2|pos:lbl1|state.adds      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.741      ;
; 0.587 ; helicopter:inst2|pos:lbl1|position_old[1] ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.739      ;
; 0.592 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.745      ;
; 0.595 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[8]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.747      ;
; 0.597 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.749      ;
; 0.598 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.750      ;
; 0.603 ; vga_controller:inst4|h_count[0]           ; vga_controller:inst4|h_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; vga_controller:inst4|v_count[7]           ; vga_controller:inst4|disp_ena             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.756      ;
; 0.607 ; vga_controller:inst4|h_count[1]           ; vga_controller:inst4|h_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.759      ;
; 0.613 ; vga_controller:inst4|h_count[5]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.765      ;
; 0.616 ; vga_controller:inst4|v_count[3]           ; vga_controller:inst4|v_count[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; vga_controller:inst4|h_count[2]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; helicopter:inst2|pos:lbl1|position_old[3] ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.770      ;
; 0.625 ; vga_controller:inst4|v_count[8]           ; vga_controller:inst4|shz                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; helicopter:inst2|pos:lbl1|state.holds     ; helicopter:inst2|pos:lbl1|position_old[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.778      ;
; 0.627 ; vga_controller:inst4|h_count[3]           ; vga_controller:inst4|h_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.779      ;
; 0.628 ; vga_controller:inst4|v_count[0]           ; vga_controller:inst4|v_count[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.780      ;
; 0.628 ; helicopter:inst2|pos:lbl1|position_old[2] ; helicopter:inst2|pos:lbl1|position_old[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; vga_controller:inst4|v_count[5]           ; vga_controller:inst4|v_count[9]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.782      ;
; 0.632 ; vga_controller:inst4|h_count[4]           ; vga_controller:inst4|h_count[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; vga_controller:inst4|v_count[4]           ; vga_controller:inst4|v_count[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.785      ;
+-------+-------------------------------------------+-------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; divider:inst3|v_count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|position_old[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.adds      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; helicopter:inst2|pos:lbl1|state.holds     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|column[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|disp_ena             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|h_sync               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|row[8]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|shz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; vga_controller:inst4|v_sync               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst1|count[2]~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|position_old[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.adds|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.adds|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.holds|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; inst2|lbl1|state.holds|clk                ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; GND       ; gen6mhz:inst1|count[2] ; 2.947 ; 2.947 ; Rise       ; gen6mhz:inst1|count[2] ;
; VCC       ; gen6mhz:inst1|count[2] ; 2.157 ; 2.157 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; GND       ; gen6mhz:inst1|count[2] ; -1.991 ; -1.991 ; Rise       ; gen6mhz:inst1|count[2] ;
; VCC       ; gen6mhz:inst1|count[2] ; -1.918 ; -1.918 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 5.532 ; 5.532 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 5.405 ; 5.405 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 5.509 ; 5.509 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 5.532 ; 5.532 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 5.492 ; 5.492 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 3.954 ; 3.954 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 3.901 ; 3.901 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 4.281 ; 4.281 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 4.281 ; 4.281 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 4.385 ; 4.385 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 4.408 ; 4.408 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 4.368 ; 4.368 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 3.954 ; 3.954 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 3.901 ; 3.901 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 5.476 ;    ;    ; 5.476 ;
; GND        ; vga_g[1]    ; 4.909 ;    ;    ; 4.909 ;
; GND        ; vga_g[2]    ; 5.240 ;    ;    ; 5.240 ;
; GND        ; vga_g[3]    ; 5.476 ;    ;    ; 5.476 ;
; GND        ; vga_r[0]    ; 5.456 ;    ;    ; 5.456 ;
; GND        ; vga_r[1]    ; 5.331 ;    ;    ; 5.331 ;
; GND        ; vga_r[2]    ; 5.360 ;    ;    ; 5.360 ;
; GND        ; vga_r[3]    ; 5.330 ;    ;    ; 5.330 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 5.476 ;    ;    ; 5.476 ;
; GND        ; vga_g[1]    ; 4.909 ;    ;    ; 4.909 ;
; GND        ; vga_g[2]    ; 5.240 ;    ;    ; 5.240 ;
; GND        ; vga_g[3]    ; 5.476 ;    ;    ; 5.476 ;
; GND        ; vga_r[0]    ; 5.456 ;    ;    ; 5.456 ;
; GND        ; vga_r[1]    ; 5.331 ;    ;    ; 5.331 ;
; GND        ; vga_r[2]    ; 5.360 ;    ;    ; 5.360 ;
; GND        ; vga_r[3]    ; 5.330 ;    ;    ; 5.330 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -2.478  ; -2.703 ; N/A      ; N/A     ; -1.631              ;
;  clock_50mhz            ; -0.208  ; -2.703 ; N/A      ; N/A     ; -1.631              ;
;  gen6mhz:inst1|count[2] ; -2.478  ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -75.225 ; -2.703 ; 0.0      ; 0.0     ; -54.177             ;
;  clock_50mhz            ; -0.208  ; -2.703 ; N/A      ; N/A     ; -5.297              ;
;  gen6mhz:inst1|count[2] ; -75.017 ; 0.000  ; N/A      ; N/A     ; -48.880             ;
+-------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; GND       ; gen6mhz:inst1|count[2] ; 6.858 ; 6.858 ; Rise       ; gen6mhz:inst1|count[2] ;
; VCC       ; gen6mhz:inst1|count[2] ; 4.702 ; 4.702 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; GND       ; gen6mhz:inst1|count[2] ; -1.991 ; -1.991 ; Rise       ; gen6mhz:inst1|count[2] ;
; VCC       ; gen6mhz:inst1|count[2] ; -1.918 ; -1.918 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 12.000 ; 12.000 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 11.694 ; 11.694 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 11.974 ; 11.974 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 12.000 ; 12.000 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 11.960 ; 11.960 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 7.584  ; 7.584  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 7.510  ; 7.510  ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; vga_b[*]  ; gen6mhz:inst1|count[2] ; 4.281 ; 4.281 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0] ; gen6mhz:inst1|count[2] ; 4.281 ; 4.281 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1] ; gen6mhz:inst1|count[2] ; 4.385 ; 4.385 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2] ; gen6mhz:inst1|count[2] ; 4.408 ; 4.408 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3] ; gen6mhz:inst1|count[2] ; 4.368 ; 4.368 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync ; gen6mhz:inst1|count[2] ; 3.954 ; 3.954 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync ; gen6mhz:inst1|count[2] ; 3.901 ; 3.901 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; GND        ; vga_g[0]    ; 10.671 ;    ;    ; 10.671 ;
; GND        ; vga_g[1]    ; 9.309  ;    ;    ; 9.309  ;
; GND        ; vga_g[2]    ; 10.060 ;    ;    ; 10.060 ;
; GND        ; vga_g[3]    ; 10.671 ;    ;    ; 10.671 ;
; GND        ; vga_r[0]    ; 10.651 ;    ;    ; 10.651 ;
; GND        ; vga_r[1]    ; 10.333 ;    ;    ; 10.333 ;
; GND        ; vga_r[2]    ; 10.364 ;    ;    ; 10.364 ;
; GND        ; vga_r[3]    ; 10.334 ;    ;    ; 10.334 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GND        ; vga_g[0]    ; 5.476 ;    ;    ; 5.476 ;
; GND        ; vga_g[1]    ; 4.909 ;    ;    ; 4.909 ;
; GND        ; vga_g[2]    ; 5.240 ;    ;    ; 5.240 ;
; GND        ; vga_g[3]    ; 5.476 ;    ;    ; 5.476 ;
; GND        ; vga_r[0]    ; 5.456 ;    ;    ; 5.456 ;
; GND        ; vga_r[1]    ; 5.331 ;    ;    ; 5.331 ;
; GND        ; vga_r[2]    ; 5.360 ;    ;    ; 5.360 ;
; GND        ; vga_r[3]    ; 5.330 ;    ;    ; 5.330 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 479      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 479      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 70    ; 70   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Dec  8 10:39:28 2017
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen6mhz:inst1|count[2] gen6mhz:inst1|count[2]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.478
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.478       -75.017 gen6mhz:inst1|count[2] 
    Info (332119):    -0.208        -0.208 clock_50mhz 
Info (332146): Worst-case hold slack is -2.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.703        -2.703 clock_50mhz 
    Info (332119):     0.445         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -5.297 clock_50mhz 
    Info (332119):    -0.611       -48.880 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.419        -8.319 gen6mhz:inst1|count[2] 
    Info (332119):     0.526         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.730        -1.730 clock_50mhz 
    Info (332119):     0.215         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clock_50mhz 
    Info (332119):    -0.500       -40.000 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 318 megabytes
    Info: Processing ended: Fri Dec  8 10:39:31 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


