-5
f s
n 37
16 0
2

16 0
1

16 0
1

16 0
2

16 0
2

16 0
1

16 0
1

16 0
1

16 0
1

16 0
1

16 0
2

16 0
1

16 0
1

16 0
1

1 0

1 0

1 0

1 0

1 0

16 0
0

16 0
0

16 0
0

16 0
1

16 0
0

16 0
1

16 0
1

16 0
2

16 0
1

16 0
2

16 0
2

16 0
1

16 0
2

16 0
2

16 0
2

16 0
2

16 0
1

16 0
2

s 13
23 Gnd
20 s1
21 s0
28 cin
30 b0
31 a0
29 b1
37 a1
22 cout
1 f0
4 f1
6 f2
24 test
w 89
3336 3315 3337 3315 31 U
3337 3313 3344 3313 31 U
3336 3316 3344 3316 37 U
3336 3317 3342 3317 30 U
3342 3320 3344 3320 30 U
3336 3318 3341 3318 29 U
3341 3323 3344 3323 29 U
3336 3319 3340 3319 28 U
3340 3327 3344 3327 28 U
3336 3320 3339 3320 1 U
3339 3332 3344 3332 1 U
3336 3321 3338 3321 4 U
3338 3335 3344 3335 4 U
3336 3322 3337 3322 6 U
3337 3338 3344 3338 6 U
3318 3313 3322 3313 36 U
3322 3315 3330 3315 36 U
3318 3316 3330 3316 35 U
3321 3317 3330 3317 27 U
3318 3320 3321 3320 27 U
3318 3323 3322 3323 34 U
3323 3319 3330 3319 26 U
3318 3327 3323 3327 26 U
3318 3332 3324 3332 33 U
3324 3320 3330 3320 33 U
3318 3335 3325 3335 32 U
3325 3321 3330 3321 32 U
3326 3322 3330 3322 25 U
3318 3338 3326 3338 25 U
3322 3318 3330 3318 34 U
3329 3310 3334 3310 23 U
3319 3398 3322 3398 1 U
3327 3398 3331 3398 2 U
3331 3394 3349 3394 2 U
3331 3410 3350 3410 2 U
3331 3426 3350 3426 2 U
3331 3442 3350 3442 2 U
3319 3394 3328 3394 1 U
3328 3402 3349 3402 1 U
3328 3418 3349 3418 1 U
3328 3434 3349 3434 1 U
3328 3450 3349 3450 1 U
3319 3413 3322 3413 4 U
3327 3413 3334 3413 3 U
3334 3396 3350 3396 3 U
3334 3404 3349 3404 3 U
3334 3428 3349 3428 3 U
3334 3436 3350 3436 3 U
3319 3409 3337 3409 4 U
3337 3412 3350 3412 4 U
3337 3420 3349 3420 4 U
3337 3444 3350 3444 4 U
3337 3452 3350 3452 4 U
3319 3429 3322 3429 6 U
3327 3429 3340 3429 5 U
3340 3398 3350 3398 5 U
3340 3406 3350 3406 5 U
3340 3414 3350 3414 5 U
3340 3422 3350 3422 5 U
3319 3425 3342 3425 6 U
3342 3430 3350 3430 6 U
3342 3438 3349 3438 6 U
3342 3446 3350 3446 6 U
3342 3454 3349 3454 6 U
3337 3313 3337 3315 31 U
3342 3317 3342 3320 30 U
3341 3318 3341 3323 29 U
3340 3319 3340 3327 28 U
3339 3320 3339 3332 1 U
3338 3321 3338 3335 4 U
3337 3322 3337 3338 6 U
3322 3313 3322 3315 36 U
3321 3317 3321 3320 27 U
3322 3318 3322 3323 34 U
3323 3319 3323 3327 26 U
3324 3320 3324 3332 33 U
3325 3321 3325 3335 32 U
3326 3322 3326 3338 25 U
3333 3323 3333 3326 24 U
3334 3310 3334 3314 23 U
3319 3394 3319 3398 1 U
3319 3409 3319 3413 4 U
3319 3425 3319 3429 6 U
3342 3389 3342 3454 6 U
3340 3389 3340 3429 5 U
3337 3389 3337 3452 4 U
3334 3389 3334 3436 3 U
3331 3389 3331 3442 2 U
3328 3389 3328 3450 1 U
p 24
3342 3446 63 84
3342 3438 62 84
3342 3430 61 84
3342 3425 60 84
3340 3422 59 85
3340 3414 58 85
3340 3406 57 85
3340 3398 56 85
3337 3444 52 86
3337 3420 51 86
3337 3412 50 86
3337 3409 49 86
3334 3428 47 87
3334 3404 46 87
3334 3396 45 87
3334 3413 44 87
3331 3426 36 88
3331 3410 35 88
3331 3394 34 88
3331 3398 33 88
3328 3434 41 89
3328 3418 40 89
3328 3402 39 89
3328 3394 38 89
l 28
3366 3316 19 001 AND a with b
3366 3314 19 000 XOR a with b
3366 3322 45 100 SUB subtract b from a (ignore cin)
3366 3326 45 110 RSB subtract a from b (ignore cin)
3366 3318 21 010 ADD add a to b
3366 3320 40 011 ADC add a to b and include cin
3366 3324 39 101 SBC subtract (b + cin) from a
3366 3328 39 111 RSC subtract (a + cin) from b
3303 3304 99 Do not change anything or draw anything else inside this box or you will lose marks
3312 3312 2 a0
3312 3315 2 a1
3312 3319 2 b0
3312 3322 2 b1
3311 3326 3 cin
3312 3331 2 f0
3312 3334 2 f1
3312 3337 2 f2
3303 3306 57 Do not use the "test" connection in your circuit
3405 3342 8 alu2023
3299 3500 2 f2
3297 3506 3 ~f2
3297 3512 2 f1
3297 3518 3 ~f1
3297 3522 2 f0
3297 3526 3 ~f0
3327 3387 7 f0 ~f0
3333 3387 7 ~f1 f1
3339 3387 7 ~f2 f2
b 1
3301 3303 3414 3345
g 44
FROM
3314 3425 0 1 0 12 0
6

INV
3324 3429 0 6 0 0 0
6 5

FROM
3314 3409 0 1 0 11 0
4

INV
3324 3413 0 6 0 0 0
4 3

FROM
3314 3394 0 1 0 10 0
1

INV
3324 3398 0 6 0 0 0
1 2

AND3
3352 3452 6 7 0 0 0
6 4 1 7

AND3
3352 3444 6 7 0 0 0
6 4 2 8

AND3
3352 3436 6 7 0 0 0
6 3 1 9

AND3
3352 3428 6 7 0 0 0
6 3 2 10

AND3
3352 3420 6 7 0 0 0
5 4 1 11

AND3
3352 3412 6 7 0 0 0
5 4 2 12

AND3
3352 3404 6 7 0 0 0
5 3 1 13

AND3
3352 3396 6 7 0 0 0
5 3 2 14

FROM
3331 3370 0 1 0 0 0
15

FROM
3331 3367 0 1 0 0 0
16

FROM
3331 3358 0 1 0 0 0
17

FROM
3331 3364 0 1 0 0 0
18

FROM
3331 3361 0 1 0 0 0
19

FROM
3354 3328 0 35 0 2 0
20

LED
3360 3328 0 34 0 0 0
20 20 20 20 20 20 20 20

FROM
3354 3325 0 35 0 3 0
21

LED
3360 3325 0 34 0 0 0
21 21 21 21 21 21 21 21

FROM
3354 3318 0 33 0 9 0
22

LED
3360 3318 0 32 0 0 0
22 22 22 22 22 22 22 22

GND
3329 3310 0 8 0 1 0
23

TO
3328 3326 4 7 0 13 0
24

74245
3333 3318 0 5 0 0 0
31 37 30 29 28 1 4 6 36 35 27 34 26 33 32 25 24 23

SWITCH
3316 3338 0 3 0 0 0
25

SWITCH
3316 3335 0 3 3 0 0
32

SWITCH
3316 3332 0 18 3 0 0
33

SWITCH
3316 3327 0 17 0 0 0
26

SWITCH
3316 3323 0 4 3 0 0
34

SWITCH
3316 3320 0 15 3 0 0
27

SWITCH
3316 3316 0 14 3 0 0
35

SWITCH
3316 3313 0 28 0 0 0
36

TO
3349 3332 0 1 0 10 0
1

TO
3349 3338 0 25 0 12 0
6

TO
3349 3335 0 26 0 11 0
4

TO
3349 3327 0 29 0 4 0
28

TO
3349 3323 0 26 0 7 0
29

TO
3349 3320 0 27 0 5 0
30

TO
3349 3316 0 22 0 8 0
37

TO
3349 3313 0 23 0 6 0
31

h 1
62 0 output
.
