## 电源电压
系统中的最高电压来自电源，常称为 $V_{DD}$。在20世纪70-80年代， $V_{DD}$一般为5V，随着芯片使用的晶体管越来越小，所需要的$V_{DD}$逐步降低，以便于降低功耗和防止晶体管过载。
## 逻辑电平（logic level）
将连续的变量映射到离散的二进制变量。

驱动源产生LOW输出，其电压在0 - $V_{OL}$之间。 此时，如果接收端的电压处于0 - $V_{IL}$之间，就表示接收端认为它接受的为LOW输入。

驱动源产生HIGH输出，其电压在 $V_{OH}$ - V_{DD}$ 之间，此时，如果接收端的电压处于 $V_{IH} - V_{DD}$ 之间，就表示接收端认为它接受到了HIGH输入。

由于噪声或者部件错误，输入端的电压处于 $V_{IL}$ 和 $V_{IH}$。之间那么输入门的行为将不可预测，这部分区域称为forbidden zone.

<img width="676" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/9ee94db6-77ec-4a62-8142-358cdc3f3665">

理想的反相器应在输入电压达到门限时 $V_{DD} / 2$ 时，产生一个跳变。如图:
- 当输入电压 $V_{A} < V_{DD} /2$ 时，输出电压 $V(Y) = V_{DD}$。
- 当输入电压 $V(A > V_{DD} /2)$ 时， $V(Y) = 0$ 。

<img width="401" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/7e2a793d-42c1-4fc0-a94b-b5da55ac192b">


然而，真实的反相器在两个极端之间的变化更缓慢一些。而且可能并不会卡在 $V_{DD} /2$ 突变。这就产生了如何定义逻辑电平的问题。
一个合理选择逻辑电平的方法是选择在传输特征曲线斜率 $dV(Y) / dV(A)$ 为-1 的位置。这两个位置称为**unity gain point**。

<img width="379" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/4be416d0-98da-40c6-a69a-ccd9f0c6f5e7">

## 静态约束
数字逻辑门的设计要遵循静态约束(static discipline)。静态逻辑设计要求，对于给定的逻辑输入，都能产生有效的逻辑输出。

$V_{DD}$和逻辑电平可以任意选择，但是所有相互通信的逻辑门必须保持兼容的逻辑电平。这就产生了logic family 的概念。同一
系列的逻辑门都使用相同的电源电压和逻辑电平。

<img width="747" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/e4fccf50-9e6b-4aa9-bd9c-4d5a52b23cf3">

<img width="745" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/492fa8cf-a729-448d-a421-7a3eda7d0c7a">




