Partition Merge report for DE0_Nano
Mon Apr 11 14:18:51 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Mon Apr 11 14:18:51 2016       ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                      ; DE0_Nano                                    ;
; Top-level Entity Name              ; DE0_NANO                                    ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 9,081                                       ;
;     Total combinational functions  ; 6,356                                       ;
;     Dedicated logic registers      ; 5,975                                       ;
; Total registers                    ; 5975                                        ;
; Total pins                         ; 146                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 373,504                                     ;
; Embedded Multiplier 9-bit elements ; 4                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                               ;
+--------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------+---------+
; Name                                                         ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                  ; Details ;
+--------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------+---------+
; ClockTest:ClockTest_inst|inclk0                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[0]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[0]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[0]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[0]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[10]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[10]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[10]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[10]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[11]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[11]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[11]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[11]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[12]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[12]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[12]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[12]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[13]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[13]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[13]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[13]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[14]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[14]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[14]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[14]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[15]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[15]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[15]                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[15]                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[1]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[1]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[1]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[1]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[2]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[2]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[2]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[2]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[3]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[3]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[3]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[3]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[4]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[4]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[4]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[4]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[5]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[5]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[5]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[5]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[6]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[6]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[6]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[6]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[7]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[7]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[7]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[7]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[8]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[8]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[8]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[8]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[9]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[9]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|Buffer[9]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|Buffer[9]                            ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[0]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[0]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[0]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[10]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[10]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[10]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[10]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[11]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[11]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[11]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[11]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[12]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[12]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[12]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[12]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[13]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[13]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[13]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[13]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[14]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[14]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[14]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[14]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[15]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[15]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[15]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[15]                   ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[1]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[1]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[1]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[2]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[2]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[2]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[3]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[3]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[3]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[4]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[4]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[4]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[5]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[5]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[5]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[6]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[6]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[6]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[6]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[7]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[7]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[7]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[7]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[8]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[8]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[8]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[8]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[9]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[9]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|DebutReception[9]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|DebutReception[9]                    ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[0]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[0]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[0]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[0]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[10]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[10]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[10]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[10]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[11]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[11]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[11]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[11]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[12]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[12]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[12]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[12]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[13]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[13]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[13]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[13]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[14]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[14]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[14]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[14]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[15]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[15]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[15]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[15]                     ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[1]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[1]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[1]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[1]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[2]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[2]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[2]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[2]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[3]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[3]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[3]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[3]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[4]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[4]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[4]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[4]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[5]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[5]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[5]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[5]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[6]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[6]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[6]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[6]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[7]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[7]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[7]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[7]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[8]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[8]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[8]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[8]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[9]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[9]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|FinReception[9]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|FinReception[9]                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[0]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[0]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[0]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[0]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[10]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[10]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[10]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[10]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[11]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[11]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[11]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[11]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[12]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[12]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[12]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[12]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[13]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[13]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[13]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[13]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[14]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[14]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[14]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[14]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[15]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[15]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[15]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[15]                                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[1]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[1]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[1]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[1]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[2]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[2]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[2]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[2]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[3]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[3]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[3]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[3]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[4]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[4]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[4]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[4]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[5]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[5]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[5]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[5]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[6]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[6]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[6]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[6]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[7]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[7]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[7]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[7]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[8]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[8]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[8]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[8]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[9]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[9]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|NbrCodeur[9]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; counter:CompteurTourelle|count[9]                                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|Sign                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0[18]~_wirecell                                               ; N/A     ;
; GlitchHandler:GlitchSignLaser|Sign                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0[18]~_wirecell                                               ; N/A     ;
; GlitchHandler:GlitchSignLaser|Sync                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0[17]                                                         ; N/A     ;
; GlitchHandler:GlitchSignLaser|Sync                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_0[17]                                                         ; N/A     ;
; GlitchHandler:GlitchSignLaser|clk                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|clk                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[0]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[0]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[1]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[1]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[2]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[2]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[3]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[3]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[4]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[4]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[5]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|count[5]       ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|flag     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|flag~_wirecell ; N/A     ;
; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|flag     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|counter20Clk:Compteur|flag~_wirecell ; N/A     ;
; GlitchHandler:GlitchSignLaser|reset                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_2[10]                                                         ; N/A     ;
; GlitchHandler:GlitchSignLaser|reset                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GPIO_2[10]                                                         ; N/A     ;
; GlitchHandler:GlitchSignLaser|resetCount                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|resetCount                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|resetCount                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|resetCount                           ; N/A     ;
; GlitchHandler:GlitchSignLaser|somethingDetected              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|somethingDetected~0                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|somethingDetected              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|somethingDetected~0                  ; N/A     ;
; GlitchHandler:GlitchSignLaser|somethingDetectedValue2        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|somethingDetectedValue2              ; N/A     ;
; GlitchHandler:GlitchSignLaser|somethingDetectedValue2        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|somethingDetectedValue2              ; N/A     ;
; GlitchHandler:GlitchSignLaser|state.Glitch                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|state.Glitch                         ; N/A     ;
; GlitchHandler:GlitchSignLaser|state.Glitch                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|state.Glitch                         ; N/A     ;
; GlitchHandler:GlitchSignLaser|state.Reception                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|state.Reception                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|state.Reception                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|state.Reception                      ; N/A     ;
; GlitchHandler:GlitchSignLaser|state.Wait                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|state.Wait~_wirecell                 ; N/A     ;
; GlitchHandler:GlitchSignLaser|state.Wait                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GlitchHandler:GlitchSignLaser|state.Wait~_wirecell                 ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|gnd                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
; auto_signaltap_0|vcc                                         ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                ; N/A     ;
+--------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+--------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 7345   ; 199              ; 1558                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 5550   ; 183              ; 623                            ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 2506   ; 83               ; 290                            ; 0                              ;
;     -- 3 input functions                    ; 1807   ; 56               ; 192                            ; 0                              ;
;     -- <=2 input functions                  ; 1237   ; 44               ; 141                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 4697   ; 174              ; 538                            ; 0                              ;
;     -- arithmetic mode                      ; 853    ; 9                ; 85                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 4542   ; 110              ; 1323                           ; 0                              ;
;     -- Dedicated logic registers            ; 4542   ; 110              ; 1323                           ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 146    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 207616 ; 0                ; 165888                         ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0      ; 0                ; 0                              ; 1                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 3839   ; 164              ; 1904                           ; 2                              ;
;     -- Registered Input Connections         ; 3310   ; 120              ; 1517                           ; 0                              ;
;     -- Output Connections                   ; 1966   ; 398              ; 34                             ; 3511                           ;
;     -- Registered Output Connections        ; 53     ; 397              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 41135  ; 1358             ; 8032                           ; 3514                           ;
;     -- Registered Connections               ; 20288  ; 1018             ; 6017                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 320    ; 319              ; 1653                           ; 3513                           ;
;     -- sld_hub:auto_hub                     ; 319    ; 22               ; 221                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1653   ; 221              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3513   ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 69     ; 110              ; 311                            ; 2                              ;
;     -- Output Ports                         ; 153    ; 128              ; 177                            ; 4                              ;
;     -- Bidir Ports                          ; 64     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 168                            ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 67               ; 163                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 2                ; 13                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 45               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 19                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 83               ; 84                             ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 88               ; 98                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 76               ; 165                            ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                              ; Partition ; Type          ; Location ; Status                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ADC_CS_N                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CS_N                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CS_N~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; ADC_SADDR                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SADDR                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SADDR~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; ADC_SCLK                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCLK                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCLK~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; ADC_SDAT                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADC_SDAT                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_SDAT~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; CLOCK_50                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; EPCS_ASDO                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EPCS_ASDO                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EPCS_ASDO~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; EPCS_DATA0                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- EPCS_DATA0                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- EPCS_DATA0~input                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; EPCS_DCLK                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EPCS_DCLK                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EPCS_DCLK~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; EPCS_NCSO                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EPCS_NCSO                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EPCS_NCSO~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[0]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[0]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[0]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[10]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[10]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[10]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[11]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[11]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[11]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[12]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[12]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[12]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[13]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[13]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[13]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[14]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[14]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[14]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[15]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[15]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[15]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[16]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[16]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[16]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[17]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[17]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[17]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[18]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[18]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[18]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[19]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[19]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[19]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[1]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[1]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[1]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[20]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[20]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[20]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[21]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[21]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[21]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[22]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[22]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[22]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[23]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[23]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[23]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[24]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[24]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[24]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[25]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[25]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[25]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[26]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[26]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[26]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[27]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[27]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[27]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[28]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[28]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[28]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[29]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[29]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[29]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[2]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[2]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[2]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[30]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[30]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[30]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[31]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[31]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[31]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[32]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[32]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[32]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[33]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[33]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[33]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[3]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[3]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[3]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[4]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[4]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[4]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[5]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[5]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[5]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[6]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[6]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[6]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[7]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[7]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[7]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[8]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[8]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[8]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0[9]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[9]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[9]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0_IN[0]                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_0_IN[0]                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_IN[0]~input                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_0_IN[1]                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_0_IN[1]                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_IN[1]~input                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[0]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[0]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[0]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[10]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[10]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[10]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[11]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[11]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[11]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[12]                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[12]                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[12]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[1]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[1]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[1]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[2]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[2]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[2]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[3]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[3]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[3]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[4]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[4]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[4]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[5]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[5]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[5]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[6]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[6]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[6]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[7]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[7]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[7]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[8]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[8]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[8]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2[9]                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[9]                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[9]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2_IN[0]                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_2_IN[0]                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2_IN[0]~input                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2_IN[1]                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_2_IN[1]                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2_IN[1]~input                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; GPIO_2_IN[2]                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_2_IN[2]                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2_IN[2]~input                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; G_SENSOR_CS_N                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- G_SENSOR_CS_N                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_SENSOR_CS_N~output                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; G_SENSOR_INT                                                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- G_SENSOR_INT                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- G_SENSOR_INT~input                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; I2C_SCLK                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- I2C_SCLK                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- I2C_SCLK~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; I2C_SDAT                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- I2C_SDAT                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_SDAT~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LED[0]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[0]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[0]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LED[1]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[1]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[1]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LED[2]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[2]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[2]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LED[3]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[3]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[3]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LED[4]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[4]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[4]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LED[5]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[5]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[5]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LED[6]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[6]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[6]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LED[7]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[7]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[7]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_ADC_BUSY                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LT24_ADC_BUSY                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_BUSY~input                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_ADC_CS_N                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_ADC_CS_N                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_CS_N~output                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_ADC_DCLK                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_ADC_DCLK                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_DCLK~output                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_ADC_DIN                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_ADC_DIN                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_DIN~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_ADC_DOUT                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LT24_ADC_DOUT                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_DOUT~input                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_ADC_PENIRQ_N                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LT24_ADC_PENIRQ_N                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_PENIRQ_N~input                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_CS_N                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_CS_N                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_CS_N~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[0]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[0]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[0]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[10]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[10]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[10]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[11]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[11]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[11]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[12]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[12]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[12]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[13]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[13]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[13]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[14]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[14]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[14]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[15]                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[15]                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[15]~output                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[1]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[1]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[1]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[2]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[2]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[2]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[3]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[3]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[3]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[4]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[4]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[4]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[5]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[5]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[5]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[6]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[6]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[6]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[7]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[7]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[7]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[8]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[8]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[8]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_D[9]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[9]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[9]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_LCD_ON                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_LCD_ON                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_LCD_ON~output                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_RD_N                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_RD_N                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_RD_N~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_RESET_N                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_RESET_N                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_RESET_N~output                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_RS                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_RS                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_RS~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; LT24_WR_N                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_WR_N                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_WR_N~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_cpu_the_DE0_LT24_SOPC_CPU_nios2_oci_the_DE0_LT24_SOPC_CPU_jtag_debug_module_wrapper_DE0_LT24_SOPC_CPU_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_0_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_10_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_11_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_12_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_13_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_14_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_15_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_16_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_17_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_18_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_19_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_1_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_20_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_21_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_22_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_23_                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_2_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_3_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_4_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_5_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_6_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_7_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_8_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_receive_9_                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_send_0_                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_send_1_                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; jtag.bp.DE0_LT24_SOPC_inst_jtag_uart_DE0_LT24_SOPC_JTAG_UART_alt_jtag_atlantic_inst_ep_fabric_send_2_                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.ClockTest_inst_inclk0                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_0_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_10_                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_11_                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_12_                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_13_                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_14_                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_15_                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_1_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_2_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_3_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_4_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_5_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_6_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_7_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_8_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Buffer_9_                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Compteur_count_0_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Compteur_count_1_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Compteur_count_2_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Compteur_count_3_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Compteur_count_4_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Compteur_count_5_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Compteur_flag                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_0_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_10_                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_11_                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_12_                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_13_                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_14_                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_15_                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_1_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_2_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_3_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_4_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_5_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_6_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_7_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_8_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_DebutReception_9_                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_0_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_10_                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_11_                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_12_                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_13_                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_14_                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_15_                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_1_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_2_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_3_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_4_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_5_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_6_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_7_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_8_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_FinReception_9_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_0_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_10_                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_11_                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_12_                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_13_                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_14_                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_15_                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_1_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_2_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_3_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_4_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_5_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_6_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_7_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_8_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_NbrCodeur_9_                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_Sign                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_clk                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_resetCount                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_somethingDetected                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_somethingDetectedValue2                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_state.Glitch                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_state.Reception                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
; pre_syn.bp.GlitchSignLaser_state.Wait                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                   ;           ;               ;          ;                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                              ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                 ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 9,081                                                                                                                 ;
;                                             ;                                                                                                                       ;
; Total combinational functions               ; 6356                                                                                                                  ;
; Logic element usage by number of LUT inputs ;                                                                                                                       ;
;     -- 4 input functions                    ; 2879                                                                                                                  ;
;     -- 3 input functions                    ; 2055                                                                                                                  ;
;     -- <=2 input functions                  ; 1422                                                                                                                  ;
;                                             ;                                                                                                                       ;
; Logic elements by mode                      ;                                                                                                                       ;
;     -- normal mode                          ; 5409                                                                                                                  ;
;     -- arithmetic mode                      ; 947                                                                                                                   ;
;                                             ;                                                                                                                       ;
; Total registers                             ; 5975                                                                                                                  ;
;     -- Dedicated logic registers            ; 5975                                                                                                                  ;
;     -- I/O registers                        ; 0                                                                                                                     ;
;                                             ;                                                                                                                       ;
; I/O pins                                    ; 146                                                                                                                   ;
; Total memory bits                           ; 373504                                                                                                                ;
;                                             ;                                                                                                                       ;
; Embedded Multiplier 9-bit elements          ; 4                                                                                                                     ;
;                                             ;                                                                                                                       ;
; Total PLLs                                  ; 1                                                                                                                     ;
;     -- PLLs                                 ; 1                                                                                                                     ;
;                                             ;                                                                                                                       ;
; Maximum fan-out node                        ; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|wire_pll7_clk[0] ;
; Maximum fan-out                             ; 3432                                                                                                                  ;
; Total fan-out                               ; 47969                                                                                                                 ;
; Average fan-out                             ; 3.67                                                                                                                  ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------------+
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_bht_module:DE0_LT24_SOPC_CPU_bht|altsyncram:the_altsyncram|altsyncram_s1h1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512    ; DE0_LT24_SOPC_CPU_bht_ram.mif                 ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_data_module:DE0_LT24_SOPC_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None                                          ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_tag_module:DE0_LT24_SOPC_CPU_dc_tag|altsyncram:the_altsyncram|altsyncram_qmg1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; 64           ; 18           ; 64           ; 18           ; 1152   ; DE0_LT24_SOPC_CPU_dc_tag_ram.mif              ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_dc_victim_module:DE0_LT24_SOPC_CPU_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256    ; None                                          ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_data_module:DE0_LT24_SOPC_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; None                                          ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_ic_tag_module:DE0_LT24_SOPC_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_5eh1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; 128          ; 23           ; 128          ; 23           ; 2944   ; DE0_LT24_SOPC_CPU_ic_tag_ram.mif              ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_nios2_oci:the_DE0_LT24_SOPC_CPU_nios2_oci|DE0_LT24_SOPC_CPU_nios2_ocimem:the_DE0_LT24_SOPC_CPU_nios2_ocimem|DE0_LT24_SOPC_CPU_ociram_sp_ram_module:DE0_LT24_SOPC_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_6q81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; DE0_LT24_SOPC_CPU_ociram_default_contents.mif ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_a_module:DE0_LT24_SOPC_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_sfg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; DE0_LT24_SOPC_CPU_rf_ram_a.mif                ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_CPU:cpu|DE0_LT24_SOPC_CPU_register_bank_b_module:DE0_LT24_SOPC_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_tfg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; DE0_LT24_SOPC_CPU_rf_ram_b.mif                ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_r:the_DE0_LT24_SOPC_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                          ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_JTAG_UART:jtag_uart|DE0_LT24_SOPC_JTAG_UART_scfifo_w:the_DE0_LT24_SOPC_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                          ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_background_mem:background_mem|altsyncram:the_altsyncram|altsyncram_0e22:auto_generated|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; True Dual Port   ; 4800         ; 16           ; 4800         ; 16           ; 76800  ; ./myBackground.hex                            ;
; DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_pic_mem:pic_mem|altsyncram:the_altsyncram|altsyncram_l022:auto_generated|ALTSYNCRAM                                                                                                                                                                                              ; AUTO ; True Dual Port   ; 4096         ; 16           ; 4096         ; 16           ; 65536  ; ./myCharac.hex                                ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_9124:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; 2048         ; 81           ; 2048         ; 81           ; 165888 ; None                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 1           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Mon Apr 11 14:18:46 2016
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE0_NANO -c DE0_Nano --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 195 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (15899): PLL "DE0_LT24_SOPC:DE0_LT24_SOPC_inst|DE0_LT24_SOPC_ALT_PLL:alt_pll|DE0_LT24_SOPC_ALT_PLL_altpll_ggu2:sd1|pll7" has parameters clk3_multiply_by and clk3_divide_by specified but port CLK[3] is not connected
Warning (21074): Design contains 8 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "EPCS_DATA0"
    Warning (15610): No output dependent on input pin "G_SENSOR_INT"
    Warning (15610): No output dependent on input pin "ADC_SDAT"
    Warning (15610): No output dependent on input pin "GPIO_2_IN[0]"
    Warning (15610): No output dependent on input pin "GPIO_2_IN[1]"
    Warning (15610): No output dependent on input pin "GPIO_2_IN[2]"
    Warning (15610): No output dependent on input pin "GPIO_0_IN[0]"
    Warning (15610): No output dependent on input pin "GPIO_0_IN[1]"
Info (21057): Implemented 10178 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 65 output pins
    Info (21060): Implemented 64 bidirectional pins
    Info (21061): Implemented 9658 logic cells
    Info (21064): Implemented 364 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 4 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 676 megabytes
    Info: Processing ended: Mon Apr 11 14:18:52 2016
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


