

================================================================
== Vitis HLS Report for 'pooling_layer2'
================================================================
* Date:           Thu Aug 12 11:53:59 2021

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:45 MST 2020)
* Project:        pooling_layer2
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu7ev-ffvc1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  6.961 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+------+------+---------+
    |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max    |  min |  max |   Type  |
    +---------+---------+-----------+-----------+------+------+---------+
    |     2052|     2052|  20.520 us|  20.520 us|  2053|  2053|     none|
    +---------+---------+-----------+-----------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------------------------------------------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                                                                               |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |                                   Loop Name                                   |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------------------------------------------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- pool_layer1_label0_pool_layer1_label2_pool_layer1_label3_pool_layer1_label4  |     2050|     2050|         4|          1|          1|  2048|       yes|
        +-------------------------------------------------------------------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|     457|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|     -|       0|     673|    -|
|Memory           |        0|     -|    8192|     128|    -|
|Multiplexer      |        -|     -|       -|     128|    -|
|Register         |        -|     -|     240|      32|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        0|     0|    8432|    1418|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |      624|  1728|  460800|  230400|   96|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        0|     0|       1|      ~0|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +--------------------------------+-----------------------------+---------+----+---+-----+-----+
    |            Instance            |            Module           | BRAM_18K| DSP| FF| LUT | URAM|
    +--------------------------------+-----------------------------+---------+----+---+-----+-----+
    |fcmp_32ns_32ns_1_2_no_dsp_1_U1  |fcmp_32ns_32ns_1_2_no_dsp_1  |        0|   0|  0|    0|    0|
    |mux_1287_32_1_1_U2              |mux_1287_32_1_1              |        0|   0|  0|  673|    0|
    +--------------------------------+-----------------------------+---------+----+---+-----+-----+
    |Total                           |                             |        0|   0|  0|  673|    0|
    +--------------------------------+-----------------------------+---------+----+---+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    +---------------------+-----------------+---------+----+----+-----+------+-----+------+-------------+
    |        Memory       |      Module     | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +---------------------+-----------------+---------+----+----+-----+------+-----+------+-------------+
    |pool_buff_val_0_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_1_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_2_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_3_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_4_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_5_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_6_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_7_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_8_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_9_U    |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_10_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_11_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_12_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_13_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_14_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_15_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_16_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_17_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_18_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_19_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_20_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_21_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_22_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_23_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_24_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_25_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_26_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_27_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_28_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_29_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_30_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_31_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_32_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_33_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_34_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_35_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_36_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_37_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_38_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_39_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_40_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_41_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_42_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_43_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_44_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_45_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_46_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_47_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_48_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_49_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_50_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_51_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_52_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_53_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_54_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_55_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_56_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_57_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_58_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_59_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_60_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_61_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_62_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_63_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_64_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_65_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_66_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_67_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_68_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_69_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_70_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_71_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_72_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_73_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_74_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_75_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_76_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_77_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_78_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_79_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_80_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_81_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_82_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_83_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_84_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_85_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_86_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_87_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_88_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_89_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_90_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_91_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_92_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_93_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_94_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_95_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_96_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_97_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_98_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_99_U   |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_100_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_101_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_102_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_103_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_104_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_105_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_106_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_107_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_108_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_109_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_110_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_111_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_112_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_113_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_114_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_115_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_116_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_117_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_118_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_119_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_120_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_121_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_122_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_123_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_124_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_125_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_126_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    |pool_buff_val_127_U  |pool_buff_val_0  |        0|  64|   1|    0|     1|   32|     1|           32|
    +---------------------+-----------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                |                 |        0|8192| 128|    0|   128| 4096|   128|         4096|
    +---------------------+-----------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |add_ln22_fu_4181_p2                |         +|   0|  0|  19|          12|           1|
    |add_ln23_1_fu_4874_p2              |         +|   0|  0|  18|          11|           1|
    |add_ln24_1_fu_4860_p2              |         +|   0|  0|  17|          10|           1|
    |add_ln24_fu_4435_p2                |         +|   0|  0|  10|           3|           1|
    |add_ln25_1_fu_4846_p2              |         +|   0|  0|  15|           8|           1|
    |add_ln26_fu_4840_p2                |         +|   0|  0|  13|           6|           1|
    |l_2_fu_4331_p2                     |         +|   0|  0|   9|           2|           1|
    |m_2_fu_4507_p2                     |         +|   0|  0|   9|           2|           1|
    |and_ln16_1_fu_4283_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln16_2_fu_4301_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln16_3_fu_4313_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln16_4_fu_4325_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln16_5_fu_4493_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln16_fu_4271_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln23_1_fu_4421_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln23_fu_4415_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln33_1_fu_4947_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln33_fu_4941_p2                |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0                       |       and|   0|  0|   2|           1|           1|
    |ap_block_state2_pp0_stage0_iter0   |       and|   0|  0|   2|           1|           1|
    |ap_block_state4_io                 |       and|   0|  0|   2|           1|           1|
    |ap_block_state5_io                 |       and|   0|  0|   2|           1|           1|
    |ap_enable_state2_pp0_iter0_stage0  |       and|   0|  0|   2|           1|           1|
    |ap_enable_state3_pp0_iter1_stage0  |       and|   0|  0|   2|           1|           1|
    |ap_enable_state4_pp0_iter2_stage0  |       and|   0|  0|   2|           1|           1|
    |cmp27_not_i_fu_4223_p2             |      icmp|   0|  0|   8|           2|           1|
    |cmp27_not_i_mid1_fu_4363_p2        |      icmp|   0|  0|   8|           2|           1|
    |cmp28_not_i_fu_4239_p2             |      icmp|   0|  0|   8|           2|           1|
    |cmp28_not_i_mid1_fu_4533_p2        |      icmp|   0|  0|   8|           2|           1|
    |icmp_ln22_fu_4187_p2               |      icmp|   0|  0|  12|          12|          13|
    |icmp_ln23_fu_4251_p2               |      icmp|   0|  0|  11|          11|          10|
    |icmp_ln24_fu_4319_p2               |      icmp|   0|  0|  11|          10|           9|
    |icmp_ln25_fu_4307_p2               |      icmp|   0|  0|  11|           8|           7|
    |icmp_ln26_fu_4295_p2               |      icmp|   0|  0|  10|           6|           7|
    |icmp_ln33_1_fu_4925_p2             |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln33_2_fu_4207_p2             |      icmp|   0|  0|  11|           8|           2|
    |icmp_ln33_3_fu_4213_p2             |      icmp|   0|  0|  16|          23|           1|
    |icmp_ln33_fu_4919_p2               |      icmp|   0|  0|  11|           8|           2|
    |ap_block_pp0_stage0_00001          |        or|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_11001          |        or|   0|  0|   2|           1|           1|
    |brmerge22_i_fu_4245_p2             |        or|   0|  0|   2|           1|           1|
    |brmerge22_i_mid1_fu_4539_p2        |        or|   0|  0|   2|           1|           1|
    |empty_fu_4233_p2                   |        or|   0|  0|   2|           1|           1|
    |or_ln16_1_fu_4289_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln16_2_fu_4441_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln16_3_fu_4481_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln16_4_fu_4447_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln16_fu_4277_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln23_1_fu_4397_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln23_2_fu_4409_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln23_fu_4337_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln25_1_fu_4519_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln25_fu_4513_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln33_1_fu_4937_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln33_fu_4931_p2                 |        or|   0|  0|   2|           1|           1|
    |p_mid1_fu_4891_p2                  |        or|   0|  0|   2|           1|           1|
    |select_ln16_1_fu_4453_p3           |    select|   0|  0|   2|           1|           1|
    |select_ln16_2_fu_4465_p3           |    select|   0|  0|   2|           1|           2|
    |select_ln16_3_fu_4473_p3           |    select|   0|  0|   2|           1|           1|
    |select_ln16_fu_4257_p3             |    select|   0|  0|   2|           1|           1|
    |select_ln23_1_fu_4355_p3           |    select|   0|  0|   2|           1|           1|
    |select_ln23_2_fu_4369_p3           |    select|   0|  0|   2|           1|           1|
    |select_ln23_3_fu_4381_p3           |    select|   0|  0|   2|           1|           1|
    |select_ln23_4_fu_4389_p3           |    select|   0|  0|   2|           1|           1|
    |select_ln23_5_fu_4427_p3           |    select|   0|  0|   2|           1|           2|
    |select_ln23_6_fu_4880_p3           |    select|   0|  0|  10|           1|           1|
    |select_ln23_fu_4343_p3             |    select|   0|  0|   3|           1|           1|
    |select_ln24_1_fu_4866_p3           |    select|   0|  0|  10|           1|           1|
    |select_ln24_fu_4499_p3             |    select|   0|  0|   3|           1|           3|
    |select_ln25_1_fu_4896_p3           |    select|   0|  0|   2|           1|           1|
    |select_ln25_2_fu_4545_p3           |    select|   0|  0|   2|           1|           1|
    |select_ln25_3_fu_4553_p3           |    select|   0|  0|   2|           1|           2|
    |select_ln25_4_fu_4852_p3           |    select|   0|  0|   8|           1|           1|
    |select_ln25_fu_4525_p3             |    select|   0|  0|   6|           1|           1|
    |select_ln33_fu_4953_p3             |    select|   0|  0|  32|           1|          32|
    |storemerge_fu_4959_p3              |    select|   0|  0|  32|           1|          32|
    |ap_enable_pp0                      |       xor|   0|  0|   2|           1|           2|
    |xor_ln16_1_fu_4487_p2              |       xor|   0|  0|   2|           2|           1|
    |xor_ln16_fu_4265_p2                |       xor|   0|  0|   2|           1|           2|
    |xor_ln23_fu_4403_p2                |       xor|   0|  0|   2|           1|           2|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |Total                              |          |   0|  0| 457|         231|         193|
    +-----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------+----+-----------+-----+-----------+
    |            Name           | LUT| Input Size| Bits| Total Bits|
    +---------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                  |  20|          4|    1|          4|
    |ap_enable_reg_pp0_iter2    |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter3    |   9|          2|    1|          2|
    |in_V_TDATA_blk_n           |   9|          2|    1|          2|
    |indvar_flatten19_reg_4122  |   9|          2|   10|         20|
    |indvar_flatten49_reg_4100  |   9|          2|   11|         22|
    |indvar_flatten91_reg_4089  |   9|          2|   12|         24|
    |indvar_flatten_reg_4144    |   9|          2|    8|         16|
    |j_reg_4133                 |   9|          2|    3|          6|
    |k_reg_4166                 |   9|          2|    6|         12|
    |l_reg_4111                 |   9|          2|    2|          4|
    |m_reg_4155                 |   9|          2|    2|          4|
    |out_V_TDATA_blk_n          |   9|          2|    1|          2|
    +---------------------------+----+-----------+-----+-----------+
    |Total                      | 128|         28|   59|        120|
    +---------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+----+----+-----+-----------+
    |                 Name                 | FF | LUT| Bits| Const Bits|
    +--------------------------------------+----+----+-----+-----------+
    |and_ln16_5_reg_6418                   |   1|   0|    1|          0|
    |ap_CS_fsm                             |   3|   0|    3|          0|
    |ap_enable_reg_pp0_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3               |   1|   0|    1|          0|
    |icmp_ln22_reg_6384                    |   1|   0|    1|          0|
    |icmp_ln33_2_reg_6393                  |   1|   0|    1|          0|
    |icmp_ln33_2_reg_6393_pp0_iter1_reg    |   1|   0|    1|          0|
    |icmp_ln33_3_reg_6398                  |   1|   0|    1|          0|
    |icmp_ln33_3_reg_6398_pp0_iter1_reg    |   1|   0|    1|          0|
    |in_V_read_reg_6388                    |  32|   0|   32|          0|
    |indvar_flatten19_reg_4122             |  10|   0|   10|          0|
    |indvar_flatten49_reg_4100             |  11|   0|   11|          0|
    |indvar_flatten91_reg_4089             |  12|   0|   12|          0|
    |indvar_flatten_reg_4144               |   8|   0|    8|          0|
    |j_reg_4133                            |   3|   0|    3|          0|
    |k_reg_4166                            |   6|   0|    6|          0|
    |l_reg_4111                            |   2|   0|    2|          0|
    |m_2_reg_6428                          |   2|   0|    2|          0|
    |m_reg_4155                            |   2|   0|    2|          0|
    |p_t_reg_6449                          |   7|   0|    7|          0|
    |read_reg_6442                         |  32|   0|   32|          0|
    |select_ln16_3_reg_6413                |   1|   0|    1|          0|
    |select_ln23_1_reg_6403                |   1|   0|    1|          0|
    |select_ln25_2_reg_6433                |   1|   0|    1|          0|
    |select_ln25_2_reg_6433_pp0_iter2_reg  |   1|   0|    1|          0|
    |tmp_reg_6453                          |  32|   0|   32|          0|
    |icmp_ln22_reg_6384                    |  64|  32|    1|          0|
    +--------------------------------------+----+----+-----+-----------+
    |Total                                 | 240|  32|  177|          0|
    +--------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------+-----+-----+--------------+----------------+--------------+
|   RTL Ports  | Dir | Bits|   Protocol   |  Source Object |    C Type    |
+--------------+-----+-----+--------------+----------------+--------------+
|ap_clk        |   in|    1|  ap_ctrl_none|  pooling_layer2|  return value|
|ap_rst_n      |   in|    1|  ap_ctrl_none|  pooling_layer2|  return value|
|out_V_TDATA   |  out|   32|          axis|           out_V|       pointer|
|out_V_TVALID  |  out|    1|          axis|           out_V|       pointer|
|out_V_TREADY  |   in|    1|          axis|           out_V|       pointer|
|in_V_TDATA    |   in|   32|          axis|            in_V|       pointer|
|in_V_TVALID   |   in|    1|          axis|            in_V|       pointer|
|in_V_TREADY   |  out|    1|          axis|            in_V|       pointer|
+--------------+-----+-----+--------------+----------------+--------------+

