
State Machine - |FPGA_EXP3|seq_detector:u4|st
Name st.s9 st.s8 st.s7 st.s6 st.s5 st.s4 st.s3 st.s2 st.s1 st.s0 
st.s0 0 0 0 0 0 0 0 0 0 0 
st.s1 0 0 0 0 0 0 0 0 1 1 
st.s2 0 0 0 0 0 0 0 1 0 1 
st.s3 0 0 0 0 0 0 1 0 0 1 
st.s4 0 0 0 0 0 1 0 0 0 1 
st.s5 0 0 0 0 1 0 0 0 0 1 
st.s6 0 0 0 1 0 0 0 0 0 1 
st.s7 0 0 1 0 0 0 0 0 0 1 
st.s8 0 1 0 0 0 0 0 0 0 1 
st.s9 1 0 0 0 0 0 0 0 0 1 

State Machine - |FPGA_EXP3|seq_gen2:u2|st
Name st.S14 st.S13 st.S12 st.S11 st.S10 st.S9 st.S8 st.S7 st.S6 st.S5 st.S4 st.S3 st.S2 st.S1 st.S0 
st.S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 
st.S1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 
st.S2 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 
st.S3 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 
st.S4 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 
st.S5 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 
st.S6 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 
st.S7 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 
st.S8 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 
st.S9 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 
st.S10 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 
st.S11 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 
st.S12 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 
st.S13 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 
st.S14 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 

State Machine - |FPGA_EXP3|seq_gen1:u1|st
Name st.S14 st.S13 st.S12 st.S11 st.S10 st.S9 st.S8 st.S7 st.S6 st.S5 st.S4 st.S3 st.S2 st.S1 st.S0 
st.S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 
st.S1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 
st.S2 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 
st.S3 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 
st.S4 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 
st.S5 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 
st.S6 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 
st.S7 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 
st.S8 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 
st.S9 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 
st.S10 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 
st.S11 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 
st.S12 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 
st.S13 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 
st.S14 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 
