<크기><기본형식><숫자>
4'b1111 : 4비트의 2진수

_는 제일 앞에만 안 오면 됨
unknown: x
high impedance : z (? 로 표시하기도 함)

문자열은 한 줄로만 따옴표
"Hello Verilog World"

키워드: 미리 예약된 특별한 식별자
식별자: 설계시 객체들을 참조할 수 있게 하기 위해 객체에 주어진 이름
reg value;
input clk;
reg, input : 키워드
value, clk : 식별자

verilog는 4개의 논리값과 8개의 신호 강도를 지원
논리값 수준 : 0 1 x z
0 -> 논리적 0 거짓 상태
1 -> 논리적 1 참 상태
x -> 알 수 없는 논리 값
z -> 하이 임피던스, 플로팅 상태

신호 강도 : 디지털 회로에서 서로 다른 강도를 갖는 신호들 충돌 해결하는데 쓰임

'넷' 은 wire에 의해 정의됨, 기본값은 z(trireg 넷은 기본값이 x)
레지스터는 데이터 저장 가능

bus는 전선 묶음이라고 생각
wire [31:0] busA,busB,busC; -> A,B,C 각각 32개씩 wire 존재
여기서는 31이 최상위 비트
