## Aula 5

Código de Multiplexador 4x1 (1 bit) da Aula 4 com modificações. Circuito selecionador de operações lógicas. Descrição estrutural e comportamental.

Implementação de decodificador de código binário para Display de LED 7 segmentos. Implementado em VHDL.

Projetado no software Quartus II v.15 para dispositivo FPGA Intel Altera Cyclone V versão 5CSEMAF31C6.

## Class 5

Code of 4x1 (1 bit) multiplexer from Aula 4 with modifications. Logical operations selector circuit. Behavioral and structural description.

Implementation of 7-segment LED Display binary decoder. Implemented in VHDL.

Designed on software Quartus II v.15 for FPGA device Intel Altera Cyclone V version 5CSEMAF31C6
