<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üî¨ üë©üèæ‚Äçüè´ üßùüèΩ Auf Wiedersehen PCB; Hallo Siliziumverbindung üßëüèø üë±üèø üë®‚Äç‚öïÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Wenn Sie nackte Chips√§tze in einem Siliziumnetzwerk platzieren, k√∂nnen Sie kleinere Computer und mehr Rechenleistung herstellen 


 Die Notwendigkeit,...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Auf Wiedersehen PCB; Hallo Siliziumverbindung</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/471532/"><h3>  Wenn Sie nackte Chips√§tze in einem Siliziumnetzwerk platzieren, k√∂nnen Sie kleinere Computer und mehr Rechenleistung herstellen </h3><br><img src="https://habrastorage.org/getpro/habr/post_images/c28/55e/b55/c2855eb55b710f85aab94513c65ef6e9.jpg"><br><br>  Die Notwendigkeit, bestimmte Ger√§te immer weniger und andere immer mehr herzustellen, war lange Zeit der Hauptmotivator f√ºr Innovationen in der Elektronik.  Die erste Option zeigt sich von Laptops √ºber Smartphones bis hin zu Smartwatches, Smart Headphones und anderer ‚Äûunsichtbarer‚Äú Elektronik.  Die zweite Option bestimmt die Konfiguration moderner Rechenzentren - Megawatt-Monster, die weltweit speziell f√ºr sie gebaute Speicher f√ºllen.  Interessanterweise wird der Fortschritt in beiden F√§llen durch dieselbe Technologie begrenzt - nur aus verschiedenen Gr√ºnden. <br><br>  Wir argumentieren, dass die Leiterplatte der Schuldige ist.  Unsere L√∂sung besteht darin, es vollst√§ndig loszuwerden. <br><a name="habracut"></a><br>  Unsere Studie zeigt, dass Leiterplatten durch dasselbe Material ersetzt werden k√∂nnen, aus dem die darauf gel√∂teten Chips bestehen - also Silizium.  Ein solcher Ansatz w√ºrde es erm√∂glichen, sowohl Systeme mit kleinerer Gr√∂√üe und geringerem Gewicht, die f√ºr tragbare Elektronik und andere Ger√§te mit begrenzter Gr√∂√üe geeignet sind, als auch unglaublich leistungsstarke Hochgeschwindigkeitscomputer zu schaffen, die die Rechenleistung von einem Dutzend Servern in ein Siliziumsubstrat von der Gr√∂√üe eines Speisetellers schieben k√∂nnen. <br><br>  Eine √§hnliche All-Silizium-Technologie, die wir als Silizium-Verbindungsnetzwerk bezeichnen, erm√∂glicht es Ihnen, nackte Chips direkt mit einzelnen Siliziumfragmenten zu verbinden.  Im Gegensatz zu Spuren auf Leiterplatten hat der Kontakt zwischen den Chips auf unserem Substrat die gleiche Gr√∂√üe wie die Spuren in den Chips.  In dieser Hinsicht k√∂nnen viel mehr Verbindungen in das Substrat gelegt werden, und alle von ihnen sind in der Lage, Daten mit weniger Stromverbrauch schneller zu √ºbertragen. <br><br>  Das Silizium-Verbindungsgewebe (Si-IF) bietet einen weiteren zus√§tzlichen Vorteil.  Dies ist eine gro√üartige M√∂glichkeit, die relativ gro√üen, komplexen und unbequemen Single-Chip-Produktionssysteme (System-on-a-Chip, SoC) aufzubrechen, auf denen heute alles ruht, vom Smartphone bis zum Supercomputer.  Anstelle von SoC k√∂nnten Systementwickler Konglomerate kleinerer, einfacher im Design und bei der Herstellung von Chiplets verwenden, die auf Si-IF eng miteinander verbunden sind.  Eine solche Revolution der Chips√§tze ist bereits im Gange - AMD, Intel, Nvidia und andere Unternehmen bieten Chips√§tze an, die in fortschrittlichen Geh√§usen montiert sind.  Ein Interconnect-Silizium-Netzwerk erweitert diese Idee, indem es den Systemfall aufbricht und es Ihnen erm√∂glicht, den gesamten Computer darin einzubeziehen. <br><br>  √úberlegen Sie, was mit einem typischen SoC passiert, um den vollen Nutzen der Eliminierung einer Leiterplatte zu verstehen.  Aufgrund der Entwicklung der Elektronik nach dem Moore'schen Gesetz k√∂nnen Sie auf einem Quadratzentimeter Silizium fast alles verpacken, was ein Smartphone ben√∂tigt, um zu funktionieren.  Leider befindet sich dieses St√ºck Silizium aus vielen Gr√ºnden, die mit den Merkmalen der Leiterplatte zusammenh√§ngen, in einem Kunststoffgeh√§use, das manchmal 20-mal so gro√ü wie der Chip selbst ist. <br><br>  Der Gr√∂√üenunterschied zwischen dem Chip und dem Geh√§use verursacht mindestens zwei Probleme.  Erstens ist das Gewicht und Volumen eines gepackten Chips gr√∂√üer als das eines Siliziumst√ºcks.  Dies ist nat√ºrlich ein Problem f√ºr alle Ger√§te, die klein, d√ºnn und leicht sein m√ºssen.  Zweitens, wenn ein fertiges Produkt mehrere Chips erfordert, die Daten miteinander austauschen (und die meisten Systeme haben einen), erh√∂ht sich die Entfernung, die das Signal zur√ºcklegen muss, um mehr als das Zehnfache.  Dies ist ein Engpass f√ºr Geschwindigkeit und Stromverbrauch, insbesondere beim Austausch gro√üer Datenmengen.  Dies ist wahrscheinlich die gr√∂√üte Herausforderung bei der Implementierung datenabh√§ngiger Anwendungen - Grafik, maschinelles Lernen und Suche.  Schlimmer noch, Chips sind in solchen F√§llen schwerer zu k√ºhlen.  Die W√§rmeableitung ist seit mehreren Jahrzehnten ein begrenzender Faktor in der Elektronik. <br><br>  Aber wenn diese F√§lle so problematisch sind, warum nicht sie loswerden?  Wegen der Leiterplatte. <br><br>  Die Aufgabe der Leiterplatte besteht darin, Chips, passive Komponenten und andere Ger√§te zu einem funktionierenden System zu kombinieren.  Diese Technologie ist jedoch nicht perfekt.  Leiterplatten sind schwer perfekt zu machen - sie biegen sich oft.  Chipgeh√§use werden normalerweise mit Lottr√∂pfchen an die Platine angeschlossen, die w√§hrend der Produktion schmelzen und wieder l√∂ten.  Einschr√§nkungen der L√∂ttechnologie zusammen mit der Oberfl√§chenkr√ºmmung f√ºhren dazu, dass die Tr√∂pfchen nicht n√§her als 0,5 mm zueinander liegen.  Mit anderen Worten, es k√∂nnen nicht mehr als 400 Kontakte pro Quadratzentimeter platziert werden.  F√ºr viele Anwendungen ist dies zu wenig f√ºr die Energie- und Signal√ºbertragung zum und vom Chip.  Auf einer kleinen Oberfl√§che, die vom Kristall des Intel Atom-Prozessors eingenommen wird, ist beispielsweise gen√ºgend Platz f√ºr Hunderte von Kontakten mit einer Gr√∂√üe von 0,5 mm vorhanden, und es werden 300 ben√∂tigt. Entwickler verwenden F√§lle f√ºr Kristalle, damit die Mathematik mit der Anzahl der Kontakte pro Fl√§cheneinheit konvergiert.  Das Geh√§use nimmt winzige Kontakte eines Siliziumchips auf - von 1 bis 50 Mikrometer Breite - und erweitert sie auf die Platinenskala von 500 Mikrometern. <br><br>  In j√ºngster Zeit hat die Halbleiterindustrie versucht, die mit Leiterplatten verbundenen Probleme durch die Entwicklung fortschrittlicher Geh√§use mit Silizium-Interposer-Technologie zu begrenzen.  Interposer ist eine d√ºnne Siliziumschicht, auf der eine kleine Anzahl von blanken Siliziumchips angebracht ist, die √ºber eine gro√üe Anzahl von Kontakten miteinander verbunden sind.  Gleichzeitig muss der Interposer mit seinen Chips immer noch im Geh√§use versteckt und auf der Leiterplatte platziert werden, sodass diese Option die Komplexit√§t erh√∂ht, ohne die verbleibenden Probleme zu l√∂sen.  Dar√ºber hinaus sind Interposer notwendigerweise d√ºnn, zerbrechlich und von begrenzter Gr√∂√üe - was bedeutet, dass es schwierig ist, gro√üe Systeme auf ihnen zu erstellen. <br><br>  Wir glauben, dass die beste Option darin besteht, Geh√§use und Leiterplatten vollst√§ndig zu entfernen, indem die Chips auf einem relativ dicken (von 500 Mikrometer bis 1 mm) Siliziumsubstrat angebracht werden.  Prozessoren, Speicherkristalle, HF-Chips√§tze, Spannungsregelungsmodule und sogar passive Komponenten wie Induktivit√§ten und Kondensatoren k√∂nnen direkt an Silizium angeschlossen werden.  Verglichen mit dem √ºblichen Material von Leiterplatten - Glasfaser- und Epoxidzusammensetzung FR-4 - ist das Siliziumsubstrat fest und kann auf eine nahezu perfekte Ebene poliert werden, sodass die Kr√ºmmung keine Angst davor hat.  Da sich die Chips und das Substrat ausdehnen und zusammenziehen, wenn sich die Temperatur um den gleichen Betrag √§ndert, ben√∂tigen Sie keine gro√üe und flexible Verbindung zwischen dem Chip und dem Substrat mehr, z. B. L√∂ten. <br><br>  Lottropfen k√∂nnen durch im Substrat eingebettete Mikrometer-Kupferstifte ersetzt werden.  Durch thermische Kompression - in der Tat durch pr√§zise Anwendung von Heizung und Druck - k√∂nnen die Kupfer-Eingangs- / Ausgangskontakte der Chips direkt mit den Stiften verbunden werden.  Durch eine gr√ºndliche Optimierung der Thermokompressionsverbindung k√∂nnen wir viel zuverl√§ssigere Kontakte als durch L√∂ten erhalten und gleichzeitig weniger verschiedene Materialien verwenden. <br><br>  Durch die Beseitigung von Leiterplatten und deren Schw√§chen k√∂nnen E / A-Anschl√ºsse in einem Abstand von nur 10 Mikrometern anstelle von 500 Mikrometern angeordnet werden.  Infolgedessen ist es m√∂glich, 2500-mal mehr Ports auf einem Siliziumchip zu platzieren, ohne dass ein Geh√§use verwendet werden muss. <br><br>  Noch besser ist, dass der Standardprozess zur Herstellung von Halbleitern neu konfiguriert werden kann, um mehrstufige Si-IF-Schaltpl√§ne herzustellen.  Ihre Spuren k√∂nnen viel d√ºnner gemacht werden als auf Leiterplatten.  Sie k√∂nnen nur um 2 Mikrometer und nicht um 500 Mikrometer voneinander getrennt sein, wie dies bei Leiterplatten der Fall ist.  Mit dieser Technologie k√∂nnen Sie Chips sogar in einem Abstand von 100 Mikrometern voneinander platzieren, im Gegensatz zu Leiterplatten, bei denen sie mehr als 1 mm betragen sollten.  Dadurch spart das Si-IF-System Platz, Energie und Signallaufzeit. <br><br>  Dar√ºber hinaus leitet Silizium im Gegensatz zu Leiterplatten und Materialien f√ºr IC-Geh√§use W√§rme ziemlich gut.  Auf beiden Seiten von Si-IF k√∂nnen Heizk√∂rper montiert werden, um noch mehr W√§rme abzuleiten - nach unseren Sch√§tzungen 70% mehr.  Und je mehr W√§rme abgef√ºhrt wird, desto schneller k√∂nnen die Prozessoren arbeiten. <br><br>  Obwohl Silizium eine gute Zugfestigkeit und Z√§higkeit aufweist, ist es leicht spr√∂de.  Gl√ºcklicherweise hat die Halbleiterindustrie Methoden f√ºr die Arbeit mit gro√üen Siliziumsubstraten entwickelt, um Risse √ºber mehrere Jahrzehnte hinweg zu verhindern.  Und nach all den notwendigen Si-IF-Produktionsverfahren erwarten wir, dass sie die meisten Zuverl√§ssigkeitstests bestehen, einschlie√ülich Schlagpr√ºfung, zyklischer Erw√§rmung und Umwelteinwirkung. <br><br>  Es ist nicht zu √ºbersehen, dass kristallines Silizium teurer ist als FR-4.  Obwohl die Kosten von vielen Faktoren abh√§ngen, kann der Preis pro Quadratmillimeter einer 8-lagigen Leiterplatte zehnmal niedriger sein als der einer 4-lagigen Si-IF.  Unsere Analyse zeigt jedoch, dass, wenn Sie die Kosten f√ºr das Platzieren der Chips in den Geh√§usen und die komplexe Herstellung der Platinen abziehen und die Platzersparnis mithilfe der Si-IF-Technologie ber√ºcksichtigen, der Kostenunterschied unbedeutend ist und in einigen F√§llen Si-IF sogar rentabler sein kann. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e79/f0e/e32/e79f0ee32973bbbe25498483aaab8c1b.jpg"><br>  <i>Interkomponentiges Siliziumnetzwerk im Vergleich zu Leiterplatte und Chips im Geh√§use.</i>  <i>Am unteren Rand des Diagramms befindet sich eine ungef√§hre Skala zum Verst√§ndnis des Gr√∂√üenunterschieds.</i> <br><br>  Schauen wir uns einige Beispiele f√ºr die Vorteile der Verwendung von Si-IF in einem Computersystem an.  In einer Studie zu Serverdesigns haben wir festgestellt, dass die Verwendung von Prozessoren ohne Geh√§use mit Si-IF die Leistung herk√∂mmlicher Prozessoren aufgrund verbesserter Konnektivit√§t und erh√∂hter Energiedissipation verdoppeln kann.  Zus√§tzlich kann die Gr√∂√üe der Siliziumplatte (in Abwesenheit eines besseren Ausdrucks) von 1000 cm <sup>2</sup> auf 400 cm <sup>2</sup> reduziert werden.  Ein derart schwerwiegender R√ºckgang wird sich erheblich auf das Volumen der Rechenzentrumsgeb√§ude und die Gr√∂√üe der K√ºhlinfrastruktur auswirken.  Am anderen Ende der Skala haben wir ein kleines System f√ºr das ‚ÄûInternet der Dinge‚Äú untersucht, das auf dem Arm-Mikrocontroller basiert.  In diesem Fall reduziert die Verwendung von Si-IF nicht nur die Plattengr√∂√üe um 70%, sondern auch das Gewicht von 20 auf 8 Gramm. <br><br>  Si-IF reduziert nicht nur vorhandene Systeme und steigert die Produktivit√§t, sondern erm√∂glicht Entwicklern auch die Erstellung von Computern, die sonst nicht zu konstruieren w√§ren - oder die sehr unpraktisch w√§ren. <br><br>  In einem typischen leistungsstarken Server kostet die Karte 2-4 Prozessoren.  Einige Projekte mit hoher Rechenlast erfordern mehrere Server.  Beim Verschieben von Daten zwischen verschiedenen Prozessoren und Karten treten Verz√∂gerungen und Engp√§sse auf.  Was aber, wenn alle Prozessoren auf einem einzigen Siliziumsubstrat platziert w√§ren?  Sie k√∂nnten so eng integriert werden, dass das gesamte System als ein gro√üer Prozessor arbeiten w√ºrde. <br><br>  Dieses Konzept wurde erstmals von Gene Amdahl in seiner Firma Trilogy Systems vorgeschlagen.  Trilogy war jedoch nicht erfolgreich, da der Produktionsprozess keine ausreichende Qualit√§t f√ºr das Arbeitssystem erbrachte.  Bei der Herstellung eines Chips besteht immer die M√∂glichkeit von Defekten, und mit zunehmender Fl√§che steigt die Wahrscheinlichkeit einer Heirat exponentiell an.  Wenn die Gr√∂√üe des Chips mit einem Teller vergleichbar ist, ist fast garantiert, dass das gesamte System der Ehe zerst√∂rt wird. <br><br>  Wenn Sie jedoch √ºber ein Silizium-Verbindungsnetz verf√ºgen, k√∂nnen Sie mit den Chips√§tzen beginnen, die wir bereits fehlerfrei herstellen k√∂nnen, und diese dann zu einem einzigen System kombinieren.  Unser Forscherteam von der University of California in Los Angeles und der University of Illinois in Urbana-Campain hat ein solches System mit einem Substrat entwickelt, das 40 GPUs enth√§lt.  In Simulationen beschleunigte es die Berechnungen um mehr als das F√ºnffache und verbrauchte 80% weniger Energie als das entsprechende System von 40 GPUs, die mit fortschrittlichen Multi-Chip-Geh√§usen und Leiterplatten erstellt wurden. <br><br>  Die Ergebnisse waren √ºberzeugend, obwohl die Aufgabe nicht einfach war.  Wir mussten viele Einschr√§nkungen ber√ºcksichtigen, insbesondere: die maximale W√§rmemenge, die dem Substrat entzogen wird;  wie die GPU Daten so schnell wie m√∂glich austauschen kann;  wie man Strom √ºber den gesamten Bereich des Substrats liefert. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/fd7/321/92b/fd732192b7de8a448eb398ea57f061ab.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/7d1/a38/40b/7d1a3840b483893ed24a31db11caa090.jpg"><br>  <i>Dilets oder Chips√§tze, integriert in ein miteinander verbundenes Siliziumnetzwerk, 100 mm Substrat.</i>  <i>Dilets k√∂nnen im Gegensatz zu Chips auf einer Leiterplatte in einem Abstand von 100 Mikrometern voneinander platziert werden</i> <br><br>  Die Hauptbeschr√§nkung war die Ern√§hrung.  Bei einer Standard-Chipbetriebsspannung von 1 V m√ºssten die d√ºnnen Spuren des Substrats 2 kW verbrauchen.  Stattdessen haben wir die Spannung auf 12 V erh√∂ht und auf diese Weise Strom und Leistung reduziert.  Zu diesem Zweck mussten die Spannungsregler und Kondensatoren im gesamten Substrat verteilt werden, und sie nahmen den Platz ein, der ansonsten zus√§tzlichen GPUs zugewiesen werden k√∂nnte.  Inspiriert von den ersten Ergebnissen bauen wir jetzt einen Prototyp eines Computersystems zusammen, das wir bis Ende 2020 fertigstellen m√∂chten. <br><br>  Ein Interconnect-Silizium-Netzwerk kann eine Rolle in einem wichtigen Trend in der Computerindustrie spielen: Die Aufteilung von SoC in integrierte S√§tze von Daylets [Dielet aus Chip, Kristall und ‚Äìlet, Schrumpfbox / ca.  transl.] oder Chiplets (wir nennen sie lieber Daylets, da dies ihre Essenz als blo√üe Siliziumkristalle, ihre geringe Gr√∂√üe und m√∂glicherweise unvollst√§ndige Funktionalit√§t ohne andere Si-IF-Daylets hervorhebt).  In den letzten zwei Jahrzehnten hat der Wunsch, die Leistung zu steigern und die Kosten zu senken, die Entwickler √ºberzeugt, Chips√§tze durch noch gr√∂√üere integrierte SoCs zu ersetzen.  Und trotz ihrer Vorteile hat SoC eine ausreichende Anzahl von Nachteilen. <br><br>  Erstens ist SoC ein gro√üer Chip, und wie bereits erw√§hnt, ist es ziemlich schwierig, akzeptable Indikatoren f√ºr den Prozentsatz der Ausschussprodukte bei der Herstellung gro√üer Chips zu erhalten, insbesondere in fortgeschrittenen Halbleiterindustrien (denken Sie daran, dass der Prozentsatz der Ausschussprodukte mit zunehmender Chipfl√§che exponentiell zunimmt).  Ein weiterer Nachteil von SoC sind die hohen Kosten f√ºr das Entwerfen und Starten der Produktion.  In den USA kann eine fotolithografische Maske beispielsweise ab 2 Millionen US-Dollar kosten, sodass die SoC-Option f√ºr die meisten Systeme nicht verf√ºgbar ist.  Dar√ºber hinaus erfordert jede geringf√ºgige √Ñnderung des Schemas oder die Aktualisierung des Produktionsprozesses eine erhebliche Verarbeitung des gesamten SoC.  Schlie√ülich versucht der SoC-Ansatz, alle Subsysteme in einen Produktionsprozess einzubauen, selbst wenn einige dieser Subsysteme in einem anderen Prozess besser ausgef√ºhrt werden k√∂nnten.  Infolgedessen erreicht nichts in SoC die h√∂chstm√∂gliche Effizienz oder Geschwindigkeit. <br><br>  Die Integration auf Si-IF ohne die Beteiligung von Geh√§usen vermeidet all diese Probleme, beh√§lt jedoch die geringe Gr√∂√üe und Geschwindigkeit von SoC bei und bietet Entwicklungsvorteile und -kosten.  Es zerlegt SoC in seine Bestandteile und erstellt ein System auf einem Substrat, System-on-Si-IF (SoIF). <br><br>  Ein solches System besteht aus unabh√§ngig hergestellten Daylets, die √ºber Si-IF verbunden sind.  Der Mindestabstand zwischen Diletten (einige zehn Mikrometer) ist vergleichbar mit dem Abstand zwischen zwei SoC-Funktionsbl√∂cken.  Die Verdrahtung auf Si-IF ist die gleiche wie auf der oberen SoC-Ebene, daher ist die Dichte der Verbindungen vergleichbar. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ea1/0a0/9ab/ea10a09ab366d63a0fb30cb94c2390bd.jpg"><br>  <i>Von oben nach unten: Bandbreite (GB / s), Stromverbrauch (fJ / B), Verz√∂gerung (ps).</i> <i><br></i>  <i>Blau - System auf einem Chip, Rott√∂ne - normale Integration, Gr√ºnt√∂ne - System auf Substrat</i> <br><br>  Die Vorteile von SoIF gegen√ºber SoC sind auf die Gr√∂√üe der Verz√∂gerung zur√ºckzuf√ºhren.  Kleine L√∂schvorg√§nge sind billiger zu produzieren als gro√üe SoCs, da sie aufgrund ihrer geringen Gr√∂√üe eine geringere Ausschussrate aufweisen.  In SoIF hat nur das Substrat selbst eine gro√üe Gr√∂√üe.  Es ist jedoch unwahrscheinlich, dass sie ein Problem mit der Ehe hat, da sie aus mehreren Schichten besteht, die leicht herzustellen sind.  Der gr√∂√üte Teil des Verlusts aufgrund von Defekten ist auf Defekte in den Transistorschichten oder in √ºberdichten unteren Metallschichten zur√ºckzuf√ºhren, und dies ist bei einem miteinander verbundenen Siliziumnetzwerk der Fall. <br><br>  Dar√ºber hinaus wird SoIF alle Vorteile haben, bei deren Verfolgung die Branche auf Chips√§tze umstellt.  Beispielsweise sollte der √úbergang von SoIF zum n√§chsten Herstellungsprozess einfacher und billiger sein.  Jedes Dylet kann seine eigene Produktionstechnologie haben, und nur die Dylets, die es wirklich ben√∂tigen, k√∂nnen aktualisiert werden.  Und L√∂schungen, die nicht besonders von reduzierten Transistoren profitieren, m√ºssen nicht ge√§ndert werden.  Durch diese heterogene Integration k√∂nnen Sie eine v√∂llig neue Klasse von Systemen erstellen, die Mischer verschiedener Generationen und Technologien mischen, die normalerweise nicht mit CMOS kompatibel sind.  Zum Beispiel hat unsere Gruppe k√ºrzlich die Kombination eines Indiumphosphidkristalls mit SoIF als Beispiel f√ºr eine m√∂gliche Verwendung in Hochfrequenzschaltungen demonstriert. <br><br>  Da die Diletten vor dem Anschlie√üen an SoIF hergestellt und √ºberpr√ºft werden, k√∂nnen sie in verschiedenen Systemen verwendet werden, wodurch sie erheblich eingespart werden.  Infolgedessen k√∂nnen die Gesamtkosten f√ºr die Entwicklung und Herstellung von SoIF um 70% niedriger sein als die von SoC.  Dies gilt insbesondere f√ºr gro√üe Systeme, die in kleinen Chargen hergestellt werden - wie dies in der Luft- und Raumfahrt- und Verteidigungsindustrie der Fall ist, wo nur Chargen in der Gr√∂√üenordnung von mehreren hundert oder tausend Einheiten nachgefragt werden.  Kundenspezifische Systeme werden bei SoIF auch einfacher zu handhaben sein, da dies sowohl Kosten als auch Entwicklungszeit reduziert. <br><br>  Wir glauben, dass solche Kosten- und Diversit√§tsvorteile zum Beginn einer neuen √Ñra der Innovation f√ºhren k√∂nnen, in der neue Hardware einer viel gr√∂√üeren Anzahl von Designern, Startups und Universit√§ten zur Verf√ºgung stehen wird. <br><br>  In den letzten Jahren haben wir erhebliche Fortschritte in der Si-IF-Integrationstechnologie erzielt, aber es bleibt noch viel zu tun.  Zun√§chst muss ein kommerziell realisierbarer Si-IF-Produktionsprozess mit geringem Defekt gezeigt werden.<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Die Herstellung von Substraten im Si-IF-Ma√üstab erfordert m√∂glicherweise Innovationen in der maskenlosen Lithographie. Die meisten heute existierenden lithografischen Systeme k√∂nnen Substrate mit einer Gr√∂√üe von 33 x 24 mm herstellen. Daher ben√∂tigen wir ein System, das ein Substrat mit einem Durchmesser von 300 mm liefern kann. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Wir brauchen auch Mechanismen zur √úberpr√ºfung von nackten Daylets und Si-IF. Die Industrie bewegt sich bereits in Richtung Test von blo√üen Kristallen, da Chiphersteller auf Cheatlets in fortschrittlichen Paketen und dreidimensionaler Integration umsteigen. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Dann brauchen wir neue Strahler oder andere W√§rmeableitungsstrategien, die eine gute W√§rmeleitf√§higkeit von Silizium nutzen. Meine Kollegen an der University of California und ich entwickeln eine integrierte Substratk√ºhlungs- und Ern√§hrungsl√∂sung namens PowerTherm.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Dar√ºber hinaus ben√∂tigen Sie f√ºr die Montage kompletter Systeme Rahmen, Befestigungselemente, Steckverbinder und Kabel. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Wir m√ºssen auch einige √Ñnderungen an der Entwicklungsmethodik vornehmen, damit eines der SoIF-Versprechen Wirklichkeit wird. Si-IF ist ein passives Substrat, in dem nur ein Leiter vorhanden ist. Daher sollten die Verbindungen zwischen den Fl√ºgen kurz sein. F√ºr l√§ngere Spuren, die weit entfernte Diletten verbinden, ben√∂tigen wir Zwischendiletten, die Daten weiter unten in der Kette weitergeben. Es wird notwendig sein, die Entwurfsalgorithmen zu √ºberpr√ºfen, die f√ºr die Anordnung der Elemente und den Zweck der Kontakte verantwortlich sind, damit sie diese Art der Integration voll ausnutzen k√∂nnen. Au√üerdem m√ºssen wir neue Wege entwickeln, um verschiedene Systemarchitekturen zu untersuchen, die die Heterogenit√§t und Aktualisierbarkeit von SoIF nutzen.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Wir m√ºssen auch die Zuverl√§ssigkeit der Systeme ber√ºcksichtigen. Wenn sich herausstellt, dass ein Dylet nach dem Anbringen defekt ist oder w√§hrend des Betriebs ausf√§llt, ist es sehr schwierig, es auszutauschen. Daher ist es in SoIF, insbesondere in gro√üen, erforderlich, Fehlertoleranz aufzubauen. Es kann auf Netzwerkebene oder auf Dayleet-Ebene implementiert werden. Auf Netzwerkebene muss sichergestellt werden, dass das Signal unter Umgehung der ausgefallenen Daylets weitergeleitet wird. Auf Daylet-Ebene k√∂nnen verschiedene Tricks mit physischer Redundanz in Betracht gezogen werden, beispielsweise die Verwendung mehrerer Kupferstifte f√ºr jeden der E / A-Ports.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Nat√ºrlich h√§ngen die Vorteile einer Daylet-Baugruppe von der Verf√ºgbarkeit n√ºtzlicher Daylets ab, die in das System integriert werden k√∂nnen. Bisher sortiert die Industrie, welche Art von Dilets produziert werden sollen. Sie k√∂nnen nicht einfach ein Daylet f√ºr jedes Subsystem in SoC erstellen, da einige der Daylets zu klein sind. Ein vielversprechender Ansatz ist die statistische Verarbeitung vorhandener SoC-Schaltungen und Leiterplatten, um Funktionen zu finden, die dazu neigen, physikalisch n√§her beieinander zu liegen. Wenn diese Funktionen dieselben Produktionstechnologien und Aktualisierungszyklen haben, m√ºssen sie in ein einziges Daylet integriert werden.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Diese Liste von Problemen mag sehr lang erscheinen, aber Forscher arbeiten bereits an einigen von ihnen im Rahmen des CHIPS-Programms (Common Heterogene Integration and IP Reuse Strategies) der Agentur f√ºr fortgeschrittene Verteidigungsforschungsprojekte sowie mit Industriekonsortien. </font><font style="vertical-align: inherit;">Und wenn wir diese Probleme l√∂sen k√∂nnen, wird es uns ernsthaft helfen, das Erbe von Moores Gesetz auf kleinere, schnellere und kosteng√ºnstigere Weise aufrechtzuerhalten.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de471532/">https://habr.com/ru/post/de471532/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de471520/index.html">Das Buch "Klassische Informatik Aufgaben in Python"</a></li>
<li><a href="../de471522/index.html">Askozia. Funktionsweise von Autoprovisioning Plug & Play</a></li>
<li><a href="../de471524/index.html">Vollst√§ndige √úbersetzung der Anweisungen f√ºr Gutachter Google</a></li>
<li><a href="../de471528/index.html">Stellen Sie Apps mit Docker Swarm bereit</a></li>
<li><a href="../de471530/index.html">GitLab ging einen ungew√∂hnlichen Weg zu CI / CD und Kubernetes</a></li>
<li><a href="../de471536/index.html">Google Flood Prediction: Ein Einblick</a></li>
<li><a href="../de471538/index.html">Von der Idee einer mobilen Anwendung bis zum MVP, in das Investoren investieren werden</a></li>
<li><a href="../de471542/index.html">OCR-Texterkennung</a></li>
<li><a href="../de471544/index.html">√úber die Liebe oder warum hat der Kosaken-Zenturio seine Uniform in ein usbekisches Gewand verwandelt</a></li>
<li><a href="../de471548/index.html">Top 5 B√ºcher von einem K√ºnstler zu lesen</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>