# HDL-Manipulation-Software


Υλοποίηση λογισμικού που δέχεται ένα σύνολο αρχείων μιας σχεδίασης ιεραρχικής δομής τοποθετημένα σε έναν φάκελο. Τα αχρεία μπορούν να είναι είτε σε γλώσσα VHDL ή Verilog, η οποία αναγνωρίζεται από το πρόγραμμα. 


Δημιουργείται κατάλληλο testbench μόνο για το top level με όλες τις πιθανές τιμές εισόδου και ο χρόνος μεταξύ των διαφορετικών inputs καθορίζεται από τον χρήστη.

Δημιουργείται επιπλέον ένα log file με την ιεραρχία της σχεδίασης και ο χρόνος που χρειάστηκε για την δημιουργία του testbench μαζί με όλα τα ασύγχρονα σήματα σχεδίασης.
