# TODO
- Virtual cloud belepes es szimulacio
# 2. gyakorlat és labor (VIMIAA03) (Digit1)
> Használt board: `LOGSYS DEV_SYSTEM LDC244 LSE244`
> Használt lang: Verilog
> login: Student:student

# Verilog bevezető

1. Feladat: HW "Hello World!":
- 8db LED vezérlése a 8 bites DIP switchcsel

- ucf file
- ise project navigator (ISE)

## ISE
- File -> New project -> Top-level source type: HDL (F meghajton)
- Spartan3E
- XC3S250E
- TQ144
- -4

## Programváz létrejött
- Bal oldal: programváz (Jobbklikk -> new source -> Verilog module)

- ami modulba beirunk egy hardware egység lesz és párhuzamosan fog futni a többivel
- az összes modul párhuzamosan műkszik
- {input,output} wire [7:0] op1,
    - irány
    - típus
    - méret (7:0 -> 8 bit)
    - név

## portok megadása
- a module fejlécében adjuk meg a portokat
- 1 bites portok

```
module lab02a(
    input wire sw0,
    input wire sw1,
    ... sw7,


    output wire ld0,
    output wire ld1,
    ... ld7 // utolsó után nem kell vessző
    );
endmodule
```

- Kombinációs logikát mindig `assign`-al hozunk létre

```
...
    );
assign ld0 = sw0;
assign ld1 = sw1;
... ld7 = sw7;

endmodule
```

**Érdemes**: Bal alul -> Synthesize - XST -> Check Syntax {Zöld pipa,Piros X}

## Implementation Constraints File
> Bal felül -> New source -> Implementation Constraints File

```
NET "sw0" LOC = "P101"; //valtozo sw0 legyen kisbetus mint az elozoben
...(pdfben)
```

## Forditas, iras
- jtag LOGSYS felul
- Bal alul -> Generate programming file
- Zold pipa kell h legyen (+.v fileon legyen a focus)

- **Hasznos**: Project -> Cleanup Project Files...

### LOGSYS GUI

- bal: Power: Voltage: +5V ON legyen
- Configuration: JTAG Download PIPA bent
- jobb: Query JTAG chain
- megtalalja a devicet
- Configure the selected device...
- `.bit` file kivalaszt

# Uj verilog file
- New source -> Verilog module
- uj source file prioritizálása: Jobbklikk -> Set as Top Module (ucf file atkerul)

## BUS-os megadási mód
```
module lab02b(
input wire [7:0] sw,
output wire [7:0] ld
);

assign ld = sw;
```

# Szimulacio
- jobb fent simulationra allitas implement-ről
- new source -> Verilog Test Feature -> source kivalaszt amire menjen a test

- bal fent: test filera katt
- bal lent: ISim Simulator -> Simulate Behavioral Model


# UCF File BUS(tömb) megadás
```
NET "sw<0>" LOC = "P101"; //tombnel kacsacsorok koze az index
```

Logikai kapcsolatok:
```
Művelet | Bitenkénti operátor | Bitredukciós operátor
NOT | ~ | nincs
AND | & | &
NAND | nincs | ~&
OR | | | |
NOR | nincs | ~|
XOR | ^ | ^
XNOR | nincs | ~^
```

pl:
```
assign ld[0] = sw[0] & sw[1];

// bit redukció
assign ld[0] = & sw[7:0];
```

```
assign ld[0] = sw[0] & sw[1];
assign ld[1] = & sw[1:0];
assign ld[2] = sw[0] | sw[1];
assign ld[3] = ~ sw[0];
assign ld[4] = sw[0] ^ sw[1];
```
