<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
Max Top 5 critical clocks will be reported. For rest user needs to refer to Detailed report
*******************************************************************************************-->
<report_table display_priority="2" name="Timing Summary">
<report_link name="Detailed report">
<data>C:\Users\eidos\GitHub\FPGA_PWM_FSM_Practice\common\db\work\impl1\synlog\study_001_impl1_fpga_mapper.srr</data>
<title>START OF TIMING REPORT</title>
</report_link>
<row>
<data tcl_name="clock_name">Clock Name</data>
<data tcl_name="req_freq">Req Freq</data>
<data tcl_name="est_freq">Est Freq</data>
<data tcl_name="slack">Slack</data>
</row>
<row>
<data>ck_db</data>
<data>0.1 MHz</data>
<data>9.8 MHz</data>
<data>248.402</data>
</row>
<row>
<data>ck_div4</data>
<data>16.0 MHz</data>
<data>106.2 MHz</data>
<data>53.080</data>
</row>
<row>
<data>ck_div64</data>
<data>0.1 MHz</data>
<data>228.0 MHz</data>
<data>15995.614</data>
</row>
<row>
<data>ck_div64x64</data>
<data>0.1 MHz</data>
<data>577.4 MHz</data>
<data>15998.268</data>
</row>
<row>
<data>ck_sw1_a</data>
<data>0.1 MHz</data>
<data>121.2 MHz</data>
<data>9991.750</data>
</row>
<row>
<data>ck_sw2_a</data>
<data>0.1 MHz</data>
<data>138.0 MHz</data>
<data>9992.754</data>
</row>
<row>
<data>rootClk</data>
<data>4.0 MHz</data>
<data>44.6 MHz</data>
<data>59.616</data>
</row>
<row>
<data>System</data>
<data>100.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
</report_table>
