m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/simulation/modelsim
vForGenerate2_Verilog
Z1 !s110 1715917729
!i10b 1
!s100 `z[Zjm_51O0?H?c0B77eT2
Ig8SQ[o0;cHT62@1VWVHD]0
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
Z3 w1715917165
Z4 8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/ForGenerate2_Verilog.v
Z5 FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/ForGenerate2_Verilog.v
L0 11
Z6 OV;L;10.5b;63
r1
!s85 0
31
Z7 !s108 1715917729.000000
Z8 !s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/ForGenerate2_Verilog.v|
Z9 !s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/ForGenerate2_Verilog.v|
!i113 1
Z10 o-vlog01compat -work work
Z11 !s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog
Z12 tCvgOpt 0
n@for@generate2_@verilog
vForGenerate2_Verilog_vlg_tst
R1
!i10b 1
!s100 2:0>JPOzN_`?4]3PD?>bo1
IZhdFc>kj2l9C>k=66TbT>3
R2
R0
w1715917590
8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/simulation/modelsim/ForGenerate2_Verilog.vt
FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/simulation/modelsim/ForGenerate2_Verilog.vt
L0 2
R6
r1
!s85 0
31
R7
!s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/simulation/modelsim/ForGenerate2_Verilog.vt|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/simulation/modelsim|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/simulation/modelsim/ForGenerate2_Verilog.vt|
!i113 1
R10
!s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ForGenerate2/ForGenerate2_Verilog/simulation/modelsim
R12
n@for@generate2_@verilog_vlg_tst
vMyOr2
R1
!i10b 1
!s100 L::zB_aKadlShTSiJzGYQ3
ICL=IQTAiogBManNl^gURN0
R2
R0
R3
R4
R5
L0 1
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
R11
R12
n@my@or2
