Partition Merge report for fpga
Thu Mar 30 22:03:11 2023
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Partition Merge Summary                                                             ;
+------------------------------------+------------------------------------------------+
; Partition Merge Status             ; Successful - Thu Mar 30 22:03:11 2023          ;
; Quartus Prime Version              ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                      ; fpga                                           ;
; Top-level Entity Name              ; fpga                                           ;
; Family                             ; Cyclone IV E                                   ;
; Total logic elements               ; 18,704                                         ;
;     Total combinational functions  ; 9,447                                          ;
;     Dedicated logic registers      ; 10,787                                         ;
; Total registers                    ; 10811                                          ;
; Total pins                         ; 229                                            ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 933,888                                        ;
; Embedded Multiplier 9-bit elements ; 0                                              ;
; Total PLLs                         ; 1                                              ;
+------------------------------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                       ;
+---------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------+---------+
; Name                                                                ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                   ; Details ;
+---------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------+---------+
; CLOCK_50                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                            ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|gnd                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; auto_signaltap_0|vcc                                                ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                 ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[0]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[0]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[0]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[10] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[10] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[10] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[11] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[11] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[11] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[12] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[12] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[12] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[13] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[13] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[13] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[14] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[14] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[14] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[15] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[15] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[15] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[16] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[16] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[16] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[16] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[17] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[17] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[17] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[17] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[18] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[18] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[18] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[18] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[19] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[19] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[19] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[19] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[1]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[1]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[1]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[20] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[20] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[20] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[20] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[21] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[21] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[21] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[21] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[22] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[22] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[22] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[22] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[23] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[23] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[23] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[23] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[24] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[24] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[24] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[24] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[25] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[25] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[25] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[25] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[26] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[26] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[26] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[26] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[27] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[27] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[27] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[27] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[28] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[28] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[28] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[28] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[29] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[29] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[29] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[29] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[2]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[2]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[2]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[30] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[30] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[30] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[30] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[31] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[31] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[31] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[31] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[32] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[32] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[32] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[32] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[33] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[33] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[33] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[33] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[34] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[34] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[34] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[34] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[35] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[35] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[35] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[35] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[36] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[36] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[36] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[36] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[37] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[37] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[37] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[37] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[38] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[38] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[38] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[38] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[39] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[39] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[39] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[39] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[3]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[3]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[3]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[40] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[40] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[40] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[40] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[41] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[41] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[41] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[41] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[42] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[42] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[42] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[42] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[43] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[43] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[43] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[43] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[44] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[44] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[44] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[44] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[45] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[45] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[45] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[45] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[46] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[46] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[46] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[46] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[47] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[47] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[47] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[47] ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[4]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[4]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[4]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[5]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[5]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[5]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[6]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[6]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[6]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[7]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[7]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[7]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[8]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[8]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[8]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[9]  ; N/A     ;
; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[9]  ; post-fitting  ; connected ; Top                            ; post-synthesis    ; fpga_core:core_inst|udp_ip_rx:udp1_ip_rx_inst|m_eth_src_mac_reg[9]  ; N/A     ;
+---------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 17369  ; 152              ; 1183                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 8771   ; 126              ; 550                            ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 7258   ; 54               ; 247                            ; 0                              ;
;     -- 3 input functions                    ; 870    ; 36               ; 174                            ; 0                              ;
;     -- <=2 input functions                  ; 643    ; 36               ; 129                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 8454   ; 118              ; 454                            ; 0                              ;
;     -- arithmetic mode                      ; 317    ; 8                ; 96                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 9737   ; 90               ; 984                            ; 0                              ;
;     -- Dedicated logic registers            ; 9713   ; 90               ; 984                            ; 0                              ;
;     -- I/O registers                        ; 48     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 229    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 147456 ; 0                ; 786432                         ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0      ; 0                ; 0                              ; 1                              ;
; Double Data Rate I/O Output Circuitry       ; 12     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 9389   ; 133              ; 1553                           ; 2                              ;
;     -- Registered Input Connections         ; 9265   ; 101              ; 1119                           ; 0                              ;
;     -- Output Connections                   ; 1433   ; 254              ; 34                             ; 9356                           ;
;     -- Registered Output Connections        ; 96     ; 254              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 64786  ; 938              ; 7831                           ; 9359                           ;
;     -- Registered Connections               ; 32450  ; 713              ; 5656                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 64     ; 122              ; 1278                           ; 9358                           ;
;     -- sld_hub:auto_hub                     ; 122    ; 20               ; 245                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1278   ; 245              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 9358   ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 41     ; 45               ; 213                            ; 2                              ;
;     -- Output Ports                         ; 160    ; 62               ; 111                            ; 3                              ;
;     -- Bidir Ports                          ; 32     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 4                ; 103                            ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 29               ; 97                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 25               ; 52                             ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 30               ; 66                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 29               ; 99                             ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                              ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                              ; Partition ; Type          ; Location ; Status                                     ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[0]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_BA[1]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CAS_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CKE                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CLK                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_CS_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[2]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[2]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[2]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQM[3]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[3]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[3]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[16]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[16]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[16]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[17]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[17]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[17]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[18]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[18]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[18]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[19]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[19]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[19]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[20]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[20]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[20]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[21]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[21]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[21]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[22]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[22]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[22]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[23]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[23]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[23]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[24]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[24]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[24]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[25]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[25]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[25]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[26]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[26]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[26]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[27]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[27]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[27]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[28]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[28]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[28]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[29]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[29]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[29]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[30]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[30]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[30]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[31]                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[31]                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[31]~output         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_RAS_N                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; DRAM_WE_N                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_GTX_CLK                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_GTX_CLK              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_GTX_CLK~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_INT_N                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_INT_N                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_INT_N~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_RST_N                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_RST_N                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_RST_N~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_RX_CLK                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_CLK               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_CLK~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_RX_DATA[0]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DATA[0]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DATA[0]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_RX_DATA[1]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DATA[1]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DATA[1]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_RX_DATA[2]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DATA[2]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DATA[2]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_RX_DATA[3]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DATA[3]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DATA[3]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_RX_DV                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DV                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DV~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_TX_DATA[0]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_DATA[0]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_DATA[0]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_TX_DATA[1]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_DATA[1]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_DATA[1]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_TX_DATA[2]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_DATA[2]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_DATA[2]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_TX_DATA[3]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_DATA[3]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_DATA[3]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET0_TX_EN                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_EN                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_EN~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_GTX_CLK                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_GTX_CLK              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_GTX_CLK~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_INT_N                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_INT_N                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_INT_N~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_RST_N                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_RST_N                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_RST_N~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_RX_CLK                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_CLK               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_CLK~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_RX_DATA[0]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DATA[0]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DATA[0]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_RX_DATA[1]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DATA[1]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DATA[1]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_RX_DATA[2]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DATA[2]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DATA[2]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_RX_DATA[3]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DATA[3]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DATA[3]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_RX_DV                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DV                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DV~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_TX_DATA[0]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_DATA[0]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_DATA[0]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_TX_DATA[1]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_DATA[1]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_DATA[1]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_TX_DATA[2]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_DATA[2]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_DATA[2]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_TX_DATA[3]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_DATA[3]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_DATA[3]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; ENET1_TX_EN                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_EN                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_EN~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[10]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[10]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[10]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[11]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[11]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[11]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[12]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[12]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[12]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[13]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[13]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[13]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[14]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[14]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[14]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[15]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[15]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[15]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[16]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[16]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[16]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[17]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[17]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[17]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[18]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[18]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[18]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[19]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[19]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[19]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[20]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[20]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[20]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[21]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[21]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[21]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[22]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[22]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[22]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[23]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[23]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[23]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[24]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[24]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[24]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[25]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[25]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[25]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[26]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[26]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[26]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[27]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[27]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[27]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[28]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[28]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[28]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[29]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[29]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[29]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[30]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[30]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[30]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[31]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[31]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[31]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[32]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[32]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[32]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[33]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[33]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[33]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[34]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[34]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[34]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[35]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[35]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[35]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[7]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[8]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; GPIO[9]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- GPIO[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- GPIO[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX0[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX1[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX2[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX3[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX4[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX5[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX6[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; HEX7[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[1]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[2]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; KEY[3]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[7]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDG[8]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[0]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[10]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[10]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[10]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[11]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[11]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[11]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[12]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[12]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[12]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[13]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[13]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[13]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[14]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[14]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[14]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[15]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[15]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[15]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[16]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[16]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[16]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[17]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[17]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[17]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[1]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[2]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[3]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[4]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[5]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[6]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[7]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[8]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; LEDR[9]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[0]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[10]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[10]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[10]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[11]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[11]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[11]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[12]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[12]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[12]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[13]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[13]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[13]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[14]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[14]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[14]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[15]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[15]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[15]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[16]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[16]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[16]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[17]                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[17]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[17]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[1]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[2]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[3]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[4]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[5]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[6]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[7]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[8]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; SW[9]                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; UART_RXD                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RXD                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RXD~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; UART_TXD                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_TXD                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_TXD~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                   ;           ;               ;          ;                                            ;
+-----------------------------------+-----------+---------------+----------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                  ;
+---------------------------------------------+-----------------------------------------------------------+
; Resource                                    ; Usage                                                     ;
+---------------------------------------------+-----------------------------------------------------------+
; Estimated Total logic elements              ; 18,704                                                    ;
;                                             ;                                                           ;
; Total combinational functions               ; 9447                                                      ;
; Logic element usage by number of LUT inputs ;                                                           ;
;     -- 4 input functions                    ; 7559                                                      ;
;     -- 3 input functions                    ; 1080                                                      ;
;     -- <=2 input functions                  ; 808                                                       ;
;                                             ;                                                           ;
; Logic elements by mode                      ;                                                           ;
;     -- normal mode                          ; 9026                                                      ;
;     -- arithmetic mode                      ; 421                                                       ;
;                                             ;                                                           ;
; Total registers                             ; 10811                                                     ;
;     -- Dedicated logic registers            ; 10787                                                     ;
;     -- I/O registers                        ; 48                                                        ;
;                                             ;                                                           ;
; I/O pins                                    ; 229                                                       ;
; Total memory bits                           ; 933888                                                    ;
;                                             ;                                                           ;
; Embedded Multiplier 9-bit elements          ; 0                                                         ;
;                                             ;                                                           ;
; Total PLLs                                  ; 1                                                         ;
;     -- PLLs                                 ; 1                                                         ;
;                                             ;                                                           ;
; Maximum fan-out node                        ; altpll:altpll_component|altpll_chi2:auto_generated|clk[0] ;
; Maximum fan-out                             ; 9315                                                      ;
; Total fan-out                               ; 71715                                                     ;
; Average fan-out                             ; 3.43                                                      ;
+---------------------------------------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 4096         ; 9            ; 4096         ; 9            ; 36864  ; None ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 4096         ; 9            ; 4096         ; 9            ; 36864  ; None ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 4096         ; 9            ; 4096         ; 9            ; 36864  ; None ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 4096         ; 9            ; 4096         ; 9            ; 36864  ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0f24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16384        ; 48           ; 16384        ; 48           ; 786432 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
    Info: Processing started: Thu Mar 30 22:03:09 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off fpga -c fpga --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 129 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15752): Ignored 2 Virtual Pin logic option assignments
    Warning (15751): Ignored Virtual Pin assignment to "fpga_core:core_inst|rx_udp0_dest_port".
    Warning (15751): Ignored Virtual Pin assignment to "fpga_core:core_inst|rx_udp0_eth_src_mac".
Warning (21074): Design contains 24 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[0]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 43
    Warning (15610): No output dependent on input pin "KEY[1]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 43
    Warning (15610): No output dependent on input pin "KEY[2]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 43
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[10]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[11]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[12]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[13]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[14]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[15]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[16]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "SW[17]" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 44
    Warning (15610): No output dependent on input pin "ENET0_INT_N" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 67
    Warning (15610): No output dependent on input pin "ENET1_INT_N" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 76
    Warning (15610): No output dependent on input pin "UART_RXD" File: C:/Users/hlee884/OneDrive - Georgia Institute of Technology/Documents/ethernet-port/fpga.v Line: 79
Info (21057): Implemented 19152 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 41 input pins
    Info (21059): Implemented 160 output pins
    Info (21060): Implemented 32 bidirectional pins
    Info (21061): Implemented 18773 logic cells
    Info (21064): Implemented 132 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 4753 megabytes
    Info: Processing ended: Thu Mar 30 22:03:11 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


