<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#E:\Develop\Projects\Logisim\Lab_3\Lab_3.circ" name="7"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(380,320)" to="(630,320)"/>
    <wire from="(380,220)" to="(440,220)"/>
    <wire from="(380,220)" to="(380,320)"/>
    <wire from="(630,210)" to="(630,320)"/>
    <wire from="(550,210)" to="(630,210)"/>
    <wire from="(480,210)" to="(530,210)"/>
    <comp lib="7" loc="(480,210)" name="4_reg"/>
    <comp lib="1" loc="(550,210)" name="Controlled Buffer"/>
  </circuit>
  <circuit name="PC_Cont">
    <a name="circuit" val="PC_Cont"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(140,110)" to="(570,110)"/>
    <wire from="(140,270)" to="(570,270)"/>
    <wire from="(600,120)" to="(640,120)"/>
    <wire from="(600,280)" to="(640,280)"/>
    <wire from="(330,130)" to="(570,130)"/>
    <wire from="(330,250)" to="(570,250)"/>
    <wire from="(330,330)" to="(570,330)"/>
    <wire from="(330,250)" to="(330,330)"/>
    <wire from="(180,310)" to="(180,330)"/>
    <wire from="(630,240)" to="(630,270)"/>
    <wire from="(630,290)" to="(630,320)"/>
    <wire from="(370,70)" to="(370,290)"/>
    <wire from="(250,70)" to="(250,100)"/>
    <wire from="(100,70)" to="(100,230)"/>
    <wire from="(140,110)" to="(140,270)"/>
    <wire from="(290,190)" to="(290,350)"/>
    <wire from="(100,230)" to="(100,330)"/>
    <wire from="(140,70)" to="(140,110)"/>
    <wire from="(600,240)" to="(630,240)"/>
    <wire from="(600,320)" to="(630,320)"/>
    <wire from="(100,230)" to="(570,230)"/>
    <wire from="(180,70)" to="(180,310)"/>
    <wire from="(250,100)" to="(250,350)"/>
    <wire from="(330,70)" to="(330,130)"/>
    <wire from="(180,310)" to="(570,310)"/>
    <wire from="(290,190)" to="(810,190)"/>
    <wire from="(290,70)" to="(290,190)"/>
    <wire from="(330,130)" to="(330,250)"/>
    <wire from="(370,290)" to="(570,290)"/>
    <wire from="(250,100)" to="(640,100)"/>
    <wire from="(670,110)" to="(810,110)"/>
    <wire from="(670,280)" to="(810,280)"/>
    <wire from="(140,270)" to="(140,330)"/>
    <wire from="(630,270)" to="(640,270)"/>
    <wire from="(630,290)" to="(640,290)"/>
    <comp lib="0" loc="(290,70)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="T1"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(140,70)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="D5"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(250,70)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="T0"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(600,280)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(810,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="PC_INC"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(670,110)" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(600,120)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(370,70)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="T4"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(330,70)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="T3"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(180,70)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="D6"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(100,70)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
      <a name="label" val="D4"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(670,280)" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(600,240)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(600,320)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(810,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="PC_LD"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(810,110)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="PC_BUS"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
