adder.v,verilog,xil_defaultlib,srcs/adder.v,
alu.v,verilog,xil_defaultlib,srcs/alu.v,
alu_control.v,verilog,xil_defaultlib,srcs/alu_control.v,
control.v,verilog,xil_defaultlib,srcs/control.v,
ex_mem.v,verilog,xil_defaultlib,srcs/ex_mem.v,
execute.v,verilog,xil_defaultlib,srcs/execute.v,
id_ex.v,verilog,xil_defaultlib,srcs/id_ex.v,
idecode.v,verilog,xil_defaultlib,srcs/idecode.v,
if_id.v,verilog,xil_defaultlib,srcs/if_id.v,
ifetch.v,verilog,xil_defaultlib,srcs/ifetch.v,
incr.v,verilog,xil_defaultlib,srcs/incr.v,
mem.v,verilog,xil_defaultlib,srcs/mem.v,
mux.v,verilog,xil_defaultlib,srcs/mux.v,
pc_mod.v,verilog,xil_defaultlib,srcs/pc_mod.v,
reg.v,verilog,xil_defaultlib,srcs/reg.v,
sign_extend.v,verilog,xil_defaultlib,srcs/sign_extend.v,
top_mux.v,verilog,xil_defaultlib,srcs/top_mux.v,
pipeline.v,verilog,xil_defaultlib,srcs/pipeline.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
