<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:22.2122</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.07.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0096586</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.02.06</openDate><openNumber>10-2024-0016906</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 점유 면적이 작은 반도체 장치를 제공한다. 순차적으로 적층된, 제 1 도전층, 제 1 절연층, 제 2 절연층, 제 3 절연층, 제 4 절연층, 제 5 절연층, 및 제 2 도전층을 포함하고, 반도체층, 제 3 도전층, 및 제 6 절연층을 더 포함하고, 반도체층은 제 1 도전층의 상면, 제 1 절연층의 측면, 제 2 절연층의 측면, 제 3 절연층의 측면, 제 4 절연층의 측면, 제 5 절연층의 측면, 및 제 2 도전층과 접촉하고, 제 6 절연층은 반도체층 위에 위치하고, 제 3 도전층은 제 6 절연층 위에 위치하며 제 6 절연층을 개재(介在)하여 반도체층과 중첩되고, 제 1 절연층은 제 2 절연층보다 수소 함유량이 많은 영역을 포함하고, 제 5 절연층은 제 4 절연층보다 수소 함유량이 많은 영역을 포함하고, 제 3 절연층은 산소를 포함하는 반도체 장치이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,반도체층;제 1 도전층;제 2 도전층;제 3 도전층;제 1 절연층;제 2 절연층;제 3 절연층;제 4 절연층;제 5 절연층; 및제 6 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층의 상면과 접촉하고,상기 제 2 절연층은 상기 제 1 절연층의 상면과 접촉하고,상기 제 3 절연층은 상기 제 2 절연층의 상면과 접촉하고,상기 제 4 절연층은 상기 제 3 절연층의 상면과 접촉하고,상기 제 5 절연층은 상기 제 4 절연층의 상면과 접촉하고,상기 제 2 도전층은 상기 제 5 절연층 위에 있고,상기 반도체층은 상기 제 1 도전층의 상기 상면, 상기 제 1 절연층의 측면, 상기 제 2 절연층의 측면, 상기 제 3 절연층의 측면, 상기 제 4 절연층의 측면, 상기 제 5 절연층의 측면, 및 상기 제 2 도전층과 접촉하고,상기 제 6 절연층은 상기 반도체층 위에 있고,상기 제 3 도전층은 상기 제 6 절연층 위에 있으며 상기 제 6 절연층을 개재(介在)하여 상기 반도체층과 중첩되고,상기 제 1 절연층은 상기 제 2 절연층보다 수소 함유량이 많은 영역을 포함하고,상기 제 5 절연층은 상기 제 4 절연층보다 수소 함유량이 많은 영역을 포함하고,상기 제 3 절연층은 산소를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,반도체층;제 1 도전층;제 2 도전층;제 3 도전층;제 1 절연층;제 2 절연층;제 3 절연층;제 4 절연층;제 5 절연층; 및제 6 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층의 상면과 접촉하고,상기 제 2 절연층은 상기 제 1 절연층의 상면과 접촉하고,상기 제 3 절연층은 상기 제 2 절연층의 상면과 접촉하고,상기 제 4 절연층은 상기 제 3 절연층의 상면과 접촉하고,상기 제 5 절연층은 상기 제 4 절연층의 상면과 접촉하고,상기 제 2 도전층은 상기 제 5 절연층 위에 있고,상기 제 1 절연층, 상기 제 2 절연층, 상기 제 3 절연층, 상기 제 4 절연층, 상기 제 5 절연층, 및 상기 제 2 도전층은 상기 제 1 도전층에 도달하는 개구를 포함하고,상기 반도체층은 상기 제 1 도전층의 상기 상면, 상기 제 1 절연층의 측면, 상기 제 2 절연층의 측면, 상기 제 3 절연층의 측면, 상기 제 4 절연층의 측면, 및 상기 제 5 절연층의 측면과 상기 개구의 내측에서 접촉하며 상기 제 2 도전층과 접촉하고,상기 제 6 절연층은 상기 반도체층 위에 있고,상기 제 3 도전층은 상기 제 6 절연층 위에 있고,상기 제 3 도전층은 상기 개구와 중첩되는 위치에서 상기 제 6 절연층을 개재하여 상기 반도체층과 중첩되고,상기 제 1 절연층은 상기 제 2 절연층보다 수소 함유량이 많은 영역을 포함하고,상기 제 5 절연층은 상기 제 4 절연층보다 수소 함유량이 많은 영역을 포함하고,상기 제 3 절연층은 산소를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,주사 투과 전자 현미경을 사용하여 얻은 투과 전자 이미지에서, 상기 제 1 절연층은 상기 제 2 절연층보다 명도가 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,주사 투과 전자 현미경을 사용하여 얻은 투과 전자 이미지에서, 상기 제 5 절연층은 상기 제 4 절연층보다 명도가 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 1 절연층 및 상기 제 5 절연층은 각각 가열에 의하여 수소를 방출하는 층이고,상기 제 3 절연층은 가열에 의하여 산소를 방출하는 층인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제 3 절연층은 상기 제 2 절연층보다 산소 함유량이 많은 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 제 3 절연층은 산화 절연층 또는 산화질화 절연층인, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 제 1 절연층, 상기 제 2 절연층, 상기 제 4 절연층, 및 상기 제 5 절연층은 각각 질화 실리콘층 또는 질화산화 실리콘층이고,상기 제 3 절연층은 산화 실리콘층 또는 산화질화 실리콘층인, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 제 1 절연층 및 상기 제 5 절연층은 각각 질화 실리콘층 또는 질화산화 실리콘층이고,상기 제 2 절연층 및 상기 제 4 절연층은 각각 산화 알루미늄층이고,상기 제 3 절연층은 산화 실리콘층 또는 산화질화 실리콘층인, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 반도체층은 상기 제 2 도전층의 상면 및 측면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 반도체층은 금속 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 반도체 장치의 제작 방법으로서,제 1 도전층을 형성하는 단계;상기 제 1 도전층 위에 제 1 절연막을 형성하는 단계;상기 제 1 절연막 위에 제 2 절연막을 형성하는 단계;상기 제 2 절연막 위에 제 3 절연막을 형성하는 단계;상기 제 3 절연막 위에 제 4 절연막을 형성하는 단계;상기 제 4 절연막 위에 제 5 절연막을 형성하는 단계;상기 제 5 절연막 위에, 상기 제 1 도전층과 중첩되는 영역에 제 1 개구를 포함하는 제 2 도전층을 형성하는 단계;상기 제 1 절연막, 상기 제 2 절연막, 상기 제 3 절연막, 상기 제 4 절연막, 및 상기 제 5 절연막을 가공함으로써, 상기 제 1 도전층에 도달하는 제 2 개구를 포함하는 제 1 절연층, 제 2 절연층, 제 3 절연층, 제 4 절연층, 및 제 5 절연층을 형성하는 단계;상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 상기 제 2 절연층의 측면, 상기 제 3 절연층의 측면, 상기 제 4 절연층의 측면, 상기 제 5 절연층의 측면, 그리고 상기 제 2 도전층의 상면 및 측면과 접촉하는 반도체층을 형성하는 단계;상기 반도체층 위에 제 6 절연층을 형성하는 단계; 및상기 제 6 절연층 위에 제 3 도전층을 형성하는 단계를 포함하고,상기 제 1 절연막의 성막 가스는 상기 제 2 절연막의 성막 가스보다 NH3 가스의 유량의 비율이 크고,상기 제 5 절연막의 성막 가스는 상기 제 4 절연막의 성막 가스보다 NH3 가스의 유량의 비율이 큰, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제 3 절연막을 형성한 후에 금속 산화물층을 형성함으로써 상기 제 3 절연막에 산소를 공급하는 단계, 및상기 금속 산화물층을 제거한 후에, 상기 제 4 절연막을 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>14. 제 12 항에 있어서,상기 제 3 절연막을 형성한 후, 대기에 노출시키지 않고 N2O 가스를 포함한 분위기에서 플라스마 처리를 수행하는 단계를 더 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>15. 제 2 항에 있어서,주사 투과 전자 현미경을 사용하여 얻은 투과 전자 이미지에서, 상기 제 1 절연층은 상기 제 2 절연층보다 명도가 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제 2 항에 있어서,주사 투과 전자 현미경을 사용하여 얻은 투과 전자 이미지에서, 상기 제 5 절연층은 상기 제 4 절연층보다 명도가 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제 2 항에 있어서,상기 제 1 절연층 및 상기 제 5 절연층은 각각 가열에 의하여 수소를 방출하는 층이고,상기 제 3 절연층은 가열에 의하여 산소를 방출하는 층인, 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제 2 항에 있어서,상기 제 3 절연층은 상기 제 2 절연층보다 산소 함유량이 많은 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>19. 제 2 항에 있어서,상기 제 3 절연층은 산화 절연층 또는 산화질화 절연층인, 반도체 장치.</claim></claimInfo><claimInfo><claim>20. 제 2 항에 있어서,상기 제 1 절연층, 상기 제 2 절연층, 상기 제 4 절연층, 및 상기 제 5 절연층은 각각 질화 실리콘층 또는 질화산화 실리콘층이고,상기 제 3 절연층은 산화 실리콘층 또는 산화질화 실리콘층인, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 토치기켄 우츠노...</address><code> </code><country> </country><engName>OHNO, Masakatsu</engName><name>오노 마사카츠</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 ...</address><code> </code><country> </country><engName>NAKADA, Masataka</engName><name>나카다 마사타카</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 ...</address><code> </code><country> </country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 ...</address><code> </code><country> </country><engName>DOBASHI, Masayoshi</engName><name>도바시 마사요시</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 ...</address><code> </code><country> </country><engName>KOEZUKA, Junichi</engName><name>코에즈카 준이치</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 ...</address><code> </code><country> </country><engName>JINTYOU, Masami</engName><name>진튜 마사미</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)</address><code>919980004179</code><country>대한민국</country><engName>LEE, Hwa Ik</engName><name>이화익</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.07.29</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-121215</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.07.25</receiptDate><receiptNumber>1-1-2023-0817920-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2023.07.28</receiptDate><receiptNumber>9-1-2023-9008711-14</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230096586.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93620fc635aa7be36b81dd7ab1b387397068934bd5d509e36f52c80dc7381c46e38b44cc05de84fe22aca142888c6333add5de101381ba67dd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdcb19a5a772fd2b3c6d4a21cbb6a4b5a1a5081d28dbc3b06ff6c4440cf3bb5b10c6b12670cea487d237ea02e6cdb7bc3e080ab126d18d3d5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>