read_sverilog rtl_src/glitchy.sv
compile
write -hierarchy -format verilog -output glitchy.gate.v
quit!
