
---

到目前为止，我们已经学习了流水线的基本原理，然后继续分析了冒险问题。我们已经看到，通常我们通过增加足够的硬件来应对结构冒险，以便可以在流水线中执行多条指令。接着我们研究了数据冒险，它源于以下情况：**后续指令依赖于前一条在流水线中的指令的结果。** 让我们来看看这个问题，回顾一下我们是如何通过使用[转发]（forwarding）来处理这个问题的。

---
[p2]
在这个例子中，流水线中已经有一条 `add` 指令，然后有一条 `sub` 指令紧随其后，并使用了存储在目标寄存器 `s0` 中的结果作为后续指令的源寄存器。此外，接下来的指令也使用了 `s0` 作为源寄存器。所以，当 `add` 指令在流水线的五个阶段中执行时，虽然加法运算的结果在执行阶段的末尾就已知，但该结果并没有立即写入寄存器文件，而是要等到两个阶段后，写回阶段的中途才写入。因此，在写回阶段的第一阶段之前，`s0` 的值仍然是旧值，即5，直到写回阶段的第一阶段，它才被更新为新值9。

如果紧随 `add` 指令的 `sub` 指令在指令解码阶段从寄存器读取值，它会读取错误的值，即旧值5。为了解决这个问题，我们使用了 **转发技术** ，因为我们已经知道新值是9。虽然该新值还没有写入寄存器文件，但它在执行阶段结束时的ALU输出中是可用的，存储在执行阶段和存储器访问阶段之间的寄存器中。

**所以我们需要做的就是扩展用于给ALU提供操作数的多路复用器，在这种情况下是 `ra`，并且它会出现在ALU的输入中。同样，对于后续的指令，我们会在该加法结果写入寄存器文件之前，从流水线寄存器中转发该结果（该寄存器连接存储器访问阶段和写回阶段），因为这个值是现成的。它在流水线中稍微往后移动了一些，因此它很好地与该指令或其输入对齐。

因此，我们通过使用硬件转发技术处理这些数据冒险问题。如果没有硬件转发，我们将不得不让流水线停顿，也就是在某些周期插入 NOP（空操作指令）并暂停流水线。

---
[p3]
在另一个与加载相关的数据冒险中，情况并没有那么简单，无法像前面那样轻松解决。这种情况下，加载指令从存储器中读取数据并存储到目标寄存器 `s2`，而后续指令希望将该值作为源操作数使用。让我们看看会发生什么。 **我们的加载指令访问存储器，数据在存储器访问阶段末尾可用。这比R型指令的数据可用时间晚了一个周期，R型指令的数据在执行阶段末尾即可使用。** 

**因此，新数据要等一个周期才能写回寄存器文件，但紧随其后的指令在寄存器文件中看到的是旧值。虽然来自存储器的数据已经存在，但它需要早一个周期才会有效。我们无法回到过去，也无法在流水线中“倒退”时间，这里没有转发解决方案能够解决这个问题。转发基本上帮助我们在流水线中“前进”，但没有任何解决方案能让我们“倒退”回到流水线的上一个阶段。** 

我们该怎么办？ **我们需要让流水线停顿(NOP)。没有其他可行的办法。** 
	所以，这条需要 `s2` 作为源操作数的 `and` 指令必须等待，直到该值有效。

**所有的加载指令都需要一个周期的流水线停顿。** 
	让我们看看这个流水线停顿是如何工作的：**我们将这个 `and` 指令转换为NOP，并将所有后续指令向后移动一个周期。**

**那么，如何将正在运行中的 `and` 指令变成NOP呢？** 
	1. 这条 `and` 指令已经在流水线中了。到我们意识到这是一个加载指令并需要停顿时，`and` 指令已经被取指了，我们没有取出其他指令，已经在执行 `and` 指令了。因此，我们需要有一种硬件机制来取消这条 `and` 指令，使其无效，并在下一个周期重新执行它。
	2. 那么，我们如何做到这一点呢？`and` 指令到底做了什么？它会翻转一些位，但如果它不将这些位写回，如果它不改变处理器的状态，那么就相当于它并不存在。这给了我们一个线索，告诉我们当我们发现这是一条加载指令时应该立即做什么。 **当加载指令的目的寄存器是下一条指令的源操作数时，我们应该立刻关闭所有与写入处理器新状态相关的控制信号。** 也就是说，我们不写入寄存器文件，不写入存储器，也不更新程序计数器。

这就是整个过程的简单实现。我们需要一个逻辑组件来检测 **当前处理的是加载指令，并且该加载指令的目标寄存器是下一条指令的源寄存器，这种情况下需要停顿。** 

**这就是实现 "停顿" 的机制：我们使流水线寄存器不执行任何操作，禁用控制信号，然后再次执行这条指令。**

**那么 ”重新执行and指令“ 又是怎么实现的呢？**
	当我们再次执行 `and` 指令时，我们可以通过非常类似之前看到的机制来转发数据，实际上是完全相同的机制来缓解数据冒险问题。这样它就可以在ALU输入中使用数据。因此，我们将 **使用[转发]技术重新执行这条 `and` 指令。** 

简单总结一下，为了处理加载数据冒险，我们必须在硬件中实现一个周期的流水线停顿，该停顿防止指令完成，不更新处理器状态，并强制重新执行后续指令。这个概念在流水线中非常重要，而且这种情况发生得相当频繁。因此，紧随加载指令之后的指令称为“加载延迟槽”。如果该指令使用了加载指令的结果，那么硬件必须停顿一个周期。

---
[p5]
问题是，这样的流水线停顿 可能导致代码膨胀和性能损失。因此，**我们可以查看要执行的指令列表，找出那些操作数不依赖于加载指令结果的指令，然后将它放入那个延迟槽中。这样一来，就不会有性能损失。** 这项任务通常由编译器来完成。
[p6]
让我们看看它是如何工作的。这里有一段RISC-V汇编代码，使用存储器中的数据执行两次加法操作。`A3` 存储 `A0` 和 `A1` 的和，`A4` 存储 `A0` 和 `A2` 的和。让我们看看一段RISC-V汇编代码示例。

这里是这段代码的初始顺序。我们先加载——`t0` 指向数组 `A` 的第0个元素，我们将第一个元素加载到 `t1` 中，然后获取数组的第二个元素并存储到 `t2` 中，接着立即执行加法操作。所以问题是，我们连续执行了两条加载指令，它们彼此之间没有依赖关系，第二条加载指令的源操作数与第一条加载指令的目标操作数没有依赖关系。但看看这里，`t2` 出现在这里，也出现在这里。因此这里存在依赖关系。这将导致停顿。因此我们必须让这条加法指令的执行停顿，直到我们可以从加载指令的流水线中转发数据到加法指令。然后我们就可以继续了，接着我们会发现这里还有另一个冒险。我们看到 `t4` 出现在这里，也出现在这里。这也是一个冒险。我们必须再次停顿。

当我们插入一个额外的周期后，我们可以继续。那么我们能做得更好吗？我们能否重新安排

这些指令呢？这通常是编译器的任务。因此，这里有一个替代的指令安排。我们将首先加载三个操作数，即 `A0`、`A1` 和 `A2`，在连续的三个加载周期内，并在此期间插入一条与前一条加载指令无关的加载指令。

这样一来，我们将这个独立的加载指令插入到延迟槽中，并避免了停顿。通过这种安排，`t2` 被存储到寄存器文件中，并且加载结果与寄存器文件中的数据在一个周期内分离，这样我们的硬件转发机制就可以帮助我们避免停顿。同样地，加载 `t4` 并使用 `t4` 的数据在两条指令之间有足够的间隔，足够多的周期，使得转发机制不需要触发。因此，通过这样的重新安排，原本执行这七条指令需要9个周期，现在我们可以在7个周期内完成所有指令的执行。
