<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<tables>
    <table id="device_map_pinout_report" title="Pinout Report" column_number="7">
        <column_headers>
            <data>Pin Name</data>
            <data>IO Instance Name</data>
            <data>BANK</data>
            <data>Function Name</data>
            <data>Design Instance Name</data>
            <data>Direction</data>
            <data>Constraint</data>
        </column_headers>
        <row>
            <data>D18</data>
            <data>IOBD_300_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_26P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H13</data>
            <data>IOBD_248_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_17P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C5</data>
            <data>IOBD_64_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_9P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C3</data>
            <data>IOBD_8_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_0P/IO_STAUS_C</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D17</data>
            <data>IOBD_320_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_30P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B20</data>
            <data>IOBD_316_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_29P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C19</data>
            <data>IOBD_312_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_28P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B18</data>
            <data>IOBD_308_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_27P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G16</data>
            <data>IOBD_296_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_25P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C17</data>
            <data>IOBD_292_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_24P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H14</data>
            <data>IOBD_288_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_23P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E16</data>
            <data>IOBD_244_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_16P/GCLK13/PLL1_CLK6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F14</data>
            <data>IOBD_240_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_15P/GCLK15/PLL1_CLK4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H12</data>
            <data>IOBD_224_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_14P/GCLK17/PLL1_CLK2</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>G9</data>
            <data>IOBD_220_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_13P/GCLK19/PLL1_CLK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H10</data>
            <data>IOBD_72_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_11P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G8</data>
            <data>IOBD_68_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_10P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F7</data>
            <data>IOBD_44_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_7P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C4</data>
            <data>IOBD_40_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_6P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B3</data>
            <data>IOBD_32_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_4P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>E5</data>
            <data>IOBD_20_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_3P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B2</data>
            <data>IOBD_16_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_2P</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>D4</data>
            <data>IOBD_12_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_1P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C18</data>
            <data>IOBS_TB_321_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_30N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A20</data>
            <data>IOBS_TB_317_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_29N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A19</data>
            <data>IOBS_TB_313_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_28N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A18</data>
            <data>IOBS_TB_309_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_27N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F17</data>
            <data>IOBS_TB_297_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_25N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A17</data>
            <data>IOBS_TB_293_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_24N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G15</data>
            <data>IOBS_TB_289_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_23N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F16</data>
            <data>IOBS_TB_245_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_16N/GCLK12/PLL1_CLK7</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>F15</data>
            <data>IOBS_TB_241_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_15N/GCLK14/PLL1_CLK5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G11</data>
            <data>IOBS_TB_225_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_14N/GCLK16/PLL1_CLK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F10</data>
            <data>IOBS_TB_221_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_13N/GCLK18/PLL1_CLK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H11</data>
            <data>IOBS_TB_73_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_11N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F9</data>
            <data>IOBS_TB_69_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_10N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F8</data>
            <data>IOBS_TB_45_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_7N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A4</data>
            <data>IOBS_TB_41_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_6N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A3</data>
            <data>IOBS_TB_33_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_4N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>E6</data>
            <data>IOBS_TB_21_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_3N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A2</data>
            <data>IOBS_TB_17_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_2N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>D5</data>
            <data>IOBS_TB_13_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_1N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D19</data>
            <data>IOBR_TB_301_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_26N/VREF_B0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G13</data>
            <data>IOBR_TB_249_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_17N/VREF_B0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A5</data>
            <data>IOBR_TB_65_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_9N/VREF_B0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D3</data>
            <data>IOBR_TB_9_376</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_0N/VREF_B0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V19</data>
            <data>IOBS_LR_328_25</data>
            <data>BANK1</data>
            <data>DIFFI_B1_55P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T19</data>
            <data>IOBS_LR_328_37</data>
            <data>BANK1</data>
            <data>DIFFI_B1_54P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R17</data>
            <data>IOBS_LR_328_41</data>
            <data>BANK1</data>
            <data>DIFFI_B1_53P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P17</data>
            <data>IOBS_LR_328_45</data>
            <data>BANK1</data>
            <data>DIFFI_B1_52P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R15</data>
            <data>IOBS_LR_328_49</data>
            <data>BANK1</data>
            <data>DIFFI_B1_51P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M17</data>
            <data>IOBS_LR_328_109</data>
            <data>BANK1</data>
            <data>DIFFI_B1_43P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N16</data>
            <data>IOBS_LR_328_113</data>
            <data>BANK1</data>
            <data>DIFFI_B1_42P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U19</data>
            <data>IOBS_LR_328_117</data>
            <data>BANK1</data>
            <data>DIFFI_B1_41P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M16</data>
            <data>IOBS_LR_328_121</data>
            <data>BANK1</data>
            <data>DIFFI_B1_40P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L15</data>
            <data>IOBS_LR_328_133</data>
            <data>BANK1</data>
            <data>DIFFI_B1_39P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y21</data>
            <data>IOBS_LR_328_141</data>
            <data>BANK1</data>
            <data>DIFFI_B1_37P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W20</data>
            <data>IOBS_LR_328_145</data>
            <data>BANK1</data>
            <data>DIFFI_B1_36P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V21</data>
            <data>IOBS_LR_328_149</data>
            <data>BANK1</data>
            <data>DIFFI_B1_35P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U20</data>
            <data>IOBS_LR_328_161</data>
            <data>BANK1</data>
            <data>DIFFI_B1_34P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T21</data>
            <data>IOBS_LR_328_165</data>
            <data>BANK1</data>
            <data>DIFFI_B1_33P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R20</data>
            <data>IOBS_LR_328_169</data>
            <data>BANK1</data>
            <data>DIFFI_B1_32P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P21</data>
            <data>IOBS_LR_328_173</data>
            <data>BANK1</data>
            <data>DIFFI_B1_31P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N20</data>
            <data>IOBS_LR_328_177</data>
            <data>BANK1</data>
            <data>DIFFI_B1_30P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M21</data>
            <data>IOBS_LR_328_201</data>
            <data>BANK1</data>
            <data>DIFFI_B1_29P/XTAL_A</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L20</data>
            <data>IOBS_LR_328_205</data>
            <data>BANK1</data>
            <data>DIFFI_B1_28P/GCLK5/PLL2_CLK2/PLL3_CLK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P20</data>
            <data>IOBS_LR_328_209</data>
            <data>BANK1</data>
            <data>DIFFI_B1_27P/GCLK7/PLL2_CLK0/PLL3_CLK0</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>K21</data>
            <data>IOBS_LR_328_213</data>
            <data>BANK1</data>
            <data>DIFFI_B1_26P/GCLK9/PLL1_CLK10/PLL4_CLK2/PLL5_CLK2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M20</data>
            <data>IOBS_LR_328_217</data>
            <data>BANK1</data>
            <data>DIFFI_B1_25P/GCLK11/PLL1_CLK8/PLL4_CLK0/PLL5_CLK0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J20</data>
            <data>IOBS_LR_328_229</data>
            <data>BANK1</data>
            <data>DIFFI_B1_24P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K20</data>
            <data>IOBS_LR_328_233</data>
            <data>BANK1</data>
            <data>DIFFI_B1_23P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H21</data>
            <data>IOBS_LR_328_237</data>
            <data>BANK1</data>
            <data>DIFFI_B1_22P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K17</data>
            <data>IOBS_LR_328_241</data>
            <data>BANK1</data>
            <data>DIFFI_B1_21P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G20</data>
            <data>IOBS_LR_328_245</data>
            <data>BANK1</data>
            <data>DIFFI_B1_20P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K19</data>
            <data>IOBS_LR_328_257</data>
            <data>BANK1</data>
            <data>DIFFI_B1_19P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J19</data>
            <data>IOBS_LR_328_261</data>
            <data>BANK1</data>
            <data>DIFFI_B1_18P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E20</data>
            <data>IOBS_LR_328_265</data>
            <data>BANK1</data>
            <data>DIFFI_B1_17P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F21</data>
            <data>IOBS_LR_328_269</data>
            <data>BANK1</data>
            <data>DIFFI_B1_16P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H18</data>
            <data>IOBS_LR_328_273</data>
            <data>BANK1</data>
            <data>DIFFI_B1_15P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G19</data>
            <data>IOBS_LR_328_285</data>
            <data>BANK1</data>
            <data>DIFFI_B1_14P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C20</data>
            <data>IOBS_LR_328_293</data>
            <data>BANK1</data>
            <data>DIFFI_B1_12P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J16</data>
            <data>IOBS_LR_328_297</data>
            <data>BANK1</data>
            <data>DIFFI_B1_11P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B21</data>
            <data>IOBS_LR_328_361</data>
            <data>BANK1</data>
            <data>DIFFI_B1_2P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H16</data>
            <data>IOBS_LR_328_365</data>
            <data>BANK1</data>
            <data>DIFFI_B1_1P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P19</data>
            <data>IOBS_LR_328_137</data>
            <data>BANK1</data>
            <data>DIFFI_B1_38P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D21</data>
            <data>IOBS_LR_328_289</data>
            <data>BANK1</data>
            <data>DIFFI_B1_13P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F18</data>
            <data>IOBS_LR_328_369</data>
            <data>BANK1</data>
            <data>DIFFI_B1_0P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V20</data>
            <data>IOBS_LR_328_24</data>
            <data>BANK1</data>
            <data>DIFFI_B1_55N/DOUT_BUSY</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T18</data>
            <data>IOBS_LR_328_36</data>
            <data>BANK1</data>
            <data>DIFFI_B1_54N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T17</data>
            <data>IOBS_LR_328_40</data>
            <data>BANK1</data>
            <data>DIFFI_B1_53N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P18</data>
            <data>IOBS_LR_328_44</data>
            <data>BANK1</data>
            <data>DIFFI_B1_52N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R16</data>
            <data>IOBS_LR_328_48</data>
            <data>BANK1</data>
            <data>DIFFI_B1_51N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M18</data>
            <data>IOBS_LR_328_108</data>
            <data>BANK1</data>
            <data>DIFFI_B1_43N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P16</data>
            <data>IOBS_LR_328_112</data>
            <data>BANK1</data>
            <data>DIFFI_B1_42N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T20</data>
            <data>IOBS_LR_328_116</data>
            <data>BANK1</data>
            <data>DIFFI_B1_41N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N15</data>
            <data>IOBS_LR_328_120</data>
            <data>BANK1</data>
            <data>DIFFI_B1_40N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K16</data>
            <data>IOBS_LR_328_132</data>
            <data>BANK1</data>
            <data>DIFFI_B1_39N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y22</data>
            <data>IOBS_LR_328_140</data>
            <data>BANK1</data>
            <data>DIFFI_B1_37N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W22</data>
            <data>IOBS_LR_328_144</data>
            <data>BANK1</data>
            <data>DIFFI_B1_36N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V22</data>
            <data>IOBS_LR_328_148</data>
            <data>BANK1</data>
            <data>DIFFI_B1_35N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U22</data>
            <data>IOBS_LR_328_160</data>
            <data>BANK1</data>
            <data>DIFFI_B1_34N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T22</data>
            <data>IOBS_LR_328_164</data>
            <data>BANK1</data>
            <data>DIFFI_B1_33N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R22</data>
            <data>IOBS_LR_328_168</data>
            <data>BANK1</data>
            <data>DIFFI_B1_32N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P22</data>
            <data>IOBS_LR_328_172</data>
            <data>BANK1</data>
            <data>DIFFI_B1_31N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N22</data>
            <data>IOBS_LR_328_176</data>
            <data>BANK1</data>
            <data>DIFFI_B1_30N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M22</data>
            <data>IOBS_LR_328_200</data>
            <data>BANK1</data>
            <data>DIFFI_B1_29N/XTAL_B</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L22</data>
            <data>IOBS_LR_328_204</data>
            <data>BANK1</data>
            <data>DIFFI_B1_28N/GCLK4/PLL2_CLK3/PLL3_CLK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N19</data>
            <data>IOBS_LR_328_208</data>
            <data>BANK1</data>
            <data>DIFFI_B1_27N/GCLK6/PLL2_CLK1/PLL3_CLK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K22</data>
            <data>IOBS_LR_328_212</data>
            <data>BANK1</data>
            <data>DIFFI_B1_26N/GCLK8/PLL1_CLK11/PLL4_CLK3/PLL5_CLK3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M19</data>
            <data>IOBS_LR_328_216</data>
            <data>BANK1</data>
            <data>DIFFI_B1_25N/GCLK10/PLL1_CLK9/PLL4_CLK1/PLL5_CLK1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J22</data>
            <data>IOBS_LR_328_228</data>
            <data>BANK1</data>
            <data>DIFFI_B1_24N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L19</data>
            <data>IOBS_LR_328_232</data>
            <data>BANK1</data>
            <data>DIFFI_B1_23N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H22</data>
            <data>IOBS_LR_328_236</data>
            <data>BANK1</data>
            <data>DIFFI_B1_22N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L17</data>
            <data>IOBS_LR_328_240</data>
            <data>BANK1</data>
            <data>DIFFI_B1_21N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G22</data>
            <data>IOBS_LR_328_244</data>
            <data>BANK1</data>
            <data>DIFFI_B1_20N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K18</data>
            <data>IOBS_LR_328_256</data>
            <data>BANK1</data>
            <data>DIFFI_B1_19N</data>
            <data></data>
            <data></data>
            <data>YES</data>
        </row>
        <row>
            <data>H20</data>
            <data>IOBS_LR_328_260</data>
            <data>BANK1</data>
            <data>DIFFI_B1_18N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E22</data>
            <data>IOBS_LR_328_264</data>
            <data>BANK1</data>
            <data>DIFFI_B1_17N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F22</data>
            <data>IOBS_LR_328_268</data>
            <data>BANK1</data>
            <data>DIFFI_B1_16N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H19</data>
            <data>IOBS_LR_328_272</data>
            <data>BANK1</data>
            <data>DIFFI_B1_15N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F20</data>
            <data>IOBS_LR_328_284</data>
            <data>BANK1</data>
            <data>DIFFI_B1_14N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C22</data>
            <data>IOBS_LR_328_292</data>
            <data>BANK1</data>
            <data>DIFFI_B1_12N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J17</data>
            <data>IOBS_LR_328_296</data>
            <data>BANK1</data>
            <data>DIFFI_B1_11N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B22</data>
            <data>IOBS_LR_328_360</data>
            <data>BANK1</data>
            <data>DIFFI_B1_2N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H17</data>
            <data>IOBS_LR_328_364</data>
            <data>BANK1</data>
            <data>DIFFI_B1_1N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R19</data>
            <data>IOBR_LR_328_136</data>
            <data>BANK1</data>
            <data>DIFFI_B1_38N/VREF_B1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D22</data>
            <data>IOBR_LR_328_288</data>
            <data>BANK1</data>
            <data>DIFFI_B1_13N/VREF_B1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F19</data>
            <data>IOBR_LR_328_368</data>
            <data>BANK1</data>
            <data>DIFFI_B1_0N/VREF_B1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U16</data>
            <data>IOBD_289_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_47P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U14</data>
            <data>IOBD_217_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_35P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA10</data>
            <data>IOBD_149_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_22P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W9</data>
            <data>IOBD_101_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_15P/D7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y20</data>
            <data>IOBD_321_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_54P/CFG_CLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V17</data>
            <data>IOBD_317_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_53P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA20</data>
            <data>IOBD_313_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_52P/D0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W17</data>
            <data>IOBD_281_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_46P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA14</data>
            <data>IOBD_273_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_45P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R13</data>
            <data>IOBD_245_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_39P/D1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y19</data>
            <data>IOBD_241_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_38P/MODE1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA18</data>
            <data>IOBD_225_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_37P/D11</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y17</data>
            <data>IOBD_221_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_36P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y16</data>
            <data>IOBD_213_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_34P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V13</data>
            <data>IOBD_209_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_33P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA16</data>
            <data>IOBD_201_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_32P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W14</data>
            <data>IOBD_197_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_31P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y15</data>
            <data>IOBD_189_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_30P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R11</data>
            <data>IOBD_185_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_29P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T15</data>
            <data>IOBD_181_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_28P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T12</data>
            <data>IOBD_169_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_27P/GCLK3/PLL4_CLK11/PLL5_CLK11</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y13</data>
            <data>IOBD_165_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_26P/GCLK1/PLL4_CLK9/PLL5_CLK9/D13</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA12</data>
            <data>IOBD_161_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_25P/GCLK31/PLL4_CLK7/PLL5_CLK7/D14</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y11</data>
            <data>IOBD_157_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_24P/GCLK29/PLL4_CLK5/PLL5_CLK5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W12</data>
            <data>IOBD_153_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_23P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V11</data>
            <data>IOBD_133_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_21P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y9</data>
            <data>IOBD_129_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_20P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W10</data>
            <data>IOBD_121_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_19P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA8</data>
            <data>IOBD_117_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_18P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T10</data>
            <data>IOBD_113_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_17P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y7</data>
            <data>IOBD_109_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_16P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA6</data>
            <data>IOBD_97_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_14P/D3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U9</data>
            <data>IOBD_93_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_13P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T8</data>
            <data>IOBD_61_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_8P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V7</data>
            <data>IOBD_45_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_7P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R9</data>
            <data>IOBD_41_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_6P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W6</data>
            <data>IOBD_37_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_5P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y5</data>
            <data>IOBD_33_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_4P/D5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA4</data>
            <data>IOBD_21_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_3P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T7</data>
            <data>IOBD_17_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_2P/D8</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y4</data>
            <data>IOBD_13_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_1P/INIT_FLAG_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA21</data>
            <data>IOBS_TB_320_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_54N/MODE0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W18</data>
            <data>IOBS_TB_316_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_53N/MFG_TEST_OUT</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB20</data>
            <data>IOBS_TB_312_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_52N/CS_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y18</data>
            <data>IOBS_TB_280_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_46N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB14</data>
            <data>IOBS_TB_272_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_45N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T14</data>
            <data>IOBS_TB_244_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_39N/D2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB19</data>
            <data>IOBS_TB_240_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_38N/D10</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB18</data>
            <data>IOBS_TB_224_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_37N/D12</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB17</data>
            <data>IOBS_TB_220_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_36N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W15</data>
            <data>IOBS_TB_212_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_34N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W13</data>
            <data>IOBS_TB_208_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_33N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB16</data>
            <data>IOBS_TB_200_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_32N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y14</data>
            <data>IOBS_TB_196_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_31N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB15</data>
            <data>IOBS_TB_188_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_30N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T11</data>
            <data>IOBS_TB_184_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_29N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U15</data>
            <data>IOBS_TB_180_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_28N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U12</data>
            <data>IOBS_TB_168_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_27N/GCLK2/PLL4_CLK10/PLL5_CLK10</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB13</data>
            <data>IOBS_TB_164_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_26N/GCLK0/PLL4_CLK8/PLL5_CLK8/ECCLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB12</data>
            <data>IOBS_TB_160_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_25N/GCLK30/PLL4_CLK6/PLL5_CLK6/D15</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB11</data>
            <data>IOBS_TB_156_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_24N/GCLK28/PLL4_CLK4/PLL5_CLK4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y12</data>
            <data>IOBS_TB_152_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_23N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W11</data>
            <data>IOBS_TB_132_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_21N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB9</data>
            <data>IOBS_TB_128_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_20N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y10</data>
            <data>IOBS_TB_120_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_19N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB8</data>
            <data>IOBS_TB_116_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_18N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U10</data>
            <data>IOBS_TB_112_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_17N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB7</data>
            <data>IOBS_TB_108_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_16N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB6</data>
            <data>IOBS_TB_96_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_14N/D4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V9</data>
            <data>IOBS_TB_92_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_13N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U8</data>
            <data>IOBS_TB_60_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_8N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W8</data>
            <data>IOBS_TB_44_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_7N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R8</data>
            <data>IOBS_TB_40_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_6N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y6</data>
            <data>IOBS_TB_36_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_5N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB5</data>
            <data>IOBS_TB_32_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_4N/D6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB4</data>
            <data>IOBS_TB_20_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_3N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U6</data>
            <data>IOBS_TB_16_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_2N/D9</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA3</data>
            <data>IOBS_TB_12_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_1N/CSO_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V15</data>
            <data>IOBR_TB_288_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_47N/VREF_B2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U13</data>
            <data>IOBR_TB_216_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_35N/VREF_B2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AB10</data>
            <data>IOBR_TB_148_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_22N/VREF_B2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y8</data>
            <data>IOBR_TB_100_0</data>
            <data>BANK2</data>
            <data>DIFFIO_B2_15N/RWSEL/VREF_B2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R7</data>
            <data>IOBS_LR_0_16</data>
            <data>BANK3</data>
            <data>DIFFI_B3_57P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M7</data>
            <data>IOBS_LR_0_136</data>
            <data>BANK3</data>
            <data>DIFFI_B3_38P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K7</data>
            <data>IOBS_LR_0_288</data>
            <data>BANK3</data>
            <data>DIFFI_B3_13P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C1</data>
            <data>IOBS_LR_0_368</data>
            <data>BANK3</data>
            <data>DIFFI_B3_0P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W4</data>
            <data>IOBS_LR_0_20</data>
            <data>BANK3</data>
            <data>DIFFI_B3_56P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T6</data>
            <data>IOBS_LR_0_24</data>
            <data>BANK3</data>
            <data>DIFFI_B3_55P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V5</data>
            <data>IOBS_LR_0_36</data>
            <data>BANK3</data>
            <data>DIFFI_B3_54P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P5</data>
            <data>IOBS_LR_0_40</data>
            <data>BANK3</data>
            <data>DIFFI_B3_53P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA2</data>
            <data>IOBS_LR_0_44</data>
            <data>BANK3</data>
            <data>DIFFI_B3_52P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N6</data>
            <data>IOBS_LR_0_92</data>
            <data>BANK3</data>
            <data>DIFFI_B3_45P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U4</data>
            <data>IOBS_LR_0_112</data>
            <data>BANK3</data>
            <data>DIFFI_B3_42P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P6</data>
            <data>IOBS_LR_0_116</data>
            <data>BANK3</data>
            <data>DIFFI_B3_41P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T3</data>
            <data>IOBS_LR_0_120</data>
            <data>BANK3</data>
            <data>DIFFI_B3_40P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H4</data>
            <data>IOBS_LR_0_132</data>
            <data>BANK3</data>
            <data>DIFFI_B3_39P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y2</data>
            <data>IOBS_LR_0_140</data>
            <data>BANK3</data>
            <data>DIFFI_B3_37P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W3</data>
            <data>IOBS_LR_0_144</data>
            <data>BANK3</data>
            <data>DIFFI_B3_36P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V2</data>
            <data>IOBS_LR_0_148</data>
            <data>BANK3</data>
            <data>DIFFI_B3_35P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U3</data>
            <data>IOBS_LR_0_160</data>
            <data>BANK3</data>
            <data>DIFFI_B3_34P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T2</data>
            <data>IOBS_LR_0_164</data>
            <data>BANK3</data>
            <data>DIFFI_B3_33P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R3</data>
            <data>IOBS_LR_0_168</data>
            <data>BANK3</data>
            <data>DIFFI_B3_32P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P2</data>
            <data>IOBS_LR_0_172</data>
            <data>BANK3</data>
            <data>DIFFI_B3_31P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N3</data>
            <data>IOBS_LR_0_176</data>
            <data>BANK3</data>
            <data>DIFFI_B3_30P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M2</data>
            <data>IOBS_LR_0_200</data>
            <data>BANK3</data>
            <data>DIFFI_B3_29P/XTAL_B</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L3</data>
            <data>IOBS_LR_0_204</data>
            <data>BANK3</data>
            <data>DIFFI_B3_28P/GCLK27/PLL2_CLK7/PLL3_CLK7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P3</data>
            <data>IOBS_LR_0_208</data>
            <data>BANK3</data>
            <data>DIFFI_B3_27P/GCLK25/PLL2_CLK5/PLL3_CLK5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M5</data>
            <data>IOBS_LR_0_212</data>
            <data>BANK3</data>
            <data>DIFFI_B3_26P/GCLK23/PLL1_CLK15/PLL4_CLK7/PLL5_CLK7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M3</data>
            <data>IOBS_LR_0_216</data>
            <data>BANK3</data>
            <data>DIFFI_B3_25P/GCLK21/PLL1_CLK13/PLL4_CLK5/PLL5_CLK5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M6</data>
            <data>IOBS_LR_0_228</data>
            <data>BANK3</data>
            <data>DIFFI_B3_24P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K4</data>
            <data>IOBS_LR_0_232</data>
            <data>BANK3</data>
            <data>DIFFI_B3_23P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K2</data>
            <data>IOBS_LR_0_236</data>
            <data>BANK3</data>
            <data>DIFFI_B3_22P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J3</data>
            <data>IOBS_LR_0_240</data>
            <data>BANK3</data>
            <data>DIFFI_B3_21P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K6</data>
            <data>IOBS_LR_0_244</data>
            <data>BANK3</data>
            <data>DIFFI_B3_20P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H2</data>
            <data>IOBS_LR_0_256</data>
            <data>BANK3</data>
            <data>DIFFI_B3_19P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J4</data>
            <data>IOBS_LR_0_260</data>
            <data>BANK3</data>
            <data>DIFFI_B3_18P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G3</data>
            <data>IOBS_LR_0_264</data>
            <data>BANK3</data>
            <data>DIFFI_B3_17P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F2</data>
            <data>IOBS_LR_0_268</data>
            <data>BANK3</data>
            <data>DIFFI_B3_16P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E3</data>
            <data>IOBS_LR_0_272</data>
            <data>BANK3</data>
            <data>DIFFI_B3_15P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J6</data>
            <data>IOBS_LR_0_284</data>
            <data>BANK3</data>
            <data>DIFFI_B3_14P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D2</data>
            <data>IOBS_LR_0_292</data>
            <data>BANK3</data>
            <data>DIFFI_B3_12P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F3</data>
            <data>IOBS_LR_0_296</data>
            <data>BANK3</data>
            <data>DIFFI_B3_11P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H6</data>
            <data>IOBS_LR_0_356</data>
            <data>BANK3</data>
            <data>DIFFI_B3_3P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J7</data>
            <data>IOBS_LR_0_360</data>
            <data>BANK3</data>
            <data>DIFFI_B3_2P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F5</data>
            <data>IOBS_LR_0_364</data>
            <data>BANK3</data>
            <data>DIFFI_B3_1P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y3</data>
            <data>IOBS_LR_0_21</data>
            <data>BANK3</data>
            <data>DIFFI_B3_56N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T5</data>
            <data>IOBS_LR_0_25</data>
            <data>BANK3</data>
            <data>DIFFI_B3_55N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V3</data>
            <data>IOBS_LR_0_37</data>
            <data>BANK3</data>
            <data>DIFFI_B3_54N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P4</data>
            <data>IOBS_LR_0_41</data>
            <data>BANK3</data>
            <data>DIFFI_B3_53N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>AA1</data>
            <data>IOBS_LR_0_45</data>
            <data>BANK3</data>
            <data>DIFFI_B3_52N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N7</data>
            <data>IOBS_LR_0_93</data>
            <data>BANK3</data>
            <data>DIFFI_B3_45N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T4</data>
            <data>IOBS_LR_0_113</data>
            <data>BANK3</data>
            <data>DIFFI_B3_42N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P7</data>
            <data>IOBS_LR_0_117</data>
            <data>BANK3</data>
            <data>DIFFI_B3_41N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R4</data>
            <data>IOBS_LR_0_121</data>
            <data>BANK3</data>
            <data>DIFFI_B3_40N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G4</data>
            <data>IOBS_LR_0_133</data>
            <data>BANK3</data>
            <data>DIFFI_B3_39N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y1</data>
            <data>IOBS_LR_0_141</data>
            <data>BANK3</data>
            <data>DIFFI_B3_37N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W1</data>
            <data>IOBS_LR_0_145</data>
            <data>BANK3</data>
            <data>DIFFI_B3_36N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V1</data>
            <data>IOBS_LR_0_149</data>
            <data>BANK3</data>
            <data>DIFFI_B3_35N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U1</data>
            <data>IOBS_LR_0_161</data>
            <data>BANK3</data>
            <data>DIFFI_B3_34N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T1</data>
            <data>IOBS_LR_0_165</data>
            <data>BANK3</data>
            <data>DIFFI_B3_33N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R1</data>
            <data>IOBS_LR_0_169</data>
            <data>BANK3</data>
            <data>DIFFI_B3_32N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P1</data>
            <data>IOBS_LR_0_173</data>
            <data>BANK3</data>
            <data>DIFFI_B3_31N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N1</data>
            <data>IOBS_LR_0_177</data>
            <data>BANK3</data>
            <data>DIFFI_B3_30N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M1</data>
            <data>IOBS_LR_0_201</data>
            <data>BANK3</data>
            <data>DIFFI_B3_29N/XTAL_A</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L1</data>
            <data>IOBS_LR_0_205</data>
            <data>BANK3</data>
            <data>DIFFI_B3_28N/GCLK26/PLL2_CLK6/PLL3_CLK6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N4</data>
            <data>IOBS_LR_0_209</data>
            <data>BANK3</data>
            <data>DIFFI_B3_27N/GCLK24/PLL2_CLK4/PLL3_CLK4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M4</data>
            <data>IOBS_LR_0_213</data>
            <data>BANK3</data>
            <data>DIFFI_B3_26N/GCLK22/PLL1_CLK14/PLL4_CLK6/PLL5_CLK6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L4</data>
            <data>IOBS_LR_0_217</data>
            <data>BANK3</data>
            <data>DIFFI_B3_25N/GCLK20/PLL1_CLK12/PLL4_CLK4/PLL5_CLK4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L6</data>
            <data>IOBS_LR_0_229</data>
            <data>BANK3</data>
            <data>DIFFI_B3_24N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K3</data>
            <data>IOBS_LR_0_233</data>
            <data>BANK3</data>
            <data>DIFFI_B3_23N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K1</data>
            <data>IOBS_LR_0_237</data>
            <data>BANK3</data>
            <data>DIFFI_B3_22N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J1</data>
            <data>IOBS_LR_0_241</data>
            <data>BANK3</data>
            <data>DIFFI_B3_21N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K5</data>
            <data>IOBS_LR_0_245</data>
            <data>BANK3</data>
            <data>DIFFI_B3_20N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H1</data>
            <data>IOBS_LR_0_257</data>
            <data>BANK3</data>
            <data>DIFFI_B3_19N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H3</data>
            <data>IOBS_LR_0_261</data>
            <data>BANK3</data>
            <data>DIFFI_B3_18N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G1</data>
            <data>IOBS_LR_0_265</data>
            <data>BANK3</data>
            <data>DIFFI_B3_17N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F1</data>
            <data>IOBS_LR_0_269</data>
            <data>BANK3</data>
            <data>DIFFI_B3_16N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E1</data>
            <data>IOBS_LR_0_273</data>
            <data>BANK3</data>
            <data>DIFFI_B3_15N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H5</data>
            <data>IOBS_LR_0_285</data>
            <data>BANK3</data>
            <data>DIFFI_B3_14N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D1</data>
            <data>IOBS_LR_0_293</data>
            <data>BANK3</data>
            <data>DIFFI_B3_12N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E4</data>
            <data>IOBS_LR_0_297</data>
            <data>BANK3</data>
            <data>DIFFI_B3_11N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G7</data>
            <data>IOBS_LR_0_357</data>
            <data>BANK3</data>
            <data>DIFFI_B3_3N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H8</data>
            <data>IOBS_LR_0_361</data>
            <data>BANK3</data>
            <data>DIFFI_B3_2N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G6</data>
            <data>IOBS_LR_0_365</data>
            <data>BANK3</data>
            <data>DIFFI_B3_1N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P8</data>
            <data>IOBR_LR_0_17</data>
            <data>BANK3</data>
            <data>DIFFI_B3_57N/VREF_B3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M8</data>
            <data>IOBR_LR_0_137</data>
            <data>BANK3</data>
            <data>DIFFI_B3_38N/VREF_B3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K8</data>
            <data>IOBR_LR_0_289</data>
            <data>BANK3</data>
            <data>DIFFI_B3_13N/VREF_B3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B1</data>
            <data>IOBR_LR_0_369</data>
            <data>BANK3</data>
            <data>DIFFI_B3_0N/VREF_B3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
    </table>
    <table id="device_map_timing_constraint" title="Inferred clocks commands" column_number="1">
        <column_headers>
            <data>Command</data>
        </column_headers>
        <row>
            <data>create_clock -period {1000} -waveform {0 500} -name {hsst_test_dut_top|i_free_clk} [get_ports {i_free_clk}] -add</data>
        </row>
        <row>
            <data>set_clock_groups -name {Inferred_clock_group_0} -asynchronous -group [get_clocks {hsst_test_dut_top|i_free_clk}]</data>
        </row>
    </table>
    <table id="device_map_clock_signal" title="Clock Signal" column_number="5">
        <column_headers>
            <data>Driver_Pin_Name</data>
            <data>Clk_Source_Inst</data>
            <data>Clk_Inst_Name</data>
            <data>Net_Name</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>P_TCLK2FABRIC[2]</data>
            <data>U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST</data>
            <data>clkbufg_3</data>
            <data>ntclkbufg_0</data>
            <data>2613</data>
        </row>
        <row>
            <data>TCK_USER</data>
            <data>u_CORES/u_GTP_SCANCHAIN_PG</data>
            <data>clkbufg_4</data>
            <data>ntclkbufg_1</data>
            <data>653</data>
        </row>
        <row>
            <data>O</data>
            <data>i_free_clk_ibuf</data>
            <data>clkbufg_5</data>
            <data>ntclkbufg_2</data>
            <data>345</data>
        </row>
    </table>
    <table id="device_map_reset_signal" title="Reset Signal" column_number="3">
        <column_headers>
            <data>Net_Name</data>
            <data>Rst_Source_Inst</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>U_INST_CHK/N981</data>
            <data>U_INST_CHK/N981</data>
            <data>417</data>
        </row>
        <row>
            <data>chk_rst_1</data>
            <data>N1_0</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/N1</data>
            <data>u_CORES/u_debug_core_0/N1</data>
            <data>2071</data>
        </row>
        <row>
            <data>u_CORES/u_jtag_hub/N3</data>
            <data>u_CORES/u_jtag_hub/N3</data>
            <data>1</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/N7</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/N7</data>
            <data>21</data>
        </row>
        <row>
            <data>_$$_GND_$$_</data>
            <data>_$$_GND_$$_</data>
            <data>144</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_hub_data_decode/N0</data>
            <data>u_CORES/u_debug_core_0/u_hub_data_decode/N0</data>
            <data>70</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N52</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N52</data>
            <data>2</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_lock_deb/N0</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_lock_deb/N0</data>
            <data>40</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/N0</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/N0</data>
            <data>20</data>
        </row>
        <row>
            <data>U_INST/P_LANE_RST_3</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE2_ENABLE.o_lane_rst_2</data>
            <data>262</data>
        </row>
    </table>
    <table id="device_map_high_fanout_singnal" title="High Fanout Signal" column_number="3">
        <column_headers>
            <data>Net_Name</data>
            <data>Driver</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>ntclkbufg_0</data>
            <data>clkbufg_3</data>
            <data>2613</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/N1</data>
            <data>u_CORES/u_debug_core_0/N1</data>
            <data>2071</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/data_start_d1</data>
            <data>u_CORES/u_debug_core_0/data_start_d1</data>
            <data>800</data>
        </row>
        <row>
            <data>ntclkbufg_1</data>
            <data>clkbufg_4</data>
            <data>653</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/conf_rst</data>
            <data>u_CORES/u_debug_core_0/u_hub_data_decode/newrst.conf_rst</data>
            <data>513</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/N9246</data>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/N9246</data>
            <data>481</data>
        </row>
        <row>
            <data>U_INST_CHK/N981</data>
            <data>U_INST_CHK/N981</data>
            <data>417</data>
        </row>
        <row>
            <data>ntclkbufg_2</data>
            <data>clkbufg_5</data>
            <data>345</data>
        </row>
        <row>
            <data>U_INST/P_LANE_RST_3</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE2_ENABLE.o_lane_rst_2</data>
            <data>265</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Data_Capture_Memory/_N39</data>
            <data>u_CORES/u_debug_core_0/u_Data_Capture_Memory/block_ram.ram_data_1_1_1_1_decode_breg[0]</data>
            <data>153</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Data_Capture_Memory/_N40</data>
            <data>u_CORES/u_debug_core_0/u_Data_Capture_Memory/block_ram.ram_data_1_1_1_1_decode_breg[1]</data>
            <data>153</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt [2]</data>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt[2]</data>
            <data>123</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt [3]</data>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt[3]</data>
            <data>123</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg [0]</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[0]</data>
            <data>106</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [0]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[0]</data>
            <data>75</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [1]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[1]</data>
            <data>74</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [11]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[11]</data>
            <data>74</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [12]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[12]</data>
            <data>74</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [7]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[7]</data>
            <data>73</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [3]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[3]</data>
            <data>73</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [4]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[4]</data>
            <data>73</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [5]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[5]</data>
            <data>73</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [6]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[6]</data>
            <data>73</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [8]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[8]</data>
            <data>73</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [9]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[9]</data>
            <data>73</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [10]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[10]</data>
            <data>73</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_radr [2]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same_ram.ram_radr[2]</data>
            <data>73</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [7]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[7]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [0]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[0]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [5]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[5]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [1]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[1]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [6]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[6]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [3]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[3]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [4]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[4]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [8]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[8]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [9]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[9]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [10]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[10]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [11]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[11]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [12]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[12]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wren</data>
            <data>u_CORES/u_debug_core_0/ram_wren</data>
            <data>72</data>
        </row>
        <row>
            <data>chk_rst_1</data>
            <data>N1_0</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/ram_wadr [2]</data>
            <data>u_CORES/u_debug_core_0/ram_wadr[2]</data>
            <data>72</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_hub_data_decode/N0</data>
            <data>u_CORES/u_debug_core_0/u_hub_data_decode/N0</data>
            <data>70</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/counter [0]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same.counter[0]</data>
            <data>69</data>
        </row>
        <row>
            <data>U_INST_CHK/N933_1</data>
            <data>U_INST_CHK/N1127_1</data>
            <data>64</data>
        </row>
        <row>
            <data>U_INST_CHK/N695_1</data>
            <data>U_INST_CHK/N1087_1</data>
            <data>64</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt [1]</data>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt[1]</data>
            <data>63</data>
        </row>
        <row>
            <data>U_INST_SRC/N388</data>
            <data>U_INST_SRC/N388_2</data>
            <data>57</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/rst_trig [1]</data>
            <data>u_CORES/u_debug_core_0/rst_trig[1]</data>
            <data>48</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/counter [1]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same.counter[1]</data>
            <data>46</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg [16]</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg[16]</data>
            <data>45</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg [17]</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg[17]</data>
            <data>45</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_lock_deb/N0</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_lock_deb/N0</data>
            <data>40</data>
        </row>
        <row>
            <data>U_INST_CHK/rxbyte_shft[2] [1]</data>
            <data>U_INST_CHK/rxbyte_shft[2][1]</data>
            <data>36</data>
        </row>
        <row>
            <data>U_INST_CHK/rxbyte_shft[2] [0]</data>
            <data>U_INST_CHK/rxbyte_shft[2][0]</data>
            <data>36</data>
        </row>
        <row>
            <data>U_INST_CHK/rxbyte_shft[3] [1]</data>
            <data>U_INST_CHK/rxbyte_shft[3][1]</data>
            <data>36</data>
        </row>
        <row>
            <data>U_INST_CHK/rxbyte_shft[3] [0]</data>
            <data>U_INST_CHK/rxbyte_shft[3][0]</data>
            <data>36</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt [0]</data>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt[0]</data>
            <data>34</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/counter [2]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same.counter[2]</data>
            <data>34</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/counter [3]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same.counter[3]</data>
            <data>34</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/counter [6]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same.counter[6]</data>
            <data>23</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/N7</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/N7</data>
            <data>21</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/_N4809</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N151_1</data>
            <data>21</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/N0</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/N0</data>
            <data>20</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/conf_sel_o</data>
            <data>u_CORES/u_debug_core_0/u_hub_data_decode/newconfini.conf_sel_ini</data>
            <data>19</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/N458</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/N458</data>
            <data>18</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/counter [4]</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/confck_same.counter[4]</data>
            <data>17</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt [8]</data>
            <data>u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/bit_cnt[8]</data>
            <data>16</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg [15]</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg[15]</data>
            <data>16</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg [13]</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg[13]</data>
            <data>16</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg [14]</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/conf_reg[14]</data>
            <data>16</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/_N86</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N499_0</data>
            <data>15</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/rst_conf_d2</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/rst_conf_d2</data>
            <data>15</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/_N880_inv</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N502_7_inv</data>
            <data>15</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/_N867_inv</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N502_7_inv</data>
            <data>15</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/_N86</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N499_0</data>
            <data>15</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N229</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N229</data>
            <data>14</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/N102</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/N102</data>
            <data>14</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N229</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N229</data>
            <data>14</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/s_LX_CDR_ALIGN_deb [3]</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[3].cdr_align_deb/signal_deb_pre</data>
            <data>14</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N623</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N623</data>
            <data>14</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/_N874_inv</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N463_7_inv</data>
            <data>14</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/s_LX_SIGDET_STA_deb [3]</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[3].sigdet_deb/signal_deb_pre</data>
            <data>14</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/N454</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/N454</data>
            <data>14</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/_N82</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N460_0</data>
            <data>14</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/_N82</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N460_0</data>
            <data>14</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/_N861_inv</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N463_7_inv</data>
            <data>14</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/N470</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/N470_3</data>
            <data>14</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N615</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N615</data>
            <data>13</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[3].cdr_align_deb/N46</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[3].cdr_align_deb/N40_1</data>
            <data>13</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/N462</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/N462</data>
            <data>13</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/_N33</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/N316_0</data>
            <data>13</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/_N2373</data>
            <data>u_CORES/u_debug_core_0/u_Storage_Condition/N471_13</data>
            <data>13</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N625_inv</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N625_inv</data>
            <data>13</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N626</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N626</data>
            <data>13</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[2].cdr_align_deb/N46</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[2].cdr_align_deb/N40_1</data>
            <data>13</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_lock_deb/N46</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_lock_deb/N40_1</data>
            <data>13</data>
        </row>
        <row>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/_N4810</data>
            <data>u_CORES/u_debug_core_0/u_rd_addr_gen/N151_2</data>
            <data>12</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/_N90</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N446_0</data>
            <data>12</data>
        </row>
        <row>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[2].sigdet_deb/N40</data>
            <data>U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[2].sigdet_deb/N40</data>
            <data>12</data>
        </row>
    </table>
    <table id="device_map_resource_usage" title="Resource Usage Summary" column_number="4">
        <column_headers>
            <data>Logic Utilization</data>
            <data>Used</data>
            <data>Available</data>
            <data>Utilization(%)</data>
        </column_headers>
        <row>
            <data>APM</data>
            <data>0</data>
            <data>84</data>
            <data>0</data>
        </row>
        <row>
            <data>IOCKDLY</data>
            <data>0</data>
            <data>40</data>
            <data>0</data>
        </row>
        <row>
            <data>FF</data>
            <data>3479</data>
            <data>64200</data>
            <data>6</data>
        </row>
        <row>
            <data>LUT</data>
            <data>2906</data>
            <data>42800</data>
            <data>7</data>
        </row>
        <row>
            <data>Distributed RAM</data>
            <data>0</data>
            <data>17000</data>
            <data>0</data>
        </row>
        <row>
            <data>DLL</data>
            <data>0</data>
            <data>10</data>
            <data>0</data>
        </row>
        <row>
            <data>DQSL</data>
            <data>0</data>
            <data>18</data>
            <data>0</data>
        </row>
        <row>
            <data>DRM</data>
            <data>72</data>
            <data>134</data>
            <data>54</data>
        </row>
        <row>
            <data>FUSECODE</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>IO</data>
            <data>44</data>
            <data>296</data>
            <data>15</data>
        </row>
        <row>
            <data>IOCKDIV</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>IOCKGATE</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>IPAL</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>PLL</data>
            <data>0</data>
            <data>5</data>
            <data>0</data>
        </row>
        <row>
            <data>RCKB</data>
            <data>0</data>
            <data>24</data>
            <data>0</data>
        </row>
        <row>
            <data>SCANCHAIN</data>
            <data>1</data>
            <data>2</data>
            <data>50</data>
        </row>
        <row>
            <data>START</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>USCM</data>
            <data>3</data>
            <data>30</data>
            <data>10</data>
        </row>
        <row>
            <data>HSST</data>
            <data>1</data>
            <data>1</data>
            <data>100</data>
        </row>
        <row>
            <data>OSC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>CRYSTAL</data>
            <data>0</data>
            <data>2</data>
            <data>0</data>
        </row>
        <row>
            <data>RESCAL</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>UDID</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>PCIE</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
    </table>
    <table id="device_map_runtime" title="Device Map Runtime &amp; Memory" column_number="7">
        <column_headers>
            <data>Cpu Time</data>
            <data>Process Cpu Time</data>
            <data>Real Time</data>
            <data>Peak Memory (MB)</data>
            <data>Operation System</data>
            <data>CPU</data>
            <data>RAM(GB)</data>
        </column_headers>
        <row>
            <data>0h:0m:8s</data>
            <data>0h:0m:8s</data>
            <data>0h:0m:54s</data>
            <data>338</data>
            <data>WINDOWS 10 x86_64</data>
            <data>12th Gen Intel(R) Core(TM) i5-1240P</data>
            <data>16</data>
        </row>
    </table>
    <table id="device_map_messages" title="Device Map Messages" column_number="1">
        <column_headers/>
        <row>
            <data message="5">ConstraintEditor-4019: Port Bus 'o_rdecer_2' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port Bus 'o_rdecer_3' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port Bus 'o_rdisper_2' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port Bus 'o_rdisper_3' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port Bus 'o_rxstatus_2' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port Bus 'o_rxstatus_3' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port Bus 'o_wtchdg_st_0' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'i_p_l2rxn' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'i_p_l2rxp' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'i_p_l3rxn' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'i_p_l3rxp' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'i_p_refckn_0' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'i_p_refckp_0' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_l2txn' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_l2txp' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_l3txn' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_l3txp' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_lx_cdr_align_2' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_lx_cdr_align_3' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_pcs_lsm_synced_2' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_pcs_lsm_synced_3' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_pll_lock_0' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_rx_sigdet_sta_2' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_p_rx_sigdet_sta_3' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_pll_done_0' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_rxlane_done_2' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_rxlane_done_3' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_txlane_done_2' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="5">ConstraintEditor-4019: Port 'o_txlane_done_3' unspecified I/O constraint.</data>
        </row>
        <row>
            <data message="6">SDC-2025: Clock source 'n:i_chk_clk3' need a clock constraint, please use 'create_clock' or 'create_generate_clock' to generate.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[1]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[2]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[3]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[4]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[5]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[6]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[7]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[8]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[9]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[10]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[11]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[12]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[13]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[14]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[15]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[17]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_rden[19]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[1]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[2]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[3]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[4]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[5]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[6]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[7]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[8]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[9]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[10]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[11]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[12]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[13]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[14]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[15]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[17]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="5">Public-4008: Instance 'u_CORES/u_debug_core_0/u_hub_data_decode/conf_sel_int[19]' of 'GTP_DFF_C' unit is dangling and will be cleaned.</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_REFCLKN_0 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_REFCLKN_1 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_REFCLKP_0 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_REFCLKP_1 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_RX_SDN0 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_RX_SDN1 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_RX_SDN2 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_RX_SDN3 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_RX_SDP0 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_RX_SDP1 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_RX_SDP2 is unused</data>
        </row>
        <row>
            <data message="4">GTP_HSST_E2 PAD pin U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST.P_RX_SDP3 is unused</data>
        </row>
        <row>
            <data message="4">The instance clkbufg_3(GTP_CLKBUFG) has been inserted on the net i_chk_clk3 in design, driver pin P_TCLK2FABRIC[2](instance U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST) -&gt; load pin P_RX2_CLK_FR_CORE(instance U_INST/U_GTP_HSST_WRAPPER/U_GTP_HSST).</data>
        </row>
        <row>
            <data message="4">The instance clkbufg_4(GTP_CLKBUFG) has been inserted on the net u_CORES/drck_o in design, driver pin TCK_USER(instance u_CORES/u_GTP_SCANCHAIN_PG) -&gt; load pin CLK(instance u_CORES/u_debug_core_0/u0_trig_unit/conf_reg[0]).</data>
        </row>
        <row>
            <data message="4">The instance clkbufg_5(GTP_CLKBUFG) has been inserted on the net nt_i_free_clk in design, driver pin O(instance i_free_clk_ibuf) -&gt; load pin CLK(instance U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE2_ENABLE.cntr2[0]).</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST_CHK/N721.eq_0/gateop, insts:16.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST_CHK/N959.eq_0/gateop, insts:16.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST_CHK/N971.eq_0/gateop, insts:16.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/N15_1_1/gateop, insts:12.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_CORES/u_debug_core_0/u_Storage_Condition/N299_1_0/gateop, insts:13.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_CORES/u_debug_core_0/u_Storage_Condition/N318_1.fsub_1/gateop, insts:12.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_CORES/u_debug_core_0/u_Storage_Condition/N351_1_1/gateop, insts:12.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_CORES/u_debug_core_0/u_Storage_Condition/N360_1_1/gateop, insts:12.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_CORES/u_debug_core_0/u_rd_addr_gen/N2_1_1/gateop, insts:7.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_CORES/u_debug_core_0/u_rd_addr_gen/N38_1_1/gateop, insts:12.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_lock_deb/N13_1_1/gateop, insts:11.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_lock_wtchdg/N6_1_1/gateop, insts:9.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_lock_wtchdg/N16_1_1/gateop, insts:9.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/N33_1_1/gateop, insts:13.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N193_1_1/gateop, insts:11.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N203_1_1/gateop, insts:6.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N220_1_1/gateop, insts:13.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N241_1_0/gateop, insts:10.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N262_1_1/gateop, insts:14.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/N276_1_1/gateop, insts:5.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N193_1_1/gateop, insts:11.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N203_1_1/gateop, insts:6.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N220_1_1/gateop, insts:13.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N241_1_0/gateop, insts:10.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N262_1_1/gateop, insts:14.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/N276_1_1/gateop, insts:5.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[2].cdr_align_deb/N13_1_1/gateop, insts:11.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[2].sigdet_deb/N13_1_1/gateop, insts:11.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[3].cdr_align_deb/N13_1_1/gateop, insts:11.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[3].sigdet_deb/N13_1_1/gateop, insts:11.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/N98_1_1/gateop, insts:12.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/N114_1_1/gateop, insts:6.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: U_INST/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/N135_1_1/gateop, insts:6.</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: u_CORES/u_debug_core_0/u0_trig_unit/u_cfg_reg_file/N240_1_1/gateop, insts:8.</data>
        </row>
        <row>
            <data message="5">Public-4010: Pcf file C:/Users/14861/Desktop/ws/hsst/hsst_test/ipcore/hsst_test/pnr/example_design/device_map/hsst_test_dut_top.pcf has been covered.</data>
        </row>
    </table>
    <general_container id="device_map_settings">
        <table_container>
            <table id="device_map_settings" title="Device Map Settings" column_number="2">
                <column_headers>
                    <data>Name</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>Part</data>
                    <data>PGL50H-6FBG484</data>
                </row>
                <row>
                    <data>Top Module</data>
                    <data>hsst_test_dut_top</data>
                </row>
            </table>
        </table_container>
        <general_container align="3">
            <table_container>
                <data>Mapping</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Packing IOs with Flip-Flops</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Generate Detailed Map Report(-detail)</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Minimum Fanout To Report</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Number of Nets(Fanout &gt;= Min Fanout) To Report</data>
                        <data>100</data>
                    </row>
                    <row>
                        <data>Override .pcf</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>Minimum Number of Register in a Control Set</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Optimize Logic with Constant Input</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Remove Duplicated Logic</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Infer Internal Clock</data>
                        <data>false</data>
                    </row>
                </table>
            </table_container>
        </general_container>
    </general_container>
    <general_container id="device_map_logic_constraint">
        <table_container>
            <table id="device_map_logic_constraint" title="Logical Constraint" column_number="3">
                <column_headers>
                    <data>Object</data>
                    <data>Attribute</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>i:ND0</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>true</data>
                </row>
                <row>
                    <data>i:ND1</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>true</data>
                </row>
                <row>
                    <data>i:ND2</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[4]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[5]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[6]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[7]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[8]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[9]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[10]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[11]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[12]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[13]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[14]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[15]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[16]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[17]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[18]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[19]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[20]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[21]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[22]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[23]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[24]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[25]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[26]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[27]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[28]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[29]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[30]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND3[31]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND4[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND4[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND4[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND4[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[4]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[5]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[6]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[7]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[8]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[9]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[10]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[11]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[12]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[13]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[14]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[15]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[16]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[17]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[18]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[19]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[20]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[21]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[22]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[23]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[24]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[25]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[26]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[27]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[28]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[29]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[30]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND5[31]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND6[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND6[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND6[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND6[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[4]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[5]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[6]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[7]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[8]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[9]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[10]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[11]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[12]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[13]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[14]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[15]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[16]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[17]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[18]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[19]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[20]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[21]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[22]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[23]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[24]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[25]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[26]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[27]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[28]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[29]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[30]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[31]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[32]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[33]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[34]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[35]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[36]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[37]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[38]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND7[39]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND8[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND8[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND8[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND8[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[4]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[5]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[6]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[7]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[8]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[9]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[10]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[11]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[12]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[13]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[14]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[15]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[16]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[17]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[18]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[19]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[20]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[21]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[22]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[23]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[24]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[25]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[26]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[27]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[28]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[29]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[30]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[31]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[32]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[33]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[34]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[35]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[36]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[37]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[38]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND9[39]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND10[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND10[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND10[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:ND10[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N3</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N4</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N17_5</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N17_6</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N17_7</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N17_8</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N17_9</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N99_25</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N140_4</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N178_0</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/N180</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/_N237_1_inv</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/cs.conf_sel[0]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/d_ctrl.data_ctrl</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/id.id_o[0]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/id.id_o[1]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/id.id_o[2]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/id.id_o[3]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/id.id_o[4]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[0]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[1]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[2]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[3]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[4]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[5]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[6]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[7]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8:0]_0</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8:0]_2</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8:0]_3</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8:0]_4</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8:0]_5</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8:0]_6</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8:0]_8</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8:0]_9</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8:0]_10</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shft.shift_data[8]</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shift</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>i:u_CORES/u_jtag_hub/shift_dr_d</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
                <row>
                    <data>n:chk_rst</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>true</data>
                </row>
                <row>
                    <data>n:i_txk_2[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[4]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[5]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[6]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[7]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[8]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[9]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[10]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[11]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[12]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[13]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[14]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[15]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[16]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[17]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[18]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[19]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[20]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[21]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[22]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[23]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[24]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[25]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[26]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[27]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[28]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[29]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[30]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_2[31]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[4]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[5]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[6]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[7]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[8]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[9]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[10]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[11]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[12]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[13]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[14]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[15]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[16]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[17]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[18]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[19]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[20]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[21]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[22]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[23]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[24]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[25]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[26]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[27]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[28]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[29]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[30]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_rxd_3[31]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[0]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[1]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[2]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[3]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[4]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[5]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[6]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[7]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[8]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[9]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[10]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[11]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[12]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[13]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[14]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[15]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[16]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[17]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[18]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[19]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[20]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[21]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[22]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[23]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[24]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[25]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[26]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[27]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[28]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[29]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[30]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:o_txd_2[31]</data>
                    <data>PAP_MARK_DEBUG</data>
                    <data>1</data>
                </row>
                <row>
                    <data>n:u_CORES/drck_o</data>
                    <data>PAP_CLOCK_DEDICATED_ROUTE</data>
                    <data>FALSE</data>
                </row>
            </table>
        </table_container>
        <table_container>
            <table id="device_map_io_table" title="IO Constraint" column_number="22">
                <column_headers>
                    <data>I/O NAME</data>
                    <data>I/O DIRECTION</data>
                    <data>LOC</data>
                    <data>VCCIO</data>
                    <data>IOSTANDARD</data>
                    <data>DRIVE</data>
                    <data>BUS_KEEPER</data>
                    <data>SLEW</data>
                    <data>OFF_CHIP_TERMINATION</data>
                    <data>HYS_DRIVE_MODE</data>
                    <data>VREF_MODE</data>
                    <data>VREF_MODE_VALUE</data>
                    <data>DDR_TERM_MODE</data>
                    <data>DIFF_IN_TERM_MODE</data>
                    <data>OPEN_DRAIN</data>
                    <data>IN_DELAY</data>
                    <data>OUT_DELAY</data>
                    <data>IPT</data>
                    <data>CAL_MODE</data>
                    <data>DDR_RES</data>
                    <data>IO_REGISTER</data>
                    <data>VIRTUAL_IO</data>
                </column_headers>
                <row>
                    <data>o_pl_err[0]</data>
                    <data>output</data>
                    <data>B2</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>8</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>o_pl_err[1]</data>
                    <data>output</data>
                    <data>A2</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>8</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>o_pl_err[2]</data>
                    <data>output</data>
                    <data>B3</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>8</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>o_pl_err[3]</data>
                    <data>output</data>
                    <data>A3</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>8</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>tx_disable[0]</data>
                    <data>output</data>
                    <data>H12</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>8</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>tx_disable[1]</data>
                    <data>output</data>
                    <data>F16</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data>8</data>
                    <data>NONE</data>
                    <data>SLOW</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>i_free_clk</data>
                    <data>input</data>
                    <data>P20</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>rst_n</data>
                    <data>input</data>
                    <data>K18</data>
                    <data>3.3</data>
                    <data>LVCMOS33</data>
                    <data></data>
                    <data>NONE</data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                    <data></data>
                </row>
            </table>
        </table_container>
    </general_container>
</tables>