<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:10.1710</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7018586</applicationNumber><claimCount>27</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>전력 증폭기들을 위한 보호 회로</inventionTitle><inventionTitleEng>PROTECTION CIRCUIT FOR POWER AMPLIFIERS</inventionTitleEng><openDate>2025.07.14</openDate><openNumber>10-2025-0107870</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.06.04</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/52</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 1/22</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/195</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03F 3/68</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 높은 입력 전력 조건들로부터 전력 증폭기(PA)를 보호하기 위한 다양한 방법들 및 회로 배열들이 제시된다. 일 양태에 따르면, PA의 스테이지에 커플링되는 보호 회로는 높은 입력 전력 조건들 동안 스테이지를 통과하는 전류를 제한한다. 전류의 제한은 전류 미러에 커플링되는 전류 생성기를 포함하는 전류 제한기 회로에 의해 제공된다. 전류는 전류 생성기에 의해 생성되는 기준 전류에 기초하는 높은 값으로 제한된다. 일 양태에서, 기준 전류는 프로그램 가능하거나 가변적이다. 다른 양태에서, 보호 회로는 전류 제한기 회로의 출력에서 저전압을 제한하는 클램프를 포함한다. 다른 양태에서, 보호 회로는 전류 제한기 회로의 출력을 사전 충전하는 프리-차지 회로를 포함한다. 다른 양태에서, 필터가 전류 제한기 회로 안에 내장된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.23</internationOpenDate><internationOpenNumber>WO2024107600</internationOpenNumber><internationalApplicationDate>2023.11.10</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/079343</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 회로로서,복수의 캐스케이드형 증폭기 스테이지들; 및상기 복수의 캐스케이드형 증폭기 스테이지들 중 제 1 스테이지의 공급 전압 노드에 커플링되는 보호 회로 - 상기 제 1 스테이지는 상기 공급 전압 노드와 기준 접지 사이에서 동작함 - 를 포함하며,상기 보호 회로는,상기 제 1 스테이지를 통해 상기 공급 전압 노드로부터 상기 기준 접지로 흐르는 공급 전류의 높은 값(high value)을 제한하도록 구성되는 전류 제한기 회로 - 상기 공급 전류의 상기 높은 값은 기준 전류의 크기에 기초함 - 를 포함하는, 회로.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 전류 제한기 회로는,상기 기준 전류를 생성하도록 구성되는 기준 전류 소스; 및입력 레그(input leg) 및 출력 레그(output leg)를 포함하는 전류 미러(current mirror) - 상기 입력 레그는 상기 기준 전류 소스에 커플링되고 상기 출력 레그는 상기 공급 전압 노드에 커플링됨 - 를 포함하는, 회로.  </claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서, 상기 기준 전류 소스는,상기 전류 미러의 상기 입력 레그에 커플링되는 공통-소스 트랜지스터 - 상기 기준 전류는 상기 공통-소스 트랜지스터의 게이트에 제공되는 전압에 기초하여 상기 공통-소스 트랜지스터를 통해 흐르는 전류임 - 를 포함하는, 회로.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서, 상기 공통-소스 트랜지스터는 상기 전류 미러의 상기 입력 레그의 입력 트랜지스터와 직렬 연결되는, 회로.  </claim></claimInfo><claimInfo><claim>5. 제 2 항에 있어서, 상기 기준 전류 소스는,상기 전류 미러의 상기 입력 레그에 커플링되는 션트 저항기(shunted resistor); 및반전 입력 단자를 갖는 연산 증폭기 - 상기 반전 입력 단자는 상기 션트 저항기에 커플링되어, 상기 연산 증폭기의 비반전 입력 단자에서 제공되는 전압에 기초하여 상기 션트 저항기 양단의 전압 강하를 설정함 - 를 포함하는, 회로.  </claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 션트 저항기는 그 게이트가 상기 연산 증폭기의 출력에 커플링되는 기준 트랜지스터를 통해 상기 입력 레그에 커플링되며,상기 기준 트랜지스터는 상기 입력 레그의 입력 트랜지스터와 직렬 연결되는, 회로.  </claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서, 상기 션트 저항기는 튜닝 가능한 저항을 포함하는, 회로. </claim></claimInfo><claimInfo><claim>8. 제 2 항에 있어서, 상기 기준 전류 소스는 온도 보상 프로파일을 포함하는, 회로. </claim></claimInfo><claimInfo><claim>9. 제 2 항에 있어서, 상기 보호 회로는 상기 공급 전압 노드에서 저전압 레벨을 제한하도록 구성되는 클램프 회로(clamp circuit)를 더 포함하는, 회로. </claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 저전압 레벨은, 상기 전류 미러에 대한 공급 전압의 레벨과,상기 클램프 회로의 클램핑 트랜지스터의 게이트-소스 전압과 상기 전류 미러의 상기 입력 레그의 입력 트랜지스터의 합간의 차이에 기초하는, 회로.  </claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 클램핑 트랜지스터의 게이트는 상기 공급 전압 노드에 커플링되고,상기 클램핑 트랜지스터의 소스는 상기 전류 미러의 상기 출력 레그의 출력 트랜지스터의 게이트에 커플링되며,상기 클램핑 트랜지스터의 드레인은 부하를 통해 상기 기준 접지에 커플링되는, 회로.  </claim></claimInfo><claimInfo><claim>12. 제 2 항에 있어서, 상기 보호 회로는, 상기 보호 회로의 대기 동작 모드 동안, 상기 공급 전압 노드에 커플링된 바이패스 커패시터를 충전하도록 구성되는 프리-차지 회로(pre-charge circuit)를 더 포함하는, 회로. </claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서, 상기 프리-차지 회로는,상기 전류 미러의 상기 출력 레그의 출력 트랜지스터의 게이트와 상기 기준 접지 사이에 커플링되는 제 1 스위치; 및상기 전류 미러의 상기 입력 레그의 입력 트랜지스터의 게이트와 상기 입력 트랜지스터의 드레인 사이에 커플링되는 제 2 스위치를 포함하는, 회로.  </claim></claimInfo><claimInfo><claim>14. 제 12 항에 있어서, 적어도 상기 대기 동작 모드의 일부 동안, 상기 제 1 스위치는 폐쇄되고 상기 제 2 스위치는 개방되는, 회로. </claim></claimInfo><claimInfo><claim>15. 제 2 항에 있어서, 상기 전류 미러 회로는,상기 출력 레그의 출력 트랜지스터의 게이트에 커플링되는 필터 - 상기 필터는 저항기 및 커패시터를 포함함 - 를 더 포함하는, 회로.  </claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서, 상기 필터는 상기 공급 전압 노드에 커플링되는 RF 신호의 엔벨로프 신호(envelope signal)를 감쇠시키도록 구성되는, 회로.  </claim></claimInfo><claimInfo><claim>17. 제 1 항에 있어서, 상기 제 1 스테이지는 복수의 스택형 FET 트랜지스터들을 포함하는, 회로.   </claim></claimInfo><claimInfo><claim>18. 제 1 항에 있어서, 상기 제 1 스테이지는 적어도 하나의 바이폴라 트랜지스터를 포함하는, 회로. </claim></claimInfo><claimInfo><claim>19. 제 1 항에 있어서,상기 제 1 스테이지는 상기 복수의 캐스케이드형 증폭기 스테이지들의 입력 스테이지인, 회로. </claim></claimInfo><claimInfo><claim>20. 제 1 항에 있어서, 상기 제 1 스테이지는 입력 신호를, 상기 복수의 캐스케이드형 증폭기 스테이지들의 출력 스테이지에 제공하는 상기 복수의 캐스케이드형 증폭기 스테이지들의 드라이버 스테이지인, 회로. </claim></claimInfo><claimInfo><claim>21. 제 1 항에 있어서, 상기 제 1 스테이지는 상기 복수의 캐스케이드형 증폭기 스테이지들의 출력 스테이지인, 회로.</claim></claimInfo><claimInfo><claim>22. 제 1 항에 있어서, 상기 보호 회로는 상기 복수의 캐스케이드형 증폭기 스테이지들 중 제 2 스테이지에 추가로 커플링되는, 회로.  </claim></claimInfo><claimInfo><claim>23. 제 1 항에 있어서,상기 회로는 상기 보호 회로에 커플링되는 각각의 제 1 스테이지를 각각 포함하는 추가적인 하나 이상의 복수의 캐스케이드형 증폭기 스테이지들을 더 포함하고,주어진 시간에, 상기 회로는 활성화된 복수의 캐스케이드형 증폭기 스테이지들을 통해 RF 신호를 처리하고, 상기 활성화된 복수의 캐스케이드형 증폭기 스테이지들은 상기 복수의 캐스케이드형 증폭기 스테이지들 또는 상기 추가적인 하나 이상의 복수의 캐스케이드형 증폭기 스테이지들 중 단 하나만을 포함하고, 그리고상기 보호 회로는 상기 활성화된 복수의 캐스케이드형 증폭기 스테이지들 중 상기 각각의 제 1 스테이지의 특정 동작 전력 요건에 기초하여 상기 공급 전류의 상기 높은 값을 프로그램적으로 생성하도록 더 구성되는, 회로.</claim></claimInfo><claimInfo><claim>24. 제 1 항에 있어서,검출된 파라미터의 값에 기초하여 상기 보호 회로의 동작을 제어하도록 구성되는 제어기 회로 - 상기 파라미터는 온도 또는 전압을 포함함 - 를 더 포함하는, 회로.  </claim></claimInfo><claimInfo><claim>25. 제 1 항에 있어서, 상기 회로는 모놀리식으로(monolithically) 집적되는, 회로.  </claim></claimInfo><claimInfo><claim>26. 제 1 항의 상기 회로를 포함하는, 전력 증폭기 모듈. </claim></claimInfo><claimInfo><claim>27. 높은 입력 전력 조건으로부터 멀티-스테이지 증폭기를 보호하기 위한 방법으로서,전류 제한기 회로의 출력 레그를 상기 멀티-스테이지 증폭기의 제 1 스테이지의 공급 전압 노드에 커플링하는 단계; 및상기 커플링에 기초하여, 상기 전류 제한기의 입력 레그를 통해 흐르는 기준 전류에 기초하여 상기 공급 전압 노드로부터 상기 제 1 스테이지를 통해 흐르는 전류의 높은 값을 제한하는 단계를 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 ***** 샌디에이고 캐롤 파크 드라이브 ****</address><code>520160747271</code><country>미국</country><engName>PSEMI CORPORATION</engName><name>피세미 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아 샌디에이...</address><code> </code><country>일본</country><engName>ISHIHARA, Shota</engName><name>이시하라 쇼타</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 샌디에이...</address><code> </code><country>미국</country><engName>RANTA, Tero</engName><name>란타 테로</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 서초구 강남대로 *** 신덕빌딩 *층(나우특허법률사무소)</address><code>920050001107</code><country>대한민국</country><engName>KIM TAEHUN</engName><name>김태헌</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.11.16</priorityApplicationDate><priorityApplicationNumber>18/056,128</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.06.04</receiptDate><receiptNumber>1-1-2025-0626717-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.06.19</receiptDate><receiptNumber>1-5-2025-0102112-24</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257018586.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2c9a7eacf45e2a3a0bd32d790fa1095e91e9059d74d4c29b927ca672c85575ffcabf06d2f6c150017f28a82a0d8e2f974e29e7f13c4c2f8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4539ac9dda6168bf3096c7a33ffcdf89c08528a75cb49af506897ad28e92cab6ccbb09fe9ff0e0e6ce269ed70e52687998cf7f9915263c61</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>