<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z007sclg225-1" LaunchTime="1683189734" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/ZyncPS_ClockGen_wrapper.dcp">
  <File Type="PA-TCL" Name="ZyncPS_ClockGen_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="ZyncPS_ClockGen_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="ZyncPS_ClockGen_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="ZyncPS_ClockGen_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="ZyncPS_ClockGen_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="ZyncPS_ClockGen_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="ZyncPS_ClockGen_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="ZyncPS_ClockGen_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="ZyncPS_ClockGen_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/Toplevel_Impl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Student_Boilerplate/Student_Boilerplate.srcs/sources_1/new/Toplevel_Impl.vhd"/>
        <Attr Name="ImportTime" Val="1676046602"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/ZyncPS_ClockGen/ZyncPS_ClockGen.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Student_Boilerplate/Student_Boilerplate.srcs/sources_1/bd/ZyncPS_ClockGen/ZyncPS_ClockGen.bd"/>
        <Attr Name="ImportTime" Val="1676623225"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ZyncPS_ClockGen_wrapper.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Student_Boilerplate/Student_Boilerplate.gen/sources_1/bd/ZyncPS_ClockGen/hdl/ZyncPS_ClockGen_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1676577340"/>
        <Attr Name="UsedIn" Val="synthesis"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_components.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UART.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UART_baudRateGenerator.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UART_receiver.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UART_transmitter.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/calculator.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/character_decoder.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/character_encoder.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/debouncer.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/lab_design_top.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="ZyncPS_ClockGen_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/minized_DO_NOT_EDIT.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Student_Boilerplate/Student_Boilerplate.srcs/constrs_1/new/minized_DO_NOT_EDIT.xdc"/>
        <Attr Name="ImportTime" Val="1676577939"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/minized_DO_NOT_EDIT.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/ZyncPS_ClockGen_wrapper.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Student_Boilerplate/Student_Boilerplate.srcs/utils_1/imports/synth_1/ZyncPS_ClockGen_wrapper.dcp"/>
        <Attr Name="ImportTime" Val="1676577555"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="ZyncPS_ClockGen_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="ZyncPS_ClockGen_c_counter_binary_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="ZyncPS_ClockGen_Toplevel_Impl_0_0"/>
</GenRun>
