---
title: Физическая верификация проекта средствами САПР Cadence Physical Verification System (PVS)
permalink: /pvs/
eleventyNavigation:
   parent: ug
   key: pvs
   order: 100
   title: Физическая верификация проекта средствами САПР Cadence Physical Verification System (PVS)
---


В данном разделе описан маршрут проведения физической верификации и экстракции проекта с использованием графического интерфейса САПР `Cadence Physical Verification System (PVS)`.

## Использование файла pvtech.lib

Для работы с PVS необходим файл технологий `pvtech.lib`. По умолчанию этот файл подключается автоматически. Если пользователю необходимо использовать собственный файл `pvtech.lib`, то поместите его в свой рабочий каталог. В этом случае будет использоваться файл пользователя.

## Проверка топологии на соответствие КТО (DRC)

Для DRC-проверки проекта с помощью PVS необходимо:

1. Открыть топологию проекта в `Virtuoso Layout Editor`
2. Выбрать в меню `Tools -> PVS`.

   ![Изображение](/content/images/ug/10_1.png)

3. В появившемся меню `PVS` в `Virtuoso Layout Editor` выбрать `Run DRC…`.
4. В открывшемся окне `PVS DRC Run Submission Form` слева выбираем иконку `Rules`. В открывшейся секции во вкладке `Tech&Rules` в поле `Technology` выбираем `HCMOS8D`.
   ![Изображение](/content/images/ug/10_2.png)

   ![Изображение](/content/images/ug/10_3.png)

5. В поле `Rules Set` в выпадающем списке выбрать `DRC`.
6. Перейти на вкладку `Configurator`, где задать необходимые ключи. Описание ключей, используемых при DRC-проверке, приведено в разделе 9.2
7. В секции `Run Data` в поле `Run Directory` указать рабочий каталог, куда PVS будет помещать всю создаваемую в процессе верификации информацию. Либо оставить значение поля, заданное по умолчанию. В секциях `Inputs`, `Outputs`, `DRC Options` задать все необходимые параметры для DRC-проверки: имя ячейки верхнего уровня, имена файлов отчетов, максимальное количество выводимых ошибок и т.д. При правильной установке КСП все необходимые поля заполняются автоматически;
8. Проверить и при необходимости включить дополнительные проверки, выключенные по умолчанию, выбрав секцию `DRC Options` вкладка `Rules and Groups`.

   !!!attention ВАЖНО
      Нажмите кнопку Reload Rules, чтобы обновить список и перезагрузить правила.
      ![Изображение](/content/images/ug/10_4.png)

9. Запустить DRC проверку, нажав кнопку `Apply` или `Submit`. `Submit` закрывает окно `Submission Form`, а `Apply` позволяет оставить это окно, если потребуются повторные запуски.
10. После окончания проверки автоматически появится окно `DRC Debug Environment`, в котором отображаются результаты DRC-проверки.
   ![Изображение](/content/images/ug/10_5.png)

11. При обнаружении ошибок в топологии необходимо исправить их, отредактировав топологию, после чего повторно запустить DRC проверку и убедиться, что ошибок в топологии больше не содержится.

## Проверка соответствия топологии и электрической схемы (LVS)

Для проверки соответствия топологии и электрической схемы НЕОБХОДИМО наличие текстовых меток с именами портов в топологии ячейки верхнего уровня. Метки должны быть прорисованы в слое соответствующего металла с атрибутом `pintext` и находиться непосредственно на слое данного металла (точка привязки метки должна попадать внутрь геометрии цепи).

Для LVS-проверки проекта с помощью PVS необходимо:

1. Открыть топологию проекта в `Virtuoso Layout Editor` и выбрать `Tools -> PVS`;
2. В появившемся меню `PVS` в `Virtuoso Layout Editor` выбрать `Run LVS…`;
3. В открывшемся окне `PVS LVS Run Submission Form` слева выбираем иконку `Rules`. В открывшейся секции во вкладке `Tech&Rules` в поле `Technology` выбираем `HCMOS8D`. В поле `Rules Set` выберется автоматически `LVS`.
4. Перейти на вкладку `Configurator`, где задать необходимые ключи. Описание ключей, используемых при LVS-проверке, приведено в разделе 9.4.

   ![Изображение](/content/images/ug/10_6.png)

5. В секции `Run Data` в поле `Run Directory` указать рабочий каталог, куда PVS будет помещать всю создаваемую в процессе верификации информацию. Либо оставить значение, заданное по умолчанию. В секциях `Inputs`, `Outputs`, `LVS Options` задать все необходимые параметры для LVS проверки: имя ячейки верхнего уровня в топологии и электрической схеме, имена файлов отчетов, максимальное количество выводимых ошибок, опции сравнения и т.д.
6. Запустить LVS проверку, нажав кнопку `Apply` или `Submit`. `Submit` закрывает окно `LVS Submission Form`, а `Apply` позволяет оставить это окно, если потребуются повторные запуски.
7. После окончания проверки появится `PVS LVS Run Status`. Для отображения `PVS LVS Debug Environment` нужно нажать кнопку `YES` .

   ![Изображение](/content/images/ug/10_7.png)

8. В `PVS LVS Debug Environment` отображаются результаты `LVS` проверки. При обнаружении ошибок необходимо исправить их, отредактировав топологию или в отдельных случаях электрическую схему, после чего повторно запустить LVS-проверку и убедиться, что ошибок при сравнении больше не возникает.

   ![Изображение](/content/images/ug/10_8.png)
