/***************************************************************************
 *     Copyright (c) 1999-2012, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: bchp_pcie_ep_dl.h $
 * $brcm_Revision: Hydra_Software_Devel/1 $
 * $brcm_Date: 1/17/12 4:12p $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Tue Jan 17 13:26:48 2012
 *                 MD5 Checksum         d41d8cd98f00b204e9800998ecf8427e
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/7425/rdb/b2/bchp_pcie_ep_dl.h $
 * 
 * Hydra_Software_Devel/1   1/17/12 4:12p vanessah
 * SW7425-2202: add B2 headers
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_EP_DL_H__
#define BCHP_PCIE_EP_DL_H__

/***************************************************************************
 *PCIE_EP_DL
 ***************************************************************************/
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0            0x00413000 /* pdl_control_0 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1            0x00413004 /* pdl_control_1 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2            0x00413008 /* pdl_control_2 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3            0x0041300c /* pdl_control_3 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4            0x00413010 /* pdl_control_4 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5            0x00413014 /* pdl_control_5 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_10           0x00413028 /* pdl_control_10 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_11           0x0041302c /* pdl_control_11 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_12           0x00413030 /* pdl_control_12 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13           0x00413034 /* pdl_control_13 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14           0x00413038 /* pdl_control_14 */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_15           0x0041303c /* pdl_control_15 */
#define BCHP_PCIE_EP_DL_DLATTN_VEC               0x00413040 /* DLATTN_VEC */
#define BCHP_PCIE_EP_DL_DL_ATTN_MASK             0x00413044 /* DL_ATTN_MASK */
#define BCHP_PCIE_EP_DL_DL_STATUS                0x00413048 /* DL_STATUS */
#define BCHP_PCIE_EP_DL_DL_TX_CHECKSUM           0x0041304c /* DL_TX_Checksum */
#define BCHP_PCIE_EP_DL_DL_FORCED_UPDATE_GEN1    0x00413050 /* dl_forced_update_gen1 */
#define BCHP_PCIE_EP_DL_MDIO_ADDR                0x00413100 /* mdio_addr */
#define BCHP_PCIE_EP_DL_MDIO_WR_DATA             0x00413104 /* mdio_wr_data */
#define BCHP_PCIE_EP_DL_MDIO_RD_DATA             0x00413108 /* mdio_rd_data */
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_0            0x0041310c /* ate_tlp_hdr_0 */
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_1            0x00413110 /* ate_tlp_hdr_1 */
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_2            0x00413114 /* ate_tlp_hdr_2 */
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_3            0x00413118 /* ate_tlp_hdr_3 */
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG              0x0041311c /* ate_tlp_cfg */
#define BCHP_PCIE_EP_DL_ATE_TLP_CTL              0x00413120 /* ate_tlp_ctl */
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL            0x00413400 /* dl_rx_p_fc_cl */
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL            0x00413404 /* dl_rx_c_fc_cl */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK           0x00413408 /* dl_rx_ack_nack */
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQNB           0x0041340c /* dl_tx_rx_seqnb */
#define BCHP_PCIE_EP_DL_DL_TX_P_FC_AL            0x00413410 /* dl_tx_p_fc_al */
#define BCHP_PCIE_EP_DL_DL_TX_NP_FC_AL           0x00413414 /* dl_tx_np_fc_al */
#define BCHP_PCIE_EP_DL_REG_DL_SPARE             0x00413418 /* reg_dl_spare */
#define BCHP_PCIE_EP_DL_DL_REG_SPARE             0x0041341c /* dl_reg_spare */
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQ             0x00413420 /* dl_tx_rx_seq */
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL           0x00413424 /* dl_rx_np_fc_cl */

/***************************************************************************
 *PDL_CONTROL_0 - pdl_control_0
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_0 :: FORCE_RECTOCONF [31:31] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_FORCE_RECTOCONF_MASK         0x80000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_FORCE_RECTOCONF_SHIFT        31
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_FORCE_RECTOCONF_DEFAULT      0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: RESERVED_1 [30:30] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_1_MASK              0x40000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_1_SHIFT             30
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_1_DEFAULT           0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISSKEWCHECK [29:29] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISSKEWCHECK_MASK            0x20000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISSKEWCHECK_SHIFT           29
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISSKEWCHECK_DEFAULT         0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_HOT_SERDES [28:28] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_HOT_SERDES_MASK      0x10000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_HOT_SERDES_SHIFT     28
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_HOT_SERDES_DEFAULT   0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: FORCE_L0TOL2 [27:27] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_FORCE_L0TOL2_MASK            0x08000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_FORCE_L0TOL2_SHIFT           27
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_FORCE_L0TOL2_DEFAULT         0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: RESERVED_2 [26:24] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_2_MASK              0x07000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_2_SHIFT             24
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_2_DEFAULT           0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLETXDETECT [23:23] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLETXDETECT_MASK         0x00800000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLETXDETECT_SHIFT        23
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLETXDETECT_DEFAULT      0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_GENE_TIMER [22:22] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_GENE_TIMER_MASK      0x00400000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_GENE_TIMER_SHIFT     22
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_GENE_TIMER_DEFAULT   0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: RESERVED_3 [21:21] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_3_MASK              0x00200000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_3_SHIFT             21
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_3_DEFAULT           0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: ENCOMFORSIG [20:20] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENCOMFORSIG_MASK             0x00100000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENCOMFORSIG_SHIFT            20
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENCOMFORSIG_DEFAULT          0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: RESERVED_4 [19:19] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_4_MASK              0x00080000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_4_SHIFT             19
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_4_DEFAULT           0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: ENABLE_ERR_FRAMING [18:18] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENABLE_ERR_FRAMING_MASK      0x00040000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENABLE_ERR_FRAMING_SHIFT     18
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENABLE_ERR_FRAMING_DEFAULT   0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: ENABLE_RX_ERR_MUX [17:17] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENABLE_RX_ERR_MUX_MASK       0x00020000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENABLE_RX_ERR_MUX_SHIFT      17
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENABLE_RX_ERR_MUX_DEFAULT    0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: RESERVED_5 [16:14] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_5_MASK              0x0001c000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_5_SHIFT             14
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED_5_DEFAULT           0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: FORCE_L0TOL1 [13:13] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_FORCE_L0TOL1_MASK            0x00002000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_FORCE_L0TOL1_SHIFT           13
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_FORCE_L0TOL1_DEFAULT         0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_RETRAIN_REQ [12:12] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_RETRAIN_REQ_MASK     0x00001000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_RETRAIN_REQ_SHIFT    12
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_RETRAIN_REQ_DEFAULT  0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_AUTO_CRDUPD [11:11] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_AUTO_CRDUPD_MASK     0x00000800
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_AUTO_CRDUPD_SHIFT    11
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_AUTO_CRDUPD_DEFAULT  0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_LOST_SYNCH [10:10] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_LOST_SYNCH_MASK      0x00000400
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_LOST_SYNCH_SHIFT     10
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_LOST_SYNCH_DEFAULT   0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_8B10_BYPAS [09:09] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_8B10_BYPAS_MASK      0x00000200
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_8B10_BYPAS_SHIFT     9
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_8B10_BYPAS_DEFAULT   0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: RESERVED1 [08:08] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED1_MASK               0x00000100
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED1_SHIFT              8
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_RESERVED1_DEFAULT            0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_SKEW_RET [07:07] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_SKEW_RET_MASK        0x00000080
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_SKEW_RET_SHIFT       7
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_SKEW_RET_DEFAULT     0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_REPLAY_BUFF [06:06] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_REPLAY_BUFF_MASK     0x00000040
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_REPLAY_BUFF_SHIFT    6
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_REPLAY_BUFF_DEFAULT  0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_CRC_DLP [05:05] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_CRC_DLP_MASK         0x00000020
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_CRC_DLP_SHIFT        5
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_CRC_DLP_DEFAULT      0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_CRC_DLL [04:04] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_CRC_DLL_MASK         0x00000010
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_CRC_DLL_SHIFT        4
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_CRC_DLL_DEFAULT      0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_FRAM_CHECK [03:03] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_FRAM_CHECK_MASK      0x00000008
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_FRAM_CHECK_SHIFT     3
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_FRAM_CHECK_DEFAULT   0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_REPLAY_TIMER [02:02] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_REPLAY_TIMER_MASK    0x00000004
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_REPLAY_TIMER_SHIFT   2
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_REPLAY_TIMER_DEFAULT 0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: DISABLE_REVERSE [01:01] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_REVERSE_MASK         0x00000002
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_REVERSE_SHIFT        1
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_DISABLE_REVERSE_DEFAULT      0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_0 :: ENABLE_SCRAMB [00:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENABLE_SCRAMB_MASK           0x00000001
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENABLE_SCRAMB_SHIFT          0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_0_ENABLE_SCRAMB_DEFAULT        0x00000001

/***************************************************************************
 *PDL_CONTROL_1 - pdl_control_1
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_1 :: REPLAY_INTDEL_GEN2 [31:23] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_REPLAY_INTDEL_GEN2_MASK      0xff800000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_REPLAY_INTDEL_GEN2_SHIFT     23
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_REPLAY_INTDEL_GEN2_DEFAULT   0x000000d2

/* PCIE_EP_DL :: PDL_CONTROL_1 :: MAX_DLP_L1_ENTRANCE [22:16] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_MAX_DLP_L1_ENTRANCE_MASK     0x007f0000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_MAX_DLP_L1_ENTRANCE_SHIFT    16
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_MAX_DLP_L1_ENTRANCE_DEFAULT  0x00000020

/* PCIE_EP_DL :: PDL_CONTROL_1 :: UNUSED_0 [15:15] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_0_MASK                0x00008000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_0_SHIFT               15
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_0_DEFAULT             0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_1 :: RETRAIN_REQ [14:14] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_RETRAIN_REQ_MASK             0x00004000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_RETRAIN_REQ_SHIFT            14
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_RETRAIN_REQ_DEFAULT          0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_1 :: MAX_REPLAY_NUM [13:12] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_MAX_REPLAY_NUM_MASK          0x00003000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_MAX_REPLAY_NUM_SHIFT         12
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_MAX_REPLAY_NUM_DEFAULT       0x00000003

/* PCIE_EP_DL :: PDL_CONTROL_1 :: FORCE_L0TOL0S [11:11] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_FORCE_L0TOL0S_MASK           0x00000800
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_FORCE_L0TOL0S_SHIFT          11
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_FORCE_L0TOL0S_DEFAULT        0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_1 :: UNUSED_1 [10:10] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_1_MASK                0x00000400
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_1_SHIFT               10
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_1_DEFAULT             0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_1 :: UNUSED_2 [09:09] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_2_MASK                0x00000200
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_2_SHIFT               9
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_2_DEFAULT             0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_1 :: UNUSED_3 [08:08] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_3_MASK                0x00000100
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_3_SHIFT               8
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_3_DEFAULT             0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_1 :: UNUSED_4 [07:07] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_4_MASK                0x00000080
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_4_SHIFT               7
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_UNUSED_4_DEFAULT             0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_1 :: MAX_DLP_IDLE_CNT [06:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_MAX_DLP_IDLE_CNT_MASK        0x0000007f
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_MAX_DLP_IDLE_CNT_SHIFT       0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_1_MAX_DLP_IDLE_CNT_DEFAULT     0x00000020

/***************************************************************************
 *PDL_CONTROL_2 - pdl_control_2
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_2 :: DISABLE_RX_ELEC [31:31] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_DISABLE_RX_ELEC_MASK         0x80000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_DISABLE_RX_ELEC_SHIFT        31
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_DISABLE_RX_ELEC_DEFAULT      0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_2 :: DISABLE_FASTACQ [30:30] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_DISABLE_FASTACQ_MASK         0x40000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_DISABLE_FASTACQ_SHIFT        30
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_DISABLE_FASTACQ_DEFAULT      0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_2 :: ENABLE_SKIP_RST_ERR [29:29] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_SKIP_RST_ERR_MASK     0x20000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_SKIP_RST_ERR_SHIFT    29
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_SKIP_RST_ERR_DEFAULT  0x00000001

/* PCIE_EP_DL :: PDL_CONTROL_2 :: DISABLE_DESKEW_ERR [28:28] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_DISABLE_DESKEW_ERR_MASK      0x10000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_DISABLE_DESKEW_ERR_SHIFT     28
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_DISABLE_DESKEW_ERR_DEFAULT   0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_2 :: CORR_ERR_REG_MAX [27:18] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_CORR_ERR_REG_MAX_MASK        0x0ffc0000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_CORR_ERR_REG_MAX_SHIFT       18
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_CORR_ERR_REG_MAX_DEFAULT     0x00000001

/* PCIE_EP_DL :: PDL_CONTROL_2 :: ENABLE_CRD_LAT_N [17:17] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_CRD_LAT_N_MASK        0x00020000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_CRD_LAT_N_SHIFT       17
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_CRD_LAT_N_DEFAULT     0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_2 :: ENABLE_CRD_LAT_P [16:16] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_CRD_LAT_P_MASK        0x00010000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_CRD_LAT_P_SHIFT       16
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_CRD_LAT_P_DEFAULT     0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_2 :: MAX_WAIT_TX_L0S_ENTRY [15:12] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_MAX_WAIT_TX_L0S_ENTRY_MASK   0x0000f000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_MAX_WAIT_TX_L0S_ENTRY_SHIFT  12
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_MAX_WAIT_TX_L0S_ENTRY_DEFAULT 0x00000001

/* PCIE_EP_DL :: PDL_CONTROL_2 :: MAX_WAIT_RX_L0S_ENTRY [11:08] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_MAX_WAIT_RX_L0S_ENTRY_MASK   0x00000f00
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_MAX_WAIT_RX_L0S_ENTRY_SHIFT  8
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_MAX_WAIT_RX_L0S_ENTRY_DEFAULT 0x00000008

/* PCIE_EP_DL :: PDL_CONTROL_2 :: SELDETECT_DELAY [07:06] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_SELDETECT_DELAY_MASK         0x000000c0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_SELDETECT_DELAY_SHIFT        6
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_SELDETECT_DELAY_DEFAULT      0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_2 :: SW_REPLAY_TIMER_SEL [05:05] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_SW_REPLAY_TIMER_SEL_MASK     0x00000020
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_SW_REPLAY_TIMER_SEL_SHIFT    5
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_SW_REPLAY_TIMER_SEL_DEFAULT  0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_2 :: SW_ACK_LAT_SEL [04:04] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_SW_ACK_LAT_SEL_MASK          0x00000010
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_SW_ACK_LAT_SEL_SHIFT         4
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_SW_ACK_LAT_SEL_DEFAULT       0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_2 :: ENABLE_ACK_LAT_TIMER [03:03] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_ACK_LAT_TIMER_MASK    0x00000008
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_ACK_LAT_TIMER_SHIFT   3
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_ENABLE_ACK_LAT_TIMER_DEFAULT 0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_2 :: MAX_SYMB_SKIP_OS [02:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_MAX_SYMB_SKIP_OS_MASK        0x00000007
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_MAX_SYMB_SKIP_OS_SHIFT       0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_2_MAX_SYMB_SKIP_OS_DEFAULT     0x00000002

/***************************************************************************
 *PDL_CONTROL_3 - pdl_control_3
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_3 :: MAX_TX_FTS_LIMIT_LONG_GEN2 [31:24] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_LONG_GEN2_MASK 0xff000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_LONG_GEN2_SHIFT 24
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_LONG_GEN2_DEFAULT 0x000000ff

/* PCIE_EP_DL :: PDL_CONTROL_3 :: MAX_TX_FTS_LIMIT_GEN2 [23:16] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_GEN2_MASK   0x00ff0000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_GEN2_SHIFT  16
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_GEN2_DEFAULT 0x00000080

/* PCIE_EP_DL :: PDL_CONTROL_3 :: MAX_TX_FTS_LIMIT_LONG [15:08] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_LONG_MASK   0x0000ff00
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_LONG_SHIFT  8
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_LONG_DEFAULT 0x00000080

/* PCIE_EP_DL :: PDL_CONTROL_3 :: MAX_TX_FTS_LIMIT [07:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_MASK        0x000000ff
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_SHIFT       0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_3_MAX_TX_FTS_LIMIT_DEFAULT     0x00000040

/***************************************************************************
 *PDL_CONTROL_4 - pdl_control_4
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_4 :: NPH_FC_INIT [31:24] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4_NPH_FC_INIT_MASK             0xff000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4_NPH_FC_INIT_SHIFT            24
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4_NPH_FC_INIT_DEFAULT          0x00000004

/* PCIE_EP_DL :: PDL_CONTROL_4 :: PD_FC_INIT [23:12] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4_PD_FC_INIT_MASK              0x00fff000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4_PD_FC_INIT_SHIFT             12
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4_PD_FC_INIT_DEFAULT           0x00000040

/* PCIE_EP_DL :: PDL_CONTROL_4 :: NPD_FC_INIT [11:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4_NPD_FC_INIT_MASK             0x00000fff
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4_NPD_FC_INIT_SHIFT            0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_4_NPD_FC_INIT_DEFAULT          0x00000000

/***************************************************************************
 *PDL_CONTROL_5 - pdl_control_5
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_5 :: UNUSED_1 [31:16] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_UNUSED_1_MASK                0xffff0000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_UNUSED_1_SHIFT               16
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_UNUSED_1_DEFAULT             0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_5 :: UNUSED_2 [15:10] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_UNUSED_2_MASK                0x0000fc00
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_UNUSED_2_SHIFT               10
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_UNUSED_2_DEFAULT             0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_5 :: GLOOPBACK [09:09] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_GLOOPBACK_MASK               0x00000200
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_GLOOPBACK_SHIFT              9
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_GLOOPBACK_DEFAULT            0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_5 :: DOWNSTREAM_PORT [08:08] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_DOWNSTREAM_PORT_MASK         0x00000100
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_DOWNSTREAM_PORT_SHIFT        8
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_DOWNSTREAM_PORT_DEFAULT      0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_5 :: PH_INIT [07:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_PH_INIT_MASK                 0x000000ff
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_PH_INIT_SHIFT                0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_5_PH_INIT_DEFAULT              0x00000004

/***************************************************************************
 *PDL_CONTROL_10 - pdl_control_10
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_10 :: RESERVED0 [31:12] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_10_RESERVED0_MASK              0xfffff000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_10_RESERVED0_SHIFT             12

/* PCIE_EP_DL :: PDL_CONTROL_10 :: UNUSED_1 [11:05] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_10_UNUSED_1_MASK               0x00000fe0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_10_UNUSED_1_SHIFT              5
#define BCHP_PCIE_EP_DL_PDL_CONTROL_10_UNUSED_1_DEFAULT            0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_10 :: DL_HI_WATERMARK [04:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_10_DL_HI_WATERMARK_MASK        0x0000001f
#define BCHP_PCIE_EP_DL_PDL_CONTROL_10_DL_HI_WATERMARK_SHIFT       0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_10_DL_HI_WATERMARK_DEFAULT     0x00000008

/***************************************************************************
 *PDL_CONTROL_11 - pdl_control_11
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_11 :: RESERVED [31:24] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_11_RESERVED_MASK               0xff000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_11_RESERVED_SHIFT              24

/* PCIE_EP_DL :: PDL_CONTROL_11 :: REPLAY_TIMER_LIMIT_GEN2 [23:12] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_11_REPLAY_TIMER_LIMIT_GEN2_MASK 0x00fff000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_11_REPLAY_TIMER_LIMIT_GEN2_SHIFT 12
#define BCHP_PCIE_EP_DL_PDL_CONTROL_11_REPLAY_TIMER_LIMIT_GEN2_DEFAULT 0x0000028e

/* PCIE_EP_DL :: PDL_CONTROL_11 :: REPLAY_TIMER_LIMIT_GEN1 [11:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_11_REPLAY_TIMER_LIMIT_GEN1_MASK 0x00000fff
#define BCHP_PCIE_EP_DL_PDL_CONTROL_11_REPLAY_TIMER_LIMIT_GEN1_SHIFT 0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_11_REPLAY_TIMER_LIMIT_GEN1_DEFAULT 0x0000028e

/***************************************************************************
 *PDL_CONTROL_12 - pdl_control_12
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_12 :: UNUSED_1 [31:18] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_12_UNUSED_1_MASK               0xfffc0000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_12_UNUSED_1_SHIFT              18

/* PCIE_EP_DL :: PDL_CONTROL_12 :: UPDATE_FREQ_GEN2 [17:09] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_12_UPDATE_FREQ_GEN2_MASK       0x0003fe00
#define BCHP_PCIE_EP_DL_PDL_CONTROL_12_UPDATE_FREQ_GEN2_SHIFT      9
#define BCHP_PCIE_EP_DL_PDL_CONTROL_12_UPDATE_FREQ_GEN2_DEFAULT    0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_12 :: UPDATE_FREQ_GEN1 [08:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_12_UPDATE_FREQ_GEN1_MASK       0x000001ff
#define BCHP_PCIE_EP_DL_PDL_CONTROL_12_UPDATE_FREQ_GEN1_SHIFT      0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_12_UPDATE_FREQ_GEN1_DEFAULT    0x00000000

/***************************************************************************
 *PDL_CONTROL_13 - pdl_control_13
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_13 :: RESERVED [31:28] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_RESERVED_MASK               0xf0000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_RESERVED_SHIFT              28

/* PCIE_EP_DL :: PDL_CONTROL_13 :: ACK_INTDEL_GEN2 [27:20] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_ACK_INTDEL_GEN2_MASK        0x0ff00000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_ACK_INTDEL_GEN2_SHIFT       20
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_ACK_INTDEL_GEN2_DEFAULT     0x00000046

/* PCIE_EP_DL :: PDL_CONTROL_13 :: ACK_LATENCY_TIMER_GEN2 [19:10] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_ACK_LATENCY_TIMER_GEN2_MASK 0x000ffc00
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_ACK_LATENCY_TIMER_GEN2_SHIFT 10
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_ACK_LATENCY_TIMER_GEN2_DEFAULT 0x000000da

/* PCIE_EP_DL :: PDL_CONTROL_13 :: ACK_LATENCY_TIMER_GEN1 [09:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_ACK_LATENCY_TIMER_GEN1_MASK 0x000003ff
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_ACK_LATENCY_TIMER_GEN1_SHIFT 0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_13_ACK_LATENCY_TIMER_GEN1_DEFAULT 0x000000da

/***************************************************************************
 *PDL_CONTROL_14 - pdl_control_14
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_14 :: DEBUG_GRC_ENA [31:31] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_GRC_ENA_MASK          0x80000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_GRC_ENA_SHIFT         31
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_GRC_ENA_DEFAULT       0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_14 :: DEBUG_GRC_SEL_1 [30:29] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_GRC_SEL_1_MASK        0x60000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_GRC_SEL_1_SHIFT       29
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_GRC_SEL_1_DEFAULT     0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_14 :: DEBUG_GRC_SEL_0 [28:27] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_GRC_SEL_0_MASK        0x18000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_GRC_SEL_0_SHIFT       27
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_GRC_SEL_0_DEFAULT     0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_14 :: UNUSED_1 [26:26] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_UNUSED_1_MASK               0x04000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_UNUSED_1_SHIFT              26
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_UNUSED_1_DEFAULT            0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_14 :: DEBUG_EXT_SEL_1 [25:13] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_EXT_SEL_1_MASK        0x03ffe000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_EXT_SEL_1_SHIFT       13
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_EXT_SEL_1_DEFAULT     0x00000000

/* PCIE_EP_DL :: PDL_CONTROL_14 :: DEBUG_EXT_SEL_0 [12:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_EXT_SEL_0_MASK        0x00001fff
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_EXT_SEL_0_SHIFT       0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_14_DEBUG_EXT_SEL_0_DEFAULT     0x00000000

/***************************************************************************
 *PDL_CONTROL_15 - pdl_control_15
 ***************************************************************************/
/* PCIE_EP_DL :: PDL_CONTROL_15 :: RESERVED0 [31:30] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_15_RESERVED0_MASK              0xc0000000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_15_RESERVED0_SHIFT             30

/* PCIE_EP_DL :: PDL_CONTROL_15 :: FORCE_UPDATE_EXTENDED_SYNC_GEN2 [29:15] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_15_FORCE_UPDATE_EXTENDED_SYNC_GEN2_MASK 0x3fff8000
#define BCHP_PCIE_EP_DL_PDL_CONTROL_15_FORCE_UPDATE_EXTENDED_SYNC_GEN2_SHIFT 15
#define BCHP_PCIE_EP_DL_PDL_CONTROL_15_FORCE_UPDATE_EXTENDED_SYNC_GEN2_DEFAULT 0x00007fff

/* PCIE_EP_DL :: PDL_CONTROL_15 :: FORCE_UPDATE_GEN2 [14:00] */
#define BCHP_PCIE_EP_DL_PDL_CONTROL_15_FORCE_UPDATE_GEN2_MASK      0x00007fff
#define BCHP_PCIE_EP_DL_PDL_CONTROL_15_FORCE_UPDATE_GEN2_SHIFT     0
#define BCHP_PCIE_EP_DL_PDL_CONTROL_15_FORCE_UPDATE_GEN2_DEFAULT   0x00001fff

/***************************************************************************
 *DLATTN_VEC - DLATTN_VEC
 ***************************************************************************/
/* PCIE_EP_DL :: DLATTN_VEC :: RESERVED0 [31:20] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_RESERVED0_MASK                  0xfff00000
#define BCHP_PCIE_EP_DL_DLATTN_VEC_RESERVED0_SHIFT                 20

/* PCIE_EP_DL :: DLATTN_VEC :: TLP_INCORRECT [19:19] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_TLP_INCORRECT_MASK              0x00080000
#define BCHP_PCIE_EP_DL_DLATTN_VEC_TLP_INCORRECT_SHIFT             19
#define BCHP_PCIE_EP_DL_DLATTN_VEC_TLP_INCORRECT_DEFAULT           0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: UNUSED_3 [18:18] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_UNUSED_3_MASK                   0x00040000
#define BCHP_PCIE_EP_DL_DLATTN_VEC_UNUSED_3_SHIFT                  18
#define BCHP_PCIE_EP_DL_DLATTN_VEC_UNUSED_3_DEFAULT                0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: DLL_PE_INIT_STATUS [17:17] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLL_PE_INIT_STATUS_MASK         0x00020000
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLL_PE_INIT_STATUS_SHIFT        17
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLL_PE_INIT_STATUS_DEFAULT      0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: DLL_ERROR_STATUS [16:16] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLL_ERROR_STATUS_MASK           0x00010000
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLL_ERROR_STATUS_SHIFT          16
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLL_ERROR_STATUS_DEFAULT        0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: UNUSED_2 [15:15] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_UNUSED_2_MASK                   0x00008000
#define BCHP_PCIE_EP_DL_DLATTN_VEC_UNUSED_2_SHIFT                  15
#define BCHP_PCIE_EP_DL_DLATTN_VEC_UNUSED_2_DEFAULT                0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: REPLAY_TIMEOUT [14:14] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_TIMEOUT_MASK             0x00004000
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_TIMEOUT_SHIFT            14
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_TIMEOUT_DEFAULT          0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: REPLAY_NUMBER_ROLL_OVER [13:13] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_NUMBER_ROLL_OVER_MASK    0x00002000
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_NUMBER_ROLL_OVER_SHIFT   13
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_NUMBER_ROLL_OVER_DEFAULT 0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: REPLAY_BUFFER_OVERRUN [12:12] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_BUFFER_OVERRUN_MASK      0x00001000
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_BUFFER_OVERRUN_SHIFT     12
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_BUFFER_OVERRUN_DEFAULT   0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: DLL_ERROR_ACK [11:11] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLL_ERROR_ACK_MASK              0x00000800
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLL_ERROR_ACK_SHIFT             11
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLL_ERROR_ACK_DEFAULT           0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: REPLAY_SEQUENCE_OVERRUN [10:10] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_SEQUENCE_OVERRUN_MASK    0x00000400
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_SEQUENCE_OVERRUN_SHIFT   10
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_SEQUENCE_OVERRUN_DEFAULT 0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: TLPBUFRDERR [09:09] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_TLPBUFRDERR_MASK                0x00000200
#define BCHP_PCIE_EP_DL_DLATTN_VEC_TLPBUFRDERR_SHIFT               9
#define BCHP_PCIE_EP_DL_DLATTN_VEC_TLPBUFRDERR_DEFAULT             0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: DLP_INCORRECT [08:08] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLP_INCORRECT_MASK              0x00000100
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLP_INCORRECT_SHIFT             8
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLP_INCORRECT_DEFAULT           0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: DLP_ERROR_STATUS [07:07] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLP_ERROR_STATUS_MASK           0x00000080
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLP_ERROR_STATUS_SHIFT          7
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLP_ERROR_STATUS_DEFAULT        0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: DE_FRAMING_ERROR [06:06] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DE_FRAMING_ERROR_MASK           0x00000040
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DE_FRAMING_ERROR_SHIFT          6
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DE_FRAMING_ERROR_DEFAULT        0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: DL_CORRECTABLE_ERROR [05:05] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DL_CORRECTABLE_ERROR_MASK       0x00000020
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DL_CORRECTABLE_ERROR_SHIFT      5
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DL_CORRECTABLE_ERROR_DEFAULT    0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: REPLAY_WRAPPER_PARITY_ERROR [04:04] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_WRAPPER_PARITY_ERROR_MASK 0x00000010
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_WRAPPER_PARITY_ERROR_SHIFT 4
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_WRAPPER_PARITY_ERROR_DEFAULT 0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: REPLAY_ADDRESS_PARITY_ERROR [03:03] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_ADDRESS_PARITY_ERROR_MASK 0x00000008
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_ADDRESS_PARITY_ERROR_SHIFT 3
#define BCHP_PCIE_EP_DL_DLATTN_VEC_REPLAY_ADDRESS_PARITY_ERROR_DEFAULT 0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: DLP2TLP_PARITY_ERROR [02:02] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLP2TLP_PARITY_ERROR_MASK       0x00000004
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLP2TLP_PARITY_ERROR_SHIFT      2
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DLP2TLP_PARITY_ERROR_DEFAULT    0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: DL_D2TBUF_OFLOW_ERR [01:01] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DL_D2TBUF_OFLOW_ERR_MASK        0x00000002
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DL_D2TBUF_OFLOW_ERR_SHIFT       1
#define BCHP_PCIE_EP_DL_DLATTN_VEC_DL_D2TBUF_OFLOW_ERR_DEFAULT     0x00000000

/* PCIE_EP_DL :: DLATTN_VEC :: UNUSED_1 [00:00] */
#define BCHP_PCIE_EP_DL_DLATTN_VEC_UNUSED_1_MASK                   0x00000001
#define BCHP_PCIE_EP_DL_DLATTN_VEC_UNUSED_1_SHIFT                  0
#define BCHP_PCIE_EP_DL_DLATTN_VEC_UNUSED_1_DEFAULT                0x00000000

/***************************************************************************
 *DL_ATTN_MASK - DL_ATTN_MASK
 ***************************************************************************/
/* PCIE_EP_DL :: DL_ATTN_MASK :: UNUSED_1 [31:20] */
#define BCHP_PCIE_EP_DL_DL_ATTN_MASK_UNUSED_1_MASK                 0xfff00000
#define BCHP_PCIE_EP_DL_DL_ATTN_MASK_UNUSED_1_SHIFT                20
#define BCHP_PCIE_EP_DL_DL_ATTN_MASK_UNUSED_1_DEFAULT              0x00000000

/* PCIE_EP_DL :: DL_ATTN_MASK :: MASK_FOR_DL_ATTENTIONS [19:00] */
#define BCHP_PCIE_EP_DL_DL_ATTN_MASK_MASK_FOR_DL_ATTENTIONS_MASK   0x000fffff
#define BCHP_PCIE_EP_DL_DL_ATTN_MASK_MASK_FOR_DL_ATTENTIONS_SHIFT  0
#define BCHP_PCIE_EP_DL_DL_ATTN_MASK_MASK_FOR_DL_ATTENTIONS_DEFAULT 0x000fffff

/***************************************************************************
 *DL_STATUS - DL_STATUS
 ***************************************************************************/
/* PCIE_EP_DL :: DL_STATUS :: RESERVED [31:16] */
#define BCHP_PCIE_EP_DL_DL_STATUS_RESERVED_MASK                    0xffff0000
#define BCHP_PCIE_EP_DL_DL_STATUS_RESERVED_SHIFT                   16
#define BCHP_PCIE_EP_DL_DL_STATUS_RESERVED_DEFAULT                 0x00000000

/* PCIE_EP_DL :: DL_STATUS :: DL_INIT [15:15] */
#define BCHP_PCIE_EP_DL_DL_STATUS_DL_INIT_MASK                     0x00008000
#define BCHP_PCIE_EP_DL_DL_STATUS_DL_INIT_SHIFT                    15
#define BCHP_PCIE_EP_DL_DL_STATUS_DL_INIT_DEFAULT                  0x00000000

/* PCIE_EP_DL :: DL_STATUS :: DL_ACTIVE [14:14] */
#define BCHP_PCIE_EP_DL_DL_STATUS_DL_ACTIVE_MASK                   0x00004000
#define BCHP_PCIE_EP_DL_DL_STATUS_DL_ACTIVE_SHIFT                  14
#define BCHP_PCIE_EP_DL_DL_STATUS_DL_ACTIVE_DEFAULT                0x00000000

/* PCIE_EP_DL :: DL_STATUS :: PHYLINKUP [13:13] */
#define BCHP_PCIE_EP_DL_DL_STATUS_PHYLINKUP_MASK                   0x00002000
#define BCHP_PCIE_EP_DL_DL_STATUS_PHYLINKUP_SHIFT                  13
#define BCHP_PCIE_EP_DL_DL_STATUS_PHYLINKUP_DEFAULT                0x00000000

/* PCIE_EP_DL :: DL_STATUS :: RESERVED0 [12:11] */
#define BCHP_PCIE_EP_DL_DL_STATUS_RESERVED0_MASK                   0x00001800
#define BCHP_PCIE_EP_DL_DL_STATUS_RESERVED0_SHIFT                  11

/* PCIE_EP_DL :: DL_STATUS :: REPLAY_ALM_FULL [10:10] */
#define BCHP_PCIE_EP_DL_DL_STATUS_REPLAY_ALM_FULL_MASK             0x00000400
#define BCHP_PCIE_EP_DL_DL_STATUS_REPLAY_ALM_FULL_SHIFT            10
#define BCHP_PCIE_EP_DL_DL_STATUS_REPLAY_ALM_FULL_DEFAULT          0x00000000

/* PCIE_EP_DL :: DL_STATUS :: CORR_ERR_REG [09:00] */
#define BCHP_PCIE_EP_DL_DL_STATUS_CORR_ERR_REG_MASK                0x000003ff
#define BCHP_PCIE_EP_DL_DL_STATUS_CORR_ERR_REG_SHIFT               0
#define BCHP_PCIE_EP_DL_DL_STATUS_CORR_ERR_REG_DEFAULT             0x00000000

/***************************************************************************
 *DL_TX_CHECKSUM - DL_TX_Checksum
 ***************************************************************************/
/* PCIE_EP_DL :: DL_TX_CHECKSUM :: ACTUAL_TX_CHECKSUM [31:00] */
#define BCHP_PCIE_EP_DL_DL_TX_CHECKSUM_ACTUAL_TX_CHECKSUM_MASK     0xffffffff
#define BCHP_PCIE_EP_DL_DL_TX_CHECKSUM_ACTUAL_TX_CHECKSUM_SHIFT    0
#define BCHP_PCIE_EP_DL_DL_TX_CHECKSUM_ACTUAL_TX_CHECKSUM_DEFAULT  0x00000000

/***************************************************************************
 *DL_FORCED_UPDATE_GEN1 - dl_forced_update_gen1
 ***************************************************************************/
/* PCIE_EP_DL :: DL_FORCED_UPDATE_GEN1 :: RESERVED0 [31:30] */
#define BCHP_PCIE_EP_DL_DL_FORCED_UPDATE_GEN1_RESERVED0_MASK       0xc0000000
#define BCHP_PCIE_EP_DL_DL_FORCED_UPDATE_GEN1_RESERVED0_SHIFT      30

/* PCIE_EP_DL :: DL_FORCED_UPDATE_GEN1 :: FORCE_UPDATE_EXTENDED_SYNC_GEN1 [29:15] */
#define BCHP_PCIE_EP_DL_DL_FORCED_UPDATE_GEN1_FORCE_UPDATE_EXTENDED_SYNC_GEN1_MASK 0x3fff8000
#define BCHP_PCIE_EP_DL_DL_FORCED_UPDATE_GEN1_FORCE_UPDATE_EXTENDED_SYNC_GEN1_SHIFT 15
#define BCHP_PCIE_EP_DL_DL_FORCED_UPDATE_GEN1_FORCE_UPDATE_EXTENDED_SYNC_GEN1_DEFAULT 0x00007fff

/* PCIE_EP_DL :: DL_FORCED_UPDATE_GEN1 :: FORCE_UPDATE_GEN1 [14:00] */
#define BCHP_PCIE_EP_DL_DL_FORCED_UPDATE_GEN1_FORCE_UPDATE_GEN1_MASK 0x00007fff
#define BCHP_PCIE_EP_DL_DL_FORCED_UPDATE_GEN1_FORCE_UPDATE_GEN1_SHIFT 0
#define BCHP_PCIE_EP_DL_DL_FORCED_UPDATE_GEN1_FORCE_UPDATE_GEN1_DEFAULT 0x00001fff

/***************************************************************************
 *MDIO_ADDR - mdio_addr
 ***************************************************************************/
/* PCIE_EP_DL :: MDIO_ADDR :: CMD [31:20] */
#define BCHP_PCIE_EP_DL_MDIO_ADDR_CMD_MASK                         0xfff00000
#define BCHP_PCIE_EP_DL_MDIO_ADDR_CMD_SHIFT                        20
#define BCHP_PCIE_EP_DL_MDIO_ADDR_CMD_DEFAULT                      0x00000000

/* PCIE_EP_DL :: MDIO_ADDR :: PORT [19:16] */
#define BCHP_PCIE_EP_DL_MDIO_ADDR_PORT_MASK                        0x000f0000
#define BCHP_PCIE_EP_DL_MDIO_ADDR_PORT_SHIFT                       16
#define BCHP_PCIE_EP_DL_MDIO_ADDR_PORT_DEFAULT                     0x00000000

/* PCIE_EP_DL :: MDIO_ADDR :: ADR [15:00] */
#define BCHP_PCIE_EP_DL_MDIO_ADDR_ADR_MASK                         0x0000ffff
#define BCHP_PCIE_EP_DL_MDIO_ADDR_ADR_SHIFT                        0
#define BCHP_PCIE_EP_DL_MDIO_ADDR_ADR_DEFAULT                      0x00000000

/***************************************************************************
 *MDIO_WR_DATA - mdio_wr_data
 ***************************************************************************/
/* PCIE_EP_DL :: MDIO_WR_DATA :: CMD [31:31] */
#define BCHP_PCIE_EP_DL_MDIO_WR_DATA_CMD_MASK                      0x80000000
#define BCHP_PCIE_EP_DL_MDIO_WR_DATA_CMD_SHIFT                     31
#define BCHP_PCIE_EP_DL_MDIO_WR_DATA_CMD_DEFAULT                   0x00000000

/* PCIE_EP_DL :: MDIO_WR_DATA :: WDATA_REG [30:00] */
#define BCHP_PCIE_EP_DL_MDIO_WR_DATA_WDATA_REG_MASK                0x7fffffff
#define BCHP_PCIE_EP_DL_MDIO_WR_DATA_WDATA_REG_SHIFT               0
#define BCHP_PCIE_EP_DL_MDIO_WR_DATA_WDATA_REG_DEFAULT             0x00000000

/***************************************************************************
 *MDIO_RD_DATA - mdio_rd_data
 ***************************************************************************/
/* PCIE_EP_DL :: MDIO_RD_DATA :: CMD [31:31] */
#define BCHP_PCIE_EP_DL_MDIO_RD_DATA_CMD_MASK                      0x80000000
#define BCHP_PCIE_EP_DL_MDIO_RD_DATA_CMD_SHIFT                     31
#define BCHP_PCIE_EP_DL_MDIO_RD_DATA_CMD_DEFAULT                   0x00000000

/* PCIE_EP_DL :: MDIO_RD_DATA :: RDATA_REG [30:00] */
#define BCHP_PCIE_EP_DL_MDIO_RD_DATA_RDATA_REG_MASK                0x7fffffff
#define BCHP_PCIE_EP_DL_MDIO_RD_DATA_RDATA_REG_SHIFT               0
#define BCHP_PCIE_EP_DL_MDIO_RD_DATA_RDATA_REG_DEFAULT             0x00000000

/***************************************************************************
 *ATE_TLP_HDR_0 - ate_tlp_hdr_0
 ***************************************************************************/
/* PCIE_EP_DL :: ATE_TLP_HDR_0 :: ATE_TLP_HDR_0 [31:00] */
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_0_ATE_TLP_HDR_0_MASK           0xffffffff
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_0_ATE_TLP_HDR_0_SHIFT          0
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_0_ATE_TLP_HDR_0_DEFAULT        0x00000000

/***************************************************************************
 *ATE_TLP_HDR_1 - ate_tlp_hdr_1
 ***************************************************************************/
/* PCIE_EP_DL :: ATE_TLP_HDR_1 :: ATE_TLP_HDR_1 [31:00] */
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_1_ATE_TLP_HDR_1_MASK           0xffffffff
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_1_ATE_TLP_HDR_1_SHIFT          0
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_1_ATE_TLP_HDR_1_DEFAULT        0x00000000

/***************************************************************************
 *ATE_TLP_HDR_2 - ate_tlp_hdr_2
 ***************************************************************************/
/* PCIE_EP_DL :: ATE_TLP_HDR_2 :: ATE_TLP_HDR_2 [31:00] */
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_2_ATE_TLP_HDR_2_MASK           0xffffffff
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_2_ATE_TLP_HDR_2_SHIFT          0
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_2_ATE_TLP_HDR_2_DEFAULT        0x00000000

/***************************************************************************
 *ATE_TLP_HDR_3 - ate_tlp_hdr_3
 ***************************************************************************/
/* PCIE_EP_DL :: ATE_TLP_HDR_3 :: ATE_TLP_HDR_3 [31:00] */
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_3_ATE_TLP_HDR_3_MASK           0xffffffff
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_3_ATE_TLP_HDR_3_SHIFT          0
#define BCHP_PCIE_EP_DL_ATE_TLP_HDR_3_ATE_TLP_HDR_3_DEFAULT        0x00000000

/***************************************************************************
 *ATE_TLP_CFG - ate_tlp_cfg
 ***************************************************************************/
/* PCIE_EP_DL :: ATE_TLP_CFG :: RESERVED1 [31:24] */
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_RESERVED1_MASK                 0xff000000
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_RESERVED1_SHIFT                24

/* PCIE_EP_DL :: ATE_TLP_CFG :: ATE_PAT_SEED [23:16] */
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_PAT_SEED_MASK              0x00ff0000
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_PAT_SEED_SHIFT             16
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_PAT_SEED_DEFAULT           0x00000000

/* PCIE_EP_DL :: ATE_TLP_CFG :: RESERVED0 [15:12] */
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_RESERVED0_MASK                 0x0000f000
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_RESERVED0_SHIFT                12

/* PCIE_EP_DL :: ATE_TLP_CFG :: ATE_PAT_SEL [11:09] */
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_PAT_SEL_MASK               0x00000e00
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_PAT_SEL_SHIFT              9
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_PAT_SEL_DEFAULT            0x00000000

/* PCIE_EP_DL :: ATE_TLP_CFG :: ATE_NULLIFY [08:08] */
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_NULLIFY_MASK               0x00000100
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_NULLIFY_SHIFT              8
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_NULLIFY_DEFAULT            0x00000000

/* PCIE_EP_DL :: ATE_TLP_CFG :: ATE_TLP_CNT [07:00] */
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_TLP_CNT_MASK               0x000000ff
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_TLP_CNT_SHIFT              0
#define BCHP_PCIE_EP_DL_ATE_TLP_CFG_ATE_TLP_CNT_DEFAULT            0x00000000

/***************************************************************************
 *ATE_TLP_CTL - ate_tlp_ctl
 ***************************************************************************/
/* PCIE_EP_DL :: ATE_TLP_CTL :: RESERVED0 [31:01] */
#define BCHP_PCIE_EP_DL_ATE_TLP_CTL_RESERVED0_MASK                 0xfffffffe
#define BCHP_PCIE_EP_DL_ATE_TLP_CTL_RESERVED0_SHIFT                1

/* PCIE_EP_DL :: ATE_TLP_CTL :: ATE_TLP_GO [00:00] */
#define BCHP_PCIE_EP_DL_ATE_TLP_CTL_ATE_TLP_GO_MASK                0x00000001
#define BCHP_PCIE_EP_DL_ATE_TLP_CTL_ATE_TLP_GO_SHIFT               0
#define BCHP_PCIE_EP_DL_ATE_TLP_CTL_ATE_TLP_GO_DEFAULT             0x00000000

/***************************************************************************
 *DL_RX_P_FC_CL - dl_rx_p_fc_cl
 ***************************************************************************/
/* PCIE_EP_DL :: DL_RX_P_FC_CL :: RESERVED0 [31:21] */
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_RESERVED0_MASK               0xffe00000
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_RESERVED0_SHIFT              21

/* PCIE_EP_DL :: DL_RX_P_FC_CL :: DLLINIT_VC0_DONE [20:20] */
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_DLLINIT_VC0_DONE_MASK        0x00100000
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_DLLINIT_VC0_DONE_SHIFT       20
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_DLLINIT_VC0_DONE_DEFAULT     0x00000000

/* PCIE_EP_DL :: DL_RX_P_FC_CL :: DRX_TFC_PD_LIMIT [19:08] */
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_DRX_TFC_PD_LIMIT_MASK        0x000fff00
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_DRX_TFC_PD_LIMIT_SHIFT       8
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_DRX_TFC_PD_LIMIT_DEFAULT     0x00000000

/* PCIE_EP_DL :: DL_RX_P_FC_CL :: DRX_TFC_PH_LIMIT [07:00] */
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_DRX_TFC_PH_LIMIT_MASK        0x000000ff
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_DRX_TFC_PH_LIMIT_SHIFT       0
#define BCHP_PCIE_EP_DL_DL_RX_P_FC_CL_DRX_TFC_PH_LIMIT_DEFAULT     0x00000000

/***************************************************************************
 *DL_RX_C_FC_CL - dl_rx_c_fc_cl
 ***************************************************************************/
/* PCIE_EP_DL :: DL_RX_C_FC_CL :: RESERVED0 [31:21] */
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_RESERVED0_MASK               0xffe00000
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_RESERVED0_SHIFT              21

/* PCIE_EP_DL :: DL_RX_C_FC_CL :: DLLINIT_VC0_DONE [20:20] */
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_DLLINIT_VC0_DONE_MASK        0x00100000
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_DLLINIT_VC0_DONE_SHIFT       20
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_DLLINIT_VC0_DONE_DEFAULT     0x00000000

/* PCIE_EP_DL :: DL_RX_C_FC_CL :: DRX_TFC_CD_LIMIT [19:08] */
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_DRX_TFC_CD_LIMIT_MASK        0x000fff00
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_DRX_TFC_CD_LIMIT_SHIFT       8
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_DRX_TFC_CD_LIMIT_DEFAULT     0x00000000

/* PCIE_EP_DL :: DL_RX_C_FC_CL :: DRX_TFC_CH_LIMIT [07:00] */
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_DRX_TFC_CH_LIMIT_MASK        0x000000ff
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_DRX_TFC_CH_LIMIT_SHIFT       0
#define BCHP_PCIE_EP_DL_DL_RX_C_FC_CL_DRX_TFC_CH_LIMIT_DEFAULT     0x00000000

/***************************************************************************
 *DL_RX_ACK_NACK - dl_rx_ack_nack
 ***************************************************************************/
/* PCIE_EP_DL :: DL_RX_ACK_NACK :: RESERVED1 [31:30] */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_RESERVED1_MASK              0xc0000000
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_RESERVED1_SHIFT             30

/* PCIE_EP_DL :: DL_RX_ACK_NACK :: DISABLE_CRC_DLL [29:29] */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DISABLE_CRC_DLL_MASK        0x20000000
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DISABLE_CRC_DLL_SHIFT       29
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DISABLE_CRC_DLL_DEFAULT     0x00000000

/* PCIE_EP_DL :: DL_RX_ACK_NACK :: DL_RST_B [28:28] */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DL_RST_B_MASK               0x10000000
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DL_RST_B_SHIFT              28
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DL_RST_B_DEFAULT            0x00000000

/* PCIE_EP_DL :: DL_RX_ACK_NACK :: RECORD_INIT_VC0 [27:27] */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_RECORD_INIT_VC0_MASK        0x08000000
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_RECORD_INIT_VC0_SHIFT       27
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_RECORD_INIT_VC0_DEFAULT     0x00000000

/* PCIE_EP_DL :: DL_RX_ACK_NACK :: RESERVED0 [26:26] */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_RESERVED0_MASK              0x04000000
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_RESERVED0_SHIFT             26

/* PCIE_EP_DL :: DL_RX_ACK_NACK :: DLLFI1_VC0 [25:25] */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DLLFI1_VC0_MASK             0x02000000
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DLLFI1_VC0_SHIFT            25
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DLLFI1_VC0_DEFAULT          0x00000000

/* PCIE_EP_DL :: DL_RX_ACK_NACK :: DLLFI2_VC0 [24:24] */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DLLFI2_VC0_MASK             0x01000000
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DLLFI2_VC0_SHIFT            24
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_DLLFI2_VC0_DEFAULT          0x00000000

/* PCIE_EP_DL :: DL_RX_ACK_NACK :: NACK_RECEIVE_SEQNB [23:12] */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_NACK_RECEIVE_SEQNB_MASK     0x00fff000
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_NACK_RECEIVE_SEQNB_SHIFT    12
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_NACK_RECEIVE_SEQNB_DEFAULT  0x00000000

/* PCIE_EP_DL :: DL_RX_ACK_NACK :: ACK_RECEIVE_SEQNB [11:00] */
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_ACK_RECEIVE_SEQNB_MASK      0x00000fff
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_ACK_RECEIVE_SEQNB_SHIFT     0
#define BCHP_PCIE_EP_DL_DL_RX_ACK_NACK_ACK_RECEIVE_SEQNB_DEFAULT   0x00000fff

/***************************************************************************
 *DL_TX_RX_SEQNB - dl_tx_rx_seqnb
 ***************************************************************************/
/* PCIE_EP_DL :: DL_TX_RX_SEQNB :: RESERVED0 [31:24] */
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQNB_RESERVED0_MASK              0xff000000
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQNB_RESERVED0_SHIFT             24

/* PCIE_EP_DL :: DL_TX_RX_SEQNB :: ACK_RECEIVE_SEQNB [23:12] */
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQNB_ACK_RECEIVE_SEQNB_MASK      0x00fff000
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQNB_ACK_RECEIVE_SEQNB_SHIFT     12
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQNB_ACK_RECEIVE_SEQNB_DEFAULT   0x00000fff

/* PCIE_EP_DL :: DL_TX_RX_SEQNB :: NEXT_TRANSMIT_SEQNB [11:00] */
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQNB_NEXT_TRANSMIT_SEQNB_MASK    0x00000fff
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQNB_NEXT_TRANSMIT_SEQNB_SHIFT   0
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQNB_NEXT_TRANSMIT_SEQNB_DEFAULT 0x00000000

/***************************************************************************
 *DL_TX_P_FC_AL - dl_tx_p_fc_al
 ***************************************************************************/
/* PCIE_EP_DL :: DL_TX_P_FC_AL :: RESERVED0 [31:20] */
#define BCHP_PCIE_EP_DL_DL_TX_P_FC_AL_RESERVED0_MASK               0xfff00000
#define BCHP_PCIE_EP_DL_DL_TX_P_FC_AL_RESERVED0_SHIFT              20

/* PCIE_EP_DL :: DL_TX_P_FC_AL :: TFC_DTX_FC_PD_ALLOCATED [19:08] */
#define BCHP_PCIE_EP_DL_DL_TX_P_FC_AL_TFC_DTX_FC_PD_ALLOCATED_MASK 0x000fff00
#define BCHP_PCIE_EP_DL_DL_TX_P_FC_AL_TFC_DTX_FC_PD_ALLOCATED_SHIFT 8
#define BCHP_PCIE_EP_DL_DL_TX_P_FC_AL_TFC_DTX_FC_PD_ALLOCATED_DEFAULT 0x00000000

/* PCIE_EP_DL :: DL_TX_P_FC_AL :: TFC_DTX_FC_PH_ALLOCATED [07:00] */
#define BCHP_PCIE_EP_DL_DL_TX_P_FC_AL_TFC_DTX_FC_PH_ALLOCATED_MASK 0x000000ff
#define BCHP_PCIE_EP_DL_DL_TX_P_FC_AL_TFC_DTX_FC_PH_ALLOCATED_SHIFT 0
#define BCHP_PCIE_EP_DL_DL_TX_P_FC_AL_TFC_DTX_FC_PH_ALLOCATED_DEFAULT 0x00000000

/***************************************************************************
 *DL_TX_NP_FC_AL - dl_tx_np_fc_al
 ***************************************************************************/
/* PCIE_EP_DL :: DL_TX_NP_FC_AL :: RESERVED0 [31:20] */
#define BCHP_PCIE_EP_DL_DL_TX_NP_FC_AL_RESERVED0_MASK              0xfff00000
#define BCHP_PCIE_EP_DL_DL_TX_NP_FC_AL_RESERVED0_SHIFT             20

/* PCIE_EP_DL :: DL_TX_NP_FC_AL :: TFC_DTX_FC_NPD_ALLOCATED [19:08] */
#define BCHP_PCIE_EP_DL_DL_TX_NP_FC_AL_TFC_DTX_FC_NPD_ALLOCATED_MASK 0x000fff00
#define BCHP_PCIE_EP_DL_DL_TX_NP_FC_AL_TFC_DTX_FC_NPD_ALLOCATED_SHIFT 8
#define BCHP_PCIE_EP_DL_DL_TX_NP_FC_AL_TFC_DTX_FC_NPD_ALLOCATED_DEFAULT 0x00000000

/* PCIE_EP_DL :: DL_TX_NP_FC_AL :: TFC_DTX_FC_NPH_ALLOCATED [07:00] */
#define BCHP_PCIE_EP_DL_DL_TX_NP_FC_AL_TFC_DTX_FC_NPH_ALLOCATED_MASK 0x000000ff
#define BCHP_PCIE_EP_DL_DL_TX_NP_FC_AL_TFC_DTX_FC_NPH_ALLOCATED_SHIFT 0
#define BCHP_PCIE_EP_DL_DL_TX_NP_FC_AL_TFC_DTX_FC_NPH_ALLOCATED_DEFAULT 0x00000000

/***************************************************************************
 *REG_DL_SPARE - reg_dl_spare
 ***************************************************************************/
/* PCIE_EP_DL :: REG_DL_SPARE :: RESERVED0 [31:08] */
#define BCHP_PCIE_EP_DL_REG_DL_SPARE_RESERVED0_MASK                0xffffff00
#define BCHP_PCIE_EP_DL_REG_DL_SPARE_RESERVED0_SHIFT               8

/* PCIE_EP_DL :: REG_DL_SPARE :: DL_SPARE0 [07:00] */
#define BCHP_PCIE_EP_DL_REG_DL_SPARE_DL_SPARE0_MASK                0x000000ff
#define BCHP_PCIE_EP_DL_REG_DL_SPARE_DL_SPARE0_SHIFT               0
#define BCHP_PCIE_EP_DL_REG_DL_SPARE_DL_SPARE0_DEFAULT             0x00000000

/***************************************************************************
 *DL_REG_SPARE - dl_reg_spare
 ***************************************************************************/
/* PCIE_EP_DL :: DL_REG_SPARE :: RESERVED0 [31:12] */
#define BCHP_PCIE_EP_DL_DL_REG_SPARE_RESERVED0_MASK                0xfffff000
#define BCHP_PCIE_EP_DL_DL_REG_SPARE_RESERVED0_SHIFT               12

/* PCIE_EP_DL :: DL_REG_SPARE :: DL_SPARE0 [11:00] */
#define BCHP_PCIE_EP_DL_DL_REG_SPARE_DL_SPARE0_MASK                0x00000fff
#define BCHP_PCIE_EP_DL_DL_REG_SPARE_DL_SPARE0_SHIFT               0
#define BCHP_PCIE_EP_DL_DL_REG_SPARE_DL_SPARE0_DEFAULT             0x00000000

/***************************************************************************
 *DL_TX_RX_SEQ - dl_tx_rx_seq
 ***************************************************************************/
/* PCIE_EP_DL :: DL_TX_RX_SEQ :: RESERVED0 [31:24] */
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQ_RESERVED0_MASK                0xff000000
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQ_RESERVED0_SHIFT               24

/* PCIE_EP_DL :: DL_TX_RX_SEQ :: ACK_RECEIVE_SEQNB [23:12] */
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQ_ACK_RECEIVE_SEQNB_MASK        0x00fff000
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQ_ACK_RECEIVE_SEQNB_SHIFT       12
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQ_ACK_RECEIVE_SEQNB_DEFAULT     0x00000000

/* PCIE_EP_DL :: DL_TX_RX_SEQ :: NEXT_TRANSMIT_SEQNB [11:00] */
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQ_NEXT_TRANSMIT_SEQNB_MASK      0x00000fff
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQ_NEXT_TRANSMIT_SEQNB_SHIFT     0
#define BCHP_PCIE_EP_DL_DL_TX_RX_SEQ_NEXT_TRANSMIT_SEQNB_DEFAULT   0x00000000

/***************************************************************************
 *DL_RX_NP_FC_CL - dl_rx_np_fc_cl
 ***************************************************************************/
/* PCIE_EP_DL :: DL_RX_NP_FC_CL :: RESERVED0 [31:21] */
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_RESERVED0_MASK              0xffe00000
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_RESERVED0_SHIFT             21

/* PCIE_EP_DL :: DL_RX_NP_FC_CL :: DLLINIT_VC0_DONE [20:20] */
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_DLLINIT_VC0_DONE_MASK       0x00100000
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_DLLINIT_VC0_DONE_SHIFT      20
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_DLLINIT_VC0_DONE_DEFAULT    0x00000000

/* PCIE_EP_DL :: DL_RX_NP_FC_CL :: DRX_TFC_NPD_LIMIT [19:08] */
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_DRX_TFC_NPD_LIMIT_MASK      0x000fff00
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_DRX_TFC_NPD_LIMIT_SHIFT     8
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_DRX_TFC_NPD_LIMIT_DEFAULT   0x00000000

/* PCIE_EP_DL :: DL_RX_NP_FC_CL :: DRX_TFC_NPH_LIMIT [07:00] */
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_DRX_TFC_NPH_LIMIT_MASK      0x000000ff
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_DRX_TFC_NPH_LIMIT_SHIFT     0
#define BCHP_PCIE_EP_DL_DL_RX_NP_FC_CL_DRX_TFC_NPH_LIMIT_DEFAULT   0x00000000

#endif /* #ifndef BCHP_PCIE_EP_DL_H__ */

/* End of File */
