digraph "CFG for '_Z11uplo_sincosiiiPKfiiPfiiS1_ii' function" {
	label="CFG for '_Z11uplo_sincosiiiPKfiiPfiiS1_ii' function";

	Node0x4c64a10 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%12:\l  %13 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %14 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %15 = getelementptr i8, i8 addrspace(4)* %14, i64 4\l  %16 = bitcast i8 addrspace(4)* %15 to i16 addrspace(4)*\l  %17 = load i16, i16 addrspace(4)* %16, align 4, !range !4, !invariant.load !5\l  %18 = zext i16 %17 to i32\l  %19 = mul i32 %13, %18\l  %20 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %21 = add i32 %19, %20\l  %22 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %23 = getelementptr i8, i8 addrspace(4)* %14, i64 6\l  %24 = bitcast i8 addrspace(4)* %23 to i16 addrspace(4)*\l  %25 = load i16, i16 addrspace(4)* %24, align 2, !range !4, !invariant.load !5\l  %26 = zext i16 %25 to i32\l  %27 = mul i32 %22, %26\l  %28 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %29 = add i32 %27, %28\l  %30 = icmp slt i32 %21, %0\l  %31 = icmp slt i32 %29, %0\l  %32 = select i1 %30, i1 %31, i1 false\l  br i1 %32, label %33, label %205\l|{<s0>T|<s1>F}}"];
	Node0x4c64a10:s0 -> Node0x4c661a0;
	Node0x4c64a10:s1 -> Node0x4c66230;
	Node0x4c661a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8765c70",label="{%33:\l33:                                               \l  %34 = icmp eq i32 %1, 132\l  %35 = mul nsw i32 %21, %2\l  %36 = mul nsw i32 %29, %2\l  %37 = icmp sgt i32 %35, %36\l  %38 = icmp sge i32 %35, %36\l  %39 = select i1 %34, i1 %37, i1 %38\l  br i1 %39, label %40, label %205\l|{<s0>T|<s1>F}}"];
	Node0x4c661a0:s0 -> Node0x4c696c0;
	Node0x4c661a0:s1 -> Node0x4c66230;
	Node0x4c696c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b99e70",label="{%40:\l40:                                               \l  %41 = add nsw i32 %21, %4\l  %42 = mul nsw i32 %29, %5\l  %43 = add nsw i32 %41, %42\l  %44 = sext i32 %43 to i64\l  %45 = getelementptr inbounds float, float addrspace(1)* %3, i64 %44\l  %46 = load float, float addrspace(1)* %45, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %47 = add nsw i32 %21, %7\l  %48 = mul nsw i32 %29, %8\l  %49 = add nsw i32 %47, %48\l  %50 = sext i32 %49 to i64\l  %51 = getelementptr inbounds float, float addrspace(1)* %6, i64 %50\l  %52 = add nsw i32 %21, %10\l  %53 = mul nsw i32 %29, %11\l  %54 = add nsw i32 %52, %53\l  %55 = sext i32 %54 to i64\l  %56 = getelementptr inbounds float, float addrspace(1)* %9, i64 %55\l  %57 = tail call float @llvm.fabs.f32(float %46)\l  %58 = fcmp olt float %57, 1.310720e+05\l  br i1 %58, label %59, label %67\l|{<s0>T|<s1>F}}"];
	Node0x4c696c0:s0 -> Node0x4c6aec0;
	Node0x4c696c0:s1 -> Node0x4c6af50;
	Node0x4c6aec0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%59:\l59:                                               \l  %60 = fmul float %57, 0x3FE45F3060000000\l  %61 = tail call float @llvm.rint.f32(float %60)\l  %62 = tail call float @llvm.fma.f32(float %61, float 0xBFF921FB40000000,\l... float %57)\l  %63 = tail call float @llvm.fma.f32(float %61, float 0xBE74442D00000000,\l... float %62)\l  %64 = tail call float @llvm.fma.f32(float %61, float 0xBCF8469880000000,\l... float %63)\l  %65 = fptosi float %61 to i32\l  %66 = bitcast float %57 to i32\l  br label %173\l}"];
	Node0x4c6aec0 -> Node0x4c69120;
	Node0x4c6af50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%67:\l67:                                               \l  %68 = bitcast float %57 to i32\l  %69 = lshr i32 %68, 23\l  %70 = and i32 %68, 8388607\l  %71 = or i32 %70, 8388608\l  %72 = zext i32 %71 to i64\l  %73 = mul nuw nsw i64 %72, 4266746795\l  %74 = trunc i64 %73 to i32\l  %75 = lshr i64 %73, 32\l  %76 = mul nuw nsw i64 %72, 1011060801\l  %77 = add nuw nsw i64 %75, %76\l  %78 = trunc i64 %77 to i32\l  %79 = lshr i64 %77, 32\l  %80 = mul nuw nsw i64 %72, 3680671129\l  %81 = add nuw nsw i64 %79, %80\l  %82 = trunc i64 %81 to i32\l  %83 = lshr i64 %81, 32\l  %84 = mul nuw nsw i64 %72, 4113882560\l  %85 = add nuw nsw i64 %83, %84\l  %86 = trunc i64 %85 to i32\l  %87 = lshr i64 %85, 32\l  %88 = mul nuw nsw i64 %72, 4230436817\l  %89 = add nuw nsw i64 %87, %88\l  %90 = trunc i64 %89 to i32\l  %91 = lshr i64 %89, 32\l  %92 = mul nuw nsw i64 %72, 1313084713\l  %93 = add nuw nsw i64 %91, %92\l  %94 = trunc i64 %93 to i32\l  %95 = lshr i64 %93, 32\l  %96 = mul nuw nsw i64 %72, 2734261102\l  %97 = add nuw nsw i64 %95, %96\l  %98 = trunc i64 %97 to i32\l  %99 = lshr i64 %97, 32\l  %100 = trunc i64 %99 to i32\l  %101 = add nsw i32 %69, -120\l  %102 = icmp ugt i32 %101, 63\l  %103 = select i1 %102, i32 %94, i32 %100\l  %104 = select i1 %102, i32 %90, i32 %98\l  %105 = select i1 %102, i32 %86, i32 %94\l  %106 = select i1 %102, i32 %82, i32 %90\l  %107 = select i1 %102, i32 %78, i32 %86\l  %108 = select i1 %102, i32 %74, i32 %82\l  %109 = select i1 %102, i32 -64, i32 0\l  %110 = add nsw i32 %109, %101\l  %111 = icmp ugt i32 %110, 31\l  %112 = select i1 %111, i32 %104, i32 %103\l  %113 = select i1 %111, i32 %105, i32 %104\l  %114 = select i1 %111, i32 %106, i32 %105\l  %115 = select i1 %111, i32 %107, i32 %106\l  %116 = select i1 %111, i32 %108, i32 %107\l  %117 = select i1 %111, i32 -32, i32 0\l  %118 = add nsw i32 %117, %110\l  %119 = icmp ugt i32 %118, 31\l  %120 = select i1 %119, i32 %113, i32 %112\l  %121 = select i1 %119, i32 %114, i32 %113\l  %122 = select i1 %119, i32 %115, i32 %114\l  %123 = select i1 %119, i32 %116, i32 %115\l  %124 = select i1 %119, i32 -32, i32 0\l  %125 = add nsw i32 %124, %118\l  %126 = icmp eq i32 %125, 0\l  %127 = sub nsw i32 32, %125\l  %128 = tail call i32 @llvm.fshr.i32(i32 %120, i32 %121, i32 %127)\l  %129 = tail call i32 @llvm.fshr.i32(i32 %121, i32 %122, i32 %127)\l  %130 = tail call i32 @llvm.fshr.i32(i32 %122, i32 %123, i32 %127)\l  %131 = select i1 %126, i32 %120, i32 %128\l  %132 = select i1 %126, i32 %121, i32 %129\l  %133 = select i1 %126, i32 %122, i32 %130\l  %134 = lshr i32 %131, 29\l  %135 = tail call i32 @llvm.fshl.i32(i32 %131, i32 %132, i32 2)\l  %136 = tail call i32 @llvm.fshl.i32(i32 %132, i32 %133, i32 2)\l  %137 = tail call i32 @llvm.fshl.i32(i32 %133, i32 %123, i32 2)\l  %138 = and i32 %134, 1\l  %139 = sub nsw i32 0, %138\l  %140 = shl i32 %134, 31\l  %141 = xor i32 %135, %139\l  %142 = xor i32 %136, %139\l  %143 = xor i32 %137, %139\l  %144 = tail call i32 @llvm.ctlz.i32(i32 %141, i1 false), !range !11\l  %145 = sub nsw i32 31, %144\l  %146 = tail call i32 @llvm.fshr.i32(i32 %141, i32 %142, i32 %145)\l  %147 = tail call i32 @llvm.fshr.i32(i32 %142, i32 %143, i32 %145)\l  %148 = shl nuw nsw i32 %144, 23\l  %149 = sub nuw nsw i32 1056964608, %148\l  %150 = lshr i32 %146, 9\l  %151 = or i32 %150, %149\l  %152 = or i32 %151, %140\l  %153 = bitcast i32 %152 to float\l  %154 = tail call i32 @llvm.fshl.i32(i32 %146, i32 %147, i32 23)\l  %155 = tail call i32 @llvm.ctlz.i32(i32 %154, i1 false), !range !11\l  %156 = fmul float %153, 0x3FF921FB40000000\l  %157 = add nuw nsw i32 %155, %144\l  %158 = shl nuw nsw i32 %157, 23\l  %159 = sub nuw nsw i32 855638016, %158\l  %160 = sub nsw i32 31, %155\l  %161 = tail call i32 @llvm.fshr.i32(i32 %154, i32 %147, i32 %160)\l  %162 = lshr i32 %161, 9\l  %163 = or i32 %159, %162\l  %164 = or i32 %163, %140\l  %165 = bitcast i32 %164 to float\l  %166 = fneg float %156\l  %167 = tail call float @llvm.fma.f32(float %153, float 0x3FF921FB40000000,\l... float %166)\l  %168 = tail call float @llvm.fma.f32(float %153, float 0x3E74442D00000000,\l... float %167)\l  %169 = tail call float @llvm.fma.f32(float %165, float 0x3FF921FB40000000,\l... float %168)\l  %170 = fadd float %156, %169\l  %171 = lshr i32 %131, 30\l  %172 = add nuw nsw i32 %138, %171\l  br label %173\l}"];
	Node0x4c6af50 -> Node0x4c69120;
	Node0x4c69120 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b99e70",label="{%173:\l173:                                              \l  %174 = phi i32 [ %66, %59 ], [ %68, %67 ]\l  %175 = phi float [ %64, %59 ], [ %170, %67 ]\l  %176 = phi i32 [ %65, %59 ], [ %172, %67 ]\l  %177 = fmul float %175, %175\l  %178 = tail call float @llvm.fmuladd.f32(float %177, float\l... 0xBF29833040000000, float 0x3F81103880000000)\l  %179 = tail call float @llvm.fmuladd.f32(float %177, float %178, float\l... 0xBFC55553A0000000)\l  %180 = fmul float %177, %179\l  %181 = tail call float @llvm.fmuladd.f32(float %175, float %180, float %175)\l  %182 = tail call float @llvm.fmuladd.f32(float %177, float\l... 0x3EFAEA6680000000, float 0xBF56C9E760000000)\l  %183 = tail call float @llvm.fmuladd.f32(float %177, float %182, float\l... 0x3FA5557EE0000000)\l  %184 = tail call float @llvm.fmuladd.f32(float %177, float %183, float\l... 0xBFE0000080000000)\l  %185 = tail call float @llvm.fmuladd.f32(float %177, float %184, float\l... 1.000000e+00)\l  %186 = shl i32 %176, 30\l  %187 = and i32 %186, -2147483648\l  %188 = and i32 %176, 1\l  %189 = icmp eq i32 %188, 0\l  %190 = select i1 %189, float %181, float %185\l  %191 = bitcast float %190 to i32\l  %192 = bitcast float %46 to i32\l  %193 = xor i32 %174, %192\l  %194 = xor i32 %193, %191\l  %195 = xor i32 %194, %187\l  %196 = bitcast i32 %195 to float\l  %197 = fneg float %181\l  %198 = select i1 %189, float %185, float %197\l  %199 = bitcast float %198 to i32\l  %200 = xor i32 %187, %199\l  %201 = bitcast i32 %200 to float\l  %202 = tail call i1 @llvm.amdgcn.class.f32(float %57, i32 504)\l  %203 = select i1 %202, float %201, float 0x7FF8000000000000\l  %204 = select i1 %202, float %196, float 0x7FF8000000000000\l  store float %204, float addrspace(1)* %51, align 4, !tbaa !7\l  store float %203, float addrspace(1)* %56, align 4, !tbaa !7\l  br label %205\l}"];
	Node0x4c69120 -> Node0x4c66230;
	Node0x4c66230 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%205:\l205:                                              \l  ret void\l}"];
}
