#ifndef __CLOCKHWIO_H__
#define __CLOCKHWIO_H__
/*
===========================================================================
*/
/**
  @file ClockHWIO.h
  @brief Auto-generated HWIO interface include file.

  Reference chip release:
    SDM845 (Napali) [napali_v1.0_p3q1r51.1.4_MTO_partitioned_rtl]
 
  This file contains HWIO register definitions for the following modules:
    GCC_CLK_CTL_REG
    AOSS_CC_AOSS_CC_REG
    MCCC_MCCC_MSTR
    GPUCC_GPU_CC_GPU_CC_GPU_CC_REG

  'Include' filters applied: 
  'Exclude' filters applied: 
*/
/*
  ===========================================================================

  Copyright (c) 2017 Qualcomm Technologies, Inc.
  All Rights Reserved.
  Confidential and Proprietary - Qualcomm Technologies, Inc.

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies, Inc. and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies, Inc.

  ===========================================================================

  $Header: //components/rel/aop.ho/1.1.c1/aop_proc/core/systemdrivers/clock/hw/sdm845/inc/ClockHWIO.h#1 $
  $DateTime: 2018/02/16 04:48:18 $
  $Author: pwbldsvc $

  ===========================================================================
*/

#include "msmhwiobase.h"

/*----------------------------------------------------------------------------
 * MODULE: GCC_CLK_CTL_REG
 *--------------------------------------------------------------------------*/

#define GCC_CLK_CTL_REG_REG_BASE                                                                   (CLK_CTL_BASE      + 0x00000000)

#define HWIO_GCC_GPLL0_MODE_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000000)
#define HWIO_GCC_GPLL0_MODE_RMSK                                                                   0xffffffff
#define HWIO_GCC_GPLL0_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, HWIO_GCC_GPLL0_MODE_RMSK)
#define HWIO_GCC_GPLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, m)
#define HWIO_GCC_GPLL0_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_MODE_ADDR,v)
#define HWIO_GCC_GPLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_MODE_ADDR,m,v,HWIO_GCC_GPLL0_MODE_IN)
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_BMSK                                                      0x80000000
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_SHFT                                                            0x1f
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_BMSK                                                   0x40000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                                         0x1e
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_BMSK                                                     0x20000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_SHFT                                                           0x1d
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_FINE_BMSK                                                 0x10000000
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_FINE_SHFT                                                       0x1c
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS27_25_BMSK                                                  0xe000000
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS27_25_SHFT                                                       0x19
#define HWIO_GCC_GPLL0_MODE_FSM_LEGACY_MODE_BMSK                                                    0x1000000
#define HWIO_GCC_GPLL0_MODE_FSM_LEGACY_MODE_SHFT                                                         0x18
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                          0x800000
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                              0x17
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_BMSK                                                          0x400000
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_SHFT                                                              0x16
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                                                  0x200000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                                      0x15
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                                                    0x100000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                                        0x14
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_BMSK                                                       0xfc000
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_SHFT                                                           0xe
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_BMSK                                                        0x3f00
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_SHFT                                                           0x8
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS7_3_BMSK                                                         0xf8
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS7_3_SHFT                                                          0x3
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_BMSK                                                              0x4
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_SHFT                                                              0x2
#define HWIO_GCC_GPLL0_MODE_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_GPLL0_MODE_RESERVE_BIT1_SHFT                                                             0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_BMSK                                                              0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_SHFT                                                              0x0

#define HWIO_GCC_GPLL0_L_VAL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000004)
#define HWIO_GCC_GPLL0_L_VAL_RMSK                                                                      0xffff
#define HWIO_GCC_GPLL0_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, HWIO_GCC_GPLL0_L_VAL_RMSK)
#define HWIO_GCC_GPLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_L_VAL_ADDR,m,v,HWIO_GCC_GPLL0_L_VAL_IN)
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_BMSK                                                                0xffff
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_SHFT                                                                   0x0

#define HWIO_GCC_GPLL0_CAL_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000008)
#define HWIO_GCC_GPLL0_CAL_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL0_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CAL_L_VAL_ADDR, HWIO_GCC_GPLL0_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL0_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL0_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL0_CAL_L_VAL_PLL_CAL_L_BMSK                                                        0xffff
#define HWIO_GCC_GPLL0_CAL_L_VAL_PLL_CAL_L_SHFT                                                           0x0

#define HWIO_GCC_GPLL0_USER_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000000c)
#define HWIO_GCC_GPLL0_USER_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, HWIO_GCC_GPLL0_USER_CTL_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_IN)
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_19_BMSK                                             0xfff80000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_19_SHFT                                                   0x13
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x70000
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0x10
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                                0xf000
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                   0xc
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                                0xf00
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                  0x8
#define HWIO_GCC_GPLL0_USER_CTL_OUT_CLK_POLARITY_BMSK                                                    0x80
#define HWIO_GCC_GPLL0_USER_CTL_OUT_CLK_POLARITY_SHFT                                                     0x7
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_BMSK                                                     0x60
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_SHFT                                                      0x5
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BIT3_BMSK                                                         0x8
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BIT3_SHFT                                                         0x3
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_ODD_BMSK                                                           0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_ODD_SHFT                                                           0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_EVEN_BMSK                                                          0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_EVEN_SHFT                                                          0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL0_USER_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000010)
#define HWIO_GCC_GPLL0_USER_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, HWIO_GCC_GPLL0_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_U_IN)
#define HWIO_GCC_GPLL0_USER_CTL_U_DISABLE_DECAPS_BMSK                                              0x80000000
#define HWIO_GCC_GPLL0_USER_CTL_U_DISABLE_DECAPS_SHFT                                                    0x1f
#define HWIO_GCC_GPLL0_USER_CTL_U_DISABLE_SHUNT_BMSK                                               0x40000000
#define HWIO_GCC_GPLL0_USER_CTL_U_DISABLE_SHUNT_SHFT                                                     0x1e
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS61_54_BMSK                                           0x3fc00000
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS61_54_SHFT                                                 0x16
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK                                 0x200000
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                                     0x15
#define HWIO_GCC_GPLL0_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                                             0x100000
#define HWIO_GCC_GPLL0_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                                                 0x14
#define HWIO_GCC_GPLL0_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                                            0x80000
#define HWIO_GCC_GPLL0_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                                               0x13
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                            0x40000
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                               0x12
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                            0x20000
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                               0x11
#define HWIO_GCC_GPLL0_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                             0x10000
#define HWIO_GCC_GPLL0_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                                0x10
#define HWIO_GCC_GPLL0_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                                 0x8000
#define HWIO_GCC_GPLL0_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                    0xf
#define HWIO_GCC_GPLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                              0x4000
#define HWIO_GCC_GPLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                                 0xe
#define HWIO_GCC_GPLL0_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                  0x2000
#define HWIO_GCC_GPLL0_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                     0xd
#define HWIO_GCC_GPLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                           0x1800
#define HWIO_GCC_GPLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                              0xb
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                           0x400
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                             0xa
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_BMSK                                                  0x3e0
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_SHFT                                                    0x5
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_EN_BMSK                                                    0x10
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_EN_SHFT                                                     0x4
#define HWIO_GCC_GPLL0_USER_CTL_U_CALIB_CTRL_BMSK                                                         0xe
#define HWIO_GCC_GPLL0_USER_CTL_U_CALIB_CTRL_SHFT                                                         0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                             0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                             0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000014)
#define HWIO_GCC_GPLL0_CONFIG_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL0_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                          0xfc000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                                0x1a
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                         0x3c00000
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                              0x16
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                                 0x3c0000
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                     0x12
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                  0x3c000
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                      0xe
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                         0x3800
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                            0xb
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                        0x700
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                          0x8
#define HWIO_GCC_GPLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                              0xf0
#define HWIO_GCC_GPLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                               0x4
#define HWIO_GCC_GPLL0_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                       0xf
#define HWIO_GCC_GPLL0_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                       0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIST_CFG_BMSK                                                  0xfff00000
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIST_CFG_SHFT                                                        0x14
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_ENABLEOVERPST_BMSK                                                0x80000
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_ENABLEOVERPST_SHFT                                                   0x13
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIASSELPST_BMSK                                                   0x40000
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIASSELPST_SHFT                                                      0x12
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                                                 0x30000
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                                    0x10
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                                            0x8000
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                                               0xf
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                                              0x4000
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                                                 0xe
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                                             0x3000
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                                                0xc
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                            0xc00
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                              0xa
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                                0x380
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                  0x7
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                     0x40
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                      0x6
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                            0x30
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                             0x4
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                            0x8
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                            0x3
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                                 0x6
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                                 0x1
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                          0x1
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                          0x0

#define HWIO_GCC_GPLL0_TEST_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000001c)
#define HWIO_GCC_GPLL0_TEST_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, HWIO_GCC_GPLL0_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                       0xc0000000
#define HWIO_GCC_GPLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                             0x1e
#define HWIO_GCC_GPLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                   0x30000000
#define HWIO_GCC_GPLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                         0x1c
#define HWIO_GCC_GPLL0_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                          0x8000000
#define HWIO_GCC_GPLL0_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                               0x1b
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_BMSK                                                       0x7e00000
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_SHFT                                                            0x15
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x100000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                   0x14
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_BMSK                                                       0xff000
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_SHFT                                                           0xc
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                                0x800
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                  0xb
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                                 0x700
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                   0x8
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                                 0x80
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                  0x7
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_BMSK                                                        0x40
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_SHFT                                                         0x6
#define HWIO_GCC_GPLL0_TEST_CTL_EN_VREF_TEST_BMSK                                                        0x20
#define HWIO_GCC_GPLL0_TEST_CTL_EN_VREF_TEST_SHFT                                                         0x5
#define HWIO_GCC_GPLL0_TEST_CTL_EN_VDCO_TEST_BMSK                                                        0x10
#define HWIO_GCC_GPLL0_TEST_CTL_EN_VDCO_TEST_SHFT                                                         0x4
#define HWIO_GCC_GPLL0_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                                                  0x8
#define HWIO_GCC_GPLL0_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                                                  0x3
#define HWIO_GCC_GPLL0_TEST_CTL_EN_IVCO_TEST_BMSK                                                         0x4
#define HWIO_GCC_GPLL0_TEST_CTL_EN_IVCO_TEST_SHFT                                                         0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_BMSK                                                            0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_SHFT                                                            0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_BMSK                                                            0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_SHFT                                                            0x0

#define HWIO_GCC_GPLL0_TEST_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, HWIO_GCC_GPLL0_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                         0x80000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                               0x1f
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                            0x40000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                  0x1e
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                             0x20000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                   0x1d
#define HWIO_GCC_GPLL0_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                            0x10000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                  0x1c
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                       0x8000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                            0x1b
#define HWIO_GCC_GPLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                    0x6000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                         0x19
#define HWIO_GCC_GPLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                         0x1c00000
#define HWIO_GCC_GPLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                              0x16
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                          0x200000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                              0x15
#define HWIO_GCC_GPLL0_TEST_CTL_U_DISABLE_CLAMP_BMSK                                                 0x100000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                     0x14
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                            0x80000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                               0x13
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                        0x40000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                           0x12
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIAS_ADJUST_BMSK                                                    0x30000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIAS_ADJUST_SHFT                                                       0x10
#define HWIO_GCC_GPLL0_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                     0x8000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                        0xf
#define HWIO_GCC_GPLL0_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                                                 0x4000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                                    0xe
#define HWIO_GCC_GPLL0_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                  0x2000
#define HWIO_GCC_GPLL0_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                     0xd
#define HWIO_GCC_GPLL0_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                                0x1000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                   0xc
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                      0xc00
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                        0xa
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_BMSK                                                        0x380
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_SHFT                                                          0x7
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                      0x40
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                       0x6
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x20
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                       0x5
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x18
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                   0x3
#define HWIO_GCC_GPLL0_TEST_CTL_U_STATUS_REG_EN_BMSK                                                      0x4
#define HWIO_GCC_GPLL0_TEST_CTL_U_STATUS_REG_EN_SHFT                                                      0x2
#define HWIO_GCC_GPLL0_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                     0x2
#define HWIO_GCC_GPLL0_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                     0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                     0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                     0x0

#define HWIO_GCC_GPLL0_STATUS_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000024)
#define HWIO_GCC_GPLL0_STATUS_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL0_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, HWIO_GCC_GPLL0_STATUS_RMSK)
#define HWIO_GCC_GPLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, m)
#define HWIO_GCC_GPLL0_STATUS_STATUS_31_0_BMSK                                                     0xffffffff
#define HWIO_GCC_GPLL0_STATUS_STATUS_31_0_SHFT                                                            0x0

#define HWIO_GCC_GPLL0_FREQ_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000028)
#define HWIO_GCC_GPLL0_FREQ_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, HWIO_GCC_GPLL0_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL0_FREQ_CTL_IN)
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                            0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                   0x0

#define HWIO_GCC_GPLL0_OPMODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000002c)
#define HWIO_GCC_GPLL0_OPMODE_RMSK                                                                        0x7
#define HWIO_GCC_GPLL0_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_OPMODE_ADDR, HWIO_GCC_GPLL0_OPMODE_RMSK)
#define HWIO_GCC_GPLL0_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL0_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL0_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_OPMODE_ADDR,m,v,HWIO_GCC_GPLL0_OPMODE_IN)
#define HWIO_GCC_GPLL0_OPMODE_PLL_OPMODE_BMSK                                                             0x7
#define HWIO_GCC_GPLL0_OPMODE_PLL_OPMODE_SHFT                                                             0x0

#define HWIO_GCC_GPLL0_STATE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000030)
#define HWIO_GCC_GPLL0_STATE_RMSK                                                                         0x7
#define HWIO_GCC_GPLL0_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_STATE_ADDR, HWIO_GCC_GPLL0_STATE_RMSK)
#define HWIO_GCC_GPLL0_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_STATE_ADDR, m)
#define HWIO_GCC_GPLL0_STATE_PLL_STATE_BMSK                                                               0x7
#define HWIO_GCC_GPLL0_STATE_PLL_STATE_SHFT                                                               0x0

#define HWIO_GCC_GPLL0_DROOP_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000034)
#define HWIO_GCC_GPLL0_DROOP_RMSK                                                                        0xff
#define HWIO_GCC_GPLL0_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_DROOP_ADDR, HWIO_GCC_GPLL0_DROOP_RMSK)
#define HWIO_GCC_GPLL0_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_DROOP_ADDR, m)
#define HWIO_GCC_GPLL0_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_DROOP_ADDR,v)
#define HWIO_GCC_GPLL0_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_DROOP_ADDR,m,v,HWIO_GCC_GPLL0_DROOP_IN)
#define HWIO_GCC_GPLL0_DROOP_DROOP_CODE_BMSK                                                             0xfe
#define HWIO_GCC_GPLL0_DROOP_DROOP_CODE_SHFT                                                              0x1
#define HWIO_GCC_GPLL0_DROOP_DROOP_EN_BMSK                                                                0x1
#define HWIO_GCC_GPLL0_DROOP_DROOP_EN_SHFT                                                                0x0

#define HWIO_GCC_GPLL0_FRAC_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000038)
#define HWIO_GCC_GPLL0_FRAC_VAL_RMSK                                                                   0xffff
#define HWIO_GCC_GPLL0_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_FRAC_VAL_ADDR, HWIO_GCC_GPLL0_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL0_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL0_FRAC_VAL_IN)
#define HWIO_GCC_GPLL0_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                      0xffff
#define HWIO_GCC_GPLL0_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                         0x0

#define HWIO_GCC_GPLL0_SPARE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000003c)
#define HWIO_GCC_GPLL0_SPARE_RMSK                                                                        0xff
#define HWIO_GCC_GPLL0_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_SPARE_ADDR, HWIO_GCC_GPLL0_SPARE_RMSK)
#define HWIO_GCC_GPLL0_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_SPARE_ADDR, m)
#define HWIO_GCC_GPLL0_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_SPARE_ADDR,v)
#define HWIO_GCC_GPLL0_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_SPARE_ADDR,m,v,HWIO_GCC_GPLL0_SPARE_IN)
#define HWIO_GCC_GPLL0_SPARE_SPARE_OUTPUTS_BMSK                                                          0xf0
#define HWIO_GCC_GPLL0_SPARE_SPARE_OUTPUTS_SHFT                                                           0x4
#define HWIO_GCC_GPLL0_SPARE_SPARE_INPUTS_BMSK                                                            0xf
#define HWIO_GCC_GPLL0_SPARE_SPARE_INPUTS_SHFT                                                            0x0

#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000040)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_RMSK                                                              0xff
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                              0xff
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                               0x0

#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000044)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_RMSK                                                               0xf
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR, HWIO_GCC_GPLL0_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_GPLL0_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                               0xf
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00000048)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_RMSK                                                                 0xf
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR, HWIO_GCC_GPLL0_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_GPLL0_SSC_NUM_STEPS_IN)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                                   0xf
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                                   0x0

#define HWIO_GCC_GPLL1_MODE_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001000)
#define HWIO_GCC_GPLL1_MODE_RMSK                                                                   0xffffffff
#define HWIO_GCC_GPLL1_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, HWIO_GCC_GPLL1_MODE_RMSK)
#define HWIO_GCC_GPLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, m)
#define HWIO_GCC_GPLL1_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_MODE_ADDR,v)
#define HWIO_GCC_GPLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_MODE_ADDR,m,v,HWIO_GCC_GPLL1_MODE_IN)
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_BMSK                                                      0x80000000
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_SHFT                                                            0x1f
#define HWIO_GCC_GPLL1_MODE_PLL_ACTIVE_FLAG_BMSK                                                   0x40000000
#define HWIO_GCC_GPLL1_MODE_PLL_ACTIVE_FLAG_SHFT                                                         0x1e
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_BMSK                                                     0x20000000
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_SHFT                                                           0x1d
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_FINE_BMSK                                                 0x10000000
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_FINE_SHFT                                                       0x1c
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS27_25_BMSK                                                  0xe000000
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS27_25_SHFT                                                       0x19
#define HWIO_GCC_GPLL1_MODE_FSM_LEGACY_MODE_BMSK                                                    0x1000000
#define HWIO_GCC_GPLL1_MODE_FSM_LEGACY_MODE_SHFT                                                         0x18
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                          0x800000
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                              0x17
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_BMSK                                                          0x400000
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_SHFT                                                              0x16
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                                                  0x200000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                                      0x15
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                                                    0x100000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                                        0x14
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_BMSK                                                       0xfc000
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_SHFT                                                           0xe
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_BMSK                                                        0x3f00
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_SHFT                                                           0x8
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS7_3_BMSK                                                         0xf8
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS7_3_SHFT                                                          0x3
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_BMSK                                                              0x4
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_SHFT                                                              0x2
#define HWIO_GCC_GPLL1_MODE_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_GPLL1_MODE_RESERVE_BIT1_SHFT                                                             0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_BMSK                                                              0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_SHFT                                                              0x0

#define HWIO_GCC_GPLL1_L_VAL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001004)
#define HWIO_GCC_GPLL1_L_VAL_RMSK                                                                      0xffff
#define HWIO_GCC_GPLL1_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, HWIO_GCC_GPLL1_L_VAL_RMSK)
#define HWIO_GCC_GPLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_L_VAL_ADDR,m,v,HWIO_GCC_GPLL1_L_VAL_IN)
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_BMSK                                                                0xffff
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_SHFT                                                                   0x0

#define HWIO_GCC_GPLL1_CAL_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001008)
#define HWIO_GCC_GPLL1_CAL_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL1_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CAL_L_VAL_ADDR, HWIO_GCC_GPLL1_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL1_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL1_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL1_CAL_L_VAL_PLL_CAL_L_BMSK                                                        0xffff
#define HWIO_GCC_GPLL1_CAL_L_VAL_PLL_CAL_L_SHFT                                                           0x0

#define HWIO_GCC_GPLL1_USER_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000100c)
#define HWIO_GCC_GPLL1_USER_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, HWIO_GCC_GPLL1_USER_CTL_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_IN)
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_19_BMSK                                             0xfff80000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_19_SHFT                                                   0x13
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x70000
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0x10
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                                0xf000
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                   0xc
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                                0xf00
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                  0x8
#define HWIO_GCC_GPLL1_USER_CTL_OUT_CLK_POLARITY_BMSK                                                    0x80
#define HWIO_GCC_GPLL1_USER_CTL_OUT_CLK_POLARITY_SHFT                                                     0x7
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_BMSK                                                     0x60
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_SHFT                                                      0x5
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BIT3_BMSK                                                         0x8
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BIT3_SHFT                                                         0x3
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_ODD_BMSK                                                           0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_ODD_SHFT                                                           0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_EVEN_BMSK                                                          0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_EVEN_SHFT                                                          0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL1_USER_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001010)
#define HWIO_GCC_GPLL1_USER_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_U_ADDR, HWIO_GCC_GPLL1_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_U_IN)
#define HWIO_GCC_GPLL1_USER_CTL_U_DISABLE_DECAPS_BMSK                                              0x80000000
#define HWIO_GCC_GPLL1_USER_CTL_U_DISABLE_DECAPS_SHFT                                                    0x1f
#define HWIO_GCC_GPLL1_USER_CTL_U_DISABLE_SHUNT_BMSK                                               0x40000000
#define HWIO_GCC_GPLL1_USER_CTL_U_DISABLE_SHUNT_SHFT                                                     0x1e
#define HWIO_GCC_GPLL1_USER_CTL_U_RESERVE_BITS61_54_BMSK                                           0x3fc00000
#define HWIO_GCC_GPLL1_USER_CTL_U_RESERVE_BITS61_54_SHFT                                                 0x16
#define HWIO_GCC_GPLL1_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK                                 0x200000
#define HWIO_GCC_GPLL1_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                                     0x15
#define HWIO_GCC_GPLL1_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                                             0x100000
#define HWIO_GCC_GPLL1_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                                                 0x14
#define HWIO_GCC_GPLL1_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                                            0x80000
#define HWIO_GCC_GPLL1_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                                               0x13
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                            0x40000
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                               0x12
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                            0x20000
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                               0x11
#define HWIO_GCC_GPLL1_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                             0x10000
#define HWIO_GCC_GPLL1_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                                0x10
#define HWIO_GCC_GPLL1_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                                 0x8000
#define HWIO_GCC_GPLL1_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                    0xf
#define HWIO_GCC_GPLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                              0x4000
#define HWIO_GCC_GPLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                                 0xe
#define HWIO_GCC_GPLL1_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                  0x2000
#define HWIO_GCC_GPLL1_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                     0xd
#define HWIO_GCC_GPLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                           0x1800
#define HWIO_GCC_GPLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                              0xb
#define HWIO_GCC_GPLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                           0x400
#define HWIO_GCC_GPLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                             0xa
#define HWIO_GCC_GPLL1_USER_CTL_U_STATUS_REGISTER_BMSK                                                  0x3e0
#define HWIO_GCC_GPLL1_USER_CTL_U_STATUS_REGISTER_SHFT                                                    0x5
#define HWIO_GCC_GPLL1_USER_CTL_U_WRITE_STATE_EN_BMSK                                                    0x10
#define HWIO_GCC_GPLL1_USER_CTL_U_WRITE_STATE_EN_SHFT                                                     0x4
#define HWIO_GCC_GPLL1_USER_CTL_U_CALIB_CTRL_BMSK                                                         0xe
#define HWIO_GCC_GPLL1_USER_CTL_U_CALIB_CTRL_SHFT                                                         0x1
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                             0x1
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                             0x0

#define HWIO_GCC_GPLL1_CONFIG_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001014)
#define HWIO_GCC_GPLL1_CONFIG_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, HWIO_GCC_GPLL1_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL1_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                          0xfc000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                                0x1a
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                         0x3c00000
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                              0x16
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                                 0x3c0000
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                     0x12
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                  0x3c000
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                      0xe
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                         0x3800
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                            0xb
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                        0x700
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                          0x8
#define HWIO_GCC_GPLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                              0xf0
#define HWIO_GCC_GPLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                               0x4
#define HWIO_GCC_GPLL1_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                       0xf
#define HWIO_GCC_GPLL1_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                       0x0

#define HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001018)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL1_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIST_CFG_BMSK                                                  0xfff00000
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIST_CFG_SHFT                                                        0x14
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_ENABLEOVERPST_BMSK                                                0x80000
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_ENABLEOVERPST_SHFT                                                   0x13
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIASSELPST_BMSK                                                   0x40000
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIASSELPST_SHFT                                                      0x12
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                                                 0x30000
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                                    0x10
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                                            0x8000
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                                               0xf
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                                              0x4000
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                                                 0xe
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                                             0x3000
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                                                0xc
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                            0xc00
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                              0xa
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                                0x380
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                  0x7
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                     0x40
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                      0x6
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                            0x30
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                             0x4
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                            0x8
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                            0x3
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                                 0x6
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                                 0x1
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                          0x1
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                          0x0

#define HWIO_GCC_GPLL1_TEST_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000101c)
#define HWIO_GCC_GPLL1_TEST_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, HWIO_GCC_GPLL1_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                       0xc0000000
#define HWIO_GCC_GPLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                             0x1e
#define HWIO_GCC_GPLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                   0x30000000
#define HWIO_GCC_GPLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                         0x1c
#define HWIO_GCC_GPLL1_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                          0x8000000
#define HWIO_GCC_GPLL1_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                               0x1b
#define HWIO_GCC_GPLL1_TEST_CTL_FINE_FCW_BMSK                                                       0x7e00000
#define HWIO_GCC_GPLL1_TEST_CTL_FINE_FCW_SHFT                                                            0x15
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x100000
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                   0x14
#define HWIO_GCC_GPLL1_TEST_CTL_COARSE_FCW_BMSK                                                       0xff000
#define HWIO_GCC_GPLL1_TEST_CTL_COARSE_FCW_SHFT                                                           0xc
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                                0x800
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                  0xb
#define HWIO_GCC_GPLL1_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                                 0x700
#define HWIO_GCC_GPLL1_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                   0x8
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                                 0x80
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                  0x7
#define HWIO_GCC_GPLL1_TEST_CTL_DISABLE_LFSR_BMSK                                                        0x40
#define HWIO_GCC_GPLL1_TEST_CTL_DISABLE_LFSR_SHFT                                                         0x6
#define HWIO_GCC_GPLL1_TEST_CTL_EN_VREF_TEST_BMSK                                                        0x20
#define HWIO_GCC_GPLL1_TEST_CTL_EN_VREF_TEST_SHFT                                                         0x5
#define HWIO_GCC_GPLL1_TEST_CTL_EN_VDCO_TEST_BMSK                                                        0x10
#define HWIO_GCC_GPLL1_TEST_CTL_EN_VDCO_TEST_SHFT                                                         0x4
#define HWIO_GCC_GPLL1_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                                                  0x8
#define HWIO_GCC_GPLL1_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                                                  0x3
#define HWIO_GCC_GPLL1_TEST_CTL_EN_IVCO_TEST_BMSK                                                         0x4
#define HWIO_GCC_GPLL1_TEST_CTL_EN_IVCO_TEST_SHFT                                                         0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_BMSK                                                            0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_SHFT                                                            0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_BMSK                                                            0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_SHFT                                                            0x0

#define HWIO_GCC_GPLL1_TEST_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001020)
#define HWIO_GCC_GPLL1_TEST_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR, HWIO_GCC_GPLL1_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                         0x80000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                               0x1f
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                            0x40000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                  0x1e
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                             0x20000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                   0x1d
#define HWIO_GCC_GPLL1_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                            0x10000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                  0x1c
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                       0x8000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                            0x1b
#define HWIO_GCC_GPLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                    0x6000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                         0x19
#define HWIO_GCC_GPLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                         0x1c00000
#define HWIO_GCC_GPLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                              0x16
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                          0x200000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                              0x15
#define HWIO_GCC_GPLL1_TEST_CTL_U_DISABLE_CLAMP_BMSK                                                 0x100000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                     0x14
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                            0x80000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                               0x13
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                        0x40000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                           0x12
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIAS_ADJUST_BMSK                                                    0x30000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIAS_ADJUST_SHFT                                                       0x10
#define HWIO_GCC_GPLL1_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                     0x8000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                        0xf
#define HWIO_GCC_GPLL1_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                                                 0x4000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                                    0xe
#define HWIO_GCC_GPLL1_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                  0x2000
#define HWIO_GCC_GPLL1_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                     0xd
#define HWIO_GCC_GPLL1_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                                0x1000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                   0xc
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                      0xc00
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                        0xa
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_MAG_BMSK                                                        0x380
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_MAG_SHFT                                                          0x7
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                      0x40
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                       0x6
#define HWIO_GCC_GPLL1_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x20
#define HWIO_GCC_GPLL1_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                       0x5
#define HWIO_GCC_GPLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x18
#define HWIO_GCC_GPLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                   0x3
#define HWIO_GCC_GPLL1_TEST_CTL_U_STATUS_REG_EN_BMSK                                                      0x4
#define HWIO_GCC_GPLL1_TEST_CTL_U_STATUS_REG_EN_SHFT                                                      0x2
#define HWIO_GCC_GPLL1_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                     0x2
#define HWIO_GCC_GPLL1_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                     0x1
#define HWIO_GCC_GPLL1_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                     0x1
#define HWIO_GCC_GPLL1_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                     0x0

#define HWIO_GCC_GPLL1_STATUS_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001024)
#define HWIO_GCC_GPLL1_STATUS_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL1_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, HWIO_GCC_GPLL1_STATUS_RMSK)
#define HWIO_GCC_GPLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, m)
#define HWIO_GCC_GPLL1_STATUS_STATUS_31_0_BMSK                                                     0xffffffff
#define HWIO_GCC_GPLL1_STATUS_STATUS_31_0_SHFT                                                            0x0

#define HWIO_GCC_GPLL1_FREQ_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001028)
#define HWIO_GCC_GPLL1_FREQ_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL1_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_FREQ_CTL_ADDR, HWIO_GCC_GPLL1_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL1_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL1_FREQ_CTL_IN)
#define HWIO_GCC_GPLL1_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                            0xffffffff
#define HWIO_GCC_GPLL1_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                   0x0

#define HWIO_GCC_GPLL1_OPMODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000102c)
#define HWIO_GCC_GPLL1_OPMODE_RMSK                                                                        0x7
#define HWIO_GCC_GPLL1_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_OPMODE_ADDR, HWIO_GCC_GPLL1_OPMODE_RMSK)
#define HWIO_GCC_GPLL1_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL1_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL1_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_OPMODE_ADDR,m,v,HWIO_GCC_GPLL1_OPMODE_IN)
#define HWIO_GCC_GPLL1_OPMODE_PLL_OPMODE_BMSK                                                             0x7
#define HWIO_GCC_GPLL1_OPMODE_PLL_OPMODE_SHFT                                                             0x0

#define HWIO_GCC_GPLL1_STATE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001030)
#define HWIO_GCC_GPLL1_STATE_RMSK                                                                         0x7
#define HWIO_GCC_GPLL1_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_STATE_ADDR, HWIO_GCC_GPLL1_STATE_RMSK)
#define HWIO_GCC_GPLL1_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_STATE_ADDR, m)
#define HWIO_GCC_GPLL1_STATE_PLL_STATE_BMSK                                                               0x7
#define HWIO_GCC_GPLL1_STATE_PLL_STATE_SHFT                                                               0x0

#define HWIO_GCC_GPLL1_DROOP_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001034)
#define HWIO_GCC_GPLL1_DROOP_RMSK                                                                        0xff
#define HWIO_GCC_GPLL1_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_DROOP_ADDR, HWIO_GCC_GPLL1_DROOP_RMSK)
#define HWIO_GCC_GPLL1_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_DROOP_ADDR, m)
#define HWIO_GCC_GPLL1_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_DROOP_ADDR,v)
#define HWIO_GCC_GPLL1_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_DROOP_ADDR,m,v,HWIO_GCC_GPLL1_DROOP_IN)
#define HWIO_GCC_GPLL1_DROOP_DROOP_CODE_BMSK                                                             0xfe
#define HWIO_GCC_GPLL1_DROOP_DROOP_CODE_SHFT                                                              0x1
#define HWIO_GCC_GPLL1_DROOP_DROOP_EN_BMSK                                                                0x1
#define HWIO_GCC_GPLL1_DROOP_DROOP_EN_SHFT                                                                0x0

#define HWIO_GCC_GPLL1_FRAC_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001038)
#define HWIO_GCC_GPLL1_FRAC_VAL_RMSK                                                                   0xffff
#define HWIO_GCC_GPLL1_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_FRAC_VAL_ADDR, HWIO_GCC_GPLL1_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL1_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL1_FRAC_VAL_IN)
#define HWIO_GCC_GPLL1_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                      0xffff
#define HWIO_GCC_GPLL1_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                         0x0

#define HWIO_GCC_GPLL1_SPARE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000103c)
#define HWIO_GCC_GPLL1_SPARE_RMSK                                                                        0xff
#define HWIO_GCC_GPLL1_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_SPARE_ADDR, HWIO_GCC_GPLL1_SPARE_RMSK)
#define HWIO_GCC_GPLL1_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_SPARE_ADDR, m)
#define HWIO_GCC_GPLL1_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_SPARE_ADDR,v)
#define HWIO_GCC_GPLL1_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_SPARE_ADDR,m,v,HWIO_GCC_GPLL1_SPARE_IN)
#define HWIO_GCC_GPLL1_SPARE_SPARE_OUTPUTS_BMSK                                                          0xf0
#define HWIO_GCC_GPLL1_SPARE_SPARE_OUTPUTS_SHFT                                                           0x4
#define HWIO_GCC_GPLL1_SPARE_SPARE_INPUTS_BMSK                                                            0xf
#define HWIO_GCC_GPLL1_SPARE_SPARE_INPUTS_SHFT                                                            0x0

#define HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001040)
#define HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_RMSK                                                              0xff
#define HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                              0xff
#define HWIO_GCC_GPLL1_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                               0x0

#define HWIO_GCC_GPLL1_SSC_UPDATE_RATE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001044)
#define HWIO_GCC_GPLL1_SSC_UPDATE_RATE_RMSK                                                               0xf
#define HWIO_GCC_GPLL1_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_SSC_UPDATE_RATE_ADDR, HWIO_GCC_GPLL1_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_GPLL1_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_GPLL1_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_GPLL1_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_GPLL1_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_GPLL1_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                               0xf
#define HWIO_GCC_GPLL1_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL1_SSC_NUM_STEPS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001048)
#define HWIO_GCC_GPLL1_SSC_NUM_STEPS_RMSK                                                                 0xf
#define HWIO_GCC_GPLL1_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_SSC_NUM_STEPS_ADDR, HWIO_GCC_GPLL1_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_GPLL1_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_GPLL1_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_GPLL1_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_GPLL1_SSC_NUM_STEPS_IN)
#define HWIO_GCC_GPLL1_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                                   0xf
#define HWIO_GCC_GPLL1_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                                   0x0

#define HWIO_GCC_GPLL2_MODE_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00002000)
#define HWIO_GCC_GPLL2_MODE_RMSK                                                                   0xffffffff
#define HWIO_GCC_GPLL2_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, HWIO_GCC_GPLL2_MODE_RMSK)
#define HWIO_GCC_GPLL2_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, m)
#define HWIO_GCC_GPLL2_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_MODE_ADDR,v)
#define HWIO_GCC_GPLL2_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_MODE_ADDR,m,v,HWIO_GCC_GPLL2_MODE_IN)
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_BMSK                                                      0x80000000
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_SHFT                                                            0x1f
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_BMSK                                                   0x40000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_SHFT                                                         0x1e
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_BMSK                                                     0x20000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_SHFT                                                           0x1d
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_FINE_BMSK                                                 0x10000000
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_FINE_SHFT                                                       0x1c
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS27_25_BMSK                                                  0xe000000
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS27_25_SHFT                                                       0x19
#define HWIO_GCC_GPLL2_MODE_FSM_LEGACY_MODE_BMSK                                                    0x1000000
#define HWIO_GCC_GPLL2_MODE_FSM_LEGACY_MODE_SHFT                                                         0x18
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                          0x800000
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                              0x17
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_BMSK                                                          0x400000
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_SHFT                                                              0x16
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_BMSK                                                  0x200000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_SHFT                                                      0x15
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_BMSK                                                    0x100000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_SHFT                                                        0x14
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_BMSK                                                       0xfc000
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_SHFT                                                           0xe
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_BMSK                                                        0x3f00
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_SHFT                                                           0x8
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS7_3_BMSK                                                         0xf8
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS7_3_SHFT                                                          0x3
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_BMSK                                                              0x4
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_SHFT                                                              0x2
#define HWIO_GCC_GPLL2_MODE_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_GPLL2_MODE_RESERVE_BIT1_SHFT                                                             0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_BMSK                                                              0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_SHFT                                                              0x0

#define HWIO_GCC_GPLL2_L_VAL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00002004)
#define HWIO_GCC_GPLL2_L_VAL_RMSK                                                                      0xffff
#define HWIO_GCC_GPLL2_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, HWIO_GCC_GPLL2_L_VAL_RMSK)
#define HWIO_GCC_GPLL2_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_L_VAL_ADDR,m,v,HWIO_GCC_GPLL2_L_VAL_IN)
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_BMSK                                                                0xffff
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_SHFT                                                                   0x0

#define HWIO_GCC_GPLL2_CAL_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00002008)
#define HWIO_GCC_GPLL2_CAL_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL2_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CAL_L_VAL_ADDR, HWIO_GCC_GPLL2_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL2_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL2_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL2_CAL_L_VAL_PLL_CAL_L_BMSK                                                        0xffff
#define HWIO_GCC_GPLL2_CAL_L_VAL_PLL_CAL_L_SHFT                                                           0x0

#define HWIO_GCC_GPLL2_USER_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000200c)
#define HWIO_GCC_GPLL2_USER_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, HWIO_GCC_GPLL2_USER_CTL_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_IN)
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS31_19_BMSK                                             0xfff80000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS31_19_SHFT                                                   0x13
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x70000
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0x10
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                                0xf000
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                   0xc
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                                0xf00
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                  0x8
#define HWIO_GCC_GPLL2_USER_CTL_OUT_CLK_POLARITY_BMSK                                                    0x80
#define HWIO_GCC_GPLL2_USER_CTL_OUT_CLK_POLARITY_SHFT                                                     0x7
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS6_5_BMSK                                                     0x60
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS6_5_SHFT                                                      0x5
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BIT3_BMSK                                                         0x8
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BIT3_SHFT                                                         0x3
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_ODD_BMSK                                                           0x4
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_ODD_SHFT                                                           0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_EVEN_BMSK                                                          0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_EVEN_SHFT                                                          0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL2_USER_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00002010)
#define HWIO_GCC_GPLL2_USER_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, HWIO_GCC_GPLL2_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_U_IN)
#define HWIO_GCC_GPLL2_USER_CTL_U_DISABLE_DECAPS_BMSK                                              0x80000000
#define HWIO_GCC_GPLL2_USER_CTL_U_DISABLE_DECAPS_SHFT                                                    0x1f
#define HWIO_GCC_GPLL2_USER_CTL_U_DISABLE_SHUNT_BMSK                                               0x40000000
#define HWIO_GCC_GPLL2_USER_CTL_U_DISABLE_SHUNT_SHFT                                                     0x1e
#define HWIO_GCC_GPLL2_USER_CTL_U_RESERVE_BITS61_54_BMSK                                           0x3fc00000
#define HWIO_GCC_GPLL2_USER_CTL_U_RESERVE_BITS61_54_SHFT                                                 0x16
#define HWIO_GCC_GPLL2_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK                                 0x200000
#define HWIO_GCC_GPLL2_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                                     0x15
#define HWIO_GCC_GPLL2_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                                             0x100000
#define HWIO_GCC_GPLL2_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                                                 0x14
#define HWIO_GCC_GPLL2_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                                            0x80000
#define HWIO_GCC_GPLL2_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                                               0x13
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                            0x40000
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                               0x12
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                            0x20000
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                               0x11
#define HWIO_GCC_GPLL2_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                             0x10000
#define HWIO_GCC_GPLL2_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                                0x10
#define HWIO_GCC_GPLL2_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                                 0x8000
#define HWIO_GCC_GPLL2_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                    0xf
#define HWIO_GCC_GPLL2_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                              0x4000
#define HWIO_GCC_GPLL2_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                                 0xe
#define HWIO_GCC_GPLL2_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                  0x2000
#define HWIO_GCC_GPLL2_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                     0xd
#define HWIO_GCC_GPLL2_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                           0x1800
#define HWIO_GCC_GPLL2_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                              0xb
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                           0x400
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                             0xa
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_BMSK                                                  0x3e0
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_SHFT                                                    0x5
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_EN_BMSK                                                    0x10
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_EN_SHFT                                                     0x4
#define HWIO_GCC_GPLL2_USER_CTL_U_CALIB_CTRL_BMSK                                                         0xe
#define HWIO_GCC_GPLL2_USER_CTL_U_CALIB_CTRL_SHFT                                                         0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                             0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                             0x0

#define HWIO_GCC_GPLL2_CONFIG_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00002014)
#define HWIO_GCC_GPLL2_CONFIG_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL2_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, HWIO_GCC_GPLL2_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL2_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL2_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                          0xfc000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                                0x1a
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                         0x3c00000
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                              0x16
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                                 0x3c0000
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                     0x12
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                  0x3c000
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                      0xe
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                         0x3800
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                            0xb
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                        0x700
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                          0x8
#define HWIO_GCC_GPLL2_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                              0xf0
#define HWIO_GCC_GPLL2_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                               0x4
#define HWIO_GCC_GPLL2_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                       0xf
#define HWIO_GCC_GPLL2_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                       0x0

#define HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00002018)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL2_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIST_CFG_BMSK                                                  0xfff00000
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIST_CFG_SHFT                                                        0x14
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_ENABLEOVERPST_BMSK                                                0x80000
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_ENABLEOVERPST_SHFT                                                   0x13
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIASSELPST_BMSK                                                   0x40000
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIASSELPST_SHFT                                                      0x12
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                                                 0x30000
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                                    0x10
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                                            0x8000
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                                               0xf
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                                              0x4000
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                                                 0xe
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                                             0x3000
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                                                0xc
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                            0xc00
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                              0xa
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                                0x380
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                  0x7
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                     0x40
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                      0x6
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                            0x30
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                             0x4
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                            0x8
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                            0x3
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                                 0x6
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                                 0x1
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                          0x1
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                          0x0

#define HWIO_GCC_GPLL2_TEST_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000201c)
#define HWIO_GCC_GPLL2_TEST_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, HWIO_GCC_GPLL2_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                       0xc0000000
#define HWIO_GCC_GPLL2_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                             0x1e
#define HWIO_GCC_GPLL2_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                   0x30000000
#define HWIO_GCC_GPLL2_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                         0x1c
#define HWIO_GCC_GPLL2_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                          0x8000000
#define HWIO_GCC_GPLL2_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                               0x1b
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_BMSK                                                       0x7e00000
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_SHFT                                                            0x15
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x100000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                   0x14
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_BMSK                                                       0xff000
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_SHFT                                                           0xc
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                                0x800
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                  0xb
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                                 0x700
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                   0x8
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                                 0x80
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                  0x7
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_BMSK                                                        0x40
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_SHFT                                                         0x6
#define HWIO_GCC_GPLL2_TEST_CTL_EN_VREF_TEST_BMSK                                                        0x20
#define HWIO_GCC_GPLL2_TEST_CTL_EN_VREF_TEST_SHFT                                                         0x5
#define HWIO_GCC_GPLL2_TEST_CTL_EN_VDCO_TEST_BMSK                                                        0x10
#define HWIO_GCC_GPLL2_TEST_CTL_EN_VDCO_TEST_SHFT                                                         0x4
#define HWIO_GCC_GPLL2_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                                                  0x8
#define HWIO_GCC_GPLL2_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                                                  0x3
#define HWIO_GCC_GPLL2_TEST_CTL_EN_IVCO_TEST_BMSK                                                         0x4
#define HWIO_GCC_GPLL2_TEST_CTL_EN_IVCO_TEST_SHFT                                                         0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_BMSK                                                            0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_SHFT                                                            0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_BMSK                                                            0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_SHFT                                                            0x0

#define HWIO_GCC_GPLL2_TEST_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00002020)
#define HWIO_GCC_GPLL2_TEST_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, HWIO_GCC_GPLL2_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                         0x80000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                               0x1f
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                            0x40000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                  0x1e
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                             0x20000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                   0x1d
#define HWIO_GCC_GPLL2_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                            0x10000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                  0x1c
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                       0x8000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                            0x1b
#define HWIO_GCC_GPLL2_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                    0x6000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                         0x19
#define HWIO_GCC_GPLL2_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                         0x1c00000
#define HWIO_GCC_GPLL2_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                              0x16
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                          0x200000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                              0x15
#define HWIO_GCC_GPLL2_TEST_CTL_U_DISABLE_CLAMP_BMSK                                                 0x100000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                     0x14
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                            0x80000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                               0x13
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                        0x40000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                           0x12
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIAS_ADJUST_BMSK                                                    0x30000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIAS_ADJUST_SHFT                                                       0x10
#define HWIO_GCC_GPLL2_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                     0x8000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                        0xf
#define HWIO_GCC_GPLL2_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                                                 0x4000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                                    0xe
#define HWIO_GCC_GPLL2_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                  0x2000
#define HWIO_GCC_GPLL2_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                     0xd
#define HWIO_GCC_GPLL2_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                                0x1000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                   0xc
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                      0xc00
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                        0xa
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_BMSK                                                        0x380
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_SHFT                                                          0x7
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                      0x40
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                       0x6
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x20
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                       0x5
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x18
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                   0x3
#define HWIO_GCC_GPLL2_TEST_CTL_U_STATUS_REG_EN_BMSK                                                      0x4
#define HWIO_GCC_GPLL2_TEST_CTL_U_STATUS_REG_EN_SHFT                                                      0x2
#define HWIO_GCC_GPLL2_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                     0x2
#define HWIO_GCC_GPLL2_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                     0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                     0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                     0x0

#define HWIO_GCC_GPLL2_STATUS_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00002024)
#define HWIO_GCC_GPLL2_STATUS_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL2_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, HWIO_GCC_GPLL2_STATUS_RMSK)
#define HWIO_GCC_GPLL2_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, m)
#define HWIO_GCC_GPLL2_STATUS_STATUS_31_0_BMSK                                                     0xffffffff
#define HWIO_GCC_GPLL2_STATUS_STATUS_31_0_SHFT                                                            0x0

#define HWIO_GCC_GPLL2_FREQ_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00002028)
#define HWIO_GCC_GPLL2_FREQ_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, HWIO_GCC_GPLL2_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL2_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL2_FREQ_CTL_IN)
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                            0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                   0x0

#define HWIO_GCC_GPLL2_OPMODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000202c)
#define HWIO_GCC_GPLL2_OPMODE_RMSK                                                                        0x7
#define HWIO_GCC_GPLL2_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_OPMODE_ADDR, HWIO_GCC_GPLL2_OPMODE_RMSK)
#define HWIO_GCC_GPLL2_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL2_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL2_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_OPMODE_ADDR,m,v,HWIO_GCC_GPLL2_OPMODE_IN)
#define HWIO_GCC_GPLL2_OPMODE_PLL_OPMODE_BMSK                                                             0x7
#define HWIO_GCC_GPLL2_OPMODE_PLL_OPMODE_SHFT                                                             0x0

#define HWIO_GCC_GPLL2_STATE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00002030)
#define HWIO_GCC_GPLL2_STATE_RMSK                                                                         0x7
#define HWIO_GCC_GPLL2_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_STATE_ADDR, HWIO_GCC_GPLL2_STATE_RMSK)
#define HWIO_GCC_GPLL2_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_STATE_ADDR, m)
#define HWIO_GCC_GPLL2_STATE_PLL_STATE_BMSK                                                               0x7
#define HWIO_GCC_GPLL2_STATE_PLL_STATE_SHFT                                                               0x0

#define HWIO_GCC_GPLL2_DROOP_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00002034)
#define HWIO_GCC_GPLL2_DROOP_RMSK                                                                        0xff
#define HWIO_GCC_GPLL2_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_DROOP_ADDR, HWIO_GCC_GPLL2_DROOP_RMSK)
#define HWIO_GCC_GPLL2_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_DROOP_ADDR, m)
#define HWIO_GCC_GPLL2_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_DROOP_ADDR,v)
#define HWIO_GCC_GPLL2_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_DROOP_ADDR,m,v,HWIO_GCC_GPLL2_DROOP_IN)
#define HWIO_GCC_GPLL2_DROOP_DROOP_CODE_BMSK                                                             0xfe
#define HWIO_GCC_GPLL2_DROOP_DROOP_CODE_SHFT                                                              0x1
#define HWIO_GCC_GPLL2_DROOP_DROOP_EN_BMSK                                                                0x1
#define HWIO_GCC_GPLL2_DROOP_DROOP_EN_SHFT                                                                0x0

#define HWIO_GCC_GPLL2_FRAC_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00002038)
#define HWIO_GCC_GPLL2_FRAC_VAL_RMSK                                                                   0xffff
#define HWIO_GCC_GPLL2_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_FRAC_VAL_ADDR, HWIO_GCC_GPLL2_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL2_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL2_FRAC_VAL_IN)
#define HWIO_GCC_GPLL2_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                      0xffff
#define HWIO_GCC_GPLL2_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                         0x0

#define HWIO_GCC_GPLL2_SPARE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000203c)
#define HWIO_GCC_GPLL2_SPARE_RMSK                                                                        0xff
#define HWIO_GCC_GPLL2_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_SPARE_ADDR, HWIO_GCC_GPLL2_SPARE_RMSK)
#define HWIO_GCC_GPLL2_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_SPARE_ADDR, m)
#define HWIO_GCC_GPLL2_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_SPARE_ADDR,v)
#define HWIO_GCC_GPLL2_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_SPARE_ADDR,m,v,HWIO_GCC_GPLL2_SPARE_IN)
#define HWIO_GCC_GPLL2_SPARE_SPARE_OUTPUTS_BMSK                                                          0xf0
#define HWIO_GCC_GPLL2_SPARE_SPARE_OUTPUTS_SHFT                                                           0x4
#define HWIO_GCC_GPLL2_SPARE_SPARE_INPUTS_BMSK                                                            0xf
#define HWIO_GCC_GPLL2_SPARE_SPARE_INPUTS_SHFT                                                            0x0

#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00002040)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_RMSK                                                              0xff
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                              0xff
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                               0x0

#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00002044)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_RMSK                                                               0xf
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR, HWIO_GCC_GPLL2_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_GPLL2_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                               0xf
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00002048)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_RMSK                                                                 0xf
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR, HWIO_GCC_GPLL2_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_GPLL2_SSC_NUM_STEPS_IN)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                                   0xf
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                                   0x0

#define HWIO_GCC_GPLL3_MODE_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00003000)
#define HWIO_GCC_GPLL3_MODE_RMSK                                                                   0xffffffff
#define HWIO_GCC_GPLL3_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, HWIO_GCC_GPLL3_MODE_RMSK)
#define HWIO_GCC_GPLL3_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, m)
#define HWIO_GCC_GPLL3_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_MODE_ADDR,v)
#define HWIO_GCC_GPLL3_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_MODE_ADDR,m,v,HWIO_GCC_GPLL3_MODE_IN)
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_BMSK                                                      0x80000000
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_SHFT                                                            0x1f
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_BMSK                                                   0x40000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_SHFT                                                         0x1e
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_BMSK                                                     0x20000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_SHFT                                                           0x1d
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_FINE_BMSK                                                 0x10000000
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_FINE_SHFT                                                       0x1c
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS27_25_BMSK                                                  0xe000000
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS27_25_SHFT                                                       0x19
#define HWIO_GCC_GPLL3_MODE_FSM_LEGACY_MODE_BMSK                                                    0x1000000
#define HWIO_GCC_GPLL3_MODE_FSM_LEGACY_MODE_SHFT                                                         0x18
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                          0x800000
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                              0x17
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_BMSK                                                          0x400000
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_SHFT                                                              0x16
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_BMSK                                                  0x200000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_SHFT                                                      0x15
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_BMSK                                                    0x100000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_SHFT                                                        0x14
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_BMSK                                                       0xfc000
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_SHFT                                                           0xe
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_BMSK                                                        0x3f00
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_SHFT                                                           0x8
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS7_3_BMSK                                                         0xf8
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS7_3_SHFT                                                          0x3
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_BMSK                                                              0x4
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_SHFT                                                              0x2
#define HWIO_GCC_GPLL3_MODE_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_GPLL3_MODE_RESERVE_BIT1_SHFT                                                             0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_BMSK                                                              0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_SHFT                                                              0x0

#define HWIO_GCC_GPLL3_L_VAL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00003004)
#define HWIO_GCC_GPLL3_L_VAL_RMSK                                                                      0xffff
#define HWIO_GCC_GPLL3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, HWIO_GCC_GPLL3_L_VAL_RMSK)
#define HWIO_GCC_GPLL3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_L_VAL_ADDR,m,v,HWIO_GCC_GPLL3_L_VAL_IN)
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_BMSK                                                                0xffff
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_SHFT                                                                   0x0

#define HWIO_GCC_GPLL3_CAL_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00003008)
#define HWIO_GCC_GPLL3_CAL_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL3_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CAL_L_VAL_ADDR, HWIO_GCC_GPLL3_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL3_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL3_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL3_CAL_L_VAL_PLL_CAL_L_BMSK                                                        0xffff
#define HWIO_GCC_GPLL3_CAL_L_VAL_PLL_CAL_L_SHFT                                                           0x0

#define HWIO_GCC_GPLL3_USER_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000300c)
#define HWIO_GCC_GPLL3_USER_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, HWIO_GCC_GPLL3_USER_CTL_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_IN)
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS31_19_BMSK                                             0xfff80000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS31_19_SHFT                                                   0x13
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x70000
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0x10
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                                0xf000
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                   0xc
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                                0xf00
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                  0x8
#define HWIO_GCC_GPLL3_USER_CTL_OUT_CLK_POLARITY_BMSK                                                    0x80
#define HWIO_GCC_GPLL3_USER_CTL_OUT_CLK_POLARITY_SHFT                                                     0x7
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS6_5_BMSK                                                     0x60
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS6_5_SHFT                                                      0x5
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BIT3_BMSK                                                         0x8
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BIT3_SHFT                                                         0x3
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_ODD_BMSK                                                           0x4
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_ODD_SHFT                                                           0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_EVEN_BMSK                                                          0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_EVEN_SHFT                                                          0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL3_USER_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003010)
#define HWIO_GCC_GPLL3_USER_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, HWIO_GCC_GPLL3_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_U_IN)
#define HWIO_GCC_GPLL3_USER_CTL_U_DISABLE_DECAPS_BMSK                                              0x80000000
#define HWIO_GCC_GPLL3_USER_CTL_U_DISABLE_DECAPS_SHFT                                                    0x1f
#define HWIO_GCC_GPLL3_USER_CTL_U_DISABLE_SHUNT_BMSK                                               0x40000000
#define HWIO_GCC_GPLL3_USER_CTL_U_DISABLE_SHUNT_SHFT                                                     0x1e
#define HWIO_GCC_GPLL3_USER_CTL_U_RESERVE_BITS61_54_BMSK                                           0x3fc00000
#define HWIO_GCC_GPLL3_USER_CTL_U_RESERVE_BITS61_54_SHFT                                                 0x16
#define HWIO_GCC_GPLL3_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK                                 0x200000
#define HWIO_GCC_GPLL3_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                                     0x15
#define HWIO_GCC_GPLL3_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                                             0x100000
#define HWIO_GCC_GPLL3_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                                                 0x14
#define HWIO_GCC_GPLL3_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                                            0x80000
#define HWIO_GCC_GPLL3_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                                               0x13
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                            0x40000
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                               0x12
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                            0x20000
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                               0x11
#define HWIO_GCC_GPLL3_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                             0x10000
#define HWIO_GCC_GPLL3_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                                0x10
#define HWIO_GCC_GPLL3_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                                 0x8000
#define HWIO_GCC_GPLL3_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                    0xf
#define HWIO_GCC_GPLL3_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                              0x4000
#define HWIO_GCC_GPLL3_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                                 0xe
#define HWIO_GCC_GPLL3_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                  0x2000
#define HWIO_GCC_GPLL3_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                     0xd
#define HWIO_GCC_GPLL3_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                           0x1800
#define HWIO_GCC_GPLL3_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                              0xb
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                           0x400
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                             0xa
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_BMSK                                                  0x3e0
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_SHFT                                                    0x5
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_EN_BMSK                                                    0x10
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_EN_SHFT                                                     0x4
#define HWIO_GCC_GPLL3_USER_CTL_U_CALIB_CTRL_BMSK                                                         0xe
#define HWIO_GCC_GPLL3_USER_CTL_U_CALIB_CTRL_SHFT                                                         0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                             0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                             0x0

#define HWIO_GCC_GPLL3_CONFIG_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003014)
#define HWIO_GCC_GPLL3_CONFIG_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL3_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, HWIO_GCC_GPLL3_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL3_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL3_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                          0xfc000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                                0x1a
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                         0x3c00000
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                              0x16
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                                 0x3c0000
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                     0x12
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                  0x3c000
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                      0xe
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                         0x3800
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                            0xb
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                        0x700
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                          0x8
#define HWIO_GCC_GPLL3_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                              0xf0
#define HWIO_GCC_GPLL3_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                               0x4
#define HWIO_GCC_GPLL3_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                       0xf
#define HWIO_GCC_GPLL3_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                       0x0

#define HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00003018)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL3_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIST_CFG_BMSK                                                  0xfff00000
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIST_CFG_SHFT                                                        0x14
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_ENABLEOVERPST_BMSK                                                0x80000
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_ENABLEOVERPST_SHFT                                                   0x13
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIASSELPST_BMSK                                                   0x40000
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIASSELPST_SHFT                                                      0x12
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                                                 0x30000
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                                    0x10
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                                            0x8000
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                                               0xf
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                                              0x4000
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                                                 0xe
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                                             0x3000
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                                                0xc
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                            0xc00
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                              0xa
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                                0x380
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                  0x7
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                     0x40
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                      0x6
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                            0x30
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                             0x4
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                            0x8
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                            0x3
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                                 0x6
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                                 0x1
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                          0x1
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                          0x0

#define HWIO_GCC_GPLL3_TEST_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000301c)
#define HWIO_GCC_GPLL3_TEST_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, HWIO_GCC_GPLL3_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                       0xc0000000
#define HWIO_GCC_GPLL3_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                             0x1e
#define HWIO_GCC_GPLL3_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                   0x30000000
#define HWIO_GCC_GPLL3_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                         0x1c
#define HWIO_GCC_GPLL3_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                          0x8000000
#define HWIO_GCC_GPLL3_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                               0x1b
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_BMSK                                                       0x7e00000
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_SHFT                                                            0x15
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x100000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                   0x14
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_BMSK                                                       0xff000
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_SHFT                                                           0xc
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                                0x800
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                  0xb
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                                 0x700
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                   0x8
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                                 0x80
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                  0x7
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_BMSK                                                        0x40
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_SHFT                                                         0x6
#define HWIO_GCC_GPLL3_TEST_CTL_EN_VREF_TEST_BMSK                                                        0x20
#define HWIO_GCC_GPLL3_TEST_CTL_EN_VREF_TEST_SHFT                                                         0x5
#define HWIO_GCC_GPLL3_TEST_CTL_EN_VDCO_TEST_BMSK                                                        0x10
#define HWIO_GCC_GPLL3_TEST_CTL_EN_VDCO_TEST_SHFT                                                         0x4
#define HWIO_GCC_GPLL3_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                                                  0x8
#define HWIO_GCC_GPLL3_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                                                  0x3
#define HWIO_GCC_GPLL3_TEST_CTL_EN_IVCO_TEST_BMSK                                                         0x4
#define HWIO_GCC_GPLL3_TEST_CTL_EN_IVCO_TEST_SHFT                                                         0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_BMSK                                                            0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_SHFT                                                            0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_BMSK                                                            0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_SHFT                                                            0x0

#define HWIO_GCC_GPLL3_TEST_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003020)
#define HWIO_GCC_GPLL3_TEST_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, HWIO_GCC_GPLL3_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                         0x80000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                               0x1f
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                            0x40000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                  0x1e
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                             0x20000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                   0x1d
#define HWIO_GCC_GPLL3_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                            0x10000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                  0x1c
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                       0x8000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                            0x1b
#define HWIO_GCC_GPLL3_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                    0x6000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                         0x19
#define HWIO_GCC_GPLL3_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                         0x1c00000
#define HWIO_GCC_GPLL3_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                              0x16
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                          0x200000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                              0x15
#define HWIO_GCC_GPLL3_TEST_CTL_U_DISABLE_CLAMP_BMSK                                                 0x100000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                     0x14
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                            0x80000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                               0x13
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                        0x40000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                           0x12
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIAS_ADJUST_BMSK                                                    0x30000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIAS_ADJUST_SHFT                                                       0x10
#define HWIO_GCC_GPLL3_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                     0x8000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                        0xf
#define HWIO_GCC_GPLL3_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                                                 0x4000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                                    0xe
#define HWIO_GCC_GPLL3_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                  0x2000
#define HWIO_GCC_GPLL3_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                     0xd
#define HWIO_GCC_GPLL3_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                                0x1000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                   0xc
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                      0xc00
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                        0xa
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_BMSK                                                        0x380
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_SHFT                                                          0x7
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                      0x40
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                       0x6
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x20
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                       0x5
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x18
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                   0x3
#define HWIO_GCC_GPLL3_TEST_CTL_U_STATUS_REG_EN_BMSK                                                      0x4
#define HWIO_GCC_GPLL3_TEST_CTL_U_STATUS_REG_EN_SHFT                                                      0x2
#define HWIO_GCC_GPLL3_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                     0x2
#define HWIO_GCC_GPLL3_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                     0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                     0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                     0x0

#define HWIO_GCC_GPLL3_STATUS_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00003024)
#define HWIO_GCC_GPLL3_STATUS_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL3_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, HWIO_GCC_GPLL3_STATUS_RMSK)
#define HWIO_GCC_GPLL3_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, m)
#define HWIO_GCC_GPLL3_STATUS_STATUS_31_0_BMSK                                                     0xffffffff
#define HWIO_GCC_GPLL3_STATUS_STATUS_31_0_SHFT                                                            0x0

#define HWIO_GCC_GPLL3_FREQ_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00003028)
#define HWIO_GCC_GPLL3_FREQ_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, HWIO_GCC_GPLL3_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL3_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL3_FREQ_CTL_IN)
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                            0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                   0x0

#define HWIO_GCC_GPLL3_OPMODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000302c)
#define HWIO_GCC_GPLL3_OPMODE_RMSK                                                                        0x7
#define HWIO_GCC_GPLL3_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_OPMODE_ADDR, HWIO_GCC_GPLL3_OPMODE_RMSK)
#define HWIO_GCC_GPLL3_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL3_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL3_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_OPMODE_ADDR,m,v,HWIO_GCC_GPLL3_OPMODE_IN)
#define HWIO_GCC_GPLL3_OPMODE_PLL_OPMODE_BMSK                                                             0x7
#define HWIO_GCC_GPLL3_OPMODE_PLL_OPMODE_SHFT                                                             0x0

#define HWIO_GCC_GPLL3_STATE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00003030)
#define HWIO_GCC_GPLL3_STATE_RMSK                                                                         0x7
#define HWIO_GCC_GPLL3_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_STATE_ADDR, HWIO_GCC_GPLL3_STATE_RMSK)
#define HWIO_GCC_GPLL3_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_STATE_ADDR, m)
#define HWIO_GCC_GPLL3_STATE_PLL_STATE_BMSK                                                               0x7
#define HWIO_GCC_GPLL3_STATE_PLL_STATE_SHFT                                                               0x0

#define HWIO_GCC_GPLL3_DROOP_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00003034)
#define HWIO_GCC_GPLL3_DROOP_RMSK                                                                        0xff
#define HWIO_GCC_GPLL3_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_DROOP_ADDR, HWIO_GCC_GPLL3_DROOP_RMSK)
#define HWIO_GCC_GPLL3_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_DROOP_ADDR, m)
#define HWIO_GCC_GPLL3_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_DROOP_ADDR,v)
#define HWIO_GCC_GPLL3_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_DROOP_ADDR,m,v,HWIO_GCC_GPLL3_DROOP_IN)
#define HWIO_GCC_GPLL3_DROOP_DROOP_CODE_BMSK                                                             0xfe
#define HWIO_GCC_GPLL3_DROOP_DROOP_CODE_SHFT                                                              0x1
#define HWIO_GCC_GPLL3_DROOP_DROOP_EN_BMSK                                                                0x1
#define HWIO_GCC_GPLL3_DROOP_DROOP_EN_SHFT                                                                0x0

#define HWIO_GCC_GPLL3_FRAC_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00003038)
#define HWIO_GCC_GPLL3_FRAC_VAL_RMSK                                                                   0xffff
#define HWIO_GCC_GPLL3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_FRAC_VAL_ADDR, HWIO_GCC_GPLL3_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL3_FRAC_VAL_IN)
#define HWIO_GCC_GPLL3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                      0xffff
#define HWIO_GCC_GPLL3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                         0x0

#define HWIO_GCC_GPLL3_SPARE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000303c)
#define HWIO_GCC_GPLL3_SPARE_RMSK                                                                        0xff
#define HWIO_GCC_GPLL3_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_SPARE_ADDR, HWIO_GCC_GPLL3_SPARE_RMSK)
#define HWIO_GCC_GPLL3_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_SPARE_ADDR, m)
#define HWIO_GCC_GPLL3_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_SPARE_ADDR,v)
#define HWIO_GCC_GPLL3_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_SPARE_ADDR,m,v,HWIO_GCC_GPLL3_SPARE_IN)
#define HWIO_GCC_GPLL3_SPARE_SPARE_OUTPUTS_BMSK                                                          0xf0
#define HWIO_GCC_GPLL3_SPARE_SPARE_OUTPUTS_SHFT                                                           0x4
#define HWIO_GCC_GPLL3_SPARE_SPARE_INPUTS_BMSK                                                            0xf
#define HWIO_GCC_GPLL3_SPARE_SPARE_INPUTS_SHFT                                                            0x0

#define HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00003040)
#define HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_RMSK                                                              0xff
#define HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                              0xff
#define HWIO_GCC_GPLL3_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                               0x0

#define HWIO_GCC_GPLL3_SSC_UPDATE_RATE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00003044)
#define HWIO_GCC_GPLL3_SSC_UPDATE_RATE_RMSK                                                               0xf
#define HWIO_GCC_GPLL3_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_SSC_UPDATE_RATE_ADDR, HWIO_GCC_GPLL3_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_GPLL3_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_GPLL3_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_GPLL3_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_GPLL3_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_GPLL3_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                               0xf
#define HWIO_GCC_GPLL3_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL3_SSC_NUM_STEPS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00003048)
#define HWIO_GCC_GPLL3_SSC_NUM_STEPS_RMSK                                                                 0xf
#define HWIO_GCC_GPLL3_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_SSC_NUM_STEPS_ADDR, HWIO_GCC_GPLL3_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_GPLL3_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_GPLL3_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_GPLL3_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_GPLL3_SSC_NUM_STEPS_IN)
#define HWIO_GCC_GPLL3_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                                   0xf
#define HWIO_GCC_GPLL3_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                                   0x0

#define HWIO_GCC_GPLL4_MODE_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00076000)
#define HWIO_GCC_GPLL4_MODE_RMSK                                                                   0xffffffff
#define HWIO_GCC_GPLL4_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_MODE_ADDR, HWIO_GCC_GPLL4_MODE_RMSK)
#define HWIO_GCC_GPLL4_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_MODE_ADDR, m)
#define HWIO_GCC_GPLL4_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_MODE_ADDR,v)
#define HWIO_GCC_GPLL4_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_MODE_ADDR,m,v,HWIO_GCC_GPLL4_MODE_IN)
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_BMSK                                                      0x80000000
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_SHFT                                                            0x1f
#define HWIO_GCC_GPLL4_MODE_PLL_ACTIVE_FLAG_BMSK                                                   0x40000000
#define HWIO_GCC_GPLL4_MODE_PLL_ACTIVE_FLAG_SHFT                                                         0x1e
#define HWIO_GCC_GPLL4_MODE_PLL_ACK_LATCH_BMSK                                                     0x20000000
#define HWIO_GCC_GPLL4_MODE_PLL_ACK_LATCH_SHFT                                                           0x1d
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_FINE_BMSK                                                 0x10000000
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_FINE_SHFT                                                       0x1c
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS27_25_BMSK                                                  0xe000000
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS27_25_SHFT                                                       0x19
#define HWIO_GCC_GPLL4_MODE_FSM_LEGACY_MODE_BMSK                                                    0x1000000
#define HWIO_GCC_GPLL4_MODE_FSM_LEGACY_MODE_SHFT                                                         0x18
#define HWIO_GCC_GPLL4_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                          0x800000
#define HWIO_GCC_GPLL4_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                              0x17
#define HWIO_GCC_GPLL4_MODE_PLL_UPDATE_BMSK                                                          0x400000
#define HWIO_GCC_GPLL4_MODE_PLL_UPDATE_SHFT                                                              0x16
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_RESET_BMSK                                                  0x200000
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_RESET_SHFT                                                      0x15
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_ENA_BMSK                                                    0x100000
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_ENA_SHFT                                                        0x14
#define HWIO_GCC_GPLL4_MODE_PLL_BIAS_COUNT_BMSK                                                       0xfc000
#define HWIO_GCC_GPLL4_MODE_PLL_BIAS_COUNT_SHFT                                                           0xe
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_COUNT_BMSK                                                        0x3f00
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_COUNT_SHFT                                                           0x8
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS7_3_BMSK                                                         0xf8
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS7_3_SHFT                                                          0x3
#define HWIO_GCC_GPLL4_MODE_PLL_RESET_N_BMSK                                                              0x4
#define HWIO_GCC_GPLL4_MODE_PLL_RESET_N_SHFT                                                              0x2
#define HWIO_GCC_GPLL4_MODE_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_GPLL4_MODE_RESERVE_BIT1_SHFT                                                             0x1
#define HWIO_GCC_GPLL4_MODE_PLL_OUTCTRL_BMSK                                                              0x1
#define HWIO_GCC_GPLL4_MODE_PLL_OUTCTRL_SHFT                                                              0x0

#define HWIO_GCC_GPLL4_L_VAL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00076004)
#define HWIO_GCC_GPLL4_L_VAL_RMSK                                                                      0xffff
#define HWIO_GCC_GPLL4_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_L_VAL_ADDR, HWIO_GCC_GPLL4_L_VAL_RMSK)
#define HWIO_GCC_GPLL4_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_L_VAL_ADDR,m,v,HWIO_GCC_GPLL4_L_VAL_IN)
#define HWIO_GCC_GPLL4_L_VAL_PLL_L_BMSK                                                                0xffff
#define HWIO_GCC_GPLL4_L_VAL_PLL_L_SHFT                                                                   0x0

#define HWIO_GCC_GPLL4_CAL_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00076008)
#define HWIO_GCC_GPLL4_CAL_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL4_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_CAL_L_VAL_ADDR, HWIO_GCC_GPLL4_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL4_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL4_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL4_CAL_L_VAL_PLL_CAL_L_BMSK                                                        0xffff
#define HWIO_GCC_GPLL4_CAL_L_VAL_PLL_CAL_L_SHFT                                                           0x0

#define HWIO_GCC_GPLL4_USER_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007600c)
#define HWIO_GCC_GPLL4_USER_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL4_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_ADDR, HWIO_GCC_GPLL4_USER_CTL_RMSK)
#define HWIO_GCC_GPLL4_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL4_USER_CTL_IN)
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS31_19_BMSK                                             0xfff80000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS31_19_SHFT                                                   0x13
#define HWIO_GCC_GPLL4_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x70000
#define HWIO_GCC_GPLL4_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0x10
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                                0xf000
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                   0xc
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                                0xf00
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                  0x8
#define HWIO_GCC_GPLL4_USER_CTL_OUT_CLK_POLARITY_BMSK                                                    0x80
#define HWIO_GCC_GPLL4_USER_CTL_OUT_CLK_POLARITY_SHFT                                                     0x7
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS6_5_BMSK                                                     0x60
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS6_5_SHFT                                                      0x5
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BIT3_BMSK                                                         0x8
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BIT3_SHFT                                                         0x3
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_ODD_BMSK                                                           0x4
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_ODD_SHFT                                                           0x2
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_EVEN_BMSK                                                          0x2
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_EVEN_SHFT                                                          0x1
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL4_USER_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00076010)
#define HWIO_GCC_GPLL4_USER_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL4_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_U_ADDR, HWIO_GCC_GPLL4_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_USER_CTL_U_IN)
#define HWIO_GCC_GPLL4_USER_CTL_U_DISABLE_DECAPS_BMSK                                              0x80000000
#define HWIO_GCC_GPLL4_USER_CTL_U_DISABLE_DECAPS_SHFT                                                    0x1f
#define HWIO_GCC_GPLL4_USER_CTL_U_DISABLE_SHUNT_BMSK                                               0x40000000
#define HWIO_GCC_GPLL4_USER_CTL_U_DISABLE_SHUNT_SHFT                                                     0x1e
#define HWIO_GCC_GPLL4_USER_CTL_U_RESERVE_BITS61_54_BMSK                                           0x3fc00000
#define HWIO_GCC_GPLL4_USER_CTL_U_RESERVE_BITS61_54_SHFT                                                 0x16
#define HWIO_GCC_GPLL4_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK                                 0x200000
#define HWIO_GCC_GPLL4_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                                     0x15
#define HWIO_GCC_GPLL4_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                                             0x100000
#define HWIO_GCC_GPLL4_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                                                 0x14
#define HWIO_GCC_GPLL4_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                                            0x80000
#define HWIO_GCC_GPLL4_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                                               0x13
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                            0x40000
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                               0x12
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                            0x20000
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                               0x11
#define HWIO_GCC_GPLL4_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                             0x10000
#define HWIO_GCC_GPLL4_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                                0x10
#define HWIO_GCC_GPLL4_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                                 0x8000
#define HWIO_GCC_GPLL4_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                    0xf
#define HWIO_GCC_GPLL4_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                              0x4000
#define HWIO_GCC_GPLL4_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                                 0xe
#define HWIO_GCC_GPLL4_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                  0x2000
#define HWIO_GCC_GPLL4_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                     0xd
#define HWIO_GCC_GPLL4_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                           0x1800
#define HWIO_GCC_GPLL4_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                              0xb
#define HWIO_GCC_GPLL4_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                           0x400
#define HWIO_GCC_GPLL4_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                             0xa
#define HWIO_GCC_GPLL4_USER_CTL_U_STATUS_REGISTER_BMSK                                                  0x3e0
#define HWIO_GCC_GPLL4_USER_CTL_U_STATUS_REGISTER_SHFT                                                    0x5
#define HWIO_GCC_GPLL4_USER_CTL_U_WRITE_STATE_EN_BMSK                                                    0x10
#define HWIO_GCC_GPLL4_USER_CTL_U_WRITE_STATE_EN_SHFT                                                     0x4
#define HWIO_GCC_GPLL4_USER_CTL_U_CALIB_CTRL_BMSK                                                         0xe
#define HWIO_GCC_GPLL4_USER_CTL_U_CALIB_CTRL_SHFT                                                         0x1
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                             0x1
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                             0x0

#define HWIO_GCC_GPLL4_CONFIG_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00076014)
#define HWIO_GCC_GPLL4_CONFIG_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL4_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR, HWIO_GCC_GPLL4_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL4_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL4_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                          0xfc000000
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                                0x1a
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                         0x3c00000
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                              0x16
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                                 0x3c0000
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                     0x12
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                  0x3c000
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                      0xe
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                         0x3800
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                            0xb
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                        0x700
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                          0x8
#define HWIO_GCC_GPLL4_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                              0xf0
#define HWIO_GCC_GPLL4_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                               0x4
#define HWIO_GCC_GPLL4_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                       0xf
#define HWIO_GCC_GPLL4_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                       0x0

#define HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00076018)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL4_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIST_CFG_BMSK                                                  0xfff00000
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIST_CFG_SHFT                                                        0x14
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_ENABLEOVERPST_BMSK                                                0x80000
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_ENABLEOVERPST_SHFT                                                   0x13
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIASSELPST_BMSK                                                   0x40000
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIASSELPST_SHFT                                                      0x12
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                                                 0x30000
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                                    0x10
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                                            0x8000
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                                               0xf
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                                              0x4000
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                                                 0xe
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                                             0x3000
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                                                0xc
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                            0xc00
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                              0xa
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                                0x380
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                  0x7
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                     0x40
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                      0x6
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                            0x30
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                             0x4
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                            0x8
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                            0x3
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                                 0x6
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                                 0x1
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                          0x1
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                          0x0

#define HWIO_GCC_GPLL4_TEST_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007601c)
#define HWIO_GCC_GPLL4_TEST_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL4_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_ADDR, HWIO_GCC_GPLL4_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL4_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL4_TEST_CTL_IN)
#define HWIO_GCC_GPLL4_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                       0xc0000000
#define HWIO_GCC_GPLL4_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                             0x1e
#define HWIO_GCC_GPLL4_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                   0x30000000
#define HWIO_GCC_GPLL4_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                         0x1c
#define HWIO_GCC_GPLL4_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                          0x8000000
#define HWIO_GCC_GPLL4_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                               0x1b
#define HWIO_GCC_GPLL4_TEST_CTL_FINE_FCW_BMSK                                                       0x7e00000
#define HWIO_GCC_GPLL4_TEST_CTL_FINE_FCW_SHFT                                                            0x15
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x100000
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                   0x14
#define HWIO_GCC_GPLL4_TEST_CTL_COARSE_FCW_BMSK                                                       0xff000
#define HWIO_GCC_GPLL4_TEST_CTL_COARSE_FCW_SHFT                                                           0xc
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                                0x800
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                  0xb
#define HWIO_GCC_GPLL4_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                                 0x700
#define HWIO_GCC_GPLL4_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                   0x8
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                                 0x80
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                  0x7
#define HWIO_GCC_GPLL4_TEST_CTL_DISABLE_LFSR_BMSK                                                        0x40
#define HWIO_GCC_GPLL4_TEST_CTL_DISABLE_LFSR_SHFT                                                         0x6
#define HWIO_GCC_GPLL4_TEST_CTL_EN_VREF_TEST_BMSK                                                        0x20
#define HWIO_GCC_GPLL4_TEST_CTL_EN_VREF_TEST_SHFT                                                         0x5
#define HWIO_GCC_GPLL4_TEST_CTL_EN_VDCO_TEST_BMSK                                                        0x10
#define HWIO_GCC_GPLL4_TEST_CTL_EN_VDCO_TEST_SHFT                                                         0x4
#define HWIO_GCC_GPLL4_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                                                  0x8
#define HWIO_GCC_GPLL4_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                                                  0x3
#define HWIO_GCC_GPLL4_TEST_CTL_EN_IVCO_TEST_BMSK                                                         0x4
#define HWIO_GCC_GPLL4_TEST_CTL_EN_IVCO_TEST_SHFT                                                         0x2
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_EN_BMSK                                                            0x2
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_EN_SHFT                                                            0x1
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_EN_BMSK                                                            0x1
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_EN_SHFT                                                            0x0

#define HWIO_GCC_GPLL4_TEST_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00076020)
#define HWIO_GCC_GPLL4_TEST_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL4_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR, HWIO_GCC_GPLL4_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL4_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                         0x80000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                               0x1f
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                            0x40000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                  0x1e
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                             0x20000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                   0x1d
#define HWIO_GCC_GPLL4_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                            0x10000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                  0x1c
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                       0x8000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                            0x1b
#define HWIO_GCC_GPLL4_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                    0x6000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                         0x19
#define HWIO_GCC_GPLL4_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                         0x1c00000
#define HWIO_GCC_GPLL4_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                              0x16
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                          0x200000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                              0x15
#define HWIO_GCC_GPLL4_TEST_CTL_U_DISABLE_CLAMP_BMSK                                                 0x100000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                     0x14
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                            0x80000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                               0x13
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                        0x40000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                           0x12
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIAS_ADJUST_BMSK                                                    0x30000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIAS_ADJUST_SHFT                                                       0x10
#define HWIO_GCC_GPLL4_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                     0x8000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                        0xf
#define HWIO_GCC_GPLL4_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                                                 0x4000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                                    0xe
#define HWIO_GCC_GPLL4_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                  0x2000
#define HWIO_GCC_GPLL4_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                     0xd
#define HWIO_GCC_GPLL4_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                                0x1000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                   0xc
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                      0xc00
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                        0xa
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_MAG_BMSK                                                        0x380
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_MAG_SHFT                                                          0x7
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                      0x40
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                       0x6
#define HWIO_GCC_GPLL4_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x20
#define HWIO_GCC_GPLL4_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                       0x5
#define HWIO_GCC_GPLL4_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x18
#define HWIO_GCC_GPLL4_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                   0x3
#define HWIO_GCC_GPLL4_TEST_CTL_U_STATUS_REG_EN_BMSK                                                      0x4
#define HWIO_GCC_GPLL4_TEST_CTL_U_STATUS_REG_EN_SHFT                                                      0x2
#define HWIO_GCC_GPLL4_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                     0x2
#define HWIO_GCC_GPLL4_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                     0x1
#define HWIO_GCC_GPLL4_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                     0x1
#define HWIO_GCC_GPLL4_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                     0x0

#define HWIO_GCC_GPLL4_STATUS_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00076024)
#define HWIO_GCC_GPLL4_STATUS_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL4_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_STATUS_ADDR, HWIO_GCC_GPLL4_STATUS_RMSK)
#define HWIO_GCC_GPLL4_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_STATUS_ADDR, m)
#define HWIO_GCC_GPLL4_STATUS_STATUS_31_0_BMSK                                                     0xffffffff
#define HWIO_GCC_GPLL4_STATUS_STATUS_31_0_SHFT                                                            0x0

#define HWIO_GCC_GPLL4_FREQ_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00076028)
#define HWIO_GCC_GPLL4_FREQ_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL4_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_FREQ_CTL_ADDR, HWIO_GCC_GPLL4_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL4_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL4_FREQ_CTL_IN)
#define HWIO_GCC_GPLL4_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                            0xffffffff
#define HWIO_GCC_GPLL4_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                   0x0

#define HWIO_GCC_GPLL4_OPMODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007602c)
#define HWIO_GCC_GPLL4_OPMODE_RMSK                                                                        0x7
#define HWIO_GCC_GPLL4_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_OPMODE_ADDR, HWIO_GCC_GPLL4_OPMODE_RMSK)
#define HWIO_GCC_GPLL4_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL4_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL4_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_OPMODE_ADDR,m,v,HWIO_GCC_GPLL4_OPMODE_IN)
#define HWIO_GCC_GPLL4_OPMODE_PLL_OPMODE_BMSK                                                             0x7
#define HWIO_GCC_GPLL4_OPMODE_PLL_OPMODE_SHFT                                                             0x0

#define HWIO_GCC_GPLL4_STATE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00076030)
#define HWIO_GCC_GPLL4_STATE_RMSK                                                                         0x7
#define HWIO_GCC_GPLL4_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_STATE_ADDR, HWIO_GCC_GPLL4_STATE_RMSK)
#define HWIO_GCC_GPLL4_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_STATE_ADDR, m)
#define HWIO_GCC_GPLL4_STATE_PLL_STATE_BMSK                                                               0x7
#define HWIO_GCC_GPLL4_STATE_PLL_STATE_SHFT                                                               0x0

#define HWIO_GCC_GPLL4_DROOP_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00076034)
#define HWIO_GCC_GPLL4_DROOP_RMSK                                                                        0xff
#define HWIO_GCC_GPLL4_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_DROOP_ADDR, HWIO_GCC_GPLL4_DROOP_RMSK)
#define HWIO_GCC_GPLL4_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_DROOP_ADDR, m)
#define HWIO_GCC_GPLL4_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_DROOP_ADDR,v)
#define HWIO_GCC_GPLL4_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_DROOP_ADDR,m,v,HWIO_GCC_GPLL4_DROOP_IN)
#define HWIO_GCC_GPLL4_DROOP_DROOP_CODE_BMSK                                                             0xfe
#define HWIO_GCC_GPLL4_DROOP_DROOP_CODE_SHFT                                                              0x1
#define HWIO_GCC_GPLL4_DROOP_DROOP_EN_BMSK                                                                0x1
#define HWIO_GCC_GPLL4_DROOP_DROOP_EN_SHFT                                                                0x0

#define HWIO_GCC_GPLL4_FRAC_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00076038)
#define HWIO_GCC_GPLL4_FRAC_VAL_RMSK                                                                   0xffff
#define HWIO_GCC_GPLL4_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_FRAC_VAL_ADDR, HWIO_GCC_GPLL4_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL4_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL4_FRAC_VAL_IN)
#define HWIO_GCC_GPLL4_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                      0xffff
#define HWIO_GCC_GPLL4_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                         0x0

#define HWIO_GCC_GPLL4_SPARE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007603c)
#define HWIO_GCC_GPLL4_SPARE_RMSK                                                                        0xff
#define HWIO_GCC_GPLL4_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_SPARE_ADDR, HWIO_GCC_GPLL4_SPARE_RMSK)
#define HWIO_GCC_GPLL4_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_SPARE_ADDR, m)
#define HWIO_GCC_GPLL4_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_SPARE_ADDR,v)
#define HWIO_GCC_GPLL4_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_SPARE_ADDR,m,v,HWIO_GCC_GPLL4_SPARE_IN)
#define HWIO_GCC_GPLL4_SPARE_SPARE_OUTPUTS_BMSK                                                          0xf0
#define HWIO_GCC_GPLL4_SPARE_SPARE_OUTPUTS_SHFT                                                           0x4
#define HWIO_GCC_GPLL4_SPARE_SPARE_INPUTS_BMSK                                                            0xf
#define HWIO_GCC_GPLL4_SPARE_SPARE_INPUTS_SHFT                                                            0x0

#define HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00076040)
#define HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_RMSK                                                              0xff
#define HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                              0xff
#define HWIO_GCC_GPLL4_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                               0x0

#define HWIO_GCC_GPLL4_SSC_UPDATE_RATE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00076044)
#define HWIO_GCC_GPLL4_SSC_UPDATE_RATE_RMSK                                                               0xf
#define HWIO_GCC_GPLL4_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_SSC_UPDATE_RATE_ADDR, HWIO_GCC_GPLL4_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_GPLL4_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_GPLL4_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_GPLL4_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_GPLL4_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_GPLL4_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                               0xf
#define HWIO_GCC_GPLL4_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL4_SSC_NUM_STEPS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00076048)
#define HWIO_GCC_GPLL4_SSC_NUM_STEPS_RMSK                                                                 0xf
#define HWIO_GCC_GPLL4_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_SSC_NUM_STEPS_ADDR, HWIO_GCC_GPLL4_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_GPLL4_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_GPLL4_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_GPLL4_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_GPLL4_SSC_NUM_STEPS_IN)
#define HWIO_GCC_GPLL4_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                                   0xf
#define HWIO_GCC_GPLL4_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                                   0x0

#define HWIO_GCC_GPLL5_MODE_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00074000)
#define HWIO_GCC_GPLL5_MODE_RMSK                                                                   0xffffffff
#define HWIO_GCC_GPLL5_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_MODE_ADDR, HWIO_GCC_GPLL5_MODE_RMSK)
#define HWIO_GCC_GPLL5_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_MODE_ADDR, m)
#define HWIO_GCC_GPLL5_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_MODE_ADDR,v)
#define HWIO_GCC_GPLL5_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_MODE_ADDR,m,v,HWIO_GCC_GPLL5_MODE_IN)
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_DET_BMSK                                                      0x80000000
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_DET_SHFT                                                            0x1f
#define HWIO_GCC_GPLL5_MODE_PLL_ACTIVE_FLAG_BMSK                                                   0x40000000
#define HWIO_GCC_GPLL5_MODE_PLL_ACTIVE_FLAG_SHFT                                                         0x1e
#define HWIO_GCC_GPLL5_MODE_PLL_ACK_LATCH_BMSK                                                     0x20000000
#define HWIO_GCC_GPLL5_MODE_PLL_ACK_LATCH_SHFT                                                           0x1d
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_DET_FINE_BMSK                                                 0x10000000
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_DET_FINE_SHFT                                                       0x1c
#define HWIO_GCC_GPLL5_MODE_RESERVE_BITS27_25_BMSK                                                  0xe000000
#define HWIO_GCC_GPLL5_MODE_RESERVE_BITS27_25_SHFT                                                       0x19
#define HWIO_GCC_GPLL5_MODE_FSM_LEGACY_MODE_BMSK                                                    0x1000000
#define HWIO_GCC_GPLL5_MODE_FSM_LEGACY_MODE_SHFT                                                         0x18
#define HWIO_GCC_GPLL5_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                          0x800000
#define HWIO_GCC_GPLL5_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                              0x17
#define HWIO_GCC_GPLL5_MODE_PLL_UPDATE_BMSK                                                          0x400000
#define HWIO_GCC_GPLL5_MODE_PLL_UPDATE_SHFT                                                              0x16
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_RESET_BMSK                                                  0x200000
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_RESET_SHFT                                                      0x15
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_ENA_BMSK                                                    0x100000
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_ENA_SHFT                                                        0x14
#define HWIO_GCC_GPLL5_MODE_PLL_BIAS_COUNT_BMSK                                                       0xfc000
#define HWIO_GCC_GPLL5_MODE_PLL_BIAS_COUNT_SHFT                                                           0xe
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_COUNT_BMSK                                                        0x3f00
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_COUNT_SHFT                                                           0x8
#define HWIO_GCC_GPLL5_MODE_RESERVE_BITS7_3_BMSK                                                         0xf8
#define HWIO_GCC_GPLL5_MODE_RESERVE_BITS7_3_SHFT                                                          0x3
#define HWIO_GCC_GPLL5_MODE_PLL_RESET_N_BMSK                                                              0x4
#define HWIO_GCC_GPLL5_MODE_PLL_RESET_N_SHFT                                                              0x2
#define HWIO_GCC_GPLL5_MODE_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_GPLL5_MODE_RESERVE_BIT1_SHFT                                                             0x1
#define HWIO_GCC_GPLL5_MODE_PLL_OUTCTRL_BMSK                                                              0x1
#define HWIO_GCC_GPLL5_MODE_PLL_OUTCTRL_SHFT                                                              0x0

#define HWIO_GCC_GPLL5_L_VAL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00074004)
#define HWIO_GCC_GPLL5_L_VAL_RMSK                                                                      0xffff
#define HWIO_GCC_GPLL5_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_L_VAL_ADDR, HWIO_GCC_GPLL5_L_VAL_RMSK)
#define HWIO_GCC_GPLL5_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL5_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL5_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_L_VAL_ADDR,m,v,HWIO_GCC_GPLL5_L_VAL_IN)
#define HWIO_GCC_GPLL5_L_VAL_PLL_L_BMSK                                                                0xffff
#define HWIO_GCC_GPLL5_L_VAL_PLL_L_SHFT                                                                   0x0

#define HWIO_GCC_GPLL5_CAL_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00074008)
#define HWIO_GCC_GPLL5_CAL_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL5_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_CAL_L_VAL_ADDR, HWIO_GCC_GPLL5_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL5_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL5_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL5_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL5_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL5_CAL_L_VAL_PLL_CAL_L_BMSK                                                        0xffff
#define HWIO_GCC_GPLL5_CAL_L_VAL_PLL_CAL_L_SHFT                                                           0x0

#define HWIO_GCC_GPLL5_USER_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007400c)
#define HWIO_GCC_GPLL5_USER_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL5_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_ADDR, HWIO_GCC_GPLL5_USER_CTL_RMSK)
#define HWIO_GCC_GPLL5_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL5_USER_CTL_IN)
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS31_19_BMSK                                             0xfff80000
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS31_19_SHFT                                                   0x13
#define HWIO_GCC_GPLL5_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x70000
#define HWIO_GCC_GPLL5_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0x10
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                                0xf000
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                   0xc
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                                0xf00
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                  0x8
#define HWIO_GCC_GPLL5_USER_CTL_OUT_CLK_POLARITY_BMSK                                                    0x80
#define HWIO_GCC_GPLL5_USER_CTL_OUT_CLK_POLARITY_SHFT                                                     0x7
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS6_5_BMSK                                                     0x60
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS6_5_SHFT                                                      0x5
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BIT3_BMSK                                                         0x8
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BIT3_SHFT                                                         0x3
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_ODD_BMSK                                                           0x4
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_ODD_SHFT                                                           0x2
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_EVEN_BMSK                                                          0x2
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_EVEN_SHFT                                                          0x1
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL5_USER_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00074010)
#define HWIO_GCC_GPLL5_USER_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL5_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_U_ADDR, HWIO_GCC_GPLL5_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL5_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL5_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL5_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL5_USER_CTL_U_IN)
#define HWIO_GCC_GPLL5_USER_CTL_U_DISABLE_DECAPS_BMSK                                              0x80000000
#define HWIO_GCC_GPLL5_USER_CTL_U_DISABLE_DECAPS_SHFT                                                    0x1f
#define HWIO_GCC_GPLL5_USER_CTL_U_DISABLE_SHUNT_BMSK                                               0x40000000
#define HWIO_GCC_GPLL5_USER_CTL_U_DISABLE_SHUNT_SHFT                                                     0x1e
#define HWIO_GCC_GPLL5_USER_CTL_U_RESERVE_BITS61_54_BMSK                                           0x3fc00000
#define HWIO_GCC_GPLL5_USER_CTL_U_RESERVE_BITS61_54_SHFT                                                 0x16
#define HWIO_GCC_GPLL5_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK                                 0x200000
#define HWIO_GCC_GPLL5_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                                     0x15
#define HWIO_GCC_GPLL5_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                                             0x100000
#define HWIO_GCC_GPLL5_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                                                 0x14
#define HWIO_GCC_GPLL5_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                                            0x80000
#define HWIO_GCC_GPLL5_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                                               0x13
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                            0x40000
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                               0x12
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                            0x20000
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                               0x11
#define HWIO_GCC_GPLL5_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                             0x10000
#define HWIO_GCC_GPLL5_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                                0x10
#define HWIO_GCC_GPLL5_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                                 0x8000
#define HWIO_GCC_GPLL5_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                    0xf
#define HWIO_GCC_GPLL5_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                              0x4000
#define HWIO_GCC_GPLL5_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                                 0xe
#define HWIO_GCC_GPLL5_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                  0x2000
#define HWIO_GCC_GPLL5_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                     0xd
#define HWIO_GCC_GPLL5_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                           0x1800
#define HWIO_GCC_GPLL5_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                              0xb
#define HWIO_GCC_GPLL5_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                           0x400
#define HWIO_GCC_GPLL5_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                             0xa
#define HWIO_GCC_GPLL5_USER_CTL_U_STATUS_REGISTER_BMSK                                                  0x3e0
#define HWIO_GCC_GPLL5_USER_CTL_U_STATUS_REGISTER_SHFT                                                    0x5
#define HWIO_GCC_GPLL5_USER_CTL_U_WRITE_STATE_EN_BMSK                                                    0x10
#define HWIO_GCC_GPLL5_USER_CTL_U_WRITE_STATE_EN_SHFT                                                     0x4
#define HWIO_GCC_GPLL5_USER_CTL_U_CALIB_CTRL_BMSK                                                         0xe
#define HWIO_GCC_GPLL5_USER_CTL_U_CALIB_CTRL_SHFT                                                         0x1
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                             0x1
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                             0x0

#define HWIO_GCC_GPLL5_CONFIG_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00074014)
#define HWIO_GCC_GPLL5_CONFIG_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL5_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR, HWIO_GCC_GPLL5_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL5_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL5_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                          0xfc000000
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                                0x1a
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                         0x3c00000
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                              0x16
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                                 0x3c0000
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                     0x12
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                  0x3c000
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                      0xe
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                         0x3800
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                            0xb
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                        0x700
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                          0x8
#define HWIO_GCC_GPLL5_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                              0xf0
#define HWIO_GCC_GPLL5_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                               0x4
#define HWIO_GCC_GPLL5_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                       0xf
#define HWIO_GCC_GPLL5_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                       0x0

#define HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00074018)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL5_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL5_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIST_CFG_BMSK                                                  0xfff00000
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIST_CFG_SHFT                                                        0x14
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_ENABLEOVERPST_BMSK                                                0x80000
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_ENABLEOVERPST_SHFT                                                   0x13
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIASSELPST_BMSK                                                   0x40000
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIASSELPST_SHFT                                                      0x12
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                                                 0x30000
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                                    0x10
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                                            0x8000
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                                               0xf
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                                              0x4000
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                                                 0xe
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                                             0x3000
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                                                0xc
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                            0xc00
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                              0xa
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                                0x380
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                  0x7
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                     0x40
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                      0x6
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                            0x30
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                             0x4
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                            0x8
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                            0x3
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                                 0x6
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                                 0x1
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                          0x1
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                          0x0

#define HWIO_GCC_GPLL5_TEST_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007401c)
#define HWIO_GCC_GPLL5_TEST_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL5_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_ADDR, HWIO_GCC_GPLL5_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL5_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL5_TEST_CTL_IN)
#define HWIO_GCC_GPLL5_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                       0xc0000000
#define HWIO_GCC_GPLL5_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                             0x1e
#define HWIO_GCC_GPLL5_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                   0x30000000
#define HWIO_GCC_GPLL5_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                         0x1c
#define HWIO_GCC_GPLL5_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                          0x8000000
#define HWIO_GCC_GPLL5_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                               0x1b
#define HWIO_GCC_GPLL5_TEST_CTL_FINE_FCW_BMSK                                                       0x7e00000
#define HWIO_GCC_GPLL5_TEST_CTL_FINE_FCW_SHFT                                                            0x15
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x100000
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                   0x14
#define HWIO_GCC_GPLL5_TEST_CTL_COARSE_FCW_BMSK                                                       0xff000
#define HWIO_GCC_GPLL5_TEST_CTL_COARSE_FCW_SHFT                                                           0xc
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                                0x800
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                  0xb
#define HWIO_GCC_GPLL5_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                                 0x700
#define HWIO_GCC_GPLL5_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                   0x8
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                                 0x80
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                  0x7
#define HWIO_GCC_GPLL5_TEST_CTL_DISABLE_LFSR_BMSK                                                        0x40
#define HWIO_GCC_GPLL5_TEST_CTL_DISABLE_LFSR_SHFT                                                         0x6
#define HWIO_GCC_GPLL5_TEST_CTL_EN_VREF_TEST_BMSK                                                        0x20
#define HWIO_GCC_GPLL5_TEST_CTL_EN_VREF_TEST_SHFT                                                         0x5
#define HWIO_GCC_GPLL5_TEST_CTL_EN_VDCO_TEST_BMSK                                                        0x10
#define HWIO_GCC_GPLL5_TEST_CTL_EN_VDCO_TEST_SHFT                                                         0x4
#define HWIO_GCC_GPLL5_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                                                  0x8
#define HWIO_GCC_GPLL5_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                                                  0x3
#define HWIO_GCC_GPLL5_TEST_CTL_EN_IVCO_TEST_BMSK                                                         0x4
#define HWIO_GCC_GPLL5_TEST_CTL_EN_IVCO_TEST_SHFT                                                         0x2
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST1_EN_BMSK                                                            0x2
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST1_EN_SHFT                                                            0x1
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_EN_BMSK                                                            0x1
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_EN_SHFT                                                            0x0

#define HWIO_GCC_GPLL5_TEST_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00074020)
#define HWIO_GCC_GPLL5_TEST_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL5_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_U_ADDR, HWIO_GCC_GPLL5_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL5_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL5_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL5_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL5_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL5_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                         0x80000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                               0x1f
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                            0x40000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                  0x1e
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                             0x20000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                   0x1d
#define HWIO_GCC_GPLL5_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                            0x10000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                  0x1c
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                       0x8000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                            0x1b
#define HWIO_GCC_GPLL5_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                    0x6000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                         0x19
#define HWIO_GCC_GPLL5_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                         0x1c00000
#define HWIO_GCC_GPLL5_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                              0x16
#define HWIO_GCC_GPLL5_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                          0x200000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                              0x15
#define HWIO_GCC_GPLL5_TEST_CTL_U_DISABLE_CLAMP_BMSK                                                 0x100000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                     0x14
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                            0x80000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                               0x13
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                        0x40000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                           0x12
#define HWIO_GCC_GPLL5_TEST_CTL_U_BIAS_ADJUST_BMSK                                                    0x30000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BIAS_ADJUST_SHFT                                                       0x10
#define HWIO_GCC_GPLL5_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                     0x8000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                        0xf
#define HWIO_GCC_GPLL5_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                                                 0x4000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                                    0xe
#define HWIO_GCC_GPLL5_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                  0x2000
#define HWIO_GCC_GPLL5_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                     0xd
#define HWIO_GCC_GPLL5_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                                0x1000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                   0xc
#define HWIO_GCC_GPLL5_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                      0xc00
#define HWIO_GCC_GPLL5_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                        0xa
#define HWIO_GCC_GPLL5_TEST_CTL_U_NOISE_MAG_BMSK                                                        0x380
#define HWIO_GCC_GPLL5_TEST_CTL_U_NOISE_MAG_SHFT                                                          0x7
#define HWIO_GCC_GPLL5_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                      0x40
#define HWIO_GCC_GPLL5_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                       0x6
#define HWIO_GCC_GPLL5_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x20
#define HWIO_GCC_GPLL5_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                       0x5
#define HWIO_GCC_GPLL5_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x18
#define HWIO_GCC_GPLL5_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                   0x3
#define HWIO_GCC_GPLL5_TEST_CTL_U_STATUS_REG_EN_BMSK                                                      0x4
#define HWIO_GCC_GPLL5_TEST_CTL_U_STATUS_REG_EN_SHFT                                                      0x2
#define HWIO_GCC_GPLL5_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                     0x2
#define HWIO_GCC_GPLL5_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                     0x1
#define HWIO_GCC_GPLL5_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                     0x1
#define HWIO_GCC_GPLL5_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                     0x0

#define HWIO_GCC_GPLL5_STATUS_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00074024)
#define HWIO_GCC_GPLL5_STATUS_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL5_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_STATUS_ADDR, HWIO_GCC_GPLL5_STATUS_RMSK)
#define HWIO_GCC_GPLL5_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_STATUS_ADDR, m)
#define HWIO_GCC_GPLL5_STATUS_STATUS_31_0_BMSK                                                     0xffffffff
#define HWIO_GCC_GPLL5_STATUS_STATUS_31_0_SHFT                                                            0x0

#define HWIO_GCC_GPLL5_FREQ_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00074028)
#define HWIO_GCC_GPLL5_FREQ_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL5_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_FREQ_CTL_ADDR, HWIO_GCC_GPLL5_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL5_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL5_FREQ_CTL_IN)
#define HWIO_GCC_GPLL5_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                            0xffffffff
#define HWIO_GCC_GPLL5_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                   0x0

#define HWIO_GCC_GPLL5_OPMODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007402c)
#define HWIO_GCC_GPLL5_OPMODE_RMSK                                                                        0x7
#define HWIO_GCC_GPLL5_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_OPMODE_ADDR, HWIO_GCC_GPLL5_OPMODE_RMSK)
#define HWIO_GCC_GPLL5_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL5_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL5_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_OPMODE_ADDR,m,v,HWIO_GCC_GPLL5_OPMODE_IN)
#define HWIO_GCC_GPLL5_OPMODE_PLL_OPMODE_BMSK                                                             0x7
#define HWIO_GCC_GPLL5_OPMODE_PLL_OPMODE_SHFT                                                             0x0

#define HWIO_GCC_GPLL5_STATE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00074030)
#define HWIO_GCC_GPLL5_STATE_RMSK                                                                         0x7
#define HWIO_GCC_GPLL5_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_STATE_ADDR, HWIO_GCC_GPLL5_STATE_RMSK)
#define HWIO_GCC_GPLL5_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_STATE_ADDR, m)
#define HWIO_GCC_GPLL5_STATE_PLL_STATE_BMSK                                                               0x7
#define HWIO_GCC_GPLL5_STATE_PLL_STATE_SHFT                                                               0x0

#define HWIO_GCC_GPLL5_DROOP_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00074034)
#define HWIO_GCC_GPLL5_DROOP_RMSK                                                                        0xff
#define HWIO_GCC_GPLL5_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_DROOP_ADDR, HWIO_GCC_GPLL5_DROOP_RMSK)
#define HWIO_GCC_GPLL5_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_DROOP_ADDR, m)
#define HWIO_GCC_GPLL5_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_DROOP_ADDR,v)
#define HWIO_GCC_GPLL5_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_DROOP_ADDR,m,v,HWIO_GCC_GPLL5_DROOP_IN)
#define HWIO_GCC_GPLL5_DROOP_DROOP_CODE_BMSK                                                             0xfe
#define HWIO_GCC_GPLL5_DROOP_DROOP_CODE_SHFT                                                              0x1
#define HWIO_GCC_GPLL5_DROOP_DROOP_EN_BMSK                                                                0x1
#define HWIO_GCC_GPLL5_DROOP_DROOP_EN_SHFT                                                                0x0

#define HWIO_GCC_GPLL5_FRAC_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00074038)
#define HWIO_GCC_GPLL5_FRAC_VAL_RMSK                                                                   0xffff
#define HWIO_GCC_GPLL5_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_FRAC_VAL_ADDR, HWIO_GCC_GPLL5_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL5_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL5_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL5_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL5_FRAC_VAL_IN)
#define HWIO_GCC_GPLL5_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                      0xffff
#define HWIO_GCC_GPLL5_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                         0x0

#define HWIO_GCC_GPLL5_SPARE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007403c)
#define HWIO_GCC_GPLL5_SPARE_RMSK                                                                        0xff
#define HWIO_GCC_GPLL5_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_SPARE_ADDR, HWIO_GCC_GPLL5_SPARE_RMSK)
#define HWIO_GCC_GPLL5_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_SPARE_ADDR, m)
#define HWIO_GCC_GPLL5_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_SPARE_ADDR,v)
#define HWIO_GCC_GPLL5_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_SPARE_ADDR,m,v,HWIO_GCC_GPLL5_SPARE_IN)
#define HWIO_GCC_GPLL5_SPARE_SPARE_OUTPUTS_BMSK                                                          0xf0
#define HWIO_GCC_GPLL5_SPARE_SPARE_OUTPUTS_SHFT                                                           0x4
#define HWIO_GCC_GPLL5_SPARE_SPARE_INPUTS_BMSK                                                            0xf
#define HWIO_GCC_GPLL5_SPARE_SPARE_INPUTS_SHFT                                                            0x0

#define HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00074040)
#define HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_RMSK                                                              0xff
#define HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                              0xff
#define HWIO_GCC_GPLL5_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                               0x0

#define HWIO_GCC_GPLL5_SSC_UPDATE_RATE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00074044)
#define HWIO_GCC_GPLL5_SSC_UPDATE_RATE_RMSK                                                               0xf
#define HWIO_GCC_GPLL5_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_SSC_UPDATE_RATE_ADDR, HWIO_GCC_GPLL5_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_GPLL5_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_GPLL5_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_GPLL5_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_GPLL5_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_GPLL5_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                               0xf
#define HWIO_GCC_GPLL5_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL5_SSC_NUM_STEPS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00074048)
#define HWIO_GCC_GPLL5_SSC_NUM_STEPS_RMSK                                                                 0xf
#define HWIO_GCC_GPLL5_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_SSC_NUM_STEPS_ADDR, HWIO_GCC_GPLL5_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_GPLL5_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_GPLL5_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_GPLL5_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_GPLL5_SSC_NUM_STEPS_IN)
#define HWIO_GCC_GPLL5_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                                   0xf
#define HWIO_GCC_GPLL5_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                                   0x0

#define HWIO_GCC_GPLL6_MODE_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00013000)
#define HWIO_GCC_GPLL6_MODE_RMSK                                                                   0xffffffff
#define HWIO_GCC_GPLL6_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_MODE_ADDR, HWIO_GCC_GPLL6_MODE_RMSK)
#define HWIO_GCC_GPLL6_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_MODE_ADDR, m)
#define HWIO_GCC_GPLL6_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_MODE_ADDR,v)
#define HWIO_GCC_GPLL6_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_MODE_ADDR,m,v,HWIO_GCC_GPLL6_MODE_IN)
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_DET_BMSK                                                      0x80000000
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_DET_SHFT                                                            0x1f
#define HWIO_GCC_GPLL6_MODE_PLL_ACTIVE_FLAG_BMSK                                                   0x40000000
#define HWIO_GCC_GPLL6_MODE_PLL_ACTIVE_FLAG_SHFT                                                         0x1e
#define HWIO_GCC_GPLL6_MODE_PLL_ACK_LATCH_BMSK                                                     0x20000000
#define HWIO_GCC_GPLL6_MODE_PLL_ACK_LATCH_SHFT                                                           0x1d
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_DET_FINE_BMSK                                                 0x10000000
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_DET_FINE_SHFT                                                       0x1c
#define HWIO_GCC_GPLL6_MODE_RESERVE_BITS27_25_BMSK                                                  0xe000000
#define HWIO_GCC_GPLL6_MODE_RESERVE_BITS27_25_SHFT                                                       0x19
#define HWIO_GCC_GPLL6_MODE_FSM_LEGACY_MODE_BMSK                                                    0x1000000
#define HWIO_GCC_GPLL6_MODE_FSM_LEGACY_MODE_SHFT                                                         0x18
#define HWIO_GCC_GPLL6_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                          0x800000
#define HWIO_GCC_GPLL6_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                              0x17
#define HWIO_GCC_GPLL6_MODE_PLL_UPDATE_BMSK                                                          0x400000
#define HWIO_GCC_GPLL6_MODE_PLL_UPDATE_SHFT                                                              0x16
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_RESET_BMSK                                                  0x200000
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_RESET_SHFT                                                      0x15
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_ENA_BMSK                                                    0x100000
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_ENA_SHFT                                                        0x14
#define HWIO_GCC_GPLL6_MODE_PLL_BIAS_COUNT_BMSK                                                       0xfc000
#define HWIO_GCC_GPLL6_MODE_PLL_BIAS_COUNT_SHFT                                                           0xe
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_COUNT_BMSK                                                        0x3f00
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_COUNT_SHFT                                                           0x8
#define HWIO_GCC_GPLL6_MODE_RESERVE_BITS7_3_BMSK                                                         0xf8
#define HWIO_GCC_GPLL6_MODE_RESERVE_BITS7_3_SHFT                                                          0x3
#define HWIO_GCC_GPLL6_MODE_PLL_RESET_N_BMSK                                                              0x4
#define HWIO_GCC_GPLL6_MODE_PLL_RESET_N_SHFT                                                              0x2
#define HWIO_GCC_GPLL6_MODE_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_GPLL6_MODE_RESERVE_BIT1_SHFT                                                             0x1
#define HWIO_GCC_GPLL6_MODE_PLL_OUTCTRL_BMSK                                                              0x1
#define HWIO_GCC_GPLL6_MODE_PLL_OUTCTRL_SHFT                                                              0x0

#define HWIO_GCC_GPLL6_L_VAL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00013004)
#define HWIO_GCC_GPLL6_L_VAL_RMSK                                                                      0xffff
#define HWIO_GCC_GPLL6_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_L_VAL_ADDR, HWIO_GCC_GPLL6_L_VAL_RMSK)
#define HWIO_GCC_GPLL6_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL6_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL6_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_L_VAL_ADDR,m,v,HWIO_GCC_GPLL6_L_VAL_IN)
#define HWIO_GCC_GPLL6_L_VAL_PLL_L_BMSK                                                                0xffff
#define HWIO_GCC_GPLL6_L_VAL_PLL_L_SHFT                                                                   0x0

#define HWIO_GCC_GPLL6_CAL_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00013008)
#define HWIO_GCC_GPLL6_CAL_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL6_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_CAL_L_VAL_ADDR, HWIO_GCC_GPLL6_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL6_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL6_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL6_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL6_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL6_CAL_L_VAL_PLL_CAL_L_BMSK                                                        0xffff
#define HWIO_GCC_GPLL6_CAL_L_VAL_PLL_CAL_L_SHFT                                                           0x0

#define HWIO_GCC_GPLL6_USER_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001300c)
#define HWIO_GCC_GPLL6_USER_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL6_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_ADDR, HWIO_GCC_GPLL6_USER_CTL_RMSK)
#define HWIO_GCC_GPLL6_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL6_USER_CTL_IN)
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS31_19_BMSK                                             0xfff80000
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS31_19_SHFT                                                   0x13
#define HWIO_GCC_GPLL6_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x70000
#define HWIO_GCC_GPLL6_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0x10
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                                0xf000
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                   0xc
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                                0xf00
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                  0x8
#define HWIO_GCC_GPLL6_USER_CTL_OUT_CLK_POLARITY_BMSK                                                    0x80
#define HWIO_GCC_GPLL6_USER_CTL_OUT_CLK_POLARITY_SHFT                                                     0x7
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS6_5_BMSK                                                     0x60
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS6_5_SHFT                                                      0x5
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BIT3_BMSK                                                         0x8
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BIT3_SHFT                                                         0x3
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_ODD_BMSK                                                           0x4
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_ODD_SHFT                                                           0x2
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_EVEN_BMSK                                                          0x2
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_EVEN_SHFT                                                          0x1
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL6_USER_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00013010)
#define HWIO_GCC_GPLL6_USER_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL6_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_U_ADDR, HWIO_GCC_GPLL6_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL6_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL6_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL6_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL6_USER_CTL_U_IN)
#define HWIO_GCC_GPLL6_USER_CTL_U_DISABLE_DECAPS_BMSK                                              0x80000000
#define HWIO_GCC_GPLL6_USER_CTL_U_DISABLE_DECAPS_SHFT                                                    0x1f
#define HWIO_GCC_GPLL6_USER_CTL_U_DISABLE_SHUNT_BMSK                                               0x40000000
#define HWIO_GCC_GPLL6_USER_CTL_U_DISABLE_SHUNT_SHFT                                                     0x1e
#define HWIO_GCC_GPLL6_USER_CTL_U_RESERVE_BITS61_54_BMSK                                           0x3fc00000
#define HWIO_GCC_GPLL6_USER_CTL_U_RESERVE_BITS61_54_SHFT                                                 0x16
#define HWIO_GCC_GPLL6_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK                                 0x200000
#define HWIO_GCC_GPLL6_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                                     0x15
#define HWIO_GCC_GPLL6_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                                             0x100000
#define HWIO_GCC_GPLL6_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                                                 0x14
#define HWIO_GCC_GPLL6_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                                            0x80000
#define HWIO_GCC_GPLL6_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                                               0x13
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                            0x40000
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                               0x12
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                            0x20000
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                               0x11
#define HWIO_GCC_GPLL6_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                             0x10000
#define HWIO_GCC_GPLL6_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                                0x10
#define HWIO_GCC_GPLL6_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                                 0x8000
#define HWIO_GCC_GPLL6_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                    0xf
#define HWIO_GCC_GPLL6_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                              0x4000
#define HWIO_GCC_GPLL6_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                                 0xe
#define HWIO_GCC_GPLL6_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                  0x2000
#define HWIO_GCC_GPLL6_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                     0xd
#define HWIO_GCC_GPLL6_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                           0x1800
#define HWIO_GCC_GPLL6_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                              0xb
#define HWIO_GCC_GPLL6_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                           0x400
#define HWIO_GCC_GPLL6_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                             0xa
#define HWIO_GCC_GPLL6_USER_CTL_U_STATUS_REGISTER_BMSK                                                  0x3e0
#define HWIO_GCC_GPLL6_USER_CTL_U_STATUS_REGISTER_SHFT                                                    0x5
#define HWIO_GCC_GPLL6_USER_CTL_U_WRITE_STATE_EN_BMSK                                                    0x10
#define HWIO_GCC_GPLL6_USER_CTL_U_WRITE_STATE_EN_SHFT                                                     0x4
#define HWIO_GCC_GPLL6_USER_CTL_U_CALIB_CTRL_BMSK                                                         0xe
#define HWIO_GCC_GPLL6_USER_CTL_U_CALIB_CTRL_SHFT                                                         0x1
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                             0x1
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                             0x0

#define HWIO_GCC_GPLL6_CONFIG_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00013014)
#define HWIO_GCC_GPLL6_CONFIG_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL6_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR, HWIO_GCC_GPLL6_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL6_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL6_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                          0xfc000000
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                                0x1a
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                         0x3c00000
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                              0x16
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                                 0x3c0000
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                     0x12
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                  0x3c000
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                      0xe
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                         0x3800
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                            0xb
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                        0x700
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                          0x8
#define HWIO_GCC_GPLL6_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                              0xf0
#define HWIO_GCC_GPLL6_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                               0x4
#define HWIO_GCC_GPLL6_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                       0xf
#define HWIO_GCC_GPLL6_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                       0x0

#define HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00013018)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL6_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL6_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIST_CFG_BMSK                                                  0xfff00000
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIST_CFG_SHFT                                                        0x14
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_ENABLEOVERPST_BMSK                                                0x80000
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_ENABLEOVERPST_SHFT                                                   0x13
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIASSELPST_BMSK                                                   0x40000
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIASSELPST_SHFT                                                      0x12
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                                                 0x30000
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                                    0x10
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                                            0x8000
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                                               0xf
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                                              0x4000
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                                                 0xe
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                                             0x3000
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                                                0xc
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                            0xc00
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                              0xa
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                                0x380
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                  0x7
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                     0x40
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                      0x6
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                            0x30
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                             0x4
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                            0x8
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                            0x3
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                                 0x6
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                                 0x1
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                          0x1
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                          0x0

#define HWIO_GCC_GPLL6_TEST_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001301c)
#define HWIO_GCC_GPLL6_TEST_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL6_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_ADDR, HWIO_GCC_GPLL6_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL6_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL6_TEST_CTL_IN)
#define HWIO_GCC_GPLL6_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                       0xc0000000
#define HWIO_GCC_GPLL6_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                             0x1e
#define HWIO_GCC_GPLL6_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                   0x30000000
#define HWIO_GCC_GPLL6_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                         0x1c
#define HWIO_GCC_GPLL6_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                          0x8000000
#define HWIO_GCC_GPLL6_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                               0x1b
#define HWIO_GCC_GPLL6_TEST_CTL_FINE_FCW_BMSK                                                       0x7e00000
#define HWIO_GCC_GPLL6_TEST_CTL_FINE_FCW_SHFT                                                            0x15
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x100000
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                   0x14
#define HWIO_GCC_GPLL6_TEST_CTL_COARSE_FCW_BMSK                                                       0xff000
#define HWIO_GCC_GPLL6_TEST_CTL_COARSE_FCW_SHFT                                                           0xc
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                                0x800
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                  0xb
#define HWIO_GCC_GPLL6_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                                 0x700
#define HWIO_GCC_GPLL6_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                   0x8
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                                 0x80
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                  0x7
#define HWIO_GCC_GPLL6_TEST_CTL_DISABLE_LFSR_BMSK                                                        0x40
#define HWIO_GCC_GPLL6_TEST_CTL_DISABLE_LFSR_SHFT                                                         0x6
#define HWIO_GCC_GPLL6_TEST_CTL_EN_VREF_TEST_BMSK                                                        0x20
#define HWIO_GCC_GPLL6_TEST_CTL_EN_VREF_TEST_SHFT                                                         0x5
#define HWIO_GCC_GPLL6_TEST_CTL_EN_VDCO_TEST_BMSK                                                        0x10
#define HWIO_GCC_GPLL6_TEST_CTL_EN_VDCO_TEST_SHFT                                                         0x4
#define HWIO_GCC_GPLL6_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                                                  0x8
#define HWIO_GCC_GPLL6_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                                                  0x3
#define HWIO_GCC_GPLL6_TEST_CTL_EN_IVCO_TEST_BMSK                                                         0x4
#define HWIO_GCC_GPLL6_TEST_CTL_EN_IVCO_TEST_SHFT                                                         0x2
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_EN_BMSK                                                            0x2
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_EN_SHFT                                                            0x1
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_EN_BMSK                                                            0x1
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_EN_SHFT                                                            0x0

#define HWIO_GCC_GPLL6_TEST_CTL_U_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00013020)
#define HWIO_GCC_GPLL6_TEST_CTL_U_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL6_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_U_ADDR, HWIO_GCC_GPLL6_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL6_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL6_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL6_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL6_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL6_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                         0x80000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                               0x1f
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                            0x40000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                  0x1e
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                             0x20000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                   0x1d
#define HWIO_GCC_GPLL6_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                            0x10000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                  0x1c
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                       0x8000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                            0x1b
#define HWIO_GCC_GPLL6_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                    0x6000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                         0x19
#define HWIO_GCC_GPLL6_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                         0x1c00000
#define HWIO_GCC_GPLL6_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                              0x16
#define HWIO_GCC_GPLL6_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                          0x200000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                              0x15
#define HWIO_GCC_GPLL6_TEST_CTL_U_DISABLE_CLAMP_BMSK                                                 0x100000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                     0x14
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                            0x80000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                               0x13
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                        0x40000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                           0x12
#define HWIO_GCC_GPLL6_TEST_CTL_U_BIAS_ADJUST_BMSK                                                    0x30000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BIAS_ADJUST_SHFT                                                       0x10
#define HWIO_GCC_GPLL6_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                     0x8000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                        0xf
#define HWIO_GCC_GPLL6_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                                                 0x4000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                                    0xe
#define HWIO_GCC_GPLL6_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                  0x2000
#define HWIO_GCC_GPLL6_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                     0xd
#define HWIO_GCC_GPLL6_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                                0x1000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                   0xc
#define HWIO_GCC_GPLL6_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                      0xc00
#define HWIO_GCC_GPLL6_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                        0xa
#define HWIO_GCC_GPLL6_TEST_CTL_U_NOISE_MAG_BMSK                                                        0x380
#define HWIO_GCC_GPLL6_TEST_CTL_U_NOISE_MAG_SHFT                                                          0x7
#define HWIO_GCC_GPLL6_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                      0x40
#define HWIO_GCC_GPLL6_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                       0x6
#define HWIO_GCC_GPLL6_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x20
#define HWIO_GCC_GPLL6_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                       0x5
#define HWIO_GCC_GPLL6_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x18
#define HWIO_GCC_GPLL6_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                   0x3
#define HWIO_GCC_GPLL6_TEST_CTL_U_STATUS_REG_EN_BMSK                                                      0x4
#define HWIO_GCC_GPLL6_TEST_CTL_U_STATUS_REG_EN_SHFT                                                      0x2
#define HWIO_GCC_GPLL6_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                     0x2
#define HWIO_GCC_GPLL6_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                     0x1
#define HWIO_GCC_GPLL6_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                     0x1
#define HWIO_GCC_GPLL6_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                     0x0

#define HWIO_GCC_GPLL6_STATUS_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00013024)
#define HWIO_GCC_GPLL6_STATUS_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL6_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_STATUS_ADDR, HWIO_GCC_GPLL6_STATUS_RMSK)
#define HWIO_GCC_GPLL6_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_STATUS_ADDR, m)
#define HWIO_GCC_GPLL6_STATUS_STATUS_31_0_BMSK                                                     0xffffffff
#define HWIO_GCC_GPLL6_STATUS_STATUS_31_0_SHFT                                                            0x0

#define HWIO_GCC_GPLL6_FREQ_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00013028)
#define HWIO_GCC_GPLL6_FREQ_CTL_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL6_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_FREQ_CTL_ADDR, HWIO_GCC_GPLL6_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL6_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL6_FREQ_CTL_IN)
#define HWIO_GCC_GPLL6_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                            0xffffffff
#define HWIO_GCC_GPLL6_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                   0x0

#define HWIO_GCC_GPLL6_OPMODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001302c)
#define HWIO_GCC_GPLL6_OPMODE_RMSK                                                                        0x7
#define HWIO_GCC_GPLL6_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_OPMODE_ADDR, HWIO_GCC_GPLL6_OPMODE_RMSK)
#define HWIO_GCC_GPLL6_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL6_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL6_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_OPMODE_ADDR,m,v,HWIO_GCC_GPLL6_OPMODE_IN)
#define HWIO_GCC_GPLL6_OPMODE_PLL_OPMODE_BMSK                                                             0x7
#define HWIO_GCC_GPLL6_OPMODE_PLL_OPMODE_SHFT                                                             0x0

#define HWIO_GCC_GPLL6_STATE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00013030)
#define HWIO_GCC_GPLL6_STATE_RMSK                                                                         0x7
#define HWIO_GCC_GPLL6_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_STATE_ADDR, HWIO_GCC_GPLL6_STATE_RMSK)
#define HWIO_GCC_GPLL6_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_STATE_ADDR, m)
#define HWIO_GCC_GPLL6_STATE_PLL_STATE_BMSK                                                               0x7
#define HWIO_GCC_GPLL6_STATE_PLL_STATE_SHFT                                                               0x0

#define HWIO_GCC_GPLL6_DROOP_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00013034)
#define HWIO_GCC_GPLL6_DROOP_RMSK                                                                        0xff
#define HWIO_GCC_GPLL6_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_DROOP_ADDR, HWIO_GCC_GPLL6_DROOP_RMSK)
#define HWIO_GCC_GPLL6_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_DROOP_ADDR, m)
#define HWIO_GCC_GPLL6_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_DROOP_ADDR,v)
#define HWIO_GCC_GPLL6_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_DROOP_ADDR,m,v,HWIO_GCC_GPLL6_DROOP_IN)
#define HWIO_GCC_GPLL6_DROOP_DROOP_CODE_BMSK                                                             0xfe
#define HWIO_GCC_GPLL6_DROOP_DROOP_CODE_SHFT                                                              0x1
#define HWIO_GCC_GPLL6_DROOP_DROOP_EN_BMSK                                                                0x1
#define HWIO_GCC_GPLL6_DROOP_DROOP_EN_SHFT                                                                0x0

#define HWIO_GCC_GPLL6_FRAC_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00013038)
#define HWIO_GCC_GPLL6_FRAC_VAL_RMSK                                                                   0xffff
#define HWIO_GCC_GPLL6_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_FRAC_VAL_ADDR, HWIO_GCC_GPLL6_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL6_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL6_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL6_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL6_FRAC_VAL_IN)
#define HWIO_GCC_GPLL6_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                      0xffff
#define HWIO_GCC_GPLL6_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                         0x0

#define HWIO_GCC_GPLL6_SPARE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001303c)
#define HWIO_GCC_GPLL6_SPARE_RMSK                                                                        0xff
#define HWIO_GCC_GPLL6_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_SPARE_ADDR, HWIO_GCC_GPLL6_SPARE_RMSK)
#define HWIO_GCC_GPLL6_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_SPARE_ADDR, m)
#define HWIO_GCC_GPLL6_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_SPARE_ADDR,v)
#define HWIO_GCC_GPLL6_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_SPARE_ADDR,m,v,HWIO_GCC_GPLL6_SPARE_IN)
#define HWIO_GCC_GPLL6_SPARE_SPARE_OUTPUTS_BMSK                                                          0xf0
#define HWIO_GCC_GPLL6_SPARE_SPARE_OUTPUTS_SHFT                                                           0x4
#define HWIO_GCC_GPLL6_SPARE_SPARE_INPUTS_BMSK                                                            0xf
#define HWIO_GCC_GPLL6_SPARE_SPARE_INPUTS_SHFT                                                            0x0

#define HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00013040)
#define HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_RMSK                                                              0xff
#define HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                              0xff
#define HWIO_GCC_GPLL6_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                               0x0

#define HWIO_GCC_GPLL6_SSC_UPDATE_RATE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00013044)
#define HWIO_GCC_GPLL6_SSC_UPDATE_RATE_RMSK                                                               0xf
#define HWIO_GCC_GPLL6_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_SSC_UPDATE_RATE_ADDR, HWIO_GCC_GPLL6_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_GPLL6_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_GPLL6_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_GPLL6_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_GPLL6_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_GPLL6_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                               0xf
#define HWIO_GCC_GPLL6_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL6_SSC_NUM_STEPS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00013048)
#define HWIO_GCC_GPLL6_SSC_NUM_STEPS_RMSK                                                                 0xf
#define HWIO_GCC_GPLL6_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_SSC_NUM_STEPS_ADDR, HWIO_GCC_GPLL6_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_GPLL6_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_GPLL6_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_GPLL6_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_GPLL6_SSC_NUM_STEPS_IN)
#define HWIO_GCC_GPLL6_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                                   0xf
#define HWIO_GCC_GPLL6_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                                   0x0

#define HWIO_GCC_SYSTEM_NOC_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00004000)
#define HWIO_GCC_SYSTEM_NOC_BCR_RMSK                                                                      0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, HWIO_GCC_SYSTEM_NOC_BCR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_BCR_IN)
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00004004)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_GC_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000401c)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_RMSK                                                          0x7fffff
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_RCG_SW_CTRL_BMSK                                              0x7f8000
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_RCG_SW_CTRL_SHFT                                                   0xf
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_SW_PERF_STATE_BMSK                                              0x7800
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_SW_PERF_STATE_SHFT                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_SW_OVERRIDE_BMSK                                                 0x400
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_SW_OVERRIDE_SHFT                                                   0xa
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                    0x200
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                      0x9
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_FSM_STATE_BMSK                                               0x1c0
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_FSM_STATE_SHFT                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_HW_CLK_CONTROL_BMSK                                               0x20
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_HW_CLK_CONTROL_SHFT                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_CURR_PERF_STATE_BMSK                                              0x1e
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_CURR_PERF_STATE_SHFT                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_EN_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_EN_SHFT                                                        0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004024)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004028)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000402c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004030)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004034)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004038)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000403c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004040)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004044)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004048)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000404c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00004050)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00004054)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00004058)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000405c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00004060)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00004008)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR, HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_IN)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000400c)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_RMSK                                                        0x11071f
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR, HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_IN)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                         0x10000
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                            0x10
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00004134)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_RMSK                                                            0x1
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR, HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00004138)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000413c)
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SYS_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004140)
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SYS_NOC_NORTH_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00004144)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00004148)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000414c)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_RMSK                                                       0x80000004
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR, HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IN)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_ARES_SHFT                                                     0x2

#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00004150)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_RMSK                                                         0x80000007
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR, HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_HW_CTL_BMSK                                                         0x2
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_HW_CTL_SHFT                                                         0x1
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SYS_NOC_AT_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004154)
#define HWIO_GCC_SYS_NOC_AT_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_SYS_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, HWIO_GCC_SYS_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AT_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004174)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004178)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000417c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004180)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004184)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004188)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000418c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004190)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004194)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004198)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000419c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000041a0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000041a4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000041a8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000041ac)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000041b0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00004158)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_SYS_NOC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR, HWIO_GCC_SYS_NOC_CMD_RCGR_RMSK)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_CMD_RCGR_IN)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SYS_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_SYS_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_SYS_NOC_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_SYS_NOC_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000415c)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_RMSK                                                               0x11071f
#define HWIO_GCC_SYS_NOC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR, HWIO_GCC_SYS_NOC_CFG_RCGR_RMSK)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_CFG_RCGR_IN)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                0x100000
#define HWIO_GCC_SYS_NOC_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                    0x14
#define HWIO_GCC_SYS_NOC_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                0x10000
#define HWIO_GCC_SYS_NOC_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                   0x10
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00004284)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_RMSK                                                               0x1
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR, HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004288)
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SYS_NOC_MONAQ_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000428c)
#define HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_RMSK                                                          0x1
#define HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_ADDR, HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                               0x1
#define HWIO_GCC_SYS_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                               0x0

#define HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00004290)
#define HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_RMSK                                                         0x1
#define HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_ADDR, HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                              0x1
#define HWIO_GCC_SYS_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                              0x0

#define HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00004294)
#define HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_RMSK                                                         0x1
#define HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_ADDR, HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                              0x1
#define HWIO_GCC_SYS_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                              0x0

#define HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00004298)
#define HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_RMSK                                                         0x1
#define HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_ADDR, HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                              0x1
#define HWIO_GCC_SYS_NOC_MONAQ_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                              0x0

#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000429c)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_ADDR, HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_RMSK)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_ADDR,m,v,HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_IN)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x000042a0)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_SF_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042c0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042c4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042c8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042cc)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042d0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042d4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042d8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042dc)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042e0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000042e4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000042e8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000042ec)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000042f0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000042f4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000042f8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000042fc)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000042a4)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR, HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_IN)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000042a8)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_RMSK                                                        0x11071f
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR, HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_IN)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                         0x10000
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                            0x10
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000043d0)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_RMSK                                                            0x1
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR, HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_CONFIG_NOC_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00005000)
#define HWIO_GCC_CONFIG_NOC_BCR_RMSK                                                                      0x1
#define HWIO_GCC_CONFIG_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_BCR_ADDR, HWIO_GCC_CONFIG_NOC_BCR_RMSK)
#define HWIO_GCC_CONFIG_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_BCR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_BCR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_BCR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_BCR_IN)
#define HWIO_GCC_CONFIG_NOC_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_CONFIG_NOC_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005004)
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_ADDR, HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_IN)
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_CNOC_PERIPH_SOUTH_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005008)
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_ADDR, HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_IN)
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_CNOC_PERIPH_NORTH_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000500c)
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_EAST_CBCR_ADDR, HWIO_GCC_CNOC_PERIPH_EAST_CBCR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_EAST_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_EAST_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_EAST_CBCR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_EAST_CBCR_IN)
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_CNOC_PERIPH_EAST_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005010)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_CFG_NOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00005014)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005018)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000501c)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005020)
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_CFG_NOC_SOUTH_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005024)
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_CFG_NOC_MONAQ_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005028)
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_CFG_NOC_MMNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000502c)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR, HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IN)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00005030)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR, HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IN)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00005034)
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_WEST_DCD_XO_CBCR_ADDR, HWIO_GCC_NOC_WEST_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_WEST_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_WEST_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_WEST_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_NOC_WEST_DCD_XO_CBCR_IN)
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_NOC_WEST_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00005038)
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_ADDR, HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_IN)
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_NOC_NORTH_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000503c)
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_ADDR, HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_IN)
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_NOC_SOUTH_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00005040)
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_EAST_DCD_XO_CBCR_ADDR, HWIO_GCC_NOC_EAST_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_EAST_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_EAST_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_EAST_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_NOC_EAST_DCD_XO_CBCR_IN)
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_NOC_EAST_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005044)
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_ADDR, HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_IN)
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_NOC_CENTER_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00005048)
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_ADDR, HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_IN)
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_NOC_MONAQ_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000504c)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR, HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_IN)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00005064)
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_RMSK                                                              0x1ffff
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CMD_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CMD_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_RCG_SW_CTRL_BMSK                                                  0x18000
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_RCG_SW_CTRL_SHFT                                                      0xf
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_SW_PERF_STATE_BMSK                                                 0x7800
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_SW_PERF_STATE_SHFT                                                    0xb
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_SW_OVERRIDE_BMSK                                                    0x400
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_SW_OVERRIDE_SHFT                                                      0xa
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                       0x200
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                         0x9
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_DFS_FSM_STATE_BMSK                                                  0x1c0
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_DFS_FSM_STATE_SHFT                                                    0x6
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_HW_CLK_CONTROL_BMSK                                                  0x20
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_HW_CLK_CONTROL_SHFT                                                   0x5
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_CURR_PERF_STATE_BMSK                                                 0x1e
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_CURR_PERF_STATE_SHFT                                                  0x1
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_DFS_EN_BMSK                                                           0x1
#define HWIO_GCC_RPMH_CNOC_CMD_DFSR_DFS_EN_SHFT                                                           0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000506c)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF0_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005070)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF1_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005074)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF2_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005078)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF3_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000507c)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF4_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005080)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF5_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005084)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF6_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005088)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF7_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000508c)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF8_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005090)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF9_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005094)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF10_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005098)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF11_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000509c)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF12_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000050a0)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF13_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000050a4)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF14_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000050a8)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CONFIG_NOC_PERF15_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00005050)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR, HWIO_GCC_CONFIG_NOC_CMD_RCGR_RMSK)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_CMD_RCGR_IN)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00005054)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_RMSK                                                            0x11071f
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR, HWIO_GCC_CONFIG_NOC_CFG_RCGR_RMSK)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_CFG_RCGR_IN)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                 0x14
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_RCGLITE_DISABLE_BMSK                                             0x10000
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                0x10
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005198)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF0_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000519c)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF1_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000051a0)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF2_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000051a4)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF3_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000051a8)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF4_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000051ac)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF5_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000051b0)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF6_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000051b4)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF7_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000051b8)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF8_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000051bc)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF9_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000051c0)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF10_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000051c4)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF11_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000051c8)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF12_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000051cc)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF13_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000051d0)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF14_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000051d4)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_CNOC_CNOC_PERIPH_PERF15_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000517c)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR, HWIO_GCC_CNOC_PERIPH_CMD_RCGR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_CMD_RCGR_IN)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00005180)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_RMSK                                                           0x11071f
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR, HWIO_GCC_CNOC_PERIPH_CFG_RCGR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_CFG_RCGR_IN)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_HW_CLK_CONTROL_BMSK                                            0x100000
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                0x14
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_RCGLITE_DISABLE_BMSK                                            0x10000
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_RCGLITE_DISABLE_SHFT                                               0x10
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x000052a8)
#define HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_RMSK                                                     0x1
#define HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_ADDR, HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                          0x1
#define HWIO_GCC_CONFIG_NOC_CENTER_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                          0x0

#define HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000052ac)
#define HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_RMSK                                                       0x1
#define HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_ADDR, HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                            0x1
#define HWIO_GCC_CONFIG_NOC_WEST_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                            0x0

#define HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000052b0)
#define HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_RMSK                                                       0x1
#define HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_ADDR, HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                            0x1
#define HWIO_GCC_CONFIG_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                            0x0

#define HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000052b4)
#define HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_RMSK                                                      0x1
#define HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_ADDR, HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                           0x1
#define HWIO_GCC_CONFIG_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                           0x0

#define HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000052b8)
#define HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_RMSK                                                      0x1
#define HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_ADDR, HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                           0x1
#define HWIO_GCC_CONFIG_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                           0x0

#define HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000052bc)
#define HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_RMSK                                                      0x1
#define HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_ADDR, HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                           0x1
#define HWIO_GCC_CONFIG_NOC_MONAQ_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                           0x0

#define HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000052c0)
#define HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_RMSK                                                      0x1
#define HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_ADDR, HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                           0x1
#define HWIO_GCC_CONFIG_NOC_MMNOC_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                           0x0

#define HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e000)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_RMSK                                                             0x80007ff5
#define HWIO_GCC_TIC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR, HWIO_GCC_TIC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_TIC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_TIC_CFG_AHB_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_TIC_CFG_AHB_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_TIC_CFG_AHB_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_TIC_CFG_AHB_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_IMEM_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00008000)
#define HWIO_GCC_IMEM_BCR_RMSK                                                                            0x1
#define HWIO_GCC_IMEM_BCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, HWIO_GCC_IMEM_BCR_RMSK)
#define HWIO_GCC_IMEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, m)
#define HWIO_GCC_IMEM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_BCR_ADDR,v)
#define HWIO_GCC_IMEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_BCR_ADDR,m,v,HWIO_GCC_IMEM_BCR_IN)
#define HWIO_GCC_IMEM_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_IMEM_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_IMEM_AXI_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00008004)
#define HWIO_GCC_IMEM_AXI_CBCR_RMSK                                                                0x80007ff4
#define HWIO_GCC_IMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, HWIO_GCC_IMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_IMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_IMEM_AXI_CBCR_IN)
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_ARES_SHFT                                                              0x2

#define HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00008008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_IMEM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_MMU_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00083000)
#define HWIO_GCC_MMU_BCR_RMSK                                                                             0x1
#define HWIO_GCC_MMU_BCR_IN          \
        in_dword_masked(HWIO_GCC_MMU_BCR_ADDR, HWIO_GCC_MMU_BCR_RMSK)
#define HWIO_GCC_MMU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMU_BCR_ADDR, m)
#define HWIO_GCC_MMU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MMU_BCR_ADDR,v)
#define HWIO_GCC_MMU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMU_BCR_ADDR,m,v,HWIO_GCC_MMU_BCR_IN)
#define HWIO_GCC_MMU_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_MMU_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00083004)
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_RMSK                                                          0x80000007
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_TCU_CBCR_ADDR, HWIO_GCC_SYS_NOC_SF_TCU_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_SF_TCU_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_SF_TCU_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_SF_TCU_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_SF_TCU_CBCR_IN)
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SYS_NOC_SF_TCU_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_MMU_TCU_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083008)
#define HWIO_GCC_MMU_TCU_CBCR_RMSK                                                                 0x80007ff5
#define HWIO_GCC_MMU_TCU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMU_TCU_CBCR_ADDR, HWIO_GCC_MMU_TCU_CBCR_RMSK)
#define HWIO_GCC_MMU_TCU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMU_TCU_CBCR_ADDR, m)
#define HWIO_GCC_MMU_TCU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMU_TCU_CBCR_ADDR,v)
#define HWIO_GCC_MMU_TCU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMU_TCU_CBCR_ADDR,m,v,HWIO_GCC_MMU_TCU_CBCR_IN)
#define HWIO_GCC_MMU_TCU_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_MMU_TCU_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_MMU_TCU_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_MMU_TCU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_MMU_TCU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_MMU_TCU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_MMU_TCU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_MMU_TCU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_MMU_TCU_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_MMU_TCU_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_MMU_TCU_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_MMU_TCU_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_MMU_TCU_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_MMU_TCU_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_MMU_TCU_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_MMU_TCU_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_MMU_TCU_SREGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008300c)
#define HWIO_GCC_MMU_TCU_SREGR_RMSK                                                                0xfffff37e
#define HWIO_GCC_MMU_TCU_SREGR_IN          \
        in_dword_masked(HWIO_GCC_MMU_TCU_SREGR_ADDR, HWIO_GCC_MMU_TCU_SREGR_RMSK)
#define HWIO_GCC_MMU_TCU_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMU_TCU_SREGR_ADDR, m)
#define HWIO_GCC_MMU_TCU_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_MMU_TCU_SREGR_ADDR,v)
#define HWIO_GCC_MMU_TCU_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMU_TCU_SREGR_ADDR,m,v,HWIO_GCC_MMU_TCU_SREGR_IN)
#define HWIO_GCC_MMU_TCU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                      0xff000000
#define HWIO_GCC_MMU_TCU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                            0x18
#define HWIO_GCC_MMU_TCU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                         0xff0000
#define HWIO_GCC_MMU_TCU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                             0x10
#define HWIO_GCC_MMU_TCU_SREGR_RESERVE_BITS15_13_BMSK                                                  0xe000
#define HWIO_GCC_MMU_TCU_SREGR_RESERVE_BITS15_13_SHFT                                                     0xd
#define HWIO_GCC_MMU_TCU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                        0x1000
#define HWIO_GCC_MMU_TCU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                           0xc
#define HWIO_GCC_MMU_TCU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                            0x300
#define HWIO_GCC_MMU_TCU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                              0x8
#define HWIO_GCC_MMU_TCU_SREGR_FORCE_CLK_ON_BMSK                                                         0x40
#define HWIO_GCC_MMU_TCU_SREGR_FORCE_CLK_ON_SHFT                                                          0x6
#define HWIO_GCC_MMU_TCU_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                   0x20
#define HWIO_GCC_MMU_TCU_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                    0x5
#define HWIO_GCC_MMU_TCU_SREGR_SW_RST_SLP_STG_BMSK                                                       0x10
#define HWIO_GCC_MMU_TCU_SREGR_SW_RST_SLP_STG_SHFT                                                        0x4
#define HWIO_GCC_MMU_TCU_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                      0x8
#define HWIO_GCC_MMU_TCU_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                      0x3
#define HWIO_GCC_MMU_TCU_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                 0x4
#define HWIO_GCC_MMU_TCU_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                 0x2
#define HWIO_GCC_MMU_TCU_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                     0x2
#define HWIO_GCC_MMU_TCU_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                     0x1

#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00083024)
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_RMSK                                                            0x1ffffff
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CMD_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CMD_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_RCG_SW_CTRL_BMSK                                                0x1ff8000
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_RCG_SW_CTRL_SHFT                                                      0xf
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_SW_PERF_STATE_BMSK                                                 0x7800
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_SW_PERF_STATE_SHFT                                                    0xb
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_SW_OVERRIDE_BMSK                                                    0x400
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_SW_OVERRIDE_SHFT                                                      0xa
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                       0x200
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                         0x9
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_DFS_FSM_STATE_BMSK                                                  0x1c0
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_DFS_FSM_STATE_SHFT                                                    0x6
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_HW_CLK_CONTROL_BMSK                                                  0x20
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_HW_CLK_CONTROL_SHFT                                                   0x5
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_CURR_PERF_STATE_BMSK                                                 0x1e
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_CURR_PERF_STATE_SHFT                                                  0x1
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_DFS_EN_BMSK                                                           0x1
#define HWIO_GCC_RPMH_SHUB_CMD_DFSR_DFS_EN_SHFT                                                           0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008302c)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF0_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083030)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF1_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083034)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF2_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083038)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF3_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008303c)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF4_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083040)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF5_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083044)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF6_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083048)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF7_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008304c)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF8_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083050)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF9_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00083054)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF10_DFSR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00083058)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF11_DFSR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008305c)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF12_DFSR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00083060)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF13_DFSR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00083064)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF14_DFSR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00083068)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SHUB_MMU_TCU_PERF15_DFSR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_MMU_TCU_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00083010)
#define HWIO_GCC_MMU_TCU_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_MMU_TCU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMU_TCU_CMD_RCGR_ADDR, HWIO_GCC_MMU_TCU_CMD_RCGR_RMSK)
#define HWIO_GCC_MMU_TCU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMU_TCU_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MMU_TCU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMU_TCU_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MMU_TCU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMU_TCU_CMD_RCGR_ADDR,m,v,HWIO_GCC_MMU_TCU_CMD_RCGR_IN)
#define HWIO_GCC_MMU_TCU_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MMU_TCU_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MMU_TCU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_MMU_TCU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_MMU_TCU_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_MMU_TCU_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_MMU_TCU_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_MMU_TCU_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_MMU_TCU_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00083014)
#define HWIO_GCC_MMU_TCU_CFG_RCGR_RMSK                                                               0x11071f
#define HWIO_GCC_MMU_TCU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMU_TCU_CFG_RCGR_ADDR, HWIO_GCC_MMU_TCU_CFG_RCGR_RMSK)
#define HWIO_GCC_MMU_TCU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMU_TCU_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MMU_TCU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMU_TCU_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MMU_TCU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMU_TCU_CFG_RCGR_ADDR,m,v,HWIO_GCC_MMU_TCU_CFG_RCGR_IN)
#define HWIO_GCC_MMU_TCU_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                0x100000
#define HWIO_GCC_MMU_TCU_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                    0x14
#define HWIO_GCC_MMU_TCU_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                0x10000
#define HWIO_GCC_MMU_TCU_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                   0x10
#define HWIO_GCC_MMU_TCU_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_MMU_TCU_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_MMU_TCU_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_MMU_TCU_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0008313c)
#define HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_RMSK                                                               0x1
#define HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_ADDR, HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_MMU_TCU_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_ANOC_TBU_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00090000)
#define HWIO_GCC_ANOC_TBU_BCR_RMSK                                                                        0x1
#define HWIO_GCC_ANOC_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_BCR_ADDR, HWIO_GCC_ANOC_TBU_BCR_RMSK)
#define HWIO_GCC_ANOC_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_BCR_ADDR, m)
#define HWIO_GCC_ANOC_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_TBU_BCR_ADDR,v)
#define HWIO_GCC_ANOC_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_TBU_BCR_ADDR,m,v,HWIO_GCC_ANOC_TBU_BCR_IN)
#define HWIO_GCC_ANOC_TBU_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_ANOC_TBU_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_ANOC_TBU_GDSCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00090004)
#define HWIO_GCC_ANOC_TBU_GDSCR_RMSK                                                               0xf8ffffff
#define HWIO_GCC_ANOC_TBU_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDSCR_ADDR, HWIO_GCC_ANOC_TBU_GDSCR_RMSK)
#define HWIO_GCC_ANOC_TBU_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDSCR_ADDR, m)
#define HWIO_GCC_ANOC_TBU_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_TBU_GDSCR_ADDR,v)
#define HWIO_GCC_ANOC_TBU_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_TBU_GDSCR_ADDR,m,v,HWIO_GCC_ANOC_TBU_GDSCR_IN)
#define HWIO_GCC_ANOC_TBU_GDSCR_PWR_ON_BMSK                                                        0x80000000
#define HWIO_GCC_ANOC_TBU_GDSCR_PWR_ON_SHFT                                                              0x1f
#define HWIO_GCC_ANOC_TBU_GDSCR_GDSC_STATE_BMSK                                                    0x78000000
#define HWIO_GCC_ANOC_TBU_GDSCR_GDSC_STATE_SHFT                                                          0x1b
#define HWIO_GCC_ANOC_TBU_GDSCR_EN_REST_WAIT_BMSK                                                    0xf00000
#define HWIO_GCC_ANOC_TBU_GDSCR_EN_REST_WAIT_SHFT                                                        0x14
#define HWIO_GCC_ANOC_TBU_GDSCR_EN_FEW_WAIT_BMSK                                                      0xf0000
#define HWIO_GCC_ANOC_TBU_GDSCR_EN_FEW_WAIT_SHFT                                                         0x10
#define HWIO_GCC_ANOC_TBU_GDSCR_CLK_DIS_WAIT_BMSK                                                      0xf000
#define HWIO_GCC_ANOC_TBU_GDSCR_CLK_DIS_WAIT_SHFT                                                         0xc
#define HWIO_GCC_ANOC_TBU_GDSCR_RETAIN_FF_ENABLE_BMSK                                                   0x800
#define HWIO_GCC_ANOC_TBU_GDSCR_RETAIN_FF_ENABLE_SHFT                                                     0xb
#define HWIO_GCC_ANOC_TBU_GDSCR_RESTORE_BMSK                                                            0x400
#define HWIO_GCC_ANOC_TBU_GDSCR_RESTORE_SHFT                                                              0xa
#define HWIO_GCC_ANOC_TBU_GDSCR_SAVE_BMSK                                                               0x200
#define HWIO_GCC_ANOC_TBU_GDSCR_SAVE_SHFT                                                                 0x9
#define HWIO_GCC_ANOC_TBU_GDSCR_RETAIN_BMSK                                                             0x100
#define HWIO_GCC_ANOC_TBU_GDSCR_RETAIN_SHFT                                                               0x8
#define HWIO_GCC_ANOC_TBU_GDSCR_EN_REST_BMSK                                                             0x80
#define HWIO_GCC_ANOC_TBU_GDSCR_EN_REST_SHFT                                                              0x7
#define HWIO_GCC_ANOC_TBU_GDSCR_EN_FEW_BMSK                                                              0x40
#define HWIO_GCC_ANOC_TBU_GDSCR_EN_FEW_SHFT                                                               0x6
#define HWIO_GCC_ANOC_TBU_GDSCR_CLAMP_IO_BMSK                                                            0x20
#define HWIO_GCC_ANOC_TBU_GDSCR_CLAMP_IO_SHFT                                                             0x5
#define HWIO_GCC_ANOC_TBU_GDSCR_CLK_DISABLE_BMSK                                                         0x10
#define HWIO_GCC_ANOC_TBU_GDSCR_CLK_DISABLE_SHFT                                                          0x4
#define HWIO_GCC_ANOC_TBU_GDSCR_PD_ARES_BMSK                                                              0x8
#define HWIO_GCC_ANOC_TBU_GDSCR_PD_ARES_SHFT                                                              0x3
#define HWIO_GCC_ANOC_TBU_GDSCR_SW_OVERRIDE_BMSK                                                          0x4
#define HWIO_GCC_ANOC_TBU_GDSCR_SW_OVERRIDE_SHFT                                                          0x2
#define HWIO_GCC_ANOC_TBU_GDSCR_HW_CONTROL_BMSK                                                           0x2
#define HWIO_GCC_ANOC_TBU_GDSCR_HW_CONTROL_SHFT                                                           0x1
#define HWIO_GCC_ANOC_TBU_GDSCR_SW_COLLAPSE_BMSK                                                          0x1
#define HWIO_GCC_ANOC_TBU_GDSCR_SW_COLLAPSE_SHFT                                                          0x0

#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00090008)
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_RMSK                                                           0xffffffff
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_CFG_GDSCR_ADDR, HWIO_GCC_ANOC_TBU_CFG_GDSCR_RMSK)
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_TBU_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_TBU_CFG_GDSCR_ADDR,m,v,HWIO_GCC_ANOC_TBU_CFG_GDSCR_IN)
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                        0xf0000000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                              0x1c
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                        0xc000000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                             0x1a
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                         0x2000000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                              0x19
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                          0x1000000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                               0x18
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                   0xf00000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                       0x14
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                      0x80000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                         0x13
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                          0x40000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                             0x12
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                          0x20000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                             0x11
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                       0x10000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                          0x10
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                      0x8000
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                         0xf
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                     0x7800
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                        0xb
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                             0x400
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                               0xa
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                      0x200
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                        0x9
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                      0x100
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                        0x8
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                          0x80
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                           0x7
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                 0x60
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                  0x5
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                           0x10
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                            0x4
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                     0x8
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                     0x3
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                   0x4
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                   0x2
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                       0x2
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                       0x1
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                    0x1
#define HWIO_GCC_ANOC_TBU_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                    0x0

#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0009000c)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_RMSK                                                     0x80007ff5
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                       0x4000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                          0xe
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                     0x2000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                        0xd
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                    0x1000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                       0xc
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_BMSK                                                   0xf00
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_SHFT                                                     0x8
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_BMSK                                                     0xf0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_SHFT                                                      0x4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00090010)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_RMSK                                                    0xfffff37e
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR, HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_IN)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                          0xff000000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                0x18
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                             0xff0000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                 0x10
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_RESERVE_BITS15_13_BMSK                                      0xe000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_RESERVE_BITS15_13_SHFT                                         0xd
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                            0x1000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                               0xc
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                0x300
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                  0x8
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_FORCE_CLK_ON_BMSK                                             0x40
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_FORCE_CLK_ON_SHFT                                              0x6
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SEL_SLP_STG_BMSK                                       0x20
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SEL_SLP_STG_SHFT                                        0x5
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SLP_STG_BMSK                                           0x10
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SLP_STG_SHFT                                            0x4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CTRL_PWR_DOWN_BMSK                                          0x8
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CTRL_PWR_DOWN_SHFT                                          0x3
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                     0x4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                     0x2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SLP_STG_BMSK                                         0x2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SLP_STG_SHFT                                         0x1

#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00090014)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_RMSK                                                      0x80007ff5
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                        0x4000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                           0xe
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                      0x2000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                         0xd
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                     0x1000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                        0xc
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_WAKEUP_BMSK                                                    0xf00
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_WAKEUP_SHFT                                                      0x8
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_SLEEP_BMSK                                                      0xf0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_SLEEP_SHFT                                                       0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00090018)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_RMSK                                                     0xfffff37e
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_ADDR, HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                           0xff000000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                 0x18
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                              0xff0000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                  0x10
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_RESERVE_BITS15_13_BMSK                                       0xe000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_RESERVE_BITS15_13_SHFT                                          0xd
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                             0x1000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                0xc
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                 0x300
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                   0x8
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_FORCE_CLK_ON_BMSK                                              0x40
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_FORCE_CLK_ON_SHFT                                               0x6
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_RST_SEL_SLP_STG_BMSK                                        0x20
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_RST_SEL_SLP_STG_SHFT                                         0x5
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_RST_SLP_STG_BMSK                                            0x10
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_RST_SLP_STG_SHFT                                             0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_CTRL_PWR_DOWN_BMSK                                           0x8
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_CTRL_PWR_DOWN_SHFT                                           0x3
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                      0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                      0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_CLK_EN_SLP_STG_BMSK                                          0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_SREGR_SW_CLK_EN_SLP_STG_SHFT                                          0x1

#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0009001c)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_TBU1_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00090020)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_RMSK                                                         0xfffff37e
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR, HWIO_GCC_AGGRE_NOC_TBU1_SREGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_TBU1_SREGR_IN)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                               0xff000000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                     0x18
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                  0xff0000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                      0x10
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_RESERVE_BITS15_13_BMSK                                           0xe000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_RESERVE_BITS15_13_SHFT                                              0xd
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                 0x1000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                    0xc
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                     0x300
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                       0x8
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_FORCE_CLK_ON_BMSK                                                  0x40
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_FORCE_CLK_ON_SHFT                                                   0x6
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SEL_SLP_STG_BMSK                                            0x20
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SEL_SLP_STG_SHFT                                             0x5
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SLP_STG_BMSK                                                0x10
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SLP_STG_SHFT                                                 0x4
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CTRL_PWR_DOWN_BMSK                                               0x8
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CTRL_PWR_DOWN_SHFT                                               0x3
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                          0x4
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                          0x2
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SLP_STG_BMSK                                              0x2
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SLP_STG_SHFT                                              0x1

#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00090024)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_TBU2_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00090028)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_RMSK                                                         0xfffff37e
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR, HWIO_GCC_AGGRE_NOC_TBU2_SREGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_TBU2_SREGR_IN)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                               0xff000000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                     0x18
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                  0xff0000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                      0x10
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_RESERVE_BITS15_13_BMSK                                           0xe000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_RESERVE_BITS15_13_SHFT                                              0xd
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                 0x1000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                    0xc
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                     0x300
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                       0x8
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_FORCE_CLK_ON_BMSK                                                  0x40
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_FORCE_CLK_ON_SHFT                                                   0x6
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SEL_SLP_STG_BMSK                                            0x20
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SEL_SLP_STG_SHFT                                             0x5
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SLP_STG_BMSK                                                0x10
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SLP_STG_SHFT                                                 0x4
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CTRL_PWR_DOWN_BMSK                                               0x8
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CTRL_PWR_DOWN_SHFT                                               0x3
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                          0x4
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                          0x2
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SLP_STG_BMSK                                              0x2
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SLP_STG_SHFT                                              0x1

#define HWIO_GCC_MMNOC_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00009000)
#define HWIO_GCC_MMNOC_BCR_RMSK                                                                           0x1
#define HWIO_GCC_MMNOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_BCR_ADDR, HWIO_GCC_MMNOC_BCR_RMSK)
#define HWIO_GCC_MMNOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_BCR_ADDR, m)
#define HWIO_GCC_MMNOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_BCR_ADDR,v)
#define HWIO_GCC_MMNOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_BCR_ADDR,m,v,HWIO_GCC_MMNOC_BCR_IN)
#define HWIO_GCC_MMNOC_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_MMNOC_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_MMNOC_GDSCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00009004)
#define HWIO_GCC_MMNOC_GDSCR_RMSK                                                                  0xf8ffffff
#define HWIO_GCC_MMNOC_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_GDSCR_ADDR, HWIO_GCC_MMNOC_GDSCR_RMSK)
#define HWIO_GCC_MMNOC_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_GDSCR_ADDR, m)
#define HWIO_GCC_MMNOC_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_GDSCR_ADDR,v)
#define HWIO_GCC_MMNOC_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_GDSCR_ADDR,m,v,HWIO_GCC_MMNOC_GDSCR_IN)
#define HWIO_GCC_MMNOC_GDSCR_PWR_ON_BMSK                                                           0x80000000
#define HWIO_GCC_MMNOC_GDSCR_PWR_ON_SHFT                                                                 0x1f
#define HWIO_GCC_MMNOC_GDSCR_GDSC_STATE_BMSK                                                       0x78000000
#define HWIO_GCC_MMNOC_GDSCR_GDSC_STATE_SHFT                                                             0x1b
#define HWIO_GCC_MMNOC_GDSCR_EN_REST_WAIT_BMSK                                                       0xf00000
#define HWIO_GCC_MMNOC_GDSCR_EN_REST_WAIT_SHFT                                                           0x14
#define HWIO_GCC_MMNOC_GDSCR_EN_FEW_WAIT_BMSK                                                         0xf0000
#define HWIO_GCC_MMNOC_GDSCR_EN_FEW_WAIT_SHFT                                                            0x10
#define HWIO_GCC_MMNOC_GDSCR_CLK_DIS_WAIT_BMSK                                                         0xf000
#define HWIO_GCC_MMNOC_GDSCR_CLK_DIS_WAIT_SHFT                                                            0xc
#define HWIO_GCC_MMNOC_GDSCR_RETAIN_FF_ENABLE_BMSK                                                      0x800
#define HWIO_GCC_MMNOC_GDSCR_RETAIN_FF_ENABLE_SHFT                                                        0xb
#define HWIO_GCC_MMNOC_GDSCR_RESTORE_BMSK                                                               0x400
#define HWIO_GCC_MMNOC_GDSCR_RESTORE_SHFT                                                                 0xa
#define HWIO_GCC_MMNOC_GDSCR_SAVE_BMSK                                                                  0x200
#define HWIO_GCC_MMNOC_GDSCR_SAVE_SHFT                                                                    0x9
#define HWIO_GCC_MMNOC_GDSCR_RETAIN_BMSK                                                                0x100
#define HWIO_GCC_MMNOC_GDSCR_RETAIN_SHFT                                                                  0x8
#define HWIO_GCC_MMNOC_GDSCR_EN_REST_BMSK                                                                0x80
#define HWIO_GCC_MMNOC_GDSCR_EN_REST_SHFT                                                                 0x7
#define HWIO_GCC_MMNOC_GDSCR_EN_FEW_BMSK                                                                 0x40
#define HWIO_GCC_MMNOC_GDSCR_EN_FEW_SHFT                                                                  0x6
#define HWIO_GCC_MMNOC_GDSCR_CLAMP_IO_BMSK                                                               0x20
#define HWIO_GCC_MMNOC_GDSCR_CLAMP_IO_SHFT                                                                0x5
#define HWIO_GCC_MMNOC_GDSCR_CLK_DISABLE_BMSK                                                            0x10
#define HWIO_GCC_MMNOC_GDSCR_CLK_DISABLE_SHFT                                                             0x4
#define HWIO_GCC_MMNOC_GDSCR_PD_ARES_BMSK                                                                 0x8
#define HWIO_GCC_MMNOC_GDSCR_PD_ARES_SHFT                                                                 0x3
#define HWIO_GCC_MMNOC_GDSCR_SW_OVERRIDE_BMSK                                                             0x4
#define HWIO_GCC_MMNOC_GDSCR_SW_OVERRIDE_SHFT                                                             0x2
#define HWIO_GCC_MMNOC_GDSCR_HW_CONTROL_BMSK                                                              0x2
#define HWIO_GCC_MMNOC_GDSCR_HW_CONTROL_SHFT                                                              0x1
#define HWIO_GCC_MMNOC_GDSCR_SW_COLLAPSE_BMSK                                                             0x1
#define HWIO_GCC_MMNOC_GDSCR_SW_COLLAPSE_SHFT                                                             0x0

#define HWIO_GCC_MMNOC_CFG_GDSCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00009008)
#define HWIO_GCC_MMNOC_CFG_GDSCR_RMSK                                                              0xffffffff
#define HWIO_GCC_MMNOC_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_CFG_GDSCR_ADDR, HWIO_GCC_MMNOC_CFG_GDSCR_RMSK)
#define HWIO_GCC_MMNOC_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_MMNOC_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_MMNOC_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_CFG_GDSCR_ADDR,m,v,HWIO_GCC_MMNOC_CFG_GDSCR_IN)
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                           0xf0000000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                                 0x1c
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                           0xc000000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                                0x1a
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                            0x2000000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                                 0x19
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                             0x1000000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                  0x18
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                      0xf00000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                          0x14
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                         0x80000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                            0x13
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                             0x40000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                                0x12
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                             0x20000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                                0x11
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                          0x10000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                             0x10
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                         0x8000
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                            0xf
#define HWIO_GCC_MMNOC_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                        0x7800
#define HWIO_GCC_MMNOC_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                           0xb
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                                0x400
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                  0xa
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                         0x200
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                           0x9
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                         0x100
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                           0x8
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                             0x80
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                              0x7
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                    0x60
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                     0x5
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                              0x10
#define HWIO_GCC_MMNOC_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                               0x4
#define HWIO_GCC_MMNOC_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                        0x8
#define HWIO_GCC_MMNOC_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                        0x3
#define HWIO_GCC_MMNOC_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                      0x4
#define HWIO_GCC_MMNOC_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                      0x2
#define HWIO_GCC_MMNOC_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                          0x2
#define HWIO_GCC_MMNOC_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                          0x1
#define HWIO_GCC_MMNOC_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                       0x1
#define HWIO_GCC_MMNOC_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                       0x0

#define HWIO_GCC_MMNOC_TBU_SF_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000900c)
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_RMSK                                                            0x80007ff5
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_SF_CBCR_ADDR, HWIO_GCC_MMNOC_TBU_SF_CBCR_RMSK)
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_SF_CBCR_ADDR, m)
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_TBU_SF_CBCR_ADDR,v)
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_TBU_SF_CBCR_ADDR,m,v,HWIO_GCC_MMNOC_TBU_SF_CBCR_IN)
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_MMNOC_TBU_SF_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_MMNOC_TBU_SF_SREGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00009010)
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_RMSK                                                           0xfffff37e
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_SF_SREGR_ADDR, HWIO_GCC_MMNOC_TBU_SF_SREGR_RMSK)
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_SF_SREGR_ADDR, m)
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_TBU_SF_SREGR_ADDR,v)
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_TBU_SF_SREGR_ADDR,m,v,HWIO_GCC_MMNOC_TBU_SF_SREGR_IN)
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                 0xff000000
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                       0x18
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                    0xff0000
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                        0x10
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_RESERVE_BITS15_13_BMSK                                             0xe000
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_RESERVE_BITS15_13_SHFT                                                0xd
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                   0x1000
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                      0xc
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                       0x300
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                         0x8
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_FORCE_CLK_ON_BMSK                                                    0x40
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_FORCE_CLK_ON_SHFT                                                     0x6
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_RST_SEL_SLP_STG_BMSK                                              0x20
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_RST_SEL_SLP_STG_SHFT                                               0x5
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_RST_SLP_STG_BMSK                                                  0x10
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_RST_SLP_STG_SHFT                                                   0x4
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                 0x8
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                 0x3
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                            0x4
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                            0x2
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                0x2
#define HWIO_GCC_MMNOC_TBU_SF_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                0x1

#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00009014)
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_RMSK                                                           0x80007ff5
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_HF0_CBCR_ADDR, HWIO_GCC_MMNOC_TBU_HF0_CBCR_RMSK)
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_HF0_CBCR_ADDR, m)
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_TBU_HF0_CBCR_ADDR,v)
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_TBU_HF0_CBCR_ADDR,m,v,HWIO_GCC_MMNOC_TBU_HF0_CBCR_IN)
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_MMNOC_TBU_HF0_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00009018)
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_RMSK                                                          0xfffff37e
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_HF0_SREGR_ADDR, HWIO_GCC_MMNOC_TBU_HF0_SREGR_RMSK)
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_HF0_SREGR_ADDR, m)
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_TBU_HF0_SREGR_ADDR,v)
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_TBU_HF0_SREGR_ADDR,m,v,HWIO_GCC_MMNOC_TBU_HF0_SREGR_IN)
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                0xff000000
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                      0x18
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                   0xff0000
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                       0x10
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_RESERVE_BITS15_13_BMSK                                            0xe000
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_RESERVE_BITS15_13_SHFT                                               0xd
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                  0x1000
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                     0xc
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                      0x300
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                        0x8
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_FORCE_CLK_ON_BMSK                                                   0x40
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_FORCE_CLK_ON_SHFT                                                    0x6
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_RST_SEL_SLP_STG_BMSK                                             0x20
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_RST_SEL_SLP_STG_SHFT                                              0x5
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_RST_SLP_STG_BMSK                                                 0x10
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_RST_SLP_STG_SHFT                                                  0x4
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                0x8
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                0x3
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                           0x4
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                           0x2
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_CLK_EN_SLP_STG_BMSK                                               0x2
#define HWIO_GCC_MMNOC_TBU_HF0_SREGR_SW_CLK_EN_SLP_STG_SHFT                                               0x1

#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000901c)
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_RMSK                                                           0x80007ff5
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_HF1_CBCR_ADDR, HWIO_GCC_MMNOC_TBU_HF1_CBCR_RMSK)
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_HF1_CBCR_ADDR, m)
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_TBU_HF1_CBCR_ADDR,v)
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_TBU_HF1_CBCR_ADDR,m,v,HWIO_GCC_MMNOC_TBU_HF1_CBCR_IN)
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_MMNOC_TBU_HF1_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00009020)
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_RMSK                                                          0xfffff37e
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_HF1_SREGR_ADDR, HWIO_GCC_MMNOC_TBU_HF1_SREGR_RMSK)
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_TBU_HF1_SREGR_ADDR, m)
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_TBU_HF1_SREGR_ADDR,v)
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_TBU_HF1_SREGR_ADDR,m,v,HWIO_GCC_MMNOC_TBU_HF1_SREGR_IN)
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                0xff000000
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                      0x18
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                   0xff0000
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                       0x10
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_RESERVE_BITS15_13_BMSK                                            0xe000
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_RESERVE_BITS15_13_SHFT                                               0xd
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                  0x1000
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                     0xc
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                      0x300
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                        0x8
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_FORCE_CLK_ON_BMSK                                                   0x40
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_FORCE_CLK_ON_SHFT                                                    0x6
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_RST_SEL_SLP_STG_BMSK                                             0x20
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_RST_SEL_SLP_STG_SHFT                                              0x5
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_RST_SLP_STG_BMSK                                                 0x10
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_RST_SLP_STG_SHFT                                                  0x4
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                0x8
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                0x3
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                           0x4
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                           0x2
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_CLK_EN_SLP_STG_BMSK                                               0x2
#define HWIO_GCC_MMNOC_TBU_HF1_SREGR_SW_CLK_EN_SLP_STG_SHFT                                               0x1

#define HWIO_GCC_MMNOC_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00009024)
#define HWIO_GCC_MMNOC_AT_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_MMNOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_AT_CBCR_ADDR, HWIO_GCC_MMNOC_AT_CBCR_RMSK)
#define HWIO_GCC_MMNOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_MMNOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_MMNOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_AT_CBCR_ADDR,m,v,HWIO_GCC_MMNOC_AT_CBCR_IN)
#define HWIO_GCC_MMNOC_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_MMNOC_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_MMNOC_AT_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_MMNOC_AT_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_MMNOC_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_MMNOC_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00009028)
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_RMSK                                                           0x80000007
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_AHB_CFG_CBCR_ADDR, HWIO_GCC_MMNOC_AHB_CFG_CBCR_RMSK)
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_AHB_CFG_CBCR_ADDR, m)
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_AHB_CFG_CBCR_ADDR,v)
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_AHB_CFG_CBCR_ADDR,m,v,HWIO_GCC_MMNOC_AHB_CFG_CBCR_IN)
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_MMNOC_AHB_CFG_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000902c)
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_ADDR, HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_IN)
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_NOC_MMNOC_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_MMNOC_HF_QX_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00009030)
#define HWIO_GCC_MMNOC_HF_QX_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_MMNOC_HF_QX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_HF_QX_CBCR_ADDR, HWIO_GCC_MMNOC_HF_QX_CBCR_RMSK)
#define HWIO_GCC_MMNOC_HF_QX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_HF_QX_CBCR_ADDR, m)
#define HWIO_GCC_MMNOC_HF_QX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_HF_QX_CBCR_ADDR,v)
#define HWIO_GCC_MMNOC_HF_QX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_HF_QX_CBCR_ADDR,m,v,HWIO_GCC_MMNOC_HF_QX_CBCR_IN)
#define HWIO_GCC_MMNOC_HF_QX_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_MMNOC_HF_QX_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_MMNOC_HF_QX_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_MMNOC_HF_QX_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_MMNOC_HF_QX_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_MMNOC_HF_QX_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00009048)
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_RMSK                                                             0x1ffff
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_CMD_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_CMD_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_RCG_SW_CTRL_BMSK                                                 0x18000
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_RCG_SW_CTRL_SHFT                                                     0xf
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_SW_PERF_STATE_BMSK                                                0x7800
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_SW_PERF_STATE_SHFT                                                   0xb
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_SW_OVERRIDE_BMSK                                                   0x400
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_SW_OVERRIDE_SHFT                                                     0xa
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                      0x200
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                        0x9
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_DFS_FSM_STATE_BMSK                                                 0x1c0
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_DFS_FSM_STATE_SHFT                                                   0x6
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_HW_CLK_CONTROL_BMSK                                                 0x20
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_HW_CLK_CONTROL_SHFT                                                  0x5
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_CURR_PERF_STATE_BMSK                                                0x1e
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_CURR_PERF_STATE_SHFT                                                 0x1
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_DFS_EN_BMSK                                                          0x1
#define HWIO_GCC_RPMH_MMNOC_CMD_DFSR_DFS_EN_SHFT                                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009050)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF0_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009054)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF1_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009058)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF2_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000905c)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF3_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009060)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF4_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009064)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF5_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009068)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF6_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000906c)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF7_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009070)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF8_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009074)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF9_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00009078)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF10_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000907c)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF11_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00009080)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF12_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00009084)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF13_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00009088)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF14_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000908c)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_HF_QX_PERF15_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00009034)
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_ADDR, HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_RMSK)
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_ADDR,m,v,HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_IN)
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_MMNOC_HF_QX_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00009038)
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_RMSK                                                           0x11071f
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_ADDR, HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_RMSK)
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_ADDR,m,v,HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_IN)
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                            0x100000
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                0x14
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                            0x10000
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                               0x10
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_MMNOC_HF_QX_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00009160)
#define HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_RMSK                                                           0x1
#define HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_ADDR, HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                0x1
#define HWIO_GCC_MMNOC_HF_QX_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                0x0

#define HWIO_GCC_MMNOC_SF_QX_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00009164)
#define HWIO_GCC_MMNOC_SF_QX_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_MMNOC_SF_QX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_SF_QX_CBCR_ADDR, HWIO_GCC_MMNOC_SF_QX_CBCR_RMSK)
#define HWIO_GCC_MMNOC_SF_QX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_SF_QX_CBCR_ADDR, m)
#define HWIO_GCC_MMNOC_SF_QX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_SF_QX_CBCR_ADDR,v)
#define HWIO_GCC_MMNOC_SF_QX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_SF_QX_CBCR_ADDR,m,v,HWIO_GCC_MMNOC_SF_QX_CBCR_IN)
#define HWIO_GCC_MMNOC_SF_QX_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_MMNOC_SF_QX_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_MMNOC_SF_QX_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_MMNOC_SF_QX_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_MMNOC_SF_QX_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_MMNOC_SF_QX_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009184)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF0_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009188)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF1_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000918c)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF2_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009190)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF3_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009194)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF4_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00009198)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF5_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000919c)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF6_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000091a0)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF7_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000091a4)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF8_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000091a8)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF9_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000091ac)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF10_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000091b0)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF11_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000091b4)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF12_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000091b8)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF13_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000091bc)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF14_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000091c0)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_MMNOC_SF_QX_PERF15_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00009168)
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_ADDR, HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_RMSK)
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_ADDR,m,v,HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_IN)
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_MMNOC_SF_QX_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000916c)
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_RMSK                                                           0x11071f
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_ADDR, HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_RMSK)
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_ADDR,m,v,HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_IN)
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                            0x100000
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                0x14
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                            0x10000
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                               0x10
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_MMNOC_SF_QX_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00009294)
#define HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_RMSK                                                           0x1
#define HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_ADDR, HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                0x1
#define HWIO_GCC_MMNOC_SF_QX_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                0x0

#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00009298)
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_ADDR, HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_RMSK)
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_ADDR, m)
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_ADDR,v)
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_ADDR,m,v,HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_IN)
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_MMNOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_MMSS_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b000)
#define HWIO_GCC_MMSS_BCR_RMSK                                                                            0x1
#define HWIO_GCC_MMSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_BCR_ADDR, HWIO_GCC_MMSS_BCR_RMSK)
#define HWIO_GCC_MMSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_BCR_ADDR, m)
#define HWIO_GCC_MMSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_BCR_ADDR,v)
#define HWIO_GCC_MMSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_BCR_ADDR,m,v,HWIO_GCC_MMSS_BCR_IN)
#define HWIO_GCC_MMSS_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_MMSS_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_VIDEO_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b004)
#define HWIO_GCC_VIDEO_AHB_CBCR_RMSK                                                               0x80000007
#define HWIO_GCC_VIDEO_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VIDEO_AHB_CBCR_ADDR, HWIO_GCC_VIDEO_AHB_CBCR_RMSK)
#define HWIO_GCC_VIDEO_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VIDEO_AHB_CBCR_ADDR, m)
#define HWIO_GCC_VIDEO_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VIDEO_AHB_CBCR_ADDR,v)
#define HWIO_GCC_VIDEO_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VIDEO_AHB_CBCR_ADDR,m,v,HWIO_GCC_VIDEO_AHB_CBCR_IN)
#define HWIO_GCC_VIDEO_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_VIDEO_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_VIDEO_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_VIDEO_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_VIDEO_AHB_CBCR_HW_CTL_BMSK                                                               0x2
#define HWIO_GCC_VIDEO_AHB_CBCR_HW_CTL_SHFT                                                               0x1
#define HWIO_GCC_VIDEO_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_VIDEO_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_CAMERA_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b008)
#define HWIO_GCC_CAMERA_AHB_CBCR_RMSK                                                              0x80000007
#define HWIO_GCC_CAMERA_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CAMERA_AHB_CBCR_ADDR, HWIO_GCC_CAMERA_AHB_CBCR_RMSK)
#define HWIO_GCC_CAMERA_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CAMERA_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CAMERA_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CAMERA_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CAMERA_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CAMERA_AHB_CBCR_ADDR,m,v,HWIO_GCC_CAMERA_AHB_CBCR_IN)
#define HWIO_GCC_CAMERA_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_CAMERA_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_CAMERA_AHB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_CAMERA_AHB_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_CAMERA_AHB_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_CAMERA_AHB_CBCR_HW_CTL_SHFT                                                              0x1
#define HWIO_GCC_CAMERA_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_CAMERA_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_DISP_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b00c)
#define HWIO_GCC_DISP_AHB_CBCR_RMSK                                                                0x80000007
#define HWIO_GCC_DISP_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DISP_AHB_CBCR_ADDR, HWIO_GCC_DISP_AHB_CBCR_RMSK)
#define HWIO_GCC_DISP_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DISP_AHB_CBCR_ADDR, m)
#define HWIO_GCC_DISP_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DISP_AHB_CBCR_ADDR,v)
#define HWIO_GCC_DISP_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DISP_AHB_CBCR_ADDR,m,v,HWIO_GCC_DISP_AHB_CBCR_IN)
#define HWIO_GCC_DISP_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_DISP_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_DISP_AHB_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_DISP_AHB_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_DISP_AHB_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_DISP_AHB_CBCR_HW_CTL_SHFT                                                                0x1
#define HWIO_GCC_DISP_AHB_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_DISP_AHB_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b010)
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_RMSK                                                          0x80000007
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QMIP_VIDEO_AHB_CBCR_ADDR, HWIO_GCC_QMIP_VIDEO_AHB_CBCR_RMSK)
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QMIP_VIDEO_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QMIP_VIDEO_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QMIP_VIDEO_AHB_CBCR_ADDR,m,v,HWIO_GCC_QMIP_VIDEO_AHB_CBCR_IN)
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QMIP_VIDEO_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b014)
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_RMSK                                                         0x80000007
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QMIP_CAMERA_AHB_CBCR_ADDR, HWIO_GCC_QMIP_CAMERA_AHB_CBCR_RMSK)
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QMIP_CAMERA_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QMIP_CAMERA_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QMIP_CAMERA_AHB_CBCR_ADDR,m,v,HWIO_GCC_QMIP_CAMERA_AHB_CBCR_IN)
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_HW_CTL_BMSK                                                         0x2
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_HW_CTL_SHFT                                                         0x1
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_QMIP_CAMERA_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_QMIP_DISP_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b018)
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_RMSK                                                           0x80000007
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QMIP_DISP_AHB_CBCR_ADDR, HWIO_GCC_QMIP_DISP_AHB_CBCR_RMSK)
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QMIP_DISP_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QMIP_DISP_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QMIP_DISP_AHB_CBCR_ADDR,m,v,HWIO_GCC_QMIP_DISP_AHB_CBCR_IN)
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_QMIP_DISP_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_VIDEO_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b01c)
#define HWIO_GCC_VIDEO_AXI_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_VIDEO_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VIDEO_AXI_CBCR_ADDR, HWIO_GCC_VIDEO_AXI_CBCR_RMSK)
#define HWIO_GCC_VIDEO_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VIDEO_AXI_CBCR_ADDR, m)
#define HWIO_GCC_VIDEO_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VIDEO_AXI_CBCR_ADDR,v)
#define HWIO_GCC_VIDEO_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VIDEO_AXI_CBCR_ADDR,m,v,HWIO_GCC_VIDEO_AXI_CBCR_IN)
#define HWIO_GCC_VIDEO_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_VIDEO_AXI_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_VIDEO_AXI_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_VIDEO_AXI_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_VIDEO_AXI_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_VIDEO_AXI_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_CAMERA_AXI_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b020)
#define HWIO_GCC_CAMERA_AXI_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_CAMERA_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CAMERA_AXI_CBCR_ADDR, HWIO_GCC_CAMERA_AXI_CBCR_RMSK)
#define HWIO_GCC_CAMERA_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CAMERA_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CAMERA_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CAMERA_AXI_CBCR_ADDR,v)
#define HWIO_GCC_CAMERA_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CAMERA_AXI_CBCR_ADDR,m,v,HWIO_GCC_CAMERA_AXI_CBCR_IN)
#define HWIO_GCC_CAMERA_AXI_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_CAMERA_AXI_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_CAMERA_AXI_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_CAMERA_AXI_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_CAMERA_AXI_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_CAMERA_AXI_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_DISP_AXI_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b024)
#define HWIO_GCC_DISP_AXI_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_DISP_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DISP_AXI_CBCR_ADDR, HWIO_GCC_DISP_AXI_CBCR_RMSK)
#define HWIO_GCC_DISP_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DISP_AXI_CBCR_ADDR, m)
#define HWIO_GCC_DISP_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DISP_AXI_CBCR_ADDR,v)
#define HWIO_GCC_DISP_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DISP_AXI_CBCR_ADDR,m,v,HWIO_GCC_DISP_AXI_CBCR_IN)
#define HWIO_GCC_DISP_AXI_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_DISP_AXI_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_DISP_AXI_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_DISP_AXI_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_DISP_AXI_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_DISP_AXI_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_VIDEO_XO_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b028)
#define HWIO_GCC_VIDEO_XO_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_VIDEO_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VIDEO_XO_CBCR_ADDR, HWIO_GCC_VIDEO_XO_CBCR_RMSK)
#define HWIO_GCC_VIDEO_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VIDEO_XO_CBCR_ADDR, m)
#define HWIO_GCC_VIDEO_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VIDEO_XO_CBCR_ADDR,v)
#define HWIO_GCC_VIDEO_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VIDEO_XO_CBCR_ADDR,m,v,HWIO_GCC_VIDEO_XO_CBCR_IN)
#define HWIO_GCC_VIDEO_XO_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_VIDEO_XO_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_VIDEO_XO_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_VIDEO_XO_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_VIDEO_XO_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_VIDEO_XO_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_CAMERA_XO_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b02c)
#define HWIO_GCC_CAMERA_XO_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_CAMERA_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CAMERA_XO_CBCR_ADDR, HWIO_GCC_CAMERA_XO_CBCR_RMSK)
#define HWIO_GCC_CAMERA_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CAMERA_XO_CBCR_ADDR, m)
#define HWIO_GCC_CAMERA_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CAMERA_XO_CBCR_ADDR,v)
#define HWIO_GCC_CAMERA_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CAMERA_XO_CBCR_ADDR,m,v,HWIO_GCC_CAMERA_XO_CBCR_IN)
#define HWIO_GCC_CAMERA_XO_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_CAMERA_XO_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_CAMERA_XO_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_CAMERA_XO_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_CAMERA_XO_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_CAMERA_XO_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_DISP_XO_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b030)
#define HWIO_GCC_DISP_XO_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_DISP_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DISP_XO_CBCR_ADDR, HWIO_GCC_DISP_XO_CBCR_RMSK)
#define HWIO_GCC_DISP_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DISP_XO_CBCR_ADDR, m)
#define HWIO_GCC_DISP_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DISP_XO_CBCR_ADDR,v)
#define HWIO_GCC_DISP_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DISP_XO_CBCR_ADDR,m,v,HWIO_GCC_DISP_XO_CBCR_IN)
#define HWIO_GCC_DISP_XO_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_DISP_XO_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_DISP_XO_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_DISP_XO_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_DISP_XO_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_DISP_XO_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_MMSS_AT_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b034)
#define HWIO_GCC_MMSS_AT_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_MMSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_AT_CBCR_ADDR, HWIO_GCC_MMSS_AT_CBCR_RMSK)
#define HWIO_GCC_MMSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_AT_CBCR_ADDR,m,v,HWIO_GCC_MMSS_AT_CBCR_IN)
#define HWIO_GCC_MMSS_AT_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_MMSS_AT_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_MMSS_AT_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_MMSS_AT_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_MMSS_AT_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_MMSS_AT_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b038)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_MMSS_QM_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR, HWIO_GCC_MMSS_QM_CORE_CBCR_RMSK)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR,m,v,HWIO_GCC_MMSS_QM_CORE_CBCR_IN)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_MMSS_TRIG_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b03c)
#define HWIO_GCC_MMSS_TRIG_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_MMSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_TRIG_CBCR_ADDR, HWIO_GCC_MMSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_MMSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_MMSS_TRIG_CBCR_IN)
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b040)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR, HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_IN)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b044)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_RMSK                                                          0x11071f
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR, HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_IN)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_HW_CLK_CONTROL_BMSK                                           0x100000
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_HW_CLK_CONTROL_SHFT                                               0x14
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_RCGLITE_DISABLE_BMSK                                           0x10000
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_RCGLITE_DISABLE_SHFT                                              0x10
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_PLL0_MAIN_DIV_CDIVR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b058)
#define HWIO_GCC_PLL0_MAIN_DIV_CDIVR_RMSK                                                                 0x3
#define HWIO_GCC_PLL0_MAIN_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_PLL0_MAIN_DIV_CDIVR_ADDR, HWIO_GCC_PLL0_MAIN_DIV_CDIVR_RMSK)
#define HWIO_GCC_PLL0_MAIN_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_PLL0_MAIN_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_PLL0_MAIN_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_PLL0_MAIN_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_PLL0_MAIN_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLL0_MAIN_DIV_CDIVR_ADDR,m,v,HWIO_GCC_PLL0_MAIN_DIV_CDIVR_IN)
#define HWIO_GCC_PLL0_MAIN_DIV_CDIVR_CLK_DIV_BMSK                                                         0x3
#define HWIO_GCC_PLL0_MAIN_DIV_CDIVR_CLK_DIV_SHFT                                                         0x0

#define HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b05c)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_MMSS_QM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR, HWIO_GCC_MMSS_QM_AHB_CBCR_RMSK)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MMSS_QM_AHB_CBCR_IN)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PIMEM_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a000)
#define HWIO_GCC_PIMEM_BCR_RMSK                                                                           0x1
#define HWIO_GCC_PIMEM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PIMEM_BCR_ADDR, HWIO_GCC_PIMEM_BCR_RMSK)
#define HWIO_GCC_PIMEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PIMEM_BCR_ADDR, m)
#define HWIO_GCC_PIMEM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PIMEM_BCR_ADDR,v)
#define HWIO_GCC_PIMEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PIMEM_BCR_ADDR,m,v,HWIO_GCC_PIMEM_BCR_IN)
#define HWIO_GCC_PIMEM_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_PIMEM_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a004)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_PIMEM_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a008)
#define HWIO_GCC_PIMEM_AXI_CBCR_RMSK                                                               0x80007ff5
#define HWIO_GCC_PIMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PIMEM_AXI_CBCR_ADDR, HWIO_GCC_PIMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_PIMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PIMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PIMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PIMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PIMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PIMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_PIMEM_AXI_CBCR_IN)
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_PIMEM_AXI_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_PIMEM_AXI_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_PIMEM_AXI_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_PIMEM_AXI_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_PIMEM_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a00c)
#define HWIO_GCC_PIMEM_AHB_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_PIMEM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PIMEM_AHB_CBCR_ADDR, HWIO_GCC_PIMEM_AHB_CBCR_RMSK)
#define HWIO_GCC_PIMEM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PIMEM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PIMEM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PIMEM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PIMEM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PIMEM_AHB_CBCR_ADDR,m,v,HWIO_GCC_PIMEM_AHB_CBCR_IN)
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c000)
#define HWIO_GCC_QDSS_BCR_RMSK                                                                            0x1
#define HWIO_GCC_QDSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, HWIO_GCC_QDSS_BCR_RMSK)
#define HWIO_GCC_QDSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, m)
#define HWIO_GCC_QDSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_BCR_ADDR,v)
#define HWIO_GCC_QDSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_BCR_ADDR,m,v,HWIO_GCC_QDSS_BCR_IN)
#define HWIO_GCC_QDSS_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_QDSS_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK                                                            0x80000007
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c00c)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR, HWIO_GCC_QDSS_CENTER_AT_CBCR_RMSK)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR,m,v,HWIO_GCC_QDSS_CENTER_AT_CBCR_IN)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SOUTH_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c010)
#define HWIO_GCC_SOUTH_AT_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_SOUTH_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SOUTH_AT_CBCR_ADDR, HWIO_GCC_SOUTH_AT_CBCR_RMSK)
#define HWIO_GCC_SOUTH_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SOUTH_AT_CBCR_ADDR, m)
#define HWIO_GCC_SOUTH_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SOUTH_AT_CBCR_ADDR,v)
#define HWIO_GCC_SOUTH_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SOUTH_AT_CBCR_ADDR,m,v,HWIO_GCC_SOUTH_AT_CBCR_IN)
#define HWIO_GCC_SOUTH_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_SOUTH_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_SOUTH_AT_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_SOUTH_AT_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_SOUTH_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_SOUTH_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_EAST_AT_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c014)
#define HWIO_GCC_EAST_AT_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_EAST_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EAST_AT_CBCR_ADDR, HWIO_GCC_EAST_AT_CBCR_RMSK)
#define HWIO_GCC_EAST_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EAST_AT_CBCR_ADDR, m)
#define HWIO_GCC_EAST_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EAST_AT_CBCR_ADDR,v)
#define HWIO_GCC_EAST_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EAST_AT_CBCR_ADDR,m,v,HWIO_GCC_EAST_AT_CBCR_IN)
#define HWIO_GCC_EAST_AT_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_EAST_AT_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_EAST_AT_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_EAST_AT_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_EAST_AT_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_EAST_AT_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_NORTH_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c018)
#define HWIO_GCC_NORTH_AT_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_NORTH_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NORTH_AT_CBCR_ADDR, HWIO_GCC_NORTH_AT_CBCR_RMSK)
#define HWIO_GCC_NORTH_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NORTH_AT_CBCR_ADDR, m)
#define HWIO_GCC_NORTH_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NORTH_AT_CBCR_ADDR,v)
#define HWIO_GCC_NORTH_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NORTH_AT_CBCR_ADDR,m,v,HWIO_GCC_NORTH_AT_CBCR_IN)
#define HWIO_GCC_NORTH_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_NORTH_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_NORTH_AT_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_NORTH_AT_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_NORTH_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_NORTH_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c01c)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_QDSS_ETR_USB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_ETR_USB_CBCR_IN)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_STM_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c020)
#define HWIO_GCC_QDSS_STM_CBCR_RMSK                                                                0x80000007
#define HWIO_GCC_QDSS_STM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, HWIO_GCC_QDSS_STM_CBCR_RMSK)
#define HWIO_GCC_QDSS_STM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CBCR_ADDR,m,v,HWIO_GCC_QDSS_STM_CBCR_IN)
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_QDSS_STM_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_QDSS_STM_CBCR_HW_CTL_SHFT                                                                0x1
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c024)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_QDSS_TSCTR_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c028)
#define HWIO_GCC_QDSS_TSCTR_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_QDSS_TSCTR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_QDSS_TRIG_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c02c)
#define HWIO_GCC_QDSS_TRIG_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_QDSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CBCR_ADDR, HWIO_GCC_QDSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_QDSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TRIG_CBCR_IN)
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_DAP_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c030)
#define HWIO_GCC_QDSS_DAP_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_QDSS_DAP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, HWIO_GCC_QDSS_DAP_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_APB_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c034)
#define HWIO_GCC_APB_CBCR_RMSK                                                                     0x80000005
#define HWIO_GCC_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APB_CBCR_ADDR, HWIO_GCC_APB_CBCR_RMSK)
#define HWIO_GCC_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APB_CBCR_ADDR, m)
#define HWIO_GCC_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APB_CBCR_ADDR,v)
#define HWIO_GCC_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APB_CBCR_ADDR,m,v,HWIO_GCC_APB_CBCR_IN)
#define HWIO_GCC_APB_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_APB_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_APB_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_APB_CBCR_CLK_ARES_SHFT                                                                   0x2
#define HWIO_GCC_APB_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_APB_CBCR_CLK_ENABLE_SHFT                                                                 0x0

#define HWIO_GCC_QDSS_XO_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c038)
#define HWIO_GCC_QDSS_XO_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_QDSS_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_XO_CBCR_ADDR, HWIO_GCC_QDSS_XO_CBCR_RMSK)
#define HWIO_GCC_QDSS_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_XO_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_XO_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_XO_CBCR_ADDR,m,v,HWIO_GCC_QDSS_XO_CBCR_IN)
#define HWIO_GCC_QDSS_XO_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_QDSS_XO_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_QDSS_XO_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_QDSS_XO_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_QDSS_XO_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_QDSS_XO_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c058)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF0_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c05c)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF1_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c060)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF2_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c064)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF3_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c068)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF4_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c06c)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF5_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c070)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF6_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c074)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF7_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c078)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF8_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c07c)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF9_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c080)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF10_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c084)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF11_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c088)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF12_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c08c)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF13_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c090)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF14_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c094)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_A_PERF15_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c03c)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR, HWIO_GCC_QDSS_ATB_A_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_A_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c040)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_RMSK                                                            0x11071f
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR, HWIO_GCC_QDSS_ATB_A_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_A_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                 0x14
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_RCGLITE_DISABLE_BMSK                                             0x10000
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                0x10
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c184)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF0_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c188)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF1_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c18c)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF2_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c190)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF3_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c194)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF4_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c198)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF5_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c19c)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF6_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c1a0)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF7_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c1a4)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF8_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c1a8)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF9_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c1ac)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF10_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c1b0)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF11_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c1b4)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF12_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c1b8)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF13_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c1bc)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF14_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c1c0)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_B_PERF15_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c168)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR, HWIO_GCC_QDSS_ATB_B_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_B_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c16c)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_RMSK                                                            0x11071f
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR, HWIO_GCC_QDSS_ATB_B_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_B_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                 0x14
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_RCGLITE_DISABLE_BMSK                                             0x10000
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                0x10
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2b0)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF0_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2b4)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF1_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2b8)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF2_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2bc)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF3_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2c0)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF4_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2c4)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF5_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2c8)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF6_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2cc)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF7_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2d0)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF8_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2d4)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF9_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2d8)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF10_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2dc)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF11_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2e0)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF12_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2e4)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF13_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2e8)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF14_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c2ec)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_ATB_C_PERF15_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c294)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR, HWIO_GCC_QDSS_ATB_C_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_C_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c298)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_RMSK                                                            0x11071f
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR, HWIO_GCC_QDSS_ATB_C_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_C_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                 0x14
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_RCGLITE_DISABLE_BMSK                                             0x10000
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                0x10
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3dc)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3e0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3e4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3e8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3ec)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3f0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3f4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3f8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3fc)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c400)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c404)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c408)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c40c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c410)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c414)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c418)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3c0)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_QDSS_STM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c3c4)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK                                                              0x11071f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_HW_CLK_CONTROL_BMSK                                               0x100000
#define HWIO_GCC_QDSS_STM_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                   0x14
#define HWIO_GCC_QDSS_STM_CFG_RCGR_RCGLITE_DISABLE_BMSK                                               0x10000
#define HWIO_GCC_QDSS_STM_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                  0x10
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c508)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF0_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c50c)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF1_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c510)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF2_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c514)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF3_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c518)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF4_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c51c)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF5_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c520)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF6_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c524)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF7_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c528)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF8_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c52c)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF9_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c530)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_RMSK                                             0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_SRC_SEL_BMSK                                     0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_SRC_SEL_SHFT                                       0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_SRC_DIV_BMSK                                      0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF10_DFSR_SRC_DIV_SHFT                                       0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c534)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_RMSK                                             0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_SRC_SEL_BMSK                                     0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_SRC_SEL_SHFT                                       0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_SRC_DIV_BMSK                                      0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF11_DFSR_SRC_DIV_SHFT                                       0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c538)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_RMSK                                             0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_SRC_SEL_BMSK                                     0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_SRC_SEL_SHFT                                       0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_SRC_DIV_BMSK                                      0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF12_DFSR_SRC_DIV_SHFT                                       0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c53c)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_RMSK                                             0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_SRC_SEL_BMSK                                     0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_SRC_SEL_SHFT                                       0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_SRC_DIV_BMSK                                      0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF13_DFSR_SRC_DIV_SHFT                                       0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c540)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_RMSK                                             0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_SRC_SEL_BMSK                                     0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_SRC_SEL_SHFT                                       0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_SRC_DIV_BMSK                                      0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF14_DFSR_SRC_DIV_SHFT                                       0x0

#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c544)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_RMSK                                             0x71f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_SRC_SEL_BMSK                                     0x700
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_SRC_SEL_SHFT                                       0x8
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_SRC_DIV_BMSK                                      0x1f
#define HWIO_GCC_RPMH_SHUB_QDSS_TRACECLKIN_PERF15_DFSR_SRC_DIV_SHFT                                       0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c4ec)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c4f0)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK                                                       0x11071f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_HW_CLK_CONTROL_BMSK                                        0x100000
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_HW_CLK_CONTROL_SHFT                                            0x14
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RCGLITE_DISABLE_BMSK                                        0x10000
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RCGLITE_DISABLE_SHFT                                           0x10
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c618)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR, HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c61c)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_RMSK                                                        0x11071f
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR, HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_RCGLITE_DISABLE_BMSK                                         0x10000
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_RCGLITE_DISABLE_SHFT                                            0x10
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c64c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c650)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c654)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c658)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c65c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c660)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c664)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c668)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c66c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c670)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c674)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c678)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c67c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c680)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c684)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c688)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c630)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TRIG_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRIG_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c634)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_RMSK                                                             0x11071f
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TRIG_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRIG_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_HW_CLK_CONTROL_BMSK                                              0x100000
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                  0x14
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_RCGLITE_DISABLE_BMSK                                              0x10000
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                 0x10
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_USB30_PRIM_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f000)
#define HWIO_GCC_USB30_PRIM_BCR_RMSK                                                                      0x1
#define HWIO_GCC_USB30_PRIM_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_BCR_ADDR, HWIO_GCC_USB30_PRIM_BCR_RMSK)
#define HWIO_GCC_USB30_PRIM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_BCR_IN)
#define HWIO_GCC_USB30_PRIM_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_USB30_PRIM_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_USB30_PRIM_GDSCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f004)
#define HWIO_GCC_USB30_PRIM_GDSCR_RMSK                                                             0xf8ffffff
#define HWIO_GCC_USB30_PRIM_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_GDSCR_ADDR, HWIO_GCC_USB30_PRIM_GDSCR_RMSK)
#define HWIO_GCC_USB30_PRIM_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_GDSCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_GDSCR_IN)
#define HWIO_GCC_USB30_PRIM_GDSCR_PWR_ON_BMSK                                                      0x80000000
#define HWIO_GCC_USB30_PRIM_GDSCR_PWR_ON_SHFT                                                            0x1f
#define HWIO_GCC_USB30_PRIM_GDSCR_GDSC_STATE_BMSK                                                  0x78000000
#define HWIO_GCC_USB30_PRIM_GDSCR_GDSC_STATE_SHFT                                                        0x1b
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_WAIT_BMSK                                                  0xf00000
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_WAIT_SHFT                                                      0x14
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_WAIT_BMSK                                                    0xf0000
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_WAIT_SHFT                                                       0x10
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DIS_WAIT_BMSK                                                    0xf000
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DIS_WAIT_SHFT                                                       0xc
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_FF_ENABLE_BMSK                                                 0x800
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_FF_ENABLE_SHFT                                                   0xb
#define HWIO_GCC_USB30_PRIM_GDSCR_RESTORE_BMSK                                                          0x400
#define HWIO_GCC_USB30_PRIM_GDSCR_RESTORE_SHFT                                                            0xa
#define HWIO_GCC_USB30_PRIM_GDSCR_SAVE_BMSK                                                             0x200
#define HWIO_GCC_USB30_PRIM_GDSCR_SAVE_SHFT                                                               0x9
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_BMSK                                                           0x100
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_SHFT                                                             0x8
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_BMSK                                                           0x80
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_SHFT                                                            0x7
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_BMSK                                                            0x40
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_SHFT                                                             0x6
#define HWIO_GCC_USB30_PRIM_GDSCR_CLAMP_IO_BMSK                                                          0x20
#define HWIO_GCC_USB30_PRIM_GDSCR_CLAMP_IO_SHFT                                                           0x5
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DISABLE_BMSK                                                       0x10
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DISABLE_SHFT                                                        0x4
#define HWIO_GCC_USB30_PRIM_GDSCR_PD_ARES_BMSK                                                            0x8
#define HWIO_GCC_USB30_PRIM_GDSCR_PD_ARES_SHFT                                                            0x3
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_OVERRIDE_BMSK                                                        0x4
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_OVERRIDE_SHFT                                                        0x2
#define HWIO_GCC_USB30_PRIM_GDSCR_HW_CONTROL_BMSK                                                         0x2
#define HWIO_GCC_USB30_PRIM_GDSCR_HW_CONTROL_SHFT                                                         0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_COLLAPSE_BMSK                                                        0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_COLLAPSE_SHFT                                                        0x0

#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f008)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR, HWIO_GCC_USB30_PRIM_CFG_GDSCR_RMSK)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_CFG_GDSCR_IN)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                      0xf0000000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                            0x1c
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                      0xc000000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                           0x1a
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                       0x2000000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                            0x19
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                        0x1000000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                             0x18
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                 0xf00000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                     0x14
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                    0x80000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                       0x13
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                        0x40000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                           0x12
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                        0x20000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                           0x11
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                     0x10000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                        0x10
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                    0x8000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                       0xf
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                   0x7800
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                      0xb
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                           0x400
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                             0xa
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                    0x200
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                      0x9
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                    0x100
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                      0x8
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                        0x80
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                         0x7
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                               0x60
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                0x5
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                         0x10
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                          0x4
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                   0x8
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                   0x3
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                 0x4
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                 0x2
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                     0x2
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                     0x1
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                  0x1
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                  0x0

#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f00c)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_RMSK                                                       0x80007ff5
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR, HWIO_GCC_USB30_PRIM_MASTER_CBCR_RMSK)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                         0x4000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                            0xe
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                       0x2000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                          0xd
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                      0x1000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                         0xc
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_BMSK                                                     0xf00
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_SHFT                                                       0x8
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_BMSK                                                       0xf0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_SHFT                                                        0x4
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f010)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR, HWIO_GCC_USB30_PRIM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f014)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR, HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_RMSK)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f018)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR, HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                 0x40
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                  0x6
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                 0x20
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                  0x5
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f01c)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_RMSK                                                     0x10371f
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR, HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_HW_CLK_CONTROL_BMSK                                      0x100000
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_HW_CLK_CONTROL_SHFT                                          0x14
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_USB30_PRIM_MASTER_M_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f020)
#define HWIO_GCC_USB30_PRIM_MASTER_M_RMSK                                                                0xff
#define HWIO_GCC_USB30_PRIM_MASTER_M_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_M_ADDR, HWIO_GCC_USB30_PRIM_MASTER_M_RMSK)
#define HWIO_GCC_USB30_PRIM_MASTER_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_M_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_M_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_M_M_BMSK                                                              0xff
#define HWIO_GCC_USB30_PRIM_MASTER_M_M_SHFT                                                               0x0

#define HWIO_GCC_USB30_PRIM_MASTER_N_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f024)
#define HWIO_GCC_USB30_PRIM_MASTER_N_RMSK                                                                0xff
#define HWIO_GCC_USB30_PRIM_MASTER_N_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_N_ADDR, HWIO_GCC_USB30_PRIM_MASTER_N_RMSK)
#define HWIO_GCC_USB30_PRIM_MASTER_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_N_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_N_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_N_NOT_N_MINUS_M_BMSK                                                  0xff
#define HWIO_GCC_USB30_PRIM_MASTER_N_NOT_N_MINUS_M_SHFT                                                   0x0

#define HWIO_GCC_USB30_PRIM_MASTER_D_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f028)
#define HWIO_GCC_USB30_PRIM_MASTER_D_RMSK                                                                0xff
#define HWIO_GCC_USB30_PRIM_MASTER_D_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_D_ADDR, HWIO_GCC_USB30_PRIM_MASTER_D_RMSK)
#define HWIO_GCC_USB30_PRIM_MASTER_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_D_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_D_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_D_NOT_2D_BMSK                                                         0xff
#define HWIO_GCC_USB30_PRIM_MASTER_D_NOT_2D_SHFT                                                          0x0

#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f030)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_RMSK                                                0x80000013
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR, HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f034)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_RMSK                                                  0x11071f
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR, HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                   0x100000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                       0x14
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                   0x10000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                      0x10
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f048)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_RMSK                                                  0x3
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR, HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_RMSK)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_IN)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_BMSK                                          0x3
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_SHFT                                          0x0

#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f04c)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR, HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f050)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR, HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f054)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR, HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_RMSK)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f05c)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR, HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f060)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_RMSK                                                     0x11071f
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR, HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                      0x100000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                          0x14
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                      0x10000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                         0x10
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_USB30_SEC_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00010000)
#define HWIO_GCC_USB30_SEC_BCR_RMSK                                                                       0x1
#define HWIO_GCC_USB30_SEC_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_BCR_ADDR, HWIO_GCC_USB30_SEC_BCR_RMSK)
#define HWIO_GCC_USB30_SEC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_BCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_BCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_BCR_ADDR,m,v,HWIO_GCC_USB30_SEC_BCR_IN)
#define HWIO_GCC_USB30_SEC_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_USB30_SEC_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_USB30_SEC_GDSCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00010004)
#define HWIO_GCC_USB30_SEC_GDSCR_RMSK                                                              0xf8ffffff
#define HWIO_GCC_USB30_SEC_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_GDSCR_ADDR, HWIO_GCC_USB30_SEC_GDSCR_RMSK)
#define HWIO_GCC_USB30_SEC_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_GDSCR_ADDR,m,v,HWIO_GCC_USB30_SEC_GDSCR_IN)
#define HWIO_GCC_USB30_SEC_GDSCR_PWR_ON_BMSK                                                       0x80000000
#define HWIO_GCC_USB30_SEC_GDSCR_PWR_ON_SHFT                                                             0x1f
#define HWIO_GCC_USB30_SEC_GDSCR_GDSC_STATE_BMSK                                                   0x78000000
#define HWIO_GCC_USB30_SEC_GDSCR_GDSC_STATE_SHFT                                                         0x1b
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_WAIT_BMSK                                                   0xf00000
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_WAIT_SHFT                                                       0x14
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_WAIT_BMSK                                                     0xf0000
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_WAIT_SHFT                                                        0x10
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DIS_WAIT_BMSK                                                     0xf000
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DIS_WAIT_SHFT                                                        0xc
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_FF_ENABLE_BMSK                                                  0x800
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_FF_ENABLE_SHFT                                                    0xb
#define HWIO_GCC_USB30_SEC_GDSCR_RESTORE_BMSK                                                           0x400
#define HWIO_GCC_USB30_SEC_GDSCR_RESTORE_SHFT                                                             0xa
#define HWIO_GCC_USB30_SEC_GDSCR_SAVE_BMSK                                                              0x200
#define HWIO_GCC_USB30_SEC_GDSCR_SAVE_SHFT                                                                0x9
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_BMSK                                                            0x100
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_SHFT                                                              0x8
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_BMSK                                                            0x80
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_SHFT                                                             0x7
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_BMSK                                                             0x40
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_SHFT                                                              0x6
#define HWIO_GCC_USB30_SEC_GDSCR_CLAMP_IO_BMSK                                                           0x20
#define HWIO_GCC_USB30_SEC_GDSCR_CLAMP_IO_SHFT                                                            0x5
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DISABLE_BMSK                                                        0x10
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DISABLE_SHFT                                                         0x4
#define HWIO_GCC_USB30_SEC_GDSCR_PD_ARES_BMSK                                                             0x8
#define HWIO_GCC_USB30_SEC_GDSCR_PD_ARES_SHFT                                                             0x3
#define HWIO_GCC_USB30_SEC_GDSCR_SW_OVERRIDE_BMSK                                                         0x4
#define HWIO_GCC_USB30_SEC_GDSCR_SW_OVERRIDE_SHFT                                                         0x2
#define HWIO_GCC_USB30_SEC_GDSCR_HW_CONTROL_BMSK                                                          0x2
#define HWIO_GCC_USB30_SEC_GDSCR_HW_CONTROL_SHFT                                                          0x1
#define HWIO_GCC_USB30_SEC_GDSCR_SW_COLLAPSE_BMSK                                                         0x1
#define HWIO_GCC_USB30_SEC_GDSCR_SW_COLLAPSE_SHFT                                                         0x0

#define HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00010008)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR, HWIO_GCC_USB30_SEC_CFG_GDSCR_RMSK)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR,m,v,HWIO_GCC_USB30_SEC_CFG_GDSCR_IN)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                       0xf0000000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                             0x1c
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                       0xc000000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                            0x1a
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                        0x2000000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                             0x19
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                         0x1000000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                              0x18
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                  0xf00000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                      0x14
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                     0x80000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                        0x13
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                         0x40000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                            0x12
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                         0x20000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                            0x11
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                      0x10000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                         0x10
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                     0x8000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                        0xf
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                    0x7800
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                       0xb
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                            0x400
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                              0xa
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                     0x200
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                       0x9
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                     0x100
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                       0x8
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                         0x80
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                          0x7
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                0x60
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                 0x5
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                          0x10
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                           0x4
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                    0x8
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                    0x3
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                  0x4
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                  0x2
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                      0x2
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                      0x1
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                   0x1
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                   0x0

#define HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001000c)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_RMSK                                                        0x80007ff5
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR, HWIO_GCC_USB30_SEC_MASTER_CBCR_RMSK)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00010010)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR, HWIO_GCC_USB30_SEC_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_SEC_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00010014)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR, HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_RMSK)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00010018)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR, HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                  0x40
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                   0x6
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                  0x20
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                   0x5
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001001c)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_RMSK                                                      0x10371f
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR, HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_HW_CLK_CONTROL_BMSK                                       0x100000
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_HW_CLK_CONTROL_SHFT                                           0x14
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_USB30_SEC_MASTER_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00010020)
#define HWIO_GCC_USB30_SEC_MASTER_M_RMSK                                                                 0xff
#define HWIO_GCC_USB30_SEC_MASTER_M_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_M_ADDR, HWIO_GCC_USB30_SEC_MASTER_M_RMSK)
#define HWIO_GCC_USB30_SEC_MASTER_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_M_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_M_IN)
#define HWIO_GCC_USB30_SEC_MASTER_M_M_BMSK                                                               0xff
#define HWIO_GCC_USB30_SEC_MASTER_M_M_SHFT                                                                0x0

#define HWIO_GCC_USB30_SEC_MASTER_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00010024)
#define HWIO_GCC_USB30_SEC_MASTER_N_RMSK                                                                 0xff
#define HWIO_GCC_USB30_SEC_MASTER_N_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_N_ADDR, HWIO_GCC_USB30_SEC_MASTER_N_RMSK)
#define HWIO_GCC_USB30_SEC_MASTER_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_N_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_N_IN)
#define HWIO_GCC_USB30_SEC_MASTER_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_USB30_SEC_MASTER_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_USB30_SEC_MASTER_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00010028)
#define HWIO_GCC_USB30_SEC_MASTER_D_RMSK                                                                 0xff
#define HWIO_GCC_USB30_SEC_MASTER_D_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_D_ADDR, HWIO_GCC_USB30_SEC_MASTER_D_RMSK)
#define HWIO_GCC_USB30_SEC_MASTER_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_D_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_D_IN)
#define HWIO_GCC_USB30_SEC_MASTER_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_USB30_SEC_MASTER_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00010030)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_RMSK                                                 0x80000013
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR, HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00010034)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_RMSK                                                   0x11071f
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR, HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                    0x100000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                        0x14
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                    0x10000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                       0x10
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00010048)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_RMSK                                                   0x3
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR, HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_RMSK)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR,m,v,HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_IN)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_BMSK                                           0x3
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_SHFT                                           0x0

#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001004c)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR, HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IN)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00010050)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR, HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IN)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00010054)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR, HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_RMSK)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IN)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001005c)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR, HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00010060)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_RMSK                                                      0x11071f
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR, HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                       0x100000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                           0x14
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                       0x10000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                          0x10
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00050000)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_RMSK                                                                   0x1
#define HWIO_GCC_USB3_PHY_PRIM_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR, HWIO_GCC_USB3_PHY_PRIM_BCR_RMSK)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_USB3_PHY_PRIM_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00050004)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_RMSK                                                                0x1
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR, HWIO_GCC_USB3PHY_PHY_PRIM_BCR_RMSK)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00050008)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_RMSK                                                                0x1
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR, HWIO_GCC_USB3_DP_PHY_PRIM_BCR_RMSK)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB3_DP_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_USB3_PHY_SEC_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005000c)
#define HWIO_GCC_USB3_PHY_SEC_BCR_RMSK                                                                    0x1
#define HWIO_GCC_USB3_PHY_SEC_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_SEC_BCR_ADDR, HWIO_GCC_USB3_PHY_SEC_BCR_RMSK)
#define HWIO_GCC_USB3_PHY_SEC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_SEC_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_SEC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_SEC_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_SEC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_SEC_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_SEC_BCR_IN)
#define HWIO_GCC_USB3_PHY_SEC_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_USB3_PHY_SEC_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00050010)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_RMSK                                                                 0x1
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR, HWIO_GCC_USB3PHY_PHY_SEC_BCR_RMSK)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_SEC_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00050014)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_RMSK                                                                 0x1
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR, HWIO_GCC_USB3_DP_PHY_SEC_BCR_RMSK)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR, m)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR,v)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR,m,v,HWIO_GCC_USB3_DP_PHY_SEC_BCR_IN)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00012000)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_RMSK                                                                   0x1
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR, HWIO_GCC_QUSB2PHY_PRIM_BCR_RMSK)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_QUSB2PHY_PRIM_BCR_IN)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00012004)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_RMSK                                                                    0x1
#define HWIO_GCC_QUSB2PHY_SEC_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR, HWIO_GCC_QUSB2PHY_SEC_BCR_RMSK)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR, m)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR,v)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR,m,v,HWIO_GCC_QUSB2PHY_SEC_BCR_IN)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_QUSB2PHY_SEC_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0006a000)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_RMSK                                                             0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR, HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_RMSK)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR, m)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR,v)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR,m,v,HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_IN)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0006a004)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_RMSK                                                     0x80000007
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR, HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_RMSK)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR, m)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR,v)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR,m,v,HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_IN)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_HW_CTL_BMSK                                                     0x2
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_HW_CTL_SHFT                                                     0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_SDCC2_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00014000)
#define HWIO_GCC_SDCC2_BCR_RMSK                                                                           0x1
#define HWIO_GCC_SDCC2_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, HWIO_GCC_SDCC2_BCR_RMSK)
#define HWIO_GCC_SDCC2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, m)
#define HWIO_GCC_SDCC2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_BCR_ADDR,v)
#define HWIO_GCC_SDCC2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_BCR_ADDR,m,v,HWIO_GCC_SDCC2_BCR_IN)
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_SDCC2_APPS_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00014004)
#define HWIO_GCC_SDCC2_APPS_CBCR_RMSK                                                              0x80007ff5
#define HWIO_GCC_SDCC2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, HWIO_GCC_SDCC2_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CBCR_IN)
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SDCC2_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00014008)
#define HWIO_GCC_SDCC2_AHB_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_SDCC2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, HWIO_GCC_SDCC2_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_AHB_CBCR_IN)
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0001400c)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK                                                          0x800000f3
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                        0x80
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                         0x7
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                        0x40
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                         0x6
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                        0x20
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                         0x5
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00014010)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK                                                            0x10371f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                 0x14
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_BMSK                                                         0x3000
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_SHFT                                                            0xc
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_SDCC2_APPS_M_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00014014)
#define HWIO_GCC_SDCC2_APPS_M_RMSK                                                                       0xff
#define HWIO_GCC_SDCC2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, HWIO_GCC_SDCC2_APPS_M_RMSK)
#define HWIO_GCC_SDCC2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_M_ADDR,m,v,HWIO_GCC_SDCC2_APPS_M_IN)
#define HWIO_GCC_SDCC2_APPS_M_M_BMSK                                                                     0xff
#define HWIO_GCC_SDCC2_APPS_M_M_SHFT                                                                      0x0

#define HWIO_GCC_SDCC2_APPS_N_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00014018)
#define HWIO_GCC_SDCC2_APPS_N_RMSK                                                                       0xff
#define HWIO_GCC_SDCC2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, HWIO_GCC_SDCC2_APPS_N_RMSK)
#define HWIO_GCC_SDCC2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_N_ADDR,m,v,HWIO_GCC_SDCC2_APPS_N_IN)
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_BMSK                                                         0xff
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_SHFT                                                          0x0

#define HWIO_GCC_SDCC2_APPS_D_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001401c)
#define HWIO_GCC_SDCC2_APPS_D_RMSK                                                                       0xff
#define HWIO_GCC_SDCC2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, HWIO_GCC_SDCC2_APPS_D_RMSK)
#define HWIO_GCC_SDCC2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_D_ADDR,m,v,HWIO_GCC_SDCC2_APPS_D_IN)
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_BMSK                                                                0xff
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_SHFT                                                                 0x0

#define HWIO_GCC_SDCC4_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00016000)
#define HWIO_GCC_SDCC4_BCR_RMSK                                                                           0x1
#define HWIO_GCC_SDCC4_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_BCR_ADDR, HWIO_GCC_SDCC4_BCR_RMSK)
#define HWIO_GCC_SDCC4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_BCR_ADDR, m)
#define HWIO_GCC_SDCC4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_BCR_ADDR,v)
#define HWIO_GCC_SDCC4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_BCR_ADDR,m,v,HWIO_GCC_SDCC4_BCR_IN)
#define HWIO_GCC_SDCC4_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_SDCC4_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_SDCC4_APPS_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00016004)
#define HWIO_GCC_SDCC4_APPS_CBCR_RMSK                                                              0x80007ff5
#define HWIO_GCC_SDCC4_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CBCR_ADDR, HWIO_GCC_SDCC4_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC4_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC4_APPS_CBCR_IN)
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_SDCC4_APPS_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_SDCC4_APPS_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_SDCC4_APPS_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_SDCC4_APPS_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SDCC4_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00016008)
#define HWIO_GCC_SDCC4_AHB_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_SDCC4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_AHB_CBCR_ADDR, HWIO_GCC_SDCC4_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC4_AHB_CBCR_IN)
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0001600c)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_RMSK                                                          0x800000f3
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC4_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC4_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_D_BMSK                                                        0x80
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_D_SHFT                                                         0x7
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_N_BMSK                                                        0x40
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_N_SHFT                                                         0x6
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_M_BMSK                                                        0x20
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_M_SHFT                                                         0x5
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00016010)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_RMSK                                                            0x10371f
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC4_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC4_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                 0x14
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_MODE_BMSK                                                         0x3000
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_MODE_SHFT                                                            0xc
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_SDCC4_APPS_M_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00016014)
#define HWIO_GCC_SDCC4_APPS_M_RMSK                                                                       0xff
#define HWIO_GCC_SDCC4_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_M_ADDR, HWIO_GCC_SDCC4_APPS_M_RMSK)
#define HWIO_GCC_SDCC4_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_M_ADDR,m,v,HWIO_GCC_SDCC4_APPS_M_IN)
#define HWIO_GCC_SDCC4_APPS_M_M_BMSK                                                                     0xff
#define HWIO_GCC_SDCC4_APPS_M_M_SHFT                                                                      0x0

#define HWIO_GCC_SDCC4_APPS_N_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00016018)
#define HWIO_GCC_SDCC4_APPS_N_RMSK                                                                       0xff
#define HWIO_GCC_SDCC4_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_N_ADDR, HWIO_GCC_SDCC4_APPS_N_RMSK)
#define HWIO_GCC_SDCC4_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_N_ADDR,m,v,HWIO_GCC_SDCC4_APPS_N_IN)
#define HWIO_GCC_SDCC4_APPS_N_NOT_N_MINUS_M_BMSK                                                         0xff
#define HWIO_GCC_SDCC4_APPS_N_NOT_N_MINUS_M_SHFT                                                          0x0

#define HWIO_GCC_SDCC4_APPS_D_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001601c)
#define HWIO_GCC_SDCC4_APPS_D_RMSK                                                                       0xff
#define HWIO_GCC_SDCC4_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_D_ADDR, HWIO_GCC_SDCC4_APPS_D_RMSK)
#define HWIO_GCC_SDCC4_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_D_ADDR,m,v,HWIO_GCC_SDCC4_APPS_D_IN)
#define HWIO_GCC_SDCC4_APPS_D_NOT_2D_BMSK                                                                0xff
#define HWIO_GCC_SDCC4_APPS_D_NOT_2D_SHFT                                                                 0x0

#define HWIO_GCC_QUPV3_WRAPPER_0_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00017000)
#define HWIO_GCC_QUPV3_WRAPPER_0_BCR_RMSK                                                                 0x1
#define HWIO_GCC_QUPV3_WRAPPER_0_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAPPER_0_BCR_ADDR, HWIO_GCC_QUPV3_WRAPPER_0_BCR_RMSK)
#define HWIO_GCC_QUPV3_WRAPPER_0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAPPER_0_BCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAPPER_0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAPPER_0_BCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAPPER_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAPPER_0_BCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAPPER_0_BCR_IN)
#define HWIO_GCC_QUPV3_WRAPPER_0_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_QUPV3_WRAPPER_0_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017004)
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QUPV3_WRAP_0_M_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017008)
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_RMSK                                                      0x80000007
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QUPV3_WRAP_0_S_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001700c)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_RMSK                                                        0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QUPV3_WRAP0_CORE_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00017010)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_RMSK                                                              0x3
#define HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_ADDR, HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_IN)
#define HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_CLK_DIV_BMSK                                                      0x3
#define HWIO_GCC_QUPV3_WRAP0_CORE_CDIVR_CLK_DIV_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00017014)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_RMSK                                                     0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_FORCE_MEM_CORE_ON_BMSK                                       0x4000
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_FORCE_MEM_CORE_ON_SHFT                                          0xe
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                     0x2000
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                        0xd
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                    0x1000
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                       0xc
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_WAKEUP_BMSK                                                   0xf00
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_WAKEUP_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_SLEEP_BMSK                                                     0xf0
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_SLEEP_SHFT                                                      0x4
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00017018)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_RMSK                                                 0x80000013
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001701c)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_RMSK                                                   0x11071f
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_HW_CLK_CONTROL_BMSK                                    0x100000
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_HW_CLK_CONTROL_SHFT                                        0x14
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_RCGLITE_DISABLE_BMSK                                    0x10000
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_RCGLITE_DISABLE_SHFT                                       0x10
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_QUPV3_WRAP0_CORE_2X_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00017030)
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_S0_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S0_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S0_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S0_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S0_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00017048)
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_SE0_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017050)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017054)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017058)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001705c)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017060)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017064)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017068)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001706c)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017090)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017094)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017098)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001709c)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170a0)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170a4)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170a8)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170ac)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170d0)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170d4)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170d8)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170dc)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170e0)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170e4)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170e8)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000170ec)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017110)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017114)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017118)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001711c)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017120)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017124)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017128)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001712c)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE0_QUPV3_WRAP0_S0_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017034)
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S0_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017038)
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP0_S0_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_S0_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001703c)
#define HWIO_GCC_QUPV3_WRAP0_S0_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S0_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_M_ADDR, HWIO_GCC_QUPV3_WRAP0_S0_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S0_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S0_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S0_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S0_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S0_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S0_M_IN)
#define HWIO_GCC_QUPV3_WRAP0_S0_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_S0_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S0_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017040)
#define HWIO_GCC_QUPV3_WRAP0_S0_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S0_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_N_ADDR, HWIO_GCC_QUPV3_WRAP0_S0_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S0_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S0_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S0_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S0_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S0_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S0_N_IN)
#define HWIO_GCC_QUPV3_WRAP0_S0_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP0_S0_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S0_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017044)
#define HWIO_GCC_QUPV3_WRAP0_S0_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S0_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_D_ADDR, HWIO_GCC_QUPV3_WRAP0_S0_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S0_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S0_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S0_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S0_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S0_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S0_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S0_D_IN)
#define HWIO_GCC_QUPV3_WRAP0_S0_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP0_S0_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00017160)
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_S1_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S1_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S1_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S1_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S1_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00017178)
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_SE1_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017180)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017184)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017188)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001718c)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017190)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017194)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017198)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001719c)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000171c0)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000171c4)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000171c8)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000171cc)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000171d0)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000171d4)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000171d8)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000171dc)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017200)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017204)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017208)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001720c)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017210)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017214)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017218)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001721c)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017240)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017244)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017248)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001724c)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017250)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017254)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017258)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001725c)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE1_QUPV3_WRAP0_S1_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017164)
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S1_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017168)
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP0_S1_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_S1_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001716c)
#define HWIO_GCC_QUPV3_WRAP0_S1_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S1_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_M_ADDR, HWIO_GCC_QUPV3_WRAP0_S1_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S1_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S1_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S1_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S1_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S1_M_IN)
#define HWIO_GCC_QUPV3_WRAP0_S1_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_S1_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S1_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017170)
#define HWIO_GCC_QUPV3_WRAP0_S1_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S1_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_N_ADDR, HWIO_GCC_QUPV3_WRAP0_S1_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S1_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S1_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S1_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S1_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S1_N_IN)
#define HWIO_GCC_QUPV3_WRAP0_S1_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP0_S1_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S1_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017174)
#define HWIO_GCC_QUPV3_WRAP0_S1_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S1_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_D_ADDR, HWIO_GCC_QUPV3_WRAP0_S1_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S1_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S1_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S1_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S1_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S1_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S1_D_IN)
#define HWIO_GCC_QUPV3_WRAP0_S1_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP0_S1_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00017290)
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_S2_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S2_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S2_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S2_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S2_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000172a8)
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_SE2_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000172b0)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000172b4)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000172b8)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000172bc)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000172c0)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000172c4)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000172c8)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000172cc)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000172f0)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000172f4)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000172f8)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000172fc)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017300)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017304)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017308)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001730c)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017330)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017334)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017338)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001733c)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017340)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017344)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017348)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001734c)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017370)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017374)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017378)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001737c)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017380)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017384)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017388)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001738c)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE2_QUPV3_WRAP0_S2_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017294)
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S2_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017298)
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP0_S2_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_S2_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001729c)
#define HWIO_GCC_QUPV3_WRAP0_S2_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S2_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_M_ADDR, HWIO_GCC_QUPV3_WRAP0_S2_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S2_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S2_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S2_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S2_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S2_M_IN)
#define HWIO_GCC_QUPV3_WRAP0_S2_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_S2_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S2_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000172a0)
#define HWIO_GCC_QUPV3_WRAP0_S2_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S2_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_N_ADDR, HWIO_GCC_QUPV3_WRAP0_S2_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S2_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S2_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S2_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S2_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S2_N_IN)
#define HWIO_GCC_QUPV3_WRAP0_S2_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP0_S2_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S2_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000172a4)
#define HWIO_GCC_QUPV3_WRAP0_S2_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S2_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_D_ADDR, HWIO_GCC_QUPV3_WRAP0_S2_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S2_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S2_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S2_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S2_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S2_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S2_D_IN)
#define HWIO_GCC_QUPV3_WRAP0_S2_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP0_S2_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x000173c0)
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_S3_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S3_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S3_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S3_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S3_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000173d8)
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_SE3_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000173e0)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000173e4)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000173e8)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000173ec)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000173f0)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000173f4)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000173f8)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000173fc)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017420)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017424)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017428)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001742c)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017430)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017434)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017438)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001743c)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017460)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017464)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017468)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001746c)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017470)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017474)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017478)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001747c)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000174a0)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000174a4)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000174a8)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000174ac)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000174b0)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000174b4)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000174b8)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000174bc)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE3_QUPV3_WRAP0_S3_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000173c4)
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S3_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000173c8)
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP0_S3_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_S3_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000173cc)
#define HWIO_GCC_QUPV3_WRAP0_S3_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S3_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_M_ADDR, HWIO_GCC_QUPV3_WRAP0_S3_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S3_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S3_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S3_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S3_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S3_M_IN)
#define HWIO_GCC_QUPV3_WRAP0_S3_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_S3_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S3_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000173d0)
#define HWIO_GCC_QUPV3_WRAP0_S3_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S3_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_N_ADDR, HWIO_GCC_QUPV3_WRAP0_S3_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S3_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S3_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S3_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S3_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S3_N_IN)
#define HWIO_GCC_QUPV3_WRAP0_S3_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP0_S3_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S3_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000173d4)
#define HWIO_GCC_QUPV3_WRAP0_S3_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S3_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_D_ADDR, HWIO_GCC_QUPV3_WRAP0_S3_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S3_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S3_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S3_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S3_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S3_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S3_D_IN)
#define HWIO_GCC_QUPV3_WRAP0_S3_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP0_S3_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x000174f0)
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_S4_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S4_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S4_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S4_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S4_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00017508)
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_SE4_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017510)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017514)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017518)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001751c)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017520)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017524)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017528)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001752c)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017550)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017554)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017558)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001755c)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017560)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017564)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017568)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001756c)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017590)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017594)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017598)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001759c)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175a0)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175a4)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175a8)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175ac)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175d0)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175d4)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175d8)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175dc)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175e0)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175e4)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175e8)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000175ec)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE4_QUPV3_WRAP0_S4_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000174f4)
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S4_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000174f8)
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP0_S4_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_S4_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000174fc)
#define HWIO_GCC_QUPV3_WRAP0_S4_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S4_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_M_ADDR, HWIO_GCC_QUPV3_WRAP0_S4_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S4_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S4_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S4_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S4_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S4_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S4_M_IN)
#define HWIO_GCC_QUPV3_WRAP0_S4_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_S4_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S4_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017500)
#define HWIO_GCC_QUPV3_WRAP0_S4_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S4_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_N_ADDR, HWIO_GCC_QUPV3_WRAP0_S4_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S4_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S4_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S4_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S4_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S4_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S4_N_IN)
#define HWIO_GCC_QUPV3_WRAP0_S4_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP0_S4_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S4_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017504)
#define HWIO_GCC_QUPV3_WRAP0_S4_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S4_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_D_ADDR, HWIO_GCC_QUPV3_WRAP0_S4_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S4_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S4_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S4_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S4_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S4_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S4_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S4_D_IN)
#define HWIO_GCC_QUPV3_WRAP0_S4_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP0_S4_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00017620)
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_S5_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S5_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S5_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S5_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S5_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00017638)
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_SE5_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017640)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017644)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017648)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001764c)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017650)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017654)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017658)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001765c)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017680)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017684)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017688)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001768c)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017690)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017694)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017698)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001769c)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000176c0)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000176c4)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000176c8)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000176cc)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000176d0)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000176d4)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000176d8)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000176dc)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017700)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017704)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017708)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001770c)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017710)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017714)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017718)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001771c)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE5_QUPV3_WRAP0_S5_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017624)
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S5_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017628)
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP0_S5_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_S5_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001762c)
#define HWIO_GCC_QUPV3_WRAP0_S5_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S5_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_M_ADDR, HWIO_GCC_QUPV3_WRAP0_S5_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S5_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S5_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S5_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S5_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S5_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S5_M_IN)
#define HWIO_GCC_QUPV3_WRAP0_S5_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_S5_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S5_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017630)
#define HWIO_GCC_QUPV3_WRAP0_S5_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S5_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_N_ADDR, HWIO_GCC_QUPV3_WRAP0_S5_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S5_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S5_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S5_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S5_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S5_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S5_N_IN)
#define HWIO_GCC_QUPV3_WRAP0_S5_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP0_S5_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S5_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017634)
#define HWIO_GCC_QUPV3_WRAP0_S5_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S5_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_D_ADDR, HWIO_GCC_QUPV3_WRAP0_S5_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S5_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S5_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S5_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S5_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S5_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S5_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S5_D_IN)
#define HWIO_GCC_QUPV3_WRAP0_S5_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP0_S5_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00017750)
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_S6_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S6_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S6_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S6_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S6_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00017768)
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_SE6_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017770)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017774)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017778)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001777c)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017780)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017784)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017788)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001778c)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177b0)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177b4)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177b8)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177bc)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177c0)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177c4)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177c8)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177cc)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177f0)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177f4)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177f8)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000177fc)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017800)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017804)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017808)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001780c)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017830)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017834)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017838)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001783c)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017840)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017844)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017848)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001784c)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE6_QUPV3_WRAP0_S6_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017754)
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S6_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017758)
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP0_S6_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_S6_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001775c)
#define HWIO_GCC_QUPV3_WRAP0_S6_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S6_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_M_ADDR, HWIO_GCC_QUPV3_WRAP0_S6_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S6_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S6_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S6_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S6_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S6_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S6_M_IN)
#define HWIO_GCC_QUPV3_WRAP0_S6_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_S6_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S6_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017760)
#define HWIO_GCC_QUPV3_WRAP0_S6_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S6_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_N_ADDR, HWIO_GCC_QUPV3_WRAP0_S6_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S6_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S6_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S6_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S6_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S6_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S6_N_IN)
#define HWIO_GCC_QUPV3_WRAP0_S6_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP0_S6_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S6_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017764)
#define HWIO_GCC_QUPV3_WRAP0_S6_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S6_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_D_ADDR, HWIO_GCC_QUPV3_WRAP0_S6_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S6_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S6_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S6_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S6_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S6_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S6_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S6_D_IN)
#define HWIO_GCC_QUPV3_WRAP0_S6_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP0_S6_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00017880)
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP0_S7_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S7_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S7_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S7_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S7_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00017898)
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_SE7_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000178a0)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000178a4)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000178a8)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000178ac)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000178b0)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000178b4)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000178b8)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000178bc)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000178e0)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000178e4)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000178e8)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000178ec)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000178f0)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000178f4)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000178f8)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000178fc)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017920)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017924)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017928)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001792c)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017930)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017934)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017938)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001793c)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017960)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017964)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017968)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001796c)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017970)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017974)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017978)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001797c)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_SE7_QUPV3_WRAP0_S7_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017884)
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP0_S7_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00017888)
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP0_S7_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP0_S7_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001788c)
#define HWIO_GCC_QUPV3_WRAP0_S7_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S7_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_M_ADDR, HWIO_GCC_QUPV3_WRAP0_S7_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S7_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S7_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S7_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S7_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S7_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S7_M_IN)
#define HWIO_GCC_QUPV3_WRAP0_S7_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP0_S7_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP0_S7_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017890)
#define HWIO_GCC_QUPV3_WRAP0_S7_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S7_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_N_ADDR, HWIO_GCC_QUPV3_WRAP0_S7_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S7_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S7_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S7_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S7_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S7_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S7_N_IN)
#define HWIO_GCC_QUPV3_WRAP0_S7_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP0_S7_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP0_S7_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017894)
#define HWIO_GCC_QUPV3_WRAP0_S7_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP0_S7_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_D_ADDR, HWIO_GCC_QUPV3_WRAP0_S7_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP0_S7_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP0_S7_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP0_S7_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP0_S7_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP0_S7_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP0_S7_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP0_S7_D_IN)
#define HWIO_GCC_QUPV3_WRAP0_S7_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP0_S7_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAPPER_1_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00018000)
#define HWIO_GCC_QUPV3_WRAPPER_1_BCR_RMSK                                                                 0x1
#define HWIO_GCC_QUPV3_WRAPPER_1_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAPPER_1_BCR_ADDR, HWIO_GCC_QUPV3_WRAPPER_1_BCR_RMSK)
#define HWIO_GCC_QUPV3_WRAPPER_1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAPPER_1_BCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAPPER_1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAPPER_1_BCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAPPER_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAPPER_1_BCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAPPER_1_BCR_IN)
#define HWIO_GCC_QUPV3_WRAPPER_1_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_QUPV3_WRAPPER_1_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00018004)
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_RMSK                                                     0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_FORCE_MEM_CORE_ON_BMSK                                       0x4000
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_FORCE_MEM_CORE_ON_SHFT                                          0xe
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                     0x2000
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                        0xd
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                    0x1000
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                       0xc
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_WAKEUP_BMSK                                                   0xf00
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_WAKEUP_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_SLEEP_BMSK                                                     0xf0
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_SLEEP_SHFT                                                      0x4
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_QUPV3_WRAP1_CORE_2X_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00018008)
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_RMSK                                                        0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QUPV3_WRAP1_CORE_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001800c)
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QUPV3_WRAP_1_M_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00018010)
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_RMSK                                                      0x80000007
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QUPV3_WRAP_1_S_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00018014)
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_S0_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S0_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S0_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S0_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S0_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0001802c)
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_SE0_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018034)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018038)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001803c)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018040)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018044)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018048)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001804c)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018050)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018074)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018078)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001807c)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018080)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018084)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018088)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001808c)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018090)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180b4)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180b8)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180bc)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180c0)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180c4)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180c8)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180cc)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180d0)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180f4)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180f8)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000180fc)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018100)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018104)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018108)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001810c)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018110)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE0_QUPV3_WRAP1_S0_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00018018)
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S0_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001801c)
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP1_S0_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_S0_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018020)
#define HWIO_GCC_QUPV3_WRAP1_S0_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S0_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_M_ADDR, HWIO_GCC_QUPV3_WRAP1_S0_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S0_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S0_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S0_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S0_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S0_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S0_M_IN)
#define HWIO_GCC_QUPV3_WRAP1_S0_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_S0_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S0_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018024)
#define HWIO_GCC_QUPV3_WRAP1_S0_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S0_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_N_ADDR, HWIO_GCC_QUPV3_WRAP1_S0_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S0_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S0_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S0_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S0_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S0_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S0_N_IN)
#define HWIO_GCC_QUPV3_WRAP1_S0_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP1_S0_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S0_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018028)
#define HWIO_GCC_QUPV3_WRAP1_S0_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S0_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_D_ADDR, HWIO_GCC_QUPV3_WRAP1_S0_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S0_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S0_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S0_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S0_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S0_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S0_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S0_D_IN)
#define HWIO_GCC_QUPV3_WRAP1_S0_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP1_S0_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00018144)
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_S1_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S1_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S1_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S1_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S1_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0001815c)
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_SE1_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018164)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018168)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001816c)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018170)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018174)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018178)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001817c)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018180)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181a4)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181a8)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181ac)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181b0)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181b4)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181b8)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181bc)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181c0)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181e4)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181e8)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181ec)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181f0)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181f4)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181f8)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000181fc)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018200)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018224)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018228)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001822c)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018230)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018234)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018238)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001823c)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018240)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE1_QUPV3_WRAP1_S1_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00018148)
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S1_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001814c)
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP1_S1_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_S1_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018150)
#define HWIO_GCC_QUPV3_WRAP1_S1_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S1_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_M_ADDR, HWIO_GCC_QUPV3_WRAP1_S1_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S1_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S1_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S1_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S1_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S1_M_IN)
#define HWIO_GCC_QUPV3_WRAP1_S1_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_S1_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S1_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018154)
#define HWIO_GCC_QUPV3_WRAP1_S1_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S1_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_N_ADDR, HWIO_GCC_QUPV3_WRAP1_S1_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S1_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S1_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S1_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S1_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S1_N_IN)
#define HWIO_GCC_QUPV3_WRAP1_S1_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP1_S1_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S1_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018158)
#define HWIO_GCC_QUPV3_WRAP1_S1_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S1_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_D_ADDR, HWIO_GCC_QUPV3_WRAP1_S1_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S1_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S1_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S1_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S1_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S1_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S1_D_IN)
#define HWIO_GCC_QUPV3_WRAP1_S1_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP1_S1_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00018274)
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_S2_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S2_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S2_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S2_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S2_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0001828c)
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_SE2_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018294)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018298)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001829c)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000182a0)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000182a4)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000182a8)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000182ac)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000182b0)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000182d4)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000182d8)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000182dc)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000182e0)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000182e4)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000182e8)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000182ec)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000182f0)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018314)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018318)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001831c)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018320)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018324)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018328)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001832c)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018330)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018354)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018358)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001835c)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018360)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018364)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018368)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001836c)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018370)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE2_QUPV3_WRAP1_S2_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00018278)
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S2_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001827c)
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP1_S2_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_S2_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018280)
#define HWIO_GCC_QUPV3_WRAP1_S2_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S2_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_M_ADDR, HWIO_GCC_QUPV3_WRAP1_S2_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S2_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S2_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S2_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S2_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S2_M_IN)
#define HWIO_GCC_QUPV3_WRAP1_S2_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_S2_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S2_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018284)
#define HWIO_GCC_QUPV3_WRAP1_S2_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S2_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_N_ADDR, HWIO_GCC_QUPV3_WRAP1_S2_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S2_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S2_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S2_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S2_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S2_N_IN)
#define HWIO_GCC_QUPV3_WRAP1_S2_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP1_S2_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S2_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018288)
#define HWIO_GCC_QUPV3_WRAP1_S2_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S2_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_D_ADDR, HWIO_GCC_QUPV3_WRAP1_S2_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S2_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S2_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S2_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S2_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S2_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S2_D_IN)
#define HWIO_GCC_QUPV3_WRAP1_S2_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP1_S2_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x000183a4)
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_S3_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S3_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S3_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S3_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S3_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000183bc)
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_SE3_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000183c4)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000183c8)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000183cc)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000183d0)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000183d4)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000183d8)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000183dc)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000183e0)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018404)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018408)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001840c)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018410)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018414)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018418)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001841c)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018420)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018444)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018448)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001844c)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018450)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018454)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018458)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001845c)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018460)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018484)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018488)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001848c)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018490)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018494)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018498)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001849c)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000184a0)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE3_QUPV3_WRAP1_S3_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000183a8)
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S3_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000183ac)
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP1_S3_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_S3_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000183b0)
#define HWIO_GCC_QUPV3_WRAP1_S3_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S3_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_M_ADDR, HWIO_GCC_QUPV3_WRAP1_S3_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S3_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S3_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S3_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S3_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S3_M_IN)
#define HWIO_GCC_QUPV3_WRAP1_S3_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_S3_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S3_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000183b4)
#define HWIO_GCC_QUPV3_WRAP1_S3_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S3_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_N_ADDR, HWIO_GCC_QUPV3_WRAP1_S3_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S3_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S3_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S3_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S3_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S3_N_IN)
#define HWIO_GCC_QUPV3_WRAP1_S3_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP1_S3_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S3_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000183b8)
#define HWIO_GCC_QUPV3_WRAP1_S3_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S3_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_D_ADDR, HWIO_GCC_QUPV3_WRAP1_S3_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S3_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S3_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S3_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S3_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S3_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S3_D_IN)
#define HWIO_GCC_QUPV3_WRAP1_S3_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP1_S3_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x000184d4)
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_S4_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S4_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S4_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S4_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S4_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000184ec)
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_SE4_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000184f4)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000184f8)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000184fc)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018500)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018504)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018508)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001850c)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018510)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018534)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018538)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001853c)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018540)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018544)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018548)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001854c)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018550)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018574)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018578)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001857c)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018580)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018584)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018588)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001858c)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018590)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000185b4)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000185b8)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000185bc)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000185c0)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000185c4)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000185c8)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000185cc)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000185d0)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE4_QUPV3_WRAP1_S4_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000184d8)
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S4_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000184dc)
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP1_S4_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_S4_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000184e0)
#define HWIO_GCC_QUPV3_WRAP1_S4_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S4_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_M_ADDR, HWIO_GCC_QUPV3_WRAP1_S4_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S4_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S4_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S4_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S4_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S4_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S4_M_IN)
#define HWIO_GCC_QUPV3_WRAP1_S4_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_S4_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S4_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000184e4)
#define HWIO_GCC_QUPV3_WRAP1_S4_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S4_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_N_ADDR, HWIO_GCC_QUPV3_WRAP1_S4_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S4_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S4_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S4_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S4_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S4_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S4_N_IN)
#define HWIO_GCC_QUPV3_WRAP1_S4_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP1_S4_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S4_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000184e8)
#define HWIO_GCC_QUPV3_WRAP1_S4_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S4_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_D_ADDR, HWIO_GCC_QUPV3_WRAP1_S4_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S4_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S4_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S4_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S4_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S4_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S4_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S4_D_IN)
#define HWIO_GCC_QUPV3_WRAP1_S4_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP1_S4_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00018604)
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_S5_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S5_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S5_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S5_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S5_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0001861c)
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_SE5_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018624)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018628)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001862c)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018630)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018634)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018638)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001863c)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018640)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018664)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018668)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001866c)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018670)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018674)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018678)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001867c)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018680)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186a4)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186a8)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186ac)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186b0)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186b4)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186b8)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186bc)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186c0)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186e4)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186e8)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186ec)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186f0)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186f4)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186f8)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000186fc)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018700)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE5_QUPV3_WRAP1_S5_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00018608)
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S5_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001860c)
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP1_S5_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_S5_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018610)
#define HWIO_GCC_QUPV3_WRAP1_S5_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S5_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_M_ADDR, HWIO_GCC_QUPV3_WRAP1_S5_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S5_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S5_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S5_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S5_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S5_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S5_M_IN)
#define HWIO_GCC_QUPV3_WRAP1_S5_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_S5_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S5_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018614)
#define HWIO_GCC_QUPV3_WRAP1_S5_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S5_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_N_ADDR, HWIO_GCC_QUPV3_WRAP1_S5_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S5_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S5_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S5_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S5_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S5_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S5_N_IN)
#define HWIO_GCC_QUPV3_WRAP1_S5_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP1_S5_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S5_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018618)
#define HWIO_GCC_QUPV3_WRAP1_S5_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S5_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_D_ADDR, HWIO_GCC_QUPV3_WRAP1_S5_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S5_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S5_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S5_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S5_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S5_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S5_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S5_D_IN)
#define HWIO_GCC_QUPV3_WRAP1_S5_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP1_S5_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00018734)
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_S6_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S6_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S6_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S6_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S6_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0001874c)
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_SE6_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018754)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018758)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001875c)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018760)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018764)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018768)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001876c)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018770)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018794)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018798)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001879c)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187a0)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187a4)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187a8)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187ac)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187b0)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187d4)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187d8)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187dc)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187e0)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187e4)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187e8)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187ec)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000187f0)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018814)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018818)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001881c)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018820)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018824)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018828)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001882c)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018830)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE6_QUPV3_WRAP1_S6_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00018738)
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S6_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001873c)
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP1_S6_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_S6_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018740)
#define HWIO_GCC_QUPV3_WRAP1_S6_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S6_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_M_ADDR, HWIO_GCC_QUPV3_WRAP1_S6_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S6_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S6_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S6_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S6_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S6_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S6_M_IN)
#define HWIO_GCC_QUPV3_WRAP1_S6_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_S6_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S6_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018744)
#define HWIO_GCC_QUPV3_WRAP1_S6_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S6_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_N_ADDR, HWIO_GCC_QUPV3_WRAP1_S6_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S6_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S6_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S6_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S6_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S6_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S6_N_IN)
#define HWIO_GCC_QUPV3_WRAP1_S6_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP1_S6_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S6_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018748)
#define HWIO_GCC_QUPV3_WRAP1_S6_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S6_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_D_ADDR, HWIO_GCC_QUPV3_WRAP1_S6_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S6_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S6_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S6_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S6_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S6_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S6_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S6_D_IN)
#define HWIO_GCC_QUPV3_WRAP1_S6_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP1_S6_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00018864)
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_CBCR_ADDR, HWIO_GCC_QUPV3_WRAP1_S7_CBCR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_CBCR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S7_CBCR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S7_CBCR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S7_CBCR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S7_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0001887c)
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_RMSK                                                         0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_RCG_SW_CTRL_BMSK                                             0x8000
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_RCG_SW_CTRL_SHFT                                                0xf
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_SW_PERF_STATE_BMSK                                           0x7800
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_SW_PERF_STATE_SHFT                                              0xb
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_SW_OVERRIDE_BMSK                                              0x400
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_SW_OVERRIDE_SHFT                                                0xa
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                 0x200
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                   0x9
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_DFS_FSM_STATE_BMSK                                            0x1c0
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_DFS_FSM_STATE_SHFT                                              0x6
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_HW_CLK_CONTROL_BMSK                                            0x20
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_HW_CLK_CONTROL_SHFT                                             0x5
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_CURR_PERF_STATE_BMSK                                           0x1e
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_CURR_PERF_STATE_SHFT                                            0x1
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_DFS_EN_BMSK                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_SE7_CMD_DFSR_DFS_EN_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018884)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018888)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001888c)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018890)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018894)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00018898)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001889c)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000188a0)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_RMSK                                        0x371f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_MODE_BMSK                                   0x3000
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_MODE_SHFT                                      0xc
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000188c4)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000188c8)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000188cc)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000188d0)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000188d4)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000188d8)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000188dc)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000188e0)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_M_BMSK                                    0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_M_DFSR_M_SHFT                                       0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018904)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018908)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001890c)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018910)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018914)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018918)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001891c)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018920)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_N_DFSR_NOT_N_MINUS_M_SHFT                           0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018944)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF0_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018948)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF1_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001894c)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF2_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018950)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF3_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018954)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF4_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018958)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF5_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001895c)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF6_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00018960)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_RMSK                                      0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_ADDR, HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_IN)
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_NOT_2D_BMSK                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_SE7_QUPV3_WRAP1_S7_PERF7_D_DFSR_NOT_2D_SHFT                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00018868)
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_QUPV3_WRAP1_S7_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001886c)
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_RMSK                                                        0x10371f
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_ADDR, HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_IN)
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_QUPV3_WRAP1_S7_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_QUPV3_WRAP1_S7_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018870)
#define HWIO_GCC_QUPV3_WRAP1_S7_M_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S7_M_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_M_ADDR, HWIO_GCC_QUPV3_WRAP1_S7_M_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S7_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_M_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S7_M_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S7_M_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S7_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S7_M_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S7_M_IN)
#define HWIO_GCC_QUPV3_WRAP1_S7_M_M_BMSK                                                               0xffff
#define HWIO_GCC_QUPV3_WRAP1_S7_M_M_SHFT                                                                  0x0

#define HWIO_GCC_QUPV3_WRAP1_S7_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018874)
#define HWIO_GCC_QUPV3_WRAP1_S7_N_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S7_N_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_N_ADDR, HWIO_GCC_QUPV3_WRAP1_S7_N_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S7_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_N_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S7_N_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S7_N_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S7_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S7_N_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S7_N_IN)
#define HWIO_GCC_QUPV3_WRAP1_S7_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_QUPV3_WRAP1_S7_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_QUPV3_WRAP1_S7_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018878)
#define HWIO_GCC_QUPV3_WRAP1_S7_D_RMSK                                                                 0xffff
#define HWIO_GCC_QUPV3_WRAP1_S7_D_IN          \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_D_ADDR, HWIO_GCC_QUPV3_WRAP1_S7_D_RMSK)
#define HWIO_GCC_QUPV3_WRAP1_S7_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QUPV3_WRAP1_S7_D_ADDR, m)
#define HWIO_GCC_QUPV3_WRAP1_S7_D_OUT(v)      \
        out_dword(HWIO_GCC_QUPV3_WRAP1_S7_D_ADDR,v)
#define HWIO_GCC_QUPV3_WRAP1_S7_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUPV3_WRAP1_S7_D_ADDR,m,v,HWIO_GCC_QUPV3_WRAP1_S7_D_IN)
#define HWIO_GCC_QUPV3_WRAP1_S7_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_QUPV3_WRAP1_S7_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_PDM_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00033000)
#define HWIO_GCC_PDM_BCR_RMSK                                                                             0x1
#define HWIO_GCC_PDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, HWIO_GCC_PDM_BCR_RMSK)
#define HWIO_GCC_PDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, m)
#define HWIO_GCC_PDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_BCR_ADDR,v)
#define HWIO_GCC_PDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_BCR_ADDR,m,v,HWIO_GCC_PDM_BCR_IN)
#define HWIO_GCC_PDM_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_PDM_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_PDM_AHB_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00033004)
#define HWIO_GCC_PDM_AHB_CBCR_RMSK                                                                 0x80000007
#define HWIO_GCC_PDM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, HWIO_GCC_PDM_AHB_CBCR_RMSK)
#define HWIO_GCC_PDM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PDM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PDM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_AHB_CBCR_ADDR,m,v,HWIO_GCC_PDM_AHB_CBCR_IN)
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_PDM_AHB_CBCR_HW_CTL_BMSK                                                                 0x2
#define HWIO_GCC_PDM_AHB_CBCR_HW_CTL_SHFT                                                                 0x1
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_PDM_XO4_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00033008)
#define HWIO_GCC_PDM_XO4_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_PDM_XO4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, HWIO_GCC_PDM_XO4_CBCR_RMSK)
#define HWIO_GCC_PDM_XO4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, m)
#define HWIO_GCC_PDM_XO4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_XO4_CBCR_ADDR,v)
#define HWIO_GCC_PDM_XO4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_XO4_CBCR_ADDR,m,v,HWIO_GCC_PDM_XO4_CBCR_IN)
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_PDM2_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003300c)
#define HWIO_GCC_PDM2_CBCR_RMSK                                                                    0x80000005
#define HWIO_GCC_PDM2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, HWIO_GCC_PDM2_CBCR_RMSK)
#define HWIO_GCC_PDM2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, m)
#define HWIO_GCC_PDM2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CBCR_ADDR,v)
#define HWIO_GCC_PDM2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CBCR_ADDR,m,v,HWIO_GCC_PDM2_CBCR_IN)
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_PDM2_CBCR_CLK_ARES_BMSK                                                                  0x4
#define HWIO_GCC_PDM2_CBCR_CLK_ARES_SHFT                                                                  0x2
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_PDM2_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00033010)
#define HWIO_GCC_PDM2_CMD_RCGR_RMSK                                                                0x80000013
#define HWIO_GCC_PDM2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, HWIO_GCC_PDM2_CMD_RCGR_RMSK)
#define HWIO_GCC_PDM2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CMD_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CMD_RCGR_IN)
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_PDM2_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00033014)
#define HWIO_GCC_PDM2_CFG_RCGR_RMSK                                                                  0x11071f
#define HWIO_GCC_PDM2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, HWIO_GCC_PDM2_CFG_RCGR_RMSK)
#define HWIO_GCC_PDM2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CFG_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CFG_RCGR_IN)
#define HWIO_GCC_PDM2_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                   0x100000
#define HWIO_GCC_PDM2_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                       0x14
#define HWIO_GCC_PDM2_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                   0x10000
#define HWIO_GCC_PDM2_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                      0x10
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_PDM_XO4_CDIVR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00033028)
#define HWIO_GCC_PDM_XO4_CDIVR_RMSK                                                                       0x3
#define HWIO_GCC_PDM_XO4_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_PDM_XO4_CDIVR_ADDR, HWIO_GCC_PDM_XO4_CDIVR_RMSK)
#define HWIO_GCC_PDM_XO4_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_XO4_CDIVR_ADDR, m)
#define HWIO_GCC_PDM_XO4_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_XO4_CDIVR_ADDR,v)
#define HWIO_GCC_PDM_XO4_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_XO4_CDIVR_ADDR,m,v,HWIO_GCC_PDM_XO4_CDIVR_IN)
#define HWIO_GCC_PDM_XO4_CDIVR_CLK_DIV_BMSK                                                               0x3
#define HWIO_GCC_PDM_XO4_CDIVR_CLK_DIV_SHFT                                                               0x0

#define HWIO_GCC_PRNG_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00034000)
#define HWIO_GCC_PRNG_BCR_RMSK                                                                            0x1
#define HWIO_GCC_PRNG_BCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, HWIO_GCC_PRNG_BCR_RMSK)
#define HWIO_GCC_PRNG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, m)
#define HWIO_GCC_PRNG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_BCR_ADDR,v)
#define HWIO_GCC_PRNG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_BCR_ADDR,m,v,HWIO_GCC_PRNG_BCR_IN)
#define HWIO_GCC_PRNG_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_PRNG_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_PRNG_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00034004)
#define HWIO_GCC_PRNG_AHB_CBCR_RMSK                                                                0x80000006
#define HWIO_GCC_PRNG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, HWIO_GCC_PRNG_AHB_CBCR_RMSK)
#define HWIO_GCC_PRNG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PRNG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PRNG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PRNG_AHB_CBCR_IN)
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_PRNG_AHB_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_PRNG_AHB_CBCR_HW_CTL_SHFT                                                                0x1

#define HWIO_GCC_TSIF_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00036000)
#define HWIO_GCC_TSIF_BCR_RMSK                                                                            0x1
#define HWIO_GCC_TSIF_BCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_BCR_ADDR, HWIO_GCC_TSIF_BCR_RMSK)
#define HWIO_GCC_TSIF_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_BCR_ADDR, m)
#define HWIO_GCC_TSIF_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_BCR_ADDR,v)
#define HWIO_GCC_TSIF_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_BCR_ADDR,m,v,HWIO_GCC_TSIF_BCR_IN)
#define HWIO_GCC_TSIF_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_TSIF_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_TSIF_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00036004)
#define HWIO_GCC_TSIF_AHB_CBCR_RMSK                                                                0x80007ff5
#define HWIO_GCC_TSIF_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_AHB_CBCR_ADDR, HWIO_GCC_TSIF_AHB_CBCR_RMSK)
#define HWIO_GCC_TSIF_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TSIF_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TSIF_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_AHB_CBCR_ADDR,m,v,HWIO_GCC_TSIF_AHB_CBCR_IN)
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_TSIF_AHB_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_TSIF_AHB_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_TSIF_AHB_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_TSIF_AHB_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_TSIF_REF_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00036008)
#define HWIO_GCC_TSIF_REF_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_TSIF_REF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_CBCR_ADDR, HWIO_GCC_TSIF_REF_CBCR_RMSK)
#define HWIO_GCC_TSIF_REF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_CBCR_ADDR, m)
#define HWIO_GCC_TSIF_REF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_CBCR_ADDR,v)
#define HWIO_GCC_TSIF_REF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_CBCR_ADDR,m,v,HWIO_GCC_TSIF_REF_CBCR_IN)
#define HWIO_GCC_TSIF_REF_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_TSIF_REF_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0003600c)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_RMSK                                                  0x80000005
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR, HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_RMSK)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR, m)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR,v)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR,m,v,HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_IN)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00036010)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_RMSK                                                            0x800000f3
#define HWIO_GCC_TSIF_REF_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR, HWIO_GCC_TSIF_REF_CMD_RCGR_RMSK)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR, m)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR,v)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR,m,v,HWIO_GCC_TSIF_REF_CMD_RCGR_IN)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_D_BMSK                                                          0x80
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_D_SHFT                                                           0x7
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_N_BMSK                                                          0x40
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_N_SHFT                                                           0x6
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_M_BMSK                                                          0x20
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_M_SHFT                                                           0x5
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_TSIF_REF_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_TSIF_REF_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00036014)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_RMSK                                                              0x10371f
#define HWIO_GCC_TSIF_REF_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR, HWIO_GCC_TSIF_REF_CFG_RCGR_RMSK)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR, m)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR,v)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR,m,v,HWIO_GCC_TSIF_REF_CFG_RCGR_IN)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_HW_CLK_CONTROL_BMSK                                               0x100000
#define HWIO_GCC_TSIF_REF_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                   0x14
#define HWIO_GCC_TSIF_REF_CFG_RCGR_MODE_BMSK                                                           0x3000
#define HWIO_GCC_TSIF_REF_CFG_RCGR_MODE_SHFT                                                              0xc
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_TSIF_REF_M_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00036018)
#define HWIO_GCC_TSIF_REF_M_RMSK                                                                         0xff
#define HWIO_GCC_TSIF_REF_M_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_M_ADDR, HWIO_GCC_TSIF_REF_M_RMSK)
#define HWIO_GCC_TSIF_REF_M_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_M_ADDR, m)
#define HWIO_GCC_TSIF_REF_M_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_M_ADDR,v)
#define HWIO_GCC_TSIF_REF_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_M_ADDR,m,v,HWIO_GCC_TSIF_REF_M_IN)
#define HWIO_GCC_TSIF_REF_M_M_BMSK                                                                       0xff
#define HWIO_GCC_TSIF_REF_M_M_SHFT                                                                        0x0

#define HWIO_GCC_TSIF_REF_N_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003601c)
#define HWIO_GCC_TSIF_REF_N_RMSK                                                                         0xff
#define HWIO_GCC_TSIF_REF_N_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_N_ADDR, HWIO_GCC_TSIF_REF_N_RMSK)
#define HWIO_GCC_TSIF_REF_N_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_N_ADDR, m)
#define HWIO_GCC_TSIF_REF_N_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_N_ADDR,v)
#define HWIO_GCC_TSIF_REF_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_N_ADDR,m,v,HWIO_GCC_TSIF_REF_N_IN)
#define HWIO_GCC_TSIF_REF_N_NOT_N_MINUS_M_BMSK                                                           0xff
#define HWIO_GCC_TSIF_REF_N_NOT_N_MINUS_M_SHFT                                                            0x0

#define HWIO_GCC_TSIF_REF_D_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00036020)
#define HWIO_GCC_TSIF_REF_D_RMSK                                                                         0xff
#define HWIO_GCC_TSIF_REF_D_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_D_ADDR, HWIO_GCC_TSIF_REF_D_RMSK)
#define HWIO_GCC_TSIF_REF_D_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_D_ADDR, m)
#define HWIO_GCC_TSIF_REF_D_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_D_ADDR,v)
#define HWIO_GCC_TSIF_REF_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_D_ADDR,m,v,HWIO_GCC_TSIF_REF_D_IN)
#define HWIO_GCC_TSIF_REF_D_NOT_2D_BMSK                                                                  0xff
#define HWIO_GCC_TSIF_REF_D_NOT_2D_SHFT                                                                   0x0

#define HWIO_GCC_TCSR_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00037000)
#define HWIO_GCC_TCSR_BCR_RMSK                                                                            0x1
#define HWIO_GCC_TCSR_BCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, HWIO_GCC_TCSR_BCR_RMSK)
#define HWIO_GCC_TCSR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, m)
#define HWIO_GCC_TCSR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_BCR_ADDR,v)
#define HWIO_GCC_TCSR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_BCR_ADDR,m,v,HWIO_GCC_TCSR_BCR_IN)
#define HWIO_GCC_TCSR_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_TCSR_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_TCSR_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00037004)
#define HWIO_GCC_TCSR_AHB_CBCR_RMSK                                                                0x80000006
#define HWIO_GCC_TCSR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, HWIO_GCC_TCSR_AHB_CBCR_RMSK)
#define HWIO_GCC_TCSR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TCSR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TCSR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_AHB_CBCR_ADDR,m,v,HWIO_GCC_TCSR_AHB_CBCR_IN)
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_TCSR_AHB_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_TCSR_AHB_CBCR_HW_CTL_SHFT                                                                0x1

#define HWIO_GCC_BOOT_ROM_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00038000)
#define HWIO_GCC_BOOT_ROM_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BOOT_ROM_BCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, HWIO_GCC_BOOT_ROM_BCR_RMSK)
#define HWIO_GCC_BOOT_ROM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_BCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_BCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_BCR_IN)
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00038004)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK                                                            0x80007ff6
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_AHB_CBCR_IN)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_HW_CTL_SHFT                                                            0x1

#define HWIO_GCC_TLMM_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a000)
#define HWIO_GCC_TLMM_BCR_RMSK                                                                            0x1
#define HWIO_GCC_TLMM_BCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, HWIO_GCC_TLMM_BCR_RMSK)
#define HWIO_GCC_TLMM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, m)
#define HWIO_GCC_TLMM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_BCR_ADDR,v)
#define HWIO_GCC_TLMM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_BCR_ADDR,m,v,HWIO_GCC_TLMM_BCR_IN)
#define HWIO_GCC_TLMM_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_TLMM_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a004)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_RMSK                                                          0x80000006
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR, HWIO_GCC_TLMM_NORTH_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_NORTH_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_HW_CTL_SHFT                                                          0x1

#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a008)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_RMSK                                                          0x80000006
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR, HWIO_GCC_TLMM_SOUTH_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_SOUTH_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_HW_CTL_SHFT                                                          0x1

#define HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a00c)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_RMSK                                                           0x80000004
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR, HWIO_GCC_TLMM_EAST_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_EAST_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_ARES_SHFT                                                         0x2

#define HWIO_GCC_TLMM_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a010)
#define HWIO_GCC_TLMM_CBCR_RMSK                                                                    0x80000004
#define HWIO_GCC_TLMM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, HWIO_GCC_TLMM_CBCR_RMSK)
#define HWIO_GCC_TLMM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_CBCR_ADDR,m,v,HWIO_GCC_TLMM_CBCR_IN)
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_TLMM_CBCR_CLK_ARES_BMSK                                                                  0x4
#define HWIO_GCC_TLMM_CBCR_CLK_ARES_SHFT                                                                  0x2

#define HWIO_GCC_AOSS_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c000)
#define HWIO_GCC_AOSS_BCR_RMSK                                                                            0x1
#define HWIO_GCC_AOSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_AOSS_BCR_ADDR, HWIO_GCC_AOSS_BCR_RMSK)
#define HWIO_GCC_AOSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AOSS_BCR_ADDR, m)
#define HWIO_GCC_AOSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_AOSS_BCR_ADDR,v)
#define HWIO_GCC_AOSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AOSS_BCR_ADDR,m,v,HWIO_GCC_AOSS_BCR_IN)
#define HWIO_GCC_AOSS_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_AOSS_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c004)
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AOSS_CNOC_AHB_CBCR_ADDR, HWIO_GCC_AOSS_CNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AOSS_CNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AOSS_CNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AOSS_CNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_AOSS_CNOC_AHB_CBCR_IN)
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_AOSS_CNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_AOSS_AT_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c008)
#define HWIO_GCC_AOSS_AT_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_AOSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AOSS_AT_CBCR_ADDR, HWIO_GCC_AOSS_AT_CBCR_RMSK)
#define HWIO_GCC_AOSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AOSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_AOSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AOSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_AOSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AOSS_AT_CBCR_ADDR,m,v,HWIO_GCC_AOSS_AT_CBCR_IN)
#define HWIO_GCC_AOSS_AT_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_AOSS_AT_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_AOSS_AT_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_AOSS_AT_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_AOSS_AT_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_AOSS_AT_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SEC_CTRL_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d000)
#define HWIO_GCC_SEC_CTRL_BCR_RMSK                                                                        0x1
#define HWIO_GCC_SEC_CTRL_BCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, HWIO_GCC_SEC_CTRL_BCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BCR_IN)
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d004)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK                                                            0x80007ff5
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_ACC_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d008)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK                                                            0x80000007
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_AHB_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SEC_CTRL_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d00c)
#define HWIO_GCC_SEC_CTRL_CBCR_RMSK                                                                0x80007ff5
#define HWIO_GCC_SEC_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, HWIO_GCC_SEC_CTRL_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d010)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d014)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_ACC_CMD_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d018)
#define HWIO_GCC_ACC_CMD_RCGR_RMSK                                                                 0x80000013
#define HWIO_GCC_ACC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, HWIO_GCC_ACC_CMD_RCGR_RMSK)
#define HWIO_GCC_ACC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CMD_RCGR_ADDR,m,v,HWIO_GCC_ACC_CMD_RCGR_IN)
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_SHFT                                                              0x1f
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                        0x10
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                         0x4
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_BMSK                                                                0x2
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_SHFT                                                                0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_BMSK                                                                 0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_SHFT                                                                 0x0

#define HWIO_GCC_ACC_CFG_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d01c)
#define HWIO_GCC_ACC_CFG_RCGR_RMSK                                                                   0x11071f
#define HWIO_GCC_ACC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, HWIO_GCC_ACC_CFG_RCGR_RMSK)
#define HWIO_GCC_ACC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CFG_RCGR_ADDR,m,v,HWIO_GCC_ACC_CFG_RCGR_IN)
#define HWIO_GCC_ACC_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                    0x100000
#define HWIO_GCC_ACC_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                        0x14
#define HWIO_GCC_ACC_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                    0x10000
#define HWIO_GCC_ACC_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                       0x10
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_BMSK                                                              0x700
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SHFT                                                                0x8
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_BMSK                                                               0x1f
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_SHFT                                                                0x0

#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d030)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CMD_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d034)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK                                                              0x11071f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CFG_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_HW_CLK_CONTROL_BMSK                                               0x100000
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                   0x14
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_RCGLITE_DISABLE_BMSK                                               0x10000
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                  0x10
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_SPDM_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00040000)
#define HWIO_GCC_SPDM_BCR_RMSK                                                                            0x1
#define HWIO_GCC_SPDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, HWIO_GCC_SPDM_BCR_RMSK)
#define HWIO_GCC_SPDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, m)
#define HWIO_GCC_SPDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BCR_ADDR,v)
#define HWIO_GCC_SPDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BCR_ADDR,m,v,HWIO_GCC_SPDM_BCR_IN)
#define HWIO_GCC_SPDM_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_SPDM_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00040004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK                                                            0x80000007
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00040008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SPDM_FF_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004000c)
#define HWIO_GCC_SPDM_FF_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_SPDM_FF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, HWIO_GCC_SPDM_FF_CBCR_RMSK)
#define HWIO_GCC_SPDM_FF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_FF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_FF_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_FF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_FF_CBCR_ADDR,m,v,HWIO_GCC_SPDM_FF_CBCR_IN)
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00040010)
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_MEMNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_MEMNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_MEMNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_MEMNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_MEMNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_MEMNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_MEMNOC_CY_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00040014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_SNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00040018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004001c)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_PNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_PNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00040020)
#define HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_RMSK                                                                0x3
#define HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_ADDR, HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_RMSK)
#define HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_ADDR, m)
#define HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_ADDR,v)
#define HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_ADDR,m,v,HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_IN)
#define HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_CLK_DIV_BMSK                                                        0x3
#define HWIO_GCC_SPDM_MEMNOC_CY_CDIVR_CLK_DIV_SHFT                                                        0x0

#define HWIO_GCC_SPDM_SNOC_CY_CDIVR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00040024)
#define HWIO_GCC_SPDM_SNOC_CY_CDIVR_RMSK                                                                  0x3
#define HWIO_GCC_SPDM_SNOC_CY_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CDIVR_ADDR, HWIO_GCC_SPDM_SNOC_CY_CDIVR_RMSK)
#define HWIO_GCC_SPDM_SNOC_CY_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CDIVR_ADDR, m)
#define HWIO_GCC_SPDM_SNOC_CY_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_SNOC_CY_CDIVR_ADDR,v)
#define HWIO_GCC_SPDM_SNOC_CY_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_SNOC_CY_CDIVR_ADDR,m,v,HWIO_GCC_SPDM_SNOC_CY_CDIVR_IN)
#define HWIO_GCC_SPDM_SNOC_CY_CDIVR_CLK_DIV_BMSK                                                          0x3
#define HWIO_GCC_SPDM_SNOC_CY_CDIVR_CLK_DIV_SHFT                                                          0x0

#define HWIO_GCC_SPDM_DEBUG_CY_CDIVR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00040028)
#define HWIO_GCC_SPDM_DEBUG_CY_CDIVR_RMSK                                                                 0x3
#define HWIO_GCC_SPDM_DEBUG_CY_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CDIVR_ADDR, HWIO_GCC_SPDM_DEBUG_CY_CDIVR_RMSK)
#define HWIO_GCC_SPDM_DEBUG_CY_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CDIVR_ADDR, m)
#define HWIO_GCC_SPDM_DEBUG_CY_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_DEBUG_CY_CDIVR_ADDR,v)
#define HWIO_GCC_SPDM_DEBUG_CY_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_DEBUG_CY_CDIVR_ADDR,m,v,HWIO_GCC_SPDM_DEBUG_CY_CDIVR_IN)
#define HWIO_GCC_SPDM_DEBUG_CY_CDIVR_CLK_DIV_BMSK                                                         0x3
#define HWIO_GCC_SPDM_DEBUG_CY_CDIVR_CLK_DIV_SHFT                                                         0x0

#define HWIO_GCC_CE1_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00041000)
#define HWIO_GCC_CE1_BCR_RMSK                                                                             0x1
#define HWIO_GCC_CE1_BCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_BCR_ADDR, HWIO_GCC_CE1_BCR_RMSK)
#define HWIO_GCC_CE1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_BCR_ADDR, m)
#define HWIO_GCC_CE1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_BCR_ADDR,v)
#define HWIO_GCC_CE1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_BCR_ADDR,m,v,HWIO_GCC_CE1_BCR_IN)
#define HWIO_GCC_CE1_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_CE1_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_CE1_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00041004)
#define HWIO_GCC_CE1_CBCR_RMSK                                                                     0x80007ff4
#define HWIO_GCC_CE1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_CBCR_ADDR, HWIO_GCC_CE1_CBCR_RMSK)
#define HWIO_GCC_CE1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_CBCR_ADDR, m)
#define HWIO_GCC_CE1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_CBCR_ADDR,v)
#define HWIO_GCC_CE1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_CBCR_ADDR,m,v,HWIO_GCC_CE1_CBCR_IN)
#define HWIO_GCC_CE1_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_CE1_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_CORE_ON_BMSK                                                       0x4000
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_CORE_ON_SHFT                                                          0xe
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                     0x2000
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                        0xd
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                    0x1000
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                       0xc
#define HWIO_GCC_CE1_CBCR_WAKEUP_BMSK                                                                   0xf00
#define HWIO_GCC_CE1_CBCR_WAKEUP_SHFT                                                                     0x8
#define HWIO_GCC_CE1_CBCR_SLEEP_BMSK                                                                     0xf0
#define HWIO_GCC_CE1_CBCR_SLEEP_SHFT                                                                      0x4
#define HWIO_GCC_CE1_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_CE1_CBCR_CLK_ARES_SHFT                                                                   0x2

#define HWIO_GCC_CE1_AXI_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00041008)
#define HWIO_GCC_CE1_AXI_CBCR_RMSK                                                                 0x80000004
#define HWIO_GCC_CE1_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_AXI_CBCR_ADDR, HWIO_GCC_CE1_AXI_CBCR_RMSK)
#define HWIO_GCC_CE1_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CE1_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_AXI_CBCR_ADDR,v)
#define HWIO_GCC_CE1_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_AXI_CBCR_ADDR,m,v,HWIO_GCC_CE1_AXI_CBCR_IN)
#define HWIO_GCC_CE1_AXI_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_CE1_AXI_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_CE1_AXI_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_CE1_AXI_CBCR_CLK_ARES_SHFT                                                               0x2

#define HWIO_GCC_CE1_AHB_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004100c)
#define HWIO_GCC_CE1_AHB_CBCR_RMSK                                                                 0x80000006
#define HWIO_GCC_CE1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_AHB_CBCR_ADDR, HWIO_GCC_CE1_AHB_CBCR_RMSK)
#define HWIO_GCC_CE1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CE1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CE1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_AHB_CBCR_ADDR,m,v,HWIO_GCC_CE1_AHB_CBCR_IN)
#define HWIO_GCC_CE1_AHB_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_CE1_AHB_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_CE1_AHB_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_CE1_AHB_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_CE1_AHB_CBCR_HW_CTL_BMSK                                                                 0x2
#define HWIO_GCC_CE1_AHB_CBCR_HW_CTL_SHFT                                                                 0x1

#define HWIO_GCC_RPMH_CE_CMD_DFSR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00041024)
#define HWIO_GCC_RPMH_CE_CMD_DFSR_RMSK                                                                 0xffff
#define HWIO_GCC_RPMH_CE_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CMD_DFSR_ADDR, HWIO_GCC_RPMH_CE_CMD_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CMD_DFSR_RCG_SW_CTRL_BMSK                                                     0x8000
#define HWIO_GCC_RPMH_CE_CMD_DFSR_RCG_SW_CTRL_SHFT                                                        0xf
#define HWIO_GCC_RPMH_CE_CMD_DFSR_SW_PERF_STATE_BMSK                                                   0x7800
#define HWIO_GCC_RPMH_CE_CMD_DFSR_SW_PERF_STATE_SHFT                                                      0xb
#define HWIO_GCC_RPMH_CE_CMD_DFSR_SW_OVERRIDE_BMSK                                                      0x400
#define HWIO_GCC_RPMH_CE_CMD_DFSR_SW_OVERRIDE_SHFT                                                        0xa
#define HWIO_GCC_RPMH_CE_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                         0x200
#define HWIO_GCC_RPMH_CE_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                           0x9
#define HWIO_GCC_RPMH_CE_CMD_DFSR_DFS_FSM_STATE_BMSK                                                    0x1c0
#define HWIO_GCC_RPMH_CE_CMD_DFSR_DFS_FSM_STATE_SHFT                                                      0x6
#define HWIO_GCC_RPMH_CE_CMD_DFSR_HW_CLK_CONTROL_BMSK                                                    0x20
#define HWIO_GCC_RPMH_CE_CMD_DFSR_HW_CLK_CONTROL_SHFT                                                     0x5
#define HWIO_GCC_RPMH_CE_CMD_DFSR_CURR_PERF_STATE_BMSK                                                   0x1e
#define HWIO_GCC_RPMH_CE_CMD_DFSR_CURR_PERF_STATE_SHFT                                                    0x1
#define HWIO_GCC_RPMH_CE_CMD_DFSR_DFS_EN_BMSK                                                             0x1
#define HWIO_GCC_RPMH_CE_CMD_DFSR_DFS_EN_SHFT                                                             0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004102c)
#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF0_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00041030)
#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF1_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00041034)
#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF2_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00041038)
#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF3_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004103c)
#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF4_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00041040)
#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF5_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00041044)
#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF6_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00041048)
#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF7_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004104c)
#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF8_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00041050)
#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF9_DFSR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00041054)
#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF10_DFSR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00041058)
#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF11_DFSR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004105c)
#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF12_DFSR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00041060)
#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF13_DFSR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00041064)
#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF14_DFSR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00041068)
#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_CE_CE1_PERF15_DFSR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_CE1_CMD_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00041010)
#define HWIO_GCC_CE1_CMD_RCGR_RMSK                                                                 0x80000013
#define HWIO_GCC_CE1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE1_CMD_RCGR_ADDR, HWIO_GCC_CE1_CMD_RCGR_RMSK)
#define HWIO_GCC_CE1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CE1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CE1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_CMD_RCGR_ADDR,m,v,HWIO_GCC_CE1_CMD_RCGR_IN)
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_OFF_SHFT                                                              0x1f
#define HWIO_GCC_CE1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                        0x10
#define HWIO_GCC_CE1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                         0x4
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_EN_BMSK                                                                0x2
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_EN_SHFT                                                                0x1
#define HWIO_GCC_CE1_CMD_RCGR_UPDATE_BMSK                                                                 0x1
#define HWIO_GCC_CE1_CMD_RCGR_UPDATE_SHFT                                                                 0x0

#define HWIO_GCC_CE1_CFG_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00041014)
#define HWIO_GCC_CE1_CFG_RCGR_RMSK                                                                   0x11071f
#define HWIO_GCC_CE1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE1_CFG_RCGR_ADDR, HWIO_GCC_CE1_CFG_RCGR_RMSK)
#define HWIO_GCC_CE1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CE1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CE1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_CFG_RCGR_ADDR,m,v,HWIO_GCC_CE1_CFG_RCGR_IN)
#define HWIO_GCC_CE1_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                    0x100000
#define HWIO_GCC_CE1_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                        0x14
#define HWIO_GCC_CE1_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                    0x10000
#define HWIO_GCC_CE1_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                       0x10
#define HWIO_GCC_CE1_CFG_RCGR_SRC_SEL_BMSK                                                              0x700
#define HWIO_GCC_CE1_CFG_RCGR_SRC_SEL_SHFT                                                                0x8
#define HWIO_GCC_CE1_CFG_RCGR_SRC_DIV_BMSK                                                               0x1f
#define HWIO_GCC_CE1_CFG_RCGR_SRC_DIV_SHFT                                                                0x0

#define HWIO_GCC_AHB_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00043000)
#define HWIO_GCC_AHB_CBCR_RMSK                                                                     0x80000004
#define HWIO_GCC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AHB_CBCR_ADDR, HWIO_GCC_AHB_CBCR_RMSK)
#define HWIO_GCC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AHB_CBCR_ADDR,m,v,HWIO_GCC_AHB_CBCR_IN)
#define HWIO_GCC_AHB_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_AHB_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_AHB_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_AHB_CBCR_CLK_ARES_SHFT                                                                   0x2

#define HWIO_GCC_XO_CBCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00043004)
#define HWIO_GCC_XO_CBCR_RMSK                                                                      0x80000005
#define HWIO_GCC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_XO_CBCR_ADDR, HWIO_GCC_XO_CBCR_RMSK)
#define HWIO_GCC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_XO_CBCR_ADDR, m)
#define HWIO_GCC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_XO_CBCR_ADDR,v)
#define HWIO_GCC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_XO_CBCR_ADDR,m,v,HWIO_GCC_XO_CBCR_IN)
#define HWIO_GCC_XO_CBCR_CLK_OFF_BMSK                                                              0x80000000
#define HWIO_GCC_XO_CBCR_CLK_OFF_SHFT                                                                    0x1f
#define HWIO_GCC_XO_CBCR_CLK_ARES_BMSK                                                                    0x4
#define HWIO_GCC_XO_CBCR_CLK_ARES_SHFT                                                                    0x2
#define HWIO_GCC_XO_CBCR_CLK_ENABLE_BMSK                                                                  0x1
#define HWIO_GCC_XO_CBCR_CLK_ENABLE_SHFT                                                                  0x0

#define HWIO_GCC_XO_DIV4_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00043008)
#define HWIO_GCC_XO_DIV4_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_XO_DIV4_CBCR_ADDR, HWIO_GCC_XO_DIV4_CBCR_RMSK)
#define HWIO_GCC_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_XO_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_XO_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_XO_DIV4_CBCR_ADDR,m,v,HWIO_GCC_XO_DIV4_CBCR_IN)
#define HWIO_GCC_XO_DIV4_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_XO_DIV4_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_XO_DIV4_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_XO_DIV4_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SLEEP_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0004300c)
#define HWIO_GCC_SLEEP_CBCR_RMSK                                                                   0x80000005
#define HWIO_GCC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SLEEP_CBCR_ADDR, HWIO_GCC_SLEEP_CBCR_RMSK)
#define HWIO_GCC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_SLEEP_CBCR_IN)
#define HWIO_GCC_SLEEP_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_SLEEP_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_SLEEP_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_SLEEP_CBCR_CLK_ARES_SHFT                                                                 0x2
#define HWIO_GCC_SLEEP_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_SLEEP_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_XO_DIV4_CDIVR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00043010)
#define HWIO_GCC_XO_DIV4_CDIVR_RMSK                                                                       0xf
#define HWIO_GCC_XO_DIV4_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_XO_DIV4_CDIVR_ADDR, HWIO_GCC_XO_DIV4_CDIVR_RMSK)
#define HWIO_GCC_XO_DIV4_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_XO_DIV4_CDIVR_ADDR, m)
#define HWIO_GCC_XO_DIV4_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_XO_DIV4_CDIVR_ADDR,v)
#define HWIO_GCC_XO_DIV4_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_XO_DIV4_CDIVR_ADDR,m,v,HWIO_GCC_XO_DIV4_CDIVR_IN)
#define HWIO_GCC_XO_DIV4_CDIVR_CLK_DIV_BMSK                                                               0xf
#define HWIO_GCC_XO_DIV4_CDIVR_CLK_DIV_SHFT                                                               0x0

#define HWIO_GCC_SLEEP_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00043014)
#define HWIO_GCC_SLEEP_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_SLEEP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SLEEP_CMD_RCGR_ADDR, HWIO_GCC_SLEEP_CMD_RCGR_RMSK)
#define HWIO_GCC_SLEEP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SLEEP_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SLEEP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SLEEP_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SLEEP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SLEEP_CMD_RCGR_ADDR,m,v,HWIO_GCC_SLEEP_CMD_RCGR_IN)
#define HWIO_GCC_SLEEP_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SLEEP_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_SLEEP_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_SLEEP_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_SLEEP_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_SLEEP_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_SLEEP_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00043018)
#define HWIO_GCC_SLEEP_CFG_RCGR_RMSK                                                                 0x11071f
#define HWIO_GCC_SLEEP_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SLEEP_CFG_RCGR_ADDR, HWIO_GCC_SLEEP_CFG_RCGR_RMSK)
#define HWIO_GCC_SLEEP_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SLEEP_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SLEEP_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SLEEP_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SLEEP_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SLEEP_CFG_RCGR_ADDR,m,v,HWIO_GCC_SLEEP_CFG_RCGR_IN)
#define HWIO_GCC_SLEEP_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                  0x100000
#define HWIO_GCC_SLEEP_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                      0x14
#define HWIO_GCC_SLEEP_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                  0x10000
#define HWIO_GCC_SLEEP_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                     0x10
#define HWIO_GCC_SLEEP_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_SLEEP_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_SLEEP_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_SLEEP_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_XO_CMD_RCGR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0004302c)
#define HWIO_GCC_XO_CMD_RCGR_RMSK                                                                  0x80000013
#define HWIO_GCC_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_XO_CMD_RCGR_ADDR, HWIO_GCC_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_XO_CMD_RCGR_IN)
#define HWIO_GCC_XO_CMD_RCGR_ROOT_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_XO_CMD_RCGR_ROOT_OFF_SHFT                                                               0x1f
#define HWIO_GCC_XO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                         0x10
#define HWIO_GCC_XO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                          0x4
#define HWIO_GCC_XO_CMD_RCGR_ROOT_EN_BMSK                                                                 0x2
#define HWIO_GCC_XO_CMD_RCGR_ROOT_EN_SHFT                                                                 0x1
#define HWIO_GCC_XO_CMD_RCGR_UPDATE_BMSK                                                                  0x1
#define HWIO_GCC_XO_CMD_RCGR_UPDATE_SHFT                                                                  0x0

#define HWIO_GCC_XO_CFG_RCGR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00043030)
#define HWIO_GCC_XO_CFG_RCGR_RMSK                                                                    0x11071f
#define HWIO_GCC_XO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_XO_CFG_RCGR_ADDR, HWIO_GCC_XO_CFG_RCGR_RMSK)
#define HWIO_GCC_XO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_XO_CFG_RCGR_ADDR, m)
#define HWIO_GCC_XO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_XO_CFG_RCGR_ADDR,v)
#define HWIO_GCC_XO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_XO_CFG_RCGR_ADDR,m,v,HWIO_GCC_XO_CFG_RCGR_IN)
#define HWIO_GCC_XO_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                     0x100000
#define HWIO_GCC_XO_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                         0x14
#define HWIO_GCC_XO_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                     0x10000
#define HWIO_GCC_XO_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                        0x10
#define HWIO_GCC_XO_CFG_RCGR_SRC_SEL_BMSK                                                               0x700
#define HWIO_GCC_XO_CFG_RCGR_SRC_SEL_SHFT                                                                 0x8
#define HWIO_GCC_XO_CFG_RCGR_SRC_DIV_BMSK                                                                0x1f
#define HWIO_GCC_XO_CFG_RCGR_SRC_DIV_SHFT                                                                 0x0

#define HWIO_GCC_DDRSS_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044000)
#define HWIO_GCC_DDRSS_BCR_RMSK                                                                           0x1
#define HWIO_GCC_DDRSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_BCR_ADDR, HWIO_GCC_DDRSS_BCR_RMSK)
#define HWIO_GCC_DDRSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_BCR_ADDR, m)
#define HWIO_GCC_DDRSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_BCR_ADDR,v)
#define HWIO_GCC_DDRSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_BCR_ADDR,m,v,HWIO_GCC_DDRSS_BCR_IN)
#define HWIO_GCC_DDRSS_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_DDRSS_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00044004)
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_ADDR, HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_RMSK)
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_IN)
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_DDRSS_MMNOC_SF_QX_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00044008)
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_ADDR, HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_RMSK)
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_IN)
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_DDRSS_MMNOC_HF_QX_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_DDRSS_TCU_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004400c)
#define HWIO_GCC_DDRSS_TCU_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_DDRSS_TCU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_TCU_CBCR_ADDR, HWIO_GCC_DDRSS_TCU_CBCR_RMSK)
#define HWIO_GCC_DDRSS_TCU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_TCU_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_TCU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_TCU_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_TCU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_TCU_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_TCU_CBCR_IN)
#define HWIO_GCC_DDRSS_TCU_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_DDRSS_TCU_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_DDRSS_TCU_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_DDRSS_TCU_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_DDRSS_TCU_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_DDRSS_TCU_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044010)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR, HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_RMSK)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IN)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044014)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR, HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_RMSK)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IN)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00044018)
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_ADDR, HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_RMSK)
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_IN)
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_DDRSS_SYS_NOC_SLAVE_AXI_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_DDRSS_XO_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0004401c)
#define HWIO_GCC_DDRSS_XO_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_DDRSS_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_XO_CBCR_ADDR, HWIO_GCC_DDRSS_XO_CBCR_RMSK)
#define HWIO_GCC_DDRSS_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_XO_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_XO_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_XO_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_XO_CBCR_IN)
#define HWIO_GCC_DDRSS_XO_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_DDRSS_XO_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_DDRSS_XO_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_DDRSS_XO_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_DDRSS_XO_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_DDRSS_XO_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00044020)
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_RMSK                                                           0x80000007
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_DDRSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_DDRSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_DDRSS_SLEEP_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00044024)
#define HWIO_GCC_DDRSS_SLEEP_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_DDRSS_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_SLEEP_CBCR_ADDR, HWIO_GCC_DDRSS_SLEEP_CBCR_RMSK)
#define HWIO_GCC_DDRSS_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_SLEEP_CBCR_IN)
#define HWIO_GCC_DDRSS_SLEEP_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_DDRSS_SLEEP_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_DDRSS_SLEEP_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_DDRSS_SLEEP_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_DDRSS_SLEEP_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_DDRSS_SLEEP_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_MEMNOC_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044028)
#define HWIO_GCC_MEMNOC_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_MEMNOC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MEMNOC_CBCR_ADDR, HWIO_GCC_MEMNOC_CBCR_RMSK)
#define HWIO_GCC_MEMNOC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MEMNOC_CBCR_ADDR, m)
#define HWIO_GCC_MEMNOC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MEMNOC_CBCR_ADDR,v)
#define HWIO_GCC_MEMNOC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MEMNOC_CBCR_ADDR,m,v,HWIO_GCC_MEMNOC_CBCR_IN)
#define HWIO_GCC_MEMNOC_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_MEMNOC_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_MEMNOC_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_MEMNOC_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_MEMNOC_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_MEMNOC_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0004402c)
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_TURING_AXI_CBCR_ADDR, HWIO_GCC_DDRSS_TURING_AXI_CBCR_RMSK)
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_TURING_AXI_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_TURING_AXI_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_TURING_AXI_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_TURING_AXI_CBCR_IN)
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_DDRSS_TURING_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00044030)
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_ADDR, HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_RMSK)
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_IN)
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_DDRSS_MSS_Q6_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_DDRSS_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00044034)
#define HWIO_GCC_DDRSS_AT_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_DDRSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_AT_CBCR_ADDR, HWIO_GCC_DDRSS_AT_CBCR_RMSK)
#define HWIO_GCC_DDRSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_AT_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_AT_CBCR_IN)
#define HWIO_GCC_DDRSS_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_DDRSS_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_DDRSS_AT_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_DDRSS_AT_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_DDRSS_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_DDRSS_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00044038)
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRSS_GPU_AXI_CBCR_ADDR, HWIO_GCC_DDRSS_GPU_AXI_CBCR_RMSK)
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRSS_GPU_AXI_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRSS_GPU_AXI_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRSS_GPU_AXI_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_GPU_AXI_CBCR_IN)
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_DDRSS_GPU_AXI_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044058)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF0_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0004405c)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF1_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044060)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF2_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044064)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF3_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044068)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF4_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0004406c)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF5_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044070)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF6_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044074)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF7_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044078)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF8_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0004407c)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF9_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00044080)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF10_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00044084)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF11_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00044088)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF12_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004408c)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF13_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00044090)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF14_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00044094)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SHUB_MEMNOC_PERF15_DFSR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_MEMNOC_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004403c)
#define HWIO_GCC_MEMNOC_CMD_RCGR_RMSK                                                              0x80000013
#define HWIO_GCC_MEMNOC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MEMNOC_CMD_RCGR_ADDR, HWIO_GCC_MEMNOC_CMD_RCGR_RMSK)
#define HWIO_GCC_MEMNOC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MEMNOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MEMNOC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MEMNOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MEMNOC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MEMNOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_MEMNOC_CMD_RCGR_IN)
#define HWIO_GCC_MEMNOC_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_MEMNOC_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_MEMNOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_MEMNOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_MEMNOC_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_MEMNOC_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_MEMNOC_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_MEMNOC_CMD_RCGR_UPDATE_SHFT                                                              0x0

#define HWIO_GCC_MEMNOC_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00044040)
#define HWIO_GCC_MEMNOC_CFG_RCGR_RMSK                                                                0x11071f
#define HWIO_GCC_MEMNOC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MEMNOC_CFG_RCGR_ADDR, HWIO_GCC_MEMNOC_CFG_RCGR_RMSK)
#define HWIO_GCC_MEMNOC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MEMNOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MEMNOC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MEMNOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MEMNOC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MEMNOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_MEMNOC_CFG_RCGR_IN)
#define HWIO_GCC_MEMNOC_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                 0x100000
#define HWIO_GCC_MEMNOC_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                     0x14
#define HWIO_GCC_MEMNOC_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                 0x10000
#define HWIO_GCC_MEMNOC_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                    0x10
#define HWIO_GCC_MEMNOC_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_MEMNOC_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_MEMNOC_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_MEMNOC_CFG_RCGR_SRC_DIV_SHFT                                                             0x0

#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004417c)
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_RMSK                                                               0xffff
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_CMD_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_CMD_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_RCG_SW_CTRL_BMSK                                                   0x8000
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_RCG_SW_CTRL_SHFT                                                      0xf
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_SW_PERF_STATE_BMSK                                                 0x7800
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_SW_PERF_STATE_SHFT                                                    0xb
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_SW_OVERRIDE_BMSK                                                    0x400
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_SW_OVERRIDE_SHFT                                                      0xa
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                       0x200
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                         0x9
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_DFS_FSM_STATE_BMSK                                                  0x1c0
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_DFS_FSM_STATE_SHFT                                                    0x6
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_HW_CLK_CONTROL_BMSK                                                  0x20
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_HW_CLK_CONTROL_SHFT                                                   0x5
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_CURR_PERF_STATE_BMSK                                                 0x1e
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_CURR_PERF_STATE_SHFT                                                  0x1
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_DFS_EN_BMSK                                                           0x1
#define HWIO_GCC_RPMH_SHRM_CMD_DFSR_DFS_EN_SHFT                                                           0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044184)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF0_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044188)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF1_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0004418c)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF2_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044190)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF3_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044194)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF4_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044198)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF5_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0004419c)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF6_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000441a0)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF7_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000441a4)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF8_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000441a8)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF9_DFSR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000441ac)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF10_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000441b0)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF11_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000441b4)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF12_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000441b8)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF13_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000441bc)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF14_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000441c0)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_SHRM_SHRM_PERF15_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_SHRM_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00044168)
#define HWIO_GCC_SHRM_CMD_RCGR_RMSK                                                                0x80000013
#define HWIO_GCC_SHRM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SHRM_CMD_RCGR_ADDR, HWIO_GCC_SHRM_CMD_RCGR_RMSK)
#define HWIO_GCC_SHRM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SHRM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SHRM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SHRM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SHRM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SHRM_CMD_RCGR_ADDR,m,v,HWIO_GCC_SHRM_CMD_RCGR_IN)
#define HWIO_GCC_SHRM_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SHRM_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SHRM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_SHRM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_SHRM_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_SHRM_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_SHRM_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_SHRM_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_SHRM_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0004416c)
#define HWIO_GCC_SHRM_CFG_RCGR_RMSK                                                                  0x11071f
#define HWIO_GCC_SHRM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SHRM_CFG_RCGR_ADDR, HWIO_GCC_SHRM_CFG_RCGR_RMSK)
#define HWIO_GCC_SHRM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SHRM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SHRM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SHRM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SHRM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SHRM_CFG_RCGR_ADDR,m,v,HWIO_GCC_SHRM_CFG_RCGR_IN)
#define HWIO_GCC_SHRM_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                   0x100000
#define HWIO_GCC_SHRM_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                       0x14
#define HWIO_GCC_SHRM_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                   0x10000
#define HWIO_GCC_SHRM_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                      0x10
#define HWIO_GCC_SHRM_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_SHRM_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_SHRM_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_SHRM_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_DCNOC_CFG_CDIVR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00044294)
#define HWIO_GCC_DCNOC_CFG_CDIVR_RMSK                                                                     0x3
#define HWIO_GCC_DCNOC_CFG_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_DCNOC_CFG_CDIVR_ADDR, HWIO_GCC_DCNOC_CFG_CDIVR_RMSK)
#define HWIO_GCC_DCNOC_CFG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCNOC_CFG_CDIVR_ADDR, m)
#define HWIO_GCC_DCNOC_CFG_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_DCNOC_CFG_CDIVR_ADDR,v)
#define HWIO_GCC_DCNOC_CFG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCNOC_CFG_CDIVR_ADDR,m,v,HWIO_GCC_DCNOC_CFG_CDIVR_IN)
#define HWIO_GCC_DCNOC_CFG_CDIVR_CLK_DIV_BMSK                                                             0x3
#define HWIO_GCC_DCNOC_CFG_CDIVR_CLK_DIV_SHFT                                                             0x0

#define HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00044298)
#define HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_RMSK                                                                0x1
#define HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_ADDR, HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_MEMNOC_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SHRM_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0004429c)
#define HWIO_GCC_SHRM_CBCR_RMSK                                                                    0x80007ff5
#define HWIO_GCC_SHRM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SHRM_CBCR_ADDR, HWIO_GCC_SHRM_CBCR_RMSK)
#define HWIO_GCC_SHRM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SHRM_CBCR_ADDR, m)
#define HWIO_GCC_SHRM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SHRM_CBCR_ADDR,v)
#define HWIO_GCC_SHRM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SHRM_CBCR_ADDR,m,v,HWIO_GCC_SHRM_CBCR_IN)
#define HWIO_GCC_SHRM_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_SHRM_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_SHRM_CBCR_FORCE_MEM_CORE_ON_BMSK                                                      0x4000
#define HWIO_GCC_SHRM_CBCR_FORCE_MEM_CORE_ON_SHFT                                                         0xe
#define HWIO_GCC_SHRM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                    0x2000
#define HWIO_GCC_SHRM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                       0xd
#define HWIO_GCC_SHRM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                   0x1000
#define HWIO_GCC_SHRM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                      0xc
#define HWIO_GCC_SHRM_CBCR_WAKEUP_BMSK                                                                  0xf00
#define HWIO_GCC_SHRM_CBCR_WAKEUP_SHFT                                                                    0x8
#define HWIO_GCC_SHRM_CBCR_SLEEP_BMSK                                                                    0xf0
#define HWIO_GCC_SHRM_CBCR_SLEEP_SHFT                                                                     0x4
#define HWIO_GCC_SHRM_CBCR_CLK_ARES_BMSK                                                                  0x4
#define HWIO_GCC_SHRM_CBCR_CLK_ARES_SHFT                                                                  0x2
#define HWIO_GCC_SHRM_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_SHRM_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_DNOC_CFG_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000442a0)
#define HWIO_GCC_DNOC_CFG_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_DNOC_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DNOC_CFG_CBCR_ADDR, HWIO_GCC_DNOC_CFG_CBCR_RMSK)
#define HWIO_GCC_DNOC_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DNOC_CFG_CBCR_ADDR, m)
#define HWIO_GCC_DNOC_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DNOC_CFG_CBCR_ADDR,v)
#define HWIO_GCC_DNOC_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DNOC_CFG_CBCR_ADDR,m,v,HWIO_GCC_DNOC_CFG_CBCR_IN)
#define HWIO_GCC_DNOC_CFG_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_DNOC_CFG_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_DNOC_CFG_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_DNOC_CFG_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_DNOC_CFG_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_DNOC_CFG_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_DDR_I_HCLK_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x000442a4)
#define HWIO_GCC_DDR_I_HCLK_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_DDR_I_HCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_I_HCLK_CBCR_ADDR, HWIO_GCC_DDR_I_HCLK_CBCR_RMSK)
#define HWIO_GCC_DDR_I_HCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_I_HCLK_CBCR_ADDR, m)
#define HWIO_GCC_DDR_I_HCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_I_HCLK_CBCR_ADDR,v)
#define HWIO_GCC_DDR_I_HCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_I_HCLK_CBCR_ADDR,m,v,HWIO_GCC_DDR_I_HCLK_CBCR_IN)
#define HWIO_GCC_DDR_I_HCLK_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_DDR_I_HCLK_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_DDR_I_HCLK_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_DDR_I_HCLK_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_DDR_I_HCLK_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_DDR_I_HCLK_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_DDRMC_CH0_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000442a8)
#define HWIO_GCC_DDRMC_CH0_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_DDRMC_CH0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRMC_CH0_CBCR_ADDR, HWIO_GCC_DDRMC_CH0_CBCR_RMSK)
#define HWIO_GCC_DDRMC_CH0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRMC_CH0_CBCR_ADDR, m)
#define HWIO_GCC_DDRMC_CH0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRMC_CH0_CBCR_ADDR,v)
#define HWIO_GCC_DDRMC_CH0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRMC_CH0_CBCR_ADDR,m,v,HWIO_GCC_DDRMC_CH0_CBCR_IN)
#define HWIO_GCC_DDRMC_CH0_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_DDRMC_CH0_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_DDRMC_CH0_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_DDRMC_CH0_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_DDRMC_CH0_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_DDRMC_CH0_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_DDRMC_CH1_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000442ac)
#define HWIO_GCC_DDRMC_CH1_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_DDRMC_CH1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDRMC_CH1_CBCR_ADDR, HWIO_GCC_DDRMC_CH1_CBCR_RMSK)
#define HWIO_GCC_DDRMC_CH1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRMC_CH1_CBCR_ADDR, m)
#define HWIO_GCC_DDRMC_CH1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDRMC_CH1_CBCR_ADDR,v)
#define HWIO_GCC_DDRMC_CH1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRMC_CH1_CBCR_ADDR,m,v,HWIO_GCC_DDRMC_CH1_CBCR_IN)
#define HWIO_GCC_DDRMC_CH1_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_DDRMC_CH1_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_DDRMC_CH1_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_DDRMC_CH1_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_DDRMC_CH1_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_DDRMC_CH1_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000442c4)
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_RMSK                                                          0xffff
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_RCG_SW_CTRL_BMSK                                              0x8000
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_RCG_SW_CTRL_SHFT                                                 0xf
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_SW_PERF_STATE_BMSK                                            0x7800
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_SW_PERF_STATE_SHFT                                               0xb
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_SW_OVERRIDE_BMSK                                               0x400
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_SW_OVERRIDE_SHFT                                                 0xa
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                  0x200
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                    0x9
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_DFS_FSM_STATE_BMSK                                             0x1c0
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_DFS_FSM_STATE_SHFT                                               0x6
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_HW_CLK_CONTROL_BMSK                                             0x20
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_HW_CLK_CONTROL_SHFT                                              0x5
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_CURR_PERF_STATE_BMSK                                            0x1e
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_CURR_PERF_STATE_SHFT                                             0x1
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_DFS_EN_BMSK                                                      0x1
#define HWIO_GCC_RPMH_DDRMC_CH0_CMD_DFSR_DFS_EN_SHFT                                                      0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442cc)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF0_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442d0)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF1_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442d4)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF2_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442d8)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF3_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442dc)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF4_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442e0)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF5_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442e4)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF6_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442e8)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF7_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442ec)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF8_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000442f0)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF9_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000442f4)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF10_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000442f8)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF11_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000442fc)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF12_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044300)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF13_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044304)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF14_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044308)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH0_DDRMC_CH0_ROOT_PERF15_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000442b0)
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_ADDR, HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_RMSK)
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_ADDR,m,v,HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_IN)
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_DDRMC_CH0_ROOT_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000442b4)
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_RMSK                                                        0x11071f
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_ADDR, HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_RMSK)
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_ADDR,m,v,HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_IN)
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_RCGLITE_DISABLE_BMSK                                         0x10000
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_RCGLITE_DISABLE_SHFT                                            0x10
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_DDRMC_CH0_ROOT_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000443f0)
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_RMSK                                                          0xffff
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_RCG_SW_CTRL_BMSK                                              0x8000
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_RCG_SW_CTRL_SHFT                                                 0xf
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_SW_PERF_STATE_BMSK                                            0x7800
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_SW_PERF_STATE_SHFT                                               0xb
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_SW_OVERRIDE_BMSK                                               0x400
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_SW_OVERRIDE_SHFT                                                 0xa
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                  0x200
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                    0x9
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_DFS_FSM_STATE_BMSK                                             0x1c0
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_DFS_FSM_STATE_SHFT                                               0x6
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_HW_CLK_CONTROL_BMSK                                             0x20
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_HW_CLK_CONTROL_SHFT                                              0x5
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_CURR_PERF_STATE_BMSK                                            0x1e
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_CURR_PERF_STATE_SHFT                                             0x1
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_DFS_EN_BMSK                                                      0x1
#define HWIO_GCC_RPMH_DDRMC_CH1_CMD_DFSR_DFS_EN_SHFT                                                      0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000443f8)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF0_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000443fc)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF1_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00044400)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF2_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00044404)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF3_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00044408)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF4_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0004440c)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF5_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00044410)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF6_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00044414)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF7_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00044418)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF8_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0004441c)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_SRC_SEL_SHFT                                    0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF9_DFSR_SRC_DIV_SHFT                                    0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044420)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF10_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044424)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF11_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044428)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF12_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0004442c)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF13_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044430)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF14_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044434)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_DDRMC_CH1_DDRMC_CH1_ROOT_PERF15_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000443dc)
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_ADDR, HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_RMSK)
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_ADDR,m,v,HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_IN)
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_DDRMC_CH1_ROOT_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000443e0)
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_RMSK                                                        0x11071f
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_ADDR, HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_RMSK)
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_ADDR,m,v,HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_IN)
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_RCGLITE_DISABLE_BMSK                                         0x10000
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_RCGLITE_DISABLE_SHFT                                            0x10
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_DDRMC_CH1_ROOT_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_SHRM_CFG_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00044508)
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SHRM_CFG_AHB_CBCR_ADDR, HWIO_GCC_SHRM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SHRM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SHRM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SHRM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_SHRM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SHRM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00047000)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR, HWIO_GCC_LPASS_Q6_AXI_CBCR_RMSK)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR,m,v,HWIO_GCC_LPASS_Q6_AXI_CBCR_IN)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00047004)
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_CORE_AXIM_CBCR_ADDR, HWIO_GCC_LPASS_CORE_AXIM_CBCR_RMSK)
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_CORE_AXIM_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_CORE_AXIM_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_CORE_AXIM_CBCR_ADDR,m,v,HWIO_GCC_LPASS_CORE_AXIM_CBCR_IN)
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_LPASS_CORE_AXIM_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_LPASS_SWAY_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00047008)
#define HWIO_GCC_LPASS_SWAY_CBCR_RMSK                                                              0x80000007
#define HWIO_GCC_LPASS_SWAY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_SWAY_CBCR_ADDR, HWIO_GCC_LPASS_SWAY_CBCR_RMSK)
#define HWIO_GCC_LPASS_SWAY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_SWAY_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_SWAY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_SWAY_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_SWAY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_SWAY_CBCR_ADDR,m,v,HWIO_GCC_LPASS_SWAY_CBCR_IN)
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_LPASS_SWAY_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_LPASS_SWAY_CBCR_HW_CTL_SHFT                                                              0x1
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_LPASS_TRIG_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004700c)
#define HWIO_GCC_LPASS_TRIG_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_LPASS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_TRIG_CBCR_ADDR, HWIO_GCC_LPASS_TRIG_CBCR_RMSK)
#define HWIO_GCC_LPASS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_LPASS_TRIG_CBCR_IN)
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_LPASS_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00047010)
#define HWIO_GCC_LPASS_AT_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_LPASS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_AT_CBCR_ADDR, HWIO_GCC_LPASS_AT_CBCR_RMSK)
#define HWIO_GCC_LPASS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_AT_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_AT_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_AT_CBCR_ADDR,m,v,HWIO_GCC_LPASS_AT_CBCR_IN)
#define HWIO_GCC_LPASS_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_LPASS_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_TURING_TBU_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045000)
#define HWIO_GCC_TURING_TBU_CBCR_RMSK                                                              0x80007ff5
#define HWIO_GCC_TURING_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TURING_TBU_CBCR_ADDR, HWIO_GCC_TURING_TBU_CBCR_RMSK)
#define HWIO_GCC_TURING_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_TBU_CBCR_ADDR, m)
#define HWIO_GCC_TURING_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TURING_TBU_CBCR_ADDR,v)
#define HWIO_GCC_TURING_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_TBU_CBCR_ADDR,m,v,HWIO_GCC_TURING_TBU_CBCR_IN)
#define HWIO_GCC_TURING_TBU_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_TURING_TBU_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_TURING_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_TURING_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_TURING_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_TURING_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_TURING_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_TURING_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_TURING_TBU_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_TURING_TBU_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_TURING_TBU_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_TURING_TBU_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_TURING_TBU_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_TURING_TBU_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_TURING_TBU_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_TURING_TBU_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_TURING_TBU_SREGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00045004)
#define HWIO_GCC_TURING_TBU_SREGR_RMSK                                                             0xfffff37e
#define HWIO_GCC_TURING_TBU_SREGR_IN          \
        in_dword_masked(HWIO_GCC_TURING_TBU_SREGR_ADDR, HWIO_GCC_TURING_TBU_SREGR_RMSK)
#define HWIO_GCC_TURING_TBU_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_TBU_SREGR_ADDR, m)
#define HWIO_GCC_TURING_TBU_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_TURING_TBU_SREGR_ADDR,v)
#define HWIO_GCC_TURING_TBU_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_TBU_SREGR_ADDR,m,v,HWIO_GCC_TURING_TBU_SREGR_IN)
#define HWIO_GCC_TURING_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                   0xff000000
#define HWIO_GCC_TURING_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                         0x18
#define HWIO_GCC_TURING_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                      0xff0000
#define HWIO_GCC_TURING_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                          0x10
#define HWIO_GCC_TURING_TBU_SREGR_RESERVE_BITS15_13_BMSK                                               0xe000
#define HWIO_GCC_TURING_TBU_SREGR_RESERVE_BITS15_13_SHFT                                                  0xd
#define HWIO_GCC_TURING_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                     0x1000
#define HWIO_GCC_TURING_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                        0xc
#define HWIO_GCC_TURING_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                         0x300
#define HWIO_GCC_TURING_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                           0x8
#define HWIO_GCC_TURING_TBU_SREGR_FORCE_CLK_ON_BMSK                                                      0x40
#define HWIO_GCC_TURING_TBU_SREGR_FORCE_CLK_ON_SHFT                                                       0x6
#define HWIO_GCC_TURING_TBU_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                0x20
#define HWIO_GCC_TURING_TBU_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                 0x5
#define HWIO_GCC_TURING_TBU_SREGR_SW_RST_SLP_STG_BMSK                                                    0x10
#define HWIO_GCC_TURING_TBU_SREGR_SW_RST_SLP_STG_SHFT                                                     0x4
#define HWIO_GCC_TURING_TBU_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                   0x8
#define HWIO_GCC_TURING_TBU_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                   0x3
#define HWIO_GCC_TURING_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                              0x4
#define HWIO_GCC_TURING_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                              0x2
#define HWIO_GCC_TURING_TBU_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                  0x2
#define HWIO_GCC_TURING_TBU_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                  0x1

#define HWIO_GCC_TURING_AXI_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045008)
#define HWIO_GCC_TURING_AXI_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_TURING_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TURING_AXI_CBCR_ADDR, HWIO_GCC_TURING_AXI_CBCR_RMSK)
#define HWIO_GCC_TURING_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_AXI_CBCR_ADDR, m)
#define HWIO_GCC_TURING_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TURING_AXI_CBCR_ADDR,v)
#define HWIO_GCC_TURING_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_AXI_CBCR_ADDR,m,v,HWIO_GCC_TURING_AXI_CBCR_IN)
#define HWIO_GCC_TURING_AXI_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_TURING_AXI_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_TURING_AXI_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_TURING_AXI_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_TURING_AXI_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_TURING_AXI_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_TURING_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004500c)
#define HWIO_GCC_TURING_CFG_AHB_CBCR_RMSK                                                          0x80000007
#define HWIO_GCC_TURING_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TURING_CFG_AHB_CBCR_ADDR, HWIO_GCC_TURING_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_TURING_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TURING_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TURING_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TURING_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_TURING_CFG_AHB_CBCR_IN)
#define HWIO_GCC_TURING_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_TURING_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_TURING_CFG_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_TURING_CFG_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_TURING_CFG_AHB_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_TURING_CFG_AHB_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_GCC_TURING_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_TURING_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_TURING_AT_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00045010)
#define HWIO_GCC_TURING_AT_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_TURING_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TURING_AT_CBCR_ADDR, HWIO_GCC_TURING_AT_CBCR_RMSK)
#define HWIO_GCC_TURING_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_AT_CBCR_ADDR, m)
#define HWIO_GCC_TURING_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TURING_AT_CBCR_ADDR,v)
#define HWIO_GCC_TURING_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_AT_CBCR_ADDR,m,v,HWIO_GCC_TURING_AT_CBCR_IN)
#define HWIO_GCC_TURING_AT_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_TURING_AT_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_TURING_AT_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_TURING_AT_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_TURING_AT_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_TURING_AT_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045030)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF0_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045034)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF1_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045038)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF2_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004503c)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF3_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045040)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF4_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045044)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF5_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045048)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF6_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004504c)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF7_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045050)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF8_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045054)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF9_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00045058)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF10_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004505c)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF11_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00045060)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF12_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00045064)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF13_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00045068)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF14_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004506c)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_SHUB_TURING_AXI_PERF15_DFSR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_TURING_AXI_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00045014)
#define HWIO_GCC_TURING_AXI_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_TURING_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_TURING_AXI_CMD_RCGR_ADDR, HWIO_GCC_TURING_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_TURING_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_TURING_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_TURING_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_TURING_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_TURING_AXI_CMD_RCGR_IN)
#define HWIO_GCC_TURING_AXI_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_TURING_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_TURING_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_TURING_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_TURING_AXI_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_TURING_AXI_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_TURING_AXI_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_TURING_AXI_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_TURING_AXI_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00045018)
#define HWIO_GCC_TURING_AXI_CFG_RCGR_RMSK                                                            0x11071f
#define HWIO_GCC_TURING_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_TURING_AXI_CFG_RCGR_ADDR, HWIO_GCC_TURING_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_TURING_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_TURING_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_TURING_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_TURING_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_TURING_AXI_CFG_RCGR_IN)
#define HWIO_GCC_TURING_AXI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_TURING_AXI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                 0x14
#define HWIO_GCC_TURING_AXI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                             0x10000
#define HWIO_GCC_TURING_AXI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                0x10
#define HWIO_GCC_TURING_AXI_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_TURING_AXI_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_TURING_AXI_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_TURING_AXI_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00045140)
#define HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_RMSK                                                            0x1
#define HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_ADDR, HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_TURING_AXI_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_CPUSS_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048000)
#define HWIO_GCC_CPUSS_AHB_CBCR_RMSK                                                               0x80000004
#define HWIO_GCC_CPUSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_CBCR_ADDR, HWIO_GCC_CPUSS_AHB_CBCR_RMSK)
#define HWIO_GCC_CPUSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CPUSS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CPUSS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_CPUSS_AHB_CBCR_IN)
#define HWIO_GCC_CPUSS_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_CPUSS_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_CPUSS_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_CPUSS_AHB_CBCR_CLK_ARES_SHFT                                                             0x2

#define HWIO_GCC_CPUSS_GNOC_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048004)
#define HWIO_GCC_CPUSS_GNOC_CBCR_RMSK                                                              0x80000006
#define HWIO_GCC_CPUSS_GNOC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_GNOC_CBCR_ADDR, HWIO_GCC_CPUSS_GNOC_CBCR_RMSK)
#define HWIO_GCC_CPUSS_GNOC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_GNOC_CBCR_ADDR, m)
#define HWIO_GCC_CPUSS_GNOC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_GNOC_CBCR_ADDR,v)
#define HWIO_GCC_CPUSS_GNOC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_GNOC_CBCR_ADDR,m,v,HWIO_GCC_CPUSS_GNOC_CBCR_IN)
#define HWIO_GCC_CPUSS_GNOC_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_CPUSS_GNOC_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_CPUSS_GNOC_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_CPUSS_GNOC_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_CPUSS_GNOC_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_CPUSS_GNOC_CBCR_HW_CTL_SHFT                                                              0x1

#define HWIO_GCC_CPUSS_RBCPR_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00048008)
#define HWIO_GCC_CPUSS_RBCPR_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_CPUSS_RBCPR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_RBCPR_CBCR_ADDR, HWIO_GCC_CPUSS_RBCPR_CBCR_RMSK)
#define HWIO_GCC_CPUSS_RBCPR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_RBCPR_CBCR_ADDR, m)
#define HWIO_GCC_CPUSS_RBCPR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_RBCPR_CBCR_ADDR,v)
#define HWIO_GCC_CPUSS_RBCPR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_RBCPR_CBCR_ADDR,m,v,HWIO_GCC_CPUSS_RBCPR_CBCR_IN)
#define HWIO_GCC_CPUSS_RBCPR_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_CPUSS_RBCPR_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_CPUSS_RBCPR_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_CPUSS_RBCPR_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_CPUSS_RBCPR_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_CPUSS_RBCPR_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_CPUSS_TRIG_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004800c)
#define HWIO_GCC_CPUSS_TRIG_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_CPUSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_TRIG_CBCR_ADDR, HWIO_GCC_CPUSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_CPUSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_CPUSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_CPUSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_CPUSS_TRIG_CBCR_IN)
#define HWIO_GCC_CPUSS_TRIG_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_CPUSS_TRIG_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_CPUSS_TRIG_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_CPUSS_TRIG_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_CPUSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_CPUSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_CPUSS_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00048010)
#define HWIO_GCC_CPUSS_AT_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_CPUSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_AT_CBCR_ADDR, HWIO_GCC_CPUSS_AT_CBCR_RMSK)
#define HWIO_GCC_CPUSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_CPUSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_CPUSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_AT_CBCR_ADDR,m,v,HWIO_GCC_CPUSS_AT_CBCR_IN)
#define HWIO_GCC_CPUSS_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_CPUSS_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_CPUSS_AT_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_CPUSS_AT_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_CPUSS_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_CPUSS_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00048014)
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_CMD_RCGR_ADDR, HWIO_GCC_CPUSS_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_CPUSS_AHB_CMD_RCGR_IN)
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_CPUSS_AHB_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00048018)
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_RMSK                                                             0x11071f
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_CFG_RCGR_ADDR, HWIO_GCC_CPUSS_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_CPUSS_AHB_CFG_RCGR_IN)
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_HW_CLK_CONTROL_BMSK                                              0x100000
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                  0x14
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_RCGLITE_DISABLE_BMSK                                              0x10000
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                 0x10
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_CPUSS_AHB_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004802c)
#define HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_RMSK                                                             0xf
#define HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_ADDR, HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_RMSK)
#define HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_ADDR, m)
#define HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_ADDR,v)
#define HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_ADDR,m,v,HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_IN)
#define HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_CLK_DIV_BMSK                                                     0xf
#define HWIO_GCC_CPUSS_AHB_POSTDIV_CDIVR_CLK_DIV_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004804c)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF0_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048050)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF1_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048054)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF2_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048058)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF3_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004805c)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF4_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048060)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF5_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048064)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF6_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048068)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF7_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004806c)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF8_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048070)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF9_DFSR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048074)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF10_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048078)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF11_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004807c)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF12_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048080)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF13_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048084)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF14_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048088)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_RMSK                                                   0x71f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_RPMH_SHUB_CPUSS_AXI_PERF15_DFSR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00048030)
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_AXI_CMD_RCGR_ADDR, HWIO_GCC_CPUSS_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_CPUSS_AXI_CMD_RCGR_IN)
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_CPUSS_AXI_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00048034)
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_RMSK                                                             0x11071f
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_AXI_CFG_RCGR_ADDR, HWIO_GCC_CPUSS_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_CPUSS_AXI_CFG_RCGR_IN)
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                              0x100000
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                  0x14
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                              0x10000
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                 0x10
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_CPUSS_AXI_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0004815c)
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_ADDR, HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_RMSK)
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_ADDR,m,v,HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_IN)
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_CPUSS_RBCPR_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00048160)
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_RMSK                                                           0x11071f
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_ADDR, HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_RMSK)
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_ADDR,m,v,HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_IN)
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_HW_CLK_CONTROL_BMSK                                            0x100000
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                0x14
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_RCGLITE_DISABLE_BMSK                                            0x10000
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_RCGLITE_DISABLE_SHFT                                               0x10
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_CPUSS_RBCPR_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00048174)
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_ADDR, HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_RMSK)
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_ADDR,m,v,HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_IN)
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_CPUSS_GPLL0_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00048178)
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_RMSK                                                           0x11071f
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_ADDR, HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_RMSK)
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_ADDR,m,v,HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_IN)
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_HW_CLK_CONTROL_BMSK                                            0x100000
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                0x14
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_RCGLITE_DISABLE_BMSK                                            0x10000
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_RCGLITE_DISABLE_SHFT                                               0x10
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_CPUSS_GPLL0_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004818c)
#define HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_RMSK                                                             0x1
#define HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_ADDR, HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CPUSS_AXI_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00048190)
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_DVM_BUS_CBCR_ADDR, HWIO_GCC_CPUSS_DVM_BUS_CBCR_RMSK)
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_DVM_BUS_CBCR_ADDR, m)
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_DVM_BUS_CBCR_ADDR,v)
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_DVM_BUS_CBCR_ADDR,m,v,HWIO_GCC_CPUSS_DVM_BUS_CBCR_IN)
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_CPUSS_DVM_BUS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00048194)
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_QDSS_TSCTR_CBCR_ADDR, HWIO_GCC_APSS_QDSS_TSCTR_CBCR_RMSK)
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_QDSS_TSCTR_CBCR_ADDR, m)
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_QDSS_TSCTR_CBCR_ADDR,v)
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_QDSS_TSCTR_CBCR_ADDR,m,v,HWIO_GCC_APSS_QDSS_TSCTR_CBCR_IN)
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_APSS_QDSS_TSCTR_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_APSS_QDSS_APB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00048198)
#define HWIO_GCC_APSS_QDSS_APB_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_APSS_QDSS_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_QDSS_APB_CBCR_ADDR, HWIO_GCC_APSS_QDSS_APB_CBCR_RMSK)
#define HWIO_GCC_APSS_QDSS_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_QDSS_APB_CBCR_ADDR, m)
#define HWIO_GCC_APSS_QDSS_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_QDSS_APB_CBCR_ADDR,v)
#define HWIO_GCC_APSS_QDSS_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_QDSS_APB_CBCR_ADDR,m,v,HWIO_GCC_APSS_QDSS_APB_CBCR_IN)
#define HWIO_GCC_APSS_QDSS_APB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_APSS_QDSS_APB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_APSS_QDSS_APB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_APSS_QDSS_APB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_APSS_QDSS_APB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_APSS_QDSS_APB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00049000)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_RMSK                                                          0x1
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_ADDR, HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_RMSK)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_ADDR, m)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_ADDR,v)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_ADDR,m,v,HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_IN)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00049004)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_RMSK                                                  0x80000005
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_ADDR, HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_RMSK)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_ADDR, m)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_ADDR,v)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_ADDR,m,v,HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_IN)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00049008)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_RMSK                                                        0xf
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_ADDR, HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_RMSK)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_ADDR, m)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_ADDR,v)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_ADDR,m,v,HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_IN)
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_CLK_DIV_BMSK                                                0xf
#define HWIO_GCC_NOC_BUS_TIMEOUT_EXTREF_CDIVR_CLK_DIV_SHFT                                                0x0

#define HWIO_GCC_APB2JTAG_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004c000)
#define HWIO_GCC_APB2JTAG_BCR_RMSK                                                                        0x1
#define HWIO_GCC_APB2JTAG_BCR_IN          \
        in_dword_masked(HWIO_GCC_APB2JTAG_BCR_ADDR, HWIO_GCC_APB2JTAG_BCR_RMSK)
#define HWIO_GCC_APB2JTAG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APB2JTAG_BCR_ADDR, m)
#define HWIO_GCC_APB2JTAG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_APB2JTAG_BCR_ADDR,v)
#define HWIO_GCC_APB2JTAG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APB2JTAG_BCR_ADDR,m,v,HWIO_GCC_APB2JTAG_BCR_IN)
#define HWIO_GCC_APB2JTAG_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_APB2JTAG_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_RBCPR_CX_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e000)
#define HWIO_GCC_RBCPR_CX_BCR_RMSK                                                                        0x1
#define HWIO_GCC_RBCPR_CX_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_BCR_ADDR, HWIO_GCC_RBCPR_CX_BCR_RMSK)
#define HWIO_GCC_RBCPR_CX_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_BCR_ADDR,m,v,HWIO_GCC_RBCPR_CX_BCR_IN)
#define HWIO_GCC_RBCPR_CX_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_RBCPR_CX_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_RBCPR_CX_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e004)
#define HWIO_GCC_RBCPR_CX_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_RBCPR_CX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CBCR_ADDR, HWIO_GCC_RBCPR_CX_CBCR_RMSK)
#define HWIO_GCC_RBCPR_CX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_CX_CBCR_IN)
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e008)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_RMSK                                                            0x80000007
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_CX_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_CX_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e00c)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_CX_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CX_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e010)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_RMSK                                                              0x11071f
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_CX_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CX_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                               0x100000
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                   0x14
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                               0x10000
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                  0x10
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_RBCPR_MX_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f000)
#define HWIO_GCC_RBCPR_MX_BCR_RMSK                                                                        0x1
#define HWIO_GCC_RBCPR_MX_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_BCR_ADDR, HWIO_GCC_RBCPR_MX_BCR_RMSK)
#define HWIO_GCC_RBCPR_MX_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_BCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_BCR_IN)
#define HWIO_GCC_RBCPR_MX_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_RBCPR_MX_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_RBCPR_MX_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f004)
#define HWIO_GCC_RBCPR_MX_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_RBCPR_MX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CBCR_ADDR, HWIO_GCC_RBCPR_MX_CBCR_RMSK)
#define HWIO_GCC_RBCPR_MX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CBCR_IN)
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f008)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_RMSK                                                            0x80000007
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_MX_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f00c)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_MX_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f010)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_RMSK                                                              0x11071f
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_MX_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                               0x100000
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                   0x14
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                               0x10000
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                  0x10
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_DEBUG_DIV_CDIVR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00062000)
#define HWIO_GCC_DEBUG_DIV_CDIVR_RMSK                                                                     0xf
#define HWIO_GCC_DEBUG_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_DEBUG_DIV_CDIVR_ADDR, HWIO_GCC_DEBUG_DIV_CDIVR_RMSK)
#define HWIO_GCC_DEBUG_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_DEBUG_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_DEBUG_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_DEBUG_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_DEBUG_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DEBUG_DIV_CDIVR_ADDR,m,v,HWIO_GCC_DEBUG_DIV_CDIVR_IN)
#define HWIO_GCC_DEBUG_DIV_CDIVR_CLK_DIV_BMSK                                                             0xf
#define HWIO_GCC_DEBUG_DIV_CDIVR_CLK_DIV_SHFT                                                             0x0

#define HWIO_GCC_DEBUG_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00062004)
#define HWIO_GCC_DEBUG_CBCR_RMSK                                                                   0x80000005
#define HWIO_GCC_DEBUG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DEBUG_CBCR_ADDR, HWIO_GCC_DEBUG_CBCR_RMSK)
#define HWIO_GCC_DEBUG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DEBUG_CBCR_ADDR, m)
#define HWIO_GCC_DEBUG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DEBUG_CBCR_ADDR,v)
#define HWIO_GCC_DEBUG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DEBUG_CBCR_ADDR,m,v,HWIO_GCC_DEBUG_CBCR_IN)
#define HWIO_GCC_DEBUG_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_DEBUG_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_DEBUG_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_DEBUG_CBCR_CLK_ARES_SHFT                                                                 0x2
#define HWIO_GCC_DEBUG_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_DEBUG_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_GP1_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00064000)
#define HWIO_GCC_GP1_CBCR_RMSK                                                                     0x80000005
#define HWIO_GCC_GP1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, HWIO_GCC_GP1_CBCR_RMSK)
#define HWIO_GCC_GP1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, m)
#define HWIO_GCC_GP1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CBCR_ADDR,v)
#define HWIO_GCC_GP1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CBCR_ADDR,m,v,HWIO_GCC_GP1_CBCR_IN)
#define HWIO_GCC_GP1_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_GP1_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_GP1_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_GP1_CBCR_CLK_ARES_SHFT                                                                   0x2
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_SHFT                                                                 0x0

#define HWIO_GCC_GP1_CMD_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00064004)
#define HWIO_GCC_GP1_CMD_RCGR_RMSK                                                                 0x800000f3
#define HWIO_GCC_GP1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, HWIO_GCC_GP1_CMD_RCGR_RMSK)
#define HWIO_GCC_GP1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP1_CMD_RCGR_IN)
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_BMSK                                                               0x80
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_SHFT                                                                0x7
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_BMSK                                                               0x40
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_SHFT                                                                0x6
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_BMSK                                                               0x20
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_SHFT                                                                0x5
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                        0x10
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                         0x4
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_BMSK                                                                0x2
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_SHFT                                                                0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_BMSK                                                                 0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_SHFT                                                                 0x0

#define HWIO_GCC_GP1_CFG_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00064008)
#define HWIO_GCC_GP1_CFG_RCGR_RMSK                                                                   0x10371f
#define HWIO_GCC_GP1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, HWIO_GCC_GP1_CFG_RCGR_RMSK)
#define HWIO_GCC_GP1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP1_CFG_RCGR_IN)
#define HWIO_GCC_GP1_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                    0x100000
#define HWIO_GCC_GP1_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                        0x14
#define HWIO_GCC_GP1_CFG_RCGR_MODE_BMSK                                                                0x3000
#define HWIO_GCC_GP1_CFG_RCGR_MODE_SHFT                                                                   0xc
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_BMSK                                                              0x700
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SHFT                                                                0x8
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_BMSK                                                               0x1f
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_SHFT                                                                0x0

#define HWIO_GCC_GP1_M_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0006400c)
#define HWIO_GCC_GP1_M_RMSK                                                                              0xff
#define HWIO_GCC_GP1_M_IN          \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, HWIO_GCC_GP1_M_RMSK)
#define HWIO_GCC_GP1_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, m)
#define HWIO_GCC_GP1_M_OUT(v)      \
        out_dword(HWIO_GCC_GP1_M_ADDR,v)
#define HWIO_GCC_GP1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_M_ADDR,m,v,HWIO_GCC_GP1_M_IN)
#define HWIO_GCC_GP1_M_M_BMSK                                                                            0xff
#define HWIO_GCC_GP1_M_M_SHFT                                                                             0x0

#define HWIO_GCC_GP1_N_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00064010)
#define HWIO_GCC_GP1_N_RMSK                                                                              0xff
#define HWIO_GCC_GP1_N_IN          \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, HWIO_GCC_GP1_N_RMSK)
#define HWIO_GCC_GP1_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, m)
#define HWIO_GCC_GP1_N_OUT(v)      \
        out_dword(HWIO_GCC_GP1_N_ADDR,v)
#define HWIO_GCC_GP1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_N_ADDR,m,v,HWIO_GCC_GP1_N_IN)
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_BMSK                                                                0xff
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_SHFT                                                                 0x0

#define HWIO_GCC_GP1_D_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00064014)
#define HWIO_GCC_GP1_D_RMSK                                                                              0xff
#define HWIO_GCC_GP1_D_IN          \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, HWIO_GCC_GP1_D_RMSK)
#define HWIO_GCC_GP1_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, m)
#define HWIO_GCC_GP1_D_OUT(v)      \
        out_dword(HWIO_GCC_GP1_D_ADDR,v)
#define HWIO_GCC_GP1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_D_ADDR,m,v,HWIO_GCC_GP1_D_IN)
#define HWIO_GCC_GP1_D_NOT_2D_BMSK                                                                       0xff
#define HWIO_GCC_GP1_D_NOT_2D_SHFT                                                                        0x0

#define HWIO_GCC_GP2_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00065000)
#define HWIO_GCC_GP2_CBCR_RMSK                                                                     0x80000005
#define HWIO_GCC_GP2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, HWIO_GCC_GP2_CBCR_RMSK)
#define HWIO_GCC_GP2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, m)
#define HWIO_GCC_GP2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CBCR_ADDR,v)
#define HWIO_GCC_GP2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CBCR_ADDR,m,v,HWIO_GCC_GP2_CBCR_IN)
#define HWIO_GCC_GP2_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_GP2_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_GP2_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_GP2_CBCR_CLK_ARES_SHFT                                                                   0x2
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_SHFT                                                                 0x0

#define HWIO_GCC_GP2_CMD_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00065004)
#define HWIO_GCC_GP2_CMD_RCGR_RMSK                                                                 0x800000f3
#define HWIO_GCC_GP2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, HWIO_GCC_GP2_CMD_RCGR_RMSK)
#define HWIO_GCC_GP2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP2_CMD_RCGR_IN)
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_BMSK                                                               0x80
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_SHFT                                                                0x7
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_BMSK                                                               0x40
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_SHFT                                                                0x6
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_BMSK                                                               0x20
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_SHFT                                                                0x5
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                        0x10
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                         0x4
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_BMSK                                                                0x2
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_SHFT                                                                0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_BMSK                                                                 0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_SHFT                                                                 0x0

#define HWIO_GCC_GP2_CFG_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00065008)
#define HWIO_GCC_GP2_CFG_RCGR_RMSK                                                                   0x10371f
#define HWIO_GCC_GP2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, HWIO_GCC_GP2_CFG_RCGR_RMSK)
#define HWIO_GCC_GP2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP2_CFG_RCGR_IN)
#define HWIO_GCC_GP2_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                    0x100000
#define HWIO_GCC_GP2_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                        0x14
#define HWIO_GCC_GP2_CFG_RCGR_MODE_BMSK                                                                0x3000
#define HWIO_GCC_GP2_CFG_RCGR_MODE_SHFT                                                                   0xc
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_BMSK                                                              0x700
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SHFT                                                                0x8
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_BMSK                                                               0x1f
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_SHFT                                                                0x0

#define HWIO_GCC_GP2_M_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0006500c)
#define HWIO_GCC_GP2_M_RMSK                                                                              0xff
#define HWIO_GCC_GP2_M_IN          \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, HWIO_GCC_GP2_M_RMSK)
#define HWIO_GCC_GP2_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, m)
#define HWIO_GCC_GP2_M_OUT(v)      \
        out_dword(HWIO_GCC_GP2_M_ADDR,v)
#define HWIO_GCC_GP2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_M_ADDR,m,v,HWIO_GCC_GP2_M_IN)
#define HWIO_GCC_GP2_M_M_BMSK                                                                            0xff
#define HWIO_GCC_GP2_M_M_SHFT                                                                             0x0

#define HWIO_GCC_GP2_N_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00065010)
#define HWIO_GCC_GP2_N_RMSK                                                                              0xff
#define HWIO_GCC_GP2_N_IN          \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, HWIO_GCC_GP2_N_RMSK)
#define HWIO_GCC_GP2_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, m)
#define HWIO_GCC_GP2_N_OUT(v)      \
        out_dword(HWIO_GCC_GP2_N_ADDR,v)
#define HWIO_GCC_GP2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_N_ADDR,m,v,HWIO_GCC_GP2_N_IN)
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_BMSK                                                                0xff
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_SHFT                                                                 0x0

#define HWIO_GCC_GP2_D_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00065014)
#define HWIO_GCC_GP2_D_RMSK                                                                              0xff
#define HWIO_GCC_GP2_D_IN          \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, HWIO_GCC_GP2_D_RMSK)
#define HWIO_GCC_GP2_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, m)
#define HWIO_GCC_GP2_D_OUT(v)      \
        out_dword(HWIO_GCC_GP2_D_ADDR,v)
#define HWIO_GCC_GP2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_D_ADDR,m,v,HWIO_GCC_GP2_D_IN)
#define HWIO_GCC_GP2_D_NOT_2D_BMSK                                                                       0xff
#define HWIO_GCC_GP2_D_NOT_2D_SHFT                                                                        0x0

#define HWIO_GCC_GP3_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00066000)
#define HWIO_GCC_GP3_CBCR_RMSK                                                                     0x80000005
#define HWIO_GCC_GP3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, HWIO_GCC_GP3_CBCR_RMSK)
#define HWIO_GCC_GP3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, m)
#define HWIO_GCC_GP3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CBCR_ADDR,v)
#define HWIO_GCC_GP3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CBCR_ADDR,m,v,HWIO_GCC_GP3_CBCR_IN)
#define HWIO_GCC_GP3_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_GP3_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_GP3_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_GP3_CBCR_CLK_ARES_SHFT                                                                   0x2
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_SHFT                                                                 0x0

#define HWIO_GCC_GP3_CMD_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00066004)
#define HWIO_GCC_GP3_CMD_RCGR_RMSK                                                                 0x800000f3
#define HWIO_GCC_GP3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, HWIO_GCC_GP3_CMD_RCGR_RMSK)
#define HWIO_GCC_GP3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP3_CMD_RCGR_IN)
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_BMSK                                                               0x80
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_SHFT                                                                0x7
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_BMSK                                                               0x40
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_SHFT                                                                0x6
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_BMSK                                                               0x20
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_SHFT                                                                0x5
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                        0x10
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                         0x4
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_BMSK                                                                0x2
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_SHFT                                                                0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_BMSK                                                                 0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_SHFT                                                                 0x0

#define HWIO_GCC_GP3_CFG_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00066008)
#define HWIO_GCC_GP3_CFG_RCGR_RMSK                                                                   0x10371f
#define HWIO_GCC_GP3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, HWIO_GCC_GP3_CFG_RCGR_RMSK)
#define HWIO_GCC_GP3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP3_CFG_RCGR_IN)
#define HWIO_GCC_GP3_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                    0x100000
#define HWIO_GCC_GP3_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                        0x14
#define HWIO_GCC_GP3_CFG_RCGR_MODE_BMSK                                                                0x3000
#define HWIO_GCC_GP3_CFG_RCGR_MODE_SHFT                                                                   0xc
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_BMSK                                                              0x700
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SHFT                                                                0x8
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_BMSK                                                               0x1f
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_SHFT                                                                0x0

#define HWIO_GCC_GP3_M_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0006600c)
#define HWIO_GCC_GP3_M_RMSK                                                                              0xff
#define HWIO_GCC_GP3_M_IN          \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, HWIO_GCC_GP3_M_RMSK)
#define HWIO_GCC_GP3_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, m)
#define HWIO_GCC_GP3_M_OUT(v)      \
        out_dword(HWIO_GCC_GP3_M_ADDR,v)
#define HWIO_GCC_GP3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_M_ADDR,m,v,HWIO_GCC_GP3_M_IN)
#define HWIO_GCC_GP3_M_M_BMSK                                                                            0xff
#define HWIO_GCC_GP3_M_M_SHFT                                                                             0x0

#define HWIO_GCC_GP3_N_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00066010)
#define HWIO_GCC_GP3_N_RMSK                                                                              0xff
#define HWIO_GCC_GP3_N_IN          \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, HWIO_GCC_GP3_N_RMSK)
#define HWIO_GCC_GP3_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, m)
#define HWIO_GCC_GP3_N_OUT(v)      \
        out_dword(HWIO_GCC_GP3_N_ADDR,v)
#define HWIO_GCC_GP3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_N_ADDR,m,v,HWIO_GCC_GP3_N_IN)
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_BMSK                                                                0xff
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_SHFT                                                                 0x0

#define HWIO_GCC_GP3_D_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00066014)
#define HWIO_GCC_GP3_D_RMSK                                                                              0xff
#define HWIO_GCC_GP3_D_IN          \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, HWIO_GCC_GP3_D_RMSK)
#define HWIO_GCC_GP3_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, m)
#define HWIO_GCC_GP3_D_OUT(v)      \
        out_dword(HWIO_GCC_GP3_D_ADDR,v)
#define HWIO_GCC_GP3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_D_ADDR,m,v,HWIO_GCC_GP3_D_IN)
#define HWIO_GCC_GP3_D_NOT_2D_BMSK                                                                       0xff
#define HWIO_GCC_GP3_D_NOT_2D_SHFT                                                                        0x0

#define HWIO_GCC_PCIE_0_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b000)
#define HWIO_GCC_PCIE_0_BCR_RMSK                                                                          0x1
#define HWIO_GCC_PCIE_0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_BCR_ADDR, HWIO_GCC_PCIE_0_BCR_RMSK)
#define HWIO_GCC_PCIE_0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_BCR_IN)
#define HWIO_GCC_PCIE_0_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_PCIE_0_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_PCIE_0_GDSCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b004)
#define HWIO_GCC_PCIE_0_GDSCR_RMSK                                                                 0xf8ffffff
#define HWIO_GCC_PCIE_0_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_GDSCR_ADDR, HWIO_GCC_PCIE_0_GDSCR_RMSK)
#define HWIO_GCC_PCIE_0_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_GDSCR_ADDR, m)
#define HWIO_GCC_PCIE_0_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_GDSCR_ADDR,v)
#define HWIO_GCC_PCIE_0_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_GDSCR_ADDR,m,v,HWIO_GCC_PCIE_0_GDSCR_IN)
#define HWIO_GCC_PCIE_0_GDSCR_PWR_ON_BMSK                                                          0x80000000
#define HWIO_GCC_PCIE_0_GDSCR_PWR_ON_SHFT                                                                0x1f
#define HWIO_GCC_PCIE_0_GDSCR_GDSC_STATE_BMSK                                                      0x78000000
#define HWIO_GCC_PCIE_0_GDSCR_GDSC_STATE_SHFT                                                            0x1b
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_WAIT_BMSK                                                      0xf00000
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_WAIT_SHFT                                                          0x14
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_WAIT_BMSK                                                        0xf0000
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_WAIT_SHFT                                                           0x10
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DIS_WAIT_BMSK                                                        0xf000
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DIS_WAIT_SHFT                                                           0xc
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_FF_ENABLE_BMSK                                                     0x800
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_FF_ENABLE_SHFT                                                       0xb
#define HWIO_GCC_PCIE_0_GDSCR_RESTORE_BMSK                                                              0x400
#define HWIO_GCC_PCIE_0_GDSCR_RESTORE_SHFT                                                                0xa
#define HWIO_GCC_PCIE_0_GDSCR_SAVE_BMSK                                                                 0x200
#define HWIO_GCC_PCIE_0_GDSCR_SAVE_SHFT                                                                   0x9
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_BMSK                                                               0x100
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_SHFT                                                                 0x8
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_BMSK                                                               0x80
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_SHFT                                                                0x7
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_BMSK                                                                0x40
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_SHFT                                                                 0x6
#define HWIO_GCC_PCIE_0_GDSCR_CLAMP_IO_BMSK                                                              0x20
#define HWIO_GCC_PCIE_0_GDSCR_CLAMP_IO_SHFT                                                               0x5
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DISABLE_BMSK                                                           0x10
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DISABLE_SHFT                                                            0x4
#define HWIO_GCC_PCIE_0_GDSCR_PD_ARES_BMSK                                                                0x8
#define HWIO_GCC_PCIE_0_GDSCR_PD_ARES_SHFT                                                                0x3
#define HWIO_GCC_PCIE_0_GDSCR_SW_OVERRIDE_BMSK                                                            0x4
#define HWIO_GCC_PCIE_0_GDSCR_SW_OVERRIDE_SHFT                                                            0x2
#define HWIO_GCC_PCIE_0_GDSCR_HW_CONTROL_BMSK                                                             0x2
#define HWIO_GCC_PCIE_0_GDSCR_HW_CONTROL_SHFT                                                             0x1
#define HWIO_GCC_PCIE_0_GDSCR_SW_COLLAPSE_BMSK                                                            0x1
#define HWIO_GCC_PCIE_0_GDSCR_SW_COLLAPSE_SHFT                                                            0x0

#define HWIO_GCC_PCIE_0_CFG_GDSCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b008)
#define HWIO_GCC_PCIE_0_CFG_GDSCR_RMSK                                                             0xffffffff
#define HWIO_GCC_PCIE_0_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_GDSCR_ADDR, HWIO_GCC_PCIE_0_CFG_GDSCR_RMSK)
#define HWIO_GCC_PCIE_0_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_PCIE_0_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_PCIE_0_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_CFG_GDSCR_ADDR,m,v,HWIO_GCC_PCIE_0_CFG_GDSCR_IN)
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                          0xf0000000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                                0x1c
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                          0xc000000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                               0x1a
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                           0x2000000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                                0x19
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                            0x1000000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                 0x18
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                     0xf00000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                         0x14
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                        0x80000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                           0x13
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                            0x40000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                               0x12
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                            0x20000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                               0x11
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                         0x10000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                            0x10
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                        0x8000
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                           0xf
#define HWIO_GCC_PCIE_0_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                       0x7800
#define HWIO_GCC_PCIE_0_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                          0xb
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                               0x400
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                 0xa
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                        0x200
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                          0x9
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                        0x100
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                          0x8
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                            0x80
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                             0x7
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                   0x60
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                    0x5
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                             0x10
#define HWIO_GCC_PCIE_0_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                              0x4
#define HWIO_GCC_PCIE_0_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                       0x8
#define HWIO_GCC_PCIE_0_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                       0x3
#define HWIO_GCC_PCIE_0_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                     0x4
#define HWIO_GCC_PCIE_0_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                     0x2
#define HWIO_GCC_PCIE_0_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                         0x2
#define HWIO_GCC_PCIE_0_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                         0x1
#define HWIO_GCC_PCIE_0_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                      0x1
#define HWIO_GCC_PCIE_0_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                      0x0

#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b00c)
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_ADDR, HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PCIE_0_SLV_Q2A_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b010)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_RMSK                                                          0x80007ff7
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR, HWIO_GCC_PCIE_0_SLV_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_SLV_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b014)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_RMSK                                                         0x80007ff5
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR, HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_SLEEP_SHFT                                                          0x4
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b018)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RMSK                                                          0x80000007
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCIE_0_AUX_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b01c)
#define HWIO_GCC_PCIE_0_AUX_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_PCIE_0_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR, HWIO_GCC_PCIE_0_AUX_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_CBCR_IN)
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b020)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_RMSK                                                             0x80007ff5
#define HWIO_GCC_PCIE_0_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR, HWIO_GCC_PCIE_0_PIPE_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_PIPE_CBCR_IN)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_PCIE_0_PIPE_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_PCIE_0_PIPE_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_PCIE_0_PIPE_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_PCIE_0_PIPE_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b028)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_RMSK                                                          0x800000f3
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR, HWIO_GCC_PCIE_0_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_D_BMSK                                                        0x80
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_D_SHFT                                                         0x7
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_N_BMSK                                                        0x40
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_N_SHFT                                                         0x6
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_M_BMSK                                                        0x20
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_M_SHFT                                                         0x5
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b02c)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_RMSK                                                            0x10371f
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR, HWIO_GCC_PCIE_0_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                 0x14
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_MODE_BMSK                                                         0x3000
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_MODE_SHFT                                                            0xc
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_PCIE_0_AUX_M_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b030)
#define HWIO_GCC_PCIE_0_AUX_M_RMSK                                                                     0xffff
#define HWIO_GCC_PCIE_0_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_M_ADDR, HWIO_GCC_PCIE_0_AUX_M_RMSK)
#define HWIO_GCC_PCIE_0_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_M_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_M_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_M_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_M_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_M_IN)
#define HWIO_GCC_PCIE_0_AUX_M_M_BMSK                                                                   0xffff
#define HWIO_GCC_PCIE_0_AUX_M_M_SHFT                                                                      0x0

#define HWIO_GCC_PCIE_0_AUX_N_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b034)
#define HWIO_GCC_PCIE_0_AUX_N_RMSK                                                                     0xffff
#define HWIO_GCC_PCIE_0_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_N_ADDR, HWIO_GCC_PCIE_0_AUX_N_RMSK)
#define HWIO_GCC_PCIE_0_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_N_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_N_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_N_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_N_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_N_IN)
#define HWIO_GCC_PCIE_0_AUX_N_NOT_N_MINUS_M_BMSK                                                       0xffff
#define HWIO_GCC_PCIE_0_AUX_N_NOT_N_MINUS_M_SHFT                                                          0x0

#define HWIO_GCC_PCIE_0_AUX_D_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b038)
#define HWIO_GCC_PCIE_0_AUX_D_RMSK                                                                     0xffff
#define HWIO_GCC_PCIE_0_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_D_ADDR, HWIO_GCC_PCIE_0_AUX_D_RMSK)
#define HWIO_GCC_PCIE_0_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_D_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_D_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_D_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_D_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_D_IN)
#define HWIO_GCC_PCIE_0_AUX_D_NOT_2D_BMSK                                                              0xffff
#define HWIO_GCC_PCIE_0_AUX_D_NOT_2D_SHFT                                                                 0x0

#define HWIO_GCC_PCIE_1_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d000)
#define HWIO_GCC_PCIE_1_BCR_RMSK                                                                          0x1
#define HWIO_GCC_PCIE_1_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_BCR_ADDR, HWIO_GCC_PCIE_1_BCR_RMSK)
#define HWIO_GCC_PCIE_1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_BCR_ADDR, m)
#define HWIO_GCC_PCIE_1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_BCR_ADDR,v)
#define HWIO_GCC_PCIE_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_BCR_ADDR,m,v,HWIO_GCC_PCIE_1_BCR_IN)
#define HWIO_GCC_PCIE_1_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_PCIE_1_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_PCIE_1_GDSCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d004)
#define HWIO_GCC_PCIE_1_GDSCR_RMSK                                                                 0xf8ffffff
#define HWIO_GCC_PCIE_1_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_GDSCR_ADDR, HWIO_GCC_PCIE_1_GDSCR_RMSK)
#define HWIO_GCC_PCIE_1_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_GDSCR_ADDR, m)
#define HWIO_GCC_PCIE_1_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_GDSCR_ADDR,v)
#define HWIO_GCC_PCIE_1_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_GDSCR_ADDR,m,v,HWIO_GCC_PCIE_1_GDSCR_IN)
#define HWIO_GCC_PCIE_1_GDSCR_PWR_ON_BMSK                                                          0x80000000
#define HWIO_GCC_PCIE_1_GDSCR_PWR_ON_SHFT                                                                0x1f
#define HWIO_GCC_PCIE_1_GDSCR_GDSC_STATE_BMSK                                                      0x78000000
#define HWIO_GCC_PCIE_1_GDSCR_GDSC_STATE_SHFT                                                            0x1b
#define HWIO_GCC_PCIE_1_GDSCR_EN_REST_WAIT_BMSK                                                      0xf00000
#define HWIO_GCC_PCIE_1_GDSCR_EN_REST_WAIT_SHFT                                                          0x14
#define HWIO_GCC_PCIE_1_GDSCR_EN_FEW_WAIT_BMSK                                                        0xf0000
#define HWIO_GCC_PCIE_1_GDSCR_EN_FEW_WAIT_SHFT                                                           0x10
#define HWIO_GCC_PCIE_1_GDSCR_CLK_DIS_WAIT_BMSK                                                        0xf000
#define HWIO_GCC_PCIE_1_GDSCR_CLK_DIS_WAIT_SHFT                                                           0xc
#define HWIO_GCC_PCIE_1_GDSCR_RETAIN_FF_ENABLE_BMSK                                                     0x800
#define HWIO_GCC_PCIE_1_GDSCR_RETAIN_FF_ENABLE_SHFT                                                       0xb
#define HWIO_GCC_PCIE_1_GDSCR_RESTORE_BMSK                                                              0x400
#define HWIO_GCC_PCIE_1_GDSCR_RESTORE_SHFT                                                                0xa
#define HWIO_GCC_PCIE_1_GDSCR_SAVE_BMSK                                                                 0x200
#define HWIO_GCC_PCIE_1_GDSCR_SAVE_SHFT                                                                   0x9
#define HWIO_GCC_PCIE_1_GDSCR_RETAIN_BMSK                                                               0x100
#define HWIO_GCC_PCIE_1_GDSCR_RETAIN_SHFT                                                                 0x8
#define HWIO_GCC_PCIE_1_GDSCR_EN_REST_BMSK                                                               0x80
#define HWIO_GCC_PCIE_1_GDSCR_EN_REST_SHFT                                                                0x7
#define HWIO_GCC_PCIE_1_GDSCR_EN_FEW_BMSK                                                                0x40
#define HWIO_GCC_PCIE_1_GDSCR_EN_FEW_SHFT                                                                 0x6
#define HWIO_GCC_PCIE_1_GDSCR_CLAMP_IO_BMSK                                                              0x20
#define HWIO_GCC_PCIE_1_GDSCR_CLAMP_IO_SHFT                                                               0x5
#define HWIO_GCC_PCIE_1_GDSCR_CLK_DISABLE_BMSK                                                           0x10
#define HWIO_GCC_PCIE_1_GDSCR_CLK_DISABLE_SHFT                                                            0x4
#define HWIO_GCC_PCIE_1_GDSCR_PD_ARES_BMSK                                                                0x8
#define HWIO_GCC_PCIE_1_GDSCR_PD_ARES_SHFT                                                                0x3
#define HWIO_GCC_PCIE_1_GDSCR_SW_OVERRIDE_BMSK                                                            0x4
#define HWIO_GCC_PCIE_1_GDSCR_SW_OVERRIDE_SHFT                                                            0x2
#define HWIO_GCC_PCIE_1_GDSCR_HW_CONTROL_BMSK                                                             0x2
#define HWIO_GCC_PCIE_1_GDSCR_HW_CONTROL_SHFT                                                             0x1
#define HWIO_GCC_PCIE_1_GDSCR_SW_COLLAPSE_BMSK                                                            0x1
#define HWIO_GCC_PCIE_1_GDSCR_SW_COLLAPSE_SHFT                                                            0x0

#define HWIO_GCC_PCIE_1_CFG_GDSCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d008)
#define HWIO_GCC_PCIE_1_CFG_GDSCR_RMSK                                                             0xffffffff
#define HWIO_GCC_PCIE_1_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_CFG_GDSCR_ADDR, HWIO_GCC_PCIE_1_CFG_GDSCR_RMSK)
#define HWIO_GCC_PCIE_1_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_PCIE_1_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_PCIE_1_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_CFG_GDSCR_ADDR,m,v,HWIO_GCC_PCIE_1_CFG_GDSCR_IN)
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                          0xf0000000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                                0x1c
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                          0xc000000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                               0x1a
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                           0x2000000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                                0x19
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                            0x1000000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                 0x18
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                     0xf00000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                         0x14
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                        0x80000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                           0x13
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                            0x40000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                               0x12
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                            0x20000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                               0x11
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                         0x10000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                            0x10
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                        0x8000
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                           0xf
#define HWIO_GCC_PCIE_1_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                       0x7800
#define HWIO_GCC_PCIE_1_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                          0xb
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                               0x400
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                 0xa
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                        0x200
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                          0x9
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                        0x100
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                          0x8
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                            0x80
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                             0x7
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                   0x60
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                    0x5
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                             0x10
#define HWIO_GCC_PCIE_1_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                              0x4
#define HWIO_GCC_PCIE_1_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                       0x8
#define HWIO_GCC_PCIE_1_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                       0x3
#define HWIO_GCC_PCIE_1_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                     0x4
#define HWIO_GCC_PCIE_1_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                     0x2
#define HWIO_GCC_PCIE_1_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                         0x2
#define HWIO_GCC_PCIE_1_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                         0x1
#define HWIO_GCC_PCIE_1_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                      0x1
#define HWIO_GCC_PCIE_1_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                      0x0

#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d00c)
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_ADDR, HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PCIE_1_SLV_Q2A_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d010)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_RMSK                                                          0x80007ff7
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR, HWIO_GCC_PCIE_1_SLV_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_SLV_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d014)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_RMSK                                                         0x80007ff5
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR, HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_SLEEP_SHFT                                                          0x4
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d018)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_RMSK                                                          0x80000007
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCIE_1_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCIE_1_AUX_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d01c)
#define HWIO_GCC_PCIE_1_AUX_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_PCIE_1_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CBCR_ADDR, HWIO_GCC_PCIE_1_AUX_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_CBCR_IN)
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d020)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_RMSK                                                             0x80007ff5
#define HWIO_GCC_PCIE_1_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR, HWIO_GCC_PCIE_1_PIPE_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_PIPE_CBCR_IN)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_PCIE_1_PIPE_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_PCIE_1_PIPE_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_PCIE_1_PIPE_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_PCIE_1_PIPE_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d028)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_RMSK                                                          0x800000f3
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR, HWIO_GCC_PCIE_1_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_D_BMSK                                                        0x80
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_D_SHFT                                                         0x7
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_N_BMSK                                                        0x40
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_N_SHFT                                                         0x6
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_M_BMSK                                                        0x20
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_M_SHFT                                                         0x5
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d02c)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_RMSK                                                            0x10371f
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR, HWIO_GCC_PCIE_1_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                 0x14
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_MODE_BMSK                                                         0x3000
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_MODE_SHFT                                                            0xc
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_PCIE_1_AUX_M_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d030)
#define HWIO_GCC_PCIE_1_AUX_M_RMSK                                                                     0xffff
#define HWIO_GCC_PCIE_1_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_M_ADDR, HWIO_GCC_PCIE_1_AUX_M_RMSK)
#define HWIO_GCC_PCIE_1_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_M_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_M_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_M_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_M_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_M_IN)
#define HWIO_GCC_PCIE_1_AUX_M_M_BMSK                                                                   0xffff
#define HWIO_GCC_PCIE_1_AUX_M_M_SHFT                                                                      0x0

#define HWIO_GCC_PCIE_1_AUX_N_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d034)
#define HWIO_GCC_PCIE_1_AUX_N_RMSK                                                                     0xffff
#define HWIO_GCC_PCIE_1_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_N_ADDR, HWIO_GCC_PCIE_1_AUX_N_RMSK)
#define HWIO_GCC_PCIE_1_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_N_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_N_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_N_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_N_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_N_IN)
#define HWIO_GCC_PCIE_1_AUX_N_NOT_N_MINUS_M_BMSK                                                       0xffff
#define HWIO_GCC_PCIE_1_AUX_N_NOT_N_MINUS_M_SHFT                                                          0x0

#define HWIO_GCC_PCIE_1_AUX_D_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d038)
#define HWIO_GCC_PCIE_1_AUX_D_RMSK                                                                     0xffff
#define HWIO_GCC_PCIE_1_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_D_ADDR, HWIO_GCC_PCIE_1_AUX_D_RMSK)
#define HWIO_GCC_PCIE_1_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_D_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_D_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_D_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_D_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_D_IN)
#define HWIO_GCC_PCIE_1_AUX_D_NOT_2D_BMSK                                                              0xffff
#define HWIO_GCC_PCIE_1_AUX_D_NOT_2D_SHFT                                                                 0x0

#define HWIO_GCC_PCIE_PHY_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f000)
#define HWIO_GCC_PCIE_PHY_BCR_RMSK                                                                        0x1
#define HWIO_GCC_PCIE_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_BCR_ADDR, HWIO_GCC_PCIE_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_BCR_IN)
#define HWIO_GCC_PCIE_PHY_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_PCIE_PHY_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f004)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR, HWIO_GCC_PCIE_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_AUX_CBCR_IN)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f014)
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_ADDR, HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_PCIE_PHY_REFGEN_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f018)
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_RMSK                                                       0x11071f
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_ADDR, HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_HW_CLK_CONTROL_BMSK                                        0x100000
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_HW_CLK_CONTROL_SHFT                                            0x14
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_RCGLITE_DISABLE_BMSK                                        0x10000
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_RCGLITE_DISABLE_SHFT                                           0x10
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_PCIE_PHY_REFGEN_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f02c)
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_REFGEN_CBCR_ADDR, HWIO_GCC_PCIE_PHY_REFGEN_CBCR_RMSK)
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_REFGEN_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_REFGEN_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_REFGEN_CBCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_REFGEN_CBCR_IN)
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_PCIE_PHY_REFGEN_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_UFS_CARD_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00075000)
#define HWIO_GCC_UFS_CARD_BCR_RMSK                                                                        0x1
#define HWIO_GCC_UFS_CARD_BCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_BCR_ADDR, HWIO_GCC_UFS_CARD_BCR_RMSK)
#define HWIO_GCC_UFS_CARD_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_BCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_BCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_BCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_BCR_ADDR,m,v,HWIO_GCC_UFS_CARD_BCR_IN)
#define HWIO_GCC_UFS_CARD_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_UFS_CARD_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_UFS_CARD_GDSCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00075004)
#define HWIO_GCC_UFS_CARD_GDSCR_RMSK                                                               0xf8ffffff
#define HWIO_GCC_UFS_CARD_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_GDSCR_ADDR, HWIO_GCC_UFS_CARD_GDSCR_RMSK)
#define HWIO_GCC_UFS_CARD_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_GDSCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_GDSCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_GDSCR_ADDR,m,v,HWIO_GCC_UFS_CARD_GDSCR_IN)
#define HWIO_GCC_UFS_CARD_GDSCR_PWR_ON_BMSK                                                        0x80000000
#define HWIO_GCC_UFS_CARD_GDSCR_PWR_ON_SHFT                                                              0x1f
#define HWIO_GCC_UFS_CARD_GDSCR_GDSC_STATE_BMSK                                                    0x78000000
#define HWIO_GCC_UFS_CARD_GDSCR_GDSC_STATE_SHFT                                                          0x1b
#define HWIO_GCC_UFS_CARD_GDSCR_EN_REST_WAIT_BMSK                                                    0xf00000
#define HWIO_GCC_UFS_CARD_GDSCR_EN_REST_WAIT_SHFT                                                        0x14
#define HWIO_GCC_UFS_CARD_GDSCR_EN_FEW_WAIT_BMSK                                                      0xf0000
#define HWIO_GCC_UFS_CARD_GDSCR_EN_FEW_WAIT_SHFT                                                         0x10
#define HWIO_GCC_UFS_CARD_GDSCR_CLK_DIS_WAIT_BMSK                                                      0xf000
#define HWIO_GCC_UFS_CARD_GDSCR_CLK_DIS_WAIT_SHFT                                                         0xc
#define HWIO_GCC_UFS_CARD_GDSCR_RETAIN_FF_ENABLE_BMSK                                                   0x800
#define HWIO_GCC_UFS_CARD_GDSCR_RETAIN_FF_ENABLE_SHFT                                                     0xb
#define HWIO_GCC_UFS_CARD_GDSCR_RESTORE_BMSK                                                            0x400
#define HWIO_GCC_UFS_CARD_GDSCR_RESTORE_SHFT                                                              0xa
#define HWIO_GCC_UFS_CARD_GDSCR_SAVE_BMSK                                                               0x200
#define HWIO_GCC_UFS_CARD_GDSCR_SAVE_SHFT                                                                 0x9
#define HWIO_GCC_UFS_CARD_GDSCR_RETAIN_BMSK                                                             0x100
#define HWIO_GCC_UFS_CARD_GDSCR_RETAIN_SHFT                                                               0x8
#define HWIO_GCC_UFS_CARD_GDSCR_EN_REST_BMSK                                                             0x80
#define HWIO_GCC_UFS_CARD_GDSCR_EN_REST_SHFT                                                              0x7
#define HWIO_GCC_UFS_CARD_GDSCR_EN_FEW_BMSK                                                              0x40
#define HWIO_GCC_UFS_CARD_GDSCR_EN_FEW_SHFT                                                               0x6
#define HWIO_GCC_UFS_CARD_GDSCR_CLAMP_IO_BMSK                                                            0x20
#define HWIO_GCC_UFS_CARD_GDSCR_CLAMP_IO_SHFT                                                             0x5
#define HWIO_GCC_UFS_CARD_GDSCR_CLK_DISABLE_BMSK                                                         0x10
#define HWIO_GCC_UFS_CARD_GDSCR_CLK_DISABLE_SHFT                                                          0x4
#define HWIO_GCC_UFS_CARD_GDSCR_PD_ARES_BMSK                                                              0x8
#define HWIO_GCC_UFS_CARD_GDSCR_PD_ARES_SHFT                                                              0x3
#define HWIO_GCC_UFS_CARD_GDSCR_SW_OVERRIDE_BMSK                                                          0x4
#define HWIO_GCC_UFS_CARD_GDSCR_SW_OVERRIDE_SHFT                                                          0x2
#define HWIO_GCC_UFS_CARD_GDSCR_HW_CONTROL_BMSK                                                           0x2
#define HWIO_GCC_UFS_CARD_GDSCR_HW_CONTROL_SHFT                                                           0x1
#define HWIO_GCC_UFS_CARD_GDSCR_SW_COLLAPSE_BMSK                                                          0x1
#define HWIO_GCC_UFS_CARD_GDSCR_SW_COLLAPSE_SHFT                                                          0x0

#define HWIO_GCC_UFS_CARD_CFG_GDSCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00075008)
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_RMSK                                                           0xffffffff
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_CFG_GDSCR_ADDR, HWIO_GCC_UFS_CARD_CFG_GDSCR_RMSK)
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_CFG_GDSCR_ADDR,m,v,HWIO_GCC_UFS_CARD_CFG_GDSCR_IN)
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                        0xf0000000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                              0x1c
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                        0xc000000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                             0x1a
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                         0x2000000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                              0x19
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                          0x1000000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                               0x18
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                   0xf00000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                       0x14
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                      0x80000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                         0x13
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                          0x40000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                             0x12
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                          0x20000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                             0x11
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                       0x10000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                          0x10
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                      0x8000
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                         0xf
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                     0x7800
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                        0xb
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                             0x400
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                               0xa
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                      0x200
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                        0x9
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                      0x100
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                        0x8
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                          0x80
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                           0x7
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                 0x60
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                  0x5
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                           0x10
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                            0x4
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                     0x8
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                     0x3
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                   0x4
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                   0x2
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                       0x2
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                       0x1
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                    0x1
#define HWIO_GCC_UFS_CARD_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                    0x0

#define HWIO_GCC_UFS_CARD_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007500c)
#define HWIO_GCC_UFS_CARD_AXI_CBCR_RMSK                                                            0x80007ff7
#define HWIO_GCC_UFS_CARD_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_CBCR_ADDR, HWIO_GCC_UFS_CARD_AXI_CBCR_RMSK)
#define HWIO_GCC_UFS_CARD_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_CBCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_AXI_CBCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_AXI_CBCR_ADDR,m,v,HWIO_GCC_UFS_CARD_AXI_CBCR_IN)
#define HWIO_GCC_UFS_CARD_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_UFS_CARD_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_UFS_CARD_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_UFS_CARD_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_UFS_CARD_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_UFS_CARD_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_UFS_CARD_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_UFS_CARD_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_UFS_CARD_AXI_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_UFS_CARD_AXI_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_UFS_CARD_AXI_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_UFS_CARD_AXI_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_UFS_CARD_AXI_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_UFS_CARD_AXI_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_UFS_CARD_AXI_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_UFS_CARD_AXI_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_UFS_CARD_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_UFS_CARD_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_UFS_CARD_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00075010)
#define HWIO_GCC_UFS_CARD_AHB_CBCR_RMSK                                                            0x80000007
#define HWIO_GCC_UFS_CARD_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_AHB_CBCR_ADDR, HWIO_GCC_UFS_CARD_AHB_CBCR_RMSK)
#define HWIO_GCC_UFS_CARD_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_AHB_CBCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_AHB_CBCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_AHB_CBCR_ADDR,m,v,HWIO_GCC_UFS_CARD_AHB_CBCR_IN)
#define HWIO_GCC_UFS_CARD_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_UFS_CARD_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_UFS_CARD_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_UFS_CARD_AHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_UFS_CARD_AHB_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_UFS_CARD_AHB_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_UFS_CARD_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_UFS_CARD_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00075014)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_ADDR, HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_RMSK)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_ADDR,m,v,HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_IN)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00075018)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_ADDR, HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_RMSK)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_ADDR,m,v,HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_IN)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007501c)
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_RMSK                                                        0x800000f3
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_ADDR, HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_IN)
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_DIRTY_D_BMSK                                                      0x80
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_DIRTY_D_SHFT                                                       0x7
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_DIRTY_N_BMSK                                                      0x40
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_DIRTY_N_SHFT                                                       0x6
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_DIRTY_M_BMSK                                                      0x20
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_DIRTY_M_SHFT                                                       0x5
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_UFS_CARD_AXI_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00075020)
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_RMSK                                                          0x10371f
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_ADDR, HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_IN)
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                           0x100000
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                               0x14
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_MODE_BMSK                                                       0x3000
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_MODE_SHFT                                                          0xc
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_UFS_CARD_AXI_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_UFS_CARD_AXI_M_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00075024)
#define HWIO_GCC_UFS_CARD_AXI_M_RMSK                                                                     0xff
#define HWIO_GCC_UFS_CARD_AXI_M_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_M_ADDR, HWIO_GCC_UFS_CARD_AXI_M_RMSK)
#define HWIO_GCC_UFS_CARD_AXI_M_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_M_ADDR, m)
#define HWIO_GCC_UFS_CARD_AXI_M_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_AXI_M_ADDR,v)
#define HWIO_GCC_UFS_CARD_AXI_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_AXI_M_ADDR,m,v,HWIO_GCC_UFS_CARD_AXI_M_IN)
#define HWIO_GCC_UFS_CARD_AXI_M_M_BMSK                                                                   0xff
#define HWIO_GCC_UFS_CARD_AXI_M_M_SHFT                                                                    0x0

#define HWIO_GCC_UFS_CARD_AXI_N_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00075028)
#define HWIO_GCC_UFS_CARD_AXI_N_RMSK                                                                     0xff
#define HWIO_GCC_UFS_CARD_AXI_N_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_N_ADDR, HWIO_GCC_UFS_CARD_AXI_N_RMSK)
#define HWIO_GCC_UFS_CARD_AXI_N_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_N_ADDR, m)
#define HWIO_GCC_UFS_CARD_AXI_N_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_AXI_N_ADDR,v)
#define HWIO_GCC_UFS_CARD_AXI_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_AXI_N_ADDR,m,v,HWIO_GCC_UFS_CARD_AXI_N_IN)
#define HWIO_GCC_UFS_CARD_AXI_N_NOT_N_MINUS_M_BMSK                                                       0xff
#define HWIO_GCC_UFS_CARD_AXI_N_NOT_N_MINUS_M_SHFT                                                        0x0

#define HWIO_GCC_UFS_CARD_AXI_D_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007502c)
#define HWIO_GCC_UFS_CARD_AXI_D_RMSK                                                                     0xff
#define HWIO_GCC_UFS_CARD_AXI_D_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_D_ADDR, HWIO_GCC_UFS_CARD_AXI_D_RMSK)
#define HWIO_GCC_UFS_CARD_AXI_D_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_AXI_D_ADDR, m)
#define HWIO_GCC_UFS_CARD_AXI_D_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_AXI_D_ADDR,v)
#define HWIO_GCC_UFS_CARD_AXI_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_AXI_D_ADDR,m,v,HWIO_GCC_UFS_CARD_AXI_D_IN)
#define HWIO_GCC_UFS_CARD_AXI_D_NOT_2D_BMSK                                                              0xff
#define HWIO_GCC_UFS_CARD_AXI_D_NOT_2D_SHFT                                                               0x0

#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00075038)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_RMSK                                                0xf
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_ADDR, HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_RMSK)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_IN)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_CLK_DIV_BMSK                                        0xf
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_DIV_CDIVR_CLK_DIV_SHFT                                        0x0

#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00075048)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_RMSK                                                0xf
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_ADDR, HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_RMSK)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_IN)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_CLK_DIV_BMSK                                        0xf
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_DIV_CDIVR_CLK_DIV_SHFT                                        0x0

#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00075054)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_RMSK                                                    0x80007ff7
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_ADDR, HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_RMSK)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_ADDR,m,v,HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_IN)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                                      0x4000
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                         0xe
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                    0x2000
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                       0xd
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                   0x1000
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                      0xc
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_WAKEUP_BMSK                                                  0xf00
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_WAKEUP_SHFT                                                    0x8
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_SLEEP_BMSK                                                    0xf0
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_SLEEP_SHFT                                                     0x4
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_HW_CTL_BMSK                                                    0x2
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_HW_CTL_SHFT                                                    0x1
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00075058)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_RMSK                                                       0x80007ff7
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_ADDR, HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_RMSK)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_ADDR,m,v,HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_IN)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                                         0x4000
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                            0xe
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                       0x2000
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                          0xd
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                      0x1000
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                         0xc
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_WAKEUP_BMSK                                                     0xf00
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_WAKEUP_SHFT                                                       0x8
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_SLEEP_BMSK                                                       0xf0
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_SLEEP_SHFT                                                        0x4
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_HW_CTL_BMSK                                                       0x2
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_HW_CTL_SHFT                                                       0x1
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_UFS_CARD_ICE_CORE_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0007505c)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_ADDR, HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_IN)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_UFS_CARD_ICE_CORE_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00075060)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_RMSK                                                     0x11071f
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_ADDR, HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_IN)
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_HW_CLK_CONTROL_BMSK                                      0x100000
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_HW_CLK_CONTROL_SHFT                                          0x14
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_RCGLITE_DISABLE_BMSK                                      0x10000
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_RCGLITE_DISABLE_SHFT                                         0x10
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_UFS_CARD_ICE_CORE_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00075074)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_RMSK                                                0x80000013
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_ADDR, HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_IN)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00075078)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_RMSK                                                  0x11071f
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_ADDR, HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_IN)
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_HW_CLK_CONTROL_BMSK                                   0x100000
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_HW_CLK_CONTROL_SHFT                                       0x14
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_RCGLITE_DISABLE_BMSK                                   0x10000
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_RCGLITE_DISABLE_SHFT                                      0x10
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_UFS_CARD_UNIPRO_CORE_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007508c)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_RMSK                                                        0x80000007
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_ADDR, HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_IN)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_HW_CTL_BMSK                                                        0x2
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_HW_CTL_SHFT                                                        0x1
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_UFS_CARD_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00075090)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_ADDR, HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_UFS_CARD_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00075094)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_RMSK                                                      0x11071f
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_ADDR, HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                       0x100000
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                           0x14
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                       0x10000
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                          0x10
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_UFS_CARD_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000750a8)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_ADDR, HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_RMSK)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_ADDR, m)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_ADDR,v)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_ADDR,m,v,HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_IN)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x000750b0)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_RMSK                                                0xf
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_ADDR, HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_RMSK)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_IN)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_CLK_DIV_BMSK                                        0xf
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_DIV_CDIVR_CLK_DIV_SHFT                                        0x0

#define HWIO_GCC_UFS_PHY_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00077000)
#define HWIO_GCC_UFS_PHY_BCR_RMSK                                                                         0x1
#define HWIO_GCC_UFS_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_BCR_ADDR, HWIO_GCC_UFS_PHY_BCR_RMSK)
#define HWIO_GCC_UFS_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_BCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_BCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_BCR_ADDR,m,v,HWIO_GCC_UFS_PHY_BCR_IN)
#define HWIO_GCC_UFS_PHY_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_UFS_PHY_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_UFS_PHY_GDSCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00077004)
#define HWIO_GCC_UFS_PHY_GDSCR_RMSK                                                                0xf8ffffff
#define HWIO_GCC_UFS_PHY_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_GDSCR_ADDR, HWIO_GCC_UFS_PHY_GDSCR_RMSK)
#define HWIO_GCC_UFS_PHY_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_GDSCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_GDSCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_GDSCR_ADDR,m,v,HWIO_GCC_UFS_PHY_GDSCR_IN)
#define HWIO_GCC_UFS_PHY_GDSCR_PWR_ON_BMSK                                                         0x80000000
#define HWIO_GCC_UFS_PHY_GDSCR_PWR_ON_SHFT                                                               0x1f
#define HWIO_GCC_UFS_PHY_GDSCR_GDSC_STATE_BMSK                                                     0x78000000
#define HWIO_GCC_UFS_PHY_GDSCR_GDSC_STATE_SHFT                                                           0x1b
#define HWIO_GCC_UFS_PHY_GDSCR_EN_REST_WAIT_BMSK                                                     0xf00000
#define HWIO_GCC_UFS_PHY_GDSCR_EN_REST_WAIT_SHFT                                                         0x14
#define HWIO_GCC_UFS_PHY_GDSCR_EN_FEW_WAIT_BMSK                                                       0xf0000
#define HWIO_GCC_UFS_PHY_GDSCR_EN_FEW_WAIT_SHFT                                                          0x10
#define HWIO_GCC_UFS_PHY_GDSCR_CLK_DIS_WAIT_BMSK                                                       0xf000
#define HWIO_GCC_UFS_PHY_GDSCR_CLK_DIS_WAIT_SHFT                                                          0xc
#define HWIO_GCC_UFS_PHY_GDSCR_RETAIN_FF_ENABLE_BMSK                                                    0x800
#define HWIO_GCC_UFS_PHY_GDSCR_RETAIN_FF_ENABLE_SHFT                                                      0xb
#define HWIO_GCC_UFS_PHY_GDSCR_RESTORE_BMSK                                                             0x400
#define HWIO_GCC_UFS_PHY_GDSCR_RESTORE_SHFT                                                               0xa
#define HWIO_GCC_UFS_PHY_GDSCR_SAVE_BMSK                                                                0x200
#define HWIO_GCC_UFS_PHY_GDSCR_SAVE_SHFT                                                                  0x9
#define HWIO_GCC_UFS_PHY_GDSCR_RETAIN_BMSK                                                              0x100
#define HWIO_GCC_UFS_PHY_GDSCR_RETAIN_SHFT                                                                0x8
#define HWIO_GCC_UFS_PHY_GDSCR_EN_REST_BMSK                                                              0x80
#define HWIO_GCC_UFS_PHY_GDSCR_EN_REST_SHFT                                                               0x7
#define HWIO_GCC_UFS_PHY_GDSCR_EN_FEW_BMSK                                                               0x40
#define HWIO_GCC_UFS_PHY_GDSCR_EN_FEW_SHFT                                                                0x6
#define HWIO_GCC_UFS_PHY_GDSCR_CLAMP_IO_BMSK                                                             0x20
#define HWIO_GCC_UFS_PHY_GDSCR_CLAMP_IO_SHFT                                                              0x5
#define HWIO_GCC_UFS_PHY_GDSCR_CLK_DISABLE_BMSK                                                          0x10
#define HWIO_GCC_UFS_PHY_GDSCR_CLK_DISABLE_SHFT                                                           0x4
#define HWIO_GCC_UFS_PHY_GDSCR_PD_ARES_BMSK                                                               0x8
#define HWIO_GCC_UFS_PHY_GDSCR_PD_ARES_SHFT                                                               0x3
#define HWIO_GCC_UFS_PHY_GDSCR_SW_OVERRIDE_BMSK                                                           0x4
#define HWIO_GCC_UFS_PHY_GDSCR_SW_OVERRIDE_SHFT                                                           0x2
#define HWIO_GCC_UFS_PHY_GDSCR_HW_CONTROL_BMSK                                                            0x2
#define HWIO_GCC_UFS_PHY_GDSCR_HW_CONTROL_SHFT                                                            0x1
#define HWIO_GCC_UFS_PHY_GDSCR_SW_COLLAPSE_BMSK                                                           0x1
#define HWIO_GCC_UFS_PHY_GDSCR_SW_COLLAPSE_SHFT                                                           0x0

#define HWIO_GCC_UFS_PHY_CFG_GDSCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00077008)
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_RMSK                                                            0xffffffff
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_CFG_GDSCR_ADDR, HWIO_GCC_UFS_PHY_CFG_GDSCR_RMSK)
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_CFG_GDSCR_ADDR,m,v,HWIO_GCC_UFS_PHY_CFG_GDSCR_IN)
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                         0xf0000000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                               0x1c
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                         0xc000000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                              0x1a
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                          0x2000000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                               0x19
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                           0x1000000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                0x18
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                    0xf00000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                        0x14
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                       0x80000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                          0x13
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                           0x40000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                              0x12
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                           0x20000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                              0x11
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                        0x10000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                           0x10
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                       0x8000
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                          0xf
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                      0x7800
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                         0xb
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                              0x400
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                0xa
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                       0x200
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                         0x9
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                       0x100
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                         0x8
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                           0x80
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                            0x7
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                  0x60
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                   0x5
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                            0x10
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                             0x4
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                      0x8
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                      0x3
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                    0x4
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                    0x2
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                        0x2
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                        0x1
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                     0x1
#define HWIO_GCC_UFS_PHY_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                     0x0

#define HWIO_GCC_UFS_PHY_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007700c)
#define HWIO_GCC_UFS_PHY_AXI_CBCR_RMSK                                                             0x80007ff7
#define HWIO_GCC_UFS_PHY_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_CBCR_ADDR, HWIO_GCC_UFS_PHY_AXI_CBCR_RMSK)
#define HWIO_GCC_UFS_PHY_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_CBCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AXI_CBCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AXI_CBCR_ADDR,m,v,HWIO_GCC_UFS_PHY_AXI_CBCR_IN)
#define HWIO_GCC_UFS_PHY_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_UFS_PHY_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_UFS_PHY_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_UFS_PHY_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_UFS_PHY_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_UFS_PHY_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_UFS_PHY_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_UFS_PHY_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_UFS_PHY_AXI_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_UFS_PHY_AXI_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_UFS_PHY_AXI_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_UFS_PHY_AXI_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_UFS_PHY_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_UFS_PHY_AXI_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_UFS_PHY_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_UFS_PHY_AXI_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_UFS_PHY_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_UFS_PHY_AXI_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_UFS_PHY_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00077010)
#define HWIO_GCC_UFS_PHY_AHB_CBCR_RMSK                                                             0x80000007
#define HWIO_GCC_UFS_PHY_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AHB_CBCR_ADDR, HWIO_GCC_UFS_PHY_AHB_CBCR_RMSK)
#define HWIO_GCC_UFS_PHY_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AHB_CBCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AHB_CBCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AHB_CBCR_ADDR,m,v,HWIO_GCC_UFS_PHY_AHB_CBCR_IN)
#define HWIO_GCC_UFS_PHY_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_UFS_PHY_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_UFS_PHY_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_UFS_PHY_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_UFS_PHY_AHB_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_UFS_PHY_AHB_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_UFS_PHY_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_UFS_PHY_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00077014)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_ADDR, HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_RMSK)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_ADDR,m,v,HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_IN)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00077018)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_ADDR, HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_RMSK)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_ADDR,m,v,HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_IN)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007701c)
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_RMSK                                                         0x800000f3
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_ADDR, HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_IN)
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_DIRTY_D_BMSK                                                       0x80
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_DIRTY_D_SHFT                                                        0x7
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_DIRTY_N_BMSK                                                       0x40
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_DIRTY_N_SHFT                                                        0x6
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_DIRTY_M_BMSK                                                       0x20
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_DIRTY_M_SHFT                                                        0x5
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_UFS_PHY_AXI_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00077020)
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_RMSK                                                           0x10371f
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_ADDR, HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_IN)
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                            0x100000
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                0x14
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_MODE_BMSK                                                        0x3000
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_MODE_SHFT                                                           0xc
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_UFS_PHY_AXI_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_UFS_PHY_AXI_M_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00077024)
#define HWIO_GCC_UFS_PHY_AXI_M_RMSK                                                                      0xff
#define HWIO_GCC_UFS_PHY_AXI_M_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_M_ADDR, HWIO_GCC_UFS_PHY_AXI_M_RMSK)
#define HWIO_GCC_UFS_PHY_AXI_M_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_M_ADDR, m)
#define HWIO_GCC_UFS_PHY_AXI_M_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AXI_M_ADDR,v)
#define HWIO_GCC_UFS_PHY_AXI_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AXI_M_ADDR,m,v,HWIO_GCC_UFS_PHY_AXI_M_IN)
#define HWIO_GCC_UFS_PHY_AXI_M_M_BMSK                                                                    0xff
#define HWIO_GCC_UFS_PHY_AXI_M_M_SHFT                                                                     0x0

#define HWIO_GCC_UFS_PHY_AXI_N_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00077028)
#define HWIO_GCC_UFS_PHY_AXI_N_RMSK                                                                      0xff
#define HWIO_GCC_UFS_PHY_AXI_N_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_N_ADDR, HWIO_GCC_UFS_PHY_AXI_N_RMSK)
#define HWIO_GCC_UFS_PHY_AXI_N_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_N_ADDR, m)
#define HWIO_GCC_UFS_PHY_AXI_N_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AXI_N_ADDR,v)
#define HWIO_GCC_UFS_PHY_AXI_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AXI_N_ADDR,m,v,HWIO_GCC_UFS_PHY_AXI_N_IN)
#define HWIO_GCC_UFS_PHY_AXI_N_NOT_N_MINUS_M_BMSK                                                        0xff
#define HWIO_GCC_UFS_PHY_AXI_N_NOT_N_MINUS_M_SHFT                                                         0x0

#define HWIO_GCC_UFS_PHY_AXI_D_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007702c)
#define HWIO_GCC_UFS_PHY_AXI_D_RMSK                                                                      0xff
#define HWIO_GCC_UFS_PHY_AXI_D_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_D_ADDR, HWIO_GCC_UFS_PHY_AXI_D_RMSK)
#define HWIO_GCC_UFS_PHY_AXI_D_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AXI_D_ADDR, m)
#define HWIO_GCC_UFS_PHY_AXI_D_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AXI_D_ADDR,v)
#define HWIO_GCC_UFS_PHY_AXI_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AXI_D_ADDR,m,v,HWIO_GCC_UFS_PHY_AXI_D_IN)
#define HWIO_GCC_UFS_PHY_AXI_D_NOT_2D_BMSK                                                               0xff
#define HWIO_GCC_UFS_PHY_AXI_D_NOT_2D_SHFT                                                                0x0

#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00077038)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_RMSK                                                 0xf
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_ADDR, HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_RMSK)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_IN)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_CLK_DIV_BMSK                                         0xf
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_DIV_CDIVR_CLK_DIV_SHFT                                         0x0

#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00077048)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_RMSK                                                 0xf
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_ADDR, HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_RMSK)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_IN)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_CLK_DIV_BMSK                                         0xf
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_DIV_CDIVR_CLK_DIV_SHFT                                         0x0

#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00077054)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_RMSK                                                     0x80007ff7
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_ADDR, HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_RMSK)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_ADDR,m,v,HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_IN)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                                       0x4000
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                          0xe
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                     0x2000
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                        0xd
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                    0x1000
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                       0xc
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_WAKEUP_BMSK                                                   0xf00
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_WAKEUP_SHFT                                                     0x8
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_SLEEP_BMSK                                                     0xf0
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_SLEEP_SHFT                                                      0x4
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_HW_CTL_BMSK                                                     0x2
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_HW_CTL_SHFT                                                     0x1
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00077058)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_RMSK                                                        0x80007ff7
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_ADDR, HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_RMSK)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_ADDR,m,v,HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_IN)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_HW_CTL_BMSK                                                        0x2
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_HW_CTL_SHFT                                                        0x1
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_UFS_PHY_ICE_CORE_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007705c)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_ADDR, HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_IN)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_UFS_PHY_ICE_CORE_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00077060)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_RMSK                                                      0x11071f
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_ADDR, HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_IN)
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_HW_CLK_CONTROL_BMSK                                       0x100000
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_HW_CLK_CONTROL_SHFT                                           0x14
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_RCGLITE_DISABLE_BMSK                                       0x10000
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_RCGLITE_DISABLE_SHFT                                          0x10
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_UFS_PHY_ICE_CORE_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00077074)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_RMSK                                                 0x80000013
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_ADDR, HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_IN)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00077078)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_RMSK                                                   0x11071f
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_ADDR, HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_IN)
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_HW_CLK_CONTROL_BMSK                                    0x100000
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_HW_CLK_CONTROL_SHFT                                        0x14
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_RCGLITE_DISABLE_BMSK                                    0x10000
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_RCGLITE_DISABLE_SHFT                                       0x10
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_UFS_PHY_UNIPRO_CORE_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007708c)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_RMSK                                                         0x80000007
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_ADDR, HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_IN)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_HW_CTL_BMSK                                                         0x2
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_HW_CTL_SHFT                                                         0x1
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_UFS_PHY_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00077090)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_ADDR, HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_UFS_PHY_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00077094)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_RMSK                                                       0x11071f
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_ADDR, HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                        0x100000
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                            0x14
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                        0x10000
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                           0x10
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_UFS_PHY_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000770a8)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_ADDR, HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_RMSK)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_ADDR,m,v,HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_IN)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x000770b0)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_RMSK                                                 0xf
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_ADDR, HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_RMSK)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_IN)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_CLK_DIV_BMSK                                         0xf
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_DIV_CDIVR_CLK_DIV_SHFT                                         0x0

#define HWIO_GCC_SSC_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00063000)
#define HWIO_GCC_SSC_BCR_RMSK                                                                             0x1
#define HWIO_GCC_SSC_BCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_BCR_ADDR, HWIO_GCC_SSC_BCR_RMSK)
#define HWIO_GCC_SSC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_BCR_ADDR, m)
#define HWIO_GCC_SSC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_BCR_ADDR,v)
#define HWIO_GCC_SSC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_BCR_ADDR,m,v,HWIO_GCC_SSC_BCR_IN)
#define HWIO_GCC_SSC_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_SSC_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00063004)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR, HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_RMSK)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR, m)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR,v)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR,m,v,HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IN)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00063008)
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_RMSK                                                    0x80007ff7
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                      0x4000
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                         0xe
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                    0x2000
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                       0xd
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                   0x1000
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                      0xc
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_WAKEUP_BMSK                                                  0xf00
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_WAKEUP_SHFT                                                    0x8
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_SLEEP_BMSK                                                    0xf0
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_SLEEP_SHFT                                                     0x4
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_HW_CTL_BMSK                                                    0x2
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_HW_CTL_SHFT                                                    0x1
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_AGGRE_NOC_SSC_Q6_AXI_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0006300c)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_RMSK                                                           0x80000007
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR, HWIO_GCC_SSC_CNOC_AHBS_CBCR_RMSK)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR, m)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR,v)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR,m,v,HWIO_GCC_SSC_CNOC_AHBS_CBCR_IN)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00063010)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_RMSK                                                            0x80000007
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR, HWIO_GCC_SSC_CNOC_MPU_CBCR_RMSK)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR, m)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR,v)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR,m,v,HWIO_GCC_SSC_CNOC_MPU_CBCR_IN)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SSC_XO_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00063014)
#define HWIO_GCC_SSC_XO_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_SSC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_XO_CBCR_ADDR, HWIO_GCC_SSC_XO_CBCR_RMSK)
#define HWIO_GCC_SSC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_XO_CBCR_ADDR, m)
#define HWIO_GCC_SSC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_XO_CBCR_ADDR,v)
#define HWIO_GCC_SSC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_XO_CBCR_ADDR,m,v,HWIO_GCC_SSC_XO_CBCR_IN)
#define HWIO_GCC_SSC_XO_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_SSC_XO_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_SSC_XO_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_SSC_XO_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_SSC_XO_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_SSC_XO_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_VS_BCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a000)
#define HWIO_GCC_VS_BCR_RMSK                                                                              0x1
#define HWIO_GCC_VS_BCR_IN          \
        in_dword_masked(HWIO_GCC_VS_BCR_ADDR, HWIO_GCC_VS_BCR_RMSK)
#define HWIO_GCC_VS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_BCR_ADDR, m)
#define HWIO_GCC_VS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_VS_BCR_ADDR,v)
#define HWIO_GCC_VS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_BCR_ADDR,m,v,HWIO_GCC_VS_BCR_IN)
#define HWIO_GCC_VS_BCR_BLK_ARES_BMSK                                                                     0x1
#define HWIO_GCC_VS_BCR_BLK_ARES_SHFT                                                                     0x0

#define HWIO_GCC_VDDCX_VS_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a004)
#define HWIO_GCC_VDDCX_VS_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_VDDCX_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VDDCX_VS_CBCR_ADDR, HWIO_GCC_VDDCX_VS_CBCR_RMSK)
#define HWIO_GCC_VDDCX_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDCX_VS_CBCR_ADDR, m)
#define HWIO_GCC_VDDCX_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VDDCX_VS_CBCR_ADDR,v)
#define HWIO_GCC_VDDCX_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDCX_VS_CBCR_ADDR,m,v,HWIO_GCC_VDDCX_VS_CBCR_IN)
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_VDDMX_VS_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a008)
#define HWIO_GCC_VDDMX_VS_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_VDDMX_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VDDMX_VS_CBCR_ADDR, HWIO_GCC_VDDMX_VS_CBCR_RMSK)
#define HWIO_GCC_VDDMX_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDMX_VS_CBCR_ADDR, m)
#define HWIO_GCC_VDDMX_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VDDMX_VS_CBCR_ADDR,v)
#define HWIO_GCC_VDDMX_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDMX_VS_CBCR_ADDR,m,v,HWIO_GCC_VDDMX_VS_CBCR_IN)
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_VDDA_VS_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a00c)
#define HWIO_GCC_VDDA_VS_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_VDDA_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VDDA_VS_CBCR_ADDR, HWIO_GCC_VDDA_VS_CBCR_RMSK)
#define HWIO_GCC_VDDA_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDA_VS_CBCR_ADDR, m)
#define HWIO_GCC_VDDA_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VDDA_VS_CBCR_ADDR,v)
#define HWIO_GCC_VDDA_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDA_VS_CBCR_ADDR,m,v,HWIO_GCC_VDDA_VS_CBCR_IN)
#define HWIO_GCC_VDDA_VS_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_VDDA_VS_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_VDDA_VS_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_VDDA_VS_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_VDDA_VS_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_VDDA_VS_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_VS_CTRL_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a010)
#define HWIO_GCC_VS_CTRL_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_VS_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VS_CTRL_CBCR_ADDR, HWIO_GCC_VS_CTRL_CBCR_RMSK)
#define HWIO_GCC_VS_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_VS_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_VS_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CTRL_CBCR_ADDR,m,v,HWIO_GCC_VS_CTRL_CBCR_IN)
#define HWIO_GCC_VS_CTRL_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_VS_CTRL_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_VS_CTRL_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_VS_CTRL_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_VS_CTRL_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_VS_CTRL_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_VS_CTRL_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a014)
#define HWIO_GCC_VS_CTRL_AHB_CBCR_RMSK                                                             0x80000007
#define HWIO_GCC_VS_CTRL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VS_CTRL_AHB_CBCR_ADDR, HWIO_GCC_VS_CTRL_AHB_CBCR_RMSK)
#define HWIO_GCC_VS_CTRL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CTRL_AHB_CBCR_ADDR, m)
#define HWIO_GCC_VS_CTRL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CTRL_AHB_CBCR_ADDR,v)
#define HWIO_GCC_VS_CTRL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CTRL_AHB_CBCR_ADDR,m,v,HWIO_GCC_VS_CTRL_AHB_CBCR_IN)
#define HWIO_GCC_VS_CTRL_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_VS_CTRL_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_VS_CTRL_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_VS_CTRL_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_VS_CTRL_AHB_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_VS_CTRL_AHB_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_VS_CTRL_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_VS_CTRL_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_VSENSOR_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a018)
#define HWIO_GCC_VSENSOR_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_VSENSOR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VSENSOR_CMD_RCGR_ADDR, HWIO_GCC_VSENSOR_CMD_RCGR_RMSK)
#define HWIO_GCC_VSENSOR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VSENSOR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_VSENSOR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VSENSOR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_VSENSOR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VSENSOR_CMD_RCGR_ADDR,m,v,HWIO_GCC_VSENSOR_CMD_RCGR_IN)
#define HWIO_GCC_VSENSOR_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_VSENSOR_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_VSENSOR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_VSENSOR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_VSENSOR_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_VSENSOR_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_VSENSOR_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_VSENSOR_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_VSENSOR_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a01c)
#define HWIO_GCC_VSENSOR_CFG_RCGR_RMSK                                                               0x11071f
#define HWIO_GCC_VSENSOR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VSENSOR_CFG_RCGR_ADDR, HWIO_GCC_VSENSOR_CFG_RCGR_RMSK)
#define HWIO_GCC_VSENSOR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VSENSOR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_VSENSOR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VSENSOR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_VSENSOR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VSENSOR_CFG_RCGR_ADDR,m,v,HWIO_GCC_VSENSOR_CFG_RCGR_IN)
#define HWIO_GCC_VSENSOR_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                0x100000
#define HWIO_GCC_VSENSOR_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                    0x14
#define HWIO_GCC_VSENSOR_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                0x10000
#define HWIO_GCC_VSENSOR_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                   0x10
#define HWIO_GCC_VSENSOR_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_VSENSOR_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_VSENSOR_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_VSENSOR_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a030)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_VS_CTRL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR, HWIO_GCC_VS_CTRL_CMD_RCGR_RMSK)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR,m,v,HWIO_GCC_VS_CTRL_CMD_RCGR_IN)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_VS_CTRL_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_VS_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_VS_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_VS_CTRL_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_VS_CTRL_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_VS_CTRL_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_VS_CTRL_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a034)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_RMSK                                                               0x11071f
#define HWIO_GCC_VS_CTRL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR, HWIO_GCC_VS_CTRL_CFG_RCGR_RMSK)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR,m,v,HWIO_GCC_VS_CTRL_CFG_RCGR_IN)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                0x100000
#define HWIO_GCC_VS_CTRL_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                    0x14
#define HWIO_GCC_VS_CTRL_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                0x10000
#define HWIO_GCC_VS_CTRL_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                   0x10
#define HWIO_GCC_VS_CTRL_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_VS_CTRL_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_VS_CTRL_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_VS_CTRL_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_MSS_VS_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a048)
#define HWIO_GCC_MSS_VS_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_MSS_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_VS_CBCR_ADDR, HWIO_GCC_MSS_VS_CBCR_RMSK)
#define HWIO_GCC_MSS_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VS_CBCR_ADDR, m)
#define HWIO_GCC_MSS_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VS_CBCR_ADDR,v)
#define HWIO_GCC_MSS_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VS_CBCR_ADDR,m,v,HWIO_GCC_MSS_VS_CBCR_IN)
#define HWIO_GCC_MSS_VS_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_MSS_VS_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_MSS_VS_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_MSS_VS_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_MSS_VS_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_MSS_VS_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_GPU_VS_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a04c)
#define HWIO_GCC_GPU_VS_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_GPU_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_VS_CBCR_ADDR, HWIO_GCC_GPU_VS_CBCR_RMSK)
#define HWIO_GCC_GPU_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_VS_CBCR_ADDR, m)
#define HWIO_GCC_GPU_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_VS_CBCR_ADDR,v)
#define HWIO_GCC_GPU_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_VS_CBCR_ADDR,m,v,HWIO_GCC_GPU_VS_CBCR_IN)
#define HWIO_GCC_GPU_VS_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_GPU_VS_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_GPU_VS_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_GPU_VS_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_GPU_VS_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_GPU_VS_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_APC_VS_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a050)
#define HWIO_GCC_APC_VS_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_APC_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APC_VS_CBCR_ADDR, HWIO_GCC_APC_VS_CBCR_RMSK)
#define HWIO_GCC_APC_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APC_VS_CBCR_ADDR, m)
#define HWIO_GCC_APC_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APC_VS_CBCR_ADDR,v)
#define HWIO_GCC_APC_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APC_VS_CBCR_ADDR,m,v,HWIO_GCC_APC_VS_CBCR_IN)
#define HWIO_GCC_APC_VS_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_APC_VS_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_APC_VS_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_APC_VS_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_APC_VS_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_APC_VS_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_AGGRE_NOC_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00082000)
#define HWIO_GCC_AGGRE_NOC_BCR_RMSK                                                                       0x1
#define HWIO_GCC_AGGRE_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_BCR_ADDR, HWIO_GCC_AGGRE_NOC_BCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_BCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_BCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_BCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_BCR_IN)
#define HWIO_GCC_AGGRE_NOC_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_AGGRE_NOC_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00082004)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_RMSK                                                 0x80000007
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_HW_CTL_BMSK                                                 0x2
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_HW_CTL_SHFT                                                 0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_AHB_CFG_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00082008)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_RMSK                                                           0x80000007
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_AHB_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008200c)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR, HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_RMSK)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00082010)
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_AGGRE_NOC_SF_EAST_AXI_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00082014)
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_RMSK                                                  0x80000005
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_AGGRE_NOC_SF_NORTH_AXI_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00082018)
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_AGGRE_NOC_SF_CENTER_AXI_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0008201c)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00082020)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00082024)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_RMSK                                                       0x80000007
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_HW_CTL_BMSK                                                       0x2
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_HW_CTL_SHFT                                                       0x1
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00082028)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_RMSK                                                      0x80000007
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008202c)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00082030)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_RMSK                                                    0x80000005
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00082034)
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_AGGRE_NOC_WEST_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00082038)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008203c)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00082040)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00082044)
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_AGGRE_NOC_MONAQ_AXI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00082048)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR, HWIO_GCC_AGGRE_NOC_IPA_CBCR_RMSK)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_IPA_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00082068)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0008206c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00082070)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00082074)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00082078)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0008207c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00082080)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00082084)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00082088)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0008208c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00082090)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00082094)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00082098)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0008209c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000820a0)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000820a4)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0008204c)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR, HWIO_GCC_AGGRE_NOC_CMD_RCGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_CMD_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00082050)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_RMSK                                                             0x11071f
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR, HWIO_GCC_AGGRE_NOC_CFG_RCGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_CFG_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_HW_CLK_CONTROL_BMSK                                              0x100000
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                  0x14
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_RCGLITE_DISABLE_BMSK                                              0x10000
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                 0x10
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00082194)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00082198)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0008219c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000821a0)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000821a4)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000821a8)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000821ac)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000821b0)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000821b4)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000821b8)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_RMSK                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_BMSK                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SHFT                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_BMSK                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_SHFT                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000821bc)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000821c0)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000821c4)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000821c8)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000821cc)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000821d0)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00082178)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR, HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008217c)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_RMSK                                                     0x11071f
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR, HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_HW_CLK_CONTROL_BMSK                                      0x100000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_HW_CLK_CONTROL_SHFT                                          0x14
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_RCGLITE_DISABLE_BMSK                                      0x10000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_RCGLITE_DISABLE_SHFT                                         0x10
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822c0)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF0_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822c4)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF1_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822c8)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF2_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822cc)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF3_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822d0)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF4_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822d4)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF5_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822d8)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF6_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822dc)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF7_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822e0)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF8_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000822e4)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_RMSK                                        0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_SRC_SEL_BMSK                                0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_SRC_SEL_SHFT                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_SRC_DIV_BMSK                                 0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF9_DFSR_SRC_DIV_SHFT                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000822e8)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_RMSK                                       0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_SRC_SEL_BMSK                               0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_SRC_SEL_SHFT                                 0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_SRC_DIV_BMSK                                0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF10_DFSR_SRC_DIV_SHFT                                 0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000822ec)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_RMSK                                       0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_SRC_SEL_BMSK                               0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_SRC_SEL_SHFT                                 0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_SRC_DIV_BMSK                                0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF11_DFSR_SRC_DIV_SHFT                                 0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000822f0)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_RMSK                                       0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_SRC_SEL_BMSK                               0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_SRC_SEL_SHFT                                 0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_SRC_DIV_BMSK                                0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF12_DFSR_SRC_DIV_SHFT                                 0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000822f4)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_RMSK                                       0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_SRC_SEL_BMSK                               0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_SRC_SEL_SHFT                                 0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_SRC_DIV_BMSK                                0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF13_DFSR_SRC_DIV_SHFT                                 0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000822f8)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_RMSK                                       0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_SRC_SEL_BMSK                               0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_SRC_SEL_SHFT                                 0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_SRC_DIV_BMSK                                0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF14_DFSR_SRC_DIV_SHFT                                 0x0

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000822fc)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_RMSK                                       0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_SRC_SEL_BMSK                               0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_SRC_SEL_SHFT                                 0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_SRC_DIV_BMSK                                0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_NORTH_SF_PERF15_DFSR_SRC_DIV_SHFT                                 0x0

#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000822a4)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_RMSK                                                  0x80000013
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_ADDR, HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CMD_RCGR_UPDATE_SHFT                                                  0x0

#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000822a8)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_RMSK                                                    0x11071f
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_ADDR, HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_RMSK)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_HW_CLK_CONTROL_BMSK                                     0x100000
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_HW_CLK_CONTROL_SHFT                                         0x14
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_RCGLITE_DISABLE_BMSK                                     0x10000
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_RCGLITE_DISABLE_SHFT                                        0x10
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_CFG_RCGR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x000823d0)
#define HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_RMSK                                                        0x1
#define HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_ADDR, HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                             0x1
#define HWIO_GCC_AGGRE_NOC_WEST_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                             0x0

#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x000823d4)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_RMSK                                                        0x1
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR, HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                             0x1
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                             0x0

#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000823d8)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_RMSK                                                       0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR, HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                            0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                            0x0

#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000823dc)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_RMSK                                                       0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR, HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                            0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                            0x0

#define HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000823e0)
#define HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_RMSK                                                       0x1
#define HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_ADDR, HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                            0x1
#define HWIO_GCC_AGGRE_NOC_MONAQ_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                            0x0

#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000823e4)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_RMSK                                                          0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_ADDR, HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_RMSK)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_DCD_ENABLE_BMSK                                               0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_DCDR_DCD_ENABLE_SHFT                                               0x0

#define HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000823e8)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_RMSK                                                         0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_ADDR, HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_RMSK)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_DCD_ENABLE_BMSK                                              0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_SF_DCD_DCDR_DCD_ENABLE_SHFT                                              0x0

#define HWIO_GCC_DCC_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00084000)
#define HWIO_GCC_DCC_BCR_RMSK                                                                             0x1
#define HWIO_GCC_DCC_BCR_IN          \
        in_dword_masked(HWIO_GCC_DCC_BCR_ADDR, HWIO_GCC_DCC_BCR_RMSK)
#define HWIO_GCC_DCC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCC_BCR_ADDR, m)
#define HWIO_GCC_DCC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DCC_BCR_ADDR,v)
#define HWIO_GCC_DCC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCC_BCR_ADDR,m,v,HWIO_GCC_DCC_BCR_IN)
#define HWIO_GCC_DCC_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_DCC_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_DCC_AHB_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00084004)
#define HWIO_GCC_DCC_AHB_CBCR_RMSK                                                                 0x80007ff5
#define HWIO_GCC_DCC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DCC_AHB_CBCR_ADDR, HWIO_GCC_DCC_AHB_CBCR_RMSK)
#define HWIO_GCC_DCC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_DCC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DCC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_DCC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCC_AHB_CBCR_ADDR,m,v,HWIO_GCC_DCC_AHB_CBCR_IN)
#define HWIO_GCC_DCC_AHB_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_DCC_AHB_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_DCC_AHB_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_DCC_AHB_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_DCC_AHB_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_DCC_AHB_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_DCC_AHB_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_DCC_AHB_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_DCC_AHB_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_DCC_AHB_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_IPA_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00089000)
#define HWIO_GCC_IPA_BCR_RMSK                                                                             0x1
#define HWIO_GCC_IPA_BCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_BCR_ADDR, HWIO_GCC_IPA_BCR_RMSK)
#define HWIO_GCC_IPA_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_BCR_ADDR, m)
#define HWIO_GCC_IPA_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_BCR_ADDR,v)
#define HWIO_GCC_IPA_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_BCR_ADDR,m,v,HWIO_GCC_IPA_BCR_IN)
#define HWIO_GCC_IPA_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_IPA_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_IPA_GDSCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00089004)
#define HWIO_GCC_IPA_GDSCR_RMSK                                                                    0xf8ffffff
#define HWIO_GCC_IPA_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_GDSCR_ADDR, HWIO_GCC_IPA_GDSCR_RMSK)
#define HWIO_GCC_IPA_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_GDSCR_ADDR, m)
#define HWIO_GCC_IPA_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_GDSCR_ADDR,v)
#define HWIO_GCC_IPA_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_GDSCR_ADDR,m,v,HWIO_GCC_IPA_GDSCR_IN)
#define HWIO_GCC_IPA_GDSCR_PWR_ON_BMSK                                                             0x80000000
#define HWIO_GCC_IPA_GDSCR_PWR_ON_SHFT                                                                   0x1f
#define HWIO_GCC_IPA_GDSCR_GDSC_STATE_BMSK                                                         0x78000000
#define HWIO_GCC_IPA_GDSCR_GDSC_STATE_SHFT                                                               0x1b
#define HWIO_GCC_IPA_GDSCR_EN_REST_WAIT_BMSK                                                         0xf00000
#define HWIO_GCC_IPA_GDSCR_EN_REST_WAIT_SHFT                                                             0x14
#define HWIO_GCC_IPA_GDSCR_EN_FEW_WAIT_BMSK                                                           0xf0000
#define HWIO_GCC_IPA_GDSCR_EN_FEW_WAIT_SHFT                                                              0x10
#define HWIO_GCC_IPA_GDSCR_CLK_DIS_WAIT_BMSK                                                           0xf000
#define HWIO_GCC_IPA_GDSCR_CLK_DIS_WAIT_SHFT                                                              0xc
#define HWIO_GCC_IPA_GDSCR_RETAIN_FF_ENABLE_BMSK                                                        0x800
#define HWIO_GCC_IPA_GDSCR_RETAIN_FF_ENABLE_SHFT                                                          0xb
#define HWIO_GCC_IPA_GDSCR_RESTORE_BMSK                                                                 0x400
#define HWIO_GCC_IPA_GDSCR_RESTORE_SHFT                                                                   0xa
#define HWIO_GCC_IPA_GDSCR_SAVE_BMSK                                                                    0x200
#define HWIO_GCC_IPA_GDSCR_SAVE_SHFT                                                                      0x9
#define HWIO_GCC_IPA_GDSCR_RETAIN_BMSK                                                                  0x100
#define HWIO_GCC_IPA_GDSCR_RETAIN_SHFT                                                                    0x8
#define HWIO_GCC_IPA_GDSCR_EN_REST_BMSK                                                                  0x80
#define HWIO_GCC_IPA_GDSCR_EN_REST_SHFT                                                                   0x7
#define HWIO_GCC_IPA_GDSCR_EN_FEW_BMSK                                                                   0x40
#define HWIO_GCC_IPA_GDSCR_EN_FEW_SHFT                                                                    0x6
#define HWIO_GCC_IPA_GDSCR_CLAMP_IO_BMSK                                                                 0x20
#define HWIO_GCC_IPA_GDSCR_CLAMP_IO_SHFT                                                                  0x5
#define HWIO_GCC_IPA_GDSCR_CLK_DISABLE_BMSK                                                              0x10
#define HWIO_GCC_IPA_GDSCR_CLK_DISABLE_SHFT                                                               0x4
#define HWIO_GCC_IPA_GDSCR_PD_ARES_BMSK                                                                   0x8
#define HWIO_GCC_IPA_GDSCR_PD_ARES_SHFT                                                                   0x3
#define HWIO_GCC_IPA_GDSCR_SW_OVERRIDE_BMSK                                                               0x4
#define HWIO_GCC_IPA_GDSCR_SW_OVERRIDE_SHFT                                                               0x2
#define HWIO_GCC_IPA_GDSCR_HW_CONTROL_BMSK                                                                0x2
#define HWIO_GCC_IPA_GDSCR_HW_CONTROL_SHFT                                                                0x1
#define HWIO_GCC_IPA_GDSCR_SW_COLLAPSE_BMSK                                                               0x1
#define HWIO_GCC_IPA_GDSCR_SW_COLLAPSE_SHFT                                                               0x0

#define HWIO_GCC_IPA_CFG_GDSCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00089008)
#define HWIO_GCC_IPA_CFG_GDSCR_RMSK                                                                0xffffffff
#define HWIO_GCC_IPA_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CFG_GDSCR_ADDR, HWIO_GCC_IPA_CFG_GDSCR_RMSK)
#define HWIO_GCC_IPA_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_IPA_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_IPA_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CFG_GDSCR_ADDR,m,v,HWIO_GCC_IPA_CFG_GDSCR_IN)
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                             0xf0000000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                                   0x1c
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                             0xc000000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                                  0x1a
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                              0x2000000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                                   0x19
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                               0x1000000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                    0x18
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                        0xf00000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                            0x14
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                           0x80000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                              0x13
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                               0x40000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                                  0x12
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                               0x20000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                                  0x11
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                            0x10000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                               0x10
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                           0x8000
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                              0xf
#define HWIO_GCC_IPA_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                          0x7800
#define HWIO_GCC_IPA_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                             0xb
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                                  0x400
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                    0xa
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                           0x200
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                             0x9
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                           0x100
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                             0x8
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                               0x80
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                                0x7
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                      0x60
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                       0x5
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                                0x10
#define HWIO_GCC_IPA_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                                 0x4
#define HWIO_GCC_IPA_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                          0x8
#define HWIO_GCC_IPA_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                          0x3
#define HWIO_GCC_IPA_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                        0x4
#define HWIO_GCC_IPA_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                        0x2
#define HWIO_GCC_IPA_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                            0x2
#define HWIO_GCC_IPA_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                            0x1
#define HWIO_GCC_IPA_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                         0x1
#define HWIO_GCC_IPA_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                         0x0

#define HWIO_GCC_IPA_2X_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008900c)
#define HWIO_GCC_IPA_2X_CBCR_RMSK                                                                  0x80007ff5
#define HWIO_GCC_IPA_2X_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_2X_CBCR_ADDR, HWIO_GCC_IPA_2X_CBCR_RMSK)
#define HWIO_GCC_IPA_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_2X_CBCR_ADDR, m)
#define HWIO_GCC_IPA_2X_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_2X_CBCR_ADDR,v)
#define HWIO_GCC_IPA_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_2X_CBCR_ADDR,m,v,HWIO_GCC_IPA_2X_CBCR_IN)
#define HWIO_GCC_IPA_2X_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_IPA_2X_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_CORE_ON_BMSK                                                    0x4000
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_CORE_ON_SHFT                                                       0xe
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                  0x2000
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                     0xd
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                 0x1000
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                    0xc
#define HWIO_GCC_IPA_2X_CBCR_WAKEUP_BMSK                                                                0xf00
#define HWIO_GCC_IPA_2X_CBCR_WAKEUP_SHFT                                                                  0x8
#define HWIO_GCC_IPA_2X_CBCR_SLEEP_BMSK                                                                  0xf0
#define HWIO_GCC_IPA_2X_CBCR_SLEEP_SHFT                                                                   0x4
#define HWIO_GCC_IPA_2X_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_IPA_2X_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_IPA_2X_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_IPA_2X_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_IPA_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00089010)
#define HWIO_GCC_IPA_CBCR_RMSK                                                                     0x80007ff5
#define HWIO_GCC_IPA_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CBCR_ADDR, HWIO_GCC_IPA_CBCR_RMSK)
#define HWIO_GCC_IPA_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CBCR_ADDR, m)
#define HWIO_GCC_IPA_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CBCR_ADDR,v)
#define HWIO_GCC_IPA_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CBCR_ADDR,m,v,HWIO_GCC_IPA_CBCR_IN)
#define HWIO_GCC_IPA_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_IPA_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_CORE_ON_BMSK                                                       0x4000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_CORE_ON_SHFT                                                          0xe
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                     0x2000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                        0xd
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                    0x1000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                       0xc
#define HWIO_GCC_IPA_CBCR_WAKEUP_BMSK                                                                   0xf00
#define HWIO_GCC_IPA_CBCR_WAKEUP_SHFT                                                                     0x8
#define HWIO_GCC_IPA_CBCR_SLEEP_BMSK                                                                     0xf0
#define HWIO_GCC_IPA_CBCR_SLEEP_SHFT                                                                      0x4
#define HWIO_GCC_IPA_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_IPA_CBCR_CLK_ARES_SHFT                                                                   0x2
#define HWIO_GCC_IPA_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_IPA_CBCR_CLK_ENABLE_SHFT                                                                 0x0

#define HWIO_GCC_IPA_AHB_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00089014)
#define HWIO_GCC_IPA_AHB_CBCR_RMSK                                                                 0x80000007
#define HWIO_GCC_IPA_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_AHB_CBCR_ADDR, HWIO_GCC_IPA_AHB_CBCR_RMSK)
#define HWIO_GCC_IPA_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IPA_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IPA_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_AHB_CBCR_ADDR,m,v,HWIO_GCC_IPA_AHB_CBCR_IN)
#define HWIO_GCC_IPA_AHB_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_IPA_AHB_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_IPA_AHB_CBCR_HW_CTL_BMSK                                                                 0x2
#define HWIO_GCC_IPA_AHB_CBCR_HW_CTL_SHFT                                                                 0x1
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_IPA_SLEEP_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00089018)
#define HWIO_GCC_IPA_SLEEP_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_IPA_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_SLEEP_CBCR_ADDR, HWIO_GCC_IPA_SLEEP_CBCR_RMSK)
#define HWIO_GCC_IPA_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_IPA_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_IPA_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_IPA_SLEEP_CBCR_IN)
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_IPA_APB_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008901c)
#define HWIO_GCC_IPA_APB_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_IPA_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_APB_CBCR_ADDR, HWIO_GCC_IPA_APB_CBCR_RMSK)
#define HWIO_GCC_IPA_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_APB_CBCR_ADDR, m)
#define HWIO_GCC_IPA_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_APB_CBCR_ADDR,v)
#define HWIO_GCC_IPA_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_APB_CBCR_ADDR,m,v,HWIO_GCC_IPA_APB_CBCR_IN)
#define HWIO_GCC_IPA_APB_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_IPA_APB_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_IPA_APB_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_IPA_APB_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_IPA_APB_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_IPA_APB_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_RPMH_IPA_CMD_DFSR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00089034)
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_RMSK                                                                0xffff
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_CMD_DFSR_ADDR, HWIO_GCC_RPMH_IPA_CMD_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_RCG_SW_CTRL_BMSK                                                    0x8000
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_RCG_SW_CTRL_SHFT                                                       0xf
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_SW_PERF_STATE_BMSK                                                  0x7800
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_SW_PERF_STATE_SHFT                                                     0xb
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_SW_OVERRIDE_BMSK                                                     0x400
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_SW_OVERRIDE_SHFT                                                       0xa
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                        0x200
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                          0x9
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_DFS_FSM_STATE_BMSK                                                   0x1c0
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_DFS_FSM_STATE_SHFT                                                     0x6
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_HW_CLK_CONTROL_BMSK                                                   0x20
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_HW_CLK_CONTROL_SHFT                                                    0x5
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_CURR_PERF_STATE_BMSK                                                  0x1e
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_CURR_PERF_STATE_SHFT                                                   0x1
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_DFS_EN_BMSK                                                            0x1
#define HWIO_GCC_RPMH_IPA_CMD_DFSR_DFS_EN_SHFT                                                            0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008903c)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF0_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00089040)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF1_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00089044)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF2_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00089048)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF3_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008904c)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF4_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00089050)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF5_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00089054)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF6_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00089058)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF7_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008905c)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF8_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00089060)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_RMSK                                                        0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF9_DFSR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00089064)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF10_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00089068)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF11_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008906c)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF12_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00089070)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF13_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00089074)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF14_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00089078)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_RMSK                                                       0x71f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_RPMH_IPA_IPA_2X_PERF15_DFSR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_IPA_2X_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00089020)
#define HWIO_GCC_IPA_2X_CMD_RCGR_RMSK                                                              0x80000013
#define HWIO_GCC_IPA_2X_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_IPA_2X_CMD_RCGR_ADDR, HWIO_GCC_IPA_2X_CMD_RCGR_RMSK)
#define HWIO_GCC_IPA_2X_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_2X_CMD_RCGR_ADDR, m)
#define HWIO_GCC_IPA_2X_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_2X_CMD_RCGR_ADDR,v)
#define HWIO_GCC_IPA_2X_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_2X_CMD_RCGR_ADDR,m,v,HWIO_GCC_IPA_2X_CMD_RCGR_IN)
#define HWIO_GCC_IPA_2X_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_IPA_2X_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_IPA_2X_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_IPA_2X_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_IPA_2X_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_IPA_2X_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_IPA_2X_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_IPA_2X_CMD_RCGR_UPDATE_SHFT                                                              0x0

#define HWIO_GCC_IPA_2X_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00089024)
#define HWIO_GCC_IPA_2X_CFG_RCGR_RMSK                                                                0x11071f
#define HWIO_GCC_IPA_2X_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_IPA_2X_CFG_RCGR_ADDR, HWIO_GCC_IPA_2X_CFG_RCGR_RMSK)
#define HWIO_GCC_IPA_2X_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_2X_CFG_RCGR_ADDR, m)
#define HWIO_GCC_IPA_2X_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_2X_CFG_RCGR_ADDR,v)
#define HWIO_GCC_IPA_2X_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_2X_CFG_RCGR_ADDR,m,v,HWIO_GCC_IPA_2X_CFG_RCGR_IN)
#define HWIO_GCC_IPA_2X_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                 0x100000
#define HWIO_GCC_IPA_2X_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                     0x14
#define HWIO_GCC_IPA_2X_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                 0x10000
#define HWIO_GCC_IPA_2X_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                    0x10
#define HWIO_GCC_IPA_2X_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_IPA_2X_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_IPA_2X_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_IPA_2X_CFG_RCGR_SRC_DIV_SHFT                                                             0x0

#define HWIO_GCC_IPA_CDIVR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0008914c)
#define HWIO_GCC_IPA_CDIVR_RMSK                                                                           0x3
#define HWIO_GCC_IPA_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CDIVR_ADDR, HWIO_GCC_IPA_CDIVR_RMSK)
#define HWIO_GCC_IPA_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CDIVR_ADDR, m)
#define HWIO_GCC_IPA_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CDIVR_ADDR,v)
#define HWIO_GCC_IPA_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CDIVR_ADDR,m,v,HWIO_GCC_IPA_CDIVR_IN)
#define HWIO_GCC_IPA_CDIVR_CLK_DIV_BMSK                                                                   0x3
#define HWIO_GCC_IPA_CDIVR_CLK_DIV_SHFT                                                                   0x0

#define HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a000)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK                                                             0x80000007
#define HWIO_GCC_MSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_MSS_CFG_AHB_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_MSS_CFG_AHB_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a004)
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_RMSK                                                           0x80000007
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_MFAB_AXIS_CBCR_ADDR, HWIO_GCC_MSS_MFAB_AXIS_CBCR_RMSK)
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_MFAB_AXIS_CBCR_ADDR, m)
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_MFAB_AXIS_CBCR_ADDR,v)
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_MFAB_AXIS_CBCR_ADDR,m,v,HWIO_GCC_MSS_MFAB_AXIS_CBCR_IN)
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_MSS_MFAB_AXIS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_MSS_AXIS2_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a008)
#define HWIO_GCC_MSS_AXIS2_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_MSS_AXIS2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_AXIS2_CBCR_ADDR, HWIO_GCC_MSS_AXIS2_CBCR_RMSK)
#define HWIO_GCC_MSS_AXIS2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_AXIS2_CBCR_ADDR, m)
#define HWIO_GCC_MSS_AXIS2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_AXIS2_CBCR_ADDR,v)
#define HWIO_GCC_MSS_AXIS2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_AXIS2_CBCR_ADDR,m,v,HWIO_GCC_MSS_AXIS2_CBCR_IN)
#define HWIO_GCC_MSS_AXIS2_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_MSS_AXIS2_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_MSS_AXIS2_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_MSS_AXIS2_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_MSS_AXIS2_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_MSS_AXIS2_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_MSS_NAV_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a00c)
#define HWIO_GCC_MSS_NAV_AXI_CBCR_RMSK                                                             0x80000007
#define HWIO_GCC_MSS_NAV_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_NAV_AXI_CBCR_ADDR, HWIO_GCC_MSS_NAV_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_NAV_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_NAV_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_NAV_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_NAV_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_NAV_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_NAV_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_NAV_AXI_CBCR_IN)
#define HWIO_GCC_MSS_NAV_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_MSS_NAV_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_MSS_NAV_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_MSS_NAV_AXI_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_MSS_NAV_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_MSS_NAV_AXI_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_MSS_NAV_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_MSS_NAV_AXI_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_MSS_TRIG_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a010)
#define HWIO_GCC_MSS_TRIG_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_MSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TRIG_CBCR_ADDR, HWIO_GCC_MSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_MSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_MSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_MSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_MSS_TRIG_CBCR_IN)
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_MSS_AT_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a014)
#define HWIO_GCC_MSS_AT_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_MSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_AT_CBCR_ADDR, HWIO_GCC_MSS_AT_CBCR_RMSK)
#define HWIO_GCC_MSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_MSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_MSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_AT_CBCR_ADDR,m,v,HWIO_GCC_MSS_AT_CBCR_IN)
#define HWIO_GCC_MSS_AT_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_MSS_AT_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_MSS_AT_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_MSS_AT_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_MSS_AT_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_MSS_AT_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a018)
#define HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_RMSK                                                             0x3
#define HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_ADDR, HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_RMSK)
#define HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_ADDR,m,v,HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_IN)
#define HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_CLK_DIV_BMSK                                                     0x3
#define HWIO_GCC_MSS_PLL0_MAIN_DIV_CDIVR_CLK_DIV_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a038)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF0_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a03c)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF1_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a040)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF2_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a044)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF3_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a048)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF4_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a04c)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF5_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a050)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF6_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a054)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF7_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a058)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF8_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a05c)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_RMSK                                            0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF9_DFSR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a060)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF10_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a064)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF11_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a068)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF12_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a06c)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF13_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a070)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF14_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a074)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_SHUB_MSS_Q6_MEMNOC_AXI_PERF15_DFSR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a01c)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_ADDR, HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_IN)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a020)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_RMSK                                                     0x11071f
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_ADDR, HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_IN)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                      0x100000
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                          0x14
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                      0x10000
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                         0x10
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a148)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_RMSK                                                     0x1
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_ADDR, HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                          0x1
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                          0x0

#define HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a150)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR, HWIO_GCC_MSS_SNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_SNOC_AXI_CBCR_IN)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a154)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_ADDR, HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_IN)
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_MSS_Q6_MEMNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_GLM_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b000)
#define HWIO_GCC_GLM_BCR_RMSK                                                                             0x1
#define HWIO_GCC_GLM_BCR_IN          \
        in_dword_masked(HWIO_GCC_GLM_BCR_ADDR, HWIO_GCC_GLM_BCR_RMSK)
#define HWIO_GCC_GLM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_BCR_ADDR, m)
#define HWIO_GCC_GLM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_BCR_ADDR,v)
#define HWIO_GCC_GLM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_BCR_ADDR,m,v,HWIO_GCC_GLM_BCR_IN)
#define HWIO_GCC_GLM_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_GLM_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_GLM_AHB_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b004)
#define HWIO_GCC_GLM_AHB_CBCR_RMSK                                                                 0x80000007
#define HWIO_GCC_GLM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GLM_AHB_CBCR_ADDR, HWIO_GCC_GLM_AHB_CBCR_RMSK)
#define HWIO_GCC_GLM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GLM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GLM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_AHB_CBCR_ADDR,m,v,HWIO_GCC_GLM_AHB_CBCR_IN)
#define HWIO_GCC_GLM_AHB_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_GLM_AHB_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_GLM_AHB_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_GLM_AHB_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_GLM_AHB_CBCR_HW_CTL_BMSK                                                                 0x2
#define HWIO_GCC_GLM_AHB_CBCR_HW_CTL_SHFT                                                                 0x1
#define HWIO_GCC_GLM_AHB_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_GLM_AHB_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_GLM_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b008)
#define HWIO_GCC_GLM_CBCR_RMSK                                                                     0x80000005
#define HWIO_GCC_GLM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GLM_CBCR_ADDR, HWIO_GCC_GLM_CBCR_RMSK)
#define HWIO_GCC_GLM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_CBCR_ADDR, m)
#define HWIO_GCC_GLM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_CBCR_ADDR,v)
#define HWIO_GCC_GLM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_CBCR_ADDR,m,v,HWIO_GCC_GLM_CBCR_IN)
#define HWIO_GCC_GLM_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_GLM_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_GLM_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_GLM_CBCR_CLK_ARES_SHFT                                                                   0x2
#define HWIO_GCC_GLM_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_GLM_CBCR_CLK_ENABLE_SHFT                                                                 0x0

#define HWIO_GCC_GLM_XO_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b00c)
#define HWIO_GCC_GLM_XO_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_GLM_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GLM_XO_CBCR_ADDR, HWIO_GCC_GLM_XO_CBCR_RMSK)
#define HWIO_GCC_GLM_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_XO_CBCR_ADDR, m)
#define HWIO_GCC_GLM_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_XO_CBCR_ADDR,v)
#define HWIO_GCC_GLM_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_XO_CBCR_ADDR,m,v,HWIO_GCC_GLM_XO_CBCR_IN)
#define HWIO_GCC_GLM_XO_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_GLM_XO_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_GLM_XO_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_GLM_XO_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_GLM_XO_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_GLM_XO_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_GLM_CMD_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b010)
#define HWIO_GCC_GLM_CMD_RCGR_RMSK                                                                 0x80000013
#define HWIO_GCC_GLM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GLM_CMD_RCGR_ADDR, HWIO_GCC_GLM_CMD_RCGR_RMSK)
#define HWIO_GCC_GLM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GLM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GLM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_CMD_RCGR_ADDR,m,v,HWIO_GCC_GLM_CMD_RCGR_IN)
#define HWIO_GCC_GLM_CMD_RCGR_ROOT_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GLM_CMD_RCGR_ROOT_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GLM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                        0x10
#define HWIO_GCC_GLM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                         0x4
#define HWIO_GCC_GLM_CMD_RCGR_ROOT_EN_BMSK                                                                0x2
#define HWIO_GCC_GLM_CMD_RCGR_ROOT_EN_SHFT                                                                0x1
#define HWIO_GCC_GLM_CMD_RCGR_UPDATE_BMSK                                                                 0x1
#define HWIO_GCC_GLM_CMD_RCGR_UPDATE_SHFT                                                                 0x0

#define HWIO_GCC_GLM_CFG_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b014)
#define HWIO_GCC_GLM_CFG_RCGR_RMSK                                                                   0x11071f
#define HWIO_GCC_GLM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GLM_CFG_RCGR_ADDR, HWIO_GCC_GLM_CFG_RCGR_RMSK)
#define HWIO_GCC_GLM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GLM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GLM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_CFG_RCGR_ADDR,m,v,HWIO_GCC_GLM_CFG_RCGR_IN)
#define HWIO_GCC_GLM_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                    0x100000
#define HWIO_GCC_GLM_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                        0x14
#define HWIO_GCC_GLM_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                    0x10000
#define HWIO_GCC_GLM_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                       0x10
#define HWIO_GCC_GLM_CFG_RCGR_SRC_SEL_BMSK                                                              0x700
#define HWIO_GCC_GLM_CFG_RCGR_SRC_SEL_SHFT                                                                0x8
#define HWIO_GCC_GLM_CFG_RCGR_SRC_DIV_BMSK                                                               0x1f
#define HWIO_GCC_GLM_CFG_RCGR_SRC_DIV_SHFT                                                                0x0

#define HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00088000)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_RMSK                                                                   0x1
#define HWIO_GCC_QREFS_VBG_CAL_BCR_IN          \
        in_dword_masked(HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR, HWIO_GCC_QREFS_VBG_CAL_BCR_RMSK)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR, m)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR,v)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR,m,v,HWIO_GCC_QREFS_VBG_CAL_BCR_IN)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_QREFS_VBG_CAL_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00088004)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR, HWIO_GCC_QREFS_VBG_CAL_CBCR_RMSK)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR, m)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR,v)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR,m,v,HWIO_GCC_QREFS_VBG_CAL_CBCR_IN)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00011000)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_RMSK                                                             0x80000007
#define HWIO_GCC_WCSS_AHB_S0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR, HWIO_GCC_WCSS_AHB_S0_CBCR_RMSK)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR,m,v,HWIO_GCC_WCSS_AHB_S0_CBCR_IN)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_WCSS_AHB_S0_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_WCSS_AHB_S0_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_WCSS_AXI_M_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00011004)
#define HWIO_GCC_WCSS_AXI_M_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_WCSS_AXI_M_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR, HWIO_GCC_WCSS_AXI_M_CBCR_RMSK)
#define HWIO_GCC_WCSS_AXI_M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_AXI_M_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_AXI_M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR,m,v,HWIO_GCC_WCSS_AXI_M_CBCR_IN)
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_WCSS_ECAHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00011008)
#define HWIO_GCC_WCSS_ECAHB_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_WCSS_ECAHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR, HWIO_GCC_WCSS_ECAHB_CBCR_RMSK)
#define HWIO_GCC_WCSS_ECAHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_ECAHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_ECAHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR,m,v,HWIO_GCC_WCSS_ECAHB_CBCR_IN)
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001100c)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR, HWIO_GCC_WCSS_SHDREG_AHB_CBCR_RMSK)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR,m,v,HWIO_GCC_WCSS_SHDREG_AHB_CBCR_IN)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_WCSS_AT_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00011010)
#define HWIO_GCC_WCSS_AT_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_WCSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_AT_CBCR_ADDR, HWIO_GCC_WCSS_AT_CBCR_RMSK)
#define HWIO_GCC_WCSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_AT_CBCR_ADDR,m,v,HWIO_GCC_WCSS_AT_CBCR_IN)
#define HWIO_GCC_WCSS_AT_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_WCSS_AT_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_WCSS_APB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00011014)
#define HWIO_GCC_WCSS_APB_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_WCSS_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_APB_CBCR_ADDR, HWIO_GCC_WCSS_APB_CBCR_RMSK)
#define HWIO_GCC_WCSS_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_APB_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_APB_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_APB_CBCR_ADDR,m,v,HWIO_GCC_WCSS_APB_CBCR_IN)
#define HWIO_GCC_WCSS_APB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_WCSS_APB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_GPU_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00071000)
#define HWIO_GCC_GPU_BCR_RMSK                                                                             0x1
#define HWIO_GCC_GPU_BCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_BCR_ADDR, HWIO_GCC_GPU_BCR_RMSK)
#define HWIO_GCC_GPU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_BCR_ADDR, m)
#define HWIO_GCC_GPU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_BCR_ADDR,v)
#define HWIO_GCC_GPU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_BCR_ADDR,m,v,HWIO_GCC_GPU_BCR_IN)
#define HWIO_GCC_GPU_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_GPU_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00071004)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_RMSK                                                             0x80000007
#define HWIO_GCC_GPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_GPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_GPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_GPU_CFG_AHB_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_GPU_CFG_AHB_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_GPU_AT_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00071008)
#define HWIO_GCC_GPU_AT_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_GPU_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_AT_CBCR_ADDR, HWIO_GCC_GPU_AT_CBCR_RMSK)
#define HWIO_GCC_GPU_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_AT_CBCR_ADDR, m)
#define HWIO_GCC_GPU_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_AT_CBCR_ADDR,v)
#define HWIO_GCC_GPU_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_AT_CBCR_ADDR,m,v,HWIO_GCC_GPU_AT_CBCR_IN)
#define HWIO_GCC_GPU_AT_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_GPU_AT_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_GPU_AT_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_GPU_AT_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_GPU_AT_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_GPU_AT_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007100c)
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_CBCR_ADDR, HWIO_GCC_GPU_MEMNOC_GFX_CBCR_RMSK)
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_CBCR_ADDR, m)
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_MEMNOC_GFX_CBCR_ADDR,v)
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_MEMNOC_GFX_CBCR_ADDR,m,v,HWIO_GCC_GPU_MEMNOC_GFX_CBCR_IN)
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_GPU_MEMNOC_GFX_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00071010)
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_RMSK                                                         0xfffff37e
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_IN          \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_SREGR_ADDR, HWIO_GCC_GPU_MEMNOC_GFX_SREGR_RMSK)
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_SREGR_ADDR, m)
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_MEMNOC_GFX_SREGR_ADDR,v)
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_MEMNOC_GFX_SREGR_ADDR,m,v,HWIO_GCC_GPU_MEMNOC_GFX_SREGR_IN)
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                               0xff000000
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                     0x18
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                  0xff0000
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                      0x10
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_RESERVE_BITS15_13_BMSK                                           0xe000
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_RESERVE_BITS15_13_SHFT                                              0xd
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                 0x1000
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                    0xc
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                     0x300
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                       0x8
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_FORCE_CLK_ON_BMSK                                                  0x40
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_FORCE_CLK_ON_SHFT                                                   0x6
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_RST_SEL_SLP_STG_BMSK                                            0x20
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_RST_SEL_SLP_STG_SHFT                                             0x5
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_RST_SLP_STG_BMSK                                                0x10
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_RST_SLP_STG_SHFT                                                 0x4
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_CTRL_PWR_DOWN_BMSK                                               0x8
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_CTRL_PWR_DOWN_SHFT                                               0x3
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                          0x4
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                          0x2
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_CLK_EN_SLP_STG_BMSK                                              0x2
#define HWIO_GCC_GPU_MEMNOC_GFX_SREGR_SW_CLK_EN_SLP_STG_SHFT                                              0x1

#define HWIO_GCC_GPU_TRIG_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00071014)
#define HWIO_GCC_GPU_TRIG_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_GPU_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_TRIG_CBCR_ADDR, HWIO_GCC_GPU_TRIG_CBCR_RMSK)
#define HWIO_GCC_GPU_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_GPU_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_GPU_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_TRIG_CBCR_ADDR,m,v,HWIO_GCC_GPU_TRIG_CBCR_IN)
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00071018)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR, HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_RMSK)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR, m)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR,v)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR,m,v,HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_IN)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00071038)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF0_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007103c)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF1_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00071040)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF2_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00071044)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF3_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00071048)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF4_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007104c)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF5_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00071050)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF6_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00071054)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF7_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00071058)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF8_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007105c)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF9_DFSR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00071060)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF10_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00071064)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF11_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00071068)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF12_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007106c)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF13_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00071070)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF14_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00071074)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_RMSK                                              0x71f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_ADDR, HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_RMSK)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_RPMH_SHUB_GPU_MEMNOC_GFX_PERF15_DFSR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007101c)
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_ADDR, HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_RMSK)
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_ADDR,m,v,HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_IN)
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_GPU_MEMNOC_GFX_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00071020)
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_RMSK                                                        0x11071f
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_ADDR, HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_RMSK)
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_ADDR,m,v,HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_IN)
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                         0x100000
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                             0x14
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                         0x10000
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                            0x10
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_GPU_MEMNOC_GFX_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00071148)
#define HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_RMSK                                                        0x1
#define HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_IN          \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_ADDR, HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_RMSK)
#define HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                             0x1
#define HWIO_GCC_GPU_MEMNOC_GFX_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                             0x0

#define HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007114c)
#define HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_RMSK                                                             0x3
#define HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_ADDR, HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_RMSK)
#define HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_ADDR, m)
#define HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_ADDR,v)
#define HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_ADDR,m,v,HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_IN)
#define HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_CLK_DIV_BMSK                                                     0x3
#define HWIO_GCC_GPU_PLL0_MAIN_DIV_CDIVR_CLK_DIV_SHFT                                                     0x0

#define HWIO_GCC_GPU_TRIG_CDIVR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00071150)
#define HWIO_GCC_GPU_TRIG_CDIVR_RMSK                                                                      0x3
#define HWIO_GCC_GPU_TRIG_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_GPU_TRIG_CDIVR_ADDR, HWIO_GCC_GPU_TRIG_CDIVR_RMSK)
#define HWIO_GCC_GPU_TRIG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_TRIG_CDIVR_ADDR, m)
#define HWIO_GCC_GPU_TRIG_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_TRIG_CDIVR_ADDR,v)
#define HWIO_GCC_GPU_TRIG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_TRIG_CDIVR_ADDR,m,v,HWIO_GCC_GPU_TRIG_CDIVR_IN)
#define HWIO_GCC_GPU_TRIG_CDIVR_CLK_DIV_BMSK                                                              0x3
#define HWIO_GCC_GPU_TRIG_CDIVR_CLK_DIV_SHFT                                                              0x0

#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00072000)
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_ADDR, HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_RMSK)
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_IN)
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SP_SNOC_ANOC_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SP_SCR_NIU_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00072004)
#define HWIO_GCC_SP_SCR_NIU_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_SP_SCR_NIU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_SCR_NIU_CBCR_ADDR, HWIO_GCC_SP_SCR_NIU_CBCR_RMSK)
#define HWIO_GCC_SP_SCR_NIU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_SCR_NIU_CBCR_ADDR, m)
#define HWIO_GCC_SP_SCR_NIU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_SCR_NIU_CBCR_ADDR,v)
#define HWIO_GCC_SP_SCR_NIU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_SCR_NIU_CBCR_ADDR,m,v,HWIO_GCC_SP_SCR_NIU_CBCR_IN)
#define HWIO_GCC_SP_SCR_NIU_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SP_SCR_NIU_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SP_SCR_NIU_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_SP_SCR_NIU_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_SP_SCR_NIU_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SP_SCR_NIU_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SP_CFG_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00072008)
#define HWIO_GCC_SP_CFG_AHB_CBCR_RMSK                                                              0x80000007
#define HWIO_GCC_SP_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_CFG_AHB_CBCR_ADDR, HWIO_GCC_SP_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_SP_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SP_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SP_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_SP_CFG_AHB_CBCR_IN)
#define HWIO_GCC_SP_CFG_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SP_CFG_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SP_CFG_AHB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_SP_CFG_AHB_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_SP_CFG_AHB_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_SP_CFG_AHB_CBCR_HW_CTL_SHFT                                                              0x1
#define HWIO_GCC_SP_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SP_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SP_SCSR_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007200c)
#define HWIO_GCC_SP_SCSR_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_SP_SCSR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_SCSR_CBCR_ADDR, HWIO_GCC_SP_SCSR_CBCR_RMSK)
#define HWIO_GCC_SP_SCSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_SCSR_CBCR_ADDR, m)
#define HWIO_GCC_SP_SCSR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_SCSR_CBCR_ADDR,v)
#define HWIO_GCC_SP_SCSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_SCSR_CBCR_ADDR,m,v,HWIO_GCC_SP_SCSR_CBCR_IN)
#define HWIO_GCC_SP_SCSR_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_SP_SCSR_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_SP_SCSR_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_SP_SCSR_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_SP_SCSR_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SP_SCSR_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SP_SEC_CTRL_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00072010)
#define HWIO_GCC_SP_SEC_CTRL_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_SP_SEC_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_SEC_CTRL_CBCR_ADDR, HWIO_GCC_SP_SEC_CTRL_CBCR_RMSK)
#define HWIO_GCC_SP_SEC_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_SEC_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_SP_SEC_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_SEC_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_SP_SEC_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_SEC_CTRL_CBCR_ADDR,m,v,HWIO_GCC_SP_SEC_CTRL_CBCR_IN)
#define HWIO_GCC_SP_SEC_CTRL_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SP_SEC_CTRL_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SP_SEC_CTRL_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_SP_SEC_CTRL_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_SP_SEC_CTRL_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SP_SEC_CTRL_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_SP_GPKT_XO_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00072014)
#define HWIO_GCC_SP_GPKT_XO_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_SP_GPKT_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_GPKT_XO_CBCR_ADDR, HWIO_GCC_SP_GPKT_XO_CBCR_RMSK)
#define HWIO_GCC_SP_GPKT_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_GPKT_XO_CBCR_ADDR, m)
#define HWIO_GCC_SP_GPKT_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_GPKT_XO_CBCR_ADDR,v)
#define HWIO_GCC_SP_GPKT_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_GPKT_XO_CBCR_ADDR,m,v,HWIO_GCC_SP_GPKT_XO_CBCR_IN)
#define HWIO_GCC_SP_GPKT_XO_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SP_GPKT_XO_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SP_GPKT_XO_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_SP_GPKT_XO_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_SP_GPKT_XO_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SP_GPKT_XO_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SP_RSSC_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00072018)
#define HWIO_GCC_SP_RSSC_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_SP_RSSC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_RSSC_CBCR_ADDR, HWIO_GCC_SP_RSSC_CBCR_RMSK)
#define HWIO_GCC_SP_RSSC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_RSSC_CBCR_ADDR, m)
#define HWIO_GCC_SP_RSSC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_RSSC_CBCR_ADDR,v)
#define HWIO_GCC_SP_RSSC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_RSSC_CBCR_ADDR,m,v,HWIO_GCC_SP_RSSC_CBCR_IN)
#define HWIO_GCC_SP_RSSC_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_SP_RSSC_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_SP_RSSC_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_SP_RSSC_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_SP_RSSC_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SP_RSSC_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SP_ARI_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007201c)
#define HWIO_GCC_SP_ARI_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_SP_ARI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_ARI_CBCR_ADDR, HWIO_GCC_SP_ARI_CBCR_RMSK)
#define HWIO_GCC_SP_ARI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_ARI_CBCR_ADDR, m)
#define HWIO_GCC_SP_ARI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_ARI_CBCR_ADDR,v)
#define HWIO_GCC_SP_ARI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_ARI_CBCR_ADDR,m,v,HWIO_GCC_SP_ARI_CBCR_IN)
#define HWIO_GCC_SP_ARI_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_SP_ARI_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_SP_ARI_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_SP_ARI_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_SP_ARI_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_SP_ARI_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_SP_TRIG_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00072020)
#define HWIO_GCC_SP_TRIG_CBCR_RMSK                                                                 0x80000005
#define HWIO_GCC_SP_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_TRIG_CBCR_ADDR, HWIO_GCC_SP_TRIG_CBCR_RMSK)
#define HWIO_GCC_SP_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_SP_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_SP_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_TRIG_CBCR_ADDR,m,v,HWIO_GCC_SP_TRIG_CBCR_IN)
#define HWIO_GCC_SP_TRIG_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_SP_TRIG_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_SP_TRIG_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_SP_TRIG_CBCR_CLK_ARES_SHFT                                                               0x2
#define HWIO_GCC_SP_TRIG_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SP_TRIG_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SP_AT_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00072024)
#define HWIO_GCC_SP_AT_CBCR_RMSK                                                                   0x80000005
#define HWIO_GCC_SP_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SP_AT_CBCR_ADDR, HWIO_GCC_SP_AT_CBCR_RMSK)
#define HWIO_GCC_SP_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_AT_CBCR_ADDR, m)
#define HWIO_GCC_SP_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SP_AT_CBCR_ADDR,v)
#define HWIO_GCC_SP_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_AT_CBCR_ADDR,m,v,HWIO_GCC_SP_AT_CBCR_IN)
#define HWIO_GCC_SP_AT_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_SP_AT_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_SP_AT_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_SP_AT_CBCR_CLK_ARES_SHFT                                                                 0x2
#define HWIO_GCC_SP_AT_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_SP_AT_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_AHB2PHY_SOUTH_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00007000)
#define HWIO_GCC_AHB2PHY_SOUTH_BCR_RMSK                                                                   0x1
#define HWIO_GCC_AHB2PHY_SOUTH_BCR_IN          \
        in_dword_masked(HWIO_GCC_AHB2PHY_SOUTH_BCR_ADDR, HWIO_GCC_AHB2PHY_SOUTH_BCR_RMSK)
#define HWIO_GCC_AHB2PHY_SOUTH_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AHB2PHY_SOUTH_BCR_ADDR, m)
#define HWIO_GCC_AHB2PHY_SOUTH_BCR_OUT(v)      \
        out_dword(HWIO_GCC_AHB2PHY_SOUTH_BCR_ADDR,v)
#define HWIO_GCC_AHB2PHY_SOUTH_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AHB2PHY_SOUTH_BCR_ADDR,m,v,HWIO_GCC_AHB2PHY_SOUTH_BCR_IN)
#define HWIO_GCC_AHB2PHY_SOUTH_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_AHB2PHY_SOUTH_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00007004)
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_RMSK                                                           0x80000007
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AHB2PHY_SOUTH_CBCR_ADDR, HWIO_GCC_AHB2PHY_SOUTH_CBCR_RMSK)
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AHB2PHY_SOUTH_CBCR_ADDR, m)
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AHB2PHY_SOUTH_CBCR_ADDR,v)
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AHB2PHY_SOUTH_CBCR_ADDR,m,v,HWIO_GCC_AHB2PHY_SOUTH_CBCR_IN)
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_AHB2PHY_SOUTH_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00022000)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_IN          \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR, HWIO_GCC_CM_PHY_REFGEN1_BCR_RMSK)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR, m)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR,v)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR,m,v,HWIO_GCC_CM_PHY_REFGEN1_BCR_IN)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00022004)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR, HWIO_GCC_CM_PHY_REFGEN1_CBCR_RMSK)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR, m)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR,v)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR,m,v,HWIO_GCC_CM_PHY_REFGEN1_CBCR_IN)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00024000)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_IN          \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR, HWIO_GCC_CM_PHY_REFGEN2_BCR_RMSK)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR, m)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR,v)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR,m,v,HWIO_GCC_CM_PHY_REFGEN2_BCR_IN)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00024004)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR, HWIO_GCC_CM_PHY_REFGEN2_CBCR_RMSK)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR, m)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR,v)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR,m,v,HWIO_GCC_CM_PHY_REFGEN2_CBCR_IN)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00075034)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_RMSK                                                    0x1
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_ADDR, HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_RMSK)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_IN)
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_GPLL0_UFS_CARD_TX_SYMBOL_0_ACGCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00075044)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_RMSK                                                    0x1
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_ADDR, HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_RMSK)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_IN)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_0_ACGCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000750ac)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_RMSK                                                    0x1
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_ADDR, HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_RMSK)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_IN)
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_GPLL0_UFS_CARD_RX_SYMBOL_1_ACGCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00077034)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_RMSK                                                     0x1
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_ADDR, HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_RMSK)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_IN)
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_GPLL0_UFS_PHY_TX_SYMBOL_0_ACGCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00077044)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_RMSK                                                     0x1
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_ADDR, HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_RMSK)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_IN)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_0_ACGCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x000770ac)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_RMSK                                                     0x1
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_ADDR, HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_RMSK)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_ADDR, m)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_ADDR,v)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_ADDR,m,v,HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_IN)
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_GPLL0_UFS_PHY_RX_SYMBOL_1_ACGCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f058)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_RMSK                                                             0x3
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR, HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_RMSK)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_MUX_SEL_BMSK                                                     0x3
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_MUX_SEL_SHFT                                                     0x0

#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00010058)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_RMSK                                                              0x3
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_IN          \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR, HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_RMSK)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_IN)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_MUX_SEL_BMSK                                                      0x3
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_MUX_SEL_SHFT                                                      0x0

#define HWIO_GCC_PCIE_0_PIPE_MUXR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b024)
#define HWIO_GCC_PCIE_0_PIPE_MUXR_RMSK                                                                    0x3
#define HWIO_GCC_PCIE_0_PIPE_MUXR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_MUXR_ADDR, HWIO_GCC_PCIE_0_PIPE_MUXR_RMSK)
#define HWIO_GCC_PCIE_0_PIPE_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_PCIE_0_PIPE_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_PCIE_0_PIPE_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PIPE_MUXR_ADDR,m,v,HWIO_GCC_PCIE_0_PIPE_MUXR_IN)
#define HWIO_GCC_PCIE_0_PIPE_MUXR_MUX_SEL_BMSK                                                            0x3
#define HWIO_GCC_PCIE_0_PIPE_MUXR_MUX_SEL_SHFT                                                            0x0

#define HWIO_GCC_PCIE_1_PIPE_MUXR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d024)
#define HWIO_GCC_PCIE_1_PIPE_MUXR_RMSK                                                                    0x3
#define HWIO_GCC_PCIE_1_PIPE_MUXR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_MUXR_ADDR, HWIO_GCC_PCIE_1_PIPE_MUXR_RMSK)
#define HWIO_GCC_PCIE_1_PIPE_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_PCIE_1_PIPE_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_PCIE_1_PIPE_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_PIPE_MUXR_ADDR,m,v,HWIO_GCC_PCIE_1_PIPE_MUXR_IN)
#define HWIO_GCC_PCIE_1_PIPE_MUXR_MUX_SEL_BMSK                                                            0x3
#define HWIO_GCC_PCIE_1_PIPE_MUXR_MUX_SEL_SHFT                                                            0x0

#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_ADDR                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007503c)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_RMSK                                 0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_ADDR, HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_RMSK)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_ADDR, m)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_ADDR,v)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_ADDR,m,v,HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_IN)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_MUX_SEL_BMSK                         0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_TX_SYMBOL_0_MUX_MUXR_MUX_SEL_SHFT                         0x0

#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00075040)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_RMSK                                                           0x3
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_ADDR, HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_RMSK)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_ADDR, m)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_ADDR,v)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_ADDR,m,v,HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_IN)
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_MUX_SEL_BMSK                                                   0x3
#define HWIO_GCC_UFS_CARD_TX_SYMBOL_0_MUXR_MUX_SEL_SHFT                                                   0x0

#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_ADDR                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007504c)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_RMSK                                 0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_ADDR, HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_RMSK)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_ADDR, m)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_ADDR,v)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_ADDR,m,v,HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_IN)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_MUX_SEL_BMSK                         0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_0_MUX_MUXR_MUX_SEL_SHFT                         0x0

#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00075050)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_RMSK                                                           0x3
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_ADDR, HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_RMSK)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_ADDR, m)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_ADDR,v)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_ADDR,m,v,HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_IN)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_MUX_SEL_BMSK                                                   0x3
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_0_MUXR_MUX_SEL_SHFT                                                   0x0

#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_ADDR                          (GCC_CLK_CTL_REG_REG_BASE      + 0x000750b4)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_RMSK                                 0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_ADDR, HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_RMSK)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_ADDR, m)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_ADDR,v)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_ADDR,m,v,HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_IN)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_MUX_SEL_BMSK                         0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_CARD_RX_SYMBOL_1_MUX_MUXR_MUX_SEL_SHFT                         0x0

#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000750b8)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_RMSK                                                           0x3
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_ADDR, HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_RMSK)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_ADDR, m)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_ADDR,v)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_ADDR,m,v,HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_IN)
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_MUX_SEL_BMSK                                                   0x3
#define HWIO_GCC_UFS_CARD_RX_SYMBOL_1_MUXR_MUX_SEL_SHFT                                                   0x0

#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_ADDR                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007703c)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_RMSK                                  0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_ADDR, HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_RMSK)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_ADDR, m)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_ADDR,v)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_ADDR,m,v,HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_IN)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_MUX_SEL_BMSK                          0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_TX_SYMBOL_0_MUX_MUXR_MUX_SEL_SHFT                          0x0

#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00077040)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_RMSK                                                            0x3
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_ADDR, HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_RMSK)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_ADDR, m)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_ADDR,v)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_ADDR,m,v,HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_IN)
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_MUX_SEL_BMSK                                                    0x3
#define HWIO_GCC_UFS_PHY_TX_SYMBOL_0_MUXR_MUX_SEL_SHFT                                                    0x0

#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_ADDR                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007704c)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_RMSK                                  0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_ADDR, HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_RMSK)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_ADDR, m)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_ADDR,v)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_ADDR,m,v,HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_IN)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_MUX_SEL_BMSK                          0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_0_MUX_MUXR_MUX_SEL_SHFT                          0x0

#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00077050)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_RMSK                                                            0x3
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_ADDR, HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_RMSK)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_ADDR, m)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_ADDR,v)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_ADDR,m,v,HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_IN)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_MUX_SEL_BMSK                                                    0x3
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_0_MUXR_MUX_SEL_SHFT                                                    0x0

#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_ADDR                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000770b4)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_RMSK                                  0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_ADDR, HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_RMSK)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_ADDR, m)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_ADDR,v)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_ADDR,m,v,HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_IN)
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_MUX_SEL_BMSK                          0x1
#define HWIO_GCC_GPLL0_AND_PLL_TEST_SE_UFS_PHY_RX_SYMBOL_1_MUX_MUXR_MUX_SEL_SHFT                          0x0

#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000770b8)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_RMSK                                                            0x3
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_ADDR, HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_RMSK)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_ADDR, m)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_ADDR,v)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_ADDR,m,v,HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_IN)
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_MUX_SEL_BMSK                                                    0x3
#define HWIO_GCC_UFS_PHY_RX_SYMBOL_1_MUXR_MUX_SEL_SHFT                                                    0x0

#define HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a14c)
#define HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_RMSK                                                            0x1
#define HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_ADDR, HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_RMSK)
#define HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_ADDR, m)
#define HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_ADDR,v)
#define HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_ADDR,m,v,HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_IN)
#define HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_MUX_SEL_BMSK                                                    0x1
#define HWIO_GCC_MSS_Q6SS_BOOT_GPLL0_MUXR_MUX_SEL_SHFT                                                    0x0

#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007604c)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_RMSK                                                              0x1
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR, HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_RMSK)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR, m)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR,v)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR,m,v,HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_IN)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_OVRD_BMSK                                                         0x1
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_OVRD_SHFT                                                         0x0

#define HWIO_GCC_ACC_MISC_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e030)
#define HWIO_GCC_ACC_MISC_RMSK                                                                            0x1
#define HWIO_GCC_ACC_MISC_IN          \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, HWIO_GCC_ACC_MISC_RMSK)
#define HWIO_GCC_ACC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, m)
#define HWIO_GCC_ACC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_ACC_MISC_ADDR,v)
#define HWIO_GCC_ACC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_MISC_ADDR,m,v,HWIO_GCC_ACC_MISC_IN)
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_BMSK                                                        0x1
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_SHFT                                                        0x0

#define HWIO_GCC_CPUSS_AHB_MISC_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048024)
#define HWIO_GCC_CPUSS_AHB_MISC_RMSK                                                                     0xf1
#define HWIO_GCC_CPUSS_AHB_MISC_IN          \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_MISC_ADDR, HWIO_GCC_CPUSS_AHB_MISC_RMSK)
#define HWIO_GCC_CPUSS_AHB_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_CPUSS_AHB_MISC_ADDR, m)
#define HWIO_GCC_CPUSS_AHB_MISC_OUT(v)      \
        out_dword(HWIO_GCC_CPUSS_AHB_MISC_ADDR,v)
#define HWIO_GCC_CPUSS_AHB_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CPUSS_AHB_MISC_ADDR,m,v,HWIO_GCC_CPUSS_AHB_MISC_IN)
#define HWIO_GCC_CPUSS_AHB_MISC_CPUSS_AHB_CLK_AUTO_SCALE_DIV_BMSK                                        0xf0
#define HWIO_GCC_CPUSS_AHB_MISC_CPUSS_AHB_CLK_AUTO_SCALE_DIV_SHFT                                         0x4
#define HWIO_GCC_CPUSS_AHB_MISC_CPUSS_AHB_CLK_AUTO_SCALE_DIS_BMSK                                         0x1
#define HWIO_GCC_CPUSS_AHB_MISC_CPUSS_AHB_CLK_AUTO_SCALE_DIS_SHFT                                         0x0

#define HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00054000)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_RMSK                                                                  0x7f
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SSC_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SSC_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL6_BMSK                                                            0x40
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL6_SHFT                                                             0x6
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL5_BMSK                                                            0x20
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL5_SHFT                                                             0x5
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL4_BMSK                                                            0x10
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL4_SHFT                                                             0x4
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL3_BMSK                                                             0x8
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL3_SHFT                                                             0x3
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL2_BMSK                                                             0x4
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL2_SHFT                                                             0x2
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL1_BMSK                                                             0x2
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL1_SHFT                                                             0x1
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL0_BMSK                                                             0x1
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL0_SHFT                                                             0x0

#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00054004)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RMSK                                                    0x7f6fbd7f
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                                0x40000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                      0x1e
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                                 0x20000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                       0x1d
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                             0x10000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                                   0x1c
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                             0x8000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                                  0x1b
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                              0x4000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                                   0x1a
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                          0x2000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                               0x19
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                    0x1000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                         0x18
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                                   0x400000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                       0x16
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                                    0x200000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                        0x15
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x80000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                               0x13
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                                0x40000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                                   0x12
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x20000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                                0x11
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x10000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                                0x10
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                                  0x8000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                                     0xf
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                       0x2000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                          0xd
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                                  0x1000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                     0xc
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                                  0x800
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                                    0xb
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                    0x400
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                      0xa
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                                  0x100
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                    0x8
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                             0x40
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                              0x6
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                              0x20
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                               0x5
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                          0x10
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                           0x4
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                           0x8
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                           0x3
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                      0x4
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                      0x2
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                          0x2
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                          0x1
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                                 0x1
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                                 0x0

#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00054008)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RMSK                                                     0x7f6fbd7f
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                           0x40000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                                 0x1e
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                            0x20000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                                  0x1d
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                        0x10000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                              0x1c
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                        0x8000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                             0x1b
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                         0x4000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                              0x1a
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                     0x2000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                          0x19
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                               0x1000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                    0x18
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                              0x400000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                                  0x16
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                               0x200000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                                   0x15
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x80000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                          0x13
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x40000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                              0x12
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x20000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                           0x11
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x10000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                           0x10
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                             0x8000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                                0xf
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                  0x2000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                     0xd
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                             0x1000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                                0xc
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                             0x800
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                               0xb
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                               0x400
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                                 0xa
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                             0x100
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                               0x8
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                        0x40
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                         0x6
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                         0x20
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                          0x5
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                     0x10
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                      0x4
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                      0x8
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                      0x3
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                                 0x4
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                                 0x2
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                     0x2
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                     0x1
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                            0x1
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                            0x0

#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005400c)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                  0x3fffffff
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                           0x20000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                                 0x1d
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                           0x10000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                                 0x1c
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                            0x8000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                                 0x1b
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                            0x4000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                                 0x1a
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                            0x2000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                                 0x19
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                            0x1000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                                 0x18
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                             0x800000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                                 0x17
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                             0x400000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                                 0x16
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                         0x200000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                             0x15
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                         0x100000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                             0x14
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                            0x80000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                               0x13
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                         0x40000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                            0x12
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                              0x20000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                                 0x11
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                              0x10000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                                 0x10
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                               0x8000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                                  0xf
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                               0x4000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                                  0xe
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                               0x2000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                                  0xd
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                               0x1000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                                  0xc
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                                0x800
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                                  0xb
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                                0x400
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                                  0xa
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                           0x200
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                             0x9
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                              0x100
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                                0x8
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                             0x80
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                              0x7
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                             0x40
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                              0x6
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                             0x20
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                              0x5
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                                    0x10
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                                     0x4
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                      0x8
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                      0x3
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                                  0x4
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                                  0x2
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                                 0x2
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                                 0x1
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                                  0x1
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                                  0x0

#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00054010)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                   0x3fffffff
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                      0x20000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                            0x1d
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                      0x10000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                            0x1c
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                       0x8000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                            0x1b
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                       0x4000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                            0x1a
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                       0x2000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                            0x19
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                       0x1000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                            0x18
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                        0x800000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                            0x17
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                        0x400000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                            0x16
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK                    0x200000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                        0x15
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK                    0x100000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                        0x14
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                       0x80000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                          0x13
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK                    0x40000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                       0x12
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                         0x20000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                            0x11
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                         0x10000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                            0x10
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                          0x8000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                             0xf
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                          0x4000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                             0xe
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                          0x2000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                             0xd
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                          0x1000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                             0xc
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                           0x800
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                             0xb
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                           0x400
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                             0xa
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                      0x200
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                        0x9
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                         0x100
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                           0x8
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                        0x80
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                         0x7
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                        0x40
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                         0x6
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                        0x20
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                         0x5
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                               0x10
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                                0x4
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                                 0x8
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                                 0x3
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                             0x4
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                             0x2
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                            0x2
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                            0x1
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                             0x1
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                             0x0

#define HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00051000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK                                                                  0x7f
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL6_BMSK                                                            0x40
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL6_SHFT                                                             0x6
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL5_BMSK                                                            0x20
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL5_SHFT                                                             0x5
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL4_BMSK                                                            0x10
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL4_SHFT                                                             0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_BMSK                                                             0x8
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_SHFT                                                             0x3
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_BMSK                                                             0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_SHFT                                                             0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_BMSK                                                             0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_SHFT                                                             0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_BMSK                                                             0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_SHFT                                                             0x0

#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00051004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK                                                    0x7f6fbd7f
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                                0x40000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                      0x1e
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                                 0x20000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                       0x1d
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                             0x10000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                                   0x1c
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                             0x8000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                                  0x1b
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                              0x4000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                                   0x1a
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                          0x2000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                               0x19
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                    0x1000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                         0x18
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                                   0x400000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                       0x16
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                                    0x200000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                        0x15
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x80000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                               0x13
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                                0x40000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                                   0x12
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x20000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                                0x11
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x10000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                                0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                                  0x8000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                                     0xf
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                       0x2000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                          0xd
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                                  0x1000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                     0xc
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                                  0x800
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                                    0xb
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                    0x400
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                      0xa
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                                  0x100
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                    0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                             0x40
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                              0x6
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                              0x20
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                               0x5
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                          0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                           0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                           0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                           0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                      0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                      0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                          0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                          0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                                 0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                                 0x0

#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00051008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK                                                     0x7f6fbd7f
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                           0x40000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                                 0x1e
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                            0x20000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                                  0x1d
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                        0x10000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                              0x1c
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                        0x8000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                             0x1b
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                         0x4000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                              0x1a
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                     0x2000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                          0x19
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                               0x1000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                    0x18
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                              0x400000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                                  0x16
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                               0x200000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                                   0x15
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x80000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                          0x13
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x40000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                              0x12
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x20000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                           0x11
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x10000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                           0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                             0x8000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                                0xf
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                  0x2000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                     0xd
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                             0x1000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                                0xc
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                             0x800
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                               0xb
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                               0x400
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                                 0xa
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                             0x100
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                               0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                        0x40
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                         0x6
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                         0x20
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                          0x5
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                     0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                      0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                      0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                      0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                                 0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                                 0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                     0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                     0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                            0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                            0x0

#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005100c)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                  0x3fffffff
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                           0x20000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                                 0x1d
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                           0x10000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                                 0x1c
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                            0x8000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                                 0x1b
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                            0x4000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                                 0x1a
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                            0x2000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                                 0x19
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                            0x1000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                                 0x18
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                             0x800000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                                 0x17
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                             0x400000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                                 0x16
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                         0x200000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                             0x15
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                         0x100000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                             0x14
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                            0x80000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                               0x13
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                         0x40000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                            0x12
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                              0x20000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                                 0x11
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                              0x10000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                                 0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                               0x8000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                                  0xf
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                               0x4000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                                  0xe
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                               0x2000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                                  0xd
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                               0x1000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                                  0xc
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                                0x800
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                                  0xb
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                                0x400
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                                  0xa
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                           0x200
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                             0x9
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                              0x100
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                                0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                             0x80
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                              0x7
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                             0x40
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                              0x6
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                             0x20
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                              0x5
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                                    0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                                     0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                      0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                      0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                                  0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                                  0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                                 0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                                 0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                                  0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                                  0x0

#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00051010)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                   0x3fffffff
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                      0x20000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                            0x1d
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                      0x10000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                            0x1c
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                       0x8000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                            0x1b
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                       0x4000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                            0x1a
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                       0x2000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                            0x19
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                       0x1000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                            0x18
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                        0x800000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                            0x17
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                        0x400000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                            0x16
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK                    0x200000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                        0x15
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK                    0x100000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                        0x14
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                       0x80000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                          0x13
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK                    0x40000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                       0x12
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                         0x20000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                            0x11
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                         0x10000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                            0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                          0x8000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                             0xf
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                          0x4000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                             0xe
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                          0x2000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                             0xd
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                          0x1000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                             0xc
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                           0x800
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                             0xb
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                           0x400
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                             0xa
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                      0x200
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                        0x9
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                         0x100
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                           0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                        0x80
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                         0x7
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                        0x40
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                         0x6
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                        0x20
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                         0x5
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                               0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                                0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                                 0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                                 0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                             0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                             0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                            0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                            0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                             0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                             0x0

#define HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00052000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK                                                                 0x7f
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL6_BMSK                                                           0x40
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL6_SHFT                                                            0x6
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL5_BMSK                                                           0x20
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL5_SHFT                                                            0x5
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL4_BMSK                                                           0x10
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL4_SHFT                                                            0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_BMSK                                                            0x8
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_SHFT                                                            0x3
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_BMSK                                                            0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_SHFT                                                            0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_BMSK                                                            0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_SHFT                                                            0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_BMSK                                                            0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_SHFT                                                            0x0

#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00052004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK                                                   0x7f6fbd7f
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                               0x40000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                     0x1e
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                                0x20000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                      0x1d
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                            0x10000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                                  0x1c
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                            0x8000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                                 0x1b
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                             0x4000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                                  0x1a
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                         0x2000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                              0x19
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                   0x1000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                        0x18
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                                  0x400000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                      0x16
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                                   0x200000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                       0x15
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                           0x80000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                              0x13
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                               0x40000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                                  0x12
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x20000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                               0x11
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x10000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                               0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                                 0x8000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                                    0xf
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                      0x2000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                         0xd
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                                 0x1000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                    0xc
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                                 0x800
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                                   0xb
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                   0x400
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                     0xa
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                                 0x100
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                   0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                            0x40
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                             0x6
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                             0x20
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                              0x5
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                         0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                          0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                          0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                          0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                     0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                     0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                         0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                         0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                                0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                                0x0

#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00052008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK                                                    0x7f6fbd7f
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                          0x40000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                                0x1e
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                           0x20000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                                 0x1d
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                       0x10000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                             0x1c
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                       0x8000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                            0x1b
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                        0x4000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                             0x1a
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                    0x2000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                         0x19
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                              0x1000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                   0x18
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                             0x400000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                                 0x16
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                              0x200000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                                  0x15
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                      0x80000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                         0x13
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                          0x40000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                             0x12
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x20000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                          0x11
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x10000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                          0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                            0x8000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                               0xf
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                 0x2000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                    0xd
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                            0x1000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                               0xc
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                            0x800
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                              0xb
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                              0x400
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                                0xa
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                            0x100
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                              0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                       0x40
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                        0x6
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                        0x20
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                         0x5
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                    0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                     0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                     0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                     0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                                0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                                0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                    0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                    0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                           0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                           0x0

#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0005200c)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                 0x3fffffff
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                          0x20000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                                0x1d
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                          0x10000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                                0x1c
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                           0x8000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                                0x1b
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                           0x4000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                                0x1a
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                           0x2000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                                0x19
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                           0x1000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                                0x18
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                            0x800000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                                0x17
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                            0x400000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                                0x16
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                        0x200000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                            0x15
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                        0x100000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                            0x14
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                           0x80000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                              0x13
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                        0x40000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                           0x12
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                             0x20000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                                0x11
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                             0x10000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                                0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                              0x8000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                                 0xf
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                              0x4000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                                 0xe
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                              0x2000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                                 0xd
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                              0x1000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                                 0xc
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                               0x800
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                                 0xb
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                               0x400
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                                 0xa
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                          0x200
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                            0x9
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                             0x100
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                               0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                            0x80
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                             0x7
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                            0x40
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                             0x6
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                            0x20
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                             0x5
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                                   0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                                    0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                     0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                     0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                                 0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                                 0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                                0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                                0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                                 0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                                 0x0

#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00052010)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                  0x3fffffff
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                     0x20000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                           0x1d
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                     0x10000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                           0x1c
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                      0x8000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                           0x1b
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                      0x4000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                           0x1a
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                      0x2000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                           0x19
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                      0x1000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                           0x18
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                       0x800000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                           0x17
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                       0x400000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                           0x16
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK                   0x200000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                       0x15
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK                   0x100000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                       0x14
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                      0x80000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                         0x13
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK                   0x40000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                      0x12
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                        0x20000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                           0x11
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                        0x10000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                           0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                         0x8000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                            0xf
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                         0x4000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                            0xe
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                         0x2000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                            0xd
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                         0x1000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                            0xc
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                          0x800
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                            0xb
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                          0x400
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                            0xa
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                     0x200
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                       0x9
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                        0x100
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                          0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                       0x80
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                        0x7
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                       0x40
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                        0x6
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                       0x20
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                        0x5
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                              0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                               0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                                0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                                0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                            0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                            0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                           0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                           0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                            0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                            0x0

#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00053000)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK                                                              0x7f
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL6_BMSK                                                        0x40
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL6_SHFT                                                         0x6
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL5_BMSK                                                        0x20
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL5_SHFT                                                         0x5
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL4_BMSK                                                        0x10
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL4_SHFT                                                         0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_BMSK                                                         0x8
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_SHFT                                                         0x3
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_BMSK                                                         0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_SHFT                                                         0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_BMSK                                                         0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_SHFT                                                         0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_BMSK                                                         0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_SHFT                                                         0x0

#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00053004)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK                                                0x7f6fbd7f
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                            0x40000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                  0x1e
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                             0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                   0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                         0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                               0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                         0x8000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                              0x1b
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                          0x4000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                               0x1a
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                      0x2000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                           0x19
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                0x1000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                     0x18
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                               0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                   0x16
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                                0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                    0x15
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                        0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                           0x13
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                            0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                               0x12
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x11
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                              0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                                 0xf
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                   0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                      0xd
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                              0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                 0xc
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                              0x800
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                                0xb
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                0x400
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                  0xa
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                              0x100
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                         0x40
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                          0x6
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                          0x20
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                           0x5
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                      0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                       0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                       0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                       0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                  0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                  0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                      0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                      0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                             0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                             0x0

#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00053008)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK                                                 0x7f6fbd7f
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                       0x40000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                             0x1e
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                        0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                              0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                    0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                    0x8000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                         0x1b
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                     0x4000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                          0x1a
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                 0x2000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                      0x19
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                           0x1000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                0x18
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                          0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                              0x16
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                           0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                               0x15
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                   0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                      0x13
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                       0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                          0x12
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                    0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x11
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                    0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                         0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                            0xf
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                              0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                 0xd
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                         0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                            0xc
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                         0x800
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                           0xb
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                           0x400
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                             0xa
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                         0x100
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                           0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                    0x40
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                     0x6
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                     0x20
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                      0x5
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                 0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                  0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                  0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                  0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                             0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                             0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                 0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                 0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                        0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                        0x0

#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005300c)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                              0x3fffffff
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                       0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                             0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                       0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                             0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                        0x8000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                             0x1b
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                        0x4000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                             0x1a
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                        0x2000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                             0x19
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                        0x1000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                             0x18
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                         0x800000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                             0x17
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                         0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                             0x16
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                     0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                         0x15
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                     0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                         0x14
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                        0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                           0x13
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                     0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                        0x12
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                          0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                             0x11
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                          0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                             0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                           0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                              0xf
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                           0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                              0xe
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                           0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                              0xd
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                           0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                              0xc
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                            0x800
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                              0xb
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                            0x400
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                              0xa
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                       0x200
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                         0x9
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                          0x100
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                            0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                         0x80
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                          0x7
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                         0x40
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                          0x6
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                         0x20
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                          0x5
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                                0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                                 0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                  0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                  0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                              0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                              0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                             0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                             0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                              0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                              0x0

#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00053010)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                               0x3fffffff
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                  0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                        0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                  0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                        0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                   0x8000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                        0x1b
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                   0x4000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                        0x1a
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                   0x2000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                        0x19
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                   0x1000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                        0x18
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                    0x800000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                        0x17
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                    0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                        0x16
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK                0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                    0x15
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK                0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                    0x14
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                   0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                      0x13
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK                0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                   0x12
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                     0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                        0x11
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                     0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                        0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                      0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                         0xf
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                      0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                         0xe
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                      0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                         0xd
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                      0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                         0xc
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                       0x800
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                         0xb
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                       0x400
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                         0xa
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                  0x200
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                    0x9
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                     0x100
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                       0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                    0x80
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                     0x7
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                    0x40
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                     0x6
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                    0x20
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                     0x5
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                           0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                            0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                             0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                             0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                         0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                         0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                        0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                        0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                         0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                         0x0

#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00055000)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RMSK                                                            0x7f
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL6_BMSK                                                      0x40
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL6_SHFT                                                       0x6
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL5_BMSK                                                      0x20
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL5_SHFT                                                       0x5
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL4_BMSK                                                      0x10
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL4_SHFT                                                       0x4
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL3_BMSK                                                       0x8
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL3_SHFT                                                       0x3
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL2_BMSK                                                       0x4
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL2_SHFT                                                       0x2
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00055004)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK                                              0x7f6fbd7f
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                          0x40000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                0x1e
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                           0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                 0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                       0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                             0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                       0x8000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                            0x1b
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                        0x4000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                             0x1a
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                    0x2000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                         0x19
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                              0x1000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                   0x18
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                             0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                 0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                              0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                  0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                      0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                         0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                          0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                             0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                       0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                          0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                       0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                          0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                            0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                               0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                 0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                    0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                            0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                               0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                            0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                              0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                              0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                            0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                              0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                       0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                        0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                        0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                         0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                    0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                     0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                     0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                     0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                    0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                    0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                           0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                           0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00055008)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK                                               0x7f6fbd7f
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                     0x40000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                           0x1e
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                      0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                            0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                  0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                        0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                  0x8000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                       0x1b
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                   0x4000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                        0x1a
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK               0x2000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                    0x19
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                         0x1000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                              0x18
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                        0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                            0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                         0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                             0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                 0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                    0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                     0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                        0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                  0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                     0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                  0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                     0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                       0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                          0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                            0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                               0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                       0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                          0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                       0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                         0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                         0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                           0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                       0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                         0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                  0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                   0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                   0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                    0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                               0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                           0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                           0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                               0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                               0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                      0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                      0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0005500c)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                            0x3fffffff
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                     0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                           0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                     0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                           0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                      0x8000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                           0x1b
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                      0x4000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                           0x1a
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                      0x2000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                           0x19
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                      0x1000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                           0x18
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                       0x800000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                           0x17
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                       0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                           0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                   0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                       0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                   0x100000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                       0x14
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                      0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                         0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                   0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                      0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                        0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                           0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                        0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                           0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                         0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                            0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                         0x4000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                            0xe
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                         0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                            0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                         0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                            0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                          0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                            0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                          0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                            0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                     0x200
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                       0x9
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                        0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                          0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                       0x80
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                        0x7
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                       0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                        0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                       0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                        0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                              0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                               0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                            0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                            0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                           0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                           0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                            0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                            0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00055010)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                             0x3fffffff
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                      0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                      0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                 0x8000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                      0x1b
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                 0x4000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                      0x1a
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                 0x2000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                      0x19
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                 0x1000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                      0x18
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                  0x800000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                      0x17
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                  0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                      0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK              0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                  0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK              0x100000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                  0x14
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                 0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                    0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK              0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                 0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                   0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                      0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                   0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                      0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                    0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                       0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                    0x4000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                       0xe
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                    0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                       0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                    0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                       0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                     0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                       0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                     0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                       0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                0x200
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                  0x9
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                   0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                     0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                  0x80
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                   0x7
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                  0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                   0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                  0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                   0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                         0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                          0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                           0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                           0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                       0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                       0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                      0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                      0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                       0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                       0x0

#define HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00056000)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_RMSK                                                                  0x7f
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_HYP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_HYP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL6_BMSK                                                            0x40
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL6_SHFT                                                             0x6
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL5_BMSK                                                            0x20
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL5_SHFT                                                             0x5
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL4_BMSK                                                            0x10
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL4_SHFT                                                             0x4
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL3_BMSK                                                             0x8
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL3_SHFT                                                             0x3
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL2_BMSK                                                             0x4
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL2_SHFT                                                             0x2
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL1_BMSK                                                             0x2
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL1_SHFT                                                             0x1
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL0_BMSK                                                             0x1
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL0_SHFT                                                             0x0

#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00056004)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK                                                    0x7f6fbd7f
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                                0x40000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                      0x1e
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                                 0x20000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                       0x1d
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                             0x10000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                                   0x1c
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                             0x8000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                                  0x1b
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                              0x4000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                                   0x1a
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                          0x2000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                               0x19
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                    0x1000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                         0x18
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                                   0x400000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                       0x16
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                                    0x200000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                        0x15
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x80000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                               0x13
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                                0x40000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                                   0x12
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x20000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                                0x11
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x10000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                                0x10
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                                  0x8000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                                     0xf
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                       0x2000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                          0xd
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                                  0x1000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                     0xc
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                                  0x800
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                                    0xb
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                    0x400
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                      0xa
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                                  0x100
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                    0x8
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                             0x40
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                              0x6
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                              0x20
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                               0x5
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                          0x10
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                           0x4
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                           0x8
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                           0x3
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                      0x4
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                      0x2
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                          0x2
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                          0x1
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                                 0x1
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                                 0x0

#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00056008)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK                                                     0x7f6fbd7f
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                           0x40000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                                 0x1e
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                            0x20000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                                  0x1d
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                        0x10000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                              0x1c
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                        0x8000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                             0x1b
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                         0x4000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                              0x1a
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                     0x2000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                          0x19
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                               0x1000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                    0x18
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                              0x400000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                                  0x16
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                               0x200000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                                   0x15
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x80000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                          0x13
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x40000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                              0x12
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x20000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                           0x11
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x10000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                           0x10
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                             0x8000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                                0xf
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                  0x2000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                     0xd
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                             0x1000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                                0xc
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                             0x800
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                               0xb
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                               0x400
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                                 0xa
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                             0x100
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                               0x8
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                        0x40
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                         0x6
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                         0x20
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                          0x5
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                     0x10
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                      0x4
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                      0x8
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                      0x3
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                                 0x4
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                                 0x2
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                     0x2
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                     0x1
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                            0x1
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                            0x0

#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005600c)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                  0x3fffffff
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                           0x20000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                                 0x1d
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                           0x10000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                                 0x1c
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                            0x8000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                                 0x1b
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                            0x4000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                                 0x1a
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                            0x2000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                                 0x19
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                            0x1000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                                 0x18
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                             0x800000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                                 0x17
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                             0x400000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                                 0x16
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                         0x200000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                             0x15
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                         0x100000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                             0x14
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                            0x80000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                               0x13
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                         0x40000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                            0x12
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                              0x20000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                                 0x11
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                              0x10000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                                 0x10
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                               0x8000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                                  0xf
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                               0x4000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                                  0xe
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                               0x2000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                                  0xd
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                               0x1000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                                  0xc
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                                0x800
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                                  0xb
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                                0x400
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                                  0xa
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                           0x200
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                             0x9
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                              0x100
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                                0x8
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                             0x80
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                              0x7
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                             0x40
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                              0x6
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                             0x20
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                              0x5
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                                    0x10
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                                     0x4
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                      0x8
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                      0x3
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                                  0x4
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                                  0x2
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                                 0x2
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                                 0x1
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                                  0x1
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                                  0x0

#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00056010)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                   0x3fffffff
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                      0x20000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                            0x1d
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                      0x10000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                            0x1c
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                       0x8000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                            0x1b
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                       0x4000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                            0x1a
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                       0x2000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                            0x19
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                       0x1000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                            0x18
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                        0x800000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                            0x17
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                        0x400000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                            0x16
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK                    0x200000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                        0x15
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK                    0x100000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                        0x14
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                       0x80000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                          0x13
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK                    0x40000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                       0x12
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                         0x20000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                            0x11
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                         0x10000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                            0x10
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                          0x8000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                             0xf
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                          0x4000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                             0xe
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                          0x2000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                             0xd
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                          0x1000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                             0xc
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                           0x800
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                             0xb
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                           0x400
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                             0xa
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                      0x200
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                        0x9
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                         0x100
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                           0x8
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                        0x80
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                         0x7
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                        0x40
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                         0x6
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                        0x20
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                         0x5
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                               0x10
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                                0x4
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                                 0x8
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                                 0x3
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                             0x4
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                             0x2
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                            0x2
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                            0x1
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                             0x1
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                             0x0

#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00057000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK                                                                0x7f
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL6_BMSK                                                          0x40
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL6_SHFT                                                           0x6
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL5_BMSK                                                          0x20
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL5_SHFT                                                           0x5
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL4_BMSK                                                          0x10
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL4_SHFT                                                           0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_BMSK                                                           0x8
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_SHFT                                                           0x3
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_BMSK                                                           0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_SHFT                                                           0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_BMSK                                                           0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_SHFT                                                           0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_BMSK                                                           0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_SHFT                                                           0x0

#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00057004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK                                                  0x7f6fbd7f
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                              0x40000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                    0x1e
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                               0x20000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                     0x1d
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                           0x10000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                                 0x1c
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                           0x8000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                                0x1b
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                            0x4000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                                 0x1a
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                        0x2000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                             0x19
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                  0x1000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                       0x18
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                                 0x400000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                     0x16
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                                  0x200000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                      0x15
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x80000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x13
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                              0x40000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                                 0x12
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                           0x20000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                              0x11
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                           0x10000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                              0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                                0x8000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                                   0xf
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                     0x2000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                        0xd
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                                0x1000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                   0xc
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                                0x800
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                                  0xb
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                  0x400
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                    0xa
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                                0x100
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                  0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                           0x40
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                            0x6
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                            0x20
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                             0x5
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                        0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                         0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                         0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                         0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                    0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                    0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                        0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                        0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                               0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                               0x0

#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00057008)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_RMSK                                                   0x7f6fbd7f
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                         0x40000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                               0x1e
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                          0x20000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                                0x1d
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                      0x10000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                            0x1c
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                      0x8000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                           0x1b
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                       0x4000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                            0x1a
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                   0x2000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                        0x19
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                             0x1000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                  0x18
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                            0x400000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                                0x16
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                             0x200000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                                 0x15
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                     0x80000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x13
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                         0x40000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                            0x12
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                      0x20000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                         0x11
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                      0x10000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                         0x10
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x8000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                              0xf
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                0x2000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                   0xd
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                           0x1000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                              0xc
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                           0x800
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                             0xb
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                             0x400
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                               0xa
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                           0x100
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                             0x8
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                      0x40
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                       0x6
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                       0x20
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                        0x5
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                   0x10
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                    0x4
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                    0x8
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                    0x3
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                               0x4
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                               0x2
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                   0x2
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                   0x1
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                          0x1
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                          0x0

#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005700c)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                0x3fffffff
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                         0x20000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                               0x1d
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                         0x10000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                               0x1c
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                          0x8000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                               0x1b
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                          0x4000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                               0x1a
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                          0x2000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                               0x19
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                          0x1000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                               0x18
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                           0x800000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                               0x17
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                           0x400000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                               0x16
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                       0x200000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                           0x15
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                       0x100000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                           0x14
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                          0x80000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                             0x13
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                       0x40000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                          0x12
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                            0x20000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                               0x11
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                            0x10000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                               0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                             0x8000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                                0xf
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                             0x4000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                                0xe
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                             0x2000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                                0xd
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                             0x1000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                                0xc
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                              0x800
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                                0xb
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                              0x400
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                                0xa
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                         0x200
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                           0x9
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                            0x100
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                              0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                           0x80
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                            0x7
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                           0x40
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                            0x6
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                           0x20
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                            0x5
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                                  0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                                   0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                    0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                    0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                                0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                                0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                               0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                               0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                                0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                                0x0

#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00057010)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                 0x3fffffff
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                    0x20000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                          0x1d
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                    0x10000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                          0x1c
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                     0x8000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                          0x1b
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                     0x4000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                          0x1a
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                     0x2000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                          0x19
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                     0x1000000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                          0x18
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                      0x800000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                          0x17
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                      0x400000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                          0x16
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK                  0x200000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                      0x15
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK                  0x100000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                      0x14
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                     0x80000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                        0x13
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK                  0x40000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                     0x12
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                       0x20000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                          0x11
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                       0x10000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                          0x10
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                        0x8000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                           0xf
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                        0x4000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                           0xe
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                        0x2000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                           0xd
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                        0x1000
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                           0xc
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                         0x800
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                           0xb
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                         0x400
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                           0xa
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                    0x200
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                      0x9
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                       0x100
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                         0x8
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                      0x80
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                       0x7
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                      0x40
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                       0x6
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                      0x20
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                       0x5
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                             0x10
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                              0x4
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                               0x8
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                               0x3
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                           0x4
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                           0x2
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                          0x2
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                          0x1
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                           0x1
#define HWIO_GCC_SPARE_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                           0x0

#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a000)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_RMSK                                                               0x7f
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE1_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE1_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL6_BMSK                                                         0x40
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL6_SHFT                                                          0x6
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL5_BMSK                                                         0x20
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL5_SHFT                                                          0x5
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL4_BMSK                                                         0x10
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL4_SHFT                                                          0x4
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL3_BMSK                                                          0x8
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL3_SHFT                                                          0x3
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL2_BMSK                                                          0x4
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL2_SHFT                                                          0x2
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL1_BMSK                                                          0x2
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL1_SHFT                                                          0x1
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL0_BMSK                                                          0x1
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL0_SHFT                                                          0x0

#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a004)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RMSK                                                 0x7f6fbd7f
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                             0x40000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                   0x1e
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                              0x20000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                    0x1d
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                          0x10000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                                0x1c
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                          0x8000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                               0x1b
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                           0x4000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                                0x1a
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                       0x2000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                            0x19
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x1000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                      0x18
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                                0x400000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                    0x16
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                                 0x200000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                     0x15
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x80000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x13
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                             0x40000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                                0x12
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x20000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x11
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x10000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x10
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                               0x8000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                                  0xf
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                    0x2000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                       0xd
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                               0x1000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                  0xc
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                               0x800
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                                 0xb
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                 0x400
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                   0xa
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                               0x100
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                 0x8
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                          0x40
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                           0x6
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                           0x20
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                            0x5
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                       0x10
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                        0x4
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                        0x8
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                        0x3
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                   0x4
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                   0x2
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                       0x2
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                       0x1
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                              0x1
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                              0x0

#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a008)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_RMSK                                                  0x7f6fbd7f
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                        0x40000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                              0x1e
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                         0x20000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                               0x1d
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                     0x10000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                           0x1c
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                     0x8000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                          0x1b
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                      0x4000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                           0x1a
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                  0x2000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                       0x19
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                            0x1000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                 0x18
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                           0x400000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                               0x16
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                            0x200000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                                0x15
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                    0x80000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x13
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                        0x40000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                           0x12
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                     0x20000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x11
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                     0x10000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x10
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                          0x8000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                             0xf
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                               0x2000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                  0xd
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                          0x1000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                             0xc
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                          0x800
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                            0xb
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                            0x400
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                              0xa
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                          0x100
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                            0x8
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                     0x40
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                      0x6
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                      0x20
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                       0x5
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                  0x10
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                   0x4
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                   0x8
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                   0x3
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                              0x4
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                              0x2
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                  0x2
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                  0x1
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                         0x1
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                         0x0

#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a00c)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                               0x3fffffff
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                        0x20000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                              0x1d
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                        0x10000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                              0x1c
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                         0x8000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                              0x1b
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                         0x4000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                              0x1a
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                         0x2000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                              0x19
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                         0x1000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                              0x18
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                          0x800000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                              0x17
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                          0x400000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                              0x16
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                      0x200000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                          0x15
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                      0x100000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                          0x14
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                         0x80000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                            0x13
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                      0x40000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                         0x12
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                           0x20000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                              0x11
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                           0x10000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                              0x10
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                            0x8000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                               0xf
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                            0x4000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                               0xe
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                            0x2000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                               0xd
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                            0x1000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                               0xc
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                             0x800
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                               0xb
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                             0x400
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                               0xa
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                        0x200
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                          0x9
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                           0x100
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                             0x8
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                          0x80
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                           0x7
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                          0x40
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                           0x6
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                          0x20
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                           0x5
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                                 0x10
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                                  0x4
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                   0x8
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                   0x3
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                               0x4
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                               0x2
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                              0x2
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                              0x1
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                               0x1
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                               0x0

#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a010)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                0x3fffffff
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                   0x20000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                         0x1d
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                   0x10000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                         0x1c
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                    0x8000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                         0x1b
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                    0x4000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                         0x1a
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                    0x2000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                         0x19
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                    0x1000000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                         0x18
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                     0x800000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                         0x17
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                     0x400000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                         0x16
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK                 0x200000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                     0x15
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK                 0x100000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                     0x14
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                    0x80000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                       0x13
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK                 0x40000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                    0x12
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                      0x20000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                         0x11
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                      0x10000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                         0x10
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                       0x8000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                          0xf
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                       0x4000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                          0xe
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                       0x2000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                          0xd
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                       0x1000
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                          0xc
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                        0x800
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                          0xb
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                        0x400
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                          0xa
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                   0x200
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                     0x9
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                      0x100
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                        0x8
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                     0x80
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                      0x7
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                     0x40
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                      0x6
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                     0x20
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                      0x5
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                            0x10
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                             0x4
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                              0x8
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                              0x3
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                          0x4
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0x2
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                         0x2
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                         0x1
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                          0x1
#define HWIO_GCC_SPARE1_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                          0x0

#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0005b000)
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_RMSK                                                           0x7f
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL6_BMSK                                                     0x40
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL6_SHFT                                                      0x6
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL5_BMSK                                                     0x20
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL5_SHFT                                                      0x5
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL4_BMSK                                                     0x10
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL4_SHFT                                                      0x4
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL3_BMSK                                                      0x8
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL3_SHFT                                                      0x3
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL2_BMSK                                                      0x4
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL2_SHFT                                                      0x2
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_TURING_DSP_GPLL_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005b004)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK                                             0x7f6fbd7f
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                         0x40000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                               0x1e
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                          0x20000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                0x1d
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                      0x10000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                            0x1c
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                      0x8000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                           0x1b
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                       0x4000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                            0x1a
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                   0x2000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                        0x19
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                             0x1000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                  0x18
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                            0x400000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                0x16
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                             0x200000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                 0x15
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                     0x80000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                        0x13
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                         0x40000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                            0x12
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                      0x20000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                         0x11
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                      0x10000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                         0x10
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                           0x8000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                              0xf
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                0x2000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                   0xd
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                           0x1000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                              0xc
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                           0x800
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                             0xb
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                             0x400
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                               0xa
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                           0x100
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                             0x8
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                      0x40
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                       0x6
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                       0x20
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                        0x5
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                   0x10
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                    0x4
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                    0x8
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                    0x3
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                               0x4
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                               0x2
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                   0x2
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                   0x1
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                          0x1
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                          0x0

#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005b008)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK                                              0x7f6fbd7f
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                    0x40000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                          0x1e
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                     0x20000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                           0x1d
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                 0x10000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                       0x1c
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                 0x8000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                      0x1b
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                  0x4000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                       0x1a
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK              0x2000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                   0x19
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                        0x1000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                             0x18
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                       0x400000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                           0x16
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                        0x200000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                            0x15
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                0x80000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                   0x13
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                    0x40000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                       0x12
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                 0x20000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                    0x11
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                 0x10000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                    0x10
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                      0x8000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                         0xf
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                           0x2000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                              0xd
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                      0x1000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                         0xc
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                      0x800
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                        0xb
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                        0x400
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                          0xa
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                      0x100
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                        0x8
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                 0x40
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                  0x6
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                  0x20
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                   0x5
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                              0x10
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                               0x4
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                               0x8
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                               0x3
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                          0x4
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0x2
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                              0x2
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                              0x1
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                     0x1
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                     0x0

#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005b00c)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                           0x3fffffff
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                    0x20000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                          0x1d
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                    0x10000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                          0x1c
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                     0x8000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                          0x1b
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                     0x4000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                          0x1a
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                     0x2000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                          0x19
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                     0x1000000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                          0x18
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                      0x800000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                          0x17
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                      0x400000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                          0x16
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                  0x200000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                      0x15
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                  0x100000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                      0x14
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                     0x80000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                        0x13
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                  0x40000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                     0x12
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                       0x20000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                          0x11
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                       0x10000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                          0x10
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                        0x8000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                           0xf
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                        0x4000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                           0xe
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                        0x2000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                           0xd
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                        0x1000
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                           0xc
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                         0x800
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                           0xb
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                         0x400
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                           0xa
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                    0x200
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                      0x9
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                       0x100
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                         0x8
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                      0x80
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                       0x7
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                      0x40
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                       0x6
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                      0x20
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                       0x5
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                             0x10
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                              0x4
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                               0x8
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                               0x3
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                           0x4
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                           0x2
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                          0x2
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                          0x1
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                           0x1
#define HWIO_GCC_TURING_DSP_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                           0x0

#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0005b010)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                            0x3fffffff
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK               0x20000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                     0x1d
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK               0x10000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                     0x1c
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                0x8000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                     0x1b
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                0x4000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                     0x1a
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                0x2000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                     0x19
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                0x1000000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                     0x18
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                 0x800000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                     0x17
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                 0x400000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                     0x16
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK             0x200000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                 0x15
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK             0x100000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                 0x14
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                0x80000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                   0x13
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK             0x40000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                0x12
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                  0x20000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                     0x11
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                  0x10000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                     0x10
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                   0x8000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                      0xf
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                   0x4000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                      0xe
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                   0x2000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                      0xd
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                   0x1000
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                      0xc
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                    0x800
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                      0xb
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                    0x400
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                      0xa
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK               0x200
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                 0x9
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                  0x100
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                    0x8
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                 0x80
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                  0x7
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                 0x40
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                  0x6
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                 0x20
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                  0x5
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                        0x10
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                         0x4
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                          0x8
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                          0x3
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                      0x4
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                      0x2
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                     0x2
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                     0x1
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                      0x1
#define HWIO_GCC_TURING_DSP_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                      0x0

#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00069000)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_RMSK                                                               0x7f
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE2_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE2_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL6_BMSK                                                         0x40
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL6_SHFT                                                          0x6
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL5_BMSK                                                         0x20
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL5_SHFT                                                          0x5
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL4_BMSK                                                         0x10
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL4_SHFT                                                          0x4
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL3_BMSK                                                          0x8
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL3_SHFT                                                          0x3
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL2_BMSK                                                          0x4
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL2_SHFT                                                          0x2
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL1_BMSK                                                          0x2
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL1_SHFT                                                          0x1
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL0_BMSK                                                          0x1
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL0_SHFT                                                          0x0

#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00069004)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RMSK                                                 0x7f6fbd7f
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                             0x40000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                   0x1e
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                              0x20000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                    0x1d
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                          0x10000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                                0x1c
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                          0x8000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                               0x1b
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                           0x4000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                                0x1a
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                       0x2000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                            0x19
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x1000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                      0x18
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                                0x400000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                    0x16
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                                 0x200000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                     0x15
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x80000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x13
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                             0x40000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                                0x12
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x20000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x11
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x10000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x10
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                               0x8000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                                  0xf
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                    0x2000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                       0xd
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                               0x1000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                  0xc
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                               0x800
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                                 0xb
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                 0x400
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                   0xa
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                               0x100
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                 0x8
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                          0x40
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                           0x6
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                           0x20
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                            0x5
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                       0x10
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                        0x4
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                        0x8
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                        0x3
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                   0x4
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                   0x2
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                       0x2
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                       0x1
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                              0x1
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                              0x0

#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00069008)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_RMSK                                                  0x7f6fbd7f
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                        0x40000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                              0x1e
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                         0x20000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                               0x1d
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                     0x10000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                           0x1c
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                     0x8000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                          0x1b
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                      0x4000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                           0x1a
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                  0x2000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                       0x19
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                            0x1000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                 0x18
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                           0x400000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                               0x16
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                            0x200000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                                0x15
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                    0x80000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x13
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                        0x40000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                           0x12
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                     0x20000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x11
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                     0x10000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x10
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                          0x8000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                             0xf
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                               0x2000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                  0xd
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                          0x1000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                             0xc
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                          0x800
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                            0xb
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                            0x400
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                              0xa
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                          0x100
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                            0x8
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                     0x40
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                      0x6
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                      0x20
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                       0x5
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                  0x10
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                   0x4
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                   0x8
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                   0x3
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                              0x4
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                              0x2
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                  0x2
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                  0x1
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                         0x1
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                         0x0

#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0006900c)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                               0x3fffffff
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                        0x20000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                              0x1d
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                        0x10000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                              0x1c
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                         0x8000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                              0x1b
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                         0x4000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                              0x1a
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                         0x2000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                              0x19
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                         0x1000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                              0x18
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                          0x800000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                              0x17
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                          0x400000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                              0x16
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                      0x200000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                          0x15
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                      0x100000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                          0x14
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                         0x80000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                            0x13
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                      0x40000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                         0x12
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                           0x20000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                              0x11
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                           0x10000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                              0x10
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                            0x8000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                               0xf
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                            0x4000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                               0xe
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                            0x2000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                               0xd
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                            0x1000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                               0xc
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                             0x800
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                               0xb
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                             0x400
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                               0xa
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                        0x200
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                          0x9
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                           0x100
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                             0x8
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                          0x80
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                           0x7
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                          0x40
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                           0x6
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                          0x20
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                           0x5
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                                 0x10
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                                  0x4
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                   0x8
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                   0x3
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                               0x4
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                               0x2
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                              0x2
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                              0x1
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                               0x1
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                               0x0

#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00069010)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                0x3fffffff
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                   0x20000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                         0x1d
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                   0x10000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                         0x1c
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                    0x8000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                         0x1b
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                    0x4000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                         0x1a
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                    0x2000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                         0x19
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                    0x1000000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                         0x18
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                     0x800000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                         0x17
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                     0x400000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                         0x16
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK                 0x200000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                     0x15
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK                 0x100000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                     0x14
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                    0x80000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                       0x13
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK                 0x40000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                    0x12
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                      0x20000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                         0x11
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                      0x10000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                         0x10
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                       0x8000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                          0xf
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                       0x4000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                          0xe
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                       0x2000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                          0xd
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                       0x1000
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                          0xc
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                        0x800
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                          0xb
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                        0x400
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                          0xa
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                   0x200
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                     0x9
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                      0x100
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                        0x8
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                     0x80
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                      0x7
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                     0x40
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                      0x6
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                     0x20
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                      0x5
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                            0x10
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                             0x4
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                              0x8
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                              0x3
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                          0x4
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0x2
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                         0x2
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                         0x1
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                          0x1
#define HWIO_GCC_SPARE2_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                          0x0

#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00035000)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK                                                               0x7f
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL6_BMSK                                                         0x40
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL6_SHFT                                                          0x6
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL5_BMSK                                                         0x20
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL5_SHFT                                                          0x5
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL4_BMSK                                                         0x10
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL4_SHFT                                                          0x4
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL3_BMSK                                                          0x8
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL3_SHFT                                                          0x3
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_BMSK                                                          0x4
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_SHFT                                                          0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_BMSK                                                          0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_SHFT                                                          0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_BMSK                                                          0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_SHFT                                                          0x0

#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00035004)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK                                                 0x7f6fbd7f
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_BMSK                             0x40000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_PIPE_CLK_ENA_SHFT                                   0x1e
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_BMSK                              0x20000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_AUX_CLK_ENA_SHFT                                    0x1d
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_BMSK                          0x10000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_CFG_AHB_CLK_ENA_SHFT                                0x1c
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_BMSK                          0x8000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_ENA_SHFT                               0x1b
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_BMSK                           0x4000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_AXI_CLK_ENA_SHFT                                0x1a
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_BMSK                       0x2000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_ENA_SHFT                            0x19
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x1000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                      0x18
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_BMSK                                0x400000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CPUSS_GNOC_CLK_ENA_SHFT                                    0x16
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_BMSK                                 0x200000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CPUSS_AHB_CLK_ENA_SHFT                                     0x15
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x13
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_BMSK                             0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_DISP_GPLL0_CLK_SRC_ENA_SHFT                                0x12
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x11
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_BMSK                               0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_GPU_GPLL0_CLK_SRC_ENA_SHFT                                  0xf
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                    0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                       0xd
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                               0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                  0xc
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                               0x800
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                                 0xb
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                 0x400
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                   0xa
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                               0x100
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                 0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                          0x40
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                           0x6
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                           0x20
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                            0x5
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                       0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                        0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                        0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                        0x3
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                   0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                   0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                       0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                       0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_BMSK                              0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_ENA_SHFT                              0x0

#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00035008)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK                                                  0x7f6fbd7f
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_BMSK                        0x40000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_PIPE_CLK_SLEEP_ENA_SHFT                              0x1e
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_BMSK                         0x20000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_AUX_CLK_SLEEP_ENA_SHFT                               0x1d
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_BMSK                     0x10000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_CFG_AHB_CLK_SLEEP_ENA_SHFT                           0x1c
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_BMSK                     0x8000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_MSTR_AXI_CLK_SLEEP_ENA_SHFT                          0x1b
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_BMSK                      0x4000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_AXI_CLK_SLEEP_ENA_SHFT                           0x1a
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                  0x2000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCIE_1_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                       0x19
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                            0x1000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                 0x18
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_BMSK                           0x400000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CPUSS_GNOC_CLK_SLEEP_ENA_SHFT                               0x16
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                            0x200000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                                0x15
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                    0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x13
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                        0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_DISP_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                           0x12
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                     0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x11
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                     0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                          0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                             0xf
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                               0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                  0xd
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                          0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                             0xc
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                          0x800
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                            0xb
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                            0x400
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                              0xa
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                          0x100
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                            0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                     0x40
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                      0x6
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                      0x20
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                       0x5
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                  0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                   0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                   0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                   0x3
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                              0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                              0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                  0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                  0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_BMSK                         0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_CPUSS_AHB_CLK_SLEEP_ENA_SHFT                         0x0

#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003500c)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                               0x3fffffff
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_BMSK                        0x20000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_ENA_SHFT                              0x1d
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_BMSK                        0x10000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_ENA_SHFT                              0x1c
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_BMSK                         0x8000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_ENA_SHFT                              0x1b
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_BMSK                         0x4000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_ENA_SHFT                              0x1a
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_BMSK                         0x2000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_ENA_SHFT                              0x19
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_BMSK                         0x1000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_ENA_SHFT                              0x18
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_BMSK                          0x800000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_ENA_SHFT                              0x17
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_BMSK                          0x400000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_ENA_SHFT                              0x16
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_BMSK                      0x200000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_ENA_SHFT                          0x15
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_BMSK                      0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_ENA_SHFT                          0x14
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_BMSK                         0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_ENA_SHFT                            0x13
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_BMSK                      0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_ENA_SHFT                         0x12
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_BMSK                           0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_ENA_SHFT                              0x11
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_BMSK                           0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_ENA_SHFT                              0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_BMSK                            0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_ENA_SHFT                               0xf
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_BMSK                            0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_ENA_SHFT                               0xe
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_BMSK                            0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_ENA_SHFT                               0xd
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_BMSK                            0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_ENA_SHFT                               0xc
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_BMSK                             0x800
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_ENA_SHFT                               0xb
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_BMSK                             0x400
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_ENA_SHFT                               0xa
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_BMSK                        0x200
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_ENA_SHFT                          0x9
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_BMSK                           0x100
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_ENA_SHFT                             0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_BMSK                          0x80
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_ENA_SHFT                           0x7
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_BMSK                          0x40
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_ENA_SHFT                           0x6
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_BMSK                          0x20
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_ENA_SHFT                           0x5
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_BMSK                                 0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_PIPE_CLK_ENA_SHFT                                  0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_BMSK                                   0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_AUX_CLK_ENA_SHFT                                   0x3
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_BMSK                               0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_ENA_SHFT                               0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                              0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                              0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_BMSK                               0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_ENA_SHFT                               0x0

#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00035010)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                0x3fffffff
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_BMSK                   0x20000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S7_CLK_SLEEP_ENA_SHFT                         0x1d
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_BMSK                   0x10000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S6_CLK_SLEEP_ENA_SHFT                         0x1c
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_BMSK                    0x8000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S5_CLK_SLEEP_ENA_SHFT                         0x1b
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_BMSK                    0x4000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S4_CLK_SLEEP_ENA_SHFT                         0x1a
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_BMSK                    0x2000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S3_CLK_SLEEP_ENA_SHFT                         0x19
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_BMSK                    0x1000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S2_CLK_SLEEP_ENA_SHFT                         0x18
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_BMSK                     0x800000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S1_CLK_SLEEP_ENA_SHFT                         0x17
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_BMSK                     0x400000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_S0_CLK_SLEEP_ENA_SHFT                         0x16
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_BMSK                 0x200000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_S_AHB_CLK_SLEEP_ENA_SHFT                     0x15
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_BMSK                 0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_1_M_AHB_CLK_SLEEP_ENA_SHFT                     0x14
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_BMSK                    0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_CLK_SLEEP_ENA_SHFT                       0x13
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_BMSK                 0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP1_CORE_2X_CLK_SLEEP_ENA_SHFT                    0x12
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_BMSK                      0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S7_CLK_SLEEP_ENA_SHFT                         0x11
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_BMSK                      0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S6_CLK_SLEEP_ENA_SHFT                         0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_BMSK                       0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S5_CLK_SLEEP_ENA_SHFT                          0xf
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_BMSK                       0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S4_CLK_SLEEP_ENA_SHFT                          0xe
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_BMSK                       0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S3_CLK_SLEEP_ENA_SHFT                          0xd
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_BMSK                       0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S2_CLK_SLEEP_ENA_SHFT                          0xc
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_BMSK                        0x800
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S1_CLK_SLEEP_ENA_SHFT                          0xb
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_BMSK                        0x400
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_S0_CLK_SLEEP_ENA_SHFT                          0xa
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_BMSK                   0x200
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_2X_CLK_SLEEP_ENA_SHFT                     0x9
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_BMSK                      0x100
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP0_CORE_CLK_SLEEP_ENA_SHFT                        0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_BMSK                     0x80
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_S_AHB_CLK_SLEEP_ENA_SHFT                      0x7
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_BMSK                     0x40
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QUPV3_WRAP_0_M_AHB_CLK_SLEEP_ENA_SHFT                      0x6
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_BMSK                     0x20
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_Q2A_AXI_CLK_SLEEP_ENA_SHFT                      0x5
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                            0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                             0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                              0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                              0x3
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                          0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                         0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                         0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                          0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                          0x0

#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c014)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_RMSK                                                                0x1
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR, HWIO_GCC_PCIE_0_LINK_DOWN_BCR_RMSK)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_LINK_DOWN_BCR_IN)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_PCIE_0_MISC_RESET_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c018)
#define HWIO_GCC_PCIE_0_MISC_RESET_RMSK                                                                  0xff
#define HWIO_GCC_PCIE_0_MISC_RESET_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_MISC_RESET_ADDR, HWIO_GCC_PCIE_0_MISC_RESET_RMSK)
#define HWIO_GCC_PCIE_0_MISC_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_MISC_RESET_ADDR, m)
#define HWIO_GCC_PCIE_0_MISC_RESET_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_MISC_RESET_ADDR,v)
#define HWIO_GCC_PCIE_0_MISC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_MISC_RESET_ADDR,m,v,HWIO_GCC_PCIE_0_MISC_RESET_IN)
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_SLV_AXI_STICKY_BCR_BLK_ARES_BMSK                               0x80
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_SLV_AXI_STICKY_BCR_BLK_ARES_SHFT                                0x7
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_CORE_STICKY_BCR_BLK_ARES_BMSK                                  0x40
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_CORE_STICKY_BCR_BLK_ARES_SHFT                                   0x6
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_MSTR_AXI_STICKY_BCR_BLK_ARES_BMSK                              0x20
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_MSTR_AXI_STICKY_BCR_BLK_ARES_SHFT                               0x5
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_PIPE_BCR_BLK_ARES_BMSK                                         0x10
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_PIPE_BCR_BLK_ARES_SHFT                                          0x4
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_AUX_BCR_BLK_ARES_BMSK                                           0x8
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_AUX_BCR_BLK_ARES_SHFT                                           0x3
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_CFG_AHB_BCR_BLK_ARES_BMSK                                       0x4
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_CFG_AHB_BCR_BLK_ARES_SHFT                                       0x2
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_MSTR_AXI_BCR_BLK_ARES_BMSK                                      0x2
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_MSTR_AXI_BCR_BLK_ARES_SHFT                                      0x1
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_SLV_AXI_BCR_BLK_ARES_BMSK                                       0x1
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_SLV_AXI_BCR_BLK_ARES_SHFT                                       0x0

#define HWIO_GCC_PCIE_0_PHY_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c01c)
#define HWIO_GCC_PCIE_0_PHY_BCR_RMSK                                                                      0x1
#define HWIO_GCC_PCIE_0_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_BCR_ADDR, HWIO_GCC_PCIE_0_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_0_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_PHY_BCR_IN)
#define HWIO_GCC_PCIE_0_PHY_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_PCIE_0_PHY_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c020)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_RMSK                                                            0x1
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR, HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_IN)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c028)
#define HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_RMSK                                                        0x1
#define HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_ADDR, HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_IN)
#define HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f00c)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_RMSK                                                                0x1
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR, HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_IN)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_PCIE_PHY_COM_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f010)
#define HWIO_GCC_PCIE_PHY_COM_BCR_RMSK                                                                    0x1
#define HWIO_GCC_PCIE_PHY_COM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_COM_BCR_ADDR, HWIO_GCC_PCIE_PHY_COM_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_COM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_COM_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_COM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_COM_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_COM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_COM_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_COM_BCR_IN)
#define HWIO_GCC_PCIE_PHY_COM_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_PCIE_PHY_COM_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_PCIE_1_LINK_DOWN_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0008e014)
#define HWIO_GCC_PCIE_1_LINK_DOWN_BCR_RMSK                                                                0x1
#define HWIO_GCC_PCIE_1_LINK_DOWN_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_LINK_DOWN_BCR_ADDR, HWIO_GCC_PCIE_1_LINK_DOWN_BCR_RMSK)
#define HWIO_GCC_PCIE_1_LINK_DOWN_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_LINK_DOWN_BCR_ADDR, m)
#define HWIO_GCC_PCIE_1_LINK_DOWN_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_LINK_DOWN_BCR_ADDR,v)
#define HWIO_GCC_PCIE_1_LINK_DOWN_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_LINK_DOWN_BCR_ADDR,m,v,HWIO_GCC_PCIE_1_LINK_DOWN_BCR_IN)
#define HWIO_GCC_PCIE_1_LINK_DOWN_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_PCIE_1_LINK_DOWN_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_PCIE_1_MISC_RESET_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0008e018)
#define HWIO_GCC_PCIE_1_MISC_RESET_RMSK                                                                  0xff
#define HWIO_GCC_PCIE_1_MISC_RESET_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_MISC_RESET_ADDR, HWIO_GCC_PCIE_1_MISC_RESET_RMSK)
#define HWIO_GCC_PCIE_1_MISC_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_MISC_RESET_ADDR, m)
#define HWIO_GCC_PCIE_1_MISC_RESET_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_MISC_RESET_ADDR,v)
#define HWIO_GCC_PCIE_1_MISC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_MISC_RESET_ADDR,m,v,HWIO_GCC_PCIE_1_MISC_RESET_IN)
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_SLV_AXI_STICKY_BCR_BLK_ARES_BMSK                               0x80
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_SLV_AXI_STICKY_BCR_BLK_ARES_SHFT                                0x7
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_CORE_STICKY_BCR_BLK_ARES_BMSK                                  0x40
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_CORE_STICKY_BCR_BLK_ARES_SHFT                                   0x6
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_MSTR_AXI_STICKY_BCR_BLK_ARES_BMSK                              0x20
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_MSTR_AXI_STICKY_BCR_BLK_ARES_SHFT                               0x5
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_PIPE_BCR_BLK_ARES_BMSK                                         0x10
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_PIPE_BCR_BLK_ARES_SHFT                                          0x4
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_AUX_BCR_BLK_ARES_BMSK                                           0x8
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_AUX_BCR_BLK_ARES_SHFT                                           0x3
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_CFG_AHB_BCR_BLK_ARES_BMSK                                       0x4
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_CFG_AHB_BCR_BLK_ARES_SHFT                                       0x2
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_MSTR_AXI_BCR_BLK_ARES_BMSK                                      0x2
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_MSTR_AXI_BCR_BLK_ARES_SHFT                                      0x1
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_SLV_AXI_BCR_BLK_ARES_BMSK                                       0x1
#define HWIO_GCC_PCIE_1_MISC_RESET_PCIE_1_SLV_AXI_BCR_BLK_ARES_SHFT                                       0x0

#define HWIO_GCC_PCIE_1_PHY_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008e01c)
#define HWIO_GCC_PCIE_1_PHY_BCR_RMSK                                                                      0x1
#define HWIO_GCC_PCIE_1_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_PHY_BCR_ADDR, HWIO_GCC_PCIE_1_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_1_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_1_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_1_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_1_PHY_BCR_IN)
#define HWIO_GCC_PCIE_1_PHY_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_PCIE_1_PHY_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0008e020)
#define HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_RMSK                                                            0x1
#define HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_ADDR, HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_IN)
#define HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_PCIE_1_NOCSR_COM_PHY_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008e000)
#define HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_RMSK                                                        0x1
#define HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_ADDR, HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_IN)
#define HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_GCC_SSC_RESET_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00063020)
#define HWIO_GCC_SSC_RESET_RMSK                                                                           0x1
#define HWIO_GCC_SSC_RESET_IN          \
        in_dword_masked(HWIO_GCC_SSC_RESET_ADDR, HWIO_GCC_SSC_RESET_RMSK)
#define HWIO_GCC_SSC_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_RESET_ADDR, m)
#define HWIO_GCC_SSC_RESET_OUT(v)      \
        out_dword(HWIO_GCC_SSC_RESET_ADDR,v)
#define HWIO_GCC_SSC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_RESET_ADDR,m,v,HWIO_GCC_SSC_RESET_IN)
#define HWIO_GCC_SSC_RESET_SSC_ARES_BMSK                                                                  0x1
#define HWIO_GCC_SSC_RESET_SSC_ARES_SHFT                                                                  0x0

#define HWIO_GCC_DEBUG_CLK_CTL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00062008)
#define HWIO_GCC_DEBUG_CLK_CTL_RMSK                                                                0xfff807ff
#define HWIO_GCC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_GCC_DEBUG_CLK_CTL_ADDR, HWIO_GCC_DEBUG_CLK_CTL_RMSK)
#define HWIO_GCC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_GCC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_GCC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_GCC_DEBUG_CLK_CTL_IN)
#define HWIO_GCC_DEBUG_CLK_CTL_PLL_BYPASSNL_MUX_SEL_BMSK                                           0xf0000000
#define HWIO_GCC_DEBUG_CLK_CTL_PLL_BYPASSNL_MUX_SEL_SHFT                                                 0x1c
#define HWIO_GCC_DEBUG_CLK_CTL_PLL_RESETN_MUX_SEL_BMSK                                              0xf800000
#define HWIO_GCC_DEBUG_CLK_CTL_PLL_RESETN_MUX_SEL_SHFT                                                   0x17
#define HWIO_GCC_DEBUG_CLK_CTL_DEBUG_BUS_SEL_BMSK                                                    0x780000
#define HWIO_GCC_DEBUG_CLK_CTL_DEBUG_BUS_SEL_SHFT                                                        0x13
#define HWIO_GCC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                                                      0x400
#define HWIO_GCC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                                        0xa
#define HWIO_GCC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                                             0x3ff
#define HWIO_GCC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                                               0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00062024)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK                                                          0x1fffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                                   0x100000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                                       0x14
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                                          0xfffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                                              0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00062028)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK                                                      0x3ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                                     0x2000000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                                          0x19
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                                          0x1ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                                                0x0

#define HWIO_GCC_PLLTEST_PAD_CFG_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00062020)
#define HWIO_GCC_PLLTEST_PAD_CFG_RMSK                                                               0x3ffffff
#define HWIO_GCC_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, HWIO_GCC_PLLTEST_PAD_CFG_RMSK)
#define HWIO_GCC_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_GCC_PLLTEST_PAD_CFG_IN)
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_PLL_B_BMSK                                                    0x3000000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_PLL_B_SHFT                                                         0x18
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS23_20_BMSK                                              0xf00000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS23_20_SHFT                                                  0x14
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_PLL_EN_BMSK                                                     0x80000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_PLL_EN_SHFT                                                        0x13
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT18_BMSK                                                   0x40000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT18_SHFT                                                      0x12
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_BMSK                                                         0x20000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_SHFT                                                            0x11
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT16_BMSK                                                   0x10000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT16_SHFT                                                      0x10
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_BMSK                                                          0x8000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_SHFT                                                             0xf
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT14_BMSK                                                    0x4000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT14_SHFT                                                       0xe
#define HWIO_GCC_PLLTEST_PAD_CFG_HDRIVE_BMSK                                                           0x3800
#define HWIO_GCC_PLLTEST_PAD_CFG_HDRIVE_SHFT                                                              0xb
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS10_5_BMSK                                                  0x7e0
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS10_5_SHFT                                                    0x5
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                                            0x1f
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                                             0x0

#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00062030)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_RMSK                                                                 0x1
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_IN          \
        in_dword_masked(HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR, HWIO_GCC_GDS_HW_CTRL_SW_OVRD_RMSK)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR, m)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR,v)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR,m,v,HWIO_GCC_GDS_HW_CTRL_SW_OVRD_IN)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_DISABLE_BMSK                                                         0x1
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_DISABLE_SHFT                                                         0x0

#define HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00067000)
#define HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_RMSK                                                             0x1
#define HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_UFS_CARD_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00067020)
#define HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_RMSK                                                              0x1
#define HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_UFS_PHY_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00068000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK                                                                  0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_USB_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_VTT_EN_TIMER_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007300c)
#define HWIO_GCC_VTT_EN_TIMER_RMSK                                                                    0xfffff
#define HWIO_GCC_VTT_EN_TIMER_IN          \
        in_dword_masked(HWIO_GCC_VTT_EN_TIMER_ADDR, HWIO_GCC_VTT_EN_TIMER_RMSK)
#define HWIO_GCC_VTT_EN_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_VTT_EN_TIMER_ADDR, m)
#define HWIO_GCC_VTT_EN_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_VTT_EN_TIMER_ADDR,v)
#define HWIO_GCC_VTT_EN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VTT_EN_TIMER_ADDR,m,v,HWIO_GCC_VTT_EN_TIMER_IN)
#define HWIO_GCC_VTT_EN_TIMER_PVC_LOAD_VALUE_BMSK                                                     0xfffff
#define HWIO_GCC_VTT_EN_TIMER_PVC_LOAD_VALUE_SHFT                                                         0x0

#define HWIO_GCC_VREF_EN_TIMER_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00073010)
#define HWIO_GCC_VREF_EN_TIMER_RMSK                                                                  0x3fffff
#define HWIO_GCC_VREF_EN_TIMER_IN          \
        in_dword_masked(HWIO_GCC_VREF_EN_TIMER_ADDR, HWIO_GCC_VREF_EN_TIMER_RMSK)
#define HWIO_GCC_VREF_EN_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_VREF_EN_TIMER_ADDR, m)
#define HWIO_GCC_VREF_EN_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_VREF_EN_TIMER_ADDR,v)
#define HWIO_GCC_VREF_EN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VREF_EN_TIMER_ADDR,m,v,HWIO_GCC_VREF_EN_TIMER_IN)
#define HWIO_GCC_VREF_EN_TIMER_MAX_INDEX_BMSK                                                        0x300000
#define HWIO_GCC_VREF_EN_TIMER_MAX_INDEX_SHFT                                                            0x14
#define HWIO_GCC_VREF_EN_TIMER_PVC_LOAD_VALUE_BMSK                                                    0xfffff
#define HWIO_GCC_VREF_EN_TIMER_PVC_LOAD_VALUE_SHFT                                                        0x0

#define HWIO_GCC_PVC_DATA_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00073014)
#define HWIO_GCC_PVC_DATA_RMSK                                                                     0xffffffff
#define HWIO_GCC_PVC_DATA_IN          \
        in_dword_masked(HWIO_GCC_PVC_DATA_ADDR, HWIO_GCC_PVC_DATA_RMSK)
#define HWIO_GCC_PVC_DATA_INM(m)      \
        in_dword_masked(HWIO_GCC_PVC_DATA_ADDR, m)
#define HWIO_GCC_PVC_DATA_OUT(v)      \
        out_dword(HWIO_GCC_PVC_DATA_ADDR,v)
#define HWIO_GCC_PVC_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PVC_DATA_ADDR,m,v,HWIO_GCC_PVC_DATA_IN)
#define HWIO_GCC_PVC_DATA_DATA3_BMSK                                                               0xff000000
#define HWIO_GCC_PVC_DATA_DATA3_SHFT                                                                     0x18
#define HWIO_GCC_PVC_DATA_DATA2_BMSK                                                                 0xff0000
#define HWIO_GCC_PVC_DATA_DATA2_SHFT                                                                     0x10
#define HWIO_GCC_PVC_DATA_DATA1_BMSK                                                                   0xff00
#define HWIO_GCC_PVC_DATA_DATA1_SHFT                                                                      0x8
#define HWIO_GCC_PVC_DATA_DATA0_BMSK                                                                     0xff
#define HWIO_GCC_PVC_DATA_DATA0_SHFT                                                                      0x0

#define HWIO_GCC_UFS_CARD_GDSC_OVRD_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00078000)
#define HWIO_GCC_UFS_CARD_GDSC_OVRD_RMSK                                                                  0x3
#define HWIO_GCC_UFS_CARD_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_GDSC_OVRD_ADDR, HWIO_GCC_UFS_CARD_GDSC_OVRD_RMSK)
#define HWIO_GCC_UFS_CARD_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_UFS_CARD_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_UFS_CARD_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_GDSC_OVRD_ADDR,m,v,HWIO_GCC_UFS_CARD_GDSC_OVRD_IN)
#define HWIO_GCC_UFS_CARD_GDSC_OVRD_SW_OVERRIDE_BMSK                                                      0x2
#define HWIO_GCC_UFS_CARD_GDSC_OVRD_SW_OVERRIDE_SHFT                                                      0x1
#define HWIO_GCC_UFS_CARD_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_UFS_CARD_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_MMNOC_GDSC_OVRD_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00078004)
#define HWIO_GCC_MMNOC_GDSC_OVRD_RMSK                                                                     0x3
#define HWIO_GCC_MMNOC_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_GDSC_OVRD_ADDR, HWIO_GCC_MMNOC_GDSC_OVRD_RMSK)
#define HWIO_GCC_MMNOC_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_MMNOC_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_MMNOC_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_GDSC_OVRD_ADDR,m,v,HWIO_GCC_MMNOC_GDSC_OVRD_IN)
#define HWIO_GCC_MMNOC_GDSC_OVRD_SW_OVERRIDE_BMSK                                                         0x2
#define HWIO_GCC_MMNOC_GDSC_OVRD_SW_OVERRIDE_SHFT                                                         0x1
#define HWIO_GCC_MMNOC_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_MMNOC_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00078008)
#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_RMSK                                                                  0x3
#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDSC_OVRD_ADDR, HWIO_GCC_ANOC_TBU_GDSC_OVRD_RMSK)
#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_TBU_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_TBU_GDSC_OVRD_ADDR,m,v,HWIO_GCC_ANOC_TBU_GDSC_OVRD_IN)
#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_SW_OVERRIDE_BMSK                                                      0x2
#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_SW_OVERRIDE_SHFT                                                      0x1
#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_ANOC_TBU_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_SPARE1_GDSC_OVRD_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007800c)
#define HWIO_GCC_SPARE1_GDSC_OVRD_RMSK                                                                    0x3
#define HWIO_GCC_SPARE1_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_GDSC_OVRD_ADDR, HWIO_GCC_SPARE1_GDSC_OVRD_RMSK)
#define HWIO_GCC_SPARE1_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_SPARE1_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_SPARE1_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_GDSC_OVRD_ADDR,m,v,HWIO_GCC_SPARE1_GDSC_OVRD_IN)
#define HWIO_GCC_SPARE1_GDSC_OVRD_SW_OVERRIDE_BMSK                                                        0x2
#define HWIO_GCC_SPARE1_GDSC_OVRD_SW_OVERRIDE_SHFT                                                        0x1
#define HWIO_GCC_SPARE1_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SPARE1_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_IPA_GDSC_OVRD_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00078010)
#define HWIO_GCC_IPA_GDSC_OVRD_RMSK                                                                       0x3
#define HWIO_GCC_IPA_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_IPA_GDSC_OVRD_ADDR, HWIO_GCC_IPA_GDSC_OVRD_RMSK)
#define HWIO_GCC_IPA_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_IPA_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_IPA_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_IPA_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_GDSC_OVRD_ADDR,m,v,HWIO_GCC_IPA_GDSC_OVRD_IN)
#define HWIO_GCC_IPA_GDSC_OVRD_SW_OVERRIDE_BMSK                                                           0x2
#define HWIO_GCC_IPA_GDSC_OVRD_SW_OVERRIDE_SHFT                                                           0x1
#define HWIO_GCC_IPA_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_IPA_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_UFS_PHY_GDSC_OVRD_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00078014)
#define HWIO_GCC_UFS_PHY_GDSC_OVRD_RMSK                                                                   0x3
#define HWIO_GCC_UFS_PHY_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_GDSC_OVRD_ADDR, HWIO_GCC_UFS_PHY_GDSC_OVRD_RMSK)
#define HWIO_GCC_UFS_PHY_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_UFS_PHY_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_UFS_PHY_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_GDSC_OVRD_ADDR,m,v,HWIO_GCC_UFS_PHY_GDSC_OVRD_IN)
#define HWIO_GCC_UFS_PHY_GDSC_OVRD_SW_OVERRIDE_BMSK                                                       0x2
#define HWIO_GCC_UFS_PHY_GDSC_OVRD_SW_OVERRIDE_SHFT                                                       0x1
#define HWIO_GCC_UFS_PHY_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_UFS_PHY_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00078018)
#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_RMSK                                                                0x3
#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_USB30_PRIM_GDSC_OVRD_ADDR, HWIO_GCC_USB30_PRIM_GDSC_OVRD_RMSK)
#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PRIM_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PRIM_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PRIM_GDSC_OVRD_ADDR,m,v,HWIO_GCC_USB30_PRIM_GDSC_OVRD_IN)
#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_SW_OVERRIDE_BMSK                                                    0x2
#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_SW_OVERRIDE_SHFT                                                    0x1
#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                               0x1
#define HWIO_GCC_USB30_PRIM_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                               0x0

#define HWIO_GCC_PCIE_0_GDSC_OVRD_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007801c)
#define HWIO_GCC_PCIE_0_GDSC_OVRD_RMSK                                                                    0x3
#define HWIO_GCC_PCIE_0_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_GDSC_OVRD_ADDR, HWIO_GCC_PCIE_0_GDSC_OVRD_RMSK)
#define HWIO_GCC_PCIE_0_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_PCIE_0_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_PCIE_0_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_GDSC_OVRD_ADDR,m,v,HWIO_GCC_PCIE_0_GDSC_OVRD_IN)
#define HWIO_GCC_PCIE_0_GDSC_OVRD_SW_OVERRIDE_BMSK                                                        0x2
#define HWIO_GCC_PCIE_0_GDSC_OVRD_SW_OVERRIDE_SHFT                                                        0x1
#define HWIO_GCC_PCIE_0_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_PCIE_0_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_PCIE_1_GDSC_OVRD_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00078020)
#define HWIO_GCC_PCIE_1_GDSC_OVRD_RMSK                                                                    0x3
#define HWIO_GCC_PCIE_1_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_GDSC_OVRD_ADDR, HWIO_GCC_PCIE_1_GDSC_OVRD_RMSK)
#define HWIO_GCC_PCIE_1_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_PCIE_1_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_PCIE_1_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_GDSC_OVRD_ADDR,m,v,HWIO_GCC_PCIE_1_GDSC_OVRD_IN)
#define HWIO_GCC_PCIE_1_GDSC_OVRD_SW_OVERRIDE_BMSK                                                        0x2
#define HWIO_GCC_PCIE_1_GDSC_OVRD_SW_OVERRIDE_SHFT                                                        0x1
#define HWIO_GCC_PCIE_1_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_PCIE_1_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_USB30_SEC_GDSC_OVRD_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00078024)
#define HWIO_GCC_USB30_SEC_GDSC_OVRD_RMSK                                                                 0x3
#define HWIO_GCC_USB30_SEC_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_USB30_SEC_GDSC_OVRD_ADDR, HWIO_GCC_USB30_SEC_GDSC_OVRD_RMSK)
#define HWIO_GCC_USB30_SEC_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SEC_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_USB30_SEC_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SEC_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_USB30_SEC_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SEC_GDSC_OVRD_ADDR,m,v,HWIO_GCC_USB30_SEC_GDSC_OVRD_IN)
#define HWIO_GCC_USB30_SEC_GDSC_OVRD_SW_OVERRIDE_BMSK                                                     0x2
#define HWIO_GCC_USB30_SEC_GDSC_OVRD_SW_OVERRIDE_SHFT                                                     0x1
#define HWIO_GCC_USB30_SEC_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                0x1
#define HWIO_GCC_USB30_SEC_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                0x0

#define HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00078030)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_RMSK                                                                  0xff
#define HWIO_GCC_GDS_HW_CTRL_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR, HWIO_GCC_GDS_HW_CTRL_SPARE_RMSK)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR, m)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR,v)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR,m,v,HWIO_GCC_GDS_HW_CTRL_SPARE_IN)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_SPARE_BMSK                                                            0xff
#define HWIO_GCC_GDS_HW_CTRL_SPARE_SPARE_SHFT                                                             0x0

#define HWIO_GCC_WCSS_PD_CLK_DIS_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00011104)
#define HWIO_GCC_WCSS_PD_CLK_DIS_RMSK                                                                     0x1
#define HWIO_GCC_WCSS_PD_CLK_DIS_IN          \
        in_dword_masked(HWIO_GCC_WCSS_PD_CLK_DIS_ADDR, HWIO_GCC_WCSS_PD_CLK_DIS_RMSK)
#define HWIO_GCC_WCSS_PD_CLK_DIS_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_PD_CLK_DIS_ADDR, m)
#define HWIO_GCC_WCSS_PD_CLK_DIS_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_PD_CLK_DIS_ADDR,v)
#define HWIO_GCC_WCSS_PD_CLK_DIS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_PD_CLK_DIS_ADDR,m,v,HWIO_GCC_WCSS_PD_CLK_DIS_IN)
#define HWIO_GCC_WCSS_PD_CLK_DIS_SW_OVERRIDE_BMSK                                                         0x1
#define HWIO_GCC_WCSS_PD_CLK_DIS_SW_OVERRIDE_SHFT                                                         0x0

#define HWIO_GCC_SPARE0_REG_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0006d000)
#define HWIO_GCC_SPARE0_REG_RMSK                                                                   0xffffffff
#define HWIO_GCC_SPARE0_REG_IN          \
        in_dword_masked(HWIO_GCC_SPARE0_REG_ADDR, HWIO_GCC_SPARE0_REG_RMSK)
#define HWIO_GCC_SPARE0_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE0_REG_ADDR, m)
#define HWIO_GCC_SPARE0_REG_OUT(v)      \
        out_dword(HWIO_GCC_SPARE0_REG_ADDR,v)
#define HWIO_GCC_SPARE0_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE0_REG_ADDR,m,v,HWIO_GCC_SPARE0_REG_IN)
#define HWIO_GCC_SPARE0_REG_SPARE_BITS_BMSK                                                        0xffffffff
#define HWIO_GCC_SPARE0_REG_SPARE_BITS_SHFT                                                               0x0

#define HWIO_GCC_SPARE1_REG_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0006e000)
#define HWIO_GCC_SPARE1_REG_RMSK                                                                   0xffffffff
#define HWIO_GCC_SPARE1_REG_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_REG_ADDR, HWIO_GCC_SPARE1_REG_RMSK)
#define HWIO_GCC_SPARE1_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_REG_ADDR, m)
#define HWIO_GCC_SPARE1_REG_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_REG_ADDR,v)
#define HWIO_GCC_SPARE1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_REG_ADDR,m,v,HWIO_GCC_SPARE1_REG_IN)
#define HWIO_GCC_SPARE1_REG_SPARE_BITS_BMSK                                                        0xffffffff
#define HWIO_GCC_SPARE1_REG_SPARE_BITS_SHFT                                                               0x0

#define HWIO_GCC_SPARE2_REG_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00081000)
#define HWIO_GCC_SPARE2_REG_RMSK                                                                   0xffffffff
#define HWIO_GCC_SPARE2_REG_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_REG_ADDR, HWIO_GCC_SPARE2_REG_RMSK)
#define HWIO_GCC_SPARE2_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_REG_ADDR, m)
#define HWIO_GCC_SPARE2_REG_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_REG_ADDR,v)
#define HWIO_GCC_SPARE2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_REG_ADDR,m,v,HWIO_GCC_SPARE2_REG_IN)
#define HWIO_GCC_SPARE2_REG_SPARE_BITS_BMSK                                                        0xffffffff
#define HWIO_GCC_SPARE2_REG_SPARE_BITS_SHFT                                                               0x0

#define HWIO_GCC_SPARE3_REG_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00042000)
#define HWIO_GCC_SPARE3_REG_RMSK                                                                   0xffffffff
#define HWIO_GCC_SPARE3_REG_IN          \
        in_dword_masked(HWIO_GCC_SPARE3_REG_ADDR, HWIO_GCC_SPARE3_REG_RMSK)
#define HWIO_GCC_SPARE3_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE3_REG_ADDR, m)
#define HWIO_GCC_SPARE3_REG_OUT(v)      \
        out_dword(HWIO_GCC_SPARE3_REG_ADDR,v)
#define HWIO_GCC_SPARE3_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE3_REG_ADDR,m,v,HWIO_GCC_SPARE3_REG_IN)
#define HWIO_GCC_SPARE3_REG_SPARE_BITS_BMSK                                                        0xffffffff
#define HWIO_GCC_SPARE3_REG_SPARE_BITS_SHFT                                                               0x0

#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007f000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK                                                                  0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN          \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, m)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,v)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,m,v,HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_BMSK                                                   0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_SHFT                                                   0x0

#define HWIO_GCC_TSIF_0_RESET_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00036024)
#define HWIO_GCC_TSIF_0_RESET_RMSK                                                                        0x1
#define HWIO_GCC_TSIF_0_RESET_IN          \
        in_dword_masked(HWIO_GCC_TSIF_0_RESET_ADDR, HWIO_GCC_TSIF_0_RESET_RMSK)
#define HWIO_GCC_TSIF_0_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_0_RESET_ADDR, m)
#define HWIO_GCC_TSIF_0_RESET_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_0_RESET_ADDR,v)
#define HWIO_GCC_TSIF_0_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_0_RESET_ADDR,m,v,HWIO_GCC_TSIF_0_RESET_IN)
#define HWIO_GCC_TSIF_0_RESET_RESET_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_TSIF_0_RESET_RESET_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_TSIF_1_RESET_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00036028)
#define HWIO_GCC_TSIF_1_RESET_RMSK                                                                        0x1
#define HWIO_GCC_TSIF_1_RESET_IN          \
        in_dword_masked(HWIO_GCC_TSIF_1_RESET_ADDR, HWIO_GCC_TSIF_1_RESET_RMSK)
#define HWIO_GCC_TSIF_1_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_1_RESET_ADDR, m)
#define HWIO_GCC_TSIF_1_RESET_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_1_RESET_ADDR,v)
#define HWIO_GCC_TSIF_1_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_1_RESET_ADDR,m,v,HWIO_GCC_TSIF_1_RESET_IN)
#define HWIO_GCC_TSIF_1_RESET_RESET_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_TSIF_1_RESET_RESET_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_MMSS_MISC_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00009ffc)
#define HWIO_GCC_MMSS_MISC_RMSK                                                                       0x30003
#define HWIO_GCC_MMSS_MISC_IN          \
        in_dword_masked(HWIO_GCC_MMSS_MISC_ADDR, HWIO_GCC_MMSS_MISC_RMSK)
#define HWIO_GCC_MMSS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_MISC_ADDR, m)
#define HWIO_GCC_MMSS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_MISC_ADDR,v)
#define HWIO_GCC_MMSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_MISC_ADDR,m,v,HWIO_GCC_MMSS_MISC_IN)
#define HWIO_GCC_MMSS_MISC_CLK_DIV_BMSK                                                               0x30000
#define HWIO_GCC_MMSS_MISC_CLK_DIV_SHFT                                                                  0x10
#define HWIO_GCC_MMSS_MISC_GPLL0_SRC_DISABLE_BMSK                                                         0x2
#define HWIO_GCC_MMSS_MISC_GPLL0_SRC_DISABLE_SHFT                                                         0x1
#define HWIO_GCC_MMSS_MISC_GPLL0_DIV_SRC_DISABLE_BMSK                                                     0x1
#define HWIO_GCC_MMSS_MISC_GPLL0_DIV_SRC_DISABLE_SHFT                                                     0x0

#define HWIO_GCC_GPU_MISC_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00071028)
#define HWIO_GCC_GPU_MISC_RMSK                                                                        0x30003
#define HWIO_GCC_GPU_MISC_IN          \
        in_dword_masked(HWIO_GCC_GPU_MISC_ADDR, HWIO_GCC_GPU_MISC_RMSK)
#define HWIO_GCC_GPU_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_MISC_ADDR, m)
#define HWIO_GCC_GPU_MISC_OUT(v)      \
        out_dword(HWIO_GCC_GPU_MISC_ADDR,v)
#define HWIO_GCC_GPU_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_MISC_ADDR,m,v,HWIO_GCC_GPU_MISC_IN)
#define HWIO_GCC_GPU_MISC_CLK_DIV_BMSK                                                                0x30000
#define HWIO_GCC_GPU_MISC_CLK_DIV_SHFT                                                                   0x10
#define HWIO_GCC_GPU_MISC_GPLL0_SRC_DISABLE_BMSK                                                          0x2
#define HWIO_GCC_GPU_MISC_GPLL0_SRC_DISABLE_SHFT                                                          0x1
#define HWIO_GCC_GPU_MISC_GPLL0_DIV_SRC_DISABLE_BMSK                                                      0x1
#define HWIO_GCC_GPU_MISC_GPLL0_DIV_SRC_DISABLE_SHFT                                                      0x0

#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b000)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_RMSK                                                         0x80000001
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b004)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                          0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b008)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                               0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b00c)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                               0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b010)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                           0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b014)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_IN)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b018)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b01c)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b020)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_ADDR, HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b024)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b028)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_RMSK                                                          0x80000001
#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_ADDR, HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_TZ_VOTE_MMU_TCU_CLK_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b02c)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_RMSK                                                         0x80000001
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                                  0x80000000
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                        0x1f
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                    0x1
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                    0x0

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b030)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                          0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                   0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                         0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                     0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                     0x0

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b034)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                               0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b038)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                               0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b03c)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                           0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                    0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                          0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                      0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                      0x0

#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b040)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b044)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_IN)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_SHFT                                                0x1f
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_SHFT                                            0x0

#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b048)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN)
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_TZ_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b04c)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_RMSK                                                   0x80000001
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_ADDR, HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_PWR_ON_BMSK                                            0x80000000
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_PWR_ON_SHFT                                                  0x1f
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_BMSK                                              0x1
#define HWIO_GCC_TZ_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_SHFT                                              0x0

#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b050)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_RMSK                                                     0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_BMSK                                              0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_SHFT                                                    0x1f
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_SHFT                                                0x0

#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b054)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_RMSK                                                          0x80000001
#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_ADDR, HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_PWR_ON_BMSK                                                   0x80000000
#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_PWR_ON_SHFT                                                         0x1f
#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_SW_COLLAPSE_BMSK                                                     0x1
#define HWIO_GCC_TZ_VOTE_MMU_TCU_GDS_SW_COLLAPSE_SHFT                                                     0x0

#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c000)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_RMSK                                                        0x80000001
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c004)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                         0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                       0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c008)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                              0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c00c)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                              0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c010)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                          0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c014)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK                                                0x80000001
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_IN)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c018)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c01c)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c020)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_ADDR, HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c024)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c028)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_RMSK                                                         0x80000001
#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_ADDR, HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_HYP_VOTE_MMU_TCU_CLK_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c02c)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_RMSK                                                        0x80000001
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                                 0x80000000
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                       0x1f
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                   0x1
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                   0x0

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c030)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                         0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                  0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                        0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                    0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                    0x0

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c034)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                              0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c038)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                              0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c03c)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                          0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                   0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                         0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                     0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                     0x0

#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c040)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c044)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK                                                0x80000001
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_IN)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c048)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN)
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_HYP_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c04c)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_ADDR, HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_PWR_ON_SHFT                                                 0x1f
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_HYP_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_SHFT                                             0x0

#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c050)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_SHFT                                                   0x1f
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_SHFT                                               0x0

#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c054)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_RMSK                                                         0x80000001
#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_ADDR, HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_PWR_ON_BMSK                                                  0x80000000
#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_PWR_ON_SHFT                                                        0x1f
#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_SW_COLLAPSE_BMSK                                                    0x1
#define HWIO_GCC_HYP_VOTE_MMU_TCU_GDS_SW_COLLAPSE_SHFT                                                    0x0

#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d000)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d004)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                       0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d008)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                            0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d00c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                            0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d010)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                        0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d014)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK                                              0x80000001
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d018)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d01c)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d020)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d024)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d028)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_CLK_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d02c)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_RMSK                                                      0x80000001
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                               0x80000000
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                     0x1f
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                 0x1
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                 0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d030)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                       0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                      0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                  0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                  0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d034)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                            0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                     0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                           0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                       0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                       0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d038)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                            0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                     0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                           0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                       0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                       0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d03c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                        0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                 0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                       0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                   0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                   0x0

#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d040)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d044)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK                                              0x80000001
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d048)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d04c)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_HLOS1_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d050)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_SHFT                                                 0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_SHFT                                             0x0

#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d054)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_PWR_ON_SHFT                                                      0x1f
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_HLOS1_VOTE_MMU_TCU_GDS_SW_COLLAPSE_SHFT                                                  0x0

#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e000)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e004)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                       0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e008)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                            0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e00c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                            0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e010)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                        0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e014)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK                                              0x80000001
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e018)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e01c)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e020)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e024)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e028)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_CLK_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e02c)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_RMSK                                                      0x80000001
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                               0x80000000
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                     0x1f
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                 0x1
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                 0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e030)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                       0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                      0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                  0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                  0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e034)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                            0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                     0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                           0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                       0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                       0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e038)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                            0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                     0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                           0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                       0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                       0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e03c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                        0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                 0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                       0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                   0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                   0x0

#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e040)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e044)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK                                              0x80000001
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e048)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS2_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e04c)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_HLOS2_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e050)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_SHFT                                                 0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_SHFT                                             0x0

#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e054)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_PWR_ON_SHFT                                                      0x1f
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_HLOS2_VOTE_MMU_TCU_GDS_SW_COLLAPSE_SHFT                                                  0x0

#define HWIO_GCC_UFS_MEM_CLKREF_EN_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c000)
#define HWIO_GCC_UFS_MEM_CLKREF_EN_RMSK                                                            0x80000001
#define HWIO_GCC_UFS_MEM_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_UFS_MEM_CLKREF_EN_ADDR, HWIO_GCC_UFS_MEM_CLKREF_EN_RMSK)
#define HWIO_GCC_UFS_MEM_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_MEM_CLKREF_EN_ADDR, m)
#define HWIO_GCC_UFS_MEM_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_UFS_MEM_CLKREF_EN_ADDR,v)
#define HWIO_GCC_UFS_MEM_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_MEM_CLKREF_EN_ADDR,m,v,HWIO_GCC_UFS_MEM_CLKREF_EN_IN)
#define HWIO_GCC_UFS_MEM_CLKREF_EN_UFS_STATUS_BMSK                                                 0x80000000
#define HWIO_GCC_UFS_MEM_CLKREF_EN_UFS_STATUS_SHFT                                                       0x1f
#define HWIO_GCC_UFS_MEM_CLKREF_EN_UFS_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_UFS_MEM_CLKREF_EN_UFS_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_UFS_CARD_CLKREF_EN_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c004)
#define HWIO_GCC_UFS_CARD_CLKREF_EN_RMSK                                                           0x80000001
#define HWIO_GCC_UFS_CARD_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_UFS_CARD_CLKREF_EN_ADDR, HWIO_GCC_UFS_CARD_CLKREF_EN_RMSK)
#define HWIO_GCC_UFS_CARD_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CARD_CLKREF_EN_ADDR, m)
#define HWIO_GCC_UFS_CARD_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CARD_CLKREF_EN_ADDR,v)
#define HWIO_GCC_UFS_CARD_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CARD_CLKREF_EN_ADDR,m,v,HWIO_GCC_UFS_CARD_CLKREF_EN_IN)
#define HWIO_GCC_UFS_CARD_CLKREF_EN_UFS_STATUS_BMSK                                                0x80000000
#define HWIO_GCC_UFS_CARD_CLKREF_EN_UFS_STATUS_SHFT                                                      0x1f
#define HWIO_GCC_UFS_CARD_CLKREF_EN_UFS_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_UFS_CARD_CLKREF_EN_UFS_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_USB3_PRIM_CLKREF_EN_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c008)
#define HWIO_GCC_USB3_PRIM_CLKREF_EN_RMSK                                                          0x80000001
#define HWIO_GCC_USB3_PRIM_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_USB3_PRIM_CLKREF_EN_ADDR, HWIO_GCC_USB3_PRIM_CLKREF_EN_RMSK)
#define HWIO_GCC_USB3_PRIM_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PRIM_CLKREF_EN_ADDR, m)
#define HWIO_GCC_USB3_PRIM_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PRIM_CLKREF_EN_ADDR,v)
#define HWIO_GCC_USB3_PRIM_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PRIM_CLKREF_EN_ADDR,m,v,HWIO_GCC_USB3_PRIM_CLKREF_EN_IN)
#define HWIO_GCC_USB3_PRIM_CLKREF_EN_USB3_STATUS_BMSK                                              0x80000000
#define HWIO_GCC_USB3_PRIM_CLKREF_EN_USB3_STATUS_SHFT                                                    0x1f
#define HWIO_GCC_USB3_PRIM_CLKREF_EN_USB3_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_USB3_PRIM_CLKREF_EN_USB3_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_USB3_SEC_CLKREF_EN_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c028)
#define HWIO_GCC_USB3_SEC_CLKREF_EN_RMSK                                                           0x80000001
#define HWIO_GCC_USB3_SEC_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_USB3_SEC_CLKREF_EN_ADDR, HWIO_GCC_USB3_SEC_CLKREF_EN_RMSK)
#define HWIO_GCC_USB3_SEC_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_SEC_CLKREF_EN_ADDR, m)
#define HWIO_GCC_USB3_SEC_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_USB3_SEC_CLKREF_EN_ADDR,v)
#define HWIO_GCC_USB3_SEC_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_SEC_CLKREF_EN_ADDR,m,v,HWIO_GCC_USB3_SEC_CLKREF_EN_IN)
#define HWIO_GCC_USB3_SEC_CLKREF_EN_USB3_STATUS_BMSK                                               0x80000000
#define HWIO_GCC_USB3_SEC_CLKREF_EN_USB3_STATUS_SHFT                                                     0x1f
#define HWIO_GCC_USB3_SEC_CLKREF_EN_USB3_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_USB3_SEC_CLKREF_EN_USB3_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCIE_0_CLKREF_EN_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c00c)
#define HWIO_GCC_PCIE_0_CLKREF_EN_RMSK                                                             0x80000001
#define HWIO_GCC_PCIE_0_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_CLKREF_EN_ADDR, HWIO_GCC_PCIE_0_CLKREF_EN_RMSK)
#define HWIO_GCC_PCIE_0_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_CLKREF_EN_ADDR, m)
#define HWIO_GCC_PCIE_0_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_CLKREF_EN_ADDR,v)
#define HWIO_GCC_PCIE_0_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_CLKREF_EN_ADDR,m,v,HWIO_GCC_PCIE_0_CLKREF_EN_IN)
#define HWIO_GCC_PCIE_0_CLKREF_EN_PCIE_STATUS_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_0_CLKREF_EN_PCIE_STATUS_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_0_CLKREF_EN_PCIE_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_PCIE_0_CLKREF_EN_PCIE_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_PCIE_1_CLKREF_EN_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c02c)
#define HWIO_GCC_PCIE_1_CLKREF_EN_RMSK                                                             0x80000001
#define HWIO_GCC_PCIE_1_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_CLKREF_EN_ADDR, HWIO_GCC_PCIE_1_CLKREF_EN_RMSK)
#define HWIO_GCC_PCIE_1_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_CLKREF_EN_ADDR, m)
#define HWIO_GCC_PCIE_1_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_CLKREF_EN_ADDR,v)
#define HWIO_GCC_PCIE_1_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_CLKREF_EN_ADDR,m,v,HWIO_GCC_PCIE_1_CLKREF_EN_IN)
#define HWIO_GCC_PCIE_1_CLKREF_EN_PCIE_STATUS_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_1_CLKREF_EN_PCIE_STATUS_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_1_CLKREF_EN_PCIE_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_PCIE_1_CLKREF_EN_PCIE_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_GPU_IREF_EN_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c010)
#define HWIO_GCC_GPU_IREF_EN_RMSK                                                                  0x80000001
#define HWIO_GCC_GPU_IREF_EN_IN          \
        in_dword_masked(HWIO_GCC_GPU_IREF_EN_ADDR, HWIO_GCC_GPU_IREF_EN_RMSK)
#define HWIO_GCC_GPU_IREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_IREF_EN_ADDR, m)
#define HWIO_GCC_GPU_IREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_GPU_IREF_EN_ADDR,v)
#define HWIO_GCC_GPU_IREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_IREF_EN_ADDR,m,v,HWIO_GCC_GPU_IREF_EN_IN)
#define HWIO_GCC_GPU_IREF_EN_GPU_STATUS_BMSK                                                       0x80000000
#define HWIO_GCC_GPU_IREF_EN_GPU_STATUS_SHFT                                                             0x1f
#define HWIO_GCC_GPU_IREF_EN_GPU_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_GPU_IREF_EN_GPU_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c014)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RMSK                                                           0x80000003
#define HWIO_GCC_RX1_USB2_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR, HWIO_GCC_RX1_USB2_CLKREF_EN_RMSK)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR, m)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR,v)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR,m,v,HWIO_GCC_RX1_USB2_CLKREF_EN_IN)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RX1_USB2_STATUS_BMSK                                           0x80000000
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RX1_USB2_STATUS_SHFT                                                 0x1f
#define HWIO_GCC_RX1_USB2_CLKREF_EN_CREF_ENABLE_BMSK                                                      0x2
#define HWIO_GCC_RX1_USB2_CLKREF_EN_CREF_ENABLE_SHFT                                                      0x1
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RX1_USB2_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RX1_USB2_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c018)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RMSK                                                          0x80000003
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR, HWIO_GCC_RX2_QLINK_CLKREF_EN_RMSK)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR, m)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR,v)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR,m,v,HWIO_GCC_RX2_QLINK_CLKREF_EN_IN)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RX2_QLINK_STATUS_BMSK                                         0x80000000
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RX2_QLINK_STATUS_SHFT                                               0x1f
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RXTAP0_ENABLE_BMSK                                                   0x2
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RXTAP0_ENABLE_SHFT                                                   0x1
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RX2_QLINK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RX2_QLINK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c01c)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RMSK                                                          0x80000003
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR, HWIO_GCC_RX3_MODEM_CLKREF_EN_RMSK)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR, m)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR,v)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR,m,v,HWIO_GCC_RX3_MODEM_CLKREF_EN_IN)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RX3_MODEM_STATUS_BMSK                                         0x80000000
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RX3_MODEM_STATUS_SHFT                                               0x1f
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RXTAP1_ENABLE_BMSK                                                   0x2
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RXTAP1_ENABLE_SHFT                                                   0x1
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RX3_MODEM_ENABLE_BMSK                                                0x1
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RX3_MODEM_ENABLE_SHFT                                                0x0

#define HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c020)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_RMSK                                                           0x80000001
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_IN          \
        in_dword_masked(HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR, HWIO_GCC_CXO_TX1_CLKREF_EN1_RMSK)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_INM(m)      \
        in_dword_masked(HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR, m)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_OUT(v)      \
        out_dword(HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR,v)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR,m,v,HWIO_GCC_CXO_TX1_CLKREF_EN1_IN)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_CXO_TX1_STATUS_BMSK                                            0x80000000
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_CXO_TX1_STATUS_SHFT                                                  0x1f
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_CXO_TX1_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_CXO_TX1_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_CLKREF_SPARE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c024)
#define HWIO_GCC_CLKREF_SPARE_RMSK                                                                       0xff
#define HWIO_GCC_CLKREF_SPARE_IN          \
        in_dword_masked(HWIO_GCC_CLKREF_SPARE_ADDR, HWIO_GCC_CLKREF_SPARE_RMSK)
#define HWIO_GCC_CLKREF_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_CLKREF_SPARE_ADDR, m)
#define HWIO_GCC_CLKREF_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_CLKREF_SPARE_ADDR,v)
#define HWIO_GCC_CLKREF_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLKREF_SPARE_ADDR,m,v,HWIO_GCC_CLKREF_SPARE_IN)
#define HWIO_GCC_CLKREF_SPARE_SPARE_BMSK                                                                 0xff
#define HWIO_GCC_CLKREF_SPARE_SPARE_SHFT                                                                  0x0

#define HWIO_GCC_MMNOC_GDS_HW_CTRL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00082060)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_RMSK                                                            0xffffdfff
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_ADDR, HWIO_GCC_MMNOC_GDS_HW_CTRL_RMSK)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_ADDR, m)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_GDS_HW_CTRL_ADDR,v)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_GDS_HW_CTRL_ADDR,m,v,HWIO_GCC_MMNOC_GDS_HW_CTRL_IN)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_PWR_ON_STATUS_BMSK                                              0x80000000
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_PWR_ON_STATUS_SHFT                                                    0x1f
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_RESERVE_30_15_BMSK                                              0x7fff8000
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_RESERVE_30_15_SHFT                                                     0xf
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_COLLAPSE_OUT_BMSK                                                   0x4000
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_COLLAPSE_OUT_SHFT                                                      0xe
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_HALT_ACK_TIMEOUT_BMSK                                               0x1fe0
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_HALT_ACK_TIMEOUT_SHFT                                                  0x5
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_GDS_HW_STATE_BMSK                                                     0x1e
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_GDS_HW_STATE_SHFT                                                      0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SW_OVERRIDE_BMSK                                                       0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SW_OVERRIDE_SHFT                                                       0x0

#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00082064)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RMSK                                                     0xffffffff
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_ADDR, HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RMSK)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_ADDR, m)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_ADDR,v)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_ADDR,m,v,HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_IN)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_23_31_BMSK                                       0xff800000
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_23_31_SHFT                                             0x17
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_DVM_HALT1_PWR_DOWN_ACK_STATUS_BMSK                         0x700000
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_DVM_HALT1_PWR_DOWN_ACK_STATUS_SHFT                             0x14
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_19_BMSK                                             0x80000
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_19_SHFT                                                0x13
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_DVM_HALT1_PWR_UP_ACK_STATUS_BMSK                            0x70000
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_DVM_HALT1_PWR_UP_ACK_STATUS_SHFT                               0x10
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_15_BMSK                                              0x8000
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_15_SHFT                                                 0xf
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_HALT1_PWR_DOWN_ACK_STATUS_BMSK                               0x7000
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_HALT1_PWR_DOWN_ACK_STATUS_SHFT                                  0xc
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_11_BMSK                                               0x800
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_11_SHFT                                                 0xb
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_HALT1_PWR_UP_ACK_STATUS_BMSK                                  0x700
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_HALT1_PWR_UP_ACK_STATUS_SHFT                                    0x8
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_7_5_BMSK                                               0xe0
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_7_5_SHFT                                                0x5
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_HALT2_PWR_DOWN_ACK_STATUS_BMSK                                 0x10
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_HALT2_PWR_DOWN_ACK_STATUS_SHFT                                  0x4
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_3_1_BMSK                                                0xe
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_RESERVE_3_1_SHFT                                                0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_HALT2_PWR_UP_ACK_STATUS_BMSK                                    0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_STATUS_HALT2_PWR_UP_ACK_STATUS_SHFT                                    0x0

#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00182064)
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_RMSK                                                         0x7f
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_ADDR, HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_RMSK)
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_ADDR, m)
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_ADDR,v)
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_ADDR,m,v,HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_IN)
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_BMSK                                            0x70
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_SHFT                                             0x4
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_MMU_TBU_HALT_REQ_BMSK                                         0xe
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_MMU_TBU_HALT_REQ_SHFT                                         0x1
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_BMSK                                             0x1
#define HWIO_GCC_MMNOC_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_SHFT                                             0x0

#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_STATUS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00182068)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_STATUS_RMSK                                                        0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_STATUS_ADDR, HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_STATUS_RMSK)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_STATUS_ADDR, m)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_STATUS_STATUS_BMSK                                                 0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_STATUS_STATUS_SHFT                                                 0x0

#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0018206c)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_RMSK                                                          0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_ADDR, HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_RMSK)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_ADDR, m)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_ADDR,v)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_ADDR,m,v,HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_IN)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_MASK_BMSK                                                     0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_MASK_MASK_SHFT                                                     0x0

#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00182070)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_RMSK                                                         0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR, HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_RMSK)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR, m)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR,v)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR,m,v,HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_IN)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_BMSK                                                   0x1
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_SHFT                                                   0x0

#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00182074)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_RMSK                                                            0xff
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_IN          \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_ADDR, HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_RMSK)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_ADDR, m)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_ADDR,v)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_ADDR,m,v,HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_IN)
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_SPARE_BMSK                                                      0xff
#define HWIO_GCC_MMNOC_GDS_HW_CTRL_SPARE_SPARE_SHFT                                                       0x0

#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00182078)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_RMSK                                                         0xffffdfff
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_ADDR, HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_RMSK)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_ADDR, m)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_ADDR,v)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_ADDR,m,v,HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IN)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_PWR_ON_STATUS_BMSK                                           0x80000000
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_PWR_ON_STATUS_SHFT                                                 0x1f
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_RESERVE_30_15_BMSK                                           0x7fff8000
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_RESERVE_30_15_SHFT                                                  0xf
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_COLLAPSE_OUT_BMSK                                                0x4000
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_COLLAPSE_OUT_SHFT                                                   0xe
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_HALT_ACK_TIMEOUT_BMSK                                            0x1fe0
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_HALT_ACK_TIMEOUT_SHFT                                               0x5
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_GDS_HW_STATE_BMSK                                                  0x1e
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_GDS_HW_STATE_SHFT                                                   0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SW_OVERRIDE_BMSK                                                    0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SW_OVERRIDE_SHFT                                                    0x0

#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0018207c)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_RMSK                                                  0xffffffff
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_ADDR, HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_RMSK)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_ADDR, m)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_ADDR,v)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_ADDR,m,v,HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_IN)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_RESERVE_24_31_BMSK                                    0xff000000
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_RESERVE_24_31_SHFT                                          0x18
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_DVM_HALT1_PWR_DOWN_ACK_STATUS_BMSK                      0xf00000
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_DVM_HALT1_PWR_DOWN_ACK_STATUS_SHFT                          0x14
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_DVM_HALT1_PWR_UP_ACK_STATUS_BMSK                         0xf0000
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_DVM_HALT1_PWR_UP_ACK_STATUS_SHFT                            0x10
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_HALT1_PWR_DOWN_ACK_STATUS_BMSK                            0xf000
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_HALT1_PWR_DOWN_ACK_STATUS_SHFT                               0xc
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_HALT1_PWR_UP_ACK_STATUS_BMSK                               0xf00
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_HALT1_PWR_UP_ACK_STATUS_SHFT                                 0x8
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_RESERVE_7_5_BMSK                                            0xe0
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_RESERVE_7_5_SHFT                                             0x5
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_HALT2_PWR_DOWN_ACK_STATUS_BMSK                              0x10
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_HALT2_PWR_DOWN_ACK_STATUS_SHFT                               0x4
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_RESERVE_3_1_BMSK                                             0xe
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_RESERVE_3_1_SHFT                                             0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_HALT2_PWR_UP_ACK_STATUS_BMSK                                 0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_STATUS_HALT2_PWR_UP_ACK_STATUS_SHFT                                 0x0

#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00182080)
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_RMSK                                                         0x1ff
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_ADDR, HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_RMSK)
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_ADDR, m)
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_ADDR,v)
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_ADDR,m,v,HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_IN)
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_BMSK                                            0x1e0
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_SHFT                                              0x5
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_MMU_TBU_HALT_REQ_BMSK                                         0x1e
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_MMU_TBU_HALT_REQ_SHFT                                          0x1
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_BMSK                                              0x1
#define HWIO_GCC_ANOC_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_SHFT                                              0x0

#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_STATUS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00182084)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_STATUS_RMSK                                                     0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_STATUS_ADDR, HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_STATUS_RMSK)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_STATUS_ADDR, m)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_STATUS_STATUS_BMSK                                              0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_STATUS_STATUS_SHFT                                              0x0

#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00182088)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_RMSK                                                       0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_ADDR, HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_RMSK)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_ADDR, m)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_ADDR,v)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_ADDR,m,v,HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_IN)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_MASK_BMSK                                                  0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_MASK_MASK_SHFT                                                  0x0

#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0018208c)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_RMSK                                                      0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_ADDR, HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_RMSK)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_ADDR, m)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_ADDR,v)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_ADDR,m,v,HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_IN)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_BMSK                                                0x1
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_SHFT                                                0x0

#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00182090)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_RMSK                                                         0xff
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_IN          \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_ADDR, HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_RMSK)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_ADDR, m)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_ADDR,v)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_ADDR,m,v,HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_IN)
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_SPARE_BMSK                                                   0xff
#define HWIO_GCC_ANOC_TBU_GDS_HW_CTRL_SPARE_SPARE_SHFT                                                    0x0

#define HWIO_GCC_MSS_MISC_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a024)
#define HWIO_GCC_MSS_MISC_RMSK                                                                        0x30000
#define HWIO_GCC_MSS_MISC_IN          \
        in_dword_masked(HWIO_GCC_MSS_MISC_ADDR, HWIO_GCC_MSS_MISC_RMSK)
#define HWIO_GCC_MSS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_MISC_ADDR, m)
#define HWIO_GCC_MSS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_MSS_MISC_ADDR,v)
#define HWIO_GCC_MSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_MISC_ADDR,m,v,HWIO_GCC_MSS_MISC_IN)
#define HWIO_GCC_MSS_MISC_CLK_DIV_BMSK                                                                0x30000
#define HWIO_GCC_MSS_MISC_CLK_DIV_SHFT                                                                   0x10

#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00086000)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_RMSK                                                         0x80000001
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00086004)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                          0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00086008)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                               0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008600c)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                               0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00086010)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                           0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00086014)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_IN)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086018)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008601c)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00086020)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_ADDR, HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_IN)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00086024)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_ADDR, HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00086028)
#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_RMSK                                                          0x80000001
#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMU_TCU_CLK_ADDR, HWIO_GCC_SP_VOTE_MMU_TCU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMU_TCU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_MMU_TCU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_MMU_TCU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_MMU_TCU_CLK_IN)
#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SP_VOTE_MMU_TCU_CLK_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0008602c)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_RMSK                                                         0x80000001
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                                  0x80000000
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                        0x1f
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                    0x1
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                    0x0

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00086030)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                          0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                   0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                         0x1f
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                     0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                     0x0

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00086034)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                               0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00086038)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                               0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0008603c)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                           0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                    0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                          0x1f
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                      0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                      0x0

#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086040)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00086044)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_IN)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_SHFT                                                0x1f
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_SHFT                                            0x0

#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086048)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN)
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_SP_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008604c)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_RMSK                                                   0x80000001
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_ADDR, HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_IN)
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_PWR_ON_BMSK                                            0x80000000
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_PWR_ON_SHFT                                                  0x1f
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_BMSK                                              0x1
#define HWIO_GCC_SP_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_SHFT                                              0x0

#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00086050)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_RMSK                                                     0x80000001
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_ADDR, HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_BMSK                                              0x80000000
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_SHFT                                                    0x1f
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GCC_SP_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_SHFT                                                0x0

#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00086054)
#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_RMSK                                                          0x80000001
#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMU_TCU_GDS_ADDR, HWIO_GCC_SP_VOTE_MMU_TCU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_MMU_TCU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_MMU_TCU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_MMU_TCU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_MMU_TCU_GDS_IN)
#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_PWR_ON_BMSK                                                   0x80000000
#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_PWR_ON_SHFT                                                         0x1f
#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_SW_COLLAPSE_BMSK                                                     0x1
#define HWIO_GCC_SP_VOTE_MMU_TCU_GDS_SW_COLLAPSE_SHFT                                                     0x0

#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00087000)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_RMSK                                                        0x80000001
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00087004)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                         0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                       0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00087008)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                              0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0008700c)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                              0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00087010)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                          0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00087014)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK                                                0x80000001
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_IN)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087018)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008701c)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00087020)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_ADDR, HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00087024)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00087028)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_RMSK                                                         0x80000001
#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_ADDR, HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_MSS_VOTE_MMU_TCU_CLK_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0008702c)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_RMSK                                                        0x80000001
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                                 0x80000000
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                       0x1f
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                   0x1
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                   0x0

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00087030)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                         0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                  0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                        0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                    0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                    0x0

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00087034)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                              0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00087038)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                              0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008703c)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                          0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                   0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                         0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                     0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                     0x0

#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087040)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00087044)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK                                                0x80000001
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_IN)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087048)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN)
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_MSS_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008704c)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_ADDR, HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_PWR_ON_SHFT                                                 0x1f
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_MSS_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_SHFT                                             0x0

#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00087050)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_SHFT                                                   0x1f
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_SHFT                                               0x0

#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00087054)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_RMSK                                                         0x80000001
#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_ADDR, HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_PWR_ON_BMSK                                                  0x80000000
#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_PWR_ON_SHFT                                                        0x1f
#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_SW_COLLAPSE_BMSK                                                    0x1
#define HWIO_GCC_MSS_VOTE_MMU_TCU_GDS_SW_COLLAPSE_SHFT                                                    0x0

#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00019000)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00019004)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                  0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                          0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                0x1f
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                              0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                              0x0

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00019008)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                       0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001900c)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                       0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00019010)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                   0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                           0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                 0x1f
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                               0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                               0x0

#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00019014)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK                                         0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_OFF_SHFT                                       0x1f
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_CLK_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00019018)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK                                        0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_CLK_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001901c)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK                                        0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_CLK_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00019020)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_RMSK                                           0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_CLK_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00019024)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00019028)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_CLK_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001902c)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                0x1f
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_TURING_DSP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                            0x0

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00019030)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                  0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                           0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                 0x1f
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                             0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                             0x0

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00019034)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                       0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                      0x1f
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                  0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                  0x0

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00019038)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                       0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                      0x1f
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                  0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                  0x0

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001903c)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                   0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                            0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                  0x1f
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                              0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                              0x0

#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00019040)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK                                        0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_BMSK                                 0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_PWR_ON_SHFT                                       0x1f
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_BMSK                                   0x1
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF0_GDS_SW_COLLAPSE_SHFT                                   0x0

#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00019044)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK                                         0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_BMSK                                  0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_PWR_ON_SHFT                                        0x1f
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_BMSK                                    0x1
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_SF_GDS_SW_COLLAPSE_SHFT                                    0x0

#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00019048)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK                                        0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_BMSK                                 0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_PWR_ON_SHFT                                       0x1f
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_BMSK                                   0x1
#define HWIO_GCC_TURING_DSP_VOTE_MMNOC_MMU_TBU_HF1_GDS_SW_COLLAPSE_SHFT                                   0x0

#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001904c)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_RMSK                                           0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_PWR_ON_BMSK                                    0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_PWR_ON_SHFT                                          0x1f
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_BMSK                                      0x1
#define HWIO_GCC_TURING_DSP_VOTE_TURING_MMU_TBU_GDS_SW_COLLAPSE_SHFT                                      0x0

#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00019050)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_TURING_DSP_VOTE_ALL_SMMU_MMU_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00019054)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_ADDR, HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_PWR_ON_SHFT                                                 0x1f
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_TURING_DSP_VOTE_MMU_TCU_GDS_SW_COLLAPSE_SHFT                                             0x0

#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00051014)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_RMSK                                                        0x80000001
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00035014)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00052014)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00053014)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00054014)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_RMSK                                                        0x80000001
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00055014)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00056014)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_RMSK                                                        0x80000001
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00057014)
#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_TURING_DSP_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a014)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00069014)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_GLOBAL_EN_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0008f000)
#define HWIO_GCC_GLOBAL_EN_RMSK                                                                    0xffffffff
#define HWIO_GCC_GLOBAL_EN_IN          \
        in_dword_masked(HWIO_GCC_GLOBAL_EN_ADDR, HWIO_GCC_GLOBAL_EN_RMSK)
#define HWIO_GCC_GLOBAL_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_GLOBAL_EN_ADDR, m)
#define HWIO_GCC_GLOBAL_EN_OUT(v)      \
        out_dword(HWIO_GCC_GLOBAL_EN_ADDR,v)
#define HWIO_GCC_GLOBAL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLOBAL_EN_ADDR,m,v,HWIO_GCC_GLOBAL_EN_IN)
#define HWIO_GCC_GLOBAL_EN_SPARE_ENABLE_BMSK                                                       0xffff8000
#define HWIO_GCC_GLOBAL_EN_SPARE_ENABLE_SHFT                                                              0xf
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_7_BMSK                                                           0x4000
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_7_SHFT                                                              0xe
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_6_BMSK                                                           0x2000
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_6_SHFT                                                              0xd
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_5_BMSK                                                           0x1000
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_5_SHFT                                                              0xc
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_4_BMSK                                                            0x800
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_4_SHFT                                                              0xb
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_3_BMSK                                                            0x400
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_3_SHFT                                                              0xa
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_2_BMSK                                                            0x200
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_2_SHFT                                                              0x9
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_1_BMSK                                                            0x100
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_1_SHFT                                                              0x8
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_0_BMSK                                                             0x80
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_0_SHFT                                                              0x7
#define HWIO_GCC_GLOBAL_EN_REST_ENABLE_BMSK                                                              0x40
#define HWIO_GCC_GLOBAL_EN_REST_ENABLE_SHFT                                                               0x6
#define HWIO_GCC_GLOBAL_EN_PERIPHERALS_ENABLE_BMSK                                                       0x20
#define HWIO_GCC_GLOBAL_EN_PERIPHERALS_ENABLE_SHFT                                                        0x5
#define HWIO_GCC_GLOBAL_EN_CENTER_ENABLE_BMSK                                                            0x10
#define HWIO_GCC_GLOBAL_EN_CENTER_ENABLE_SHFT                                                             0x4
#define HWIO_GCC_GLOBAL_EN_SOUTH_ENABLE_BMSK                                                              0x8
#define HWIO_GCC_GLOBAL_EN_SOUTH_ENABLE_SHFT                                                              0x3
#define HWIO_GCC_GLOBAL_EN_NORTH_ENABLE_BMSK                                                              0x4
#define HWIO_GCC_GLOBAL_EN_NORTH_ENABLE_SHFT                                                              0x2
#define HWIO_GCC_GLOBAL_EN_WEST_ENABLE_BMSK                                                               0x2
#define HWIO_GCC_GLOBAL_EN_WEST_ENABLE_SHFT                                                               0x1
#define HWIO_GCC_GLOBAL_EN_EAST_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_GLOBAL_EN_EAST_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_CAM_CC_GDSCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00006100)
#define HWIO_GCC_CAM_CC_GDSCR_RMSK                                                                 0xffffffff
#define HWIO_GCC_CAM_CC_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_CAM_CC_GDSCR_ADDR, HWIO_GCC_CAM_CC_GDSCR_RMSK)
#define HWIO_GCC_CAM_CC_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CAM_CC_GDSCR_ADDR, m)
#define HWIO_GCC_CAM_CC_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_CAM_CC_GDSCR_ADDR,v)
#define HWIO_GCC_CAM_CC_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CAM_CC_GDSCR_ADDR,m,v,HWIO_GCC_CAM_CC_GDSCR_IN)
#define HWIO_GCC_CAM_CC_GDSCR_SECURE_BUS_BMSK                                                      0xffffffff
#define HWIO_GCC_CAM_CC_GDSCR_SECURE_BUS_SHFT                                                             0x0

#define HWIO_GCC_WCSS_MISC_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00011100)
#define HWIO_GCC_WCSS_MISC_RMSK                                                                           0x3
#define HWIO_GCC_WCSS_MISC_IN          \
        in_dword_masked(HWIO_GCC_WCSS_MISC_ADDR, HWIO_GCC_WCSS_MISC_RMSK)
#define HWIO_GCC_WCSS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_MISC_ADDR, m)
#define HWIO_GCC_WCSS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_MISC_ADDR,v)
#define HWIO_GCC_WCSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_MISC_ADDR,m,v,HWIO_GCC_WCSS_MISC_IN)
#define HWIO_GCC_WCSS_MISC_WCSS_SHDREG_SW_ARES_BMSK                                                       0x2
#define HWIO_GCC_WCSS_MISC_WCSS_SHDREG_SW_ARES_SHFT                                                       0x1
#define HWIO_GCC_WCSS_MISC_WCSS_DBG_SW_ARES_BMSK                                                          0x1
#define HWIO_GCC_WCSS_MISC_WCSS_DBG_SW_ARES_SHFT                                                          0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000100)
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_RMSK                                                    0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_FUSE_BITS_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_FUSE_BITS_SHFT                                                 0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000104)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_RMSK                                                  0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_FUSE_BITS_BMSK                                        0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_FUSE_BITS_SHFT                                               0x0

#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00000108)
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_RMSK                                                      0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_ADDR, HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_FUSE_BITS_BMSK                                            0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_FUSE_BITS_SHFT                                                   0x0

#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000010c)
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_RMSK                                                    0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_ADDR, HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_FUSE_BITS_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_FUSE_BITS_SHFT                                                 0x0

#define HWIO_GCC_PLL0_CDIVR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000114)
#define HWIO_GCC_PLL0_CDIVR_RMSK                                                                          0x3
#define HWIO_GCC_PLL0_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_PLL0_CDIVR_ADDR, HWIO_GCC_PLL0_CDIVR_RMSK)
#define HWIO_GCC_PLL0_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_PLL0_CDIVR_ADDR, m)
#define HWIO_GCC_PLL0_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_PLL0_CDIVR_ADDR,v)
#define HWIO_GCC_PLL0_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLL0_CDIVR_ADDR,m,v,HWIO_GCC_PLL0_CDIVR_IN)
#define HWIO_GCC_PLL0_CDIVR_CLK_DIV_BMSK                                                                  0x3
#define HWIO_GCC_PLL0_CDIVR_CLK_DIV_SHFT                                                                  0x0

#define HWIO_GCC_PLL1_CDIVR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001114)
#define HWIO_GCC_PLL1_CDIVR_RMSK                                                                          0x3
#define HWIO_GCC_PLL1_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_PLL1_CDIVR_ADDR, HWIO_GCC_PLL1_CDIVR_RMSK)
#define HWIO_GCC_PLL1_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_PLL1_CDIVR_ADDR, m)
#define HWIO_GCC_PLL1_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_PLL1_CDIVR_ADDR,v)
#define HWIO_GCC_PLL1_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLL1_CDIVR_ADDR,m,v,HWIO_GCC_PLL1_CDIVR_IN)
#define HWIO_GCC_PLL1_CDIVR_CLK_DIV_BMSK                                                                  0x3
#define HWIO_GCC_PLL1_CDIVR_CLK_DIV_SHFT                                                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00094000)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00091004)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00091008)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0009100c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00091010)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00091014)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00091018)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0009101c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00091020)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00091024)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_RMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL5_BMSK                                                  0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL5_SHFT                                                   0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL4_BMSK                                                   0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL4_SHFT                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL2_3_BMSK                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL2_3_SHFT                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00091028)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_RMSK                                                       0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL5_BMSK                                                 0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL5_SHFT                                                  0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL4_BMSK                                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL4_SHFT                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL2_3_BMSK                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL2_3_SHFT                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL1_BMSK                                                  0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL1_SHFT                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL0_BMSK                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GPLL0_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0009102c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_RMSK                                                       0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL5_BMSK                                                 0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL5_SHFT                                                  0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL4_BMSK                                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL4_SHFT                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL2_3_BMSK                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL2_3_SHFT                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL1_BMSK                                                  0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL1_SHFT                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL0_BMSK                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GPLL0_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00091030)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_RMSK                                                       0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL5_BMSK                                                 0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL5_SHFT                                                  0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL4_BMSK                                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL4_SHFT                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL2_3_BMSK                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL2_3_SHFT                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL1_BMSK                                                  0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL1_SHFT                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL0_BMSK                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GPLL0_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00091034)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_RMSK                                                       0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL5_BMSK                                                 0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL5_SHFT                                                  0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL4_BMSK                                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL4_SHFT                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL2_3_BMSK                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL2_3_SHFT                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL1_BMSK                                                  0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL1_SHFT                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL0_BMSK                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GPLL0_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00091038)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_RMSK                                                       0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL5_BMSK                                                 0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL5_SHFT                                                  0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL4_BMSK                                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL4_SHFT                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL2_3_BMSK                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL2_3_SHFT                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL1_BMSK                                                  0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL1_SHFT                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL0_BMSK                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GPLL0_SHFT                                                  0x0

#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0009103c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_RMSK                                                       0x1f
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL5_BMSK                                                 0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL5_SHFT                                                  0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL4_BMSK                                                  0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL4_SHFT                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL2_3_BMSK                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL2_3_SHFT                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL1_BMSK                                                  0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL1_SHFT                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL0_BMSK                                                  0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GPLL0_SHFT                                                  0x0

#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00092004)
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF0_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00092008)
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF1_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0009200c)
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF2_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00092010)
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF3_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00092014)
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF4_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00092018)
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF5_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0009201c)
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF6_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00092020)
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF7_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00092024)
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF8_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00092028)
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_CNOC_PERF9_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009202c)
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF10_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00092030)
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF11_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00092034)
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF12_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00092038)
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF13_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009203c)
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF14_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00092040)
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_CNOC_PERF15_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00093004)
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF0_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00093008)
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF1_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0009300c)
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF2_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00093010)
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF3_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00093014)
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF4_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00093018)
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF5_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0009301c)
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF6_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00093020)
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF7_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00093024)
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF8_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00093028)
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_IPA_PERF9_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0009302c)
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF10_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00093030)
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF11_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00093034)
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF12_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00093038)
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF13_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0009303c)
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF14_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00093040)
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_ADDR, HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_IPA_PERF15_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00094004)
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF0_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00094008)
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF1_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0009400c)
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF2_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00094010)
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF3_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00094014)
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF4_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00094018)
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF5_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0009401c)
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF6_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00094020)
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF7_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00094024)
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF8_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00094028)
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_RMSK                                                             0x1f
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL5_BMSK                                                       0x10
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL5_SHFT                                                        0x4
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL4_BMSK                                                        0x8
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL4_SHFT                                                        0x3
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL2_3_BMSK                                                      0x4
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL2_3_SHFT                                                      0x2
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_CE_PERF9_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0009402c)
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF10_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00094030)
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF11_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00094034)
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF12_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00094038)
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF13_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0009403c)
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF14_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00094040)
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_RMSK                                                            0x1f
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_ADDR, HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL5_BMSK                                                      0x10
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL5_SHFT                                                       0x4
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL4_BMSK                                                       0x8
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL4_SHFT                                                       0x3
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL2_3_BMSK                                                     0x4
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL2_3_SHFT                                                     0x2
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_CE_PERF15_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00095004)
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF0_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00095008)
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF1_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009500c)
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF2_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00095010)
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF3_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00095014)
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF4_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00095018)
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF5_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009501c)
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF6_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00095020)
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF7_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00095024)
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF8_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00095028)
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_MMNOC_PERF9_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0009502c)
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_RMSK                                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF10_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00095030)
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_RMSK                                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF11_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00095034)
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_RMSK                                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF12_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00095038)
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_RMSK                                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF13_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0009503c)
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_RMSK                                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF14_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00095040)
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_RMSK                                                         0x1f
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_ADDR, HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_MMNOC_PERF15_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00096004)
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF0_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00096008)
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF1_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0009600c)
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF2_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00096010)
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF3_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00096014)
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF4_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00096018)
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF5_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0009601c)
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF6_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00096020)
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF7_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00096024)
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF8_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00096028)
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHUB_PERF9_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009602c)
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF10_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00096030)
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF11_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00096034)
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF12_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00096038)
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF13_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009603c)
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF14_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00096040)
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHUB_PERF15_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00097004)
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF0_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00097008)
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF1_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0009700c)
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF2_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00097010)
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF3_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00097014)
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF4_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00097018)
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF5_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0009701c)
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF6_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00097020)
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF7_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00097024)
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF8_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00097028)
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_RMSK                                                           0x1f
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL5_BMSK                                                     0x10
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL5_SHFT                                                      0x4
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL4_BMSK                                                      0x8
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL4_SHFT                                                      0x3
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL2_3_BMSK                                                    0x4
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL2_3_SHFT                                                    0x2
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_RPMH_SHRM_PERF9_ENA_VOTE_GPLL0_SHFT                                                      0x0

#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009702c)
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF10_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00097030)
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF11_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00097034)
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF12_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00097038)
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF13_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009703c)
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF14_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00097040)
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_RMSK                                                          0x1f
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_ADDR, HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_SHRM_PERF15_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a004)
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF0_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a008)
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF1_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a00c)
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF2_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a010)
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF3_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a014)
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF4_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a018)
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF5_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a01c)
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF6_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a020)
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF7_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a024)
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF8_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a028)
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_RMSK                                                          0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GCC_MODE_BMSK                                                 0x20
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GCC_MODE_SHFT                                                  0x5
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL5_BMSK                                                    0x10
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL5_SHFT                                                     0x4
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL4_BMSK                                                     0x8
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL4_SHFT                                                     0x3
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL2_3_BMSK                                                   0x4
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL2_3_SHFT                                                   0x2
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_RPMH_DDRMC_PERF9_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a02c)
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_RMSK                                                         0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GCC_MODE_BMSK                                                0x20
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GCC_MODE_SHFT                                                 0x5
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF10_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a030)
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_RMSK                                                         0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GCC_MODE_BMSK                                                0x20
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GCC_MODE_SHFT                                                 0x5
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF11_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a034)
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_RMSK                                                         0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GCC_MODE_BMSK                                                0x20
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GCC_MODE_SHFT                                                 0x5
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF12_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a038)
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_RMSK                                                         0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GCC_MODE_BMSK                                                0x20
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GCC_MODE_SHFT                                                 0x5
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF13_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a03c)
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_RMSK                                                         0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GCC_MODE_BMSK                                                0x20
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GCC_MODE_SHFT                                                 0x5
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF14_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0009a040)
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_RMSK                                                         0x3f
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_ADDR, HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GCC_MODE_BMSK                                                0x20
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GCC_MODE_SHFT                                                 0x5
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL5_BMSK                                                   0x10
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL5_SHFT                                                    0x4
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL4_BMSK                                                    0x8
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL4_SHFT                                                    0x3
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL2_3_BMSK                                                  0x4
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL2_3_SHFT                                                  0x2
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_RPMH_DDRMC_PERF15_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00098004)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00098008)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0009800c)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00098010)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00098014)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00098018)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0009801c)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00098020)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00098024)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00098028)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_RMSK                                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0009802c)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_RMSK                                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_PLL_L_BMSK                                            0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_L_VAL_PLL_L_SHFT                                               0x0

#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00098030)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_RMSK                                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_PLL_L_BMSK                                            0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_L_VAL_PLL_L_SHFT                                               0x0

#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00098034)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_RMSK                                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_PLL_L_BMSK                                            0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_L_VAL_PLL_L_SHFT                                               0x0

#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00098038)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_RMSK                                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_PLL_L_BMSK                                            0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_L_VAL_PLL_L_SHFT                                               0x0

#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0009803c)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_RMSK                                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_PLL_L_BMSK                                            0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_L_VAL_PLL_L_SHFT                                               0x0

#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00098040)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_RMSK                                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_PLL_L_BMSK                                            0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_L_VAL_PLL_L_SHFT                                               0x0

#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00099004)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF0_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00099008)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF1_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0009900c)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF2_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00099010)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF3_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00099014)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF4_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00099018)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF5_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0009901c)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF6_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00099020)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF7_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00099024)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF8_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00099028)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_RMSK                                                0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                   0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF9_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                      0x0

#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0009902c)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_RMSK                                               0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF10_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00099030)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_RMSK                                               0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF11_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00099034)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_RMSK                                               0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF12_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00099038)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_RMSK                                               0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF13_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0009903c)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_RMSK                                               0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF14_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                     0x0

#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00099040)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_RMSK                                               0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_ADDR, HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_RMSK)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_IN)
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                  0xffff
#define HWIO_GCC_RPMH_DDRMC_PERF15_GPLL2_3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                     0x0

#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00099080)
#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_RMSK                                                        0x3
#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_IN          \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_ADDR, HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_RMSK)
#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_INM(m)      \
        in_dword_masked(HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_ADDR, m)
#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_OUT(v)      \
        out_dword(HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_ADDR,v)
#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_ADDR,m,v,HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_IN)
#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_RCG_TOGGLE_EN_BMSK                                          0x2
#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_RCG_TOGGLE_EN_SHFT                                          0x1
#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_PLL_TOGGLE_EN_BMSK                                          0x1
#define HWIO_GCC_RPMH_DDRMC_FAKE_SWITCH_DEBUG_PLL_TOGGLE_EN_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: AOSS_CC_AOSS_CC_REG
 *--------------------------------------------------------------------------*/

#define AOSS_CC_AOSS_CC_REG_REG_BASE                                              (AOSS_BASE      + 0x012a0000)

#define HWIO_AOSS_CC_PLL0_MODE_ADDR                                               (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000000)
#define HWIO_AOSS_CC_PLL0_MODE_RMSK                                               0xffffffff
#define HWIO_AOSS_CC_PLL0_MODE_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_MODE_ADDR, HWIO_AOSS_CC_PLL0_MODE_RMSK)
#define HWIO_AOSS_CC_PLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_MODE_ADDR, m)
#define HWIO_AOSS_CC_PLL0_MODE_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_MODE_ADDR,v)
#define HWIO_AOSS_CC_PLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_MODE_ADDR,m,v,HWIO_AOSS_CC_PLL0_MODE_IN)
#define HWIO_AOSS_CC_PLL0_MODE_PLL_LOCK_DET_BMSK                                  0x80000000
#define HWIO_AOSS_CC_PLL0_MODE_PLL_LOCK_DET_SHFT                                        0x1f
#define HWIO_AOSS_CC_PLL0_MODE_PLL_ACTIVE_FLAG_BMSK                               0x40000000
#define HWIO_AOSS_CC_PLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                     0x1e
#define HWIO_AOSS_CC_PLL0_MODE_PLL_ACK_LATCH_BMSK                                 0x20000000
#define HWIO_AOSS_CC_PLL0_MODE_PLL_ACK_LATCH_SHFT                                       0x1d
#define HWIO_AOSS_CC_PLL0_MODE_PLL_LOCK_DET_FINE_BMSK                             0x10000000
#define HWIO_AOSS_CC_PLL0_MODE_PLL_LOCK_DET_FINE_SHFT                                   0x1c
#define HWIO_AOSS_CC_PLL0_MODE_RESERVE_BITS27_25_BMSK                              0xe000000
#define HWIO_AOSS_CC_PLL0_MODE_RESERVE_BITS27_25_SHFT                                   0x19
#define HWIO_AOSS_CC_PLL0_MODE_FSM_LEGACY_MODE_BMSK                                0x1000000
#define HWIO_AOSS_CC_PLL0_MODE_FSM_LEGACY_MODE_SHFT                                     0x18
#define HWIO_AOSS_CC_PLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                      0x800000
#define HWIO_AOSS_CC_PLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                          0x17
#define HWIO_AOSS_CC_PLL0_MODE_PLL_UPDATE_BMSK                                      0x400000
#define HWIO_AOSS_CC_PLL0_MODE_PLL_UPDATE_SHFT                                          0x16
#define HWIO_AOSS_CC_PLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                              0x200000
#define HWIO_AOSS_CC_PLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                  0x15
#define HWIO_AOSS_CC_PLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                                0x100000
#define HWIO_AOSS_CC_PLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                    0x14
#define HWIO_AOSS_CC_PLL0_MODE_PLL_BIAS_COUNT_BMSK                                   0xfc000
#define HWIO_AOSS_CC_PLL0_MODE_PLL_BIAS_COUNT_SHFT                                       0xe
#define HWIO_AOSS_CC_PLL0_MODE_PLL_LOCK_COUNT_BMSK                                    0x3f00
#define HWIO_AOSS_CC_PLL0_MODE_PLL_LOCK_COUNT_SHFT                                       0x8
#define HWIO_AOSS_CC_PLL0_MODE_RESERVE_BITS7_3_BMSK                                     0xf8
#define HWIO_AOSS_CC_PLL0_MODE_RESERVE_BITS7_3_SHFT                                      0x3
#define HWIO_AOSS_CC_PLL0_MODE_PLL_RESET_N_BMSK                                          0x4
#define HWIO_AOSS_CC_PLL0_MODE_PLL_RESET_N_SHFT                                          0x2
#define HWIO_AOSS_CC_PLL0_MODE_RESERVE_BIT1_BMSK                                         0x2
#define HWIO_AOSS_CC_PLL0_MODE_RESERVE_BIT1_SHFT                                         0x1
#define HWIO_AOSS_CC_PLL0_MODE_PLL_OUTCTRL_BMSK                                          0x1
#define HWIO_AOSS_CC_PLL0_MODE_PLL_OUTCTRL_SHFT                                          0x0

#define HWIO_AOSS_CC_PLL0_L_VAL_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000004)
#define HWIO_AOSS_CC_PLL0_L_VAL_RMSK                                                  0xffff
#define HWIO_AOSS_CC_PLL0_L_VAL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_L_VAL_ADDR, HWIO_AOSS_CC_PLL0_L_VAL_RMSK)
#define HWIO_AOSS_CC_PLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_L_VAL_ADDR, m)
#define HWIO_AOSS_CC_PLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_L_VAL_ADDR,v)
#define HWIO_AOSS_CC_PLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_L_VAL_ADDR,m,v,HWIO_AOSS_CC_PLL0_L_VAL_IN)
#define HWIO_AOSS_CC_PLL0_L_VAL_PLL_L_BMSK                                            0xffff
#define HWIO_AOSS_CC_PLL0_L_VAL_PLL_L_SHFT                                               0x0

#define HWIO_AOSS_CC_PLL0_CAL_L_VAL_ADDR                                          (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000008)
#define HWIO_AOSS_CC_PLL0_CAL_L_VAL_RMSK                                              0xffff
#define HWIO_AOSS_CC_PLL0_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_CAL_L_VAL_ADDR, HWIO_AOSS_CC_PLL0_CAL_L_VAL_RMSK)
#define HWIO_AOSS_CC_PLL0_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_CAL_L_VAL_ADDR, m)
#define HWIO_AOSS_CC_PLL0_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_CAL_L_VAL_ADDR,v)
#define HWIO_AOSS_CC_PLL0_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_CAL_L_VAL_ADDR,m,v,HWIO_AOSS_CC_PLL0_CAL_L_VAL_IN)
#define HWIO_AOSS_CC_PLL0_CAL_L_VAL_PLL_CAL_L_BMSK                                    0xffff
#define HWIO_AOSS_CC_PLL0_CAL_L_VAL_PLL_CAL_L_SHFT                                       0x0

#define HWIO_AOSS_CC_PLL0_USER_CTL_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000000c)
#define HWIO_AOSS_CC_PLL0_USER_CTL_RMSK                                           0xffffffff
#define HWIO_AOSS_CC_PLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_USER_CTL_ADDR, HWIO_AOSS_CC_PLL0_USER_CTL_RMSK)
#define HWIO_AOSS_CC_PLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_USER_CTL_ADDR, m)
#define HWIO_AOSS_CC_PLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_USER_CTL_ADDR,v)
#define HWIO_AOSS_CC_PLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_USER_CTL_ADDR,m,v,HWIO_AOSS_CC_PLL0_USER_CTL_IN)
#define HWIO_AOSS_CC_PLL0_USER_CTL_RESERVE_BITS31_19_BMSK                         0xfff80000
#define HWIO_AOSS_CC_PLL0_USER_CTL_RESERVE_BITS31_19_SHFT                               0x13
#define HWIO_AOSS_CC_PLL0_USER_CTL_PRE_DIV_RATIO_BMSK                                0x70000
#define HWIO_AOSS_CC_PLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                   0x10
#define HWIO_AOSS_CC_PLL0_USER_CTL_POST_DIV_RATIO_ODD_BMSK                            0xf000
#define HWIO_AOSS_CC_PLL0_USER_CTL_POST_DIV_RATIO_ODD_SHFT                               0xc
#define HWIO_AOSS_CC_PLL0_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                            0xf00
#define HWIO_AOSS_CC_PLL0_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                              0x8
#define HWIO_AOSS_CC_PLL0_USER_CTL_OUT_CLK_POLARITY_BMSK                                0x80
#define HWIO_AOSS_CC_PLL0_USER_CTL_OUT_CLK_POLARITY_SHFT                                 0x7
#define HWIO_AOSS_CC_PLL0_USER_CTL_RESERVE_BITS6_5_BMSK                                 0x60
#define HWIO_AOSS_CC_PLL0_USER_CTL_RESERVE_BITS6_5_SHFT                                  0x5
#define HWIO_AOSS_CC_PLL0_USER_CTL_PLLOUT_TEST_BMSK                                     0x10
#define HWIO_AOSS_CC_PLL0_USER_CTL_PLLOUT_TEST_SHFT                                      0x4
#define HWIO_AOSS_CC_PLL0_USER_CTL_RESERVE_BIT3_BMSK                                     0x8
#define HWIO_AOSS_CC_PLL0_USER_CTL_RESERVE_BIT3_SHFT                                     0x3
#define HWIO_AOSS_CC_PLL0_USER_CTL_PLLOUT_ODD_BMSK                                       0x4
#define HWIO_AOSS_CC_PLL0_USER_CTL_PLLOUT_ODD_SHFT                                       0x2
#define HWIO_AOSS_CC_PLL0_USER_CTL_PLLOUT_EVEN_BMSK                                      0x2
#define HWIO_AOSS_CC_PLL0_USER_CTL_PLLOUT_EVEN_SHFT                                      0x1
#define HWIO_AOSS_CC_PLL0_USER_CTL_PLLOUT_MAIN_BMSK                                      0x1
#define HWIO_AOSS_CC_PLL0_USER_CTL_PLLOUT_MAIN_SHFT                                      0x0

#define HWIO_AOSS_CC_PLL0_USER_CTL_U_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000010)
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_RMSK                                         0xffffffff
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_USER_CTL_U_ADDR, HWIO_AOSS_CC_PLL0_USER_CTL_U_RMSK)
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_USER_CTL_U_ADDR, m)
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_USER_CTL_U_ADDR,v)
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_USER_CTL_U_ADDR,m,v,HWIO_AOSS_CC_PLL0_USER_CTL_U_IN)
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_DISABLE_DECAPS_BMSK                          0x80000000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_DISABLE_DECAPS_SHFT                                0x1f
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_DISABLE_SHUNT_BMSK                           0x40000000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_DISABLE_SHUNT_SHFT                                 0x1e
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_RESERVE_BITS61_54_BMSK                       0x3fc00000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_RESERVE_BITS61_54_SHFT                             0x16
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK             0x200000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                 0x15
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                         0x100000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                             0x14
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                        0x80000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                           0x13
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                        0x40000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                           0x12
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                        0x20000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                           0x11
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                         0x10000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                            0x10
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                             0x8000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                0xf
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                          0x4000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                             0xe
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_REF_CLK_AT_OUT_BMSK                              0x2000
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                 0xd
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                       0x1800
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                          0xb
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                       0x400
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                         0xa
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_STATUS_REGISTER_BMSK                              0x3e0
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_STATUS_REGISTER_SHFT                                0x5
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_WRITE_STATE_EN_BMSK                                0x10
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_WRITE_STATE_EN_SHFT                                 0x4
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_CALIB_CTRL_BMSK                                     0xe
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_CALIB_CTRL_SHFT                                     0x1
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                         0x1
#define HWIO_AOSS_CC_PLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                         0x0

#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000014)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_RMSK                                         0xffffffff
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_CONFIG_CTL_ADDR, HWIO_AOSS_CC_PLL0_CONFIG_CTL_RMSK)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_CONFIG_CTL_ADDR, m)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_CONFIG_CTL_ADDR,v)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_CONFIG_CTL_ADDR,m,v,HWIO_AOSS_CC_PLL0_CONFIG_CTL_IN)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                      0xfc000000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                            0x1a
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                     0x3c00000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                          0x16
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK             0x3c0000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                 0x12
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK              0x3c000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                  0xe
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                     0x3800
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                        0xb
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                    0x700
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                      0x8
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                          0xf0
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                           0x4
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                   0xf
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                   0x0

#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_ADDR                                       (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000018)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_RMSK                                       0xffffffff
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_ADDR, HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_RMSK)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_ADDR, m)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_ADDR,v)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_ADDR,m,v,HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_IN)
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_BIST_CFG_BMSK                              0xfff00000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_BIST_CFG_SHFT                                    0x14
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_ENABLEOVERPST_BMSK                            0x80000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_ENABLEOVERPST_SHFT                               0x13
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_BIASSELPST_BMSK                               0x40000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_BIASSELPST_SHFT                                  0x12
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                             0x30000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                0x10
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                        0x8000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                           0xf
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                          0x4000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                             0xe
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                         0x3000
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                            0xc
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                        0xc00
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                          0xa
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                            0x380
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                              0x7
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                 0x40
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                  0x6
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                        0x30
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                         0x4
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                        0x8
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                        0x3
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                             0x6
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                             0x1
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                      0x1
#define HWIO_AOSS_CC_PLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                      0x0

#define HWIO_AOSS_CC_PLL0_TEST_CTL_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000001c)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_RMSK                                           0xffffffff
#define HWIO_AOSS_CC_PLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_TEST_CTL_ADDR, HWIO_AOSS_CC_PLL0_TEST_CTL_RMSK)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_TEST_CTL_ADDR, m)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_TEST_CTL_ADDR,v)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_TEST_CTL_ADDR,m,v,HWIO_AOSS_CC_PLL0_TEST_CTL_IN)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                   0xc0000000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                         0x1e
#define HWIO_AOSS_CC_PLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK               0x30000000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                     0x1c
#define HWIO_AOSS_CC_PLL0_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                      0x8000000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                           0x1b
#define HWIO_AOSS_CC_PLL0_TEST_CTL_FINE_FCW_BMSK                                   0x7e00000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_FINE_FCW_SHFT                                        0x15
#define HWIO_AOSS_CC_PLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                           0x100000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                               0x14
#define HWIO_AOSS_CC_PLL0_TEST_CTL_COARSE_FCW_BMSK                                   0xff000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_COARSE_FCW_SHFT                                       0xc
#define HWIO_AOSS_CC_PLL0_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                            0x800
#define HWIO_AOSS_CC_PLL0_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                              0xb
#define HWIO_AOSS_CC_PLL0_TEST_CTL_PROCESS_CALIB_WORD_BMSK                             0x700
#define HWIO_AOSS_CC_PLL0_TEST_CTL_PROCESS_CALIB_WORD_SHFT                               0x8
#define HWIO_AOSS_CC_PLL0_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                             0x80
#define HWIO_AOSS_CC_PLL0_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                              0x7
#define HWIO_AOSS_CC_PLL0_TEST_CTL_DISABLE_LFSR_BMSK                                    0x40
#define HWIO_AOSS_CC_PLL0_TEST_CTL_DISABLE_LFSR_SHFT                                     0x6
#define HWIO_AOSS_CC_PLL0_TEST_CTL_EN_VREF_TEST_BMSK                                    0x20
#define HWIO_AOSS_CC_PLL0_TEST_CTL_EN_VREF_TEST_SHFT                                     0x5
#define HWIO_AOSS_CC_PLL0_TEST_CTL_EN_VDCO_TEST_BMSK                                    0x10
#define HWIO_AOSS_CC_PLL0_TEST_CTL_EN_VDCO_TEST_SHFT                                     0x4
#define HWIO_AOSS_CC_PLL0_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                              0x8
#define HWIO_AOSS_CC_PLL0_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                              0x3
#define HWIO_AOSS_CC_PLL0_TEST_CTL_EN_IVCO_TEST_BMSK                                     0x4
#define HWIO_AOSS_CC_PLL0_TEST_CTL_EN_IVCO_TEST_SHFT                                     0x2
#define HWIO_AOSS_CC_PLL0_TEST_CTL_ATEST1_EN_BMSK                                        0x2
#define HWIO_AOSS_CC_PLL0_TEST_CTL_ATEST1_EN_SHFT                                        0x1
#define HWIO_AOSS_CC_PLL0_TEST_CTL_ATEST0_EN_BMSK                                        0x1
#define HWIO_AOSS_CC_PLL0_TEST_CTL_ATEST0_EN_SHFT                                        0x0

#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000020)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_RMSK                                         0xffffffff
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_TEST_CTL_U_ADDR, HWIO_AOSS_CC_PLL0_TEST_CTL_U_RMSK)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_TEST_CTL_U_ADDR, m)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_TEST_CTL_U_ADDR,v)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_TEST_CTL_U_ADDR,m,v,HWIO_AOSS_CC_PLL0_TEST_CTL_U_IN)
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                     0x80000000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                           0x1f
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                        0x40000000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                              0x1e
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                         0x20000000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                               0x1d
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                        0x10000000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                              0x1c
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                   0x8000000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                        0x1b
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                0x6000000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                     0x19
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                     0x1c00000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                          0x16
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                      0x200000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                          0x15
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DISABLE_CLAMP_BMSK                             0x100000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DISABLE_CLAMP_SHFT                                 0x14
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                        0x80000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                           0x13
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                    0x40000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                       0x12
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BIAS_ADJUST_BMSK                                0x30000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_BIAS_ADJUST_SHFT                                   0x10
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DIV2_NMO_EN_BMSK                                 0x8000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DIV2_NMO_EN_SHFT                                    0xf
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                             0x4000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                0xe
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_SINGLE_DMET_EN_BMSK                              0x2000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                 0xd
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                            0x1000
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                               0xc
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                  0xc00
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                    0xa
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_NOISE_MAG_BMSK                                    0x380
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_NOISE_MAG_SHFT                                      0x7
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_NOISE_GEN_EN_BMSK                                  0x40
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_NOISE_GEN_EN_SHFT                                   0x6
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                  0x20
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                   0x5
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                              0x18
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                               0x3
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_STATUS_REG_EN_BMSK                                  0x4
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_STATUS_REG_EN_SHFT                                  0x2
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                 0x2
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                 0x1
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                 0x1
#define HWIO_AOSS_CC_PLL0_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                 0x0

#define HWIO_AOSS_CC_PLL0_STATUS_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000024)
#define HWIO_AOSS_CC_PLL0_STATUS_RMSK                                             0xffffffff
#define HWIO_AOSS_CC_PLL0_STATUS_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_STATUS_ADDR, HWIO_AOSS_CC_PLL0_STATUS_RMSK)
#define HWIO_AOSS_CC_PLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_STATUS_ADDR, m)
#define HWIO_AOSS_CC_PLL0_STATUS_STATUS_31_0_BMSK                                 0xffffffff
#define HWIO_AOSS_CC_PLL0_STATUS_STATUS_31_0_SHFT                                        0x0

#define HWIO_AOSS_CC_PLL0_FREQ_CTL_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000028)
#define HWIO_AOSS_CC_PLL0_FREQ_CTL_RMSK                                           0xffffffff
#define HWIO_AOSS_CC_PLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_FREQ_CTL_ADDR, HWIO_AOSS_CC_PLL0_FREQ_CTL_RMSK)
#define HWIO_AOSS_CC_PLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_FREQ_CTL_ADDR, m)
#define HWIO_AOSS_CC_PLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_FREQ_CTL_ADDR,v)
#define HWIO_AOSS_CC_PLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_FREQ_CTL_ADDR,m,v,HWIO_AOSS_CC_PLL0_FREQ_CTL_IN)
#define HWIO_AOSS_CC_PLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                        0xffffffff
#define HWIO_AOSS_CC_PLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                               0x0

#define HWIO_AOSS_CC_PLL0_OPMODE_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000002c)
#define HWIO_AOSS_CC_PLL0_OPMODE_RMSK                                                    0x7
#define HWIO_AOSS_CC_PLL0_OPMODE_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_OPMODE_ADDR, HWIO_AOSS_CC_PLL0_OPMODE_RMSK)
#define HWIO_AOSS_CC_PLL0_OPMODE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_OPMODE_ADDR, m)
#define HWIO_AOSS_CC_PLL0_OPMODE_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_OPMODE_ADDR,v)
#define HWIO_AOSS_CC_PLL0_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_OPMODE_ADDR,m,v,HWIO_AOSS_CC_PLL0_OPMODE_IN)
#define HWIO_AOSS_CC_PLL0_OPMODE_PLL_OPMODE_BMSK                                         0x7
#define HWIO_AOSS_CC_PLL0_OPMODE_PLL_OPMODE_SHFT                                         0x0

#define HWIO_AOSS_CC_PLL0_STATE_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000030)
#define HWIO_AOSS_CC_PLL0_STATE_RMSK                                                     0x7
#define HWIO_AOSS_CC_PLL0_STATE_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_STATE_ADDR, HWIO_AOSS_CC_PLL0_STATE_RMSK)
#define HWIO_AOSS_CC_PLL0_STATE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_STATE_ADDR, m)
#define HWIO_AOSS_CC_PLL0_STATE_PLL_STATE_BMSK                                           0x7
#define HWIO_AOSS_CC_PLL0_STATE_PLL_STATE_SHFT                                           0x0

#define HWIO_AOSS_CC_PLL0_DROOP_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000034)
#define HWIO_AOSS_CC_PLL0_DROOP_RMSK                                                    0xff
#define HWIO_AOSS_CC_PLL0_DROOP_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_DROOP_ADDR, HWIO_AOSS_CC_PLL0_DROOP_RMSK)
#define HWIO_AOSS_CC_PLL0_DROOP_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_DROOP_ADDR, m)
#define HWIO_AOSS_CC_PLL0_DROOP_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_DROOP_ADDR,v)
#define HWIO_AOSS_CC_PLL0_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_DROOP_ADDR,m,v,HWIO_AOSS_CC_PLL0_DROOP_IN)
#define HWIO_AOSS_CC_PLL0_DROOP_DROOP_CODE_BMSK                                         0xfe
#define HWIO_AOSS_CC_PLL0_DROOP_DROOP_CODE_SHFT                                          0x1
#define HWIO_AOSS_CC_PLL0_DROOP_DROOP_EN_BMSK                                            0x1
#define HWIO_AOSS_CC_PLL0_DROOP_DROOP_EN_SHFT                                            0x0

#define HWIO_AOSS_CC_PLL0_FRAC_VAL_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000038)
#define HWIO_AOSS_CC_PLL0_FRAC_VAL_RMSK                                               0xffff
#define HWIO_AOSS_CC_PLL0_FRAC_VAL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_FRAC_VAL_ADDR, HWIO_AOSS_CC_PLL0_FRAC_VAL_RMSK)
#define HWIO_AOSS_CC_PLL0_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_FRAC_VAL_ADDR, m)
#define HWIO_AOSS_CC_PLL0_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_FRAC_VAL_ADDR,v)
#define HWIO_AOSS_CC_PLL0_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_FRAC_VAL_ADDR,m,v,HWIO_AOSS_CC_PLL0_FRAC_VAL_IN)
#define HWIO_AOSS_CC_PLL0_FRAC_VAL_PLL_FRAC_VAL_BMSK                                  0xffff
#define HWIO_AOSS_CC_PLL0_FRAC_VAL_PLL_FRAC_VAL_SHFT                                     0x0

#define HWIO_AOSS_CC_PLL0_SPARE_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000003c)
#define HWIO_AOSS_CC_PLL0_SPARE_RMSK                                                    0xff
#define HWIO_AOSS_CC_PLL0_SPARE_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_SPARE_ADDR, HWIO_AOSS_CC_PLL0_SPARE_RMSK)
#define HWIO_AOSS_CC_PLL0_SPARE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_SPARE_ADDR, m)
#define HWIO_AOSS_CC_PLL0_SPARE_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_SPARE_ADDR,v)
#define HWIO_AOSS_CC_PLL0_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_SPARE_ADDR,m,v,HWIO_AOSS_CC_PLL0_SPARE_IN)
#define HWIO_AOSS_CC_PLL0_SPARE_SPARE_OUTPUTS_BMSK                                      0xf0
#define HWIO_AOSS_CC_PLL0_SPARE_SPARE_OUTPUTS_SHFT                                       0x4
#define HWIO_AOSS_CC_PLL0_SPARE_SPARE_INPUTS_BMSK                                        0xf
#define HWIO_AOSS_CC_PLL0_SPARE_SPARE_INPUTS_SHFT                                        0x0

#define HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_ADDR                                    (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000040)
#define HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_RMSK                                          0xff
#define HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_ADDR, HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_RMSK)
#define HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_IN)
#define HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                          0xff
#define HWIO_AOSS_CC_PLL0_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                           0x0

#define HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_ADDR                                    (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000044)
#define HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_RMSK                                           0xf
#define HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_ADDR, HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_RMSK)
#define HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_ADDR,m,v,HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_IN)
#define HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                           0xf
#define HWIO_AOSS_CC_PLL0_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                           0x0

#define HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_ADDR                                      (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00000048)
#define HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_RMSK                                             0xf
#define HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_ADDR, HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_RMSK)
#define HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_ADDR, m)
#define HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_ADDR,v)
#define HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_ADDR,m,v,HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_IN)
#define HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                               0xf
#define HWIO_AOSS_CC_PLL0_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                               0x0

#define HWIO_AOSS_CC_PLL1_MODE_ADDR                                               (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001000)
#define HWIO_AOSS_CC_PLL1_MODE_RMSK                                               0xffffffff
#define HWIO_AOSS_CC_PLL1_MODE_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_MODE_ADDR, HWIO_AOSS_CC_PLL1_MODE_RMSK)
#define HWIO_AOSS_CC_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_MODE_ADDR, m)
#define HWIO_AOSS_CC_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_MODE_ADDR,v)
#define HWIO_AOSS_CC_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_MODE_ADDR,m,v,HWIO_AOSS_CC_PLL1_MODE_IN)
#define HWIO_AOSS_CC_PLL1_MODE_PLL_LOCK_DET_BMSK                                  0x80000000
#define HWIO_AOSS_CC_PLL1_MODE_PLL_LOCK_DET_SHFT                                        0x1f
#define HWIO_AOSS_CC_PLL1_MODE_PLL_ACTIVE_FLAG_BMSK                               0x40000000
#define HWIO_AOSS_CC_PLL1_MODE_PLL_ACTIVE_FLAG_SHFT                                     0x1e
#define HWIO_AOSS_CC_PLL1_MODE_RESERVE_BITS29_22_BMSK                             0x3fc00000
#define HWIO_AOSS_CC_PLL1_MODE_RESERVE_BITS29_22_SHFT                                   0x16
#define HWIO_AOSS_CC_PLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                              0x200000
#define HWIO_AOSS_CC_PLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                  0x15
#define HWIO_AOSS_CC_PLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                                0x100000
#define HWIO_AOSS_CC_PLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                    0x14
#define HWIO_AOSS_CC_PLL1_MODE_PLL_BIAS_COUNT_BMSK                                   0xfc000
#define HWIO_AOSS_CC_PLL1_MODE_PLL_BIAS_COUNT_SHFT                                       0xe
#define HWIO_AOSS_CC_PLL1_MODE_PLL_LOCK_COUNT_BMSK                                    0x3f00
#define HWIO_AOSS_CC_PLL1_MODE_PLL_LOCK_COUNT_SHFT                                       0x8
#define HWIO_AOSS_CC_PLL1_MODE_RESERVE_BIT7_BMSK                                        0x80
#define HWIO_AOSS_CC_PLL1_MODE_RESERVE_BIT7_SHFT                                         0x7
#define HWIO_AOSS_CC_PLL1_MODE_PLL_CLOCK_SELECT_BMSK                                    0x40
#define HWIO_AOSS_CC_PLL1_MODE_PLL_CLOCK_SELECT_SHFT                                     0x6
#define HWIO_AOSS_CC_PLL1_MODE_RESERVE_BIT5_BMSK                                        0x20
#define HWIO_AOSS_CC_PLL1_MODE_RESERVE_BIT5_SHFT                                         0x5
#define HWIO_AOSS_CC_PLL1_MODE_PLL_CLK_XO_PRESENT_BMSK                                  0x10
#define HWIO_AOSS_CC_PLL1_MODE_PLL_CLK_XO_PRESENT_SHFT                                   0x4
#define HWIO_AOSS_CC_PLL1_MODE_PLL_IN_CALIBRATION_BMSK                                   0x8
#define HWIO_AOSS_CC_PLL1_MODE_PLL_IN_CALIBRATION_SHFT                                   0x3
#define HWIO_AOSS_CC_PLL1_MODE_PLL_RESET_N_BMSK                                          0x4
#define HWIO_AOSS_CC_PLL1_MODE_PLL_RESET_N_SHFT                                          0x2
#define HWIO_AOSS_CC_PLL1_MODE_RESERVE_BIT1_BMSK                                         0x2
#define HWIO_AOSS_CC_PLL1_MODE_RESERVE_BIT1_SHFT                                         0x1
#define HWIO_AOSS_CC_PLL1_MODE_PLL_OUTCTRL_BMSK                                          0x1
#define HWIO_AOSS_CC_PLL1_MODE_PLL_OUTCTRL_SHFT                                          0x0

#define HWIO_AOSS_CC_PLL1_L_VAL_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001004)
#define HWIO_AOSS_CC_PLL1_L_VAL_RMSK                                                   0xfff
#define HWIO_AOSS_CC_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_L_VAL_ADDR, HWIO_AOSS_CC_PLL1_L_VAL_RMSK)
#define HWIO_AOSS_CC_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_L_VAL_ADDR, m)
#define HWIO_AOSS_CC_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_L_VAL_ADDR,v)
#define HWIO_AOSS_CC_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_L_VAL_ADDR,m,v,HWIO_AOSS_CC_PLL1_L_VAL_IN)
#define HWIO_AOSS_CC_PLL1_L_VAL_PLL_L_BMSK                                             0xfff
#define HWIO_AOSS_CC_PLL1_L_VAL_PLL_L_SHFT                                               0x0

#define HWIO_AOSS_CC_PLL1_USER_CTL_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001008)
#define HWIO_AOSS_CC_PLL1_USER_CTL_RMSK                                           0xffffffff
#define HWIO_AOSS_CC_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_USER_CTL_ADDR, HWIO_AOSS_CC_PLL1_USER_CTL_RMSK)
#define HWIO_AOSS_CC_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_USER_CTL_ADDR, m)
#define HWIO_AOSS_CC_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_USER_CTL_ADDR,v)
#define HWIO_AOSS_CC_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_USER_CTL_ADDR,m,v,HWIO_AOSS_CC_PLL1_USER_CTL_IN)
#define HWIO_AOSS_CC_PLL1_USER_CTL_RESERVE_BITS31_12_BMSK                         0xfffff000
#define HWIO_AOSS_CC_PLL1_USER_CTL_RESERVE_BITS31_12_SHFT                                0xc
#define HWIO_AOSS_CC_PLL1_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                            0xf00
#define HWIO_AOSS_CC_PLL1_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                              0x8
#define HWIO_AOSS_CC_PLL1_USER_CTL_OUT_CLK_POLARITY_BMSK                                0x80
#define HWIO_AOSS_CC_PLL1_USER_CTL_OUT_CLK_POLARITY_SHFT                                 0x7
#define HWIO_AOSS_CC_PLL1_USER_CTL_RESERVE_BITS6_5_BMSK                                 0x60
#define HWIO_AOSS_CC_PLL1_USER_CTL_RESERVE_BITS6_5_SHFT                                  0x5
#define HWIO_AOSS_CC_PLL1_USER_CTL_PLLOUT_TEST_BMSK                                     0x10
#define HWIO_AOSS_CC_PLL1_USER_CTL_PLLOUT_TEST_SHFT                                      0x4
#define HWIO_AOSS_CC_PLL1_USER_CTL_RESERVE_BITS3_1_BMSK                                  0xe
#define HWIO_AOSS_CC_PLL1_USER_CTL_RESERVE_BITS3_1_SHFT                                  0x1
#define HWIO_AOSS_CC_PLL1_USER_CTL_PLLOUT_MAIN_BMSK                                      0x1
#define HWIO_AOSS_CC_PLL1_USER_CTL_PLLOUT_MAIN_SHFT                                      0x0

#define HWIO_AOSS_CC_PLL1_USER_CTL_U_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000100c)
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_RMSK                                         0xffffffff
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_USER_CTL_U_ADDR, HWIO_AOSS_CC_PLL1_USER_CTL_U_RMSK)
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_USER_CTL_U_ADDR, m)
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_USER_CTL_U_ADDR,v)
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_USER_CTL_U_ADDR,m,v,HWIO_AOSS_CC_PLL1_USER_CTL_U_IN)
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_RESERVE_BITS63_56_BMSK                       0xff000000
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_RESERVE_BITS63_56_SHFT                             0x18
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_ENABLE_CONT_CAL_BMSK                           0x800000
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_ENABLE_CONT_CAL_SHFT                               0x17
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_XO_FREQUENCY_SELECT_BMSK                       0x400000
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_XO_FREQUENCY_SELECT_SHFT                           0x16
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_INTERNAL_CLOCK_SELECTION_BMSK                  0x300000
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_INTERNAL_CLOCK_SELECTION_SHFT                      0x14
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_INITIAL_INPUT_CLOCK_MUX_BMSK                    0xe0000
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_INITIAL_INPUT_CLOCK_MUX_SHFT                       0x11
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_INITIAL_OUTPUT_CLOCK_MUX_BMSK                   0x18000
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_INITIAL_OUTPUT_CLOCK_MUX_SHFT                       0xf
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                          0x4000
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                             0xe
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_REF_CLK_AT_OUT_BMSK                              0x2000
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                 0xd
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_CALIBRATION_SETTING_BMSK                         0x1000
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_CALIBRATION_SETTING_SHFT                            0xc
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_USE_RESTORE_BMSK                                  0x800
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_USE_RESTORE_SHFT                                    0xb
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_REQUEST_CAL_BMSK                                  0x400
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_REQUEST_CAL_SHFT                                    0xa
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_STATUS_REGISTER_BMSK                              0x3e0
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_STATUS_REGISTER_SHFT                                0x5
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_REF_DIVIDER_BMSK                                   0x18
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_REF_DIVIDER_SHFT                                    0x3
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_CAL_SCALING_BMSK                                    0x6
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_CAL_SCALING_SHFT                                    0x1
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_USE_EXTERNAL_CLK_REF_BMSK                           0x1
#define HWIO_AOSS_CC_PLL1_USER_CTL_U_USE_EXTERNAL_CLK_REF_SHFT                           0x0

#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001010)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_RMSK                                         0xffffffff
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_CONFIG_CTL_ADDR, HWIO_AOSS_CC_PLL1_CONFIG_CTL_RMSK)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_CONFIG_CTL_ADDR, m)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_CONFIG_CTL_ADDR,v)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_CONFIG_CTL_ADDR,m,v,HWIO_AOSS_CC_PLL1_CONFIG_CTL_IN)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_ENABLE_BYPASS_BMSK                   0x80000000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_ENABLE_BYPASS_SHFT                         0x1f
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_DISABLE_STARTUP_BMSK                 0x40000000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_DISABLE_STARTUP_SHFT                       0x1e
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_DISABLE_KICKSTART_BMSK               0x20000000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_DISABLE_KICKSTART_SHFT                     0x1d
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_FTUNE_BMSK                           0x1c000000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_FTUNE_SHFT                                 0x1a
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_CTUNE_BMSK                            0x3000000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_REF_OSC_CTUNE_SHFT                                 0x18
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_NUM_REF_CYCLES_FOR_CAL_BMSK                    0xe00000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_NUM_REF_CYCLES_FOR_CAL_SHFT                        0x15
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_INC_MIN_GLITCH_THRESHOLD_4X_BMSK               0x100000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                   0x14
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                       0xc0000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                          0x12
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_OSC_WARMUP_TIME_BMSK                            0x30000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_OSC_WARMUP_TIME_SHFT                               0x10
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_BIAS_WARMUP_TIME_BMSK                            0xc000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_BIAS_WARMUP_TIME_SHFT                               0xe
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                     0x3800
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                        0xb
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                    0x700
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                      0x8
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_FWD_GAIN_KFN_SLEW_BMSK                             0xf0
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_FWD_GAIN_KFN_SLEW_SHFT                              0x4
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                   0xf
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                   0x0

#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ADDR                                       (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001014)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_RMSK                                       0xffffffff
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ADDR, HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_RMSK)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ADDR, m)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ADDR,v)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ADDR,m,v,HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_IN)
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_DCO_WARMUP_TIME_BMSK                       0xf0000000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_DCO_WARMUP_TIME_SHFT                             0x1c
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_REF_POST_DIV_BMSK                           0xe000000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_REF_POST_DIV_SHFT                                0x19
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_PLL_OSC_CONTROL_BMSK                        0x1f80000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_PLL_OSC_CONTROL_SHFT                             0x13
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ENABLE_RESYNC_BMSK                            0x40000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ENABLE_RESYNC_SHFT                               0x12
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ENABLE_REF1_KICKSTART_BMSK                    0x20000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ENABLE_REF1_KICKSTART_SHFT                       0x11
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_USE_REF1_BMSK                                 0x10000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_USE_REF1_SHFT                                    0x10
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ATEST1_VOLT_SELECT_BMSK                        0xc000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_ATEST1_VOLT_SELECT_SHFT                           0xe
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_CAL_REF1_PULSE_BMSK                            0x3000
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_CAL_REF1_PULSE_SHFT                               0xc
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_REF_OSC_CONTROL_2_BMSK                          0xff0
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_REF_OSC_CONTROL_2_SHFT                            0x4
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_REF_DTEST_SELECT_BMSK                             0xe
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_REF_DTEST_SELECT_SHFT                             0x1
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_REF_OSC_BYPASSMODE_BMSK                           0x1
#define HWIO_AOSS_CC_PLL1_CONFIG_CTL_U_REF_OSC_BYPASSMODE_SHFT                           0x0

#define HWIO_AOSS_CC_PLL1_TEST_CTL_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001018)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_RMSK                                           0xffffffff
#define HWIO_AOSS_CC_PLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_TEST_CTL_ADDR, HWIO_AOSS_CC_PLL1_TEST_CTL_RMSK)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_TEST_CTL_ADDR, m)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_TEST_CTL_ADDR,v)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_TEST_CTL_ADDR,m,v,HWIO_AOSS_CC_PLL1_TEST_CTL_IN)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_DIV2_NMO_EN_BMSK                               0x80000000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_DIV2_NMO_EN_SHFT                                     0x1f
#define HWIO_AOSS_CC_PLL1_TEST_CTL_OVERRIDE_XO_BMSK                               0x40000000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_OVERRIDE_XO_SHFT                                     0x1e
#define HWIO_AOSS_CC_PLL1_TEST_CTL_NMO_OSC_SEL_BMSK                               0x30000000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_NMO_OSC_SEL_SHFT                                     0x1c
#define HWIO_AOSS_CC_PLL1_TEST_CTL_NOISE_MAG_BMSK                                  0xe000000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_NOISE_MAG_SHFT                                       0x19
#define HWIO_AOSS_CC_PLL1_TEST_CTL_NOISE_GEN_EN_BMSK                               0x1000000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_NOISE_GEN_EN_SHFT                                    0x18
#define HWIO_AOSS_CC_PLL1_TEST_CTL_DIVIDE_SOSC_BMSK                                 0xc00000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_DIVIDE_SOSC_SHFT                                     0x16
#define HWIO_AOSS_CC_PLL1_TEST_CTL_STATUS_REG_EN_BMSK                               0x200000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_STATUS_REG_EN_SHFT                                   0x15
#define HWIO_AOSS_CC_PLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                 0x180000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                     0x13
#define HWIO_AOSS_CC_PLL1_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                        0x40000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                           0x12
#define HWIO_AOSS_CC_PLL1_TEST_CTL_FCW_BMSK                                          0x3ff00
#define HWIO_AOSS_CC_PLL1_TEST_CTL_FCW_SHFT                                              0x8
#define HWIO_AOSS_CC_PLL1_TEST_CTL_OVERRIDE_FCW_BMSK                                    0x80
#define HWIO_AOSS_CC_PLL1_TEST_CTL_OVERRIDE_FCW_SHFT                                     0x7
#define HWIO_AOSS_CC_PLL1_TEST_CTL_DISABLE_LFSR_BMSK                                    0x40
#define HWIO_AOSS_CC_PLL1_TEST_CTL_DISABLE_LFSR_SHFT                                     0x6
#define HWIO_AOSS_CC_PLL1_TEST_CTL_ATEST1_SEL_BMSK                                      0x30
#define HWIO_AOSS_CC_PLL1_TEST_CTL_ATEST1_SEL_SHFT                                       0x4
#define HWIO_AOSS_CC_PLL1_TEST_CTL_ATEST0_SEL_BMSK                                       0xc
#define HWIO_AOSS_CC_PLL1_TEST_CTL_ATEST0_SEL_SHFT                                       0x2
#define HWIO_AOSS_CC_PLL1_TEST_CTL_ATEST1_EN_BMSK                                        0x2
#define HWIO_AOSS_CC_PLL1_TEST_CTL_ATEST1_EN_SHFT                                        0x1
#define HWIO_AOSS_CC_PLL1_TEST_CTL_ATEST0_EN_BMSK                                        0x1
#define HWIO_AOSS_CC_PLL1_TEST_CTL_ATEST0_EN_SHFT                                        0x0

#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000101c)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_RMSK                                         0xffffffff
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_TEST_CTL_U_ADDR, HWIO_AOSS_CC_PLL1_TEST_CTL_U_RMSK)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_TEST_CTL_U_ADDR, m)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_TEST_CTL_U_ADDR,v)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_TEST_CTL_U_ADDR,m,v,HWIO_AOSS_CC_PLL1_TEST_CTL_U_IN)
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_BIST_CFG_BMSK                                0xfff00000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_BIST_CFG_SHFT                                      0x14
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                           0xf0000
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                              0x10
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_RESERVE_BITS47_39_BMSK                           0xff80
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_RESERVE_BITS47_39_SHFT                              0x7
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_FORCE_DCO_ON_BMSK                                  0x40
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_FORCE_DCO_ON_SHFT                                   0x6
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_RESERVE_BIT37_BMSK                                 0x20
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_RESERVE_BIT37_SHFT                                  0x5
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_SEL_CURRENT_DCO_BMSK                               0x10
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_SEL_CURRENT_DCO_SHFT                                0x4
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_FORCE_REFOSC_ON_BMSK                                0x8
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_FORCE_REFOSC_ON_SHFT                                0x3
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_FORCE_REFBIAS_ON_BMSK                               0x4
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_FORCE_REFBIAS_ON_SHFT                               0x2
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_FORCE_SOSC_ON_BMSK                                  0x2
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_FORCE_SOSC_ON_SHFT                                  0x1
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_ENABLE_TEST_SEQ_BMSK                                0x1
#define HWIO_AOSS_CC_PLL1_TEST_CTL_U_ENABLE_TEST_SEQ_SHFT                                0x0

#define HWIO_AOSS_CC_PLL1_STATUS_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001020)
#define HWIO_AOSS_CC_PLL1_STATUS_RMSK                                             0xffffffff
#define HWIO_AOSS_CC_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_STATUS_ADDR, HWIO_AOSS_CC_PLL1_STATUS_RMSK)
#define HWIO_AOSS_CC_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_STATUS_ADDR, m)
#define HWIO_AOSS_CC_PLL1_STATUS_STATUS_31_0_BMSK                                 0xffffffff
#define HWIO_AOSS_CC_PLL1_STATUS_STATUS_31_0_SHFT                                        0x0

#define HWIO_AOSS_CC_PLL1_FREQ_CTL_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001024)
#define HWIO_AOSS_CC_PLL1_FREQ_CTL_RMSK                                           0xffffffff
#define HWIO_AOSS_CC_PLL1_FREQ_CTL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_FREQ_CTL_ADDR, HWIO_AOSS_CC_PLL1_FREQ_CTL_RMSK)
#define HWIO_AOSS_CC_PLL1_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_FREQ_CTL_ADDR, m)
#define HWIO_AOSS_CC_PLL1_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_FREQ_CTL_ADDR,v)
#define HWIO_AOSS_CC_PLL1_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_FREQ_CTL_ADDR,m,v,HWIO_AOSS_CC_PLL1_FREQ_CTL_IN)
#define HWIO_AOSS_CC_PLL1_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                        0xffffffff
#define HWIO_AOSS_CC_PLL1_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                               0x0

#define HWIO_AOSS_CC_PLL1_OPMODE_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001028)
#define HWIO_AOSS_CC_PLL1_OPMODE_RMSK                                                    0x7
#define HWIO_AOSS_CC_PLL1_OPMODE_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_OPMODE_ADDR, HWIO_AOSS_CC_PLL1_OPMODE_RMSK)
#define HWIO_AOSS_CC_PLL1_OPMODE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_OPMODE_ADDR, m)
#define HWIO_AOSS_CC_PLL1_OPMODE_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_OPMODE_ADDR,v)
#define HWIO_AOSS_CC_PLL1_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_OPMODE_ADDR,m,v,HWIO_AOSS_CC_PLL1_OPMODE_IN)
#define HWIO_AOSS_CC_PLL1_OPMODE_PLL_OPMODE_BMSK                                         0x7
#define HWIO_AOSS_CC_PLL1_OPMODE_PLL_OPMODE_SHFT                                         0x0

#define HWIO_AOSS_CC_PLL1_STATE_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000102c)
#define HWIO_AOSS_CC_PLL1_STATE_RMSK                                                     0x7
#define HWIO_AOSS_CC_PLL1_STATE_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_STATE_ADDR, HWIO_AOSS_CC_PLL1_STATE_RMSK)
#define HWIO_AOSS_CC_PLL1_STATE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_STATE_ADDR, m)
#define HWIO_AOSS_CC_PLL1_STATE_PLL_STATE_BMSK                                           0x7
#define HWIO_AOSS_CC_PLL1_STATE_PLL_STATE_SHFT                                           0x0

#define HWIO_AOSS_CC_PLL1_SPARE_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00001030)
#define HWIO_AOSS_CC_PLL1_SPARE_RMSK                                                    0xff
#define HWIO_AOSS_CC_PLL1_SPARE_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL1_SPARE_ADDR, HWIO_AOSS_CC_PLL1_SPARE_RMSK)
#define HWIO_AOSS_CC_PLL1_SPARE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL1_SPARE_ADDR, m)
#define HWIO_AOSS_CC_PLL1_SPARE_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL1_SPARE_ADDR,v)
#define HWIO_AOSS_CC_PLL1_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL1_SPARE_ADDR,m,v,HWIO_AOSS_CC_PLL1_SPARE_IN)
#define HWIO_AOSS_CC_PLL1_SPARE_SPARE_OUTPUTS_BMSK                                      0xf0
#define HWIO_AOSS_CC_PLL1_SPARE_SPARE_OUTPUTS_SHFT                                       0x4
#define HWIO_AOSS_CC_PLL1_SPARE_SPARE_INPUTS_BMSK                                        0xf
#define HWIO_AOSS_CC_PLL1_SPARE_SPARE_INPUTS_SHFT                                        0x0

#define HWIO_AOSS_CC_AOP_BCR_ADDR                                                 (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002000)
#define HWIO_AOSS_CC_AOP_BCR_RMSK                                                        0x1
#define HWIO_AOSS_CC_AOP_BCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_BCR_ADDR, HWIO_AOSS_CC_AOP_BCR_RMSK)
#define HWIO_AOSS_CC_AOP_BCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_BCR_ADDR, m)
#define HWIO_AOSS_CC_AOP_BCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_BCR_ADDR,v)
#define HWIO_AOSS_CC_AOP_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_BCR_ADDR,m,v,HWIO_AOSS_CC_AOP_BCR_IN)
#define HWIO_AOSS_CC_AOP_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_AOSS_CC_AOP_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_ADDR                                      (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002004)
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_RMSK                                      0x80000005
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_ADDR, HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_RMSK)
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_ADDR, m)
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_ADDR,v)
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_ADDR,m,v,HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_IN)
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_CLK_ARES_BMSK                                    0x4
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_CLK_ARES_SHFT                                    0x2
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_AOSS_CC_AOP_PROC_FCLK_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_ADDR                                      (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002008)
#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_RMSK                                      0x80000004
#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_ADDR, HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_RMSK)
#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_ADDR, m)
#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_ADDR,v)
#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_ADDR,m,v,HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_IN)
#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_CLK_ARES_BMSK                                    0x4
#define HWIO_AOSS_CC_AOP_PROC_HCLK_CBCR_CLK_ARES_SHFT                                    0x2

#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_ADDR                                        (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000200c)
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_RMSK                                        0x80007ff4
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_ADDR, HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_RMSK)
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_ADDR, m)
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_ADDR,v)
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_ADDR,m,v,HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_IN)
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                          0x4000
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                             0xe
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                        0x2000
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                           0xd
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                       0x1000
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                          0xc
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_WAKEUP_BMSK                                      0xf00
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_WAKEUP_SHFT                                        0x8
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_SLEEP_BMSK                                        0xf0
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_SLEEP_SHFT                                         0x4
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_CLK_ARES_BMSK                                      0x4
#define HWIO_AOSS_CC_AOP_BUS_AHB_CBCR_CLK_ARES_SHFT                                      0x2

#define HWIO_AOSS_CC_BUS_CBCR_ADDR                                                (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002010)
#define HWIO_AOSS_CC_BUS_CBCR_RMSK                                                0x80000004
#define HWIO_AOSS_CC_BUS_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_BUS_CBCR_ADDR, HWIO_AOSS_CC_BUS_CBCR_RMSK)
#define HWIO_AOSS_CC_BUS_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_BUS_CBCR_ADDR, m)
#define HWIO_AOSS_CC_BUS_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_BUS_CBCR_ADDR,v)
#define HWIO_AOSS_CC_BUS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_BUS_CBCR_ADDR,m,v,HWIO_AOSS_CC_BUS_CBCR_IN)
#define HWIO_AOSS_CC_BUS_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_AOSS_CC_BUS_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_AOSS_CC_BUS_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_AOSS_CC_BUS_CBCR_CLK_ARES_SHFT                                              0x2

#define HWIO_AOSS_CC_RPMH_CBCR_ADDR                                               (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002014)
#define HWIO_AOSS_CC_RPMH_CBCR_RMSK                                               0x80000005
#define HWIO_AOSS_CC_RPMH_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_RPMH_CBCR_ADDR, HWIO_AOSS_CC_RPMH_CBCR_RMSK)
#define HWIO_AOSS_CC_RPMH_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_RPMH_CBCR_ADDR, m)
#define HWIO_AOSS_CC_RPMH_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_RPMH_CBCR_ADDR,v)
#define HWIO_AOSS_CC_RPMH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_RPMH_CBCR_ADDR,m,v,HWIO_AOSS_CC_RPMH_CBCR_IN)
#define HWIO_AOSS_CC_RPMH_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_AOSS_CC_RPMH_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_AOSS_CC_RPMH_CBCR_CLK_ARES_BMSK                                             0x4
#define HWIO_AOSS_CC_RPMH_CBCR_CLK_ARES_SHFT                                             0x2
#define HWIO_AOSS_CC_RPMH_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_AOSS_CC_RPMH_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_ADDR                                        (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002018)
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_RMSK                                        0x80007ff5
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_MESSAGE_RAM_CBCR_ADDR, HWIO_AOSS_CC_MESSAGE_RAM_CBCR_RMSK)
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_MESSAGE_RAM_CBCR_ADDR, m)
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_MESSAGE_RAM_CBCR_ADDR,v)
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_MESSAGE_RAM_CBCR_ADDR,m,v,HWIO_AOSS_CC_MESSAGE_RAM_CBCR_IN)
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_FORCE_MEM_CORE_ON_BMSK                          0x4000
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_FORCE_MEM_CORE_ON_SHFT                             0xe
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                        0x2000
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                           0xd
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                       0x1000
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                          0xc
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_WAKEUP_BMSK                                      0xf00
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_WAKEUP_SHFT                                        0x8
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_SLEEP_BMSK                                        0xf0
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_SLEEP_SHFT                                         0x4
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_CLK_ARES_BMSK                                      0x4
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_CLK_ARES_SHFT                                      0x2
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_AOSS_CC_MESSAGE_RAM_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_AOSS_CC_AOP_RO_CBCR_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000201c)
#define HWIO_AOSS_CC_AOP_RO_CBCR_RMSK                                             0x80000005
#define HWIO_AOSS_CC_AOP_RO_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_RO_CBCR_ADDR, HWIO_AOSS_CC_AOP_RO_CBCR_RMSK)
#define HWIO_AOSS_CC_AOP_RO_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_RO_CBCR_ADDR, m)
#define HWIO_AOSS_CC_AOP_RO_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_RO_CBCR_ADDR,v)
#define HWIO_AOSS_CC_AOP_RO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_RO_CBCR_ADDR,m,v,HWIO_AOSS_CC_AOP_RO_CBCR_IN)
#define HWIO_AOSS_CC_AOP_RO_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_AOSS_CC_AOP_RO_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_AOSS_CC_AOP_RO_CBCR_CLK_ARES_BMSK                                           0x4
#define HWIO_AOSS_CC_AOP_RO_CBCR_CLK_ARES_SHFT                                           0x2
#define HWIO_AOSS_CC_AOP_RO_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_AOSS_CC_AOP_RO_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_ADDR                                       (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002020)
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_RMSK                                       0x80000005
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_ADDR, HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_RMSK)
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_ADDR, m)
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_ADDR,v)
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_ADDR,m,v,HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_IN)
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_CLK_ARES_BMSK                                     0x4
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_CLK_ARES_SHFT                                     0x2
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_AOSS_CC_PWR_MUX_CTRL_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_AOSS_CC_AO_DAP_CBCR_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002024)
#define HWIO_AOSS_CC_AO_DAP_CBCR_RMSK                                             0x80000005
#define HWIO_AOSS_CC_AO_DAP_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AO_DAP_CBCR_ADDR, HWIO_AOSS_CC_AO_DAP_CBCR_RMSK)
#define HWIO_AOSS_CC_AO_DAP_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AO_DAP_CBCR_ADDR, m)
#define HWIO_AOSS_CC_AO_DAP_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AO_DAP_CBCR_ADDR,v)
#define HWIO_AOSS_CC_AO_DAP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AO_DAP_CBCR_ADDR,m,v,HWIO_AOSS_CC_AO_DAP_CBCR_IN)
#define HWIO_AOSS_CC_AO_DAP_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_AOSS_CC_AO_DAP_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_AOSS_CC_AO_DAP_CBCR_CLK_ARES_BMSK                                           0x4
#define HWIO_AOSS_CC_AO_DAP_CBCR_CLK_ARES_SHFT                                           0x2
#define HWIO_AOSS_CC_AO_DAP_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_AOSS_CC_AO_DAP_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_AOSS_CC_AOP_DAP_CBCR_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002028)
#define HWIO_AOSS_CC_AOP_DAP_CBCR_RMSK                                            0x80000005
#define HWIO_AOSS_CC_AOP_DAP_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_DAP_CBCR_ADDR, HWIO_AOSS_CC_AOP_DAP_CBCR_RMSK)
#define HWIO_AOSS_CC_AOP_DAP_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_DAP_CBCR_ADDR, m)
#define HWIO_AOSS_CC_AOP_DAP_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_DAP_CBCR_ADDR,v)
#define HWIO_AOSS_CC_AOP_DAP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_DAP_CBCR_ADDR,m,v,HWIO_AOSS_CC_AOP_DAP_CBCR_IN)
#define HWIO_AOSS_CC_AOP_DAP_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_AOSS_CC_AOP_DAP_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_AOSS_CC_AOP_DAP_CBCR_CLK_ARES_BMSK                                          0x4
#define HWIO_AOSS_CC_AOP_DAP_CBCR_CLK_ARES_SHFT                                          0x2
#define HWIO_AOSS_CC_AOP_DAP_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_AOSS_CC_AOP_DAP_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_AOSS_CC_WCSS_TS_CBCR_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000202c)
#define HWIO_AOSS_CC_WCSS_TS_CBCR_RMSK                                            0x80000005
#define HWIO_AOSS_CC_WCSS_TS_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_WCSS_TS_CBCR_ADDR, HWIO_AOSS_CC_WCSS_TS_CBCR_RMSK)
#define HWIO_AOSS_CC_WCSS_TS_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_WCSS_TS_CBCR_ADDR, m)
#define HWIO_AOSS_CC_WCSS_TS_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_WCSS_TS_CBCR_ADDR,v)
#define HWIO_AOSS_CC_WCSS_TS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_WCSS_TS_CBCR_ADDR,m,v,HWIO_AOSS_CC_WCSS_TS_CBCR_IN)
#define HWIO_AOSS_CC_WCSS_TS_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_AOSS_CC_WCSS_TS_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_AOSS_CC_WCSS_TS_CBCR_CLK_ARES_BMSK                                          0x4
#define HWIO_AOSS_CC_WCSS_TS_CBCR_CLK_ARES_SHFT                                          0x2
#define HWIO_AOSS_CC_WCSS_TS_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_AOSS_CC_WCSS_TS_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_AOSS_CC_RO_CBCR_ADDR                                                 (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002030)
#define HWIO_AOSS_CC_RO_CBCR_RMSK                                                 0x80000005
#define HWIO_AOSS_CC_RO_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_RO_CBCR_ADDR, HWIO_AOSS_CC_RO_CBCR_RMSK)
#define HWIO_AOSS_CC_RO_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_RO_CBCR_ADDR, m)
#define HWIO_AOSS_CC_RO_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_RO_CBCR_ADDR,v)
#define HWIO_AOSS_CC_RO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_RO_CBCR_ADDR,m,v,HWIO_AOSS_CC_RO_CBCR_IN)
#define HWIO_AOSS_CC_RO_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_AOSS_CC_RO_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_AOSS_CC_RO_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_AOSS_CC_RO_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_AOSS_CC_RO_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_AOSS_CC_RO_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_AOSS_CC_EUD_AT_CBCR_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002034)
#define HWIO_AOSS_CC_EUD_AT_CBCR_RMSK                                             0x80000005
#define HWIO_AOSS_CC_EUD_AT_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_EUD_AT_CBCR_ADDR, HWIO_AOSS_CC_EUD_AT_CBCR_RMSK)
#define HWIO_AOSS_CC_EUD_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_EUD_AT_CBCR_ADDR, m)
#define HWIO_AOSS_CC_EUD_AT_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_EUD_AT_CBCR_ADDR,v)
#define HWIO_AOSS_CC_EUD_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_EUD_AT_CBCR_ADDR,m,v,HWIO_AOSS_CC_EUD_AT_CBCR_IN)
#define HWIO_AOSS_CC_EUD_AT_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_AOSS_CC_EUD_AT_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_AOSS_CC_EUD_AT_CBCR_CLK_ARES_BMSK                                           0x4
#define HWIO_AOSS_CC_EUD_AT_CBCR_CLK_ARES_SHFT                                           0x2
#define HWIO_AOSS_CC_EUD_AT_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_AOSS_CC_EUD_AT_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_AOSS_CC_XO_CBCR_ADDR                                                 (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002038)
#define HWIO_AOSS_CC_XO_CBCR_RMSK                                                 0x80000005
#define HWIO_AOSS_CC_XO_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_XO_CBCR_ADDR, HWIO_AOSS_CC_XO_CBCR_RMSK)
#define HWIO_AOSS_CC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_XO_CBCR_ADDR, m)
#define HWIO_AOSS_CC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_XO_CBCR_ADDR,v)
#define HWIO_AOSS_CC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_XO_CBCR_ADDR,m,v,HWIO_AOSS_CC_XO_CBCR_IN)
#define HWIO_AOSS_CC_XO_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_AOSS_CC_XO_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_AOSS_CC_XO_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_AOSS_CC_XO_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_AOSS_CC_XO_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_AOSS_CC_XO_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_AOSS_CC_GDSC_CBCR_ADDR                                               (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000203c)
#define HWIO_AOSS_CC_GDSC_CBCR_RMSK                                               0x80000005
#define HWIO_AOSS_CC_GDSC_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_GDSC_CBCR_ADDR, HWIO_AOSS_CC_GDSC_CBCR_RMSK)
#define HWIO_AOSS_CC_GDSC_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_GDSC_CBCR_ADDR, m)
#define HWIO_AOSS_CC_GDSC_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_GDSC_CBCR_ADDR,v)
#define HWIO_AOSS_CC_GDSC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_GDSC_CBCR_ADDR,m,v,HWIO_AOSS_CC_GDSC_CBCR_IN)
#define HWIO_AOSS_CC_GDSC_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_AOSS_CC_GDSC_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_AOSS_CC_GDSC_CBCR_CLK_ARES_BMSK                                             0x4
#define HWIO_AOSS_CC_GDSC_CBCR_CLK_ARES_SHFT                                             0x2
#define HWIO_AOSS_CC_GDSC_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_AOSS_CC_GDSC_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_AOSS_CC_AOP_CMD_RCGR_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002040)
#define HWIO_AOSS_CC_AOP_CMD_RCGR_RMSK                                            0x80000013
#define HWIO_AOSS_CC_AOP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_CMD_RCGR_ADDR, HWIO_AOSS_CC_AOP_CMD_RCGR_RMSK)
#define HWIO_AOSS_CC_AOP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_CMD_RCGR_ADDR, m)
#define HWIO_AOSS_CC_AOP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_CMD_RCGR_ADDR,v)
#define HWIO_AOSS_CC_AOP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_CMD_RCGR_ADDR,m,v,HWIO_AOSS_CC_AOP_CMD_RCGR_IN)
#define HWIO_AOSS_CC_AOP_CMD_RCGR_ROOT_OFF_BMSK                                   0x80000000
#define HWIO_AOSS_CC_AOP_CMD_RCGR_ROOT_OFF_SHFT                                         0x1f
#define HWIO_AOSS_CC_AOP_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                   0x10
#define HWIO_AOSS_CC_AOP_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                    0x4
#define HWIO_AOSS_CC_AOP_CMD_RCGR_ROOT_EN_BMSK                                           0x2
#define HWIO_AOSS_CC_AOP_CMD_RCGR_ROOT_EN_SHFT                                           0x1
#define HWIO_AOSS_CC_AOP_CMD_RCGR_UPDATE_BMSK                                            0x1
#define HWIO_AOSS_CC_AOP_CMD_RCGR_UPDATE_SHFT                                            0x0

#define HWIO_AOSS_CC_AOP_CFG_RCGR_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002044)
#define HWIO_AOSS_CC_AOP_CFG_RCGR_RMSK                                              0x11071f
#define HWIO_AOSS_CC_AOP_CFG_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_CFG_RCGR_ADDR, HWIO_AOSS_CC_AOP_CFG_RCGR_RMSK)
#define HWIO_AOSS_CC_AOP_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_CFG_RCGR_ADDR, m)
#define HWIO_AOSS_CC_AOP_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_CFG_RCGR_ADDR,v)
#define HWIO_AOSS_CC_AOP_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_CFG_RCGR_ADDR,m,v,HWIO_AOSS_CC_AOP_CFG_RCGR_IN)
#define HWIO_AOSS_CC_AOP_CFG_RCGR_HW_CLK_CONTROL_BMSK                               0x100000
#define HWIO_AOSS_CC_AOP_CFG_RCGR_HW_CLK_CONTROL_SHFT                                   0x14
#define HWIO_AOSS_CC_AOP_CFG_RCGR_RCGLITE_DISABLE_BMSK                               0x10000
#define HWIO_AOSS_CC_AOP_CFG_RCGR_RCGLITE_DISABLE_SHFT                                  0x10
#define HWIO_AOSS_CC_AOP_CFG_RCGR_SRC_SEL_BMSK                                         0x700
#define HWIO_AOSS_CC_AOP_CFG_RCGR_SRC_SEL_SHFT                                           0x8
#define HWIO_AOSS_CC_AOP_CFG_RCGR_SRC_DIV_BMSK                                          0x1f
#define HWIO_AOSS_CC_AOP_CFG_RCGR_SRC_DIV_SHFT                                           0x0

#define HWIO_AOSS_CC_AOP_DIV_CDIVR_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002080)
#define HWIO_AOSS_CC_AOP_DIV_CDIVR_RMSK                                                  0xf
#define HWIO_AOSS_CC_AOP_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_DIV_CDIVR_ADDR, HWIO_AOSS_CC_AOP_DIV_CDIVR_RMSK)
#define HWIO_AOSS_CC_AOP_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_DIV_CDIVR_ADDR, m)
#define HWIO_AOSS_CC_AOP_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_DIV_CDIVR_ADDR,v)
#define HWIO_AOSS_CC_AOP_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_DIV_CDIVR_ADDR,m,v,HWIO_AOSS_CC_AOP_DIV_CDIVR_IN)
#define HWIO_AOSS_CC_AOP_DIV_CDIVR_CLK_DIV_BMSK                                          0xf
#define HWIO_AOSS_CC_AOP_DIV_CDIVR_CLK_DIV_SHFT                                          0x0

#define HWIO_AOSS_CC_RO_CMD_RCGR_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002084)
#define HWIO_AOSS_CC_RO_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_AOSS_CC_RO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_RO_CMD_RCGR_ADDR, HWIO_AOSS_CC_RO_CMD_RCGR_RMSK)
#define HWIO_AOSS_CC_RO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_RO_CMD_RCGR_ADDR, m)
#define HWIO_AOSS_CC_RO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_RO_CMD_RCGR_ADDR,v)
#define HWIO_AOSS_CC_RO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_RO_CMD_RCGR_ADDR,m,v,HWIO_AOSS_CC_RO_CMD_RCGR_IN)
#define HWIO_AOSS_CC_RO_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_AOSS_CC_RO_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_AOSS_CC_RO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_AOSS_CC_RO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_AOSS_CC_RO_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_AOSS_CC_RO_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_AOSS_CC_RO_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_AOSS_CC_RO_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_AOSS_CC_RO_CFG_RCGR_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002088)
#define HWIO_AOSS_CC_RO_CFG_RCGR_RMSK                                               0x11071f
#define HWIO_AOSS_CC_RO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_RO_CFG_RCGR_ADDR, HWIO_AOSS_CC_RO_CFG_RCGR_RMSK)
#define HWIO_AOSS_CC_RO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_RO_CFG_RCGR_ADDR, m)
#define HWIO_AOSS_CC_RO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_RO_CFG_RCGR_ADDR,v)
#define HWIO_AOSS_CC_RO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_RO_CFG_RCGR_ADDR,m,v,HWIO_AOSS_CC_RO_CFG_RCGR_IN)
#define HWIO_AOSS_CC_RO_CFG_RCGR_HW_CLK_CONTROL_BMSK                                0x100000
#define HWIO_AOSS_CC_RO_CFG_RCGR_HW_CLK_CONTROL_SHFT                                    0x14
#define HWIO_AOSS_CC_RO_CFG_RCGR_RCGLITE_DISABLE_BMSK                                0x10000
#define HWIO_AOSS_CC_RO_CFG_RCGR_RCGLITE_DISABLE_SHFT                                   0x10
#define HWIO_AOSS_CC_RO_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_AOSS_CC_RO_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_AOSS_CC_RO_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_AOSS_CC_RO_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x000020c4)
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_EUD_AT_CMD_RCGR_ADDR, HWIO_AOSS_CC_EUD_AT_CMD_RCGR_RMSK)
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_EUD_AT_CMD_RCGR_ADDR, m)
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_EUD_AT_CMD_RCGR_ADDR,v)
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_EUD_AT_CMD_RCGR_ADDR,m,v,HWIO_AOSS_CC_EUD_AT_CMD_RCGR_IN)
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_AOSS_CC_EUD_AT_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x000020c8)
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_RMSK                                           0x11071f
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_EUD_AT_CFG_RCGR_ADDR, HWIO_AOSS_CC_EUD_AT_CFG_RCGR_RMSK)
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_EUD_AT_CFG_RCGR_ADDR, m)
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_EUD_AT_CFG_RCGR_ADDR,v)
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_EUD_AT_CFG_RCGR_ADDR,m,v,HWIO_AOSS_CC_EUD_AT_CFG_RCGR_IN)
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_HW_CLK_CONTROL_BMSK                            0x100000
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_HW_CLK_CONTROL_SHFT                                0x14
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_RCGLITE_DISABLE_BMSK                            0x10000
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_RCGLITE_DISABLE_SHFT                               0x10
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_AOSS_CC_EUD_AT_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_AOSS_CC_SLEEP_CLK_BCR_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002104)
#define HWIO_AOSS_CC_SLEEP_CLK_BCR_RMSK                                                  0x1
#define HWIO_AOSS_CC_SLEEP_CLK_BCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SLEEP_CLK_BCR_ADDR, HWIO_AOSS_CC_SLEEP_CLK_BCR_RMSK)
#define HWIO_AOSS_CC_SLEEP_CLK_BCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SLEEP_CLK_BCR_ADDR, m)
#define HWIO_AOSS_CC_SLEEP_CLK_BCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SLEEP_CLK_BCR_ADDR,v)
#define HWIO_AOSS_CC_SLEEP_CLK_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SLEEP_CLK_BCR_ADDR,m,v,HWIO_AOSS_CC_SLEEP_CLK_BCR_IN)
#define HWIO_AOSS_CC_SLEEP_CLK_BCR_BLK_ARES_BMSK                                         0x1
#define HWIO_AOSS_CC_SLEEP_CLK_BCR_BLK_ARES_SHFT                                         0x0

#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_ADDR                                          (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002108)
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_RMSK                                          0x80000013
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SLEEP_CMD_RCGR_ADDR, HWIO_AOSS_CC_SLEEP_CMD_RCGR_RMSK)
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SLEEP_CMD_RCGR_ADDR, m)
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SLEEP_CMD_RCGR_ADDR,v)
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SLEEP_CMD_RCGR_ADDR,m,v,HWIO_AOSS_CC_SLEEP_CMD_RCGR_IN)
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_ROOT_OFF_BMSK                                 0x80000000
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_ROOT_OFF_SHFT                                       0x1f
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                 0x10
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                  0x4
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_ROOT_EN_BMSK                                         0x2
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_ROOT_EN_SHFT                                         0x1
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_UPDATE_BMSK                                          0x1
#define HWIO_AOSS_CC_SLEEP_CMD_RCGR_UPDATE_SHFT                                          0x0

#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_ADDR                                          (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000210c)
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_RMSK                                            0x11071f
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SLEEP_CFG_RCGR_ADDR, HWIO_AOSS_CC_SLEEP_CFG_RCGR_RMSK)
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SLEEP_CFG_RCGR_ADDR, m)
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SLEEP_CFG_RCGR_ADDR,v)
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SLEEP_CFG_RCGR_ADDR,m,v,HWIO_AOSS_CC_SLEEP_CFG_RCGR_IN)
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_HW_CLK_CONTROL_BMSK                             0x100000
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_HW_CLK_CONTROL_SHFT                                 0x14
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_RCGLITE_DISABLE_BMSK                             0x10000
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_RCGLITE_DISABLE_SHFT                                0x10
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_SRC_SEL_BMSK                                       0x700
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_SRC_SEL_SHFT                                         0x8
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_SRC_DIV_BMSK                                        0x1f
#define HWIO_AOSS_CC_SLEEP_CFG_RCGR_SRC_DIV_SHFT                                         0x0

#define HWIO_AOSS_CC_SLEEP_CBCR_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002148)
#define HWIO_AOSS_CC_SLEEP_CBCR_RMSK                                              0x80000005
#define HWIO_AOSS_CC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SLEEP_CBCR_ADDR, HWIO_AOSS_CC_SLEEP_CBCR_RMSK)
#define HWIO_AOSS_CC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SLEEP_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SLEEP_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SLEEP_CBCR_ADDR,m,v,HWIO_AOSS_CC_SLEEP_CBCR_IN)
#define HWIO_AOSS_CC_SLEEP_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_AOSS_CC_SLEEP_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_AOSS_CC_SLEEP_CBCR_CLK_ARES_BMSK                                            0x4
#define HWIO_AOSS_CC_SLEEP_CBCR_CLK_ARES_SHFT                                            0x2
#define HWIO_AOSS_CC_SLEEP_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_AOSS_CC_SLEEP_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_AOSS_CC_SWAO_BCR_ADDR                                                (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000214c)
#define HWIO_AOSS_CC_SWAO_BCR_RMSK                                                       0x1
#define HWIO_AOSS_CC_SWAO_BCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_BCR_ADDR, HWIO_AOSS_CC_SWAO_BCR_RMSK)
#define HWIO_AOSS_CC_SWAO_BCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_BCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_BCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_BCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_BCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_BCR_IN)
#define HWIO_AOSS_CC_SWAO_BCR_BLK_ARES_BMSK                                              0x1
#define HWIO_AOSS_CC_SWAO_BCR_BLK_ARES_SHFT                                              0x0

#define HWIO_AOSS_CC_SWAO_GDSCR_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002150)
#define HWIO_AOSS_CC_SWAO_GDSCR_RMSK                                              0xf8ffffff
#define HWIO_AOSS_CC_SWAO_GDSCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_GDSCR_ADDR, HWIO_AOSS_CC_SWAO_GDSCR_RMSK)
#define HWIO_AOSS_CC_SWAO_GDSCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_GDSCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_GDSCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_GDSCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_GDSCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_GDSCR_IN)
#define HWIO_AOSS_CC_SWAO_GDSCR_PWR_ON_BMSK                                       0x80000000
#define HWIO_AOSS_CC_SWAO_GDSCR_PWR_ON_SHFT                                             0x1f
#define HWIO_AOSS_CC_SWAO_GDSCR_GDSC_STATE_BMSK                                   0x78000000
#define HWIO_AOSS_CC_SWAO_GDSCR_GDSC_STATE_SHFT                                         0x1b
#define HWIO_AOSS_CC_SWAO_GDSCR_EN_REST_WAIT_BMSK                                   0xf00000
#define HWIO_AOSS_CC_SWAO_GDSCR_EN_REST_WAIT_SHFT                                       0x14
#define HWIO_AOSS_CC_SWAO_GDSCR_EN_FEW_WAIT_BMSK                                     0xf0000
#define HWIO_AOSS_CC_SWAO_GDSCR_EN_FEW_WAIT_SHFT                                        0x10
#define HWIO_AOSS_CC_SWAO_GDSCR_CLK_DIS_WAIT_BMSK                                     0xf000
#define HWIO_AOSS_CC_SWAO_GDSCR_CLK_DIS_WAIT_SHFT                                        0xc
#define HWIO_AOSS_CC_SWAO_GDSCR_RETAIN_FF_ENABLE_BMSK                                  0x800
#define HWIO_AOSS_CC_SWAO_GDSCR_RETAIN_FF_ENABLE_SHFT                                    0xb
#define HWIO_AOSS_CC_SWAO_GDSCR_RESTORE_BMSK                                           0x400
#define HWIO_AOSS_CC_SWAO_GDSCR_RESTORE_SHFT                                             0xa
#define HWIO_AOSS_CC_SWAO_GDSCR_SAVE_BMSK                                              0x200
#define HWIO_AOSS_CC_SWAO_GDSCR_SAVE_SHFT                                                0x9
#define HWIO_AOSS_CC_SWAO_GDSCR_RETAIN_BMSK                                            0x100
#define HWIO_AOSS_CC_SWAO_GDSCR_RETAIN_SHFT                                              0x8
#define HWIO_AOSS_CC_SWAO_GDSCR_EN_REST_BMSK                                            0x80
#define HWIO_AOSS_CC_SWAO_GDSCR_EN_REST_SHFT                                             0x7
#define HWIO_AOSS_CC_SWAO_GDSCR_EN_FEW_BMSK                                             0x40
#define HWIO_AOSS_CC_SWAO_GDSCR_EN_FEW_SHFT                                              0x6
#define HWIO_AOSS_CC_SWAO_GDSCR_CLAMP_IO_BMSK                                           0x20
#define HWIO_AOSS_CC_SWAO_GDSCR_CLAMP_IO_SHFT                                            0x5
#define HWIO_AOSS_CC_SWAO_GDSCR_CLK_DISABLE_BMSK                                        0x10
#define HWIO_AOSS_CC_SWAO_GDSCR_CLK_DISABLE_SHFT                                         0x4
#define HWIO_AOSS_CC_SWAO_GDSCR_PD_ARES_BMSK                                             0x8
#define HWIO_AOSS_CC_SWAO_GDSCR_PD_ARES_SHFT                                             0x3
#define HWIO_AOSS_CC_SWAO_GDSCR_SW_OVERRIDE_BMSK                                         0x4
#define HWIO_AOSS_CC_SWAO_GDSCR_SW_OVERRIDE_SHFT                                         0x2
#define HWIO_AOSS_CC_SWAO_GDSCR_HW_CONTROL_BMSK                                          0x2
#define HWIO_AOSS_CC_SWAO_GDSCR_HW_CONTROL_SHFT                                          0x1
#define HWIO_AOSS_CC_SWAO_GDSCR_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_AOSS_CC_SWAO_GDSCR_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_ADDR                                          (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002154)
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_RMSK                                          0xffffffff
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_CFG_GDSCR_ADDR, HWIO_AOSS_CC_SWAO_CFG_GDSCR_RMSK)
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_CFG_GDSCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_CFG_GDSCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_CFG_GDSCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_CFG_GDSCR_IN)
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                       0xf0000000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                             0x1c
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                       0xc000000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                            0x1a
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                        0x2000000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                             0x19
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                         0x1000000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                              0x18
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                  0xf00000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                      0x14
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                     0x80000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                        0x13
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                         0x40000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                            0x12
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                         0x20000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                            0x11
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                      0x10000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                         0x10
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                     0x8000
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                        0xf
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                    0x7800
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                       0xb
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                            0x400
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                              0xa
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                     0x200
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                       0x9
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                     0x100
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                       0x8
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                         0x80
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                          0x7
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                0x60
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                 0x5
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                          0x10
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                           0x4
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                    0x8
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                    0x3
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                  0x4
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                  0x2
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                      0x2
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                      0x1
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                   0x1
#define HWIO_AOSS_CC_SWAO_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                   0x0

#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_ADDR                                    (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002158)
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_RMSK                                    0x80000005
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_ADDR, HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_RMSK)
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_IN)
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_CLK_ARES_BMSK                                  0x4
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_CLK_ARES_SHFT                                  0x2
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_AOSS_CC_SWAO_RPMH_DEBUG_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_AOSS_CC_SWAO_CBCR_ADDR                                               (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000215c)
#define HWIO_AOSS_CC_SWAO_CBCR_RMSK                                               0x80000005
#define HWIO_AOSS_CC_SWAO_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_CBCR_ADDR, HWIO_AOSS_CC_SWAO_CBCR_RMSK)
#define HWIO_AOSS_CC_SWAO_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_CBCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_CBCR_IN)
#define HWIO_AOSS_CC_SWAO_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_AOSS_CC_SWAO_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_AOSS_CC_SWAO_CBCR_CLK_ARES_BMSK                                             0x4
#define HWIO_AOSS_CC_SWAO_CBCR_CLK_ARES_SHFT                                             0x2
#define HWIO_AOSS_CC_SWAO_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_AOSS_CC_SWAO_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_AOSS_CC_SWAO_AO_CBCR_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002160)
#define HWIO_AOSS_CC_SWAO_AO_CBCR_RMSK                                            0x80000005
#define HWIO_AOSS_CC_SWAO_AO_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_AO_CBCR_ADDR, HWIO_AOSS_CC_SWAO_AO_CBCR_RMSK)
#define HWIO_AOSS_CC_SWAO_AO_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_AO_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_AO_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_AO_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_AO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_AO_CBCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_AO_CBCR_IN)
#define HWIO_AOSS_CC_SWAO_AO_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_AOSS_CC_SWAO_AO_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_AOSS_CC_SWAO_AO_CBCR_CLK_ARES_BMSK                                          0x4
#define HWIO_AOSS_CC_SWAO_AO_CBCR_CLK_ARES_SHFT                                          0x2
#define HWIO_AOSS_CC_SWAO_AO_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_AOSS_CC_SWAO_AO_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_AOSS_CC_SWAO_MEM_CBCR_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002164)
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_RMSK                                           0x80007ff5
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_MEM_CBCR_ADDR, HWIO_AOSS_CC_SWAO_MEM_CBCR_RMSK)
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_MEM_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_MEM_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_MEM_CBCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_MEM_CBCR_IN)
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_FORCE_MEM_CORE_ON_BMSK                             0x4000
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_FORCE_MEM_CORE_ON_SHFT                                0xe
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                           0x2000
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                              0xd
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                          0x1000
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                             0xc
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_WAKEUP_BMSK                                         0xf00
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_WAKEUP_SHFT                                           0x8
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_SLEEP_BMSK                                           0xf0
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_SLEEP_SHFT                                            0x4
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_CLK_ARES_BMSK                                         0x4
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_CLK_ARES_SHFT                                         0x2
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_AOSS_CC_SWAO_MEM_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_AOSS_CC_SWAO_TS_CBCR_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002168)
#define HWIO_AOSS_CC_SWAO_TS_CBCR_RMSK                                            0x80000005
#define HWIO_AOSS_CC_SWAO_TS_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_TS_CBCR_ADDR, HWIO_AOSS_CC_SWAO_TS_CBCR_RMSK)
#define HWIO_AOSS_CC_SWAO_TS_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_TS_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_TS_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_TS_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_TS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_TS_CBCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_TS_CBCR_IN)
#define HWIO_AOSS_CC_SWAO_TS_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_AOSS_CC_SWAO_TS_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_AOSS_CC_SWAO_TS_CBCR_CLK_ARES_BMSK                                          0x4
#define HWIO_AOSS_CC_SWAO_TS_CBCR_CLK_ARES_SHFT                                          0x2
#define HWIO_AOSS_CC_SWAO_TS_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_AOSS_CC_SWAO_TS_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000216c)
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_RMSK                                         0x80000005
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_TS_AO_CBCR_ADDR, HWIO_AOSS_CC_SWAO_TS_AO_CBCR_RMSK)
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_TS_AO_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_TS_AO_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_TS_AO_CBCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_TS_AO_CBCR_IN)
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_CLK_ARES_BMSK                                       0x4
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_CLK_ARES_SHFT                                       0x2
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_AOSS_CC_SWAO_TS_AO_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_AOSS_CC_SWAO_BUS_CBCR_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002170)
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_RMSK                                           0x80000005
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_BUS_CBCR_ADDR, HWIO_AOSS_CC_SWAO_BUS_CBCR_RMSK)
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_BUS_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_BUS_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_BUS_CBCR_ADDR,m,v,HWIO_AOSS_CC_SWAO_BUS_CBCR_IN)
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_CLK_ARES_BMSK                                         0x4
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_CLK_ARES_SHFT                                         0x2
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_AOSS_CC_SWAO_BUS_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_AOSS_CC_SWAO_CMD_RCGR_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002174)
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_CMD_RCGR_ADDR, HWIO_AOSS_CC_SWAO_CMD_RCGR_RMSK)
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_CMD_RCGR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_CMD_RCGR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_CMD_RCGR_ADDR,m,v,HWIO_AOSS_CC_SWAO_CMD_RCGR_IN)
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_AOSS_CC_SWAO_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_AOSS_CC_SWAO_CFG_RCGR_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002178)
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_RMSK                                             0x11071f
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_CFG_RCGR_ADDR, HWIO_AOSS_CC_SWAO_CFG_RCGR_RMSK)
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_CFG_RCGR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_CFG_RCGR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_CFG_RCGR_ADDR,m,v,HWIO_AOSS_CC_SWAO_CFG_RCGR_IN)
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_HW_CLK_CONTROL_BMSK                              0x100000
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_HW_CLK_CONTROL_SHFT                                  0x14
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_RCGLITE_DISABLE_BMSK                              0x10000
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_RCGLITE_DISABLE_SHFT                                 0x10
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_AOSS_CC_SWAO_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_ADDR                                        (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x000021b4)
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_RMSK                                        0x80000013
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_ADDR, HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_RMSK)
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_ADDR,m,v,HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_IN)
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_AOSS_CC_SWAO_TS_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_ADDR                                        (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x000021b8)
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_RMSK                                          0x11071f
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_ADDR, HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_RMSK)
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_ADDR, m)
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_ADDR,v)
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_ADDR,m,v,HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_IN)
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_HW_CLK_CONTROL_BMSK                           0x100000
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_HW_CLK_CONTROL_SHFT                               0x14
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_RCGLITE_DISABLE_BMSK                           0x10000
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_RCGLITE_DISABLE_SHFT                              0x10
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_AOSS_CC_SWAO_TS_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_AOSS_CC_SPMI_BCR_ADDR                                                (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x000021f4)
#define HWIO_AOSS_CC_SPMI_BCR_RMSK                                                       0x1
#define HWIO_AOSS_CC_SPMI_BCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPMI_BCR_ADDR, HWIO_AOSS_CC_SPMI_BCR_RMSK)
#define HWIO_AOSS_CC_SPMI_BCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPMI_BCR_ADDR, m)
#define HWIO_AOSS_CC_SPMI_BCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPMI_BCR_ADDR,v)
#define HWIO_AOSS_CC_SPMI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPMI_BCR_ADDR,m,v,HWIO_AOSS_CC_SPMI_BCR_IN)
#define HWIO_AOSS_CC_SPMI_BCR_BLK_ARES_BMSK                                              0x1
#define HWIO_AOSS_CC_SPMI_BCR_BLK_ARES_SHFT                                              0x0

#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_ADDR                                       (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x000021f8)
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_RMSK                                       0x80000005
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_ADDR, HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_RMSK)
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_ADDR,m,v,HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_IN)
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_CLK_ARES_BMSK                                     0x4
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_CLK_ARES_SHFT                                     0x2
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_AOSS_CC_SPMI_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_AOSS_CC_SPMI_SER_CBCR_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x000021fc)
#define HWIO_AOSS_CC_SPMI_SER_CBCR_RMSK                                           0x80000005
#define HWIO_AOSS_CC_SPMI_SER_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPMI_SER_CBCR_ADDR, HWIO_AOSS_CC_SPMI_SER_CBCR_RMSK)
#define HWIO_AOSS_CC_SPMI_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPMI_SER_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SPMI_SER_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPMI_SER_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SPMI_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPMI_SER_CBCR_ADDR,m,v,HWIO_AOSS_CC_SPMI_SER_CBCR_IN)
#define HWIO_AOSS_CC_SPMI_SER_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_AOSS_CC_SPMI_SER_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_AOSS_CC_SPMI_SER_CBCR_CLK_ARES_BMSK                                         0x4
#define HWIO_AOSS_CC_SPMI_SER_CBCR_CLK_ARES_SHFT                                         0x2
#define HWIO_AOSS_CC_SPMI_SER_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_AOSS_CC_SPMI_SER_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_ADDR                                       (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002200)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_RMSK                                       0x80000005
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_ADDR, HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_RMSK)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_ADDR, m)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_ADDR,v)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_ADDR,m,v,HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_IN)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_CLK_ARES_BMSK                                     0x4
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_CLK_ARES_SHFT                                     0x2
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_AOSS_CC_SPMI_AOD_SER_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_ADDR                                   (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002204)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_RMSK                                   0x80000013
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_ADDR, HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_RMSK)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_ADDR, m)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_ADDR,v)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_ADDR,m,v,HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_IN)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_ROOT_OFF_BMSK                          0x80000000
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_ROOT_OFF_SHFT                                0x1f
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                          0x10
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                           0x4
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_ROOT_EN_BMSK                                  0x2
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_ROOT_EN_SHFT                                  0x1
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_UPDATE_BMSK                                   0x1
#define HWIO_AOSS_CC_SPMI_AOD_SER_CMD_RCGR_UPDATE_SHFT                                   0x0

#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_ADDR                                   (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002208)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_RMSK                                     0x11071f
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_ADDR, HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_RMSK)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_ADDR, m)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_ADDR,v)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_ADDR,m,v,HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_IN)
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_HW_CLK_CONTROL_BMSK                      0x100000
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_HW_CLK_CONTROL_SHFT                          0x14
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_RCGLITE_DISABLE_BMSK                      0x10000
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_RCGLITE_DISABLE_SHFT                         0x10
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_SRC_SEL_BMSK                                0x700
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_SRC_SEL_SHFT                                  0x8
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_SRC_DIV_BMSK                                 0x1f
#define HWIO_AOSS_CC_SPMI_AOD_SER_CFG_RCGR_SRC_DIV_SHFT                                  0x0

#define HWIO_AOSS_CC_GLOBAL_CNTR_BCR_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000223c)
#define HWIO_AOSS_CC_GLOBAL_CNTR_BCR_RMSK                                                0x1
#define HWIO_AOSS_CC_GLOBAL_CNTR_BCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_GLOBAL_CNTR_BCR_ADDR, HWIO_AOSS_CC_GLOBAL_CNTR_BCR_RMSK)
#define HWIO_AOSS_CC_GLOBAL_CNTR_BCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_GLOBAL_CNTR_BCR_ADDR, m)
#define HWIO_AOSS_CC_GLOBAL_CNTR_BCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_GLOBAL_CNTR_BCR_ADDR,v)
#define HWIO_AOSS_CC_GLOBAL_CNTR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_GLOBAL_CNTR_BCR_ADDR,m,v,HWIO_AOSS_CC_GLOBAL_CNTR_BCR_IN)
#define HWIO_AOSS_CC_GLOBAL_CNTR_BCR_BLK_ARES_BMSK                                       0x1
#define HWIO_AOSS_CC_GLOBAL_CNTR_BCR_BLK_ARES_SHFT                                       0x0

#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_ADDR                                        (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002240)
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_RMSK                                        0x80000005
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_ADDR, HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_RMSK)
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_ADDR, m)
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_ADDR,v)
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_ADDR,m,v,HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_IN)
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_CLK_ARES_BMSK                                      0x4
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_CLK_ARES_SHFT                                      0x2
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_AOSS_CC_GLOBAL_CNTR_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_AOSS_CC_DEBUG_DIV_CDIVR_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002258)
#define HWIO_AOSS_CC_DEBUG_DIV_CDIVR_RMSK                                                0x3
#define HWIO_AOSS_CC_DEBUG_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_AOSS_CC_DEBUG_DIV_CDIVR_ADDR, HWIO_AOSS_CC_DEBUG_DIV_CDIVR_RMSK)
#define HWIO_AOSS_CC_DEBUG_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_DEBUG_DIV_CDIVR_ADDR, m)
#define HWIO_AOSS_CC_DEBUG_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_DEBUG_DIV_CDIVR_ADDR,v)
#define HWIO_AOSS_CC_DEBUG_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_DEBUG_DIV_CDIVR_ADDR,m,v,HWIO_AOSS_CC_DEBUG_DIV_CDIVR_IN)
#define HWIO_AOSS_CC_DEBUG_DIV_CDIVR_CLK_DIV_BMSK                                        0x3
#define HWIO_AOSS_CC_DEBUG_DIV_CDIVR_CLK_DIV_SHFT                                        0x0

#define HWIO_AOSS_CC_DEBUG_CBCR_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000225c)
#define HWIO_AOSS_CC_DEBUG_CBCR_RMSK                                              0x80000005
#define HWIO_AOSS_CC_DEBUG_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_DEBUG_CBCR_ADDR, HWIO_AOSS_CC_DEBUG_CBCR_RMSK)
#define HWIO_AOSS_CC_DEBUG_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_DEBUG_CBCR_ADDR, m)
#define HWIO_AOSS_CC_DEBUG_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_DEBUG_CBCR_ADDR,v)
#define HWIO_AOSS_CC_DEBUG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_DEBUG_CBCR_ADDR,m,v,HWIO_AOSS_CC_DEBUG_CBCR_IN)
#define HWIO_AOSS_CC_DEBUG_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_AOSS_CC_DEBUG_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_AOSS_CC_DEBUG_CBCR_CLK_ARES_BMSK                                            0x4
#define HWIO_AOSS_CC_DEBUG_CBCR_CLK_ARES_SHFT                                            0x2
#define HWIO_AOSS_CC_DEBUG_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_AOSS_CC_DEBUG_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_ADDR                                      (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002264)
#define HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_RMSK                                             0x3
#define HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_ADDR, HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_RMSK)
#define HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_ADDR, m)
#define HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_ADDR,v)
#define HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_ADDR,m,v,HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_IN)
#define HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_CLK_DIV_BMSK                                     0x3
#define HWIO_AOSS_CC_PLL_TEST_DIV_CDIVR_CLK_DIV_SHFT                                     0x0

#define HWIO_AOSS_CC_PLL_TEST_CBCR_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00002268)
#define HWIO_AOSS_CC_PLL_TEST_CBCR_RMSK                                           0x80000005
#define HWIO_AOSS_CC_PLL_TEST_CBCR_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL_TEST_CBCR_ADDR, HWIO_AOSS_CC_PLL_TEST_CBCR_RMSK)
#define HWIO_AOSS_CC_PLL_TEST_CBCR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL_TEST_CBCR_ADDR, m)
#define HWIO_AOSS_CC_PLL_TEST_CBCR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL_TEST_CBCR_ADDR,v)
#define HWIO_AOSS_CC_PLL_TEST_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL_TEST_CBCR_ADDR,m,v,HWIO_AOSS_CC_PLL_TEST_CBCR_IN)
#define HWIO_AOSS_CC_PLL_TEST_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_AOSS_CC_PLL_TEST_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_AOSS_CC_PLL_TEST_CBCR_CLK_ARES_BMSK                                         0x4
#define HWIO_AOSS_CC_PLL_TEST_CBCR_CLK_ARES_SHFT                                         0x2
#define HWIO_AOSS_CC_PLL_TEST_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_AOSS_CC_PLL_TEST_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_AOSS_CC_DEBUG_MUX_MUXR_ADDR                                          (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00003004)
#define HWIO_AOSS_CC_DEBUG_MUX_MUXR_RMSK                                                0xff
#define HWIO_AOSS_CC_DEBUG_MUX_MUXR_IN          \
        in_dword_masked(HWIO_AOSS_CC_DEBUG_MUX_MUXR_ADDR, HWIO_AOSS_CC_DEBUG_MUX_MUXR_RMSK)
#define HWIO_AOSS_CC_DEBUG_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_DEBUG_MUX_MUXR_ADDR, m)
#define HWIO_AOSS_CC_DEBUG_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_DEBUG_MUX_MUXR_ADDR,v)
#define HWIO_AOSS_CC_DEBUG_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_DEBUG_MUX_MUXR_ADDR,m,v,HWIO_AOSS_CC_DEBUG_MUX_MUXR_IN)
#define HWIO_AOSS_CC_DEBUG_MUX_MUXR_MUX_SEL_BMSK                                        0xff
#define HWIO_AOSS_CC_DEBUG_MUX_MUXR_MUX_SEL_SHFT                                         0x0

#define HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_ADDR                                       (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00003008)
#define HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_RMSK                                              0x7
#define HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_ADDR, HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_RMSK)
#define HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_ADDR, m)
#define HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_ADDR,v)
#define HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_ADDR,m,v,HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_IN)
#define HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_MUX_SEL_BMSK                                      0x7
#define HWIO_AOSS_CC_PLL_TEST_MUX_MUXR_MUX_SEL_SHFT                                      0x0

#define HWIO_AOSS_CC_PLL_RESET_N_MUXR_ADDR                                        (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000300c)
#define HWIO_AOSS_CC_PLL_RESET_N_MUXR_RMSK                                               0x7
#define HWIO_AOSS_CC_PLL_RESET_N_MUXR_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL_RESET_N_MUXR_ADDR, HWIO_AOSS_CC_PLL_RESET_N_MUXR_RMSK)
#define HWIO_AOSS_CC_PLL_RESET_N_MUXR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL_RESET_N_MUXR_ADDR, m)
#define HWIO_AOSS_CC_PLL_RESET_N_MUXR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL_RESET_N_MUXR_ADDR,v)
#define HWIO_AOSS_CC_PLL_RESET_N_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL_RESET_N_MUXR_ADDR,m,v,HWIO_AOSS_CC_PLL_RESET_N_MUXR_IN)
#define HWIO_AOSS_CC_PLL_RESET_N_MUXR_MUX_SEL_BMSK                                       0x7
#define HWIO_AOSS_CC_PLL_RESET_N_MUXR_MUX_SEL_SHFT                                       0x0

#define HWIO_AOSS_CC_PLL_STATUS_MUXR_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00003010)
#define HWIO_AOSS_CC_PLL_STATUS_MUXR_RMSK                                                0x7
#define HWIO_AOSS_CC_PLL_STATUS_MUXR_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL_STATUS_MUXR_ADDR, HWIO_AOSS_CC_PLL_STATUS_MUXR_RMSK)
#define HWIO_AOSS_CC_PLL_STATUS_MUXR_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL_STATUS_MUXR_ADDR, m)
#define HWIO_AOSS_CC_PLL_STATUS_MUXR_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL_STATUS_MUXR_ADDR,v)
#define HWIO_AOSS_CC_PLL_STATUS_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL_STATUS_MUXR_ADDR,m,v,HWIO_AOSS_CC_PLL_STATUS_MUXR_IN)
#define HWIO_AOSS_CC_PLL_STATUS_MUXR_MUX_SEL_BMSK                                        0x7
#define HWIO_AOSS_CC_PLL_STATUS_MUXR_MUX_SEL_SHFT                                        0x0

#define HWIO_AOSS_CC_PLL_CLK_SEL_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00003014)
#define HWIO_AOSS_CC_PLL_CLK_SEL_RMSK                                                    0x3
#define HWIO_AOSS_CC_PLL_CLK_SEL_IN          \
        in_dword_masked(HWIO_AOSS_CC_PLL_CLK_SEL_ADDR, HWIO_AOSS_CC_PLL_CLK_SEL_RMSK)
#define HWIO_AOSS_CC_PLL_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PLL_CLK_SEL_ADDR, m)
#define HWIO_AOSS_CC_PLL_CLK_SEL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PLL_CLK_SEL_ADDR,v)
#define HWIO_AOSS_CC_PLL_CLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PLL_CLK_SEL_ADDR,m,v,HWIO_AOSS_CC_PLL_CLK_SEL_IN)
#define HWIO_AOSS_CC_PLL_CLK_SEL_PIPPO_CLK_XO_SEL_BMSK                                   0x2
#define HWIO_AOSS_CC_PLL_CLK_SEL_PIPPO_CLK_XO_SEL_SHFT                                   0x1
#define HWIO_AOSS_CC_PLL_CLK_SEL_FABIA_CLK_REF_SEL_BMSK                                  0x1
#define HWIO_AOSS_CC_PLL_CLK_SEL_FABIA_CLK_REF_SEL_SHFT                                  0x0

#define HWIO_AOSS_CC_CDBGPWRUPREQ_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00003018)
#define HWIO_AOSS_CC_CDBGPWRUPREQ_RMSK                                            0x80000001
#define HWIO_AOSS_CC_CDBGPWRUPREQ_IN          \
        in_dword_masked(HWIO_AOSS_CC_CDBGPWRUPREQ_ADDR, HWIO_AOSS_CC_CDBGPWRUPREQ_RMSK)
#define HWIO_AOSS_CC_CDBGPWRUPREQ_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_CDBGPWRUPREQ_ADDR, m)
#define HWIO_AOSS_CC_CDBGPWRUPREQ_OUT(v)      \
        out_dword(HWIO_AOSS_CC_CDBGPWRUPREQ_ADDR,v)
#define HWIO_AOSS_CC_CDBGPWRUPREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_CDBGPWRUPREQ_ADDR,m,v,HWIO_AOSS_CC_CDBGPWRUPREQ_IN)
#define HWIO_AOSS_CC_CDBGPWRUPREQ_STATUS_BMSK                                     0x80000000
#define HWIO_AOSS_CC_CDBGPWRUPREQ_STATUS_SHFT                                           0x1f
#define HWIO_AOSS_CC_CDBGPWRUPREQ_REQ_BMSK                                               0x1
#define HWIO_AOSS_CC_CDBGPWRUPREQ_REQ_SHFT                                               0x0

#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_ADDR                                      (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050000)
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_RMSK                                          0x1fff
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_IN          \
        in_dword_masked(HWIO_AOSS_CC_RESET_DEBUG_ENABLE_ADDR, HWIO_AOSS_CC_RESET_DEBUG_ENABLE_RMSK)
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_RESET_DEBUG_ENABLE_ADDR, m)
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_OUT(v)      \
        out_dword(HWIO_AOSS_CC_RESET_DEBUG_ENABLE_ADDR,v)
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_RESET_DEBUG_ENABLE_ADDR,m,v,HWIO_AOSS_CC_RESET_DEBUG_ENABLE_IN)
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_SW_BASED_PRE_ARES_BMSK                        0x1000
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_SW_BASED_PRE_ARES_SHFT                           0xc
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_ALLOW_SW_BASED_RST_DBG_EN_BMSK                 0x800
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_ALLOW_SW_BASED_RST_DBG_EN_SHFT                   0xb
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_PRE_SW_SRST_TMR_EN_BMSK                        0x400
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_PRE_SW_SRST_TMR_EN_SHFT                          0xa
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_EUD_T32_SRST_EN_BMSK                           0x200
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_EUD_T32_SRST_EN_SHFT                             0x9
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_EUD_RESET_SECOND_PASS_EN_BMSK                  0x100
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_EUD_RESET_SECOND_PASS_EN_SHFT                    0x8
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_DISABLE_APCS_ALT_ARES_BMSK                      0x80
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_DISABLE_APCS_ALT_ARES_SHFT                       0x7
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_SECURE_WDOG_RESET_DEBUG_EN_BMSK                 0x40
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_SECURE_WDOG_RESET_DEBUG_EN_SHFT                  0x6
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_MSM_TSENSE_RESET_DEBUG_EN_BMSK                  0x20
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_MSM_TSENSE_RESET_DEBUG_EN_SHFT                   0x5
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_PMIC_RESIN_RESET_DEBUG_EN_BMSK                  0x10
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_PMIC_RESIN_RESET_DEBUG_EN_SHFT                   0x4
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_PROC_HALT_EN_BMSK                                0x8
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_PROC_HALT_EN_SHFT                                0x3
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_AUTO_PS_HOLD_SET_EN_BMSK                         0x4
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_AUTO_PS_HOLD_SET_EN_SHFT                         0x2
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_ACCESS_RESET_FIRST_PASS_EN_BMSK                  0x2
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_ACCESS_RESET_FIRST_PASS_EN_SHFT                  0x1
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_DEBUG_RESET_FIRST_PASS_EN_BMSK                   0x1
#define HWIO_AOSS_CC_RESET_DEBUG_ENABLE_DEBUG_RESET_FIRST_PASS_EN_SHFT                   0x0

#define HWIO_AOSS_CC_RESET_FSM_CTRL_ADDR                                          (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050004)
#define HWIO_AOSS_CC_RESET_FSM_CTRL_RMSK                                                0x1f
#define HWIO_AOSS_CC_RESET_FSM_CTRL_IN          \
        in_dword_masked(HWIO_AOSS_CC_RESET_FSM_CTRL_ADDR, HWIO_AOSS_CC_RESET_FSM_CTRL_RMSK)
#define HWIO_AOSS_CC_RESET_FSM_CTRL_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_RESET_FSM_CTRL_ADDR, m)
#define HWIO_AOSS_CC_RESET_FSM_CTRL_OUT(v)      \
        out_dword(HWIO_AOSS_CC_RESET_FSM_CTRL_ADDR,v)
#define HWIO_AOSS_CC_RESET_FSM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_RESET_FSM_CTRL_ADDR,m,v,HWIO_AOSS_CC_RESET_FSM_CTRL_IN)
#define HWIO_AOSS_CC_RESET_FSM_CTRL_WKUP_TMR_EN_BMSK                                    0x10
#define HWIO_AOSS_CC_RESET_FSM_CTRL_WKUP_TMR_EN_SHFT                                     0x4
#define HWIO_AOSS_CC_RESET_FSM_CTRL_NORMAL_WKUP_EN_BMSK                                  0x8
#define HWIO_AOSS_CC_RESET_FSM_CTRL_NORMAL_WKUP_EN_SHFT                                  0x3
#define HWIO_AOSS_CC_RESET_FSM_CTRL_FIRST_PASS_TMR_EN_BMSK                               0x4
#define HWIO_AOSS_CC_RESET_FSM_CTRL_FIRST_PASS_TMR_EN_SHFT                               0x2
#define HWIO_AOSS_CC_RESET_FSM_CTRL_FIRST_PASS_COMPLETE_BMSK                             0x2
#define HWIO_AOSS_CC_RESET_FSM_CTRL_FIRST_PASS_COMPLETE_SHFT                             0x1
#define HWIO_AOSS_CC_RESET_FSM_CTRL_BLOCK_RESIN_BMSK                                     0x1
#define HWIO_AOSS_CC_RESET_FSM_CTRL_BLOCK_RESIN_SHFT                                     0x0

#define HWIO_AOSS_CC_WIND_DOWN_TIMER_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050008)
#define HWIO_AOSS_CC_WIND_DOWN_TIMER_RMSK                                         0xffffffff
#define HWIO_AOSS_CC_WIND_DOWN_TIMER_IN          \
        in_dword_masked(HWIO_AOSS_CC_WIND_DOWN_TIMER_ADDR, HWIO_AOSS_CC_WIND_DOWN_TIMER_RMSK)
#define HWIO_AOSS_CC_WIND_DOWN_TIMER_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_WIND_DOWN_TIMER_ADDR, m)
#define HWIO_AOSS_CC_WIND_DOWN_TIMER_OUT(v)      \
        out_dword(HWIO_AOSS_CC_WIND_DOWN_TIMER_ADDR,v)
#define HWIO_AOSS_CC_WIND_DOWN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_WIND_DOWN_TIMER_ADDR,m,v,HWIO_AOSS_CC_WIND_DOWN_TIMER_IN)
#define HWIO_AOSS_CC_WIND_DOWN_TIMER_RESERVE_BITS31_16_BMSK                       0xffff0000
#define HWIO_AOSS_CC_WIND_DOWN_TIMER_RESERVE_BITS31_16_SHFT                             0x10
#define HWIO_AOSS_CC_WIND_DOWN_TIMER_TIMER_VAL_BMSK                                   0xffff
#define HWIO_AOSS_CC_WIND_DOWN_TIMER_TIMER_VAL_SHFT                                      0x0

#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_ADDR                                     (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0005000c)
#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_RMSK                                     0xffffffff
#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_IN          \
        in_dword_masked(HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_ADDR, HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_RMSK)
#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_ADDR, m)
#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_ADDR,v)
#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_ADDR,m,v,HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_IN)
#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_RESERVE_BITS31_16_BMSK                   0xffff0000
#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_RESERVE_BITS31_16_SHFT                         0x10
#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_TIMER_VAL_BMSK                               0xffff
#define HWIO_AOSS_CC_SAVE_CONTENTS_TIMER_TIMER_VAL_SHFT                                  0x0

#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_ADDR                                      (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050010)
#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_RMSK                                      0xffffffff
#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_IN          \
        in_dword_masked(HWIO_AOSS_CC_STOP_CAPTURE_TIMER_ADDR, HWIO_AOSS_CC_STOP_CAPTURE_TIMER_RMSK)
#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_STOP_CAPTURE_TIMER_ADDR, m)
#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_OUT(v)      \
        out_dword(HWIO_AOSS_CC_STOP_CAPTURE_TIMER_ADDR,v)
#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_STOP_CAPTURE_TIMER_ADDR,m,v,HWIO_AOSS_CC_STOP_CAPTURE_TIMER_IN)
#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_RESERVE_BITS31_16_BMSK                    0xffff0000
#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_RESERVE_BITS31_16_SHFT                          0x10
#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_TIMER_VAL_BMSK                                0xffff
#define HWIO_AOSS_CC_STOP_CAPTURE_TIMER_TIMER_VAL_SHFT                                   0x0

#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_ADDR                                 (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050014)
#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_RMSK                                 0xffffffff
#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_IN          \
        in_dword_masked(HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_ADDR, HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_RMSK)
#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_ADDR, m)
#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_ADDR,v)
#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_ADDR,m,v,HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_IN)
#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_RESERVE_BITS31_16_BMSK               0xffff0000
#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_RESERVE_BITS31_16_SHFT                     0x10
#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_TIMER_VAL_BMSK                           0xffff
#define HWIO_AOSS_CC_PREPARE_FOR_RESET_TIMER_TIMER_VAL_SHFT                              0x0

#define HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_ADDR                                      (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050018)
#define HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_RMSK                                      0xffffffff
#define HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_IN          \
        in_dword_masked(HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_ADDR, HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_RMSK)
#define HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_ADDR, m)
#define HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_OUT(v)      \
        out_dword(HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_ADDR,v)
#define HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_ADDR,m,v,HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_IN)
#define HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_TIMER_VAL_BMSK                            0xffffffff
#define HWIO_AOSS_CC_FIRST_PASS_TIMEOUT_TIMER_VAL_SHFT                                   0x0

#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_ADDR                                     (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0005001c)
#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_RMSK                                     0xffffffff
#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_IN          \
        in_dword_masked(HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_ADDR, HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_RMSK)
#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_ADDR, m)
#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_OUT(v)      \
        out_dword(HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_ADDR,v)
#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_ADDR,m,v,HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_IN)
#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_RESERVE_BITS31_8_BMSK                    0xffffff00
#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_RESERVE_BITS31_8_SHFT                           0x8
#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_TIMER_VAL_BMSK                                 0xff
#define HWIO_AOSS_CC_PRE_SW_SRST_TIMEOUT_TIMER_VAL_SHFT                                  0x0

#define HWIO_AOSS_CC_RESET_STATUS_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050020)
#define HWIO_AOSS_CC_RESET_STATUS_RMSK                                                 0x3ff
#define HWIO_AOSS_CC_RESET_STATUS_IN          \
        in_dword_masked(HWIO_AOSS_CC_RESET_STATUS_ADDR, HWIO_AOSS_CC_RESET_STATUS_RMSK)
#define HWIO_AOSS_CC_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_RESET_STATUS_ADDR, m)
#define HWIO_AOSS_CC_RESET_STATUS_OUT(v)      \
        out_dword(HWIO_AOSS_CC_RESET_STATUS_ADDR,v)
#define HWIO_AOSS_CC_RESET_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_RESET_STATUS_ADDR,m,v,HWIO_AOSS_CC_RESET_STATUS_IN)
#define HWIO_AOSS_CC_RESET_STATUS_PS_HOLD_STATUS_BMSK                                  0x200
#define HWIO_AOSS_CC_RESET_STATUS_PS_HOLD_STATUS_SHFT                                    0x9
#define HWIO_AOSS_CC_RESET_STATUS_QDSS_SW_SRST_RESET_STATUS_BMSK                       0x100
#define HWIO_AOSS_CC_RESET_STATUS_QDSS_SW_SRST_RESET_STATUS_SHFT                         0x8
#define HWIO_AOSS_CC_RESET_STATUS_EUD_SRST_RESET_STATUS_BMSK                            0x80
#define HWIO_AOSS_CC_RESET_STATUS_EUD_SRST_RESET_STATUS_SHFT                             0x7
#define HWIO_AOSS_CC_RESET_STATUS_PMIC_ABNORMAL_RESIN_RESET_STATUS_BMSK                 0x40
#define HWIO_AOSS_CC_RESET_STATUS_PMIC_ABNORMAL_RESIN_RESET_STATUS_SHFT                  0x6
#define HWIO_AOSS_CC_RESET_STATUS_MSM_TSENSE1_RESET_STATUS_BMSK                         0x20
#define HWIO_AOSS_CC_RESET_STATUS_MSM_TSENSE1_RESET_STATUS_SHFT                          0x5
#define HWIO_AOSS_CC_RESET_STATUS_PROC_HALT_CTI_STATUS_BMSK                             0x10
#define HWIO_AOSS_CC_RESET_STATUS_PROC_HALT_CTI_STATUS_SHFT                              0x4
#define HWIO_AOSS_CC_RESET_STATUS_SRST_RESET_STATUS_BMSK                                 0x8
#define HWIO_AOSS_CC_RESET_STATUS_SRST_RESET_STATUS_SHFT                                 0x3
#define HWIO_AOSS_CC_RESET_STATUS_MSM_TSENSE0_RESET_STATUS_BMSK                          0x4
#define HWIO_AOSS_CC_RESET_STATUS_MSM_TSENSE0_RESET_STATUS_SHFT                          0x2
#define HWIO_AOSS_CC_RESET_STATUS_PMIC_RESIN_RESET_STATUS_BMSK                           0x2
#define HWIO_AOSS_CC_RESET_STATUS_PMIC_RESIN_RESET_STATUS_SHFT                           0x1
#define HWIO_AOSS_CC_RESET_STATUS_SECURE_WDOG_EXPIRE_RESET_STATUS_BMSK                   0x1
#define HWIO_AOSS_CC_RESET_STATUS_SECURE_WDOG_EXPIRE_RESET_STATUS_SHFT                   0x0

#define HWIO_AOSS_CC_RESET_FSM_STATUS_ADDR                                        (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050024)
#define HWIO_AOSS_CC_RESET_FSM_STATUS_RMSK                                            0x3fff
#define HWIO_AOSS_CC_RESET_FSM_STATUS_IN          \
        in_dword_masked(HWIO_AOSS_CC_RESET_FSM_STATUS_ADDR, HWIO_AOSS_CC_RESET_FSM_STATUS_RMSK)
#define HWIO_AOSS_CC_RESET_FSM_STATUS_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_RESET_FSM_STATUS_ADDR, m)
#define HWIO_AOSS_CC_RESET_FSM_STATUS_OUT(v)      \
        out_dword(HWIO_AOSS_CC_RESET_FSM_STATUS_ADDR,v)
#define HWIO_AOSS_CC_RESET_FSM_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_RESET_FSM_STATUS_ADDR,m,v,HWIO_AOSS_CC_RESET_FSM_STATUS_IN)
#define HWIO_AOSS_CC_RESET_FSM_STATUS_DBG_PDC_HANG_STATUS_BMSK                        0x2000
#define HWIO_AOSS_CC_RESET_FSM_STATUS_DBG_PDC_HANG_STATUS_SHFT                           0xd
#define HWIO_AOSS_CC_RESET_FSM_STATUS_DBG_PDC_TRIGGER_BMSK                            0x1000
#define HWIO_AOSS_CC_RESET_FSM_STATUS_DBG_PDC_TRIGGER_SHFT                               0xc
#define HWIO_AOSS_CC_RESET_FSM_STATUS_NORM_WKUP_HANG_STATUS_BMSK                       0x800
#define HWIO_AOSS_CC_RESET_FSM_STATUS_NORM_WKUP_HANG_STATUS_SHFT                         0xb
#define HWIO_AOSS_CC_RESET_FSM_STATUS_FIRST_PASS_EXPIRE_BMSK                           0x400
#define HWIO_AOSS_CC_RESET_FSM_STATUS_FIRST_PASS_EXPIRE_SHFT                             0xa
#define HWIO_AOSS_CC_RESET_FSM_STATUS_FIRST_PASS_TIMER_LD_BMSK                         0x200
#define HWIO_AOSS_CC_RESET_FSM_STATUS_FIRST_PASS_TIMER_LD_SHFT                           0x9
#define HWIO_AOSS_CC_RESET_FSM_STATUS_BLOCK_RESIN_ASET_BMSK                            0x100
#define HWIO_AOSS_CC_RESET_FSM_STATUS_BLOCK_RESIN_ASET_SHFT                              0x8
#define HWIO_AOSS_CC_RESET_FSM_STATUS_BLOCK_RESIN_ARES_BMSK                             0x80
#define HWIO_AOSS_CC_RESET_FSM_STATUS_BLOCK_RESIN_ARES_SHFT                              0x7
#define HWIO_AOSS_CC_RESET_FSM_STATUS_DBG_TIMER_TRIGGER_BMSK                            0x40
#define HWIO_AOSS_CC_RESET_FSM_STATUS_DBG_TIMER_TRIGGER_SHFT                             0x6
#define HWIO_AOSS_CC_RESET_FSM_STATUS_RESET_DEBUG_READY_BMSK                            0x20
#define HWIO_AOSS_CC_RESET_FSM_STATUS_RESET_DEBUG_READY_SHFT                             0x5
#define HWIO_AOSS_CC_RESET_FSM_STATUS_FIRST_PASS_BMSK                                   0x10
#define HWIO_AOSS_CC_RESET_FSM_STATUS_FIRST_PASS_SHFT                                    0x4
#define HWIO_AOSS_CC_RESET_FSM_STATUS_FSM_STATE_BMSK                                     0xf
#define HWIO_AOSS_CC_RESET_FSM_STATUS_FSM_STATE_SHFT                                     0x0

#define HWIO_AOSS_CC_TIC_MISC_ADDR                                                (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050028)
#define HWIO_AOSS_CC_TIC_MISC_RMSK                                                       0x3
#define HWIO_AOSS_CC_TIC_MISC_IN          \
        in_dword_masked(HWIO_AOSS_CC_TIC_MISC_ADDR, HWIO_AOSS_CC_TIC_MISC_RMSK)
#define HWIO_AOSS_CC_TIC_MISC_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_TIC_MISC_ADDR, m)
#define HWIO_AOSS_CC_TIC_MISC_OUT(v)      \
        out_dword(HWIO_AOSS_CC_TIC_MISC_ADDR,v)
#define HWIO_AOSS_CC_TIC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_TIC_MISC_ADDR,m,v,HWIO_AOSS_CC_TIC_MISC_IN)
#define HWIO_AOSS_CC_TIC_MISC_APCS_SANS_BOOT_PROC_RESET_IN_TIC_BMSK                      0x2
#define HWIO_AOSS_CC_TIC_MISC_APCS_SANS_BOOT_PROC_RESET_IN_TIC_SHFT                      0x1
#define HWIO_AOSS_CC_TIC_MISC_BOOT_PROC_RESET_IN_TIC_BMSK                                0x1
#define HWIO_AOSS_CC_TIC_MISC_BOOT_PROC_RESET_IN_TIC_SHFT                                0x0

#define HWIO_AOSS_CC_APCS_MISC_ADDR                                               (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0005002c)
#define HWIO_AOSS_CC_APCS_MISC_RMSK                                                      0x1
#define HWIO_AOSS_CC_APCS_MISC_IN          \
        in_dword_masked(HWIO_AOSS_CC_APCS_MISC_ADDR, HWIO_AOSS_CC_APCS_MISC_RMSK)
#define HWIO_AOSS_CC_APCS_MISC_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_APCS_MISC_ADDR, m)
#define HWIO_AOSS_CC_APCS_MISC_OUT(v)      \
        out_dword(HWIO_AOSS_CC_APCS_MISC_ADDR,v)
#define HWIO_AOSS_CC_APCS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_APCS_MISC_ADDR,m,v,HWIO_AOSS_CC_APCS_MISC_IN)
#define HWIO_AOSS_CC_APCS_MISC_AOP_RESET_BMSK                                            0x1
#define HWIO_AOSS_CC_APCS_MISC_AOP_RESET_SHFT                                            0x0

#define HWIO_AOSS_CC_APCS_RESET_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050030)
#define HWIO_AOSS_CC_APCS_RESET_RMSK                                                     0x3
#define HWIO_AOSS_CC_APCS_RESET_IN          \
        in_dword_masked(HWIO_AOSS_CC_APCS_RESET_ADDR, HWIO_AOSS_CC_APCS_RESET_RMSK)
#define HWIO_AOSS_CC_APCS_RESET_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_APCS_RESET_ADDR, m)
#define HWIO_AOSS_CC_APCS_RESET_OUT(v)      \
        out_dword(HWIO_AOSS_CC_APCS_RESET_ADDR,v)
#define HWIO_AOSS_CC_APCS_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_APCS_RESET_ADDR,m,v,HWIO_AOSS_CC_APCS_RESET_IN)
#define HWIO_AOSS_CC_APCS_RESET_APCS_SANS_BOOT_PROC_RESET_BMSK                           0x2
#define HWIO_AOSS_CC_APCS_RESET_APCS_SANS_BOOT_PROC_RESET_SHFT                           0x1
#define HWIO_AOSS_CC_APCS_RESET_BOOT_PROC_RESET_BMSK                                     0x1
#define HWIO_AOSS_CC_APCS_RESET_BOOT_PROC_RESET_SHFT                                     0x0

#define HWIO_AOSS_CC_MSS_RESTART_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00010000)
#define HWIO_AOSS_CC_MSS_RESTART_RMSK                                                    0x1
#define HWIO_AOSS_CC_MSS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_MSS_RESTART_ADDR, HWIO_AOSS_CC_MSS_RESTART_RMSK)
#define HWIO_AOSS_CC_MSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_MSS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_MSS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_MSS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_MSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_MSS_RESTART_ADDR,m,v,HWIO_AOSS_CC_MSS_RESTART_IN)
#define HWIO_AOSS_CC_MSS_RESTART_SS_RESTART_BMSK                                         0x1
#define HWIO_AOSS_CC_MSS_RESTART_SS_RESTART_SHFT                                         0x0

#define HWIO_AOSS_CC_CAMSS_RESTART_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00011000)
#define HWIO_AOSS_CC_CAMSS_RESTART_RMSK                                                  0x1
#define HWIO_AOSS_CC_CAMSS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_CAMSS_RESTART_ADDR, HWIO_AOSS_CC_CAMSS_RESTART_RMSK)
#define HWIO_AOSS_CC_CAMSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_CAMSS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_CAMSS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_CAMSS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_CAMSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_CAMSS_RESTART_ADDR,m,v,HWIO_AOSS_CC_CAMSS_RESTART_IN)
#define HWIO_AOSS_CC_CAMSS_RESTART_SS_RESTART_BMSK                                       0x1
#define HWIO_AOSS_CC_CAMSS_RESTART_SS_RESTART_SHFT                                       0x0

#define HWIO_AOSS_CC_VENUS_RESTART_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00012000)
#define HWIO_AOSS_CC_VENUS_RESTART_RMSK                                                  0x1
#define HWIO_AOSS_CC_VENUS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_VENUS_RESTART_ADDR, HWIO_AOSS_CC_VENUS_RESTART_RMSK)
#define HWIO_AOSS_CC_VENUS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_VENUS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_VENUS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_VENUS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_VENUS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_VENUS_RESTART_ADDR,m,v,HWIO_AOSS_CC_VENUS_RESTART_IN)
#define HWIO_AOSS_CC_VENUS_RESTART_SS_RESTART_BMSK                                       0x1
#define HWIO_AOSS_CC_VENUS_RESTART_SS_RESTART_SHFT                                       0x0

#define HWIO_AOSS_CC_GPU_RESTART_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00013000)
#define HWIO_AOSS_CC_GPU_RESTART_RMSK                                                    0x1
#define HWIO_AOSS_CC_GPU_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_GPU_RESTART_ADDR, HWIO_AOSS_CC_GPU_RESTART_RMSK)
#define HWIO_AOSS_CC_GPU_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_GPU_RESTART_ADDR, m)
#define HWIO_AOSS_CC_GPU_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_GPU_RESTART_ADDR,v)
#define HWIO_AOSS_CC_GPU_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_GPU_RESTART_ADDR,m,v,HWIO_AOSS_CC_GPU_RESTART_IN)
#define HWIO_AOSS_CC_GPU_RESTART_SS_RESTART_BMSK                                         0x1
#define HWIO_AOSS_CC_GPU_RESTART_SS_RESTART_SHFT                                         0x0

#define HWIO_AOSS_CC_DISPSS_RESTART_ADDR                                          (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00014000)
#define HWIO_AOSS_CC_DISPSS_RESTART_RMSK                                                 0x1
#define HWIO_AOSS_CC_DISPSS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_DISPSS_RESTART_ADDR, HWIO_AOSS_CC_DISPSS_RESTART_RMSK)
#define HWIO_AOSS_CC_DISPSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_DISPSS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_DISPSS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_DISPSS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_DISPSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_DISPSS_RESTART_ADDR,m,v,HWIO_AOSS_CC_DISPSS_RESTART_IN)
#define HWIO_AOSS_CC_DISPSS_RESTART_SS_RESTART_BMSK                                      0x1
#define HWIO_AOSS_CC_DISPSS_RESTART_SS_RESTART_SHFT                                      0x0

#define HWIO_AOSS_CC_WCSS_RESTART_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00020000)
#define HWIO_AOSS_CC_WCSS_RESTART_RMSK                                                   0x1
#define HWIO_AOSS_CC_WCSS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_WCSS_RESTART_ADDR, HWIO_AOSS_CC_WCSS_RESTART_RMSK)
#define HWIO_AOSS_CC_WCSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_WCSS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_WCSS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_WCSS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_WCSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_WCSS_RESTART_ADDR,m,v,HWIO_AOSS_CC_WCSS_RESTART_IN)
#define HWIO_AOSS_CC_WCSS_RESTART_SS_RESTART_BMSK                                        0x1
#define HWIO_AOSS_CC_WCSS_RESTART_SS_RESTART_SHFT                                        0x0

#define HWIO_AOSS_CC_GSS_RESTART_ADDR                                             (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00021000)
#define HWIO_AOSS_CC_GSS_RESTART_RMSK                                                    0x1
#define HWIO_AOSS_CC_GSS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_GSS_RESTART_ADDR, HWIO_AOSS_CC_GSS_RESTART_RMSK)
#define HWIO_AOSS_CC_GSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_GSS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_GSS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_GSS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_GSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_GSS_RESTART_ADDR,m,v,HWIO_AOSS_CC_GSS_RESTART_IN)
#define HWIO_AOSS_CC_GSS_RESTART_SS_RESTART_BMSK                                         0x1
#define HWIO_AOSS_CC_GSS_RESTART_SS_RESTART_SHFT                                         0x0

#define HWIO_AOSS_CC_LPASS_RESTART_ADDR                                           (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00030000)
#define HWIO_AOSS_CC_LPASS_RESTART_RMSK                                                  0x1
#define HWIO_AOSS_CC_LPASS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_LPASS_RESTART_ADDR, HWIO_AOSS_CC_LPASS_RESTART_RMSK)
#define HWIO_AOSS_CC_LPASS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_LPASS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_LPASS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_LPASS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_LPASS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_LPASS_RESTART_ADDR,m,v,HWIO_AOSS_CC_LPASS_RESTART_IN)
#define HWIO_AOSS_CC_LPASS_RESTART_SS_RESTART_BMSK                                       0x1
#define HWIO_AOSS_CC_LPASS_RESTART_SS_RESTART_SHFT                                       0x0

#define HWIO_AOSS_CC_SENSORS_RESTART_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00031000)
#define HWIO_AOSS_CC_SENSORS_RESTART_RMSK                                                0x1
#define HWIO_AOSS_CC_SENSORS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_SENSORS_RESTART_ADDR, HWIO_AOSS_CC_SENSORS_RESTART_RMSK)
#define HWIO_AOSS_CC_SENSORS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SENSORS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_SENSORS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SENSORS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_SENSORS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SENSORS_RESTART_ADDR,m,v,HWIO_AOSS_CC_SENSORS_RESTART_IN)
#define HWIO_AOSS_CC_SENSORS_RESTART_SS_RESTART_BMSK                                     0x1
#define HWIO_AOSS_CC_SENSORS_RESTART_SS_RESTART_SHFT                                     0x0

#define HWIO_AOSS_CC_SPSS_RESTART_ADDR                                            (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00032000)
#define HWIO_AOSS_CC_SPSS_RESTART_RMSK                                                   0x1
#define HWIO_AOSS_CC_SPSS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPSS_RESTART_ADDR, HWIO_AOSS_CC_SPSS_RESTART_RMSK)
#define HWIO_AOSS_CC_SPSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPSS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_SPSS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPSS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_SPSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPSS_RESTART_ADDR,m,v,HWIO_AOSS_CC_SPSS_RESTART_IN)
#define HWIO_AOSS_CC_SPSS_RESTART_SS_RESTART_BMSK                                        0x1
#define HWIO_AOSS_CC_SPSS_RESTART_SS_RESTART_SHFT                                        0x0

#define HWIO_AOSS_CC_COMPUTESS_RESTART_ADDR                                       (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00040000)
#define HWIO_AOSS_CC_COMPUTESS_RESTART_RMSK                                              0x1
#define HWIO_AOSS_CC_COMPUTESS_RESTART_IN          \
        in_dword_masked(HWIO_AOSS_CC_COMPUTESS_RESTART_ADDR, HWIO_AOSS_CC_COMPUTESS_RESTART_RMSK)
#define HWIO_AOSS_CC_COMPUTESS_RESTART_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_COMPUTESS_RESTART_ADDR, m)
#define HWIO_AOSS_CC_COMPUTESS_RESTART_OUT(v)      \
        out_dword(HWIO_AOSS_CC_COMPUTESS_RESTART_ADDR,v)
#define HWIO_AOSS_CC_COMPUTESS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_COMPUTESS_RESTART_ADDR,m,v,HWIO_AOSS_CC_COMPUTESS_RESTART_IN)
#define HWIO_AOSS_CC_COMPUTESS_RESTART_SS_RESTART_BMSK                                   0x1
#define HWIO_AOSS_CC_COMPUTESS_RESTART_SS_RESTART_SHFT                                   0x0

#define HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_ADDR                                     (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050034)
#define HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_RMSK                                     0xffffffff
#define HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_IN          \
        in_dword_masked(HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_ADDR, HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_RMSK)
#define HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_ADDR, m)
#define HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_OUT(v)      \
        out_dword(HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_ADDR,v)
#define HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_ADDR,m,v,HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_IN)
#define HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_TIMER_VAL_BMSK                           0xffffffff
#define HWIO_AOSS_CC_ABNORM_WKUP_TIMEOUT_TIMER_VAL_SHFT                                  0x0

#define HWIO_AOSS_CC_DEBUG_HW_EVENTS_ADDR                                         (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x0000301c)
#define HWIO_AOSS_CC_DEBUG_HW_EVENTS_RMSK                                                0x1
#define HWIO_AOSS_CC_DEBUG_HW_EVENTS_IN          \
        in_dword_masked(HWIO_AOSS_CC_DEBUG_HW_EVENTS_ADDR, HWIO_AOSS_CC_DEBUG_HW_EVENTS_RMSK)
#define HWIO_AOSS_CC_DEBUG_HW_EVENTS_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_DEBUG_HW_EVENTS_ADDR, m)
#define HWIO_AOSS_CC_DEBUG_HW_EVENTS_OUT(v)      \
        out_dword(HWIO_AOSS_CC_DEBUG_HW_EVENTS_ADDR,v)
#define HWIO_AOSS_CC_DEBUG_HW_EVENTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_DEBUG_HW_EVENTS_ADDR,m,v,HWIO_AOSS_CC_DEBUG_HW_EVENTS_IN)
#define HWIO_AOSS_CC_DEBUG_HW_EVENTS_MUX_SEL_BMSK                                        0x1
#define HWIO_AOSS_CC_DEBUG_HW_EVENTS_MUX_SEL_SHFT                                        0x0

#define HWIO_AOSS_CC_AOP_MISC_ADDR                                                (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00003020)
#define HWIO_AOSS_CC_AOP_MISC_RMSK                                                       0x1
#define HWIO_AOSS_CC_AOP_MISC_IN          \
        in_dword_masked(HWIO_AOSS_CC_AOP_MISC_ADDR, HWIO_AOSS_CC_AOP_MISC_RMSK)
#define HWIO_AOSS_CC_AOP_MISC_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_AOP_MISC_ADDR, m)
#define HWIO_AOSS_CC_AOP_MISC_OUT(v)      \
        out_dword(HWIO_AOSS_CC_AOP_MISC_ADDR,v)
#define HWIO_AOSS_CC_AOP_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_AOP_MISC_ADDR,m,v,HWIO_AOSS_CC_AOP_MISC_IN)
#define HWIO_AOSS_CC_AOP_MISC_AUTO_SCALE_DIS_BMSK                                        0x1
#define HWIO_AOSS_CC_AOP_MISC_AUTO_SCALE_DIS_SHFT                                        0x0

#define HWIO_AOSS_CC_SPARE0_REG_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00003000)
#define HWIO_AOSS_CC_SPARE0_REG_RMSK                                              0xffffffff
#define HWIO_AOSS_CC_SPARE0_REG_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPARE0_REG_ADDR, HWIO_AOSS_CC_SPARE0_REG_RMSK)
#define HWIO_AOSS_CC_SPARE0_REG_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPARE0_REG_ADDR, m)
#define HWIO_AOSS_CC_SPARE0_REG_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPARE0_REG_ADDR,v)
#define HWIO_AOSS_CC_SPARE0_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPARE0_REG_ADDR,m,v,HWIO_AOSS_CC_SPARE0_REG_IN)
#define HWIO_AOSS_CC_SPARE0_REG_SPARE0_BITS_BMSK                                  0xffffffff
#define HWIO_AOSS_CC_SPARE0_REG_SPARE0_BITS_SHFT                                         0x0

#define HWIO_AOSS_CC_SPARE1_REG_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00003024)
#define HWIO_AOSS_CC_SPARE1_REG_RMSK                                              0xffffffff
#define HWIO_AOSS_CC_SPARE1_REG_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPARE1_REG_ADDR, HWIO_AOSS_CC_SPARE1_REG_RMSK)
#define HWIO_AOSS_CC_SPARE1_REG_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPARE1_REG_ADDR, m)
#define HWIO_AOSS_CC_SPARE1_REG_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPARE1_REG_ADDR,v)
#define HWIO_AOSS_CC_SPARE1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPARE1_REG_ADDR,m,v,HWIO_AOSS_CC_SPARE1_REG_IN)
#define HWIO_AOSS_CC_SPARE1_REG_SPARE1_BITS_BMSK                                  0xffffffff
#define HWIO_AOSS_CC_SPARE1_REG_SPARE1_BITS_SHFT                                         0x0

#define HWIO_AOSS_CC_SPARE2_REG_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00003028)
#define HWIO_AOSS_CC_SPARE2_REG_RMSK                                              0xffffffff
#define HWIO_AOSS_CC_SPARE2_REG_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPARE2_REG_ADDR, HWIO_AOSS_CC_SPARE2_REG_RMSK)
#define HWIO_AOSS_CC_SPARE2_REG_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPARE2_REG_ADDR, m)
#define HWIO_AOSS_CC_SPARE2_REG_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPARE2_REG_ADDR,v)
#define HWIO_AOSS_CC_SPARE2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPARE2_REG_ADDR,m,v,HWIO_AOSS_CC_SPARE2_REG_IN)
#define HWIO_AOSS_CC_SPARE2_REG_SPARE2_BITS_BMSK                                  0xffffffff
#define HWIO_AOSS_CC_SPARE2_REG_SPARE2_BITS_SHFT                                         0x0

#define HWIO_AOSS_CC_SPARE3_REG_ADDR                                              (AOSS_CC_AOSS_CC_REG_REG_BASE      + 0x00050038)
#define HWIO_AOSS_CC_SPARE3_REG_RMSK                                              0xffffffff
#define HWIO_AOSS_CC_SPARE3_REG_IN          \
        in_dword_masked(HWIO_AOSS_CC_SPARE3_REG_ADDR, HWIO_AOSS_CC_SPARE3_REG_RMSK)
#define HWIO_AOSS_CC_SPARE3_REG_INM(m)      \
        in_dword_masked(HWIO_AOSS_CC_SPARE3_REG_ADDR, m)
#define HWIO_AOSS_CC_SPARE3_REG_OUT(v)      \
        out_dword(HWIO_AOSS_CC_SPARE3_REG_ADDR,v)
#define HWIO_AOSS_CC_SPARE3_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AOSS_CC_SPARE3_REG_ADDR,m,v,HWIO_AOSS_CC_SPARE3_REG_IN)
#define HWIO_AOSS_CC_SPARE3_REG_SPARE2_BITS_BMSK                                  0xffffffff
#define HWIO_AOSS_CC_SPARE3_REG_SPARE2_BITS_SHFT                                         0x0

/*----------------------------------------------------------------------------
 * MODULE: MCCC_MCCC_MSTR
 *--------------------------------------------------------------------------*/

#define MCCC_MCCC_MSTR_REG_BASE                                               (DDR_SS_BASE      + 0x00330000)

#define HWIO_MCCC_FREQ_SWITCH_UPDATE_ADDR                                     (MCCC_MCCC_MSTR_REG_BASE      + 0x00000000)
#define HWIO_MCCC_FREQ_SWITCH_UPDATE_RMSK                                            0x1
#define HWIO_MCCC_FREQ_SWITCH_UPDATE_IN          \
        in_dword_masked(HWIO_MCCC_FREQ_SWITCH_UPDATE_ADDR, HWIO_MCCC_FREQ_SWITCH_UPDATE_RMSK)
#define HWIO_MCCC_FREQ_SWITCH_UPDATE_INM(m)      \
        in_dword_masked(HWIO_MCCC_FREQ_SWITCH_UPDATE_ADDR, m)
#define HWIO_MCCC_FREQ_SWITCH_UPDATE_OUT(v)      \
        out_dword(HWIO_MCCC_FREQ_SWITCH_UPDATE_ADDR,v)
#define HWIO_MCCC_FREQ_SWITCH_UPDATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_FREQ_SWITCH_UPDATE_ADDR,m,v,HWIO_MCCC_FREQ_SWITCH_UPDATE_IN)
#define HWIO_MCCC_FREQ_SWITCH_UPDATE_ACTIVE_BMSK                                     0x1
#define HWIO_MCCC_FREQ_SWITCH_UPDATE_ACTIVE_SHFT                                     0x0

#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_ADDR                                    (MCCC_MCCC_MSTR_REG_BASE      + 0x00000004)
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_RMSK                                      0x1f1f1f
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_IN          \
        in_dword_masked(HWIO_MCCC_FREQ_SWITCH_FSM_CFG_ADDR, HWIO_MCCC_FREQ_SWITCH_FSM_CFG_RMSK)
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_FREQ_SWITCH_FSM_CFG_ADDR, m)
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_FREQ_SWITCH_FSM_CFG_ADDR,v)
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_FREQ_SWITCH_FSM_CFG_ADDR,m,v,HWIO_MCCC_FREQ_SWITCH_FSM_CFG_IN)
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_FINAL_STATE_BMSK                          0x1f0000
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_FINAL_STATE_SHFT                              0x10
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_WORK_END_STATE_BMSK                         0x1f00
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_WORK_END_STATE_SHFT                            0x8
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_PREWORK_END_STATE_BMSK                        0x1f
#define HWIO_MCCC_FREQ_SWITCH_FSM_CFG_PREWORK_END_STATE_SHFT                         0x0

#define HWIO_MCCC_FSC_STATE_TIMER_CFG_ADDR                                    (MCCC_MCCC_MSTR_REG_BASE      + 0x00000010)
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_RMSK                                    0xffffffff
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATE_TIMER_CFG_ADDR, HWIO_MCCC_FSC_STATE_TIMER_CFG_RMSK)
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATE_TIMER_CFG_ADDR, m)
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_FSC_STATE_TIMER_CFG_ADDR,v)
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_FSC_STATE_TIMER_CFG_ADDR,m,v,HWIO_MCCC_FSC_STATE_TIMER_CFG_IN)
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_TIMER2_LOAD_VAL_BMSK                    0xffff0000
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_TIMER2_LOAD_VAL_SHFT                          0x10
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_TIMER1_LOAD_VAL_BMSK                        0xff00
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_TIMER1_LOAD_VAL_SHFT                           0x8
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_TIMER0_LOAD_VAL_BMSK                          0xff
#define HWIO_MCCC_FSC_STATE_TIMER_CFG_TIMER0_LOAD_VAL_SHFT                           0x0

#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_ADDR                            (MCCC_MCCC_MSTR_REG_BASE      + 0x00000014)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_RMSK                            0xffffffff
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_ADDR, HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_RMSK)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_ADDR, m)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_OUT(v)      \
        out_dword(HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_ADDR,v)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_ADDR,m,v,HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_IN)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE16_TIMER_SEL_BMSK          0xc0000000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE16_TIMER_SEL_SHFT                0x1e
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE15_TIMER_SEL_BMSK          0x30000000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE15_TIMER_SEL_SHFT                0x1c
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE14_TIMER_SEL_BMSK           0xc000000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE14_TIMER_SEL_SHFT                0x1a
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE13_TIMER_SEL_BMSK           0x3000000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE13_TIMER_SEL_SHFT                0x18
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE12_TIMER_SEL_BMSK            0xc00000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE12_TIMER_SEL_SHFT                0x16
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE11_TIMER_SEL_BMSK            0x300000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE11_TIMER_SEL_SHFT                0x14
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE10_TIMER_SEL_BMSK             0xc0000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE10_TIMER_SEL_SHFT                0x12
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE09_TIMER_SEL_BMSK             0x30000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE09_TIMER_SEL_SHFT                0x10
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE08_TIMER_SEL_BMSK              0xc000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE08_TIMER_SEL_SHFT                 0xe
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE07_TIMER_SEL_BMSK              0x3000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE07_TIMER_SEL_SHFT                 0xc
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE06_TIMER_SEL_BMSK               0xc00
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE06_TIMER_SEL_SHFT                 0xa
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE05_TIMER_SEL_BMSK               0x300
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE05_TIMER_SEL_SHFT                 0x8
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE04_TIMER_SEL_BMSK                0xc0
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE04_TIMER_SEL_SHFT                 0x6
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE03_TIMER_SEL_BMSK                0x30
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE03_TIMER_SEL_SHFT                 0x4
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE02_TIMER_SEL_BMSK                 0xc
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE02_TIMER_SEL_SHFT                 0x2
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE01_TIMER_SEL_BMSK                 0x3
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL0_STATE01_TIMER_SEL_SHFT                 0x0

#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_ADDR                            (MCCC_MCCC_MSTR_REG_BASE      + 0x00000018)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_RMSK                            0x3fffffff
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_ADDR, HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_RMSK)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_ADDR, m)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_OUT(v)      \
        out_dword(HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_ADDR,v)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_ADDR,m,v,HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_IN)
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE31_TIMER_SEL_BMSK          0x30000000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE31_TIMER_SEL_SHFT                0x1c
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE30_TIMER_SEL_BMSK           0xc000000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE30_TIMER_SEL_SHFT                0x1a
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE29_TIMER_SEL_BMSK           0x3000000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE29_TIMER_SEL_SHFT                0x18
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE28_TIMER_SEL_BMSK            0xc00000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE28_TIMER_SEL_SHFT                0x16
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE27_TIMER_SEL_BMSK            0x300000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE27_TIMER_SEL_SHFT                0x14
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE26_TIMER_SEL_BMSK             0xc0000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE26_TIMER_SEL_SHFT                0x12
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE25_TIMER_SEL_BMSK             0x30000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE25_TIMER_SEL_SHFT                0x10
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE24_TIMER_SEL_BMSK              0xc000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE24_TIMER_SEL_SHFT                 0xe
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE23_TIMER_SEL_BMSK              0x3000
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE23_TIMER_SEL_SHFT                 0xc
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE22_TIMER_SEL_BMSK               0xc00
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE22_TIMER_SEL_SHFT                 0xa
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE21_TIMER_SEL_BMSK               0x300
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE21_TIMER_SEL_SHFT                 0x8
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE20_TIMER_SEL_BMSK                0xc0
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE20_TIMER_SEL_SHFT                 0x6
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE19_TIMER_SEL_BMSK                0x30
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE19_TIMER_SEL_SHFT                 0x4
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE18_TIMER_SEL_BMSK                 0xc
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE18_TIMER_SEL_SHFT                 0x2
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE17_TIMER_SEL_BMSK                 0x3
#define HWIO_MCCC_FSC_STATE_APPEND_TIMER_SEL1_STATE17_TIMER_SEL_SHFT                 0x0

#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_ADDR                               (MCCC_MCCC_MSTR_REG_BASE      + 0x00000020)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_RMSK                               0xffffffff
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_ADDR, HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_RMSK)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_ADDR, m)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_ADDR,v)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_ADDR,m,v,HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_IN)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE15_EXIT_BMSK                  0xc0000000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE15_EXIT_SHFT                        0x1e
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE14_EXIT_BMSK                  0x30000000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE14_EXIT_SHFT                        0x1c
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE13_EXIT_BMSK                   0xc000000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE13_EXIT_SHFT                        0x1a
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE12_EXIT_BMSK                   0x3000000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE12_EXIT_SHFT                        0x18
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE11_EXIT_BMSK                    0xc00000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE11_EXIT_SHFT                        0x16
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE10_EXIT_BMSK                    0x300000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE10_EXIT_SHFT                        0x14
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE9_EXIT_BMSK                      0xc0000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE9_EXIT_SHFT                         0x12
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE8_EXIT_BMSK                      0x30000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE8_EXIT_SHFT                         0x10
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE7_EXIT_BMSK                       0xc000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE7_EXIT_SHFT                          0xe
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE6_EXIT_BMSK                       0x3000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE6_EXIT_SHFT                          0xc
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE5_EXIT_BMSK                        0xc00
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE5_EXIT_SHFT                          0xa
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE4_EXIT_BMSK                        0x300
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE4_EXIT_SHFT                          0x8
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE3_EXIT_BMSK                         0xc0
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE3_EXIT_SHFT                          0x6
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE2_EXIT_BMSK                         0x30
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE2_EXIT_SHFT                          0x4
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE1_EXIT_BMSK                          0xc
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE1_EXIT_SHFT                          0x2
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE0_EXIT_BMSK                          0x3
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG0_STATE0_EXIT_SHFT                          0x0

#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_ADDR                               (MCCC_MCCC_MSTR_REG_BASE      + 0x00000024)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_RMSK                               0xffffffff
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_ADDR, HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_RMSK)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_ADDR, m)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_ADDR,v)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_ADDR,m,v,HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_IN)
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE31_EXIT_BMSK                  0xc0000000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE31_EXIT_SHFT                        0x1e
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE30_EXIT_BMSK                  0x30000000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE30_EXIT_SHFT                        0x1c
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE29_EXIT_BMSK                   0xc000000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE29_EXIT_SHFT                        0x1a
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE28_EXIT_BMSK                   0x3000000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE28_EXIT_SHFT                        0x18
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE27_EXIT_BMSK                    0xc00000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE27_EXIT_SHFT                        0x16
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE26_EXIT_BMSK                    0x300000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE26_EXIT_SHFT                        0x14
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE25_EXIT_BMSK                     0xc0000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE25_EXIT_SHFT                        0x12
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE24_EXIT_BMSK                     0x30000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE24_EXIT_SHFT                        0x10
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE23_EXIT_BMSK                      0xc000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE23_EXIT_SHFT                         0xe
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE22_EXIT_BMSK                      0x3000
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE22_EXIT_SHFT                         0xc
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE21_EXIT_BMSK                       0xc00
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE21_EXIT_SHFT                         0xa
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE20_EXIT_BMSK                       0x300
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE20_EXIT_SHFT                         0x8
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE19_EXIT_BMSK                        0xc0
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE19_EXIT_SHFT                         0x6
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE18_EXIT_BMSK                        0x30
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE18_EXIT_SHFT                         0x4
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE17_EXIT_BMSK                         0xc
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE17_EXIT_SHFT                         0x2
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE16_EXIT_BMSK                         0x3
#define HWIO_MCCC_FSC_STATE_EXIT_COND_CFG1_STATE16_EXIT_SHFT                         0x0

#define HWIO_MCCC_CLK_PERIOD_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000050)
#define HWIO_MCCC_CLK_PERIOD_RMSK                                                0x1ffff
#define HWIO_MCCC_CLK_PERIOD_IN          \
        in_dword_masked(HWIO_MCCC_CLK_PERIOD_ADDR, HWIO_MCCC_CLK_PERIOD_RMSK)
#define HWIO_MCCC_CLK_PERIOD_INM(m)      \
        in_dword_masked(HWIO_MCCC_CLK_PERIOD_ADDR, m)
#define HWIO_MCCC_CLK_PERIOD_OUT(v)      \
        out_dword(HWIO_MCCC_CLK_PERIOD_ADDR,v)
#define HWIO_MCCC_CLK_PERIOD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_CLK_PERIOD_ADDR,m,v,HWIO_MCCC_CLK_PERIOD_IN)
#define HWIO_MCCC_CLK_PERIOD_PERIOD_BMSK                                         0x1ffff
#define HWIO_MCCC_CLK_PERIOD_PERIOD_SHFT                                             0x0

#define HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_ADDR                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000054)
#define HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_RMSK                                0x1ffff
#define HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_IN          \
        in_dword_masked(HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_ADDR, HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_RMSK)
#define HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_ADDR, m)
#define HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_OUT(v)      \
        out_dword(HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_ADDR,v)
#define HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_ADDR,m,v,HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_IN)
#define HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_BMSK               0x1ffff
#define HWIO_MCCC_BAND0_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_SHFT                   0x0

#define HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_ADDR                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000058)
#define HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_RMSK                                0x1ffff
#define HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_IN          \
        in_dword_masked(HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_ADDR, HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_RMSK)
#define HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_ADDR, m)
#define HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_OUT(v)      \
        out_dword(HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_ADDR,v)
#define HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_ADDR,m,v,HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_IN)
#define HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_BMSK               0x1ffff
#define HWIO_MCCC_BAND1_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_SHFT                   0x0

#define HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_ADDR                             (MCCC_MCCC_MSTR_REG_BASE      + 0x0000005c)
#define HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_RMSK                                0x1ffff
#define HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_IN          \
        in_dword_masked(HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_ADDR, HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_RMSK)
#define HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_ADDR, m)
#define HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_OUT(v)      \
        out_dword(HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_ADDR,v)
#define HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_ADDR,m,v,HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_IN)
#define HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_BMSK               0x1ffff
#define HWIO_MCCC_BAND2_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_SHFT                   0x0

#define HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_ADDR                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000060)
#define HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_RMSK                                0x1ffff
#define HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_IN          \
        in_dword_masked(HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_ADDR, HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_RMSK)
#define HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_ADDR, m)
#define HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_OUT(v)      \
        out_dword(HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_ADDR,v)
#define HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_ADDR,m,v,HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_IN)
#define HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_BMSK               0x1ffff
#define HWIO_MCCC_BAND3_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_SHFT                   0x0

#define HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_ADDR                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000064)
#define HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_RMSK                                0x1ffff
#define HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_IN          \
        in_dword_masked(HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_ADDR, HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_RMSK)
#define HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_ADDR, m)
#define HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_OUT(v)      \
        out_dword(HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_ADDR,v)
#define HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_ADDR,m,v,HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_IN)
#define HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_BMSK               0x1ffff
#define HWIO_MCCC_BAND4_UPPER_FREQ_THRESHOLD_THRESHOLD_PERIOD_SHFT                   0x0

#define HWIO_MCCC_BAND0_CFG0_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000070)
#define HWIO_MCCC_BAND0_CFG0_RMSK                                                0x13311
#define HWIO_MCCC_BAND0_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_BAND0_CFG0_ADDR, HWIO_MCCC_BAND0_CFG0_RMSK)
#define HWIO_MCCC_BAND0_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND0_CFG0_ADDR, m)
#define HWIO_MCCC_BAND0_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_BAND0_CFG0_ADDR,v)
#define HWIO_MCCC_BAND0_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND0_CFG0_ADDR,m,v,HWIO_MCCC_BAND0_CFG0_IN)
#define HWIO_MCCC_BAND0_CFG0_FAST_FREQ_SWITCH_ENABLE_BMSK                        0x10000
#define HWIO_MCCC_BAND0_CFG0_FAST_FREQ_SWITCH_ENABLE_SHFT                           0x10
#define HWIO_MCCC_BAND0_CFG0_CLOCK_FREQ_RATIO_BMSK                                0x3000
#define HWIO_MCCC_BAND0_CFG0_CLOCK_FREQ_RATIO_SHFT                                   0xc
#define HWIO_MCCC_BAND0_CFG0_DATA_FREQ_RATIO_BMSK                                  0x300
#define HWIO_MCCC_BAND0_CFG0_DATA_FREQ_RATIO_SHFT                                    0x8
#define HWIO_MCCC_BAND0_CFG0_DRAM_CLK_DELIVERY_BMSK                                 0x10
#define HWIO_MCCC_BAND0_CFG0_DRAM_CLK_DELIVERY_SHFT                                  0x4
#define HWIO_MCCC_BAND0_CFG0_MC_CLK_PLL_SRC_BMSK                                     0x1
#define HWIO_MCCC_BAND0_CFG0_MC_CLK_PLL_SRC_SHFT                                     0x0

#define HWIO_MCCC_BAND0_CFG1_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000074)
#define HWIO_MCCC_BAND0_CFG1_RMSK                                             0x3303ffff
#define HWIO_MCCC_BAND0_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_BAND0_CFG1_ADDR, HWIO_MCCC_BAND0_CFG1_RMSK)
#define HWIO_MCCC_BAND0_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND0_CFG1_ADDR, m)
#define HWIO_MCCC_BAND0_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_BAND0_CFG1_ADDR,v)
#define HWIO_MCCC_BAND0_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND0_CFG1_ADDR,m,v,HWIO_MCCC_BAND0_CFG1_IN)
#define HWIO_MCCC_BAND0_CFG1_SSP_RD_BYPASS_ID_BMSK                            0x30000000
#define HWIO_MCCC_BAND0_CFG1_SSP_RD_BYPASS_ID_SHFT                                  0x1c
#define HWIO_MCCC_BAND0_CFG1_SSP_WR_BYPASS_ID_BMSK                             0x3000000
#define HWIO_MCCC_BAND0_CFG1_SSP_WR_BYPASS_ID_SHFT                                  0x18
#define HWIO_MCCC_BAND0_CFG1_SSP_WR_POLARITY_ID_BMSK                             0x30000
#define HWIO_MCCC_BAND0_CFG1_SSP_WR_POLARITY_ID_SHFT                                0x10
#define HWIO_MCCC_BAND0_CFG1_SSP_TIMER3_LOAD_VAL_BMSK                             0xf000
#define HWIO_MCCC_BAND0_CFG1_SSP_TIMER3_LOAD_VAL_SHFT                                0xc
#define HWIO_MCCC_BAND0_CFG1_SSP_TIMER2_LOAD_VAL_BMSK                              0xf00
#define HWIO_MCCC_BAND0_CFG1_SSP_TIMER2_LOAD_VAL_SHFT                                0x8
#define HWIO_MCCC_BAND0_CFG1_SSP_TIMER1_LOAD_VAL_BMSK                               0xf0
#define HWIO_MCCC_BAND0_CFG1_SSP_TIMER1_LOAD_VAL_SHFT                                0x4
#define HWIO_MCCC_BAND0_CFG1_SSP_TIMER0_LOAD_VAL_BMSK                                0xf
#define HWIO_MCCC_BAND0_CFG1_SSP_TIMER0_LOAD_VAL_SHFT                                0x0

#define HWIO_MCCC_BAND1_CFG0_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000078)
#define HWIO_MCCC_BAND1_CFG0_RMSK                                                0x13311
#define HWIO_MCCC_BAND1_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_BAND1_CFG0_ADDR, HWIO_MCCC_BAND1_CFG0_RMSK)
#define HWIO_MCCC_BAND1_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND1_CFG0_ADDR, m)
#define HWIO_MCCC_BAND1_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_BAND1_CFG0_ADDR,v)
#define HWIO_MCCC_BAND1_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND1_CFG0_ADDR,m,v,HWIO_MCCC_BAND1_CFG0_IN)
#define HWIO_MCCC_BAND1_CFG0_FAST_FREQ_SWITCH_ENABLE_BMSK                        0x10000
#define HWIO_MCCC_BAND1_CFG0_FAST_FREQ_SWITCH_ENABLE_SHFT                           0x10
#define HWIO_MCCC_BAND1_CFG0_CLOCK_FREQ_RATIO_BMSK                                0x3000
#define HWIO_MCCC_BAND1_CFG0_CLOCK_FREQ_RATIO_SHFT                                   0xc
#define HWIO_MCCC_BAND1_CFG0_DATA_FREQ_RATIO_BMSK                                  0x300
#define HWIO_MCCC_BAND1_CFG0_DATA_FREQ_RATIO_SHFT                                    0x8
#define HWIO_MCCC_BAND1_CFG0_DRAM_CLK_DELIVERY_BMSK                                 0x10
#define HWIO_MCCC_BAND1_CFG0_DRAM_CLK_DELIVERY_SHFT                                  0x4
#define HWIO_MCCC_BAND1_CFG0_MC_CLK_PLL_SRC_BMSK                                     0x1
#define HWIO_MCCC_BAND1_CFG0_MC_CLK_PLL_SRC_SHFT                                     0x0

#define HWIO_MCCC_BAND1_CFG1_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x0000007c)
#define HWIO_MCCC_BAND1_CFG1_RMSK                                             0x3303ffff
#define HWIO_MCCC_BAND1_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_BAND1_CFG1_ADDR, HWIO_MCCC_BAND1_CFG1_RMSK)
#define HWIO_MCCC_BAND1_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND1_CFG1_ADDR, m)
#define HWIO_MCCC_BAND1_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_BAND1_CFG1_ADDR,v)
#define HWIO_MCCC_BAND1_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND1_CFG1_ADDR,m,v,HWIO_MCCC_BAND1_CFG1_IN)
#define HWIO_MCCC_BAND1_CFG1_SSP_RD_BYPASS_ID_BMSK                            0x30000000
#define HWIO_MCCC_BAND1_CFG1_SSP_RD_BYPASS_ID_SHFT                                  0x1c
#define HWIO_MCCC_BAND1_CFG1_SSP_WR_BYPASS_ID_BMSK                             0x3000000
#define HWIO_MCCC_BAND1_CFG1_SSP_WR_BYPASS_ID_SHFT                                  0x18
#define HWIO_MCCC_BAND1_CFG1_SSP_WR_POLARITY_ID_BMSK                             0x30000
#define HWIO_MCCC_BAND1_CFG1_SSP_WR_POLARITY_ID_SHFT                                0x10
#define HWIO_MCCC_BAND1_CFG1_SSP_TIMER3_LOAD_VAL_BMSK                             0xf000
#define HWIO_MCCC_BAND1_CFG1_SSP_TIMER3_LOAD_VAL_SHFT                                0xc
#define HWIO_MCCC_BAND1_CFG1_SSP_TIMER2_LOAD_VAL_BMSK                              0xf00
#define HWIO_MCCC_BAND1_CFG1_SSP_TIMER2_LOAD_VAL_SHFT                                0x8
#define HWIO_MCCC_BAND1_CFG1_SSP_TIMER1_LOAD_VAL_BMSK                               0xf0
#define HWIO_MCCC_BAND1_CFG1_SSP_TIMER1_LOAD_VAL_SHFT                                0x4
#define HWIO_MCCC_BAND1_CFG1_SSP_TIMER0_LOAD_VAL_BMSK                                0xf
#define HWIO_MCCC_BAND1_CFG1_SSP_TIMER0_LOAD_VAL_SHFT                                0x0

#define HWIO_MCCC_BAND2_CFG0_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000080)
#define HWIO_MCCC_BAND2_CFG0_RMSK                                                0x13311
#define HWIO_MCCC_BAND2_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_BAND2_CFG0_ADDR, HWIO_MCCC_BAND2_CFG0_RMSK)
#define HWIO_MCCC_BAND2_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND2_CFG0_ADDR, m)
#define HWIO_MCCC_BAND2_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_BAND2_CFG0_ADDR,v)
#define HWIO_MCCC_BAND2_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND2_CFG0_ADDR,m,v,HWIO_MCCC_BAND2_CFG0_IN)
#define HWIO_MCCC_BAND2_CFG0_FAST_FREQ_SWITCH_ENABLE_BMSK                        0x10000
#define HWIO_MCCC_BAND2_CFG0_FAST_FREQ_SWITCH_ENABLE_SHFT                           0x10
#define HWIO_MCCC_BAND2_CFG0_CLOCK_FREQ_RATIO_BMSK                                0x3000
#define HWIO_MCCC_BAND2_CFG0_CLOCK_FREQ_RATIO_SHFT                                   0xc
#define HWIO_MCCC_BAND2_CFG0_DATA_FREQ_RATIO_BMSK                                  0x300
#define HWIO_MCCC_BAND2_CFG0_DATA_FREQ_RATIO_SHFT                                    0x8
#define HWIO_MCCC_BAND2_CFG0_DRAM_CLK_DELIVERY_BMSK                                 0x10
#define HWIO_MCCC_BAND2_CFG0_DRAM_CLK_DELIVERY_SHFT                                  0x4
#define HWIO_MCCC_BAND2_CFG0_MC_CLK_PLL_SRC_BMSK                                     0x1
#define HWIO_MCCC_BAND2_CFG0_MC_CLK_PLL_SRC_SHFT                                     0x0

#define HWIO_MCCC_BAND2_CFG1_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000084)
#define HWIO_MCCC_BAND2_CFG1_RMSK                                             0x3303ffff
#define HWIO_MCCC_BAND2_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_BAND2_CFG1_ADDR, HWIO_MCCC_BAND2_CFG1_RMSK)
#define HWIO_MCCC_BAND2_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND2_CFG1_ADDR, m)
#define HWIO_MCCC_BAND2_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_BAND2_CFG1_ADDR,v)
#define HWIO_MCCC_BAND2_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND2_CFG1_ADDR,m,v,HWIO_MCCC_BAND2_CFG1_IN)
#define HWIO_MCCC_BAND2_CFG1_SSP_RD_BYPASS_ID_BMSK                            0x30000000
#define HWIO_MCCC_BAND2_CFG1_SSP_RD_BYPASS_ID_SHFT                                  0x1c
#define HWIO_MCCC_BAND2_CFG1_SSP_WR_BYPASS_ID_BMSK                             0x3000000
#define HWIO_MCCC_BAND2_CFG1_SSP_WR_BYPASS_ID_SHFT                                  0x18
#define HWIO_MCCC_BAND2_CFG1_SSP_WR_POLARITY_ID_BMSK                             0x30000
#define HWIO_MCCC_BAND2_CFG1_SSP_WR_POLARITY_ID_SHFT                                0x10
#define HWIO_MCCC_BAND2_CFG1_SSP_TIMER3_LOAD_VAL_BMSK                             0xf000
#define HWIO_MCCC_BAND2_CFG1_SSP_TIMER3_LOAD_VAL_SHFT                                0xc
#define HWIO_MCCC_BAND2_CFG1_SSP_TIMER2_LOAD_VAL_BMSK                              0xf00
#define HWIO_MCCC_BAND2_CFG1_SSP_TIMER2_LOAD_VAL_SHFT                                0x8
#define HWIO_MCCC_BAND2_CFG1_SSP_TIMER1_LOAD_VAL_BMSK                               0xf0
#define HWIO_MCCC_BAND2_CFG1_SSP_TIMER1_LOAD_VAL_SHFT                                0x4
#define HWIO_MCCC_BAND2_CFG1_SSP_TIMER0_LOAD_VAL_BMSK                                0xf
#define HWIO_MCCC_BAND2_CFG1_SSP_TIMER0_LOAD_VAL_SHFT                                0x0

#define HWIO_MCCC_BAND3_CFG0_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000088)
#define HWIO_MCCC_BAND3_CFG0_RMSK                                                0x13311
#define HWIO_MCCC_BAND3_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_BAND3_CFG0_ADDR, HWIO_MCCC_BAND3_CFG0_RMSK)
#define HWIO_MCCC_BAND3_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND3_CFG0_ADDR, m)
#define HWIO_MCCC_BAND3_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_BAND3_CFG0_ADDR,v)
#define HWIO_MCCC_BAND3_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND3_CFG0_ADDR,m,v,HWIO_MCCC_BAND3_CFG0_IN)
#define HWIO_MCCC_BAND3_CFG0_FAST_FREQ_SWITCH_ENABLE_BMSK                        0x10000
#define HWIO_MCCC_BAND3_CFG0_FAST_FREQ_SWITCH_ENABLE_SHFT                           0x10
#define HWIO_MCCC_BAND3_CFG0_CLOCK_FREQ_RATIO_BMSK                                0x3000
#define HWIO_MCCC_BAND3_CFG0_CLOCK_FREQ_RATIO_SHFT                                   0xc
#define HWIO_MCCC_BAND3_CFG0_DATA_FREQ_RATIO_BMSK                                  0x300
#define HWIO_MCCC_BAND3_CFG0_DATA_FREQ_RATIO_SHFT                                    0x8
#define HWIO_MCCC_BAND3_CFG0_DRAM_CLK_DELIVERY_BMSK                                 0x10
#define HWIO_MCCC_BAND3_CFG0_DRAM_CLK_DELIVERY_SHFT                                  0x4
#define HWIO_MCCC_BAND3_CFG0_MC_CLK_PLL_SRC_BMSK                                     0x1
#define HWIO_MCCC_BAND3_CFG0_MC_CLK_PLL_SRC_SHFT                                     0x0

#define HWIO_MCCC_BAND3_CFG1_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x0000008c)
#define HWIO_MCCC_BAND3_CFG1_RMSK                                             0x3303ffff
#define HWIO_MCCC_BAND3_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_BAND3_CFG1_ADDR, HWIO_MCCC_BAND3_CFG1_RMSK)
#define HWIO_MCCC_BAND3_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND3_CFG1_ADDR, m)
#define HWIO_MCCC_BAND3_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_BAND3_CFG1_ADDR,v)
#define HWIO_MCCC_BAND3_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND3_CFG1_ADDR,m,v,HWIO_MCCC_BAND3_CFG1_IN)
#define HWIO_MCCC_BAND3_CFG1_SSP_RD_BYPASS_ID_BMSK                            0x30000000
#define HWIO_MCCC_BAND3_CFG1_SSP_RD_BYPASS_ID_SHFT                                  0x1c
#define HWIO_MCCC_BAND3_CFG1_SSP_WR_BYPASS_ID_BMSK                             0x3000000
#define HWIO_MCCC_BAND3_CFG1_SSP_WR_BYPASS_ID_SHFT                                  0x18
#define HWIO_MCCC_BAND3_CFG1_SSP_WR_POLARITY_ID_BMSK                             0x30000
#define HWIO_MCCC_BAND3_CFG1_SSP_WR_POLARITY_ID_SHFT                                0x10
#define HWIO_MCCC_BAND3_CFG1_SSP_TIMER3_LOAD_VAL_BMSK                             0xf000
#define HWIO_MCCC_BAND3_CFG1_SSP_TIMER3_LOAD_VAL_SHFT                                0xc
#define HWIO_MCCC_BAND3_CFG1_SSP_TIMER2_LOAD_VAL_BMSK                              0xf00
#define HWIO_MCCC_BAND3_CFG1_SSP_TIMER2_LOAD_VAL_SHFT                                0x8
#define HWIO_MCCC_BAND3_CFG1_SSP_TIMER1_LOAD_VAL_BMSK                               0xf0
#define HWIO_MCCC_BAND3_CFG1_SSP_TIMER1_LOAD_VAL_SHFT                                0x4
#define HWIO_MCCC_BAND3_CFG1_SSP_TIMER0_LOAD_VAL_BMSK                                0xf
#define HWIO_MCCC_BAND3_CFG1_SSP_TIMER0_LOAD_VAL_SHFT                                0x0

#define HWIO_MCCC_BAND4_CFG0_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000090)
#define HWIO_MCCC_BAND4_CFG0_RMSK                                                0x13311
#define HWIO_MCCC_BAND4_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_BAND4_CFG0_ADDR, HWIO_MCCC_BAND4_CFG0_RMSK)
#define HWIO_MCCC_BAND4_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND4_CFG0_ADDR, m)
#define HWIO_MCCC_BAND4_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_BAND4_CFG0_ADDR,v)
#define HWIO_MCCC_BAND4_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND4_CFG0_ADDR,m,v,HWIO_MCCC_BAND4_CFG0_IN)
#define HWIO_MCCC_BAND4_CFG0_FAST_FREQ_SWITCH_ENABLE_BMSK                        0x10000
#define HWIO_MCCC_BAND4_CFG0_FAST_FREQ_SWITCH_ENABLE_SHFT                           0x10
#define HWIO_MCCC_BAND4_CFG0_CLOCK_FREQ_RATIO_BMSK                                0x3000
#define HWIO_MCCC_BAND4_CFG0_CLOCK_FREQ_RATIO_SHFT                                   0xc
#define HWIO_MCCC_BAND4_CFG0_DATA_FREQ_RATIO_BMSK                                  0x300
#define HWIO_MCCC_BAND4_CFG0_DATA_FREQ_RATIO_SHFT                                    0x8
#define HWIO_MCCC_BAND4_CFG0_DRAM_CLK_DELIVERY_BMSK                                 0x10
#define HWIO_MCCC_BAND4_CFG0_DRAM_CLK_DELIVERY_SHFT                                  0x4
#define HWIO_MCCC_BAND4_CFG0_MC_CLK_PLL_SRC_BMSK                                     0x1
#define HWIO_MCCC_BAND4_CFG0_MC_CLK_PLL_SRC_SHFT                                     0x0

#define HWIO_MCCC_BAND4_CFG1_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000094)
#define HWIO_MCCC_BAND4_CFG1_RMSK                                             0x3303ffff
#define HWIO_MCCC_BAND4_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_BAND4_CFG1_ADDR, HWIO_MCCC_BAND4_CFG1_RMSK)
#define HWIO_MCCC_BAND4_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND4_CFG1_ADDR, m)
#define HWIO_MCCC_BAND4_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_BAND4_CFG1_ADDR,v)
#define HWIO_MCCC_BAND4_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND4_CFG1_ADDR,m,v,HWIO_MCCC_BAND4_CFG1_IN)
#define HWIO_MCCC_BAND4_CFG1_SSP_RD_BYPASS_ID_BMSK                            0x30000000
#define HWIO_MCCC_BAND4_CFG1_SSP_RD_BYPASS_ID_SHFT                                  0x1c
#define HWIO_MCCC_BAND4_CFG1_SSP_WR_BYPASS_ID_BMSK                             0x3000000
#define HWIO_MCCC_BAND4_CFG1_SSP_WR_BYPASS_ID_SHFT                                  0x18
#define HWIO_MCCC_BAND4_CFG1_SSP_WR_POLARITY_ID_BMSK                             0x30000
#define HWIO_MCCC_BAND4_CFG1_SSP_WR_POLARITY_ID_SHFT                                0x10
#define HWIO_MCCC_BAND4_CFG1_SSP_TIMER3_LOAD_VAL_BMSK                             0xf000
#define HWIO_MCCC_BAND4_CFG1_SSP_TIMER3_LOAD_VAL_SHFT                                0xc
#define HWIO_MCCC_BAND4_CFG1_SSP_TIMER2_LOAD_VAL_BMSK                              0xf00
#define HWIO_MCCC_BAND4_CFG1_SSP_TIMER2_LOAD_VAL_SHFT                                0x8
#define HWIO_MCCC_BAND4_CFG1_SSP_TIMER1_LOAD_VAL_BMSK                               0xf0
#define HWIO_MCCC_BAND4_CFG1_SSP_TIMER1_LOAD_VAL_SHFT                                0x4
#define HWIO_MCCC_BAND4_CFG1_SSP_TIMER0_LOAD_VAL_BMSK                                0xf
#define HWIO_MCCC_BAND4_CFG1_SSP_TIMER0_LOAD_VAL_SHFT                                0x0

#define HWIO_MCCC_BAND5_CFG0_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000098)
#define HWIO_MCCC_BAND5_CFG0_RMSK                                                0x13311
#define HWIO_MCCC_BAND5_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_BAND5_CFG0_ADDR, HWIO_MCCC_BAND5_CFG0_RMSK)
#define HWIO_MCCC_BAND5_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND5_CFG0_ADDR, m)
#define HWIO_MCCC_BAND5_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_BAND5_CFG0_ADDR,v)
#define HWIO_MCCC_BAND5_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND5_CFG0_ADDR,m,v,HWIO_MCCC_BAND5_CFG0_IN)
#define HWIO_MCCC_BAND5_CFG0_FAST_FREQ_SWITCH_ENABLE_BMSK                        0x10000
#define HWIO_MCCC_BAND5_CFG0_FAST_FREQ_SWITCH_ENABLE_SHFT                           0x10
#define HWIO_MCCC_BAND5_CFG0_CLOCK_FREQ_RATIO_BMSK                                0x3000
#define HWIO_MCCC_BAND5_CFG0_CLOCK_FREQ_RATIO_SHFT                                   0xc
#define HWIO_MCCC_BAND5_CFG0_DATA_FREQ_RATIO_BMSK                                  0x300
#define HWIO_MCCC_BAND5_CFG0_DATA_FREQ_RATIO_SHFT                                    0x8
#define HWIO_MCCC_BAND5_CFG0_DRAM_CLK_DELIVERY_BMSK                                 0x10
#define HWIO_MCCC_BAND5_CFG0_DRAM_CLK_DELIVERY_SHFT                                  0x4
#define HWIO_MCCC_BAND5_CFG0_MC_CLK_PLL_SRC_BMSK                                     0x1
#define HWIO_MCCC_BAND5_CFG0_MC_CLK_PLL_SRC_SHFT                                     0x0

#define HWIO_MCCC_BAND5_CFG1_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x0000009c)
#define HWIO_MCCC_BAND5_CFG1_RMSK                                             0x3303ffff
#define HWIO_MCCC_BAND5_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_BAND5_CFG1_ADDR, HWIO_MCCC_BAND5_CFG1_RMSK)
#define HWIO_MCCC_BAND5_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_BAND5_CFG1_ADDR, m)
#define HWIO_MCCC_BAND5_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_BAND5_CFG1_ADDR,v)
#define HWIO_MCCC_BAND5_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_BAND5_CFG1_ADDR,m,v,HWIO_MCCC_BAND5_CFG1_IN)
#define HWIO_MCCC_BAND5_CFG1_SSP_RD_BYPASS_ID_BMSK                            0x30000000
#define HWIO_MCCC_BAND5_CFG1_SSP_RD_BYPASS_ID_SHFT                                  0x1c
#define HWIO_MCCC_BAND5_CFG1_SSP_WR_BYPASS_ID_BMSK                             0x3000000
#define HWIO_MCCC_BAND5_CFG1_SSP_WR_BYPASS_ID_SHFT                                  0x18
#define HWIO_MCCC_BAND5_CFG1_SSP_WR_POLARITY_ID_BMSK                             0x30000
#define HWIO_MCCC_BAND5_CFG1_SSP_WR_POLARITY_ID_SHFT                                0x10
#define HWIO_MCCC_BAND5_CFG1_SSP_TIMER3_LOAD_VAL_BMSK                             0xf000
#define HWIO_MCCC_BAND5_CFG1_SSP_TIMER3_LOAD_VAL_SHFT                                0xc
#define HWIO_MCCC_BAND5_CFG1_SSP_TIMER2_LOAD_VAL_BMSK                              0xf00
#define HWIO_MCCC_BAND5_CFG1_SSP_TIMER2_LOAD_VAL_SHFT                                0x8
#define HWIO_MCCC_BAND5_CFG1_SSP_TIMER1_LOAD_VAL_BMSK                               0xf0
#define HWIO_MCCC_BAND5_CFG1_SSP_TIMER1_LOAD_VAL_SHFT                                0x4
#define HWIO_MCCC_BAND5_CFG1_SSP_TIMER0_LOAD_VAL_BMSK                                0xf
#define HWIO_MCCC_BAND5_CFG1_SSP_TIMER0_LOAD_VAL_SHFT                                0x0

#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_ADDR                                   (MCCC_MCCC_MSTR_REG_BASE      + 0x000000b0)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_RMSK                                   0xffffffff
#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_SSP_WR_POLARITY_CFG0_ADDR, HWIO_MCCC_SSP_WR_POLARITY_CFG0_RMSK)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_SSP_WR_POLARITY_CFG0_ADDR, m)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_SSP_WR_POLARITY_CFG0_ADDR,v)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SSP_WR_POLARITY_CFG0_ADDR,m,v,HWIO_MCCC_SSP_WR_POLARITY_CFG0_IN)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_VEC1_BMSK                              0xffff0000
#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_VEC1_SHFT                                    0x10
#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_VEC0_BMSK                                  0xffff
#define HWIO_MCCC_SSP_WR_POLARITY_CFG0_VEC0_SHFT                                     0x0

#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_ADDR                                   (MCCC_MCCC_MSTR_REG_BASE      + 0x000000b4)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_RMSK                                   0xffffffff
#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_SSP_WR_POLARITY_CFG1_ADDR, HWIO_MCCC_SSP_WR_POLARITY_CFG1_RMSK)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_SSP_WR_POLARITY_CFG1_ADDR, m)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_SSP_WR_POLARITY_CFG1_ADDR,v)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SSP_WR_POLARITY_CFG1_ADDR,m,v,HWIO_MCCC_SSP_WR_POLARITY_CFG1_IN)
#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_VEC3_BMSK                              0xffff0000
#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_VEC3_SHFT                                    0x10
#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_VEC2_BMSK                                  0xffff
#define HWIO_MCCC_SSP_WR_POLARITY_CFG1_VEC2_SHFT                                     0x0

#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_ADDR                                     (MCCC_MCCC_MSTR_REG_BASE      + 0x000000b8)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_RMSK                                     0xffffffff
#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_SSP_WR_BYPASS_CFG0_ADDR, HWIO_MCCC_SSP_WR_BYPASS_CFG0_RMSK)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_SSP_WR_BYPASS_CFG0_ADDR, m)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_SSP_WR_BYPASS_CFG0_ADDR,v)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SSP_WR_BYPASS_CFG0_ADDR,m,v,HWIO_MCCC_SSP_WR_BYPASS_CFG0_IN)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_VEC1_BMSK                                0xffff0000
#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_VEC1_SHFT                                      0x10
#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_VEC0_BMSK                                    0xffff
#define HWIO_MCCC_SSP_WR_BYPASS_CFG0_VEC0_SHFT                                       0x0

#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_ADDR                                     (MCCC_MCCC_MSTR_REG_BASE      + 0x000000bc)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_RMSK                                     0xffffffff
#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_SSP_WR_BYPASS_CFG1_ADDR, HWIO_MCCC_SSP_WR_BYPASS_CFG1_RMSK)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_SSP_WR_BYPASS_CFG1_ADDR, m)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_SSP_WR_BYPASS_CFG1_ADDR,v)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SSP_WR_BYPASS_CFG1_ADDR,m,v,HWIO_MCCC_SSP_WR_BYPASS_CFG1_IN)
#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_VEC3_BMSK                                0xffff0000
#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_VEC3_SHFT                                      0x10
#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_VEC2_BMSK                                    0xffff
#define HWIO_MCCC_SSP_WR_BYPASS_CFG1_VEC2_SHFT                                       0x0

#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_ADDR                                     (MCCC_MCCC_MSTR_REG_BASE      + 0x000000c8)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_RMSK                                     0xffffffff
#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_SSP_RD_BYPASS_CFG0_ADDR, HWIO_MCCC_SSP_RD_BYPASS_CFG0_RMSK)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_SSP_RD_BYPASS_CFG0_ADDR, m)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_SSP_RD_BYPASS_CFG0_ADDR,v)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SSP_RD_BYPASS_CFG0_ADDR,m,v,HWIO_MCCC_SSP_RD_BYPASS_CFG0_IN)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_VEC1_BMSK                                0xffff0000
#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_VEC1_SHFT                                      0x10
#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_VEC0_BMSK                                    0xffff
#define HWIO_MCCC_SSP_RD_BYPASS_CFG0_VEC0_SHFT                                       0x0

#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_ADDR                                     (MCCC_MCCC_MSTR_REG_BASE      + 0x000000cc)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_RMSK                                     0xffffffff
#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_SSP_RD_BYPASS_CFG1_ADDR, HWIO_MCCC_SSP_RD_BYPASS_CFG1_RMSK)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_SSP_RD_BYPASS_CFG1_ADDR, m)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_SSP_RD_BYPASS_CFG1_ADDR,v)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SSP_RD_BYPASS_CFG1_ADDR,m,v,HWIO_MCCC_SSP_RD_BYPASS_CFG1_IN)
#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_VEC3_BMSK                                0xffff0000
#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_VEC3_SHFT                                      0x10
#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_VEC2_BMSK                                    0xffff
#define HWIO_MCCC_SSP_RD_BYPASS_CFG1_VEC2_SHFT                                       0x0

#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_ADDR                                    (MCCC_MCCC_MSTR_REG_BASE      + 0x00000100)
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_RMSK                                    0x1f0000ff
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_IN          \
        in_dword_masked(HWIO_MCCC_TASK0_RX_ENABLE_CFG_ADDR, HWIO_MCCC_TASK0_RX_ENABLE_CFG_RMSK)
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK0_RX_ENABLE_CFG_ADDR, m)
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_TASK0_RX_ENABLE_CFG_ADDR,v)
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK0_RX_ENABLE_CFG_ADDR,m,v,HWIO_MCCC_TASK0_RX_ENABLE_CFG_IN)
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_STATE_ID_BMSK                           0x1f000000
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_STATE_ID_SHFT                                 0x18
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_RESUME_ID_BMSK                                0xf0
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_RESUME_ID_SHFT                                 0x4
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_START_ID_BMSK                                  0xf
#define HWIO_MCCC_TASK0_RX_ENABLE_CFG_START_ID_SHFT                                  0x0

#define HWIO_MCCC_TASK1_RX_CLKON_CFG_ADDR                                     (MCCC_MCCC_MSTR_REG_BASE      + 0x00000104)
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_RMSK                                     0x1f0000ff
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_IN          \
        in_dword_masked(HWIO_MCCC_TASK1_RX_CLKON_CFG_ADDR, HWIO_MCCC_TASK1_RX_CLKON_CFG_RMSK)
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK1_RX_CLKON_CFG_ADDR, m)
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_TASK1_RX_CLKON_CFG_ADDR,v)
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK1_RX_CLKON_CFG_ADDR,m,v,HWIO_MCCC_TASK1_RX_CLKON_CFG_IN)
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_STATE_ID_BMSK                            0x1f000000
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_STATE_ID_SHFT                                  0x18
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_RESUME_ID_BMSK                                 0xf0
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_RESUME_ID_SHFT                                  0x4
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_START_ID_BMSK                                   0xf
#define HWIO_MCCC_TASK1_RX_CLKON_CFG_START_ID_SHFT                                   0x0

#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_ADDR                                  (MCCC_MCCC_MSTR_REG_BASE      + 0x00000108)
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_RMSK                                  0x1f0000ff
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_IN          \
        in_dword_masked(HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_ADDR, HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_RMSK)
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_ADDR, m)
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_ADDR,v)
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_ADDR,m,v,HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_IN)
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_STATE_ID_BMSK                         0x1f000000
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_STATE_ID_SHFT                               0x18
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_RESUME_ID_BMSK                              0xf0
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_RESUME_ID_SHFT                               0x4
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_START_ID_BMSK                                0xf
#define HWIO_MCCC_TASK2_GFCM_SWITCH_CFG_START_ID_SHFT                                0x0

#define HWIO_MCCC_TASK3_SSP_CFG_ADDR                                          (MCCC_MCCC_MSTR_REG_BASE      + 0x0000010c)
#define HWIO_MCCC_TASK3_SSP_CFG_RMSK                                          0x1f0000ff
#define HWIO_MCCC_TASK3_SSP_CFG_IN          \
        in_dword_masked(HWIO_MCCC_TASK3_SSP_CFG_ADDR, HWIO_MCCC_TASK3_SSP_CFG_RMSK)
#define HWIO_MCCC_TASK3_SSP_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK3_SSP_CFG_ADDR, m)
#define HWIO_MCCC_TASK3_SSP_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_TASK3_SSP_CFG_ADDR,v)
#define HWIO_MCCC_TASK3_SSP_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK3_SSP_CFG_ADDR,m,v,HWIO_MCCC_TASK3_SSP_CFG_IN)
#define HWIO_MCCC_TASK3_SSP_CFG_STATE_ID_BMSK                                 0x1f000000
#define HWIO_MCCC_TASK3_SSP_CFG_STATE_ID_SHFT                                       0x18
#define HWIO_MCCC_TASK3_SSP_CFG_RESUME_ID_BMSK                                      0xf0
#define HWIO_MCCC_TASK3_SSP_CFG_RESUME_ID_SHFT                                       0x4
#define HWIO_MCCC_TASK3_SSP_CFG_START_ID_BMSK                                        0xf
#define HWIO_MCCC_TASK3_SSP_CFG_START_ID_SHFT                                        0x0

#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_ADDR                                   (MCCC_MCCC_MSTR_REG_BASE      + 0x00000110)
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_RMSK                                   0x1f0000ff
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_IN          \
        in_dword_masked(HWIO_MCCC_TASK4_RX_DISABLE_CFG_ADDR, HWIO_MCCC_TASK4_RX_DISABLE_CFG_RMSK)
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK4_RX_DISABLE_CFG_ADDR, m)
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_TASK4_RX_DISABLE_CFG_ADDR,v)
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK4_RX_DISABLE_CFG_ADDR,m,v,HWIO_MCCC_TASK4_RX_DISABLE_CFG_IN)
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_STATE_ID_BMSK                          0x1f000000
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_STATE_ID_SHFT                                0x18
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_RESUME_ID_BMSK                               0xf0
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_RESUME_ID_SHFT                                0x4
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_START_ID_BMSK                                 0xf
#define HWIO_MCCC_TASK4_RX_DISABLE_CFG_START_ID_SHFT                                 0x0

#define HWIO_MCCC_TASK_DEP_VEC_CFG0_ADDR                                      (MCCC_MCCC_MSTR_REG_BASE      + 0x00000120)
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_RMSK                                      0xffffffff
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_TASK_DEP_VEC_CFG0_ADDR, HWIO_MCCC_TASK_DEP_VEC_CFG0_RMSK)
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK_DEP_VEC_CFG0_ADDR, m)
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_TASK_DEP_VEC_CFG0_ADDR,v)
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK_DEP_VEC_CFG0_ADDR,m,v,HWIO_MCCC_TASK_DEP_VEC_CFG0_IN)
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_DEP_VEC3_BMSK                             0xff000000
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_DEP_VEC3_SHFT                                   0x18
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_DEP_VEC2_BMSK                               0xff0000
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_DEP_VEC2_SHFT                                   0x10
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_DEP_VEC1_BMSK                                 0xff00
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_DEP_VEC1_SHFT                                    0x8
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_DEP_VEC0_BMSK                                   0xff
#define HWIO_MCCC_TASK_DEP_VEC_CFG0_DEP_VEC0_SHFT                                    0x0

#define HWIO_MCCC_TASK_DEP_VEC_CFG1_ADDR                                      (MCCC_MCCC_MSTR_REG_BASE      + 0x00000124)
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_RMSK                                      0xffffffff
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_TASK_DEP_VEC_CFG1_ADDR, HWIO_MCCC_TASK_DEP_VEC_CFG1_RMSK)
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK_DEP_VEC_CFG1_ADDR, m)
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_TASK_DEP_VEC_CFG1_ADDR,v)
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK_DEP_VEC_CFG1_ADDR,m,v,HWIO_MCCC_TASK_DEP_VEC_CFG1_IN)
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_DEP_VEC7_BMSK                             0xff000000
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_DEP_VEC7_SHFT                                   0x18
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_DEP_VEC6_BMSK                               0xff0000
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_DEP_VEC6_SHFT                                   0x10
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_DEP_VEC5_BMSK                                 0xff00
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_DEP_VEC5_SHFT                                    0x8
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_DEP_VEC4_BMSK                                   0xff
#define HWIO_MCCC_TASK_DEP_VEC_CFG1_DEP_VEC4_SHFT                                    0x0

#define HWIO_MCCC_TASK_DEP_VEC_CFG2_ADDR                                      (MCCC_MCCC_MSTR_REG_BASE      + 0x00000128)
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_RMSK                                      0xffffffff
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_IN          \
        in_dword_masked(HWIO_MCCC_TASK_DEP_VEC_CFG2_ADDR, HWIO_MCCC_TASK_DEP_VEC_CFG2_RMSK)
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK_DEP_VEC_CFG2_ADDR, m)
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_OUT(v)      \
        out_dword(HWIO_MCCC_TASK_DEP_VEC_CFG2_ADDR,v)
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK_DEP_VEC_CFG2_ADDR,m,v,HWIO_MCCC_TASK_DEP_VEC_CFG2_IN)
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_DEP_VEC9_BMSK                             0xff000000
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_DEP_VEC9_SHFT                                   0x18
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_MPT_DEP_VEC9_BMSK                           0xff0000
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_MPT_DEP_VEC9_SHFT                               0x10
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_DEP_VEC8_BMSK                                 0xff00
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_DEP_VEC8_SHFT                                    0x8
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_MPT_DEP_VEC8_BMSK                               0xff
#define HWIO_MCCC_TASK_DEP_VEC_CFG2_MPT_DEP_VEC8_SHFT                                0x0

#define HWIO_MCCC_TASK_MASK_CFG0_ADDR                                         (MCCC_MCCC_MSTR_REG_BASE      + 0x00000130)
#define HWIO_MCCC_TASK_MASK_CFG0_RMSK                                         0x1070001f
#define HWIO_MCCC_TASK_MASK_CFG0_IN          \
        in_dword_masked(HWIO_MCCC_TASK_MASK_CFG0_ADDR, HWIO_MCCC_TASK_MASK_CFG0_RMSK)
#define HWIO_MCCC_TASK_MASK_CFG0_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK_MASK_CFG0_ADDR, m)
#define HWIO_MCCC_TASK_MASK_CFG0_OUT(v)      \
        out_dword(HWIO_MCCC_TASK_MASK_CFG0_ADDR,v)
#define HWIO_MCCC_TASK_MASK_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK_MASK_CFG0_ADDR,m,v,HWIO_MCCC_TASK_MASK_CFG0_IN)
#define HWIO_MCCC_TASK_MASK_CFG0_ENABLE_BMSK                                  0x10000000
#define HWIO_MCCC_TASK_MASK_CFG0_ENABLE_SHFT                                        0x1c
#define HWIO_MCCC_TASK_MASK_CFG0_DEP_SAME_FREQ_RATIO_BMSK                       0x400000
#define HWIO_MCCC_TASK_MASK_CFG0_DEP_SAME_FREQ_RATIO_SHFT                           0x16
#define HWIO_MCCC_TASK_MASK_CFG0_DEP_SAME_PERIOD_BMSK                           0x200000
#define HWIO_MCCC_TASK_MASK_CFG0_DEP_SAME_PERIOD_SHFT                               0x15
#define HWIO_MCCC_TASK_MASK_CFG0_DEP_SAME_PLL_SRC_BMSK                          0x100000
#define HWIO_MCCC_TASK_MASK_CFG0_DEP_SAME_PLL_SRC_SHFT                              0x14
#define HWIO_MCCC_TASK_MASK_CFG0_TASK4_RX_DISABLE_MASK_BMSK                         0x10
#define HWIO_MCCC_TASK_MASK_CFG0_TASK4_RX_DISABLE_MASK_SHFT                          0x4
#define HWIO_MCCC_TASK_MASK_CFG0_TASK3_SSP_MASK_BMSK                                 0x8
#define HWIO_MCCC_TASK_MASK_CFG0_TASK3_SSP_MASK_SHFT                                 0x3
#define HWIO_MCCC_TASK_MASK_CFG0_TASK2_GFCM_SWITCH_MASK_BMSK                         0x4
#define HWIO_MCCC_TASK_MASK_CFG0_TASK2_GFCM_SWITCH_MASK_SHFT                         0x2
#define HWIO_MCCC_TASK_MASK_CFG0_TASK1_RX_CLKON_MASK_BMSK                            0x2
#define HWIO_MCCC_TASK_MASK_CFG0_TASK1_RX_CLKON_MASK_SHFT                            0x1
#define HWIO_MCCC_TASK_MASK_CFG0_TASK0_RX_ENABLE_MASK_BMSK                           0x1
#define HWIO_MCCC_TASK_MASK_CFG0_TASK0_RX_ENABLE_MASK_SHFT                           0x0

#define HWIO_MCCC_TASK_MASK_CFG1_ADDR                                         (MCCC_MCCC_MSTR_REG_BASE      + 0x00000134)
#define HWIO_MCCC_TASK_MASK_CFG1_RMSK                                         0x1070001f
#define HWIO_MCCC_TASK_MASK_CFG1_IN          \
        in_dword_masked(HWIO_MCCC_TASK_MASK_CFG1_ADDR, HWIO_MCCC_TASK_MASK_CFG1_RMSK)
#define HWIO_MCCC_TASK_MASK_CFG1_INM(m)      \
        in_dword_masked(HWIO_MCCC_TASK_MASK_CFG1_ADDR, m)
#define HWIO_MCCC_TASK_MASK_CFG1_OUT(v)      \
        out_dword(HWIO_MCCC_TASK_MASK_CFG1_ADDR,v)
#define HWIO_MCCC_TASK_MASK_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TASK_MASK_CFG1_ADDR,m,v,HWIO_MCCC_TASK_MASK_CFG1_IN)
#define HWIO_MCCC_TASK_MASK_CFG1_ENABLE_BMSK                                  0x10000000
#define HWIO_MCCC_TASK_MASK_CFG1_ENABLE_SHFT                                        0x1c
#define HWIO_MCCC_TASK_MASK_CFG1_DEP_SAME_FREQ_RATIO_BMSK                       0x400000
#define HWIO_MCCC_TASK_MASK_CFG1_DEP_SAME_FREQ_RATIO_SHFT                           0x16
#define HWIO_MCCC_TASK_MASK_CFG1_DEP_SAME_PERIOD_BMSK                           0x200000
#define HWIO_MCCC_TASK_MASK_CFG1_DEP_SAME_PERIOD_SHFT                               0x15
#define HWIO_MCCC_TASK_MASK_CFG1_DEP_SAME_PLL_SRC_BMSK                          0x100000
#define HWIO_MCCC_TASK_MASK_CFG1_DEP_SAME_PLL_SRC_SHFT                              0x14
#define HWIO_MCCC_TASK_MASK_CFG1_TASK4_RX_DISABLE_MASK_BMSK                         0x10
#define HWIO_MCCC_TASK_MASK_CFG1_TASK4_RX_DISABLE_MASK_SHFT                          0x4
#define HWIO_MCCC_TASK_MASK_CFG1_TASK3_SSP_MASK_BMSK                                 0x8
#define HWIO_MCCC_TASK_MASK_CFG1_TASK3_SSP_MASK_SHFT                                 0x3
#define HWIO_MCCC_TASK_MASK_CFG1_TASK2_GFCM_SWITCH_MASK_BMSK                         0x4
#define HWIO_MCCC_TASK_MASK_CFG1_TASK2_GFCM_SWITCH_MASK_SHFT                         0x2
#define HWIO_MCCC_TASK_MASK_CFG1_TASK1_RX_CLKON_MASK_BMSK                            0x2
#define HWIO_MCCC_TASK_MASK_CFG1_TASK1_RX_CLKON_MASK_SHFT                            0x1
#define HWIO_MCCC_TASK_MASK_CFG1_TASK0_RX_ENABLE_MASK_BMSK                           0x1
#define HWIO_MCCC_TASK_MASK_CFG1_TASK0_RX_ENABLE_MASK_SHFT                           0x0

#define HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_ADDR                              (MCCC_MCCC_MSTR_REG_BASE      + 0x00000140)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_RMSK                                     0x1
#define HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_IN          \
        in_dword_masked(HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_ADDR, HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_RMSK)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_INM(m)      \
        in_dword_masked(HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_ADDR, m)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_OUT(v)      \
        out_dword(HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_ADDR,v)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_ADDR,m,v,HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_IN)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_ACTIVE_BMSK                              0x1
#define HWIO_MCCC_SINGLE_TASK_ENGINE_UPDATE_ACTIVE_SHFT                              0x0

#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_ADDR                                 (MCCC_MCCC_MSTR_REG_BASE      + 0x00000144)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_RMSK                                       0x1f
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_IN          \
        in_dword_masked(HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_ADDR, HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_RMSK)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_ADDR, m)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_ADDR,v)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_ADDR,m,v,HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_IN)
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK4_RX_DISABLE_BMSK                      0x10
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK4_RX_DISABLE_SHFT                       0x4
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK3_SSP_BMSK                              0x8
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK3_SSP_SHFT                              0x3
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK2_GFCM_SWITCH_BMSK                      0x4
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK2_GFCM_SWITCH_SHFT                      0x2
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK1_RX_CLKON_BMSK                         0x2
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK1_RX_CLKON_SHFT                         0x1
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK0_RX_ENABLE_BMSK                        0x1
#define HWIO_MCCC_SINGLE_TASK_ENGINE_CFG_TASK0_RX_ENABLE_SHFT                        0x0

#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_ADDR                              (MCCC_MCCC_MSTR_REG_BASE      + 0x00000150)
#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_RMSK                                  0x1f1f
#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_IN          \
        in_dword_masked(HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_ADDR, HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_RMSK)
#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_ADDR, m)
#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_ADDR,v)
#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_ADDR,m,v,HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_IN)
#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_STOP_STATE_BMSK                       0x1f00
#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_STOP_STATE_SHFT                          0x8
#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_START_STATE_BMSK                        0x1f
#define HWIO_MCCC_GCC_MC_CLKON_OVERRIDE_CFG_START_STATE_SHFT                         0x0

#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_ADDR                           (MCCC_MCCC_MSTR_REG_BASE      + 0x00000180)
#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_RMSK                           0x80000001
#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_IN          \
        in_dword_masked(HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_ADDR, HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_RMSK)
#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_INM(m)      \
        in_dword_masked(HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_ADDR, m)
#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_OUT(v)      \
        out_dword(HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_ADDR,v)
#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_ADDR,m,v,HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_IN)
#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_CLK_OFF_BMSK                   0x80000000
#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_CLK_OFF_SHFT                         0x1f
#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_CLK_ENABLE_BMSK                       0x1
#define HWIO_MCCC_DDRCC0_GCC_SRC0_BYP_CLK_CGCR_CLK_ENABLE_SHFT                       0x0

#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_ADDR                           (MCCC_MCCC_MSTR_REG_BASE      + 0x00000184)
#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_RMSK                           0x80000001
#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_IN          \
        in_dword_masked(HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_ADDR, HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_RMSK)
#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_INM(m)      \
        in_dword_masked(HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_ADDR, m)
#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_OUT(v)      \
        out_dword(HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_ADDR,v)
#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_ADDR,m,v,HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_IN)
#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_CLK_OFF_BMSK                   0x80000000
#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_CLK_OFF_SHFT                         0x1f
#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_CLK_ENABLE_BMSK                       0x1
#define HWIO_MCCC_DDRCC0_GCC_SRC1_BYP_CLK_CGCR_CLK_ENABLE_SHFT                       0x0

#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_ADDR                           (MCCC_MCCC_MSTR_REG_BASE      + 0x00000188)
#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_RMSK                           0x80000001
#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_IN          \
        in_dword_masked(HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_ADDR, HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_RMSK)
#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_INM(m)      \
        in_dword_masked(HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_ADDR, m)
#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_OUT(v)      \
        out_dword(HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_ADDR,v)
#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_ADDR,m,v,HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_IN)
#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_CLK_OFF_BMSK                   0x80000000
#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_CLK_OFF_SHFT                         0x1f
#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_CLK_ENABLE_BMSK                       0x1
#define HWIO_MCCC_DDRCC1_GCC_SRC0_BYP_CLK_CGCR_CLK_ENABLE_SHFT                       0x0

#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_ADDR                           (MCCC_MCCC_MSTR_REG_BASE      + 0x0000018c)
#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_RMSK                           0x80000001
#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_IN          \
        in_dword_masked(HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_ADDR, HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_RMSK)
#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_INM(m)      \
        in_dword_masked(HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_ADDR, m)
#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_OUT(v)      \
        out_dword(HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_ADDR,v)
#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_ADDR,m,v,HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_IN)
#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_CLK_OFF_BMSK                   0x80000000
#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_CLK_OFF_SHFT                         0x1f
#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_CLK_ENABLE_BMSK                       0x1
#define HWIO_MCCC_DDRCC1_GCC_SRC1_BYP_CLK_CGCR_CLK_ENABLE_SHFT                       0x0

#define HWIO_MCCC_MISC_FEATURE_CFG_ADDR                                       (MCCC_MCCC_MSTR_REG_BASE      + 0x00000200)
#define HWIO_MCCC_MISC_FEATURE_CFG_RMSK                                              0x1
#define HWIO_MCCC_MISC_FEATURE_CFG_IN          \
        in_dword_masked(HWIO_MCCC_MISC_FEATURE_CFG_ADDR, HWIO_MCCC_MISC_FEATURE_CFG_RMSK)
#define HWIO_MCCC_MISC_FEATURE_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_MISC_FEATURE_CFG_ADDR, m)
#define HWIO_MCCC_MISC_FEATURE_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_MISC_FEATURE_CFG_ADDR,v)
#define HWIO_MCCC_MISC_FEATURE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_MISC_FEATURE_CFG_ADDR,m,v,HWIO_MCCC_MISC_FEATURE_CFG_IN)
#define HWIO_MCCC_MISC_FEATURE_CFG_PHY_QFI_MASK_BMSK                                 0x1
#define HWIO_MCCC_MISC_FEATURE_CFG_PHY_QFI_MASK_SHFT                                 0x0

#define HWIO_MCCC_CLOCK_GATE_CFG_ADDR                                         (MCCC_MCCC_MSTR_REG_BASE      + 0x00000210)
#define HWIO_MCCC_CLOCK_GATE_CFG_RMSK                                              0x111
#define HWIO_MCCC_CLOCK_GATE_CFG_IN          \
        in_dword_masked(HWIO_MCCC_CLOCK_GATE_CFG_ADDR, HWIO_MCCC_CLOCK_GATE_CFG_RMSK)
#define HWIO_MCCC_CLOCK_GATE_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_CLOCK_GATE_CFG_ADDR, m)
#define HWIO_MCCC_CLOCK_GATE_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_CLOCK_GATE_CFG_ADDR,v)
#define HWIO_MCCC_CLOCK_GATE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_CLOCK_GATE_CFG_ADDR,m,v,HWIO_MCCC_CLOCK_GATE_CFG_IN)
#define HWIO_MCCC_CLOCK_GATE_CFG_INTERWORK_CLK_ENABLE_BMSK                         0x100
#define HWIO_MCCC_CLOCK_GATE_CFG_INTERWORK_CLK_ENABLE_SHFT                           0x8
#define HWIO_MCCC_CLOCK_GATE_CFG_MCCC_CLK_DISABLE_BMSK                              0x10
#define HWIO_MCCC_CLOCK_GATE_CFG_MCCC_CLK_DISABLE_SHFT                               0x4
#define HWIO_MCCC_CLOCK_GATE_CFG_MCCC_HW_CLKGATE_EN_BMSK                             0x1
#define HWIO_MCCC_CLOCK_GATE_CFG_MCCC_HW_CLKGATE_EN_SHFT                             0x0

#define HWIO_MCCC_FREQ_SWITCH_DISABLE_ADDR                                    (MCCC_MCCC_MSTR_REG_BASE      + 0x00000214)
#define HWIO_MCCC_FREQ_SWITCH_DISABLE_RMSK                                           0x1
#define HWIO_MCCC_FREQ_SWITCH_DISABLE_IN          \
        in_dword_masked(HWIO_MCCC_FREQ_SWITCH_DISABLE_ADDR, HWIO_MCCC_FREQ_SWITCH_DISABLE_RMSK)
#define HWIO_MCCC_FREQ_SWITCH_DISABLE_INM(m)      \
        in_dword_masked(HWIO_MCCC_FREQ_SWITCH_DISABLE_ADDR, m)
#define HWIO_MCCC_FREQ_SWITCH_DISABLE_OUT(v)      \
        out_dword(HWIO_MCCC_FREQ_SWITCH_DISABLE_ADDR,v)
#define HWIO_MCCC_FREQ_SWITCH_DISABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_FREQ_SWITCH_DISABLE_ADDR,m,v,HWIO_MCCC_FREQ_SWITCH_DISABLE_IN)
#define HWIO_MCCC_FREQ_SWITCH_DISABLE_DISABLE_BMSK                                   0x1
#define HWIO_MCCC_FREQ_SWITCH_DISABLE_DISABLE_SHFT                                   0x0

#define HWIO_MCCC_CHANNEL_DISABLE_ADDR                                        (MCCC_MCCC_MSTR_REG_BASE      + 0x00000218)
#define HWIO_MCCC_CHANNEL_DISABLE_RMSK                                               0xf
#define HWIO_MCCC_CHANNEL_DISABLE_IN          \
        in_dword_masked(HWIO_MCCC_CHANNEL_DISABLE_ADDR, HWIO_MCCC_CHANNEL_DISABLE_RMSK)
#define HWIO_MCCC_CHANNEL_DISABLE_INM(m)      \
        in_dword_masked(HWIO_MCCC_CHANNEL_DISABLE_ADDR, m)
#define HWIO_MCCC_CHANNEL_DISABLE_OUT(v)      \
        out_dword(HWIO_MCCC_CHANNEL_DISABLE_ADDR,v)
#define HWIO_MCCC_CHANNEL_DISABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_CHANNEL_DISABLE_ADDR,m,v,HWIO_MCCC_CHANNEL_DISABLE_IN)
#define HWIO_MCCC_CHANNEL_DISABLE_CH3_DISABLE_BMSK                                   0x8
#define HWIO_MCCC_CHANNEL_DISABLE_CH3_DISABLE_SHFT                                   0x3
#define HWIO_MCCC_CHANNEL_DISABLE_CH2_DISABLE_BMSK                                   0x4
#define HWIO_MCCC_CHANNEL_DISABLE_CH2_DISABLE_SHFT                                   0x2
#define HWIO_MCCC_CHANNEL_DISABLE_CH1_DISABLE_BMSK                                   0x2
#define HWIO_MCCC_CHANNEL_DISABLE_CH1_DISABLE_SHFT                                   0x1
#define HWIO_MCCC_CHANNEL_DISABLE_CH0_DISABLE_BMSK                                   0x1
#define HWIO_MCCC_CHANNEL_DISABLE_CH0_DISABLE_SHFT                                   0x0

#define HWIO_MCCC_SPARE0_ADDR                                                 (MCCC_MCCC_MSTR_REG_BASE      + 0x00000230)
#define HWIO_MCCC_SPARE0_RMSK                                                        0xf
#define HWIO_MCCC_SPARE0_IN          \
        in_dword_masked(HWIO_MCCC_SPARE0_ADDR, HWIO_MCCC_SPARE0_RMSK)
#define HWIO_MCCC_SPARE0_INM(m)      \
        in_dword_masked(HWIO_MCCC_SPARE0_ADDR, m)
#define HWIO_MCCC_SPARE0_OUT(v)      \
        out_dword(HWIO_MCCC_SPARE0_ADDR,v)
#define HWIO_MCCC_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SPARE0_ADDR,m,v,HWIO_MCCC_SPARE0_IN)
#define HWIO_MCCC_SPARE0_SPARE_BMSK                                                  0xf
#define HWIO_MCCC_SPARE0_SPARE_SHFT                                                  0x0

#define HWIO_MCCC_SPARE1_ADDR                                                 (MCCC_MCCC_MSTR_REG_BASE      + 0x00000234)
#define HWIO_MCCC_SPARE1_RMSK                                                        0xf
#define HWIO_MCCC_SPARE1_IN          \
        in_dword_masked(HWIO_MCCC_SPARE1_ADDR, HWIO_MCCC_SPARE1_RMSK)
#define HWIO_MCCC_SPARE1_INM(m)      \
        in_dword_masked(HWIO_MCCC_SPARE1_ADDR, m)
#define HWIO_MCCC_SPARE1_OUT(v)      \
        out_dword(HWIO_MCCC_SPARE1_ADDR,v)
#define HWIO_MCCC_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SPARE1_ADDR,m,v,HWIO_MCCC_SPARE1_IN)
#define HWIO_MCCC_SPARE1_SPARE_BMSK                                                  0xf
#define HWIO_MCCC_SPARE1_SPARE_SHFT                                                  0x0

#define HWIO_MCCC_SW_CTL0_ADDR                                                (MCCC_MCCC_MSTR_REG_BASE      + 0x00000240)
#define HWIO_MCCC_SW_CTL0_RMSK                                                   0x13377
#define HWIO_MCCC_SW_CTL0_IN          \
        in_dword_masked(HWIO_MCCC_SW_CTL0_ADDR, HWIO_MCCC_SW_CTL0_RMSK)
#define HWIO_MCCC_SW_CTL0_INM(m)      \
        in_dword_masked(HWIO_MCCC_SW_CTL0_ADDR, m)
#define HWIO_MCCC_SW_CTL0_OUT(v)      \
        out_dword(HWIO_MCCC_SW_CTL0_ADDR,v)
#define HWIO_MCCC_SW_CTL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SW_CTL0_ADDR,m,v,HWIO_MCCC_SW_CTL0_IN)
#define HWIO_MCCC_SW_CTL0_SSP_P1_HW_CLKGATE_EN_BMSK                              0x10000
#define HWIO_MCCC_SW_CTL0_SSP_P1_HW_CLKGATE_EN_SHFT                                 0x10
#define HWIO_MCCC_SW_CTL0_SSP_P1_DISABLE_BMSK                                     0x2000
#define HWIO_MCCC_SW_CTL0_SSP_P1_DISABLE_SHFT                                        0xd
#define HWIO_MCCC_SW_CTL0_SSP_P1_DISABLE_SW_CTL_BMSK                              0x1000
#define HWIO_MCCC_SW_CTL0_SSP_P1_DISABLE_SW_CTL_SHFT                                 0xc
#define HWIO_MCCC_SW_CTL0_SSP_CDIV_EN_CFG_BMSK                                     0x200
#define HWIO_MCCC_SW_CTL0_SSP_CDIV_EN_CFG_SHFT                                       0x9
#define HWIO_MCCC_SW_CTL0_SSP_CDIV_EN_CFG_SW_CTL_BMSK                              0x100
#define HWIO_MCCC_SW_CTL0_SSP_CDIV_EN_CFG_SW_CTL_SHFT                                0x8
#define HWIO_MCCC_SW_CTL0_RX1_ANA_PU_BMSK                                           0x40
#define HWIO_MCCC_SW_CTL0_RX1_ANA_PU_SHFT                                            0x6
#define HWIO_MCCC_SW_CTL0_RX0_ANA_PU_BMSK                                           0x20
#define HWIO_MCCC_SW_CTL0_RX0_ANA_PU_SHFT                                            0x5
#define HWIO_MCCC_SW_CTL0_RX_ANA_PU_SW_CTL_BMSK                                     0x10
#define HWIO_MCCC_SW_CTL0_RX_ANA_PU_SW_CTL_SHFT                                      0x4
#define HWIO_MCCC_SW_CTL0_RX1_CGC_CLK_EN_BMSK                                        0x4
#define HWIO_MCCC_SW_CTL0_RX1_CGC_CLK_EN_SHFT                                        0x2
#define HWIO_MCCC_SW_CTL0_RX0_CGC_CLK_EN_BMSK                                        0x2
#define HWIO_MCCC_SW_CTL0_RX0_CGC_CLK_EN_SHFT                                        0x1
#define HWIO_MCCC_SW_CTL0_RX_CGC_CLK_EN_SW_CTL_BMSK                                  0x1
#define HWIO_MCCC_SW_CTL0_RX_CGC_CLK_EN_SW_CTL_SHFT                                  0x0

#define HWIO_MCCC_SW_CTL1_ADDR                                                (MCCC_MCCC_MSTR_REG_BASE      + 0x00000244)
#define HWIO_MCCC_SW_CTL1_RMSK                                                    0x1113
#define HWIO_MCCC_SW_CTL1_IN          \
        in_dword_masked(HWIO_MCCC_SW_CTL1_ADDR, HWIO_MCCC_SW_CTL1_RMSK)
#define HWIO_MCCC_SW_CTL1_INM(m)      \
        in_dword_masked(HWIO_MCCC_SW_CTL1_ADDR, m)
#define HWIO_MCCC_SW_CTL1_OUT(v)      \
        out_dword(HWIO_MCCC_SW_CTL1_ADDR,v)
#define HWIO_MCCC_SW_CTL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SW_CTL1_ADDR,m,v,HWIO_MCCC_SW_CTL1_IN)
#define HWIO_MCCC_SW_CTL1_INTER_PLL_SRC_TOGGLE_BMSK                               0x1000
#define HWIO_MCCC_SW_CTL1_INTER_PLL_SRC_TOGGLE_SHFT                                  0xc
#define HWIO_MCCC_SW_CTL1_FIRST_FREQ_SWITCH_TOGGLE_BMSK                            0x100
#define HWIO_MCCC_SW_CTL1_FIRST_FREQ_SWITCH_TOGGLE_SHFT                              0x8
#define HWIO_MCCC_SW_CTL1_FREQ_SWITCH_TOGGLE_MASK_BMSK                              0x10
#define HWIO_MCCC_SW_CTL1_FREQ_SWITCH_TOGGLE_MASK_SHFT                               0x4
#define HWIO_MCCC_SW_CTL1_MC_CLK_MUX_POL_BMSK                                        0x2
#define HWIO_MCCC_SW_CTL1_MC_CLK_MUX_POL_SHFT                                        0x1
#define HWIO_MCCC_SW_CTL1_MC_CLK_MUX_POL_SW_CTL_BMSK                                 0x1
#define HWIO_MCCC_SW_CTL1_MC_CLK_MUX_POL_SW_CTL_SHFT                                 0x0

#define HWIO_MCCC_SW_OVERRIDE_UPDATE_ADDR                                     (MCCC_MCCC_MSTR_REG_BASE      + 0x00000250)
#define HWIO_MCCC_SW_OVERRIDE_UPDATE_RMSK                                            0x1
#define HWIO_MCCC_SW_OVERRIDE_UPDATE_IN          \
        in_dword_masked(HWIO_MCCC_SW_OVERRIDE_UPDATE_ADDR, HWIO_MCCC_SW_OVERRIDE_UPDATE_RMSK)
#define HWIO_MCCC_SW_OVERRIDE_UPDATE_INM(m)      \
        in_dword_masked(HWIO_MCCC_SW_OVERRIDE_UPDATE_ADDR, m)
#define HWIO_MCCC_SW_OVERRIDE_UPDATE_OUT(v)      \
        out_dword(HWIO_MCCC_SW_OVERRIDE_UPDATE_ADDR,v)
#define HWIO_MCCC_SW_OVERRIDE_UPDATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SW_OVERRIDE_UPDATE_ADDR,m,v,HWIO_MCCC_SW_OVERRIDE_UPDATE_IN)
#define HWIO_MCCC_SW_OVERRIDE_UPDATE_UPDATE_BMSK                                     0x1
#define HWIO_MCCC_SW_OVERRIDE_UPDATE_UPDATE_SHFT                                     0x0

#define HWIO_MCCC_SW_OVERRIDE0_ADDR                                           (MCCC_MCCC_MSTR_REG_BASE      + 0x00000254)
#define HWIO_MCCC_SW_OVERRIDE0_RMSK                                                  0x7
#define HWIO_MCCC_SW_OVERRIDE0_IN          \
        in_dword_masked(HWIO_MCCC_SW_OVERRIDE0_ADDR, HWIO_MCCC_SW_OVERRIDE0_RMSK)
#define HWIO_MCCC_SW_OVERRIDE0_INM(m)      \
        in_dword_masked(HWIO_MCCC_SW_OVERRIDE0_ADDR, m)
#define HWIO_MCCC_SW_OVERRIDE0_OUT(v)      \
        out_dword(HWIO_MCCC_SW_OVERRIDE0_ADDR,v)
#define HWIO_MCCC_SW_OVERRIDE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SW_OVERRIDE0_ADDR,m,v,HWIO_MCCC_SW_OVERRIDE0_IN)
#define HWIO_MCCC_SW_OVERRIDE0_GFCM_SEL_BMSK                                         0x6
#define HWIO_MCCC_SW_OVERRIDE0_GFCM_SEL_SHFT                                         0x1
#define HWIO_MCCC_SW_OVERRIDE0_GFCM_SEL_SW_CTL_BMSK                                  0x1
#define HWIO_MCCC_SW_OVERRIDE0_GFCM_SEL_SW_CTL_SHFT                                  0x0

#define HWIO_MCCC_SW_OVERRIDE1_ADDR                                           (MCCC_MCCC_MSTR_REG_BASE      + 0x00000258)
#define HWIO_MCCC_SW_OVERRIDE1_RMSK                                             0x1f11f1
#define HWIO_MCCC_SW_OVERRIDE1_IN          \
        in_dword_masked(HWIO_MCCC_SW_OVERRIDE1_ADDR, HWIO_MCCC_SW_OVERRIDE1_RMSK)
#define HWIO_MCCC_SW_OVERRIDE1_INM(m)      \
        in_dword_masked(HWIO_MCCC_SW_OVERRIDE1_ADDR, m)
#define HWIO_MCCC_SW_OVERRIDE1_OUT(v)      \
        out_dword(HWIO_MCCC_SW_OVERRIDE1_ADDR,v)
#define HWIO_MCCC_SW_OVERRIDE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SW_OVERRIDE1_ADDR,m,v,HWIO_MCCC_SW_OVERRIDE1_IN)
#define HWIO_MCCC_SW_OVERRIDE1_CH23_BREAKPOINT_STATE_BMSK                       0x1f0000
#define HWIO_MCCC_SW_OVERRIDE1_CH23_BREAKPOINT_STATE_SHFT                           0x10
#define HWIO_MCCC_SW_OVERRIDE1_CH23_BREAKPOINT_SW_CTL_BMSK                        0x1000
#define HWIO_MCCC_SW_OVERRIDE1_CH23_BREAKPOINT_SW_CTL_SHFT                           0xc
#define HWIO_MCCC_SW_OVERRIDE1_CH01_BREAKPOINT_STATE_BMSK                          0x1f0
#define HWIO_MCCC_SW_OVERRIDE1_CH01_BREAKPOINT_STATE_SHFT                            0x4
#define HWIO_MCCC_SW_OVERRIDE1_CH01_BREAKPOINT_SW_CTL_BMSK                           0x1
#define HWIO_MCCC_SW_OVERRIDE1_CH01_BREAKPOINT_SW_CTL_SHFT                           0x0

#define HWIO_MCCC_SW_OVERRIDE2_ADDR                                           (MCCC_MCCC_MSTR_REG_BASE      + 0x0000025c)
#define HWIO_MCCC_SW_OVERRIDE2_RMSK                                               0x3333
#define HWIO_MCCC_SW_OVERRIDE2_IN          \
        in_dword_masked(HWIO_MCCC_SW_OVERRIDE2_ADDR, HWIO_MCCC_SW_OVERRIDE2_RMSK)
#define HWIO_MCCC_SW_OVERRIDE2_INM(m)      \
        in_dword_masked(HWIO_MCCC_SW_OVERRIDE2_ADDR, m)
#define HWIO_MCCC_SW_OVERRIDE2_OUT(v)      \
        out_dword(HWIO_MCCC_SW_OVERRIDE2_ADDR,v)
#define HWIO_MCCC_SW_OVERRIDE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_SW_OVERRIDE2_ADDR,m,v,HWIO_MCCC_SW_OVERRIDE2_IN)
#define HWIO_MCCC_SW_OVERRIDE2_DDRCC1_CLK_ON_BMSK                                 0x2000
#define HWIO_MCCC_SW_OVERRIDE2_DDRCC1_CLK_ON_SHFT                                    0xd
#define HWIO_MCCC_SW_OVERRIDE2_DDRCC1_CLK_ON_SW_CTL_BMSK                          0x1000
#define HWIO_MCCC_SW_OVERRIDE2_DDRCC1_CLK_ON_SW_CTL_SHFT                             0xc
#define HWIO_MCCC_SW_OVERRIDE2_DDRCC0_CLK_ON_BMSK                                  0x200
#define HWIO_MCCC_SW_OVERRIDE2_DDRCC0_CLK_ON_SHFT                                    0x9
#define HWIO_MCCC_SW_OVERRIDE2_DDRCC0_CLK_ON_SW_CTL_BMSK                           0x100
#define HWIO_MCCC_SW_OVERRIDE2_DDRCC0_CLK_ON_SW_CTL_SHFT                             0x8
#define HWIO_MCCC_SW_OVERRIDE2_GCC_SRC1_CLK_ON_BMSK                                 0x20
#define HWIO_MCCC_SW_OVERRIDE2_GCC_SRC1_CLK_ON_SHFT                                  0x5
#define HWIO_MCCC_SW_OVERRIDE2_GCC_SRC1_CLK_ON_SW_CTL_BMSK                          0x10
#define HWIO_MCCC_SW_OVERRIDE2_GCC_SRC1_CLK_ON_SW_CTL_SHFT                           0x4
#define HWIO_MCCC_SW_OVERRIDE2_GCC_SRC0_CLK_ON_BMSK                                  0x2
#define HWIO_MCCC_SW_OVERRIDE2_GCC_SRC0_CLK_ON_SHFT                                  0x1
#define HWIO_MCCC_SW_OVERRIDE2_GCC_SRC0_CLK_ON_SW_CTL_BMSK                           0x1
#define HWIO_MCCC_SW_OVERRIDE2_GCC_SRC0_CLK_ON_SW_CTL_SHFT                           0x0

#define HWIO_MCCC_TEST_CLOCK_CFG_ADDR                                         (MCCC_MCCC_MSTR_REG_BASE      + 0x00000270)
#define HWIO_MCCC_TEST_CLOCK_CFG_RMSK                                                0x1
#define HWIO_MCCC_TEST_CLOCK_CFG_IN          \
        in_dword_masked(HWIO_MCCC_TEST_CLOCK_CFG_ADDR, HWIO_MCCC_TEST_CLOCK_CFG_RMSK)
#define HWIO_MCCC_TEST_CLOCK_CFG_INM(m)      \
        in_dword_masked(HWIO_MCCC_TEST_CLOCK_CFG_ADDR, m)
#define HWIO_MCCC_TEST_CLOCK_CFG_OUT(v)      \
        out_dword(HWIO_MCCC_TEST_CLOCK_CFG_ADDR,v)
#define HWIO_MCCC_TEST_CLOCK_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCCC_TEST_CLOCK_CFG_ADDR,m,v,HWIO_MCCC_TEST_CLOCK_CFG_IN)
#define HWIO_MCCC_TEST_CLOCK_CFG_MCCC_CLK_ENABLE_BMSK                                0x1
#define HWIO_MCCC_TEST_CLOCK_CFG_MCCC_CLK_ENABLE_SHFT                                0x0

#define HWIO_MCCC_CRG_STATUS_ADDR                                             (MCCC_MCCC_MSTR_REG_BASE      + 0x00000280)
#define HWIO_MCCC_CRG_STATUS_RMSK                                                0x11111
#define HWIO_MCCC_CRG_STATUS_IN          \
        in_dword_masked(HWIO_MCCC_CRG_STATUS_ADDR, HWIO_MCCC_CRG_STATUS_RMSK)
#define HWIO_MCCC_CRG_STATUS_INM(m)      \
        in_dword_masked(HWIO_MCCC_CRG_STATUS_ADDR, m)
#define HWIO_MCCC_CRG_STATUS_DDRCC1_CLK_ON_BMSK                                  0x10000
#define HWIO_MCCC_CRG_STATUS_DDRCC1_CLK_ON_SHFT                                     0x10
#define HWIO_MCCC_CRG_STATUS_DDRCC0_CLK_ON_BMSK                                   0x1000
#define HWIO_MCCC_CRG_STATUS_DDRCC0_CLK_ON_SHFT                                      0xc
#define HWIO_MCCC_CRG_STATUS_GCC_SRC1_CLK_ON_BMSK                                  0x100
#define HWIO_MCCC_CRG_STATUS_GCC_SRC1_CLK_ON_SHFT                                    0x8
#define HWIO_MCCC_CRG_STATUS_GCC_SRC0_CLK_ON_BMSK                                   0x10
#define HWIO_MCCC_CRG_STATUS_GCC_SRC0_CLK_ON_SHFT                                    0x4
#define HWIO_MCCC_CRG_STATUS_MCCC_CGC_CLK_EN_BMSK                                    0x1
#define HWIO_MCCC_CRG_STATUS_MCCC_CGC_CLK_EN_SHFT                                    0x0

#define HWIO_MCCC_FSC_STATUS0_ADDR                                            (MCCC_MCCC_MSTR_REG_BASE      + 0x00000288)
#define HWIO_MCCC_FSC_STATUS0_RMSK                                            0x31111f1f
#define HWIO_MCCC_FSC_STATUS0_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATUS0_ADDR, HWIO_MCCC_FSC_STATUS0_RMSK)
#define HWIO_MCCC_FSC_STATUS0_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATUS0_ADDR, m)
#define HWIO_MCCC_FSC_STATUS0_CH23_STATE_BPT_HOLD_BMSK                        0x20000000
#define HWIO_MCCC_FSC_STATUS0_CH23_STATE_BPT_HOLD_SHFT                              0x1d
#define HWIO_MCCC_FSC_STATUS0_CH01_STATE_BPT_HOLD_BMSK                        0x10000000
#define HWIO_MCCC_FSC_STATUS0_CH01_STATE_BPT_HOLD_SHFT                              0x1c
#define HWIO_MCCC_FSC_STATUS0_CH0123_STATE_BPT_MATCH_BMSK                      0x1000000
#define HWIO_MCCC_FSC_STATUS0_CH0123_STATE_BPT_MATCH_SHFT                           0x18
#define HWIO_MCCC_FSC_STATUS0_CH23_STATE_BPT_MATCH_BMSK                         0x100000
#define HWIO_MCCC_FSC_STATUS0_CH23_STATE_BPT_MATCH_SHFT                             0x14
#define HWIO_MCCC_FSC_STATUS0_CH01_STATE_BPT_MATCH_BMSK                          0x10000
#define HWIO_MCCC_FSC_STATUS0_CH01_STATE_BPT_MATCH_SHFT                             0x10
#define HWIO_MCCC_FSC_STATUS0_CH23_STATE_BPT_BMSK                                 0x1f00
#define HWIO_MCCC_FSC_STATUS0_CH23_STATE_BPT_SHFT                                    0x8
#define HWIO_MCCC_FSC_STATUS0_CH01_STATE_BPT_BMSK                                   0x1f
#define HWIO_MCCC_FSC_STATUS0_CH01_STATE_BPT_SHFT                                    0x0

#define HWIO_MCCC_FSC_STATUS1_ADDR                                            (MCCC_MCCC_MSTR_REG_BASE      + 0x0000028c)
#define HWIO_MCCC_FSC_STATUS1_RMSK                                            0x1f111117
#define HWIO_MCCC_FSC_STATUS1_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATUS1_ADDR, HWIO_MCCC_FSC_STATUS1_RMSK)
#define HWIO_MCCC_FSC_STATUS1_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATUS1_ADDR, m)
#define HWIO_MCCC_FSC_STATUS1_FREQ_SWITCH_DISABLE_BMSK                        0x10000000
#define HWIO_MCCC_FSC_STATUS1_FREQ_SWITCH_DISABLE_SHFT                              0x1c
#define HWIO_MCCC_FSC_STATUS1_CHANNEL_DISABLE_BMSK                             0xf000000
#define HWIO_MCCC_FSC_STATUS1_CHANNEL_DISABLE_SHFT                                  0x18
#define HWIO_MCCC_FSC_STATUS1_FAST_FREQ_SWITCH_MATCH_BMSK                       0x100000
#define HWIO_MCCC_FSC_STATUS1_FAST_FREQ_SWITCH_MATCH_SHFT                           0x14
#define HWIO_MCCC_FSC_STATUS1_FIRST_FREQ_SWITCH_MATCH_BMSK                       0x10000
#define HWIO_MCCC_FSC_STATUS1_FIRST_FREQ_SWITCH_MATCH_SHFT                          0x10
#define HWIO_MCCC_FSC_STATUS1_PREV_MUX_POL_BMSK                                   0x1000
#define HWIO_MCCC_FSC_STATUS1_PREV_MUX_POL_SHFT                                      0xc
#define HWIO_MCCC_FSC_STATUS1_MUX_POL_BMSK                                         0x100
#define HWIO_MCCC_FSC_STATUS1_MUX_POL_SHFT                                           0x8
#define HWIO_MCCC_FSC_STATUS1_FREQ_SWITCH_CLR_BMSK                                  0x10
#define HWIO_MCCC_FSC_STATUS1_FREQ_SWITCH_CLR_SHFT                                   0x4
#define HWIO_MCCC_FSC_STATUS1_FREQ_SWITCH_ACTIVE_BMSK                                0x7
#define HWIO_MCCC_FSC_STATUS1_FREQ_SWITCH_ACTIVE_SHFT                                0x0

#define HWIO_MCCC_FSC_STATUS2_ADDR                                            (MCCC_MCCC_MSTR_REG_BASE      + 0x00000290)
#define HWIO_MCCC_FSC_STATUS2_RMSK                                            0x30111111
#define HWIO_MCCC_FSC_STATUS2_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATUS2_ADDR, HWIO_MCCC_FSC_STATUS2_RMSK)
#define HWIO_MCCC_FSC_STATUS2_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATUS2_ADDR, m)
#define HWIO_MCCC_FSC_STATUS2_TASK_MASK_CFG1_VALID_BMSK                       0x20000000
#define HWIO_MCCC_FSC_STATUS2_TASK_MASK_CFG1_VALID_SHFT                             0x1d
#define HWIO_MCCC_FSC_STATUS2_TASK_MASK_CFG0_VALID_BMSK                       0x10000000
#define HWIO_MCCC_FSC_STATUS2_TASK_MASK_CFG0_VALID_SHFT                             0x1c
#define HWIO_MCCC_FSC_STATUS2_STE_CH3_ACK_BMSK                                  0x100000
#define HWIO_MCCC_FSC_STATUS2_STE_CH3_ACK_SHFT                                      0x14
#define HWIO_MCCC_FSC_STATUS2_STE_CH2_ACK_BMSK                                   0x10000
#define HWIO_MCCC_FSC_STATUS2_STE_CH2_ACK_SHFT                                      0x10
#define HWIO_MCCC_FSC_STATUS2_STE_CH1_ACK_BMSK                                    0x1000
#define HWIO_MCCC_FSC_STATUS2_STE_CH1_ACK_SHFT                                       0xc
#define HWIO_MCCC_FSC_STATUS2_STE_CH0_ACK_BMSK                                     0x100
#define HWIO_MCCC_FSC_STATUS2_STE_CH0_ACK_SHFT                                       0x8
#define HWIO_MCCC_FSC_STATUS2_STE_CLR_BMSK                                          0x10
#define HWIO_MCCC_FSC_STATUS2_STE_CLR_SHFT                                           0x4
#define HWIO_MCCC_FSC_STATUS2_STE_ACTIVE_BMSK                                        0x1
#define HWIO_MCCC_FSC_STATUS2_STE_ACTIVE_SHFT                                        0x0

#define HWIO_MCCC_FSC_STATUS3_ADDR                                            (MCCC_MCCC_MSTR_REG_BASE      + 0x00000294)
#define HWIO_MCCC_FSC_STATUS3_RMSK                                               0x1ffff
#define HWIO_MCCC_FSC_STATUS3_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATUS3_ADDR, HWIO_MCCC_FSC_STATUS3_RMSK)
#define HWIO_MCCC_FSC_STATUS3_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATUS3_ADDR, m)
#define HWIO_MCCC_FSC_STATUS3_BAND_CFG0_BMSK                                     0x1ffff
#define HWIO_MCCC_FSC_STATUS3_BAND_CFG0_SHFT                                         0x0

#define HWIO_MCCC_FSC_STATUS4_ADDR                                            (MCCC_MCCC_MSTR_REG_BASE      + 0x00000298)
#define HWIO_MCCC_FSC_STATUS4_RMSK                                               0x1ffff
#define HWIO_MCCC_FSC_STATUS4_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATUS4_ADDR, HWIO_MCCC_FSC_STATUS4_RMSK)
#define HWIO_MCCC_FSC_STATUS4_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATUS4_ADDR, m)
#define HWIO_MCCC_FSC_STATUS4_PREV_BAND_CFG0_BMSK                                0x1ffff
#define HWIO_MCCC_FSC_STATUS4_PREV_BAND_CFG0_SHFT                                    0x0

#define HWIO_MCCC_FSC_STATUS5_ADDR                                            (MCCC_MCCC_MSTR_REG_BASE      + 0x0000029c)
#define HWIO_MCCC_FSC_STATUS5_RMSK                                               0x1ffff
#define HWIO_MCCC_FSC_STATUS5_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATUS5_ADDR, HWIO_MCCC_FSC_STATUS5_RMSK)
#define HWIO_MCCC_FSC_STATUS5_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATUS5_ADDR, m)
#define HWIO_MCCC_FSC_STATUS5_PERIOD_BMSK                                        0x1ffff
#define HWIO_MCCC_FSC_STATUS5_PERIOD_SHFT                                            0x0

#define HWIO_MCCC_FSC_STATUS6_ADDR                                            (MCCC_MCCC_MSTR_REG_BASE      + 0x000002a0)
#define HWIO_MCCC_FSC_STATUS6_RMSK                                               0x1ffff
#define HWIO_MCCC_FSC_STATUS6_IN          \
        in_dword_masked(HWIO_MCCC_FSC_STATUS6_ADDR, HWIO_MCCC_FSC_STATUS6_RMSK)
#define HWIO_MCCC_FSC_STATUS6_INM(m)      \
        in_dword_masked(HWIO_MCCC_FSC_STATUS6_ADDR, m)
#define HWIO_MCCC_FSC_STATUS6_PREV_PERIOD_BMSK                                   0x1ffff
#define HWIO_MCCC_FSC_STATUS6_PREV_PERIOD_SHFT                                       0x0

/*----------------------------------------------------------------------------
 * MODULE: GPUCC_GPU_CC_GPU_CC_GPU_CC_REG
 *--------------------------------------------------------------------------*/

#define GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE                                             (GFX_BASE      + 0x00090000)

#define HWIO_GPUCC_GPU_CC_PLL0_MODE_ADDR                                                    (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000000)
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_RMSK                                                    0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_MODE_ADDR, HWIO_GPUCC_GPU_CC_PLL0_MODE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_MODE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_MODE_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_MODE_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_MODE_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_LOCK_DET_BMSK                                       0x80000000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_LOCK_DET_SHFT                                             0x1f
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_ACTIVE_FLAG_BMSK                                    0x40000000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                          0x1e
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_ACK_LATCH_BMSK                                      0x20000000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_ACK_LATCH_SHFT                                            0x1d
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_LOCK_DET_FINE_BMSK                                  0x10000000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_LOCK_DET_FINE_SHFT                                        0x1c
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_RESERVE_BITS27_25_BMSK                                   0xe000000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_RESERVE_BITS27_25_SHFT                                        0x19
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_FSM_LEGACY_MODE_BMSK                                     0x1000000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_FSM_LEGACY_MODE_SHFT                                          0x18
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                           0x800000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                               0x17
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_UPDATE_BMSK                                           0x400000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_UPDATE_SHFT                                               0x16
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                                   0x200000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                       0x15
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                                     0x100000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                         0x14
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_BIAS_COUNT_BMSK                                        0xfc000
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_BIAS_COUNT_SHFT                                            0xe
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_LOCK_COUNT_BMSK                                         0x3f00
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_LOCK_COUNT_SHFT                                            0x8
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_RESERVE_BITS7_3_BMSK                                          0xf8
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_RESERVE_BITS7_3_SHFT                                           0x3
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_RESET_N_BMSK                                               0x4
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_RESET_N_SHFT                                               0x2
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_RESERVE_BIT1_BMSK                                              0x2
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_RESERVE_BIT1_SHFT                                              0x1
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_OUTCTRL_BMSK                                               0x1
#define HWIO_GPUCC_GPU_CC_PLL0_MODE_PLL_OUTCTRL_SHFT                                               0x0

#define HWIO_GPUCC_GPU_CC_PLL0_L_VAL_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000004)
#define HWIO_GPUCC_GPU_CC_PLL0_L_VAL_RMSK                                                       0xffff
#define HWIO_GPUCC_GPU_CC_PLL0_L_VAL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_L_VAL_ADDR, HWIO_GPUCC_GPU_CC_PLL0_L_VAL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_L_VAL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_L_VAL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_L_VAL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_L_VAL_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_L_VAL_PLL_L_BMSK                                                 0xffff
#define HWIO_GPUCC_GPU_CC_PLL0_L_VAL_PLL_L_SHFT                                                    0x0

#define HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_ADDR                                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000008)
#define HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_RMSK                                                   0xffff
#define HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_ADDR, HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_PLL_CAL_L_BMSK                                         0xffff
#define HWIO_GPUCC_GPU_CC_PLL0_CAL_L_VAL_PLL_CAL_L_SHFT                                            0x0

#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000000c)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_RMSK                                                0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_ADDR, HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_RESERVE_BITS31_19_BMSK                              0xfff80000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_RESERVE_BITS31_19_SHFT                                    0x13
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PRE_DIV_RATIO_BMSK                                     0x70000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                        0x10
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                 0xf000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                    0xc
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                 0xf00
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                   0x8
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_OUT_CLK_POLARITY_BMSK                                     0x80
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_OUT_CLK_POLARITY_SHFT                                      0x7
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_RESERVE_BITS6_5_BMSK                                      0x60
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_RESERVE_BITS6_5_SHFT                                       0x5
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PLLOUT_TEST_BMSK                                          0x10
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PLLOUT_TEST_SHFT                                           0x4
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_RESERVE_BIT3_BMSK                                          0x8
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_RESERVE_BIT3_SHFT                                          0x3
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PLLOUT_ODD_BMSK                                            0x4
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PLLOUT_ODD_SHFT                                            0x2
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PLLOUT_EVEN_BMSK                                           0x2
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PLLOUT_EVEN_SHFT                                           0x1
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PLLOUT_MAIN_BMSK                                           0x1
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_PLLOUT_MAIN_SHFT                                           0x0

#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000010)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_RMSK                                              0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_ADDR, HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_DISABLE_DECAPS_BMSK                               0x80000000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_DISABLE_DECAPS_SHFT                                     0x1f
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_DISABLE_SHUNT_BMSK                                0x40000000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_DISABLE_SHUNT_SHFT                                      0x1e
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_RESERVE_BITS61_54_BMSK                            0x3fc00000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_RESERVE_BITS61_54_SHFT                                  0x16
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK                  0x200000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                      0x15
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                              0x100000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                                  0x14
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                             0x80000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                                0x13
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                             0x40000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                0x12
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                             0x20000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                0x11
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                              0x10000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                 0x10
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                  0x8000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                     0xf
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                               0x4000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                  0xe
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                   0x2000
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                      0xd
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                            0x1800
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                               0xb
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                            0x400
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                              0xa
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_STATUS_REGISTER_BMSK                                   0x3e0
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_STATUS_REGISTER_SHFT                                     0x5
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_WRITE_STATE_EN_BMSK                                     0x10
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_WRITE_STATE_EN_SHFT                                      0x4
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_CALIB_CTRL_BMSK                                          0xe
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_CALIB_CTRL_SHFT                                          0x1
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                              0x1
#define HWIO_GPUCC_GPU_CC_PLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                              0x0

#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000014)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_RMSK                                              0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_ADDR, HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                           0xfc000000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                 0x1a
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                          0x3c00000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                               0x16
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                  0x3c0000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                      0x12
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                   0x3c000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                       0xe
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                          0x3800
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                             0xb
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                         0x700
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                           0x8
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                               0xf0
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                0x4
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                        0xf
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                        0x0

#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_ADDR                                            (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000018)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_RMSK                                            0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_ADDR, HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_BIST_CFG_BMSK                                   0xfff00000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_BIST_CFG_SHFT                                         0x14
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_ENABLEOVERPST_BMSK                                 0x80000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_ENABLEOVERPST_SHFT                                    0x13
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_BIASSELPST_BMSK                                    0x40000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_BIASSELPST_SHFT                                       0x12
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                                  0x30000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                     0x10
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                             0x8000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                                0xf
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                               0x4000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                                  0xe
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                              0x3000
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                                 0xc
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                             0xc00
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                               0xa
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                 0x380
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                   0x7
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                      0x40
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                       0x6
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                             0x30
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                              0x4
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                             0x8
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                             0x3
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                  0x6
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                  0x1
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                           0x1
#define HWIO_GPUCC_GPU_CC_PLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                           0x0

#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000001c)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_RMSK                                                0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ADDR, HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                        0xc0000000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                              0x1e
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                    0x30000000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                          0x1c
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                           0x8000000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                0x1b
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_FINE_FCW_BMSK                                        0x7e00000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_FINE_FCW_SHFT                                             0x15
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                0x100000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                    0x14
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_COARSE_FCW_BMSK                                        0xff000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_COARSE_FCW_SHFT                                            0xc
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                 0x800
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                   0xb
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                  0x700
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                    0x8
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                  0x80
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                   0x7
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_DISABLE_LFSR_BMSK                                         0x40
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_DISABLE_LFSR_SHFT                                          0x6
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_EN_VREF_TEST_BMSK                                         0x20
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_EN_VREF_TEST_SHFT                                          0x5
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_EN_VDCO_TEST_BMSK                                         0x10
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_EN_VDCO_TEST_SHFT                                          0x4
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                                   0x8
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                                   0x3
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_EN_IVCO_TEST_BMSK                                          0x4
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_EN_IVCO_TEST_SHFT                                          0x2
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ATEST1_EN_BMSK                                             0x2
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ATEST1_EN_SHFT                                             0x1
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ATEST0_EN_BMSK                                             0x1
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_ATEST0_EN_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000020)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_RMSK                                              0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_ADDR, HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                          0x80000000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                0x1f
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                             0x40000000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                   0x1e
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                              0x20000000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                    0x1d
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                             0x10000000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                   0x1c
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                        0x8000000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                             0x1b
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                     0x6000000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                          0x19
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                          0x1c00000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                               0x16
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                           0x200000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                               0x15
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DISABLE_CLAMP_BMSK                                  0x100000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DISABLE_CLAMP_SHFT                                      0x14
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                             0x80000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                0x13
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                         0x40000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                            0x12
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BIAS_ADJUST_BMSK                                     0x30000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_BIAS_ADJUST_SHFT                                        0x10
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DIV2_NMO_EN_BMSK                                      0x8000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DIV2_NMO_EN_SHFT                                         0xf
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                                  0x4000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                     0xe
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                   0x2000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                      0xd
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                 0x1000
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                    0xc
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                       0xc00
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                         0xa
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_NOISE_MAG_BMSK                                         0x380
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_NOISE_MAG_SHFT                                           0x7
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_NOISE_GEN_EN_BMSK                                       0x40
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_NOISE_GEN_EN_SHFT                                        0x6
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                       0x20
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                        0x5
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                   0x18
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                    0x3
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_STATUS_REG_EN_BMSK                                       0x4
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_STATUS_REG_EN_SHFT                                       0x2
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                      0x2
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                      0x1
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                      0x1
#define HWIO_GPUCC_GPU_CC_PLL0_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                      0x0

#define HWIO_GPUCC_GPU_CC_PLL0_STATUS_ADDR                                                  (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000024)
#define HWIO_GPUCC_GPU_CC_PLL0_STATUS_RMSK                                                  0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_STATUS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_STATUS_ADDR, HWIO_GPUCC_GPU_CC_PLL0_STATUS_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_STATUS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_STATUS_STATUS_31_0_BMSK                                      0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_STATUS_STATUS_31_0_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000028)
#define HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_RMSK                                                0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_ADDR, HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                             0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                    0x0

#define HWIO_GPUCC_GPU_CC_PLL0_OPMODE_ADDR                                                  (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000002c)
#define HWIO_GPUCC_GPU_CC_PLL0_OPMODE_RMSK                                                         0x7
#define HWIO_GPUCC_GPU_CC_PLL0_OPMODE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_OPMODE_ADDR, HWIO_GPUCC_GPU_CC_PLL0_OPMODE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_OPMODE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_OPMODE_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_OPMODE_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_OPMODE_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_OPMODE_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_OPMODE_PLL_OPMODE_BMSK                                              0x7
#define HWIO_GPUCC_GPU_CC_PLL0_OPMODE_PLL_OPMODE_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_PLL0_STATE_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000030)
#define HWIO_GPUCC_GPU_CC_PLL0_STATE_RMSK                                                          0x7
#define HWIO_GPUCC_GPU_CC_PLL0_STATE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_STATE_ADDR, HWIO_GPUCC_GPU_CC_PLL0_STATE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_STATE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_STATE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_STATE_PLL_STATE_BMSK                                                0x7
#define HWIO_GPUCC_GPU_CC_PLL0_STATE_PLL_STATE_SHFT                                                0x0

#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000034)
#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_RMSK                                                         0xff
#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_DROOP_ADDR, HWIO_GPUCC_GPU_CC_PLL0_DROOP_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_DROOP_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_DROOP_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_DROOP_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_DROOP_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_DROOP_CODE_BMSK                                              0xfe
#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_DROOP_CODE_SHFT                                               0x1
#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_DROOP_EN_BMSK                                                 0x1
#define HWIO_GPUCC_GPU_CC_PLL0_DROOP_DROOP_EN_SHFT                                                 0x0

#define HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000038)
#define HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_RMSK                                                    0xffff
#define HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_ADDR, HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_PLL_FRAC_VAL_BMSK                                       0xffff
#define HWIO_GPUCC_GPU_CC_PLL0_FRAC_VAL_PLL_FRAC_VAL_SHFT                                          0x0

#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000003c)
#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_RMSK                                                         0xff
#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_SPARE_ADDR, HWIO_GPUCC_GPU_CC_PLL0_SPARE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_SPARE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_SPARE_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_SPARE_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_SPARE_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_SPARE_OUTPUTS_BMSK                                           0xf0
#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_SPARE_OUTPUTS_SHFT                                            0x4
#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_SPARE_INPUTS_BMSK                                             0xf
#define HWIO_GPUCC_GPU_CC_PLL0_SPARE_SPARE_INPUTS_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_ADDR                                         (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000040)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_RMSK                                               0xff
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_ADDR, HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                               0xff
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                0x0

#define HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_ADDR                                         (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000044)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_RMSK                                                0xf
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_ADDR, HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                0xf
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                0x0

#define HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000048)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_RMSK                                                  0xf
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_ADDR, HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_IN)
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                    0xf
#define HWIO_GPUCC_GPU_CC_PLL0_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                    0x0

#define HWIO_GPUCC_GPU_CC_PLL1_MODE_ADDR                                                    (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000100)
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_RMSK                                                    0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_MODE_ADDR, HWIO_GPUCC_GPU_CC_PLL1_MODE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_MODE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_MODE_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_MODE_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_MODE_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_LOCK_DET_BMSK                                       0x80000000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_LOCK_DET_SHFT                                             0x1f
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_ACTIVE_FLAG_BMSK                                    0x40000000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_ACTIVE_FLAG_SHFT                                          0x1e
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_ACK_LATCH_BMSK                                      0x20000000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_ACK_LATCH_SHFT                                            0x1d
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_LOCK_DET_FINE_BMSK                                  0x10000000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_LOCK_DET_FINE_SHFT                                        0x1c
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_RESERVE_BITS27_25_BMSK                                   0xe000000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_RESERVE_BITS27_25_SHFT                                        0x19
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_FSM_LEGACY_MODE_BMSK                                     0x1000000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_FSM_LEGACY_MODE_SHFT                                          0x18
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                           0x800000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                               0x17
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_UPDATE_BMSK                                           0x400000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_UPDATE_SHFT                                               0x16
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                                   0x200000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                       0x15
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                                     0x100000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                         0x14
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_BIAS_COUNT_BMSK                                        0xfc000
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_BIAS_COUNT_SHFT                                            0xe
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_LOCK_COUNT_BMSK                                         0x3f00
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_LOCK_COUNT_SHFT                                            0x8
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_RESERVE_BITS7_3_BMSK                                          0xf8
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_RESERVE_BITS7_3_SHFT                                           0x3
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_RESET_N_BMSK                                               0x4
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_RESET_N_SHFT                                               0x2
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_RESERVE_BIT1_BMSK                                              0x2
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_RESERVE_BIT1_SHFT                                              0x1
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_OUTCTRL_BMSK                                               0x1
#define HWIO_GPUCC_GPU_CC_PLL1_MODE_PLL_OUTCTRL_SHFT                                               0x0

#define HWIO_GPUCC_GPU_CC_PLL1_L_VAL_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000104)
#define HWIO_GPUCC_GPU_CC_PLL1_L_VAL_RMSK                                                       0xffff
#define HWIO_GPUCC_GPU_CC_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_L_VAL_ADDR, HWIO_GPUCC_GPU_CC_PLL1_L_VAL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_L_VAL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_L_VAL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_L_VAL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_L_VAL_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_L_VAL_PLL_L_BMSK                                                 0xffff
#define HWIO_GPUCC_GPU_CC_PLL1_L_VAL_PLL_L_SHFT                                                    0x0

#define HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_ADDR                                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000108)
#define HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_RMSK                                                   0xffff
#define HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_ADDR, HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_PLL_CAL_L_BMSK                                         0xffff
#define HWIO_GPUCC_GPU_CC_PLL1_CAL_L_VAL_PLL_CAL_L_SHFT                                            0x0

#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000010c)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_RMSK                                                0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_ADDR, HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_RESERVE_BITS31_19_BMSK                              0xfff80000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_RESERVE_BITS31_19_SHFT                                    0x13
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PRE_DIV_RATIO_BMSK                                     0x70000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PRE_DIV_RATIO_SHFT                                        0x10
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                 0xf000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                    0xc
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                 0xf00
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                   0x8
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_OUT_CLK_POLARITY_BMSK                                     0x80
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_OUT_CLK_POLARITY_SHFT                                      0x7
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_RESERVE_BITS6_5_BMSK                                      0x60
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_RESERVE_BITS6_5_SHFT                                       0x5
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PLLOUT_TEST_BMSK                                          0x10
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PLLOUT_TEST_SHFT                                           0x4
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_RESERVE_BIT3_BMSK                                          0x8
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_RESERVE_BIT3_SHFT                                          0x3
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PLLOUT_ODD_BMSK                                            0x4
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PLLOUT_ODD_SHFT                                            0x2
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PLLOUT_EVEN_BMSK                                           0x2
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PLLOUT_EVEN_SHFT                                           0x1
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PLLOUT_MAIN_BMSK                                           0x1
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_PLLOUT_MAIN_SHFT                                           0x0

#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000110)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_RMSK                                              0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_ADDR, HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_DISABLE_DECAPS_BMSK                               0x80000000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_DISABLE_DECAPS_SHFT                                     0x1f
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_DISABLE_SHUNT_BMSK                                0x40000000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_DISABLE_SHUNT_SHFT                                      0x1e
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_RESERVE_BITS61_54_BMSK                            0x3fc00000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_RESERVE_BITS61_54_SHFT                                  0x16
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_BMSK                  0x200000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_FREEZE_LOCK_DETECTOR_IN_DROOP_SHFT                      0x15
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_DROOP_DIVIDER_SEL_BMSK                              0x100000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_DROOP_DIVIDER_SEL_SHFT                                  0x14
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_SCALE_FREQ_ON_DROOP_BMSK                             0x80000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_SCALE_FREQ_ON_DROOP_SHFT                                0x13
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                             0x40000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                0x12
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                             0x20000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                0x11
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                              0x10000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                 0x10
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                  0x8000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                     0xf
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                               0x4000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                  0xe
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                   0x2000
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                      0xd
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                            0x1800
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                               0xb
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                            0x400
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                              0xa
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_STATUS_REGISTER_BMSK                                   0x3e0
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_STATUS_REGISTER_SHFT                                     0x5
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_WRITE_STATE_EN_BMSK                                     0x10
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_WRITE_STATE_EN_SHFT                                      0x4
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_CALIB_CTRL_BMSK                                          0xe
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_CALIB_CTRL_SHFT                                          0x1
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                              0x1
#define HWIO_GPUCC_GPU_CC_PLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                              0x0

#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000114)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_RMSK                                              0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_ADDR, HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                           0xfc000000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                 0x1a
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                          0x3c00000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                               0x16
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                  0x3c0000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                      0x12
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                   0x3c000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                       0xe
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                          0x3800
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                             0xb
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                         0x700
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                           0x8
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                               0xf0
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                0x4
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                        0xf
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                        0x0

#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_ADDR                                            (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000118)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_RMSK                                            0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_ADDR, HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_BIST_CFG_BMSK                                   0xfff00000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_BIST_CFG_SHFT                                         0x14
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_ENABLEOVERPST_BMSK                                 0x80000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_ENABLEOVERPST_SHFT                                    0x13
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_BIASSELPST_BMSK                                    0x40000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_BIASSELPST_SHFT                                       0x12
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_FORCE_DAC_ON_BMSK                                  0x30000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_FORCE_DAC_ON_SHFT                                     0x10
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_BMSK                             0x8000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_DIS_DMET_DROOP_DIV_SHFT                                0xf
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_BYAPSS_DROOP_DIV_BMSK                               0x4000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_BYAPSS_DROOP_DIV_SHFT                                  0xe
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_OSC_SETTLING_TIME_BMSK                              0x3000
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_OSC_SETTLING_TIME_SHFT                                 0xc
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                             0xc00
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                               0xa
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                 0x380
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                   0x7
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                      0x40
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                       0x6
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                             0x30
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                              0x4
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                             0x8
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                             0x3
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                  0x6
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                  0x1
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                           0x1
#define HWIO_GPUCC_GPU_CC_PLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                           0x0

#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000011c)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_RMSK                                                0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ADDR, HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                        0xc0000000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                              0x1e
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                    0x30000000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                          0x1c
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                           0x8000000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                0x1b
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_FINE_FCW_BMSK                                        0x7e00000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_FINE_FCW_SHFT                                             0x15
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                0x100000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                    0x14
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_COARSE_FCW_BMSK                                        0xff000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_COARSE_FCW_SHFT                                            0xc
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                 0x800
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                   0xb
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                  0x700
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                    0x8
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                  0x80
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                   0x7
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_DISABLE_LFSR_BMSK                                         0x40
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_DISABLE_LFSR_SHFT                                          0x6
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_EN_VREF_TEST_BMSK                                         0x20
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_EN_VREF_TEST_SHFT                                          0x5
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_EN_VDCO_TEST_BMSK                                         0x10
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_EN_VDCO_TEST_SHFT                                          0x4
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_BYPASS_ATEST_BUFFER_BMSK                                   0x8
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_BYPASS_ATEST_BUFFER_SHFT                                   0x3
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_EN_IVCO_TEST_BMSK                                          0x4
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_EN_IVCO_TEST_SHFT                                          0x2
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ATEST1_EN_BMSK                                             0x2
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ATEST1_EN_SHFT                                             0x1
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ATEST0_EN_BMSK                                             0x1
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_ATEST0_EN_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000120)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_RMSK                                              0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_ADDR, HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                          0x80000000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                0x1f
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                             0x40000000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                   0x1e
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                              0x20000000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                    0x1d
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                             0x10000000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                   0x1c
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                        0x8000000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                             0x1b
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                     0x6000000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                          0x19
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                          0x1c00000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                               0x16
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                           0x200000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                               0x15
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DISABLE_CLAMP_BMSK                                  0x100000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DISABLE_CLAMP_SHFT                                      0x14
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                             0x80000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                0x13
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                         0x40000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                            0x12
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BIAS_ADJUST_BMSK                                     0x30000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_BIAS_ADJUST_SHFT                                        0x10
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DIV2_NMO_EN_BMSK                                      0x8000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DIV2_NMO_EN_SHFT                                         0xf
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DIS_AMP_STARTUP_BMSK                                  0x4000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DIS_AMP_STARTUP_SHFT                                     0xe
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                   0x2000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                      0xd
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                 0x1000
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                    0xc
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_NMO_OSC_SEL_BMSK                                       0xc00
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_NMO_OSC_SEL_SHFT                                         0xa
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_NOISE_MAG_BMSK                                         0x380
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_NOISE_MAG_SHFT                                           0x7
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_NOISE_GEN_EN_BMSK                                       0x40
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_NOISE_GEN_EN_SHFT                                        0x6
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_OSC_BIAS_GND_BMSK                                       0x20
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_OSC_BIAS_GND_SHFT                                        0x5
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                   0x18
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                    0x3
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_STATUS_REG_EN_BMSK                                       0x4
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_STATUS_REG_EN_SHFT                                       0x2
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                      0x2
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                      0x1
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                      0x1
#define HWIO_GPUCC_GPU_CC_PLL1_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                      0x0

#define HWIO_GPUCC_GPU_CC_PLL1_STATUS_ADDR                                                  (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000124)
#define HWIO_GPUCC_GPU_CC_PLL1_STATUS_RMSK                                                  0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_STATUS_ADDR, HWIO_GPUCC_GPU_CC_PLL1_STATUS_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_STATUS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_STATUS_STATUS_31_0_BMSK                                      0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_STATUS_STATUS_31_0_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000128)
#define HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_RMSK                                                0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_ADDR, HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                             0xffffffff
#define HWIO_GPUCC_GPU_CC_PLL1_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                    0x0

#define HWIO_GPUCC_GPU_CC_PLL1_OPMODE_ADDR                                                  (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000012c)
#define HWIO_GPUCC_GPU_CC_PLL1_OPMODE_RMSK                                                         0x7
#define HWIO_GPUCC_GPU_CC_PLL1_OPMODE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_OPMODE_ADDR, HWIO_GPUCC_GPU_CC_PLL1_OPMODE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_OPMODE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_OPMODE_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_OPMODE_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_OPMODE_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_OPMODE_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_OPMODE_PLL_OPMODE_BMSK                                              0x7
#define HWIO_GPUCC_GPU_CC_PLL1_OPMODE_PLL_OPMODE_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_PLL1_STATE_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000130)
#define HWIO_GPUCC_GPU_CC_PLL1_STATE_RMSK                                                          0x7
#define HWIO_GPUCC_GPU_CC_PLL1_STATE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_STATE_ADDR, HWIO_GPUCC_GPU_CC_PLL1_STATE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_STATE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_STATE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_STATE_PLL_STATE_BMSK                                                0x7
#define HWIO_GPUCC_GPU_CC_PLL1_STATE_PLL_STATE_SHFT                                                0x0

#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000134)
#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_RMSK                                                         0xff
#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_DROOP_ADDR, HWIO_GPUCC_GPU_CC_PLL1_DROOP_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_DROOP_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_DROOP_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_DROOP_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_DROOP_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_DROOP_CODE_BMSK                                              0xfe
#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_DROOP_CODE_SHFT                                               0x1
#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_DROOP_EN_BMSK                                                 0x1
#define HWIO_GPUCC_GPU_CC_PLL1_DROOP_DROOP_EN_SHFT                                                 0x0

#define HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000138)
#define HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_RMSK                                                    0xffff
#define HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_ADDR, HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_PLL_FRAC_VAL_BMSK                                       0xffff
#define HWIO_GPUCC_GPU_CC_PLL1_FRAC_VAL_PLL_FRAC_VAL_SHFT                                          0x0

#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000013c)
#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_RMSK                                                         0xff
#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_SPARE_ADDR, HWIO_GPUCC_GPU_CC_PLL1_SPARE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_SPARE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_SPARE_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_SPARE_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_SPARE_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_SPARE_OUTPUTS_BMSK                                           0xf0
#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_SPARE_OUTPUTS_SHFT                                            0x4
#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_SPARE_INPUTS_BMSK                                             0xf
#define HWIO_GPUCC_GPU_CC_PLL1_SPARE_SPARE_INPUTS_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_ADDR                                         (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000140)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_RMSK                                               0xff
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_ADDR, HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                               0xff
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                0x0

#define HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_ADDR                                         (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000144)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_RMSK                                                0xf
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_ADDR, HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                0xf
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                0x0

#define HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00000148)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_RMSK                                                  0xf
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_ADDR, HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_IN)
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                    0xf
#define HWIO_GPUCC_GPU_CC_PLL1_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                    0x0

#define HWIO_GPUCC_GPU_CC_XO_BCR_ADDR                                                       (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001000)
#define HWIO_GPUCC_GPU_CC_XO_BCR_RMSK                                                              0x1
#define HWIO_GPUCC_GPU_CC_XO_BCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_XO_BCR_ADDR, HWIO_GPUCC_GPU_CC_XO_BCR_RMSK)
#define HWIO_GPUCC_GPU_CC_XO_BCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_XO_BCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_XO_BCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_XO_BCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_XO_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_XO_BCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_XO_BCR_IN)
#define HWIO_GPUCC_GPU_CC_XO_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GPUCC_GPU_CC_XO_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_ADDR                                                 (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001004)
#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_RMSK                                                 0x80000004
#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GPUCC_GPU_CC_CXO_AON_CBCR_CLK_ARES_SHFT                                               0x2

#define HWIO_GPUCC_GPU_CC_GX_BCR_ADDR                                                       (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001008)
#define HWIO_GPUCC_GPU_CC_GX_BCR_RMSK                                                              0x1
#define HWIO_GPUCC_GPU_CC_GX_BCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_BCR_ADDR, HWIO_GPUCC_GPU_CC_GX_BCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_BCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_BCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_BCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_BCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_BCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_BCR_IN)
#define HWIO_GPUCC_GPU_CC_GX_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GPUCC_GPU_CC_GX_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GPUCC_GPU_CC_GX_GDSCR_ADDR                                                     (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000100c)
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_RMSK                                                     0xf8ffffff
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GDSCR_ADDR, HWIO_GPUCC_GPU_CC_GX_GDSCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GDSCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_GDSCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_GDSCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_GDSCR_IN)
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_PWR_ON_BMSK                                              0x80000000
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_PWR_ON_SHFT                                                    0x1f
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_GDSC_STATE_BMSK                                          0x78000000
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_GDSC_STATE_SHFT                                                0x1b
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_EN_REST_WAIT_BMSK                                          0xf00000
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_EN_REST_WAIT_SHFT                                              0x14
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_EN_FEW_WAIT_BMSK                                            0xf0000
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_EN_FEW_WAIT_SHFT                                               0x10
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_CLK_DIS_WAIT_BMSK                                            0xf000
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_CLK_DIS_WAIT_SHFT                                               0xc
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_RETAIN_FF_ENABLE_BMSK                                         0x800
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_RETAIN_FF_ENABLE_SHFT                                           0xb
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_RESTORE_BMSK                                                  0x400
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_RESTORE_SHFT                                                    0xa
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_SAVE_BMSK                                                     0x200
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_SAVE_SHFT                                                       0x9
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_RETAIN_BMSK                                                   0x100
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_RETAIN_SHFT                                                     0x8
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_EN_REST_BMSK                                                   0x80
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_EN_REST_SHFT                                                    0x7
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_EN_FEW_BMSK                                                    0x40
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_EN_FEW_SHFT                                                     0x6
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_CLAMP_IO_BMSK                                                  0x20
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_CLAMP_IO_SHFT                                                   0x5
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_CLK_DISABLE_BMSK                                               0x10
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_CLK_DISABLE_SHFT                                                0x4
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_PD_ARES_BMSK                                                    0x8
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_PD_ARES_SHFT                                                    0x3
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_SW_OVERRIDE_BMSK                                                0x4
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_SW_OVERRIDE_SHFT                                                0x2
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_HW_CONTROL_BMSK                                                 0x2
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_HW_CONTROL_SHFT                                                 0x1
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GPUCC_GPU_CC_GX_GDSCR_SW_COLLAPSE_SHFT                                                0x0

#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_ADDR                                                 (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001010)
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_RMSK                                                 0xffffffff
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_ADDR, HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_IN)
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                              0xf0000000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                    0x1c
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                              0xc000000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                   0x1a
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                               0x2000000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                    0x19
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                0x1000000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                     0x18
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                         0xf00000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                             0x14
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                            0x80000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                               0x13
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                0x40000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                   0x12
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                0x20000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                   0x11
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                             0x10000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                0x10
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                            0x8000
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                               0xf
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                           0x7800
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                              0xb
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                   0x400
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                     0xa
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                            0x200
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                              0x9
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                            0x100
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                              0x8
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                0x80
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                 0x7
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                       0x60
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                        0x5
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                 0x10
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                  0x4
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                           0x8
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                           0x3
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                         0x4
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                         0x2
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                             0x2
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                             0x1
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                          0x1
#define HWIO_GPUCC_GPU_CC_GX_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                          0x0

#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001054)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_RMSK                                                0x80007ff5
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_ADDR, HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_FORCE_MEM_CORE_ON_BMSK                                  0x4000
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_FORCE_MEM_CORE_ON_SHFT                                     0xe
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                0x2000
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                   0xd
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                               0x1000
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                  0xc
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_WAKEUP_BMSK                                              0xf00
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_WAKEUP_SHFT                                                0x8
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_SLEEP_BMSK                                                0xf0
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_SLEEP_SHFT                                                 0x4
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_ADDR                                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001058)
#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_RMSK                                               0x80000004
#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_ADDR, HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_CLK_ARES_BMSK                                             0x4
#define HWIO_GPUCC_GPU_CC_GX_VSENSE_CBCR_CLK_ARES_SHFT                                             0x2

#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000105c)
#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_RMSK                                           0x80000004
#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_ADDR, HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_CLK_ARES_BMSK                                         0x4
#define HWIO_GPUCC_GPU_CC_GX_QDSS_TSCTR_CBCR_CLK_ARES_SHFT                                         0x2

#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_ADDR                                                  (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001060)
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_RMSK                                                  0x80000005
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_ADDR, HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GPUCC_GPU_CC_GX_CXO_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_ADDR                                                  (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001064)
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_RMSK                                                  0x80000005
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_ADDR, HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GPUCC_GPU_CC_GX_GMU_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_CX_BCR_ADDR                                                       (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001068)
#define HWIO_GPUCC_GPU_CC_CX_BCR_RMSK                                                              0x1
#define HWIO_GPUCC_GPU_CC_CX_BCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_BCR_ADDR, HWIO_GPUCC_GPU_CC_CX_BCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_BCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_BCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_BCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_BCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_BCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_BCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GPUCC_GPU_CC_CX_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GPUCC_GPU_CC_CX_GDSCR_ADDR                                                     (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000106c)
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_RMSK                                                     0xf8ffffff
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDSCR_ADDR, HWIO_GPUCC_GPU_CC_CX_GDSCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDSCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_GDSCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_GDSCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_GDSCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_PWR_ON_BMSK                                              0x80000000
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_PWR_ON_SHFT                                                    0x1f
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_GDSC_STATE_BMSK                                          0x78000000
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_GDSC_STATE_SHFT                                                0x1b
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_EN_REST_WAIT_BMSK                                          0xf00000
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_EN_REST_WAIT_SHFT                                              0x14
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_EN_FEW_WAIT_BMSK                                            0xf0000
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_EN_FEW_WAIT_SHFT                                               0x10
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_CLK_DIS_WAIT_BMSK                                            0xf000
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_CLK_DIS_WAIT_SHFT                                               0xc
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_RETAIN_FF_ENABLE_BMSK                                         0x800
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_RETAIN_FF_ENABLE_SHFT                                           0xb
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_RESTORE_BMSK                                                  0x400
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_RESTORE_SHFT                                                    0xa
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_SAVE_BMSK                                                     0x200
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_SAVE_SHFT                                                       0x9
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_RETAIN_BMSK                                                   0x100
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_RETAIN_SHFT                                                     0x8
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_EN_REST_BMSK                                                   0x80
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_EN_REST_SHFT                                                    0x7
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_EN_FEW_BMSK                                                    0x40
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_EN_FEW_SHFT                                                     0x6
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_CLAMP_IO_BMSK                                                  0x20
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_CLAMP_IO_SHFT                                                   0x5
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_CLK_DISABLE_BMSK                                               0x10
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_CLK_DISABLE_SHFT                                                0x4
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_PD_ARES_BMSK                                                    0x8
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_PD_ARES_SHFT                                                    0x3
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_SW_OVERRIDE_BMSK                                                0x4
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_SW_OVERRIDE_SHFT                                                0x2
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_HW_CONTROL_BMSK                                                 0x2
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_HW_CONTROL_SHFT                                                 0x1
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GPUCC_GPU_CC_CX_GDSCR_SW_COLLAPSE_SHFT                                                0x0

#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_ADDR                                                 (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001070)
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_RMSK                                                 0xffffffff
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_ADDR, HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                              0xf0000000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                    0x1c
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                              0xc000000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                   0x1a
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                               0x2000000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                    0x19
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                0x1000000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                     0x18
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                         0xf00000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                             0x14
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                            0x80000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                               0x13
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                0x40000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                   0x12
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                0x20000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                   0x11
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                             0x10000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                0x10
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                            0x8000
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                               0xf
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                           0x7800
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                              0xb
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                   0x400
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                     0xa
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                            0x200
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                              0x9
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                            0x100
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                              0x8
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                0x80
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                 0x7
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                       0x60
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                        0x5
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                 0x10
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                  0x4
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                           0x8
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                           0x3
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                         0x4
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                         0x2
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                             0x2
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                             0x1
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                          0x1
#define HWIO_GPUCC_GPU_CC_CX_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                          0x0

#define HWIO_GPUCC_GPU_CC_AHB_CBCR_ADDR                                                     (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001078)
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_RMSK                                                     0x80000005
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_AHB_CBCR_ADDR, HWIO_GPUCC_GPU_CC_AHB_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_AHB_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_AHB_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_AHB_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_AHB_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GPUCC_GPU_CC_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_ADDR                                                 (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000107c)
#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_RMSK                                                 0x80000004
#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GPUCC_GPU_CC_CRC_AHB_CBCR_CLK_ARES_SHFT                                               0x2

#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001080)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_RMSK                                              0x80000004
#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_CLK_ARES_BMSK                                            0x4
#define HWIO_GPUCC_GPU_CC_CX_QDSS_AT_CBCR_CLK_ARES_SHFT                                            0x2

#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001084)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_RMSK                                           0x80000004
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_CLK_ARES_BMSK                                         0x4
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TSCTR_CBCR_CLK_ARES_SHFT                                         0x2

#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_ADDR                                                  (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001088)
#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_RMSK                                                  0x80000004
#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_APB_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CX_APB_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_APB_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_APB_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_APB_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_APB_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GPUCC_GPU_CC_CX_APB_CBCR_CLK_ARES_SHFT                                                0x2

#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_ADDR                                             (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000108c)
#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_RMSK                                             0x80000004
#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_CLK_ARES_BMSK                                           0x4
#define HWIO_GPUCC_GPU_CC_CX_SNOC_DVM_CBCR_CLK_ARES_SHFT                                           0x2

#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001090)
#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_RMSK                                                   0x80000004
#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SLEEP_CBCR_ADDR, HWIO_GPUCC_GPU_CC_SLEEP_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SLEEP_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SLEEP_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SLEEP_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_SLEEP_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GPUCC_GPU_CC_SLEEP_CBCR_CLK_ARES_SHFT                                                 0x2

#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_ADDR                                            (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001094)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_RMSK                                            0x80000004
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_CLK_ARES_BMSK                                          0x4
#define HWIO_GPUCC_GPU_CC_CX_QDSS_TRIG_CBCR_CLK_ARES_SHFT                                          0x2

#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_ADDR                                                  (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001098)
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_RMSK                                                  0x80007ff5
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_FORCE_MEM_CORE_ON_BMSK                                    0x4000
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_FORCE_MEM_CORE_ON_SHFT                                       0xe
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                  0x2000
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                     0xd
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                 0x1000
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                    0xc
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_WAKEUP_BMSK                                                0xf00
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_WAKEUP_SHFT                                                  0x8
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_SLEEP_BMSK                                                  0xf0
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_SLEEP_SHFT                                                   0x4
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GPUCC_GPU_CC_CX_GMU_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_CXO_CBCR_ADDR                                                     (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000109c)
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_RMSK                                                     0x80000005
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CXO_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CXO_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CXO_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CXO_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CXO_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CXO_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GPUCC_GPU_CC_CXO_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x000010a0)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_RMSK                                                       0x1
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_ADDR, HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_IN)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_BLK_ARES_BMSK                                              0x1
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_BCR_BLK_ARES_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x000010a4)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_RMSK                                                0x80000004
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_CBCR_CLK_ARES_SHFT                                              0x2

#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_ADDR                                            (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x000010a8)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_RMSK                                            0x80000004
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_ADDR, HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_CLK_ARES_BMSK                                          0x4
#define HWIO_GPUCC_GPU_CC_CX_GFX3D_SLV_CBCR_CLK_ARES_SHFT                                          0x2

#define HWIO_GPUCC_GPU_CC_RBCPR_BCR_ADDR                                                    (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x000010ac)
#define HWIO_GPUCC_GPU_CC_RBCPR_BCR_RMSK                                                           0x1
#define HWIO_GPUCC_GPU_CC_RBCPR_BCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_BCR_ADDR, HWIO_GPUCC_GPU_CC_RBCPR_BCR_RMSK)
#define HWIO_GPUCC_GPU_CC_RBCPR_BCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_BCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_RBCPR_BCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_RBCPR_BCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_RBCPR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_RBCPR_BCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_RBCPR_BCR_IN)
#define HWIO_GPUCC_GPU_CC_RBCPR_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GPUCC_GPU_CC_RBCPR_BCR_BLK_ARES_SHFT                                                  0x0

#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_ADDR                                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x000010b0)
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_ADDR, HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_RMSK)
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_ADDR,m,v,HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_IN)
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GPUCC_GPU_CC_RBCPR_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_ADDR                                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x000010b4)
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_RMSK                                                 0x11071f
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_ADDR, HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_RMSK)
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_ADDR,m,v,HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_IN)
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_HW_CLK_CONTROL_BMSK                                  0x100000
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_HW_CLK_CONTROL_SHFT                                      0x14
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_RCGLITE_DISABLE_BMSK                                  0x10000
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_RCGLITE_DISABLE_SHFT                                     0x10
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GPUCC_GPU_CC_RBCPR_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x000010f0)
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_RMSK                                                   0x80000005
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_CBCR_ADDR, HWIO_GPUCC_GPU_CC_RBCPR_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_RBCPR_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_RBCPR_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_RBCPR_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GPUCC_GPU_CC_RBCPR_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_ADDR                                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x000010f4)
#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_RMSK                                               0x80000004
#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_ADDR, HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_CLK_ARES_BMSK                                             0x4
#define HWIO_GPUCC_GPU_CC_RBCPR_AHB_CBCR_CLK_ARES_SHFT                                             0x2

#define HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x000010fc)
#define HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_RMSK                                                     0x3
#define HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_ADDR, HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_RMSK)
#define HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_ADDR,m,v,HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_IN)
#define HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_CLK_DIV_BMSK                                             0x3
#define HWIO_GPUCC_GPU_CC_DEBUG_DIV_CDIVR_CLK_DIV_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001100)
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_RMSK                                                   0x80000005
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_DEBUG_CBCR_ADDR, HWIO_GPUCC_GPU_CC_DEBUG_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_DEBUG_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_DEBUG_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_DEBUG_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_DEBUG_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GPUCC_GPU_CC_DEBUG_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001108)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_RMSK                                                  0x3
#define HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_ADDR, HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_IN)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_CLK_DIV_BMSK                                          0x3
#define HWIO_GPUCC_GPU_CC_PLL_TEST_DIV_CDIVR_CLK_DIV_SHFT                                          0x0

#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000110c)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_RMSK                                                0x80000005
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_ADDR, HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GPUCC_GPU_CC_PLL_TEST_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GPUCC_GPU_CC_SPDM_BCR_ADDR                                                     (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001110)
#define HWIO_GPUCC_GPU_CC_SPDM_BCR_RMSK                                                            0x1
#define HWIO_GPUCC_GPU_CC_SPDM_BCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPDM_BCR_ADDR, HWIO_GPUCC_GPU_CC_SPDM_BCR_RMSK)
#define HWIO_GPUCC_GPU_CC_SPDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPDM_BCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SPDM_BCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SPDM_BCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SPDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SPDM_BCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_SPDM_BCR_IN)
#define HWIO_GPUCC_GPU_CC_SPDM_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GPUCC_GPU_CC_SPDM_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_ADDR                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001114)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_RMSK                                             0x7
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_ADDR, HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_RMSK)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_ADDR,m,v,HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_IN)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_CLK_DIV_BMSK                                     0x7
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CDIVR_CLK_DIV_SHFT                                     0x0

#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_ADDR                                       (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001118)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_RMSK                                       0x80000005
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_ADDR, HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_CLK_ARES_BMSK                                     0x4
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_CLK_ARES_SHFT                                     0x2
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GPUCC_GPU_CC_SPDM_GX_GFX3D_DIV_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GPUCC_GPU_CC_GMU_BCR_ADDR                                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000111c)
#define HWIO_GPUCC_GPU_CC_GMU_BCR_RMSK                                                             0x1
#define HWIO_GPUCC_GPU_CC_GMU_BCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GMU_BCR_ADDR, HWIO_GPUCC_GPU_CC_GMU_BCR_RMSK)
#define HWIO_GPUCC_GPU_CC_GMU_BCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GMU_BCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GMU_BCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GMU_BCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GMU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GMU_BCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GMU_BCR_IN)
#define HWIO_GPUCC_GPU_CC_GMU_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GPUCC_GPU_CC_GMU_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_ADDR                                                 (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001120)
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_RMSK                                                 0x80000013
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_ADDR, HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_RMSK)
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_IN)
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GPUCC_GPU_CC_GMU_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_ADDR                                                 (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001124)
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_RMSK                                                   0x11071f
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_ADDR, HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_RMSK)
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_IN)
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_HW_CLK_CONTROL_BMSK                                    0x100000
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_HW_CLK_CONTROL_SHFT                                        0x14
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_RCGLITE_DISABLE_BMSK                                    0x10000
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_RCGLITE_DISABLE_SHFT                                       0x10
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GPUCC_GPU_CC_GMU_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GPUCC_GPU_CC_ACD_BCR_ADDR                                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001160)
#define HWIO_GPUCC_GPU_CC_ACD_BCR_RMSK                                                             0x1
#define HWIO_GPUCC_GPU_CC_ACD_BCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_BCR_ADDR, HWIO_GPUCC_GPU_CC_ACD_BCR_RMSK)
#define HWIO_GPUCC_GPU_CC_ACD_BCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_BCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_ACD_BCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_ACD_BCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_ACD_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_ACD_BCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_ACD_BCR_IN)
#define HWIO_GPUCC_GPU_CC_ACD_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GPUCC_GPU_CC_ACD_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_ADDR                                                 (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001164)
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_RMSK                                                 0x80000005
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_ADDR, HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GPUCC_GPU_CC_ACD_CXO_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_ADDR                                                 (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001168)
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_ADDR, HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_RMSK)
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_ADDR,m,v,HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_IN)
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GPUCC_GPU_CC_ACD_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_ADDR                                            (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000101c)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_RMSK                                            0x80000013
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_ADDR, HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_IN)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_ROOT_OFF_BMSK                                   0x80000000
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_ROOT_OFF_SHFT                                         0x1f
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                   0x10
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                    0x4
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_ROOT_EN_BMSK                                           0x2
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_ROOT_EN_SHFT                                           0x1
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_UPDATE_BMSK                                            0x1
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CMD_RCGR_UPDATE_SHFT                                            0x0

#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_ADDR                                            (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001020)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_RMSK                                               0x1071f
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_ADDR, HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_IN)
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_RCGLITE_DISABLE_BMSK                               0x10000
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_RCGLITE_DISABLE_SHFT                                  0x10
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_SRC_SEL_BMSK                                         0x700
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_SRC_SEL_SHFT                                           0x8
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GPUCC_GPU_CC_GX_GFX3D_CFG_RCGR_SRC_DIV_SHFT                                           0x0

#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_ADDR                                       (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001024)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_RMSK                                       0xffffffff
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_ADDR, HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_SID_FSM_CTRL_BMSK                          0xffffffff
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_SID_FSM_CTRL_SID_FSM_CTRL_SHFT                                 0x0

#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_ADDR                                            (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001028)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_RMSK                                            0xffffffff
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_ADDR, HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_IN)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_MND_CFG_BMSK                                    0xffffffff
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_MND_CFG_MND_CFG_SHFT                                           0x0

#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_DEBUG_BUS_ADDR                                          (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000102c)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_DEBUG_BUS_RMSK                                          0xffffffff
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_DEBUG_BUS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_CRC_DEBUG_BUS_ADDR, HWIO_GPUCC_GPU_CC_GFX3D_CRC_DEBUG_BUS_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_DEBUG_BUS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_CRC_DEBUG_BUS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_DEBUG_BUS_CRC_STATUS_BMSK                               0xffffffff
#define HWIO_GPUCC_GPU_CC_GFX3D_CRC_DEBUG_BUS_CRC_STATUS_SHFT                                      0x0

#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_ADDR                                             (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001500)
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_RMSK                                                    0x7
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_ADDR, HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_IN)
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_ENABLE_FSM_BMSK                                         0x4
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_ENABLE_FSM_SHFT                                         0x2
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_SMMU_CLK_ON_REQ_STATUS_BMSK                             0x2
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_SMMU_CLK_ON_REQ_STATUS_SHFT                             0x1
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_DVM_FSM_ACTIVE_STATUS_BMSK                              0x1
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_CTL_DVM_FSM_ACTIVE_STATUS_SHFT                              0x0

#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001504)
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_RMSK                                           0xffffffff
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ADDR, HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_IN)
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_RESERVE_BITS_31_24_BMSK                        0xff000000
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_RESERVE_BITS_31_24_SHFT                              0x18
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_COUNT_BMSK                                 0xffffe0
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_COUNT_SHFT                                      0x5
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_RESERVE_BIT_4_BMSK                                   0x10
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_RESERVE_BIT_4_SHFT                                    0x4
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_CLK_R_ENA_BMSK                                  0x8
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_CLK_R_ENA_SHFT                                  0x3
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_CGC_ENA_BMSK                                    0x4
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_CGC_ENA_SHFT                                    0x2
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_BYPASS_BMSK                                     0x2
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_BYPASS_SHFT                                     0x1
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_SW_RESET_BMSK                                   0x1
#define HWIO_GPUCC_GPU_CC_GFX3D_ZMEAS_CONFIG_ZMEAS_SW_RESET_SHFT                                   0x0

#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_ADDR                                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001508)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_RMSK                                                 0x3c0011
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_ADDR, HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_IN)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_RAC_ENR_STATUS_BMSK                                  0x200000
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_RAC_ENR_STATUS_SHFT                                      0x15
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_RAC_ENF_STATUS_BMSK                                  0x100000
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_RAC_ENF_STATUS_SHFT                                      0x14
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_SPTP_ENR_STATUS_BMSK                                  0x80000
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_SPTP_ENR_STATUS_SHFT                                     0x13
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_SPTP_ENF_STATUS_BMSK                                  0x40000
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_SPTP_ENF_STATUS_SHFT                                     0x12
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_GPU_GX_GMEM_RESET_BMSK                                   0x10
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_GPU_GX_GMEM_RESET_SHFT                                    0x4
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_GPU_GX_GMEM_CLAMP_IO_BMSK                                 0x1
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC_GPU_GX_GMEM_CLAMP_IO_SHFT                                 0x0

#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000150c)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_RMSK                                                     0x1
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_ADDR, HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_IN)
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_GFX_CLAMP_MEM_BMSK                                       0x1
#define HWIO_GPUCC_GPU_CC_GX_DOMAIN_MISC2_GFX_CLAMP_MEM_SHFT                                       0x0

#define HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001510)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_RMSK                                                  0x3
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_ADDR, HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_DIV_BY_BMSK                                           0x3
#define HWIO_GPUCC_GPU_CC_GFX3D_AON_DIV_CTRL_DIV_BY_SHFT                                           0x0

#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_ADDR                                     (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001514)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_RMSK                                           0x3f
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_ADDR, HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_BHS_REST_STRENGTH_BMSK                         0x3c
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_BHS_REST_STRENGTH_SHFT                          0x2
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_BHS_FEW_STRENGTH_BMSK                           0x3
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_STRENGTH_CTRL_BHS_FEW_STRENGTH_SHFT                           0x0

#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_ADDR                                        (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001518)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_RMSK                                              0x11
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_ADDR, HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_BHS_REST_DELAY_SEL_BMSK                           0x10
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_BHS_REST_DELAY_SEL_SHFT                            0x4
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_BHS_FEW_DELAY_SEL_BMSK                             0x1
#define HWIO_GPUCC_GPU_CC_GFX_HM_BHS_DELAY_CTRL_BHS_FEW_DELAY_SEL_SHFT                             0x0

#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_ADDR                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000151c)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_RMSK                                         0x3f
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_ADDR, HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_BHS_REST_STRENGTH_BMSK                       0x3c
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_BHS_REST_STRENGTH_SHFT                        0x2
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_BHS_FEW_STRENGTH_BMSK                         0x3
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_STRENGTH_CTRL_BHS_FEW_STRENGTH_SHFT                         0x0

#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_ADDR                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001520)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_RMSK                                            0x11
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_ADDR, HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_BHS_REST_DELAY_SEL_BMSK                         0x10
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_BHS_REST_DELAY_SEL_SHFT                          0x4
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_BHS_FEW_DELAY_SEL_BMSK                           0x1
#define HWIO_GPUCC_GPU_CC_GFX_SPTP_BHS_DELAY_CTRL_BHS_FEW_DELAY_SEL_SHFT                           0x0

#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_ADDR                                    (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001524)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_RMSK                                          0x3f
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_ADDR, HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_BHS_REST_STRENGTH_BMSK                        0x3c
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_BHS_REST_STRENGTH_SHFT                         0x2
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_BHS_FEW_STRENGTH_BMSK                          0x3
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_STRENGTH_CTRL_BHS_FEW_STRENGTH_SHFT                          0x0

#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_ADDR                                       (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001528)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_RMSK                                             0x11
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_ADDR, HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_BHS_REST_DELAY_SEL_BMSK                          0x10
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_BHS_REST_DELAY_SEL_SHFT                           0x4
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_BHS_FEW_DELAY_SEL_BMSK                            0x1
#define HWIO_GPUCC_GPU_CC_GFX_RAC_BHS_DELAY_CTRL_BHS_FEW_DELAY_SEL_SHFT                            0x0

#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000152c)
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_RMSK                                                0x1ff
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_ADDR, HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_IN)
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL1_MAIN_ACTIVE_SW_OVERRIDE_BMSK               0x100
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL1_MAIN_ACTIVE_SW_OVERRIDE_SHFT                 0x8
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL0_MAIN_ACTIVE_SW_OVERRIDE_BMSK                0x80
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL0_MAIN_ACTIVE_SW_OVERRIDE_SHFT                 0x7
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL1_ODD_ACTIVE_SW_OVERRIDE_BMSK                 0x40
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL1_ODD_ACTIVE_SW_OVERRIDE_SHFT                  0x6
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL1_EVEN_ACTIVE_SW_OVERRIDE_BMSK                0x20
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL1_EVEN_ACTIVE_SW_OVERRIDE_SHFT                 0x5
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL0_ODD_ACTIVE_SW_OVERRIDE_BMSK                 0x10
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL0_ODD_ACTIVE_SW_OVERRIDE_SHFT                  0x4
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL0_EVEN_ACTIVE_SW_OVERRIDE_BMSK                 0x8
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GPU_PLL0_EVEN_ACTIVE_SW_OVERRIDE_SHFT                 0x3
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GFX_ZMEAS_ACTIVE_SW_OVERRIDE_BMSK                     0x4
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GFX_ZMEAS_ACTIVE_SW_OVERRIDE_SHFT                     0x2
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GCC_GPLL0_DIV_ACTIVE_SW_OVERRIDE_BMSK                 0x2
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GCC_GPLL0_DIV_ACTIVE_SW_OVERRIDE_SHFT                 0x1
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GCC_GPLL0_ACTIVE_SW_OVERRIDE_BMSK                     0x1
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_CTL_GCC_GPLL0_ACTIVE_SW_OVERRIDE_SHFT                     0x0

#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_ADDR                                        (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001530)
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_RMSK                                             0x1ff
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_ADDR, HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_RMSK)
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL1_MAIN_ACTIVE_BMSK                        0x100
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL1_MAIN_ACTIVE_SHFT                          0x8
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL0_MAIN_ACTIVE_BMSK                         0x80
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL0_MAIN_ACTIVE_SHFT                          0x7
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL1_ODD_ACTIVE_BMSK                          0x40
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL1_ODD_ACTIVE_SHFT                           0x6
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL1_EVEN_ACTIVE_BMSK                         0x20
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL1_EVEN_ACTIVE_SHFT                          0x5
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL0_ODD_ACTIVE_BMSK                          0x10
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL0_ODD_ACTIVE_SHFT                           0x4
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL0_EVEN_ACTIVE_BMSK                          0x8
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GPU_PLL0_EVEN_ACTIVE_SHFT                          0x3
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GFX_ZMEAS_ACTIVE_BMSK                              0x4
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GFX_ZMEAS_ACTIVE_SHFT                              0x2
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GCC_GPLL0_DIV_ACTIVE_BMSK                          0x2
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GCC_GPLL0_DIV_ACTIVE_SHFT                          0x1
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GCC_GPLL0_ACTIVE_BMSK                              0x1
#define HWIO_GPUCC_GPU_CC_RCG_SRC_ACTIVE_STATUS_GCC_GPLL0_ACTIVE_SHFT                              0x0

#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_STATUS_ADDR                                 (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001534)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_STATUS_RMSK                                        0x1
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_STATUS_ADDR, HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_STATUS_RMSK)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_STATUS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_STATUS_STATUS_BMSK                                 0x1
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_STATUS_STATUS_SHFT                                 0x0

#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_ADDR                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001538)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_RMSK                                          0x1
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_ADDR, HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_RMSK)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_ADDR, m)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_ADDR,v)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_ADDR,m,v,HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_IN)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_MASK_BMSK                                     0x1
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_MASK_MASK_SHFT                                     0x0

#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_ADDR                                  (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000153c)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_RMSK                                         0x1
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_ADDR, HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_RMSK)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_ADDR,m,v,HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_IN)
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_CLEAR_BMSK                                   0x1
#define HWIO_GPUCC_GPU_CC_FREQUENCY_LIMITER_IRQ_CLEAR_CLEAR_SHFT                                   0x0

#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_ADDR                                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001540)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_RMSK                                               0xb888dfff
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_ADDR, HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_PWR_ON_STATUS_BMSK                                 0x80000000
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_PWR_ON_STATUS_SHFT                                       0x1f
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_DVM_HALT1_PWR_DOWN_ACK_STATUS_BMSK                 0x20000000
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_DVM_HALT1_PWR_DOWN_ACK_STATUS_SHFT                       0x1d
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_DVM_HALT1_PWR_UP_ACK_STATUS_BMSK                   0x10000000
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_DVM_HALT1_PWR_UP_ACK_STATUS_SHFT                         0x1c
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT1_PWR_DOWN_ACK_STATUS_BMSK                      0x8000000
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT1_PWR_DOWN_ACK_STATUS_SHFT                           0x1b
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT1_PWR_UP_ACK_STATUS_BMSK                         0x800000
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT1_PWR_UP_ACK_STATUS_SHFT                             0x17
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT2_PWR_DOWN_ACK_STATUS_BMSK                        0x80000
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT2_PWR_DOWN_ACK_STATUS_SHFT                           0x13
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT2_PWR_UP_ACK_STATUS_BMSK                           0x8000
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT2_PWR_UP_ACK_STATUS_SHFT                              0xf
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_COLLAPSE_OUT_BMSK                                      0x4000
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_COLLAPSE_OUT_SHFT                                         0xe
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT_ACK_TIMEOUT_BMSK                                  0x1fe0
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_HALT_ACK_TIMEOUT_SHFT                                     0x5
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_GDS_HW_STATE_BMSK                                        0x1e
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_GDS_HW_STATE_SHFT                                         0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SW_OVERRIDE_BMSK                                          0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SW_OVERRIDE_SHFT                                          0x0

#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_ADDR                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001544)
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_RMSK                                             0x7
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_ADDR, HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_IN)
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_BMSK                                0x4
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_SHFT                                0x2
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_SMMU_HALT_REQ_BMSK                               0x2
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_SMMU_HALT_REQ_SHFT                               0x1
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_BMSK                                0x1
#define HWIO_GPUCC_GPU_CC_CX_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_SHFT                                0x0

#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_STATUS_ADDR                                    (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001548)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_STATUS_RMSK                                           0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_STATUS_ADDR, HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_STATUS_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_STATUS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_STATUS_STATUS_BMSK                                    0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_STATUS_STATUS_SHFT                                    0x0

#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_ADDR                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000154c)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_RMSK                                             0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_ADDR, HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_IN)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_MASK_BMSK                                        0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_MASK_MASK_SHFT                                        0x0

#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_ADDR                                     (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001550)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_RMSK                                            0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_ADDR, HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_IN)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_BMSK                                      0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_SHFT                                      0x0

#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_ADDR                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001554)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_RMSK                                      0x3
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_ADDR, HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_SMMU_HALT_ACK_BMSK                        0x2
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_SMMU_HALT_ACK_SHFT                        0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_SMMU_HALT_IDLE_BMSK                       0x1
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTL_SMMU_HALT_STATUS_SMMU_HALT_IDLE_SHFT                       0x0

#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_ADDR                                         (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001558)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_RMSK                                               0xff
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_ADDR, HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_IN)
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_SPARE_BMSK                                         0xff
#define HWIO_GPUCC_GPU_CC_CX_GDS_HW_CTRL_SPARE_SPARE_SHFT                                          0x0

#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000155c)
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_RMSK                                                 0x33
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_ADDR, HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_IN)
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_EN_FEW_ACK_SW_BMSK                                   0x20
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_EN_FEW_ACK_SW_SHFT                                    0x5
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_EN_REST_ACK_SW_BMSK                                  0x10
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_EN_REST_ACK_SW_SHFT                                   0x4
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_EN_FEW_ACK_STATUS_BMSK                                0x2
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_EN_FEW_ACK_STATUS_SHFT                                0x1
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_EN_REST_ACK_STATUS_BMSK                               0x1
#define HWIO_GPUCC_GPU_CC_CX_GDSC_EN_ACK_CTL_EN_REST_ACK_STATUS_SHFT                               0x0

#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001560)
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_RMSK                                                 0x33
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_ADDR, HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_IN)
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_EN_FEW_ACK_SW_BMSK                                   0x20
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_EN_FEW_ACK_SW_SHFT                                    0x5
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_EN_REST_ACK_SW_BMSK                                  0x10
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_EN_REST_ACK_SW_SHFT                                   0x4
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_EN_FEW_ACK_STATUS_BMSK                                0x2
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_EN_FEW_ACK_STATUS_SHFT                                0x1
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_EN_REST_ACK_STATUS_BMSK                               0x1
#define HWIO_GPUCC_GPU_CC_GX_GDSC_EN_ACK_CTL_EN_REST_ACK_STATUS_SHFT                               0x0

#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_STATE_ADDR                                           (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001564)
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_STATE_RMSK                                                  0x3
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_STATE_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_STATE_ADDR, HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_STATE_RMSK)
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_STATE_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_STATE_ADDR, m)
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_STATE_FSM_STATE_BMSK                                        0x3
#define HWIO_GPUCC_GPU_CC_IDLE_REQ_FSM_STATE_FSM_STATE_SHFT                                        0x0

#define HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_ADDR                                               (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001568)
#define HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_RMSK                                                     0xff
#define HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_ADDR, HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_RMSK)
#define HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_ADDR,m,v,HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_IN)
#define HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_MUX_SEL_BMSK                                             0xff
#define HWIO_GPUCC_GPU_CC_DEBUG_MUX_MUXR_MUX_SEL_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_ADDR                                            (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x0000156c)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_RMSK                                                   0x7
#define HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_ADDR, HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_IN)
#define HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_MUX_SEL_BMSK                                           0x7
#define HWIO_GPUCC_GPU_CC_PLL_TEST_MUX_MUXR_MUX_SEL_SHFT                                           0x0

#define HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_ADDR                                             (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001570)
#define HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_RMSK                                                    0x7
#define HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_ADDR, HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_IN)
#define HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_MUX_SEL_BMSK                                            0x7
#define HWIO_GPUCC_GPU_CC_PLL_RESET_N_MUXR_MUX_SEL_SHFT                                            0x0

#define HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_ADDR                                              (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001574)
#define HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_RMSK                                                     0x7
#define HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_ADDR, HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_RMSK)
#define HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_ADDR, m)
#define HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_ADDR,v)
#define HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_ADDR,m,v,HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_IN)
#define HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_MUX_SEL_BMSK                                             0x7
#define HWIO_GPUCC_GPU_CC_PLL_STATUS_MUXR_MUX_SEL_SHFT                                             0x0

#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_ADDR                                                (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00001578)
#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_RMSK                                                0xe0000001
#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_ADDR, HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_RMSK)
#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_ADDR,m,v,HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_IN)
#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_FSM_STATE_BMSK                                      0xe0000000
#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_FSM_STATE_SHFT                                            0x1d
#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_HANDSHAKE_FSM_EN_BMSK                                      0x1
#define HWIO_GPUCC_GPU_CC_SMMU_TLBI_CTL_HANDSHAKE_FSM_EN_SHFT                                      0x0

#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_ADDR                                          (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00004000)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_RMSK                                               0x804
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_ADDR, HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_RMSK)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_ADDR, m)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_ADDR,v)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_ADDR,m,v,HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_IN)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_RETAIN_FF_ENABLE_BMSK                              0x800
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_RETAIN_FF_ENABLE_SHFT                                0xb
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_SW_OVERRIDE_BMSK                                     0x4
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_GX_SW_OVERRIDE_SHFT                                     0x2

#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_ADDR                                          (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00004004)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_RMSK                                               0x804
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_ADDR, HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_RMSK)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_ADDR, m)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_ADDR,v)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_ADDR,m,v,HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_IN)
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_RETAIN_FF_ENABLE_BMSK                              0x800
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_RETAIN_FF_ENABLE_SHFT                                0xb
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_SW_OVERRIDE_BMSK                                     0x4
#define HWIO_GPUCC_GPU_CC_TZ_GDSC_CTRL_GPU_CX_SW_OVERRIDE_SHFT                                     0x2

#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_ADDR                                         (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00003000)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_RMSK                                         0x80000001
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                       0x1f
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_ADDR                                         (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00003004)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_RMSK                                         0x80000001
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                  0x80000000
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                        0x1f
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                    0x1
#define HWIO_GPUCC_GPU_CC_TZ_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                    0x0

#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_ADDR                                        (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00002000)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_RMSK                                        0x80000001
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                0x80000000
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                      0x1f
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_ADDR                                        (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00002004)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_RMSK                                        0x80000001
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                 0x80000000
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                       0x1f
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                   0x1
#define HWIO_GPUCC_GPU_CC_HYP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                   0x0

#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00005000)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_RMSK                                      0x80000001
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                              0x80000000
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                    0x1f
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00005004)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_RMSK                                      0x80000001
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                               0x80000000
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                     0x1f
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                 0x1
#define HWIO_GPUCC_GPU_CC_HLOS1_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                 0x0

#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00006000)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_RMSK                                      0x80000001
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                              0x80000000
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                    0x1f
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00006004)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_RMSK                                      0x80000001
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                               0x80000000
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                     0x1f
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                 0x1
#define HWIO_GPUCC_GPU_CC_HLOS2_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                 0x0

#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_ADDR                                         (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00007000)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_RMSK                                         0x80000001
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                       0x1f
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_ADDR                                         (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00007004)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_RMSK                                         0x80000001
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                  0x80000000
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                        0x1f
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                    0x1
#define HWIO_GPUCC_GPU_CC_SP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                    0x0

#define HWIO_GPUCC_GPU_CC_ACD_DEBUG_STATUS_ADDR                                             (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00008000)
#define HWIO_GPUCC_GPU_CC_ACD_DEBUG_STATUS_RMSK                                             0xffffffff
#define HWIO_GPUCC_GPU_CC_ACD_DEBUG_STATUS_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_DEBUG_STATUS_ADDR, HWIO_GPUCC_GPU_CC_ACD_DEBUG_STATUS_RMSK)
#define HWIO_GPUCC_GPU_CC_ACD_DEBUG_STATUS_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_DEBUG_STATUS_ADDR, m)
#define HWIO_GPUCC_GPU_CC_ACD_DEBUG_STATUS_DATA_BMSK                                        0xffffffff
#define HWIO_GPUCC_GPU_CC_ACD_DEBUG_STATUS_DATA_SHFT                                               0x0

#define HWIO_GPUCC_GPU_CC_ACD_MISC_ADDR                                                     (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00008004)
#define HWIO_GPUCC_GPU_CC_ACD_MISC_RMSK                                                            0x1
#define HWIO_GPUCC_GPU_CC_ACD_MISC_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_MISC_ADDR, HWIO_GPUCC_GPU_CC_ACD_MISC_RMSK)
#define HWIO_GPUCC_GPU_CC_ACD_MISC_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_MISC_ADDR, m)
#define HWIO_GPUCC_GPU_CC_ACD_MISC_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_ACD_MISC_ADDR,v)
#define HWIO_GPUCC_GPU_CC_ACD_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_ACD_MISC_ADDR,m,v,HWIO_GPUCC_GPU_CC_ACD_MISC_IN)
#define HWIO_GPUCC_GPU_CC_ACD_MISC_IROOT_ARES_BMSK                                                 0x1
#define HWIO_GPUCC_GPU_CC_ACD_MISC_IROOT_ARES_SHFT                                                 0x0

#define HWIO_GPUCC_GPU_CC_ACD_SPM_ADDR                                                      (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00008008)
#define HWIO_GPUCC_GPU_CC_ACD_SPM_RMSK                                                      0x80000001
#define HWIO_GPUCC_GPU_CC_ACD_SPM_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_SPM_ADDR, HWIO_GPUCC_GPU_CC_ACD_SPM_RMSK)
#define HWIO_GPUCC_GPU_CC_ACD_SPM_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_ACD_SPM_ADDR, m)
#define HWIO_GPUCC_GPU_CC_ACD_SPM_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_ACD_SPM_ADDR,v)
#define HWIO_GPUCC_GPU_CC_ACD_SPM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_ACD_SPM_ADDR,m,v,HWIO_GPUCC_GPU_CC_ACD_SPM_IN)
#define HWIO_GPUCC_GPU_CC_ACD_SPM_ACK_BMSK                                                  0x80000000
#define HWIO_GPUCC_GPU_CC_ACD_SPM_ACK_SHFT                                                        0x1f
#define HWIO_GPUCC_GPU_CC_ACD_SPM_REQ_BMSK                                                         0x1
#define HWIO_GPUCC_GPU_CC_ACD_SPM_REQ_SHFT                                                         0x0

#define HWIO_GPUCC_GPU_CC_SPARE1_REG_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00002008)
#define HWIO_GPUCC_GPU_CC_SPARE1_REG_RMSK                                                       0xffff
#define HWIO_GPUCC_GPU_CC_SPARE1_REG_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE1_REG_ADDR, HWIO_GPUCC_GPU_CC_SPARE1_REG_RMSK)
#define HWIO_GPUCC_GPU_CC_SPARE1_REG_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE1_REG_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SPARE1_REG_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SPARE1_REG_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SPARE1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SPARE1_REG_ADDR,m,v,HWIO_GPUCC_GPU_CC_SPARE1_REG_IN)
#define HWIO_GPUCC_GPU_CC_SPARE1_REG_SPARE0_BITS_BMSK                                           0xffff
#define HWIO_GPUCC_GPU_CC_SPARE1_REG_SPARE0_BITS_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_SPARE2_REG_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00003008)
#define HWIO_GPUCC_GPU_CC_SPARE2_REG_RMSK                                                       0xffff
#define HWIO_GPUCC_GPU_CC_SPARE2_REG_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE2_REG_ADDR, HWIO_GPUCC_GPU_CC_SPARE2_REG_RMSK)
#define HWIO_GPUCC_GPU_CC_SPARE2_REG_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE2_REG_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SPARE2_REG_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SPARE2_REG_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SPARE2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SPARE2_REG_ADDR,m,v,HWIO_GPUCC_GPU_CC_SPARE2_REG_IN)
#define HWIO_GPUCC_GPU_CC_SPARE2_REG_SPARE0_BITS_BMSK                                           0xffff
#define HWIO_GPUCC_GPU_CC_SPARE2_REG_SPARE0_BITS_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_SPARE3_REG_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00004008)
#define HWIO_GPUCC_GPU_CC_SPARE3_REG_RMSK                                                       0xffff
#define HWIO_GPUCC_GPU_CC_SPARE3_REG_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE3_REG_ADDR, HWIO_GPUCC_GPU_CC_SPARE3_REG_RMSK)
#define HWIO_GPUCC_GPU_CC_SPARE3_REG_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE3_REG_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SPARE3_REG_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SPARE3_REG_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SPARE3_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SPARE3_REG_ADDR,m,v,HWIO_GPUCC_GPU_CC_SPARE3_REG_IN)
#define HWIO_GPUCC_GPU_CC_SPARE3_REG_SPARE0_BITS_BMSK                                           0xffff
#define HWIO_GPUCC_GPU_CC_SPARE3_REG_SPARE0_BITS_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_SPARE4_REG_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00005008)
#define HWIO_GPUCC_GPU_CC_SPARE4_REG_RMSK                                                       0xffff
#define HWIO_GPUCC_GPU_CC_SPARE4_REG_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE4_REG_ADDR, HWIO_GPUCC_GPU_CC_SPARE4_REG_RMSK)
#define HWIO_GPUCC_GPU_CC_SPARE4_REG_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE4_REG_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SPARE4_REG_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SPARE4_REG_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SPARE4_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SPARE4_REG_ADDR,m,v,HWIO_GPUCC_GPU_CC_SPARE4_REG_IN)
#define HWIO_GPUCC_GPU_CC_SPARE4_REG_SPARE0_BITS_BMSK                                           0xffff
#define HWIO_GPUCC_GPU_CC_SPARE4_REG_SPARE0_BITS_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_SPARE5_REG_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00006008)
#define HWIO_GPUCC_GPU_CC_SPARE5_REG_RMSK                                                       0xffff
#define HWIO_GPUCC_GPU_CC_SPARE5_REG_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SPARE5_REG_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SPARE5_REG_SPARE0_BITS_BMSK                                           0xffff
#define HWIO_GPUCC_GPU_CC_SPARE5_REG_SPARE0_BITS_SHFT                                              0x0

#define HWIO_GPUCC_GPU_CC_SPARE6_REG_ADDR                                                   (GPUCC_GPU_CC_GPU_CC_GPU_CC_REG_REG_BASE      + 0x00007008)
#define HWIO_GPUCC_GPU_CC_SPARE6_REG_RMSK                                                       0xffff
#define HWIO_GPUCC_GPU_CC_SPARE6_REG_IN          \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE6_REG_ADDR, HWIO_GPUCC_GPU_CC_SPARE6_REG_RMSK)
#define HWIO_GPUCC_GPU_CC_SPARE6_REG_INM(m)      \
        in_dword_masked(HWIO_GPUCC_GPU_CC_SPARE6_REG_ADDR, m)
#define HWIO_GPUCC_GPU_CC_SPARE6_REG_OUT(v)      \
        out_dword(HWIO_GPUCC_GPU_CC_SPARE6_REG_ADDR,v)
#define HWIO_GPUCC_GPU_CC_SPARE6_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GPUCC_GPU_CC_SPARE6_REG_ADDR,m,v,HWIO_GPUCC_GPU_CC_SPARE6_REG_IN)
#define HWIO_GPUCC_GPU_CC_SPARE6_REG_SPARE0_BITS_BMSK                                           0xffff
#define HWIO_GPUCC_GPU_CC_SPARE6_REG_SPARE0_BITS_SHFT                                              0x0


#endif /* __CLOCKHWIO_H__ */
