<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
    <channel>
        <title>å¯„å­˜å™¨ on Nansen Li</title>
        <link>https://nansenli.com/zh-cn/tags/%E5%AF%84%E5%AD%98%E5%99%A8/</link>
        <description>Recent content in å¯„å­˜å™¨ on Nansen Li</description>
        <generator>Hugo -- gohugo.io</generator>
        <language>zh-cn</language>
        <copyright>Nansen Li ğŸŒˆ ï¼ˆææ¥ æ£®ï¼‰</copyright>
        <lastBuildDate>Thu, 30 Jun 2016 20:00:00 +0000</lastBuildDate><atom:link href="https://nansenli.com/zh-cn/tags/%E5%AF%84%E5%AD%98%E5%99%A8/index.xml" rel="self" type="application/rss+xml" /><item>
        <title>ARM GIC-400 å¯„å­˜å™¨</title>
        <link>https://nansenli.com/zh-cn/post/kokeyuan/arm-gic-400-registers/</link>
        <pubDate>Thu, 30 Jun 2016 20:00:00 +0000</pubDate>
        
        <guid>https://nansenli.com/zh-cn/post/kokeyuan/arm-gic-400-registers/</guid>
        <description>&lt;h2 id=&#34;1ç®€ä»‹&#34;&gt;1.ç®€ä»‹
&lt;/h2&gt;&lt;p&gt;GIC-400æ˜¯ç”¨äºæ§åˆ¶ä¸­æ–­çš„ã€‚åœ¨cubieboard2 ä¸Š çš„A20èŠ¯ç‰‡é‡‡ç”¨äº†è¿™æ¬¾æ§åˆ¶å™¨ã€‚&lt;/p&gt;
&lt;p&gt;cubieboard2 çš„GICæ§åˆ¶å™¨ çš„åœ°å€æ˜¯0x01C80000&amp;mdash;0x01C87FFF ï¼Œé•¿åº¦ç­‰äºGIC-400å¯„å­˜å™¨çš„é•¿åº¦ã€‚&lt;/p&gt;
&lt;p&gt;å…·ä½“çš„å†…å®¹å¦‚ä¸‹æ‰€ç¤ºã€‚&lt;/p&gt;
&lt;p&gt;ä»¥0x01C80000ä¸ºèµ·å§‹åœ°å€ï¼Œä¸‹é¢ç»™å‡ºçš„æ˜¯åç§»ï¼š&lt;/p&gt;
&lt;table&gt;
&lt;thead&gt;
&lt;tr&gt;
&lt;th&gt;åç§»åœ°å€&lt;/th&gt;
&lt;th&gt;è¯´æ˜&lt;/th&gt;
&lt;/tr&gt;
&lt;/thead&gt;
&lt;tbody&gt;
&lt;tr&gt;
&lt;td&gt;0x0000-0x0FFF&lt;/td&gt;
&lt;td&gt;Reserved æœªä½¿ç”¨ï¼Œæ— ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x1000-0x1FFF&lt;/td&gt;
&lt;td&gt;Distributor é…ç½®å™¨ æœ‰ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x2000-0x3FFF&lt;/td&gt;
&lt;td&gt;CPU interfaces CPUæ¥å£ æœ‰ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x4000-0x4FFF&lt;/td&gt;
&lt;td&gt;Virtual interface control block, for the processor that is performing the access&lt;!-- raw HTML omitted --&gt;è™šæ‹ŸåŒ–ç›¸å…³ï¼Œæ— ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x5000-0x5FFF&lt;/td&gt;
&lt;td&gt;Virtual interface control block, for the processor selected by address bits [11:9]&lt;!-- raw HTML omitted --&gt;è™šæ‹ŸåŒ–ç›¸å…³ï¼Œæ— ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x5000-0x51FF&lt;!-- raw HTML omitted --&gt;0x5200-0x53FF&lt;!-- raw HTML omitted --&gt;&amp;hellip;&lt;!-- raw HTML omitted --&gt;0x5E00-0x5FFF&lt;/td&gt;
&lt;td&gt;Alias for Processor 0&lt;!-- raw HTML omitted --&gt;Alias for Processor 1&lt;!-- raw HTML omitted --&gt;&amp;hellip;&lt;!-- raw HTML omitted --&gt;Alias for Processor 7&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x6000-0x7FFF&lt;/td&gt;
&lt;td&gt;Virtual CPU interfaces&lt;!-- raw HTML omitted --&gt;è™šæ‹ŸåŒ–ç›¸å…³ï¼Œæ— ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;å¸¸ç”¨çš„æ˜¯å›¾ä¸­ç¬¬äºŒå—å’Œç¬¬ä¸‰å—ï¼Œ0x1000~0x3fffè¿™éƒ¨åˆ†çš„é…ç½®ã€‚&lt;/p&gt;
&lt;h2 id=&#34;2distributor-é…ç½®å™¨&#34;&gt;2.Distributor é…ç½®å™¨
&lt;/h2&gt;&lt;p&gt;distributorè¿™å—å¯„å­˜å™¨çš„åœ°å€ = GICæ§åˆ¶å™¨ çš„åœ°å€ + 0x1000 ï¼Œä½¿ç”¨çš„æ—¶å€™åˆ«å¿˜è®°äº†åç§»ã€‚ç„¶åä»è¿™é‡Œå¼€å§‹ï¼Œæœ‰å¦‚ä¸‹çš„å¯„å­˜å™¨&lt;/p&gt;
&lt;table&gt;
&lt;thead&gt;
&lt;tr&gt;
&lt;th&gt;åç§»&lt;/th&gt;
&lt;th&gt;åç§°&lt;/th&gt;
&lt;th&gt;å¯è¯»å†™&lt;/th&gt;
&lt;th&gt;å¤ä½å&lt;/th&gt;
&lt;th&gt;ä½œç”¨&lt;/th&gt;
&lt;/tr&gt;
&lt;/thead&gt;
&lt;tbody&gt;
&lt;tr&gt;
&lt;td&gt;0x000&lt;/td&gt;
&lt;td&gt;GICD_CTLR&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000[c]&lt;/td&gt;
&lt;td&gt;Distributor Control Register&lt;!-- raw HTML omitted --&gt;å†™å…¥1ä½¿èƒ½æ§åˆ¶å™¨ï¼Œå¿…å¤‡&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x004&lt;/td&gt;
&lt;td&gt;GICD_TYPER&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;Configuration-dependent[d]&lt;/td&gt;
&lt;td&gt;Interrupt Controller Type Register&lt;!-- raw HTML omitted --&gt;å…¶ä¸­å¯ä»¥æŸ¥çœ‹ä¸­æ–­çº¿çš„æ€»æ•°&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x008&lt;/td&gt;
&lt;td&gt;GICD_IIDR&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x0200143B&lt;/td&gt;
&lt;td&gt;Distributor Implementer Identification Register, GICD_IIDR&lt;!-- raw HTML omitted --&gt;å­˜äº†ä¸€äº›ç‰ˆæœ¬ä¿¡æ¯ï¼Œæ²¡ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x080-0x0BC&lt;/td&gt;
&lt;td&gt;GICD_IGROUPRn&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Interrupt Group Registers[e]&lt;!-- raw HTML omitted --&gt;ä¸€ä¸ªä½å›¾ï¼Œæ§åˆ¶ä¸­æ–­å±äºAç»„è¿˜æ˜¯Bç»„&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x100&lt;/td&gt;
&lt;td&gt;GICD_ISENABLERn&lt;/td&gt;
&lt;td&gt;RW[f]&lt;/td&gt;
&lt;td&gt;SGIs and PPIs:0x0000FFFF[g]&lt;/td&gt;
&lt;td&gt;Interrupt Set-Enable Registers&lt;!-- raw HTML omitted --&gt;ä¸€ä¸ªä½å›¾ï¼Œç”¨äºä½¿èƒ½å„ä¸ªä¸­æ–­ï¼Œå†™å…¥1ä½¿èƒ½ã€‚æœ‰ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x104-0x13C&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;td&gt;SPIs: 0x00000000&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x180&lt;/td&gt;
&lt;td&gt;GICD_ICENABLERn&lt;/td&gt;
&lt;td&gt;RW[f]&lt;/td&gt;
&lt;td&gt;0x0000FFFF[g]&lt;/td&gt;
&lt;td&gt;Interrupt Clear-Enable Registers&lt;!-- raw HTML omitted --&gt;å’Œä¸Šä¸€ä¸ªå¯„å­˜å™¨ç±»ä¼¼ï¼Œä½œç”¨ç›¸åï¼Œå†™å…¥1ç¦æ­¢ã€‚&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x184-0x1BC&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x200-0x23C&lt;/td&gt;
&lt;td&gt;GICD_ISPENDRn&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Interrupt Set-Pending Registers&lt;!-- raw HTML omitted --&gt;pendä½å›¾ï¼Œå†™å…¥1å¯ä»¥è¿›å…¥pendçŠ¶æ€&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x280-0x2BC&lt;/td&gt;
&lt;td&gt;GICD_ICPENDRn&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Interrupt Clear-Pending Registers&lt;!-- raw HTML omitted --&gt;åŒä¸Šï¼Œå†™å…¥1æ•ˆæœç›¸åï¼Œé˜»æ­¢pendçŠ¶æ€&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x300-0x33C&lt;/td&gt;
&lt;td&gt;GICD_ISACTIVERn&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Interrupt Set-Active Registers&lt;!-- raw HTML omitted --&gt;ä½å›¾ï¼Œå†™å…¥1å¯ä»¥æ¿€æ´»ä¸­æ–­&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x380-0x3BC&lt;/td&gt;
&lt;td&gt;GICD_ICACTIVERn&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Interrupt Clear-Active Registers&lt;!-- raw HTML omitted --&gt;å†™å…¥1åæ¿€æ´»ä¸­æ–­&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x400-0x5FC&lt;/td&gt;
&lt;td&gt;GICD_IPRIORITYRn&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Interrupt Priority Registers&lt;!-- raw HTML omitted --&gt;å­˜ç€å„ä¸ªä¸­æ–­çš„ä¼˜å…ˆçº§ï¼Œæ¯8ä½ç®—ä¸€ä¸ª&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x800-0x81C&lt;/td&gt;
&lt;td&gt;GICD_ITARGETSRn&lt;/td&gt;
&lt;td&gt;RO[h]&lt;/td&gt;
&lt;td&gt;-&lt;/td&gt;
&lt;td&gt;Interrupt Processor Targets Registers[i]&lt;!-- raw HTML omitted --&gt;æŸä¸ªä¸­æ–­åº”è¯¥å‘å¾€å“ªä¸ªå¤„ç†å™¨è¿›è¡Œå¤„ç†&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x820-0x9FC&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xC00&lt;/td&gt;
&lt;td&gt;GICD_ICFGRn&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;SGIs: 0xAAAAAAAA&lt;/td&gt;
&lt;td&gt;Interrupt Configuration Registers, GICD_ICFGRn&lt;!-- raw HTML omitted --&gt;é…ç½®ä¸­æ–­æ˜¯ä½ç”µå¹³è§¦å‘è¿˜æ˜¯ä¸‹é™æ²¿è§¦å‘&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xC04&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;PPIs: 0x55540000&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xC08-0xC7C&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;td&gt;RW[j]&lt;/td&gt;
&lt;td&gt;SPIs: 0x55555555&lt;/td&gt;
&lt;td&gt;&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xD00&lt;/td&gt;
&lt;td&gt;GICD_PPISR&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Private Peripheral Interrupt Status Register, GICD_PPISR&lt;!-- raw HTML omitted --&gt;ä¸€èˆ¬æ²¡ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xD04-0xD3C&lt;/td&gt;
&lt;td&gt;GICD_SPISRn&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Shared Peripheral Interrupt Status Registers, GICD_SPISRn&lt;!-- raw HTML omitted --&gt;æ²¡ç”¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xF00&lt;/td&gt;
&lt;td&gt;GICD_SGIR&lt;/td&gt;
&lt;td&gt;WO&lt;/td&gt;
&lt;td&gt;-&lt;/td&gt;
&lt;td&gt;Software Generated Interrupt Register&lt;!-- raw HTML omitted --&gt;æ§åˆ¶è½¯ä¸­æ–­&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xF10-0xF1C&lt;/td&gt;
&lt;td&gt;GICD_CPENDSGIRn&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;SGI Clear-Pending Registers&lt;!-- raw HTML omitted --&gt;è½¯ä¸­æ–­çš„pendä½&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xF20-0xF2C&lt;/td&gt;
&lt;td&gt;GICD_SPENDSGIRn&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;SGI Set-Pending Registers&lt;!-- raw HTML omitted --&gt;åŒä¸Šï¼Œä¸è¿‡å†™å…¥1æ—¶åœæ­¢pend&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFD0&lt;/td&gt;
&lt;td&gt;GICD_PIDR4&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x00000004&lt;/td&gt;
&lt;td&gt;Peripheral ID 4 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFD4&lt;/td&gt;
&lt;td&gt;GICD_PIDR5&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Peripheral ID 5 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFD8&lt;/td&gt;
&lt;td&gt;GICD_PIDR6&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Peripheral ID 6 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFDC&lt;/td&gt;
&lt;td&gt;GICD_PIDR7&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Peripheral ID 7 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFE0&lt;/td&gt;
&lt;td&gt;GICD_PIDR0&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x00000090&lt;/td&gt;
&lt;td&gt;Peripheral ID 0 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFE4&lt;/td&gt;
&lt;td&gt;GICD_PIDR1&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x000000B4&lt;/td&gt;
&lt;td&gt;Peripheral ID 1 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFE8&lt;/td&gt;
&lt;td&gt;GICD_PIDR2&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x0000002B&lt;/td&gt;
&lt;td&gt;Peripheral ID 2 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFEC&lt;/td&gt;
&lt;td&gt;GICD_PIDR3&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Peripheral ID 3 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFF0&lt;/td&gt;
&lt;td&gt;GICD_CIDR0&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x0000000D&lt;/td&gt;
&lt;td&gt;Component ID 0 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFF4&lt;/td&gt;
&lt;td&gt;GICD_CIDR1&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x000000F0&lt;/td&gt;
&lt;td&gt;Component ID 1 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFF8&lt;/td&gt;
&lt;td&gt;GICD_CIDR2&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x00000005&lt;/td&gt;
&lt;td&gt;Component ID 2 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0xFFC&lt;/td&gt;
&lt;td&gt;GICD_CIDR3&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x000000B1&lt;/td&gt;
&lt;td&gt;Component ID 3 Register&lt;/td&gt;
&lt;/tr&gt;
&lt;/tbody&gt;
&lt;/table&gt;
&lt;h2 id=&#34;3cpuæ¥å£&#34;&gt;3.CPUæ¥å£
&lt;/h2&gt;&lt;p&gt;å¼€å§‹åœ°å€çš„åç§»é‡ä¸º0x2000&lt;/p&gt;
&lt;table&gt;
&lt;thead&gt;
&lt;tr&gt;
&lt;th&gt;Offset&lt;/th&gt;
&lt;th&gt;Name&lt;/th&gt;
&lt;th&gt;Type&lt;/th&gt;
&lt;th&gt;Reset&lt;/th&gt;
&lt;th&gt;Description[a]&lt;/th&gt;
&lt;/tr&gt;
&lt;/thead&gt;
&lt;tbody&gt;
&lt;tr&gt;
&lt;td&gt;0x0000&lt;/td&gt;
&lt;td&gt;GICC_CTLR&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;CPU Interface Control Register&lt;!-- raw HTML omitted --&gt;ä½¿èƒ½ä½ã€‚å†™å…¥1ä½¿èƒ½&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x0004&lt;/td&gt;
&lt;td&gt;GICC_PMR&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Interrupt Priority Mask Register&lt;!-- raw HTML omitted --&gt;é™åˆ¶ä¸­æ–­æœ€ä½ä¼˜å…ˆçº§ï¼Œé«˜äºæ­¤å€¼æ— æ³•ä¸­æ–­ï¼Œæœ€å¥½å†™å¤§ä¸€ç‚¹&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x0008&lt;/td&gt;
&lt;td&gt;GICC_BPR&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000002[b]&lt;/td&gt;
&lt;td&gt;Binary Point Register&lt;!-- raw HTML omitted --&gt;The minimum value of the Binary Point Register depends on which security-banked copy is considered:&lt;!-- raw HTML omitted --&gt;0x2 Secure copy&lt;!-- raw HTML omitted --&gt;0x3 Non-secure copy&lt;!-- raw HTML omitted --&gt;ä¼˜å…ˆçº§åˆ†ç»„&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x000C&lt;/td&gt;
&lt;td&gt;GICC_IAR&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x000003FF&lt;/td&gt;
&lt;td&gt;Interrupt Acknowledge Register&lt;!-- raw HTML omitted --&gt;åªè¯»ï¼Œä¸­æ–­id&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x0010&lt;/td&gt;
&lt;td&gt;GICC_EOIR&lt;/td&gt;
&lt;td&gt;WO&lt;/td&gt;
&lt;td&gt;-&lt;/td&gt;
&lt;td&gt;End of Interrupt Register&lt;!-- raw HTML omitted --&gt;å†™å…¥ä»¥å‘ŠçŸ¥cpuå·²ç»å¤„ç†å®Œä¸­æ–­&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x0014&lt;/td&gt;
&lt;td&gt;GICC_RPR&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x000000FF&lt;/td&gt;
&lt;td&gt;Running Priority Register&lt;!-- raw HTML omitted --&gt;å½“å‰ä¸­æ–­ä¼˜å…ˆçº§&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x0018&lt;/td&gt;
&lt;td&gt;GICC_HPPIR&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x000003FF&lt;/td&gt;
&lt;td&gt;Highest Priority Pending Interrupt Register [c]&lt;!-- raw HTML omitted --&gt;æœ€é«˜ä¼˜å…ˆçº§ä¸­æ–­å·åŠå…¶pendå€¼&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x001C&lt;/td&gt;
&lt;td&gt;GICC_ABPR&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000003&lt;/td&gt;
&lt;td&gt;Aliased Binary Point Register[d]&lt;!-- raw HTML omitted --&gt;The minimum value of the Aliased Binary Point Register is 0x3.&lt;!-- raw HTML omitted --&gt;åˆ«åå¯„å­˜å™¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x0020&lt;/td&gt;
&lt;td&gt;GICC_AIAR&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x000003FF&lt;/td&gt;
&lt;td&gt;Aliased Interrupt Acknowledge Register[d]&lt;!-- raw HTML omitted --&gt;åˆ«åå¯„å­˜å™¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x0024&lt;/td&gt;
&lt;td&gt;GICC_AEOIR&lt;/td&gt;
&lt;td&gt;WO&lt;/td&gt;
&lt;td&gt;-&lt;/td&gt;
&lt;td&gt;Aliased End of Interrupt Register[d]&lt;!-- raw HTML omitted --&gt;åˆ«åå¯„å­˜å™¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x0028&lt;/td&gt;
&lt;td&gt;GICC_AHPPIR&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x000003FF&lt;/td&gt;
&lt;td&gt;Aliased Highest Priority Pending Interrupt Register[c][d]&lt;!-- raw HTML omitted --&gt;åˆ«åå¯„å­˜å™¨&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x00D0&lt;/td&gt;
&lt;td&gt;GICC_APR0&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Active Priority Register&lt;!-- raw HTML omitted --&gt;ç”¨äºä¿å­˜å’Œæ¢å¤&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x00E0&lt;/td&gt;
&lt;td&gt;GICC_NSAPR0&lt;/td&gt;
&lt;td&gt;RW&lt;/td&gt;
&lt;td&gt;0x00000000&lt;/td&gt;
&lt;td&gt;Non-Secure Active Priority Register[d]&lt;!-- raw HTML omitted --&gt;ç”¨äºä¿å­˜å’Œæ¢å¤&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x00FC&lt;/td&gt;
&lt;td&gt;GICC_IIDR&lt;/td&gt;
&lt;td&gt;RO&lt;/td&gt;
&lt;td&gt;0x0202143B&lt;/td&gt;
&lt;td&gt;CPU Interface Identification Register, GICC_IIDR&lt;!-- raw HTML omitted --&gt;å­˜ç€ç‰ˆæœ¬ä¿¡æ¯&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;0x1000&lt;/td&gt;
&lt;td&gt;GICC_DIR&lt;/td&gt;
&lt;td&gt;WO&lt;/td&gt;
&lt;td&gt;-&lt;/td&gt;
&lt;td&gt;Deactivate Interrupt Register&lt;/td&gt;
&lt;/tr&gt;
&lt;/tbody&gt;
&lt;/table&gt;
</description>
        </item>
        
    </channel>
</rss>
