 1
p 通道橫向擴散矽金氧半元件之可靠度研究 
計畫編號：NSC97-2221-E-006-246 
執行期間：97 年 8 月 1 日 至 98 年 7 月 31 日 
主持人：陳志方 國立成功大學微電子工程研究所教授 
 
一、 中文摘要 
本計畫探討熱載子對p通道橫向擴散矽
金氧半元件造成的退化，結果顯示元件閘極
偏壓在第二個基板電流峰值時，元件有最大
之退化，而元件參數退化是因為通道中
interface state (ΔNit)、閘極控制區下方漂移區
內ΔNit、與閘極控制區外漂移區內負電荷
(ΔNot)的產生。通道中的ΔNit 導致臨界電壓
和最大轉移電導的退化，閘極控制區外漂移
區內的ΔNot 使得線性區汲極電流(Idlin)在高
電壓加速測試一開始時上升，而閘極控制區
下方漂移區內ΔNit 的產生將導致高電壓加
速測試時間較長時，|Idlin|有變小的情形。 
關鍵詞：熱載子、可靠度。 
 
二、英文摘要 
    Hot-carrier-induced degradation in 
p-type lateral diffused MOS transistors is 
studied. The gate voltage biased at the second 
substrate current peak produces the most 
device degradation. The generation of 
interface state (ΔNit) in the channel region, 
ΔNit in the drift region under poly-gate, and 
negative oxide-trapped charge (ΔNot) in the 
drift region outside poly-gate are responsible 
for device parameter degradation. ΔNit in the 
channel region causes threshold voltage and 
maximum transconductance degradation. ΔNot 
in the drift region outside poly-gate leads to 
the increase of linear drain current (Idlin) at the 
beginning of stress. ΔNit in the drift region 
under poly-gate results in the turnaround 
behavior of |Idlin| shift as the stress time is 
longer. 
Keywords: hot carriers, reliability. 
 
三、計畫的緣由與目的 
高電壓元件如橫向擴散矽金氧半元件
被廣泛的使用在平面顯示器驅動電路、汽車
應用、與功率管理整合電路中。因為高電壓
元件操作於高汲極電壓(Vds)與高閘極電壓
(Vgs)環境下，熱載子可靠度很可能成為嚴重
的可靠度問題。近年來，n 通道橫向擴散矽
金氧半元件的熱載子可靠度已經被研究
[1-6]，然而探討 p 通道橫向擴散矽金氧半元
件可靠度[7]的文獻卻很少。 
在本計畫中，p 通道橫向擴散矽金氧半
元件的熱載子可靠度被深入研究，TCAD 元
件模擬與 charge pumping 電流(Icp)量測結果
被用來分析元件退化的物理機制。本計畫的
分析結果顯示，通道中產生的 interface state 
(ΔNit)會導致臨界電壓(VT)正偏移與最大轉
移電導(Gmmax)退化，另一方面，閘極控制區
外漂移區內帶負電的 oxide-trap (ΔNot)使得
線性區汲極電流 (Idlin)在高電壓加速測試
(stress test)一開始時上升，當高電壓加速測
試時間較長時，閘極控制區下方漂移區內產
生的ΔNit將導致|Idlin|有變小的現象。 
 
四、研究方法及結果討論 
本研究所用到的p通道橫向擴散矽金氧
半元件的結構圖顯示在圖一，此元件是以
0.35μm CMOS 製程所製造，接近汲極端有
一個輕摻雜的 p 型區做為漂移區，通道、閘
 3
在 Lov 區域的ΔNit 與ΔNot。由圖四與圖五之
結果可知，隨著高電壓加速測試時間越久，
Icp 電流有大量的增加但並沒有左右平移，顯
示在 L 與 Lov 區域有產生大量的ΔNit與少量
的ΔNot，如此的結果顯示造成 VT 偏移與
Gmmax 退化的物理機制是由於在 L 區域有
ΔNit產生。 
-4 -3 -2 -1 0 1
0.0
0.1
0.2
0.3
△V=0.1V
Vbase=-4 V
Vhigh=1 V
N-Sub
B
PDD
D
Gate
S
Icp
pulse
Floating  
 
I c
p 
(n
A
)
Vhigh (V)
stress time increases
 
圖四 Icp 之量測結果用以偵測在 L 區域產生
的ΔNit與ΔNot。 
0 1 2 3 4 5
0.0
0.1
0.2
△V=0.2V
Vbase=0 V
Vhigh=5 V stress time
increases
N-Sub
B
PDD
D
Gate
S
Icp
pulse
Floating
 
 
I c
p 
(n
A
)
Vhigh (V)
 
圖五 Icp 之量測結果用以偵測在 Lov 區域產
生的ΔNit與ΔNot。 
 
因為在 L 與 Lov區域產生的 ΔNit並不能
解釋在高電壓加速測試之初期 |Idlin|有增加
之現象，本研究利用 TCAD 模擬來評估發生
在 Lp 區域的損傷。在 Vds為-23V，Vgs偏壓
在 Ig 峰值、第一個 Isub 峰值、與第二個 Isub
峰值時的 II 分佈與電流分佈顯示在圖六
中，由圖六可以發現兩個現象。首先，Vgs
偏壓在 Ig 峰值與第一個 Isub 峰值之條件
下，II 最大值和電流路徑皆遠離 Si/SiO2 的
接面，因此造成較小的元件退化。其次，Vgs
偏壓在第二個 Isub 峰值之條件下，在靠近 P+
汲極端會產生另一個 II 峰值，如此現象可證
明 Kirk effect 的發生，因為有大量的電流流
過 P+汲極端，在 Lp 區域因熱載子造成的損
傷也可被預期，在靠近 P+汲極端的 II 可能
會導致電子補陷在Lp區域之氧化層(因垂直
電場造成電子注入到氧化層中)，此帶負電
的ΔNot 會在 Lp 區域映像出正電荷使 P-漂移
區電洞濃度增加，進而導致|Idlin|上升。 
 
 
圖六 本研究之元件 impact ionization rate 與
電流分佈之模擬結果。 
 
另一個證據顯示電子補陷在Lp區域之氧
化層是藉由在不同的 Vgs 量測條件下(Vgs 為
-3, -6, -9, -12V)，分析元件 Id 之退化(ΔId/Id)。
圖七顯示在高電壓加速測試之後，當 Vgs為 
-3V 之量測條件時，|Id|隨高電壓加速測試時
間之增加而降低，然而當 Vgs為-6, -9, -12V
之量測條件時，|Id|隨高電壓加速測試時間之
增加而增加。圖七的結果可用以下之模型解
釋：元件從源極到汲極的全部阻抗，等於通
道區的阻抗加上漂移區的阻抗，在 Vgs 為 
-3V 之量測條件下，元件全部阻抗的大小主
要由通道區阻抗之大小決定(因通道還沒完
全反轉)，因此元件 Id 退化之大小主要由通
 5
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                           97 年 10 月 2 日 
 
報告人姓名  
陳 志 方 
 
服務機構
及職稱 
 
國立成功大學電機系與微電子所  
副教授 
 
     時間 
會議 
     地點 
97.9.15 至 97.9.17 
日本東京 
本會核定
補助文號
 
NSC97-2221-E-006-246 
會議 
名稱 
 (中文)  第 13 屆國際電介體研討會 
 (英文) 13th International Symposium on Electrets 
發表 
論文 
題目 
 (中文) 熱電洞注入對高電壓 MOS 電晶體特性之影響 
 (英文) Impact of Hot-Hole Injection on the Characteristics of High-Voltage 
MOS Transistor 
 
一、參加會議經過 
此報告為本人接受國科會補助(專題研究計畫內之國外差旅費)，參加第13屆國際
電介體研討會之心得報告。此會議於西元2008年9月15日至9月17日於日本東京舉行，
是由國際電機電子學會電介質與電絕緣分會(IEEE Dielectrics and Electrical Insulation 
Society)所主辦，自從西元1973年召開第1屆研討會，之後約每3年召開1次研討會，本
次為第13屆研討會，約有兩百餘名相關領域之學者與專家參與此次盛會。 
今年此研討會有 3 天的論文發表，論文發表分為 7 大議程，計有: Charge injection, 
transport and trapping、Thermally stimulated currents and dielectric relaxation、Nanoscale 
measurements and materials、Ferroelectric, piezoelectric and pyroelectric phenomena、
Ferroelectrets, photoelectrets and bioelectrets、Soft actuators, sensors and organic electronics
與 MEMS and other applications 等主題。此 7 大主題總計有 115 篇論文發表，成果十分
豐碩。 
本人對於此研討會之貢獻，是在 Charge injection, transport and trapping 此議程，針
對"熱電洞注入對高電壓 MOS 電晶體特性之影響"此研究，於 9 月 15 日下午發表一篇
論文。因為本人之論文引起多位與會人員之興趣，而與本人交換研究心得，個人覺得
受益非淺。此外於議程間之休息時間、午餐、與晚餐時，本人更與多位同行之學者與
專家，交換研究心得與經驗分享，此研討會最後於 9 月 17 日下午圓滿結束。 
 
 
 7
 
 
 
 
 
 
