## Подключение модулей RAM и ROM через mux посредством myHDL

Для успешной конвертации в VHDL или Verilog на версии python 3.9.7 требуется изменение исходного кода библиотеки. Что точно требуется изменить - уже не помню.