// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2015.1
// Copyright (C) 2015 Xilinx Inc. All rights reserved.
// 
// ===========================================================

#ifndef _DCT_Block_proc_HH_
#define _DCT_Block_proc_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "DCT_MAT_Multiply.h"
#include "DCT_MAT_Multiply2.h"
#include "DCT_Block_proc_Tinv_0.h"
#include "DCT_Block_proc_Tinv_1.h"
#include "DCT_Block_proc_Tinv_2.h"
#include "DCT_Block_proc_Tinv_3.h"
#include "DCT_Block_proc_Tinv_4.h"
#include "DCT_Block_proc_Tinv_5.h"
#include "DCT_Block_proc_Tinv_6.h"
#include "DCT_Block_proc_Tinv_7.h"
#include "DCT_Block_proc_T_0.h"
#include "DCT_Block_proc_T_1.h"
#include "DCT_Block_proc_T_2.h"
#include "DCT_Block_proc_T_3.h"
#include "DCT_Block_proc_T_4.h"
#include "DCT_Block_proc_T_5.h"
#include "DCT_Block_proc_T_6.h"
#include "DCT_Block_proc_T_7.h"
#include "DCT_Block_proc_temp.h"

namespace ap_rtl {

struct DCT_Block_proc : public sc_module {
    // Port declarations 14
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_in< sc_logic > ap_continue;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_in< sc_lv<8> > function_r;
    sc_in< sc_lv<32> > X_dout;
    sc_in< sc_logic > X_empty_n;
    sc_out< sc_logic > X_read;
    sc_out< sc_lv<32> > Y_din;
    sc_in< sc_logic > Y_full_n;
    sc_out< sc_logic > Y_write;


    // Module declarations
    DCT_Block_proc(sc_module_name name);
    SC_HAS_PROCESS(DCT_Block_proc);

    ~DCT_Block_proc();

    sc_trace_file* mVcdFile;

    DCT_Block_proc_Tinv_0* Tinv_0_U;
    DCT_Block_proc_Tinv_1* Tinv_1_U;
    DCT_Block_proc_Tinv_2* Tinv_2_U;
    DCT_Block_proc_Tinv_3* Tinv_3_U;
    DCT_Block_proc_Tinv_4* Tinv_4_U;
    DCT_Block_proc_Tinv_5* Tinv_5_U;
    DCT_Block_proc_Tinv_6* Tinv_6_U;
    DCT_Block_proc_Tinv_7* Tinv_7_U;
    DCT_Block_proc_T_0* T_0_U;
    DCT_Block_proc_T_1* T_1_U;
    DCT_Block_proc_T_2* T_2_U;
    DCT_Block_proc_T_3* T_3_U;
    DCT_Block_proc_T_4* T_4_U;
    DCT_Block_proc_T_5* T_5_U;
    DCT_Block_proc_T_6* T_6_U;
    DCT_Block_proc_T_7* T_7_U;
    DCT_Block_proc_temp* temp_U;
    DCT_MAT_Multiply* grp_DCT_MAT_Multiply_fu_67;
    DCT_MAT_Multiply2* grp_DCT_MAT_Multiply2_fu_99;
    sc_signal< sc_logic > ap_done_reg;
    sc_signal< sc_lv<6> > ap_CS_fsm;
    sc_signal< sc_logic > ap_sig_cseq_ST_st1_fsm_0;
    sc_signal< bool > ap_sig_bdd_25;
    sc_signal< sc_lv<3> > Tinv_0_address0;
    sc_signal< sc_logic > Tinv_0_ce0;
    sc_signal< sc_lv<32> > Tinv_0_q0;
    sc_signal< sc_lv<3> > Tinv_0_address1;
    sc_signal< sc_logic > Tinv_0_ce1;
    sc_signal< sc_lv<32> > Tinv_0_q1;
    sc_signal< sc_lv<3> > Tinv_1_address0;
    sc_signal< sc_logic > Tinv_1_ce0;
    sc_signal< sc_lv<32> > Tinv_1_q0;
    sc_signal< sc_lv<3> > Tinv_1_address1;
    sc_signal< sc_logic > Tinv_1_ce1;
    sc_signal< sc_lv<32> > Tinv_1_q1;
    sc_signal< sc_lv<3> > Tinv_2_address0;
    sc_signal< sc_logic > Tinv_2_ce0;
    sc_signal< sc_lv<32> > Tinv_2_q0;
    sc_signal< sc_lv<3> > Tinv_2_address1;
    sc_signal< sc_logic > Tinv_2_ce1;
    sc_signal< sc_lv<32> > Tinv_2_q1;
    sc_signal< sc_lv<3> > Tinv_3_address0;
    sc_signal< sc_logic > Tinv_3_ce0;
    sc_signal< sc_lv<32> > Tinv_3_q0;
    sc_signal< sc_lv<3> > Tinv_3_address1;
    sc_signal< sc_logic > Tinv_3_ce1;
    sc_signal< sc_lv<32> > Tinv_3_q1;
    sc_signal< sc_lv<3> > Tinv_4_address0;
    sc_signal< sc_logic > Tinv_4_ce0;
    sc_signal< sc_lv<32> > Tinv_4_q0;
    sc_signal< sc_lv<3> > Tinv_4_address1;
    sc_signal< sc_logic > Tinv_4_ce1;
    sc_signal< sc_lv<32> > Tinv_4_q1;
    sc_signal< sc_lv<3> > Tinv_5_address0;
    sc_signal< sc_logic > Tinv_5_ce0;
    sc_signal< sc_lv<32> > Tinv_5_q0;
    sc_signal< sc_lv<3> > Tinv_5_address1;
    sc_signal< sc_logic > Tinv_5_ce1;
    sc_signal< sc_lv<32> > Tinv_5_q1;
    sc_signal< sc_lv<3> > Tinv_6_address0;
    sc_signal< sc_logic > Tinv_6_ce0;
    sc_signal< sc_lv<32> > Tinv_6_q0;
    sc_signal< sc_lv<3> > Tinv_6_address1;
    sc_signal< sc_logic > Tinv_6_ce1;
    sc_signal< sc_lv<32> > Tinv_6_q1;
    sc_signal< sc_lv<3> > Tinv_7_address0;
    sc_signal< sc_logic > Tinv_7_ce0;
    sc_signal< sc_lv<32> > Tinv_7_q0;
    sc_signal< sc_lv<3> > Tinv_7_address1;
    sc_signal< sc_logic > Tinv_7_ce1;
    sc_signal< sc_lv<32> > Tinv_7_q1;
    sc_signal< sc_lv<3> > T_0_address0;
    sc_signal< sc_logic > T_0_ce0;
    sc_signal< sc_lv<32> > T_0_q0;
    sc_signal< sc_lv<3> > T_0_address1;
    sc_signal< sc_logic > T_0_ce1;
    sc_signal< sc_lv<32> > T_0_q1;
    sc_signal< sc_lv<3> > T_1_address0;
    sc_signal< sc_logic > T_1_ce0;
    sc_signal< sc_lv<32> > T_1_q0;
    sc_signal< sc_lv<3> > T_1_address1;
    sc_signal< sc_logic > T_1_ce1;
    sc_signal< sc_lv<32> > T_1_q1;
    sc_signal< sc_lv<3> > T_2_address0;
    sc_signal< sc_logic > T_2_ce0;
    sc_signal< sc_lv<32> > T_2_q0;
    sc_signal< sc_lv<3> > T_2_address1;
    sc_signal< sc_logic > T_2_ce1;
    sc_signal< sc_lv<32> > T_2_q1;
    sc_signal< sc_lv<3> > T_3_address0;
    sc_signal< sc_logic > T_3_ce0;
    sc_signal< sc_lv<32> > T_3_q0;
    sc_signal< sc_lv<3> > T_3_address1;
    sc_signal< sc_logic > T_3_ce1;
    sc_signal< sc_lv<32> > T_3_q1;
    sc_signal< sc_lv<3> > T_4_address0;
    sc_signal< sc_logic > T_4_ce0;
    sc_signal< sc_lv<32> > T_4_q0;
    sc_signal< sc_lv<3> > T_4_address1;
    sc_signal< sc_logic > T_4_ce1;
    sc_signal< sc_lv<32> > T_4_q1;
    sc_signal< sc_lv<3> > T_5_address0;
    sc_signal< sc_logic > T_5_ce0;
    sc_signal< sc_lv<32> > T_5_q0;
    sc_signal< sc_lv<3> > T_5_address1;
    sc_signal< sc_logic > T_5_ce1;
    sc_signal< sc_lv<32> > T_5_q1;
    sc_signal< sc_lv<3> > T_6_address0;
    sc_signal< sc_logic > T_6_ce0;
    sc_signal< sc_lv<32> > T_6_q0;
    sc_signal< sc_lv<3> > T_6_address1;
    sc_signal< sc_logic > T_6_ce1;
    sc_signal< sc_lv<32> > T_6_q1;
    sc_signal< sc_lv<3> > T_7_address0;
    sc_signal< sc_logic > T_7_ce0;
    sc_signal< sc_lv<32> > T_7_q0;
    sc_signal< sc_lv<3> > T_7_address1;
    sc_signal< sc_logic > T_7_ce1;
    sc_signal< sc_lv<32> > T_7_q1;
    sc_signal< sc_lv<1> > cond_fu_130_p2;
    sc_signal< sc_lv<1> > cond_reg_136;
    sc_signal< bool > ap_sig_bdd_222;
    sc_signal< sc_lv<6> > temp_address0;
    sc_signal< sc_logic > temp_ce0;
    sc_signal< sc_logic > temp_we0;
    sc_signal< sc_lv<32> > temp_d0;
    sc_signal< sc_lv<32> > temp_q0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_0_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_0_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_0_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_0_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_0_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_0_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_0_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_0_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_0_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_0_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_1_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_1_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_1_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_1_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_1_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_1_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_1_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_1_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_1_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_1_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_2_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_2_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_2_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_2_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_2_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_2_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_2_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_2_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_2_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_2_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_3_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_3_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_3_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_3_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_3_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_3_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_3_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_3_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_3_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_3_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_4_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_4_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_4_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_4_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_4_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_4_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_4_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_4_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_4_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_4_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_5_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_5_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_5_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_5_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_5_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_5_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_5_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_5_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_5_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_5_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_6_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_6_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_6_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_6_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_6_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_6_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_6_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_6_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_6_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_6_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_7_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_7_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_7_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_7_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_7_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply_fu_67_A_7_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_7_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_7_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_A_7_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_A_7_we1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_B_dout;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_B_empty_n;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_B_read;
    sc_signal< sc_lv<6> > grp_DCT_MAT_Multiply_fu_67_C_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_C_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_C_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_C_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_C_we0;
    sc_signal< sc_lv<6> > grp_DCT_MAT_Multiply_fu_67_C_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_C_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_C_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply_fu_67_C_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_C_we1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_ap_done;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_ap_start;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_ap_idle;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_ap_ready;
    sc_signal< sc_lv<6> > grp_DCT_MAT_Multiply2_fu_99_A_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_A_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_A_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_A_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_A_we0;
    sc_signal< sc_lv<6> > grp_DCT_MAT_Multiply2_fu_99_A_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_A_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_A_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_A_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_A_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_0_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_0_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_0_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_0_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_0_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_0_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_0_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_0_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_0_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_0_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_1_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_1_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_1_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_1_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_1_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_1_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_1_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_1_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_1_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_1_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_2_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_2_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_2_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_2_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_2_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_2_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_2_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_2_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_2_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_2_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_3_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_3_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_3_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_3_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_3_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_3_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_3_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_3_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_3_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_3_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_4_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_4_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_4_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_4_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_4_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_4_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_4_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_4_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_4_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_4_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_5_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_5_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_5_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_5_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_5_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_5_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_5_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_5_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_5_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_5_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_6_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_6_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_6_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_6_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_6_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_6_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_6_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_6_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_6_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_6_we1;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_7_address0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_7_ce0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_7_d0;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_7_q0;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_7_we0;
    sc_signal< sc_lv<3> > grp_DCT_MAT_Multiply2_fu_99_B_7_address1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_7_ce1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_7_d1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_B_7_q1;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_B_7_we1;
    sc_signal< sc_lv<32> > grp_DCT_MAT_Multiply2_fu_99_C_din;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_C_full_n;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_C_write;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_ap_done;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_ap_start;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_ap_idle;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_ap_ready;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply_fu_67_ap_start_ap_start_reg;
    sc_signal< sc_logic > ap_reg_startack_grp_DCT_MAT_Multiply_fu_67_ap_ready;
    sc_signal< sc_logic > ap_sig_startack_grp_DCT_MAT_Multiply_fu_67_ap_ready;
    sc_signal< sc_logic > ap_sig_cseq_ST_st2_fsm_1;
    sc_signal< bool > ap_sig_bdd_445;
    sc_signal< sc_logic > ap_sig_cseq_ST_st5_fsm_4;
    sc_signal< bool > ap_sig_bdd_463;
    sc_signal< sc_logic > grp_DCT_MAT_Multiply2_fu_99_ap_start_ap_start_reg;
    sc_signal< sc_logic > ap_sig_cseq_ST_st3_fsm_2;
    sc_signal< bool > ap_sig_bdd_479;
    sc_signal< sc_logic > ap_reg_startack_grp_DCT_MAT_Multiply2_fu_99_ap_ready;
    sc_signal< sc_logic > ap_sig_startack_grp_DCT_MAT_Multiply2_fu_99_ap_ready;
    sc_signal< sc_logic > ap_sig_cseq_ST_st4_fsm_3;
    sc_signal< bool > ap_sig_bdd_488;
    sc_signal< sc_logic > ap_sig_cseq_ST_st6_fsm_5;
    sc_signal< bool > ap_sig_bdd_510;
    sc_signal< sc_lv<6> > ap_NS_fsm;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<6> ap_ST_st1_fsm_0;
    static const sc_lv<6> ap_ST_st2_fsm_1;
    static const sc_lv<6> ap_ST_st3_fsm_2;
    static const sc_lv<6> ap_ST_st4_fsm_3;
    static const sc_lv<6> ap_ST_st5_fsm_4;
    static const sc_lv<6> ap_ST_st6_fsm_5;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<1> ap_const_lv1_1;
    static const sc_lv<1> ap_const_lv1_0;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<32> ap_const_lv32_4;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<32> ap_const_lv32_5;
    static const sc_lv<8> ap_const_lv8_1;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_T_0_address0();
    void thread_T_0_address1();
    void thread_T_0_ce0();
    void thread_T_0_ce1();
    void thread_T_1_address0();
    void thread_T_1_address1();
    void thread_T_1_ce0();
    void thread_T_1_ce1();
    void thread_T_2_address0();
    void thread_T_2_address1();
    void thread_T_2_ce0();
    void thread_T_2_ce1();
    void thread_T_3_address0();
    void thread_T_3_address1();
    void thread_T_3_ce0();
    void thread_T_3_ce1();
    void thread_T_4_address0();
    void thread_T_4_address1();
    void thread_T_4_ce0();
    void thread_T_4_ce1();
    void thread_T_5_address0();
    void thread_T_5_address1();
    void thread_T_5_ce0();
    void thread_T_5_ce1();
    void thread_T_6_address0();
    void thread_T_6_address1();
    void thread_T_6_ce0();
    void thread_T_6_ce1();
    void thread_T_7_address0();
    void thread_T_7_address1();
    void thread_T_7_ce0();
    void thread_T_7_ce1();
    void thread_Tinv_0_address0();
    void thread_Tinv_0_address1();
    void thread_Tinv_0_ce0();
    void thread_Tinv_0_ce1();
    void thread_Tinv_1_address0();
    void thread_Tinv_1_address1();
    void thread_Tinv_1_ce0();
    void thread_Tinv_1_ce1();
    void thread_Tinv_2_address0();
    void thread_Tinv_2_address1();
    void thread_Tinv_2_ce0();
    void thread_Tinv_2_ce1();
    void thread_Tinv_3_address0();
    void thread_Tinv_3_address1();
    void thread_Tinv_3_ce0();
    void thread_Tinv_3_ce1();
    void thread_Tinv_4_address0();
    void thread_Tinv_4_address1();
    void thread_Tinv_4_ce0();
    void thread_Tinv_4_ce1();
    void thread_Tinv_5_address0();
    void thread_Tinv_5_address1();
    void thread_Tinv_5_ce0();
    void thread_Tinv_5_ce1();
    void thread_Tinv_6_address0();
    void thread_Tinv_6_address1();
    void thread_Tinv_6_ce0();
    void thread_Tinv_6_ce1();
    void thread_Tinv_7_address0();
    void thread_Tinv_7_address1();
    void thread_Tinv_7_ce0();
    void thread_Tinv_7_ce1();
    void thread_X_read();
    void thread_Y_din();
    void thread_Y_write();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_ap_sig_bdd_222();
    void thread_ap_sig_bdd_25();
    void thread_ap_sig_bdd_445();
    void thread_ap_sig_bdd_463();
    void thread_ap_sig_bdd_479();
    void thread_ap_sig_bdd_488();
    void thread_ap_sig_bdd_510();
    void thread_ap_sig_cseq_ST_st1_fsm_0();
    void thread_ap_sig_cseq_ST_st2_fsm_1();
    void thread_ap_sig_cseq_ST_st3_fsm_2();
    void thread_ap_sig_cseq_ST_st4_fsm_3();
    void thread_ap_sig_cseq_ST_st5_fsm_4();
    void thread_ap_sig_cseq_ST_st6_fsm_5();
    void thread_ap_sig_startack_grp_DCT_MAT_Multiply2_fu_99_ap_ready();
    void thread_ap_sig_startack_grp_DCT_MAT_Multiply_fu_67_ap_ready();
    void thread_cond_fu_130_p2();
    void thread_grp_DCT_MAT_Multiply2_fu_99_A_q0();
    void thread_grp_DCT_MAT_Multiply2_fu_99_A_q1();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_0_q0();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_0_q1();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_1_q0();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_1_q1();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_2_q0();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_2_q1();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_3_q0();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_3_q1();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_4_q0();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_4_q1();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_5_q0();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_5_q1();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_6_q0();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_6_q1();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_7_q0();
    void thread_grp_DCT_MAT_Multiply2_fu_99_B_7_q1();
    void thread_grp_DCT_MAT_Multiply2_fu_99_C_full_n();
    void thread_grp_DCT_MAT_Multiply2_fu_99_ap_start();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_0_q0();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_0_q1();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_1_q0();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_1_q1();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_2_q0();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_2_q1();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_3_q0();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_3_q1();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_4_q0();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_4_q1();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_5_q0();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_5_q1();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_6_q0();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_6_q1();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_7_q0();
    void thread_grp_DCT_MAT_Multiply_fu_67_A_7_q1();
    void thread_grp_DCT_MAT_Multiply_fu_67_B_dout();
    void thread_grp_DCT_MAT_Multiply_fu_67_B_empty_n();
    void thread_grp_DCT_MAT_Multiply_fu_67_C_q0();
    void thread_grp_DCT_MAT_Multiply_fu_67_C_q1();
    void thread_grp_DCT_MAT_Multiply_fu_67_ap_start();
    void thread_temp_address0();
    void thread_temp_ce0();
    void thread_temp_d0();
    void thread_temp_we0();
    void thread_ap_NS_fsm();
};

}

using namespace ap_rtl;

#endif
